▶ テキサス インスツルメンツ インコーポレイテッドの特許一覧 ▶ 日本テキサス・インスツルメンツ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-08-17
(54)【発明の名称】複数ダイを備えるＩＣパッケージ
(51)【国際特許分類】
H01L 25/065 20060101AFI20220809BHJP
H01L 21/60 20060101ALI20220809BHJP
【ＦＩ】
H01L25/08 E
H01L21/60 301N
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2021573729
(86)(22)【出願日】2020-06-12
(85)【翻訳文提出日】2022-02-07
(86)【国際出願番号】 US2020037482
(87)【国際公開番号】W WO2020252299
(87)【国際公開日】2020-12-17
(31)【優先権主張番号】62/860,593
(32)【優先日】2019-06-12
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】16/897,996
(32)【優先日】2020-06-10
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【代理人】
【識別番号】230129078
【弁護士】
【氏名又は名称】佐藤 仁
(71)【出願人】
【識別番号】390020248
【氏名又は名称】日本テキサス・インスツルメンツ合同会社
(72)【発明者】
【氏名】トーマス ダイヤー ボニフィールド
【テーマコード（参考）】
5F044
【Ｆターム（参考）】
5F044EE00
(57)【要約】
集積回路（ＩＣ）パッケージ（１００）が、基板（１１６）に重なる第１の表面（１０８）を備える第１のダイ（１０２）を含む。第１のダイ（１０２）は、第１の表面（１０８）に対向する第２の表面（１１８）において第１の金属パッド（１３０）を含む。ＩＣパッケージ（１００）はまた、第１のダイ（１０２）の第２の表面（１１８）に接する第１の表面（１１９）を有する誘電体層（１０６）を含む。ＩＣパッケージ（１００）は、誘電体層（１０６）の第２の表面（１２１）に接する表面（１２０）を備える第２のダイ（１０４）を更に含む。第２のダイ（１０４）は、第１のダイ（１０２）の第１の金属パッド（１３２）に整合された第２の金属パッド（１３２）を含む。第１のダイ（１０２）の第２の表面（１１８）に垂直な平面（１３６）が、第１の金属パッド（１３０）及び第２の金属パッド（１３２）と交差する。
【特許請求の範囲】
【請求項1】
集積回路（ＩＣ）パッケージであって、基板に重なる第１の表面を備える第１のダイであって、前記第１のダイが、前記第１の表面に対向する第２の表面において第１の金属パッドを含む、前記第１のダイと、
前記第１のダイの前記第２の表面に接する第１の表面を有する誘電体層と、
前記誘電体層の第２の表面に接する表面を備える第２のダイであって、前記第２のダイが、前記第１のダイの前記第１の金属パッドに整合された第２の金属パッドを含み、前記第１のダイの前記第２の表面に垂直な平面が、前記第１の金属パッド及び前記第２の金属パッドと交差する、前記第２のダイと、
を含む、ＩＣパッケージ。
【請求項2】
請求項１に記載のＩＣパッケージであって、前記第１の金属パッド及び前記第２の金属パッドがキャパシタを形成し、前記第１のダイ及び前記第２のダイが、前記キャパシタを介して通信する、ＩＣパッケージ。
【請求項3】
請求項２に記載のＩＣパッケージであって、前記第１のダイ及び前記第２のダイがガルバニック絶縁されている、ＩＣパッケージ。
【請求項4】
請求項３に記載のＩＣパッケージであって、前記第１のダイが第１の接地電位を有し、前記第２のダイが第２の接地電位を有し、前記第１の接地電位が、前記第２の接地電位と少なくとも４０ボルト異なる、ＩＣパッケージ。
【請求項5】
請求項１に記載のＩＣパッケージであって、前記第２のダイの前記表面が第１の表面であり、前記基板が第１の基板であり、前記ＩＣパッケージが、前記第２のダイの第２の表面に接する第２の基板を更に含み、前記第２のダイの前記第２の表面が、前記第２のダイの前記第１の表面に対向する、ＩＣパッケージ。
【請求項6】
請求項５に記載のＩＣパッケージであって、前記ＩＣパッケージが、前記第２のダイの金属層の一部を露出させて第３の金属パッドを提供する、前記第２の基板及び前記第２のダイの絶縁層における凹部であって、前記第２のダイの前記絶縁層が、前記第２のダイの前記金属層を、前記第２の基板から分離させる、前記凹部と、
前記第３の金属パッドに結合されるワイヤボンドと、
を更に含む、ＩＣパッケージ。
【請求項7】
請求項１に記載のＩＣパッケージであって、前記誘電体層が、前記第１のダイの前記第２の表面に接する第１の保護オーバーコートと、
前記第２のダイの前記表面に接する第２の保護オーバーコートと、
前記第１の保護オーバーコートと前記第２の保護オーバーコートとの間に挟まれた非導電性ダイ接着剤と、
を含む、ＩＣパッケージ。
【請求項8】
請求項７に記載のＩＣパッケージであって、前記第１のダイの前記第２の表面において形成される第３の金属パッドを露出させる、前記第１の保護オーバーコートにおける凹部と、
前記第３の金属パッドに結合されるワイヤボンドと、
を更に含む、ＩＣパッケージ。
【請求項9】
請求項７に記載のＩＣパッケージであって、前記第２のダイの前記表面が第１の表面であり、前記基板が第１の基板であり、前記ＩＣパッケージが、前記第２のダイの第２の表面に接する第２の基板であって、前記第２のダイの前記第２の表面が前記第２のダイの前記第１の表面に対向する、前記第２の基板と、
前記第２のダイにおける金属層の一部を露出させて、第３の金属パッドを提供する、前記第２の基板及び前記第２のダイの絶縁層における第１の凹部であって、前記第２のダイの前記絶縁層が前記第２のダイの前記金属層を前記第２の基板から分離させる、前記第１の凹部と、
前記第３の金属パッドに結合される第１のワイヤボンドと、
前記第１のダイの前記第２の表面において形成される第４の金属パッドを露出させる、前記第１の保護オーバーコートにおける第２の凹部と、
前記第４の金属パッドに結合される第２のワイヤボンドと、
を更に含む、ＩＣパッケージ。
【請求項10】
請求項９に記載のＩＣパッケージであって、前記第２のダイが、前記第１のダイよりも小さいフットプリントを有する、ＩＣパッケージ。
【請求項11】
請求項１に記載のＩＣパッケージであって、前記誘電体層が、前記第１のダイの前記第２の表面に接する第１の保護オーバーコートと、
前記第２のダイの前記表面に接する第２の保護オーバーコートと、
前記第１の保護オーバーコートと前記第２の保護オーバーコートとの間に挟まれるスペーサプレートと、
前記第１のダイの前記第２の表面において形成された第３の金属パッドを露出させる、前記第１の保護オーバーコートにおける凹部と、
前記第１の保護オーバーコートと前記スペーサプレートの第１の表面との間に挟まれた第１の非導電性ダイ接着剤（ＮＣＤＡ）層であって、前記第１のＮＣＤＡ層が、前記第１の保護オーバーコートにおける前記凹部から離間されている前記第１の保護オーバーコートの一部に重なる、前記第１のＮＣＤＡ層と、
前記第２の保護オーバーコートと、前記スペーサプレートの前記第１の表面に対向する前記スペーサプレートの第２の表面との間に挟まれた第２のＮＣＤＡ層と、
を更に含む、ＩＣパッケージ。
【請求項12】
請求項１１に記載のＩＣパッケージであって、前記第２のダイの前記表面が第１の表面であり、前記基板が第１の基板であり、前記ＩＣパッケージが、前記第２のダイの第２の表面に接する第２の基板であって、前記第２のダイの前記第２の表面が、前記第２のダイの前記第１の表面に対向する、前記第２の基板と、
前記第２の基板及び前記第２のダイの絶縁層における第１の凹部であって、前記第２のダイの金属層を露出させて第３の金属パッドを提供し、前記第２のダイの前記絶縁層が、前記第２のダイの前記金属層を前記第２の基板から分離する、前記第１の凹部と、
前記第３の金属パッドに結合される第１のワイヤボンドと、
前記第１のダイの前記第２の表面において形成された第４の金属パッドを露出させる、前記第１の保護オーバーコートにおける第２の凹部と、
前記第４の金属パッドに結合される第２のワイヤボンドと、
を更に含む、ＩＣパッケージ。
【請求項13】
請求項１２に記載のＩＣパッケージであって、前記スペーサプレート及び前記第２のダイが、前記第１のダイよりも小さいフットプリントを有する、ＩＣパッケージ。
【請求項14】
集積回路（ＩＣ）パッケージであって、第１の基板に重なる第１の表面を備える第１のダイであって、前記第１のダイが、前記第１の表面に対向する第２の表面において、第１の金属パッドを含む前記第１のダイと、
前記第１の金属パッドに整合された第２の金属パッドを含む第２のダイと、
前記第１のダイの前記第２の表面に接する第１の保護オーバーコート層であって、前記第１の保護オーバーコート層が、前記第１のダイの前記第２の表面に配置された第３の金属パッドを露出させる第１の凹部を含む前記第１の保護オーバーコート層と、
前記第２のダイの第１の表面に接する第２の保護オーバーコート層と、
前記第１の保護オーバーコートと前記第２の保護オーバーコートとの間に挟まれた非導電性ダイ接着剤（ＮＣＤＡ）層であって、前記第１の金属パッド及び前記第２の金属パッドが、前記第１のダイを前記第２のダイに結合するキャパシタを形成し、前記ＮＣＤＡ層が、前記第１の凹部から離間されている前記第１の保護オーバーコート層の一部に重なる、前記ＮＣＤＡ層と、
前記第２のダイの第２の表面に接する第２の基板であって、前記第２の基板及び前記第２のダイの絶縁層を介して延在する第２の凹部が、金属層の一部を露出させて第４の金属パッドを提供する、前記第２の基板と、
を含む、ＩＣパッケージ。
【請求項15】
請求項１４に記載のＩＣパッケージであって、配置された前記第３の金属パッドに結合される第１のワイヤボンドと、
前記第４の金属パッドに結合される第２のワイヤボンドと、
を更に含む、ＩＣパッケージ。
【請求項16】
請求項１４に記載のＩＣパッケージであって、前記第１のダイ及び前記第２のダイがガルバニック絶縁された、ＩＣパッケージ。
【請求項17】
請求項１４に記載のＩＣパッケージであって、前記ＮＣＤＡ層が第１のＮＣＤＡ層であり、前記ＩＣパッケージが、前記第２の保護オーバーコートと前記第１の保護オーバーコートとの間に挟まれた第２のＮＣＤＡ層と、
前記第１のＮＣＤＡ層と前記第２のＮＣＤＡ層との間のスペーサと、
を更に含む、ＩＣパッケージ。
【請求項18】
集積回路（ＩＣ）パッケージを形成するための方法であって、前記方法が、第１のダイを含む第１のダイウェハ及び第２のダイを含む第２のダイウェハに保護オーバーコートを付けることであって、前記第１のダイの第１の表面が基板に重なり、前記第１の第２の表面が第１の金属パッドを含み、前記第１のダイの前記第２の表面が前記第１のダイの前記第１の表面に対向することと、
前記第１のダイウェハから前記第１のダイを、前記第２のダイウェハから前記第２のダイを個片化することと、
非導電性ダイ接着剤（ＮＣＤＡ）層を、前記第１のダイの前記第２の表面に付けることと、
前記第２のダイの表面に配置された第２の金属パッドを、前記第１のダイの前記第１の金属パッドと整合することと、
前記第２のダイを前記ＮＣＤＡ層に接着させて、前記第１の金属パッド及び前記第２の金属パッドを備えるキャパシタを形成することであって、前記キャパシタが前記第１のダイを前記第２のダイに結合することと、
を含む、方法。
【請求項19】
請求項１８に記載のＩＣパッケージを形成するための方法であって、前記第２のダイの前記表面が第１の表面であり、前記方法が、前記第２の基板の金属層の一部を露出させて第３の金属パッドを提供するために、前記第２のダイの第２の表面に接する第２の基板と前記第２の基板の絶縁層とを介して延在する前記第２のダイウェハ内に第１の凹部をエッチングすることであって、前記第２のダイの前記第２の表面が前記第２のダイの前記第１の表面に対向しており、前記第２のダイの前記絶縁層が、前記第２の金属パッドの前記金属層を前記第２の基板から分離する、前記第１の凹部をエッチングすることと、
前記第１のダイの前記第２の表面上に配置される第４の金属パッドを露出させるために、前記第１のダイウェハに重なる前記第１の保護オーバーコートに第２の凹部をエッチングすることであって、前記ＮＣＤＡ層が、前記第２の凹部から離間されている前記第１の保護オーバーコートの一部に付けられる、前記第２の凹部をエッチングすることと、
前記第３の金属パッド及び前記第４の金属パッドにワイヤボンドを取り付けることと、
を更に含む、方法。
【請求項20】
請求項１８に記載のＩＣパッケージを形成するための方法であって、前記第１のダイが前記第２のダイからガルバニック絶縁されている、方法。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書は、集積回路（ＩＣ）パッケージに関し、特に、複数ダイを備えるＩＣパッケージに関する。
【背景技術】
【0002】
ガルバニック絶縁は、電気的システムの機能セクションを絶縁し、電流の流れを防止して、直接的な導通経路が許可されないようにする原理である。その場合でも、キャパシタンス、インダクタンス、又は電磁波等の他のメカニズムによって、エネルギー又は情報がセクション間で交換され得る。ガルバニック絶縁は、２つ又はそれ以上の電気回路が通信するところに用いられるが、そのような電子回路は異なる電位であり得る接地を有する。ガルバニック絶縁は、接地導体を共有する２つのユニット間で不要な電流が流れるのを防止することによって、接地ループを遮断する有効な方法である。ガルバニック絶縁は、安全のためにも用いられ得、偶発的な電流が人体を通って接地に到達することを防ぐ。
【0003】
キャパシタは、交流（ＡＣ）を流し、直流を遮断することによってガルバニック絶縁を提供し得る。従って、キャパシタは、異なる直流電圧において回路間でＡＣ信号を結合し得る。
【発明の概要】
【0004】
第１の例が、基板に重なる第１の表面を備える第１のダイを含む集積回路（ＩＣ）パッケージに関する。第１のダイは、第１の表面に対向する第２の表面における第１の金属パッドと、第１のダイの第２の表面に接する第１の表面を有する誘電体層とを含む。ＩＣパッケージはまた、誘電体層の第２の表面に接する表面を備える第２のダイを含む。第２のダイは、第１のダイの第１の金属パッドに整合された第２の金属パッドを含む。第１のダイの第２の表面に垂直な平面が、第１の金属パッド及び第２の金属パッドと交差する。
【0005】
第２の例はＩＣパッケージに関する。ＩＣパッケージは、第１の基板に重なる第１の表面を備える第１のダイを含み、第１のダイは、第１の表面に対向する第２の表面において第１の金属パッドを含む。ＩＣパッケージはまた、第１の金属パッドに整合された第２の金属パッドを含む第２のダイを含む。第１の保護オーバーコート層は、第１のダイの第２の表面に接する。第１の保護オーバーコート層は、第１のダイの第２の表面に配置された第３の金属パッドを露出させる第１の凹部を含む。第２の保護オーバーコート層が、第２のダイの第１の表面に接する。非導電性ダイ接着剤（ＮＣＤＡ）層が、第１の保護オーバーコートと第２の保護オーバーコートとの間に挟まれている。ＮＣＤＡ層は、第１の凹部から離間されている第１の保護オーバーコート層の一部に重なる。第１の金属パッド及び第２の金属パッドは、第１のダイを第２のダイに結合するキャパシタを形成する。ＩＣパッケージは、第２のダイの第２の表面に接する第２の基板を更に含む。第２の基板及び第２のダイの絶縁層を介して延在する第２の凹部が、金属層の一部を露出させて第４の金属パッドを提供する。
【0006】
第３の例は、ＩＣパッケージを形成するための方法に関する。この方法は、第１のダイを含む第１のダイウェハ及び第２のダイを含む第２のダイウェハに保護オーバーコートを付けることを含む。第１のダイの第１の表面が基板に重なり、第１のダイの第２の表面が第１の金属パッドを含む。第１のダイの第２の表面は、第１のダイの第１の表面に対向する。この方法は、第１のダイウェハから第１のダイを、第２のダイウェハから第２のダイを個片化することを含む。この方法はまた、ＮＣＤＡ層を第１のダイの第２の表面に付けることと、第２のダイの表面上に配置された第２の金属パッドを第１のダイの第１の金属パッドに整合させることとを含む。この方法は更に、第２のダイをＮＣＤＡ層に接着して、第１の金属パッド及び第２の金属パッドを備えるキャパシタを形成することを含む。キャパシタは、第１のダイを第２のダイに結合する。
【図面の簡単な説明】
【0007】
【図1】ガルバニック絶縁された第１のダイ及び第２のダイを備える集積回路（ＩＣ）パッケージの一例の図を示す。
【0008】
【図2】ガルバニック絶縁された第１のダイ及び第２のダイを備えるＩＣパッケージの別の例を示す。
【0009】
【図3】ガルバニック絶縁された第１のダイ及び第２のダイを備えるＩＣパッケージの更に別の例を示す。
【0010】
【図4】ＩＣパッケージを形成する例示の方法のフローチャートを示す。
【0011】
【0012】
【0013】
【0014】
【0015】
【図9】ＩＣパッケージを形成する別の例示の方法を示す。
【0016】
【0017】
【0018】
【0019】
【0020】
【発明を実施するための形態】
【0021】
本明細書は、ガルバニック絶縁され容量結合された第１のダイ及び第２のダイを備える集積回路（ＩＣ）パッケージに関する。第１のダイ及び第２のダイは、埋め込み回路を含む。また、第１のダイ及び第２のダイはガルバニック絶縁されているので、第１のダイに埋め込まれた回路は、第２のダイに埋め込まれた回路の接地とは異なる電位の接地を有し得る。第１のダイは、第１の基板に重なる第１の表面を有し、第１のダイは、第１の表面に対向する第２の表面において第１の金属パッドを有する。第１の保護オーバーコートが、第１のダイの第２の表面に接する。第２のダイは、第２の保護オーバーコートに接する第１の表面を有する。第２のダイは、第１の金属パッドに整合された第２の金属パッドを含む。第１の金属パッド及び第２の金属パッドは、第１のダイを第２のダイに結合するキャパシタのノードを形成する。
【0022】
非導電性ダイ接着剤（ＮＣＤＡ）層が、第１の保護オーバーコートと第２の保護オーバーコートとの間に挟まれている。幾つかの例において、複数のＮＣＤＡ層及び／又はスペーサが、第１の保護オーバーコートと第２の保護オーバーコートとの間に挟まれている。第１の保護オーバーコート、第２の保護オーバーコート、第１のダイの第１の金属パッドと第２のダイの第２の金属パッドとの間に介在するＮＣＤＡ層（及び／又はその他の層）の組み合わせは、誘電体層を形成する。第１のダイの第１の金属パッド及び第２のダイの第２の金属パッドは、誘電体層によって分離され、それによって、第１のダイを第２のダイに容量結合するためのキャパシタを形成する。
【0023】
また、第１のダイ及び第２のダイを、ＩＣパッケージの他のダイ及び／又は外部リード構成要素等の他の構成要素に結合するためにワイヤボンドが用いられ得る。特に、第１の保護オーバーコートにおける第１の凹部が、第１のダイの第２の表面上に配置された第３の金属接点を露出させる。同様に、第２の基板（例えば、シリコンで形成されている）が、第２のダイの第２の表面に接する。第２の基板は、第２のダイの第２の表面に配置された第４の金属パッドを露出させる第２の凹部を含む。ワイヤボンドがそれぞれの第３の金属パッド及び第４の金属パッドに結合されて、第１のダイ及び第２のダイをＩＣパッケージの他の構成要素に結合する。
【0024】
ＩＣパッケージをこのように実装することによって、機能絶縁、基礎絶縁、又は強化絶縁等の電気的絶縁が達成可能である。また、第１のダイ及び第２のダイはガルバニック絶縁されているため、特に、第１のダイの最大電圧が第２のダイの最大電圧とは異なる状況において、第１のダイ及び第２のダイを製造するために異なる処理技法が採用可能である。
【0025】
図１は、パッケージングを完了するための状態におけるＩＣパッケージ１００の一例の図を示す。ＩＣパッケージ１００は第１のダイ１０２及び第２のダイ１０４を含む。第１のダイ１０２及び第２のダイ１０４は、それぞれの埋め込み回路を含む。１つの配向において、第２のダイ１０４は、第１のダイ１０２に重なり、第１のダイ１０２及び第２のダイ１０４は、誘電体層１０６によって分離される。
【0026】
第１のダイ１０２の第１の表面１０８が基板１１６に重なる。基板１１６は、シリコンで形成され得る。第１のダイ１０２の第２の表面１１８が第１の表面１０８に対向する。幾つかの例において、第１のダイ１０２の第２の表面１１８は、第１のダイ１０２のフェースと呼ばれる。１つの配向において、第１のダイ１０２の第２の表面１１８は、誘電体層１０６の下にあり、その結果、誘電体層１０６の第１の表面１１９が第１のダイ１０２の第２の表面に接する。
【0027】
第２のダイ１０４は、第１の表面１２０及び第２の表面１２２を含む。第２のダイ１０４の第２の表面１２２は、第２のダイ１０４の第１の表面１２０に対向する。幾つかの例において、第２のダイ１０４は、第１のダイ１０２よりも小さいフットプリントを有する。ダイのフットプリントは、それぞれのダイの表面の面積を指す。幾つかの例において、第２のダイ１０４の第１の表面１２０は、誘電体層１０６の第２の表面１２１に接する。誘電体層１０６の第２の表面１２１は、誘電体層１０６の第１の表面１１９に対向する。
【0028】
幾つかの例において、誘電体層１０６は、第１のダイ及び第２のダイのための保護オーバーコート、並びに、エポキシで形成された層等の非導電性ダイ接着剤（ＮＣＤＡ）層等の同種の材料の単層を用いて実装される。他の例において、誘電体層１０６は、第１のダイ及び第２のダイのための保護オーバーコート、ＮＣＤＡの複数の層、及びＮＣＤＡの複数の層の間に挟まれたスペーサ等の異種材料の複数層で実装され得る。
【0029】
第１のダイ１０２及び第２のダイ１０４は埋め込み回路を含む。第１のダイ１０２及び第２のダイ１０４は、異なる材料及び／又は処理技法を用いて形成され得る。このように、第１のダイ１０２及び第２のダイ１０４を製造するための材料及び／又は製造技法は、第１のダイ１０２及び第２のダイ１０４の動作パラメータ（例えば、最大電圧）に基づいて、個々に選択可能である。
【0030】
幾つかの例において、第１のダイ１０２及び第２のダイ１０４の配置は、フェースツーフェース構成と称される。第１のダイ１０２は第１の金属パッド１３０（例えば、コネクタ）を含み、第２のダイ１０４は第２の金属パッド１３２を含む。第１の金属パッド１３０及び第２の金属パッド１３２は、合同であり、整合されている。従って、１つの配向において、第１のダイ１０２の第２の表面１１８に垂直に延在する平面１３６等の平面は、第１の金属パッド１３０及び第２の金属パッド１３２と交差する。第１の金属パッド１３０は、キャパシタ１４０の第１のノードを形成し、第２の金属パッド１３２は、キャパシタ１４０の第２のノードを形成する。
【0031】
第１のダイ１０２及び第２のダイ１０４は、ガルバニック絶縁され、キャパシタ１４０を介して容量結合されている。このようにして、第１のダイ１０２に埋め込まれた回路は、キャパシタ１４０を介して、第２のダイ１０４に埋め込まれた回路と通信する。第１のダイ１０２及び第２のダイ１０４は、ガルバニック絶縁されているので、幾つかの例において、第１のダイ１０２及び第２のダイ１０４は、異なる電位の接地を有する。高電圧応用例の１つの例において、第１のダイ１０２の接地は、第２のダイ１０４の接地との高い電圧差（例えば、約４０ボルト（Ｖ）又はそれ以上の電圧差）を有する。実際、第１のダイ１０２がモータを駆動するための回路を有し、第２のダイ１０４が第１のダイ１０２に対する動作を制御する状況等の幾つかの例において、第１のダイ１０２の接地電圧は、第２のダイ１０４の接地電圧より、１キロボルト（ｋＶ）又はそれ以上大きくなり得る。
【0032】
第１のダイ１０２は、第１のダイ１０２の第２の表面１１８に配置された第３の金属パッド１５０を含む。第１のワイヤボンド１５２が、第３の金属パッド１５０に結合される。また、第４の金属パッド１５４が、第２のダイ１０４の第２の表面１２２上に配置される。第２のワイヤボンド１５６が、第４の金属パッド１５４に結合される。第１のワイヤボンド１５２及び第２のワイヤボンド１５６は、ＩＣパッケージの他のダイ及び／又はリード等、ＩＣパッケージの他の構成要素に結合される。
【0033】
ＩＣパッケージ１００は、ガルバニック絶縁を達成するシンプルな設計を提供する。また、幾つかの例において、ＩＣパッケージ１００は、基礎絶縁を達成し、他の例において、ＩＣパッケージ１００は、強化絶縁を達成する。また、上述のように、第１のダイ１０２及び第２のダイ１０４は、異なる接地電位を有する回路を埋め込む。第１のダイ１０２及び第２のダイ１０４の特定の電圧範囲及び／又はその他の動作パラメータに対して選択されたウェハ材料及び処理技法が用いられ得る。これに対し、第１のダイ１０２及び第２のダイ１０４の回路が、絶縁を提供する特定の技術に基づいて集積されている状況では、設計者は、その単一の特定のタイプの材料及び処理技法を用いることに限定され得る。
【0034】
図２は、パッケージングを完了するための状態におけるＩＣパッケージ２００の一例の詳細図を示す。ＩＣパッケージ２００は、図１のＩＣパッケージ１００を実装するために用いられ得る。ＩＣパッケージ２００は、ガルバニック絶縁された第１のダイ２０２及び第２のダイ２０４を含む。
【0035】
第１のダイ２０２の第１の表面２０８が、第１の基板２１０に重なる。第１の基板２１０は、シリコンで形成され得る。第１の保護オーバーコート２１２が第１のダイ２０２の第２の表面２１４に付けられ、第２の表面２１４は、第１の表面２０８に対向する。幾つかの例において、第１のダイ２０２の表面２１４は、第１のダイ２０２のフェースと呼ばれる。
【0036】
第２のダイ２０４は、第１の表面２２０及び第２の表面２２２を含む。第２のダイ２０４の第２の表面２２２は、第２のダイ２０４の第１の表面２２０に対向する。第２のダイ２０４の第１の表面２２０は、第２のダイ２０４のフェースと呼ばれる。幾つかの例において、第２のダイ２０４は、第１のダイ２０２よりも小さいフットプリントを有する。第２の保護オーバーコート２２４が、第２のダイ２０４の第１の表面２２０に接着される。
【0037】
第１のダイ２０２及び第２のダイ２０４は埋め込み回路を含む。第１のダイ２０２及び第２のダイ２０４は、異なる材料及び／又は処理技法を用いて形成され得る。このように、第１のダイ２０２及び第２のダイ２０４を製造するための材料及び／又は処理技法は、第１のダイ２０２及び第２のダイ２０４の動作パラメータに基づいて個別に選択可能である。
【0038】
ＮＣＤＡ層２２６が、第１の保護オーバーコート２１２及び第２の保護オーバーコート２２４に接着される。言い換えると、ＮＣＤＡ層２２６は、第１の保護オーバーコート２１２と第２の保護オーバーコート２２４との間に挟まれている。幾つかの例において、ＮＣＤＡ層２２６は、エポキシを用いて実装される。
【0039】
幾つかの例において、第１のダイ２０２及び第２のダイ２０４の配置はフェースツーフェース構成と呼ばれる。第１のダイ２０２は第１の金属パッド２３０（例えば、コネクタ）を含み、第２のダイ２０４は第２の金属パッド２３２を含む。第１の金属パッド２３０及び第２の金属パッド２３２は、各々、４０～２００マイクロメートル（μｍ）の範囲の直径を有し得る。第１の金属パッド２３０及び第２の金属パッド２３２は、製造公差（例えば、±１０μｍ）の範囲内で、合同であり整合されている。従って、１つの配向において、第１のダイ２０２の第２の表面２１４に垂直に延在する平面２３６等の平面は、第１の金属パッド２３０及び第２の金属パッド２３２と交差する。第１の金属パッド２３０は、キャパシタ２４０の第１のノードを形成し、第２の金属パッド２３２で、キャパシタ２４０の第２のノードを形成する。
【0040】
第１の保護オーバーコート２１２及び第２の保護オーバーコート２２４は、各々、材料のスタックで形成され得る。例えば、第１の保護オーバーコート２１２及び第２の保護オーバーコート２２４は、少なくとも約１μｍ（例えば、±０．７μｍ）の厚みの二酸化シリコン（ＳｉＯ２）の第１の層と、少なくとも約１μｍ（例えば、±０．７μｍ）の厚みの酸窒化シリコン（ＳｉＯＮ）の第２の層と、少なくとも約１０μｍ（例えば、±８μｍ）の厚みの二酸化シリコン（ＳｉＯ２）の第３の層とを用いて形成され得る。また、ＮＣＤＡ層２２６は、少なくとも約６μｍ（例えば、±４μｍ）の厚みを有し得る。第１の保護オーバーコート２１２、第２の保護オーバーコート２２４、及びＮＣＤＡ層２２６の組み合わせが、図１の誘電体層１０６を実装するために用いられ得る。このような状況において、第１の金属パッド２３０及び第２の金属パッド２３２は、約３０μｍ（例えば、±２２．８μｍ）の距離だけ離れている。
【0041】
第１のダイ２０２及び第２のダイ２０４は、ガルバニック絶縁され、キャパシタ２４０を介して容量結合されている。このように、第１のダイ２０２に埋め込まれた回路が、キャパシタ２４０を介して、第２のダイ２０４に埋め込まれた回路と通信し得、またその逆も同様である。第１のダイ２０２及び第２のダイ２０４はガルバニック絶縁されているので、幾つかの例において、第１のダイ２０２及び第２のダイ２０４は、異なる電位における接地を有する。高電圧応用例の一例において、第１のダイ２０２の接地は、第２のダイ２０４の接地との高い電圧差（例えば、約４０Ｖ又はそれ以上の電圧差）を有する。実際、第１のダイ２０２がモータを駆動するための回路を含み、第２のダイ２０４が第１のダイ２０２の動作を制御する状況等の幾つかの例において、第１のダイ２０２の接地電圧は、第２のダイ２０４の接地電圧より、１ｋＶ又はそれ以上高くなり得る。
【0042】
幾つかの例において、第１の保護オーバーコート２１２に第１の凹部２４２がエッチングされる。第１の保護オーバーコート２１２における第１の凹部２４２は、第１のダイ２０２の第２の表面２１４上に配置された第３の金属パッド２５０を露出させる。第１の凹部２４２は、ＮＣＤＡ層２２６から離間されている。言い換えると、第１の凹部２４２が含まれる例では、第１のＮＣＤＡ層２２６は、第１の凹部２４２から離間されている第１のダイ２０２に重なる第１の保護オーバーコート２１２の一部に付けられる。従って、第１のＮＣＤＡ層２２６は、第１の凹部２４２に重なることもなく、覆ってもいない。第１のワイヤボンド２５２が第３の金属パッド２５０に結合される。また、第２の基板２５４（例えば、シリコンで形成されている）は、第２のダイ２０４の第２の表面２２２に接する。特に、第２の表面２２２は、第２のダイ２０４の絶縁層２５５に近接しており、第２の基板２５４は、第２のダイ２０４の絶縁層２５５に接する。裏面処理技法を用いて形成された第２の凹部２５６が、第２の基板２５４と第２のダイ２０４の絶縁層２５５にエッチングされ、第２のダイ２０４内の金属層の一部を露出させて、第４の金属パッド２６０を提供する。従って、幾つかの例において、凹部２５６を形成する、第２の基板２５４及び絶縁層２５５における開口は自己整合される。また、第２のダイ２０４の絶縁層２５５は、第４の金属パッド２６０を基板２５４から分離させる。第２のワイヤボンド２６２が、第４の金属パッド２６０に結合される。第１のワイヤボンド２５２及び第２のワイヤボンド２６２は、ＩＣパッケージ２００の他のダイ及び／又は外部リード等のＩＣパッケージ２００の他の構成要素に結合され得る。
【0043】
ＩＣパッケージ２００は、ガルバニック絶縁を達成するシンプルな設計を提供する。また、幾つかの例において、ＩＣパッケージ２００は、基礎絶縁を達成し、他の例において、ＩＣパッケージ２００は、強化絶縁を達成する。また、上述のように、幾つかの例において、第１のダイ２０２及び第２のダイ２０４は、異なる最大電圧を有する回路を埋め込む。従って、第１のダイ２０２及び第２のダイ２０４の特定の電圧範囲及び／又は他の動作パラメータのために選択されたウェハ材料及び処理を採用し得る。これに対し、第１のダイ２０２及び第２のダイ２０４の回路が単一の技術を用いて集積されている状況では、設計者は、単一のタイプの材料及び処理技法を用いることに限定され得る。
【0044】
図３は、パッケージングを完了するための状態におけるＩＣパッケージ３００の詳細図を示す。ＩＣパッケージ３００は、図１のＩＣパッケージ１００を実装するために用いられ得る。ＩＣパッケージ３００は、ガルバニック絶縁された第１のダイ３０２及び第２のダイ３０４を含む。
【0045】
第１のダイ３０２の第１の表面３０８が、第１の基板３１０に重なる。第１の基板３１０はシリコンであり得る。第１の保護オーバーコート３１２が、第１のダイ３０２の第２の表面３１６に付けられ、第２の表面３１６は、第１の表面３０８に対向する。幾つかの例において、第１のダイ３０２の第２の表面３１６は、第１のダイ３０２のフェースと呼ばれる。
【0046】
第２のダイ３０４は、第１の表面３２０及び第２の表面３２２を含む。第２のダイ３０４の第２の表面３２２は、第２のダイ３０４の第１の表面３２０に対向する。第２のダイ３０４の第１の表面３２０は、第２のダイ３０４のフェースと呼ばれる。幾つかの例において、第２のダイ３０４は、第１のダイ３０２よりも小さいフットプリントを有する。第２の保護オーバーコート３２４が、第２のダイ３０４の第１の表面３２０に接着される。
【0047】
第１のダイ３０２及び第２のダイ３０４は、埋め込み回路を含む。第１のダイ３０２及び第２のダイ３０４は、異なる材料及び／又は処理技法を用いて形成され得る。このように、第１のダイ３０２及び第２のダイ３０４を製造するための材料及び／又は処理技法は、第１のダイ３０２及び第２のダイ３０４の動作パラメータに基づいて個別に選択可能である。
【0048】
スペーサプレート３２６が、第１の保護オーバーコート３１２と第２の保護オーバーコート３２４との間に挟まれている。スペーサプレート３２６は非導電性材料から形成される。幾つかの例において、スペーサプレート３２６は、溶融シリカ又は石英等の二酸化シリコン（ＳｉＯ２）材料を用いて形成される。
【0049】
第１のＮＣＤＡ層３２８が、第１の保護オーバーコート３１２及びスペーサプレート３２６に接着される。従って、第１のＮＣＤＡ層３２８は、第１の保護オーバーコート３１２とスペーサプレート３２６との間に挟まれる。第２のＮＣＤＡ層３３０が第２の保護オーバーコート３２４に接着される。従って、第２のＮＣＤＡ層３３０は、第２の保護オーバーコート３２４とスペーサプレート３２６との間に挟まれる。幾つかの例において、第１のＮＣＤＡ層３２８及び第２のＮＣＤＡ層３３０は、エポキシを用いて形成される。
【0050】
幾つかの例において、第１のダイ３０２及び第２のダイ３０４の配置はフェースツーフェース構成と呼ばれる。第１のダイ３０２は第１の金属パッド３３２（例えば、コネクタ）を含み、第２のダイ３０４は第２の金属パッド３３４を含む。第１の金属パッド３３２及び第２の金属パッド３３４は、各々、約１２０μｍ（例えば、±８０μｍ）の直径を有し得る。第２のダイ３０４は、第１の金属パッド３３２及び第２の金属パッド３３４が、合同であり、製造公差（例えば、±１０μｍ）の範囲内で整合されるように、第１のダイ３０２に整合される。従って、１つの配向において、第１のダイ３０２の第２の表面３１６に垂直に延在する平面３３８等の平面が、第１の金属パッド３３２及び第２の金属パッド３３４と交差する。第１の金属パッド３３２は、キャパシタ３４０の第１のノードを形成し、第２の金属パッド３３４は、キャパシタ３４０の第２のノードを形成する。図２のＩＣパッケージ２００と比べると、ＩＣパッケージ３００は、一層薄い第１の保護オーバーコート３１２及び一層薄い第２の保護オーバーコート３２４を有する。スペーサプレート３２６は、第１の保護オーバーコート３１２及び第２の保護オーバーコート３２４の低減された厚みを補償する。
【0051】
第１の保護オーバーコート３１２及び第２の保護オーバーコート３２４は、各々、材料のスタックから形成され得る。例えば、第１の保護オーバーコート３１２及び第２の保護オーバーコート３２４は、少なくとも約１μｍ（例えば、±０．７μｍ）の厚みの二酸化シリコン（ＳｉＯ２）の第１の層と、少なくとも約１μｍ（例えば、±０．７μｍ）の厚みの酸窒化シリコン（ＳｉＯＮ）の第２の層とを用いて形成され得る。また、第１のＮＣＤＡ層３２８及び第２のＮＣＤＡ層３３０は、少なくとも約６μｍ（例えば、±４μｍ）の厚みを有する。スペーサプレート３２６は少なくとも約２０μｍ（例えば、±１０μｍ）の厚みを有する。第１の保護オーバーコート３１２、第２の保護オーバーコート３２４、第１のＮＣＤＡ層３２８、第２のＮＣＤＡ層３３０、及びスペーサプレート３２６の組み合わせが、図１の誘電体層１０６を実装するために用いられ得る。このような状況において、第１の金属パッド３３２と第２の金属パッド３３４は、約３６μｍ（例えば、±２０．８μｍ）の距離だけ離されている。
【0052】
第１のダイ３０２及び第２のダイ３０４は、ガルバニック絶縁され、キャパシタ３４０を介して容量結合される。このように、第２のダイ３０４に埋め込まれた回路は、キャパシタ３４０を介して、第２のダイ３０４に埋め込まれた回路と通信し得、またその逆も同様である。第１のダイ３０２及び第２のダイ３０４はガルバニック絶縁されているので、第１のダイ３０２及び第２のダイ３０４は、異なる接地電位を有する。高電圧応用例の一例において、第１のダイ３０２の接地は、第２のダイ３０４の接地との高い電圧差（例えば、約４０Ｖ又はそれ以上の電圧差）を有する。実際、第１のダイ３０２がモータを駆動するための回路を含み、第２のダイ３０４が第１のダイ３０２上の動作を制御する状況等の、幾つかの例において、第１のダイ３０２の接地電圧は、第２のダイ３０４の接地電圧より１ｋＶ又はそれ以上大きくなり得る。
【0053】
一例において、第１の凹部３４２が、第１の保護オーバーコート３１２にエッチングされる。第１の保護オーバーコート３１２における第１の凹部３４２は、第１のダイ３０２の第２の表面３１６上に配置された第３の金属パッド３５０を露出させる。第１の凹部３４２は、第１のＮＣＤＡ層３２８から離間されている。言い換えると、第１の凹部３４２が含まれる例において、第１のＮＣＤＡ層３２８は、第１の凹部３４２から離間された第１のダイ３０２に重なる第１の保護オーバーコート３１２の一部に付けられる。従って、第１のＮＣＤＡ層３４２は、第１の凹部３４２に重なることもなく、第１の凹部３４２を覆ってもいない。第１のワイヤボンド３５２が、第３の金属パッド３５０に結合される。また、第２の基板３５４（例えば、シリコンを用いて形成されている）は第２のダイ３０４の第２の表面３２２に接する。特に、第２のダイ３０４は、第２のダイ３０４の第２の表面３２２に近接する絶縁層３５５を含む。従って、第２の基板３５４は、幾つかの例において、第２のダイ３０４の絶縁層３５５に接する。裏面処理技法を用いて第２の基板３５４及び第２のダイ３０４の絶縁層３５５にエッチングされた第２の凹部３５６が、第２のダイ３０４の金属層の一部を露出させて、第２のダイ３０４内に第４の金属パッド３６０を提供する。従って、幾つかの例において、第２の凹部３５６を形成する、第２のダイ３０４の第２の基板３５４及び絶縁層３５５に形成される開口が自己整合される。また、第２のダイ３０４の絶縁層３５５は、第４の金属パッド３６０を基板３５４から分離する。第２のワイヤボンド３６２が、第４の金属パッド３６０に結合される。第１のワイヤボンド３５２及び第２のワイヤボンド３６２は、ＩＣパッケージ３００の他のダイ及び／又は外部リード等のＩＣパッケージ３００の他の構成要素に結合される。
【0054】
ＩＣパッケージ３００は、ガルバニック絶縁を達成するシンプルな設計を提供する。また、幾つかの例において、ＩＣパッケージ３００は基礎絶縁を達成し、他の例において、ＩＣパッケージ３００は強化絶縁を達成する。また、上述のように、幾つかの例において、第１のダイ３０２及び第２のダイ３０４は、異なる最大電圧を有する回路を埋め込む。従って、第１のダイ３０２及び第２のダイ３０４の特定の電圧範囲及び／又はその他の動作特性に対して選択されたウェハ材料及び処理技法が採用され得る。これに対し、第１のダイ３０２及び第２のダイ３０４の回路が単一のダイ上に集積される状況では、設計者は、単一のタイプの材料及び処理技法を用いることに限定され得る。
【0055】
図４は、ＩＣパッケージを形成するための方法４００を図示する。方法４００は、例えば、図１のＩＣパッケージ１００及び／又は図２のＩＣパッケージ２００を形成するために用いられ得る。従って、ＩＣパッケージは、図２の第１のダイ２０２及び第２のダイ２０４等の第１のダイ及び第２のダイを含む。方法４００は、図５～図８を用いて説明される。図５～図８は、図２のＩＣパッケージ２００の製造の段階を示す。また、図２及び図５～図８は、同じ構造を示すために同じ参照番号を用いる。
【0056】
４０５において、保護オーバーコートが、それぞれ第１のダイウェハ及び第２のダイウェハと呼ばれ得る第１のダイ及び第２のダイを含むダイウェハに付けられる。より具体的には、図５に示すように、第１の保護オーバーコート２１２及び第２の保護オーバーコート２２４が、それぞれ、図５に示すように、第１のダイ２０２を含む第１のダイウェハ２８０、及び第２のダイ２０４を含む第２のダイウェハ２８２に付けられる。また、第１のダイ２０２は、図５に示されるように、第１の基板２１０等の第１の基板に重なる。
【0057】
図４に戻って参照すると、４１０において、第１の凹部が、第１のダイウェハに付けられた第１の保護オーバーコートにパターニング及びエッチングされる。４１２において、第２のダイウェハの裏側がパターン化され、第２のダイウェハの裏側のパターンは、第２のダイウェハの表側のパターンに整合される。４１３において、第２の凹部が、第２の基板及び第２のダイウェハの裏側の絶縁層に、第２のダイに重なる領域において、エッチングされる。幾つかの例において、第２の基板及び絶縁層内の第２の凹部は、裏面処理技法を用いて形成される。図６に図示されるように、第１の凹部２４２は、第１のダイ２０２の第３の金属パッド２５０を露出させ、第２の凹部２５６は、第２のダイ２０４の金属層の一部を露出させて第４の金属パッド２６０を提供する。
【0058】
図４に戻って参照すると、４１４において、第１のダイ及び第２のダイは、第１のダイウェハ及び第２のダイウェハから個片化される。幾つかの例において、第１のダイ及び第２のダイは、レーザ処理又は切断処理を用いて個片化され得る。４１５において、図７のＮＣＤＡ層２２６によって示されるように、ＮＣＤＡ層が第１のダイに付けられる。図７に図示されるように、ＮＣＤＡ層２２６は、第１の凹部２４２から離間されている第１のダイ２０２の第１の保護オーバーコート２１２の一部に付けられる。図４に戻って参照すると、４２０において、第１のダイの第１の金属パッド及び第２のダイ上の第２の金属パッドが整合され、第２のダイは、ＮＣＤＡ層に取り付けられ、４２５において、第２のダイはＮＣＤＡ層に接着される。図８に図示されるように、第２の金属パッド２３２は、第１の金属パッド２３０に整合され、その結果、平面２３６は、第１の金属パッド２３０及び第２の金属パッド２３２を介して延在してキャパシタを形成する。図４に戻って参照すると、４３０において、ワイヤボンドが、第１の凹部及び第２の凹部によって露出された金属パッドに取り付けられて、図２に示されるＩＣパッケージ２００を形成する。
【0059】
図９は、ＩＣパッケージを形成するための方法１０００を示す。方法１０００は、例えば、図１のＩＣパッケージ１００及び／又は図３のＩＣパッケージ３００を形成するために用いられ得る。従って、ＩＣパッケージは、図２の第１のダイ３０２及び第２のダイ３０４等の第１のダイ及び第２のダイを含む。方法１０００は、図１０～図１４を用いて説明される。図１０～図１４は、図３のＩＣパッケージ３００の製造の段階を示す。また、図３及び図１０～図１４は、同じ構造を示すために同じ参照番号を用いる。
【0060】
１００５において、保護オーバーコートが、第１のダイウェハ及び第２のダイウェハと呼ばれ得る第１のダイ及び第２のダイを含むダイウェハに付けられる。より具体的には、図１０に示されるように、第１の保護オーバーコート３１２及び第２の保護オーバーコート３２４が、それぞれ、第１のダイ３０２を含む第１のダイウェハ３８０、及び第２のダイ３０４を含む第２のダイウェハ３８２に付けられる。また、図１０に示されるように、第１のダイは、第１の基板３１０に重なる。図９に戻って参照すると、１０１０において、第１の凹部が、第１のダイを含む第１のウェハに付けられた第１の保護オーバーコートにエッチングされる。１０１２において、第２のダイウェハの裏側がパターン化され、第２のダイウェハの裏側のパターンが、第２のダイウェハ２８２の表側のパターンに整合される。１０１３において、第２の凹部が、第２の基板、及び第２のダイウェハの裏側の絶縁層内に、第２のダイに重なる領域において、エッチングされる。幾つかの例において、第２の基板及び絶縁層内の第２の凹部は、裏面処理技法を用いて形成される。図１１に示すように、第１の凹部３４２は、第１のダイ３０２の第３の金属パッド３５０を露出させ、第２の凹部３５６は、第２のダイ３０４の金属層を露出させて、第４の金属パッド３６０を提供する。
【0061】
図９に戻って参照すると、１０１４において、第１のダイ及び第２のダイは、それぞれ、第１のダイウェハ及び第２のダイウェハから個片化される。幾つかの例において、第１のダイ及び第２のダイは、レーザ処理及び切断処理を用いて個片化され得る。１０１５において、第１のＮＣＤＡ層が第１のダイに付けられる。図１２は、第１のダイ３０２の第２の表面３１６に付けられた第１のＮＣＤＡ層３２８を示す。図１２に示されるように、第１のＮＣＤＡ層３２８は、第１の凹部３４２から離間されている第１のダイ３０２の第１の保護オーバーコート３１２の一部に付けられる。
【0062】
図９に戻って参照すると、１０２０において、スペーサプレートが第１のＮＣＤＡ層上に取り付けられる。１０２５において、第２のＮＣＤＡ層が、スペーサプレートに付けられる。図１３は、第１のＮＣＤＡ層３２８上に取り付けられたスペーサプレート３２６及びスペーサプレート３２６上に付けられた第２のＮＣＤＡ層３３０を示す。図９に戻って参照すると、１０３０において、第１のダイの第１の金属パッド及び第２のダイの第２の金属パッドが整合される。１０３５において、第２のダイは、第２のＮＣＤＡ層に取り付けられる。図１４に図示されるように、第２の金属パッド３３４は、第１の金属パッド３３２に整合され、その結果、平面３３８が、第１の金属パッド３３２及び第２の金属パッド３３４を介して延在してキャパシタを形成する。図９に戻って参照すると、１０４０において、ワイヤボンドが、第１の凹部３４２及び第２の凹部３５６によって露出された金属パッドに取り付けられて、図３に図示されるＩＣパッケージ３００を形成する。
【0063】
上述されたものは例である。もちろん、構成要素又は方法の全ての可能性のある組み合わせを説明するのは不可能であるが、当業者であれば、更に多くの組み合わせ及び置換が可能であることを理解するであろう。従って、本明細書は、添付の特許請求の範囲を含む本願の範囲内に入るそのような全ての変更、修正、及び変形例を包含する。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【国際調査報告】