(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-08-18
(54)【発明の名称】平坦化されたネットリストからの挙動設計回復
(51)【国際特許分類】
G06F 30/323 20200101AFI20220810BHJP
【ＦＩ】
G06F30/323
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2021573186
(86)(22)【出願日】2020-06-10
(85)【翻訳文提出日】2022-01-28
(86)【国際出願番号】 US2020036903
(87)【国際公開番号】W WO2020251966
(87)【国際公開日】2020-12-17
(31)【優先権主張番号】62/859,466
(32)【優先日】2019-06-10
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＶＥＲＩＬＯＧ
(71)【出願人】
【識別番号】591072086
【氏名又は名称】バテル メモリアル インスティチュート
(74)【代理人】
【識別番号】100078282
【弁理士】
【氏名又は名称】山本 秀策
(74)【代理人】
【識別番号】100113413
【弁理士】
【氏名又は名称】森下 夏樹
(72)【発明者】
【氏名】キムラ， アダム ジー．
(72)【発明者】
【氏名】エリオット， アンドリュー エス．
(72)【発明者】
【氏名】パーキンス， ダニエル エー．
【テーマコード（参考）】
5B146
【Ｆターム（参考）】
5B146AA22
5B146DL02
5B146DL08
5B146GA01
(57)【要約】
レジスタ転送レベル（ＲＴＬ）表現が、集積回路（ＩＣ）を表すネットリストから回復される。ネットリストは、ノードタイプのセットに属するノードと、ノードを接続するエッジとを含むグラフに転換される。ノードタイプのセットは、電子コンポーネントを表すインスタンスノードタイプと、コンポーネント間での信号転送を表すワイヤノードタイプとを含む。グラフは、グラフのサブグラフを標準化されたサブグラフと置換することによって、標準化されたグラフに転換される。標準化されたグラフのＲＴＬ表現が、標準化されたグラフのワイヤノードからハードウェア記述言語（ＨＤＬ）において信号宣言を構築することと、標準化されるグラフのインスタンスノードからＨＤＬにおいて信号割当を構築することとを含む動作によって、発生される。
【特許請求の範囲】
【請求項1】
レジスタ転送レベル（ＲＴＬ）表現回復方法を実施するための、電子プロセッサによって読取可能かつ実行可能である命令を記憶する非一過性記憶媒体であって、前記命令は、集積回路（ＩＣ）設計を表すネットリストを、ノードタイプのセットに属するノードと前記ノードを接続するエッジとを含むグラフに転換するための、前記電子プロセッサによって読取可能かつ実行可能である命令であって、前記ノードタイプのセットは、電子コンポーネントを表すインスタンスノードタイプと、コンポーネント間での信号転送を表すワイヤノードタイプとを含む、命令と、
前記グラフのサブグラフを標準化されたサブグラフと置換することによって前記グラフを標準化されたグラフに転換するための、前記電子プロセッサによって読取可能かつ実行可能である命令と、
前記標準化されたグラフのワイヤノードからハードウェア記述言語（ＨＤＬ）において信号宣言を構築することと、前記標準化されたグラフのインスタンスノードから前記ＨＤＬにおいて信号割当を構築することとを含む動作によって、前記標準化されたグラフのＲＴＬ表現を発生させるための、前記電子プロセッサによって読取可能かつ実行可能である命令と
を含む、非一過性記憶媒体。
【請求項2】
前記ワイヤノードタイプは、単一の入力信号と、１つ以上の出力信号とを有し、各出力信号の値は、前記単一の入力信号の値に等しい、請求項１に記載の非一過性記憶媒体。
【請求項3】
前記インスタンスノードタイプは、１つ以上の入力信号と、単一の出力信号とを有する、請求項２に記載の非一過性記憶媒体。
【請求項4】
前記ノードタイプのセットは、前記ネットリストの入力端末を表す入力ノードタイプと、前記ネットリストの出力端末を表す出力ノードタイプと、定数信号源を表す定数ノードタイプとをさらに含む、請求項３に記載の非一過性記憶媒体。
【請求項5】
前記グラフのサブグラフを標準化されたサブグラフと置換するための、前記電子プロセッサによって読取可能かつ実行可能である、前記命令は、ＩＣ専門用語データベースを使用して、前記グラフのノードを標準化されたノードと置換するための、前記電子プロセッサによって読取可能かつ実行可能である命令と、
ルックアップテーブル（ＬＵＴ）ノードを含むサブグラフを、ＬＵＴノードを含まない標準化されたサブグラフと置換するための、前記電子プロセッサによって読取可能かつ実行可能である命令と
を含む、請求項１～４のいずれか１項に記載の非一過性記憶媒体。
【請求項6】
前記ＬＵＴノードを含む前記サブグラフは、前記ＬＵＴノードに関する真理値表を発生させ、前記真理値表をブール式に転換し、前記ブール式を表すためのＬＵＴノードを含まない前記標準化されたサブグラフを発生させることによって、置換される、請求項５に記載の非一過性記憶媒体。
【請求項7】
前記ＩＣ設計を表す前記ネットリストを前記グラフに転換するための、前記電子プロセッサによって読取可能かつ実行可能である前記命令は、前記ネットリストを解析して抽象構文木（ＡＳＴ）を生成するための、前記電子プロセッサによって読取可能かつ実行可能である命令を含む、請求項１～６のいずれか１項に記載の非一過性記憶媒体。
【請求項8】
前記標準化されたグラフの前記ＲＴＬ表現は、テンプレートＲＴＬライブラリを使用して、前記標準化されたグラフの同期デバイスサブグラフに関して、前記ＨＤＬにおいて同期デバイス宣言を構築することと、
前記標準化されたグラフの前記同期デバイスサブグラフに対応する、前記ＨＤＬにおいて前記宣言された同期デバイスのインスタンスをインスタンス化することと
をさらに含む動作によって、発生される、請求項１～７のいずれか１項に記載の非一過性記憶媒体。
【請求項9】
集積回路（ＩＣ）設計を表すネットリストからレジスタ転送レベル（ＲＴＬ）表現を回復させるためのデバイスであって、前記デバイスは、電子プロセッサと、
ＲＴＬ表現回復方法を実施するための、前記電子プロセッサによって読取可能かつ実行可能である命令を記憶する非一過性記憶媒体であって、前記命令は、
ＩＣ設計を表すネットリストを、ノードタイプのセットに属するノードと前記ノードを接続するエッジとを含むグラフに転換するための、前記電子プロセッサによって読取可能かつ実行可能である命令であって、前記ノードタイプのセットは、電子コンポーネントを表すインスタンスノードタイプと、単一の入力信号を有するワイヤノードタイプと、各出力信号の値が前記単一の入力信号の値に等しい１つ以上の出力信号とを含む、命令と、
前記グラフのサブグラフを標準化されたサブグラフと置換することによって、前記グラフを標準化されたグラフに転換するための、前記電子プロセッサによって読取可能かつ実行可能である命令と、
前記標準化されたグラフのＲＴＬ表現を発生させるための、前記電子プロセッサによって読取可能かつ実行可能である命令と
を含む、非一過性記憶媒体と
を備える、デバイス。
【請求項10】
前記標準化されたグラフの前記ＲＴＬ表現は、前記標準化されたグラフのワイヤノードからハードウェア記述言語（ＨＤＬ）において信号宣言を構築することと、前記標準化されたグラフのインスタンスノードから前記ＨＤＬにおいて信号割当を構築することとを含む動作によって、発生される、請求項９に記載のデバイス。
【請求項11】
前記標準化されたグラフの前記ＲＴＬ表現は、テンプレートＲＴＬライブラリを使用して、前記標準化されたグラフの同期デバイスサブグラフに関して、前記ＨＤＬにおいて同期デバイス宣言を構築することと、
前記標準化されたグラフの前記同期デバイスサブグラフに対応する、前記ＨＤＬにおいて前記宣言された同期デバイスのインスタンスをインスタンス化することと
をさらに含む動作によって、発生される、請求項１０に記載のデバイス。
【請求項12】
前記インスタンスノードタイプは、１つ以上の入力信号と、単一の出力信号とを有し、前記ノードタイプのセットは、前記ネットリストの入力端末を表す入力ノードタイプと、前記ネットリストの出力端末を表す出力ノードタイプと、定数信号源を表す定数ノードタイプとをさらに含む、請求項９～１１のいずれか１項に記載のデバイス。
【請求項13】
前記グラフのサブグラフを標準化されたサブグラフと置換するための、前記電子プロセッサによって読取可能かつ実行可能である前記命令は、ＩＣ専門用語データベースを使用して、前記グラフのノードを標準化されたノードと置換するための、前記電子プロセッサによって読取可能かつ実行可能である命令と、
ルックアップテーブル（ＬＵＴ）ノードを含むサブグラフを、ＬＵＴノードを含まない標準化されたサブグラフと置換するための、前記電子プロセッサによって読取可能かつ実行可能である命令と
を含む、請求項９～１２のいずれか１項に記載のデバイス。
【請求項14】
前記ＬＵＴノードを含む前記サブグラフは、前記ＬＵＴノードに関する真理値表を発生させ、前記真理値表をブール式に転換し、前記ブール式を表すためのＬＵＴノードを含まない前記標準化されたサブグラフを発生させることによって、置換される、請求項１３に記載のデバイス。
【請求項15】
前記ＩＣ設計を表す前記ネットリストを前記グラフに転換するための、前記電子プロセッサによって読取可能かつ実行可能である前記命令は、前記ネットリストを解析して抽象構文木（ＡＳＴ）を生成するための、前記電子プロセッサによって読取可能かつ実行可能である命令を含む、請求項９～１４のいずれか１項に記載のデバイス。
【請求項16】
レジスタ転送レベル（ＲＴＬ）表現回復方法であって、集積回路（ＩＣ）設計を表すネットリストを、ノードタイプのセットに属するノードと前記ノードを接続するエッジとを含むグラフに転換することであって、前記ノードタイプは、電子コンポーネントを表すインスタンスノードタイプと、コンポーネント間での信号転送を表すワイヤノードタイプとを含む、ことと、
前記グラフのサブグラフを標準化されたサブグラフと置換することによって、前記グラフを標準化されたグラフに転換することと、
前記標準化されたグラフのワイヤノードからハードウェア記述言語（ＨＤＬ）において信号宣言を構築することと前記標準化されたグラフのインスタンスノードから前記ＨＤＬにおいて信号割当を構築することとを含む動作によって、前記標準化されたグラフのＲＴＬ表現を発生させることと
を含む、ＲＴＬ表現回復方法。
【請求項17】
前記ワイヤノードタイプは、単一の入力信号と、１つ以上の出力信号とを有し、前記各出力信号の値は、前記単一の入力信号の値に等しく、前記インスタンスノードタイプは、１つ以上の入力信号と、単一の出力信号とを有する、請求項１６に記載のＲＴＬ表現回復方法。
【請求項18】
前記標準化されたサブグラフとの前記グラフのサブグラフの置換は、ＩＣ専門用語データベースを使用して、前記グラフのノードを標準化されたノードと置換することと、
ルックアップテーブル（ＬＵＴ）ノードを含むサブグラフを、ＬＵＴノードを含まない標準化されたサブグラフと置換することと
を含む、請求項１６～１７のいずれか１項に記載のＲＴＬ表現回復方法。
【請求項19】
前記グラフへの前記ＩＣ設計を表す前記ネットリストの転換は、前記ネットリストを解析して抽象構文木（ＡＳＴ）を生成することを含む、請求項１６～１８のいずれか１項に記載のＲＴＬ表現回復方法。
【請求項20】
前記標準化されたグラフの前記ＲＴＬ表現は、テンプレートＲＴＬライブラリを使用して、前記標準化されたグラフの同期デバイスサブグラフに関して、前記ＨＤＬにおいて同期デバイス宣言を構築することと、
前記標準化されたグラフの前記同期デバイスサブグラフに対応する、前記ＨＤＬにおいて前記宣言された同期デバイスのインスタンスをインスタンス化することと、
をさらに含む動作によって、発生される、請求項１６～１９のいずれか１項に記載のＲＴＬ表現回復方法。
【発明の詳細な説明】
【技術分野】
【0001】
本願は、２０１９年６月１０日に出願され、「ＢＥＨＡＶＩＯＲＡＬ ＤＥＳＩＧＮ ＲＥＣＯＶＥＲＹ ＦＲＯＭ ＦＬＡＴＴＥＮＥＤ ＮＥＴＬＩＳＴ」と題された米国仮出願第６２／８５９，４６６号の利益を主張する。２０１９年６月１０日に出願された米国仮出願第６２／８５９，４６６号は、参照によりその全体が本明細書に援用される。
【0002】
以下は、集積回路（ＩＣ）技術分野、ＩＣ置換技術分野、ＩＣハードウェア信頼／保証技術分野、ＩＣ検証技術分野、ＩＣ分解模倣技術分野、特定用途向け集積回路（ＡＳＩＣ）および／またはフィールドプログラマブルゲートアレイ（ＦＰＧＡ）デバイスへの前述のものの適用、ならびに同等物に関する。
【背景技術】
【0003】
典型的なＩＣ設計ワークフローでは、システムレベルにおいて規定された設計が、（ＩＥＥＥ １３６４として規格化される）Ｖｅｒｉｌｏｇ、（ＩＥＥＥ １８００として規格化される）ＳｙｓｔｅｍＶｅｒｉｌｏｇ、ＶＨＤＬ、または別のハードウェア記述言語（ＨＤＬ）において表されるレジスタ転送レベル（ＲＴＬ）表現に転換される。ＲＴＬ表現は、ＩＣ論理の階層的な関数表現または挙動表現である。ＲＴＬ表現は、次いで、ＩＣおよび接続ノード内の電子コンポーネントのリストであるネットリストとして表されるゲートレベル表現に転換される。ネットリストを発生させることにおいて、ＲＴＬの階層的構造は、再帰的に平坦化され、階層的な挙動ＲＴＬ表現のコンテンツを完全に捕捉する平坦なネットリストをもたらす。ネットリスト内に述べられているような電子コンポーネントおよびそれらの相互接続の物理的レイアウトが、次いで、ＩＣの加工を可能にするように設計される。この転換は、ＩＣのタイプに依存し、ＡＳＩＣの場合には、電子コンポーネントは、直接加工される一方で、ＦＰＧＡでは、電子コンポーネントは、構成可能な論理ブロックのアレイを構成することと、論理ブロック間の相互接続をプログラムすることとを用いて、実装される。ＦＰＧＡの論理ブロックは、典型的には、ルックアップテーブル（ＬＵＴ）、フリップフロップ（ＦＦ）、マルチプレクサ、および他の電子コンポーネントを含む。ＩＣ加工タスクは、ＲＴＬまたはネットリストのいずれかを供給することによって、外部委託されることができる。ネットリストを提供することは、通常、ネットリスト表現のみが与えられた状態ではＩＣの機能挙動を分解模倣することが困難または不可能であるため、より安全であると見なされる。
【0004】
しかしながら、ＩＣの機能挙動表現を回復させる（すなわち、ＲＴＬ表現を回復させる）ことを所望するための正当な理由が、存在し得る。１つの状況では、システムのコンポーネントとしての役割と果たすＩＣは、陳腐化したまたは他の態様で利用不可能な状態になり、再度加工される必要がある。別の状況では、エンティティが、ハードウェア保証を必要とする、すなわち、ＩＣコンポーネントが悪意ある挙動を伴うことなく意図されるように実施するという信頼を開発する必要があり得る。この状況において、ＲＴＬ回復は、高度な検証および実証技法が、臨界システムの中への挿入に先立って、ハードウェア内において高信頼度を確立するために適用されることを可能にする。
【0005】
ある改良点が、本明細書に開示される。
【発明の概要】
【課題を解決するための手段】
【0006】
本明細書に開示されるいくつかの例証的実施形態によると、非一過性記憶媒体は、レジスタ転送レベル（ＲＴＬ）表現回復方法を実施するための、電子プロセッサによって読取可能かつ実行可能である命令を記憶する。命令は、集積回路（ＩＣ）設計を表すネットリストを、ノードタイプのセットに属するノードとノードを接続するエッジとを含むグラフに転換するための、電子プロセッサによって読取可能かつ実行可能である命令であって、ノードタイプのセットは、電子コンポーネントを表すインスタンスノードタイプと、コンポーネント間での信号転送を表すワイヤノードタイプとを含む、命令と、グラフのサブグラフを標準化されたサブグラフと置換することによって、グラフを標準化されたグラフに転換するための、電子プロセッサによって読取可能かつ実行可能である命令と、標準化されたグラフのワイヤノードからハードウェア記述言語（ＨＤＬ）において信号宣言を構築することと、標準化されたグラフのインスタンスノードからＨＤＬにおいて信号割当を構築することとを含む動作によって、標準化されたグラフのＲＴＬ表現を発生させるための、電子プロセッサによって読取可能かつ実行可能である命令とを含む。
【0007】
本明細書に開示されるいくつかの例証的実施形態によると、ＩＣ設計を表すネットリストからＲＴＬ表現を回復させるためのデバイスが、開示される。これは、電子プロセッサと、ＲＴＬ表現回復方法を実施するための、電子プロセッサによって読取可能かつ実行可能である命令を記憶する非一過性記憶媒体とを備える。命令は、ＩＣ設計を表すネットリストを、ノードタイプのセットに属するノードとノードを接続するエッジとを含むグラフに転換するための、電子プロセッサによって読取可能かつ実行可能である命令であって、ノードタイプのセットは、電子コンポーネントを表すインスタンスノードタイプと、単一の入力信号を有するワイヤノードタイプと、各出力信号の値が単一の入力信号の値に等しい１つ以上の出力信号とを含む、命令と、グラフのサブグラフを標準化されたサブグラフと置換することによって、グラフを標準化されたグラフに転換するための、電子プロセッサによって読取可能かつ実行可能である命令と、標準化されたグラフのＲＴＬ表現を発生させるための、電子プロセッサによって読取可能かつ実行可能である命令とを含む。
【図面の簡単な説明】
【0008】
図面に示されるいかなる定量的寸法も、非限定的な例証的実施例として理解されるべきである。他の態様で示されない限り、図面は、縮尺通りではなく、図面の任意の側面が縮尺通りであるものとして示される場合、図示される縮尺は、非限定的な例証的実施例として理解されるべきである。
【0009】
【0010】
【発明を実施するための形態】
【0011】
図１および２を参照すると、電子プロセッサ１０は、非一過性記憶媒体１２上に記憶される命令によってプログラムされ、レジスタ転送レベル（ＲＴＬ）表現回復方法を実施する。換言すると、非一過性記憶媒体１２は、ＲＴＬ表現回復方法を実施するための、電子プロセッサ１０によって読取可能かつ実行可能である命令を記憶する。例証的な電子プロセッサ１０は、デスクトップまたはノート型パソコンを含む。より一般的には、電子プロセッサ１０は、デスクトップコンピュータ、サーバコンピュータ、サーバコンピュータのクラスタ、コンピュータのアドホックネットワークを備えるクラウドコンピューティングリソース、または同等物であってもよい。非一過性記憶媒体は、（随意に、コンピュータ１０に内蔵される）ハードディスクドライブまたは他の磁気記憶媒体、ソリッドステートドライブ（ＳＳＤ）、フラッシュメモリ、または他の電子記憶媒体、光ディスク／ドライブまたは他の光学記憶媒体、それらの種々の組み合わせ、あるいは同等物であってもよい。ディスプレイ１４が、電子プロセッサ１０と動作可能に接続され、ＲＴＬ表現回復方法によって発生される結果を表示する。これらの結果は、例えば、ハードウェア記述言語におけるＲＴＬ表現（またはそれらの選択される部分）のリスト化、および／または、選定された試験入力に関してＲＴＬ表現によって発生される出力を含む試験結果を含んでもよい。１つ以上のユーザ入力デバイス（例えば、例証的キーボード１６、マウス１８、ディスプレイ１４のタッチセンサ式オーバーレイ、それらの種々の組み合わせ、および／または同等物）が、提供され、これを介して、ユーザは、例えば、グラフィカルユーザインターフェース（ＧＵＩ）を動作させることによって、ＲＴＬ表現回復方法と相互作用し、グラフィカルユーザインターフェースを介して、ネットリスト２０が、ＲＴＬ表現回復方法への入力として提供され（それによって、ＲＴＬ表現回復方法が、ネットリストのＲＴＬ表現を発生させる）、および／または、グラフィカルユーザインターフェースを介して、ユーザが、ディスプレイ１４上で閲覧するためのＲＴＬ表現の一部を選択する、または同等物を行う。
【0012】
ＲＴＬ表現回復方法の中への入力としての役割を果たすネットリスト２０が、種々の方法において発生され得る。一般に、それからネットリストが発生された元のＲＴＬが、利用不可能である（ＲＴＬ表現回復方法が適用されている理由である）ことが、仮定される。むしろ、ＦＰＧＡの場合には、ネットリスト２０は、試験入力に応答してＦＰＧＡによって発生される出力に基づいて、分解模倣され得る。例えば、Ｂｅｎｚ ｅｔ ａｌ．の「ＢＩＬ： Ａ Ｔｏｏｌ－Ｃｈａｉｎ ｆｏｒ Ｂｉｔｓｔｒｅａｍ Ｒｅｖｅｒｓｅ－Ｅｎｇｉｎｅｅｒｉｎｇ」， ２２ｎｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ ａｎｄ Ａｐｐｌｉｃａｔｉｏｎｓ （ＦＰＬ） （Ａｕｇ． ２９ ３１， ２０１２）、Ｄｉｎｇ ｅｔ ａｌ．の「Ｄｅｒｉｖｉｎｇ ａｎ ＮＣＤ ｆｉｌｅ ｆｒｏｍ ａｎ ＦＰＧＡ ｂｉｔｓｔｒｅａｍ： Ｍｅｔｈｏｄｏｌｏｇｙ， ａｒｃｈｉｔｅｃｔｕｒｅ ａｎｄ ｅｖａｌｕａｔｉｏｎ」， Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒｓ ａｎｄ Ｍｉｃｒｏｓｙｓｔｅｍｓ ｖｏｌ． ３７， ｐｐ． ２９９－３１２ （２０１３）、Ｊｅａｎ－Ｂａｐｔｉｓｔ Ｎｏｔｅ ＆ Ｅｒｉｃ Ｒａｎｎａｕｄの「Ｆｒｏｍ Ｔｈｅ ｂｉｔｓｔｒｅａｍ ｔｏ Ｔｈｅ ｎｅｔｌｉｓｔ」， ｉｎ Ｐｒｏｃ． ｏｆ Ｔｈｅ １６ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ ＡＣＭ／ＳＩＧＤＡ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙｓ， Ｍｏｎｔｅｒｅｙ， Ｃａｌｉｆｏｒｎｉａ， Ｆｅｂ． ２４ ２６， ２００８を参照されたい。ＡＳＩＣの場合には、ネットリスト２０は、随意に、試験入力に応答してＡＳＩＣによって発生される出力の分析に加えて、ＡＳＩＣの走査電子顕微鏡（ＳＥＭ）撮像および／または他の法医学的分析によって発生され得る。ネットリスト２０は、典型的には、階層を伴わない平坦なネットリストである。
【0013】
図３を手短に参照すると、２ビットカウンタのための例証的なネットリスト２０１が、対応するＲＴＬ表現２２に加えて、示される。図３に見られるように、ネットリストは、電子コンポーネントおよびそれらの接続をリスト化するテキストファイルである。これは、階層を伴わない平坦なリストであり、コンポーネントの機能性についての情報を提供するものではない。これは、最も原始的なかつ基本的な回路ブロック（例えば、ＮＡＮＤ、ＮＯＲ、ＩＮＶ、ＤＦＦ等のゲート）の接続性のみを含有する。ＲＴＬ表現はまた、例証的ＲＴＬ２２における、ＩＥＥＥ １１６４ ＶＨＤＬ規格を具体的には採用するＨＤＬにおけるテキストファイルでもある。ＲＴＬ表現は、高レベルの階層的機能説明である。
【0014】
図１に戻って参照すると、ＲＴＬ表現回復方法は、テキスト解析および削除動作３０から開始し、ネットリスト２０を前処理する。これは、例えば、ネットリスト２０内のコメント、ヘッダ、および他の無関係な情報を除去することを伴ってもよい。前処理は、構文的に有効なＶｅｒｉｌｏｇ（または他の採用されるＨＤＬ）として認識されない任意の部分を解決する。ネットリストのいくつかの手動の前処理も、考えられる。
【0015】
図１を継続して参照し、さらに図４および５を参照すると、前処理されたネットリストは、次いで、複数に種別化されたグラフに転換される。これを達成するために、動作３４において、前処理されたネットリストが、抽象構文木（ＡＳＴ）３６に転換される。図４は、前処理されたネットリスト２０２および対応するＡＳＴ３６２の例証的実施例を提示する。この例示的実施例では、ＡＳＴのルートは、「ネットリスト」ノードであり、「ネットリスト」ノードから「タイムスケール」および「モジュール」ノードが分岐し、コンポーネントおよびそれらの接続が、「モジュール」ノードから分岐するノードによって表される。ＡＳＴ３６は、次いで、動作３８において、複数に種別化されたグラフ４０に転換される。図５は、電子コンポーネントを表すインスタンスノードタイプと、コンポーネント間での信号転送を表すワイヤノードタイプと、ネットリストの入力端末を表す入力ノードタイプと、ネットリストの出力端末を表す出力ノードタイプと、定数信号源を表す定数ノードタイプ（例えば、Ｖｃｃまたは接地、あるいは、代替的には、理論「１」または理論「０」、あるいは２進法の定数値の別の適した表現）とを含むノードタイプのセットを含む、複数に種別化されたグラフ４０のための例証的な種別化オントロジを示す。
【0016】
インスタンスノードタイプは、１つ以上の入力信号に関する動作を実施して出力信号を駆動するコンポーネントを表す。典型的には、インスタンスノードは、１つ以上の入力信号と、単一の出力信号とを有する（但し、インスタンスノードタイプのノードからの２つ以上の出力もまた、考えられる）。例えば、ＡＮＤゲートが、２つの（または２つより多い）入力信号と、その値が２つの（または２つより多い）入力信号の論理ＡＮＤである単一の出力信号とを伴うインスタンスノードによって表されてもよい。別の実施例として、バッファを表すインスタンスノードは、単一の入力信号と、その値が入力信号のものに等しい単一の出力信号とを有する。ＬＵＴを表すインスタンスノードは、１つ以上の入力信号と、入力信号のためのＬＵＴの出力に対応する出力信号とを有する。フリップフロップ（ＦＦ）を表すインスタンスノードは、１つ以上の入力と、その値が入力およびＦＦの内部状態に依存する出力とを有する。
【0017】
ワイヤノードタイプは、単一の入力信号と、１つ以上の出力信号とを有し、各出力信号の値は、単一の入力信号の値に等しい。ワイヤノードは、したがって、信号がワイヤノードタイプの単一のノードを用いて複数の他のコンポーネントの中にフィードされる可能性を効率的に捕捉する。このように、ワイヤノードは、後に、ＲＴＬにおいて信号宣言に直接転換され、インスタンスノードへのワイヤノード接続から取得される信号割当が、続くことができる。
【0018】
図１を継続して参照し、さらに、図６および７参照すると、動作３８において、グラフ４０が、木表現を通過し、ＡＳＴ３６が横断されるにつれて、種々のノードタイプのノード名のリストを発生させることによって、ＡＳＴ３６から発生される。標準的な専門用語によって指定されるコンポーネントおよび信号に関して、グラフ４０のノードを接続するエッジの指向性が、割り当てられる。しかしながら、いくつかのノードまたは信号が、指向性がＡＳＴ３６のみから判定されることができないように、製造特有の専門用語を採用してもよく、これらの曖昧性は、次の段階において解決される。ＡＳＴ３６は、ネットリストのコンポーネントのリスト、および容易に横断可能である方法におけるそれらの間の接続を提供するデータ構造である。グラフ４０は、ＡＳＴ３６内にリスト化される各コンポーネントを、グラフ内のノードとしてインスタンス化し、ＡＳＴからの接続情報に基づいて、これらのノード間の接続を生成することによって、生成される。非限定的な例証的実施例として、図６は、単純な２つの入力論理ゲート（例えば、２入力ＡＮＤゲート、２入力ＯＲゲート、または同等物）に関するグラフを図示する。一般に、インスタンスノードと、端末ノードと、定数ノードとから成る群からのノードの各対が、介在ワイヤノードを用いて相互接続される。これは、再び、ＲＴＬ回復プロセスにおいて後に、ＲＴＬ信号宣言へのワイヤノードの転換を促進する。図７は、ＲＩＳＣプロセッサ（５段階パイプライン）からの３２ビットの単精度浮動小数点ユニット（ＦＰＵ）に関するグラフの図式表現を示す。図７のグラフは、ノードタイプを区別することなく、ノードを点として示すが、より複雑なＩＣ設計のためのネットリストのグラフ表現の高度な複雑性を図示し、このように観察されると、平坦化されるネットリスト内に観察されることができる本来の階層が存在することを示す。
【0019】
継続して図１を参照し、さらに図８を参照すると、動作３８は、好ましくは、未使用または冗長ノード（例えば、未接続のデバイス、バッファ、バッファとして作用するＬＵＴ、二重インバータ、二重接続ワイヤ、または同等物）を除去するためのグラフ削除をさらに含む。処理時間およびグラフ可読性は、そのような削除によって改良されることができる。図８は、削除動作の２つの実施例（すなわち、冗長ワイヤの除去（左図）、および、冗長なバッファの除去（右図））を図示する。
【0020】
結果として生じるグラフ４０は、本明細書に説明されるような、ＲＴＬにより容易に転換されるフォーマットにおいて、ネットリスト２０のコンポーネントおよび接続を有利に捕捉する。標準的な専門用語によって指定されるコンポーネントおよび信号に関して、グラフ４０のノードを接続するエッジの指向性が、動作３８において割り当てられる。しかしながら、いくつかのノードまたは信号が、製造特有の専門用語を採用し得る（すなわち、ノードおよび信号の専門用語は、ＩＣ製造業者に特有であり得る）。そのような場合では、指向性は、動作３８において判定されることはできない。同様に、異なる製造業者およびデバイス群は、異なるプリミティブを使用する。異なる製造業者によるプリミティブの機能性は、同じであってもよいが、ポート情報およびプリミティブ名称は、典型的には、変動する。
【0021】
したがって、継続して図１を参照し、さらに図９を参照すると、動作４２において、ノード標準化が、実施される。これは、ＩＣ専門用語データベース４４を使用して、グラフ４０のノードを、標準化されたノードと置換することを伴う。図９は、この動作４２のある実施例を示す。一般に、ノードは、製造業者特有の命名規則を採用し得、そのために、ポート（故に、グラフエッジ）指向性は、不明であり、インスタンスノードの機能性は、規定されていない。これは、製造業者特有の専門用語を伴うノードの２つの実施例によって、図式的に示される（図９の上部の２つの図は、それぞれ、ノード名「ＧＦＧ ＬＵＴ３－Ｌ」および「Ｘ＿ＬＵＴ３」を伴い、製造業者特有の信号名は、図９の上図に示されている通りである）。ＩＣ専門用語データベース４４は、これらの製造業者特有のノードおよび信号名を標準化された名称に解決するように、この製造業者特有の専門用語を提供する（例えば、図９の上図のノードは、「ＬＵＴ＿３」と名付けられる標準化されたノードに解決され、標準化された信号名は、図９の下図に示される通りである）。加えて、ノード「ＬＵＴ＿３」の解決（または、より一般的には、同等の標準化されたノードとの製造特有のノードの置換）は、ノードポートの指向性が解決されることを可能にする。故に、動作４２の出力は、完全に指向性のグラフである。
【0022】
継続して図１を参照し、さらに図１０を参照すると、動作４６において、ＬＵＴおよびプリミティブが、分解される。一般に、ＬＵＴ等のより高いレベルのコンポーネントおよびより高いレベルのプリミティブは、構造情報を圧縮し、パターン認識および構造識別をより困難にする。プリミティブの場合には、ＩＣ専門用語およびプリミティブデータベース４４は、製造業者特有のプリミティブ、および、論理ゲートとＦＦ（および、また可能性としてＬＵＴ）とから成るそれらの分解された同等物を識別するために参照されてもよい。ＬＵＴを分解するために、図１０に示されるようなプロセスが、好適に採用される。（入力の任意の組み合わせのためのＬＵＴ出力を定義する）ＬＵＴ初期化ベクトルが、入力に対応する列と、ＬＵＴ出力に対応する最終列とを有する真理値表として表される。真理値表は、共通の出力値を伴う入力の群を識別および融合すること等の標準的な最小限化技法によって最小限化される同等の簡略化されたブール式に拡張される。簡略化されたブール式は、次いで、ブール式の論理ゲートを表すインスタンスノードを伴うサブグラフとして表される。ＬＵＴノードを含むサブグラフが、それによって、ＬＵＴノードを含まない標準化されたサブグラフと置換される。図１０の例証的ＬＵＴ分解が、ＦＰＧＡのためのものであることに留意されたい。ＡＳＩＣの場合には、ＬＵＴ分解は、典型的には、実施されない一方で、ＦＰＧＡに関して、ＬＵＴ分解は、ネットリストから有用なグラフを取得することを促進する。より一般的には、より高次の機能性が、典型的には、ＦＰＧＡセルのオンボードハードウェア（加算器または乗算器等）が、この機能性を論理セルに合成することの代わりに使用されるとき、（ＡＳＩＣと比較すると）ＦＰＧＡネットリストからより迅速に回復されることができる。
【0023】
動作４６の出力は、標準化されたグラフ５０であり、これは、完全に指向性のグラフであり、標準化された専門用語を採用し、ＬＵＴ、および、論理ゲートインスタンスノードと（通常）ＦＦインスタンスノードとから成るサブグラフに分解されるより高いレベルのプリミティブを有する。標準化されたグラフ５０は、入力端末ノードおよび出力端末ノードならびに定数信号源ノード（図５参照）に加えて、基本論理ノード（例えば、ＡＮＤ、ＯＲ、ＮＯＴ）と、ＦＦノードとから成る。
【0024】
図２を参照すると、標準化されたグラフ５０は、ネットリスト２０のＲＴＬ表現を回復させるために使用される。標準化されたグラフ５０の構造は、それ自体が、各ワイヤノードが、ＶＨＤＬ「信号」（あるいは、同等に、ＶｅｒｉｌｏｇまたはＳｙｓｔｅｍＶｅｒｉｌｏｇ「信号」）に類似するように、かつ、１つの駆動部と、限定されない出力（すなわち、単一の入力信号および１つ以上の出力信号であり、各出力信号の値は、単一の入力信号の値に等しい）とを有するように、ＶＨＤＬコードまたは別のＨＤＬ（例えば、ＶｅｒｉｌｏｇまたはＳｙｓｔｅｍＶｅｒｉｌｏｇ）においてＲＴＬ表現を生成することに非常に役立つ。故に、動作６０は、標準化されたグラフ５０のワイヤノードからＶＨＤＬ信号宣言を構築する。すなわち、信号は、ワイヤノード毎に宣言される。動作６２は、インスタンスノードから信号割当を構築する。信号状態は、他の信号および設計入力に関する論理動作に割り当てられる。
【0025】
しかしながら、いくつかの標準的セルおよびＦＰＧＡプリミティブは、単純なゲートレベルの同等物を有していない。いくつかの実施例は、乗法ステージ、ＲＡＭ、ＲＯＭ、または同等物を含む。これらのプリミティブの使用は、階層を判定するために有用であるが、シミュレーションのためには有利ではない。加えて、フリップフロップのような単純なコンポーネントの多くのわずかな変形例（例えば、アクティブハイ対アクティブロー、バス幅、セット／リセットポートの包含、非同期／同期性のセット／リセット等）が、存在する。
【0026】
これらの状況に対処するために、動作６４は、テンプレートから同期デバイスを定義する。例証的実施形態では、あらゆる場合に関して、コードシミュレーションプリミティブではなく、モジュール式テンプレートシステムが、採用され、これは、ＶＨＤＬ「Ｇｅｎｅｒｉｃｓ」のテンプレートＶＨＤＬライブラリ６６を使用し、所与の標準的セルまたはＦＰＧＡプリミティブに関して、適宜、機能性を有効化または無効化する。テンプレートＶＨＤＬライブラリ６６からの情報が、分類の間にノード内に記憶される。コンポーネントからテンプレートへのマップ６８が、そのＲＴＬ表現が回復されている具体的なＩＣのために適切なＶＨＤＬテンプレート標準的セルまたはＦＰＧＡプリミティブへの修正に関する製造業者特有またはデバイス群特有の情報を提供する。動作７０が、同期論理をインスタンス化し、接続する。標準化されたグラフ５０内の標準的セルまたはＦＰＧＡプリミティブに対応する各ノードは、標準化されたグラフ５０内のそのノードの周囲の回路網への接続とともに、動作６４内で定義される同期デバイスプリミティブのインスタンスによって、ＶＨＤＬコードにおいて表される。これは、ＲＴＬ表現の中にある階層を導入する。動作７２は、次いで、繰り返される構造のためにＲＴＬに（さらなる）階層を導入する。動作７４は、ＲＴＬをＶＨＤＬファイル７６に書き込み、したがって、ＲＴＬ回復プロセスを完了する。ＶＨＤＬが、図２において、例証的なハードウェア記述言語（ＨＤＬ）として採用されるが、ＲＴＬが、それぞれ、コーディング動作６０、６２において選定されるＨＤＬのための適切な宣言表記と、例証的なテンプレートＶＨＤＬライブラリ６６およびマッピング６８の代わりに選定されるＨＤＬのためのテンプレートライブラリおよびマッピングとを採用することによって、ＶｅｒｉｌｏｇまたはＳｙｓｔｅｍＶｅｒｉｌｏｇ等の別のＨＤＬに従って、コーディングされ得ることに留意されたい。
【0027】
継続して図２を参照し、さらに図１１～１３を参照すると、繰り返される構造のためにＲＴＬに（さらなる）階層を導入する動作７２は、種々の方法において実装されることができる。標準化されたグラフ５０の構造は、それ自体が、コンポーネントの構造的識別に非常に役立つ。識別された繰り返される構造が、ＨＤＬにおける、単一のより高いレベルの構造的宣言によって置換されることができ、次いで、構造のインスタンスが、宣言されたより高いレベル構造のインスタンス化によって置換されることができる。図１１は、８ビットカウンタのグラフが中央処理ユニット（ＣＰＵ）集積回路のグラフのサブグラフとして識別（すなわち、合致）されるこのアプローチのある実施例を図示する。特に、ここでは、８ビットカウンタグラフが、フリップフロップ依存度（８ビットカウンタに関するグラフにおいてより濃い線で示される）の外側ループを含むことに注目されたい。このグラフのトポロジ特徴は、ＣＰＵグラフ（図１１の右下図においてより薄い線で描写されるサブグラフ）内の８ビットカウンタサブグラフを識別することにおいて活用されることができる。
【0028】
継続して図２を参照し、さらに図１２を参照すると、動作７２において階層的構造を識別するために標準化されたグラフ５０を活用するための別の方法は、シミュレーションを用いたものである。組み合わせ論理処理が、選択されるワイヤノードに信号値を割り当てて結果をシミュレートすることによって、シミュレートされることができる。このように、加算器等のコンポーネントは、フリップフロップ間で組み合わせ論理チャンクをシミュレートすることによって、識別されることができる。より一般的には、グラフマイニングから識別される頻繁なパターンが、シミュレートされ、既知のコンポーネントのリストと比較されることができる。再び、フリップフロップ相互依存性を識別することは、繰り返されるパターンを識別することにおいて有用であることができる。図１２は、パターンマイニングのためのフリップフロップ相互依存性の縮小されたグラフ８２を生成するために使用されることができるフリップフロップ依存性を識別するための方法８０のフローチャートを図示する。方法８０によって生産される縮小されたグラフ８２は、頂点として表されるネットリスト内の各フリップフロップを含有する。（存在する場合）各フリップフロップから他のものへの論理経路が、エッジとして表される。フリップフロップ依存性の縮小されたグラフ８２は、状態機械等のパターンを識別するために要求される算出を縮小するために有用である。例えば、前述のように、図１１の８ビットカウンタは、カウンタの８つのフリップフロップの循環依存性を検索することによって、識別されることができる。図１２の方法８０は、これらのフリップフロップ相互依存性を隔離する縮小されたグラフ８２を有利に提供する。より一般的には、状態機械は、組み合わせ論理を通してフリップフロップ入力にフィードバックする出力を伴うフリップフロップのセットを含有する。状態機械入力に加えて、フィードバック経路内の組み合わせ論理は、次の状態式を構成する。縮小されたフリップフロップグラフ８２は、グラフ検索技法と併用され、これらの基準を充足するフリップフロップのセットを迅速に識別することができる。
【0029】
継続して図２および１２を参照し、さらに図１３を参照すると、図１２の方法によって出力された縮小されたフリップフロップグラフを使用して、指向性グラフ（すなわち、フリップフロップ依存性の縮小されたグラフの頂点間のエッジが、指向性を有する）において、相互に集合的にフィードバックするフリップフロップのセット全てを識別する強連結コンポーネント検索が、実施されることができる。これらのフリップフロップは、多くの場合、結合し、状態機械の状態変数を記憶するメモリを構成する。図１３は、このアプローチによる、ＡＳＩＣネットリスト２０からの状態機械抽出のための方法のフロー図を図示する。（図１３では、フリップフロップが「レジスタ」と称されることに留意されたい。）図１３では、図１３の左の分枝部に示される標準化されたグラフ５０を生産するために図１を参照して説明される処理が、図１３においてブロック９０、９２によって表される一方で、フリップフロップ（すなわち、レジスタ）依存性の縮小されたグラフを生産するためのプロセス８０が、図１３の右の分枝部に示される。動作９４は、「強連結コンポーネント」検索である。ループ９６が、可能性として考えられる状態機械として、縮小されたフリップフロップグラフ８２内に１～１００個のコンポーネント頂点を伴う強連結コンポーネントを選択する。（１～１００のこの範囲は、例証的にすぎず、ＲＴＬ回復を受ける特定のＩＣの群のための性能を最大限化するように調整されてもよい。）可能性として考えられる状態機械（すなわち、縮小されたグラフ８２の各サブグラフ）毎に、プロセス９８は、標準化されたグラフ５０の対応するサブグラフを読み出し（このサブグラフは、可能性として考えられる状態機械の組み合わせ論理を相互接続することを含む）、標準化されたグラフ５０のサブグラフのための状態遷移テーブルを発生させ、状態遷移テーブルを表す挙動レベルＨＤＬコードを生産する。
【0030】
例証的なＲＴＬ回復方法が、種々のタイプのＩＣ分析ツールに組み込まれることができる。例えば、図１および２に戻って参照すると、グラフィカルユーザインターフェース（ＧＵＩ）が、提供され得、グラフィカルユーザインターフェースを介して、例えば、マウス１８を使用してネットリストを含有するテキストファイルを選択し、ファイルマネージャをナビゲートし、ネットリストファイルを選択することによって、ネットリスト２０が、ＲＴＬ表現回復方法への入力として提供される。ＲＴＬ表現回復方法は、次いで、ネットリストのＲＴＬ表現７６を発生させ、ユーザは、ディスプレイ１４上で閲覧するためにＲＴＬ表現７６の一部を選択する。ＩＣ性能シミュレーションソフトウェアもまた提供される場合、ユーザは、ネットリスト２０およびＲＴＬ表現７６に関するシミュレーションを実施し、それらが同一の機能性を呈することを検証してもよい。ＩＣから抽出されるネットリストは、単純な設計のための数万行の長さから、合理的に複雑な設計のための数百万行までの範囲に及び得る。したがって、平坦なネットリストを通してナビゲートし、保証懸念の領域を識別することは、人間にとって実施することは実践的ではない。本設計の機能性を理解することまたは本設計の一部を位置特定することもまた、現実的または実行可能ではない。ネットリストを、階層を伴う回復されたＲＴＬとして表し、かつ、より濃縮された読取可能なフォーマットにおいて表すことによって、ユーザは、着目領域をより容易に識別および理解し、設計が設計機能性を改変するように修正されたかどうかを判定することができる。別の用途では、旧来の部品問題に対処している技師が、これを現代的技術ノードに再製造するために、設計を抽出することを必要とする場合がある。例えば、今日では容易に利用可能ではない陳腐化した技術である５００ナノメートル技術ノードにおいて加工された設計が、９０または４５ナノメートル技術に加工され得る。これを実施するために、設計のＲＴＬ表現が、設計者が現代のノードサイズに再合成するために、開示されるＲＴＬ回復を使用して取得される。ネットリストは、典型的には、再製造されることはできず、故に、抽出された旧来のネットリストは、概して、ＩＣを再製造するためには十分ではない。対照的に、開示されるＲＴＬ回復は、旧来のネットリストが、現代のノードへの再合成を可能にするフォーマットに転換されることを可能にし、したがって、コンポーネントの完全な再設計に関する大量のリソースを節約する。
【0031】
好ましい実施形態が、例証され、説明されている。明白なこととして、修正および改変が、前述の詳細な説明を熟読および理解することに応じて、当業者に想起される。本発明が、添付の請求項またはそれらの均等物の範囲内に該当する限りにおいて、そのような修正および改変全てを含むものとして解釈されることが意図される。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【手続補正書】
【提出日】2022-02-14
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
レジスタ転送レベル（ＲＴＬ）表現回復方法を実施するための、電子プロセッサによって読取可能かつ実行可能である命令を記憶する非一過性記憶媒体であって、前記命令は、集積回路（ＩＣ）設計を表すネットリストを、ノードタイプのセットに属するノードと前記ノードを接続しかつ前記ノード間を流れる信号を表すエッジとを含むグラフに転換するための、前記電子プロセッサによって読取可能かつ実行可能である命令であって、前記ノードタイプのセットは、電子コンポーネントを表すインスタンスノードタイプと、コンポーネント間での信号転送を表すワイヤノードタイプとを含む、命令と、
ＩＣ専門用語データベースを使用して前記グラフのサブグラフを標準化されたサブグラフと置換することによって前記グラフを標準化されたグラフに転換するための、前記電子プロセッサによって読取可能かつ実行可能である命令と、
前記標準化されたグラフのワイヤノードからハードウェア記述言語（ＨＤＬ）において信号宣言を構築することと、前記標準化されたグラフのインスタンスノードから前記ＨＤＬにおいて信号割当を構築することとを含む動作によって、前記標準化されたグラフのＲＴＬ表現を発生させるための、前記電子プロセッサによって読取可能かつ実行可能である命令と
を含む、非一過性記憶媒体。
【請求項2】
前記ワイヤノードタイプは、単一の入力信号と、１つ以上の出力信号とを有し、各出力信号の値は、前記単一の入力信号の値に等しい、請求項１に記載の非一過性記憶媒体。
【請求項3】
前記インスタンスノードタイプは、１つ以上の入力信号と、単一の出力信号とを有する、請求項２に記載の非一過性記憶媒体。
【請求項4】
前記ノードタイプのセットは、前記ネットリストの入力端末を表す入力ノードタイプと、前記ネットリストの出力端末を表す出力ノードタイプと、定数信号源を表す定数ノードタイプとをさらに含む、請求項３に記載の非一過性記憶媒体。
【請求項5】
前記グラフのサブグラフを標準化されたサブグラフと置換するための、前記電子プロセッサによって読取可能かつ実行可能である前記命令は、前記ＩＣ専門用語データベースを使用して、前記グラフのノードを標準化されたノードと置換するための、前記電子プロセッサによって読取可能かつ実行可能である命令と、
ルックアップテーブル（ＬＵＴ）ノードを含むサブグラフを、ＬＵＴノードを含まない標準化されたサブグラフと置換するための、前記電子プロセッサによって読取可能かつ実行可能である命令と
を含む、請求項１～４のいずれか１項に記載の非一過性記憶媒体。
【請求項6】
前記ＬＵＴノードを含む前記サブグラフは、前記ＬＵＴノードに関する真理値表を発生させ、前記真理値表をブール式に転換し、前記ブール式を表すためのＬＵＴノードを含まない前記標準化されたサブグラフを発生させることによって、置換される、請求項５に記載の非一過性記憶媒体。
【請求項7】
前記ＩＣ設計を表す前記ネットリストを前記グラフに転換するための、前記電子プロセッサによって読取可能かつ実行可能である前記命令は、前記ネットリストを解析して抽象構文木（ＡＳＴ）を生成するための、前記電子プロセッサによって読取可能かつ実行可能である命令を含む、請求項１～６のいずれか１項に記載の非一過性記憶媒体。
【請求項8】
前記標準化されたグラフの前記ＲＴＬ表現は、テンプレートＲＴＬライブラリを使用して、前記標準化されたグラフの同期デバイスサブグラフに関して、前記ＨＤＬにおいて同期デバイス宣言を構築することと、
前記標準化されたグラフの前記同期デバイスサブグラフに対応する、前記ＨＤＬにおいて前記宣言された同期デバイスのインスタンスをインスタンス化することと
をさらに含む動作によって、発生される、請求項１～７のいずれか１項に記載の非一過性記憶媒体。
【請求項9】
集積回路（ＩＣ）設計を表すネットリストからレジスタ転送レベル（ＲＴＬ）表現を回復させるためのデバイスであって、前記デバイスは、電子プロセッサと、
ＲＴＬ表現回復方法を実施するための、前記電子プロセッサによって読取可能かつ実行可能である命令を記憶する非一過性記憶媒体であって、前記命令は、
ＩＣ設計を表すネットリストを、ノードタイプのセットに属するノードと前記ノードを接続しかつ前記ノード間を流れる信号を表すエッジとを含むグラフに転換するための、前記電子プロセッサによって読取可能かつ実行可能である命令であって、前記ノードタイプのセットは、電子コンポーネントを表すインスタンスノードタイプと、単一の入力信号を有するワイヤノードタイプと、各出力信号の値が前記単一の入力信号の値に等しい１つ以上の出力信号とを含む、命令と、
ＩＣ専門用語データベースを使用して前記グラフのサブグラフを標準化されたサブグラフと置換することによって、前記グラフを標準化されたグラフに転換するための、前記電子プロセッサによって読取可能かつ実行可能である命令と、
前記標準化されたグラフのＲＴＬ表現を発生させるための、前記電子プロセッサによって読取可能かつ実行可能である命令と
を含む、非一過性記憶媒体と
を備える、デバイス。
【請求項10】
前記標準化されたグラフの前記ＲＴＬ表現は、前記標準化されたグラフのワイヤノードからハードウェア記述言語（ＨＤＬ）において信号宣言を構築することと、前記標準化されたグラフのインスタンスノードから前記ＨＤＬにおいて信号割当を構築することとを含む動作によって、発生される、請求項９に記載のデバイス。
【請求項11】
前記標準化されたグラフの前記ＲＴＬ表現は、テンプレートＲＴＬライブラリを使用して、前記標準化されたグラフの同期デバイスサブグラフに関して、前記ＨＤＬにおいて同期デバイス宣言を構築することと、
前記標準化されたグラフの前記同期デバイスサブグラフに対応する、前記ＨＤＬにおいて前記宣言された同期デバイスのインスタンスをインスタンス化することと
をさらに含む動作によって、発生される、請求項１０に記載のデバイス。
【請求項12】
前記インスタンスノードタイプは、１つ以上の入力信号と、単一の出力信号とを有し、前記ノードタイプのセットは、前記ネットリストの入力端末を表す入力ノードタイプと、前記ネットリストの出力端末を表す出力ノードタイプと、定数信号源を表す定数ノードタイプとをさらに含む、請求項９～１１のいずれか１項に記載のデバイス。
【請求項13】
前記グラフのサブグラフを標準化されたサブグラフと置換するための、前記電子プロセッサによって読取可能かつ実行可能である前記命令は、ＩＣ専門用語データベースを使用して、前記グラフのノードを標準化されたノードと置換するための、前記電子プロセッサによって読取可能かつ実行可能である命令と、
ルックアップテーブル（ＬＵＴ）ノードを含むサブグラフを、ＬＵＴノードを含まない標準化されたサブグラフと置換するための、前記電子プロセッサによって読取可能かつ実行可能である命令と
を含む、請求項９～１２のいずれか１項に記載のデバイス。
【請求項14】
前記ＬＵＴノードを含む前記サブグラフは、前記ＬＵＴノードに関する真理値表を発生させ、前記真理値表をブール式に転換し、前記ブール式を表すためのＬＵＴノードを含まない前記標準化されたサブグラフを発生させることによって、置換される、請求項１３に記載のデバイス。
【請求項15】
前記ＩＣ設計を表す前記ネットリストを前記グラフに転換するための、前記電子プロセッサによって読取可能かつ実行可能である前記命令は、前記ネットリストを解析して抽象構文木（ＡＳＴ）を生成するための、前記電子プロセッサによって読取可能かつ実行可能である命令を含む、請求項９～１４のいずれか１項に記載のデバイス。
【請求項16】
レジスタ転送レベル（ＲＴＬ）表現回復方法であって、集積回路（ＩＣ）設計を表すネットリストを、ノードタイプのセットに属するノードと前記ノードを接続しかつ前記ノード間を流れる信号を表すエッジとを含むグラフに転換することであって、前記ノードタイプのセットは、電子コンポーネントを表すインスタンスノードタイプと、コンポーネント間での信号転送を表すワイヤノードタイプとを含む、ことと、
ＩＣ専門用語データベースを使用して前記グラフのサブグラフを標準化されたサブグラフと置換することによって、前記グラフを標準化されたグラフに転換することと、
前記標準化されたグラフのワイヤノードからハードウェア記述言語（ＨＤＬ）において信号宣言を構築することと前記標準化されたグラフのインスタンスノードから前記ＨＤＬにおいて信号割当を構築することとを含む動作によって、前記標準化されたグラフのＲＴＬ表現を発生させることと
を含む、ＲＴＬ表現回復方法。
【請求項17】
前記ワイヤノードタイプは、単一の入力信号と、１つ以上の出力信号とを有し、前記各出力信号の値は、前記単一の入力信号の値に等しく、前記インスタンスノードタイプは、１つ以上の入力信号と、単一の出力信号とを有する、請求項１６に記載のＲＴＬ表現回復方法。
【請求項18】
前記標準化されたサブグラフとの前記グラフのサブグラフの置換は、ＩＣ専門用語データベースを使用して、前記グラフのノードを標準化されたノードと置換することと、
ルックアップテーブル（ＬＵＴ）ノードを含むサブグラフを、ＬＵＴノードを含まない標準化されたサブグラフと置換することと
を含む、請求項１６～１７のいずれか１項に記載のＲＴＬ表現回復方法。
【請求項19】
前記グラフへの前記ＩＣ設計を表す前記ネットリストの転換は、前記ネットリストを解析して抽象構文木（ＡＳＴ）を生成することを含む、請求項１６～１８のいずれか１項に記載のＲＴＬ表現回復方法。
【請求項20】
前記標準化されたグラフの前記ＲＴＬ表現は、テンプレートＲＴＬライブラリを使用して、前記標準化されたグラフの同期デバイスサブグラフに関して、前記ＨＤＬにおいて同期デバイス宣言を構築することと、
前記標準化されたグラフの前記同期デバイスサブグラフに対応する、前記ＨＤＬにおいて前記宣言された同期デバイスのインスタンスをインスタンス化することと、
をさらに含む動作によって、発生される、請求項１６～１９のいずれか１項に記載のＲＴＬ表現回復方法。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【0007】
本明細書に開示されるいくつかの例証的実施形態によると、ＩＣ設計を表すネットリストからＲＴＬ表現を回復させるためのデバイスが、開示される。これは、電子プロセッサと、ＲＴＬ表現回復方法を実施するための、電子プロセッサによって読取可能かつ実行可能である命令を記憶する非一過性記憶媒体とを備える。命令は、ＩＣ設計を表すネットリストを、ノードタイプのセットに属するノードとノードを接続するエッジとを含むグラフに転換するための、電子プロセッサによって読取可能かつ実行可能である命令であって、ノードタイプのセットは、電子コンポーネントを表すインスタンスノードタイプと、単一の入力信号を有するワイヤノードタイプと、各出力信号の値が単一の入力信号の値に等しい１つ以上の出力信号とを含む、命令と、グラフのサブグラフを標準化されたサブグラフと置換することによって、グラフを標準化されたグラフに転換するための、電子プロセッサによって読取可能かつ実行可能である命令と、標準化されたグラフのＲＴＬ表現を発生させるための、電子プロセッサによって読取可能かつ実行可能である命令とを含む。
本発明は、例えば、以下を提供する。
（項目１）
レジスタ転送レベル（ＲＴＬ）表現回復方法を実施するための、電子プロセッサによって読取可能かつ実行可能である命令を記憶する非一過性記憶媒体であって、前記命令は、
集積回路（ＩＣ）設計を表すネットリストを、ノードタイプのセットに属するノードと前記ノードを接続するエッジとを含むグラフに転換するための、前記電子プロセッサによって読取可能かつ実行可能である命令であって、前記ノードタイプのセットは、電子コンポーネントを表すインスタンスノードタイプと、コンポーネント間での信号転送を表すワイヤノードタイプとを含む、命令と、
前記グラフのサブグラフを標準化されたサブグラフと置換することによって前記グラフを標準化されたグラフに転換するための、前記電子プロセッサによって読取可能かつ実行可能である命令と、
前記標準化されたグラフのワイヤノードからハードウェア記述言語（ＨＤＬ）において信号宣言を構築することと、前記標準化されたグラフのインスタンスノードから前記ＨＤＬにおいて信号割当を構築することとを含む動作によって、前記標準化されたグラフのＲＴＬ表現を発生させるための、前記電子プロセッサによって読取可能かつ実行可能である命令と
を含む、非一過性記憶媒体。
（項目２）
前記ワイヤノードタイプは、単一の入力信号と、１つ以上の出力信号とを有し、各出力信号の値は、前記単一の入力信号の値に等しい、項目１に記載の非一過性記憶媒体。
（項目３）
前記インスタンスノードタイプは、１つ以上の入力信号と、単一の出力信号とを有する、項目２に記載の非一過性記憶媒体。
（項目４）
前記ノードタイプのセットは、前記ネットリストの入力端末を表す入力ノードタイプと、前記ネットリストの出力端末を表す出力ノードタイプと、定数信号源を表す定数ノードタイプとをさらに含む、項目３に記載の非一過性記憶媒体。
（項目５）
前記グラフのサブグラフを標準化されたサブグラフと置換するための、前記電子プロセッサによって読取可能かつ実行可能である、前記命令は、
ＩＣ専門用語データベースを使用して、前記グラフのノードを標準化されたノードと置換するための、前記電子プロセッサによって読取可能かつ実行可能である命令と、
ルックアップテーブル（ＬＵＴ）ノードを含むサブグラフを、ＬＵＴノードを含まない標準化されたサブグラフと置換するための、前記電子プロセッサによって読取可能かつ実行可能である命令と
を含む、項目１～４のいずれか１項に記載の非一過性記憶媒体。
（項目６）
前記ＬＵＴノードを含む前記サブグラフは、前記ＬＵＴノードに関する真理値表を発生させ、前記真理値表をブール式に転換し、前記ブール式を表すためのＬＵＴノードを含まない前記標準化されたサブグラフを発生させることによって、置換される、項目５に記載の非一過性記憶媒体。
（項目７）
前記ＩＣ設計を表す前記ネットリストを前記グラフに転換するための、前記電子プロセッサによって読取可能かつ実行可能である前記命令は、前記ネットリストを解析して抽象構文木（ＡＳＴ）を生成するための、前記電子プロセッサによって読取可能かつ実行可能である命令を含む、項目１～６のいずれか１項に記載の非一過性記憶媒体。
（項目８）
前記標準化されたグラフの前記ＲＴＬ表現は、
テンプレートＲＴＬライブラリを使用して、前記標準化されたグラフの同期デバイスサブグラフに関して、前記ＨＤＬにおいて同期デバイス宣言を構築することと、
前記標準化されたグラフの前記同期デバイスサブグラフに対応する、前記ＨＤＬにおいて前記宣言された同期デバイスのインスタンスをインスタンス化することと
をさらに含む動作によって、発生される、項目１～７のいずれか１項に記載の非一過性記憶媒体。
（項目９）
集積回路（ＩＣ）設計を表すネットリストからレジスタ転送レベル（ＲＴＬ）表現を回復させるためのデバイスであって、前記デバイスは、
電子プロセッサと、
ＲＴＬ表現回復方法を実施するための、前記電子プロセッサによって読取可能かつ実行可能である命令を記憶する非一過性記憶媒体であって、前記命令は、
ＩＣ設計を表すネットリストを、ノードタイプのセットに属するノードと前記ノードを接続するエッジとを含むグラフに転換するための、前記電子プロセッサによって読取可能かつ実行可能である命令であって、前記ノードタイプのセットは、電子コンポーネントを表すインスタンスノードタイプと、単一の入力信号を有するワイヤノードタイプと、各出力信号の値が前記単一の入力信号の値に等しい１つ以上の出力信号とを含む、命令と、
前記グラフのサブグラフを標準化されたサブグラフと置換することによって、前記グラフを標準化されたグラフに転換するための、前記電子プロセッサによって読取可能かつ実行可能である命令と、
前記標準化されたグラフのＲＴＬ表現を発生させるための、前記電子プロセッサによって読取可能かつ実行可能である命令と
を含む、非一過性記憶媒体と
を備える、デバイス。
（項目１０）
前記標準化されたグラフの前記ＲＴＬ表現は、前記標準化されたグラフのワイヤノードからハードウェア記述言語（ＨＤＬ）において信号宣言を構築することと、前記標準化されたグラフのインスタンスノードから前記ＨＤＬにおいて信号割当を構築することとを含む動作によって、発生される、項目９に記載のデバイス。
（項目１１）
前記標準化されたグラフの前記ＲＴＬ表現は、
テンプレートＲＴＬライブラリを使用して、前記標準化されたグラフの同期デバイスサブグラフに関して、前記ＨＤＬにおいて同期デバイス宣言を構築することと、
前記標準化されたグラフの前記同期デバイスサブグラフに対応する、前記ＨＤＬにおいて前記宣言された同期デバイスのインスタンスをインスタンス化することと
をさらに含む動作によって、発生される、項目１０に記載のデバイス。
（項目１２）
前記インスタンスノードタイプは、１つ以上の入力信号と、単一の出力信号とを有し、前記ノードタイプのセットは、前記ネットリストの入力端末を表す入力ノードタイプと、前記ネットリストの出力端末を表す出力ノードタイプと、定数信号源を表す定数ノードタイプとをさらに含む、項目９～１１のいずれか１項に記載のデバイス。
（項目１３）
前記グラフのサブグラフを標準化されたサブグラフと置換するための、前記電子プロセッサによって読取可能かつ実行可能である前記命令は、
ＩＣ専門用語データベースを使用して、前記グラフのノードを標準化されたノードと置換するための、前記電子プロセッサによって読取可能かつ実行可能である命令と、
ルックアップテーブル（ＬＵＴ）ノードを含むサブグラフを、ＬＵＴノードを含まない標準化されたサブグラフと置換するための、前記電子プロセッサによって読取可能かつ実行可能である命令と
を含む、項目９～１２のいずれか１項に記載のデバイス。
（項目１４）
前記ＬＵＴノードを含む前記サブグラフは、前記ＬＵＴノードに関する真理値表を発生させ、前記真理値表をブール式に転換し、前記ブール式を表すためのＬＵＴノードを含まない前記標準化されたサブグラフを発生させることによって、置換される、項目１３に記載のデバイス。
（項目１５）
前記ＩＣ設計を表す前記ネットリストを前記グラフに転換するための、前記電子プロセッサによって読取可能かつ実行可能である前記命令は、前記ネットリストを解析して抽象構文木（ＡＳＴ）を生成するための、前記電子プロセッサによって読取可能かつ実行可能である命令を含む、項目９～１４のいずれか１項に記載のデバイス。
（項目１６）
レジスタ転送レベル（ＲＴＬ）表現回復方法であって、
集積回路（ＩＣ）設計を表すネットリストを、ノードタイプのセットに属するノードと前記ノードを接続するエッジとを含むグラフに転換することであって、前記ノードタイプは、電子コンポーネントを表すインスタンスノードタイプと、コンポーネント間での信号転送を表すワイヤノードタイプとを含む、ことと、
前記グラフのサブグラフを標準化されたサブグラフと置換することによって、前記グラフを標準化されたグラフに転換することと、
前記標準化されたグラフのワイヤノードからハードウェア記述言語（ＨＤＬ）において信号宣言を構築することと前記標準化されたグラフのインスタンスノードから前記ＨＤＬにおいて信号割当を構築することとを含む動作によって、前記標準化されたグラフのＲＴＬ表現を発生させることと
を含む、ＲＴＬ表現回復方法。
（項目１７）
前記ワイヤノードタイプは、単一の入力信号と、１つ以上の出力信号とを有し、前記各出力信号の値は、前記単一の入力信号の値に等しく、
前記インスタンスノードタイプは、１つ以上の入力信号と、単一の出力信号とを有する、項目１６に記載のＲＴＬ表現回復方法。
（項目１８）
前記標準化されたサブグラフとの前記グラフのサブグラフの置換は、
ＩＣ専門用語データベースを使用して、前記グラフのノードを標準化されたノードと置換することと、
ルックアップテーブル（ＬＵＴ）ノードを含むサブグラフを、ＬＵＴノードを含まない標準化されたサブグラフと置換することと
を含む、項目１６～１７のいずれか１項に記載のＲＴＬ表現回復方法。
（項目１９）
前記グラフへの前記ＩＣ設計を表す前記ネットリストの転換は、前記ネットリストを解析して抽象構文木（ＡＳＴ）を生成することを含む、項目１６～１８のいずれか１項に記載のＲＴＬ表現回復方法。
（項目２０）
前記標準化されたグラフの前記ＲＴＬ表現は、
テンプレートＲＴＬライブラリを使用して、前記標準化されたグラフの同期デバイスサブグラフに関して、前記ＨＤＬにおいて同期デバイス宣言を構築することと、
前記標準化されたグラフの前記同期デバイスサブグラフに対応する、前記ＨＤＬにおいて前記宣言された同期デバイスのインスタンスをインスタンス化することと、
をさらに含む動作によって、発生される、項目１６～１９のいずれか１項に記載のＲＴＬ表現回復方法。
本発明は、例えば、以下を提供する。
（項目１）
レジスタ転送レベル（ＲＴＬ）表現回復方法を実施するための、電子プロセッサによって読取可能かつ実行可能である命令を記憶する非一過性記憶媒体であって、前記命令は、
集積回路（ＩＣ）設計を表すネットリストを、ノードタイプのセットに属するノードと前記ノードを接続するエッジとを含むグラフに転換するための、前記電子プロセッサによって読取可能かつ実行可能である命令であって、前記ノードタイプのセットは、電子コンポーネントを表すインスタンスノードタイプと、コンポーネント間での信号転送を表すワイヤノードタイプとを含む、命令と、
前記グラフのサブグラフを標準化されたサブグラフと置換することによって前記グラフを標準化されたグラフに転換するための、前記電子プロセッサによって読取可能かつ実行可能である命令と、
前記標準化されたグラフのワイヤノードからハードウェア記述言語（ＨＤＬ）において信号宣言を構築することと、前記標準化されたグラフのインスタンスノードから前記ＨＤＬにおいて信号割当を構築することとを含む動作によって、前記標準化されたグラフのＲＴＬ表現を発生させるための、前記電子プロセッサによって読取可能かつ実行可能である命令と
を含む、非一過性記憶媒体。
（項目２）
前記ワイヤノードタイプは、単一の入力信号と、１つ以上の出力信号とを有し、各出力信号の値は、前記単一の入力信号の値に等しい、項目１に記載の非一過性記憶媒体。
（項目３）
前記インスタンスノードタイプは、１つ以上の入力信号と、単一の出力信号とを有する、項目２に記載の非一過性記憶媒体。
（項目４）
前記ノードタイプのセットは、前記ネットリストの入力端末を表す入力ノードタイプと、前記ネットリストの出力端末を表す出力ノードタイプと、定数信号源を表す定数ノードタイプとをさらに含む、項目３に記載の非一過性記憶媒体。
（項目５）
前記グラフのサブグラフを標準化されたサブグラフと置換するための、前記電子プロセッサによって読取可能かつ実行可能である、前記命令は、
ＩＣ専門用語データベースを使用して、前記グラフのノードを標準化されたノードと置換するための、前記電子プロセッサによって読取可能かつ実行可能である命令と、
ルックアップテーブル（ＬＵＴ）ノードを含むサブグラフを、ＬＵＴノードを含まない標準化されたサブグラフと置換するための、前記電子プロセッサによって読取可能かつ実行可能である命令と
を含む、項目１～４のいずれか１項に記載の非一過性記憶媒体。
（項目６）
前記ＬＵＴノードを含む前記サブグラフは、前記ＬＵＴノードに関する真理値表を発生させ、前記真理値表をブール式に転換し、前記ブール式を表すためのＬＵＴノードを含まない前記標準化されたサブグラフを発生させることによって、置換される、項目５に記載の非一過性記憶媒体。
（項目７）
前記ＩＣ設計を表す前記ネットリストを前記グラフに転換するための、前記電子プロセッサによって読取可能かつ実行可能である前記命令は、前記ネットリストを解析して抽象構文木（ＡＳＴ）を生成するための、前記電子プロセッサによって読取可能かつ実行可能である命令を含む、項目１～６のいずれか１項に記載の非一過性記憶媒体。
（項目８）
前記標準化されたグラフの前記ＲＴＬ表現は、
テンプレートＲＴＬライブラリを使用して、前記標準化されたグラフの同期デバイスサブグラフに関して、前記ＨＤＬにおいて同期デバイス宣言を構築することと、
前記標準化されたグラフの前記同期デバイスサブグラフに対応する、前記ＨＤＬにおいて前記宣言された同期デバイスのインスタンスをインスタンス化することと
をさらに含む動作によって、発生される、項目１～７のいずれか１項に記載の非一過性記憶媒体。
（項目９）
集積回路（ＩＣ）設計を表すネットリストからレジスタ転送レベル（ＲＴＬ）表現を回復させるためのデバイスであって、前記デバイスは、
電子プロセッサと、
ＲＴＬ表現回復方法を実施するための、前記電子プロセッサによって読取可能かつ実行可能である命令を記憶する非一過性記憶媒体であって、前記命令は、
ＩＣ設計を表すネットリストを、ノードタイプのセットに属するノードと前記ノードを接続するエッジとを含むグラフに転換するための、前記電子プロセッサによって読取可能かつ実行可能である命令であって、前記ノードタイプのセットは、電子コンポーネントを表すインスタンスノードタイプと、単一の入力信号を有するワイヤノードタイプと、各出力信号の値が前記単一の入力信号の値に等しい１つ以上の出力信号とを含む、命令と、
前記グラフのサブグラフを標準化されたサブグラフと置換することによって、前記グラフを標準化されたグラフに転換するための、前記電子プロセッサによって読取可能かつ実行可能である命令と、
前記標準化されたグラフのＲＴＬ表現を発生させるための、前記電子プロセッサによって読取可能かつ実行可能である命令と
を含む、非一過性記憶媒体と
を備える、デバイス。
（項目１０）
前記標準化されたグラフの前記ＲＴＬ表現は、前記標準化されたグラフのワイヤノードからハードウェア記述言語（ＨＤＬ）において信号宣言を構築することと、前記標準化されたグラフのインスタンスノードから前記ＨＤＬにおいて信号割当を構築することとを含む動作によって、発生される、項目９に記載のデバイス。
（項目１１）
前記標準化されたグラフの前記ＲＴＬ表現は、
テンプレートＲＴＬライブラリを使用して、前記標準化されたグラフの同期デバイスサブグラフに関して、前記ＨＤＬにおいて同期デバイス宣言を構築することと、
前記標準化されたグラフの前記同期デバイスサブグラフに対応する、前記ＨＤＬにおいて前記宣言された同期デバイスのインスタンスをインスタンス化することと
をさらに含む動作によって、発生される、項目１０に記載のデバイス。
（項目１２）
前記インスタンスノードタイプは、１つ以上の入力信号と、単一の出力信号とを有し、前記ノードタイプのセットは、前記ネットリストの入力端末を表す入力ノードタイプと、前記ネットリストの出力端末を表す出力ノードタイプと、定数信号源を表す定数ノードタイプとをさらに含む、項目９～１１のいずれか１項に記載のデバイス。
（項目１３）
前記グラフのサブグラフを標準化されたサブグラフと置換するための、前記電子プロセッサによって読取可能かつ実行可能である前記命令は、
ＩＣ専門用語データベースを使用して、前記グラフのノードを標準化されたノードと置換するための、前記電子プロセッサによって読取可能かつ実行可能である命令と、
ルックアップテーブル（ＬＵＴ）ノードを含むサブグラフを、ＬＵＴノードを含まない標準化されたサブグラフと置換するための、前記電子プロセッサによって読取可能かつ実行可能である命令と
を含む、項目９～１２のいずれか１項に記載のデバイス。
（項目１４）
前記ＬＵＴノードを含む前記サブグラフは、前記ＬＵＴノードに関する真理値表を発生させ、前記真理値表をブール式に転換し、前記ブール式を表すためのＬＵＴノードを含まない前記標準化されたサブグラフを発生させることによって、置換される、項目１３に記載のデバイス。
（項目１５）
前記ＩＣ設計を表す前記ネットリストを前記グラフに転換するための、前記電子プロセッサによって読取可能かつ実行可能である前記命令は、前記ネットリストを解析して抽象構文木（ＡＳＴ）を生成するための、前記電子プロセッサによって読取可能かつ実行可能である命令を含む、項目９～１４のいずれか１項に記載のデバイス。
（項目１６）
レジスタ転送レベル（ＲＴＬ）表現回復方法であって、
集積回路（ＩＣ）設計を表すネットリストを、ノードタイプのセットに属するノードと前記ノードを接続するエッジとを含むグラフに転換することであって、前記ノードタイプは、電子コンポーネントを表すインスタンスノードタイプと、コンポーネント間での信号転送を表すワイヤノードタイプとを含む、ことと、
前記グラフのサブグラフを標準化されたサブグラフと置換することによって、前記グラフを標準化されたグラフに転換することと、
前記標準化されたグラフのワイヤノードからハードウェア記述言語（ＨＤＬ）において信号宣言を構築することと前記標準化されたグラフのインスタンスノードから前記ＨＤＬにおいて信号割当を構築することとを含む動作によって、前記標準化されたグラフのＲＴＬ表現を発生させることと
を含む、ＲＴＬ表現回復方法。
（項目１７）
前記ワイヤノードタイプは、単一の入力信号と、１つ以上の出力信号とを有し、前記各出力信号の値は、前記単一の入力信号の値に等しく、
前記インスタンスノードタイプは、１つ以上の入力信号と、単一の出力信号とを有する、項目１６に記載のＲＴＬ表現回復方法。
（項目１８）
前記標準化されたサブグラフとの前記グラフのサブグラフの置換は、
ＩＣ専門用語データベースを使用して、前記グラフのノードを標準化されたノードと置換することと、
ルックアップテーブル（ＬＵＴ）ノードを含むサブグラフを、ＬＵＴノードを含まない標準化されたサブグラフと置換することと
を含む、項目１６～１７のいずれか１項に記載のＲＴＬ表現回復方法。
（項目１９）
前記グラフへの前記ＩＣ設計を表す前記ネットリストの転換は、前記ネットリストを解析して抽象構文木（ＡＳＴ）を生成することを含む、項目１６～１８のいずれか１項に記載のＲＴＬ表現回復方法。
（項目２０）
前記標準化されたグラフの前記ＲＴＬ表現は、
テンプレートＲＴＬライブラリを使用して、前記標準化されたグラフの同期デバイスサブグラフに関して、前記ＨＤＬにおいて同期デバイス宣言を構築することと、
前記標準化されたグラフの前記同期デバイスサブグラフに対応する、前記ＨＤＬにおいて前記宣言された同期デバイスのインスタンスをインスタンス化することと、
をさらに含む動作によって、発生される、項目１６～１９のいずれか１項に記載のＲＴＬ表現回復方法。
【国際調査報告】