特表 2022-537192 メモリデバイス内の投機的セクション選択

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-08-24

(54)【発明の名称】メモリデバイス内の投機的セクション選択

(51)【国際特許分類】

   G11C 29/00 20060101AFI20220817BHJP

【ＦＩ】

G11C29/00 462

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2021575214

(86)(22)【出願日】2020-05-12

(85)【翻訳文提出日】2022-02-17

(86)【国際出願番号】 US2020032503

(87)【国際公開番号】W WO2020256857

(87)【国際公開日】2020-12-24

(31)【優先権主張番号】16/446,467

(32)【優先日】2019-06-19

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】595168543

【氏名又は名称】マイクロン テクノロジー，インク．

(74)【代理人】

【識別番号】100121083

【弁理士】

【氏名又は名称】青木 宏義

(74)【代理人】

【識別番号】100138391

【弁理士】

【氏名又は名称】天田 昌行

(74)【代理人】

【識別番号】100074099

【弁理士】

【氏名又は名称】大菅 義之

(72)【発明者】

【氏名】ファッケントホール リチャード イー．

(72)【発明者】

【氏名】ジャバニファルド ジャハンシル

(72)【発明者】

【氏名】ミルズ デュアン アール．

【テーマコード（参考）】

5L206

【Ｆターム（参考）】

5L206AA28

5L206CC17

5L206CC31

5L206EE02

5L206FF04

5L206FF05

(57)【要約】

投機的メモリセクション選択のための方法、システム、およびデバイスが説明される。１つのメモリセクション内の欠陥メモリコンポーネントは、別のメモリセクション内の修復コンポーネントを使用して修復されてよい。メモリセクションの投機的選択が有効にされてよく、それによって、複数のメモリセクション内のアクセス線が、１つのメモリセクション内のアドレスを示すメモリコマンドが受信されたときに選択され得る。複数のメモリセクション内のアクセス線が選択されている間、別のメモリセクション内の修復コンポーネントがアクセス可能であるかどうかの決定が実行される。決定に基づいて、メモリセクションのうちの１つにおけるアクセス線が維持されてよく、他のメモリセクション内のアクセス線が選択解除されてよい。

【特許請求の範囲】

【請求項1】

第１のメモリセクション内のメモリセルに対応するメモリアドレスを受信することと、
前記メモリアドレスを受信することに少なくとも部分的に基づいて、前記第１のメモリセクション内の第１のアクセス線および第２のメモリセクション内の第２のアクセス線を選択することと、
前記メモリセルに対応する修復セルの場所に少なくとも部分的に基づいて前記第１のアクセス線または前記第２のアクセス線のうちの１つを選択解除することであって、前記修復セルが、前記第１のメモリセクションまたは前記第２のメモリセクションのうちの１つに位置する、選択解除することと
を含む方法。

【請求項2】

前記メモリアドレスに少なくとも部分的に基づいて前記修復セルを識別することと、
前記識別することに少なくとも部分的に基づいて、前記第１のメモリセクションまたは前記第２のメモリセクションのうちの前記１つにおいて、前記メモリセルではなく前記修復セルにアクセスすることと
をさらに含む、請求項１に記載の方法。

【請求項3】

前記メモリアドレスを受信することに少なくとも部分的に基づいて、前記メモリアドレスを、欠陥と識別されたメモリセルのアドレスと比較することと、
前記メモリアドレスを、欠陥と識別された前記メモリセルの前記アドレスのうちの１つとマッチングすることと
をさらに含み、前記修復セルを識別することが、
前記マッチングすることに少なくとも部分的に基づいて前記修復セルのアドレスを決定すること
を含む、請求項２に記載の方法。

【請求項4】

前記修復セルが前記第１のメモリセクション内に位置し、前記方法が、
前記修復セルが前記第１のメモリセクション内に位置することを前記第２のメモリセクションに示すこと
をさらに含み、
前記第２のアクセス線が、前記示すことに少なくとも部分的に基づいて選択解除され、
前記修復セルにアクセスすることが、前記第２のアクセス線が選択解除された後、前記修復セルと結合された前記第１のメモリセクション内の第３のアクセス線を選択することを含む、請求項２に記載の方法。

【請求項5】

前記修復セルが前記第２のメモリセクション内に位置し、前記方法が、
前記修復セルが前記第２のメモリセクション内に位置することを前記第１のメモリセクションに示すこと
をさらに含み、
前記第１のアクセス線が、前記示すことに少なくとも部分的に基づいて選択解除され、
前記修復セルにアクセスすることが、前記第１のアクセス線が選択解除された後、前記修復セルと結合された前記第２のメモリセクション内の第３のアクセス線を選択することを含む、請求項２に記載の方法。

【請求項6】

複数のメモリセクションのうちの１つにおけるすべての修復セルが、前記複数のメモリセクションのうちの前記１つにおける対応するメモリセルを置き換えるようにプログラムされていることを決定することであって、前記複数のメモリセクションが、前記第１のメモリセクションと、前記第２のメモリセクションとを備える、決定することと、
前記決定することに少なくとも部分的に基づいて、前記複数のメモリセクションのうちの１つの第２のメモリアドレスが前記複数のメモリセクションのいずれかにおいて受信されることに少なくとも部分的に基づいて前記複数のメモリセクションの各々が選択されるように構成される動作モードを有効にすることと
をさらに含む、請求項１に記載の方法。

【請求項7】

前記第１のメモリセクション内の第２のメモリセルに対応する第２のメモリアドレスを受信することと、
前記第２のメモリアドレスを受信することに少なくとも部分的に基づいて、前記第１のメモリセクション内の前記第１のアクセス線および前記第２のメモリセクション内の前記第２のアクセス線を選択することと、
前記第１のメモリセクション内の前記第２のメモリセルが欠陥でないことを決定することに少なくとも部分的に基づいて、前記第２のアクセス線を選択解除することと
をさらに含む、請求項１に記載の方法。

【請求項8】

前記第１のアクセス線を選択することが、前記第１のメモリセクション内の第１のプレート線および第１のディジット線を活動化することを含み、
前記第２のアクセス線を選択することが、前記第２のメモリセクション内の第２のプレート線および第２のディジット線を活動化することを含む、
請求項１に記載の方法。

【請求項9】

前記第１のアクセス線を選択解除することが、前記修復セルが前記第２のメモリセクション内に位置することに少なくとも部分的に基づいて前記第１のプレート線および前記第１のディジット線を非活動化することを含む、または
前記第２のアクセス線を選択解除することが、前記修復セルが前記第１のメモリセクション内に位置することに少なくとも基づいて前記第２のプレート線および前記第２のディジット線を非活動化することを含む、
請求項８に記載の方法。

【請求項10】

前記第１のメモリセクションまたは前記第２のメモリセクションのうちの１つにおける前記修復セルにアクセスすることが、
前記第２のプレート線および前記第２のディジット線を非活動化した後、前記第１のメモリセクション内の第１のワード線を活動化することであって、前記第１のワード線が、前記修復セルのための第１の選択デバイスと結合される、活動化すること、または
前記第１のプレート線および前記第１のディジット線を非活動化した後、前記第２のメモリセクション内の第２のワード線を活動化することであって、前記第２のワード線が、前記修復セルのための第２の選択デバイスと結合される、活動化すること
を含む、請求項９に記載の方法。

【請求項11】

前記メモリアドレスを受信することが、前記メモリアドレスを示すメモリコマンドを受信することを含む、請求項１に記載の方法。

【請求項12】

複数のメモリセクションのうちの第１のメモリセクション内の修復セルの量が、前記第１のメモリセクション内の欠陥メモリセルを修復するように構成されていることを決定することと、
前記決定することに少なくとも部分的に基づいて、前記第１のメモリセクション内のメモリセルに対応するメモリアドレスに少なくとも部分的に基づいて活動化されるように前記複数のメモリセクションの各々を構成することと、
前記複数のメモリセクションのうちの少なくとも１つによって、前記第１のメモリセクション内の前記メモリセルに対応するメモリアドレスを示すメモリコマンドを受信することと、
前記複数のメモリセクションの各々において、前記メモリコマンドを受信することに少なくとも部分的に基づいて少なくとも１つのアクセス線を選択することと、
前記複数のメモリセクションのサブセット内で、前記第１のメモリセクション内の前記メモリセルに対応する修復セルの場所に少なくとも部分的に基づいて前記少なくとも１つのアクセス線を選択解除することと
を含む方法。

【請求項13】

前記複数のメモリセクションが、前記第１のメモリセクションと、修復セルに専用である第２のメモリセクションとを備え、前記メモリセルに対応する前記修復セルが前記第２のメモリセクション内に位置し、前記少なくとも１つのアクセス線を選択解除することが、
前記第１のメモリセクションの第１のアクセス線を選択解除することと、
前記第２のメモリセクションの第２のアクセス線の選択を維持することと
を含む、請求項１２に記載の方法。

【請求項14】

前記複数のメモリセクションが、前記第１のメモリセクションと、前記第１のメモリセクションにすぐ隣接する第２のメモリセクションとを備え、前記メモリセルに対応する前記修復セルが、前記第２のメモリセクション内に位置し、前記少なくとも１つのアクセス線を選択解除することが、
前記第１のメモリセクションの第１のアクセス線を選択解除することと、
前記第２のメモリセクションの第２のアクセス線の選択を維持することと
を含む、請求項１２に記載の方法。

【請求項15】

前記修復セルが、前記メモリアドレスに少なくとも部分的に基づいて第２のメモリセクション内に位置することを識別すること、
をさらに含み、前記少なくとも１つのアクセス線を選択解除することが、
前記複数のメモリセクションの他のメモリセクションの各々において、前記修復セルが前記第２のメモリセクション内に位置することを識別することに少なくとも部分的に基づいて前記少なくとも１つのアクセス線を選択解除すること
を含む、請求項１２に記載の方法。

【請求項16】

前記複数のメモリセクションの各々内の少なくとも１つのアクセス線を選択することと少なくとも部分的に同時に、前記メモリアドレスを欠陥メモリセルのアドレスと比較することと、
前記メモリアドレスを前記欠陥メモリセルのアドレスのうちの１つとマッチングすることと
をさらに含み、前記修復セルの前記場所が、前記マッチングすることに少なくとも部分的に基づいて識別される、請求項１２に記載の方法。

【請求項17】

前記修復セルが、前記複数のメモリセクションの第２のメモリセクション内に位置すると識別され、前記方法が、
前記修復セルが前記第２のメモリセクション内に位置することを前記第１のメモリセクションに示すこと
をさらに含み、前記少なくとも１つのアクセス線を選択解除することが、
前記修復セルが前記第２のメモリセクション内に位置することに少なくとも部分的に基づいて前記第１のメモリセクションの第１のアクセス線を選択解除することと、
前記修復セルが前記第２のメモリセクション内に位置することに少なくとも部分的に基づいて前記第２のメモリセクションの第２のアクセス線の選択を維持することと
を含む、請求項１６に記載の方法。

【請求項18】

前記修復セルが前記第１のメモリセクション内に位置すると識別され、前記方法が、
前記修復セルが前記第１のメモリセクション内に位置することを前記複数のメモリセクションの第２のメモリセクションに示すこと
をさらに含み、前記少なくとも１つのアクセス線を選択解除することが、
前記修復セルが前記第１のメモリセクション内に位置することに少なくとも部分的に基づいて前記第１のメモリセクションの第１のアクセス線の選択を維持することと、
前記修復セルが前記第１のメモリセクション内に位置することに少なくとも部分的に基づいて前記第２のメモリセクションの第２のアクセス線を選択解除することと
を含む、請求項１６に記載の方法。

【請求項19】

第１のアクセス線と、前記第１のアクセス線と結合された第１のメモリセルと、第１のメモリセクションに対応する受信されたメモリアドレスに少なくとも部分的に基づいて前記第１のアクセス線を選択するように構成された第１の復号回路とを備える前記第１のメモリセクションと、
第２のアクセス線と、前記第１のメモリセクションに対応する前記受信されたメモリアドレスに少なくとも部分的に基づいて前記第２のアクセス線を選択するように構成された第２の復号回路とを備える第２のメモリセクションと
を備え、
前記第１の復号回路が、前記第１のメモリセルのための修復セルの場所が前記第２のメモリセクション内にあることに少なくとも部分的に基づいて前記第１のアクセス線を選択解除するようにさらに構成される、
装置。

【請求項20】

前記第１のメモリセクションが、受信されたメモリアドレスを欠陥メモリセルのための第１の複数のメモリアドレスと比較するように構成された第１の論理回路をさらに備え、
前記第２のメモリセクションが、受信されたメモリアドレスを欠陥メモリセルのための第２の複数のメモリアドレスと比較するように構成された第２の論理回路をさらに備える、
請求項１９に記載の装置。

【請求項21】

前記第１の論理回路と前記第２の復号回路との間で、前記受信されたメモリアドレスが欠陥メモリセルのための前記第１の複数のメモリアドレスのうちの１つにマッチングするかどうかの第１の標識を伝達するように構成された第１の信号経路であって、前記第２の復号回路が、前記第１の標識に少なくとも部分的に基づいて前記第２のアクセス線を選択解除するように構成される、第１の信号経路と、
前記第２の論理回路と前記第１の復号回路との間で、前記受信されたメモリアドレスが欠陥メモリセルのための前記第２の複数のメモリアドレスのうちの１つにマッチングするかどうかの第２の標識を伝達するように構成された第２の信号経路であって、前記第１の復号回路が、前記第２の標識に少なくとも部分的に基づいて前記第１のアクセス線を選択解除するように構成される、第２の信号経路と
をさらに備える、請求項２０に記載の装置。

【請求項22】

前記第１のメモリセクションが第１の修復セルをさらに備え、前記第１のアクセス線が、前記第１のメモリセルおよび前記第１の修復セルと結合され、
前記第２のメモリセクションが、第２のメモリセルと、第２の修復セルとをさらに備え、前記第２のアクセス線が、前記第２のメモリセルおよび前記第２の修復セルと結合される、
請求項２０に記載の装置。

【請求項23】

前記第１のメモリセクションが、前記第１の修復セルと結合された第３のアクセス線と、前記受信されたメモリアドレスが欠陥メモリセルのための前記第１の複数のメモリアドレスのうちの１つにマッチングするかどうかに少なくとも部分的に基づいて前記第３のアクセス線を選択するように構成された第３の復号回路とをさらに備え、
前記第２のメモリセクションが、前記第２の修復セルと結合された第４のアクセス線と、前記受信されたメモリアドレスが欠陥メモリセルのための前記第２の複数のメモリアドレスのうちの１つにマッチングするかどうかに少なくとも部分的に基づいて前記第４のアクセス線を選択するように構成された第４の復号回路とをさらに備える、
請求項２２に記載の装置。

【請求項24】

メモリセクションのグループのうちの１つのメモリアドレスがメモリセクションの前記グループのうちのいずれか１つまたは複数において受信されるときに各々が選択されるように構成されたメモリセクションの前記グループであって、前記第１のメモリセクションと前記第２のメモリセクションとを備える、メモリセクションの前記グループ
をさらに備える、請求項１９に記載の装置。

【請求項25】

前記第２のメモリセクションが第２のメモリセルを備え、前記第２のメモリセルの各々が、別のメモリセクション内の欠陥メモリセルを修復するようにプログラムされる、請求項１９に記載の装置。

【発明の詳細な説明】

【技術分野】

【0001】

［クロスリファレンス］
本特許出願は、本出願の譲受人に譲渡され、参照により本明細書に明示的に組み込まれる、２０１９年６月１９日に出願された、Ｆａｃｋｅｎｔｈａｌらによる「ＳＰＥＣＵＬＡＴＩＶＥ ＳＥＣＴＩＯＮ ＳＥＬＥＣＴＩＯＮ ＷＩＴＨＩＮ Ａ ＭＥＭＯＲＹ ＤＥＶＩＣＥ」という名称の米国特許出願第１６／４４６，４６７号の優先権を主張する。

【0002】

以下は、一般に、少なくとも１つのメモリデバイスを含むシステムに関し、より詳細には、メモリデバイス内の投機的セクション選択に関する。

【背景技術】

【0003】

メモリデバイスは、コンピュータ、ワイヤレス通信デバイス、カメラ、デジタルディスプレイなどの様々な電子デバイス内に情報を記憶するために、幅広く使用される。情報は、メモリデバイスの異なる状態をプログラミングすることによって記憶される。たとえば、バイナリデバイスは、ほとんどの場合、しばしば論理１または論理０によって示される２つの状態のうちの１つを記憶する。他のデバイスでは、２つより多くの状態を記憶できる。記憶された情報にアクセスするために、デバイスのコンポーネントは、メモリデバイス内に記憶された少なくとも１つの状態を、読み出すかまたは感知することができる。情報を記憶するために、デバイスのコンポーネントは、状態をメモリデバイス内に書き込むかまたはプログラミングすることができる。

【0004】

磁気ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、同期型ダイナミックＲＡＭ（ＳＤＲＡＭ）、強誘電体ＲＡＭ（ＦｅＲＡＭ）、磁気ＲＡＭ（ＭＲＡＭ）、抵抗ＲＡＭ（ＲＲＡＭ）、フラッシュメモリ、相変化メモリ（ＰＣＭ）、およびその他を含む、様々なタイプのメモリデバイスが存在する。メモリデバイスは、揮発性または不揮発性であってよい。不揮発性メモリ、たとえばＦｅＲＡＭは、外部電源がない場合であっても、長時間の間、それらの記憶された論理状態を維持することができる。揮発性メモリデバイス、たとえばＤＲＡＭは、外部電源から切断されたとき、それらの記憶された状態を失う可能性がある。ＦｅＲＡＭは、揮発性メモリに類似した密度を達成することができ得るが、記憶デバイスとしての強誘電体キャパシタの使用により不揮発性の性質を有してよい。

【0005】

いくつかの場合、メモリデバイスは、不良である、またはメモリストレージに使用不可能である、メモリストレージの部分（たとえば、何らかの量のメモリセル）を含むことがある。このことは、利用可能なメモリストレージの量を減少させることがある、または他の問題（たとえば、信頼性の問題）を引き起こすことがある。

【図面の簡単な説明】

【0006】

【図1】本明細書で開示される実施例による、メモリデバイス内の投機的セクション選択をサポートするシステムの実施例を示す図である。

【図2】本明細書で開示される実施例による、メモリデバイス内の投機的セクション選択をサポートするメモリダイの実施例を示す図である。

【図3A】本明細書で開示される実施例による、メモリデバイス内の投機的セクション選択をサポートするヒステリシス曲線の例を示す図である。

【図3B】本明細書で開示される実施例による、メモリデバイス内の投機的セクション選択をサポートするヒステリシス曲線の例を示す図である。

【図4】本明細書で開示される実施例による、メモリデバイス内の投機的セクション選択をサポートするメモリデバイスの実施例を示す図である。

【図5】本明細書で開示される実施例による、メモリデバイス内の投機的セクション選択をサポートするメモリ構造の実施例を示す図である。

【図6】本明細書で開示される実施例による、メモリデバイス内の投機的セクション選択をサポートするタイミング図の例を示す図である。

【図7】本明細書で開示される実施例による、メモリデバイス内の投機的セクション選択をサポートするプロセスフローの例を示す図である。

【図8】本明細書で開示される実施例による、メモリデバイス内の投機的セクション選択をサポートするプロセスフローの例を示す図である。

【図9】本明細書で開示される実施例による、メモリデバイス内の投機的セクション選択をサポートするプロセスフローの例を示す図である。

【図10】本明細書で開示される実施例による、メモリデバイス内の投機的セクション選択をサポートするプロセスフローの例を示す図である。

【図11】本開示の態様による、メモリデバイス内の投機的セクション選択をサポートする例示的なメモリコントローラを示す図である。

【図12】本開示の態様による、メモリデバイス内の投機的セクション選択をサポートするメモリアレイのブロック図である。

【図13】本明細書で開示される実施例による、メモリデバイス内の投機的セクション選択をサポートする方法を示すフローチャートである。

【図14】本明細書で開示される実施例による、メモリデバイス内の投機的セクション選択をサポートする方法を示すフローチャートである。

【図15】本明細書で開示される実施例による、メモリデバイス内の投機的セクション選択をサポートする方法を示すフローチャートである。

【図16】本明細書で開示される実施例による、メモリデバイス内の投機的セクション選択をサポートする方法を示すフローチャートである。

【発明を実施するための形態】

【0007】

いくつかの場合、不完全または欠陥が、（たとえば、製造中に）メモリデバイスにもたらされることがある。たとえば、メモリデバイスは、欠陥または破損した（たとえば、使用できないまたは信頼できない）メモリストレージコンポーネント（たとえば、欠陥メモリセル、行など）を含んでよい。メモリストレージコンポーネントは、メモリコンポーネントと呼ばれてもよい。したがって、メモリデバイスは、欠陥メモリストレージコンポーネントではなく（または、その代わりに）使用されてよいメモリストレージコンポーネントを含む１つまたは複数のメモリストレージ修復セクションを含んでよい。メモリストレージ修復セクション内に位置するメモリストレージコンポーネントは、「修復コンポーネント」または「冗長なコンポーネント」とも呼ばれてよい。

【0008】

メモリストレージは、メモリセクションに分割されてよく、いくつかの場合、メモリセクション内の欠陥メモリストレージコンポーネントは、同じメモリセクション内の修復コンポーネントと（たとえば、テストフェーズ中に）関連付けられてよい。たとえば、欠陥メモリストレージコンポーネントのメモリアドレス（「欠陥メモリアドレス」）は、修復コンポーネントのメモリアドレス（「修復アドレス」）と関連付けられて（これにマップされて）よい。いくつかの場合、メモリセクション内の欠陥メモリコンポーネントを同じメモリセクション内の修復コンポーネントとのみ関連付けることによって、メモリデバイスの歩留まりの減少が引き起こされることがある。たとえば、メモリセクション内に修復コンポーネントよりも多くの欠陥メモリコンポーネントがある場合、メモリセクションのいくつかまたはすべてが使用できないことがある。追加的または代替的に、１つのメモリセクション内の修復コンポーネントが消耗した（すべてが、同じセクション内の欠陥メモリコンポーネントを修復するために利用される）場合であっても、別のメモリセクション内に未使用の修復コンポーネントがあることがある。

【0009】

したがって、１つのメモリセクション内の欠陥メモリコンポーネントが同じメモリセクション内および／または別のメモリセクション内の修復コンポーネントを使用して修復され得る、本明細書において説明されるシステムおよび技法（そのような技法は、「断面修復（ｃｒｏｓｓ－ｓｅｃｔｉｏｎ ｒｅｐａｉｒ）」と呼ばれることがある）は、歩留まりを増加させ、メモリデバイス内のリソースをより効率的に利用し得る。断面修復をサポートするために、どのメモリセクションが、欠陥メモリコンポーネントに対応する修復コンポーネントを含むかの決定は、（修復コンポーネントが、メモリデバイスの異なるセクション内にあることがあるので）関連付けられたメモリ動作が実行される前に行われてよい。しかしながら、メモリ動作を実行する前にどのメモリセクションが修復コンポーネントを含むかを決定することによって、メモリ動作の実効時間（待ち時間）が増加され得る－たとえば、実効時間は、アクセスするために適切な修復アドレスを決定するための時間期間を含むことがある。

【0010】

したがって、本明細書において説明されるように、メモリデバイスは、－たとえば、１つまたは複数のメモリセクション内の回路を介して、メモリコントローラを介して、など－投機的選択動作モードを有効にし得る。複数のメモリセクションは、メモリセクションのうちの１つのためのメモリアドレスを含むコマンドを受信したことに応答して選択され得る（複数のメモリセクションが選択されるとき、複数のメモリセクションのうちのどれが関連する修復コンポーネントを含むかがまだ知られていないことがあり、したがって、選択が投機的であることがある）。複数のメモリセクションを選択することは、複数のメモリセクション内のアクセス線（たとえば、ディジット線）を選択および／またはプリチャージすることを含むことがある。プリチャージ中、受信されたメモリアドレスが欠陥であるかどうか、およびそうである場合は、メモリアドレスに対応する修復アドレスが、－たとえば、論理回路を使用して、メモリコントローラからの命令を使用して、など－決定されてよい。修復アドレスを識別した後、１つまたは複数の関連する修復コンポーネントを含むメモリセクションが決定されてよく、修復アドレスまたは冗長なアドレスを含まないメモリセクション内のアクセス線が選択解除されてよい（これは、たとえば、以前に選択された（たとえば、プリチャージされた）アクセス線を放電することを含むことがある）。また、適切な修復アドレスを含むメモリセクションは、適切なアクセス線（たとえば、ディジット線および／またはプレート線）の選択（活動化、プリチャージ）を維持することがあり、メモリ動作に対応するそのセクション内の１つまたは複数の追加のアクセス線を選択する（たとえば、ワード線を選択する）などによって、メモリ動作を他の手段で継続することがある。

【0011】

いくつかの実施例では、マッピング（または「修復マッピング」）が、－たとえば、テストフェーズ中に－メモリセクション内の欠陥と識別されるメモリストレージコンポーネントのメモリアドレスを、メモリストレージコンポーネントと同じメモリセクション内に含まれる修復コンポーネントおよび／または異なるメモリセクション内に含まれる修復コンポーネントの修復アドレスと関係付けるために使用されることがある。１つのメモリセクション内の欠陥メモリストレージコンポーネントが、同じおよび他のメモリセクション内の修復コンポーネントと関連付けられるとき、投機的選択動作モードが、修復コンポーネントの効率的な選択を有効にするために、複数のメモリセクション－たとえば、欠陥メモリストレージコンポーネントをもつ少なくともメモリセクションおよび関連付けられた修復コンポーネントをもつ他のメモリセクション、ならびに断面修復をサポートする可能な他のメモリセクショングループ－に対して有効にされてよい。いくつかの場合、メモリセクションの外部にある修復コンポーネントが使用される場合、投機的選択動作モードが、メモリセクションのうちの１つにおける修復コンポーネントのすべてが欠陥メモリコンポーネントを修復するために用いられていることを決定した後、複数のメモリセクションにおいて有効にされる。

【0012】

投機的選択動作モードに従って、１つまたは複数のメモリセクションが、１つのメモリセクションに向けたメモリ動作と関連付けられたメモリアドレスを受信したとき、複数のメモリセクションは各々、それぞれのメモリセクション内の１つまたは複数のアクセス線（たとえば、ディジット線および／またはプレート線）を選択または活動化し得る。受信されたメモリアドレスは、関連付けられたメモリコンポーネントが欠陥であるかどうかを決定するために、および修復コンポーネントが、関連付けられたメモリコンポーネントと同じメモリセクションまたは異なるメモリセクション内に含まれるかどうかを（たとえば、また修復マッピングを使用して）決定するために、（たとえば、修復マッピングを使用して）既知の欠陥メモリアドレスと比較されることがある。

【0013】

いくつかの場合、修復マッピングの一部分が、メモリセクション内に記憶されてもよいし、またはメモリセクションにとって利用可能（これによってアクセス可能）であってよい。１つの実施例では、メモリセクションのための既知の欠陥メモリアドレスおよび対応する修復アドレスのみが、メモリセクション内に記憶されることがある。別の実施例では、メモリセクションのグループ（たとえば、一緒に投機的に選択するように構成されたメモリセクション）のための既知の欠陥メモリアドレスおよび対応する修復アドレスのみが、メモリセクション内に記憶されることがある。いくつかの場合、修復マッピング全体が、メモリセクション内に記憶されるおよび／またはこれにとって利用可能であることがある－たとえば、各メモリセクションは、既知の欠陥メモリアドレスおよび対応する修復アドレスのすべてを記憶してもよいし、または（たとえば、メモリデバイスのコントローラまたは他の態様と情報を交換することによって）既知の欠陥メモリアドレスおよび対応する修復アドレスのすべてにアクセスしてもよい。

【0014】

１つの実施例では、メモリセクション内の回路（たとえば、論理回路）が、受信されたメモリアドレスが既知の欠陥メモリアドレスをマッチングすることを識別し、欠陥メモリアドレスと関連付けられた修復コンポーネントがメモリセクション内に含まれることを決定し得る。修復コンポーネントがメモリセクション内に位置することを決定した後、回路は、修復コンポーネントがメモリセクション内に位置することを、受信されたメモリアドレスに基づいて投機的に選択されている他のメモリセクションに通知してよい。通知を－たとえば、他のメモリセクション内の回路における－メモリセクションから受信した後、他のメモリセクション内のアクセス線（たとえば、ディジット線および／またはプレート線）が選択解除されることがある。追加的または代替的に、他の投機的に選択されたメモリセクションの各々内の回路が、修復コンポーネントがそれぞれのメモリセクション内に含まれないことをそれ自体で決定することがあり、他のメモリセクション内のアクセス線が選択解除されることがある。

【0015】

本開示の特徴は、最初は、図１～図３を参照して説明されるメモリシステムおよびメモリダイの文脈で説明される。本開示の特徴は、図４～図１０を参照して説明されるメモリデバイス、メモリ構造、タイミング図、およびプロセスフローの文脈で説明される。本開示のこれらおよび他の特徴は、図１１～図１６を参照して説明されせるメモリデバイス内の投機的セクション選択に関係する装置図およびフローチャートによってさらに示され、これらを参照して説明される。

【0016】

図１は、本明細書で開示される実施例による、１つまたは複数のメモリデバイスを利用するシステム１００の実施例を示す。システム１００は、外部メモリコントローラ１０５と、メモリデバイス１１０と、外部メモリコントローラ１０５をメモリデバイス１１０と結合する複数のチャネル１１５とを含んでよい。システム１００は、１つまたは複数のメモリデバイスを含んでよいが、説明を簡単にするために、１つまたは複数のメモリデバイスが、単一のメモリデバイス１１０として説明されることがある。

【0017】

システム１００は、コンピューティングデバイス、モバイルコンピューティングデバイス、ワイヤレスデバイス、またはグラフィックス処理デバイスなどの電子デバイスの部分を含んでよい。システム１００は、ポータブル電子デバイスの実施例であってよい。システム１００は、コンピュータ、ラップトップコンピュータ、タブレットコンピュータ、スマートフォン、セルラー電話、ウェアラブルデバイス、インターネット接続されたデバイスなどの実施例であってよい。メモリデバイス１１０は、システム１００の１つまたは複数の他のコンポーネントのためのデータを記憶するように構成されたシステムのコンポーネントであってよい。いくつかの実施例では、システム１００は、マシンタイプ通信（ＭＴＣ）、マシンツーマシン（Ｍ２Ｍ）通信、またはデバイスツーデバイス（Ｄ２Ｄ）通信が可能である。

【0018】

少なくともシステム１００の部分は、ホストデバイスの実施例であってよい。そのようなホストデバイスは、コンピューティングデバイス、モバイルコンピューティングデバイス、ワイヤレスデバイス、グラフィックス処理デバイス、コンピュータ、ラップトップコンピュータ、タブレットコンピュータ、スマートフォン、セルラー電話、ウェアラブルデバイス、インターネット接続されたデバイス、何らかの他の固定された電子デバイスまたはポータブル電子デバイスなどの、メモリを使用してプロセスを実行するデバイスの実施例であってよい。いくつかの場合、ホストデバイスは、ハードウェア、ファームウェア、ソフトウェア、または外部メモリコントローラ１０５の機能を実施するそれらの組み合わせを指すことがある。いくつかの場合、外部メモリコントローラ１０５は、ホストまたはホストデバイスと呼ばれることがある。ホストデバイスまたは外部メモリコントローラ１０５は、情報を読み出すことおよび情報をメモリデバイスに書き込むことなどのメモリ動作を制御することがある。たとえば、ホストデバイスは、情報をメモリデバイスに送ってよく、この情報は、読み出し動作中にアクセスされるアドレス、書き込み動作中にアクセスされるアドレス、または書き込み動作中にメモリデバイスに書き込まれるデータを含んでよい。次いで、ホストデバイスは、確認または要求されたデータをメモリデバイスから受信してよい。

【0019】

いくつかの場合、メモリデバイス１１０は、システム１００の他のコンポーネントと通信し、システム１００によって潜在的に使用または参照される物理メモリアドレス／空間を提供するように構成された独立したデバイスまたはコンポーネントであってよい。いくつかの実施例では、メモリデバイス１１０は、少なくとも１つまたは複数の異なるタイプのシステム１００と連携するように構成可能であってよい。システム１００のコンポーネントとメモリデバイス１１０との間のシグナリングは、信号を変調する変調方式、信号を通信するための異なるピン設計、システム１００およびメモリデバイス１１０の異なるパッケージング、システム１００とメモリデバイス１１０との間のクロックシグナリングおよび同期、タイミングの慣例、ならびに／または他の要因をサポートするように動作可能であってよい。

【0020】

メモリデバイス１１０は、システム１００のコンポーネントのためのデータを記憶するように構成されてよい。いくつかの場合、メモリデバイス１１０は、システム１００に対するスレーブタイプデバイスとして機能してよい（たとえば、外部メモリコントローラ１０５を通じてシステム１００によって提供されたコマンドに応答して実行する）。そのようなコマンドは、書き込み動作のための書き込みコマンド、読み出し動作のための読み出しコマンド、リフレッシュ動作のためのリフレッシュコマンド、または他のコマンドなどの、アクセス動作のためのアクセスコマンドを含んでよい。メモリデバイス１１０は、データ記憶のための所望のまたは指定の容量をサポートする２つ以上のメモリダイス１６０（たとえば、メモリチップ）を含んでよい。２つ以上のメモリダイスを含むメモリデバイス１１０は、マルチダイメモリまたはパッケージと呼ばれる（マルチチップメモリまたはパッケージとも呼ばれる）ことがある。

【0021】

システム１００は、プロセッサ１２０と、基本入力／出力システム（ＢＩＯＳ）コンポーネント１２５と、１つまたは複数の周辺コンポーネント１３０と、入力／出力（Ｉ／Ｏ）コントローラ１３５とをさらに含んでよい。システム１００のコンポーネントは、バス１４０を使用して互いと電子通信してよい。

【0022】

プロセッサ１２０は、少なくともシステム１００の部分を制御するように構成され得る。プロセッサ１２０は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、ディスクリートなゲートまたはトランジスタ論理、ディスクリートなハードウェアコンポーネントであってもよいし、これらのタイプのコンポーネントの組み合わせであってもよい。そのような場合、プロセッサ１２０は、様々な実施例の中でもとりわけ、中央処理ユニット（ＣＰＵ）、グラフィックス処理ユニット（ＧＰＵ）、汎用グラフィック処理ユニット（ＧＰＧＰＵ）、またはシステムオンチップ（ＳｏＣ）の実施例であってよい。

【0023】

ＢＩＯＳコンポーネント１２５は、ファームウェアとして動作されるＢＩＯＳを含むソフトウェアコンポーネントであってよく、システム１００の様々なハードウェアコンポーネントを初期化し、走らせることができる。ＢＩＯＳコンポーネント１２５はまた、プロセッサ１２０とシステム１００の様々なコンポーネント、たとえば、周辺コンポーネント１３０、Ｉ／Ｏコントローラ１３５などとの間のデータフローを管理してよい。ＢＩＯＳコンポーネント１２５は、読み出し専用メモリ（ＲＯＭ）、フラッシュメモリ、または他の任意の不揮発性メモリ内に記憶されるプログラムまたはソフトウェアを含んでよい。

【0024】

周辺コンポーネント１３０は、システム１００へとまたはそれと統合され得る、任意の入力デバイスもしくは出力デバイス、またはそのようなデバイスのためのインタフェースであってよい。実施例としては、ディスクコントローラ、サウンドコントローラ、グラフィックスコントローラ、イーサネットコントローラ、モデム、ユニバーサルシリアルバス（ＵＳＢ）コントローラ、シリアルポートもしくはパラレルポート、またはｐｅｒｉｐｈｅｒａｌ ｃｏｍｐｏｎｅｎｔ ｉｎｔｅｒｃｏｎｎｅｃｔ（ＰＣＩ）などの周辺カードスロット、もしくは専用グラフィックスポートがあり得る。周辺コンポーネント１３０は、当業者によって周辺機器と理解される他のコンポーネントであってよい。

【0025】

Ｉ／Ｏコントローラ１３５は、プロセッサ１２０と周辺コンポーネント１３０、入力デバイス１４５、または出力デバイス１５０との間のデータ通信を管理し得る。Ｉ／Ｏコントローラ１３５は、システム１００へとまたはこれと統合されていない周辺機器を管理し得る。いくつかの場合、Ｉ／Ｏコントローラ１３５は、外部周辺コンポーネントへの物理的接続またはポートを表すことがある。

【0026】

入力デバイス１４５は、情報、信号、またはデータをシステム１００またはそのコンポーネントに提供するシステム１００の外部にあるデバイスまたは信号を表すことがある。これは、ユーザインタフェースまたは他のデバイスとのまたはこれらの間のインタフェースを含んでよい。いくつかの場合、入力デバイス１４５は、１つまたは複数の周辺コンポーネント１３０を介してシステム１００とインタフェースする周辺機器であってもよいし、Ｉ／Ｏコントローラ１３５によって管理されてもよい。

【0027】

出力デバイス１５０は、システム１００またはそのコンポーネントのいずれかから出力を受信するように構成されたシステム１００の外部にあるデバイスまたは信号を表すことがある。出力デバイス１５０の実施例としては、ディスプレイ、オーディオスピーカ、印刷デバイス、またはプリント回路基板上の別のプロセッサなどがあり得る。いくつかの場合、出力デバイス１５０は、１つまたは複数の周辺コンポーネント１３０を介してシステム１００とインタフェースする周辺機器であってもよいし、Ｉ／Ｏコントローラ１３５によって管理されてもよい。

【0028】

システム１００のコンポーネントは、機能を行うように設計された汎用回路または特殊目的回路から構成されてよい。これは、本明細書において説明される機能を行うように構成された、様々な回路素子、たとえば、導電線、トランジスタ、キャパシタ、インダクタ、抵抗、増幅器、または他の能動素子もしくは受動素子を含んでよい。たとえば、システム１００のコンポーネントは、メモリセルの１つまたは複数のメモリセクションと、可能な欠陥メモリセルを修復するための冗長なメモリを含む１つまたは複数の修復セクションとをもつメモリデバイスを含んでよい。いくつかの場合、１つまたは複数のメモリセクションの各々は、様々なメモリ動作（たとえば、読み出し、書き込みなど）を実行するためにセクション内のメモリセルを選択するために使用され得る、論理回路とデコーダ回路も含んでよい。

【0029】

メモリデバイス１１０は、デバイスメモリコントローラ１５５と、１つまたは複数のメモリダイス１６０とを含んでよい。各メモリダイ１６０は、ローカルメモリコントローラ１６５（たとえば、ローカルメモリコントローラ１６５－ａ、ローカルメモリコントローラ１６５－ｂ、および／またはローカルメモリコントローラ１６５－Ｎ）と、メモリアレイ１７０（たとえば、メモリアレイ１７０－ａ、メモリアレイ１７０－ｂ、および／またはメモリアレイ１７０－Ｎ）とを含んでよい。メモリアレイ１７０は、メモリセルの集合（たとえば、グリッド）であってよく、各メモリセルは、デジタルデータの少なくとも１つのビットを記憶するように構成される。メモリアレイ１７０および／またはメモリセルの特徴は、図２および図４を参照してより詳細に説明される。いくつかの場合、メモリアレイは、様々なメモリセクションを含んでよく、その各々は、メモリストレージセルと、メモリストレージセルにアクセスするための回路とを含む。

【0030】

メモリデバイス１１０は、メモリセルの２次元（２Ｄ）配列の実施例であってもよいし、メモリセルの３次元（３Ｄ）配列の実施例であってもよい。たとえば、２Ｄメモリデバイスは、単一のメモリダイ１６０を含んでよい。３Ｄメモリデバイスは、２つ以上のメモリダイス１６０（たとえば、メモリダイ１６０－ａ、メモリダイ１６０－ｂ、および／または任意の量のメモリダイス１６０－Ｎ）を含んでよい。３Ｄメモリデバイスでは、複数のメモリダイス１６０－Ｎが、互いの上または互いの隣に積み重ねられる。いくつかの場合、３Ｄメモリデバイス内のメモリダイス１６０－Ｎは、デッキ、レベル、層、またはダイと呼ばれることがある。３Ｄメモリデバイスは、任意の量の積み重ねられたメモリダイス１６０－Ｎ（たとえば、２つの高さ、３つの高さ、４つの高さ、５つの高さ、６つの高さ、７つの高さ、８つの高さ）を含んでよい。これによって、単一の２Ｄメモリデバイスと比較して基板上に位置決めされ得るメモリセルの量が増加することがあり、このことによって、生産コストが減少する、またはメモリアレイの性能が増加する、または両方が起こり得る。いくつかの３Ｄメモリデバイスでは、いくつかのデッキがワード線、ディジット線、および／またはプレート線のうちの少なくとも１つを共有し得るように、異なるデッキが、少なくとも１つの共通アクセス線を共有してよい。

【0031】

デバイスメモリコントローラ１５５は、メモリデバイス１１０の動作を制御するように構成された回路またはコンポーネントを含んでよい。したがって、デバイスメモリコントローラ１５５は、メモリデバイス１１０がコマンドを実行することを可能にする、ハードウェアと、ファームウェアと、ソフトウェアとを含んでよく、コマンド、データ、またはメモリデバイス１１０に関連する制御情報を受信、送信、または実行するように構成されてよい。デバイスメモリコントローラ１５５は、外部メモリコントローラ１０５、１つもしくは複数のメモリダイス１６０、またはプロセッサ１２０と通信するように構成されてよい。いくつかの場合、メモリデバイス１１０は、データおよび／またはコマンドを外部メモリコントローラ１０５から受信し得る。たとえば、メモリデバイス１１０は、メモリデバイス１１０がシステム１００のコンポーネント（たとえば、プロセッサ１２０）に代わってあるデータを記憶可能であることを示す書き込みコマンド、またはメモリデバイス１１０がメモリダイ１６０内に記憶されたあるデータをシステム１００のコンポーネント（たとえば、プロセッサ１２０）に提供可能であることを示す読み出しコマンドを受信することがある。いくつかの場合、デバイスメモリコントローラ１５５は、本明細書においてメモリダイ１６０のローカルメモリコントローラ１６５に関連して説明されるメモリデバイス１１０の動作を制御し得る。デバイスメモリコントローラ１５５および／またはローカルメモリコントローラ１６５内に含まれるコンポーネントの実施例としては、外部メモリコントローラ１０５から受信された信号を復調するための受信機、信号を変調して外部メモリコントローラ１０５に送信するためのデコーダ、論理、デコーダ、増幅器、フィルタなどがあり得る。いくつかの場合、デバイスメモリコントローラ１５５は、メモリ動作コマンド（たとえば、読み出し、書き込みなど）をメモリの１つまたは複数のセクションに送ってよく、確認または要求されたデータをメモリの１つまたは複数のセクションから受信してよい。

【0032】

ローカルメモリコントローラ１６５（たとえば、メモリダイ１６０にとってローカルである）は、メモリダイ１６０の動作を制御するように構成されてよい。また、ローカルメモリコントローラ１６５は、デバイスメモリコントローラ１５５と通信する（たとえば、データおよび／またはコマンドを受信および送信する）ように構成されてよい。ローカルメモリコントローラ１６５は、本明細書において説明されるメモリデバイス１１０の動作を制御するためにデバイスメモリコントローラ１５５をサポートし得る。いくつかの場合、メモリデバイス１１０は、デバイスメモリコントローラ１５５を含まず、ローカルメモリコントローラ１６５または外部メモリコントローラ１０５が、本明細書において説明される様々な機能を実行することがある。したがって、ローカルメモリコントローラ１６５は、デバイスメモリコントローラ１５５と通信するように構成されてもよいし、他のローカルメモリコントローラ１６５と通信するように構成されてもよいし、外部メモリコントローラ１０５またはプロセッサ１２０と直接的に通信するように構成されてもよい。いくつかの場合、ローカルメモリコントローラ１６５は、メモリ動作コマンド（たとえば、読み出し、書き込みなど）をメモリの１つまたは複数のセクションに送ってよく、確認または要求されたデータをメモリの１つまたは複数のセクションから受信してよい。

【0033】

外部メモリコントローラ１０５は、システム１００のコンポーネント（たとえば、プロセッサ１２０）とメモリデバイス１１０との間での情報、データ、および／またはコマンドの通信を可能にするように構成されてよい。外部メモリコントローラ１０５は、システム１００のコンポーネントがメモリデバイスの動作の詳細を知る必要がないことがあるように、システム１００のコンポーネントとメモリデバイス１１０との間の連絡役として機能してよい。システム１００のコンポーネントは、外部メモリコントローラ１０５が満足する要求（たとえば、読み出しコマンドまたは書き込みコマンド）を外部メモリコントローラ１０５に提示してよい。外部メモリコントローラ１０５は、システム１００のコンポーネントとメモリデバイス１１０との間の通信を変換または翻訳してよい。いくつかの場合、外部メモリコントローラ１０５は、共通（ソース）システムクロック信号を生成するシステムクロックを含んでよい。いくつかの場合、外部メモリコントローラ１０５は、共通（ソース）データクロック信号を生成する共通データクロックを含んでよい。

【0034】

いくつかの場合、外部メモリコントローラ１０５もしくはシステム１００の他のコンポーネント、または本明細書において説明されるその機能は、プロセッサ１２０によって実装され得る。たとえば、外部メモリコントローラ１０５は、プロセッサ１２０もしくはシステム１００の他のコンポーネントによって実装される、ハードウェア、ファームウェア、もしくはソフトウェア、またはそれらの何らかの組み合わせであってよい。外部メモリコントローラ１０５は、メモリデバイス１１０の外部にあると示されているが、いくつかの場合、外部メモリコントローラ１０５、または本明細書において説明されるその機能は、メモリデバイス１１０によって実装されてよい。たとえば、外部メモリコントローラ１０５は、デバイスメモリコントローラ１５５または１つもしくは複数のローカルメモリコントローラ１６５によって実装される、ハードウェア、ファームウェア、もしくはソフトウェア、またはそれらの何らかの組み合わせであってよい。いくつかの場合、外部メモリコントローラ１０５は、外部メモリコントローラ１０５の部分がプロセッサ１２０によって実装され、他の部分はデバイスメモリコントローラ１５５またはローカルメモリコントローラ１６５によって実装されるように、プロセッサ１２０およびメモリデバイス１１０にわたって分散されてよい。同様に、いくつかの場合、本明細書においてデバイスメモリコントローラ１５５またはローカルメモリコントローラ１６５に帰される１つまたは複数の機能は、いくつかの場合、外部メモリコントローラ１０５によって実行されてよい（プロセッサ１２０とは別個である、またはプロセッサ１２０に含まれる、のどちらかである）。

【0035】

いくつかの場合、メモリコントローラ（たとえば、外部メモリコントローラ１０５、デバイスメモリコントローラ１５５、またはローカルメモリコントローラ１６５）は、メモリの１つまたは複数のセクションにアクセスするように構成されてよい。たとえば、メモリコントローラは、メモリセクション（メモリアレイ１７０またはそのサブセット（部分））内のメモリアドレスに位置する読み出しメモリコンポーネントまたは書き込みメモリコンポーネントにコマンドを送ってよい。しかし、いくつかの場合、アドレス指定されたメモリコンポーネントが損傷しているまたは欠陥があることがある。損なわれたメモリコンポーネントの影響を軽減するために、修復コンポーネントが、１つまたは複数のメモリセクションに含まれてよく、損なわれたメモリコンポーネントの代わりにアクセスされてよい。たとえば、メモリコントローラが、欠陥メモリコンポーネントにアクセスするためにコマンドを発行する場合、メモリセクションは、代わりに、メモリセクションまたは別のメモリセクション内に位置する修復コンポーネントにアクセスしてよい。

【0036】

メモリセクション内の回路は、要求されたメモリアドレスにあるメモリコンポーネントが欠陥であるかどうかを決定することがあり、欠陥メモリコンポーネントと関連付けられた修復コンポーネントのための対応する修復アドレスをさらに決定することがある。いくつかの実施例では、メモリデバイスは、－たとえば、テスト手順中またはその後で－修復メモリアドレスをもつマッピング関係欠陥メモリアドレスとともに構成されてよく、修復メモリアドレスは、欠陥メモリアドレスによってアドレス指定されるメモリコンポーネントと同じメモリセクション内または異なるメモリセクション内のどちらかに含まれる修復コンポーネントを指してよい。そのような場合、メモリセクションまたはメモリコントローラは、１つまたは複数のメモリセクション内の投機的選択動作モードが、損傷したコンポーネントと関連付けられた修復コンポーネントの効率的な選択を可能にすることを可能にしてよい。したがって、１つまたは複数のメモリセクションが、メモリ動作と関連付けられたメモリアドレスを受信するとき、１つまたは複数のメモリセクションは各々、それ自体のメモリセクション内のアクセス線（たとえば、ディジット線および／またはプレート線）を選択してよい。さらに、１つまたは複数のセクションはまた、関連付けられたメモリコンポーネントが欠陥であるかどうかを決定するために、受信されたメモリアドレスを既知の欠陥メモリアドレスと比較してよい。いくつかの場合、修復マッピングは、欠陥メモリアドレスと、欠陥メモリアドレスと修復アドレスとの間のマッピングを記憶することがある。

【0037】

受信されたメモリアドレスを既知の欠陥メモリアドレスと比較した後、メモリセクションは、関連付けられた修復コンポーネントが、当初アドレス指定されたメモリコンポーネントと同じメモリセクション内に含まれるかどうかを決定し得る。いくつかの場合、特定の修復マッピングは、各メモリセクションにとって利用可能であることがあり、その場合、各メモリセクションは、それぞれのセクションのみにおける欠陥メモリアドレスおよび関連付けられた修復メモリアドレスに関する情報を含む修復マッピングを有することがある。代替的に、各メモリセクションは、メモリの複数のセクション（たとえば、特定のメモリセクショングループまたはすべてのメモリセクション）内の欠陥メモリアドレスおよび関連付けられた修復メモリアドレスに関する情報を含む拡張された修復マッピングを含んでよい。

【0038】

１つの実施例では、メモリセクション内の回路（たとえば、論理回路）は、要求されたアドレスと関連付けられた修復コンポーネントがメモリセクション内に含まれることを決定することがあり、修復コンポーネントがメモリセクション内に位置することを他のメモリセクションに通知することがある。通知を受信した後、他のメモリセクション（またはメモリセクション内の回路）は、メモリアドレスをメモリコントローラから受信したことに応答して投機的に選択されたそれぞれのアクセス線（たとえば、ディジット線）を選択解除してよい。

【0039】

システム１００のコンポーネントは、複数のチャネル１１５を使用して情報をメモリデバイス１１０と交換し得る。いくつかの実施例では、チャネル１１５は、外部メモリコントローラ１０５とメモリデバイス１１０との間の通信を可能にしてよい。各チャネル１１５は、システム１００のコンポーネントと関連付けられた端子間に１つまたは複数の信号経路または伝送媒体（たとえば、導体）を含んでよい。たとえば、チャネル１１５は、外部メモリコントローラ１０５にある１つまたは複数のピンまたはパッドとメモリデバイス１１０にある１つまたは複数のピンまたはパッドとを含む第１の端子を含んでよい。ピンは、システム１００のデバイスの導電性入力点または出力点の実施例であってよく、ピンは、チャネルの一部として機能するように構成されてよい。いくつかの場合、端子のピンまたはパッドは、チャネル１１５の信号経路への一部であってよい。追加の信号経路は、システム１００のコンポーネント内の信号をルーティングするためにチャネルの端子と結合されてよい。たとえば、メモリデバイス１１０は、チャネル１１５の端子からメモリデバイス１１０の様々なコンポーネント（たとえば、デバイスメモリコントローラ１５５、メモリダイス１６０、ローカルメモリコントローラ１６５、メモリアレイ１７０）に信号をルーティングする信号経路（たとえば、メモリデバイス１１０またはメモリダイ１６０の内部にあるなどのそのコンポーネントの内部にある信号経路）を含んでよい。

【0040】

チャネル１１５（ならびに関連付けられた信号経路および端子）は、特定のタイプの情報を通信することに専用であってよい。いくつかの場合、チャネル１１５は、集約されたチャネルであってよく、したがって、複数の個々のチャネルを含んでよい。たとえば、データチャネル１９０は、×４（たとえば、４つの信号経路を含む）、×８（たとえば、８つの信号経路を含む）、×１６（１６の信号経路を含む）などであってよい。チャネル上で通信された信号は、ダブルデータレート（ＤＤＲ）タイミング方式を使用してよい。たとえば、信号のいくつかのシンボルは、クロック信号の立ち上がりエッジ上に登録されてよく、信号の他のシンボルは、クロック信号の立ち下りエッジ上に登録されてよい。チャネル上で通信された信号は、シングルデータレート（ＳＤＲ）シグナリングを使用してよい。たとえば、信号の１つのシンボルは、クロックサイクルごとに登録されてよい。

【0041】

いくつかの場合、チャネル１１５は、１つまたは複数のコマンドおよびアドレス（ＣＡ）チャネル１８６を含んでよい。ＣＡチャネル１８６は、コマンド（たとえば、アドレス情報）と関連付けられた制御情報を含むコマンドを外部メモリコントローラ１０５とメモリデバイス１１０との間で通信するように構成されてよい。たとえば、ＣＡチャネル１８６は、所望のデータのアドレスをもつ読み出しコマンドを含んでよい。いくつかの場合、ＣＡチャネル１８６は、立ち上がりクロック信号エッジおよび／または立ち下がりクロック信号エッジ上に登録されてよい。いくつかの場合、ＣＡチャネル１８６は、アドレスおよびコマンドデータを復号するために任意の量の信号経路（たとえば、８つまたは９つの信号経路）を含んでよい。

【0042】

いくつかの場合、チャネル１１５は、１つまたは複数のクロック信号（ＣＫ）チャネル１８８を含んでよい。ＣＫチャネル１８８は、外部メモリコントローラ１０５とメモリデバイス１１０との間で１つまたは複数の共通クロック信号を通信するように構成されてよい。各クロック信号は、高状態と低状態との間で振動し、外部メモリコントローラ１０５とメモリデバイス１１０の行為を協調させるように構成されてよい。いくつかの場合、クロック信号は、差動出力（たとえば、ＣＫ＿ｔ信号およびＣＫ＿ｃ信号）であってよく、ＣＫチャネル１８８の信号経路は、それに応じて構成されてよい。いくつかの場合、クロック信号は、シングルエンドであってよい。ＣＫチャネル１８８は、任意の量の信号経路を含んでよい。いくつかの場合、クロック信号ＣＫ（たとえば、ＣＫ＿ｔ信号およびＣＫ＿ｃ信号）は、コマンドおよびアドレス動作のためのタイミング基準をメモリデバイス１１０に、または他のシステム規模の動作をメモリデバイス１１０に提供することがある。したがって、クロック信号ＣＫは、制御クロック信号ＣＫ、コマンドクロック信号ＣＫ、またはシステムクロック信号ＣＫと様々に呼ばれることがある。システムクロック信号ＣＫは、システムクロックによって生成されてよく、システムクロックは、１つまたは複数のハードウェアコンポーネント（たとえば、発振器、水晶、論理ゲート、トランジスタなど）を含んでよい。

【0043】

いくつかの場合、チャネル１１５は、１つまたは複数のデータ（ＤＱ）チャネル１９０を含んでよい。データチャネル１９０は、外部メモリコントローラ１０５とメモリデバイス１１０との間でデータおよび／または制御情報を通信するように構成されてよい。たとえば、データチャネル１９０は、メモリデバイス１１０に書き込まれることになる情報（たとえば、双方向性）またはメモリデバイス１１０から読み出される情報を通信してよい。

【0044】

いくつかの場合、チャネル１１５は、他の目的に専用であってよい１つまたは複数の他のチャネル１９２を含んでよい。これらの他のチャネル１９２は、任意の量の信号経路を含んでよい。

【0045】

いくつかの場合、他のチャネル１９２は、１つまたは複数の書き込みクロック信号（ＷＣＫ）チャネルを含んでよい。ＷＣＫ内の「Ｗ」は名目上、「書き込み」を表すが、書き込みクロック信号ＷＣＫ（たとえば、ＷＣＫ＿ｔ信号およびＷＣＫ＿ｃ信号）は、一般的にアクセス動作のためのタイミング基準をメモリデバイス１１０に提供し得る（たとえば、読み出し動作と書き込み動作の両方のためのタイミング基準）。したがって、書き込みクロック信号ＷＣＫは、データクロック信号ＷＣＫとも呼ばれることがある。ＷＣＫチャネルは、外部メモリコントローラ１０５とメモリデバイス１１０との間で共通データクロック信号を通信するように構成されてよい。データクロック信号は、外部メモリコントローラ１０５とメモリデバイス１１０のアクセス動作（たとえば、書き込み動作または読み出し動作）を協調させるように構成されてよい。いくつかの場合、書き込みクロック信号は、差動出力（たとえば、ＷＣＫ＿ｔ信号およびＷＣＫ＿ｃ信号）であってよく、ＷＣＫチャネルの信号経路は、それに応じて構成されてよい。ＷＣＫチャネルは、任意の量の信号経路を含んでよい。データクロック信号ＷＣＫは、データクロックによって生成されてよく、データクロックは、１つまたは複数のハードウェアコンポーネント（たとえば、発振器、水晶、論理ゲート、トランジスタなど）を含んでよい。

【0046】

いくつかの場合、他のチャネル１９２は、１つまたは複数の誤り検出コード（ＥＤＣ）チャネルを含んでよい。ＥＤＣチャネルは、システム信頼性を改善するために、チェックサムなどの誤り検出信号を通信するように構成されてよい。ＥＤＣチャネルは、任意の量の信号経路を含んでよい。

【0047】

チャネル１１５は、様々な異なるアーキテクチャを使用して外部メモリコントローラ１０５をメモリデバイス１１０と結合してよい。様々なアーキテクチャの例としては、バス、ポイントツーポイント接続、クロスバー、シリコンインタポーザなどの高密度インタポーザ、もしくは有機基板内に形成されたチャネル、またはそれらの何らかの組み合わせがあり得る。たとえば、いくつかの場合、信号経路は、シリコンインタポーザまたはガラスインタポーザなどの高密度インタポーザを少なくとも部分的に含んでよい。

【0048】

チャネル１１５上で通信される信号は、様々な異なる変調方式を使用して変調されてよい。いくつかの場合、２値シンボル（または２値レベル）変調方式は、外部メモリコントローラ１０５とメモリデバイス１１０との間で通信された信号を変調するために使用されることがある。２値シンボル変調方式は、Ｍ－ａｒｙ変調方式の実施例であってよく、ここで、Ｍは２に等しい。２値シンボル変調方式の各シンボルは、デジタルデータの１ビットを表すように構成されてよい（たとえば、シンボルは、論理１または論理０を表してよい）。２値シンボル変調方式の実施例としては、限定するものではないが、非ゼロ復帰（ＮＲＺ）、ユニポーラ符号化、バイポーラ符号化、マンチェスタ符号化、２つのシンボルを有するパルス振幅変調（ＰＡＭ）（たとえば、ＰＡＭ２）、および／またはその他がある。

【0049】

いくつかの場合、マルチシンボル（またはマルチレベル）変調方式は、外部メモリコントローラ１０５とメモリデバイス１１０との間で通信される信号を変調するために使用されてよい。マルチシンボル変調方式は、Ｍ－ａｒｙ変調方式の実施例であってよく、ここで、Ｍは、３よりも大きいかそれに等しい。マルチシンボル変調方式の各シンボルは、デジタルデータの複数のビットを表すように構成されてよい（たとえば、シンボルは、論理００、論理０１、論理１０、または論理１１を表してよい）。マルチシンボル変調方式の実施例としては、限定するものではないが、ＰＡＭ３、ＰＡＭ４、ＰＡＭ８など、直交振幅変調（ＱＡＭ）、４位相シフトキーイング（ＱＰＳＫ）、および／またはその他があり得る。マルチシンボル信号（たとえば、ＰＡＭ３信号またはＰＡＭ４信号）信号は、情報の複数のビットを符号化するために少なくとも３つのレベルを含む変調方式を使用して変調される信号であってよい。マルチシンボル変調方式およびシンボルは、代替的に、非バイナリ、マルチビット、または高次変調方式およびシンボルと呼ばれることがある。

【0050】

図２は、本明細書で開示される実施例によるメモリダイ２００の実施例を示す。メモリダイ２００は、図１を参照して説明されるメモリダイス（ｄｉｃｅ）１６０の実施例であってよい。いくつかの場合、メモリダイ２００は、メモリチップ、メモリデバイス、または電子メモリ装置と呼ばれることがある。メモリダイ２００は、異なる論理状態を記憶するようにプログラム可能な１つまたは複数のメモリセル２０５を含んでよい。各メモリセル２０５は、２つまたはそれ以上の状態を記憶するようにプログラム可能であってよい。たとえば、メモリセル２０５は、一度に１ビットのデジタル論理（たとえば、論理０および論理１）を記憶するように構成されてよい。いくつかの場合、単一のメモリセル２０５（たとえば、マルチレベルメモリセル）は、一度に１ビットより多くのデジタル論理（たとえば、論理００、論理０１、論理１０、または論理１１）を記憶するように構成されてよい。

【0051】

メモリセル２０５は、デジタルデータを表す状態（たとえば、分極状態または誘電電荷）を記憶し得る。ＦｅＲＡＭアーキテクチャでは、メモリセル２０５は、プログラム可能な状態を表す電荷および／または分極を記憶するための強誘電体材料を含むキャパシタを含むことができる。ＤＲＡＭアーキテクチャでは、メモリセル２０５は、プログラム可能な状態を表す電荷を記憶するための誘電材料を含むキャパシタを含むことができる。

【0052】

読み出しおよび書き込みなどの動作は、ワード線２１０、ディジット線２１５、および／またはプレート線２２０などのアクセス線を活動化または選択することによって、メモリセル２０５上で実行することができる。いくつかの場合、ディジット線２１５はビット線とも呼ばれることがある。アクセス線、ワード線、ディジット線、プレート線、またはそれらの類似物への言及は、理解または動作の損失なしに交換可能である。ワード線２１０、ディジット線２１５、またはプレート線２２０を活動化または選択することは、それぞれの線に電圧を印加することを含んでよい。

【0053】

メモリダイ２００は、格子状パターンに配置されたアクセス線（たとえば、ワード線２１０、ディジット線２１５、およびプレート線２２０）を含んでよい。メモリセル２０５は、ワード線２１０、ディジット線２１５、および／またはプレート線２２０の交点に位置決めされてよい。ワード線２１０、ディジット線２１５、およびプレート線２２０をバイアスすること（たとえば、ワード線２１０、ディジット線２１５、またはプレート線２２０に電圧を印加すること）によって、それらの交点で単一のメモリセル２０５にアクセスすることができる。

【0054】

メモリセル２０５にアクセスすることは、行デコーダ２２５、列デコーダ２３０、およびプレートドライバ２３５を介して制御されてよい。たとえば、行デコーダ２２５は、ローカルメモリコントローラ２６５から行アドレスを受信し、受信した行アドレスに基づいてワード線２１０を活動化してよい。列デコーダ２３０は、ローカルメモリコントローラ２６５から列アドレスを受信し、受信した列アドレスに基づいてディジット線２１５を活動化する。プレートドライバ２３５は、ローカルメモリコントローラ２６５からプレートアドレスを受信することができ、受信したプレートアドレスに基づいてプレート線２２０を活動化する。たとえば、メモリダイ２００は、ＷＬ＿１からＷＬ＿Ｍと標示された複数のワード線２１０、ＤＬ＿１からＤＬ＿Ｎと標示された複数のディジット線２１５、およびＰＬ＿１からＰＬ＿Ｐと標示された複数のプレート線を含むことができ、Ｍ、Ｎ、およびＰはメモリアレイのサイズに依存する。したがって、ワード線２１０、ディジット線２１５、およびプレート線２２０、たとえば、ＷＬ＿１、ＤＬ＿３、およびＰＬ＿１を活動化することによって、それらの交点でメモリセル２０５にアクセスすることができる。

【0055】

２次元または３次元のいずれの構成においても、ワード線２１０とディジット線２１５の交点は、メモリセル２０５のアドレスと呼ばれることがある。いくつかの場合、ワード線２１０、ディジット線２１５、およびプレート線２２０の交点は、メモリセル２０５のアドレスと呼ばれることがある。１つまたは複数のメモリセル２０５は、メモリのセクションも構成することができ、メモリのセクションは、メモリセクションのアドレスまたはセクションアドレスと呼ばれることがある、セクション識別子（ＩＤ）または他のＩＤに割り当てられてよい。いくつかの場合、所与のメモリアドレス（たとえば、メモリセルアドレスおよび／またはメモリセクションアドレス）における１つまたは複数のセルは、欠陥または破損していることがある。したがって、メモリデバイスは、欠陥または破損したメモリコンポーネントを使用する代わりに情報を記憶するために使用され得る修復または冗長な（たとえば、予備）メモリセル２０５またはメモリコンポーネント（たとえば、メモリセルアドレスおよび／またはメモリセクションアドレスと関連付けられた）を含んでよい。

【0056】

メモリセル２０５は、キャパシタ２４０などの論理記憶コンポーネントと、スイッチングコンポーネント２４５とを含んでよい。キャパシタ２４０は、強誘電体キャパシタの実施例であってよい。キャパシタ２４０の第１のノードはスイッチングコンポーネント２４５と結合されてよく、キャパシタ２４０の第２のノードはプレート線２２０と結合されてよい。スイッチングコンポーネント２４５は、トランジスタまたは２つのコンポーネント間の電子通信を選択的に確立もしくは確立解除する他の任意のタイプのスイッチデバイスの実施例であってよい。

【0057】

メモリセル２０５を選択または選択解除することは、スイッチングコンポーネント２４５を活動化または非活動化することによって達成され得る。キャパシタ２４０は、スイッチングコンポーネント２４５を使用してディジット線２１５と電子通信し得る。たとえば、キャパシタ２４０は、スイッチングコンポーネント２４５が非活動化されたとき、ディジット線２１５から絶縁されることがあり、キャパシタ２４０は、スイッチングコンポーネント２４５が活動化されたとき、ディジット線２１５と結合されることがある。いくつかの場合、スイッチングコンポーネント２４５はトランジスタを含み、その動作は、電圧をトランジスタゲートに印加することによって制御されてよく、トランジスタゲートとトランジスタソースとの間の電圧差は、トランジスタの閾値電圧よりも大きいまたは小さい。いくつかの場合、スイッチングコンポーネント２４５は、ｐ型トランジスタであってもよいし、ｎ型トランジスタであってもよい。ワード線２１０は、スイッチングコンポーネント２４５のゲートと電子通信することができ、電圧がワード線２１０に印加されたことに基づいてスイッチングコンポーネント２４５を活動化／非活動化し得る。

【0058】

ディジット線２１５は、メモリセル２０５を感知コンポーネント２５０と接続する、導電線とすることができる。いくつかのアーキテクチャにおいて、メモリセル２０５は、アクセス動作の一部の間に、ディジット線２１５と選択的に結合され得る。たとえば、ワード線２１０、およびメモリセル２０５のスイッチングコンポーネント２４５は、メモリセル２０５のキャパシタ２４０をディジット線２１５と、選択されて結合および／または絶縁するように構成されてよい。いくつかのアーキテクチャにおいて、メモリセル２０５は、ディジット線２１５と電子通信する（たとえば、常時）ことがある。

【0059】

プレート線２２０は、メモリセル２０５上でアクセス動作を実行するために使用されるメモリセル２０５と電子通信する、導電線であってよい。プレート線２２０は、キャパシタ２４０のノード（たとえば、セル底部）と電子通信することがある。プレート線２２０は、メモリセル２０５のアクセス動作中にキャパシタ２４０をバイアスするためにディジット線２１５と協働するように構成されてよい。

【0060】

ワード線２１０は、メモリセル２０５上でアクセス動作を実行するために使用されるメモリセル２０５と電子通信する、導電線であってよい。いくつかのアーキテクチャにおいて、ワード線２１０は、メモリセル２０５のスイッチングコンポーネント２４５のゲートと電子通信することができ、メモリセルのスイッチングコンポーネント２４５を制御するように構成されてよい。いくつかのアーキテクチャにおいて、ワード線２１０は、メモリセル２０５のキャパシタのノードと電子通信することができ、メモリセル２０５は、スイッチングコンポーネントを含まないことがある。いくつかのアーキテクチャでは、メモリ動作の一部（たとえば、読み出し、書き込みなど）としてワード線２１０を選択するために、メモリダイ２００は、最初に、示されたメモリアドレス（たとえば、１つまたは複数のメモリセル２０５）に対応するディジット線２１５およびプレート線２２０を充電（たとえば、プリチャージ）することがあり、これに続いて、メモリダイ２００は、示されたメモリアドレスに対応するワード線２１０を充電することがある。いくつかの実施例では、ワード線２１０を充電することは、示されたメモリセル上でメモリ動作を実行するためにワード線２１０を定常状態電圧から活動化電圧にすることを伴うことがある。

【0061】

感知コンポーネント２５０は、メモリセル２０５のキャパシタ２４０上に貯蔵された状態（たとえば、分極状態または電荷）を決定し、検出された状態に基づいてメモリセル２０５の論理状態を決定するように構成され得る。メモリセル２０５によって貯蔵された電荷は、場合によっては極端に小さい可能性がある。したがって、感知コンポーネント２５０は、メモリセル２０５の信号出力を増幅するための、１つまたは複数の感知増幅器を含むことができる。感知増幅器は、読み出し動作の間に、ディジット線２１５の電荷における微細な変化を検出することができ、検出された電荷に基づいて、論理０または論理１のいずれかに対応して信号を生成することができる。

【0062】

読み出し動作中、メモリセル２０５のキャパシタ２４０は、その対応するディジット線２１５に信号を出力する（たとえば、電荷を放電する）ことができる。信号は、ディジット線２１５の電圧を変化させることができる。感知コンポーネント２５０は、ディジット線２１５上のメモリセル２０５から受信された信号を基準信号２５５（たとえば、基準電圧）と比較するように構成されてよい。感知コンポーネント２５０は、この比較に基づいて、メモリセル２０５の貯蔵された状態を決定することができる。たとえば、２値シグナリングでは、ディジット線２１５が基準信号２５５よりも高い電圧を有する場合、感知コンポーネント２５０は、メモリセル２０５の貯蔵された状態が論理１であることを決定することができ、ディジット線２１５が基準信号２５５よりも低い電圧を有する場合、感知コンポーネント２５０は、メモリセル２０５の貯蔵された状態が論理０であることを決定することができる。感知コンポーネント２５０は、信号における差を検出および増幅するための、様々なトランジスタまたは増幅器を含むことができる。

【0063】

メモリセル２０５の検出された論理状態は、感知コンポーネント２５０の出力として（たとえば、入力／出力２６０に）提供されてよく、検出された論理状態を、デバイスメモリコントローラ１５５などのメモリダイ２００を含むメモリデバイス１１０の別のコンポーネントに（たとえば、直接的に、またはローカルメモリコントローラ２６５を使用して）示してよい。場合によっては、感知コンポーネント２５０は、行デコーダ２２５、列デコーダ２３０、および／またはプレートドライバ２３５と電子通信することがある。

【0064】

ローカルメモリコントローラ２６５は、様々なコンポーネント（たとえば、行デコーダ２２５、列デコーダ２３０、プレートドライバ２３５、および感知コンポーネント２５０）を介して、メモリセル２０５の動作を制御することができる。ローカルメモリコントローラ２６５は、図１を参照して説明されるローカルメモリコントローラ１６５の実施例であってよい。場合によっては、行デコーダ２２５、列デコーダ２３０、およびプレートドライバ２３５、および感知コンポーネント２５０のうちの１つまたは複数を、ローカルメモリコントローラ２６５と共同配置することができる。ローカルメモリコントローラ２６５は、１つまたは複数のコマンドおよび／またはデータを外部メモリコントローラ１０５（または図１を参照して説明されるデバイスメモリコントローラ１５５）から受信し、このコマンドおよび／またはデータを、メモリダイ２００によって使用可能な情報に変換し、メモリダイ２００上で１つまたは複数の動作を実行し、１つまたは複数の動作を実行したことに応答してデータをメモリダイ２００から外部メモリコントローラ１０５（またはデバイスメモリコントローラ１５５）に通信するように構成されてよい。

【0065】

ローカルメモリコントローラ２６５は、ターゲットワード線２１０、ターゲットディジット線２１５、およびターゲットプレート線２２０を活動化するために、行アドレス信号、列アドレス信号、および／またはプレート線アドレス信号を生成することができる。ローカルメモリコントローラ２６５は、メモリダイ２００の動作中に使用される様々な電圧または電流を生成および制御することもできる。一般に、本明細書で考察する印加される電圧または電流の振幅、形状、または持続時間は、調節または変更可能であり、メモリダイ２００を動作する際に考察される様々な動作について、異なる可能性がある。いくつかの場合、ローカルメモリコントローラ２６５は、メモリ動作コマンド（たとえば、読み出し、書き込みなど）をメモリの１つまたは複数のセクションに送ってよく、確認または要求されたデータをメモリの１つまたは複数のセクションから受信してよい。

【0066】

いくつかの場合では、ローカルメモリコントローラ２６５は、メモリダイ２００上でプリチャージ動作を実行するように構成されることがある。プリチャージ動作は、メモリダイ２００の１つまたは複数のコンポーネントおよび／またはアクセス線を１つまたは複数の所定の電圧レベルにプリチャージすることを含んでよい。いくつかの例では、メモリセル２０５および／またはメモリダイ２００の部分は、異なるアクセス動作間にプリチャージされてよい。いくつかの例では、ディジット線２１５および／または他のコンポーネントは、読み出し動作の前にプリチャージされてよい。たとえば、ローカルメモリコントローラ２６５は、ディジット線２１５の電圧を高にし、プレート線２２０の電圧を低にすることによって、またはディジット線２１５の電圧を低にし、プレート線２２０の電圧を高にすることによって、ディジット線２１５およびプレート線２２０をプリチャージすることができる。いくつかの場合、ローカルメモリコントローラ２６５は、メモリ動作と関連付けられたワード線２１０の電圧を充電または変更する前にメモリ動作（たとえば、読み出し、書き込みなど）と関連付けられたプレート線２２０およびディジット線２１５をプリチャージすることがある。いくつかの場合、ディジット線２１５および／またはプレート線２２０をプリチャージすることは、定義された量の時間（たとえば、２０ナノ秒（ｎｓ））を要することがあり、これによって、ワード線２１０にアクセスするとき遅延がもたらされることがある。

【0067】

いくつかの場合、ローカルメモリコントローラ２６５は、メモリダイ２００の１つまたは複数のメモリセル２０５上で書き込み動作（たとえば、プログラミング動作）を実行するように構成されることがある。書き込み動作の間、メモリダイ２００のメモリセル２０５は、望ましい論理状態を記憶するようにプログラムされてよい。いくつかの場合、単一の書き込み動作の間に、複数のメモリセル２０５がプログラミングされ得る。ローカルメモリコントローラ２６５は、書き込み動作を実行するためのターゲットメモリセル２０５を識別することができる。ローカルメモリコントローラ２６５は、ターゲットメモリセル２０５と電子通信する、ターゲットワード線２１０、ターゲットディジット線２１５、および／またはターゲットプレート線２２０（たとえば、ターゲットメモリセル２０５のアドレス）を識別することができる。ローカルメモリコントローラ２６５は、ターゲットメモリセル２０５にアクセスするために、ターゲットワード線２１０、ターゲットディジット線２１５、および／またはターゲットプレート線２２０を活動化する（たとえば、ワード線２１０、ディジット線２１５、またはプレート線２２０に電圧を印加する）ことができる。ローカルメモリコントローラ２６５は、メモリセル２０５のキャパシタ２４０に特定の状態を記憶するために、書き込み動作中にディジット線２１５に特定の信号（たとえば、電圧）を、プレート線２２０に特定の信号（たとえば、電圧）を印加することができ、特定の状態は、所望の論理状態を示す。

【0068】

いくつかの場合、ローカルメモリコントローラ２６５は、メモリダイ２００の１つまたは複数のメモリセル２０５上で読み出し動作（たとえば、感知動作）を実行するように構成され得る。読み出し動作の間、メモリダイ２００のメモリセル２０５に記憶される論理状態が決定されてよい。いくつかの場合、単一の読み出し動作の間に複数のメモリセル２０５が感知され得る。ローカルメモリコントローラ２６５は、読み出し動作を実行するためのターゲットメモリセル２０５を識別することができる。ローカルメモリコントローラ２６５は、ターゲットメモリセル２０５と電子通信する、ターゲットワード線２１０、ターゲットディジット線２１５、および／またはターゲットプレート線２２０（たとえば、ターゲットメモリセル２０５のアドレス）を識別することができる。ローカルメモリコントローラ２６５は、ターゲットメモリセル２０５にアクセスするために、ターゲットワード線２１０、ターゲットディジット線２１５、および／またはターゲットプレート線２２０を活動化する（たとえば、ワード線２１０、ディジット線２１５、またはプレート線２２０に電圧を印加する）ことができる。ターゲットメモリセル２０５は、アクセス線をバイアスしたことに応答して、感知コンポーネント２５０に信号を転送することができる。感知コンポーネント２５０は、信号を増幅し得る。ローカルメモリコントローラ２６５は、感知コンポーネント２５０を発動し（たとえば、感知コンポーネントをラッチし）、それによって、メモリセル２０５から受信した信号を基準信号２５５と比較することができる。その比較に基づいて、感知コンポーネント２５０は、メモリセル２０５上に記憶される論理状態を決定することができる。ローカルメモリコントローラ２６５は、メモリセル２０５上に記憶された論理状態を、読み出し動作の一部として外部メモリコントローラ１０５（またはデバイスメモリコントローラ）に通信することができる。

【0069】

いくつかのメモリアーキテクチャでは、メモリセル２０５にアクセスすることは、メモリセル２０５に記憶される論理状態を劣化または破壊させ得る。たとえば、強誘電体メモリセル上で実行される読み出し動作は、強誘電体キャパシタに記憶される論理状態を破壊させ得る。別の実施例では、ＤＲＡＭアーキテクチャにおいて実行される読み出し動作は、ターゲットメモリセルのキャパシタを部分的または完全に放電させてよい。ローカルメモリコントローラ２６５は、メモリセルをその元の論理状態に戻すために、再書き込み動作またはリフレッシュ動作を実行することができる。ローカルメモリコントローラ２６５は、読み出し動作の後でターゲットメモリセルに論理状態を再度書き込むことができる。いくつかの場合、再書き込み動作は、読み出し動作の一部として考えられ得る。さらに、ワード線２１０などの単一のアクセス線を活動化することは、そのアクセス線と電子通信するいくつかのメモリセルに記憶される状態を乱すことがある。したがって、再書き込み動作またはリフレッシュ動作は、アクセスされていない可能性のある１つまたは複数のメモリセル上で実行され得る。

【0070】

いくつかの場合、メモリコントローラ（たとえば、ローカルメモリコントローラ２６５）は、メモリの１つまたは複数のセクション上で動作を実行することがあり、動作は、損傷したまたは欠陥のあるメモリコンポーネント（たとえば、メモリセル２０５またはメモリセクション）の読み出しまたはこれへの書き込みを示すことがある。したがって、メモリセクション内の回路は、受信されたメモリアドレスが欠陥メモリコンポーネントと関連付けられるかどうかを決定することがあり、欠陥メモリコンポーネントと関連付けられた修復コンポーネントまたは冗長なコンポーネントのためのアドレスをさらに決定することがある。いくつかの実施例では、メモリダイ２００は、修復メモリアドレスをもつマッピング関連欠陥メモリアドレスとともに構成されることがあり、修復メモリコンポーネントは、欠陥メモリコンポーネントと同じメモリセクション内に含まれてもよいし、異なるメモリセクション内に含まれてもよい。

【0071】

そのような場合、投機的選択動作モードが、損傷したコンポーネントと関連付けられた修復コンポーネントの効率的な選択を可能にするために、複数のメモリセクションにおいて－たとえば、メモリセクションまたはローカルメモリコントローラ２６５によって－可能にされることがある。投機的選択モードで動作するとき、複数のセクションは各々、メモリセクションのうちの１つまたは複数が、メモリ動作と関連付けられたメモリアドレスを受信した後、それぞれのメモリセクション内のプレート線およびディジット線を選択し得る。複数のメモリセクションは、関連付けられたメモリコンポーネントは欠陥があるかどうかを決定するために、および修復コンポーネントが、当初アドレス指定されたメモリコンポーネントと同じメモリセクション内に含まれるかどうかを決定するために、メモリアドレスを既知の欠陥メモリアドレスと比較し得る。

【0072】

いくつかの場合、既知の欠陥メモリアドレスのすべてまたは一部分およびそれぞれの修復コンポーネントへのマッピングは、メモリの各セクションにとって利用可能であることがある。他の場合、既知の欠陥メモリアドレスおよびメモリセクションのためのそれぞれの修復コンポーネントへのマッピングのみが、それぞれのメモリセクションにとって利用可能であることがある。１つの実施例では、メモリセクション内の回路（たとえば、論理回路）は、要求されたメモリアドレスと関連付けられた修復コンポーネントがメモリセクション内に含まれることを決定することがあり、他のメモリセクションに通知することがある。通知を受信した後、他のメモリセクションは、それらのメモリセクション内の選択されたアクセス線（たとえば、ディジット線）を選択解除することがある。

【0073】

一般的にＦｅＲＡＭの文脈で論じられているが、本明細書において論じられる技法は、他のタイプのメモリ技術（たとえば、ＤＲＡＭ、抵抗ＲＡＭ（ＲＲＡＭ）、相変化メモリ（ＰＣＭ）など）によって用いられてよい。いくつかの場合、他のタイプのメモリは、ＦｅＲＡＭアーキテクチャに類似して構築されてよいが、たとえば、プレート線２２０を含まないことがある（たとえば、クロスポイントアーキテクチャなどを使用することがある）。たとえば、本明細書において説明される技法は、一般的に、別のアクセス線のアサーションによってメモリセルにわたってフルアクセス電圧が印加される前に１つまたは複数のアクセス線の充電を含む任意の技術に適用可能であってよく、または、その技法では、断面修復をサポートする１つまたは複数のメモリセクションの投機的選択が有益であってよい。

【0074】

図３Ａおよび図３Ｂは、本明細書で開示される様々な実施例による、ヒステリシス曲線３００－ａおよび３００－ｂをもつ強誘電体メモリセルの非線形電気性質の例を示す。ヒステリシス曲線３００－ａおよび３００－ｂはそれぞれ、例示的な強誘電体メモリセルの書き込みプロセスおよび読み出しプロセスを示す。ヒステリシス曲線３００－ａおよび３００－ｂは、電圧差Ｖの関数として強誘電体キャパシタ（たとえば、図２を参照して説明されるキャパシタ２４０）上に貯蔵される電荷Ｑを示す。

【0075】

強誘電体材料は、自発電気分極によって特徴づけられる、すなわち、強誘電体材料は、電界がない場合に非ゼロ電気分極を維持する。例示的な強誘電体材料としては、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸鉛（ＰｂＴｉＯ３）、チタン酸ジルコン酸鉛（ＰＺＴ）、およびタンタル酸ストロンチウムビスマス（ＳＢＴ）がある。本明細書において説明される強誘電体キャパシタは、これらまたは他の強誘電体材料を含んでよい。強誘電体キャパシタ内の電気分極は、強誘電体材料の表面に実効電荷をもたらし、キャパシタ端子を通して反対の電荷を引きつける。したがって、電荷は、強誘電体材料とキャパシタ端子の境界面に貯蔵される。電気分極は、比較的長い時間にわたって、無期限にすら、外部から印加される電界がない場合に維持され得るので、電荷漏洩は、たとえば、ＤＲＡＭアレイ内で用いられるキャパシタと比較して、著しく減少し得る。これによって、リフレッシュ動作を実行する必要性が減少され得る。

【0076】

ヒステリシス曲線３００－ａおよび３００－ｂは、キャパシタの単一端子の観点から理解され得る。例として、強誘電体材料が負の分極を有する場合、正の電荷は端子に蓄積する。同様に、強誘電体材料が正の分極を有する場合、負の電荷が端子に蓄積する。さらに、ヒステリシス曲線３００－ａおよび３００－ｂにおける電圧は、キャパシタ間の電圧差を表し、指向性である。たとえば、正の電圧は、問題の端子（たとえば、セルプレート）に正の電圧を印加し、第２の端子（たとえば、セル底部）を接地（または、約ゼロボルト（０Ｖ））で維持することによって実現され得る。負の電圧は、問題の端子を接地に維持し、第２の端子に正の電圧を印加することによって印加され得る－すなわち、正の電圧は、問題の端子を負に分極させるために印加され得る。同様に、２つの正の電圧、２つの負の電圧、または正の電圧と負の電圧の任意の組み合わせが、ヒステリシス曲線３００－ａおよび３００－ｂに示される電圧差を生成するために適切なキャパシタ端子に印加されてよい。

【0077】

ヒステリシス曲線３００－ａに示されるように、強誘電体材料は、ゼロ電圧差で正の分極または負の分極を維持し、電荷状態３０５および電荷状態３１０という２つの可能な充電状態をもたらすことができる。図３Ａおよび図３Ｂの例によれば、電荷状態３０５は論理０を表し、電荷状態３１０は論理１を表す。いくつかの実施例では、それぞれの電荷状態の論理値は、メモリセルを動作させるための他の方式に対応するために逆にされてよい。

【0078】

論理０または１は、電圧を印加することによって、強誘電体材料の電気分極、したがってキャパシタ端子上の電荷を制御することにより、メモリセルに書き込まれ得る。たとえば、キャパシタ上に正の実効電圧３１５を印加することによって、電荷状態３０５－ａに到達するまで電荷蓄積がもたらされる。電圧３１５を除去すると、電荷状態３０５－ａは、ゼロ電圧で電荷状態３０５に到達するまで、パス３２０をたどる。同様に、電荷状態３１０は、負の実効電圧３２５を印加することによって書き込まれ、これは、電荷状態３１０－ａをもたらす。負の電圧３２５を除去した後、電荷状態３１０－ａは、ゼロ電圧で電荷状態３１０に到達するまで、パス３３０をたどる。電荷状態３０５－ａおよび３１０－ａは、残留分極（Ｐｒ）値すなわち外部バイアス（たとえば、電圧）を除去すると残る分極（または電荷）とも呼ばれることがある。抗電圧とは、電荷（または分極）がゼロである電圧である。

【0079】

強誘電体キャパシタの貯蔵された状態を読み出すすなわち感知するために、電圧がキャパシタにわたって印加されることがある。それに応答して、貯蔵された電荷Ｑが変化し、変化の程度は、初期電荷状態に依存する－すなわち、最終的な貯蔵電荷（Ｑ）は、電荷状態３０５－ｂまたは３１０－ｂが最初に貯蔵されるかどうかに依存する。たとえば、ヒステリシス曲線３００－ｂは、２つの可能な貯蔵される電荷状態３０５－ｂおよび３１０－ｂを示す。電圧３３５は、図２を参照して論じられるようにキャパシタ２４０にわたって印加されてよい。他の場合には、固定電圧がセルプレートに印加されることがあり、正の電圧として示されているが、電圧３３５は負であってもよい。電圧３３５に応答して、電荷状態３０５－ｂは、パス３４０をたどり得る。同様に、電荷状態３１０－ｂが最初に貯蔵された場合、電荷状態３１０－ｂは、パス３４５をたどる。電荷状態３０５－ｃおよび電荷状態３１０－ｃの最終位置は、特定の感知方式および回路を含む１つまたは複数の要因に依存する。

【0080】

いくつかの場合、最終電荷は、メモリセルに接続されたディジット線の固有容量に依存することがある。たとえば、キャパシタがディジット線に電気的に接続され、電圧３３５が印加された場合、ディジット線の電圧は、その固有容量により上昇し得る。感知コンポーネントにおいて測定される電圧は、電圧３３５に等しくないことがあり、代わりに、ディジット線の電圧に依存することがある。したがって、ヒステリシス曲線３００－ｂ上での最終電荷状態３０５－ｃおよび３１０－ｃの位置は、ディジット線の容量に依存することがあり、ロードライン分析を通じて決定され得る－すなわち、電荷状態３０５－ｃおよび３１０－ｃは、ディジット線容量に対して定められてよい。その結果、キャパシタの電圧、電圧３５０または電圧３５５は異なってよく、キャパシタの初期状態に依存してよい。

【0081】

ディジット線電圧を基準電圧と比較することによって、キャパシタの初期状態が決定され得る。ディジット線電圧は、電圧３３５とキャパシタにわたる最終電圧、電圧３５０または電圧３５５との間の差－すなわち、電圧３３５と電圧３５０との間の差または電圧３３５と電圧３５５との間の差－であってよい。基準電圧は、その大きさが、貯蔵された論理状態－すなわち、ディジット線電圧が基準電圧よりも高いか低いか－を決定するために２つの可能なディジット線電圧の２つの可能な電圧の間であるように生成されてよい。感知コンポーネントによる比較時、感知されたディジット線電圧は、基準電圧よりも高いまたは低いように決定されてよく、強誘電体メモリセルの記憶される論理値（すなわち、論理０または１）が決定されてよい。

【0082】

いくつかの場合、強誘電体メモリセルは、読み出し動作の後で初期論理状態を維持することがある。たとえば、電荷状態３０５－ｂが記憶される場合、電荷状態は、読み出し動作中に電荷状態３０５－ｃまでパス３４０をたどり得、電圧３３５を除去した後、電荷状態は、反対方向にパス３４０をたどることによって初期電荷状態３０５－ｂに戻ってよい。いくつかの場合、強誘電体メモリセルは、読み出し動作の後でその初期論理状態を失うことがある。たとえば、電荷状態３１０－ｂが記憶される場合、電荷状態は、読み出し動作中に電荷状態３０５－ｃまでパス３４５をたどり得、電圧３３５を除去した後、電荷状態は、パス３４０をたどることによって電荷状態３０５－ｂに緩和してよい。

【0083】

ヒステリシス曲線３００－ｂは、電荷状態３０５－ｂおよび電荷状態３１０－ｂを記憶するように構成されたメモリセルを読み出す実施例を示す。読み出し電圧３３５は、たとえば、図２を参照して説明されるディジット線２１５およびプレート線２２０を介した電圧差として、印加されることがある。ヒステリシス曲線３００－ｂは、読み出し電圧３３５が負の電圧差Ｖｃａｐ（たとえば、Ｖｂｏｔｔｏｍ－Ｖｐｌａｔｅが負である）場合、読み出し動作を示し得る。キャパシタにわたる負の読み出し電圧は、プレート線２２０が最初は高電圧にされ、ディジット線２１５が最初は低電圧（たとえば、接地電圧）である、「プレート高」読み出し動作と呼ばれることがある。読み出し電圧３３５は、強誘電体キャパシタ２４０にわたる負の電圧として示されているが、代替動作では、読み出し電圧は、強誘電体キャパシタ２４０にわたる正の電圧であってよく、これは、「プレート低」読み出し動作と呼ばれることがある。

【0084】

読み出し電圧３３５は、メモリセル２０５が（たとえば、図２を参照して説明されるスイッチングコンポーネント２４５を活動化することによって）選択されるとき、強誘電体キャパシタ２４０にわたって印加されてよい。読み出し電圧３３５を強誘電体キャパシタ２４０に印加するとき、電荷が、ディジット線２１５およびプレート線２２０を介して強誘電体キャパシタ２４０へとまたはこれから流れることができ、異なる電荷状態が、強誘電体キャパシタ２４０が電荷状態３０５－ａ（たとえば、論理１）であったか電荷状態３１０－ａ（たとえば、論理０）であったかに応じて生じることがある。

【0085】

いくつかの場合、メモリデバイスは、本明細書において示されるヒステリシス曲線をたどる強誘電体メモリセルを含んでよい。いくつかの実施例では、強誘電体メモリセルは、各々が１つまたは複数のメモリコンポーネント（たとえば、メモリセル）を含む、１つまたは複数のメモリセクションおよび１つまたは複数のメモリ修復セクションを構成してよい。いくつかの場合、１つのメモリセクションからの欠陥のあるまたは損傷した強誘電体メモリセルが、同じメモリセクションまたは別のメモリセクション内の強誘電体メモリセル（たとえば、強誘電体メモリセルの冗長な行）を使用して修復されることがある。いくつかの場合、メモリセクション内の論理回路は、欠陥強誘電体メモリセルをアドレス指定するメモリコマンドを受信したことに基づいて、欠陥強誘電体メモリセルを修復するために使用される強誘電体メモリセルを識別するために使用されてよい。いくつかのデバイスでは、メモリ動作（たとえば、読み出し、書き込みなど）の一部として強誘電体セルにアクセスするために、メモリデバイスは、最初に、ディジット線およびプレート線を本明細書において説明される規定の電圧に充電（たとえば、プリチャージ）し、次いで、ワード線を本明細書において説明される規定の電圧に充電することがある。いくつかの実施例では、メモリ動作に対応するディジット線、プレート線、およびワード線を充電することは、本明細書において示されるヒステリシス曲線に基づいて電圧を印加することを伴うことがある。

【0086】

図４は、本明細書で開示される実施例による、メモリデバイス内の投機的セクション選択をサポートするメモリデバイス４００の実施例を示す図である。いくつかの実施例では、メモリデバイス４００は、システム１００および／またはメモリダイ２００のいくつかの態様を実装し得る。たとえば、メモリデバイス４００は、１つまたは複数のメモリセクション４０５にわたって分割された強誘電体メモリセルまたは他のタイプのメモリセルを含んでよい。いくつかの場合、メモリデバイス４００は、１つまたは複数の修復セル（たとえば、冗長なもしくは予備のメモリセル、またはメモリセルの冗長な／予備の行）からなる１つまたは複数の修復領域４１０も含んでよく、これらは、いくつかの場合、１つまたは複数のメモリセルからなる１つまたは複数のメモリストレージ領域４１５に対応することがある。

【0087】

メモリセクション４０５は、サブセット、サブアレイ、サブ区画、１つまたは複数のサブ区画、１つまたは複数のパッチまたはユニット、メモリの１つまたは複数のバンクなどのメモリの領域を含んでよい。いくつかの場合、各メモリセクション４０５は、修復領域４１０のそれ自体の専用セット（たとえば、６４の修復のセット）を有することがある。いくつかの場合、修復領域４１０は、メモリセクション４０５内に物理的に含まれることがあり、同じメモリセクション４０５内の欠陥のある（たとえば、損なわれた、破損した、信頼できない、など）メモリコンポーネント（たとえば、メモリストレージ領域４１５内の１つまたは複数のメモリセル）を修復するために使用されることがある。メモリコンポーネントは、メモリアドレスと関連付けられてよく、メモリアドレスは、メモリセクション４０５内の１つもしくは複数のメモリセルに対応してよい、メモリセクション４０５に対応してよい、および／または別の指定されたサイズのメモリストレージに対応してよい。

【0088】

いくつかの場合、修復領域４１０は、１つまたは複数のメモリセクション４０５の間で共有され（これと関連付けられた修復のために利用可能であって）てよく、修復領域４１０のセットは、１つのメモリセクション４０５内に物理的に含まれてよく、１つまたは複数の他のメモリセクション４０５内の使用できないメモリコンポーネント（たとえば、欠陥コンポーネント）を修復するために使用されてよい。マッピングプロセスは、メモリセクション４０５内の（たとえば、メモリセクション４０５内のメモリストレージ領域４１５内の）欠陥メモリコンポーネント（たとえば、行）を識別し、各欠陥アドレスを修復領域４１０に（たとえば、修復領域４１０内の冗長なまたは予備のメモリアドレスに）マッピングするために、（たとえば、テストフェーズ中に）行われることがある。修復マッピングは、欠陥メモリコンポーネントを含むメモリセクション４０５と関連付けられたメモリコントローラまたは論理回路にプログラムされてよく、いくつかの場合、マッピングは、メモリセクション４０５内に含まれてよい。

【0089】

１つの実施例では、メモリデバイス４００は、Ｎ個のメモリセクション４０５を含んでよく、Ｎ個のセクションは、Ｎ個の修復領域４１０およびＮ個のメモリストレージ領域４１５と関連付けられてよい。たとえば、メモリデバイス４００は、メモリセクション４０５－ａ、４０５－ｂ、メモリセクション４０５－Ｎまで（たとえば、セクション＿０、セクション＿１、…、セクション＿Ｎ）を含んでよく、修復領域４１０－ａ、４１０－ｂ、修復領域４１０－Ｎまで（たとえば、修復＿０、修復＿１、…、修復＿Ｎ）を含んでよく、メモリストレージ領域４１５－ａ、４１５－ｂ、メモリストレージ領域４１５－Ｎまで（たとえば、メモリ＿０、メモリ＿１、…、メモリ＿Ｎ）を含んでよい。いくつかの場合、メモリデバイス４００は、１つのメモリセクション４０５（たとえば、メモリセクション４０５－ａ）内の欠陥メモリコンポーネント（たとえば、メモリストレージ領域４１５内の行）を、別のメモリセクション４０５（たとえば、メモリセクション４０５－ｂ）内の修復領域４１０に対応するコンポーネント（たとえば、冗長なまたは予備のメモリアドレス）と関連付けることがある。いくつかの場合、いくつかのメモリセクション４０５が、断面修復をサポートするために一緒にグループ化されることがある。たとえば、２つ以上の隣接する（連続する、直に隣接する）メモリセクションが一緒にグループ化されることがあり、隣接するメモリセクションの各々は、グループ化されたメモリセクションのいずれか１つのためのメモリアドレスが、グループ化されたメモリセクションのうちのいずれか１つまたは複数において受信されたとき、それ自体のメモリセクション内のアクセス線を投機的選択することがある。

【0090】

修復領域４１０内のコンポーネントとメモリセクション４０５にわたる欠陥コンポーネントを関連付けることによって、修復領域４１０を選択する際におけるより大きい多用性が可能にされることがあり、したがって、修復領域４１０が同じメモリセクション４０５内の欠陥コンポーネントにのみ関連付けられる方式と比較して、メモリ歩留まりが増加されることがある。たとえば、メモリデバイスは、１つのメモリセクション４０５（たとえば、メモリセクション４０５－ａ）内の修復領域４１０が完全に使用される場合ですら、そのメモリセクション４０５内の欠陥コンポーネント（たとえば、行）が修復され得るように、修復領域４１０および欠陥コンポーネントが、メモリセクション４０５にわたって関連付けられることを可能にし得る。

【0091】

いくつかの実施例では、メモリセクション４０５は、完全に修復コンポーネント専用であってよい。すなわち、メモリセクション４０５内のメモリストレージコンポーネントのすべてが、修復領域４１０として割り振られてよい。そのような場合、他のメモリセクション４０５が、それら自身のメモリセクション４０５内の修復コンポーネントおよび／または修復コンポーネントに専用のメモリセクション４０５内の修復コンポーネントを使用して欠陥メモリコンポーネントを修復してよい。また、投機的選択モードがメモリセクション４０５に対して有効にされるとき、メモリセクション４０５と、修復コンポーネントに専用のメモリセクション４０５の両方が、メモリアドレスがメモリセクションのために受信されたときに選択されることがある。

【0092】

図５は、本明細書で開示される実施例による、メモリデバイス内の投機的セクション選択をサポートするメモリ構造５００の実施例を示す。いくつかの実施例では、メモリ構造５００は、システム１００、メモリダイ２００、および／またはメモリデバイス４００のいくつかの態様を実装し得る。たとえば、メモリ構造５００は、１つまたは複数のメモリセクション５０５を含んでよく、各メモリセクション５０５は、複数の強誘電体メモリセルまたは他のタイプのメモリセルを含んでよい。いくつかの場合、メモリセクション５０５は、図４を参照して説明されるように、メモリセクション４０５の実施例であってよい。

【0093】

メモリ構造５００内の論理回路５１５は、入力論理線５１０を介して、メモリデバイスと関連付けられたメモリコントローラからメモリ動作コマンドを受信するように構成されてよい。入力論理線５１０は、導電性トレースまたはワイヤの実施例であってよい。論理回路５１５は、出力論理線５２０を介してデコーダ５２５にコマンドをさらに送ってよく、出力論理線５２０は、導電性トレースまたはワイヤの実施例であってよい。たとえば、論理回路５１５は、メモリコマンド内で指定された１つまたは複数のアクセス線を選択するためにデコーダ５２５のためのコマンドを送ってよい。いくつかの場合、論理回路５１５は、メモリコマンド内で受信されたメモリアドレスが欠陥コンポーネントに対応するかどうかを決定するように構成されてよく、任意の欠陥コンポーネントと関連付けられた修復コンポーネントのためのアドレスを決定するようにさらに構成されてよい。論理回路５１５は、上記で説明された特徴のうちの１つまたは複数を達成するために、ＮＡＮＤゲート、ＡＮＤゲートおよびＮＯＲゲートなどの論理ゲートを含んでよい。

【0094】

デコーダ５２５は、１つまたは複数のアクセス線を使用して様々なメモリ動作（たとえば、読み出し、書き込みなど）を実行するために、１つまたは複数のアクセス線に異なる電圧を印加するように構成されてよい。たとえば、デコーダ５２５は、プレート線および／またはディジット線の電圧を変化させ（たとえば、プレート線および／またはディジット線をプリチャージし）、メモリ動作のためにメモリセルにアクセスするためにワード線の電圧を変化させる（たとえば、ワード線を活動化する）ように構成されてよい。デコーダ５２５は、演算増幅器、ならびに選択解除コマンドがデコーダ５２５によって受信されたときアクセス線を非活動化または選択解除するように構成された投機的選択コンポーネントを含んでよい。

【0095】

１つまたは複数のメモリセクション５０５は、１つまたは複数のメモリセルに電子データを記憶するように構成されてよい。追加的に、メモリセクション５０５は、同じメモリセクション５０５内または異なるメモリセクション５０５内の損傷したメモリセルの機能を置き換えるために使用され得る冗長なまたは予備のメモリセル－すなわち、修復セル－とともに構成されてよい。メモリセクション５０５は、論理回路５１５および１つまたは複数のデコーダ５２５とも関連付けられてよい。いくつかの場合、メモリセクション５０５は専用修復セクションであってよく、メモリセクション５０５内のメモリセルのすべてが、別のメモリセクション５０５内に位置するメモリセルを修復するために使用されることを意味する。いくつかの場合、複数のメモリセクション５０５は、投機的選択動作と、複数のメモリセクション５０５内の欠陥メモリコンポーネントを修復するために、一緒にグループ化されてよい。たとえば、セクションは、１つのメモリセクション５０５内の欠陥メモリコンポーネントが修復されてよく、修復コンポーネントが、ペアにされた隣接するセクションにあるように、隣接するペアでグループ化されてよい。いくつかの場合、メモリセクション５０５は、１つまたは複数の専用修復セクションとグループ化またはペアにされてよい。追加的に、メモリセクション５０５は、メモリセクション５０５の第１のグループが１つまたは複数の修復メモリセクション５０５の第１の専用グループと関連付けられ得るようにグループ化されてよい。

【0096】

いくつかの実施例では、１つまたは複数のメモリセクション５０５の論理回路５１５は、セクションＩＤの形をしたメモリアドレスおよびメモリ動作（たとえば、読み出し、書き込みなど）のためにアクセスされることになる行アドレスなどの、入力論理線５１０上の信号を受信することがある。論理回路５１５は、それ自体のそれぞれのメモリセクション５０５内の欠陥行を識別し、欠陥メモリ行をそれ自体のメモリセクション５０５および／または他のメモリセクション５０５内の修復行にマッピングする修復情報（たとえば、修復マッピング）とともにプログラムされてよい。したがって、論理回路５１５は、欠陥行がメモリセクション４０５内でアクセスされることになる場合－たとえば、受信されたメモリアドレスがメモリセクション４０５の欠陥メモリアドレスにマッチングし、対応する修復行が同じメモリセクション４０５内に位置する場合－、セクションＩＤおよび修復（または冗長な）行のための行アドレスの形で出力論理線５２０を介して信号を送ることを可能にし得る。追加的または代替的に、メモリセクション４０５内の論理回路５１５は、メモリアドレスに対応するセクションＩＤおよび行アドレスを受信することがあり、メモリアドレスが有効である（または欠陥でない）ことを決定することがある－たとえば、論理回路５１５は、メモリアドレスがいかなる欠陥メモリアドレスにもマッチングしないことを決定することがある。受信されたメモリアドレスが有効であることを決定した後、論理回路５１５は、メモリセクション５０５内の出力論理線５２０上で有効なメモリアドレスを送信してよい。いずれの場合にも、アクセスされることになるメモリアドレスは、出力論理線５２０を介してデコーダ５２５に送信されてよく、メモリ動作を実行するためにアクセス線（たとえば、ディジット線）を選択するために使用されてよい。

【0097】

いくつかの場合（たとえば、メモリセクション５０５内の修復行のすべてが使用されているとき、メモリセクション５０５が、修復に専用の別個のメモリセクション５０５と関連付けられる場合など）、論理回路５１５は、－たとえば、入力論理線５１０上でメモリアドレスを受信する前に－１つまたは複数の他のメモリセクション５０５内の論理回路５１５に有効化コマンド５３０を送ることがある。有効化コマンド５３０は、－たとえば、メモリセクション５０５の受信されたメモリアドレスに対応する修復アドレスが、１つまたは複数の他のメモリセクション５０５内に位置し得るので－投機的選択動作モードを有効にするため、およびメモリセクション５０５内のメモリコンポーネントをアドレス指定するメモリコマンドが受信された後にディジット線を選択するために、１つまたは複数の他の論理回路５１５に示すことがある。次いで、１つまたは複数の他の論理回路５１５は、メモリ動作を実行するためのアクセス線（たとえば、ディジット線）を選択するために、出力論理線５２０上でデコーダ５２５にコマンドを送信することがある。

【0098】

有効化されたセクション－すなわち、選択されたアクセス線を有するセクション－内の論理回路５１５の各々は、受信されたメモリアドレスに対応する修復アドレスがそのそれぞれのセクション内に含まれるかどうかを決定することがある。たとえば、論理回路５１５は、そのそれぞれのメモリセクション５０５および／または他のメモリセクション５０５のための修復マッピングとともにプログラムされてもよいし、これにアクセスできてもよい。したがって、論理回路５１５は、メモリアドレスは欠陥があるまたは損なわれているかどうかを決定するために、および修復アドレスがそれ自体のメモリセクション５０５内または別のメモリセクション５０５内に含まれるかどうかをさらに決定するために、－たとえば、修復マッピングに基づいて－入力論理線５１０からのメモリアドレスを修復アドレスと比較することがある。所与のセクション内の論理回路５１５が、修復アドレスがそのそれぞれのメモリセクション５０５内に含まれることを決定した場合、そのメモリセクション５０５内の論理回路は、１つまたは複数の他のメモリセクション５０５内のデコーダ５２５に送られ得るコマンド５３５を生じさせることがある。コマンド５３５は、有効化コマンド５３０の結果として選択されている任意の選択されたアクセス線を選択解除するコマンドを含んでよい。さらに、修復メモリアドレスを含むメモリセクション５０５は、デコーダからの出力（たとえば、デコーダ出力５４０）を引き続き生じさせ、メモリ動作を完了するために必要とされるメモリセルに対応するアクセス線（たとえば、ワード線）を選択してよい。

【0099】

追加的または代替的に、メモリコントローラは、欠陥メモリアドレスおよび対応する修復アドレスまたは冗長なアドレスとともにプログラムされることがあり、上記で論理回路５１５によって実行されると説明された行為を実行することがある。たとえば、メモリコントローラは、投機的選択モードを有効にするために有効化コマンド５３０を送り、欠陥メモリアドレスの修復の場所を決定し、アクセス線を選択解除することを、修復コンポーネントを含まないメモリセクション５０５内のデコーダ５２５に通知するためにそれらのメモリセクション５０５内のデコーダ５２５にコマンドを送ることがある。いくつかの場合、メモリコントローラは、コントローラによって決定されるように、メモリ動作と関連付けられ得る１つまたは複数のメモリセクション５０５に入力論理線５１０を介して入力コマンド（たとえば、メモリ動作を実行するアクセスコマンド）をさらに送ることがある。たとえば、メモリコントローラは、１つまたは複数のメモリセクション５０５が、メモリアドレスまたはメモリ動作と関連付けられた修復メモリアドレスを含んでよく、入力論理線５１０を介して１つまたは複数のメモリセクション５０５のみにコマンド（たとえば、アクセスコマンド）を送ってよいことを決定することがある。追加的または代替的に、メモリコントローラは、１つのメモリセクション５０５が、メモリ動作に対応するメモリアドレス（たとえば、有効なアドレスまたは修復アドレスのどちらか）を含むことを決定することがあり、１つのメモリセクション５０５のみにコマンドを送ることがある。

【0100】

１つの実施例では、論理回路５１５－ａ（たとえば、メモリセクション５０５－ａ、またはセクション＿０に対応する）は、入力論理線５１０－ａおよび５１０－ｂ上で、それぞれ、メモリ動作（たとえば、読み出し、書き込みなど）のために使用されることになるセクションＩＤの形のメモリアドレスおよび行アドレスなどの情報を受信することがある。論理回路５１５－ａは、メモリセクション５０５－ａおよび／または他のメモリセクション５０５（たとえば、メモリセクション５０５－ｂ、またはセクション＿１）のための欠陥メモリアドレスおよび修復アドレスと関連付けられた修復情報（たとえば、修復マッピング）とともにプログラムされることがある。いくつかの場合－たとえば、受信されたメモリアドレスが欠陥メモリセルを指すとき－、論理回路５１５－ａは、受信されたメモリアドレスが欠陥メモリセルを指すことを識別した後で、それぞれセクションＩＤの形で出力論理線５２０－ａおよび５２０－ｂを介して修復アドレスおよび行アドレスを送ることがある。追加的または代替的に、論理回路５１５－ａは、セクションＩＤおよび有効なメモリアドレスに対応する行アドレス－たとえば、メモリアドレスを欠陥メモリアドレスと比較することによって決定される－を受信することがあり、したがって、有効なメモリアドレスに対応する出力論理線５２０－ａおよび５２０－ｂを介してメモリアドレスを送ることがある。出力メモリアドレスは、デコーダ５２５－ａおよび５２５－ｂそれぞれに送られることがあり、メモリ動作を実行するためのアクセス線（たとえば、ディジット線）を選択するために使用されることがある。

【0101】

いくつかの場合－たとえば、メモリセクション５０５－ａがそれ自体の修復行のうちの特定の数またはすべてを使用した場合、メモリセクション５０５が修復に専用の別個のメモリセクション５０５と関連付けられる場合、投機的選択を有効にする信号が受信される場合など－、論理回路５１５－ａは、（たとえば、１つまたは複数の他のメモリセクション５０５に送られる有効化コマンド５３０の一部として）別のメモリセクション５０５－ｂ内の論理回路５１５－ｂに有効化コマンド５３０を送ることがある。たとえば、有効化コマンド５３０は、－たとえば、メモリセクション５０５－ａの欠陥メモリアドレスがメモリセクション５０５－ｂ内の修復アドレスに対応することがあるので－投機的選択動作モードを有効にするために、およびメモリセクション５０５－ａに対してアドレス指定されたメモリコマンドを受信した後でアクセス線（たとえば、ディジット線）を投機的に選択するために、論理回路５１５－ｂをトリガすることがある。したがって、論理回路５１５－ｂは、メモリセクション５０５－ａ内のメモリセルを指す第１のメモリアドレスを受信した後でアクセス線を選択するために、それぞれ出力論理線５２０－ｃおよび５２０－ｄを介してデコーダ５２５－ｃおよび５２５－ｄに第２のコマンドを送ることがある。

【0102】

上記で説明されたように、論理回路５１５－ａおよび５１５－ｂは、欠陥メモリアドレスに対応する修復アドレスがそれぞれのメモリセクション５０５－ａおよび５０５－ｂのうちの１つに含まれるかどうかを決定することがある。１つの実施例では、論理回路５１５－ａは、欠陥メモリアドレスのための修復アドレスがメモリセクション５０５－ａに含まれることを決定することがあり、修復アドレスがメモリセクション５０５－ａに含まれるという標識を論理回路５１５－ｂに送ることがある。したがって、論理回路５１５－ａは、修復アドレスがメモリセクション５０５－ａに含まれることをデコーダ５２５－ｂに通知し、選択されたアクセス線を選択解除することをデコーダ５２５－ｃのために示す、メモリセクション５０５－ｂ内のデコーダ５２５－ｃに送られ得るコマンド５３５－ｂを生じさせることがある。したがって、デコーダ５２５－ｃは、任意の対応するアクセス線を選択解除することがあり、デコーダ５２５－ａおよび５２５－ｂは、デコーダ出力５４０－ａおよび５４０－ｂを生じさせ、修復セルに対応するアクセス線（たとえば、ワード線）を選択することによって、メモリ動作を継続することがある。

【0103】

別の実施例では、論理回路５１５－ｂは、示された欠陥アドレスのための修復アドレスがメモリセクション５０５－ｂに含まれることを決定することがあり、入力論理線５１０－ａおよび５１０－ｂを介して受信されたメモリアドレスに応答して選択されたアクセス線を選択解除するコマンドを含む、デコーダ５２５－ａに送られるコマンド５３５－ａを生じさせることがある。したがって、デコーダ５２５－ａは、任意の対応するアクセス線を選択解除することがあり、デコーダ５２５－ｃおよび５２５－ｄは、デコーダ出力５４０－ｃおよび５４０－ｄを生じさせ、修復セルに対応するアクセス線（たとえば、ワード線）を選択することによって、メモリ動作を継続することがある。

【0104】

図６は、本明細書で開示される実施例による、メモリデバイス内の投機的セクション選択をサポートするタイミング図６００の例である。いくつかの実施例では、タイミング図６００は、システム１００、メモリダイ２００、および／またはメモリデバイス４００のいくつかの態様を実装し得る。たとえば、タイミング図６００は、１つまたはメモリセクション６０５内で実施されてよく、各メモリセクション６０５は、複数の強誘電体メモリセルまたは他のタイプのメモリセルを含んでよい。

【0105】

タイミング図６００は、メモリ構造内の信号の送信を示す。活動化コマンド６１０は、メモリ構造内の１つまたは複数のメモリセクション（たとえば、メモリセクション６０５－ａおよび６０５－ｂ）への情報の複数のビットの送信を表し得る。選択動作６１５および選択解除動作６２５は、メモリセクション６０５－ａ内で－たとえば、復号回路とメモリセクション６０５－ａ内のアクセス線との間で－送信される信号を表し得る。選択動作６２０およびワード線電圧６３０はそれぞれ、メモリセクション６０５－ｂ内に含まれるコンポーネント間での信号の送信およびそれへの電圧の印加を表し得る。

【0106】

１つの実施例では、タイミング図６００は、メモリセクション６０５－ａおよび６０５－ｂ（たとえば、それぞれセクション＿０およびセクション＿１）内のメモリ動作を示すことがある。ｔ_０において、メモリセクション６０５－ａおよび６０５－ｂは、その後のメモリ動作（たとえば、読み出し、書き込みなど）に対応する活動化コマンド６１０を受信し得る。いくつかの場合、活動化コマンド６１０は、列もしくはディジット線のアドレスなどの、メモリ動作に対応するメモリアドレス、および／またはセクションＩＤを含んでよい。活動化コマンド６１０を受信した後、メモリセクション６０５－ａおよび６０５－ｂ内の回路（たとえば、論理回路）は、メモリコマンドが、対応するセクションにアドレス指定されるかどうかをチェックし得る。投機的選択モードが有効にされ、メモリコマンドが１つのセクション（たとえば、メモリセクション６０５－ａ）にアドレス指定される場合、そのセクション（たとえば、メモリセクション６０５－ａ）は、セクション内の１つまたは複数のアクセス線（たとえば、ディジット線および／またはプレート線）を選択してよく、メモリ動作がアドレス指定されないセクション（たとえば、メモリセクション６０５－ｂ）も、活動化コマンド６１０を受信した後、アドレス指定されていないセクション内の１つまたは複数のアクセス線（たとえば、ディジット線および／またはプレート線）を選択してよい。投機的選択モードが無効であり、メモリコマンドが１つのセクション（たとえば、メモリセクション６０５－ａ）にアドレス指定される場合、そのセクション（たとえば、メモリセクション６０５－ａ）は、セクション内の１つまたは複数のアクセス線（たとえば、ディジット線および／またはプレート線）を選択してよいが、メモリコマンドによりアドレス指定されないセクション（たとえば、メモリセクション６０５－ｂ）は、アドレス指定されていないセクション内のアクセス線（たとえば、ディジット線および／またはプレート線）を選択しなくてよい。

【0107】

メモリセクション６０５－ａにアドレス指定されたメモリ動作の１つの実施例では、ｔ_０において、メモリセクション６０５－ａ内の回路（たとえば、論理回路およびデコーダ）は、活動化コマンド６１０を受信したことに基づいて選択動作６１５中にアクセス線（たとえば、ディジット線）を選択させることがある。いくつかの場合、選択動作６１５は、プレート線電圧を高にさせ、ディジット線電圧を低にさせてもよいし、その逆にさせてもよい。いくつかの実施例では、ｔ_０においてまたはその前に、メモリセクション６０５－ａ内の論理回路または他の回路は、受信されたメモリコマンドがメモリセクション６０５－ａまたはメモリセクション６０５－ｂどちらかのメモリアドレスを含むときメモリセクション６０５－ｂ内のアクセス線（たとえば、修復アドレスに対応するディジット線）を選択するようにメモリセクション６０５－ｂを構成し得る投機的選択動作モードを有効にするために、メモリセクション６０５－ｂに通知することがある。いくつかの場合、投機的選択通知は、受信されたメモリアドレスのための修復アドレスがメモリセクション６０５－ａまたは６０５－ｂのどちらかに含まれ得るという決定に基づいてよい。たとえば、メモリセクション６０５－ｂにおいて投機的選択動作モードを有効にする決定は、メモリセクション６０５－ａ内のすべての修復アドレスが使用される場合、メモリセクション６０５－ａ内の閾値数の修復アドレスが使用される場合、６０５－ｂがメモリセクション６０５－ａのための専用修復である場合、信号がメモリコントローラから受信される場合などになされてよい。したがって、ｔ_０において、メモリセクション６０５－ｂ内の回路（たとえば、論理回路）は、選択動作６２０中にアクセス線を選択させることがある。ｔ_１において、選択動作６１５および６２０は、メモリセクション６０５－ａおよびメモリセクション６０５－ｂ内のコンポーネントに送信されることがある。

【0108】

いくつかの実施例では、ｔ_０において、メモリセクション６０５－ａと６０５－ｂの両方における回路（たとえば、論理回路）は、示されたメモリアドレスのための修復アドレスがそれぞれのメモリセクション６０５－ａまたは６０５－ｂに含まれるかどうかを決定し始めてよい。たとえば、メモリセクション６０５－ａおよび６０５－ｂ内の回路は、対応する修復メモリアドレスに加えて、１つまたは複数のセクション内の欠陥メモリアドレスを示す修復マッピングとともにプログラムされてもよいし、またはこれにアクセスできてもよい。したがって、メモリセクション６０５－ａおよび６０５－ｂ内の回路は、活動化コマンド６１０内で受信されたアドレスを修復アドレスと比較することがあり、受信されたアドレスが有効であるか欠陥であるかを決定することがある。メモリセクション６０５－ａまたは６０５－ｂの一方または両方が、受信されたアドレスが欠陥であることを決定する場合、メモリセクション６０５－ａまたは６０５－ｂの一方または両方は、欠陥メモリアドレスに対応する修復アドレスがそれ自体のセクションまたは他のセクション内に含まれるかどうかを決定することがある。

【0109】

１つの実施例では、ｔ_２においてまたはその前に、メモリセクション６０５－ｂ内の回路（たとえば、論理回路）は、活動化コマンド６１０内で受信されるメモリアドレスのための修復アドレスがメモリセクション６０５－ｂ内に含まれることを決定することがあり、そのようなことをメモリセクション６０５－ａに通知することがある。通知に応答して、ｔ_２において、メモリセクション６０５－ａ内の回路（たとえば、論理回路）は、メモリセクション６０５－ａ内の選択されたアクセス線のための選択解除動作６２５を開始し得るが、メモリセクション６０５－ｂ内の回路は、メモリセクション６０５－ｂ内のアクセス線の選択を維持し得る。いくつかの場合、適切な修復アドレスを決定する最大時間は、ｔ_ｒｅｐ６３５として説明されることがあるが、ｔ_ｒｅｐ６３５は、いくつかの場合、約５ｎｓから１０ｎｓであってよい。ｔ_３において、選択解除動作は処理されてよく、メモリセクション６０５－ａ内のアクセス線は選択解除されてよい－これは、アクセス線を放電することを含んでよい。ｔ_４においてまたはその前に、メモリセクション６０５－ａ内のアクセス線は、完全に選択解除または放電されてよい。追加的に、選択動作は、アクセス線が完全に選択される（たとえば、プリチャージされる）まで、メモリセクション６０５－ｂ内で継続することがある。

【0110】

ｔ_０におけるメモリ動作の開始から適切なアクセス線が完全に充電されるまでの合計時間は、ｔ_{ｃｈａｒｇｅ}として表されてよく、これは、いくつかの場合、約２０ｎｓであってよい。いくつかの場合、アクセス線は、アクセス線上の電圧が、メモリセルにわたって好ましい電圧を印加することと関連付けられたしきい電圧に到達するとき、完全に充電される。ｔ_４において、メモリセクション６０５－ｂ内のアクセス線は完全に充電されてよく、メモリセクション６０５－ａ内のアクセス線は完全に選択解除または放電されてよい。したがって、メモリセクション６０５－ｂ内の回路は、ワード線電圧６３０（たとえば、メモリ動作において示されるメモリアドレスに対応する）を初期電圧Ｖ_０から活動化電圧Ｖ_Ａに変化させ得る。ワード線がメモリセクション６０５－ｂ内で活動化された後、アクセス電圧が、メモリセクション６０５－ｂ内の１つまたは複数の修復セルにわたって印加され、修復セルをそれぞれのアクセス線（たとえば、ディジット線）上に放電させることがある。次いで、アクセス線（たとえば、ディジット線）上で結果として生じる電圧が感知されてよく、メモリセルに記憶される情報が、－たとえば、メモリコントローラによって－読み出されてよい。

【0111】

タイミング図６００に示されるように、ｔ_ｒｅｐはｔ_{ｃｈａｒｇｅ}よりも小さくてよい。したがって、修復アドレスは、アクセス線が充電している間、決定され、待ち時間の減少を可能にし得る。たとえば、メモリセクション６０５－ａと６０５－ｂの両方におけるディジット線を投機的に選択することおよびアクセス線が充電している間に行冗長化場所を同時に決定することは、そのような動作を順次実行することによって招かれ得る待ち時間を減少させることがある。

【0112】

図７は、本明細書で開示される実施例による、メモリデバイス内の投機的セクション選択をサポートするプロセスフロー７００の例を示す。いくつかの実施例では、プロセスフロー７００は、システム１００、メモリダイ２００、メモリデバイス４００、メモリ構造５００、および／またはタイミング図６００の態様を実装し得る。

【0113】

いくつかの場合、デバイスメモリコントローラ１５５－ａは、１つのメモリセクションにアドレス指定されたメモリコマンド（たとえば、活動化、読み出し、書き込みなど）を送信することがあり、１つまたは複数のメモリセクション（たとえば、セクション＿０およびセクション＿１）は、メモリコマンドを受信したことに基づいて各セクション内のアクセス線を投機的に選択することがある。次いで、両方のメモリセクションは、受信されたメモリアドレスが欠陥メモリセルを示すかどうかを決定してよい。受信されたメモリアドレスが欠陥メモリセルを示すことを識別するメモリセクションは、欠陥メモリセルのための修復セルを含んでよい。したがって、メモリアドレスが欠陥メモリセルを示すことを識別するメモリセクションは、メモリセクションを識別する際に修復セルが位置することを他のメモリセクションに通知してよく、他のメモリセクションがそのアクセス線を選択解除してよい。次いで、修復セルを含むメモリセクションは、修復セルにアクセスしてよい。２つのセクションがプロセスフロー７００に示されているが、そのような手順は、メモリの３つ以上のセクションにわたって行われてよいことが理解されるべきである。

【0114】

プロセスフロー７００の以下の説明では、デバイスメモリコントローラ１５５－ａと、第１のセクション７０５－ａ（すなわち「セクション＿０」）と、第２のセクション７０５－ｂ（すなわち「セクション＿１」）との間の動作は、示される順序とは異なる順序で送信されてよく、または、デバイスメモリコントローラ１５５－ａ、セクション＿０、およびセクション＿１によって実行される動作は、異なる順序で、または異なる時間に、実行されてよい。また、いくつかの動作がプロセスフロー７００から省略されてもよいし、他の動作（たとえば、図４～図６または図８～図１０において説明される動作）がプロセスフロー７００に追加されてもよい。プロセスフロー７００のいくつかの動作を実行するデバイスメモリコントローラ１５５－ａ、セクション＿０、およびセクション＿１が示されているが、任意の回路が、示される動作を実行してよいことが理解されるべきである。

【0115】

７１０では、いくつかの場合、第１のセクション７０５－ａ内の回路（たとえば、論理回路）は、第１のセクション７０５－ａ内の修復セルのすべてが使用される－すなわち、修復セルのすべてが対応する欠陥メモリセルのための電子データを記憶するようにプログラムされている－ことを決定し得る。いくつかの場合、第１のセクション７０５－ａ内の修復アドレスのすべてが、－たとえば、ヒューズ負荷手順を使用して前回の修復がなされたことを調べることによって－テストフェーズ中に使用されていることが決定されることがある。１つの実施例では、欠陥メモリセルは、テストプロセス中に識別されることがあり、第１のセクション７０５－ａ内の利用可能な修復セルにマッピングされることがある。いくつかの場合、テストフェーズは、－たとえば、第１のセクション７０５－ａ内のすべての修復アドレスが使用される場合－第１のセクション７０５－ａ内の欠陥メモリセルを第２のセクション７０５－ｂなどの別のセクション内の修復セルにマッピングすることも含むことがある。テストフェーズは、第１のセクション７０５－ａ内の修復セルのすべてまたはいくつかが（たとえば、ヒューズを飛ばすことによって）欠陥セルを修復するために使用されているという情報とともに第１のセクション７０５－ａをプログラムすることも含んでよい。テストフェーズでは、第１のセクション７０５－ａ内の各メモリセルおよび／またはメモリセルの行は、データが－たとえば、各メモリセルまたはメモリセルのグループにデータを記憶して読み出すことによって－それらのメモリセルに適切に記憶されることを保証するためにテストされることがある。

【0116】

７１５では、第１のセクション７０５－ａおよび／または第２のセクション７０５－ｂは、第１のセクション７０５－ａまたは第２のセクション７０５－ｂのどちらかのためのメモリアドレスを受信したことに応答してどのセクションがアクセスされるかを決定する前に両方のセクション内のアクセス線が選択され得る投機的選択動作モードを有効にし得る。追加的または代替的に、デバイスメモリコントローラ１５５－ａは、セクション７０５－ａおよび７０５－ｂ内で投機的選択動作モードを有効にしてよい。いくつかの場合、第１のセクション７０５－ａおよび／または第２のセクション７０５－ｂは、第１のセクション７０５－ａが、第１のセクション７０５－ａ内に位置する修復のすべてが使用されていることを決定したことに基づいて、投機的選択動作モードを有効にすることがある。他の場合には、第１のセクション７０５－ａおよび／または第２のセクション７０５－ｂは、投機的選択のための別の要件が満たされたことを決定したことに基づいて投機的選択動作モードを有効にすることがある。たとえば、投機的選択は、第１のセクション７０５－ａ内の閾値数の修復アドレスが使用される場合、７０５－ｂが第１のセクション７０５－ａのための専用修復である場合、信号がメモリコントローラから受信される場合などに、有効にされることがある。

【0117】

７２０では、デバイスメモリコントローラ１５５－ａは、セクション７０５－ａおよび７０５－ｂに１つまたは複数のメモリコマンドを送り、アクセスされることになる１つまたは複数のメモリアドレスを指定し得る。いくつかの場合、１つまたは複数のメモリコマンドとしては、活動化コマンド、読み出しコマンド、書き込みコマンド、および／またはプリチャージコマンドがある。１つまたは複数のメモリコマンドに含まれるメモリアドレスは、１つまたは複数のメモリセルを参照してよく、１つまたは複数のメモリコマンドに含まれるメモリアドレスは、メモリのセクションを参照してよく、または、この両方である。

【0118】

７２５では、第１のセクション７０５－ａ内の回路（たとえば、論理回路およびデコーダ）は、第１のセクション７０５－ａにアドレス指定されたメモリコマンドを受信したことに応答して、第１のセクション７０５－ａを選択／充電し得る－たとえば、第１のセクション７０５－ａは、第１のセクション７０５－ａ内の１つまたは複数のディジット線を充電し得る。次いで、第１のセクション７０５－ａは、メモリアドレスが有効なアドレスと関連付けられるかまたは第１のセクション７０５－ａ内の欠陥アドレスと関連付けられるかを検証するためにメモリコマンド内で受信されるメモリアドレスをチェックし得る。たとえば、第１のセクション７０５－ａ内の回路は、コマンドからのメモリアドレスを既知の欠陥メモリアドレスと比較し得る。いくつかの場合、第１のセクション７０５－ａは、メモリアドレスを、第１のセクション７０５－ａの修復アドレスに対応する欠陥メモリアドレスのみと比較することがある。他の場合には、第１のセクション７０５－ａは、メモリアドレスを、セクション７０５－ａおよび７０５－ｂの修復アドレスに対応する欠陥メモリアドレスと比較することがある。メモリアドレスが有効である－すなわち、機能メモリセルをアドレス指定する－場合、第１のセクション７０５－ａ内の回路は、メモリコマンドに従って受信されたメモリアドレスによってアドレス指定されるメモリセルにアクセスしてよい。

【0119】

同様に、７３０では、第２のセクション７０５－ｂ内の回路（たとえば、論理回路およびデコーダ）は、第１のセクション７０５－ａにアドレス指定されたメモリコマンドを受信したことに応答して、または第１のセクション７０５－ａから信号を受信したことに応答して、第２のセクション７０５－ｂを選択／充電－たとえば、第２のセクション７０５－ｂ内の１つまたは複数のディジット線を充電－し得る。次いで、第２のセクション７０５－ｂは、メモリアドレスが有効なメモリアドレスであるかどうかおよび／または第２のセクション７０５－ｂ内の修復アドレスと関連付けられるかどうかを検証するためにメモリコマンドからのアドレスをチェックし得る。たとえば、第２のセクション７０５－ｂ内の回路は、コマンドからのメモリアドレスを既知の欠陥メモリアドレスと比較し得る。いくつかの場合、第２のセクション７０５－ｂは、メモリアドレスを、第２のセクション７０５－ｂの修復アドレスに対応する欠陥メモリアドレスのみと比較することがある。他の場合には、第２のセクション７０５－ｂは、メモリアドレスを、第１のセクション７０５－ａおよび７０５－ｂの修復アドレスに対応する欠陥メモリアドレスと比較することがある。そのような場合、第２のセクション７０５－ｂが、－たとえば、受信されたメモリアドレスを既知の第１のセクション７０５－ａまたは第２のセクション７０５－ｂの欠陥メモリアドレスとマッチングするのに失敗することによって－メモリアドレスが有効であることを決定した場合、第２のセクション７０５－ｂ内の回路は、第２のセクション７０５－ｂを放電してよい－たとえば、第２のセクション７０５－ｂ内の１つまたは複数のディジット線を放電してよい。

【0120】

７３５では、第１のセクション７０５－ａ内の回路（たとえば、論理回路）は、－たとえば、メモリアドレスを既知の欠陥メモリアドレスとマッチングした後－メモリコマンドと関連付けられたメモリアドレスは欠陥があるまたは破損していることを決定し得、－たとえば、欠陥メモリアドレスと対応する修復アドレスとの間のマッピングを識別することによって－修復アドレスが第１のセクション７０５－ａ内にあることをさらに決定し得る。したがって、７４０では、第１のセクション７０５－ａ内の回路は、第２のセクション７０５－ｂに修復アドレス場所を示し得る－たとえば、第１のセクション７０５－ａは、修復アドレスが第１のセクション７０５－ａ内に位置することを示し得る。

【0121】

したがって、７４５では、第１のセクション７０５－ａ内の回路（たとえば、論理回路）は、識別された修復アドレスに対応する第１のセクション７０５－ａ内の修復セルを識別してよく、および７５５では、第１のセクション７０５－ａ内の回路は、修復セルに対応するワード線を活動化し得る。いくつかの場合、第１のセクション７０５－ａ内の回路は、メモリコマンドからのメモリアドレスは欠陥であることを（たとえば、７３５の一部として）決定するとき、修復セルを識別することがある。ワード線が活動化された後、アクセス電圧が、１つまたは複数の修復セルにわたって印加され、修復セルをそれぞれのアクセス線（たとえば、ディジット線）上に放電させることがある。次いで、アクセス線（たとえば、ディジット線）上で結果として生じる電圧が感知されてよく、メモリセルに記憶される情報が、－たとえば、ローカルメモリコントローラによって－読み出されてよい。

【0122】

７５０では、第２のセクション７０５－ｂ内の回路（たとえば、論理回路およびデコーダ）は、修復場所の標識に応答して、第２のセクション７０５－ｂを選択解除し得る－これは、印加電圧を除去することおよび／または第２のセクション７０５－ｂ内の１つもしくは複数の充電されたディジット線を放電することを伴ってよい。すなわち、第２のセクション７０５－ｂ内の任意の充電されたアクセス線は、受信されたメモリアドレスに対応する修復セルが第１のセクション７０５－ａ内に位置することを決定したことに基づいて選択解除され得る。

【0123】

７６０では、第１のセクション７０５－ａは、メモリコマンドに示されるように、要求されたデータをデバイスメモリコントローラ１５５－ａに送り得る。たとえば、修復セルのアクセス線（たとえば、ディジット線）上に放電された電圧が感知されることがあり、結果として生じるデータは、デバイスメモリコントローラ１５５－ａに送られることがある。

【0124】

図８は、本明細書で開示される実施例による、メモリデバイス内の投機的セクション選択をサポートするプロセスフロー８００の例を示す。いくつかの実施例では、プロセスフロー８００は、システム１００、メモリダイ２００、メモリデバイス４００、メモリ構造５００、および／またはタイミング図６００の態様を実装し得る。

【0125】

いくつかの場合、メモリコントローラは、メモリコマンド（たとえば、読み出し、書き込みなど）を実行してよく、１つまたは複数のメモリセクション（たとえば、セクション＿０およびセクション＿１）は、メモリコマンドに応答し、各セクション内のアクセス線を投機的に選択してよい。次いで、両方のメモリセクションは、受信されたメモリアドレスが欠陥メモリセルを示すかどうかを決定してよい。受信されたメモリアドレスが欠陥メモリセルを示すことを識別するメモリセクションは、欠陥メモリセルのための修復セルを含んでよい。したがって、メモリアドレスが欠陥メモリセルを示すことを識別するメモリセクションは、メモリセクションを識別する際に修復セルが位置することを他のメモリセクションに通知してよく、他のメモリセクションがそのアクセス線を選択解除してよい。次いで、修復セルを含むメモリセクションは、修復セルにアクセスし得る。２つのセクションがプロセスフロー８００に示されているが、そのような手順は、メモリの３つ以上のセクションにわたって行われてよいことが理解されるべきである。

【0126】

プロセスフロー８００の以下の説明では、デバイスメモリコントローラ１５５－ｂと、第１のセクション８０５－ａ（すなわち「セクション＿０」）と、第２のセクション８０５－ｂ（すなわち「セクション＿１」）との間の動作は、示される順序とは異なる順序で送信されてよく、または、デバイスメモリコントローラ１５５－ｂ、セクション＿０、およびセクション＿１によって実行される動作は、異なる順序で、または異なる時間に、実行されてよい。いくつかの動作がプロセスフロー８００から外されてもよいし、他の動作がプロセスフロー８００に追加されてもよい。プロセスフロー８００のいくつかの動作を実行するデバイスメモリコントローラ１５５－ｂ、セクション＿０、およびセクション＿１が示されているが、任意の回路が、示される動作を実行してよいことが理解されるべきである。

【0127】

８１０では、いくつかの場合、第１のセクション８０５－ａ内の回路（たとえば、論理回路）は、第１のセクション８０５－ａ内の修復セルのすべてが使用される－すなわち、修復セルのすべてが対応する欠陥メモリセルのための電子データを記憶するようにプログラムされている－ことを決定し得る。いくつかの場合、第１のセクション８０５－ａ内の修復アドレスのすべてが、ヒューズ負荷手順を使用して前回の修復がなされたことを調べることなどによって、テストフェーズ中に使用されていることが決定されることがある。１つの実施例では、欠陥メモリセルは、テストプロセス中に識別されてよく、第１のセクション８０５－ａ内の利用可能な修復セルにマッピングされてよい。第１のセクション８０５－ａ内のすべての修復アドレスが使用される場合、テストフェーズは、第１のセクション８０５－ａ内の欠陥メモリセルを別のセクション（たとえば、第２のセクション８０５－ｂ）内の修復セルにマッピングすることも含んでよい。テストフェーズは、第１のセクション８０５－ａ内の修復セルのすべてまたはいくつかが（たとえば、ヒューズを飛ばすことによって）欠陥セルを修復するために使用されているという情報とともに第１のセクション８０５－ａをプログラムすることも含んでよい。テストフェーズでは、第１のセクション８０５－ａ内の各メモリセルおよび／またはメモリセルの行は、データがそれらのメモリセルに適切に記憶されることを保証するためにテストされることがある。

【0128】

８１５では、第１のセクション８０５－ａおよび／または第２のセクション８０５－ｂは、メモリアドレスを受信したことに応答してどのセクションがアクセスされるかを決定する前に両方のセクション内のアクセス線が選択され得る投機的選択動作モードを有効にし得る。追加的または代替的に、デバイスメモリコントローラ１５５－ａは、セクション８０５－ａおよび８０５－ｂ内で投機的選択動作モードを有効にしてよい。いくつかの場合、第１のセクション８０５－ａおよび／または第２のセクション８０５－ｂは、第１のセクション８０５－ａが、第１のセクション８０５－ａ内に位置する修復のすべてが使用されていることを決定したことに基づいて、投機的選択動作モードを有効にしてよい。他の場合には、第１のセクション８０５－ａおよび／または第２のセクション８０５－ｂは、投機的選択のための別の要件が満たされることを決定したことに基づいて、投機的選択動作モードを有効にしてよい。たとえば、投機的選択は、第１のセクション８０５－ａ内の閾値数の修復アドレスが使用される場合、８０５－ｂが第１のセクション８０５－ａのための専用修復である場合、信号がメモリコントローラから受信された場合などに、有効にされてよい。

【0129】

８２０では、デバイスメモリコントローラ１５５－ｂは、セクション８０５－ａおよび８０５－ｂに１つまたは複数のメモリコマンドを送り、アクセスされることになる１つまたは複数のメモリアドレスを指定し得る。いくつかの場合、１つまたは複数のメモリコマンドとしては、活動化コマンド、読み出しコマンド、書き込みコマンド、および／またはプリチャージコマンドがある。いくつかの場合、メモリアドレスは、１つまたは複数のメモリセルを参照してよく、他の場合には、メモリアドレスは、メモリのセクションを参照してよい。

【0130】

８２５では、第１のセクション８０５－ａ内の回路（たとえば、論理回路およびデコーダ）は、第１のセクション８０５－ａにアドレス指定されたメモリコマンドを受信したことに応答して、第１のセクション８０５－ａを選択／充電し得る－たとえば、第１のセクション８０５－ａは、第１のセクション８０５－ａ内の１つまたは複数のディジット線を充電し得る。次いで、第１のセクション８０５－ａは、メモリアドレスが有効なアドレスと関連付けられるかまたは第１のセクション８０５－ａ内の欠陥アドレスと関連付けられるかを検証するためにメモリコマンド内で受信されるメモリアドレスをチェックし得る。たとえば、第１のセクション８０５－ａ内の回路は、コマンドからのメモリアドレスを既知の欠陥メモリアドレスと比較し得る。いくつかの場合、第１のセクション８０５－ａは、メモリアドレスを、第１のセクション８０５－ａの修復アドレスに対応する欠陥メモリアドレスのみと比較することがある。他の場合には、第１のセクション８０５－ａは、メモリアドレスを、セクション８０５－ａおよび８０５－ｂの修復アドレスに対応する欠陥メモリアドレスと比較することがある。メモリアドレスが有効である－すなわち、機能メモリセルをアドレス指定する－場合、第１のセクション８０５－ａ内の回路は、メモリコマンドに従って受信されたメモリアドレスによってアドレス指定されるメモリセルにアクセスしてよい。

【0131】

同様に、８３０では、第２のセクション８０５－ｂ内の回路（たとえば、論理回路およびデコーダ）は、第１のセクション８０５－ａにアドレス指定されたメモリコマンドを受信したことに応答して、または第１のセクション８０５－ａから信号を受信したことに応答して、第２のセクション８０５－ｂを選択／充電－たとえば、第２のセクション８０５－ｂ内の１つまたは複数のディジット線を充電－し得る。次いで、第２のセクション８０５－ｂは、メモリアドレスが有効なメモリアドレスであるかどうかおよび／または第２のセクション８０５－ｂ内の修復アドレスと関連付けられるかどうかを検証するためにメモリコマンドからのアドレスをチェックし得る。たとえば、第２のセクション８０５－ｂ内の回路は、コマンドからのメモリアドレスを既知の欠陥メモリアドレスと比較し得る。いくつかの場合、第２のセクション８０５－ｂは、メモリアドレスを、第２のセクション８０５－ｂの修復アドレスに対応する欠陥メモリアドレスのみと比較することがある。他の場合には、第２のセクション８０５－ｂは、メモリアドレスを、第１のセクション８０５－ａおよび８０５－ｂの修復アドレスに対応する欠陥メモリアドレスと比較することがある。そのような場合、第２のセクション８０５－ｂが、－たとえば、受信されたメモリアドレスを既知の第１のセクション８０５－ａまたは第２のセクション８０５－ｂの欠陥メモリアドレスとマッチングするのに失敗することによって－メモリアドレスが有効であることを決定した場合、第２のセクション８０５－ｂ内の回路は、第２のセクション８０５－ｂを放電してよい－たとえば、第２のセクション８０５－ｂ内の１つまたは複数のディジット線を放電してよい。

【0132】

８３５では、第２のセクション８０５－ｂ内の回路（たとえば、論理回路）は、－たとえば、メモリアドレスを既知の欠陥メモリアドレスと比較することによって－メモリコマンドと関連付けられたメモリアドレスは欠陥があるまたは破損していることを決定し得、－たとえば、欠陥メモリアドレスと対応する修復アドレスを識別することによって－修復アドレスが第２のセクション８０５－ｂ内にあることをさらに決定し得る。したがって、８４０では、第２のセクション８０５－ｂ内の回路は、第１のセクション８０５－ａに修復アドレス場所を示し得る－たとえば、修復アドレスが第２のセクション８０５－ｂ内に位置することを示し得る。

【0133】

したがって、８４５では、第２のセクション８０５－ｂ内の回路（たとえば、論理回路）は、メモリコマンドからのメモリアドレスに対応する第２のセクション８０５－ｂ内の修復セルを識別してよく、および８５０では、修復セルに対応するワード線を活動化してよい。いくつかの場合、第２のセクション８０５－ｂ内の回路は、メモリコマンドからのメモリアドレスは欠陥であることを（たとえば、８３５の一部として）決定するとき、修復セルを識別することがある。ワード線が活動化された後、アクセス電圧が、１つまたは複数の修復セルにわたって印加され、修復セルをそれぞれのアクセス線（たとえば、ディジット線）上に放電させることがある。次いで、アクセス線（たとえば、ディジット線）上で結果として生じる電圧が感知されてよく、メモリセルに記憶される情報が、－たとえば、メモリコントローラによって－読み出されてよい。

【0134】

８５５では、第１のセクション８０５－ａ内の回路（たとえば、論理回路およびデコーダ）は、修復アドレス場所の標識に応答して、第１のセクション８０５－ａを選択解除（たとえば、第１のセクション８０５－ａ内の１つまたは複数の充電されたディジット線を選択解除）することを伴ってよい。

【0135】

８６０では、第２のセクション８０５－ｂは、メモリコマンドに示されるように、要求されたデータをデバイスメモリコントローラ１５５－ｂに送り得る。たとえば、修復セルのアクセス線（たとえば、ディジット線）上に放電された電圧が感知されることがあり、結果として生じるデータは、デバイスメモリコントローラ１５５－ｂに送られることがある。

【0136】

図９は、本明細書で開示される実施例による、メモリデバイス内の投機的セクション選択をサポートするプロセスフロー９００の例を示す。いくつかの実施例では、プロセスフロー９００は、システム１００、メモリダイ２００、メモリデバイス４００、メモリ構造５００、および／またはタイミング図６００の態様を実装し得る。

【0137】

いくつかの場合、メモリコントローラは、メモリコマンド（たとえば、読み出し、書き込みなど）を実行してよく、１つまたは複数のメモリセクション（たとえば、セクション＿０およびセクション＿１）は、メモリコマンドに応答し、各セクション内のアクセス線を投機的に選択してよい。次いで、両方のメモリセクションは、受信されたメモリアドレスが欠陥メモリセルを示すかどうかを決定してよい。メモリアドレスが欠陥メモリセルを示すことを決定した後、両方のメモリセクションは、どのメモリセクションが修復セルを含むかを識別してよく、修復セルを含まないメモリセクションは、そのアクセス線を選択解除してよい。次いで、修復セルを含むメモリセクションは、修復セルにアクセスしてよい。２つのセクションがプロセスフロー９００に示されているが、そのような手順は、メモリの３つ以上のセクションにわたって行われてよいことが理解されるべきである。

【0138】

プロセスフロー９００の以下の説明では、デバイスメモリコントローラ１５５－ｃと、第１のセクション９０５－ａ（すなわち「セクション＿０」）と、第２のセクション９０５－ｂ（すなわち「セクション＿１」）との間の動作は、示される順序とは異なる順序で送信されてよく、または、デバイスメモリコントローラ１５５－ｃ、セクション＿０、およびセクション＿１によって実行される動作は、異なる順序で、または異なる時間に、実行されてよい。いくつかの動作がプロセスフロー９００から外されてもよいし、他の動作がプロセスフロー９００に追加されてもよい。プロセスフロー９００のいくつかの動作を実行するデバイスメモリコントローラ１５５－ｃ、セクション＿０、およびセクション＿１が示されているが、任意の回路が、示される動作を実行してよいことが理解されるべきである。

【0139】

９１０では、いくつかの場合、第１のセクション９０５－ａ内の回路（たとえば、論理回路）は、第１のセクション９０５－ａ内の修復セルのすべてが使用される－すなわち、修復セルのすべてが対応する欠陥メモリセルのための電子データを記憶するようにプログラムされている－ことを決定し得る。いくつかの場合、第１のセクション９０５－ａ内の修復アドレスのすべてが、ヒューズ負荷手順を使用して前回の修復がなされたことを調べることなどによって、テストフェーズ中に使用されていることが決定されることがある。１つの実施例では、欠陥メモリセルは、テストプロセス中に識別されてよく、第１のセクション９０５－ａ内の利用可能な修復セルにマッピングされてよい。第１のセクション９０５－ａ内のすべての修復アドレスが使用される場合、テストフェーズは、第１のセクション９０５－ａ内の欠陥メモリセルを別のセクション（たとえば、第２のセクション９０５－ｂ）内の修復セルにマッピングすることも含んでよい。テストフェーズは、第１のセクション９０５－ａ内の修復セルのすべてまたはいくつかが（たとえば、ヒューズを飛ばすことによって）欠陥セルを修復するために使用されているという情報とともに第１のセクション９０５－ａをプログラムすることも含んでよい。テストフェーズでは、第１のセクション９０５－ａ内の各メモリセルおよび／またはメモリセルの行は、データがそれらのメモリセルに適切に記憶されることを保証するためにテストされることがある。

【0140】

９１５では、第１のセクション９０５－ａおよび／または第２のセクション９０５－ｂは、メモリアドレスを受信したことに応答してどのセクションがアクセスされるかを決定する前に両方のセクション内のアクセス線が選択され得る投機的選択動作モードを有効にし得る。追加的または代替的に、デバイスメモリコントローラ１５５－ａは、セクション９０５－ａおよび９０５－ｂ内で投機的選択動作モードを有効にしてよい。いくつかの場合、第１のセクション９０５－ａおよび／または第２のセクション９０５－ｂは、第１のセクション９０５－ａが、第１のセクション９０５－ａ内に位置する修復のすべてが使用されていることを決定したことに基づいて、投機的選択動作モードを有効にしてよい。他の場合には、第１のセクション９０５－ａおよび／または第２のセクション９０５－ｂは、投機的選択のための別の要件が満たされることを決定したことに基づいて、投機的選択動作モードを有効にしてよい。たとえば、投機的選択は、第１のセクション９０５－ａ内の閾値数の修復アドレスが使用される場合、９０５－ｂが第１のセクション９０５－ａのための専用修復である場合、信号がメモリコントローラから受信された場合などに、有効にされてよい。

【0141】

９２０では、デバイスメモリコントローラ１５５－ｃは、セクション９０５－ａおよび９０５－ｂに１つまたは複数のメモリコマンドを送り、アクセスされることになる１つまたは複数のメモリアドレスを指定し得る。いくつかの場合、１つまたは複数のメモリコマンドとしては、活動化コマンド、読み出しコマンド、書き込みコマンド、および／またはプリチャージコマンドがある。いくつかの場合、メモリアドレスは、１つまたは複数のメモリセルを参照してよく、他の場合には、メモリアドレスは、メモリのセクションを参照してよい。

【0142】

９２５では、第１のセクション９０５－ａ内の回路（たとえば、論理回路およびデコーダ）は、第１のセクション９０５－ａにアドレス指定されたメモリコマンドを受信したことに応答して、第１のセクション９０５－ａを選択／充電し得る－たとえば、第１のセクション９０５－ａは、第１のセクション９０５－ａ内の１つまたは複数のディジット線を充電し得る。次いで、第１のセクション９０５－ａは、メモリアドレスが有効なアドレスと関連付けられるかまたは第１のセクション９０５－ａ内の欠陥アドレスと関連付けられるかを検証するためにメモリコマンド内で受信されるメモリアドレスをチェックし得る。たとえば、第１のセクション９０５－ａ内の回路は、コマンドからのメモリアドレスを既知の欠陥メモリアドレスと比較し得る。いくつかの場合、第１のセクション９０５－ａは、メモリアドレスを、第１のセクション９０５－ａの修復アドレスに対応する欠陥メモリアドレスのみと比較することがある。他の場合には、第１のセクション９０５－ａは、メモリアドレスを、セクション９０５－ａおよび９０５－ｂの修復アドレスに対応する欠陥メモリアドレスと比較することがある。メモリアドレスが有効である－すなわち、機能メモリセルをアドレス指定する－場合、第１のセクション９０５－ａ内の回路は、メモリコマンドに従って受信されたメモリアドレスによってアドレス指定されるメモリセルにアクセスしてよい。

【0143】

同様に、９３０では、第２のセクション９０５－ｂ内の回路（たとえば、論理回路およびデコーダ）は、第１のセクション９０５－ａにアドレス指定されたメモリコマンドを受信したことに応答して、または第１のセクション９０５－ａから信号を受信したことに応答して、第２のセクション９０５－ｂを選択／充電－たとえば、第２のセクション９０５－ｂ内の１つまたは複数のディジット線を充電－し得る。次いで、第２のセクション９０５－ｂは、メモリアドレスが有効なメモリアドレスであるかどうかおよび／または第２のセクション９０５－ｂ内の修復アドレスと関連付けられるかどうかを検証するためにメモリコマンドからのアドレスをチェックし得る。たとえば、第２のセクション９０５－ｂ内の回路は、コマンドからのメモリアドレスを既知の欠陥メモリアドレスと比較し得る。いくつかの場合、第２のセクション９０５－ｂは、メモリアドレスを、第２のセクション９０５－ｂの修復アドレスに対応する欠陥メモリアドレスのみと比較することがある。他の場合には、第２のセクション９０５－ｂは、メモリアドレスを、第１のセクション９０５－ａおよび９０５－ｂの修復アドレスに対応する欠陥メモリアドレスと比較することがある。そのような場合、第２のセクション９０５－ｂが、－たとえば、受信されたメモリアドレスを既知の第１のセクション９０５－ａまたは第２のセクション９０５－ｂの欠陥メモリアドレスとマッチングするのに失敗することによって－メモリアドレスが有効であることを決定した場合、第２のセクション９０５－ｂ内の回路は、第２のセクション９０５－ｂを放電してよい－たとえば、第２のセクション９０５－ｂ内の１つまたは複数のディジット線を放電してよい。

【0144】

９３５では、第１のセクション９０５－ａ内の回路（たとえば、論理回路）は、－たとえば、メモリアドレスを第１のセクション９０５－ａおよび第２のセクション９０５－ｂのための既知の欠陥メモリアドレスと比較することによって－メモリコマンドと関連付けられたメモリアドレスは欠陥があるまたは破損していることを決定してよく、－たとえば、欠陥メモリアドレスに対応する修復アドレスを識別することによって－修復アドレスが第２のセクション９０５－ｂ内にあることをさらに決定してよい。

【0145】

９４０では、第２のセクション９０５－ｂ内の回路（たとえば、論理回路）は、－たとえば、メモリアドレスを第１のセクション９０５－ａおよび第２のセクション９０５－ｂのための既知の欠陥メモリアドレスと比較することによって－メモリコマンドと関連付けられたメモリアドレスは欠陥があるまたは破損していることを決定してよく、－たとえば、欠陥メモリアドレスに対応する修復アドレスを識別することによって－修復アドレスが第２のセクション９０５－ｂ内にあることをさらに決定してよい。いくつかの場合、９４５では、したがって、第２のセクション９０５－ｂ内の回路は、第１のセクション９０５－ａに修復アドレス場所を示し得る－たとえば、修復アドレスが第２のセクション９０５－ｂ内に位置することを示し得る。

【0146】

したがって、９５０では、第１のセクション９０５－ａ内の回路は、修復アドレスの標識／または決定に応答して、第１のセクション９０５－ａを選択解除－たとえば、第１のセクション９０５－ａ内の１つまたは複数の充電されたディジット線を選択解除－し得る。

【0147】

９５５では、第２のセクション９０５－ｂ内の回路（たとえば、論理回路）は、欠陥メモリアドレスに対応する第２のセクション９０５－ｂ内の修復セルを識別してよく、９６０では、修復セルに対応するワード線を活動化し得る。いくつかの場合、第２のセクション９０５－ｂ内の回路は、メモリコマンドからのメモリアドレスは欠陥であることを（たとえば、９４０の一部として）決定するとき、修復セルを識別することがある。ワード線が活動化された後、アクセス電圧が、１つまたは複数の修復セルにわたって印加され、修復セルをそれぞれのアクセス線（たとえば、ディジット線）上に放電させることがある。次いで、アクセス線（たとえば、ディジット線）上で結果として生じる電圧が感知されてよく、メモリセルに記憶される情報が、－たとえば、メモリコントローラによって－読み出されてよい。

【0148】

９７０では、第２のセクション９０５－ｂは、メモリコマンドに示されるように、要求されたデータをデバイスメモリコントローラ１５５－ｃに送り得る。たとえば、修復セルのアクセス線（たとえば、ディジット線）上に放電された電圧が感知されることがあり、結果として生じるデータは、デバイスメモリコントローラ１５５－ｃに送られることがある。

【0149】

図１０は、本明細書で開示される実施例による、メモリデバイス内の投機的セクション選択をサポートするプロセスフロー１０００の例を示す。いくつかの実施例では、プロセスフロー１０００は、システム１００、メモリダイ２００、メモリデバイス４００、メモリ構造５００、および／またはタイミング図６００の態様を実装し得る。

【0150】

いくつかの場合、メモリコントローラは、メモリコマンド（たとえば、読み出し、書き込みなど）を実行してよく、１つまたは複数のメモリセクション（たとえば、セクション＿０およびセクション＿１）は、メモリコマンドに応答し、各セクション内のアクセス線を投機的に選択してよい。次いで、両方のメモリセクションは、受信されたメモリアドレスが欠陥メモリセルを示すかどうかを決定してよい。メモリアドレスが有効なメモリセルを示すことを決定した後、アドレス指定されたメモリセクションはメモリセルにアクセスしてよく、アドレス指定されていないメモリセクションは、そのアクセス線を選択解除してよい。２つのセクションがプロセスフロー１０００に示されているが、そのような手順は、メモリの３つ以上のセクションにわたって行われてよいことが理解されるべきである。

【0151】

プロセスフロー１０００の以下の説明では、デバイスメモリコントローラ１５５－ｄと、第１のセクション１００５－ａ（すなわち「セクション＿０」）と、第２のセクション１００５－ｂ（すなわち「セクション＿１」）との間の動作は、示される順序とは異なる順序で送信されてよく、または、デバイスメモリコントローラ１５５－ｄ、セクション＿０、およびセクション＿１によって実行される動作は、異なる順序で、または異なる時間に、実行されてよい。いくつかの動作がプロセスフロー１０００から外されてもよいし、他の動作がプロセスフロー１０００に追加されてもよい。プロセスフロー１０００のいくつかの動作を実行するデバイスメモリコントローラ１５５－ｄ、セクション＿０、およびセクション＿１が示されているが、任意の回路が、示される動作を実行してよいことが理解されるべきである。

【0152】

１０１０では、いくつかの場合、第１のセクション１００５－ａ内の回路（たとえば、論理回路）は、第１のセクション１００５－ａ内の修復セルのすべてが使用される－すなわち、修復セルのすべてが対応する欠陥メモリセルのための電子データを記憶するようにプログラムされている－ことを決定し得る。いくつかの場合、第１のセクション１００５－ａ内の修復アドレスのすべてが、ヒューズ負荷手順を使用して前回の修復がなされたことを調べることなどによって、テストフェーズ中に使用されていることが決定されることがある。１つの実施例では、欠陥メモリセルは、テストプロセス中に識別されてよく、第１のセクション１００５－ａ内の利用可能な修復セルにマッピングされてよい。第１のセクション１００５－ａ内のすべての修復アドレスが使用される場合、テストフェーズは、第１のセクション１００５－ａ内の欠陥メモリセルを別のセクション（たとえば、第２のセクション１００５－ｂ）内の修復セルにマッピングすることも含んでよい。テストフェーズは、第１のセクション１００５－ａ内の修復セルのすべてまたはいくつかが（たとえば、ヒューズを飛ばすことによって）欠陥セルを修復するために使用されているという情報とともに第１のセクション１００５－ａをプログラムすることも含んでよい。テストフェーズでは、第１のセクション１００５－ａ内の各メモリセルおよび／またはメモリセルの行は、データがそれらのメモリセルに適切に記憶されることを保証するためにテストされることがある。

【0153】

１０１５では、第１のセクション１００５－ａおよび／または第２のセクション１００５－ｂは、メモリアドレスを受信したことに応答してどのセクションがアクセスされるかを決定する前に両方のセクション内のアクセス線が選択され得る投機的選択動作モードを有効にし得る。追加的または代替的に、デバイスメモリコントローラ１５５－ａは、セクション１００５－ａおよび１００５－ｂ内で投機的選択動作モードを有効にしてよい。いくつかの場合、第１のセクション１００５－ａおよび／または第２のセクション１００５－ｂは、第１のセクション１００５－ａが、第１のセクション１００５－ａ内に位置する修復のすべてが使用されていることを決定したことに基づいて、投機的選択動作モードを有効にしてよい。他の場合には、第１のセクション１００５－ａおよび／または第２のセクション１００５－ｂは、投機的選択のための別の要件が満たされることを決定したことに基づいて、投機的選択動作モードを有効にしてよい。たとえば、投機的選択は、第１のセクション１００５－ａ内の閾値数の修復アドレスが使用される場合、１００５－ｂが第１のセクション１００５－ａのための専用修復である場合、信号がメモリコントローラから受信された場合などに、有効にされてよい。

【0154】

１０２０では、デバイスメモリコントローラ１５５－ｄは、セクション１００５－ａおよび１００５－ｂに１つまたは複数のメモリコマンドを送り、アクセスされることになる１つまたは複数のメモリアドレスを指定し得る。いくつかの場合、１つまたは複数のメモリコマンドとしては、活動化コマンド、読み出しコマンド、書き込みコマンド、および／またはプリチャージコマンドがある。いくつかの場合、メモリアドレスは、１つまたは複数のメモリセルを参照してよく、他の場合には、メモリアドレスは、メモリのセクションを参照してよい。

【0155】

１０２５では、第１のセクション１００５－ａ内の回路（たとえば、論理回路およびデコーダ）は、第１のセクション１００５－ａにアドレス指定されたメモリコマンドを受信したことに応答して、第１のセクション１００５－ａを選択／充電し得る－たとえば、第１のセクション１００５－ａは、第１のセクション１００５－ａ内の１つまたは複数のディジット線を充電し得る。次いで、第１のセクション１００５－ａは、メモリアドレスが有効なアドレスと関連付けられるかまたは第１のセクション１００５－ａ内の欠陥アドレスと関連付けられるかを検証するためにメモリコマンド内で受信されるメモリアドレスをチェックし得る。たとえば、第１のセクション１００５－ａ内の回路は、コマンドからのメモリアドレスを既知の欠陥メモリアドレスと比較し得る。いくつかの場合、第１のセクション１００５－ａは、メモリアドレスを、第１のセクション１００５－ａの修復アドレスに対応する欠陥メモリアドレスのみと比較することがある。他の場合には、第１のセクション１００５－ａは、メモリアドレスを、セクション１００５－ａおよび１００５－ｂの修復アドレスに対応する欠陥メモリアドレスと比較することがある。メモリアドレスが有効である－すなわち、機能メモリセルをアドレス指定する－場合、第１のセクション１００５－ａ内の回路は、メモリコマンドに従って受信されたメモリアドレスによってアドレス指定されるメモリセルにアクセスしてよい。

【0156】

同様に、１０３０では、第２のセクション１００５－ｂ内の回路（たとえば、論理回路およびデコーダ）は、第１のセクション１００５－ａにアドレス指定されたメモリコマンドを受信したことに応答して、または第１のセクション１００５－ａから信号を受信したことに応答して、第２のセクション１００５－ｂを選択／充電－たとえば、第２のセクション１００５－ｂ内の１つまたは複数のディジット線を充電－し得る。次いで、第２のセクション１００５－ｂは、メモリアドレスが有効なメモリアドレスであるかどうかおよび／または第２のセクション１００５－ｂ内の修復アドレスと関連付けられるかどうかを検証するためにメモリコマンドからのアドレスをチェックし得る。たとえば、第２のセクション１００５－ｂ内の回路は、コマンドからのメモリアドレスを既知の欠陥メモリアドレスと比較し得る。いくつかの場合、第２のセクション１００５－ｂは、メモリアドレスを、第２のセクション１００５－ｂの修復アドレスに対応する欠陥メモリアドレスのみと比較することがある。他の場合には、第２のセクション１００５－ｂは、メモリアドレスを、第１のセクション１００５－ａおよび１００５－ｂの修復アドレスに対応する欠陥メモリアドレスと比較することがある。そのような場合、第２のセクション１００５－ｂが、－たとえば、受信されたメモリアドレスを既知の第１のセクション１００５－ａまたは第２のセクション１００５－ｂの欠陥メモリアドレスとマッチングするのに失敗することによって－メモリアドレスが有効であることを決定した場合、第２のセクション１００５－ｂ内の回路は、第２のセクション１００５－ｂを放電してよい－たとえば、第２のセクション１００５－ｂ内の１つまたは複数のディジット線を放電してよい。

【0157】

１０３５では、第１のセクション１００５－ａ内の回路（たとえば、論理回路）は、－たとえば、メモリアドレスを既知の欠陥メモリアドレスとマッチングするのに失敗することによって－メモリコマンドと関連付けられたメモリアドレスは欠陥がない（または有効でない）ことを決定してよく、－たとえば、メモリコマンド内で受信されるアドレス情報を使用して－有効なアドレスが第１のセクション１００５－ａ内にあることをさらに決定してよい。

【0158】

いくつかの実施例では、１０４０では、第２のセクション１００５－ｂ内の回路（たとえば、論理回路）は、－たとえば、メモリアドレスを既知の欠陥メモリアドレスにマッチングするのに失敗することによって－メモリコマンドと関連付けられたメモリアドレスは欠陥がない（または有効でない）ことを決定してよく、－たとえば、メモリコマンド内のアドレス情報を使用して－有効なアドレスが第１のセクション１００５－ａ内にあることをさらに決定してよい。

【0159】

いくつかの場合、１０４５では、第１のセクション１００５－ａ内の回路（たとえば、論理回路）は、第１のセクション１００５－ａ内の有効なメモリアドレスに対応するメモリセルを識別してよく、１０６０では、有効なアドレスに対応するワード線を活動化してよい。いくつかの場合、第１のセクション１００５－ａ内の回路は、メモリコマンドからのメモリアドレスは欠陥でないことを（たとえば、１０３５の一部として）決定するとき、有効なアドレスを識別することがある。いくつかの実施例では、１０５５では、第１のセクション１００５－ａ内の回路は、有効なアドレスによってアドレス指定されるメモリセルが第１のセクション１００５－ａ内に位置することを示し得る－たとえば、有効なアドレスが第１のセクション１００５－ａ内に位置することを示し得る。ワード線が活動化された後、アクセス電圧が、１つまたは複数のメモリセルにわたって印加され、メモリセルをそれぞれのアクセス線（たとえば、ディジット線）上に放電させることがある。次いで、アクセス線（たとえば、ディジット線）上で結果として生じる電圧が感知されてよく、メモリセルに記憶される情報が、－たとえば、メモリコントローラによって－読み出されてよい。

【0160】

同様に、１０５０では、第２のセクション１００５－ｂ内の回路（たとえば、論理回路）は、第１のセクション１００５－ａ内の有効なメモリアドレスに対応するメモリセルを識別し得る。いくつかの場合、第２のセクション１００５－ｂ内の回路は、メモリコマンドからのメモリアドレスは欠陥であることを（たとえば、１０４０の一部として）決定するとき、有効なメモリアドレスを識別することがある。したがって、第２のセクション１００５－ｂ内の回路は、－たとえば、セクションＩＤ／アドレスが、第１のセクションはメモリアドレス内に含まれることを示すことに基づいて－メモリアドレスが第１のセクション１００５－ａ内のメモリセルを指すことを決定し得る。

【0161】

１０６５では、第２のセクション１００５－ｂ内の回路は、有効なメモリアドレス場所の標識または決定に応答して、第２のセクション１００５－ｂを選択解除－たとえば、印加電圧を除去するおよび／または放電電圧を第２のセクション１００５－ｂ内の１つまたは複数の充電されたディジット線に印加－してよい。

【0162】

１０７０では、第１のセクション１００５－ａは、メモリコマンドに示されるように、要求されたデータをデバイスメモリコントローラ１５５－ｄに送り得る。たとえば、修復セルのアクセス線（たとえば、ディジット線）上に放電された電圧が感知されることがあり、結果として生じるデータは、デバイスメモリコントローラ１５５－ｄに送られることがある。

【0163】

図１１は、本明細書で開示される実施例による、メモリデバイス内の投機的セクション選択をサポートするメモリコントローラ１１０５のブロック図１１００を示す。メモリコントローラ１１０５は、図１～図１０を参照して説明されるメモリコントローラの態様の実施例であってよい。メモリコントローラ１１０５は、メモリアドレスマネージャ１１１０と、メモリ選択コンポーネント１１１５と、メモリ選択解除コンポーネント１１２０と、メモリ修復コンポーネント１１２５と、メモリアクセスコンポーネント１１３０と、投機的選択コンポーネント１１３５とを含んでよい。これらのモジュールの各々は、直接的または間接的に、（たとえば、１つまたは複数のバスを介して）互いと通信してよい。

【0164】

メモリアドレスマネージャ１１１０は、第１のメモリセクション内のメモリセルに対応するメモリアドレスを受信し得る。いくつかの実施例では、メモリアドレスマネージャ１１１０は、第１のメモリセクション内の第２のメモリセルに対応する第２のメモリアドレスを受信し得る。いくつかの実施例では、メモリアドレスを受信することは、メモリアドレスを示すメモリコマンドを受信することを含む。

【0165】

メモリ選択コンポーネント１１１５は、メモリアドレスを受信することに基づいて、第１のメモリセクション内の第１のアクセス線および第２のメモリセクション内の第２のアクセス線を選択し得る。いくつかの実施例では、メモリ選択コンポーネント１１１５は、メモリセクションのセットの各々において、メモリコマンドを受信することに基づいて少なくとも１つのアクセス線を選択してよい。いくつかの実施例では、メモリ選択コンポーネント１１１５は、第２のメモリアドレスを受信することに基づいて、第１のメモリセクション内の第１のアクセス線および第２のメモリセクション内の第２のアクセス線を選択してよい。いくつかの実施例では、第１のアクセス線を選択することは、第１のメモリセクション内の第１のプレート線および第１のディジット線を活動化することを含む。いくつかの実施例では、第２のアクセス線を選択することは、第２のメモリセクション内の第２のプレート線および第２のディジット線を活動化することを含む。

【0166】

投機的選択コンポーネント１１３５は、－たとえば、メモリセクションのセットが第１のメモリセクションと第２のメモリセクションとを含む場合－メモリセクションのセットの１つのメモリセクション内のすべての修復セルが、メモリセクションのセットの１つのメモリセクション内の対応するメモリセルを置き換えるようにプログラムされていることを決定し得る。いくつかの実施例では、投機的選択コンポーネント１１３５は、決定することに基づいて、第１のメモリセクション内のメモリセルに対応するメモリアドレスに基づいて活動化されるようにメモリセクションのセットの各々を構成してよい。いくつかの実施例では、投機的選択コンポーネント１１３５は、決定することに基づいて、メモリセクションのセットのいずれかにおいて第２のメモリアドレスが受信されたことに基づいてメモリセクションのセットの各々が選択されるように構成される動作モードを有効にしてよい。投機的選択コンポーネント１１３５は、メモリセクションのセットの第１のメモリセクション内の修復セルの量が、第１のメモリセクション内の欠陥メモリセルを修復するように構成されていることも決定してよく、決定に基づいて動作モードを有効にしてよい。

【0167】

メモリ修復コンポーネント１１２５は、メモリアドレスに基づいて修復セルを識別し得る。いくつかの実施例では、メモリ修復コンポーネント１１２５は、メモリアドレスを受信したことに基づいて、メモリアドレスを、欠陥と識別される／知られるメモリセルのアドレスと比較してよい。いくつかの実施例では、メモリ修復コンポーネント１１２５は、メモリセクションのセットの各々における少なくとも１つのアクセス線を選択するのと少なくとも部分的に同時に、メモリアドレスを欠陥メモリセルのアドレスと比較してよい。いくつかの実施例では、メモリ修復コンポーネント１１２５は、メモリアドレスを欠陥メモリセルのアドレスのうちの１つとマッチングすることがあり、修復セルの場所は、マッチングに基づいて識別される。いくつかの場合、メモリ修復コンポーネント１１２５は、欠陥と識別されるメモリセルのアドレスのうちの１つとメモリアドレスをマッチングしてよく、修復セルを識別することは、マッチングに基づいて修復セルのアドレスを決定することを含む。いくつかの場合、メモリ修復コンポーネント１１２５は、メモリアドレスに基づいて修復セルが第２のメモリセクション内に位置することを識別してよい。

【0168】

いくつかの場合、メモリ修復コンポーネント１１２５は、修復セルが第２のメモリセクション内に位置することを第１のメモリセクションに示してよい。したがって、いくつかの場合、メモリ選択解除コンポーネント１１２０は、修復セルが第２のメモリセクション内に位置することに基づいて第１のメモリセクションの第１のアクセス線を選択解除することがある。いくつかの場合、メモリ選択コンポーネント１１１５はまた、修復セルが第２のメモリセクション内に位置することに基づいて第２のメモリセクションの第２のアクセス線の選択を維持することがある。さらに、いくつかの場合、メモリ選択コンポーネント１１１５は、第１のアクセス線が選択解除された後で、修復セルと結合された第２のメモリセクション内の第３のアクセス線を選択することがある。いくつかの場合、標識は、メモリ選択解除コンポーネント１１２０に、メモリセクションのセットの他のメモリセクションの各々において、修復セルが第２のメモリセクション内に位置することを識別したことに基づいて少なくとも１つのアクセス線を選択解除させることがある。

【0169】

いくつかの場合、メモリ修復コンポーネント１１２５は、修復セルが第１のメモリセクション内に位置することを、メモリセクションのセットの第２のメモリセクションに示すことがある。いくつかの場合、標識は、メモリ選択コンポーネント１１１５に、修復セルが第１のメモリセクション内に位置することに基づいて第１のメモリセクションの第１のアクセス線の選択を維持させることがある。いくつかの場合、標識は、メモリ選択解除コンポーネント１１２０に、修復セルが第１のメモリセクション内に位置することに基づいて第２のメモリセクションの第２のアクセス線を選択解除させることもある。さらに、いくつかの場合、メモリ選択コンポーネント１１１５は、第２のアクセス線が選択解除された後で、修復セルと結合された第１のメモリセクション内の第３のアクセス線を選択することがある。

【0170】

メモリ選択解除コンポーネント１１２０は、メモリセルに対応する修復セルの場所に基づいて第１のアクセス線または第２のアクセス線のうちの１つを選択解除してよく、修復セルは、第１のメモリセクションまたは第２のメモリセクションのうちの１つに位置する。いくつかの実施例では、メモリ選択解除コンポーネント１１２０は、メモリセクションのセットのサブセット内で、第１のメモリセクション内のメモリセルに対応する修復セルの場所に基づいて少なくとも１つのアクセス線を選択解除することがある。いくつかの実施例では、メモリ選択解除コンポーネント１１２０は、第１のメモリセクション内の第２のメモリセルが欠陥でないことを決定したことに基づいて第２のアクセス線を選択解除することがある。いくつかの実施例では、メモリ選択解除コンポーネント１１２０は、第１のメモリセクションの第１のアクセス線を選択解除することがある。いくつかの実施例では、第１のアクセス線を選択解除することは、修復セルが第２のメモリセクション内に位置することに基づいて第１のプレート線および第１のディジット線を非活動化することを含む。いくつかの実施例では、第２のアクセス線を選択解除することは、修復セルが第１のメモリセクション内に位置することに基づいて第２のプレート線および第２のディジット線を非活動化することを含む。

【0171】

メモリアクセスコンポーネント１１３０は、第１のメモリセクションまたは第２のメモリセクションのうちの１つにおいて、メモリアドレスが欠陥メモリセルを示すことを識別したことに基づいてメモリセルではなく修復セルにアクセスし得る。いくつかの実施例では、メモリアクセスコンポーネント１１３０は、第２のプレート線および第２のディジット線を非活動化した後、第１のメモリセクション内の第１のワード線を活動化することがあり、第１のワード線は、修復セルのための第１の選択デバイスと結合される。いくつかの実施例では、メモリアクセスコンポーネント１１３０は、第１のプレート線および第１のディジット線を非活動化した後、第２のメモリセクション内の第２のワード線を活動化することがあり、第２のワード線は、修復セルのための第２の選択デバイスと結合される。メモリアクセスコンポーネント１１３０は、第１のメモリセクションまたは第２のメモリセクションのうちの１つにおいて、メモリアドレスが機能メモリセルを示すことを識別したことに基づいてメモリコマンドによってアドレス指定されたメモリセルにアクセスすることもある。

【0172】

図１２は、本開示の態様による、メモリデバイス内の投機的セクション選択をサポートする例示的なシステムを示す。システム１２００はデバイス１２０５を含み、デバイス１２０５は、様々なコンポーネントを接続または物理的にサポートするプリント回路基板であってもよいし、これを含んでもよい。デバイス１２０５はメモリアレイ１２５０を含み、メモリアレイ１２５０は、図１～図４を参照して説明されるメモリアレイの実施例であってよい。メモリアレイ１２５０はメモリコントローラ１２６０とメモリセル１２５５とを含んでよく、メモリコントローラ１２６０およびメモリセル１２５５は、図１～図１０を参照して説明されるメモリコントローラおよびメモリセルの実施例であってよい。デバイス１２０５は、プロセッサ１２１０と、ＢＩＯＳコンポーネント１２１５と、周辺コンポーネント１２２０と、入力／出力制御コンポーネント１２２５も含んでよい。デバイス１２０５のコンポーネントは、バス１２３０を通じて互いと電子通信してよい。

【0173】

プロセッサ１２１０は、メモリコントローラ１２６０を通してメモリアレイ１２５０を動作させるように構成されてよい。いくつかの場合、プロセッサ１２１０は、図１～図１０を参照して説明されるメモリコントローラ１２６０の機能を実行してよい。他の場合には、メモリコントローラ１２６０は、プロセッサ１２１０に統合されることがある。プロセッサ１２１０は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、ディスクリートなゲートまたはトランジスタ論理、ディスクリートなハードウェアコンポーネントであってもよいし、これらのタイプのコンポーネントの組み合わせであってもよく、プロセッサ１２１０は、本明細書において説明される様々な機能を実行し得る。プロセッサ１２１０は、たとえば、デバイス１２０５に様々な機能またはタスクを実行させるためにメモリアレイ１２５０に記憶されたコンピュータ可読命令を実行するように構成されてよい。

【0174】

ＢＩＯＳコンポーネント１２１５は、ファームウェアとして動作される基本入力／出力システム（ＢＩＯＳ）を含むソフトウェアコンポーネントであってよく、システム１２００の様々なハードウェアコンポーネントを初期化し、走らせることができる。ＢＩＯＳコンポーネント１２１５はまた、プロセッサ１２１０と様々なコンポーネント、たとえば、周辺コンポーネント１２２０、入力／出力制御コンポーネント１２２５などとの間のデータフローを管理してよい。ＢＩＯＳコンポーネント１２１５は、読み出し専用メモリ（ＲＯＭ）、フラッシュメモリ、または他の任意の不揮発性メモリ内に記憶されるプログラムまたはソフトウェアを含んでよい。

【0175】

周辺コンポーネント１２２０は、デバイス１２０５に統合される、任意の入力デバイスもしくは出力デバイス、またはそのようなデバイスのためのインタフェースであってよい。実施例としては、ディスクコントローラ、サウンドコントローラ、グラフィックスコントローラ、イーサネットコントローラ、モデム、ユニバーサルシリアルバス（ＵＳＢ）コントローラ、シリアルポートもしくはパラレルポート、またはｐｅｒｉｐｈｅｒａｌ ｃｏｍｐｏｎｅｎｔ ｉｎｔｅｒｃｏｎｎｅｃｔ（ＰＣＩ）スロットもしくはアクセラレーテッドグラフィックスポート（ＡＧＰ）スロットなどの周辺カードスロットがあり得る。

【0176】

入力／出力制御コンポーネント１２２５は、プロセッサ１２１０と周辺コンポーネント１２２０、入力デバイス１２３５、または出力デバイス１２４０との間のデータ通信を管理し得る。入力／出力制御コンポーネント１２２５は、デバイス１２０５に統合されていない周辺機器も管理し得る。いくつかの場合、入力／出力制御コンポーネント１２２５は、外部周辺機器への物理的接続またはポートを表すことがある。

【0177】

入力デバイス１２３５は、入力をデバイス１２０５またはそのコンポーネントに提供するデバイス１２０５の外部にあるデバイスまたは信号を表すことがある。これは、ユーザインタフェースまたは他のデバイスとのまたはこれらの間のインタフェースを含んでよい。いくつかの場合、入力デバイス１２３５は、周辺コンポーネント１２２０を介してデバイス１２０５とインタフェースする周辺機器であってもよいし、入力／出力制御コンポーネント１２２５によって管理されてもよい。

【0178】

出力デバイス１２４０は、デバイス１２０５またはそのコンポーネントのいずれかから出力を受け取るように構成されたデバイス１２０５の外部にあるデバイスまたは信号を表すことがある。出力デバイス１２４０の実施例としては、ディスプレイ、オーディオスピーカ、印刷デバイス、または別のプロセッサもしくはプリント回路基板などがあり得る。いくつかの場合、出力デバイス１２４０は、周辺コンポーネント１２２０を介してデバイス１２０５とインタフェースする周辺機器であってもよいし、入力／出力制御コンポーネント１２２５によって管理されてもよい。

【0179】

メモリコントローラ１２６０、デバイス１２０５、およびメモリアレイ１２５０のコンポーネントは、それらの機能を行うように設計された回路から構成されてよい。これは、本明細書において説明される機能を行うように構成された、様々な回路素子、たとえば、導電線、トランジスタ、キャパシタ、インダクタ、抵抗、増幅器、または他の能動素子もしくは非能動素子を含んでよい。

【0180】

図１３は、本開示の態様による、メモリデバイス内の投機的セクション選択をサポートする１つまたは複数の方法１３００を示すフローチャートを示す。方法１３００の動作は、本明細書で説明するメモリアレイまたはそのコンポーネントによって実施可能である。たとえば、方法１３００の動作は、図１２を参照して説明されるメモリアレイによって実行されてよい。いくつかの実施例では、メモリアレイは、説明された機能を実行するために、メモリアレイの機能要素を制御するための命令のセットを実行することができる。追加または代替として、メモリアレイは、特定用途向けハードウェアを使用して、説明される機能の態様を実行することができる。

【0181】

１３０５では、メモリアレイは、第１のメモリセクション内のメモリセルに対応するメモリアドレスを受信し得る。１３０５の動作は、本明細書で説明する方法に従って実行され得る。いくつかの例において、１３０５の動作の態様は、図１２を参照しながら説明するようなメモリアレイによって実行されてよい。

【0182】

１３１０では、メモリアレイは、メモリアドレスを受信することに基づいて、第１のメモリセクション内の第１のアクセス線および第２のメモリセクション内の第２のアクセス線を選択し得る。１３１０の動作は、本明細書で説明する方法に従って実行され得る。いくつかの例において、１３１０の動作の態様は、図１２を参照しながら説明するようなメモリアレイによって実行されてよい。

【0183】

１３１５では、メモリアレイは、メモリセルに対応する修復セルの場所に基づいて第１のアクセス線または第２のアクセス線のうちの１つを選択解除してよく、修復セルは、第１のメモリセクションまたは第２のメモリセクションのうちの１つに位置する。１３１５の動作は、本明細書で説明する方法に従って実行され得る。いくつかの例において、１３１５の動作の態様は、図１２を参照しながら説明するようなメモリアレイによって実行されてよい。

【0184】

いくつかの例において、本明細書で説明される装置は、方法１３００などの１つまたは複数の方法を実行することができる。装置は、第１のメモリセクション内のメモリセルに対応するメモリアドレスを受信し、メモリアドレスを受信することに基づいて第１のメモリセクション内の第１のアクセス線および第２のメモリセクション内の第２のアクセス線を選択し、メモリセルに対応する修復セルの場所に基づいて第１のアクセス線または第２のアクセス線のうちの１つを選択解除するための特徴、手段、または命令（たとえば、プロセッサによって実行可能な命令を記憶する非一時的なコンピュータ可読媒体）を含んでよく、修復セルは、第１のメモリセクションまたは第２のメモリセクションのうちの１つに位置する。

【0185】

方法１３００および本明細書において説明される装置のいくつかの実施例は、メモリアドレスに基づいて修復セルを識別し、第１のメモリセクションまたは第２のメモリセクションのうちの１つにおいて、識別することに基づいてメモリセルではなく修復セルにアクセスするための動作、特徴、手段、または命令をさらに含んでよい。

【0186】

方法１３００および本明細書において説明される装置のいくつかの実施例は、メモリアドレスを受信することに基づいて、欠陥と識別されたメモリセルのアドレスとメモリアドレスを比較することと、メモリアドレスを欠陥と識別されたメモリセルのアドレスのうちの１つとマッチングすることのための動作、特徴、手段、または命令をさらに含むことができ、この場合、修復セルを識別することは、マッチングすることに基づいて修復セルのアドレスを決定することを含む。

【0187】

方法１３００および本明細書において説明される装置のいくつかの実施例は、修復セルが第１のメモリセクションに位置し得ることを第２のメモリセクションに示すことであって、第２のアクセス線は、示すことに基づいて選択解除され、修復セルにアクセスすることは、第２のアクセス線が選択解除された後、修復セルと結合された第１のメモリセクション内の第３のアクセス線を選択することを含む、示すことのための動作、特徴、手段、または命令をさらに含んでよい。

【0188】

方法１３００および本明細書において説明される装置のいくつかの実施例は、修復セルが第２のメモリセクションに位置する得ることを第１のメモリセクションに示すことであって、第１のアクセス線は、示すことに基づいて選択解除され、修復セルにアクセスすることは、第１のアクセス線が選択解除された後、修復セルと結合された第２のメモリセクション内の第３のアクセス線を選択することを含む、示すことのための動作、特徴、手段、または命令をさらに含んでよい。

【0189】

方法１３００および本明細書において説明される装置のいくつかの実施例は、メモリセクションのセットのうちの１つにおけるすべての修復セルが、メモリセクションのセットのうちの１つにおける対応するメモリセルを置き換えるようにプログラムされていることを決定することであって、メモリセクションのセットは、第１のメモリセクションと第２のメモリセクションとを含む、決定することと、決定することに基づいて、メモリセクションのセットの各々が、メモリセクションのセットのうちの１つの第２のメモリアドレスがメモリセクションのセットのいずれかにおいて受信されていることに基づいて選択されるように構成され得る動作モードを有効にすることのための動作、特徴、手段、または命令をさらに含んでよい。

【0190】

方法１３００および本明細書において説明される装置のいくつかの実施例は、第１のメモリセクション内の第２のメモリセルに対応する第２のメモリアドレスを受信し、第２のメモリアドレスを受信することに基づいて第１のメモリセクション内の第１のアクセス線および第２のメモリセクション内の第２のアクセス線を選択し、第１のメモリセクション内の第２のメモリセルが欠陥でないことがあることを決定することに基づいて第２のアクセス線を選択解除するための動作、特徴、手段、または命令をさらに含んでよい。

【0191】

方法１３００および本明細書において説明される装置のいくつかの実施例では、第１のアクセス線を選択することは、第１のメモリセクション内の第１のプレート線および第１のディジット線を活動化するための動作、特徴、手段、または命令を含んでよく、第２のアクセス線を選択することは、第２のメモリセクション内の第２のプレート線および第２のディジット線を活動化するための動作、特徴、手段、または命令を含んでよい。

【0192】

方法１３００および本明細書において説明される装置のいくつかの実施例では、第１のアクセス線を選択解除することは、修復セルが第２のメモリセクションに位置することに基づいて第１のプレート線および第１のディジット線を非活動化するための動作、特徴、手段、または命令を含んでよく、または、および第２のアクセス線を選択解除することは、修復セルが第１のメモリセクションに位置することに少なくとも基づいて第２のプレート線および第２のディジット線を非活動化するための動作、特徴、手段、または命令を含んでよい。

【0193】

方法１３００および本明細書において説明される装置のいくつかの実施例では、第１のメモリセクションまたは第２のメモリセクションのうちの１つにおける修復セルにアクセスすることは、第２のプレート線および第２のディジット線を非活動化した後で第１のメモリセクション内の第１のワード線を活動化するためであって、第１のワード線は修復セルのための第１の選択デバイスと結合され得る、活動化するため、または、ならびに第１のプレート線および第１のディジット線を非活動化した後で第２のメモリセクション内の第２のワード線を活動化するためであって、第２のワード線は修復セルのための第２の選択デバイスと結合され得る、活動化するための動作、特徴、手段、または命令を含んでよい。

【0194】

方法１３００および本明細書において説明される装置のいくつかの実施例では、メモリアドレスを受信することは、メモリアドレスを示すメモリコマンドを受信するための動作、特徴、手段、または命令を含んでよい。

【0195】

図１４は、本開示の態様による、メモリデバイス内の投機的セクション選択をサポートする１つまたは複数の方法１４００を示すフローチャートを示す。方法１４００の動作は、本明細書で説明するメモリアレイまたはそのコンポーネントによって実施可能である。たとえば、方法１４００の動作は、図１２を参照して説明されるメモリアレイによって実行されてよい。いくつかの実施例では、メモリアレイは、説明された機能を実行するために、メモリアレイの機能要素を制御するための命令のセットを実行することができる。追加または代替として、メモリアレイは、特定用途向けハードウェアを使用して、説明される機能の態様を実行することができる。

【0196】

１４０５では、メモリアレイは、第１のメモリセクション内のメモリセルに対応するメモリアドレスを受信し得る。１４０５の動作は、本明細書で説明する方法に従って実行され得る。いくつかの例において、１４０５の動作の態様は、図１２を参照しながら説明するようなメモリアレイによって実行されてよい。

【0197】

１４１０では、メモリアレイは、メモリアドレスを受信することに基づいて、第１のメモリセクション内の第１のアクセス線および第２のメモリセクション内の第２のアクセス線を選択し得る。１４１０の動作は、本明細書で説明する方法に従って実行され得る。いくつかの例において、１４１０の動作の態様は、図１２を参照しながら説明するようなメモリアレイによって実行されてよい。

【0198】

１４１５では、メモリアレイは、メモリアドレスに基づいて修復セルを識別し得る。１４１５の動作は、本明細書で説明する方法に従って実行され得る。いくつかの例において、１４１５の動作の態様は、図１２を参照しながら説明するようなメモリアレイによって実行されてよい。

【0199】

１４２０では、メモリアレイは、メモリセルに対応する修復セルの場所に基づいて第１のアクセス線または第２のアクセス線のうちの１つを選択解除してよく、修復セルは、第１のメモリセクションまたは第２のメモリセクションのうちの１つに位置する。１４２０の動作は、本明細書で説明する方法に従って実行され得る。いくつかの例において、１４２０の動作の態様は、図１２を参照しながら説明するようなメモリアレイによって実行されてよい。

【0200】

１４２５では、メモリアレイは、第１のメモリセクションまたは第２のメモリセクションのうちの１つにおいて、識別することに基づいてメモリセルではなく修復セルにアクセスし得る。１４２５の動作は、本明細書で説明する方法に従って実行され得る。いくつかの例において、１４２５の動作の態様は、図１２を参照しながら説明するようなメモリアレイによって実行されてよい。

【0201】

図１５は、本開示の態様による、メモリデバイス内の投機的セクション選択をサポートする１つまたは複数の方法１５００を示すフローチャートを示す。方法１５００の動作は、本明細書で説明するメモリアレイまたはそのコンポーネントによって実施可能である。たとえば、方法１５００の動作は、図１２を参照して説明されるメモリアレイによって実行されてよい。いくつかの実施例では、メモリアレイは、説明された機能を実行するために、メモリアレイの機能要素を制御するための命令のセットを実行することができる。追加または代替として、メモリアレイは、特定用途向けハードウェアを使用して、説明される機能の態様を実行することができる。

【0202】

１５０５では、メモリアレイは、第１のメモリセクション内の第１の論理回路および第２のメモリセクション内の第２の論理回路において、第１のメモリセクション内のメモリセルに対応する第１のメモリアドレスを受信し得る。１５０５の動作は、本明細書で説明する方法に従って実行され得る。いくつかの例において、１５０５の動作の態様は、図１２を参照しながら説明するようなメモリアレイによって実行されてよい。

【0203】

１５１０では、メモリアレイは、第１のメモリアドレスを受信することに基づいて、第１の論理回路によって、第１のメモリセクション内の第１のアクセス線を、第２の論理回路によって、第２のメモリセクション内の第２のアクセス線を選択し得る。１５１０の動作は、本明細書で説明する方法に従って実行され得る。いくつかの例において、１５１０の動作の態様は、図１２を参照しながら説明するようなメモリアレイによって実行されてよい。

【0204】

１５１５では、メモリアレイは、第１の論理回路または第２の論理回路のうちの少なくとも１つによって、第１のメモリアドレスに基づいて修復セルを識別してよく、修復セルは、第１のメモリセクションまたは第２のメモリセクションのうちの１つに位置する。１５１５の動作は、本明細書で説明する方法に従って実行され得る。いくつかの例において、１５１５の動作の態様は、図１２を参照しながら説明するようなメモリアレイによって実行されてよい。

【0205】

１５２０では、メモリアレイは、第１の論理回路または第２の論理回路のうちの１つによって、修復セルの場所に基づいて第１のアクセス線または第２のアクセス線のうちの１つを選択解除し得る。１５２０の動作は、本明細書で説明する方法に従って実行され得る。いくつかの例において、１５２０の動作の態様は、図１２を参照しながら説明するようなメモリアレイによって実行されてよい。

【0206】

１５２５では、メモリアレイは、第１の論理回路または第２の論理回路のうちの１つによって、識別することに基づいて、選択解除した後に、メモリセルではなく第１のメモリセクションまたは第２のメモリセクションのどちらかにおける修復セルにアクセスし得る。１５２５の動作は、本明細書で説明する方法に従って実行され得る。いくつかの例において、１５２５の動作の態様は、図１２を参照しながら説明するようなメモリアレイによって実行されてよい。

【0207】

いくつかの例において、本明細書で説明される装置は、方法１５００などの１つまたは複数の方法を実行することができる。装置は、第１のメモリセクション内の第１の論理回路および第２のメモリセクション内の第２の論理回路において、第１のメモリセクション内のメモリセルに対応する第１のメモリアドレスを受信すること、第１のメモリアドレスを受信することに基づいて、第１の論理回路によって、第１のメモリセクション内の第１のアクセス線を、第２の論理回路によって、第２のメモリセクション内の第２のアクセス線を選択すること、第１の論理回路または第２の論理回路のうちの少なくとも１つによって、第１のメモリアドレスに基づいて修復セルを識別することであって、修復セルは、に第１のメモリセクションまたは第２のメモリセクションのうちの１つに位置する、識別すること、第１の論理回路または第２の論理回路のうちの１つによって、修復セルの場所に基づいて第１のアクセス線または第２のアクセス線のうちの１つを選択解除することと、第１の論理回路または第２の論理回路のうちの１つによって、識別することに基づいて、選択解除した後に、メモリセルではなく第１のメモリセクションまたは第２のメモリセクションのどちらかにおける修復セルにアクセスすることのための特徴、手段、または命令（たとえば、プロセッサによって実行可能な命令を記憶する非一時的なコンピュータ可読媒体）を含んでよい。

【0208】

方法１５００および本明細書において説明される装置のいくつかの実施例は、第１のメモリアドレスを受信することに基づいて、第１の論理回路によって、欠陥と識別される第１のメモリアドレスと第１のメモリアドレスを、第２の論理回路によって、欠陥と識別される第２のメモリアドレスと第１のメモリアドレスを比較するための動作、特徴、手段、または命令をさらに含んでよい。

【0209】

方法１５００および本明細書において説明される装置のいくつかの実施例は、第１の論理回路によって、第１のメモリアドレスと欠陥と識別された第１のメモリアドレスのメモリアドレスとの間のマッチングを決定することであって、修復セルは、決定することに基づいて第１のメモリセクションに位置すると第１の論理回路によって識別され得る、決定することと、修復セルが第１のメモリセクション内に位置し得ることを第１の論理回路によって第２の論理回路に示すことであって、第２のアクセス線は、示すことに基づいて第２の論理回路によって選択解除され得てよく、第１のメモリセクション内の修復セルは、第２のアクセス線が選択解除され得る後で、第１の論理回路によってアクセスされてよい、示すことのための動作、特徴、手段、または命令をさらに含んでよい。

【0210】

方法１５００および本明細書において説明される装置のいくつかの実施例は、第２の論理回路によって、第１のメモリアドレスと欠陥と識別される第２のメモリアドレスのメモリアドレスとの間のマッチングを決定することであって、修復セルは、決定することに基づいて第２のメモリセクション内に位置すると第２の論理回路によって識別され得る、決定することと、修復セルは第２のメモリセクション内に位置し得ることを第２の論理回路によって第１の論理回路に示すことであって、第１のアクセス線は、示すことに基づいて第１の論理回路によって選択解除されてよく、第２のメモリセクション内の修復セルは、第１のアクセス線が選択解除され得る後、第２の論理回路によってアクセスされてよい、示すことのための動作、特徴、手段、または命令をさらに含んでよい。

【0211】

方法１５００および本明細書において説明される装置のいくつかの実施例は、第１の論理回路によって、第１のメモリアドレスと欠陥と識別された第１のメモリアドレスのメモリアドレスとの間のマッチングを決定することであって、修復セルは、決定することに基づいて第１のメモリセクション内に位置すると第１の論理回路によって識別されてよい、決定することと、第２の論理回路によって、第１のメモリアドレスと欠陥と識別された第２のメモリアドレスとの間のマッチングを決定するのに失敗することであって、第２のアクセス線は、第１のメモリアドレスと欠陥と識別される第２のメモリアドレスのうちの１つとの間のマッチングを決定するのに失敗することに基づいて第２の論理回路によって選択解除されてよい、失敗することのための動作、特徴、手段、または命令をさらに含んでよい。

【0212】

方法１５００および本明細書において説明される装置のいくつかの実施例は、第１のメモリアドレスを受信することに基づいて第１の論理回路および第２の論理回路によって、第１のメモリアドレスを欠陥と識別されたメモリアドレスと比較することと、第１の論理回路および第２の論理回路によって、比較することに基づいて第１のメモリアドレスと欠陥と識別されたメモリアドレスのメモリアドレスとの間のマッチングを決定することと、第１の論理回路および第２の論理回路によって、決定することに基づいて修復セルの第２のメモリアドレスを識別することであって、第２のメモリアドレスは、修復セルが第２のメモリセクション内に位置し得ることを示し、第１のアクセス線は、決定することに基づいて第１の論理回路によって選択解除され得る、識別することのための動作、特徴、手段、または命令をさらに含んでよい。

【0213】

方法１５００および本明細書において説明される装置のいくつかの実施例では、第１のアクセス線および第２のアクセス線を選択することは、第１の論理回路によって、第１のメモリアドレスを受信することに基づいて第１のメモリセクション内の第１の復号回路に第１の信号を送信することであって、第１の復号回路は、第１の信号を受信することに基づいて第１のアクセス線を活動化する、送信することと、第２の論理回路によって、第１のメモリアドレスを受信することに基づいて第２のメモリセクション内の第２の復号回路に第２の信号を送信することであって、第２の復号回路は、第２の信号を受信することに基づいて第２のアクセス線を活動化する、送信することのための動作、特徴、手段、または命令を含んでよい。

【0214】

方法１５００および本明細書において説明される装置のいくつかの実施例では、第１のアクセス線または第２のアクセス線のうちの１つを選択解除することは、第１の論理回路によって、第２の復号回路に第３の信号を送信することであって、第２の復号回路は、第３の信号を受信することに基づいて第２のアクセス線を非活動化する、送信することと、または、および第２の論理回路によって、第１の復号回路に第４の信号を送信することであって、第１の復号回路は、第４の信号を受信することに基づいて第１のアクセス線を非活動化する、送信することのための動作、特徴、手段、または命令を含んでよい。

【0215】

方法１５００および本明細書において説明される装置のいくつかの実施例では、修復セルにアクセスすることは、第１の論理回路によって、第２のアクセス線が無効にされ得る後、第１のメモリセクション内の第３の復号回路に第５の信号を送信することであって、第３の復号回路は、第１のアクセス線および修復セルと結合され得る第３のアクセス線を活動化する、送信することと、または、および第２の論理回路によって、第１のアクセス線が無効にされ得る後、第２のメモリセクション内の第４の復号回路に第６の信号を送信することであって、第４の復号回路は、第２のアクセス線および修復セルと結合され得る第４のアクセス線を活動化する、送信することのための動作、特徴、手段、または命令を含んでよい。

【0216】

図１６は、本開示の態様による、メモリデバイス内の投機的セクション選択をサポートする１つまたは複数の方法１６００を示すフローチャートを示す。方法１６００の動作は、本明細書で説明するメモリアレイまたはそのコンポーネントによって実施可能である。たとえば、方法１６００の動作は、図１２を参照して説明されるメモリアレイによって実行されてよい。いくつかの実施例では、メモリアレイは、説明された機能を実行するために、メモリアレイの機能要素を制御するための命令のセットを実行することができる。追加または代替として、メモリアレイは、特定用途向けハードウェアを使用して、説明される機能の態様を実行することができる。

【0217】

１６０５では、メモリアレイは、メモリセクションのセットの第１のメモリセクション内の修復セルの量が、第１のメモリセクション内の欠陥メモリセルを修復するように構成されていることを決定し得る。１６０５の動作は、本明細書で説明する方法に従って実行され得る。いくつかの例において、１６０５の動作の態様は、図１２を参照しながら説明するようなメモリアレイによって実行されてよい。

【0218】

１６１０では、メモリアレイは、決定することに基づいて、第１のメモリセクション内のメモリセルに対応するメモリアドレスに基づいて活動化されるようにメモリセクションのセットの各メモリセクションを構成し得る。１６１０の動作は、本明細書で説明する方法に従って実行され得る。いくつかの例において、１６１０の動作の態様は、図１２を参照しながら説明するようなメモリアレイによって実行されてよい。

【0219】

１６１５では、メモリアレイは、メモリセクションのセットの少なくとも１つのメモリセクションによって、第１のメモリセクション内のメモリセルに対応するメモリアドレスを示すメモリコマンドを受信し得る。１６１５の動作は、本明細書で説明する方法に従って実行され得る。いくつかの例において、１６１５の動作の態様は、図１２を参照しながら説明するようなメモリアレイによって実行されてよい。

【0220】

１６２０では、メモリアレイは、メモリセクションのセットの各々において、メモリコマンドを受信することに基づいて少なくとも１つのアクセス線を選択し得る。１６２０の動作は、本明細書で説明する方法に従って実行され得る。いくつかの例において、１６２０の動作の態様は、図１２を参照しながら説明するようなメモリアレイによって実行されてよい。

【0221】

１６２５では、メモリアレイは、メモリセクションのセットのサブセット内で、第１のメモリセクション内のメモリセルに対応する修復セルの場所に基づいて少なくとも１つのアクセス線を選択解除し得る。１６２５の動作は、本明細書で説明する方法に従って実行され得る。いくつかの例において、１６２５の動作の態様は、図１２を参照しながら説明するようなメモリアレイによって実行されてよい。

【0222】

いくつかの例において、本明細書で説明される装置は、方法１６００などの１つまたは複数の方法を実行することができる。装置は、メモリセクションのセットの第１のメモリセクション内の修復セルの量が、第１のメモリセクション内の欠陥メモリセルを修復するように構成されていることを決定し、決定することに基づいて、第１のメモリセクション内のメモリセルに対応するメモリアドレスに基づいて活動化されるようにメモリセクションのセットの各々を構成し、メモリセクションのセットのうちの少なくとも１つによって、第１のメモリセクション内のメモリセルに対応するメモリアドレスを示すメモリコマンドを受信し、メモリコマンドを受信することに基づいてメモリセクションのセットの各々において、少なくとも１つのアクセス線を選択し、メモリセクションのセットのサブセット内で、第１のメモリセクション内のメモリセルに対応する修復セルの場所に基づいて少なくとも１つのアクセス線を選択解除するための特徴、手段、または命令（たとえば、プロセッサによって実行可能な命令を記憶する非一時的なコンピュータ可読媒体）を含んでよい。

【0223】

方法１６００および本明細書において説明される装置のいくつかの実施例では、メモリセクションのセットは、第１のメモリセクションの第１のアクセス線を選択解除し、第２のメモリセクションの第２のアクセス線の選択を維持するための動作、特徴、手段、または命令を含んでよい。

【0224】

方法１６００および本明細書において説明される装置のいくつかの実施例では、メモリセクションのセットは、第１のメモリセクションの第１のアクセス線を選択解除し、第２のメモリセクションの第２のアクセス線の選択を維持するための動作、特徴、手段、または命令を含んでよい。

【0225】

方法１６００および本明細書において説明される装置のいくつかの実施例は、修復セルが、メモリアドレスに基づいて第２のメモリセクション内に位置し得ることを識別することであって、少なくとも１つのアクセス線を選択解除することは、複数のメモリセクションの他のメモリセクションの各々において、修復セルが第２のメモリセクション内に位置することを識別することに基づいて少なくとも１つのアクセス線を選択解除することを含む、識別することのための動作、特徴、手段、または命令をさらに含んでよい。

【0226】

方法１６００および本明細書において説明される装置のいくつかの実施例は、メモリセクションのセットの各々において少なくとも１つのアクセス線を選択することと部分的に少なくとも同時に、メモリアドレスを欠陥メモリセルのアドレスと比較することと、メモリアドレスを欠陥メモリセルのアドレスのうちの１つとマッチングすることのための動作、特徴、手段、または命令をさらに含むことができ、この場合、修復セルの場所は、マッチングに基づいて識別され得る。

【0227】

方法１６００および本明細書において説明される装置のいくつかの実施例は、修復セルが第２のメモリセクション内に位置し得ることを第１のメモリセクションに示すことであって、少なくとも１つのアクセス線を選択解除することは、第２のメモリセクション内に修復セルが位置することに基づいて第１のメモリセクションの第１のアクセス線を選択解除することと、修復セルが第２のメモリセクション内に位置することに基づいて第２のメモリセクションの第２のアクセス線の選択を維持することとを含む、示すことのための動作、特徴、手段、または命令をさらに含んでよい。

【0228】

方法１６００および本明細書において説明される装置のいくつかの実施例は、修復セルが第１のメモリセクション内に位置し得ることをメモリセクションのセットの第２のメモリセクションに示すことであって、少なくとも１つのアクセス線を選択解除することは、修復セルが第１のメモリセクション内に位置することに基づいて第１のメモリセクションの第１のアクセス線の選択を維持することと、修復セルが第１のメモリセクション内に位置することに基づいて第２のメモリセクションの第２のアクセス線を選択解除することとを含む、示すことのための動作、特徴、手段、または命令をさらに含んでよい。

【0229】

上記で説明された方法は、可能な実施例を説明するものであり、動作およびステップは並べ替えされてよいまたは他の方法で修正されてよく、他の実施例も可能であることに留意されたい。さらに、方法のうちの２つ以上からの部分が組み合わされてもよい。

【0230】

装置が説明される。いくつかの場合、装置は、本明細書において説明される方法の態様の実行を実行またはサポートするために使用されてよい。この装置は、第１のアクセス線と、この第１のアクセス線と結合された第１のメモリセルと、第１のメモリセクションに対応する受信されたメモリアドレスに基づいて第１のアクセス線を選択するように構成された第１の復号回路とを含む第１のメモリセクションと、第２のアクセス線と、第１のメモリセクションに対応する受信されたメモリアドレスに基づいて第２のアクセス線を選択するように構成された第２の復号回路とを含む第２のメモリセクションとを含んでよく、第１の復号回路は、第１のメモリセルのための修復セルの場所が第２のメモリセクション内にあることに基づいて第１のアクセス線を選択解除するようにさらに構成される。

【0231】

いくつかの実施例では、第１のメモリセクションは、受信されたメモリアドレスを欠陥メモリセルのためのメモリアドレスの第１のセットと比較するように構成された第１の論理回路をさらに含み、第２のメモリセクションは、受信されたメモリアドレスを欠陥メモリセルのためのメモリアドレスの第２のセットと比較するように構成された第２の論理回路をさらに含む。

【0232】

装置のいくつかの実施例は、第１の論理回路と第２の復号回路との間で記受信されたメモリアドレスが欠陥メモリセルのためのメモリアドレスの第１のセットのうちの１つにマッチングするかどうかの第１の標識を伝達するように構成された第１の信号経路であって、第２の復号回路は、第１の標識に基づいて第２のアクセス線を選択解除するように構成され得る、第１の信号経路と、第２の論理回路と第１の復号回路との間で、受信されたメモリアドレスが欠陥メモリセルのためのメモリアドレスの第２のセットのうちの１つにマッチングするどうかの第２の標識を伝達するように構成された第２の信号経路であって、第１の復号回路は、第２の標識に基づいて第１のアクセス線を選択解除するように構成され得る、第２の信号経路とを含んでよい。

【0233】

いくつかの実施例では、第１のメモリセクションは第１の修復セルをさらに含み、第１のアクセス線は、第１のメモリセルおよび第１の修復セルと結合されてよく、第２のメモリセクションは、第２のメモリセルと第２の修復セルとをさらに含み、第２のアクセス線は、第２のメモリセルおよび第２の修復セルと結合されてよい。

【0234】

いくつかの実施例では、第１のメモリセクションは、第１の修復セルと結合された第３のアクセス線と、受信されたメモリアドレスが欠陥メモリセルのためのメモリアドレスの第１のセットのうちの１つにマッチングするかどうかに基づいて第３のアクセス線を選択するように構成された第３の復号回路とをさらに含み、第２のメモリセクションは、第２の修復セルと結合された第４のアクセス線と、受信されたメモリアドレスが欠陥メモリセルのためのメモリアドレスの第２のセットのうちの１つにマッチングするかどうかに基づいて第４のアクセス線を選択するように構成された第４の復号回路とをさらに含む。

【0235】

装置のいくつかの実施例は、メモリセクションのグループのうちの１つのメモリセクションのメモリアドレスがメモリセクションのグループのうちの任意の１つまたは複数のメモリセクションにおいて受信され得るときに各々が選択されるように構成されたメモリセクションのグループを含んでよく、メモリセクションのグループは、第１のメモリセクションと、第２のメモリセクションとを含む。

【0236】

いくつかの実施例では、第２のメモリセクションは第２のメモリセルを含み、第２のメモリセルの各々は、別のメモリセクション内の欠陥メモリセルを修復するようにプログラムされる。

【0237】

本明細書で説明される情報および信号は、様々な異なる技術および技法のうちのいずれかを使用して表されてよい。たとえば、上記の説明全体を通じて参照され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界もしくは磁性粒子、光場もしくは光学粒子、またはこれらの任意の組み合わせによって表され得る。いくつかの図面は、信号を単一の信号として示すことができるが、当業者であれば、信号は信号のバスを表すことができ、バスは様々なビット幅を有することができることを理解されよう。

【0238】

本明細書で使用する「仮想接地」という用語は、およそゼロボルト（０Ｖ）の電圧で保持されるが、接地と直接結合されていない、電気回路のノードを指す。したがって、仮想接地の電圧は一時的に変動し、定常状態で約０Ｖに戻ることができる。仮想接地は、演算増幅器およびレジスタからなる分圧器などの、様々な電子回路素子を使用して実施され得る。他の実施例も可能である。「仮想接地」または「仮想的に接地された」は、約０Ｖに接続されることを意味する。

【0239】

「電子通信」、「導電接触」、「接続された」、および「結合された」という用語は、構成要素間の信号の流れをサポートする構成要素間の関係を指すことがある。構成要素は、いつでも構成要素間の信号の流れをサポートすることができる構成要素間の任意の導電経路が存在する場合、互いに電子通信している（あるいは、導電接触または接続または結合している）ものと見なされる。任意の所与の時点で、互いに電子通信している（あるいは、導電接触または接続または結合している）構成要素間の導電経路は、接続された構成要素を含むデバイスの動作に基づいて、開回路または閉回路とすることができる。接続された構成要素間の導電経路は、構成要素間の直接導電経路とすることができるか、あるいは、接続された構成要素間の導電経路は、スイッチ、トランジスタ、または他の構成要素などの、中間構成要素を含むことができる、間接的導電経路とすることができる。いくつかの場合、接続された構成要素間の信号の流れは、たとえば、スイッチまたはトランジスタなどの１つまたは複数の中間構成要素を使用して、一時的に中断することができる。

【0240】

「結合」という用語は、信号が現在、導電経路を介して構成要素間で通信することができない、構成要素間の開回路関係から、信号が導電経路を介して構成要素間で通信可能である、構成要素間の閉回路関係へと、移動する状態を指す。コントローラなどの構成要素が他の構成要素をまとめて結合するとき、構成要素は、以前には信号が流れることができなかった導電経路を介して、信号が他の構成要素間を流れるようにすることができる変更を開始する。

【0241】

「絶縁された」という用語は、信号が現在、構成要素間を流れることができない、構成要素間の関係を指す。構成要素間に開回路が存在する場合、構成要素は互いに絶縁される。たとえば、構成要素間に位置決めされたスイッチによって分離される２つの構成要素は、スイッチが開のとき、互いに絶縁される。コントローラが２つの構成要素を互いから絶縁するとき、コントローラは、以前は信号を流すことができた導電経路を使用して信号が構成要素間を流れないようにする変更に影響を与える。

【0242】

本明細書で使用される「層」という用語は、幾何学的構造の層（ｓｔｒａｔｕｍ）またはシートを指す。各層は、３つの次元（たとえば、高さ、幅、および奥行き）を有してよく、表面の少なくとも一部分を覆ってよい。たとえば、層は、２つの次元が第３の次元よりも大きい３次元構造、たとえば、薄膜であってよい。層は、異なる要素、構成要素、および／または材料を含んでよい。いくつかの場合、１つの層は、２つ以上の副層から構成されてよい。添付の図のうちのいくつかでは、３次元層の２つの次元は、例示の目的で示される。

【0243】

本明細書で使用されるとき、「実質的に」という用語は、修飾された特性（たとえば、実質的にという用語によって修飾された動詞または形容詞）は絶対的である必要はないが、この特性の利点を達成するのに十分なほど近いことを意味する。

【0244】

本明細書で使用されるとき、「電極」という用語は、電気導体を指してよく、いくつかの場合、メモリセルまたはメモリアレイの他のコンポーネントへの電気的接点として用いられることがある。電極は、トレース、ワイヤ、導電ライン、導電層、またはメモリアレイの要素もしくはコンポーネント間の導電経路を提供する同様のものを含んでよい。

【0245】

本明細書で論じられるメモリアレイを含むデバイスは、シリコン、ゲルマニウム、シリコン・ゲルマニウム合金、ガリウムヒ素、窒化ガリウムなどの、半導体基板上に形成可能である。いくつかの場合、基板は半導体ウェーハである。他の場合には、基板は、シリコンオンガラス（ＳＯＧ）またはシリコンオンサファイア（ＳＯＰ）などのシリコンオンインシュレータ（ＳＯＩ）基板であってもよいし、別の基板上の半導体材料のエピタキシャル層であってもよい。基板、または基板のサブ領域の導電性は、リン、ホウ素、またはヒ素を含むが限定されない様々な化学種を使用したドーピングを介して制御可能である。ドーピングは、基板の初期形成または成長の間に、イオン注入または任意の他のドーピング手段によって実行可能である。

【0246】

本明細書で論じられるスイッチングコンポーネントまたはトランジスタは、電界効果トランジスタ（ＦＥＴ）を表すことができ、ソース、ドレイン、およびゲートを含む３端末デバイスを含む。端子は、導電材料、たとえば金属を介して、他の電子素子に接続され得る。ソースおよびドレインは導電性とすることができ、高濃度にドープされた、たとえば縮退半導体領域を含むことができる。ソースおよびドレインは、低濃度にドープされた半導体領域またはチャネルによって分離することができる。チャネルがｎ形（すなわち、多数のキャリアが電子である）の場合、ＦＥＴはｎ形ＦＥＴと呼ぶことができる。チャネルがｐ形（すなわち、多数のキャリアがホールである）の場合、ＦＥＴはｐ形ＦＥＴと呼ぶことができる。チャネルは絶縁ゲート酸化物によって覆うことができる。チャネルの導電性は、ゲートに電圧を印加することによって制御可能である。たとえば、ｎ形ＦＥＴまたはｐ形ＦＥＴにそれぞれ正の電圧または負の電圧を印加すると、結果としてチャネルは導電性となることができる。トランジスタは、トランジスタの閾値電圧より大きいかまたは閾値電圧に等しい電圧がトランジスタゲートに印加されるとき、「オン」となるかまたは「活動化」されることになる。トランジスタは、トランジスタの閾値電圧より小さい電圧がトランジスタゲートに印加されるとき、「オフ」となるかまたは「非活動化」されることになる。

【0247】

本明細書で添付の図面に関連して記載される説明は、例示的構成を示すものであり、実施可能であるかまたは特許請求の範囲内であるすべての例を表すものではない。本明細書で使用される「例示的」という用語は、「例、インスタンス、または例示としての役割を果たす」ことを意味し、「好ましい」かまたは「他の例よりも有利である」ことは意味していない。詳細な説明は、説明する技法を理解するための特定の詳細を含む。しかしながら、これらの技法は、これらの具体的な詳細なしに実施されてよい。いくつかの例では、説明する例の概念を不明瞭にするのを避けるために、周知の構造およびデバイスがブロック図の形で示される。

【0248】

添付の図面では、同様の構成要素または機構は同じ参照ラベルを有することができる。さらに、同じタイプの様々な構成要素は、参照ラベルの後にダッシュと同様の構成要素の中で区別する第２のラベルとを付けることによって、区別することができる。明細書において第１の参照ラベルのみが使用される場合、説明は、第２の参照ラベルに関係なく、同じ第１の参照ラベルを有する同様の構成要素のうちの任意の１つに適用されてよい。

【0249】

本明細書で説明される情報および信号は、様々な異なる技術および技法のうちのいずれかを使用して表されてよい。たとえば、上記の説明全体を通じて参照され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界もしくは磁性粒子、光場もしくは光学粒子、またはこれらの任意の組み合わせによって表され得る。

【0250】

本明細書における開示と関係して説明されている様々な例示的なブロックおよびモジュールは、汎用のプロセッサ、ＤＳＰ、ＡＳＩＣ、ＦＰＧＡもしくは他のプログラマブル論理デバイス、ディスクリートなゲートもしくはトランジスタ論理、ディスクリートなハードウェア構成要素、または本明細書に説明されている機能を実行するように設計されているこれらの任意の組み合わせにより、実装可能または実行可能であり得る。汎用プロセッサはマイクロプロセッサであってよいが、代替として、プロセッサは任意のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であってよい。プロセッサは、コンピューティングデバイスの組み合わせ（たとえば、ＤＳＰおよびマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアに関連する１つまたは複数のマイクロプロセッサ、あるいは任意の他のこうした構成）として実施されてもよい。

【0251】

本明細書で説明される機能は、ハードウェア、プロセッサによって実行可能なソフトウェア、ファームウェア、またはそれらの任意の組み合わせで実施されてよい。プロセッサによって実行可能なソフトウェア内で実施される場合、機能は、コンピュータ可読媒体上の１つまたは複数の命令またはコードとして、記憶または伝送することができる。他の例および実施例は、本開示および添付の特許請求の範囲に含まれる。たとえば、ソフトウェアの性質に起因して、前述の機能は、プロセッサ、ハードウェア、ファームウェア、ハードワイヤリング、またはこれらのうちの任意の組み合わせによって実行されるソフトウェアを使用して実施可能である。機能を実施する機構は、機能の一部が異なる物理的位置で実施されるように分散されることを含めて、様々な位置に物理的に位置してもよい。また、特許請求の範囲を含む本明細書で使用される場合、項目のリスト（たとえば、「のうちの少なくとも１つ」または「１つまたは複数の」などの言い回しが前置きされる項目のリスト）で使用される「または」は、たとえば、Ａ、Ｂ、またはＣのうちの少なくとも１つのリストが、Ａ、またはＢ、またはＣ、またはＡＢ、またはＡＣ、またはＢＣ、またはＡＢＣ（すなわち、ＡおよびＢおよびＣ）を意味するような、包括的リストを示す。また、本明細書で使用される「基づく」という語句は、条件の閉集合を言い表すものと解釈されるべきではない。たとえば、「条件Ａに基づく」と説明される例示的ステップは、本開示の範囲を逸脱することなく、条件Ａおよび条件Ｂの両方に基づくことができる。言い換えれば、本明細書で使用されるとき、「基づく」という言い回しは、「少なくとも部分的に基づく」という言い回しと同じように解釈されるべきである。

【0252】

コンピュータ可読媒体は、非一時的なコンピュータ記憶媒体と、コンピュータプログラムをある所から他の所へ移動させることを容易にする任意の媒体を含む通信媒体の、両方を含む。非一時的な記憶媒体は、汎用コンピュータまたは特定用途向けコンピュータによってアクセス可能な、任意の使用可能媒体であってよい。限定するものではないが、例として、非一時的なコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、電気的消去可能プログラム可能読み出し専用メモリ（ＥＥＰＲＯＭ）、コンパクトディスク（ＣＤ）ＲＯＭまたは他の光ディスクストレージ、磁気ディスクストレージ、または他の磁気ストレージデバイス、あるいは、命令またはデータ構造の形の望ましいプログラムコード手段を担持または記憶するために使用可能であり、汎用コンピュータまたは特定用途向けコンピュータ、あるいは汎用プロセッサまたは特定用途向けプロセッサによってアクセス可能である、任意の他の非一時的な媒体を含むことができる。また、任意の接続は、コンピュータ可読媒体と呼ばれるのが適切である。たとえば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または、赤外線、無線、およびマイクロ波などの無線技術を使用して、ウェブサイト、サーバ、または他のリモートソースから伝送される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または、赤外線、無線、およびマイクロ波などの無線技術は、媒体の定義に含まれる。本明細書で使用されるディスク（ｄｉｓｋおよびｄｉｓｃ）は、ＣＤ、レーザディスク、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピーディスク、およびブルーレイディスクを含み、ディスク（ｄｉｓｋ）は通常、データを磁気的に再生するが、ディスク（ｄｉｓｃ）は、レーザによってデータを光学的に再生する。上記の組み合わせもコンピュータ可読媒体の範囲に含まれる。

【0253】

本明細書における説明は、当業者が本開示を作成または使用できるようにするために提供される。本開示に対する様々な修正は当業者にとって明らかであり、本明細書で定義される一般原理は、本開示の範囲を逸脱することなく他の変形形態に適用され得る。したがって、本開示は、本明細書で説明される例および設計に限定されるものではなく、本明細書で開示される原理および新規な特徴と一致する最も広い範囲が認められるものである。

【図1】

【図2】

【図3A】

【図3B】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【手続補正書】

【提出日】2022-02-17

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】０００１

【補正方法】変更

【補正の内容】

【0001】

［クロスリファレンス］
本特許出願は、２０１９年６月１９日に出願された、Ｆａｃｋｅｎｔｈａｌらによる「ＳＰＥＣＵＬＡＴＩＶＥ ＳＥＣＴＩＯＮ ＳＥＬＥＣＴＩＯＮ ＷＩＴＨＩＮ Ａ ＭＥＭＯＲＹ ＤＥＶＩＣＥ」という名称の米国特許出願第１６／４４６，４６７号の優先権を主張する、２０２０年５月１２日に出願された、Ｆａｃｋｅｎｔｈａｌらによる「ＳＰＥＣＵＬＡＴＩＶＥ ＳＥＣＴＩＯＮ ＳＥＬＥＣＴＩＯＮ ＷＩＴＨＩＮ Ａ ＭＥＭＯＲＹ ＤＥＶＩＣＥ」という名称のＰＣＴ出願第ＰＣＴ／ＵＳ２０２０／０３２５０３号の優先権を主張するものであり、当該米国特許出願および当該ＰＣＴ出願の各々は本出願の譲受人に譲渡され、かつ当該米国特許出願および当該ＰＣＴ出願の各々は参照によりその全体が本明細書に明示的に組み込まれる。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】０１１６

【補正方法】変更

【補正の内容】

【0116】

７１５では、第１のセクション７０５－ａおよび／または第２のセクション７０５－ｂは、第１のセクション７０５－ａまたは第２のセクション７０５－ｂのどちらかのためのメモリアドレスを受信したことに応答してどのセクションがアクセスされるかを決定する前に両方のセクション内のアクセス線が選択され得る投機的選択動作モードを有効にし得る。追加的または代替的に、デバイスメモリコントローラ１５５－ａは、第１のセクション７０５－ａおよび第２のセクション７０５－ｂ内で投機的選択動作モードを有効にしてよい。いくつかの場合、第１のセクション７０５－ａおよび／または第２のセクション７０５－ｂは、第１のセクション７０５－ａが、第１のセクション７０５－ａ内に位置する修復のすべてが使用されていることを決定したことに基づいて、投機的選択動作モードを有効にすることがある。他の場合には、第１のセクション７０５－ａおよび／または第２のセクション７０５－ｂは、投機的選択のための別の要件が満たされたことを決定したことに基づいて投機的選択動作モードを有効にすることがある。たとえば、投機的選択は、第１のセクション７０５－ａ内の閾値数の修復アドレスが使用される場合、第２のセクション７０５－ｂが第１のセクション７０５－ａのための専用修復である場合、信号がメモリコントローラから受信される場合などに、有効にされることがある。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】０１１７

【補正方法】変更

【補正の内容】

【0117】

７２０では、デバイスメモリコントローラ１５５－ａは、第１のセクション７０５－ａおよび第２のセクション７０５－ｂに１つまたは複数のメモリコマンドを送り、アクセスされることになる１つまたは複数のメモリアドレスを指定し得る。いくつかの場合、１つまたは複数のメモリコマンドとしては、活動化コマンド、読み出しコマンド、書き込みコマンド、および／またはプリチャージコマンドがある。１つまたは複数のメモリコマンドに含まれるメモリアドレスは、１つまたは複数のメモリセルを参照してよく、１つまたは複数のメモリコマンドに含まれるメモリアドレスは、メモリのセクションを参照してよく、または、この両方である。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】０１１８

【補正方法】変更

【補正の内容】

【0118】

７２５では、第１のセクション７０５－ａ内の回路（たとえば、論理回路およびデコーダ）は、第１のセクション７０５－ａにアドレス指定されたメモリコマンドを受信したことに応答して、第１のセクション７０５－ａを選択／充電し得る－たとえば、第１のセクション７０５－ａは、第１のセクション７０５－ａ内の１つまたは複数のディジット線を充電し得る。次いで、第１のセクション７０５－ａは、メモリアドレスが有効なアドレスと関連付けられるかまたは第１のセクション７０５－ａ内の欠陥アドレスと関連付けられるかを検証するためにメモリコマンド内で受信されるメモリアドレスをチェックし得る。たとえば、第１のセクション７０５－ａ内の回路は、コマンドからのメモリアドレスを既知の欠陥メモリアドレスと比較し得る。いくつかの場合、第１のセクション７０５－ａは、メモリアドレスを、第１のセクション７０５－ａの修復アドレスに対応する欠陥メモリアドレスのみと比較することがある。他の場合には、第１のセクション７０５－ａは、メモリアドレスを、第１のセクション７０５－ａおよび第２のセクション７０５－ｂの修復アドレスに対応する欠陥メモリアドレスと比較することがある。メモリアドレスが有効である－すなわち、機能メモリセルをアドレス指定する－場合、第１のセクション７０５－ａ内の回路は、メモリコマンドに従って受信されたメモリアドレスによってアドレス指定されるメモリセルにアクセスしてよい。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】０１１９

【補正方法】変更

【補正の内容】

【0119】

同様に、７３０では、第２のセクション７０５－ｂ内の回路（たとえば、論理回路およびデコーダ）は、第１のセクション７０５－ａにアドレス指定されたメモリコマンドを受信したことに応答して、または第１のセクション７０５－ａから信号を受信したことに応答して、第２のセクション７０５－ｂを選択／充電－たとえば、第２のセクション７０５－ｂ内の１つまたは複数のディジット線を充電－し得る。次いで、第２のセクション７０５－ｂは、メモリアドレスが有効なメモリアドレスであるかどうかおよび／または第２のセクション７０５－ｂ内の修復アドレスと関連付けられるかどうかを検証するためにメモリコマンドからのアドレスをチェックし得る。たとえば、第２のセクション７０５－ｂ内の回路は、コマンドからのメモリアドレスを既知の欠陥メモリアドレスと比較し得る。いくつかの場合、第２のセクション７０５－ｂは、メモリアドレスを、第２のセクション７０５－ｂの修復アドレスに対応する欠陥メモリアドレスのみと比較することがある。他の場合には、第２のセクション７０５－ｂは、メモリアドレスを、第１のセクション７０５－ａおよび第２のセクション７０５－ｂの修復アドレスに対応する欠陥メモリアドレスと比較することがある。そのような場合、第２のセクション７０５－ｂが、－たとえば、受信されたメモリアドレスを既知の第１のセクション７０５－ａまたは第２のセクション７０５－ｂの欠陥メモリアドレスとマッチングするのに失敗することによって－メモリアドレスが有効であることを決定した場合、第２のセクション７０５－ｂ内の回路は、第２のセクション７０５－ｂを放電してよい－たとえば、第２のセクション７０５－ｂ内の１つまたは複数のディジット線を放電してよい。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】０１２８

【補正方法】変更

【補正の内容】

【0128】

８１５では、第１のセクション８０５－ａおよび／または第２のセクション８０５－ｂは、メモリアドレスを受信したことに応答してどのセクションがアクセスされるかを決定する前に両方のセクション内のアクセス線が選択され得る投機的選択動作モードを有効にし得る。追加的または代替的に、デバイスメモリコントローラ１５５－ａは、第１のセクション８０５－ａおよび第２のセクション８０５－ｂ内で投機的選択動作モードを有効にしてよい。いくつかの場合、第１のセクション８０５－ａおよび／または第２のセクション８０５－ｂは、第１のセクション８０５－ａが、第１のセクション８０５－ａ内に位置する修復のすべてが使用されていることを決定したことに基づいて、投機的選択動作モードを有効にしてよい。他の場合には、第１のセクション８０５－ａおよび／または第２のセクション８０５－ｂは、投機的選択のための別の要件が満たされることを決定したことに基づいて、投機的選択動作モードを有効にしてよい。たとえば、投機的選択は、第１のセクション８０５－ａ内の閾値数の修復アドレスが使用される場合、第２のセクション８０５－ｂが第１のセクション８０５－ａのための専用修復である場合、信号がメモリコントローラから受信された場合などに、有効にされてよい。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】０１２９

【補正方法】変更

【補正の内容】

【0129】

８２０では、デバイスメモリコントローラ１５５－ｂは、第１のセクション８０５－ａおよび第２のセクション８０５－ｂに１つまたは複数のメモリコマンドを送り、アクセスされることになる１つまたは複数のメモリアドレスを指定し得る。いくつかの場合、１つまたは複数のメモリコマンドとしては、活動化コマンド、読み出しコマンド、書き込みコマンド、および／またはプリチャージコマンドがある。いくつかの場合、メモリアドレスは、１つまたは複数のメモリセルを参照してよく、他の場合には、メモリアドレスは、メモリのセクションを参照してよい。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】０１３０

【補正方法】変更

【補正の内容】

【0130】

８２５では、第１のセクション８０５－ａ内の回路（たとえば、論理回路およびデコーダ）は、第１のセクション８０５－ａにアドレス指定されたメモリコマンドを受信したことに応答して、第１のセクション８０５－ａを選択／充電し得る－たとえば、第１のセクション８０５－ａは、第１のセクション８０５－ａ内の１つまたは複数のディジット線を充電し得る。次いで、第１のセクション８０５－ａは、メモリアドレスが有効なアドレスと関連付けられるかまたは第１のセクション８０５－ａ内の欠陥アドレスと関連付けられるかを検証するためにメモリコマンド内で受信されるメモリアドレスをチェックし得る。たとえば、第１のセクション８０５－ａ内の回路は、コマンドからのメモリアドレスを既知の欠陥メモリアドレスと比較し得る。いくつかの場合、第１のセクション８０５－ａは、メモリアドレスを、第１のセクション８０５－ａの修復アドレスに対応する欠陥メモリアドレスのみと比較することがある。他の場合には、第１のセクション８０５－ａは、メモリアドレスを、第１のセクション８０５－ａおよび第２のセクション８０５－ｂの修復アドレスに対応する欠陥メモリアドレスと比較することがある。メモリアドレスが有効である－すなわち、機能メモリセルをアドレス指定する－場合、第１のセクション８０５－ａ内の回路は、メモリコマンドに従って受信されたメモリアドレスによってアドレス指定されるメモリセルにアクセスしてよい。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】０１３１

【補正方法】変更

【補正の内容】

【0131】

同様に、８３０では、第２のセクション８０５－ｂ内の回路（たとえば、論理回路およびデコーダ）は、第１のセクション８０５－ａにアドレス指定されたメモリコマンドを受信したことに応答して、または第１のセクション８０５－ａから信号を受信したことに応答して、第２のセクション８０５－ｂを選択／充電－たとえば、第２のセクション８０５－ｂ内の１つまたは複数のディジット線を充電－し得る。次いで、第２のセクション８０５－ｂは、メモリアドレスが有効なメモリアドレスであるかどうかおよび／または第２のセクション８０５－ｂ内の修復アドレスと関連付けられるかどうかを検証するためにメモリコマンドからのアドレスをチェックし得る。たとえば、第２のセクション８０５－ｂ内の回路は、コマンドからのメモリアドレスを既知の欠陥メモリアドレスと比較し得る。いくつかの場合、第２のセクション８０５－ｂは、メモリアドレスを、第２のセクション８０５－ｂの修復アドレスに対応する欠陥メモリアドレスのみと比較することがある。他の場合には、第２のセクション８０５－ｂは、メモリアドレスを、第１のセクション８０５－ａおよび第２のセクション８０５－ｂの修復アドレスに対応する欠陥メモリアドレスと比較することがある。そのような場合、第２のセクション８０５－ｂが、－たとえば、受信されたメモリアドレスを既知の第１のセクション８０５－ａまたは第２のセクション８０５－ｂの欠陥メモリアドレスとマッチングするのに失敗することによって－メモリアドレスが有効であることを決定した場合、第２のセクション８０５－ｂ内の回路は、第２のセクション８０５－ｂを放電してよい－たとえば、第２のセクション８０５－ｂ内の１つまたは複数のディジット線を放電してよい。

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】０１４０

【補正方法】変更

【補正の内容】

【0140】

９１５では、第１のセクション９０５－ａおよび／または第２のセクション９０５－ｂは、メモリアドレスを受信したことに応答してどのセクションがアクセスされるかを決定する前に両方のセクション内のアクセス線が選択され得る投機的選択動作モードを有効にし得る。追加的または代替的に、デバイスメモリコントローラ１５５－ａは、第１のセクション９０５－ａおよび第２のセクション９０５－ｂ内で投機的選択動作モードを有効にしてよい。いくつかの場合、第１のセクション９０５－ａおよび／または第２のセクション９０５－ｂは、第１のセクション９０５－ａが、第１のセクション９０５－ａ内に位置する修復のすべてが使用されていることを決定したことに基づいて、投機的選択動作モードを有効にしてよい。他の場合には、第１のセクション９０５－ａおよび／または第２のセクション９０５－ｂは、投機的選択のための別の要件が満たされることを決定したことに基づいて、投機的選択動作モードを有効にしてよい。たとえば、投機的選択は、第１のセクション９０５－ａ内の閾値数の修復アドレスが使用される場合、第２のセクション９０５－ｂが第１のセクション９０５－ａのための専用修復である場合、信号がメモリコントローラから受信された場合などに、有効にされてよい。

【手続補正11】

【補正対象書類名】明細書

【補正対象項目名】０１４１

【補正方法】変更

【補正の内容】

【0141】

９２０では、デバイスメモリコントローラ１５５－ｃは、第１のセクション９０５－ａおよび第２のセクション９０５－ｂに１つまたは複数のメモリコマンドを送り、アクセスされることになる１つまたは複数のメモリアドレスを指定し得る。いくつかの場合、１つまたは複数のメモリコマンドとしては、活動化コマンド、読み出しコマンド、書き込みコマンド、および／またはプリチャージコマンドがある。いくつかの場合、メモリアドレスは、１つまたは複数のメモリセルを参照してよく、他の場合には、メモリアドレスは、メモリのセクションを参照してよい。

【手続補正12】

【補正対象書類名】明細書

【補正対象項目名】０１４２

【補正方法】変更

【補正の内容】

【0142】

９２５では、第１のセクション９０５－ａ内の回路（たとえば、論理回路およびデコーダ）は、第１のセクション９０５－ａにアドレス指定されたメモリコマンドを受信したことに応答して、第１のセクション９０５－ａを選択／充電し得る－たとえば、第１のセクション９０５－ａは、第１のセクション９０５－ａ内の１つまたは複数のディジット線を充電し得る。次いで、第１のセクション９０５－ａは、メモリアドレスが有効なアドレスと関連付けられるかまたは第１のセクション９０５－ａ内の欠陥アドレスと関連付けられるかを検証するためにメモリコマンド内で受信されるメモリアドレスをチェックし得る。たとえば、第１のセクション９０５－ａ内の回路は、コマンドからのメモリアドレスを既知の欠陥メモリアドレスと比較し得る。いくつかの場合、第１のセクション９０５－ａは、メモリアドレスを、第１のセクション９０５－ａの修復アドレスに対応する欠陥メモリアドレスのみと比較することがある。他の場合には、第１のセクション９０５－ａは、メモリアドレスを、第１のセクション９０５－ａおよび第２のセクション９０５－ｂの修復アドレスに対応する欠陥メモリアドレスと比較することがある。メモリアドレスが有効である－すなわち、機能メモリセルをアドレス指定する－場合、第１のセクション９０５－ａ内の回路は、メモリコマンドに従って受信されたメモリアドレスによってアドレス指定されるメモリセルにアクセスしてよい。

【手続補正13】

【補正対象書類名】明細書

【補正対象項目名】０１４３

【補正方法】変更

【補正の内容】

【0143】

同様に、９３０では、第２のセクション９０５－ｂ内の回路（たとえば、論理回路およびデコーダ）は、第１のセクション９０５－ａにアドレス指定されたメモリコマンドを受信したことに応答して、または第１のセクション９０５－ａから信号を受信したことに応答して、第２のセクション９０５－ｂを選択／充電－たとえば、第２のセクション９０５－ｂ内の１つまたは複数のディジット線を充電－し得る。次いで、第２のセクション９０５－ｂは、メモリアドレスが有効なメモリアドレスであるかどうかおよび／または第２のセクション９０５－ｂ内の修復アドレスと関連付けられるかどうかを検証するためにメモリコマンドからのアドレスをチェックし得る。たとえば、第２のセクション９０５－ｂ内の回路は、コマンドからのメモリアドレスを既知の欠陥メモリアドレスと比較し得る。いくつかの場合、第２のセクション９０５－ｂは、メモリアドレスを、第２のセクション９０５－ｂの修復アドレスに対応する欠陥メモリアドレスのみと比較することがある。他の場合には、第２のセクション９０５－ｂは、メモリアドレスを、第１のセクション９０５－ａおよび第２のセクション９０５－ｂの修復アドレスに対応する欠陥メモリアドレスと比較することがある。そのような場合、第２のセクション９０５－ｂが、－たとえば、受信されたメモリアドレスを既知の第１のセクション９０５－ａまたは第２のセクション９０５－ｂの欠陥メモリアドレスとマッチングするのに失敗することによって－メモリアドレスが有効であることを決定した場合、第２のセクション９０５－ｂ内の回路は、第２のセクション９０５－ｂを放電してよい－たとえば、第２のセクション９０５－ｂ内の１つまたは複数のディジット線を放電してよい。

【手続補正14】

【補正対象書類名】明細書

【補正対象項目名】０１５３

【補正方法】変更

【補正の内容】

【0153】

１０１５では、第１のセクション１００５－ａおよび／または第２のセクション１００５－ｂは、メモリアドレスを受信したことに応答してどのセクションがアクセスされるかを決定する前に両方のセクション内のアクセス線が選択され得る投機的選択動作モードを有効にし得る。追加的または代替的に、デバイスメモリコントローラ１５５－ａは、第１のセクション１００５－ａおよび第２のセクション１００５－ｂ内で投機的選択動作モードを有効にしてよい。いくつかの場合、第１のセクション１００５－ａおよび／または第２のセクション１００５－ｂは、第１のセクション１００５－ａが、第１のセクション１００５－ａ内に位置する修復のすべてが使用されていることを決定したことに基づいて、投機的選択動作モードを有効にしてよい。他の場合には、第１のセクション１００５－ａおよび／または第２のセクション１００５－ｂは、投機的選択のための別の要件が満たされることを決定したことに基づいて、投機的選択動作モードを有効にしてよい。たとえば、投機的選択は、第１のセクション１００５－ａ内の閾値数の修復アドレスが使用される場合、第２のセクション１００５－ｂが第１のセクション１００５－ａのための専用修復である場合、信号がメモリコントローラから受信された場合などに、有効にされてよい。

【手続補正15】

【補正対象書類名】明細書

【補正対象項目名】０１５４

【補正方法】変更

【補正の内容】

【0154】

１０２０では、デバイスメモリコントローラ１５５－ｄは、第１のセクション１００５－ａおよび第２のセクション１００５－ｂに１つまたは複数のメモリコマンドを送り、アクセスされることになる１つまたは複数のメモリアドレスを指定し得る。いくつかの場合、１つまたは複数のメモリコマンドとしては、活動化コマンド、読み出しコマンド、書き込みコマンド、および／またはプリチャージコマンドがある。いくつかの場合、メモリアドレスは、１つまたは複数のメモリセルを参照してよく、他の場合には、メモリアドレスは、メモリのセクションを参照してよい。

【手続補正16】

【補正対象書類名】明細書

【補正対象項目名】０１５５

【補正方法】変更

【補正の内容】

【0155】

１０２５では、第１のセクション１００５－ａ内の回路（たとえば、論理回路およびデコーダ）は、第１のセクション１００５－ａにアドレス指定されたメモリコマンドを受信したことに応答して、第１のセクション１００５－ａを選択／充電し得る－たとえば、第１のセクション１００５－ａは、第１のセクション１００５－ａ内の１つまたは複数のディジット線を充電し得る。次いで、第１のセクション１００５－ａは、メモリアドレスが有効なアドレスと関連付けられるかまたは第１のセクション１００５－ａ内の欠陥アドレスと関連付けられるかを検証するためにメモリコマンド内で受信されるメモリアドレスをチェックし得る。たとえば、第１のセクション１００５－ａ内の回路は、コマンドからのメモリアドレスを既知の欠陥メモリアドレスと比較し得る。いくつかの場合、第１のセクション１００５－ａは、メモリアドレスを、第１のセクション１００５－ａの修復アドレスに対応する欠陥メモリアドレスのみと比較することがある。他の場合には、第１のセクション１００５－ａは、メモリアドレスを、第１のセクション１００５－ａおよび第２のセクション１００５－ｂの修復アドレスに対応する欠陥メモリアドレスと比較することがある。メモリアドレスが有効である－すなわち、機能メモリセルをアドレス指定する－場合、第１のセクション１００５－ａ内の回路は、メモリコマンドに従って受信されたメモリアドレスによってアドレス指定されるメモリセルにアクセスしてよい。

【手続補正17】

【補正対象書類名】明細書

【補正対象項目名】０１５６

【補正方法】変更

【補正の内容】

【0156】

同様に、１０３０では、第２のセクション１００５－ｂ内の回路（たとえば、論理回路およびデコーダ）は、第１のセクション１００５－ａにアドレス指定されたメモリコマンドを受信したことに応答して、または第１のセクション１００５－ａから信号を受信したことに応答して、第２のセクション１００５－ｂを選択／充電－たとえば、第２のセクション１００５－ｂ内の１つまたは複数のディジット線を充電－し得る。次いで、第２のセクション１００５－ｂは、メモリアドレスが有効なメモリアドレスであるかどうかおよび／または第２のセクション１００５－ｂ内の修復アドレスと関連付けられるかどうかを検証するためにメモリコマンドからのアドレスをチェックし得る。たとえば、第２のセクション１００５－ｂ内の回路は、コマンドからのメモリアドレスを既知の欠陥メモリアドレスと比較し得る。いくつかの場合、第２のセクション１００５－ｂは、メモリアドレスを、第２のセクション１００５－ｂの修復アドレスに対応する欠陥メモリアドレスのみと比較することがある。他の場合には、第２のセクション１００５－ｂは、メモリアドレスを、第１のセクション１００５－ａおよび第２のセクション１００５－ｂの修復アドレスに対応する欠陥メモリアドレスと比較することがある。そのような場合、第２のセクション１００５－ｂが、－たとえば、受信されたメモリアドレスを既知の第１のセクション１００５－ａまたは第２のセクション１００５－ｂの欠陥メモリアドレスとマッチングするのに失敗することによって－メモリアドレスが有効であることを決定した場合、第２のセクション１００５－ｂ内の回路は、第２のセクション１００５－ｂを放電してよい－たとえば、第２のセクション１００５－ｂ内の１つまたは複数のディジット線を放電してよい。

【手続補正18】

【補正対象書類名】図面

【補正対象項目名】図５

【補正方法】変更

【補正の内容】

【図5】

【国際調査報告】