特表 2022-538982 光電子デバイス用集積構造体の製造方法及び光電子デバイス用集積構造体

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-09-07

(54)【発明の名称】光電子デバイス用集積構造体の製造方法及び光電子デバイス用集積構造体

(51)【国際特許分類】

   H01L 33/48 20100101AFI20220831BHJP

   H01L 33/58 20100101ALI20220831BHJP

   H01L 33/60 20100101ALI20220831BHJP

   G09F 9/33 20060101ALI20220831BHJP

   G09F 9/30 20060101ALI20220831BHJP

   G09F 9/00 20060101ALI20220831BHJP

【ＦＩ】

H01L33/48

H01L33/58

H01L33/60

G09F9/33

G09F9/30 338

G09F9/30 349D

G09F9/30 349Z

G09F9/00 338

G09F9/30 349C

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2021574900

(86)(22)【出願日】2020-06-24

(85)【翻訳文提出日】2022-02-14

(86)【国際出願番号】 SG2020050352

(87)【国際公開番号】W WO2020263181

(87)【国際公開日】2020-12-30

(31)【優先権主張番号】10201906069T

(32)【優先日】2019-06-28

(33)【優先権主張国・地域又は機関】SG

(81)【指定国・地域】

(71)【出願人】

【識別番号】508144082

【氏名又は名称】マサチューセッツ インスティテュート オブ テクノロジー

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】チェン、イジン

(72)【発明者】

【氏名】ジャン、リ

(72)【発明者】

【氏名】リー、ケネス エン キアン

(72)【発明者】

【氏名】フィッツジェラルド、ユージーン エイ．

【テーマコード（参考）】

5C094

5F142

5G435

【Ｆターム（参考）】

5C094AA31

5C094AA42

5C094AA46

5C094BA23

5C094DA09

5C094DB01

5C094EA07

5C094ED01

5C094ED11

5C094ED15

5C094FB12

5F142AA02

5F142AA82

5F142BA32

5F142CB23

5F142CD02

5F142CD15

5F142CE08

5F142CG03

5F142CG06

5F142CG27

5F142DB12

5F142DB24

5F142FA32

5F142GA02

5F142GA21

5G435AA14

5G435AA17

5G435BB04

5G435KK05

5G435LL07

5G435LL15

(57)【要約】

光電子デバイスのための集積構造体および光電子デバイスのための集積構造体の製造方法に関する。
方法は、エピタキシャル成長基板上に光学素子のための複数のエピタキシャル層を形成する段階であって、複数のエピタキシャル層は相補型金属酸化物半導体（ＣＭＯＳ）とは異なる材料系に基づく、段階と、ハンドルウェハを提供する段階と、光学素子のための複数のエピタキシャル層の順序が、エピタキシャル成長基板上と比較してハンドルウェハ上で逆になるように、エピタキシャル成長基板とハンドルウェハとの間に第１の誘電体ボンディングを行う段階と、エピタキシャル成長基板を除去し、ハンドルウェハ上の複数のエピタキシャル層のうちの１つを露出させる段階と、光電子デバイスの光学素子のそれぞれの第１のコンタクトのための共通電極層を提供するために、複数のエピタキシャル層のうちの露出された１つを処理する段階と、光電子デバイスのためのドライバ回路を含むＣＭＯＳ集積回路（ＩＣ）ウェハを提供する段階と、光学素子のための複数のエピタキシャル層の順序がハンドルウェハ上と比較してＩＣウェハ上で逆になるように、ハンドルウェハとＩＣウェハの間で第２の誘電体ボンディングを行う段階とを備える。

【特許請求の範囲】

【請求項1】

光電子デバイスのための集積構造体であって、前記集積構造体は、
前記光電子デバイスのためのドライバ回路を含む相補型金属酸化物半導体バックプレーン（ＣＭＯＳバックプレーン）と、
前記ＣＭＯＳバックプレーン上の複数の光学素子であって、前記複数の光学素子はＣＭＯＳとは異なる材料系に基づく、複数の光学素子と、
モノリシック集積のために前記ＣＭＯＳバックプレーンと前記複数の光学素子との間に提供されたボンディング誘電体と、
各光学素子の第１のコンタクトと電気的に接触する連続した共通電極層と
を備え、
各光学素子の第２のコンタクトは、前記ＣＭＯＳバックプレーン内の前記ドライバ回路に別々に接続されている
集積構造体。

【請求項2】

前記ボンディング誘電体は透明である
請求項１に記載の集積構造体。

【請求項3】

前記共通電極層は、前記複数の光学素子の下方に配置されたリフレクタとしても機能する
請求項１または２記載の集積構造体。

【請求項4】

前記リフレクタは、分布ブラッグ反射器（ＤＢＲ）および／またはフォトニック結晶構造などの微細構造を備える
請求項３に記載の集積構造体。

【請求項5】

前記ＣＭＯＳバックプレーン上の電極パッドの少なくとも部分がリフレクタとして機能する
請求項１から４のいずれか一項に記載の集積構造体。

【請求項6】

前記第１のコンタクトは前記複数の光学素子の下部コンタクトを備え、前記第２のコンタクトは前記複数の光学素子の上部コンタクトを備える
請求項１から５のいずれか一項に記載の集積構造体。

【請求項7】

前記共通電極層の前記電気的な導通を遮断することなく前記複数の光学素子間の光絶縁を実現するために、光学素子間にパターン化され、前記共通電極層を少なくとも部分的に通って延びる光絶縁トレンチ
を備える請求項１から６のいずれか一項に記載の集積構造体。

【請求項8】

電流拡散を高めるために前記共通電極層上に直接電気的に接触してパターン化された金属パッド、ラインまたはネット
を備える請求項１から７のいずれか一項に記載の集積構造体。

【請求項9】

化学的機械平坦化ベースのコンタクト、タングステンプラグ、および金属パッドからなる群のうちの１または複数を含む電気的相互接続
をさらに備える請求項１から８のいずれか一項に記載の集積構造体。

【請求項10】

、光コリメーションを助けるための各光学素子に対するマイクロレンズ
をさらに備える請求項１から９のいずれか一項に記載の集積構造体。

【請求項11】

光電子デバイスのための集積構造体を製造する方法であって、
前記方法は、
エピタキシャル成長基板上に光学素子のための複数のエピタキシャル層を形成する段階であって、前記複数のエピタキシャル層は相補型金属酸化物半導体（ＣＭＯＳ）とは異なる材料系に基づく、段階と、
ハンドルウェハを提供する段階と、
前記光学素子のための前記複数のエピタキシャル層の順序が、前記エピタキシャル成長基板上と比較して前記ハンドルウェハ上で逆になるように、前記エピタキシャル成長基板と前記ハンドルウェハとの間に第１の誘電体ボンディングを行う段階と、
前記エピタキシャル成長基板を除去し、前記ハンドルウェハ上の前記複数のエピタキシャル層のうちの１つを露出させる段階と、
前記光電子デバイスの前記光学素子のそれぞれの第１のコンタクトのための共通電極層を提供するために、前記複数のエピタキシャル層のうちの前記露出された１つを処理する段階と、
前記光電子デバイスのためのドライバ回路を含むＣＭＯＳ集積回路ウェハ（ＩＣウェハ）を提供する段階と、
前記光学素子のための前記複数のエピタキシャル層の順序が前記ハンドルウェハ上と比較して前記ＩＣウェハ上で逆になるように、前記ハンドルウェハと前記ＩＣウェハの間で第２の誘電体ボンディングを行う段階と
を備える方法。

【請求項12】

前記光学素子を形成するために前記ＩＣウェハ上の前記複数のエピタキシャル層をパターニングし、コンタクト開口を形成するために前記ＩＣウェハ上の前記複数のエピタキシャル層および前記共通電極層をパターニングする段階
をさらに備える請求項１１に記載の方法。

【請求項13】

前記ＩＣウェハ上の前記複数のエピタキシャル層をパターニングして、光絶縁トレンチを形成する段階
をさらに備える請求項１２に記載の方法。

【請求項14】

各光学素子の第２のコンタクトと前記ＩＣウェハ内の前記ドライバ回路との間に垂直相互接続を形成する段階
をさらに備える請求項１１または１２に記載の方法。

【請求項15】

前記光学素子を形成するために前記ＩＣウェハ上の前記複数のエピタキシャル層をパターニングし、コンタクト開口を形成するために、前記複数のエピタキシャル層、前記共通電極層、および前記光学素子と前記ＩＣウェハとの間の誘電体ボンディング層をパターニングする段階
をさらに備える請求項１１に記載の方法。

【請求項16】

前記複数のエピタキシャル層上にコンタクト窓開口を有するパッシベーション層を形成し、各光学素子の第２のコンタクトと前記ＩＣウェハ内の前記ドライバ回路との間に垂直相互接続を形成するために、前記パッシベーション層上に導電層をパターニングする段階
をさらに備える請求項１５に記載の方法。

【請求項17】

分布ブラッグ反射器（ＤＢＲ）および／またはフォトニック結晶構造などのリフレクタを前記共通電極層上に微細構造化する段階
をさらに備える請求項１１から１６のいずれか一項に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、広く光電子デバイスのための集積構造体の製造方法及び光電子デバイスのための集積構造体に関し、特にＣＭＯＳバックプレーンを有するアクティブマトリクス型マイクロＬＥＤマイクロディスプレイ用デバイスアーキテクチャ及びこれを実現するためのウェハレベル製造方法に関する。

【背景技術】

【0002】

本明細書にわたる先行技術についての言及および／または説明は、いかなる方法においても、この先行技術が分野で周知であるまたは一般的な技術常識の部分を形成することを認めるものとみなされるべきではない。

【0003】

マイクロ発光ダイオード、マイクロＬＥＤ、マイクロディスプレイは、拡張現実、ＡＲ、ヘッドアップディスプレイ、ＨＵＤ、ビデオプロジェクタなどの適用分野で幅広い関心を集めている。従来のマイクロディスプレイ技術、例えば、デジタル光処理（ＤＬＰ）、有機発光ダイオード（ＯＬＥＤ）、液晶ディスプレイ（ＬＣＤ）、反射型液晶（ＬＣＯＳ）と比較して、マイクロＬＥＤマイクロディスプレイは、高輝度、高コントラスト、高効率、高速、高小型を含む様々な面で優れている。いくつかの主流の製造技術の中でも、アライメントフリーのウェハボンディングプロセスに依拠したモノリシックハイブリッド集積技術は、低コストで大量生産として特に注目されている。
標準的な半導体プロセスと良く確立された高精度フォトリソグラフィにより、ＡＲなどのウェアラブルエレクトロニクスで強く要求される１００００ｐｐｉまでのピクセル解像度を実現することが可能である。

【0004】

高密度のハイブリッドデバイス集積を実現する従来の方法は、フリップチップ技術に基づく。通常、化合物半導体素子は、それぞれの基板上に製造される。その後、個々のチップは分離され、パターン化された個々のインジウムバンプを介してシリコンベースの駆動回路ウェハに結合される。
フリップチップは、正確なアライメントを要求するチップレベルのプロセスであり、それは低スループットであり従って高コストなプロセスにする。ハイブリッド集積化後に化合物半導体成長基板は通常残っており、集積基板間の熱不整合は、ハイブリッドチップにビルトインストレスをもたらし、製造歩留まり低下や長期信頼性問題を生じさせ得る。より重要なことは、既存の製造装置能力とプロセス自体によって制限され、ピクセルのサイズは通常２０μｍより大きく、これは次世代ＡＲ用途には大き過ぎるということである。

【0005】

最近、ピッチサイズが２０μｍ未満のアクティブマトリクス型マイクロＬＥＤマイクロディスプレイを実証するべく、フリップチップ技術での制限を克服するためのウェハレベルモノリシックハイブリッド集積プロセスが提案された。これは、ボンディングアライメントを必要としない、１回限りのウェハレベルの金属ボンディングプロセスに基づく。パターン化されていない成長したままのＬＥＤエピウェハは、まず、連続金属層を介してドライバ回路ウェハ（集積回路、ＩＣ、ウェハと命名される）に結合される。エピタキシャル（エピ）基板を除去した後、マイクロＬＥＤアレイはパターン化され、標準的な半導体プロセスを通じてボンディングメタルが分離される。各マイクロＬＥＤの下部ｐコンタクトは、分離されたボンディングメタルパッドを介してＩＣウェハ内のピクセルドライバ回路に別々に接続されている。マイクロＬＥＤアレイの上部ｎコンタクトは、共通カソードに接続されている。そのような縦型構造により、高い充填率、したがって高いデバイス密度が見込まれる。

【0006】

しかしながら、ＬＥＤエピタキシャル層の下に連続金属層の存在は、一連の製造上の問題、例えば高温高圧の金属ボンディングプロセスに起因する歩留まり損失、ピクセル分離時の金属汚染、ボンディング材料との化学プロセス適合性、高密度ピクセルパターニングのために金属を薄くする場合の接合信頼性の問題、ボンディング品質のための制限された最適化スペース、制限された金属選択肢でのオーム接触および光反射率などをもたらす可能性がある。より重要なことは、ボンディング層にＣＭＯＳ非互換の金属タイプが含まれることに起因して、既存のファウンドリインフラを用いた大量生産は一般に不可能であることである。

【0007】

本発明の実施形態は、上記の問題のうち少なくとも１つに取り組もうとする。

【発明の概要】

【課題を解決するための手段】

【0008】

本発明の第１の態様によれば、光電子デバイスのための集積構造体が提供され、集積構造体は以下を備える。

【0009】

光電子デバイスのためのドライバ回路を含む相補型金属酸化物半導体（ＣＭＯＳ）バックプレーンと、ＣＭＯＳバックプレーン上の複数の光学素子であって、複数の光学素子はＣＭＯＳとは異なる材料系に基づく、複数の光学素子と、モノリシック集積のためにＣＭＯＳバックプレーンと複数の光学素子との間に提供されたボンディング誘電体と、各光学素子の第１のコンタクトと電気的に接触する連続した共通電極層と、を備え、各光学素子の第２のコンタクトは、ＣＭＯＳバックプレーン内のドライバ回路に別々に接続されている。本発明の第２の態様によれば、光電子デバイスのための集積構造体を製造する方法が提供され、方法は、エピタキシャル成長基板上に光学素子のための複数のエピタキシャル層を形成する段階であって、複数のエピタキシャル層は相補型金属酸化物半導体（ＣＭＯＳ）とは異なる材料系に基づく、段階と、ハンドルウェハを提供する段階と、光学素子のための複数のエピタキシャル層の順序が、エピタキシャル成長基板上と比較してハンドルウェハ上で逆になるように、エピタキシャル成長基板とハンドルウェハとの間に第１の誘電体ボンディングを行う段階と、エピタキシャル成長基板を除去し、ハンドルウェハ上の複数のエピタキシャル層のうちの１つを露出させる段階と、光電子デバイスの光学素子のそれぞれの第１のコンタクトのための共通電極層を提供するために、複数のエピタキシャル層のうちの露出された１つを処理する段階と、光電子デバイスのためのドライバ回路を含むＣＭＯＳ集積回路（ＩＣ）ウェハを提供する段階と、光学素子のための複数のエピタキシャル層の順序がハンドルウェハ上と比較してＩＣウェハ上で逆になるように、ハンドルウェハとＩＣウェハの間で第２の誘電体ボンディングを行う段階とを備える。

【図面の簡単な説明】

【0010】

本発明の実施形態は、例示に過ぎないが下記の図面と共に以下の記載された説明から、当業者にとってより良く理解され、容易に明らかとなるであろう。

【図1】例示的な実施形態による、ＣＭＯＳバックプレーン上に集積されたマイクロＬＥＤアレイを有するアクティブマトリクス型マイクロＬＥＤマイクロディスプレイのアーキテクチャを示す断面模式図を示す。

【図2】例示的な実施形態による、ＣＭＯＳバックプレーン上に集積されたマイクロＬＥＤアレイを有するアクティブマトリクス型マイクロＬＥＤマイクロディスプレイアーキテクチャの平面図を示す模式図を示す。

【図3A】例示的な実施形態による、個々のｐ－ＩＣ接続の可能な構成を示す断面模式図を示す。

【図3B】例示的な実施形態による、個々のｐ－ＩＣ接続の可能な構成を示す断面模式図を示す。

【図4A】例示的な実施形態による、電流拡散を改善するための連続したｎ型エピ上の金属パッド／ライン／ネットの使用を示す断面模式図を示す。

【図4B】例示的な実施形態による、電流拡散を改善するための連続したｎ型エピ上の金属パッド／ライン／ネットの使用を示す上面図の模式図を示す。

【図5】例示的な実施形態による、マイクロＬＥＤの下部コンタクト／リフレクタのための構造および材料の変化を示す断面模式図を示す。

【図6A】例示的な実施形態による、ピクセル間光クロストークを生じさせ得るｎ型エピ内の導波効果を防ぐためのエッチングされた光絶縁トレンチを示す模式図を示す。

【図6B】例示的な実施形態による、ピクセルを光学的に分離するために個々のＬＥＤの周囲にマイクロチャネルを作成することを示す模式図を示す。

【図7A】例示的な実施形態による、エピをハンドルウェハに転写し、続いてｎ型エピの上に微細構造化およびコンタクト／リフレクタ形成を行う二重転写プロセスのステップを示す断面模式図を示す。

【図7B】例示的な実施形態による、エピをハンドルウェハからＩＣウェハに転写する二重転写プロセスの更なるステップを示す断面模式図を示す。

【図8】例示的な実施形態による、マイクロＬＥＤをパターン化し、上部ｐコンタクトにＩＣウェハ内のドライバピクセル回路への電気的接続を形成するプロセスのステップを示す断面模式図を示す。

【図9】例示的な実施形態による、マイクロＬＥＤをパターン化し、上部ｐコンタクトにＩＣウェハ内のドライバピクセル回路への電気的接続を形成するプロセスのステップを示す断面模式図を示す。

【図10】例示的な実施形態による、光電子デバイスのための集積構造体を製造する方法を示すフローチャートを示す。

【発明を実施するための形態】

【0011】

本発明の実施形態は、アクティブマトリクス型マイクロＬＥＤマイクロディスプレイのためのデバイスアーキテクチャを提供し、マイクロＬＥＤアレイが誘電体結合インタフェースを介してディスプレイドライバ回路ウェハ（集積回路（ＩＣ）ウェハ）と統合されており、マイクロＬＥＤのｐコンタクトが上部に、ｎコンタクトが下部にあることを特徴としている。各マイクロＬＥＤの上部ｐコンタクトは、ＩＣウェハ内のピクセルドライバ回路と別々に接続されている。マイクロＬＥＤアレイ全体の下部ｎ型エピは連続し、共通カソードに接続されている。そのようなデバイスアーキテクチャを実現するために、例示的な実施形態による、アライメントフリー二重転写誘電体ウェハボンディングプロセスに基づくモノリシックハイブリッド集積技術が提供される。従来の単一転写金属ボンディングアプローチと比較して、例示的な実施形態による方法は、ボンディングメタルに関する一連のプロセス互換性の問題および金属汚染を排除し、したがって、プロセスを著しく簡略化する。例示的な実施形態による二重転写技術はまた、構造及び材料の両方においてマイクロＬＥＤの下部リフレクタの設計を可能にし、マイクロＬＥＤの発光効率及び指向性を著しく改善させることができる。例示的な実施形態では、ｐ層は一般に薄過ぎて微細構造化プロセスの影響を受けやすいため、ｎ層は下部にある。また、例示的な実施形態による技術は、既存のＣＭＯＳファウンドリプロセスと互換性があり、これは低コストの大量生産にとって非常に望ましい。

【0012】

例示的な実施形態による製造方法及びデバイスアーキテクチャは、同等のデバイス密度を実現することができ、一方、好ましくは、先行技術の全ての制限を克服することができる。例示的な実施形態によるプロセスは、二重転写誘電体ウェハボンディングプロセスに基づく。連続エピ層は、最初にハンドルウェハに転写され、その後２つの誘電体ウェハボンディングステップを介してＩＣウェハに転写される。例示的な実施形態によると、結果として得られるエピ・オン・ＩＣは、上部にｐ型エピを有し、下部にｎ型エピを有する。例示的な実施形態によると、マイクロＬＥＤアレイおよび関連する電気的接続は、その後、標準的な半導体プロセスを通じてパターン化される。誘電体ボンディングにより、先行技術におけるボンディングメタルに関する一連のプロセス互換性の問題および金属汚染を排除することができる。二重転写技術はまた、発光効率及び発光指向性を改善するために、構造及び材料の両方においてマイクロＬＥＤの下部リフレクタの設計を可能にする。例示的な実施形態によると、下部ｎ型エピはまた、製造を簡略化しデバイス密度を増加させるために連続的に保つことができる。さらに、例示的な実施形態による透明なボンディングインタフェースを用いて、Ｒ、Ｇ、ＢマイクロＬＥＤを互いの上に積層し、表示解像度を損なわずにフルカラー表示を実現することができる。

【0013】

例示的な実施形態によるデバイスは、ｐ側を上部、ｎ側を下部としてＩＣ上に集積されたマイクロＬＥＤアレイを特徴とする。各マイクロＬＥＤのｐコンタクトは、ＩＣウェハ内のピクセルドライバ回路と別々に接続される。マイクロＬＥＤアレイ全体のｎコンタクトは連続的であり共通カソードに接続されている。マイクロＬＥＤとＩＣウェハは、誘電体中間体を介して結合されている。この製造には、ボンディングアライメントを必要としない二重転写ウェハボンディング技術を伴う。まず、成長したままのＬＥＤエピタキシャルウェハは、誘電体ボンディングを介してハンドルウェハに結合される。エピ基板を除去した後、ＩＴＯまたは金属または組み合わせなどの導電性オームコンタクト層が、エピのｎ側上に堆積される。第２の誘電体ウェハボンディングは、ｎ側を下部、ｐ側を上部にしたまま、ハンドルウェハ上のエピをＩＣウェハに転写するために行われる。その後、マイクロＬＥＤは、ｐおよび量子ドット層で分離し、ｎドープ層を連続させて共通カソードを形成させる。 その後、標準的な半導体プロセスを介して、ｐコンタクトとピクセルドライバ回路との間の相互接続が確立される。

【0014】

例示的な実施形態によるデバイスアーキテクチャを用いたピクセル充填率は、金属ボンディングの場合と同等であるが、製造上の課題は著しく低減されることができる。誘電体ボンディングは、有利には、ボンディングメタルに関する金属汚染の懸念及びいくつかのプロセス互換性の問題を排除する。

【0015】

本願の図中の構造は、縮尺どおりに描かれていないことに留意されたい。各構成要素の形状、配置、相対位置、サイズは、様々な例示的な実施形態による実際の適用に依存して変化し得る。

【0016】

図１は、例示的な実施形態による、ＣＭＯＳバックプレーン１０４上に集積されたマイクロＬＥＤアレイ１０２を有するアクティブマトリクス型マイクロＬＥＤマイクロディスプレイのアーキテクチャ１００の側面図を示す断面模式図を示す。

【0017】

ＣＭＯＳバックプレーン１０４へのボンディング後に形成された離散的な開口部位、例えば１０８を有する連続した共通電極層１０６は、上部コンタクト例えば１１０とＣＭＯＳバックプレーン１０４内のドライバ回路との間の相互接続を通過させるために提供される。共通電極層１０６は、ｎドープエピタキシャル層、ｎ型エピとオーム接触を形成する導電性材料、及び光反射のための非導電性ＤＢＲ構造を備えることができる。非エピの導電性材料は、Ａｌ、Ａｇ、Ｃｕ、Ａｕ、ＩＴＯ、またはこれらの組み合わせであることができる。この共通電極層１０６は、マイクロＬＥＤアレイ１０２の光取り出しを増加させるために、平坦であるか、または微細構造でパターン化されることができる。共通電極層１０６は、好ましくは、電流拡散を助けるために低シート抵抗を有する。共通電極層１０６は、発光波長において透明または高反射であることができる。

【0018】

各マイクロＬＥＤ、例えば１１２において、当業者によって理解されるように、発光層（例えば量子井戸）およびドープ層を有するエピタキシャル材料１１４が提供される。

【0019】

例示的な実施形態によると、透明誘電体充填物１１５、例えばＳｉＯ２、スピンオンガラス、ＢＣＢ、ＳＵ８などが提供される。

【0020】

上部のｐドープエピタキシャル（エピ）、例えば１１６とＣＭＯＳバックプレーン１０４内のピクセルドライバとの間の電気的相互接続は、マイクロＬＥＤ、例えば１１２の上部のｐドープエピ、例えば１１６とのオーム接触、垂直／水平相互接続、例えば１１８、１２０、パッシベーション（図示せず）、接着層（図示せず）などを含む。導電部は、複数の導電性材料、例えば金属または透明導電性材料から構成されることができる。以下により詳細に説明されるように、異なる例示的な実施形態に従って様々な構成が利用可能である。

【0021】

ＣＭＯＳバックプレーン１０４内のドライバ回路上には電気パッド、例えば１２２が提供されており、通常にはＡｌで作製される。例示的な実施形態によると、共通電極層１０６が透明である場合、電気パッド、例えば１２２は下部リフレクタとして機能することができる。

【0022】

金属パッド／ライン／ネット、例えば１２４は、共通電極層１０６の導電部と直接接触され、マイクロＬＥＤアレイ１０２（またはチップ）上の電流拡散を助けるために提供されることができる。金属パッド／ライン／ネット、例えば１２４は、マイクロＬＥＤ間およびマイクロＬＥＤアレイ１０２の外側にパターン化されることができる。

【0023】

タングステンプラグ、例えば１２８は、ＣＭＯＳバックプレーン１０４内の個々のピクセルドライバと接続するために提供される。

【0024】

連続的な透明なボンディング誘電体１３０、例えばＳｉＯ２、ＳｉＮ、ＢＣＢなどは、ＣＭＯＳバックプレーン１０４内のドライバ回路上の電気パッド、例えば１２２と、共通電極層１０６との間に配置される。

【0025】

共通電極パッド１３２は、表示領域の外側に提供されている。マイクロレンズ、例えば１３４は、それぞれのマイクロＬＥＤ、例えば１１２の上方に提供されることができる。

【0026】

図２は、例示的な実施形態による、ＣＭＯＳバックプレーン２０４上に集積されたマイクロＬＥＤアレイ２０２を有するアクティブマトリクス型マイクロＬＥＤマイクロディスプレイアーキテクチャ２００の平面図を示す模式図を示す。

【0027】

アーキテクチャ２００をより明確に示すために、マイクロレンズ、電流拡散のための連続した共通電極層上の金属パッド／ライン／ネット、および例示的な実施形態による図１を参照して上述した透明誘電体充填物は、図２に明示的に示されていない。

【0028】

電気的相互接続、例えば２０６は、マイクロＬＥＤ、例えば２０８の上部コンタクトとＣＭＯＳバックプレーン２０４内のＩＣ回路との間に提供される。上部－下部の相互接続のために、共通電極層２１２に離散した開口部位、例えば２１０が形成される。電力供給および制御信号用の金属パッド例えば２１４、２１６は、表示領域の外側に提供される。

【0029】

図３Ａは、例示的な実施形態による、個々のｐ－ＩＣ接続、マイクロＬＥＤアレイ３００（又はチップ）の構成を示す断面模式図を示す。タングステンプラグ、例えば３０１は、ＣＭＯＳバックプレーン３０５上のＩＣ上部金属パッド、例えば３０３への垂直相互接続を確立するために使用される。

【0030】

金属または透明導電性酸化物（例えばＡｌ、ＩＴＯ、タングステン）またはそれらの組み合わせを含むコンタクト、例えば３０２は、マイクロＬＥＤ、例えば３０６の上部のｐドープエピ、例えば３０４とのオーム接触およびタングステンプラグ、例えば３０１への横方向の電気的接続を形成する。

【0031】

図３Ｂは、例示的な実施形態による、個々のｐ－ＩＣ接続、マイクロＬＥＤアレイ３５０（又はチップ）の構成を示す断面模式図を示し、側壁パッシベーション３５２および導電性材料、例えば３５４のパターニングを含む。

【0032】

導電性材料、例えば３５４は、金属または透明導電性酸化物（例えばＡｌ、ＩＴＯ）またはそれらの組み合わせを備えることができ、マイクロＬＥＤ、例えば３５８の上部のｐドープエピ、例えば３５６とのオーム接触およびＣＭＯＳバックプレーン３６２上のＩＣ上部金属パッド例えば３６０との電気的接続を形成する。側壁パッシベーション、例えば３５２は、例えば、ＳｉＯ２、ＳｉＮを備える。

【0033】

ここで、例示的な実施形態による共通電極層の可能な構造が、例示のために図３Ａに示すような構成を用いて説明される。

【0034】

図４Ａは、電流拡散を改善するための連続したｎ型エピ４０４上の金属パッド／ライン／ネット４０２の使用を含む、例示的な実施形態による共通電極層４００の構造の側面図を示す断面模式図を示す。

【0035】

より具体的には、例示的な実施形態における共通電極層４００は、ｎ型エピ４０４の部分と、以下でより詳細に説明される下部コンタクトおよび反射層４０８を備える。共通電極層４００と電気的に接触する金属パッド／ライン／ネット４０２は、電流拡散を助けるために提供される。金属パッド／ライン／ネット４０２と共通電極層４００の連続したｎ型エピ４０４との間のオーム接触が高効率のために好ましい。当業者には理解されるように、例えば量子井戸構造を用いた発光層、例えば４０６、およびマイクロＬＥＤのためのｐ型上部エピ、例えば４０９が提供される。

【0036】

図４Ｂは、電流拡散を改善するために共通電極層４００（図４Ａ）の部分を形成する連続するｎ型エピ４０４上の金属パッド／ライン／ネット４０２の使用を含む、図４Ａの例示的な実施形態に対するトップダウンを示す模式図を示す。

【0037】

模式図が例示的な目的であることに改めて留意されたい。各構成要素の形状、配置、相対位置、サイズは、異なる例示的な実施形態において変わり得る。上部金属パッド、例えば４１０、および、上部金属パッド、例えば４１０の下のタングステンプラグ、例えば４１２は、ＣＭＯＳバックプレーン４１４内のドライバ回路への相互接続のために使用される。また、透明誘電体充填物４１５（図４Ａ）を通して視認可能なものは、マイクロＬＥＤ、例えば４１８の上部ｐ－エピ、例えば４１６である。表示領域の外側の共通電極金属パッド４２２は、この例示的な実施形態において提供される。

【0038】

図５は、例示的な実施形態によるマイクロＬＥＤの共通電極層の下部コンタクト／リフレクタの構造および材料の変化を、説明のために図３Ａに示すような構成を用いて示す断面模式図を示す。

【0039】

具体的には、図５の（ｉ）は、例示的な実施形態による共通電極層の下部コンタクト／リフレクタのための全体構造および構成を示し、共通電極層５００は、ｎ型エピ５０２および下部コンタクト／リフレクタ層５０４を備える。

【0040】

例示的な実施形態による共通電極層５００の下部コンタクト／リフレクタ層５０４の構成のバリエーションは以下を含む。

【0041】

図５の（ｉｉ）：共通電極層５１０の部分として、下部コンタクトまたはリフレクタが提供されていない。代わりに、バックプレーン５１２内のＩＣからの電気パッド５１１、例えば金属が、下部リフレクタとして機能する。エピ５１０と電気パッド５１１との間の分離は、光反射、したがって発光効率を最大化するように最適化されることができる。

【0042】

図５の（ｉｉｉ）：共通電極５２２の部分として導電性下部コンタクトおよびリフレクタ５２０が提供される。導電性下部コンタクトおよびリフレクタ５２０は、金属または金属および透明導電性酸化物を備えることができる。導電性下部コンタクトおよびリフレクタ５２０は、好ましくは、共通電極５２２のｎ型エピ５２４とオーム接触を形成し、電流拡散を助ける。

【0043】

図５の（ｉｖ）：共通電極層５３２の部分として非導電性リフレクタ５３０、例えばＤＢＲ、またはＤＢＲおよび金属が提供され、高反射率を実現する。下部コンタクトは提供されない。非導電性リフレクタ５３０は、ｎ型エピ５３４と電気的接続を形成しない。電流拡散は、例示的な実施形態において、ｎ型エピ５３４と、ｎ型エピ５３４上の金属パッド／ライン／ネット、例えば５３６とを通じて実現される。

【0044】

例示的な実施形態による共通電極層の下部コンタクト／リフレクタの構造的なバリエーションは以下を含む。

【0045】

図５の（ｖ）：例示的な実施形態では共通電極層５４２の部分としてランダムに配置されることができる微細構造化層５４０が、マイクロＬＥＤ５４４の光取り出しを高めるための粗い界面として機能する。微細構造化層５４０における微細構造はまた、例示的な実施形態においてフォトニック結晶を形成するために周期的であることができ、それは共通電極層５４２内の横方向の光伝搬を低減するために、または表示面５４６に垂直な方向の光伝搬／放出を高めるために使用されることができる。微細構造の構造的特徴は、好ましくは、マイクロＬＥＤ、例えば５４４より小さい。

【0046】

例示的な実施形態によるマイクロＬＥＤのための共通電極層における光絶縁トレンチ、説明のために図３Ａに示されるような構成を使用する。

【0047】

当業者には理解されるように、連続するｎドープエピにおける光導波路効果は、隣接するピクセル／マイクロＬＥＤの間で光クロストークを生じさせる可能性がある。例示的な実施形態による共通電極層の電気的な導通性を遮断することなく、各ピクセル／マイクロＬＥＤを光学的に分離するいくつかの方法がある。

【0048】

図６Ａは、例示的な実施形態による、ピクセル間光クロストークを生じさせ得るｎ型エピ６０２内の導波効果を防ぐためのエッチングされた光絶縁トレンチ（複数可）、例えば６００を示す模式図を示す。図６Ａの（ｉ）は側断面図を示し、図６Ａの（ｉｉ）は上面図を示す。トレンチ６００は、下部の導電層６０４を連続にしたままｎ型エピ６０２だけをエッチングする。したがって、この構成は、図５の（ｉｉｉ）のように導電性下部コンタクト／リフレクタ層とともに使用することが好ましい。

【0049】

ｎ－エピ６０２上の上部金属もまた、電流拡散のためにそのような例示的な実施形態で実現されることができるが、図６Ａに明示的に示されていないことに留意されたい。絶縁トレンチ６００の形状および配置は、異なる例示的な実施形態において変わることができる。

【0050】

図６Ｂは、ピクセルを光学的に分離するために個々のマイクロＬＥＤ、例えば６１２の周囲にマイクロチャネル（複数可）、例えば６１０を作成することを示す模式図、具体的には図６Ｂの（ｉ）の側断面図および図６Ｂの（ｉｉ）の上面図を示す。チャネル６１０は、共通電極層６１４の全体を通じてエッチングされるが、電気的な導通を遮断しないようにインターレースされている。一方、ピクセルＬＥＤ間の光クロストークをさらに低減するために、過剰なタングステンプラグがマイクロチャネルを通して導入されることができる。

【0051】

ｎ－エピ６１６上の上部金属もまた電流拡散のためにそのような例示的な実施形態において実現することができるが、図６Ｂでは明示的に示されていない。改めて、絶縁トレンチ６１０の形状および配置は、異なる例示的な実施形態において変わることができる。

【0052】

例示的な実施形態による製造工程

【0053】

図７Ａは、例示的な実施形態による、エピをハンドルウェハに転写し、続いてｎ型エピの上に微細構造化およびコンタクト／リフレクタ形成を行う二重転写プロセスに関するステップを示す断面模式図を示す。

【0054】

図７Ａの（ｉ）に示されるように、ｎ型エピ７０２、発光量子井戸エピ７０４、およびｐ型エピ７０６の形成に適したエピタキシャル基板７００が使用される。ｐ型エピ７０６上に平坦化された誘電体７０８が提供される。別個に、図７Ａの（ｉｉ）に示すように、ハンドルウェハ７１０が提供され、また平坦化された誘電体７１２で覆われる。

【0055】

その後、エピタキシャル基板７００（下向き）とハンドルウェハ７１０（上向き）との間において平坦化された誘電体７０８、７１２を用いた誘電体ボンディングが実行され、エピタキシャル基板７００の除去が続き、図７Ａの（ｉｉｉ）に示される構造７１３が結果として得られる。

【0056】

図７Ａの（ｉｖ）に示されるように、化学またはドライエッチングを用いて微細構造をパターニングし、例示的な実施形態において、図７Ａの（ｉｖ）に層７１４として示される、オーム接触、電流拡散層、および光リフレクタを上部に堆積させる。層７１４は、透明導電性酸化物、金属、ＤＢＲなどからなる群のうちの１または複数を含む複数の材料を備えることができる。

【0057】

図７Ｂは、例示的な実施形態による、二重転写プロセスに関する更なるステップ、具体的には、ここではマイクロＬＥＤアレイのＣＭＯＳバックプレーンを提供する、ハンドルウェハ７１０からＩＣウェハ７１６にエピを転写するための処理ステップを示す断面模式図を示す。

【0058】

図７Ｂの（ｉ）に示されるように、構造体７１３ｂ上に平坦化された誘電体７２０が提供される。別個に、図７Ｂの（ｉｉ）に示されるように、電気パッド、例えば７２２、およびディスプレイドライバ回路（垂直インターコネクト、例えば７２４のみ示される）および平坦化された誘電体７２６を有するＩＣウェハ７１６が提供される。

【0059】

その後、ハンドルウェハ７１０（下向き）とＩＣウェハ７１６（上向き）との間において平坦化された誘電体７２０、７２６を用いた誘電体ボンディングが実行され、ハンドルウェハ７１０の除去が続き、図７Ｂの（ｉｉｉ）に示される構造７２８が結果として得られる。

【0060】

図８は、例示的な実施形態による、図３Ａに示されるような構成を製造するプロセスに関する更なるステップを示す断面模式図を示し、具体的には、マイクロＬＥＤ、例えば８００をパターニングし、ＩＣウェハ７１６内のドライバピクセル回路に対する上部ｐコンタクトとの間の電気的接続を形成することである。

【0061】

ドライエッチングは、図８の（ｉ）に示すように、マイクロＬＥＤ、例えば８００、共通電極層８０３を通るｐコンタクト開口８０２をパターン化するために用いられる。光絶縁トレンチもまたドライエッチングを用いて形成されることができるが、図８の（ｉ）には絶縁トレンチは明示されていない。

【0062】

次に、ｐ型エピ７０６上にコンタクトパッド、例えば８０４が形成され、ｎ型エピ７０２上に電流拡散パッド、例えば８０６が形成される。図８の（ｉｉ）に示されるように、透明誘電体充填物８０８としてのＳｉＯ２が堆積され、化学機械研磨、ＣＭＰで平坦化する。オーム接触パッド、例えば８０４は、代替的に二重転写プロセスの前に形成されることができることに留意されたい（図７Ａの（ｉ）を比較されたい）。

【0063】

その後、図８の（ｉｉｉ）に示されるように、水平および垂直相互接続を確立するためのタングステンプラグ、例えば８１０、および他の導電パターン、例えば８１２が形成される。

【0064】

図９は、例示的な実施形態による、図３Ｂに示されるような構成を製造するプロセスに関する、二重転写プロセス（図７Ａおよび７Ｂと比較）後の更なるステップを示す断面模式図を示し、具体的には、マイクロＬＥＤ、例えば９００をパターニングし、ＩＣウェハ７１０内のドライバピクセル回路に対して上部ｐコンタクトの間の電気的接続を形成することである。

【0065】

マイクロＬＥＤ、例えば９００、共通電極層９０４およびボンディング誘電体中間体９０６を通るｐコンタクト開口、例えば９０２をパターン化するためにドライエッチングが使用され、ＩＣ電極パッド、例えば７２２を露出させる。

【0066】

次に、パッシベーション層９０８が堆積され、コンタクトウィンドウ、例えば９１０の開口が続く。導電層９１２をパターン化して、ｐ型エピ７０６とＩＣウェハ７１０内のドライバ回路との間の電気的接続を確立する。

【0067】

一実施形態において、光電子デバイスのための集積構造体が提供され、集積構造体は、光電子デバイスのためのドライバ回路を含む相補型金属酸化物半導体（ＣＭＯＳ）バックプレーンと、ＣＭＯＳバックプレーン上の複数の光学素子であって、複数の光学素子はＣＭＯＳとは異なる材料系に基づく、複数の光学素子と、モノリシック集積のためにＣＭＯＳバックプレーンと複数の光学素子との間に提供されたボンディング誘電体と、各光学素子の第１のコンタクトと電気的に接触する連続した共通電極層とを備え、各光学素子の第２のコンタクトは、ＣＭＯＳバックプレーン内のドライバ回路に別々に接続されている。

【0068】

ボンディング誘電体は、透明であり得る。

【0069】

共通電極層は、光学素子の下方に配置されたリフレクタとしてもまた機能し得る。リフレクタは、分布ブラッグ反射器（ＤＢＲ）および／またはフォトニック結晶構造などの微細構造を備え得る。

【0070】

ＣＭＯＳバックプレーン上の電極パッドの少なくとも部分をリフレクタとして機能し得る。

【0071】

また、第１のコンタクトは、光学素子の下部コンタクトを備え得、第２のコンタクトは、光学素子の上部コンタクトを備え得る。

【0072】

集積構造体は、共通電極層の電気的な導通を遮断することなく光学素子間の光絶縁を実現するために、光学素子間にパターン化され、共通電極層を通って少なくとも部分的に延びる光絶縁トレンチを備え得る。

【0073】

集積構造体は、電流拡散を高めるために、直接電気的に接触する共通電極層上にパターン化された金属パッド、ラインまたはネットを備え得る。

【0074】

集積構造体は、化学的機械平坦化ベースのコンタクト、タングステンプラグ、および金属パッドからなる群のうちの１または複数を含む電気的相互接続をさらに備え得る。

【0075】

集積構造体は、光コリメーションを助けるために光学素子用のそれぞれにマイクロレンズをさらに備え得る。

【0076】

図１０は、一実施形態による、光電子デバイスのための集積構造体を製造する方法を示すフローチャート１０００を示す。ステップ１１０２で、光学素子のための複数のエピタキシャル層がエピタキシャル成長基板上に形成され、エピタキシャル層は相補型金属酸化物半導体、ＣＭＯＳとは異なる材料系に基づく。ステップ１００４で、ハンドルウェハが提供される。ステップ１００６で、光学素子のためのエピタキシャル層の順序がエピタキシャル成長基板上と比較してハンドルウェハ上で逆になるように、エピタキシャル成長基板とハンドルウェハとの間で第１の誘電体ボンディングが行われる。ステップ１００８で、エピタキシャル成長基板が除去され、ハンドルウェハ上のエピタキシャル層の１つを露出させる。ステップ１０１０で、エピタキシャル層のうちの露出された１つが、光電子デバイス内の光学素子のそれぞれの第１のコンタクトのための共通電極層を提供するために処理される。ステップ１０１２で、光電子デバイスのためのドライバ回路を含むＣＭＯＳ集積回路、ＩＣ、ウェハが提供される。ステップ１０１４で、光学素子のためのエピタキシャル層の順序がＩＣウェハ上と比較してハンドルウェハ上で逆になるように、ハンドルウェハとＩＣウェハとの間で第２の誘電体ボンディングが実行される。

【0077】

方法は、光学素子を形成するためにＩＣウェハ上のエピタキシャル層をパターニングし、コンタクト開口を形成するためにＩＣウェハ上のエピタキシャル層および共通電極層をパターニングする段階をさらに備え得る。方法は、ＩＣウェハ上のエピタキシャル層をパターニングして、光絶縁トレンチを形成する段階をさらに備え得る。本方法は、各光学素子の第２のコンタクトとＩＣウェハ内のドライバ回路との間に垂直相互接続を形成する段階をさらに備え得る。

【0078】

方法は、光学素子を形成するためにＩＣウェハ上の複数のエピタキシャル層をパターニングし、コンタクト開口を形成するために、エピタキシャル層、共通電極層、および光学素子とＩＣウェハとの間の誘電体ボンディング層をパターニングする段階をさらに備え得る。方法は、エピタキシャル層上にコンタクト窓開口を有するパッシベーション層を形成し、各光学素子の第２のコンタクトとＩＣウェハ内のドライバ回路との間に垂直相互接続を形成するために、パッシベーション層上に導電層をパターニングする段階をさらに備え得る。

【0079】

本方法は、分布ブラッグ反射器（ＤＢＲ）および／またはフォトニック結晶構造などのリフレクタを共通電極層上に微細構造化することをさらに備え得る。
例示的な実施形態の産業上の応用

【0080】

例示的な実施形態によるアクティブマトリクス型マイクロＬＥＤマイクロディスプレイは、拡張現実（ＡＲ）／複合現実（ＭＲ）およびヘッドアップディスプレイ（ＨＵＤ）に適用でき、またビデオプロジェクタ、３Ｄ印刷、マスクレスリソグラフィー用途にも使用できる。

【0081】

システムおよび方法の例示された実施形態の上記の説明は、包括的であること、またはシステムおよび方法を開示された正確な形態に限定することは意図されない。システム構成要素および方法の特定の実施形態およびそのための例は、例示の目的で本明細書に記載されているが、当業者が認識するように、システム、構成要素および方法の範囲内で、様々な均等な変形が可能である。本明細書で提供されるシステムおよび方法の教示は、上述したシステムおよび方法に対してのみならず、他の処理システムおよび方法にも適用されることができる。

【0082】

例えば、提案されたデバイスアーキテクチャおよび製造アプローチは、異なる例示的な実施形態によると、ＣＭＯＳウェハ上の光電子デバイスと高密度に配置された複数のドライバ回路とのハイブリッド集積を要求する任意の他の半導体装置に対して実施されることができる。発光デバイスに加えて、提案された技術は、異なる例示的な実施形態によると、フォーカルプレーンアレイなどの光検出システムにもまた実施されることができる。

【0083】

さらなる実施形態を提供するために、上述した様々な実施形態の要素および作用が組み合わされることができる。これらおよび他の変更は、上記の詳細な説明に鑑みて、システムおよび方法に対して行うことができる。

【0084】

一般に、以下の特許請求の範囲において、使用される用語は、システムおよび方法を本明細書および請求項に開示される特定の実施形態に限定するように解釈されるべきではなく、特許請求の範囲下で動作する全ての処理システムを含むように解釈されるべきである。したがって、システムおよび方法は、開示によって限定されるものではなく、その代わりに、システムおよび方法の範囲は、特許請求の範囲によって完全に決定されるものである。

【0085】

文脈上明確に他のように要求されない限り、本説明および特許請求の範囲全体を通じて、「備え」、「含む」などの語は、排他的または網羅的な意味ではなく、包括的な意味で、すなわち、「含むがこれに限定されない」の意味で解釈されるものとする。また、単数または複数を用いる語は、それぞれ複数または単数を含む。さらに、「本明細書」、「以下」、「上」、「下」および同様の意味の語は、本願全体を指し、本願のいかなる特定の部分を指さない。
２つ以上の項目のリストを参照して「または」という語が使用される場合、その語は、以下のようなその語の解釈の全てをカバーする：リスト内の項目のいずれか、リスト内の項目の全て、およびリスト内の項目の任意の組み合わせ。
参考文献

【0086】

Ｚｈａｎｇ他「半導体装置およびその製造方法」米国特許出願公開第２０１７／００６９６０９（２０１７）

【図1】

【図2】

【図3(a)】

【図3(b)】

【図4(a)】

【図4(b)】

【図5】

【図6(a)】

【図6(b)】

【図7(a)】

【図7(b)】

【図8】

【図9】

【図10】

【国際調査報告】