特表 2022-540164 ホール集積センサおよびその製造プロセス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-09-14

(54)【発明の名称】ホール集積センサおよびその製造プロセス

(51)【国際特許分類】

   G01R 33/02 20060101AFI20220907BHJP

   H01L 43/06 20060101ALI20220907BHJP

   H01L 21/822 20060101ALI20220907BHJP

   G01R 33/07 20060101ALI20220907BHJP

   G01R 35/00 20060101ALI20220907BHJP

【ＦＩ】

G01R33/02 X

H01L43/06 P

H01L43/06 Z

H01L43/06 B

H01L27/04 L

G01R33/07

G01R35/00 M

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2022500961

(86)(22)【出願日】2020-07-08

(85)【翻訳文提出日】2022-03-04

(86)【国際出願番号】 IB2020056427

(87)【国際公開番号】W WO2021005532

(87)【国際公開日】2021-01-14

(31)【優先権主張番号】19185046.0

(32)【優先日】2019-07-08

(33)【優先権主張国・地域又は機関】EP

(81)【指定国・地域】

(71)【出願人】

【識別番号】516140753

【氏名又は名称】エルファウンドリー エッセ．エッレ．エッレ

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(74)【代理人】

【識別番号】100133400

【弁理士】

【氏名又は名称】阿部 達彦

(72)【発明者】

【氏名】カルシュテン・シュミット

(72)【発明者】

【氏名】ゲルハルト・スピッツルスペルガー

(72)【発明者】

【氏名】ダニエル・ホンローザー

【テーマコード（参考）】

2G017

5F038

5F092

【Ｆターム（参考）】

2G017AA01

2G017AB05

2G017AD53

5F038AZ04

5F038EZ20

5F092AA20

5F092AB01

5F092AC02

5F092BA03

5F092BA19

5F092BA23

5F092BA37

5F092CA07

5F092CA11

5F092CA25

5F092EA08

(57)【要約】

第１の表面（１０１ａ）および垂直軸（ｙ）に沿って前記第１の表面（１０１ａ）の反対側の第２の表面（１０１ｂ）を有する基板（１０１）を含む半導体材料のメインウェハ（１０）と、前記基板（１０１）の前記第１および第２の表面（１０１ａ，１０１ｂ）の少なくとも一方に配置されたホールセンサ端子（１，２，３，４；１’，２’，３’，４’）と、集積ホールセンサのホールセンサプレート（１０３）を画定する前記基板（１０１）内の分離構造（１０９）であって、前記ホールセンサ端子が前記分離構造（１０９）の内部に配置されている、分離構造（１０９）と、を備える集積ホールセンサが提供される。前記集積ホールセンサは、前記基板（１０１）の前記第１および第２の表面（１０１ａ，１０１ｂ）の上に配置されている金属部分（１３０ｂ，１７０ｂ；１３０ａ，１７０ａ）によって少なくとも一部が形成された複数の巻線を有し、かつ前記ホールセンサプレート（１０３）全体を包含する内部体積を画定する、前記メインウェハ（１０）内に集積された少なくとも１つのテストおよび較正用コイル（Ｃ１）をさらに備える。

【特許請求の範囲】

【請求項1】

第１の表面（１０１ａ）および垂直軸（ｙ）に沿って前記第１の表面（１０１ａ）の反対側の第２の表面（１０１ｂ）を有する基板（１０１）を含む半導体材料のメインウェハ（１０）と、
前記基板（１０１）の前記第１および第２の表面（１０１ａ，１０１ｂ）の少なくとも一方に配置されたホールセンサ端子（１，２，３，４；１’，２’，３’，４’）と、
集積ホールセンサのホールセンサプレート（１０３）を画定する前記基板（１０１）内の分離構造（１０９）であって、前記ホールセンサ端子が前記分離構造（１０９）の内側に配置されている、分離構造（１０９）と、を備える集積ホールセンサであって、
前記集積ホールセンサが、前記基板（１０１）の前記第１および第２の表面（１０１ａ，１０１ｂ）の上に配置されている金属部分（１３０ｂ，１７０ｂ；１３０ａ，１７０ａ）によって少なくとも一部が形成された複数の巻線を有し、かつ前記ホールセンサプレート（１０３）全体を包含する内部体積を画定する、前記メインウェハ（１０）内に集積された少なくとも１つのテストおよび較正用コイル（Ｃ１）をさらに備える、集積ホールセンサ。

【請求項2】

前記基板（１０１）の第１の表面（１０１ａ）に形成された第１のセンサ端子（１，２；１’，２’，３’，４’）と、前記第１のセンサ端子と反対側の前記基板（１０１）の前記第２の表面（１０１ｂ）に形成された第２のセンサ端子（３，４；１，２，３，４）とを有する少なくとも１つのホールセンサ素子（Ｈ１）を備え、
前記分離構造が、前記基板（１０１）の前記第２の表面（１０１ｂ）から前記第１の表面（１０１ａ）へと延在しており、前記基板（１０１）の一部を横方向に取り囲み、前記ホールセンサプレート（１０３）を画定する、誘電体構造（１０９）を含み、
前記テストまたは較正用コイルが、前記基板（１０１）の前記第１の表面（１０１ａ）上に配置された第１の誘電体層構造（１０４，１０５）上に形成された第１の金属領域（１３０）と、前記基板（１０１）の前記第２の表面（１０１ｂ）上に配置された第２の誘電体層構造（１０７，１０８）上に形成された第２の金属領域（１７０）とを含む、請求項１に記載の集積ホールセンサ。

【請求項3】

前記第１の誘電体層構造（１０４，１０５）が、前記第２の誘電体層構造（１０７，１０８）と同一の厚さを有する、請求項２に記載の集積ホールセンサ。

【請求項4】

前記テストまたは較正用コイルによって画定される内部体積（１００１）によって全体が囲まれるさらなるホールセンサ素子（Ｈ２，Ｈ３，Ｈ４）を含む、請求項２または３に記載の集積ホールセンサ。

【請求項5】

前記ホールセンサ素子の少なくともいくつかが直交結合素子であり、前記テストまたは較正用コイルによってテストおよび較正されるように設計されたホールセンサ（Ｈ）を共同で形成している、請求項４に記載の集積ホールセンサ。

【請求項6】

前記テストまたは較正用コイルによって画定される前記内部体積（１００１）内に配置された集積回路（ＩＣ）をさらに含む、請求項２から５のいずれか一項に記載の集積ホールセンサ。

【請求項7】

基板（２０１）と、前記基板（２０１）上に形成された誘電体層（２０６）に配置された少なくとも１つの金属層（２３０）とを有する第２のウェハ（２０）であって、前記誘電体層（２０６）が前記基板（１０１）の前記第１の表面（１０１ａ）に面するように、前記基板（１０１）の前記第１の表面（１０１ａ）の上方で前記メインウェハ（１０）に取り付けられている、第２のウェハ（２０）と、
基板（３０１）と、前記基板（３０１）上に形成された誘電体層（３０６）に配置された少なくとも１つの金属層（３７０）とを有する第３のウェハ（３０）であって、前記誘電体層（３０６）が前記基板（１０１）の前記第２の表面（１０１ｂ）に面するように、前記基板（１０１）の前記第２の表面（１０１ｂ）の上方で前記メインウェハ（１０）に取り付けられている、第３のウェハ（３０）と、
をさらに含み、
前記第２および第３のウェハ（２０，３０）の前記金属層（２３０，３７０）の一部が、前記テストまたは較正用コイルの巻線の画定に寄与し、垂直ホール素子の前記ホールプレート（１０３）を囲む前記テストまたは較正用コイルの前記内部体積（１００１）が、前記メインウェハ（１０）ならびに前記第２および第３のウェハ（２０，３０）にわたって延在している、請求項２から６のいずれか一項に記載の集積ホールセンサ。

【請求項8】

前記第２および第３のウェハ（２０，３０）の少なくとも１つが、前記垂直ホール素子を動作させるための回路を集積するＣＭＯＳウェハである、請求項７に記載の集積ホールセンサ。

【請求項9】

前記メインウェハ（１０）に集積された、少なくとも１つのさらなるホールセンサ素子（Ｈ２）と、前記さらなるホールセンサ素子（Ｈ２）の前記ホールセンサプレート全体を囲むそれぞれの内部体積（１００１）を画定するさらなるテストまたは較正用コイル（Ｃ２）とをさらに含み、
前記少なくとも１つのホールセンサ素子およびさらなるホールセンサ素子（Ｈ１およびＨ２）が同時にテストまたは較正できるように、前記少なくとも１つのテストまたは較正用コイルおよびさらなるテストまたは較正用コイル（Ｃ１およびＣ２）が直列である、請求項２から８のいずれか一項に記載の集積ホールセンサ。

【請求項10】

前記基板（１０１）の前記第１の表面（１０１ａ）に形成された第１の対のホールセンサ端子（１，２）と、前記第１の対のホールセンサ端子の反対側の前記基板（１０１）の前記第２の表面（１０１ｂ）に形成された第２の対のホールセンサ端子（３，４）とを有する少なくとも１つの垂直ホールセンサ素子（Ｈ１）を含み、
前記テストまたは較正用コイルの各巻線が、前記基板（１０１）の前記第１の表面（１０１ａ）上に配置された前記第１の誘電体層構造（１０４，１０５）上に形成された第１の金属部分（１３０ｂ）と、前記基板（１０１）の前記第２の表面（１０１ｂ）上に配置された前記第２の誘電体層構造（１０７，１０８）上に形成された第２の金属部分（１７０ｂ）と、前記基板（１０１）を通って延在し、前記第１および第２の金属部分（１３０ｂ，１７０ｂ）に結合される貫通シリコンビア（１４０ｂ，１４１ｂ）とを含む、請求項１から９のいずれか一項に記載の集積ホールセンサ。

【請求項11】

前記ホールセンサ端子（１，２，３，４）が、前記基板（１０１）の前記第１および第２の表面（１０１ａ，１０１ｂ）に平行な面の第１の水平軸（ｚ）に沿って延在し、前記第１および第２の金属部分（１３０ｂ，１７０ｂ）が、前記第１の水平軸（ｚ）を横切る前記面の第２の水平軸（ｘ）に沿って延在し、
前記テストまたは較正用コイルの前記巻線の各々が、前記第２の水平軸（ｘ）および前記垂直軸（ｙ）によって画定される面において長方形の断面を有し、直列接続され、かつ前記第１の水平軸（ｚ）に沿って配置されている、請求項１０に記載の集積ホールセンサ。

【請求項12】

前記貫通シリコンビア（１４０ｂ，１４１ｂ）が、前記ホールセンサプレート（１０３）に対して同一の横方向の距離を有する、請求項１０または１１に記載の集積ホールセンサ。

【請求項13】

前記テストまたは較正用コイルの前記巻線を画定する前記貫通シリコンビア（１４０ｂ，１４１ｂ）が、前記ホールプレート（１０３）に誘起される磁場に寄与しないように、前記ホールセンサプレート（１０３）から離間されている、請求項１０から１２のいずれか一項に記載の集積ホールセンサ。

【請求項14】

複数の巻線を有する、前記ウェハ（１０）に形成された外側コイルをさらに含み、各々が、前記第１の誘電体構造（１０４，１０５）上に配置された第１の外側誘電体層（１０６）上に形成された第１の金属部分（２３０ｂ）と、前記第２の誘電体構造（１０７，１０８）上に配置された第２の外側誘電体層（１８２）上に形成された第２の金属部分（２７０ｂ）と、前記基板（１０１）を通って延在し、前記第１および第２の金属部分（２３０ｂ，２７０ｂ）に結合される貫通シリコンビア（１４２ｂ，１４３ｂ）と、を含み、
前記外側コイルが前記テストまたは較正用コイルに直列接続されている、請求項１０から１３のいずれか一項に記載の集積ホールセンサ。

【請求項15】

前記ウェハ（１０）に形成された複数の巻線を有する外側コイルをさらに含み、各々が、前記第１の誘電体構造（１０４，１０５）上に配置された第１の外側誘電体層（１０６）上に形成された第１の金属部分（２３４）と、前記第２の誘電体構造（１０７，１０８）上に配置された第２の外側誘電体層（１８２）上に形成された第２の金属部分（２７５）と、を含み、
前記外側コイルの方向が前記テストまたは較正用コイルに対して９０度回転している、請求項１０から１３のいずれか一項に記載の集積ホールセンサ。

【請求項16】

前記垂直ホールセンサ素子が、前記外側コイルおよび前記テストまたは較正用コイルによって共通して画定される前記内部体積（１００１）に全体が配置されたリング形状を有するホールセンサプレート（１０３）を含む円形垂直ホール素子（ＣＶＨ）である、請求項１５に記載の集積ホールセンサ。

【請求項17】

前記基板（１０１）の前記第１の表面（１０１ａ）に形成された第１の組のドープ領域（１’，２’，３’，４’）と、前記第１の組のドープ領域と反対側に位置し、前記第１の組のドープ領域とともに対応する水平ホールセンサ素子のホールセンサ端子を画定する、前記基板（１０１）の前記第２の表面（１０１ｂ）に形成された第２の組のドープ領域（１，２，３，４）とを有する少なくとも１つの水平ホールセンサ素子を含む、請求項１から９のいずれか一項に記載の集積ホールセンサ。

【請求項18】

前記テストまたは較正用コイルが、
前記基板（１０１）の前記第１の表面（１０１ａ）上に配置された第１の誘電体層構造（１０４，１０５）上に形成された金属層（１３０）に画定された少なくとも第１の巻線（１３０ａ）と、
前記基板（１０１）の前記第２の表面（１０１ｂ）上に配置された第２の誘電体層構造（１０７，１０８）上に形成されたそれぞれの金属層（１７０）に画定された少なくとも第２の巻線（１７０ａ）と、を含み、
前記第１および第２の巻線（１３０ａ，１３０ｂ）が互いに向かい合いかつ前記ホールセンサプレート（１０３）を取り囲んで配置されている、請求項１７に記載の集積ホールセンサ。

【請求項19】

前記テストまたは較正用コイルが、前記水平ホール素子を横方向に囲みかつ前記誘電体構造（１０９）を取り囲む貫通シリコンビア（１４０）によって少なくとも部分的に形成されている、請求項１７または１８に記載の集積ホールセンサ。

【請求項20】

前記テストまたは較正用コイルがスパイラル構造を有する、請求項１７から１９のいずれか一項に記載の集積ホールセンサ。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
本願は、２０１９年７月８日に出願された欧州特許出願第１９１８５０４６．０号の優先権を主張するものであり、その開示内容全体は参照により本明細書に組み込まれる。

【0002】

技術分野
本発明は、特に最終テストおよび較正のための集積コイルを少なくとも有するホール集積センサおよび対応する製造プロセスに関する。

【背景技術】

【0003】

磁気センサＩＣ（磁力回路）は通常、信号の調整と増幅に必要な電気回路と一体に集積されたシリコン系ホールセンサ素子を使用する。一体に集積されたホールセンサを備えた典型的な製品は、ホールスイッチＩＣ、線形位置測定用のホールＩＣ、角度位置センサホールＩＣ、電流検出用のホールＩＣ、および３ＤホールセンサＩＣである。製品のタイプに応じて、ホール集積センサには、水平ホール素子、垂直ホール素子、またはその両方が含まれ得る。水平ホール素子は、シリコン表面に垂直な磁場の強さを感知する。それらは、１つの空間次元における磁場の強さを決定するだけで十分である多くの用途で使用されている。例としては、１つの軸に沿った線形位置測定用のユニポーラおよびバイポーラホールスイッチＩＣおよびホールセンサＩＣがある。シリコン表面の平面の方向の磁場の強さを感知する垂直ホール素子は、角度位置センサホールＩＣで使用され、水平ホール素子とともに、３ＤホールセンサＩＣで使用されている。

【0004】

ホールセンサは標準のＣＭＯＳ製造プロセスで製造できるため、動作と読出しのための電子機器とホールセンサを同じチップに集積することができる。あるいは、専用のホールセンサウェハを、必要な回路を含む第２のウェハ上に積層することもできる。本出願人名義のＷＯ２０２０／１０４９９８Ａ１には、２枚のウェハを積層してそのようなホールセンサＩＣ製品を形成する方法が開示されている。

【0005】

ホールセンサの磁気感度は、応力、温度、経過期間、および熱衝撃に依存する。光配向エラー、不均一なドーパント密度、または欠陥などの製造上の欠陥により、ホール電圧のオフセットが発生する場合がある。さらに深刻なことに、ホールセンサＩＣに使用されるプラスチックパッケージは、シリコンに応力を発生させ、ホール電圧のオフセットを引き起こす可能性がある。したがって、ホールセンサＩＣは広範なテストの対象となる。多くの製品の場合、たとえばリニアホールＩＣの場合、各ホールセンサが較正され、得られた較正データがＩＣに保存される。ホールセンサの磁気応答を特性評価するために、パッケージ化されたチップは外部ヘルムホルツコイルに配置される。当然、３ＤホールセンサＩＣは、３つの空間次元すべてにおいて特性評価する必要がある。上記から理解されるように、ホールセンサＩＣの最終的なテストと較正の労力は多大であり、関連するコストは全体の製造コストの大部分を占める。

【0006】

例えば以下に記載されているように、ホールセンサＩＣにテストおよび較正用の集積コイルを装備することが提案されている。
－Ｐ．Ｌ．Ｃ． Ｓｉｍｏｎ， Ｐ．Ｈ．Ｓ． ｄｅ Ｖｒｉｅｓ， Ｓ． Ｍｉｄｄｅｌｈｏｅｋ， “Ａｕｔｏｃａｌｉｂｒａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ Ｈａｌｌ ｄｅｖｉｃｅｓ”， Ｔｒａｎｓｄｕｃｅｒｓ ９５， ２９１－Ａ１２， ２３７－２４０頁， １９９５年
－Ｒ．Ｓ． Ｐｏｐｏｖｉｃ， Ｔ．Ｊ．Ａ． Ｆｌａｎａｇａｎ， Ｐ．Ａ． Ｂｅｓｓｅ， “Ｔｈｅ ｆｕｔｕｒｅ ｏｆ ｍａｇｎｅｔｉｃ ｓｅｎｓｏｒｓ”， Ｓｅｎｓｏｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓ Ａ５６， ３９－５５頁， １９９６年

【0007】

水平および／または垂直ホールセンサの最終テストと較正に使用される集積コイルは、少なくとも数ｍＴの範囲の十分な大きさの磁場を誘導することが必要である。コイル効率は、誘導磁場強度をコイル電流で割った比率として定義される。最終テストまたは較正手順中に集積コイルに印加される最大コイル電流は、コイルに使用されるＣＭＯＳ金属層のエレクトロマイグレーション性能によって制限され得る。さらに重要なことは、テスト中のホールセンサ素子の自己発熱を考慮する必要がある。これらの理由から、集積コイルの高いコイル効率を実現することが重要である。

【0008】

さらに、集積コイルによって誘導される磁場は、テスト対象のホールセンサ素子の領域において均一でなければならない。これは（コイルの形成に標準的な金属層を使用することにより）水平のホールセンサではある程度達成できるが、垂直ホールセンサのホールプレートに均一かつ均質な磁場が発生するような垂直ホールセンサ用のインダクタコイルを形成する方法は知られていない。

【発明の概要】

【発明が解決しようとする課題】

【0009】

したがって、本発明の目的は、特に最終テストおよび較正用の少なくとも１つのの集積コイルを有する、改良されたホール集積センサを提供することである。

【課題を解決するための手段】

【0010】

本発明によれば、添付の特許請求の範囲で定義されるように、ホール集積センサおよび対応する製造プロセスが提供される。

【0011】

本発明をよりよく理解するために、ここで、単に非限定的な例として、その好ましい実施形態について添付の図面を参照して説明する。

【図面の簡単な説明】

【0012】

【図1A】本発明の実施形態によるホール集積センサの平面図である。

【図1B】図１Ａのホール集積センサの断面図である。

【図1C】本発明の実施形態によるホール集積センサのさらなる平面図である。

【図2】本発明の実施形態によるホール集積センサのさらなる平面図である。

【図3A】本発明のさらなる実施形態によるホール集積センサの断面図である。

【図3B】図３Ａのホール集積センサの平面図である。

【図3C】図３Ａのホール集積センサの平面図である。

【図4A】本発明のさらなる実施形態によるホール集積センサの平面図である。

【図4B】図４Ａのホール集積センサの断面図である。

【図5A】本発明のさらなる実施形態によるホール集積センサの平面図である。

【図5B】図５Ａのホール集積センサの断面図である。

【図6】本発明のさらなる実施形態によるホール集積センサの断面図である。

【図7】本発明のさらなる実施形態によるホール集積センサの平面図である。

【図8A】本発明のさらなる実施形態によるホール集積センサの平面図である。

【図8B】図８Ａのホール集積センサの断面図である。

【図9A】本発明のさらなる実施形態によるホール集積センサの平面図である。

【図9B】図９Ａのホール集積センサの断面図である。

【図10A】本発明のさらなる実施形態によるホール集積センサの平面図である。

【図10B】図１０Ａのホール集積センサの断面図である。

【図11】本発明のさらなる実施形態によるホール集積センサの平面図である。

【図12】本発明のさらなる実施形態によるホール集積センサの平面図である。

【図13】本発明のさらなる実施形態によるホール集積センサの平面図である。

【図14】本発明のさらなる実施形態によるホール集積センサの平面図である。

【図15A】本発明のさらなる実施形態によるホール集積センサの断面図である。

【図15B】図１５Ａのホール集積センサの平面図である。

【図15C】図１５Ａのホール集積センサの平面図である。

【図15D】図１５Ａのホール集積センサの平面図である。

【図16】本発明のさらなる実施形態によるホール集積センサの平面図である。

【図17】本発明のさらなる実施形態によるホール集積センサの平面図である。

【図18】本発明のさらなる実施形態によるホール集積センサの平面図である。

【図19】本発明のさらなる実施形態によるホール集積センサの断面図である。

【図20】本発明のさらなる実施形態によるホール集積センサの断面図である。

【図21】図２１Ａ～２１Ｍは、対応する製造プロセスの連続するステップにおける集積ホールセンサの断面図である。

【発明を実施するための形態】

【0013】

以下で詳細に説明するように、本発明は、完全にＣＭＯＳ互換性のプロセスステップおよび材料を使用した集積ホールセンサの製造を想定している。

【0014】

図１Ａ、１Ｂおよび１Ｃは、本発明の第１の実施形態を示す。ホールセンサ製品１００は、較正およびテスト用のコイルを備えた垂直ホールセンサを含む。図１Ａは、ｘ－ｚ面でのホールセンサ製品１００の空間図を示す。１Ｂから１Ｂ’へのｘ方向に平行なカットは、１Ｂ－１Ｂ’として示される。図１Ｂは、カット１Ｂ－１Ｂ’に沿ったホールセンサ製品１００の断面を示す。図１Ｂには、２つのカットが示されている。１Ａ－１Ａ’で示される１Ａから１Ａ’への第１のカットと１Ｃ－１Ｃ’で示される１Ｃから１Ｃ’への第２のカットである。２つのカットのそれぞれは、原点からｙ方向に沿ってシフトしたｘ－ｚ面に平行な面に対応する。図１Ａは、カット１Ａ－１Ａ’の平面におけるホールセンサ製品１００を示す。図１Ｃは、カット１Ｃ－１Ｃ’の平面におけるホールセンサ製品１００の別の空間図である。ホールセンサ製品１００は、垂直ホール素子と、垂直ホール素子のテストおよび較正専用のオンチップコイルとを備える。図１Ｂを参照すると、垂直ホール素子は、半導体基板１０１を有するウェハ１０上に形成されている。半導体基板１０１は、好ましくはシリコン基板であるが、他の半導体を考慮することもできる。半導体基板１０１は、第１の伝導型を有し、好ましくはｎ型である。さらに図２を参照すると、半導体基板は１０１ａで示される第１の表面を有する。第１の第１０１ａでは、第１の伝導型を有する２つの高濃度にドープされた領域１および２が形成される。２つの高ドープ領域１および２は、表面１０１ａから半導体基板１０１に延在する。高ドープ領域１および２は、フォトマスクイオン注入やその後の高速熱アニーリングなどの一般的なＣＭＯＳ製造技術によって形成され得る。誘電体層１０４は、第１の表面１０１ａ上に配置される。誘電体層１０４は、プレメタル誘電体層を構成し、窒化ケイ素、酸化ケイ素、リンケイ酸ガラス、ホウリンケイ酸ガラスまたは他の適切な誘電体材料からなり得る。誘電体層１０４はまた、上記のような材料組成を有する誘電体層のスタックを含み得る。高ドープ領域１が占有する表面１０１ａの部分内に、誘電体層１０４は、基板表面１０１ａまで延在する開口部を有する。同様に、高ドープ領域２が占有する半導体表面１０１ａの部分内に位置する、誘電体層１０４に第２の開口部が提供される。第２の開口部もまた、基板表面１０１ａまで延在する。第１の金属層１１０は、誘電体層１０４上に配置される。第１の金属層１１０は、多くのＣＭＯＳ製造プロセスで一般的であるように、アルミニウム系金属層であり得る。図２に示されるように、アルミニウム系金属層は、誘電体層１０４の２つの開口部を充填する。あるいは、２つの開口部は、タングステン系の層によって充填されてもよく、一方、金属層１１０は、アルミニウム系または代替的に銅系である。当技術分野ですべてよく知られている金属層１１０には、異なるメタライゼーションスキームを採用することができる。金属層１１０は、図１Ｂに示すように、部分１１０ｂ、１１２、１１１、および１１１ｂを残すように構造化される。金属部分１１１および１１２は、それぞれ高ドープ領域１および２と接触している。高ドープ領域１および２は、垂直ホールセンサの２つの端子を画定し、両者とも、基板１０１の第１の表面１０１ａに形成される。金属部分１１１および１１２は、それぞれホール端子１および２にアクセスするための電気接点および配線を提供する。誘電体層１０４上に配置された２つのホール端子のそれぞれの金属配線は、垂直のホールセンサの領域内で、また垂直ホールセンサに近接して、ｘ方向に向けられている。金属部分１１０ｂおよび１１１ｂは、以下でより明らかになるように、垂直ホールセンサを取り囲む金属コイルの部分である。金属層１１０は、第１の金属間誘電体を形成する第２の誘電体層１０５に埋設されている。誘電体層１０５に適した材料は、酸化ケイ素または高ｋ誘電体材料である。ビア１２１ｂが誘電体層１０５に形成されている。第２の金属層１３０が誘電体層１０５上に配置され、金属部分１３０ｂを残すように構造化されている。第２の金属層には一般的なメタライゼーションスキームを採用することができる。ビア１２１ｂは、タングステン系の層で充填され得、金属層１３０は、アルミニウム系または銅系であり得る。ビア１２１ｂはまた、金属間誘電体１０５上に配置されたアルミニウム系金属層１３０で充填され得る。一般的な製造プロセスを適用して、図１Ｂに示す金属構造体を形成することができる。第２の金属層は、誘電体層１０６に埋設されており、これは、酸化ケイ素、または高ｋ誘電体と酸化ケイ素を含むスタックからなり得る。ビア１２１ｂは金属部分１１１ｂと接触している。金属部分１１０ｂ、金属部分１１１ｂ、ビア１２１ｂ、および金属部分１３０ｂは、基板１０１の第１の表面において垂直ホール素子を取り囲むコイルの部分を構成する。ウェハ１０は、誘電体層１０６の上面で第２のウェハ２０に取り付けられている。第２のウェハ２０は、キャリアウェハであってよく、例えば、第２のウェハ２０は、安価なシリコンウェハであり得る。あるいは、第２のウェハ２０は、垂直ホール素子を動作させるために必要な集積回路を含むＣＭＯＳウェハであり得る。この場合、ウェハ２０は、ＣＭＯＳデバイスが形成されるシリコン基板と、メタライゼーションスタックとを含む。ウェハ２０上のメタライゼーションスタックは、誘電体層に埋設された複数の金属層を含み得る。この場合、ウェハ１０は、誘電体層１０６の上面で、シリコンウェハ２０上に配置された誘電体層の上面に取り付けられる。さらに、ウェハ２０上に形成された金属層とウェハ１０の第１の表面上に形成された金属層との間に電気接点が提供される。そのような電気接点は、ハイブリッドボンディングまたは当技術分野で知られている他の方法によって実現することができる。ウェハ２０をキャリアとして使用して、ウェハ１０は、裏側から、すなわち、第１の表面１０１ａの反対側から薄化される。半導体基板１０１の薄い層だけが残るように、ウェハ材料の大部分が除去される。図１Ｂでは、第１の表面１０１ａの反対側にある、結果として得られる第２の基板の表面が１０１ｂで示されている。基板層１０１の第２の表面１０１ｂは、第１の表面１０１ａと平行である。残留する半導体基板１０１の厚さは、好ましくは１０マイクロメートルから５０マイクロメートルの範囲であり得るが、より薄いまたはより厚い厚さの値も想定され得る。２つの高ドープ領域３および４は、基板１０１に延在し、第２の表面１０１ｂに配置されている。高ドープ領域３および４は第１の伝導型を有し、これは基板層１０１の伝導型である。製品１００における垂直ホール素子では、高ドープ領域３は、第１の表面１０１ａの高ドープ領域２の反対側に形成され得、高ドープ領域４は、第１の表面１０１ａの高ドープ領域１の反対側に形成され得る。図１Ａは、カット１Ａ－１Ａ’に沿った第２の表面１００ｂのｘ－ｚ面におけるホールセンサ製品１００を示す。図１Ａに見られるように、高ドープ領域３および４は、ｚ方向に沿ってストライプを形成する。製品１００の垂直ホール素子の場合、第１の表面１００ａ上の高ドープ領域１および２もまた、ｚ方向に配向されたストライプを形成する。高ドープ領域１、２、３、および４は、すべて同一の横方向の寸法を有し得る。第２の表面１００ｂの高ドープ領域３および４は、フォトマスクイオン注入とそれに続くレーザ熱アニーリングによって形成され得る。レーザ熱アニーリングにより、第１の表面のメタライゼーションに悪影響を及ぼすことなく、第２の表面でのドーピングを活性化することができる。高ドープ領域３および４ならびに高ドープ領域１および２は、誘電体構造１０９によって包囲されている。誘電体構造１０９は、基板層１０１の第２の表面１０１ｂから第１の表面１０１ａまで延在する。図１Ａには、誘電体構造１０９による高ドープ領域３および４の横方向の囲いが描かれている。誘電体構造１０９によって横方向に囲まれている基板層１０１の部分は、図１Ａおよび１Ｂにおいて１０３として示されている。基板層１０１の部分１０３は、製品１００の垂直ホール素子のホールセンサ領域（ホールプレート）である。誘電体構造１０９は、ディープトレンチアイソレーションプロセスによって確立することができる。誘電体構造１０９の誘電体材料は、酸化ケイ素であり得る。ディープトレンチアイソレーションプロセスは当技術分野において周知である。再度図１Ｂを参照すると、第１の誘電体層１０７が第２の表面１０１ｂ上に配置されている。誘電体層１０７は、基板層１０１の第２の面にプレメタル誘電体層を提供する。誘電体層１０７には、第１の面のプレメタル誘電体層１０４に使用されるものと同様の材料または材料組成が考慮され得る。第１の貫通シリコンビア１４０ｂは、誘電体層１０７の上面から層１０７を通り、基板層１０１を通り、第１の表面１０１ａ上の誘電体層１０４を通り、層１０４上に配置された第１の金属の金属部分１１０ｂに到達するように延在して形成される。貫通シリコンビア１４０ｂは金属層で充填され、金属層は、タングステン系金属層、またはより好ましくは、銅系金属層であり得る。貫通シリコンビアの金属充填物は、誘電体ライナ１８１によって半導体基板１０１から電気的に絶縁される。誘電体ライナは、酸化ケイ素または他の適切な絶縁材料から構成され得る。第２の貫通シリコンビア１４１ｂは、誘電体層１０７の上面から、基板を通って金属層１１０の金属部分１１１ｂまで延在するように形成される。貫通シリコンビアの形成は、当業者に知られている。第１の側と同様に、２つの接触開口部が、表面１０１ｂまで延在する誘電体層１０７に形成され、それぞれ高ドープ領域３および４へのアクセスを提供する。図１Ｂの説明を続けると、第１の金属層１５０が、第２の基板表面１０１ｂ上のプレメタル誘電体層１０７上に配置されている。２つのトレンチは層１５０の金属で充填されている。第１の表面上の金属層１１０と同様のプロセスおよび材料を適用することができる。図１Ｂには、４つの金属部分１５０ｂ、１５３、１５４および１５１ｂが示されている。金属部分１５０ｂは、貫通シリコンビア１４０ｂの金属充填物と接触している。金属部分１５１ｂは、貫通シリコンビア１４１ｂの金属充填物と接触している。金属部分１５３は、第２の表面１０１ｂ上に配置された２つのホール端子のうちの一方を画定する高ドープ領域３と接触している。金属部分１５４は、第２の表面１０１ｂ上に配置された２つのホール端子の他方を画定する高ドープ領域４と接触している。金属部分１５３および１５４は、２つのホール端子３および４の配線も含む。配線は、ｚ方向に向けられている。金属層１５０は、第１の金属間誘電体層１０８に埋設されている。基板１０１の第１の側の第１の金属間誘電体１０５と同様のプロセスおよび材料を適用することができる。金属間誘電体１０８を通って形成されたビア１６０ｂは、金属部分１５０ｂへの接点を提供する。誘電体層１０８を通る第２のビア１６１ｂは、金属部分１５１ｂへの接点を提供する。第２の金属層１７０は、金属間誘電体１０８上に配置され、ビア１６０ｂとビア１６１ｂを電気的に接続するように構造化されている。電気的接続は、金属部分１７０ｂによって確立される。図１Ｃでは、金属部分１０７ｂならびにビア１６０ｂおよび１６１ｂが、カット１Ｃ－１Ｃ’に沿ったｘ－ｚ面に描かれている。ビアを金属で充填し、金属部分１７０ｂを形成するためのプロセスおよび材料は、基板の第１の側の第２の金属層の場合と同様であってよい。最後に、誘電体層１８２が、第２の金属層１７０および金属間誘電体層１０８上に配置される。誘電体層１８２は、最終パッシベーション層として機能し、窒化ケイ素または酸窒化ケイ素層を含み得る。

【0015】

垂直ホール素子は、４回対称が得られるように、半導体基板層１０１の２つの対向する表面に配置された４つの端子を有する。動作中、駆動電流が端子１から端子３に印加され得る。電流は半導体層１０１を通って対角線方向に流れるが、電流の流れは誘電体構造１０９によって制限される。端子２および４の間にホール電圧が捕捉され得る。測定されたホール電圧は、ｚ方向の磁場の成分を表す。同様に、駆動電流を端子２から端子４から印加することができ、ホール電圧がホール端子３と１の間に捕捉され得る。この場合も、測定されたホール電圧は、ｚ方向の磁場成分を表す。さらに、駆動電流を逆にすることができるので、合計で４つの異なる動作段階を確立して、ｚ方向の磁場の全く同じ成分を決定することができる。垂直ホールセンサの動作には、電圧信号の調整と増幅のための複雑な回路が必要である。必要な集積回路は、半導体ウェハ１０の第１の表面１０１ａ上に形成するか、または第２の半導体ウェハ２０上に提供することができる。いずれの場合でも、第１の側から第２の表面１０１ｂ上に配置されたホール端子３および４にアクセスするために、さらなる貫通シリコンビアが必要とされ得る。これらの垂直接続および必要な集積回路は、図１Ａおよび１Ｂには示されていない。

【0016】

図１Ｂに示されるように、長方形のコイルが、垂直ホール素子の周りのウェハ１０に形成される。コイルは、金属ワイヤおよびパッド１１０ｂ、貫通シリコンビア１４０ｂ、金属パッド１５０ｂ、ビア１６０ｂ、金属ワイヤ１７０ｂ、ビア１６１ｂ、金属パッド１５１ｂ、貫通シリコンビア１４１ｂ、金属パッド１１１ｂ、ビア１２１ｂ、および金属ワイヤ１３０ｂを含む。長方形のコイルはｘ－ｙ面にある。電流がコイルに供給されて反時計回りに流れると、磁場が誘導され、これはコイルの内部でｚ方向に向けられる。誘導磁場の強さは、供給電流および誘導コイルの形状に依存する。コイルによって誘導される磁場は、ｚ方向の磁場成分に敏感な垂直ホール素子によって測定することができる。

【0017】

図１Ｂから明らかなように、コイルは、ほぼ均一な磁場が垂直ホール要素のホールプレート１０３の内部に誘導されるように、ｘ－ｙ面に配置され得る。第２の表面上の誘電体層１０７および１０８の厚さは、それぞれ誘電体層１０４および１０５と等しい厚さの値を有するように選択され得る。このようにして、金属部分１７０ｂは、ホールプレート１０３に対して、金属部分１３０ｂと同じ垂直距離を有する。さらに、貫通シリコンビア１４０ｂおよび１４１ｂは、それらがホールプレート１０３と等しい横方向距離を有するように配置され得る。さらに、貫通シリコンビア１４０ｂおよび１４１ｂのホールプレートまでの距離は、層１０４および１０５の合計厚さと同等であり得る。

【0018】

図１Ａに示すように、製品１００の垂直ホール素子には、例として、ｚ方向に一列に配置された７つのインダクタコイルが設けられ得る。図１Ｂに示すように、各コイルはｘ－ｙ面に平行な平面にある。カット１Ａ－１Ａ’に沿ってｘ－ｚ面にコイルがある垂直ホール素子を表す図１Ａには、コイルに属する貫通シリコンビアが示されている。図１Ｂに関連してすでに説明したように、貫通シリコンビア１４０ｂおよび１４１ｂはコイル（図１Ｂに示されているもの）の一部である。貫通シリコンビア１４０ａおよび１４１ａは別のコイルに属し、貫通シリコンビア１４０ｃおよび１４１ｃはさらに別のコイルに属し、貫通シリコンビア１４０ｄおよび１４１ｄ、貫通シリコンビア１４０ｅおよび１４１ｅ、貫通シリコンビア１４０ｆおよび１４１ｆ、ならびに貫通シリコンビア１４０ｇおよび１４１ｇについても同様である。７つのコイルは、ｘ－ｙ面内の電流方向が７つのコイルすべてで同一となるように（すなわち、反時計回りまたは時計回りに）直列に接続され得る。こうして、７つの個別のコイルが１つの結合されたコイルの巻線を形成する。さらに、単一のコイルまたは巻線によって誘導される磁場は、同一方向を有する。各コイルまたは巻線はｘ－ｙ面に平行に配置され、単一のコイルの直列接続は垂直ホール要素のいくらかの距離で確立される。当業者は、単一のコイルの間に直列接続を提供する方法を理解するであろう。直列接続は、第１および第２の金属層１１０および１３０ならびにそれぞれのビアによって形成され得る。図１Ａに示すように、７つの巻線は等間隔に配置されている。巻線は、ホールプレート１０３が占有する領域にわたってｚ方向にほぼ均一な磁場が誘導されるように配置され得る。

【0019】

ホールセンサ製品１００では、垂直ホール素子のホールプレート１０３が、多線コイルの内部にある。コイルの内部（内部体積）は、コイル巻線によって囲まれた空間の体積として理解される。図１Ｂでは、ｘ－ｙ面に平行なこの切断面で見られるように、コイルの内部は、１００１によって示されている。図示されるように、ホールプレート１０３は、コイルの内部体積１００１の内側に全体が配置される。図１Ａに示すように、ｘ－ｚ平面に平行な切断面についても同様である。ホールプレート１０３は、（多線）コイルの内部体積（ここでも１００１で示される）内側に全体が配置されている。

【0020】

図２は、テストおよび較正用のコイルを備えた垂直ホール素子を有する、２００で示される別のホールセンサ製品を表す。図２は、基板１０１の第２の表面１０１ｂに沿ったｘ－ｚ面に平行なホールセンサ製品の２次元カットを示す（ホールセンサ製品１００の図１Ｂと同様）。垂直ホールセンサの２つの端子を画定する高ドープ領域３および４が示されている。ホールセンサ領域１０３は、誘電体構造１０９によって横方向に囲まれている。製品１００の垂直ホールセンサと比較して、製品２００の垂直ホールセンサは、ｚ方向の幅が狭い。図２には、２対の貫通シリコンビアが示されている。貫通シリコンビア１４０ａおよび１４１ａを含む第１の対は、第１の巻線に属する。貫通シリコンビア１４０ｂおよび１４１ｂを含む第２の対は、コイルの第２の巻線に属する。第１および第２の巻線はいずれもｘ－ｙ面にある。ホールセンサ製品１００の場合と同様に、コイルに供給される電流が各巻線を同じ方向（すなわち、ｘ－ｙ面で時計回りまたは反時計回り）に流れるように巻線が接続される。

【0021】

図２では、貫通シリコンビア１４０ａと１４１ａの間の間隔はａで示される。長さａは、ｘ方向における長方形の誘導コイルの内側の長さである。ｚ方向の２つの長方形の巻線の間隔は、図２においてｄで示される。間隔ｄがａ／２に近接するように選択された場合、ヘルムホルツ構成がほぼ得られる。当業者に知られているように、長さａの二次巻線の場合、２つの巻線間の距離ｄとして０．５４４×ａを選択すると、ほぼヘルムホルツ特性が得られる。さらに知られているように、電流がヘルムホルツコイルに供給されると、ヘルムホルツコイルの内部に均一な磁場が誘導される。図２に示すように、製品２００の垂直ホール素子のホールプレート１０３は、２つのコイルの内部１００１に全体が位置する。

【0022】

さらなるホールセンサ製品３００が図３Ａ、３Ｂおよび３Ｃに示される。ホールセンサ製品３００は、較正およびテスト用のコイルを備えた水平ホールセンサを含む。図３Ａは、ｘ－ｙ面に平行なホールセンサ製品３００の断面図を提供する。図３Ｂおよび３Ｃは、ｙ方向に沿った２つの異なる位置でのホールセンサ製品３００の空間図である。図３Ｂは、基板の第２の表面１０１ｂのｘ－ｚ面における製品３００を示す。このカットは３Ｃ－３Ｃ’で示され、図３Ａに示されている。図３Ｃは、ｘ－ｚ面に平行な第２のカットを示し、３Ｂ－３Ｂ’で示されている。図３Ｂおよび３Ｃには、３Ａから３Ａ’への切断線が示されている。カット３Ａ－３Ａ’は図３Ａに示されている。図３ｃを参照すると、４つの高ドープ領域１、２、３、および４が基板１０１の第２の表面１０１ｂに形成されている。同様に、４つの高ドープ領域１’、２’、３’、および４’が基板１０１の第１の表面１０１ａに形成されている。図３Ａからわかるように、基板１０１の２つの対向する表面に形成された高ドープ領域１および１’は、ｘ－ｙ面内で同じ位置を有する。さらに、高ドープ領域２および２’は、ｘ－ｚ面において同じ位置を有する。高ドープ領域３および３’もまたｘ－ｚ面内で同じ位置を有し、同じことが高ドープ領域４および４’にも該当する。さらに図３Ａを参照すると、高ドープ領域１、１’、２および２’にそれぞれアクセスするために、電気接点および配線部分１５１、１１１’、１５２および１１２’が確立されている。同様の電気接点および配線部分が、高ドープ領域３、３’、４および４’にも提供される。誘電体構造１０９は、基板第２の表面１０１ｂから第１の表面１０１ａまで延在するように配置される。図３Ｃに示されるように、誘電体構造は、基板１０１の部分１０３を取り囲み、部分’１０３は、水平ホール素子のホールプレートを画定する。高ドープ領域はすべて、ホールプレート１０３内に形成される。高ドープ領域１および１’は、配線部分１５１および１１１’によって、および図３Ａ、３Ｂおよび３Ｃには示されていない貫通シリコン貫通ビアによって電気的に接続される。当業者であれば、図１Ｂを参照することによって、高ドープ領域１と１’の間の垂直方向の電気的接続が確立され得る方法を容易に理解できるであろう。同様に、高ドープ領域２と２’もまた電気的に接続される。同様に、高ドープ領域３と３’もまた電気的に接続され、高ドープ領域４と４’もこのように電気的に接続される。必要な４つの貫通シリコンビアは、誘電体構造１０９によって囲まれたホールプレート１０３の外側に配置されている。対（１，１’）は、水平ホール素子の第１のホール端子を構成する。対（２，２’）は、水平ホール素子の第２のホール端子を構成する。対（３，３’）は、水平ホール素子の第３のホール端子を構成し、対（４，４’）は、水平ホール素子の第４のホール端子を構成する。図３Ｃをさらに参照すると、水平ホール要素のホールプレート１０３は正方形の形状を有する。高ドープ領域１、２、３および４は、正方形のホールプレート１０３の四隅に配置されている。水平ホール素子の異なるレイアウトを考慮することができる。特に、ホールプレートは、十字架の４つの端に４つの端子が配置された正十字の形状を有し得る。

【0023】

動作中、駆動電流はホール端子（１，１’）からホール端子（３，３’）に供給され得る。ｘ－ｚ面において、この駆動電流は、正方形のホールプレート１０３を対角線に流れる。次に、ホール電圧が、ホール端子（２，２’）と（４，４’）との間で捕捉される。 ホール電圧は、ｙ方向の磁場を表す。別の動作モードでは、駆動電流がホール端子（２，２’）からホール端子（４，４’）に供給され、端子（１，１’）と（３，３’）との間にホール電圧が捕捉される。この場合も、測定されたホール電圧は、ｙ方向に向けられた磁場を表す。上記の動作モードにおいて電流の方向を逆にすると、さらに２つの動作モードが得られる。

【0024】

図３Ａに戻ると、少なくとも２つの金属層が、キャリアウェハ２０に面する基板１０１の第１の側に適用される。上記で説明したように、第１の金属層１１０は、第１の表面１０１ａで形成されるホール端子への電気接続を提供するために使用される。また、少なくとも２つの金属層が、基板１０１の第２の側１０１ｂに適用される。第１の金属層１５０は、第２の表面１０１ｂに形成されたホール端子への電気的接続を提供するために使用される。ホールプレート１０３が占有する領域を取り囲むように２つのコイルが形成される。第１のコイル１３０ａは、ウェハ１０の第１の側の第２の金属層１３０とともに形成される。第２のコイル１７０ａは、ウェハ１０の第２の側の第２の金属層１７０によって形成される。図３Ｂでは、コイル１７０ａがｘ－ｚ面（カット３Ｂ－３Ｂ’）において示されている。コイルは、図３Ｂに示すように正方形の形状を有してよいが、六角形や円形などの他の形状も可能である。図３Ｂのコイル１７０ａは、１本の巻線を有するが、コイルは、複数の巻線を有し得る。第１のコイル１３０ａおよび第２のコイル１７０ａが同一の方法で形成されることが好ましい。詳細には、第１のインダクタコイル１３０ａおよび第２のコイル１７０ａは、好ましくは、それらが互いに向き合い、同じ数の巻線、同じ線幅、同じ内径および同じ外径を有するように形成される。さらに、好ましくは、第２の金属層１３０および１７０の形成のために、基板層１０１の両側に同一のプロセスおよび材料が使用され、その結果、両方のインダクタコイルの直列抵抗がほぼ同一となる。さらに、好ましくは、誘電体層１０４および１０５の合計厚さは、誘電体層１０７および１０８の合計厚さと同一である。貫通シリコンビア（図示せず）によって、２つのコイルは、１つのコイルの２つの巻線を形成するように直列接続される。接続は、ｘ－ｚ面の電流方向が両方の巻線で同じになるように確立される。コイルに反時計回りに電流を供給すると、ｙ方向の磁場が発生する。このようにして、コイルは磁場を生成し、磁場は水平ホール素子によって測定される。水平ホール素子のホールプレート１０３は、巻線１３０ａおよび１７０ａを含むコイルの内部にある。参考までに、コイルの内部体積を図３Ａおよび３Ｂに１００１として示す。

【0025】

図４Ａおよび４Ｂに示すように、ホールセンサ製品４００は、テストおよび較正のためのオンチップコイルを備えた垂直ホール要素を含む。図４Ａはホールセンサ製品の空中図であり、図４Ｂは断面図である。今回の空中図のカット位置は、基板１０１の第１の表面１０１ａに沿ったものである（カット４Ａ－４Ａ’）。断面図のカット位置を図４Ａに示す。ホールセンサ製品４００は、好ましくは、第２の伝導型（ｐ型）を有する基板上に形成される。ウェル７０１は第１の表面１０１ａから基板へと延在して形成される。ウェル７０１は、基板の伝導型とは反対の伝導型を有する、すなわち、第１の伝導型（ｎ型）を有する。第１の伝導型を有する複数の高ドープ領域１、２、３、４および５が、第１の表面１０１ａに基板へと延在して形成される。高ドープ領域１、２、３、４および５は、ウェル７０１の領域内に全体が配置される。電気接点および配線部分（１１１，１１２，１１３，１１４，１１５）は、第１の金属層１１０を使用して形成される。ウェル７０１は、垂直ホール素子のホールプレート（先に１０３で示す）を構成し、高ドープ領域１、２、３、４、および５は、垂直ホール素子のホール端子を画定する。図４Ａに示すように、ホール端子１、２、３、４、および５はｘ軸に沿って一列に形成されている。このような垂直ホール素子は当技術分野で知られている。ここでこれらの動作について説明する必要はない。知られているように、これらの種類の垂直ホール素子は、３、４または５を超えるなど、異なる数のホール素子を有することができる。いずれの場合でも、図４Ｂに示される垂直ホール素子は、ｚ方向の磁場に敏感である。垂直ホール素子のテストおよび較正のためのコイルは、ホールセンサ製品１００と同様に確立される。ここでも、ホール素子のホールプレート（ここでは、ウェル７０１）は、コイルの内部容積１００１の内側に全体が位置する。

【0026】

参照符号５００で示される別のホールセンサ製品を図５Ａおよび５Ｂに示す。ホールセンサ製品５００は、テストおよび較正のためのオンチップコイルを備えた水平ホール素子を含む。ホールセンサ製品５００は、第２の伝導型（ｐ型）を有する基板１０１上に形成される。第１の伝導型を有するウェル７０１が、第１の表面１０１ａから延在して基板に形成される。第１の伝導型を有する４つの高ドープ領域１、２、３、および４が、ウェル７０１内に延在して第１の表面１０１ａに形成される。ｘ－ｚ面では、ウェル７０１は、図５Ａに示すように正方形の形状を有し得る。さらに、ホール端子を画定する４つの高ドープ領域１、２、３、および４は、正方形のウェル７０１の四隅に配置され得る。当技術分野において他のレイアウトも知られており、例えば、ウェル７０１は正十字の形状を有してよく、４つのホール端子は十字の四隅に位置する。図５Ａおよび５Ｂに示す水平ホール素子は、ｚ方向の磁場に敏感である。ホールセンサ製品５００の水平ホール素子のテストおよび較正用のコイルは、ホールセンサ製品３００と同様の方法で形成される。水平ホールセンサのホールプレートは、コイルの内部体積１００１の内側に全体が配置される。

【0027】

図６は、ホールセンサ製品１００の垂直ホール素子と同一であり得る垂直ホール素子を含む、ホールセンサ製品６００を示す。図６は、ホールセンサ製品の断面図を示す。ホールプレート１０３とホール端子１、２、３、および４を備えた垂直ホール素子は、内側コイルと外側コイルの２つのコイルに囲まれている。内側コイルは、金属部分１１０ｂ、貫通シリコンビア１４０ｂ、金属部分１５０、ビア１６０ｂ、金属線１７０ａ、ビア１６１ｂ、金属部分１５１ｂ、貫通シリコンビア１４１ｂ、金属部分１１１ｂ、ビア１２１ｂおよび金属線１３０ｂによって形成される。この内側のコイルは、ホールセンサ製品１００を参照して図１ｂに示されているコイルと同じである。図６に示すように、外側コイルは金属構造１１４ｂ、１４２ｂ、１５５ｂ、１６２ｂ、１７１ｂ、１９２ｂ、２７０ｂ、１９３ｂ、１７２ｂ、１６３ｂ、１５６ｂ、１４３ｂ、１１５ｂ、１２３ｂ、１３３ｂ、２２３ｂ、および２３０ｂで形成されている。外側コイルを形成するために、キャリアウェハ２０に面する基板の第１の側にさらなる金属層２３０が追加される。金属層２３０は、誘電体層１０６の上面に配置され、それ自体は誘電体層２０６に埋設される。ビア２２３ｂなどの金属層１３０への垂直接続が提供される。同じ線に沿って、さらなる金属層２７０が、基板１０１の第２の側に追加される。金属層２７０は、誘電体層１８２上に配置され、１９２ｂおよび１９３ｂなどのビアが提供される。金属層２７０は、最終的なパッシベーション層１９３に埋設される。内側と外側のコイルは、電流が供給されると、電流の方向が内側コイルと外側コイルで同じになるように（ｘ－ｙ面で時計回りまたは反時計回り）直列に接続される。内側と外側のコイルの間に必要な電気接続は図６に示されていない。その結果、１つの内側巻線および１つの外側巻線を有するコイルが作成される。ホールセンサ製品１００と同様に、複数のこのようなコイルをｚ方向に沿って配置することができ、それぞれがいずれもｘ－ｙ面にある内側巻線および外側巻線を含む。複数のコイルが直列に接続されると、内側と外側の巻線ループを有する多線コイルが確立される。垂直ホール素子のホールプレート１０３は、得られるコイルの内部に配置され、内部は、図６においてここでも１００１として示される。

【0028】

図７は、ホールセンサ製品７００の中空図である。ホールセンサ製品７００は、誘電体層１０５上に配置されたコイル巻線１３０ａ（ここでは示されていない）が複数の巻線を有するスパイラルコイルとして確立されるという点、および誘電体層１０８上に配置されたコイル巻線１７０ａが複数の巻線を備えたスパイラルコイルとして確立されるという点においてホールセンサ製品３００と異なる。図７には、スパイラルコイル１７０ａが示されている。スパイラルコイル１３０ａは、同一または類似のレイアウトおよび巻線数を有し得る。ホールセンサ製品３００と同様に、２つのコイル１３０ａおよび１７０ａは、ｘ－ｚ平面内の電流方向が２つのスパイラルについて同一であるように直列に接続されている。直列接続には、スパイラルコイル１３０ａおよび１７０ａの内部ポートまたは末端用の貫通シリコンビアおよび可能なアンダーパスを必要とする。アンダーパスは、それぞれ第１の金属層１１０および１５０によって形成することができる。当業者は、直列接続を確立する方法を容易に理解するであろう。図７にはまた、水平ホール素子が示されている。水平ホール素子は、第２の表面１０１ｂに沿ったカットを通して示されている。図７では、スパイラルコイル１７０ａおよび水平ホール素子は、ｙ軸に沿った２つの異なる切断位置に属している。１００１は、スパイラルコイル１３０ａおよび１７０ａによって囲まれた体積を示す。ホールプレート１０３は、全体が内部体積１００１の内側にある。

【0029】

図８Ａおよび８Ｂに示すホールセンサ製品８００は、水平ホール素子を備えた別の製品であり、例えば、ホールセンサ製品３００と類似のものです。テストおよび較正用のオンチップコイルは、水平ホール素子を横方向に囲む貫通シリコンビア１４０によって形成される。図８Ｂは、水平ホール素子と周囲のコイルの断面図を示す。カット８Ａ－８Ａ’が示されており、これは、第２の表面１０１ｂの面にある。図８Ａでは、水平ホール素子および周囲のコイルがカット８Ａ－８Ａ’のｘ－ｚ面に描かれている。図８Ｂに示すように、コイルは、基板の第１の側の金属層１１０の金属部分１１４、基板１０１を通る貫通シリコンビア１４０、および同一の基板の第２の側の金属層１５０の金属部分１５４を含む。貫通シリコンビア１４０は、誘電体ライナ１８１によって、基板１０１から隔離されている。図８Ａでは、貫通シリコンビア１４０は、ホールプレート１０３を有する水平ホール素子を横方向に囲むように示されている。電流がコイルに供給されると、コイルの内部に均一な磁場が誘導される。コイルの内部では、誘導磁場の方向はｘ－ｚ面に垂直である。コイルは正方形を有するが、円形、八角形または六角形などの他の形状も可能である。コイルは、基板の第１の側の第１の金属層１１０から基板の第２の側の第１の金属層１５０まで延在し、さらにコイルがホール素子を横方向に囲むので、コイルの外側からホール端子にアクセスするには、基板の第１の側の第２の金属層および第２の側の第２の金属層が必要である。図８Ｂでは、金属線１７１およびビア１６１は、金属部分１５１への、したがってホール端子１へのアクセスを提供する。同様に、金属線１７２およびビア１６２は、金属部分１５２への、したがってホール端子２へのアクセスを提供する。キャリアウェハ２０に面する基板１０１の第１の側において、金属線１３１’およびビア１２１’は、金属部分１１１’への、したがってホール端子１’へのアクセスを提供する。同様に、金属線１３２’およびビア１２２’は、金属部分１１２’への、したがってホール端子２’へのアクセスを提供する。ホールセンサ製品８００のコイルはまた、複数の巻線を有することができ、すなわち、金属部分１５４、貫通シリコンビア１４０、および金属部分１１４によってスパイラルコイルが確立され得る。その場合、少なくとも１つのアンダーパスが必要である。図８Ｂから明らかなように、そのようなアンダーパスは、金属層１３０および対応するビアによって達成することができる。アンダーパスは、金属１７０および対応するビアによって形成することもできる。図８Ａおよび８Ｂから分かるように、水平ホール素子のホールプレート１０３は、同じウェハ１０に集積されたコイルによって囲まれた体積１００１の内側に全体が位置する。

【0030】

図９Ａおよび９Ｂに示すホールセンサ製品９００は、テストおよび較正用のコイルを備えた水平ホール素子を含み、これは、ｘ－ｚ面方向の３本のコイル巻線を含む。第１のコイル巻線は、金属部分１３０ａによって形成される。このコイル巻線は、ホールセンサ製品３００のコイル巻線１３０ａと同一であり得る。第２のコイル巻線は、金属部分１１０ａ、貫通シリコンビア１４０ａ、および金属部分１５０ａを含む。このコイル巻線は、ホールセンサ製品８００のコイルと同一であり得る。第３のコイル巻線は、金属部分１７０ａによって形成される。このコイル巻線は、ホールセンサ製品３００のコイル巻線１７０ａと同一であり得る。第１、第２および第３のコイル巻線は、電流が供給されると、電流方向がｘ－ｚ面で同じになるように直列に接続される。

【0031】

図１０Ａおよび１０Ｂは、垂直ホール素子および前記ホール素子のテストおよび較正用のコイルを備えたホールセンサ製品１０００を示す。これは、貫通シリコンビア１４０ａ～ｇ、１４１ａ～ｇがホールプレート１０３から遠く離れて（すなわち、より遠い距離に）配置されているという点でのみ、ホールセンサ製品１００とは異なる。このことは、記号７７７によって示されている。結果として、電流が多線コイルに供給されると、ホールプレート１０３に誘導される磁場は、大部分が、コイル巻線の横方向セグメントのみ、すなわち金属部分１３０ａ、１７０ａ、１３０ｂ、１７０ｂなどによって生成される。当技術分野で知られているように、この構成では、基板１０１の第２の側の誘電体層１０７および１０８の厚さの合計がキャリアウェハ２０に面する基板の第１の側の誘電体層１０４および１０５の厚さの合計と等しい場合、コイルの内部に均一な磁場を作り出すことができる。言い換えると、金属線１７０ｂとホールプレート１０３との間の垂直距離が、ホールプレート１０３と金属線１３０ｂとの間の垂直距離に等しければ、ホールプレート１０３内に均一な磁場が誘導される。

【0032】

図１１Ａに示されるホールセンサ製品１１００は、ホールセンサ製品１０００と同じコイル構成を備えているが、複数の垂直ホール素子がコイルの内部に配置されている。図１１Ａでは、Ｈ１、Ｈ２、およびＨ３で示される３つの垂直ホール要素が、多線コイルの内部を示す体積１００１の内部に配置されることが示されている。図１１Ａは、基板１０１の第２の表面１０１ｂに沿ったカットを示す。垂直ホール素子Ｈ１、Ｈ２、およびＨ３はすべて、貫通シリコンビア１４０ａ～ｇ、１４１ａ～ｇへの距離が大きくなるように配置されている。大きな間隔は記号７７７で示される。垂直ホール素子Ｈ１、Ｈ２、およびＨ３は、ｚ方向の磁場成分に敏感になるように方向付けられている。垂直ホール素子Ｈ１、Ｈ２、およびＨ３のホールプレートは、多線コイルの内部に全体が位置する。多線コイルは、コイルの内部に均一でｚ方向の磁場を誘導できるように配向されている。図１１Ａには、３つの垂直ホール素子が示されている。これは単なる例である。一般的に言えば、ｚ方向の磁場成分に敏感であるように配向された複数の垂直ホール素子は、多線コイルの内部１００１に配置され、多線コイル自体は、その内部に誘導される磁場がｚ方向を向くように配向される。同様に、ｘ方向の磁場成分に敏感であるように配向された複数の垂直ホール素子は、多線コイルの内部１００１に配置され、多線コイル自体は、その内部に誘導される磁場がｘ方向を向くように配向される。このようにして、２つの方向のそれぞれについて、複数の垂直ホール素子を単一の多線コイルでテストおよび較正することができる。この手法は、水平ホール素子の場合にも拡張できる。ホールセンサ製品３００（図３ａ）のコイル巻線１３０ａおよび１７０ａの内径は、十分に大きく設定することができ、その結果、複数の水平ホール素子を２つのコイル巻線の内側に配置することができる。

【0033】

これを図１１Ｂに示す。ここでは、例として、Ｈ１、Ｈ２、Ｈ３、およびＨ４で示される４つの水平ホール素子がテストおよび較正コイルの内部１００１に配置されている。テストおよび較正用のコイルは、巻線１７０ａおよび巻線１３０ａ（図示せず）を有する。

【0034】

このようにして、複数の水平ホール素子もまた単一のコイルでテストおよび較正することができる。

【0035】

図１２Ａのホールセンサ製品１２００では、Ｈ１、Ｈ２、Ｈ３およびＨ４で示される４つの垂直ホール素子が、それらすべてが貫通シリコンビア１４０ａ～ｇ、１４１ａ～ｇまでの距離が大きくなるように、多線コイルの内部１００１に配置されている。４つのホール素子Ｈ１、Ｈ２、Ｈ３、およびＨ４は直交して結合される。図１２Ａでは、ホール素子Ｈ１、Ｈ２、Ｈ３、およびＨ４の直交結合はＯＣで示される。直交結合により、新たなホール素子またはホールセンサＨが生成される。４つのホール素子Ｈ１、Ｈ２、Ｈ３、およびＨ４の直交結合には、キャリア２０に面する基板の第１の側の金属層と、基板の第２の側の金属層との間の電気接続を含むさまざまな電気接続を必要とする。電気接続の一部は、多線コイルの外側に形成されてもよい。しかしながら、４つのホール素子すべてのホールプレート１０３は、多線コイルの内部１００１の内側に配置される。ホールセンサＨは、この多線コイルによってテストおよび較正される。図１２Ａには、ｚ方向の磁場成分に敏感な垂直ホール素子が示されている。これは単なる例である。図１２Ａでは、４つのホール素子が直交結合されているが、２つのホール素子のみが直交結合されて新たなホール素子またはホールコースＨが生成されセル。さらに、２つまたは４つの水平ホール素子が直交結合されて、上記のように適切なコイルによってテストおよび較正され得る。これを図１２Ｂに示す。

【0036】

図１３のホールセンサ製品１３００では、他のデバイスがホール素子Ｈと共に多線コイルの内部に配置されている。例として、垂直ホール素子Ｈが図１３に示され、ここではホール素子がｚ軸に沿った磁場成分に敏感となるように配向されている。貫通シリコンビア１４０ａ～ｇ、１４１ａ～ｇは、その内部にｚ方向に均一な磁場を誘導するのに適した多線コイルに属する。ホール素子Ｈのホールプレートは、その多線コイルの内部体積１００１にある。Ｄ１とＤ２は、ホール素子以外のさらなる半導体デバイスを示す。ホールセンサ製品１３００では、ホール素子のテストおよび較正用の大型多線コイルの内側の空間が他のデバイスにも使用されている。

【0037】

図１４のホールセンサ製品１４００では、ホールＩＣ全体が多線コイルの内部に配置されている。図１４では、ＩＣで示されるホールＩＣは、垂直ホール素子が磁場のｚ成分に敏感であるように配向された垂直ホール要素Ｈを含む。ホールＩＣおよびホール素子Ｈは、多線コイルの内部１００１に配置され、その内部にｚ方向の均一な磁場が誘導されるように配向されている。ホールＩＣは、磁場のｚ成分に敏感な複数の垂直ホール素子を含み得る。ホールセンサ製品の基本的な考え方は、水平ホール素子ならびにそのテストおよび較正用のコイルを備えたホールＩＣの場合にも拡張できる。

【0038】

別のホールセンサ製品１５００が図１５Ａ、１５Ｂ、１５Ｃおよび１５Ｄに示されている。ｘ－ｙ面に平行なホールセンサ製品１５００の断面図である図１５Ａでは、垂直ホール素子が、基板１０１に配置されたホールプレート１０３およびホール端子１、２、３、および４を備えるように示されている。描かれている垂直ホール素子は、外部磁場のｚ成分に敏感である。金属部分１１５（左および右）、貫通シリコンビア１４５（左および右）、金属部分１５５（左および右）、ビア１６５（左および右）、ビア１２５、ならびに金属バー１７５および１３５によって形成される第１のコイルの巻線ループが示されている。７７７によって示されるように、第１のコイルの垂直セグメントは、図１５Ａに示される垂直ホール要素から大きな距離で、すなわち遠く離れて配置されている。示されているように、巻線がｘ－ｙ面に平行であるこのコイルに電流が供給されると、コイルの内部にｚ方向の磁場が誘導される。さらに、図示された垂直ホール素子の位置、すなわち、貫通シリコンビア１４５から遠く離れた位置で、磁場は、主に、金属バー１３５および１７５を通る電流の流れによって誘導される。第３の金属層２３０は、キャリア２０に面する基板１０１の第１の側に配置され、基板の第２の側にも、第３の金属層２７０が配置される。金属層２３０および２７０によって、第２の多線コイルが形成され、そのｘ－ｚ面における配向は、第１のコイルに対して９０度回転される。図１５Ｂは、ｘ－ｚ面（カット１５Ｂ－１５Ｂ’）に平行な金属バー１７５の配向を示す空中図である。図１５Ｃは、ｘ－ｚ平面（カット１５Ｃ－１５Ｃ’）に平行な金属バー２７５の配向を示す空中図である。第２のコイルの垂直セグメントはいずれの図にも示されていないが、垂直セグメントを確立する方法は図６から明らかである。図１５Ａでは、１００１は、第１（内側）および第２（外側）の多線コイルによって共有される内部体積を示す。電流Ｉ１が第１のコイルに供給されると、ｚ方向の磁場が体積１００１に誘導される。電流Ｉ２が第２のコイルに供給されると、ｘ方向の磁場が体積１００１に誘導される。電流Ｉ１とＩ２を適切に調節することにより、ｚ方向の磁場の絶対値とｘ方向の磁場の絶対値を等しくすることができる。図１５Ｄは、ｘ－ｚ面に平行なホールセンサ製品１５００の別のカットを示しており、第２の表面１０１ｂ（カット１５Ｄ－１５Ｄ’）に沿ったものである。２つの垂直ホール素子Ｈ１およびＨ２は、２つの多線コイルの内部１００１に配置され、一方はｚ方向の磁場に敏感であるように配向され（Ｈ１）、他方はｘ方向の磁場に敏感であるように配向される（Ｈ２）。垂直ホール素子Ｈ１は、第１の（内側）コイルによってテストおよび較正され、垂直ホール素子Ｈ２は、第２の（外側）コイルによってテストおよび較正される。

【0039】

ホールセンサ製品１５００のコイル構成は、ホールセンサ製品１６００で使用され（図１６参照）、円形の垂直ホール素子をテストおよび較正する。図１６は、第２の表面１０１ｂに沿ったホールセンサ製品１６００のカットを示す。１４５は、第１の（内側）および第２の（外側）多線コイルに属する複数の貫通シリコンビアを示す。２つのコイルによって共有される内部体積は１００１で示される。円形の垂直ホール素子ＣＶＨは、ホールプレート１０３全体が体積１００１内に位置するように２つのコイルの内側に配置される。ホールプレート１０３はリング形状であり、両者とも１０９で示される２つの誘電体構造によって横方向に閉じ込められている。複数のｎのホール端子１、２、３…、ｎが、基板１０１の第２の表面１０１ｂ上のホールプレートに形成されている。第２の複数のホール端子１’、２’、３’、…、ｎ’が、基板の第１の表面１０１ａ上に形成され得る。円形の垂直ホール素子ＣＶＨは、ｘ－ｚ面内の外部磁場、すなわち、基板の表面１０１ａおよび１０１ｂに平行な外部磁場に敏感である。このタイプの垂直ホール素子は、角位置測定の応用に特に有用である。円形の垂直ホール素子ＣＶＨは、第１（内側）および第２（外側）の多線コイルの組み合わせ動作によってテストおよび較正される。

【0040】

図１７のホールセンサ製品１７００では、ホール素子のテストおよび較正用の２つのコイルが直列に配置されている。図１７を参照すると、Ｃ１で示される第１のコイルが示されています。垂直ホール素子Ｈ１は、コイルＣ１の内部１００１に配置されている。垂直ホール素子は、ｚ方向の外部磁場に敏感になるように配向されている。コイルＣ１は、垂直ホール素子のテストおよび較正専用である。したがって、コイルＣ１のコイル巻線は、ｚ方向の磁場が内部１００１に誘導されるように配向されている。Ｃ２は、第２のコイルを示す。コイルＣ２の内部１００１に配置された第２の垂直ホール素子Ｈ２が図示されている。垂直ホール素子Ｈ２は、ｘ方向の外部磁場に敏感であるように配向されている。垂直ホール素子Ｈ２のテストおよび較正用のコイルＣ２は、それに応じて方向付けられる。２つのコイルＣ１およびＣ２は直列であり、ホール素子Ｈ１およびＨ２は同時にテストまたは較正することができる。ホールセンサ製品１７００の基本的な考え方は、直列のテストおよび較正用の３つ以上のコイルの場合に適用される。特に、３つのコイルＣ１、Ｃ２、およびＣ３があると考えることができ、Ｃ１およびＣ２は図１７に示すように２つの垂直ホール素子のテストおよび較正に使用され、Ｃ３は水平ホール素子のテストおよび較正に使用される。このように、３Ｄホールセンサは、空間内の各方向に１つずつ、３つのコイルＣ１、Ｃ２、およびＣ３の直列接続で構成されるコイルセットアップによってテストおよび較正することができる。

【0041】

図１８に示さすホールセンサ製品１８は、複数の同一のホール素子を含み、同一のホール素子のサブセットのみが、テストおよび較正用のオンチップコイルを備える。図１８を参照すると、例として、４つの垂直ホール素子Ｈ１、Ｈ２、Ｈ３およびＨ４が示されている。多線コイルの内部１００１には、垂直ホール素子Ｈ３のみが配置されている。基本的な概念は、複数の同一の水平ホール素子にも適用される。

【0042】

別のホールセンサ製品１９００の断面図を図１９に示す。垂直ホール素子は、ウェハ１０に属する基板１０１上に形成される。ホールプレート１０３は、基板１０１内に配置される。誘電体構造１０９は、ホールプレートを横方向に閉じ込める。ホール端子１および２は、基板１０１の第１の表面１０１ａに形成され、ホール端子３および４は、基板１０１の第２の表面１０１ｂに形成される。ウェハ１０は、第１の表面１０１ａがキャリア２０に面するようにウェハ２０上に取り付けられる。ホールセンサ製品１９００では、キャリア２０も構造化ウェハであり、例えば、２０は、ＣＭＯＳウェハである。図１９では、ウェハ２０は、基板２０１と、誘電体層２０６内に配置された少なくとも１つの金属層２３０とを含む。ハイブリッド結合によって、基板１０１の金属層１３０と基板２０１の金属層２３０との間の電気接続が確立され得る。当技術分野で知られているこの技術によって、誘電体層（酸化物）１０６と２０６との間の直接結合が達成され、一方で、電気接続は、銅‐銅結合によって確立される。図１９では、２３１３ｂと１３２３ｂはそのような銅‐銅結合を示す。ウェハスタッキングの他の技術は当技術分野で知られており、ホールセンサ製品１９００において使用することができる。基板３０１および誘電体層３０６に埋設された少なくとも１つの金属層３７０を有する第３のウェハ３０が提供される。ウェハ３０は、誘電体層３０６がウェハ１０の誘電体層１８２に面するようにウェハ１０上に取り付けられる。ウェハ３０とウェハ２０との間の電気接続は、好ましくは、ウェハ２０とウェハ１０との間の電気接続と同じ方法で確立され、したがって、例えば、ここでも、図１９に示すハイブリッド結合技術によって確立される。１７３７ｂおよび３７１７ｂは、基板１０１と３０１との間の銅‐銅結合を示す。図１９にさらに示すように、垂直ホール素子のテストおよび較正用のコイルが形成され、これは３つのウェハ１０、２０、および３０すべてにわたって延在する。特に、コイルの横方向セグメント３７０ｂおよび２３０ｂは、それぞれウェハ３０および２０の金属層によって形成される。垂直ホール素子のホールプレート１０３は、３つのウェハ１０、２０、および３０に延在する多線コイルの内部１００１にある。ホールセンサ製品１９００の基本的な概念は、水平ホール素子の場合にも適用できる。この場合、第１のスパイラルコイルは、基板２０１の金属層２３０によって形成され得る。第２のスパイラルコイルは、基板３０１の金属層３７０によって形成され得る。２つのスパイラルコイルを直列に接続するために、貫通シリコンビアと同様にウェハ間の電気接続が必要である。これは、図１９に関連して示され、説明されているものと同種の構造であり得る。

【0043】

図２０のホールセンサ製品２０００は、別のホールセンサ製品であり、ホール素子のテストおよび較正用のコイルが３つの基板にまたがっている。しかしながら、ホールセンサ製品１９００とは対照的に、３つの基板はウェハレベルではなく、ダイレベルで積層されている。言い換えると、組み立てプロセスでのシンギュレーションの後に接続が達成される。図２０を参照すると、垂直ホール素子が、基板１０１上に形成されている。ホールプレート１０３は、基板１０１内に配置される。誘電体構造１０９は、ホールプレートを横方向に閉じ込める。ホール端子１および２は基板１０１の第１の表面１０１ａに形成され、ホール端子３および４は第２の表面１０１ｂに形成される。基板２０１の第２の側の処理には、キャリアウェハが必要である。しかしながら、このキャリアウェハは一時的なキャリアであるため、最終的なホールセンサ製品の一部ではない。図２０では、一時的なものは表示されていない。基板１０１の製造プロセスが完了した後に、基板１０１はダイに分離される。図２０において、１０は、少なくとも１つの垂直ホール素子を含む単一のダイを示す。基板２０１と、誘電体層２０６に埋設された少なくとも２つの金属層２３０および２５０とを含む別のダイ２０が提供される。さらに、基板２０１と、誘電体層３０６に埋設された少なくとも２つの金属層３７０および３５０とを含む別のダイ３０が提供される。ダイ１０とダイ２０との間の電気接続は、図２０に示すバンプ２５１３ｂおよび１３２５ｂなどの銅またははんだバンプによって確立される。同様に、ダイ３０とダイ２０との間の電気接続は、図２０に示すバンプ１７３５ｂおよび３５１７ｂなどの銅またははんだバンプによって確立される。このような組み立てプロセスは当技術分野で知られており、いくつかの態様および詳細において前述の議論から逸脱してもよい。再度図２０を参照すると、垂直ホール素子のテストおよび較正用のコイルが形成され、これは、ダイ３０、ダイ１０およびダイ２０にまたがる。特に、コイル２３０ｂおよび３７０ｂの横方向セグメントは、それぞれ基板２０１および３０１の金属層によって形成される。ホールセンサ製品１９００と同様に、ホールセンサ製品２０００の基本的な概念は、水平ホール素子の場合にも適用できる。この場合、第１のスパイラルコイルは、基板２０１（ダイ２０）の金属層２３０によって形成され得る。第２のスパイラルコイルは、基板３０１（ダイ３０）の金属層３７０によって形成され得る。スパイラルコイルの電気直列接続は、図２０に示すコイルの垂直セグメントと同じ構造を有する。

【0044】

図１Ａ～１Ｃのホールセンサ製品１００の製造プロセスステップは、図２１Ａ～２２Ｍを参照して、例としてここに開示されている。

【0045】

図２１Ａに示すように、第１の表面１０１ａおよび第２の表面１０１ｃを有する半導体基板１０１を含むウェハ１０が提供される。基板１０１は、好ましくは、第１の伝導型のシリコン基板であり、好ましくはｎ型である。第１の表面１０１ａには、第１の伝導型を有する２つの浅く高濃度にドープされた領域１および２が形成される。２つの高ドープ領域１および２は、表面１０１ａから半導体基板１０１内に延在する。高ドープ領域１および２は、フォトマスク注入、続くレジスト除去およびレーザ熱アニーリングによって作成される。高ドープ領域１および２は、ｎ型の伝導型を有し、表面１０ｂまで延在する。ドーピング濃度は、１０２０原子／ｃｍ^３から１０２２原子／ｃｍ^３の範囲内であり得る。レーザ熱アニーリングでは、ウェハは非常に短い熱パルスを受けるため、パルス時間、エネルギー量、および波長に応じて、限られた深さまでのみ熱がシリコンに浸透する。高ドープ領域の深さは、５０ナノメートルから２００ナノメートルの範囲であり得る。

【0046】

図２１Ｂに示すように、誘電体層１０４が表面１０ｂ上に堆積される。誘電体層は、プラズマ強化化学気相成長法（ＰＥＣＶＤ）によって堆積されたテトラエチルオルトシリケート（ＴＥＯＳ）であり得る。フォトマスクエッチングプロセスによって、高ドープ領域１が露出されるように、第１および第２の開口部が酸化物層１０４を通してエッチングされる。誘電体層１０４上に第１の金属層１１０が堆積される。第１の金属層１１０は、図２１Ｂに示すように、フォトマスクエッチングステップによって構造化され、部分１１０ｂ、１１２、１１１、および１１１ｂを残し、露出した高ドープシリコン領域１および２に金属が接触するように、部分１１１および１１２の下の２つの開口を充填する。金属層は、好ましくは、典型的には、チタン接着層、窒化チタンバリア層、アルミニウム層、および窒化チタンキャップ層を含むアルミニウム系の金属スタックである。金属構造１１０および露出した酸化物層１０４の上に第２の誘電体層１０５が堆積される。第２の誘電体層１０５は、化学機械研磨（ＣＭＰ）によって平坦化される。シリコンビア１２１ｂは、誘電体層１０５を貫通する異方性ドライエッチングによってエッチングされ、金属構造１１１ｂの窒化チタンバリア層で選択的に停止する。シリコンビアはタングステン系の層で充填される。好ましくはアルミニウム系または銅系の層である第２の金属層１３０が誘電体層１０５上に堆積され、部分１３０ｂを残すように構造化される。次に、第３の誘電体層１０６が、第２の金属層１３０ｂおよび露出した第２の誘電体層１０５の上に堆積される。第３の誘電体層１０６は、化学機械研磨（ＣＭＰ）によって平坦化される。

【0047】

図２１Ｃおよび２１Ｄを参照すると、ウェハ１０は裏返され、第３の誘電体層表面１０６ａで第２のウェハ２０の表面に取り付けられる。第２のウェハ２０は、キャリアウェハ、または垂直ホール素子の動作に必要な集積回路を含むＣＭＯＳウェハであってよい。ウェハ１０とウェハ２０との間に永久的な結合が達成される。永久的なウェハ結合には、当技術分野で知られているいくつかの方法がある。結合プロセスの一例は、本出願人名義の国際出願ＷＯ２０２０／１０４９８７Ａ１に記載されている。ＣＭＯＳウェハ２０をキャリアウェハとして使用して、ホールセンサウェハ１０は、その背面１０１ｃから処理される。

【0048】

図２１Ｅに示すように、ウェハ１０は、シリコン材料の大部分を除去して、背面から薄くされる。薄くした後に得られたウェハ１０の第２の基板表面を１０１ｂで示す。残留する半導体基板１０１の厚さは、好ましくは１０から５０マイクロメートルの範囲であり得る。

【0049】

図２１Ｆに続くと、第１の表面の高ドープ領域１および２と同じ方法で、ｎ型伝導型を有する浅く高濃度にドープされた領域３および４が第２の表面１０１ｂ上に形成される。特に、ドーピング領域１および２を作成するために第１の表面で使用されたものと同じ注入種、注入量、およびエネルギーが使用される。より具体的には、レジスト除去後に、ドーピング領域１および２を活性化するために第１の表面に使用されたものと同じレーザ熱アニーリング条件が適用される。当業者によって理解されるように、第２の表面のドーパント活性化にレーザ熱アニーリングを使用することにより、炉アニーリングまたは高速熱処理などの他の活性化方法とは対照的に、ホールセンサウェハ１０の第１の表面のアルミニウム系メタライゼーションが熱処理によって破壊されるのを防ぐことができる。さらに、さらに、レーザ熱アニーリングは、ＣＭＯＳウェハ２０上に形成されたデバイスの熱収支に追加されない。

【0050】

図２１Ｇに示すように、基板の第２の表面１０１ｂから第１のっ表面１０１ａまで延在し、ホールセンサ領域（ホールプレート）１０３を含む基板層１０１の一部を横方向に囲む誘電体構造１９が作成される。誘電体構造は、当技術分野でよく知られているディープトレンチアイソレーションプロセスによって作成される。

【0051】

図２１Ｈを参照すると、第１の側の第１の誘電体層１０４に使用されたのと同じプロセスおよび材料を使用して、第２の表面１０１ｂ上に第１の誘電体層１０７が堆積される。

【0052】

図２１Ｉを参照すると、ハードマスクとして窒化ケイ素層を使用してディープシリコンエッチングプロセスが行われ、ビア開口１１が形成される。ディープシリコンエッチングは、最初に酸化物層１０４上で選択的に停止される。薄い酸化物層１８１が堆積される。より具体的には、層１８１は、４００℃を超えない温度でプラズマ強化化学気相成長法（ＰＥＣＶＤ）によって堆積されたテトラエチルオルトシリケート（ＴＥＯＳ）であり得る。酸化物層１８１は、先行するディープシリコンエッチングによって露出されたシリコン側壁上の誘電体ライナとして機能する。酸化物層１８１の厚さは、例えば、３０００オングストロームであり得るが、この値に限定されない。

【0053】

次に、ディープシリコンビア開口１１の底部で薄い酸化物１８１がエッチングされる。ドライエッチングは、金属構造１１０の窒化チタンバリア層で選択的に停止する。ビア開口１１は金属層で充填され、該金属層は、タングステン系の金属層、またはより好ましくは銅系の金属層であり得る。

【0054】

図２１Ｋに目を向けると、コンタクトトレンチまたはホール１７は、高ドープ領域３および４が露出されるように、フォトマスクエッチングプロセスによって誘電体層１０７を貫通して形成される。シリコンに対する高い選択性のおかげで、浅い高濃度にドープされた領域３および４内でエッチングを停止することができ、トレンチまたはホール１７の内側のシリコン表面でのドーピング濃度を１０２０原子／ｃｍ^３から１０２２原子／ｃｍ^３の範囲とすることができる。

【0055】

第１の金属層１５０が誘電体層１０７上に堆積され、コンタクトトレンチまたはホール１７を充填する。第１の表面の金属層１１０と同様のプロセスおよび材料が適用される。堆積後、金属層は図２１Ｌに示すようにフォトマスクエッチングプロセスによって構造化される。図示するように、金属構造１５０は、貫通シリコンビア１４０ｂおよび１４１ｂの上面を完全に覆い、２つの貫通シリコンビア間の電気接続を実現する。

【0056】

次に、金属間誘電体層１０８が金属構造１５０の上に堆積される。第１の金属間誘電体１０５と同様のプロセスおよび材料が使用される。図２１Ｍに示すように、金属間誘電体層１０８を通してビア構造がエッチングされ、金属層１６０ｂおよび１６１ｂで充填される。次に、第２の金属層１７０が金属間誘電体層１０８の上部に堆積され、金属部分１７０ｂによってビア１６０ｂおよび１６１ｂを電気的に接続するように構造化される。ビアを金属で充填し、金属層部分１７０ｂを形成するためのプロセスおよび材料は、基板の第１の側の第２の金属層１３０の場合と同様である。最後に、誘電体層１８２が、金属構造１７０の上部、および露出した金属間誘電体層１０８上に堆積される。

【0057】

提案された解決策の利点は、前述の説明から明らかである。

【0058】

特に、ホールセンサは、テストおよび較正用のインダクタコイルが垂直または水平のホールセンサ素子のホールプレートに均一かつ均質な磁場を誘導するように構成される。

【0059】

最後に、添付の特許請求の範囲で定義されるように、本発明の範囲から逸脱することなく、本明細書で説明および図示されたものに修正および変形を加えることができることは明らかである。

【符号の説明】

【0060】

１、２、３、４ 高ドープ領域
１０、２０、３０ ウェハ
１００ ホールセンサ製品
１０１、２０１ 基板
１０１ａ、１０ｂ 表面
１０３ ホールプレート
１０４ 誘電体層
１０５ 誘電体層
１０６ 誘電体層
１０７ 誘電体層
１０８ 誘電体層
１０９ 誘電体構造
１１０ 金属層
１１０ｂ、１１２、１１１、１１１ｂ 金属部分
１１５ 金属部分
１２１ｂ ビア
１２５ ビア
１３０ 金属層
１３０ａ コイル
１３０ｂ 金属ワイヤ
１３５ 金属バー
１４０ｂ、１４１ｂ 貫通シリコンビア
１５０ 金属層
１５０ｂ、１５３、１５４ 金属部分
１６０ｂ、１６１ｂ ビア
１７０ 金属層
１７０ｂ 金属部分
１８１ 誘電体ライナ
１８２ 誘電体層
１００１ 内部体積
Ｈ１、Ｈ２、Ｈ３、Ｈ４ 垂直ホール素子
Ｃ１、Ｃ２、Ｃ３ コイル
Ｄ１、Ｄ２ 半導体デバイス

【図1A】

【図1B】

【図1C】

【図2】

【図3A】

【図3B】

【図3C】

【図4A】

【図4B】

【図5A】

【図5B】

【図6】

【図7】

【図8A】

【図8B】

【図9A】

【図9B】

【図10A】

【図10B】

【図11A】

【図11B】

【図12A】

【図12B】

【図13】

【図14】

【図15A】

【図15B】

【図15C】

【図15D】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21A】

【図21B】

【図21C】

【図21D】

【図21E】

【図21F】

【図21G】

【図21H】

【図21I】

【図21J】

【図21K】

【図21L】

【図21M】

【国際調査報告】