知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-09-15
(54)【発明の名称】表示デバイスにおける平面性ばらつきを減少させること
(51)【国際特許分類】
G09F 9/00 20060101AFI20220908BHJP
G09F 9/33 20060101ALI20220908BHJP
G09F 9/30 20060101ALI20220908BHJP
H01L 33/00 20100101ALI20220908BHJP
【ＦＩ】
G09F9/00 338
G09F9/33
G09F9/00 302
G09F9/30 349Z
H01L33/00 L
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2021571041
(86)(22)【出願日】2020-07-09
(85)【翻訳文提出日】2022-01-27
(86)【国際出願番号】 US2020041440
(87)【国際公開番号】W WO2021007452
(87)【国際公開日】2021-01-14
(31)【優先権主張番号】62/872,573
(32)【優先日】2019-07-10
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】62/877,119
(32)【優先日】2019-07-22
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】16/742,973
(32)【優先日】2020-01-15
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】515046968
【氏名又は名称】メタ プラットフォームズ テクノロジーズ， リミテッド ライアビリティ カンパニー
【氏名又は名称原語表記】ＭＥＴＡ ＰＬＡＴＦＯＲＭＳ ＴＥＣＨＮＯＬＯＧＩＥＳ， ＬＬＣ
(74)【代理人】
【識別番号】110002974
【氏名又は名称】弁理士法人Ｗｏｒｌｄ ＩＰ
(72)【発明者】
【氏名】ペンゼ， ラジェンドラ ディー．
【テーマコード（参考）】
5C094
5F142
5G435
【Ｆターム（参考）】
5C094AA43
5C094BA23
5C094DB01
5C094HA08
5C094JA08
5F142BA32
5F142CA11
5F142CA13
5F142CB14
5F142CB23
5F142CD02
5F142DB32
5F142DB38
5F142DB54
5F142EA02
5F142EA34
5F142GA02
5G435AA17
5G435BB04
5G435KK05
5G435LL07
5G435LL08
(57)【要約】
表示デバイスの平面性におけるばらつきを減少させるための技法が、本明細書において開示される。いくつかの実施形態では、方法が、第１の温度において表示デバイスの上面に第１の圧力を印加することを含む。表示デバイスは、バックプレーン、複数のダイ、およびバックプレーンと複数のダイとの間の複数の可融相互接続部を含む。第１の圧力は、複数のダイが配置されるバックプレーンの平面に対して直角な方向に印加される。第１の圧力および第１の温度は、複数の可融相互接続部に表示デバイスの上面の平面性におけるばらつきを吸収させるように選択される。
【選択図】図９Ｃ
【選択図】図９Ｃ
【特許請求の範囲】
【請求項1】
第１の温度において表示デバイスの上面に第１の圧力を印加することを含む方法であって、
前記表示デバイスが、バックプレーン、複数のダイ、および前記バックプレーンと前記複数のダイとの間の複数の可融相互接続部を含み、
前記第１の圧力が、前記複数のダイが配置される前記バックプレーンの平面に対して直角な方向に印加され、
前記第１の圧力および前記第１の温度が、前記複数の可融相互接続部に前記表示デバイスの前記上面の平面性におけるばらつきを吸収させるように選択される、方法。
【請求項2】
前記第１の圧力が、前記表示デバイスの前記上面上に配置される材料の重量だけによって提供される、請求項１に記載の方法。
【請求項3】
前記第１の温度が、前記複数の可融相互接続部の融点に相当する、請求項２に記載の方法。
【請求項4】
前記表示デバイスの前記上面に接触する前記材料の底面が、平坦である、請求項２または３に記載の方法。
【請求項5】
前記表示デバイスの前記上面に接触する前記材料の底面が、曲面状であり、好ましくは、前記材料の前記底面の曲率が、前記複数の可融相互接続部を形成する可融材料のリフロー後に起こると予想される前記表示デバイスの前記上面の反りに基づいて決定される、請求項２または３に記載の方法。
【請求項6】
前記第１の圧力が、室温における前記複数の可融相互接続部の可融材料の降伏強さに相当し、前記第１の圧力が、前記表示デバイスの前記上面上に配置される材料の重量、および前記材料に印加される外力によって提供される、
請求項１から５のいずれか一項に記載の方法。
【請求項7】
前記第１の温度が、前記室温に相当する、請求項６に記載の方法。
【請求項8】
前記表示デバイスの前記上面に接触する前記材料の底面が、平坦であり、または好ましくは、前記表示デバイスの前記上面に接触する前記材料の底面が、曲面状である、請求項６または７に記載の方法。
【請求項9】
前記可融材料が、ハンダを含む、請求項６から８のいずれか一項に記載の方法。
【請求項10】
第２の温度において前記表示デバイスの前記上面に第２の圧力を印加することをさらに含み、
前記第２の圧力が、前記第１の圧力が印加された後で印加され、
前記第２の圧力が、前記複数のダイが配置される前記バックプレーンの前記平面に対して直角な方向に印加され、
前記第２の圧力および前記第２の温度が、前記複数の可融相互接続部に前記表示デバイスの前記上面の前記平面性におけるさらなるばらつきを吸収させるように選択され、好ましくは、
前記第１の圧力が、前記表示デバイスの前記上面上に配置される材料の重量だけによって提供され、
前記第２の圧力が、前記表示デバイスの前記上面上に配置される前記材料の前記重量、および前記材料に印加される外力によって提供される、
請求項１から９のいずれか一項に記載の方法。
【請求項11】
前記表示デバイスの前記上面に前記第１の圧力を印加する前に前記表示デバイスの前記上面に保護フィルムを貼り付けることをさらに含み、好ましくは、前記保護フィルムが、電子グレードのＳｉフィルム接着剤または熱可塑性材料を含む、請求項１から１０のいずれか一項に記載の方法。
【請求項12】
前記表示デバイスが、前記複数のダイに隣接して配置される少なくとも１つのスペーサをさらに含む、請求項１から１１のいずれか一項に記載の方法。
【請求項13】
前記複数の可融相互接続部の可融材料が、ハンダを含む、請求項１から１２のいずれか一項に記載の方法。
【請求項14】
表示デバイスであって、バックプレーンと、
複数のダイであって、前記複数のダイのうちのそれぞれのダイが複数の発光ダイオードを備える、複数のダイと、
前記バックプレーンと前記複数のダイとの間の複数の可融相互接続部と、
を備え、
前記表示デバイスの上面の平面性ばらつきが、１０μｍ未満である、表示デバイス。
【請求項15】
前記複数のダイに隣接して配置される少なくとも１つのスペーサをさらに備える、請求項１４に記載の表示デバイス。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は一般に、ディスプレイに関し、より具体的には、表示デバイスと制御回路の統合に関する。
【背景技術】
【0002】
ディスプレイは至る所にあり、かつ、ウェアラブルデバイス、スマートフォン、タブレット、ラップトップ、デスクトップ、ＴＶ、および表示システムのコア構成要素である。今日の一般的な表示技術は、発光ダイオード（ＬＥＤ）ディスプレイを含む。表示デバイスは、バックプレーン上に取り付けられる複数のＬＥＤダイを含み得る。
【発明の概要】
【0003】
本開示は一般に、表示デバイスの平面性におけるばらつきを減少させることに関する。いくつかの実施形態では、方法が、第１の温度において表示デバイスの上面に第１の圧力を印加することを含む。表示デバイスは、バックプレーン、複数のダイ、およびバックプレーンと複数のダイとの間の複数の可融相互接続部を含む。第１の圧力は、複数のダイが配置されるバックプレーンの平面に対して直角な方向に印加される。第１の圧力および第１の温度は、複数の可融相互接続部に表示デバイスの上面の平面性におけるばらつきを吸収させるように選択される。
【0004】
第１の圧力は、表示デバイスの上面上に配置される材料の重量だけによって提供され得る。第１の温度は、複数の可融相互接続部の融点に相当し得る。表示デバイスの上面に接触する材料の底面は、平坦であってよい。あるいは、表示デバイスの上面に接触する材料の底面は、曲面状であってもよい。材料の底面の曲率は、複数の可融相互接続部を形成する可融材料のリフロー後に起こると予想される表示デバイスの上面の反りに基づいて決定され得る。
【0005】
あるいは、第１の圧力は、室温における複数の可融相互接続部の可融材料の降伏強さに相当してもよく、また、第１の圧力は、表示デバイスの上面上に配置される材料の重量、および材料に印加される外力によって提供されてもよい。第１の温度は、室温に相当してよい。表示デバイスの上面に接触する材料の底面は、平坦であってよい。あるいは、表示デバイスの上面に接触する材料の底面は、曲面状であってもよい。可融材料は、ハンダを含み得る。
【0006】
方法はまた、第２の温度において表示デバイスの上面に第２の圧力を印加することを含み得る。第２の圧力は、第１の圧力が印加された後で印加され得る。第２の圧力は、複数のダイが配置されるバックプレーンの平面に対して直角な方向に印加され得る。第２の圧力および第２の温度は、複数の可融相互接続部に表示デバイスの上面の平面性におけるさらなるばらつきを吸収させるように選択される。第１の圧力は、表示デバイスの上面上に配置される材料の重量だけによって提供されてよく、第２の圧力は、表示デバイスの上面上に配置される材料の重量、および材料に印加される外力によって提供されてよい。
【0007】
方法はまた、表示デバイスの上面に第１の圧力を印加する前に表示デバイスの上面に保護フィルムを貼り付けることを含み得る。保護フィルムは、電子グレードのＳｉフィルム接着剤または熱可塑性材料を含み得る。表示デバイスはまた、複数のダイに隣接して配置される少なくとも１つのスペーサを含み得る。複数の可融相互接続部の可融材料は、ハンダを含み得る。
【0008】
いくつかの実施形態では、表示デバイスが、バックプレーン、複数のダイ、およびバックプレーンと複数のダイとの間の複数の可融相互接続部を含む。複数のダイのうちの各ダイが、複数の発光ダイオードを含む。表示デバイスの上面の平面性ばらつきは、１０μｍ未満である。表示デバイスはまた、複数のダイに隣接して配置される少なくとも１つのスペーサを含み得る。
【0009】
例示的な実施形態について、以下の図を参照しながら説明する。
【図面の簡単な説明】
【0010】
【図1】開示された技法の例を使用して製造され得る例示的なＬＥＤデバイスの断面図である。
【図2A】開示された技法の例を使用して製造され得る例示的なディスプレイの概略図である。
【図2B】開示された技法の例を使用して製造され得る例示的なディスプレイの概略図である。
【図2C】開示された技法の例を使用して製造され得る例示的なディスプレイの概略図である。
【図2D】開示された技法の例を使用して製造され得る例示的なディスプレイの概略図である。
【図2E】開示された技法の例を使用して製造され得る例示的なディスプレイの概略図である。
【図2F】開示された技法の例を使用して製造され得る例示的なディスプレイの概略図である。
【図3】開示された技法の例による、表示デバイスの一例の図である。
【図8】開示された技法の例による、表示デバイスを製造するための方法の一例の図である。
【図9A】表示デバイスにおける平面性ばらつきを減少させるための方法の例を示す図である。
【図9B】表示デバイスにおける平面性ばらつきを減少させるための方法の例を示す図である。
【図9C】表示デバイスにおける平面性ばらつきを減少させるための方法の例を示す図である。
【発明を実施するための形態】
【0011】
図は、本開示の実施形態を単に例示の目的のために示す。当業者は、例示された構造および方法の代替的な実施形態が本開示の原理または宣伝される便益から逸脱することなしに用いられ得ることを、以下の説明から容易に認識するであろう。
【0012】
添付の図では、同様の構成要素および／または特徴は、同じ参照標識を有し得る。さらに、同じタイプの種々の構成要素は、参照標識の後にダッシュを付けること、および、同様の構成要素を区別する第２の標識によって、区別され得る。第１の参照標識のみが明細書において使用されている場合、その説明は、第２の参照標識に関わりなく、同じ第１の参照標識を有する同様の構成要素のうちのどの１つにも適用できる。
【0013】
以下の説明では、解説することを目的として、発明性のあるいくつかの実施形態の完全な理解を提供するために、具体的な詳細が記述される。しかし、種々の実施形態はこれらの具体的な詳細を伴わずに実践され得ることが、理解されるであろう。図および説明は、制限的であるように意図されたものではない。
【0014】
今日、一般的なディスプレイ技術は、液晶ディスプレイ（ＬＣＤ）から、より最近の有機発光ダイオード（ＯＬＥＤ）ディスプレイおよびアクティブマトリックス有機発光ダイオード（ＡＭＯＬＥＤ）ディスプレイにまでわたる。優れた電池性能および強化された輝度に基づく第３世代の平面ディスプレイ画像生成器として、無機発光ダイオード（ＩＬＥＤ）が現れつつある。本明細書において説明される「μＬＥＤ」、「ｕＬＥＤ」、または「マイクロＬＥＤ」は、小さな活性発光領域（例えば、２，０００μｍ未満）を有しまたいくつかの例では小さな活性発光領域から放射される光の輝度レベルを高めるために指向性光を生成することができる、特定のタイプのＩＬＥＤを意味する。いくつかの例では、マイクロＬＥＤが、５０μｍ未満、２０μｍ未満、または１０μｍ未満の活性発光領域を有するＬＥＤを意味し得る。いくつかの例では、長さ寸法は、２μｍまたは４μｍほどの小ささであり得る。本開示の残りの部分にわたって、「ＬＥＤ」は、μＬＥＤ、ＩＬＥＤ、ＯＬＥＤ、または任意のタイプのＬＥＤデバイスを意味し得る。
【0015】
ＩＬＥＤディスプレイは、ＯＬＥＤディスプレイとは異なるプロセスを使用して製造され得る。例えば、ＯＬＥＤデバイスは、ディスプレイ基板上に直接製作される。対照的に、ＩＬＥＤデバイスは、ディスプレイ基板とは別に製作される。ＩＬＥＤデバイス母材の母材は、ＬＥＤスタータウェハを形成するために、結晶基板上で成長させられる。ＬＥＤスタータウェハは、個別のＬＥＤダイを作り出すために様々なステップを通じて加工されてよく、各ＬＥＤダイは、ＬＥＤデバイスを含む。製作されると、ＬＥＤダイは、キャリア基板からバックプレーンへ移され得る。バックプレーンは、表示デバイスのディスプレイバックプレーンであってよい。表示デバイスのＬＥＤデバイスは、画素を形成するために分割され得る。
【0016】
バックプレーン、ならびに制御回路および電力系統などの他の構成要素は、表示システムを形成するために、回路板（例えば、プリント回路板（ＰＣＢ））に個別に取り付けられ得る。回路板は、表示システムの様々な構成要素間の電気的接続を提供し得る。そのような構成が望ましくない場合がある。第１に、各構成要素は比較的長い距離によって離間されているので、表示システムのフォームファクタが増大し、それにより、ウェアラブルデバイスなどの非常に限定された空間を有するデバイス内に表示システムを配置することが難しくなる。第２に、構成要素間の電気的接続を提供するために、長い信号トレースが必要とされる。長い信号トレースは、高解像度画像データなどの高速信号の伝達に相当な遅延をもたらす可能性があり、それにより、表示システムの性能が著しく低下する可能性がある。これら全てが、表示システムの適用を限定し得る。
【0017】
本開示の例は、表示装置を提供する。表示装置は、集積回路（ＩＣ）チップを備える。ＩＣチップは、ＩＣチップ内に統合された発光ダイオード（ＬＥＤ）デバイス、第１のダイ、および第２のダイを備える。ＬＥＤデバイスは、ＩＣチップの表側で露出される。ＩＣチップは、ＩＣチップの裏側上に入力／出力（Ｉ／Ｏ）バンプをさらに含む。ＬＥＤデバイスは、垂直方向に沿って第１のダイとともにスタックを形成し得る。第１のダイは、ＬＥＤデバイスに電気的に接続されたドライバ回路を含み、かつ、Ｉ／Ｏバンプのうちの少なくともいくつかに電気的に接続される。ＩＣチップは、ＬＥＤデバイスとＩ／Ｏバンプのうちの少なくともいくつかとの間の電気的接続を提供するために、ＩＣチップの表側からＩＣチップの裏側に向かって少なくとも第１のダイの厚さにわたって垂直方向に沿って延在する第１の回路をさらに含む。第１のダイのドライバ回路のための表示エンジンおよび制御回路を備える第２のダイは、Ｉ／Ｏバンプのうちの少なくともいくつかに接続される。ＩＣチップは、第１のダイと第２のダイとの間の電気的接続を提供するために、第２の回路をさらに含む。表示装置は、電力系統とＩＣチップの第１のダイ、第２のダイ、およびＬＥＤデバイスとの間の電気的接続を提供するために、ＩＣチップのＩ／Ｏバンプおよび電力系統に電気的に接続された回路板をさらに備える。
【0018】
本開示の残りの部分にわたって、「回路」は、電流を伝導することができる任意の構造、または電位を伝達することができる任意の構造を含み得る。回路は、例えば、電線、バイア、および任意の受動的または能動的なデバイス（例えば、抵抗器、蓄電器、誘導器、トランジスタ、など）を含み得る。
【0019】
いくつかの例では、第１のダイおよび第２のダイは、ＩＣチップ内で横方向に沿って配置され得る。ＩＣチップは、横方向に沿って第１のダイに当接する肩構造を含み得る。肩構造は、ＬＥＤデバイスとＩ／Ｏバンプとの間の電気的接続を提供するために、ＩＣチップの表側からＩＣチップの裏側まで肩構造にわたって延在する電気伝導経路を含み得る。ＩＣチップは、ＬＥＤデバイスに隣接しかつＩＣチップの表側上に位置する表側リディストリビューション層（ＲＤＬ）として構成されたファンアウト回路を含み得る。表側ＲＤＬは、電気伝導経路の第１の端部と第１のダイとの間の電気的接続を提供するために、肩構造から第１のダイまで延在し得る。第１のダイは、電気伝導経路の第１の端部とＬＥＤデバイスとの間の電気的接続を提供するための内層回路をさらに含む。ＩＣチップはまた、第１のダイと第２のダイとの間の電気的接続を提供するために、第２のダイから第１のダイまで延在する別の表側ＲＤＬを含み得る。
【0020】
肩構造の電気経路の第２の端部をＩＣチップの裏側上のＩ／Ｏバンプに接続するために、様々な構成が提案される。１つの例では、Ｉ／Ｏバンプは、電気伝導経路の第２の端部に電気的に接続するために、ＩＣチップの裏側上の肩構造の一部の上に形成され得る。別の例では、ＩＣチップは、表側ＲＤＬに対向する裏側ＲＤＬとして構成されたファンアウト回路を含み得る。Ｉ／Ｏバンプは、裏側ＲＤＬ上に形成されてよく、裏側ＲＤＬは、Ｉ／Ｏバンプと電気伝導経路の第２の端部との間の電気的接続を提供するために、Ｉ／Ｏバンプから肩構造まで延在し得る。
【0021】
いくつかの例では、第１のダイおよび第２のダイは、ＩＣチップ内で垂直方向に沿ってスタックを形成し得る。ＩＣチップは、横方向に沿って第１のダイに当接する第１の肩構造と、横方向に沿って第２のダイに当接する第２の肩構造とを含み得る。第１の肩構造は、垂直方向に沿って第１の肩構造にわたって延在する第１の電気伝導経路を含み得る。第２の肩構造は、垂直方向に沿って第２の肩構造にわたって延在する第２の電気伝導経路を含み得る。第１のダイは、ＬＥＤデバイスに隣接する第１の表側ＲＤＬを含み得る。第１の表側ＲＤＬは、第１のダイを介してＬＥＤデバイスと第１の電気伝導経路との間の電気的接続を提供するために、第１の肩構造から第１のダイまで延在する。いくつかの例では、第１のダイにおける第１の肩構造は、第１のダイ自体の本体内のシリコン貫通電極（ＴＳＶ）に置き換えられ得る。ＴＳＶは、第１のダイの周辺領域内、または実質的に第１のダイの全領域内に存在し得る。
【0022】
第１の肩構造と第２の肩構造との間の電気的接続を提供するために、様々な構成が提案される。１つの例では、第１の電気伝導経路および第２の電気伝導経路は、第１の肩構造と第２の肩構造との間に挟まれたＩ／Ｏバンプを介して、一緒に電気的に接続され得る。いくつかの例では、ＩＣチップは、（ＩＣチップの表側と反対の側を向いた）第１のダイの裏側と、第１のダイの裏側に面する第２のダイの表側とにそれぞれ形成された、向かい合ったＲＤＬ層を含み得る。向かい合ったＲＤＬ層は、第１の肩構造の第１の電気伝導経路および第２の肩構造の第２の電気伝導経路のそれぞれへの接続を電気的に提供するために、第１の肩構造および第２の肩構造までそれぞれ延在し得る。ＩＣチップは、向かい合ったＲＤＬ層の間および第１の電気伝導経路と第２の電気伝導経路との間の電気的接続を提供するために、向かい合ったＲＤＬ層の間に挟まれたＩ／Ｏバンプを含み得る。上記のように、ＩＣチップの裏側上のＩ／Ｏバンプは、第２の肩構造上に配置され得るか、または、第２のチップの上に延在する別の裏側ＲＤＬ上に配置され得る。
【0023】
ＬＥＤデバイスおよびダイを集積回路チップに統合するために、他の構成も提案される。１つの例では、ＩＣチップは、横方向に沿って配置された第１のダイおよび第２のダイを保持するためのチップキャリアを含み得る。チップキャリアは、ＩＣチップの裏側上のＩ／Ｏバンプへの電気的接続を提供するために、電気伝導経路を含み得る。ＩＣチップは、ＬＥＤデバイスとチップキャリア内の電気伝導経路との間の電気的接続を提供するために、ブリッジ回路を含み得る。別の例では、ＩＣチップは、垂直方向に沿ってスタックを形成する第１のダイおよび第２のダイを含むことができ、第１のダイおよび第２のダイのそれぞれは、ＬＥＤデバイスと裏側上のＩ／Ｏバンプとの間の電気的接続を提供するために、シリコン貫通電極（ＴＳＶ）を含み得る。
【0024】
開示された技法によれば、ＬＥＤデバイスおよび制御回路は、単一の集積回路チップに統合され得る。そのような構成は、表示システムの構成要素間の分離距離を実質的に減少させることができ、それにより、表示システムのフォームファクタのみならずルーティング距離も減少され、結果として、表示システムの動作速度が改善され得る。開示された技法は、非常に限定された空間を有するウェアラブルデバイス（例えば、ヘッドマウントディスプレイ）における高性能表示システムの実装に、特に有利である。
【0025】
本開示の例は、人工現実感システム（ａｒｔｉｆｉｃｉａｌ ｒｅａｌｉｔｙ ｓｙｓｔｅｍ）を含むかまたは人工現実感システムに関連して実装され得る。人工現実感は、ユーザへの提示の前に何らかの方法で調整された現実感の形態であり、例えば、仮想現実感（ＶＲ）、拡張現実感（ＡＲ）、複合現実感（ＭＲ）、ハイブリッド現実感、またはそれらのいくつかの組合せおよび／もしくは派生物を含み得る。人工現実感コンテンツは、完全に生成されたコンテンツ、または、キャプチャされた（例えば、現実世界）コンテンツと組み合わせられた生成コンテンツを含み得る。人工現実感コンテンツは、ビデオ、オーディオ、触覚フィードバック、またはそれらのいくつかの組合せを含むことができ、それらのいずれも、単一チャネルでまたは（視聴者に対する３次元効果を作り出すステレオビデオなどの）多重チャネルで提示され得る。さらに、いくつかの例では、人工現実感はまた、例えば人工現実感におけるコンテンツを作り出すために使用されかつ／または人工現実感において他の方法で使用される（例えば、人工現実感においてアクティビティを実行する）アプリケーション、製品、付属品、サービス、またはそれらのいくつかの組合せに関連付けられ得る。人工現実感コンテンツを提供する人工現実感システムは、ホストコンピュータシステムに接続されたヘッドマウンテッドディスプレイ（ＨＭＤ）、独立型ＨＭＤ、モバイルデバイスもしくはモバイルコンピューティングシステム、または１人もしくは複数人の視聴者に人工現実感コンテンツを提供することができる任意の他のハードウェアプラットフォームを含む、様々なプラットフォーム上で実施され得る。
【0026】
図１は、本開示のいくつかの例によるμＬＥＤ１００の断面図を示す。図１に示されるように、μＬＥＤ１００は、とりわけ、基板１０２、基板１０２上に配置された半導体エピタキシャル層１０４を含む。エピタキシャル層１０４は、メサ１０６に成形され得る。活性化されたときに所定の波長範囲の光を放出するように構成された量子井戸構造を含み得るアクティブ層１０８が、メサ１０６内に含まれ得る。メサ１０６は、ｐ型導体パッド１１０によって覆われた切頭頂部を有するが、メサ１０６の外側のエピタキシャル層１０４の一部分は、ｎ型導体パッド１１２によって覆われ得る。アクティブ層１０８を活性化させて光１１４を放出させるために、ｐ型導体パッド１１０およびｎ型導体パッド１１２にまたがって電気信号が印加され得る。さらに、メサ１０６はまた、反射性のエンクロージャを形成するために、放物線に近い形状を有する。メサ１０６の放物線に近い構造は、ウェハ加工ステップ中にＬＥＤダイ上に直接エッチングされ得る。典型的なμＬＥＤのためのメサ１０６は、約５０マイクロメートル（μｍ）以下の直径を有し得るが、ｐ型導体パッド１１０およびｎ型導体パッド１１２のそれぞれは、約２０μｍの直径を有し得る。
【0027】
アクティブ層１０８から放出された光１１４は、光がμＬＥＤダイ１００から脱出するのに十分な角度で（すなわち、全反射の角度内で）、メサ１０６の内壁から発光表面１１６に向かって反射され得る。光１１４は、光が発光表面１１６から出てくるときに、準平行光線（ｑｕａｓｉ－ｃｏｌｌｉｍａｔｅｄ ｌｉｇｈｔ ｂｅａｍ）を形成し得る。
【0028】
図２Ａおよび図２Ｂは、本開示のいくつかの例によるμＬＥＤ表示装置２００の例を示す。図２Ａおよび図２Ｂの例はμＬＥＤデバイスに基づくが、図２Ａおよび図２Ｂの例は他のタイプのＬＥＤデバイスにも適用可能であることが、理解される。図２Ａは、表示装置の断面図を示し、図２Ｂは、表示装置の上面図を示す。図２Ａに示されるように、μＬＥＤディスプレイ２００は、例えばバックプレーン２０４上に組み付けられたμＬＥＤダイ２０２ａ、μＬＥＤダイ２０２ｂ、およびμＬＥＤダイ２０２ｃを含むμＬＥＤダイ２０２のアレイを具備し得る。
【0029】
バックプレーン２０４は、複数のμＬＥＤデバイスに電気的接続および構造上の支持を提供するために、複数のμＬＥＤダイを取り付けるための構造を含み得る。本明細書において、「バックプレーン」は、複数のＬＥＤデバイス（これは、本開示において説明されるようなμＬＥＤデバイスを含み得る）を取り付けるためおよび複数のＬＥＤデバイスに電気信号を提供するための表面（これは、平面状、曲面状、などであり得る）を提供する、任意の構造を意味し得る。バックプレーンは、表示デバイスを形成するためのディスプレイバックプレーンとして構成され得る。例えば、バックプレーンは、表示素子を形成するＬＥＤデバイスの組立体を保持することができ、また、バックプレーンは、表示素子によって表示される情報を制御するためにＬＥＤデバイスに電気信号を提供するためのトレースを含み得る。バックプレーン２０４は、他の構成要素に接続することができるトレースを備え得る。バックプレーンはまた、トレースへのアクセスを提供することができる電気接点、例えば金属パッドを備え得る。例えば、図２Ａおよび図２Ｂに示されるように、バックプレーン２０４は、μＬＥＤダイ２０２ａ、μＬＥＤダイ２０２ｂ、およびμＬＥＤダイ２０２ｃにそれぞれ電気的に接続する電気トレース２０６ａ、２０６ｂ、および２０６ｃを含む。電気トレース２０６ａ、２０６ｂ、および２０６ｃは、様々な信号を印加することによりμＬＥＤダイ２０２ａ、μＬＥＤダイ２０２ｂ、およびμＬＥＤダイ２０２ｃのそれぞれが個別に制御されることを可能にする。バックプレーン２０４はまた、μＬＥＤダイ２０２ａ、μＬＥＤダイ２０２ｂ、およびμＬＥＤダイ２０２ｃのそれぞれのためのリターン電流経路の役割を果たす電気トレース２０８を含む。バックプレーン２０４は、薄膜トランジスタ（ＴＦＴ）ガラス基板、ポリマー、ポリ塩化ビフェニル（ＰＣＢ）などの、異なる種類の材料を含み得る。図２Ａは矩形の形状を有するバックプレーン２０４を示しているが、バックプレーン２０４は様々な形状およびサイズを有し得ることが理解される。
【0030】
μＬＥＤダイ２０２ａ、μＬＥＤダイ２０２ｂ、およびμＬＥＤダイ２０２ｃのそれぞれは、図１のμＬＥＤダイ１００に類似した構造を有し得る。図２Ａおよび図２Ｂにおける各μＬＥＤダイは、基板１０２、エピタキシャル層１０４、メサ１０６、およびアクティブ層１０８を含み得る。さらに、各μＬＥＤダイは、デバイス側バンプ２１０およびデバイス側バンプ２１２を含む。図２Ａおよび図２Ｂは、バンプが矩形の形状のものであることを示すが、バンプは、例えば丸みを帯びた形状、ドーム形状、などを含む他の形状を取ることができることが、理解される。デバイス側バンプ２１０は、ｐ型導体パッド１１０（図２Ａおよび図２Ｂには示されていない）に接続されてよく、一方で、デバイス側バンプ２１２は、ｎ型導体バッド１１２（やはり図２Ａおよび図２Ｂには示されていない）に接続されてよい。さらに、バックプレーン２０４は、μＬＥＤダイを配置するための各箇所に、バックプレーン側バンプを含む。例えば、バックプレーン２０４は、μＬＥＤダイ２０２ａのためのバックプレーン側バンプ２１４および２１６を含む。バックプレーン２０４はまた、バックプレーン側バンプ２１４および２１６が堆積される基礎として機能しまたトレース２０６および２０８への電気接点を提供するためのものである、金属パッド（図２Ａには示されていない）を含む。伝導性ボンディング（例えば、金属ボンディング）が、μＬＥＤダイとバックプレーン２０４との間の電気経路を提供するために、μＬＥＤダイのバンプと接点との間に形成され得る。
【0031】
いくつかの例では、μＬＥＤ表示装置２００は、特定の色の光を放出するように構成されたＬＥＤがストリップ（または、複数のストリップ）として形成される、走査ディスプレイとして構成され得る。例えば、図２Ｃに示されるように、μＬＥＤダイ２０２ａ、μＬＥＤダイ２０２ｂ、およびμＬＥＤダイ２０２ｃなどを含む複数のμＬＥＤダイが、緑色光を放出するように構成されたμＬＥＤストリップ２２０をバックプレーン２０４上に形成するために、Ｘ軸に沿って組み付けられ得る。さらに、バックプレーン２０４はまた、赤色光を放出するように構成されたμＬＥＤストリップ２３０、および青色光を放出するように構成されたＬＥＤストリップ２４０を含む。
【0032】
μＬＥＤストリップ２２０、２３０、および２４０、ならびに赤色、緑色、および青色のμＬＥＤのさらなるストリップが、走査ディスプレイを形成するために、平行ストリップとしてＹ軸に沿ってバックプレーン２０４上に組み付けられ得る。図２Ｄは、μＬＥＤ表示装置２００、鏡２５２、およびレンズ２５４を備える走査ディスプレイ２５０の例を示す。走査ディスプレイ２５０では、各ＬＥＤのストリップは、特定の色（例えば、赤色、緑色、または青色のうちの１つ）の光を放出するように構成され得る。例えば、μＬＥＤストリップ２２０が緑色光２６０を放出することができ、μＬＥＤストリップ２３０が赤色光２７０を放出することができる、などである。光は、レンズ２５４によって集光されて、鏡２５２によって人の眼球２５６内へ反射され得る。連続的な走査を行うために、各μＬＥＤのストリップは、光を放出して眼球２５６の網膜上へ画像の画素の線を投影するように制御され得る。各画素の線の投影は、連続的であってよい。鏡２５２の回転動作を通じて、各画素の線は、異なるタイミングで異なる点において網膜上に投影されて、画像の認知をもたらし得る。
【0033】
図２Ａ～図２Ｄの例では、バックプレーン２０４は、各μＬＥＤに制御信号を伝達するために、各μＬＥＤに対してバックプレーン側バンプを有する。そのような構成は、各μＬＥＤが個別に制御されることを可能にするが、解像度を高めるためにディスプレイが多数の画素を含む場合に、バックプレーン上に多数のバックプレーン側バンプが配置されることにつながり得る。例えば、走査ディスプレイ２５０が百万個のμＬＥＤを含む場合、百万個のμＬＥＤのそれぞれへの電気的接続を提供するために、裏側バンプ２１４および２１６の百万の対がバックプレーン２０４上に設けられる必要がある。裏側バンプへの電気的接続を提供するために、さらなる配線２０６および２０８もバックプレーン２０４上に必要とされる。
【0034】
多数のバンプ、および関連する配線は、ＬＥＤデバイスと制御回路との密な統合の質を低下させ得る。例えば、バンプを配置するためにさらなるバックプレーンスペースが必要とされる場合があり、これは、ＬＥＤデバイスと制御回路との間の距離を増大させ得る。信号はより長い距離にわたって移動する必要があるので、結果として、ＬＥＤデバイスおよび制御回路の両方の動作速度が低下する可能性がある。
【0035】
図２Ｅは、導波管に結合されたＬＥＤの３つのアレイを含む表示デバイス２８０の例を示す。ＬＥＤは、μＬＥＤであり得る。図２Ｅの左側に示されるように、表示デバイス２８０は、赤色光を放出するように構成されたＬＥＤの第１のアレイ２８１、緑色光を放出するように構成されたＬＥＤの第２のアレイ２８２、および青色光を放出するように構成されたＬＥＤの第３のアレイ２８３を含み得る。図２Ｅの右側に示されるように、コリメーティングレンズ２８４が、ＬＥＤのアレイ２８１、２８２、および２８３のそれぞれからの光を平行にするために設けられ得る。ＬＥＤの各アレイ２８１、２８２、および２８３に対して１つのコリメーティングレンズ２８４が設けられ得る。さらに、単一の導波管２８５が、コリメーティングレンズ２８４から光を受け取ってユーザの眼２８６へ向かわせるために設けられ得る。
【0036】
図２Ｆは、導波管に結合されたＬＥＤの３つのアレイを含む表示デバイス２９０の例を示す。ＬＥＤは、μＬＥＤであり得る。図２Ｆの上部に示されるように、表示デバイス２９０は、Ｉ／Ｏバンプ２９５を介してバックプレーン２９４上に取り付けられたダイ２９１、ダイ２９２、およびダイ２９３を含み得る。ダイ２９１、２９２、および２９３は、ＬＥＤダイであり得る。ダイ２９１は、図２Ｅに示されたＬＥＤの第１のアレイ２８１などの、赤色光を放出するように構成されたＬＥＤのアレイを含み得る。ダイ２９２は、図２Ｅに示されたＬＥＤの第２のアレイ２８２などの、緑色光を放出するように構成されたＬＥＤのアレイを含み得る。ダイ２９３は、図２Ｅに示されたＬＥＤの第３のアレイ２８３などの、青色光を放出するように構成されたＬＥＤのアレイを含み得る。ダイ２９１、２９２、および２９３は、ｚ方向に沿って共平面であるように構成されるが、ｘ方向および／またはｙ方向に沿って任意の適切な構成で互い違いにされ得る。第１のファンアウト回路などの第１のさらなる層２９７が、ダイ２９１とバックプレーン２９４との間に設けられ得る。第２のファンアウト回路などの第２のさらなる層２９８が、ダイ２９２とバックプレーン２９４との間に設けられ得る。第３のファンアウト回路などの第３のさらなる層２９９が、ダイ２９３とバックプレーン２９４との間に設けられ得る。バックプレーン２９４は、ドライバ機能およびグラフィックス機能を有し得る。バックプレーン２９４は、ダイ２９１、２９２、または２９３のうちの少なくとも１つの下に位置決めされかつダイ２９１、２９２、および２９３を駆動する、バックプレーンダイ２８９を含み得る。
【0037】
図２Ｆの下部は、図２Ｆの上部において標識された線Ａ－Ａに沿った断面を示す。図２Ｆの下部に示されるように、ダイ２９１、２９２、および２９３がバックプレーンダイ２８９の上に完全にまたは正確に位置決めされることを必要としないようにダイ２９１、２９２、および２９３がバックプレーンダイ２８９と整合することを可能にするために、リディストリビューション層２９６が設けられ得る。バックプレーン２９４とセンサ集合チップ（ｓｅｎｓｏｒ ａｇｇｒｅｇａｔｉｏｎ ｃｈｉｐ）（図示せず）との間の接続を提供するために、また、ダイ２９１、２９２、および２９３を含む集積回路に電力を供給するために、バックプレーン２９４の下側上にさらなるＩ／Ｏバンプ２８８が設けられ得る。
【0038】
図３は、μＬＥＤ表示装置２００の一部であるかまたはμＬＥＤ表示装置２００を含み得る表示システム３００の例を示す。図３に示されるように、表示システム３００は、画素パイプライン化回路３０２、ドライバ制御回路３０４、ドライバ回路３０６、ｕＬＥＤデバイス３０８のアレイ、および電力系統３１０を含む。画素パイプライン化回路３０２は、表示システム３００によってレンダリングされる画素データを生成することができる。画素データは、例えば、仮想現実場面の画像、混合された現実場面の合成画像、カメラによってキャプチャされた画像、などを含み得る。ドライバ制御回路３０４は、画素データに基づいてドライバ回路３０６のための制御信号およびデータ信号を生成することができる。制御信号は、例えば、ｕＬＥＤデバイス３０８のアレイの中からｕＬＥＤデバイスを選択するためのアドレス信号を含み得る。データ信号は、選択されたｕＬＥＤデバイスの出力強度を設定し得る。アドレス信号およびデータ信号の両方は、表示システム３００が高解像度および高リフレッシュレートにおいて画像を表示することを可能にするために、高速信号であってよい。典型的には、画素パイプライン化回路３０２およびドライバ制御回路３０４の両方が、高速動作および比較的低い動作電圧を支持する加工技術を使用して製作される。
【0039】
さらに、図３に示されるように、ドライバ回路３０６は、制御信号を提供するための制御ドライバ３１２のセットと、データ信号を提供するためのデータドライバ３１４のセットとを含み得る。ドライバ回路３０６は、ドライバ制御回路３０４からアドレス信号およびデータ信号を受信し、かつ、例えばデータ信号に基づいてｕＬＥＤデバイスを流れる電流を制御することに基づいて、ｕＬＥＤデバイスの出力強度を制御することができる。図３に示されるように、ドライバ回路３０６は、ｕＬＥＤデバイス内での電流の流れを制御するために、制御信号およびデータ信号によって制御されるトランジスタおよび蓄電器を含み得る。典型的には、ドライバ回路３０６は、高い動作電圧および比較的低速度の動作を支持する加工技術を使用して製作される。
【0040】
電力系統３１０は、電力供給回路（例えば、電圧調整器）、および他の要素（例えば、電圧供給線、接地線、など）を含み得る。図３に示されるように、電力系統３１０は、例えば、電力（例えば、電圧３２０）を供給しかつ／または電流リターン経路を提供するために、画素パイプライン化回路３０２、ドライバ制御回路３０４、およびドライバ回路３０６のそれぞれに電気的に接続され得る。電力系統３１０はまた、ｕＬＥＤデバイス３０８のためのリターン経路３２２を提供する。
【0041】
上記のように、画素パイプライン化回路３０２、ドライバ制御回路３０４、ドライバ回路３０６、およびｕＬＥＤデバイス３０８を単一の集積回路チップ内に統合してこれらの構成要素間の分離距離を減少させることが有利である。そのような構成は、表示システムのフォームファクタだけでなくルーティング距離を減少させて、表示システムの動作速度を向上させることができる。
【0042】
図４Ａおよび図４Ｂは、向上された性能および減少されたフォームファクタを提供することができる表示システム４００の例を示す。図４Ａの左の略図は、表示システム４００の例の側面図を示し、図４Ａの右の略図は、表示システム４００の上面図を示す。図４Ａを参照すると、表示システム４００は、集積回路（ＩＣ）チップ４０２、および回路板４０４を含み得る。集積回路チップ４０２は、表側４０６（方向「Ａ」の方に面する）、および裏側４０８（方向「Ｂ」の方に面する）を含む。ＩＣチップ４０２は、ＩＣチップ４０２内に統合された発光ダイオード（ＬＥＤ）デバイス４１０、第１のダイ４１２、および第２のダイ４１４を含む。ＬＥＤデバイス４１０は、ＩＣチップの表側で露出される。ＩＣチップ４０２は、裏側４０８上に入力／出力（Ｉ／Ｏ）バンプ４２２をさらに含む。ＬＥＤデバイス４１０は、垂直方向に沿って（例えば、Ｚ軸に沿って）第１のダイ４１２とともにスタックを形成し得る。第１のダイ４１２は、例えば、図３のドライバ回路３０６を含み得る。ドライバ回路３０６は、Ｉ／Ｏバンプ４２２のうちのいくつかに電気的に接続され得る。図４Ａの右側に示されているように、ＩＣチップ４０２は、異なる色のＬＥＤデバイス４１０に結合された複数の第１のダイ４１２を含み得る。例えば、第１のダイ４１２ａは、赤色ＬＥＤデバイス４１０ａとともにスタックを形成することができ、第１のダイ４１２ｂは、緑色ＬＥＤデバイス４１０ｂとともにスタックを形成することができ、第１のダイ４１２ｃは、青色ＬＥＤデバイス４１０ｃとともにスタックを形成することができる。第２のダイ４１４は、例えば、画素パイプライン化回路３０２およびドライバ制御回路３０４を含み得る。画素パイプライン化回路３０２およびドライバ制御回路３０４もまた、Ｉ／Ｏバンプ４２２のうちのいくつかに接続され得る。第１のダイ４１２および第２のダイ４１４は、例えば、異なる処理ノード、異なる動作電圧、などに関連付けられた異なるウェハから製作され得る。例えば、第１のダイ４１２は、より高い動作電圧に耐えるがより低い動作速度を支持する処理ノードを使用して製作されてよく、一方で、第２のダイ４１４は、より高い動作速度を支持するがより低い動作電圧限界を有する処理ノードを使用して製作されてよい。
【0043】
さらに、ＩＣチップ４０２は、第１の回路４３０および第２の回路４４０を含む。第１の回路４３０および第２の回路４４０の両方が、電気的接続を提供するために、電線、トレース、バイア、などを含み得る。第１の回路４３０（例えば、第１の回路４３０ａ、４３０ｂ、４３０ｃ、など）は、ＩＣチップ４０２の表側からＩＣチップ４０２の裏側４０８に向かって少なくとも第１のダイ４１２の厚さにわたって垂直方向に沿って延在し得る。つまり、第１の回路４３０によってカバーされる垂直距離は、少なくとも第１のダイ４１２の厚さに及び得る。しかし、第１の回路４３０は、採用される実施形態に応じて、実際に第１のダイ４１２を物理的に通り抜ける場合もあればそうでない場合もある。例えば、図４Ａに示された実施形態では、第１の回路４３０は、第１のダイ４１２を物理的に通り抜けることなしに、少なくとも第１のダイ４１２の厚さにわたって垂直に延在する。第１の回路４３０は、ＬＥＤデバイス４１０に電気的に接続するために、第１のダイ４１２内に内層回路を含み得る。第１の回路４３０は、ＬＥＤデバイス４１０とＩ／Ｏバンプ４２２のうちの少なくともいくつかとの間の電気的接続を提供するために、ラップアラウンド回路（ｗｒａｐ－ａｒｏｕｎｄ ｃｉｒｃｕｉｔ）として構成され得る。例えば、第１の回路４３０は、図３のリターン／接地経路３２２の一部であり得る。第１の回路４３０はまた、例えばドライバ回路３０６への電力供給を提供し得る。第２の回路４４０（例えば、第２の回路４４０ａ、４４０ｂ、４４０ｃ、など）は、第２のダイ４１４から第１のダイ４１２ａ、４１２ｂ、および４１２ｃのそれぞれまで延在し得る。第２の回路４４０は、第２のダイ４１４と第１のダイ４１２ａ、４１２ｂ、および４１２ｃのそれぞれとの間の電気的接続を提供し得る。電気的接続は、例えば、第２のダイ４１４から第１のダイ４１２ａ～４１２ｃにデータおよび制御信号を伝達すること、Ｉ／Ｏバンプ４２２から第１のダイ４１２ａ～４１２ｃに他の信号を伝達すること、などのために使用され得る。
【0044】
回路板４０４は、トレースおよびパッドを含み得る。回路板４０４のパッドのうちのいくつかは、ＩＣチップ４０２のＩ／Ｏバンプ４２２に電気的に接続されてよく、一方で、回路板４０４のパッドのうちのいくつかは、例えば電力系統３１０または他の構成要素に電気的に接続されてよい。回路板４０４は、電力系統３１０と第１のダイ４１２、第２のダイ４１４、およびＬＥＤデバイス４１０のそれぞれとの間の電気的接続を提供し得る。例えば、図３のリターン／接地経路３２２は、ｕＬＥＤ３０８と電力系統３１０との間で、第１の回路４３０およびＩ／Ｏバンプ４２２、ならびに回路板４０４を介して実装され得る。
【0045】
図４Ａの例では、第１のダイ４１２および第２のダイ４１４は、ＩＣチップ４０２内で横方向に沿って（例えば、Ｘ軸またはＹ軸に沿って）配置される。いくつかの例では、図４Ｂに示されるように、第１のダイ４１２および第２のダイ４１４は、集積回路チップ４０２および表示システム４００のフォームファクタをさらに減少させるために、垂直方向に沿ってスタックを形成し得る。図４Ａに示されるように、第１の回路４３０は、ＩＣチップ４０２の表側４０６からＩＣチップ４０２の裏側４０８に向かって第１のダイ４１２および第２のダイ４１４の厚さにわたって垂直方向に沿って延在し得る。さらに、Ｉ／Ｏバンプのセットが、第２の回路４４０の一部として第１のダイ４１２と第２のダイ４１４との間に挟まれ得る。
【0046】
図５Ａおよび図５Ｂは、第１のダイ４１２および第２のダイ４１４が横方向に沿って配置される図４Ａの表示システム４００の例を示す。図５Ａに示されるように、ＩＣチップ４０２は、横方向に沿って（例えば、Ｘ軸またはＹ軸に平行に）第１のダイ４１２に当接する肩構造５０２と、第２のダイ４１４に当接する肩構造５０４とを含み得る。肩構造５０２および５０４のそれぞれは、第１のダイ４１２または第２のダイ４１４の厚さにわたって延在する電気伝導経路５１２および５２４をそれぞれ含み得る。ファンアウト回路５２２が、電気的接続を提供するための金属層を備えるリディストリビューション層（ＲＤＬ）として構成され得る。図５Ｂは、ファンアウト回路５２２がＩ／Ｏパッド（図５Ｂには示されていない）を介して第１のダイ４１２の内層回路５２３に電気的に接続され得ることを示す。ファンアウト回路５２２はまた、肩構造５０２の上に延在し、かつ、電気伝導経路５１２の一方の端部に電気的に接続され得る。電気伝導経路５１２の他方の端部は、Ｉ／Ｏバンプ４２２のうちの少なくともいくつかに電気的に接続され得る。いくつかの例では、図５Ｂの上の略図に示されるように、Ｉ／Ｏバンプ４２２は、肩構造５０２の裏側（例えば、方向Ｂに面する側）上に配置され、かつ、電気伝導経路５１２に直接接続され得る。いくつかの例では、図５Ｂの下の略図に示されるように、ＩＣチップ４０２は、肩構造５０２から第１のダイ４１２の裏側（例えば、方向Ｂに面する側）まで延在する裏側ＲＤＬとして構成されたファンアウト回路５３２を含むことができ、および／またはＩ／Ｏバンプ４２２は、裏側ＲＤＬ上に位置決めされ得る。電気伝導経路５１２は、裏側ＲＤＬを介してＩ／Ｏバンプ４２２に接続され得る。どちらの例でも、ファンアウト回路５２２および／または５３２は、ＬＥＤデバイス４１０とＩ／Ｏバンプ４２２との間の電気的接続を提供するために、電気伝導経路５１２と一緒に図４Ａの第１の回路４３０の一部になり得る。裏側ＲＤＬの使用は、利用可能かつルーティング密度によって駆動され得るＩ／Ｏバンプ４２２の数を増やすことができる。
【0047】
さらに、ＩＣチップ４０２はまた、肩構造５０４から第２のダイ４１４を越えて第１のダイ４１２まで延在するファンアウト回路５２４を含む。ファンアウト回路５２４もまた、ＲＤＬとして構成され得る。図５Ｂでは、ファンアウト回路５２４は、Ｉ／Ｏパッド（図５Ｂには示されていない）を介して第２のダイ４１４の内層回路および第１のダイ４１２の内層回路５２５に電気的に接続され得る。ファンアウト回路５２４はまた、肩構造５０４の上に延在し、かつ、電気伝導経路５１４の一方の端部に電気的に接続され得る。電気伝導経路５１４の他方の端部は、Ｉ／Ｏバンプ４２２のうちの少なくともいくつかに電気的に接続され得る。いくつかの例では、図５Ｂの上の略図に示されるように、Ｉ／Ｏバンプ４２２は、肩構造５０４の裏側（例えば、方向Ｂに面する側）上に配置され、かつ、電気伝導経路５１４に直接接続され得る。いくつかの例では、図５Ｂの下の略図に示されるように、ＩＣチップ４０２は、肩構造５０４から第２のダイ４１４の裏側（例えば、方向Ｂに面する側）まで延在する裏側ＲＤＬとして構成された別のファンアウト回路を含むことができ、Ｉ／Ｏバンプ４２４は、裏側ＲＤＬ上に位置決めされ得る。電気伝導経路５１４は、裏側ＲＤＬを介してＩ／Ｏバンプ４２２に接続され得る。どちらの例でも、ファンアウト回路５２４および／または５３４は、ＬＥＤデバイス４１０とＩ／Ｏバンプ４２２との間の電気的接続を提供するために、電気経路５１４と一緒に図４Ａの第１の回路４３０の一部になり得る。さらに、ファンアウト回路５２４および電気経路５１４はまた、例えば、電力、制御信号、データ信号、などの伝達のための第２のダイ４１４と第１のダイ４１２との間の電気的接続を提供するために、第２の回路４４０の一部となり得る。
【0048】
肩構造５０２および５０４はどちらも、エポキシ成形化合物（ＥＭＣ）で作られ得る。肩構造は、第１のダイ４１２および第２のダイ４１４がキャリア基板上にあるときに製作され得る。例えば、第１のダイ４１２および第２のダイ４１４がキャリア基板上に移された後で、キャリア基板上の第１のダイ４１２および第２のダイ４１４に隣接して型が位置決めされてよく、型は、肩構造を形成するために、ＥＭＣを充填され得る。特定の実施形態では、肩構造５０２および５０４は、第１のダイ４１２および第２のダイ４１４の周りに形成された単体パッケージング構造（ｕｎｉ－ｂｏｄｙ ｐａｃｋａｇｉｎｇ ｓｔｒｕｃｔｕｒｅ）の一部であり得る。さらに、電気伝導経路５１２および５１４は、銅で作られてよくまた、例えば、肩構造５０２および５０４に貫通穴を開け、そして貫通穴内に銅を堆積させることによって製作されてもよい。
【0049】
ファンアウト回路５２２および５２４は、肩構造５０２および５０４が形成された後で、ファンアウトプロセスにおいて形成され得る。２つのタイプのファンアウトプロセスが、ファンアウト回路５２２および５２４を形成するために使用され得る。第１のタイプのファンアウトプロセスは、ダイ表面の共平面性を保証するためにダイ４１２および４１４が平坦なキャリア上に下向きに配置される、フェースダウンプロセスであり得る。肩構造５０２および５０４もまた、平坦な表面上に形成されてダイ４１２および４１４と共平面になってよい。次いで、平坦なキャリアは、ダイ表面を露出させるために（例えば、エッチング除去により）取り除かれ、すると、ファンアウト回路５２２および５２４は、露出した表面上に形成され得る。第２のタイプのファンアウトプロセスは、ダイ４１２および４１４がキャリア上で上向きに配置される、フェースアッププロセスであり得る。共平面性を保証するために、ダイ４１２および４１４のダイ表面に研削工程が適用され得る。いくつかの例では、共平面性の欠如に対応するために、ダイ表面上にプロセスバンプが形成され得る。研削工程の後、プロセスバンプのある程度の残部はそのままであってよく、かつ、ダイとファンアウト回路との間のＩ／Ｏパッドとして使用され得る。
【0050】
図６は、第１のダイ４１２および第２のダイ４１４が垂直方向に沿ってスタックに配置された、図４Ｂの表示システム４００の例を示す。図６に示されるように、ＩＣチップ４０２は、横方向に沿って第１のダイ４１２に当接する第１の肩構造６０２と、横方向に沿って第２のダイ４１４に当接する第２の肩構造６０４とを含む。第１の肩構造６０２は、垂直方向に沿って第１のダイ４１２の厚さにわたって延在する第１の電気伝導経路６１２を含み、一方で、第２の肩構造６０４は、垂直方向に沿って第２のダイ４１４の厚さにわたって延在する第２の電気伝導経路６１４を含む。ＩＣチップ４０２は、ＬＥＤデバイス４１０と第１の電気伝導経路６１２との間の電気的接続を（第１のダイ４１２の内層回路を介して）提供するために、第１の肩構造６０２から第１のダイ４１２まで延在する第１のファンアウト回路６２２をさらに含む。ＩＣチップ４０２は、第２の電気伝導経路６１４と第２のダイ４１４との間の電気的接続を提供するために、第２の肩構造６０４から第２のダイ４１４まで延在する第２のファンアウト回路６２４をさらに含む。第２の電気伝導経路６１４は、Ｉ／Ｏバンプ４２２のうちの少なくともいくつかに電気的に接続されてよく、一方で、第１の電気伝導経路６１２は、第２の電気伝導経路６１４に電気的に接続される。第１の電気伝導経路６１２および第２の電気伝導経路６１４を通じて、ＬＥＤデバイス４１０とＩ／Ｏバンプ４２２との間、および、第１のダイ４１２と第２のダイ４１４との間に、電気的接続が提供され得る。本開示の様々な実施形態によれば、第１のファンアウト回路６２２および第２のファンアウト回路６２４は、どちらもＲＤＬ層として構成される。
【0051】
第１の電気伝導経路６１２と第２の電気伝導経路６１４との間を電気的に接続するための様々な方法が存在する。例えば、Ｉ／Ｏバンプ６４０（例えば、Ｉ／Ｏバンプ６４０ａ）が、電気的接続を提供するために、第１の肩構造６０２と第２の肩構造６０４との間（および、第１の電気伝導経路６１２と第２の電気伝導経路６１４との間）に挟まれてもよい。別の例として、図６に示されるように、ＩＣチップ４０２は、第１のダイ４１２の（方向Ｂの方に面する）裏側上に形成された裏側ファンアウト回路６３０をさらに含み得る。裏側ファンアウト回路６３０は、第２の肩構造６１４の上に延在することができ、かつ、第２の電気伝導経路６１４に電気的に接続される。裏側ファンアウト回路６３０は、（第２のダイ４１４上の）ファンアウト回路６２４とともに、向かい合ったＲＤＬ層を形成する。Ｉ／Ｏバンプ６４０（例えば、Ｉ／Ｏバンプ６４０ｂ）が、向かい合ったＲＤＬ層と第１の電気伝導経路６１２および第２の電気伝導経路６１４との間の電気的接続を提供するために、向かい合ったＲＤＬ層間に挟まれ得る。
【0052】
さらに、Ｉ／Ｏバンプ４２２は、図５Ｂの例に基づいて分散され得る。例えば、Ｉ／Ｏバンプ４２２は、第２の肩構造６０４の下にのみ、または第２のダイ４１４の下の別の裏側ＲＤＬ層の上に配置され得る。
【0053】
図６の構成には、様々な利点がある。例えば、スタック構造は、ＩＣチップ４０２の設置面積を減少させることができる。さらに、肩構造のサイズは順応性があり、より多くのＩ／Ｏバンプに対応するように拡大され得るので、（第１のダイと第２のダイとの間の）Ｉ／Ｏバンプ６４０の数、および（第２のダイと回路板との間の）Ｉ／Ｏバンプ４２２の数は、第１のダイおよび第２のダイのサイズにほとんど依存しなくてよく、それにより、ＩＣチップ４０２の製作および適用に柔軟性が追加される。
【0054】
図７Ａ、図７Ｂ、図７Ｃ、および図７Ｄは、ＩＣチップ４０２の他の例示的な構造を示す。図７Ａに示されるように、ＩＣチップ４０２は、ダイが横方向に沿って（例えば、Ｘ／Ｙ軸に平行に）配置された状態で第１のダイ４１２および第２のダイ４１４を保持する、チップキャリア７０２を含み得る。チップキャリア７０２は、垂直方向に沿って（例えば、Ｚ軸に沿って）第１のダイ４１２の厚さにわたって延在する電気伝導経路７０４を保持することができる肩構造７０３をさらに含む。ＩＣチップ４０２は、ブリッジ回路７０６および７０８をさらに含む。ブリッジ回路７０６は、第１のダイ４１２と第２のダイ４１４との間の電気的接続を提供することができる。ブリッジ回路７０８は、第１のダイ４１２（および、ＬＥＤデバイス４１０）と電気伝導経路７０４との間の電気的接続を提供することができる。電気伝導経路７０４はまた、Ｉ／Ｏバンプ４２２に電気的に接続される。ブリッジ回路７０８および電気伝導経路７０４は、ＬＥＤデバイス４１０とＩ／Ｏバンプ４２２との間の電気的接続を提供することができる。
【0055】
図７Ｂは、第１のダイ４１２および第２のダイ４１４がスタックを形成する、ＩＣチップ４０２の例を示す。図７Ｂでは、第１のダイ４１２および第２のダイ４１４のそれぞれは、ダイを垂直に（Ｚ軸に沿って）貫通して延在するシリコン貫通電極（ＴＳＶ）を含む。ＬＥＤデバイス４１０とＩ／Ｏバンプ４２２との間の電気的接続は、例えば、第１のダイ４１２のＴＳＶ７３０、Ｉ／Ｏバンプ７４０、および第２のダイ４１４のＴＳＶ７５０によって提供され得る。電気的接続は、例えば、ドライバ回路３０６および電流リターン経路３２２に電力を提供するために使用され得る。さらに、第１のダイ４１２と第２のダイ４１４との間の電気的接続は、第１のダイ４１２のＴＳＶ７３２、およびＩ／Ｏバンプ７４２によって提供され得る。バンプ７４０／７４２およびＩ／Ｏバンプ４２２への電気的接続を提供するために、第１のダイおよび第２のダイ上にファンアウト回路が形成され得る。
【0056】
図７Ｂにおける構成は、多くの利点を提供し得る。第１に、ＬＥＤデバイス４１０とバンプ７４０／７４２との間の電気経路（例えば、第１の回路４３０によって表されているような、リターン経路３２２、電力線、など）が第１のダイ４１２内に限定されるので、パッケージサイズが縮小され得る。したがって、電気経路を保持するために図６の肩構造６０２および図７Ａの肩構造７０３のような外部構造が第１のダイ４１２の横に（Ｘ／Ｙ軸に沿って）位置決めされる必要がなく、それにより、ＩＣチップ４０２の設置面積が縮小され得る。さらに、第１のダイ４１２のＴＳＶ（例えば、ＴＳＶ７３０）のうちのいくつかまたは全てが、ＬＥＤデバイス４１０を含む画素領域の下でアクティブ領域７６０内に形成され得る。アクティブ領域７６０は、例えば、ドライバ回路３０６、およびＬＥＤデバイス４１０を制御する他の半導体デバイスを含み得る。ＴＳＶに第１のダイ４１２内のアクティブ領域７６０を通過させることにより、ＴＳＶを用いて実装される電力経路およびリターン経路のためのルーティング距離をさらに短縮することができ、それにより、電力および接地系統の頑健性を向上させることができる。
【0057】
しかし、図７Ｂにおける構成は、ＬＥＤデバイス４１０が第１のダイ４１２上に配置された後でＴＳＶが製作される場合に、多くの課題をもたらし得る。具体的には、ＴＳＶは、表側７６２から第１のダイ４１２を貫通させて垂直に溝をエッチングし、続いてその溝を金属（または、他の導電性材料）で充填することにより、形成され得る。しかし、エッチングは、ＬＥＤデバイス４１０に損傷を与える可能性があり、ＬＥＤデバイス４１０をエッチング作用から保護するために、ドライバ回路およびＬＥＤデバイス４１０が配置されるべきではないキープアウトゾーンをアクティブ領域７６０内に作り出してＬＥＤデバイス４１０とＴＳＶとの間をさらに分離させることなどの、特別な注意が必要とされ得る。しかし、そのような構成は、ＴＳＶ、第１のダイ４１２、およびＩＣチップ４０２を全体として製作する工程をさらに複雑にする可能性がある。典型的には、図７ＢにおけるＴＳＶは、第１のダイ４１２内での能動デバイスおよびＴＳＶの配置がキープアウトゾーンによって課せられる制限に応じることができるように、第１のダイ４１２の製作工程の一環として製作される必要がある。
【0058】
図７Ｃは、ＴＳＶの代替的な構成を含みかつＩＣチップ４０２の一部になり得る、第１のダイ４１２の別の例を示す。図７Ｃに示されるように、第１のダイ４１２は、アクティブ領域７６０と、アクティブ領域７６０の上にＬＥＤデバイス４１０のスタックを含む画素領域７７０とを具備する。第１のダイ４１２は、第１のダイ４１２の表側７７４（正のＺ方向に面する）から第１のダイ４１２の裏側７７６（負のＺ方向に面する）まで第１のダイ４１２の厚さを貫通して垂直に（Ｚ軸に沿って）延在するＴＳＶ７７２をさらに含む。図７ＢのＴＳＶとは異なり、図７Ｃの例におけるＴＳＶは、アクティブ領域７６０の外側である第１のダイ４１２の周辺領域７７８および７８０内に形成される。第１のダイ４１２は、表側７７４上に形成されたボンディングパッド７８２をさらに含み、電気的ブリッジ構造（図７Ｃには示されていない）が、ボンディングパッド７８２を介して画素領域７７０とＴＳＶとの間の電気的接続を提供し得る。さらに、金属層７８４（例えば、リディストリビューション層）が、ＴＳＶから裏側上のＩ／Ｏバンプ（例えば、Ｉ／Ｏバンプ７４２）への電気的接続を提供するために、第１のダイ４１２の裏側７７６上に形成され得る。
【0059】
図７ＢにおけるＴＳＶの構成におけるように、図７ＣにおけるＴＳＶの構成は、ＬＥＤデバイス４１０とバンプ７４２との間の電気経路（例えば、第１の回路４３０によって表されているような、リターン経路３２２、電力線、など）を第１のダイ４１２内に限定することにより、パッケージサイズが縮小されることを可能にする。しかし、ＴＳＶはアクティブ領域７６０および画素領域７７０とは別の領域内に形成されるので、ＴＳＶの製作は、ＬＥＤデバイス４１０が第１のダイ４１２上に配置された後でＴＳＶが製作される場合は特に、画素領域７７０内のＬＥＤデバイス４１０にもたらすリスクがはるかに低い。図７Ｂと比較すると、図７ＣにおけるＴＳＶの製作は、洗練度の劣るプロセスを使用して行われ得る。例えば、上記のように、図７ＢにおけるＴＳＶは、第１のダイ４１２内での能動デバイスおよびＴＳＶの配置がキープアウトゾーンによって課せられる制限に応じることができるように、第１のダイ４１２の製作工程の一環として製作される必要がある。しかし、図７Ｃの例では、能動デバイスおよびＴＳＶは、異なる領域内に保持されるので、アクティブ領域７６０内にキープアウトゾーンを設ける必要はなく、アクティブ領域７６０内での能動デバイスの製作および配置は、ＴＳＶを考慮に入れる必要がない。さらに、ＴＳＶの製作は、第１のダイ４１２内のデバイスの製作工程の外で行われ得る。代わりに、図７ＣにおけるＴＳＶの製作は、ＩＣチップ４０２を形成するパッケージング作業における後工程の一部とされ得る。結果として、図７ＣにおけるＴＳＶの構成は、チップ設置面積を縮小させかつ第１のダイ４１２の表側上のＬＥＤデバイス４１０と第１のダイ４１２の裏側上のバンプとの間に頑強な電気的接続を提供するとともに、ＴＳＶの製作、および全体としてのＩＣチップ４０２の形成の複雑さを軽減することができる。
【0060】
図７ＣにおけるＴＳＶ構成を使用して形成された第１のダイ４１２は、ＩＣチップ４０２を形成するために、本開示における様々な技法を使用して形成された第２のダイ４１４と組み合わせられ得る。例として、図７Ｃの第１のダイは、ＩＣチップ４０２を形成するために、図７Ｂの第２のダイ４１４と組み合わせられ得る。別の例として、図７Ｄに示されるように、図７Ｃの第１のダイ４１２は、ＩＣチップ４０２を形成するために、図６の第２のダイ４１４と組み合わせられ得る。上記のように、図６の例における第２のダイ４１４は、第２の肩構造６０４を含み、この第２の肩構造６０４は、垂直方向に沿って第２のダイ４１４の厚さにわたって延在する第２の電気伝導経路６１４を含む。ＩＣチップ４０２は、ＲＤＬ層として構成されかつ第２の電気伝導経路６１４と第２のダイ４１４との間の電気的接続を提供するために第２の肩構造６０４から第２のダイ４１４まで延在し得る、第２のファンアウト回路６２４をさらに含む。図７Ｄの構成によって提供される利点には、例えば、第２の肩構造６０６を含む第２のダイ４１４の全体設置面積が第１のダイ４１４の全体設置面積に適合するように、第２の肩構造６０６が作られ得るので、第２のダイ４１４のダイサイズが第１のダイ４１２のダイサイズに依存しないことを含み得る。さらに、上述のように、肩構造は、より多くのＩ／Ｏバンプに対応するように拡大されることが可能であり、（第１のダイと第２のダイとの間の）Ｉ／Ｏバンプ６４０の数、および（第２のダイと回路板との間の）Ｉ／Ｏバンプ４２２の数は、第１のダイおよび第２のダイのサイズにほとんど依存しなくてよく、それにより、ＩＣチップ４０２の製作および適用に柔軟性が追加される。
【0061】
図８は、表示システム４００などの表示システムを製造する方法８００を示す。方法８００は、発光ダイオード（ＬＥＤ）デバイスが製作されるステップ８０２から始まる。ＬＥＤデバイスは、例えば、結晶ウェハ（例えば、サファイア）から製作され得る。
【0062】
ステップ８０４では、第１のダイが、第１のウェハから製作され得る。第１のダイは、ＬＥＤデバイスのためのドライバ回路を含み得る。
【0063】
ステップ８０６では、ＬＥＤデバイスは、例えばＬＥＤデバイスと第１のダイとを結合することにより、第１のダイ上に移され得る。
【0064】
ステップ８０８では、第２のダイが、第２のウェハから製作され得る。第２のダイは、ドライバ回路のための制御回路を含み得る。第２のウェハは、第１のウェハとは異なる処理ノードを有し得る。
【0065】
ステップ８１０では、第１のダイおよび第２のダイが、集積回路（ＩＣ）チップを形成するためにパッケージングされてよく、ＬＥＤデバイスは、ＩＣチップの表側で露出される。パッケージングされたＩＣチップは、図４Ａから図７Ｂの例によるものであってよい。
【0066】
ステップ８１２では、第１の回路が、ＩＣチップ内に製作され得る。第１の回路は、ＬＥＤデバイスへの電気的接続を提供するために、ＩＣチップの表側からＩＣチップの裏側に向かって第１のダイにわたって垂直方向に沿って延在する。いくつかの例では、第１の回路は、ダイに当接する肩構造の一部であり得る。いくつかの例では、第１の回路は、第１のダイの厚さにわたって形成されたＴＳＶであり得る。いくつかの例では、ＴＳＶは、ＬＥＤデバイスのためのドライバ回路を含む第１のダイのアクティブ領域内に形成され得る。いくつかの例では、ＴＳＶは、アクティブ領域の外側であるだけでなくＬＥＤデバイスを含む画素領域の外側でもある第１のダイの周辺領域内に形成され得る。ＴＳＶは、ステップ８０６においてドライバ回路を含む第１のダイの第１の表面上にＬＥＤデバイスが移された後で、第１のダイの第１の表面を貫通してエッチングすることによって形成され得る。
【0067】
ステップ８１４では、第２の回路が、ＩＣチップ内に製作され得る。第２の回路は、第１のダイと第２のダイとの間の電気的接続を提供することができ、かつ、ファンアウト回路を含み得る。さらに、第２のダイと第１の回路との間の電気的接続を提供するために、第３の回路が、垂直相互接続部６０４および６１２を通じて接続を形成する第２のダイの肩におけるように垂直方向に追加され得る。
【0068】
ステップ８１６では、入力／出力（Ｉ／Ｏ）バンプが、第１のダイ、第２のダイ、および第１の回路への電気的接続を提供するために、ＩＣチップの裏側上に形成される。
【0069】
ステップ８１８では、ＩＣチップが、Ｉ／Ｏバンプを介して回路板に電気的に結合されて、表示装置を形成する。
【0070】
図９Ａ、図９Ｂ、および図９Ｃは、表示デバイスにおける平面性ばらつきを減少させるための方法の例を示す。図９Ａに示されるように、表示デバイスが、ダイ９０５、ダイ９１０、およびダイ９１５を含むことができ、そのそれぞれが、Ｉ／Ｏバンプ９２５を介してバックプレーン９２０上に取り付けられる。ダイ９０５は、図２Ｅに示されたＬＥＤの第１のアレイ２８１などの、赤色光を放出するように構成されたＬＥＤのアレイを含み得る。ダイ９１０は、図２Ｅに示されたＬＥＤの第２のアレイ２８２などの、緑色光を放出するように構成されたＬＥＤのアレイを含み得る。ダイ９１５は、図２Ｅに示されたＬＥＤの第３のアレイ２８３などの、青色光を放出するように構成されたＬＥＤのアレイを含み得る。ＬＥＤの各アレイは、上方向に面する（すなわち、バックプレーン９２０と反対の側を向く）ように構成され得る。ＬＥＤの各アレイは、１次元アレイまたは２次元アレイであり得る。ダイ９０５、９１０、および９１５は、ｘ方向に沿って一列に形成されているものとして示されているが、それらは、ｘ方向および／またはｙ方向に沿って互い違いにされてもよい。例えば、ダイ９０５、９１０、および９１５は、図２Ｆに示されるように、ｘ軸およびｙ軸に沿って互いに対して任意に配置されてもよい。バックプレーン９２０は、ダイ９０５、９１０、および９１５を駆動するチップを含み得る。バックプレーン９２０とセンサ集合チップとの間の接続を提供するために、バックプレーン９２０の下側上にさらなるＩ／Ｏバンプ９５０が設けられ得る。
【0071】
各ダイ９０５、９１０、および９１５は、個別に加工されてバックプレーン９２０に取り付けられ得る。それにより、ｚ方向に沿ったダイ９０５、９１０、および９１５の高さにおけるばらつき９３０がもたらされ得る。例えば、ダイ９０５の上面は、ダイ９１０の上面よりも高く（すなわち、バックプレーン９２０からより遠くに）なり得る。これは、ダイ９０５および９１０の厚さの違い、ならびに／またはダイ９０５および９１０とバックプレーン９２０との間のＩ／Ｏバンプ９２５の体積のばらつきによってもたらされ得る。あるいはまたはさらに、ダイ９０５、９１０、または９１５のいずれかが、バックプレーン９２０に対して傾斜し得る。例えば、ダイ９１５は、その上面がバックプレーン９２０に対してある角度を作るように、傾斜し得る。この傾斜９３５は、ダイ９１５の上面における傾斜、ダイ９１５とバックプレーン９２０との間のＩ／Ｏバンプ９２５の体積のばらつき、および／またはダイ９１５が接続されるボンディングパッドのサイズのばらつきによってもたらされ得る。あるいはまたはさらに、ダイ９０５、９１０、または９１５のいずれかの上面は、平坦ではないように歪んでいる場合がある。これらの影響が組み合わさって、５０μｍから１００μｍの間の、表示デバイスの上面（すなわち、ダイ９０５、９１０、および９１５の上面によって画定される表面）の全平面性ばらつきをもたらし得る。より具体的には、全平面性ばらつきは、ｚ方向に沿ったダイ９０５、９１０、および９１５の上面内の最高点とダイ９０５、９１０、および９１５の上面内の最低点との間の差として定義され得る。例えば、最高点は、ダイ９０５の上面の最高点である場合があり、最下点は、ダイ９０５または９１０の上面の最低点である場合がある。
【0072】
図２Ｅに関して上記で論じられたように、コリメーティングレンズが、ＬＥＤからの光を平行にするために設けられ得る。各ダイ９０５、９１０、および９１５に対して１つのコリメーティングレンズが設けられ得る。さらに、単一の導波管が、コリメーティングレンズから光を受け取ってユーザの眼に向かわせるために設けられ得る。理想的な表示デバイスでは、各ダイ９０５、９１０、および９１５の上面は、平面状であり、各ダイ９０５、９１０、および９１５の上面は、ｘ－ｙ平面に位置し、各コリメーティングレンズの光軸は、それぞれのダイ９０５、９１０、または９１５の上面に対して直角であり、導波管の伝播方向は、各コリメーティングレンズの光軸に対して直角である。理想的な表示デバイスからのばらつきに対して小さな補正を行うことが可能とされ得る。しかし、コリメーティングレンズと導波管との間の空間は限定されているので、これらの補正は一般に、約１０μｍのばらつきを相殺することに限られる。例えば、ダイ９１５が傾斜している場合、ダイ９１５に対応するコリメーティングレンズもまた、同様の角度で傾斜し得る。しかし、これは、コリメーティングレンズから放出された光が理想的でない位置で導波管上に落ちるビームウォークオフを引き起こす可能性があり、このビームウォークオフは、青色光の輝度を低下させる。また、コリメーティングレンズと導波管との間の空間は、傾斜を完全に相殺するには不十分な場合がある。さらに、ダイ９０５の高さが理想的な高さよりも大きい場合、ダイ９０５に対応するコリメーティングレンズの高さは、同様の量だけ増大され得る。しかし、コリメーティングレンズと導波管との間の空間は、高さの差を完全に相殺するには不十分な場合がある。
【0073】
図９Ｂは、この平面性ばらつきを減少させるための方法の例を示す。図９Ｂに示されるように、材料９４０が、表示デバイスの上面上に配置され得る。例えば、材料９４０は、平坦な底面および／または平坦な上面を有することができ、かつ、スライドガラス、金属板、または別の適切な材料であってよい。材料９４０は、広い温度範囲にわたって安定している、石英などの不活性物質であってよい。これは、表示デバイスの上面が損傷するのを防止し得る。第１の例では、材料９４０は、ダイ９０５、９１０、および９１５とバックプレーン９２０との間にＩ／Ｏバンプ９２５を形成するために使用される可融材料のリフロー中に表示デバイスの上面上に配置され得る。例えば、可融材料は、ハンダ、またはＢｉ合金などの別の金属であってよい。この例では、表示デバイスの上面に印加される唯一の圧力は、材料９４０の重量である。さらなる圧力は印加されない。
【0074】
リフロー中、表示デバイスは、ダイ９０５、９１０、および９１５とバックプレーン９２０との間の可融相互接続部を液体に変化させる、ほぼ２５０℃までの温度を有するオーブンに通され得る。オーブンの温度は、バックプレーン９２０とセンサ集合チップとの間にＩ／Ｏバンプ９５０を形成するために使用される可融材料よりも高い融点を有し得る、ダイ９０５、９１０、および９１５とバックプレーン９２０との間にＩ／Ｏバンプ９２５を形成するために使用される可融材料の融点に設定され得る。材料９４０の重量は、ダイ９０５、９１０、および９１５をバックプレーン９２０上に過剰圧潰（ｏｖｅｒ－ｃｏｌｌａｐｓｅ）させることなしに重力および表面張力により材料９４０がダイ９０５、９１０、および９１５の共平面性を向上させるように選択され得る。さらに、ダイ９０５、９１０、および９１５の過剰圧潰を防止するために、スペーサ９４５が、ダイ９０５、９１０、および９１５に隣接して追加され得る。材料９４０の底面は、事実上基準面になり、平面性におけるばらつきは、可融材料によって吸収される。例えば、ダイ９０５、９１０、および９１５におけるいかなる傾斜も、減少させる、または排除することができ、材料９４０の底面は、各ダイ９０５、９１０、および９１５の上面がｚ方向においてほぼ同じ高さになるように、ダイ９０５、９１０、および９１５の上面に押し付けられ得る。表示デバイスが室温まで冷却されると、ダイ９０５、９１０、および９１５は、Ｉ／Ｏバンプ９２５を介してバックプレーン９２０に取り付けられ得る。
【0075】
いくつかの例では、材料９４０が上面上に配置される前に、表示デバイスの上面に保護フィルムが貼り付けられ得る。保護フィルムは、Ｓｉまたはポリアミドで作られ得る。例えば、保護フィルムは、電子グレードのＳｉフィルム接着剤、または所定の位置に押し付けられ得る熱可塑性材料であり得る。可融材料からの粒子は、加工中に保護フィルムに付着することができ、これらの粒子は、加工後に保護フィルムが除去されるときに除去される。したがって、粒子は、表示デバイスの上面に影響を及ぼさない。
【0076】
より一般的には、平面性ばらつきを減少させるために、材料９４０に印加される圧力と表示デバイスに加えられる熱との様々な組合せが使用され得る。上述の第１の例では、低圧と高温の組合せが使用され得る。第１の例では、低圧は、材料９４０の重量に相当し、高温は、ダイ９０５、９１０、および９１５とバックプレーン９２０との間の可融材料の融点に相当する。第２の例では、高圧と低温の組合せが使用され得る。第２の例では、高温は、室温におけるダイ９０５、９１０、および９１５とバックプレーン９２０との間の可融材料の降伏強さに相当し、低温は、室温に相当する。室温は、１５℃から２５℃の間の値を有し得る。室温は、圧力が印加されている間に表示デバイスに対してさらなる加熱または冷却が特に適用されないように、表示デバイスの周囲温度として定められ得る。表示デバイスは、室温が使用される場合、オーブンには通されないことがある。高圧は、材料９４０に下方向の力を印加することによって得られ得る。圧力と温度の任意の適切な組合せが使用され得る。他の例では、圧力は、上記の低圧と高圧との間であり得、温度は、上記の低温と高温との間であり得る。第３の例では、可融材料を軟化させるが可融材料を液体に変化させないダイ９０５、９１０、および９１５とバックプレーン９２０との間の可融材料の融点よりも低い温度まで表示デバイスが加熱されている間に、材料９４０に下方向の力が印加され得る。この場合もやはり、平面性におけるばらつきは、可融材料によって吸収される。
【0077】
上述の例では、表示デバイスの上面の平面性ばらつきを減少させるために、圧力と温度の単一の組合せが使用され得る。他の例では、平面性ばらつきを減少させるために、圧力と温度の複数の組合せが使用され得る。第４の例では、２段階の手法を使用することができ、この手法では、第１の組合せが、平面性ばらつきの大部分を減少させるために、リフロー中に使用され、続いて、第２の組合せが、アンダフィリングなどのさらなる加工中またはその後に引き起こされ得る任意の残りの平面性ばらつきを減少させかつ／または排除するために使用される。第１の組合せは、低圧および高温を使用してよく、第２の組合せは、高圧および低温を使用してよい。
【0078】
いくつかの実施形態では、ダイ９０５、９１０、および９１５とバックプレーン９２０との間の間隙は、可融材料のリフロー後にポリマー材料でアンダフィルされ得る。ポリマー材料は、表示デバイスの側面上に配置されてよく、かつ、毛管作用により間隙に流入し得る。あるいは、ポリマー材料は、可融材料のリフロー前に適用されてもよい。この例では、ポリマー材料は、液体状態で適用され、かつ、ダイ９０５、９１０、および９１５が降着する予定のバックプレーン９２０上の位置に分注される。次いで、ポリマー材料は、可融材料のリフロー中に凝固する。可融材料の冷却は、ポリマーと可融材料との架橋結合が５０％完了するように計画され得る。
【0079】
さらに、いくつかの実施形態では、コリメーティングレンズのための基準面を提供するために、少なくとも１つのスペーサ９４５が使用され得る。少なくとも１つのスペーサ９４５は、ダイ９０５、９１０、および９１５に類似した厚さを有する構造であってよいが、少なくとも１つのスペーサ９４５は、光を放出し得ない。図９Ｂに示された例では、スペーサ９４５が、ダイ９０５の左側に、またはダイ９１５の右側に位置決めされ得る。他の例では、ダイ９０５、９１０、および９１５のそれぞれに対して、スペーサが設けられ得る。少なくとも１つのスペーサ９４５は、コリメーティングレンズが配置中に降着すべき場所を示す。少なくとも１つのスペーサ９４５は、シリコンまたは別の適切な材料で作られ得る。
【0080】
さらに、いくつかの実施形態では、材料９４０の底面は、下流のプロセスによって生じる、予想される漸進的な平面性ばらつきを補完しかつ相殺する形状を有し得る。下流のプロセスには、リフロー温度から室温への冷却、アンダフィリング、およびＰＣ板への表示デバイスの取付けなどの、リフロー中の可融材料の溶融後に起こる任意の加工が含まれ得る。下流のプロセスによって引き起こされる平面性ばらつきは、一様な反りまたは湾曲として見られる場合があり、したがって、系統的かつ再現可能であり得る。例えば、リフロー温度からの冷却中に引き起こされる反りまたは湾曲は、ディスプレイパッケージ内の材料間の熱膨張係数（ＣＴＥ）の不整合によってもたらされ、そのような反りまたは湾曲は、所与のパッケージ構造および寸法についても同じである。同様に、アンダフィリングによって引き起こされる反りまたは湾曲は、アンダフィル材料の収縮によってもたらされ、凹状であり、かつ、所与のパッケージ構造および寸法についても同じである。
【0081】
下流のプロセスによって引き起こされる反りまたは湾曲に対処する１つの方法は、意図的に成形される、平坦ではない材料９４０を用いて、リフローステップ中に意図的な反対の湾曲を作り出すことである。例えば、下流のプロセスが「ｘ」の正味凹状反り／湾曲を引き起こすことが知られている場合、材料９４０の底面は、リフロー中に規模「ｘ」の湾曲を持つわずかに凸形状を（平坦な形状の代わりに）付与するように設計されてよく、その結果、下流のプロセス後に正の「ｘ」湾曲と負の「ｘ」湾曲の重ね合わせが相殺されて、加工の終わりに表示デバイスの平坦な上面を残す。例えば、材料９４０の底面は、所定の曲率半径を持つ凹形状または凸形状を有し得る。あるいはまたはさらに、材料９４０の底面は、下流のプロセスによって生じることが予想される平面性ばらつきを相殺する、任意の形状を有し得る。
【0082】
図９Ｃは、減少した平面性ばらつきを有する表示デバイスの例を示す。図９Ｃに示されるように、ダイ９０５、９１０、および９１５の上面は、ほぼ共平面である。さらに、ダイ９０５、９１０、および９１５の上面は、バックプレーン９２０の上面に対してほぼ平行である。例えば、ダイ９０５、９１０、および９１５の上面によって画定される、表示デバイスの上面の全平面性ばらつきは、０．１μｍから１０μｍの間の値にまで減少され得る。上述のように、全平面性ばらつきは、ｚ方向に沿ったダイ９０５、９１０、および９１５の上面内の最高点とダイ９０５、９１０、および９１５の上面内の最低点との間の差として定義され得る。
【0083】
平面性ばらつきを減少させる方法は、様々な方法によって相互接続される表示デバイスに適用され得る。例えば、平面性ばらつきを減少させるための方法は、ダイ９０５、９１０、および９１５がバックプレーン９２０に結合され、次いで個別のＬＥＤがダイ９０５、９１０、および９１５に結合される、ボンディングプロセスに適用され得る。あるいは、平面性ばらつきを減少させるための方法は、個別のＬＥＤがダイ９０５、９１０、および９１５に結合され、次いでダイ９０５、９１０、および９１５がバックプレーン９２０に取り付けられる、ボンディングプロセスに適用され得る。いくつかの実施形態では、ダイ９０５、９１０、および９１５の平坦化は、バックプレーン９２０がセンサ集合チップに相互接続される前に行われ得る。他の実施形態では、バックプレーン９２０が、センサ集合チップに相互接続され、次いでダイ９０５、９１０、および９１５が、バックプレーン９２０に結合され、その後、ダイ９０５、９１０、および９１５の平坦化が行われ得る。より一般的には、ダイ９０５、９１０、および９１５を平坦化するステップ、ダイ９０５、９１０、および９１５をバックプレーン９２０に結合するステップ、個別のＬＥＤをダイ９０５、９１０、および９１５に結合するステップ、ならびにバックプレーン９２０をセンサ集合チップに相互接続するステップは、様々な順序で行われ得る。
【0084】
本開示の実施形態に関する上記の説明は、例示の目的のために提示されたものであり、包括的であること、または本開示を開示された正確な形態に限定するようには意図されていない。当業者は、上記開示を踏まえると多くの修正および変形が可能であることを理解することができる。
【0085】
この記述のうちのいくつかの部分は、情報に対するオペレーションのアルゴリズムおよび記号的表現の観点から本開示の実施形態を説明する。これらのアルゴリズムに関する記述および表現は、データ処理業における技能者がその仕事の内容を他の当業者に効率的に伝えるために一般に使用されるものである。これらのオペレーションは、機能的に、コンピュータ的に、または論理的に説明されるが、コンピュータプログラムまたは同等の電気回路、マイクロコード、などによって実施されるものと理解される。さらに、一般性を失わず、これらのオペレーションの構成をモジュールとして言及することが時には好都合であることも証明された。説明されたオペレーションおよびそれらの関連するモジュールは、ソフトウェア、ファームウェア、および／またはハードウェアにおいて具現化され得る。
【0086】
説明されたステップ、オペレーション、またはプロセスは、１つまたは複数のハードウェアもしくはソフトウェアモジュールにより、単独でまたは他のデバイスとの組合せで実行または実施され得る。いくつかの実施形態では、ソフトウェアモジュールは、説明されたステップ、オペレーション、もしくはプロセスのいずれかまたは全てを実行するためのコンピュータプロセッサによって実行され得るコンピュータプログラムコードを含むコンピュータ可読媒体を備えたコンピュータプログラム製品を用いて実装される。
【0087】
本開示の実施形態はまた、説明されたオペレーションを実行するための装置に関し得る。装置は、必要とされる目的のために特別に構成されてよく、かつ／または、装置は、コンピュータに格納されたコンピュータプログラムによって選択的に作動または再構成される汎用コンピューティングデバイスを含み得る。そのようなコンピュータプログラムは、一時的でない有形のコンピュータ可読記憶媒体、またはコンピュータシステムバスに結合され得る電子命令を記憶するのに適した任意のタイプの媒体に記憶され得る。さらに、本明細書において言及されるいかなるコンピューティングシステムも、単一のプロセッサを含み得るか、または、強化された計算能力のための複数プロセッサ設計を用いるアーキテクチャであり得る。
【0088】
本開示の実施形態はまた、本明細書において説明されたコンピューティングプロセスによって作り出される製品に関し得る。そのような製品は、コンピューティングプロセスからもたらされる情報を含む場合があり、その情報は、一時的でない有形のコンピュータ可読媒体に記憶され、かつ、本明細書において説明されるコンピュータプログラム製品または他のデータ組合せの任意の実施形態を含み得る。
【0089】
本明細書において使用される文言は、読みやすさおよび教授的目的のために主に選択されており、また、発明の主題を正確に記述するまたは制限するために選択されていない場合がある。したがって、本開示の範囲はこの詳細な説明によって限定されるのではなく、むしろそれに基づく適用に由来する任意の請求項によって限定されることが、意図されている。したがって、実施形態の開示は、以下の特許請求の範囲において具体的に述べられる本開示の範囲の説明に役立つものであるが限定するものではないことが、意図されている。
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図3】
【図4A】
【図4B】
【図5A】
【図5B】
【図6】
【図7A】
【図7B】
【図7C】
【図7D】
【図8】
【図9A】
【図9B】
【図9C】
【国際調査報告】