(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-09-20
(54)【発明の名称】電流感知及び電流制限のための方法及び装置
(51)【国際特許分類】
G05F 1/56 20060101AFI20220912BHJP
【FI】
G05F1/56 320C
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2022503775
(86)(22)【出願日】2020-07-20
(85)【翻訳文提出日】2022-03-18
(86)【国際出願番号】 US2020042717
(87)【国際公開番号】W WO2021016153
(87)【国際公開日】2021-01-28
(32)【優先日】2019-07-19
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【代理人】
【識別番号】230129078
【氏名又は名称】佐藤 仁
(71)【出願人】
【識別番号】390020248
【氏名又は名称】日本テキサス・インスツルメンツ合同会社
(72)【発明者】
【氏名】ロイ アラン ヘースティングズ
【テーマコード(参考)】
5H430
【Fターム(参考)】
5H430BB01
5H430BB09
5H430BB12
5H430CC05
5H430EE04
5H430FF07
5H430FF13
5H430HH03
5H430LA07
(57)【要約】
電流感知及び電流制限のための方法、装置、システム、及び製品が開示される。或る例示の装置が、出力端子(108)と中間ノード(201)との間に結合される第1のメイントランジスタゲート端子(306)を含む第1のメイントランジスタ(302)と、中間ノード(201)と接地端子との間に結合される第2のメイントランジスタゲート端子(318)を含む第2のメイントランジスタ(312)と、第1のメイントランジスタゲート端子(306)に結合される第1の増幅器出力(362)を含む第1の増幅器(350)と、第2のメイントランジスタゲート端子(318)に結合される第2の増幅器出力(364)を含む第2の増幅器(310)と、中間ノード(201)に結合される第3の増幅器反転入力、感知トランジスタ(314)に結合される第3の増幅器非反転入力、及び、第3のトランジスタ(332)の第3のゲート端子(338)に結合される第3の増幅器出力を含む第3の増幅器(330)とを含む。
【特許請求の範囲】
【請求項1】
装置であって、
出力端子と中間ノードとの間に結合される第1のメイントランジスタゲート端子を含む第1のメイントランジスタと、
前記中間ノードと接地端子との間に結合される第2のメイントランジスタゲート端子を含む第2のメイントランジスタと、
前記第1のメイントランジスタゲート端子に結合される第1の増幅器出力を含む第1の増幅器と、
前記第2のメイントランジスタゲート端子に結合される第2の増幅器出力を含む第2の増幅器と、
前記中間ノードに結合される第3の増幅器反転入力と、感知トランジスタに結合される第3の増幅器非反転入力と、第3のトランジスタの第3のゲート端子に結合される第3の増幅器出力とを含む第3の増幅器と、
を含む、装置。
【請求項2】
請求項1に記載の装置であって、前記第1のメイントランジスタ、前記第2のメイントランジスタ、及び前記感知トランジスタが、Nチャネル金属酸化物半導体電界効果トランジスタであり、前記第3のトランジスタがPチャネル金属酸化物半導体電界効果トランジスタである、装置。
【請求項3】
請求項1に記載の装置であって、さらに、第1の増幅器反転入力において、前記第1の増幅器に結合される第4のトランジスタを含む、装置。
【請求項4】
請求項3に記載の装置であって、前記第1のメイントランジスタが、前記出力端子を介して給電機器ポートに結合される、装置。
【請求項5】
請求項1に記載の装置であって、前記第2のメイントランジスタが前記第1のメイントランジスタとカスコード接続される、装置。
【請求項6】
請求項1に記載の装置であって、前記感知トランジスタが、前記第3のトランジスタと前記接地端子との間に結合され、前記第2のメイントランジスタゲート端子に結合される感知トランジスタゲート端子をさらに含む、装置。
【請求項7】
装置であって、
カスコード接続される回路であって、出力端子と、第1のメイントランジスタと、第2のメイントランジスタゲート端子を含む第2のメイントランジスタとを含み、前記第1のメイントランジスタが、前記出力端子上の電圧を、前記第2のメイントランジスタから隔離するためのものである、前記カスコード接続される回路と、
前記第1のメイントランジスタを介して前記出力端子へ導通する電流を制御するための第1の増幅器と、
前記出力端子上の前記電流を決定するために、前記第2のメイントランジスタゲート端子に結合される感知トランジスタと、
前記第2のメイントランジスタの電圧及び感知トランジスタの電圧を、前記感知トランジスタの動作に対応する値にレギュレートするための第2の増幅器と、
を含み、
前記感知トランジスタの前記動作が、レギュレートされた電圧によって最適化される、
装置。
【請求項8】
請求項7に記載の装置であって、前記第1の増幅器が、前記第1のメイントランジスタを介して導通する前記電流を制御するために、第1のメイントランジスタゲート端子に結合される、装置。
【請求項9】
請求項7に記載の装置であって、さらに感知増幅器を含み、前記感知増幅器が、第2のメイントランジスタドレイン端子に結合される感知増幅器反転入力と、感知トランジスタドレイン端子に結合される感知増幅器非反転入力と、第3のトランジスタのゲート端子に結合される感知増幅器出力とを含む、装置。
【請求項10】
請求項9に記載の装置であって、前記感知増幅器が、前記感知トランジスタの電圧を、前記第2のメイントランジスタの電圧と一致させる、装置。
【請求項11】
請求項7に記載の装置であって、さらに、前記感知トランジスタの前記電圧を表す電圧を生成するための抵抗器を含み、前記抵抗器によって生成される前記電圧が、前記第1の増幅器に提供される、装置。
【請求項12】
請求項11に記載の装置であって、前記抵抗器によって生成される前記電圧が、電流制限電圧と比較され、前記第1の増幅器が、前記比較に基づいて、前記第1のメイントランジスタを介して導通する前記電流を制御する、装置。
【請求項13】
請求項7に記載の装置であって、前記出力端子が、ポートを介してイーサネットケーブルに結合されるように構成され、前記ポートが、前記イーサネットケーブルに電力を提供する、装置。
【請求項14】
請求項13に記載の装置であって、前記ポートが前記イーサネットケーブルに提供する前記電力を、前記第1のメイントランジスタと連携して動作する前記第1の増幅器が制御する、装置。
【請求項15】
システムであって、
給電機器(PSE)回路、
を含み、
前記給電機器(PSE)回路が、
入力端子と、
出力端子と、
前記入力端子と電流制限端子との間に結合される電流制限回路であって、前記電流制限端子を介して導通する電流を感知するための第1のトランジスタと、前記電流制限端子を介して導通する前記電流が閾値を満たすことを前記第1のトランジスタが感知するとき、前記電流制限端子を介して導通する前記電流を制限するための第2のトランジスタとを含む、前記電流制限回路と、
前記電流制限端子を介して導通する前記電流を前記出力端子に注入するために、前記電流制限端子と前記出力端子との間に結合されるPSEポートと,
パワーデバイス回路であって、前記PSEポートによって提供される前記注入される電流を受け取るために前記出力端子に結合される、前記パワーデバイス回路と、
を含む、
システム。
【請求項16】
請求項15に記載のシステムであって、前記電流制限回路が、前記第1のトランジスタ及び前記第2のトランジスタの無い電流制限回路と比べて正確な電流感知能力を含む、システム。
【請求項17】
請求項15に記載のシステムであって、前記第1のトランジスタが、前記電流制限端子の前記電流によって受け取られる熱を放散するために、前記第2のトランジスタより大きい面積寸法を含む、システム。
【請求項18】
請求項17に記載のシステムであって、前記第1及び第2のトランジスタの無い電流制限回路と比べて低い入力電流を電流感知増幅器に提供するため、前記第2のトランジスタが、前記第1のトランジスタと比べて少ない熱を放散する、システム。
【請求項19】
請求項15に記載のシステムであって、前記出力端子が、前記パワーデバイス回路に電力及びデータを提供するため、及び、前記電流制限端子を介して導通する前記電流が前記閾値を満たすときに前記パワーデバイス回路への前記電力を制限するためのイーサネットケーブルである、システム。
【請求項20】
請求項15に記載のシステムであって、前記パワーデバイス回路或いは前記電流制限回路が損傷を受ける前に、前記パワーデバイス回路又は前記電流制限回路が導通するべき電流の値を、前記閾値が決定する、システム。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、一般に、電流に関し、特に、電流感知及び制限に関する。
【背景技術】
【0002】
電流感知は、電流を測定するために用いられる技法である。測定される電流は、ピコアンペアから数万アンペアの範囲まで及ぶ。電流測定範囲を決定するために電流感知を実装するいくつかの方法がある。電流感知方法の選択は、電流の大きさ、測定される電流の精度、帯域幅、電流を導通する構成要素の堅牢性、電流の絶縁を考慮すべき場合の電流感知方法を実装する回路のコスト、又は回路のサイズなどの、回路の電流要件に依存する。電流値が、電流を感知する間に生成され得、計器によって直接表示され得、又は、監視又は制御システムによって用いるためにアナログ形式からデジタル形式に変換され得る。
【図面の簡単な説明】
【0003】
【
図1】給電機器(PSE)がイーサネット接続を介してパワーデバイス(PD)に電力を提供するシステムのブロック図である。
【0004】
【
図2】
図1の電流制限回路の実装の付加的な詳細を示す概略図である。
【0005】
【
図3】カスコード接続されたトランジスタを含む、
図1の電流制限回路の或る開示される実装の付加的な詳細を示す概略図である。
【0006】
【
図4】
図3の例示の電流制限器の電流及び電圧信号を図示する信号プロットである。
【0007】
図面は一定の縮尺ではない。概して、同じ参照数字は、図面及び添付の明細書全体を通して、同じ又は同様の部分を指すために用いられる。本願において用いられるように、任意の部分(例えば、層、膜、エリア、領域、又はプレート)が任意の様式で別の部分上に在る(例えば、別の部分上に置かれ、位置し、配置され、又は形成される等)と述べることは、参照された部分が他方の部分と接していること、或いは、参照された部分が他方の部分の上方に、それらの間に位置する一つ又は複数の介在部分を備えて在ることを示す。任意の部分が他の部分と接すると述べることは、その2つの部分の間に介在部分が無いことを意味する。図面は、明確な線や境界を用いて層及び領域を示しているが、これらの線及び/又は境界の幾つか又は全てが理想化されている場合がある。実際は、境界及び/又は線は、観察可能なものでなく、混合され得、及び/又は、不規則であり得る。
【発明を実施するための形態】
【0008】
接続の言及(例えば、取り付けられる、結合される、接続される、及び接合される)は、広く解釈されるべきであり、特に記載がない限り、一群の要素間に介在部材を含み得、要素間の相対的移動を含み得る。このように、接続の言及は、2つの要素が直接に接続されること及び互いに固定された関係にあることを必ずしも意味しない。
【0009】
本願において、電流を感知及び制限するための方法が開示される。多くの応用例が、パワー金属酸化物半導体電界効果トランジスタ(MOSFET)を流れる電流を感知することを必要とする。パワーオーバーイーサネット(PoE)などの応用例は、給電機器(PSE)を介する電流を、そのPSE内の電流感知方法を用いることによって感知すること必要とする。
【0010】
PoEは、ネットワークケーブルが、電気通信システムにおける電話機、セキュリティシステムにおけるデジタルカメラ、ワイヤレスアダプタ等などのエンドノードにデータ及び電力を搬送することを可能にする規格である。
【0011】
PSEは、イーサネットケーブル上に電力を提供し、電流がPSEがシステム内のそのデバイスに提供するために過負荷となる前に、電力供給されるデバイスがどれ程の電流を用い得るかを判定するデバイスである。PSEは、デバイスが引き出す電流の量を測定し、そのデバイスが全能力にあるとき又は全能力を上回るときに電流を制限する、電流感知及び電流制限設計を含む。本願で開示される例には、PoE応用例などの高電圧応用例のためのそのような設計が含まれる。
【0012】
いくつかの電流感知設計の例において、感知MOSFET(感知FET)が、メインMOSFET(メインFET)を介して導通する電流を「感知」(例えば、識別、特定等)するために用いられる。本願で用いられるように、感知FETは、メインFETと同じタイプのものであるが、感知FETの幅/長さ(W/L)比は一層小さく、そのため、無視し得る電流のみが感知FETを流れる。W/L比とは、MOSFETを介する電流の流れを決定するMOSFETチャネルの物理的幅対物理的長さの比である。例えば、或るMOSFETにおいて、チャネルは、飽和領域(例えば、ドレイン電流が、ドレイン-ソース電圧とはほぼ独立した領域)にあるとき、導体として作用する。また、チャネルは、線形領域(例えば、ドレイン-ソース電圧が小さく、それゆえ、ドレイン-ソース電圧とドレイン-ソース電流との関係がおおよそ線形となる領域)にあるとき、導体として作用する。線形領域では、チャネルのサイズ(例えば、幅及び長さ)は、チャネルの抵抗を決定し、それゆえ、特定の電圧がドレイン端子に印加されるときのドレイン電流の量を制御する。飽和領域では、ピンチオフ領域が、チャネルのドレイン端部にできる。ドレイン-ソース電圧の更なる増加がある場合、電圧がピンチオフ領域にわたって現れ、チャネルに影響を及ぼさず(例えば、チャネルは依然としてピンチオフのままである)、ドレイン電流は固定される(例えば、飽和する)。本願で開示される例は、PSEによってエンドノード(例えば、受電デバイス、PD)にソースされる電流を感知するために、メインFETと長さは同じであるが幅は異なる感知FETを含む。
【0013】
いくつかの電流制限設計の例において、第1の増幅器が、電圧(例えば、PDなどのエンドノードの電流を表す電圧)のアナログ値を、予め定義された電流制限電圧と比較するために用いられる。第2の増幅器が、感知FETを介するドレイン電流を調節するために用いられ、そのため、メインFETと感知FETとのドレイン-ソース電圧は等しく、それゆえ、感知FETを介して導通する電流は、メインFETを介して導通する電流の複製である(例えば、電流ミラーと同様である)。典型的に、第2の増幅器は、各MOSFETのためのドレイン電圧において、閾値のわずか百分率の差(例えば、許容可能に小さい差)であることを保証するために、低入力オフセット電圧(例えば、閉フィードバックループにおいて動作するための、増幅器の入力間の電圧差)を必要とする。
【0014】
本願で開示される例は、エンドノードの電流を感知するために用いられる内部回路要素から、PoE応用例の高電圧を隔離するための、カスコード接続されるパワーMOSFETを利用する。パワーMOSFETをカスコード接続することとは、2つ又はそれ以上のMOSFETを直列にスタックすることである。上側パワーメインFET(例えば、カスコード)が、外部負荷に結合され、下側パワーメインFET(例えば、カスコード接続トランジスタ)と比べて、外部負荷出力電圧の一層大きな部分を受け取るように配される。下側パワーメインFETは、上側パワーメインFETに結合され、2つのメインFETを流れる電流を制御するように配される。本願で開示される例において、上側パワーメインFETは、高電圧(例えば40ボルト、50ボルト、60ボルト、70ボルト等)に対して設計され、それゆえ、電流制限の間、実質的に全ての熱を放散する。このようにして、下側パワーメインFETは一層少ない電圧を備え、これにより、下側パワーメインFETにおいて生成される熱が低減され、それゆえ、電流感知の精度が改善される。
【0015】
図1は、受電デバイス(PD)に電力及びデータを提供するための例示のPoE環境100のブロック図である。PoEスイッチが、
図2及び
図3に図示されるような、PDに提供される電流を監視及び制御する内部回路要素を含む。例示のPoE環境100は、例示のイーサネットケーブル112により通信するための、例示の給電機器(PSE)102及び例示のPD114を含む。例示のPSE102は、例示の電流制限器106及び例示のPSEポート110を含み、例示のPDは、例示のPDポート116、例示のコントローラ118、及び例示のDC-DCコンバータ120を含む。
【0016】
図1は、例示のPD114を検出して、例示のPD114に提供するために利用可能な又は必要とされる電力の量をネゴシエートするための例示のPSE102を含む。例えば、PSE102は、ネットワークデータ及び電力を、イーサネットケーブル112を介してPD114に提供する。例示のPSE102は、DC電力供給、DC-DCコンバータ等から例示の入力端子104を介して電力を受け取る。例示のPSE102は、概して、有線イーサネットローカルエリアネットワーク(LAN)に用いられ、各PD114の動作に必要な電流が、電源コードによってではなく、データケーブルによって搬送されることを可能にし、これにより、ネットワークを設置するために用いられる配線の数が最小化される。また、PoE受電デバイスにおいて用いられる電圧が非常に低いので、PoE受電デバイスを設置するための有資格の電気工や、PoE受電デバイスを検査するためのコード点検者等を必要としないという理由で、PSE102を利用することができる。
【0017】
図1において、例示のPSE102は、印加可能な電流を、例示のイーサネットケーブル112を介して例示のPD114に提供するための、例示の電流制限器106を含む。例示の電流制限器106は、電流制限端子出力108を介して例示のPSEポート110に結合される。例示の電流制限器106は、例示のPSEポート110を介して例示のPD114に提供される電流をレギュレートする。例示の電流制限器106は、
図3に関連して更に詳細に後述される。
【0018】
図1は、例示のイーサネットケーブル112を介して電圧を分配するための例示のPSEポート110を含む。いくつかの例において、PSEポート110は、2つのセンタータップ変圧器を含み、入力端子104は、一つの変圧器のセンタータップに結合される正のリードと、電流制限器に結合され、電流制限端子出力108を介して別の変圧器のセンタータップにさらに結合される負のリードとを含む。変圧器とは、一つの回路から別の回路へ、コア及び2つのコイル巻線を介して電気エネルギーを伝送する電気デバイスである。センタータップ変圧器とは、コモンモード電圧(例えば、巻線の2つの端部における電圧の平均)を抽出するために、その変圧器の巻線の一つの中ほどの地点につくられるコンタクトである。例示のPSEポート110は、イーサネットケーブル112を介するデータ及び電力の送信のためにIEEE802.3によって必要とされる、標準的なイーサネット絶縁変圧器であり得る。
【0019】
図1は、例示のPSE102から例示のPD114に電力及びデータを送信するための例示のイーサネットケーブル112を含む。いくつかの例において、イーサネットケーブル112は、ギガビットイーサネット(例えば、カテゴリー5ケーブルを必要とする、1000BASE-T)であり、これは4つのツイストペア、すなわち、メインの受信ペア、メインの送信ペア、予備の受信ペア、及び予備の送信ペアを含む。例示のPSEポート110は、メインの受信ペアとメインの送信ペアとのいずれか一方の端部に、或いは、予備の受信ペアと予備の送信ペアとの一方の端部に結合され得る。2つのペアのPSE解決策(例えば、PSE102)が、メインのペア或いは予備のペアのいずれかに給電することを選択し得る。例示のPD114は、メインのペア或いは予備のペアのいずれか上で電力を受け取り、2つのブリッジ整流器を挿入することによってこれを行う。2つのブリッジ整流器の一方は、メインのペアのセンタータップに結合され、他方は予備のペアのセンタータップに結合される。この例において、ブリッジ整流器は例示のコントローラ118に結合する。このように、任意のPDが、メインのペアから或いは予備のペアから電力を受け取る。例えば、メインの受信ペアが、PSEポート110における変圧器のうちの一つの上側タップ及び下側タップに結合され、メインの送信ペアが、PSEポート110における別の変圧器の上側タップ及び下側タップに結合される。いくつかの例において、イーサネットケーブル112の全ての4つのペアが、PSEポート110及びPDポート116に結合され得る。例えば、4ペアのPoE実装において、PSE102は、一つのポート(例えば、PSEポート110)からメインのペア上に、及び、第2のポート(例えば、PSEポート110)から予備のペア上に電力を注入する。この例では、PD114は同じままであり、ブリッジ整流器は、ペアの両方のセットからの電力を、例示のコントローラ118へのPD電力経路内に向ける。
【0020】
例示のイーサネットケーブル112は、ペアのうちの2つ又は4つ全てにおいて、映像及び電流などの信号を搬送するために用いられ得る。例示のイーサネットケーブル112は、例示のPD114への電力が、いつ除去される、制限される、又は供給されるべきかを判定するための通信において例示のPSE102及び例示のPD114をアシストする。
【0021】
図1は、例示のPSE102を介して提供される電力を、受け取り、利用するための例示のPD114を含む。例示のPD114は、電話システムの電話機、セキュリティカメラ、ネットワークスイッチ等であり得る。例示のPD114は、例示のPSE102から例示のイーサネットケーブル112を介してデータ等を通信し、送信し、及び受け取っている。いくつかの例において、PD114はPSE102から連続的に電流を引き出し、一方で、PSE102は、どれ程の電流が引き出されているかを監視する。例示のPSE102又はPD114が電流を引き出し過ぎている(例えば、PD製造業者によって設定された最大電流要件を超えている、又は、PSE102が供給し得る電流の量を超えている)場合、例示の電流制限器106は、例示のPD114が引き出している電流を低減するために電流制限技法を適用する。例えば、PSE102とPD114との間で接続が成されると、PSE102及びPD114は、いわゆる「分類」プロセスの間、PD114がどれ程の電力を引き出すことを許可されるかをネゴシエートする。このプロセスが完了した後、PSE102は、このネゴシエーションに基づいて、PSE102が提供する電流を最大まで制限する。
図3において開示される例が、例示のPD114の電流感知及び電流制限を促進する。
【0022】
図1において、例示のPD114は、例示のイーサネットケーブル112から電力を受け取り、例示のコントローラ118に電力を送信するための例示のPDポート116を含む。例えば、PDポート116は、4つのセンタータップ変圧器を含み、センタータップはダイオードブリッジ整流器に結合される。ダイオードブリッジとは、PoE環境100が、AC電力ではなくDC電力を送信することを保証する、PD114を極性に対して依存させないための、ブリッジ回路構成における4つ又はそれ以上のダイオードの配置である。例えば、メインの送信ペアが正であり、メインの受信ペアが負である場合、ダイオードブリッジ整流器は、例示のPD114が依然として電力を抽出し得ることを保証する。また、メインの送信ペアが負であり、メインの受信ペアが正である場合、ダイオードブリッジ整流器は、例示のPD114が依然として電力を抽出し得ることを保証する。例示のPDポート116は、ダイオードブリッジ整流器を介するイーサネットケーブル112からの電流の定常の流れを維持し、これにより、PSE102は、PD114が引き出している電流の量を正確に感知することが可能となる。
【0023】
図1において、例示のPD114は、検出、分類、及び過電流保護をサポートするための例示のコントローラ118を含む。例えば、PD114がPoE環境100において実装される場合、或る特定の値の抵抗器が、2つのブリッジ整流器の裏側に結合される。そうすると、例示のPSE102は、例示のイーサネットケーブル112をプローブして、検出シグネチャである抵抗を判定する。いくつかの例において、非PoEイーサネットは、この検出シグネチャを適用することができず、例示のPSE102は非PoEイーサネットに電力を提供しない。いくつかの例において、PSE102は、検出シグネチャを識別し、電圧の或るパターンをイーサネットケーブル112に印加し、例示のPD114は、これらの電圧に応答して負荷電流を印加する。これは分類プロセスと考えられる。例えば、分類は、PSE102及びPD114間のネゴシエーションであり、これは、PD114が引き出し得る電流の量のネゴシエーションである。また、このプロセスが完了すると、例示のPSE102は充分な電圧を例示のイーサネットケーブル112に印加し、例示のPD114は、例示のコントローラ118を介してこの電圧を用いる(例えば、取り込む、引き出す、吸収する)。例示のコントローラ118は、印加される電圧の静電容量に起因して、突入電流制限を提供する。また、突入が完了すると、例示のPD114の電流は、電流制限より下に降下する。
【0024】
図1において、例示のPD114は、例示のPDポート116の出力を、エンドデバイスのための望ましい電圧にさらに変換するための例示のDC-DCコンバータ120を含む。例えば、エンドデバイスとは、PSE102によって提供される電圧とは異なる量の電圧を必要とする電話機又はセキュリティカメラであり得る。例示のDC-DCコンバータ120は、電圧をダウンコンバートし得る。例えば、PD114が例示のPSE102から、定常の48ボルトを受け取る場合、DC-DCコンバータ120は、この48ボルトを、電話機によって必要とされ得る5ボルトまで低減する。例示のDC-DCコンバータ120は、変換された電圧を、DC-DC出力122を介してエンドデバイスに出力する。
図2は、感知FETを用いた、集積されたパストランジスタの高電圧MOSFET及び低電圧MOSFETの無い電流感知及び制限の概略図を示す。この電流感知及び制限の概略図は、例示のPD114と例示のPSEポート110とを含み、これらは、概略図の高電圧MOSFET及び低電圧MOSFETの無い電流感知及び制限に、PD114によって引き出される電流を感知することを可能にさせるためのものである。
図2において、パスFET202及び感知FET204はNチャネル金属酸化物半導体電界効果トランジスタ(MOSFET)である。パスFET202は、中間ノード201において例示のPSEポート110に結合される第1のドレイン端子206と、第2の増幅器248の出力に結合される第1のゲート端子208と、第1のソース端子210とを含む。感知FET204は、第2のドレイン端子212と、ノード218において第1のゲート端子208に結合される第2のゲート端子214と、第2のソース端子216とを含む。
【0025】
図2において、パスFET202は、ドレイン-ソース抵抗のための、例えば、最大60ミリオームであり得るローサイド駆動電力FETであり、PD114に提供される電流を制御する。ゲート208-ソース210電圧から閾値電圧を減じたものが、ドレイン端子206-ソース端子210電圧より小さく、電流が、第1のドレイン端子206を介して第1のソース端子210に自由に導通するとき、パスFET202は、線形動作モードに入る。第1のゲート端子208から第1のソース端子210にわたる電圧が閾値電圧より小さいとき、パスFET202は、遮断動作モードに入る。遮断動作モードにおいて、電流は、第1のドレイン端子206を介する第1のソース端子210への導通を止める。
【0026】
図2において、感知FET204は、パスFET202と同じタイプのローサイド駆動電力FETであるが、そのW/L比は一層小さく、そのため、無視し得る電流のみが感知FET204を導通する。或る典型的なW/L比は1(W/L)
P=10,000(W/L)
Sである。感知FET204は、第3のノード240においてサーボ増幅器220に結合される第2のドレイン端子212と、第2のノード218において第1のゲート端子208に結合される第2のゲート端子214と、第2のソース端子216とを含む。ゲート214-ソース216電圧から閾値電圧を減じたものが、ドレイン212-ソース216電圧より小さく、電流が、第2のドレイン端子212を介して第2のソース端子216に自由に導通するとき、感知FET204は線形動作モードに入る。第2のゲート端子214から第2のソース端子216にわたる電圧が閾値電圧より小さいとき、感知FET204は、遮断動作モードに入る。遮断動作モードにおいて、電流は、第2のドレイン端子212を介する第2のソース端子216への導通を止める。
【0027】
図2において、高電圧MOSFET及び低電圧MOSFETの無い電流感知及び制限の概略図は、サーボ増幅器220を含み、サーボ増幅器220は、中間ノード201及びノード240上の電圧が実質的に等しくなるまで、MOSFET M1 224を介して感知FET204に導通するドレイン電流を調節するためのものである。サーボ増幅器220は、中間ノード201に結合される第1の反転入力と、第3のノード240に結合される第1の非反転入力と、第4のノード222において第3のゲート端子230に結合される第1の出力とを含む。サーボ増幅器220が、第1の反転入力と第1の非反転入力との差を比較し、この差に基づいて第1の出力を生成する。感知FET204のドレイン-ソース電圧がパスFET202のドレイン-ソース電圧より低い場合、サーボ増幅器220の出力電圧は低減し、M1を流れる電流を増加させて、ノード240上の電圧を増加させる。感知FET204のドレイン-ソース電圧がパスFET202のドレイン-ソース電圧より大きい場合、サーボ増幅器220出力電圧が増加し、M1 224を流れる電流を低減させて、ノード240上の電圧を、中間ノード201上のものと実質的に同じ電圧まで低減させる。
【0028】
図2において、高電圧MOSFET及び低電圧MOSFETの無い電流感知及び制限の概略図は、第3のゲート端子230に結合されるサーボ増幅器220の第1の出力に基づいて、感知FETの第2のドレイン端子212及び第2のソース端子216を介して導通する電流を調節するためのM1 224を含む。M1 224は、Pチャネル金属酸化物半導体電界効果トランジスタ(PチャネルMOSFET)であり、第3のソース端子228と、第3のゲート端子230と、第3のノード240において感知FET204の第2のドレイン端子212に結合される第3のドレイン端子232とを含む。PチャネルMOSFETであるM1 224は、第3のゲート端子230における電圧に第3のトランジスタ224の閾値電圧を足したものが、第3のソースノード228における電圧より小さいとき、第3のドレイン端子232を介して電流を搬送し始める。PチャネルMOSFETは、第3のゲート端子230における電圧に第3のトランジスタ224の閾値電圧を足したものが、第3のソースノード228における電圧より大きいとき、第3のドレイン端子232を介する電流の搬送を止める。
【0029】
図2において、高電圧MOSFET及び低電圧MOSFETの無い電流感知及び制限の概略図は、電流を抵抗器246に課して電圧を生成するためのM2 226を含む。M2 226は、M1 224との電流ミラーを形成するPチャネルMOSFETである。M2 226は、第4のソース端子234と、第5のノード242において第3のゲート端子230に結合される第4のゲート端子236と、第6のノード244において抵抗器246に結合される第4のドレイン端子238とを含む。M2 226は、サーボ増幅器220の第1の出力によって制御され、M1 224が飽和モードで動作しているとき、飽和モードで動作する。
【0030】
図2において、高電圧MOSFET及び低電圧MOSFETの無い電流感知及び制限の概略図は、第4のドレイン端子238から導通する電流に基づいて電圧を生成するための抵抗器246を含む。抵抗器246は、第6のノード244において第2の増幅器248の第2の反転入力に結合される。
【0031】
図2において、高電圧MOSFET及び低電圧MOSFETの無い電流感知及び制限の概略図は、パスFET202を制御し、それゆえ、第1のゲート端子208の電圧を調節することによって負荷の電流を制限するための第2の増幅器248を含む。第2の増幅器248は、第2の非反転入力250、抵抗器246に結合される第2の反転入力、及び第1のゲート端子208に結合される第2の出力を含む。第2の非反転入力250の電圧は、PD114上に課すための所望の電流制限のアナログ値を表す電流制限電圧である。第2の非反転入力250の電圧は、第1のドレイン端子206を介して第1のソース端子210に導通する電流を低減させることによって、例示のPD114によって引き出される電流を制限するために、抵抗器246からの第2の反転入力における電圧と比較される。
【0032】
イーサネットケーブル112によってPD114に提供されている電流を感知するための、高電圧トランジスタ及び低電圧トランジスタの無い電流感知及び制限の概略図の動作において、第1のゲート端子208及び第1のソース端子210の電圧がパスFET202の閾値電圧を超えるとき、PSEポート110からの電流Iload252は、第1のドレイン端子206を介してパスFET202の第1のソース端子210に導通する。また、中間ノード201とパスFET202との間の電圧差は、中間ノード201においてサーボ増幅器220の第1の反転入力に提供される。
【0033】
サーボ増幅器220は、第1の反転入力における電圧を、第1の非反転入力における電圧と比較する。また、第1の非反転入力における電圧は、第3のノード240において第1の非反転入力に結合される、第2のドレイン端子212から第2のソース端子216にわたる電圧である。サーボ増幅器220が、第1の非反転入力における電圧が第1の反転入力における電圧より低いことを判定する場合、サーボ増幅器220は、サーボ増幅器220の非反転入力と反転入力との差に比例する大きさの出力電圧をノード222上に生成する。ノード222における電圧の低減が、トランジスタ224を介して導通する電流の増加の要因となる。同様に、ノード222における電圧の増加が、M1 224を導通する電流の低減の要因となる。
【0034】
サーボ増幅器220が、第1の非反転入力における電圧が第1の反転入力における電圧より漸進的に大きいことを判定する場合、サーボ増幅器220の出力は増加し、それゆえ、M1 224の第3のドレイン端子232から導通する電流を減少させ、これが、第1の非反転入力における電圧を低減させる。増幅器A1 220、M1 224、及び感知FET204から成るループは、ドレイン端子206及び212における電圧が実質的に等しくなる平衡点に落ち着く。
【0035】
サーボ増幅器220、M1 224、及び感知FET204から成るループは、上記の段落において説明したように、第3のゲート端子230の電圧を調節することによって、感知FET204のドレイン-ソース電圧を、パスFET202のドレイン-ソース電圧と一致させることを常に試みる。M1 224の第3のソース228を介して第3のドレイン端子232に導通する電流IM1 254は、第2のドレイン端子212を介して第2のソース端子216に導通する電流と同じである。第3のドレイン端子232を導通する電流IM1 254が増加するとき、第2のドレイン端子212から第2のソース端子216にわたる電圧が増加する。第3のノード240は、サーボ増幅器220の第1の非反転入力に、第3のノード240における電圧と感知FET204の電圧との電圧差を表す電圧を絶えず供給する。これに応答して、サーボ増幅器220は、感知FET204の電圧をパスFET202の電圧と一致させるために、出力電圧を増加又は低減させることによって応答する。
【0036】
パスFET202の電圧が感知FET204の電圧と等しいとき、パスFET202について或る課題が生じる。理想的な世界においては、サーボ増幅器220はゼロオフセットを有するであろうが、現実には、サーボ増幅器220の2つの入力ピンは、異なる電圧電位を有する。サーボ増幅器220は、サーボ増幅器220が感知FET204のドレイン-ソース電圧をパスFET202と正確に一致させるために、低入力オフセット電圧を含まなければならない。こういった電圧は、MOSFETが線形領域において動作している場合(例えば、ゲート-ソース電圧から閾値電圧を減じたものがドレイン-ソース電圧より小さいとき)、非常に正確に一致しなければならない。パスFET202を介して導通する電流が低い値まで低減する場合、入力オフセット要件は厳しくなる。
【0037】
高電圧トランジスタ及び低電圧トランジスタの無い電流感知及び制限の概略図の典型的な応用例が、PSE102の給電機器(PSE)(例えば、
図1の電流制限器106)を含む。本願で用いられるように、PSEは、イーサネットケーブル112上にソース電力を提供するデバイスである。PSEは、イーサネットケーブル112へ注入される電流を制御するためにパスFET202を用いる。電気電子学会(IEEE)802.3btによって定義される最高電力(例えば、Type-4)PSEの要件を満たし、自己発熱を制限するために、パスFET202は、(-40~125℃の接合温度及び通常のプロセス変動を想定すると)約200ミリオームの最悪のケースの最大抵抗と、約60ミリオームの最小抵抗とを有する。
【0038】
PSEは、IEEE802.3btにおいて記載されるDC-DC切断特徴を実装するために、数ミリアンペアの精度内で5ミリアンペア程度にまで低い電流を感知しなければならない。60ミリオームの最小抵抗を有するパスFET202を介して5ミリアンペアが導通する場合、パスFET202の第1のドレイン端子206から第1のソース端子210にわたって0.3ミリボルトが導通する。パスFET202及び感知FET204のドレイン-ソース電圧における如何なる不一致も、感知FET204の第2のドレイン端子212を介して導通する電流において等しいパーセント誤差を生成する。ドレイン-ソース電圧におけるパーセント誤差は、ノード240及び201における電圧間の差を、ノード240における電圧で除算して、100%を乗じたものに等しい。第2のドレイン端子212における電流のパーセント誤差は、この電流の実際の値と、ノード240及び201における電圧が等しい場合にこの電流が有したであろう値との偏差を、この電流の実際の値で除算して、100%を乗じたものに等しい。ユーザは、等しいパーセント誤差が5パーセント未満又はそれ以上であることを要求し得、この場合、サーボ増幅器220は、0.3ミリボルトの5パーセント未満の入力オフセット電圧を有する(例えば、0.3ミリボルトの5パーセントは、15マイクロボルトである)。これ程小さなオフセット電圧は、サーボ増幅器220の動作を妨害する、パスFET202内の電力損によって生成される温度勾配の大きな変化(例えば、熱の上昇、熱の低下等)に起因して、得るのが難しい。例えば、接触する任意の2つの異種の材料は接触電位差を生成する。或る等温システムにおいて、任意のループ近辺の全ての接触電位差は、合計がゼロになる。しかし、ループにおける種々の接触の温度が異なる場合、ゼーベック効果(例えば、より一般的には熱電効果と呼ばれる)に起因して、正味の電圧差が現れる。例えば、金属-シリコン接触のゼーベック電位は、1mV/℃程度まで等しくし得る。これは、製造業者又は設計者が、マイクロボルトレベルの精度を実現するために、増幅器の一部内の温度差を、わずか何分の1℃まで制御しなければならないことを意味する。
【0039】
PD114に供給される電流を制限するための高電圧トランジスタ及び低電圧トランジスタの無い電流感知及び制限の概略図の動作において、パスFET202は、ノード244上の電圧が、第2の非反転入力250上の電流制限電圧にほぼ等しい最大値に電流を制限する。PD114が1アンペアを引き出しており、W/L比が1(W/L)P=10,000(W/L)Sである場合、1アンペアがパスFET202の第1のドレイン端子206を介して導通しており、0.1ミリアンペアが感知FET204の第2のドレイン端子212を介して導通している。これは、2つのMOSFETのサイズが異なることが要因である。0.1ミリアンペアが感知FET204を介して導通するので、同じく0.1ミリアンペアがM1 224を介して導通する。
【0040】
図2において、M2 226は、M1 224の複製である。M2 226は、第1の出力の第4のノード222に結合される第5のノード242を介して、サーボ増幅器220によって制御される。M2 226は、M1 224と同じように動作する。M2 226によって搬送される電流IM1 254は、電圧を生成するために抵抗器246に課される。抵抗器246は、例えば10キロオームであり、M1 224を導通する電流が0.1ミリアンペアであるので、M2 226を導通する電流も同じく0.1ミリアンペアであり、それゆえ、抵抗器246に1ボルトの電圧を生成する。抵抗器246に生成される電圧は、第6のノード244を介して第2の増幅器248の第2の反転入力に提供される。第2の増幅器248は、第2の反転入力の電圧を、第2の非反転入力250の電流制限電圧と比較する。電流制限電圧はプリセットされた電圧であり、それゆえ、このプリセットされた電圧を1ボルト超えると、抵抗器246の電圧が降下して第2の非反転入力250における電流制限電圧に等しくなるまで、第2の増幅器248は、第1のゲート端子208の電圧を低減させる。第2の増幅器248が、第1のゲート端子208及び第2のゲート端子214に対する第2の出力における電圧を低下させるとき、これは、PD114の電流を制限している。というのも、第1のゲート端子208における電圧を低減させることが、第1のドレイン端子206から第1のソース端子210への電流の流れを低減させ、PD114に一層少ない電流を提供するからである。
【0041】
しかし、第2の増幅器248が第1のゲート端子208の電圧を低減させ、第1のドレイン端子206にわたって導通する電流が低減するとき、パスFET202は、線形領域を脱し、飽和領域に入る(例えば、ここで、MOSFETは、電圧制御された電流ソースとして作用する)。これは、PD114のエンドデバイスが或る閾値より小さい抵抗を有し、電流が電流制限を超えるとき、又は、PD114のエンドデバイスが短絡され、供給電圧(例えば、PDポート116によって供給される電圧)と等しくなるときに生じる。パスFET202の電圧が高い場合、感知FET204の電圧は同じく高く、サーボ増幅器220がレールツーレール入力コモンモード範囲を含むことを示す。コモンモード範囲とは、或る増幅器の入力における電圧の範囲であり、この範囲にわたって、増幅器は、少なくともその最小定格のDC開ループ利得(例えば、回路においてフィードバックが用いられないときに得られる利得)を提供する。レールツーレール入力コモンモード範囲とは、電圧が増幅器及び接地への正の供給を含む範囲であり、これは、意図されたように動作するために、特にPoE応用例において典型的に大きい(例えば、正の供給は、50ボルトであり得る)。例えば、或る単一供給増幅器は、正の供給によって給電され、この供給が参照する接地まで戻るリターン経路を含む。他の例において、接地を参照する正及び負の供給によって給電される二重供給増幅器があり、この場合、入力コモンモード範囲は、正の供給電圧から負の供給電圧に及ぶ。これは、高電圧トランジスタ及び低電圧トランジスタの無い電流感知及び制限の概略図に対して課題を提供する。というのも、サーボ増幅器220もまた、得るのが困難であり得る低入力オフセットを有さなければならないからである。入力段は、高電圧に耐えるために構築されなければならないものなので、入力段上の高電圧によってより困難となる。
【0042】
図3の例は、
図2に関連する段落で説明した、高電圧トランジスタ及び低電圧トランジスタの無い電流感知及び制限の概略図の課題を克服する例示の電流制限回路を図示する。
図2の高電圧MOSFET及び低電圧MOSFETの無い電流制限の概略図の課題を克服するための方法が、
図3に関連して後述される。
図3は、例示の電流制限回路106、例示の給電機器ポート(PSEポート)110、例示のイーサネットケーブル112、例示のPD114を含む。
図3の例示の電流制限回路106は、カスコード接続された回路であり、例示の高電圧MOSFET(Mph)302、例示の増幅器(A3)310、例示の低電圧MOSFET(Mpl)312、例示の感知FET314、例示の電流感知増幅器(Al)330、例示の第1の制御MOSFET(M1)332、例示の第2の制御MOSFET(M2)334、例示の抵抗器348、及び例示の電流制限増幅器(A2)350を含む。
【0043】
図3は、例示のイーサネットケーブル112を介してデータ及び電力を送信及び受信するための例示のPSEポート110を含む。PSEポート110は、
図1に関連して説明される。
【0044】
図3は、パワーオーバーイーサネット応用例において例示のPSE102及び例示のPD114間で通信するための例示のイーサネットケーブル112を含む。例示のイーサネットケーブル112は、
図1に関連して説明される。
【0045】
図3は、例示のイーサネットケーブル112を介して例示の電流制限回路106によって供給される電流を利用するための例示のPD114を含む。例示のPD114はパワーデバイス回路である。例示のPSEポート110は、例示のイーサネットケーブル112を介して例示のPD114に結合され、メインの受信ペア及びメインの送信ペアを含む。例示のPD114は、メインの送信ペア及びメインの受信ペア上に課される直流電流によって、例示のPSE102から電力を受け取る。例示のイーサネットケーブル112のメインの受信ペアは、例示のPSEポート110及び例示のPDポート116の変圧器の一つに結合され得、例示のイーサネットケーブル112のメインの送信ペアは、例示のPSEポート110及び例示のPDポート116の別の変圧器に結合され得る。
【0046】
図3は、例示の高電圧MOSFET Mph302を含み、例示の高電圧MOSFET Mph302は、例示の電流制限回路106によって提供される電流を制限するため、及び、例示のイーサネットケーブル112が受け取った例示のPD114の高電圧を、後に更に述べる電流感知MOSFETから隔離させるためのものである。例示のMph302は、ローサイド駆動NチャネルMOSFETであり、例示のMphドレイン端子304と、例示のMphゲート端子306と、例示のMphソース端子308とを含む。例示のMphドレイン端子304は、例示のPSEポート110における変圧器のセンタータップを介して例示のPD114から電圧を受け取るために、ノード360において出力端子108(例えば、電流制限端子108)に結合され、例示のMphゲート端子306は、例示の電流制限増幅器(A2)350に結合され、例示のMphソース端子308は、例示の低電圧MOSFET(Mpl)312の例示のMplドレイン端子316に結合される。
【0047】
いくつかの例において、Mph302は上側トランジスタである。というのも、上側トランジスタは下側トランジスタ(例えばMpl 312)の上方に置かれるからである。また、Mph302は、第1のメイントランジスタドレイン端子と、第1のメイントランジスタゲート端子と、第1のメイントランジスタソース端子とを含む第1のメイントランジスタであり得る。代替として、Mph302は、ハイサイド駆動NチャネルMOSFET、ローサイド駆動PチャネルMOSFET、又はハイサイド駆動PチャネルMOSFETであり得、Mph302は、MOSFETのタイプに関して概略図の異なる特徴に結合され得る。
【0048】
図3は、例示の感知FET314が、例示のPD114によって引き出される電流を正確に感知するために、例示の感知増幅器330に小さな電圧を提供するための例示の低電圧MOSFET(Mpl)312を含む。例示のMpl 312は、ローサイド駆動NチャネルMOSFETであり、例示のMplドレイン端子316と、例示のMplゲート端子318と、例示のMplソース端子320とを含む。例示のMplドレイン端子316は、中間ノード201において、例示のMphソース端子308及び例示のA1反転入力に結合される。例示のMplゲート端子318は、例示のA3出力に結合され、A3出力はMpl 312のゲート-ソース電圧を制御する。例示のMplソース端子320は、接地端子に結合される。
【0049】
いくつかの例において、Mpl 312は、上側トランジスタ(例えばMph302)の下方にあるので、下側トランジスタである。また、Mpl 312は、第2のメイントランジスタドレイン端子と、第2のメイントランジスタゲート端子と、第2のメイントランジスタソース端子とを含む第2のメイントランジスタであり得る。代替として、Mpl 312は、第2のメインFET、ハイサイド駆動NチャネルMOSFET、ローサイド駆動PチャネルMOSFET、又はハイサイド駆動PチャネルMOSFETであり得る。
【0050】
高電圧MOSFET及び低電圧MOSFETの無い電流感知及び制限の概略図の課題を軽減するために、例示の高電圧MOSFET Mph302及び例示の低電圧MOSFET Mpl 312が、
図2に図示した単一のパスFET202と置き換わっている。いくつかの例において、
図3の電流感知及び制限の概略図は、自己発熱を制限し、電流感知の精度をさらに向上させるために、PSE102の例示の電流制限回路106に適用される。一つ(例えば、パスFET202)ではなく2つのMOSFET(例えば、Mph302及びMpl 312)があるが、最悪のケースの最大抵抗のIEEE802.3bt要件は、MOSFET(例えば、Mph302及びMpl 312)の抵抗の合計に適用される。例えば、例示のMph302及び例示のMpl 312のオン抵抗の合計は、最悪のケースの最大抵抗と等しく、その結果、
図2のパスFET202に関して、用いられる総面積寸法の最小の増加となる。
【0051】
2つのMOSFET Mph302及びMpl 312の寸法を決定するための例示の方式が後述される。2つのMOSFET Mph302及びMpl 312によって消費される総面積を最小化するために、各MOSFETのオン抵抗が式1を満たす。
【0052】
式1において、変数RonHは、例示のMph302のオン抵抗に対応する。本願で用いられるように、MOSFETのオン抵とは、そのMOSFETが、最大の許容ゲート-ソース電圧によって線形モードで動作しているときの、ドレイン端子及びソース端子間のドレイン-ソース抵抗である。式1において、変数RonLは、例示のMpl 312のオン抵抗に対応する。いくつかの例において、高電圧MOSFET(例えば、Mph302)のオン抵抗は、低電圧MOSFET(例えば、Mpl 312)のオン抵抗より大きい。というのも、高電圧MOSFETデバイス構造は、通常、低電圧MOSFETデバイス構造より大きなレイン-ソース間隔を必要とするからである。
【0053】
式1において、変数RspHは、例示のMph302の特定のオン抵抗に対応する。本願で用いられるように、特定のオン抵抗は、或る既知のエリアのMOSFETのRds(on)を測定することによって決定される、パワートランジスタのための性能指数である。また、MOSFETのRds(on)は、そのエリアで乗算され、その結果は特定のオン抵抗である。このようにして、式Rds(on)=Rsp/Aは、任意の所望のエリアのMOSFETのためのRds(on)を、或いは代替として、任意の所望のオン抵抗のMOSFETのために必要とされるエリアを決定するために用いられる。式1において、変数RspLは、例示のMpl 312の特定のオン抵抗に対応する。典型的に、高電圧トランジスタの特定のオン抵抗は、低電圧トランジスタの特定のオン抵抗より大きい。例えば、RspHがRspLの16倍である場合、式1に従って、RonHは、RonLの4倍になる(例えば、RonHは、スタックされるデバイスのRonの総計の4/5に等しくなり、RonLは1/5に等しくなる)。この例は、低電圧Mpl 312を付加することが例示の概略図のエリアを著しく増大させないことを示唆する。
【0054】
図3は、例示のPD114の電流Iload252が変化する間、例示のMplドレイン端子316から例示のMplソース端子320にわたる電圧を、感知増幅器330が低電圧(例えば、マイクロボルト)のために適応する必要がないことを保証するのに充分である値までレギュレートするために、例示のMpl 312及び例示の感知FET314のゲート端子に電圧を提供するための例示の増幅器(A3)310を含む。例示の増幅器A3 310は、例示のA3増幅器非反転入力と、例示のA3増幅器反転入力と、例示のA3増幅器出力とを含む。例示の増幅器A3 310は、PD114の電流Iload252が変化するにつれて、Mplゲート端子318の電圧を変化させる。例えば、増幅器A3 310は、A3出力を調節することによって、例示のMplドレイン端子の電圧をレギュレートして、A3反転入力を、A3非反転入力のセット電圧(Vs)309と等しくさせる。
【0055】
図3において、ゲート-ソース電圧が最大許容値(例えば、3ボルト)に設定され、ドレイン電流が電流制限に設定される場合、例示のVs309は、典型的に、Mpl 312においてつくられ得る電圧(例えば25ミリボルト)とおおよそ等しく設定される。より高い電圧は、高電流でMpl 312内の電力損を不必要に増加させ、一方で、より低い電圧は、感知増幅器330におけるオフセットの影響を増大させるであろう。例えば、増幅器A3 310が無いと、Mpl 312が、充分にエンハンスされるときに50ミリオームである場合、10ミリアンペアのMplドレイン316電流が0.5ミリボルト(例えば、500マイクロボルト)を生成する。そのため、感知増幅器330は、0.5ミリボルトと比べて低い入力オフセットに適応するように構成される。また、+/-2%の所望の精度を実現するために、感知増幅器330は、10マイクロボルト未満の入力オフセット電圧に耐えるように構成され、これは実現することが困難であり得る。
【0056】
上記の課題に取り組むため、例示の増幅器A3 310は、例示のMpl 312のドレイン-ソース電圧を、感知増幅器330が検出するために充分に大きい値までレギュレートするように構成される。このようにして、電流感知の良好な精度が実現され得る。例えば、感知トランジスタ314の動作は、A3 310によって提供されるレギュレートされた電圧によって最適化される。一実装において、例えば、A3 310が、Mplゲート端子318及び感知FETゲート端子324に印加される電圧を、セット電圧値Vs309にレギュレートすることによって、感知FET314の動作を最適化する。
【0057】
PD114の電流Iload252が大きくなり過ぎる(例えば、電流制限値近辺になる)場合、増幅器A3 310は、Mplゲート端子318の電圧を、Mplドレイン端子316の電圧をセット電圧309の値にさせるのに充分に大きい値まで増加させない。このようにして、Mplゲート端子318の電圧は、レールアウト(rails out)して一定の値になり、Mplドレイン端子316の電圧は、ドレイン電流の関数として変化する。その結果、例示の感知増幅器330は、Mplドレイン端子316の電圧と共に変化するように、感知FETドレイン端子322の電圧をレギュレートするように構成される。
【0058】
例示の電流制限回路106は、ノード244における電圧の搬送を適切に動作させ続け、ここで、ノード244における電圧は、例示のPSEポート110を介して導通する電流に比例し、さらに、Mplドレイン端子316における電圧が、Vs309における電圧を超える場合でも、例示の電流制限回路106は、電圧Vcl 352によって電流制限を実装する。有利にも、Mpl 312ではなくMph302を制御することによって、Mpl 312は、三極管領域において動作し続ける。このようにして、増幅器A1 330がレールツーレール入力段を有する必要性がなくなる。
【0059】
図3は、例示の感知FET314を含み、例示の感知FET314は、低電圧MOSFET312を介して導通する電流を感知し、例示の感知増幅器330の例示のA1出力を決定するためのものである。例示の感知FET314は、例示の感知FETドレイン端子322、例示の感知FETゲート端子324、及び例示の感知FETソース端子326を含む。例示の感知FETドレイン端子322は、例示の第3のノード240を介して、感知増幅器330の例示のA1非反転入力に結合される。例示の感知FETゲート端子324は、第2のノード218を介して例示のMplゲート端子318に結合される。例示のMplソース端子326は、接地端子に結合される。
【0060】
例示の感知FET314は、例示の低電圧MOSFET312と同じタイプのローサイド駆動NチャネルMOSFETであるが、異なるW/L比を有する。また、感知FET314は、感知トランジスタドレイン端子と、感知トランジスタゲート端子と、感知トランジスタソース端子とを含む感知トランジスタであり得る。代替的に、感知FET314は、ハイサイド駆動NチャネルMOSFET、ローサイド駆動PチャネルMOSFET、又はハイサイド駆動PチャネルMOSFETであり得る。
【0061】
図3は、例示の電流感知増幅器330を含み、例示の電流感知増幅器330は、例示の第1の制御MOSFET M1 332を介して導通する電流を増加させるか、或いは、例示の第1の制御MOSFET M1 332を介して導通する電流を低減させる電圧値になるように、例示のA1出力を調節することによって、例示のMplドレイン端子316から例示のMplソース端子320にわたる電圧を、例示の感知FETドレイン端子322から例示の感知FETソース端子326にわたる電圧と一致させるためのものである。例示の感知増幅器330は、例示の感知増幅器反転入力、例示の感知増幅器非反転入力、及び例示の感知増幅器出力を含む。感知増幅器反転入力は、中間ノード201を介してMplドレイン端子316に結合され、感知増幅器非反転入力は、第3のノード240を介して感知FETドレイン端子322に結合され、感知増幅器出力は、第4のノード222を介してM1ゲート端子338に結合される。
【0062】
図3は、例示の感知FETドレイン端子322を介して導通する電流を、例示のMplドレイン端子316を介して導通する電流と一致させるための例示の第1の制御MOSFET M1 332を含む。例示の第1の制御MOSFET M1 332は、例示のM1ソース端子336と、例示のM1ゲート端子338と、例示のM1ドレイン端子340とを含むPチャネルMOSFETである。いくつかの例において、M1ドレイン端子は、第3のノード240を介して感知FETドレイン端子322に結合される。第1の制御MOSFET M1 332が飽和動作モードにあるときに例示のM1ドレイン端子を介して導通する第1の電流IM1 341は、例示の感知FETドレイン端子322に提供される。付加的に或いは代替として、例示の第1の制御MOSFET332は、NチャネルMOSFET、バイポーラ接合トランジスタ(BJT)等とし得る。
【0063】
図3は、例示の抵抗器R1 348に電圧を課すための例示の第2の制御MOSFET M2 334を含む。例示の第2の制御MOSFET M2 334は、例示の第1の制御MOSFET M1 332の複製であり、それゆえ、PチャネルMOSFETである。例示の第2の制御MOSFET M2 334は、例示のM2ソース端子342、例示のM2ゲート端子344、及び例示のM2ドレイン端子346を含む。例示のM2ゲート端子344は、第5のノード242を介してM1ゲート端子338に結合され、例示のM2ドレイン端子は、第6のノード244を介して例示の抵抗器348に結合される。例示のM2ドレイン端子346を介して導通する電流は、例示のM1ドレイン端子340を介して導通する電流と同じ大きさであり、そのため、IM1 341として標示される。例えば、2つのMOSFET M1 332及びM2 334は、互いの複製であり、例示のA1出力を介してそれらのゲート端子(M1ゲート端子338、M2ゲート端子344)において同じ電圧を受け取る。付加的に或いは代替として、例示の第2の制御MOSFET M2 332は、NチャネルMOSFET、バイポーラ接合トランジスタ(BJT)等とし得る。
【0064】
図3は、例示の第2の制御MOSFET M2 334が飽和動作モードで動作しているときに例示のM2ドレイン端子346から導通する第1の電流IM1 341に基づいて電圧を生成するための例示の抵抗器348を含む。例示の抵抗器348は、第6のノード244において例示の電流制限増幅器350の例示のA2反転入力に結合され、生成された電圧を例示のA2反転入力に提供する。
【0065】
図3は、例示の電流制限増幅器A2 350を含み、例示の電流制限増幅器A2 350は、例示のMphゲート端子306上の電圧を調節することによって、例示の高電圧MOSFET302を制御し、従って例示のPD114に提供される電流を制限するためのものである。例示の電流制限増幅器A2 350は、例示のA2増幅器非反転入力、例示のA2増幅器反転入力、及び例示のA2増幅器出力362を含む。例示のA2増幅器出力362は、例示のMphゲート端子306に結合され、例示のMph302を介して導通する電流を決定する。電流制限電圧Vcl 352が例示のA2非反転入力に提供される。Vcl 352の電圧値は、第6のノード244上の電圧と比較される設定値である。ノード244における電圧がVcl 352の値を超える場合、例示のA2出力362は低減し、これに応答して、Mph302を介して導通する電流が低減する。Mph302を介する電流のこの低減は、例示のPD114に提供される電流を制限している。
【0066】
図3において、例示のMpl 312は、ノード360における電圧に耐えるように定格されるのではなく(例えば、Mpl 312は、ノード360における電圧がMpl 312で妨害されるとき、意図されるように動作しない)、例示のMpl 312は、例示の増幅器A2 350によって課される最大電流制限電圧Vcl 352から、例示のMph302のゲート-ソース電圧を減じた電圧で動作するように定格される。いくつかの例において、過渡事象が生じ得、A3 310は中間ノード201における電圧を調節できないが、Mph302は、Mpl 312を、過渡電圧を受け取ることから依然として保護する。というのも、Mph302は、Mphドレイン端子304及びMphソース端子308にわたる電圧のほとんどを降下させるからである。
【0067】
これが、
図2の高電圧MOSFET及び低電圧MOSFETの無い電流感知及び制限の概略図に対応する上記段落において示した、
図3の電流制限回路が克服する第1の課題である。電流を感知するためのいくつかの技法において、パスFET202における熱放散に起因して、パスFET202と感知FET204との一致に問題が生じた。パスFET202が感知FET204より熱くなる(例えば、放散される熱が増加する)場合、2つのMOSFET202、204間の一致は妨害され、パスFETドレイン端子206電流と感知FETドレイン端子212電流とは、同じW/L比にならない。
図2のパスFET202を、高電圧上側MOSFET(例えば、Mph302)と低電圧下側MOSFET(例えば、Mpl 312)とに分割することによって、Mph302は、電力(例えば、熱)のほとんどを放散し、感知FET314に関連するMpl 312は電力を放散しない。低電圧MOSFET312がほとんど電力を放散しないので、上述の問題の重要性の低下に起因して、電流感知の精度は向上する。そのため、電流制限回路106は、
図2の高電圧トランジスタ及び低電圧トランジスタの無い電流制限回路に比べて正確な電流感知能力を含む。
【0068】
例示のA3反転入力は、例示のA3非反転入力におけるセット電圧309の値と比較され、例示の増幅器A3 310は、2つの入力を一致させるように作用する。例えば、セット電圧309は25ミリボルトであり、Mplドレイン端子の電圧は、こうしたセット電圧309の値より大きいものであり得、そのため、増幅器310は、低電圧MOSFET312を三極管モード動作に保ち、Mplドレイン端子316の電圧をVs309と一致させるのに充分に小さい出力電圧を、Mplゲート端子318に対して生成する。例示の電流感知増幅器330は、
図2のサーボ増幅器220と同様に動作し、ここで、例示のサーボ増幅器330は出力を生成する。この出力が、例示の感知FETドレイン端子322の電圧を、例示のMplドレイン端子の電圧と一致させる。
【0069】
これが、
図2の高電圧MOSFET及び低電圧MOSFETの無い電流感知及び制限の概略図に対応する上記の段落において示した、
図3の電流感知及び制限の概略図が克服する第2の課題である。例示の増幅器A3 310は、例示のA1反転入力に対する入力電圧である、低電圧MOSFET Mpl 312のドレイン-ソース電圧を小さな値にレギュレートする。入力電圧のこのレギュレートにより、
図2のサーボ増幅器220と比較して、サーボ増幅器330の低入力オフセット電圧のための要件が緩和される。例えば、ドレイン電圧レギュレートが無いと、サーボ増幅器220は、5ミリアンペアの最小の電流で動作する、60ミリオームの最小のオン抵抗を有する2つのMOSFET(例えば、パスFET202及び感知FET204)のためのドレイン電圧における5パーセント以下の不一致を保証するために、15マイクロボルト以下の総入力オフセット電圧を必要とした。例示のMpl 312のドレイン-ソース電圧を小さない電圧値(例えば、25ミリボルト)までレギュレートすることによって、5パーセント不一致の要件は、例示の電流感知増幅器330が数ミリボルト(例えば、25ミリボルトの5パーセントである1.25ミリボルト)以下の入力オフセットを有することになることを示す。この入力オフセット値は、提示された高電圧MOSFET及び低電圧MOSFETの無い電流感知及び制限の概略図よりほぼ80倍大きな入力オフセットであり、これが、例示の電流制限回路106において電流を感知する精度を向上させる。
【0070】
例示の感知増幅器330は、
図2の高電圧MOSFET及び低電圧MOSFETの無い電流感知及び制限の概略図において示した第3の課題を克服する。低電圧MOSFET Mpl 312のレギュレートされたドレイン-ソース電圧に起因して、例示のサーボ増幅器330は、サーボ増幅器220のようにレールツーレール入力電圧に対処するように構築される必要はない。高電圧MOSFET及び低電圧MOSFETの無い概略図のレールツーレール入力電圧は、例示のイーサネットケーブル112によって例示のPD114を介して提供される高電圧に起因していた。中間ノード201の電圧は、例示の増幅器A3 310によってレギュレートされ、また、例示の電流感知増幅器330のA1反転入力に入力される。これは、例示の感知増幅器330が、接地近くの入力電圧のために構築され得ることを意味する。いくつかの最悪のケースの例において、過渡現象に起因して、中間ノード201の電圧は増加し得る。
【0071】
他の例において、Mpl 312は、最悪のケースの最大オン抵抗及び最高Iload252で動作し得、その結果、Mpl 312が飽和領域に入る。これらの2つの最悪のケースの例が生じると、例示のサーボ増幅器330のためのコモンモード範囲は、これらの難点に応えるために接地よりも1~2ボルト拡張することになり、これは、レールツーレール入力電圧に対処するために増幅器を設計することよりも優れている。例えば、レールツーレール設計が2つの入力差動対を含み、一方は低電圧のために、もう一方は高電圧のために最適化される。要求される入力コモンモード範囲を低減させることによって、
図3の例は、別個の入力差動対の必要性をなくす。
【0072】
図3において、例示の感知FET314は、例示の低電圧MOSFET Mpl 312と連携して動作し、Mpl 312が線形モード動作にあるとき、感知FET314もまた線形モード動作にある。例えば、増幅器A3 310が、Mpl 312のドレイン-ソース電圧を三極管モードで動作するようにレギュレートする値である出力電圧を、Mplゲート端子318に生成するとき、その出力電圧は、感知FETゲート端子324にも生成され、それゆえ、感知FET314を三極管動作モードに保つように作用する。例示の感知FETゲート端子324から例示の感知FETソース端子326にわたる電圧が、正であり、例示の感知FET314の閾値電圧を超える場合、例示の感知FET314は、第1の電流IM1 341を例示の感知FETドレイン端子322を介して導通する。
【0073】
いくつかの例において、第1の電流IM1 341は、例示の第1の制御MOSFET M1 332によって提供され、A1出力が変化するときに変化する。例えば、感知増幅器330は、M1 332を用いることによって電流IM1 341を制御し、感知FET314のドレイン-ソース抵抗に課される電流IM1 341は電圧を生成する。感知増幅器330は、この電圧をMpl 312を介して導通するIload252によって生成される電圧にほぼ一致させる。このように、電流IM1 341及びIload252は、例示のMpl 312及び例示の感知FET314のW/L値と同じ比になるようにされる。
【0074】
このようにして、
図3の例は、
図2において図示した高電圧MOSFET及び低電圧MOSFETの無い電流感知及び制限の概略図に対する利点を有する。例示の感知FET314のゲート端子324が例示の増幅器310の出力電圧を受け取ることに起因して、感知FET314は、線形領域(例えば、三極管モード動作)において動作している。そのため、例示の感知FET314は、それが線形領域において動作するので、堅牢性について最適化される必要が無く、過渡現象(例えば、電気エネルギーの短期間のサージ)が生じた場合、Mpl 312のドレイン-ソース電圧は、Mphゲート端子306電圧とMplゲート-ソース電圧との差に制限される。
図3の例示の概略図は、例示の感知FET314のホットキャリア生成を訂正する必要がなく、これにより回路要素が簡略化される。ホットキャリアは、MOSFET内の高磁界強度のエリアにおいて強電界によって加速された後、高い運動エネルギーを得た正孔又は電子と定義され、それらの高い運動エネルギーに起因して、MOSFETのエリアに注入され得、空間電荷を形成し、デバイスを劣化又は不安定にさせる。
【0075】
図3において、例示の概略図は、例示の抵抗器348にわたって第1の電流IM1 341を課して電圧を生成するための第2の制御MOSFET M2 334を含む。生成された電圧は、例示の電流制限増幅器350のA2反転入力に提供され、A2非反転入力の電流制限電圧Vcl 352と比較される。例示の抵抗器348によって生成された電圧は、例示のPD114によって引き出される電流に比例する。例示の電流制限電圧352は、例示のPD114の所望の電流制限を表す値である。例示のPD114があまり電流を引き出さない場合、電流制限は行われない。例示のPD114が電流を引き出し過ぎる場合、抵抗器348によって生成される電圧によって示されるように、電流制限が行われる。このようにして、ノード244における電圧はVcl 352を上回って増加し、電流制限増幅器A2 350は、Mphゲート端子306に提供される電圧を抑制し、例示のPD114への電流は、ノード244における電圧がVcl 352と等しくなるまで低減される。
【0076】
図4は、例示のPD114、例示の高電圧MOSFET Mph302、及び例示の低電圧MOSFET Mpl 312の、電圧信号及び電流信号を図示する例示のグラフである。
図4には、例示の第1のグラフ400、例示の第2のグラフ402、例示の第3のグラフ404、例示の第4のグラフ406、及び例示の第5のグラフ408が含まれる。例示の第1のグラフ400は、外部負荷Iload電流252を示し、例示の第2のグラフ402は、例示のノード360における電圧を示し、例示の第3のグラフ404は、例示のMplドレイン端子316における電圧を示し、例示の第4のグラフ406は、例示のA2出力ピン362における電圧を示し、例示の第5のグラフ408は、例示のA3出力ピン364における電圧を示す。
【0077】
図4において、例示の第1のグラフ400は、例示のPD114電流Iload252を、例示の電流制限増幅器A2 350によって課される電流制限まで増加する信号として示す。例えば、PD114のエンドデバイスの抵抗は低減し得、それゆえ、PD114のエンドデバイスを導通する電流は増加している。Iload252電流が増加しているので、例示の電流制限増幅器350は、PD114電流Iload252が時間t1において電流制限に達するまで、例示のMphゲート端子306に高電圧(例えばVg(max))を出力して、例示のMph302をオンに保つ。例示の第4のグラフ406において、Vg(max)は、回路がゲートに印加する最大電圧として定義され、これは、デバイスの規格によって許容される最大動作電圧を超えてはならない。このようにして、例示のMphゲート端子306に電圧の最大量を提供することで、高電圧MOSFET302を充分にエンハンスされ、そのオン抵抗(例えば、Rdson)を最小化される。例えば、第2のグラフ402は、電流Iload252がゼロで始まるときの、低電圧の(例えばゼロボルト付近の)、ノード360における電圧を示す。また、Mph302が線形領域において動作しているので、ノード360における電圧は、時間t1まで、電流Iload252と共に線形に上昇する。
【0078】
図4において、例示の第3のグラフ404は、Vs309と等しくなるように例示の増幅器A3 310によってレギュレートされる、Mplドレイン端子316の電圧を示す。例えば、A3 310は、Mplゲート端子318に結合されるA3出力364の電圧を調節することによって、Mplドレイン端子316を、Vs309の値と等しくなるように一致させる。例示のMplゲート端子318に印加される電圧を調節することによって、例示のA3出力364が、例示のMpl 312を介して流れる電圧の量を制御しており、これが、例示のMplドレイン端子316における電圧信号が、時間t2に達するまで、Vs309と等しい平坦な線である理由である。
【0079】
図4において、例示の第5のグラフ408は、例示のMplゲート端子318に印加されるA3出力364上の電圧が、時間t2まで増加していることを示す。例えば、電流Iload252が増加するにつれて、A3出力364の電圧が増加して、Mplドレイン端子の電圧をVs309と同じ値に保つ。例示の第5のグラフ408に示される曲線は、時間t2に達するまで増加し続け、これは、例示のMpl 312の最大ゲート電圧(Vg(max))を示す。例えば、A3出力364の電圧が増加しているとき、電圧が増加し得る限界があり、そうした限界は、Mplゲート端子318が受けなければならない最大電圧である。いくつかの例において、Vg(max)は、トランジスタを損傷させないために、トランジスタの製造業者によって定義される。
【0080】
図4において、電流Iload252が増加しているとき(第1のグラフ400)、例示の増幅器A3 310は、A3出力364において、増加する電圧を出力して(第5のグラフ408)、A3出力364電圧が例示のMpl 312のVg(max)と等しくなるまで、例示のMplドレイン端子316の電圧をVs309と等しく保つ(第3のグラフ404)。例示のA3出力364電圧が、時間t2において例示のMpl 312のVg(max)と等しいとき、例示の増幅器A3 310は、A3出力364電圧を増加させることを止め、Vg(max)電圧を例示のMplゲート端子318に提供する。また、例示のA3出力364電圧が増加することを止めるとき、例示のMplドレイン端子316の電圧は、電圧Vs309と比べて増加する。例えば、増幅器A3 310が、その出力364電圧を調節することによって、Mplドレイン端子316をVs309と一致させるようにもはや作用し得ないとき、Mplドレイン端子316の電圧は、第3のグラフ404において時間t2に示すように、増加し始める。
【0081】
時間t1において、電流Iload252が電流制限に達するとき、例示の第1のグラフ400に示すように、例示の電流制限増幅器A2 350は、Mphゲート端子306に提供される電圧を低減させる(第4のグラフ406)。例えば、電流制限増幅器A2 350は、Mph302のスイッチング特性を制御することによって電流制限を課す。例示の電流制限増幅器A2 350がMphゲート端子306への出力電圧を低減させるとき、電流制限増幅器A2 350は、例示のMph302を線形領域から飽和領域へ遷移させることによって、例示のMph302を介して導通する電流を低減させる。このようにして、時間t1において、例示のMplドレイン端子316の電圧(第3のグラフ404)は増加するのを止め、平坦な信号になる。というのも、Mplドレイン端子316電圧が、今や、同じく平坦な信号である電流Iload252の関数であるからである。本願で用いられるように、平坦という用語は、時間が経つにつれて増加又は低減しない、グラフに表示される信号と定義される。
【0082】
本願において、「含む」(及びその全ての変化形及び時制)が、非限定的な用語であるように用いられる。それゆえ、或る請求項が「含む」の任意の形態(例えば、含む、包含する、有する等)をプリアンブルとして、又は、任意の種類の請求項の記載において用いる場合は常に、付加的な要素、用語等が、対応する請求項又は記載の範囲から外れることなく存在し得ることを理解すべきである。本願で用いられるように、「少なくとも」という表現が、例えば、請求項のプリアンブルにおいて遷移用語として用いられるとき、それは、「含む」という用語が非限定的であるのと同じように非限定的である。「及び/又は」という用語は、例えば、A、B、及び/又はCなどの形態において用いられるとき、(1)Aのみ、(2)Bのみ、(3)Cのみ、(4)AとB、(5)AとC、(6)BとC、及び(7)AとBとCなど、A、B、Cの任意の組み合わせ又はサブセットを指す。本願で用いられるように、構造、構成要素、アイテム、物体、及び/又は物事を説明する文脈において、「A及びBの少なくとも一つ」という表現は、(1)少なくとも一つのA、(2)少なくとも一つのB、及び(3)少なくとも一つのA及び少なくとも一つのBの任意のものを含む実装を指すことが意図される。同様に、本願で用いられるように、構造、構成要素、アイテム、物体、及び/又は物事を説明する文脈において、「A又はBの少なくとも一つ」という表現は、(1)少なくとも一つのA、(2)少なくとも一つのB、及び(3)少なくとも一つのA及び少なくとも一つのBの任意のものを含む実装を指すことが意図される。本願で用いられるように、プロセス、命令、行為、アクティビティ、及び/又は工程のパフォーマンス又は実行を説明する文脈において、「A及びBの少なくとも一つ」という表現は、(1)少なくとも一つのA、(2)少なくとも一つのB、及び(3)少なくとも一つのA及び少なくとも一つのBの任意のものを含む実装を指すことが意図される。同様に、本願で用いられるように、プロセス、命令、行為、アクティビティ、及び/又は工程のパフォーマンス又は実行を説明する文脈において、「A又はBの少なくとも一つ」という表現は、(1)少なくとも一つのA、(2)少なくとも一つのB、及び(3)少なくとも一つのA及び少なくとも一つのBの任意のものを含む実装を指すことが意図される。
【0083】
上記から、電流感知の精度を向上させ、それゆえ、受電デバイスなどの外部負荷に提供される電流を適切に制限するために、高電圧MOSFETを低電圧MOSFETとカスコード接続することによって、高電圧応用例の電流を感知及び制限する例示の方法、装置、及び製品が開示されてきたことが理解されよう。開示された方法、装置、及び製品は、高電圧外部負荷に対する電流を効果的に制限するために、電流感知技法の精度を向上させることによって、コンピューティングデバイスを用いる効率を改善する。従って、開示された方法、装置、及び製品は、コンピュータの機能性の一つ又は複数の改善を対象としている。
【0084】
例示の方法、装置、及び製品を本願において開示してきたが、本願の適用の範囲は、これらに限定されない。むしろ、本願は、本願の特許請求の範囲内に適正に含まれる全ての方法、装置、及び製品を包含する。
【国際調査報告】