知財求人 - 知財ポータルサイト「IP Force」
▶ クリプトグラフィ リサーチ， インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-11-01
(54)【発明の名称】ランダムアクセシング
(51)【国際特許分類】
G06F 21/75 20130101AFI20221025BHJP
G11C 8/20 20060101ALI20221025BHJP
G06F 12/06 20060101ALI20221025BHJP
【ＦＩ】
G06F21/75
G11C8/20
G06F12/06 515
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2022502950
(86)(22)【出願日】2020-08-14
(85)【翻訳文提出日】2022-01-17
(86)【国際出願番号】 US2020046356
(87)【国際公開番号】W WO2021041054
(87)【国際公開日】2021-03-04
(31)【優先権主張番号】62/894,716
(32)【優先日】2019-08-31
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＶＥＲＩＬＯＧ
(71)【出願人】
【識別番号】509285746
【氏名又は名称】クリプトグラフィ リサーチ， インコーポレイテッド
(74)【代理人】
【識別番号】100079108
【弁理士】
【氏名又は名称】稲葉 良幸
(74)【代理人】
【識別番号】100109346
【弁理士】
【氏名又は名称】大貫 敏史
(74)【代理人】
【識別番号】100117189
【弁理士】
【氏名又は名称】江口 昭彦
(74)【代理人】
【識別番号】100134120
【弁理士】
【氏名又は名称】内藤 和彦
(74)【代理人】
【識別番号】100126480
【弁理士】
【氏名又は名称】佐藤 睦
(72)【発明者】
【氏名】ベスト，スコット，シー．
(72)【発明者】
【氏名】マーソン，マーク，エヴァン
(72)【発明者】
【氏名】ウィットナー，ジョエル
【テーマコード（参考）】
5B160
【Ｆターム（参考）】
5B160AA13
(57)【要約】
乱数ジェネレータはアドレスを選択し、一方、レジスタ（またはビット）の「スコアボード」バンクは、（例えば、データの一部を格納または検索するために）どのアドレスがすでに出力されているかを追跡する。アドレスがすでに出力されていることをスコアボードが検出すると、ランダムに選択されたものではなく、まだ使用されていない第２のアドレスが出力される。第２のアドレスは、まだ出力されていない近くのアドレスから選択され得る。
【選択図】図１
【選択図】図１
【特許請求の範囲】
【請求項1】
アドレス生成回路であって、アドレスのセットから候補アドレスをランダムに選択するための候補アドレスジェネレータと、
前記アドレスのセットからの前記アドレスのすべてが出力される前に、候補アドレスが少なくとも一度はすでに出力されているかどうかを決定するためのリピートアドレス検出器と、
前記候補アドレスがまだ少なくとも一度も出力されていない場合、前記候補アドレスを出力し、前記候補アドレスがすでに少なくとも一度出力されている場合、前記アドレスのセットから選択して、まだ少なくとも一度も出力されていない異なるアドレスを出力する出力セレクタと、を含む、アドレス生成回路。
【請求項2】
前記アドレスのセットのそれぞれに対応するインジケータのセットであって、前記アドレスのセットのそれぞれがすでに少なくとも一度出力されているかどうかに対応するインジケータのセットをさらに含む、請求項１に記載のアドレス生成回路。
【請求項3】
アドレスが出力されたとき、前記インジケータのセットの対応する１つの値を変更するインジケータアップデータをさらに含む、請求項２に記載のアドレス生成回路。
【請求項4】
前記異なるアドレスは、前記インジケータのセットに少なくとも部分的に基づいて選択される、請求項２に記載のアドレス生成回路。
【請求項5】
前記候補アドレスは、乱数ジェネレータからの値に基づいて選択される、請求項１に記載のアドレス生成回路。
【請求項6】
前記異なるアドレスは、前記乱数ジェネレータからの値に少なくとも部分的に基づいて選択される、請求項５に記載のアドレス生成回路。
【請求項7】
前記候補アドレスは、不揮発性メモリをアドレス指定するために使用される、請求項１に記載のアドレス生成回路。
【請求項8】
アクセスアドレスのセットを出力する方法であって、ランダムに生成された数に少なくとも部分的に基づいて、前記アクセスアドレスのセットから第１のアドレスを選択することと、
前記アクセスアドレスのセット内の他のアドレスのすべてが出力される前に、前記第１のアドレスが出力されたかどうかを決定することと、
前記アクセスアドレスのセット内の前記他のアドレスのすべてが出力される前に、前記第１のアドレスがまだ出力されていない場合、前記第１のアドレスを出力することと、
前記アクセスアドレスのセット内の前記他のアドレスのすべてが出力される前に、前記第１のアドレスがすでに出力されている場合、前記アクセスアドレスのセット内の前記他のアドレスのすべてが出力される前に、まだ出力されていない第２のアドレスを選択し、前記第２のアドレスを出力することと、を含む、方法。
【請求項9】
前記アクセスアドレスのセットのそれぞれに各々対応するインジケータのセットを維持することであり、前記インジケータのセットは、前記アクセスアドレスのセット内の前記他のアドレスのすべてが出力される前に、前記アクセスアドレスのセットの前記それぞれが出力されたかどうかに関連付けられている、維持することをさらに含む、請求項８に記載の方法。
【請求項10】
前記インジケータのセットのうちの１つに対応するアドレスが出力されたとき、前記インジケータのセットのうちの前記１つの値を変更することをさらに含む、請求項８に記載の方法。
【請求項11】
前記第２のアドレスは、前記インジケータのセットに少なくとも部分的に基づいて選択される、請求項８に記載の方法。
【請求項12】
前記第１のアドレスは、乱数ジェネレータからの少なくとも１つの値に基づいて選択される、請求項８に記載の方法。
【請求項13】
前記異なるアドレスは、前記乱数ジェネレータからの値に少なくとも部分的に基づいて選択される、請求項１２に記載の方法。
【請求項14】
前記第２のアドレスは、不揮発性メモリをアドレス指定するために使用される、請求項８に記載の方法。
【請求項15】
Ｎ個のアクセスアドレスのセットによってアドレス指定された機密データを格納するためのメモリであって、Ｎは、４より大きい、メモリと、前記Ｎ個のアクセスアドレスのすべてが前記メモリのアドレス指定に使用されるまで、前記Ｎ個のアクセスアドレスのセットのうちの１つをランダムかつ非反復的に選択するためのアドレスジェネレータと、を含むメモリシステム。
【請求項16】
前記アドレスジェネレータは、前記Ｎ個のアクセスアドレスのセットから第１のアドレスをランダムに選択するためのものである、請求項１５に記載のメモリシステム。
【請求項17】
前記アドレスジェネレータは、前記第１のアドレスが前記メモリをアドレス指定するために使用されたかどうかを決定するためのものである、請求項１６に記載のメモリシステム。
【請求項18】
前記メモリシステムは、前記第１のアドレスが前記メモリをアドレス指定するために使用されていない場合、前記第１のアドレスに少なくとも部分的に基づいて前記メモリをアドレス指定するためのものである、請求項１７に記載のメモリシステム。
【請求項19】
前記メモリシステムは、前記第１のアドレスが前記メモリをアドレス指定するために使用された場合、第２のアドレスに少なくとも部分的に基づいて前記メモリをアドレス指定するためのものである、請求項１８に記載のメモリシステム。
【請求項20】
前記メモリシステムは、前記メモリをアドレス指定するために使用されていない前記Ｎ個のアクセスアドレスのセットのサブセットから前記第２のアドレスを選択するためのものである、請求項１８に記載のメモリシステム。
【発明の詳細な説明】
【図面の簡単な説明】
【0001】
【図1】アドレス生成論理を示すブロック図である。
【図2】固定時間アドレス生成ブロックを示すブロック図である。
【図3A-3B】例示的な固定時間アドレス生成論理を示す。
【図4】ランダム化された順序でデータにアクセスするシステムを示す。
【図5】アドレスを生成する方法を示すフローチャートである。
【図6】アドレスを選択する方法を示すフローチャートである。
【図7】処理システムのブロック図である。
【発明を実施するための形態】
【0002】
特定の秘密または機密データ（例えば、暗号化キー、または暗号化キーの一部）が、そのチップの不揮発性メモリ（「ＮＶＭ」）内のチップに格納される場合がある。通常、このデータは線形順序で格納され、秘密データの第１の部分（例えば、ワード、バイト、ニブルなど）が第１のメモリ位置に格納され、第２の部分が第２のメモリ位置に格納され、以下同様である。また、データにアクセスすると、通常、線形順序でもアクセスされる（すなわち、第１のメモリ位置が読み取られ、次に第２のメモリ位置が読み取られるなど）。この従来の線形アクセスアプローチにより、データを要求するセキュリティコアとＮＶＭ回路の間のデータ信号を侵襲的に監視することで、攻撃者は、秘密データを回復することができる。このような攻撃では、攻撃者は、アドレスラインを監視する必要はなく、代わりに、回復したデータに対応するアドレスを推測できる。データラインの数がアドレスラインの数よりも大幅に少ないことが多いため（例えば、ＮＶＭ回路は１６本のアドレスラインを使用するが、出力バスは４ビットだけである）、攻撃者がデータラインを監視するだけで秘密データを回復できるようにすることで、侵入攻撃中の攻撃者の作業が大幅に簡素化される。
【0003】
一実施形態では、アドレスのアクセスパターンの生成中に乱数ジェネレータが使用され、一方、レジスタ（またはビット）の「スコアボード」バンクは、（例えば、データの一部を格納または検索するために）どのアドレスがすでに使用されているかを追跡する。アドレスがすでに使用されていることをスコアボードが検出すると、ランダムに選択されたものではなく、まだ使用されていない第２のアドレスが使用される。第２のアドレスは、まだ出力されていない近くのアドレスから選択され得る。このように、セキュリティコアが秘密データのブロックにアクセスしている間にデータラインを監視している攻撃者は、部分がランダムな順序でアクセスされているため、秘密データ全体を正しくつなぎ合わせることができない。同時に、スコアボードアプローチにより、セキュリティコアが必要最小限の時間で秘密データのブロックを取得できることが保証される。
【0004】
図１は、アドレス生成論理を示すブロック図である。図１では、アドレス生成システム１００は、候補アドレスジェネレータ１１０、リピートアドレス検出器１２０、および出力アドレスセレクタ１３０を含む。候補アドレスジェネレータ１１０は、出力アドレスセレクタ１３０およびリピートアドレス検出器１２０に動作可能に結合されている。リピートアドレス検出器１２０は、出力アドレスセレクタ１３０に動作可能に結合されている。出力アドレスセレクタ１３０は、アドレス生成システム１００によって出力されるアドレスを提供する。
【0005】
一実施形態では、候補アドレスジェネレータ１１０は、リピートアドレス検出器１２０および出力アドレスセレクタ１３０に候補アドレスを提供する。リピートアドレス検出器１２０は、所与の候補アドレスがアドレス生成システム１００によってすでに提供されているかどうかを決定する（例えば、ＮＶＭ回路からのデータの読み取りを担当するアービタ回路に提供される）。リピートアドレス検出器１２０は、アドレスのセット全体（または範囲）が出力されるまで、リピートアドレスが出力されるのを防ぐために、アドレスのセット全体（または範囲）が出力される前に、所与の候補アドレスがアドレス生成システム１００によってすでに出力されているかどうかを決定してもよい。このようにして、アドレスのセット全体（または範囲）が、既知の（すなわち、固定された）数のトランザクション／サイクルなどで出力される。
【0006】
例えば、６４バイト（またはワード、またはニブルなど）からなるデータのバーストを検索／格納するために、アドレス生成システム１００は、０～６３の範囲のアドレスを出力するように構成され得る。この範囲からのリピートアドレスは、範囲全体（すなわち、バースト／ブロック）が出力されるまで出力されないので、アドレス生成システム１００は、リピートアドレスが出力されることを可能にする前に、６４個のアドレスを出力する。言い換えれば、アドレス生成システム１００は、所与の６４バイトのデータブロックの検索／格納中、６４個のアドレスの各々を正確に一度出力する。
【0007】
一実施形態では、候補アドレスジェネレータ１１０は、ランダムまたは疑似ランダムに生成された数（以下、まとめてランダムの、ランダム化された、またはランダムに選択された数と呼ぶ）に基づいて候補アドレスを出力する。リピートアドレス検出器１２０は、アドレスのセットまたは範囲からランダムに選択されたそれぞれの候補アドレスが、現在のブロックの検索／格納中にすでに出力されているかどうかを決定する。所与の候補アドレスが現在のバースト中にまだ出力されていないと決定された場合、出力アドレスセレクタ１３０は、アドレス生成システム１００によって出力されるように、候補アドレスジェネレータ１１０によって提供される候補アドレスを選択する。所与の候補アドレスが現在のバースト中にすでに出力されていると決定された場合、出力アドレスセレクタ１３０は、リピートアドレス検出器１２０からの情報に基づいて、現在のバースト中にまだ出力されていないアドレスを選択する。
【0008】
一実施形態では、所与の候補アドレスが現在のバースト中にすでに出力されていると決定された場合、出力アドレスセレクタ１３０は、現在のバースト中にまだ出力されていない次に低い値（候補と比較した場合）のアドレスを選択し得る。まだ出力されていない低い値のアドレスがない場合、出力アドレスセレクタ１３０は、現在のバースト中にまだ出力されていない次に高い値（候補と比較した場合）のアドレスを選択し得る。同様に、別の実施形態では、所与の候補アドレスが現在のバースト中にすでに出力されていると決定された場合、出力アドレスセレクタ１３０は、現在のバースト中にまだ出力されていない次に高い値（候補と比較した場合）のアドレスを選択し得る。まだ出力されていない高い値のアドレスがない場合、出力アドレスセレクタ１３０は、現在のバースト中にまだ出力されていない次に低い値（候補と比較した場合）のアドレスを選択し得る。
【0009】
別の実施形態では、所与の候補アドレスが現在のバースト出力中にすでに出力されていると決定された場合、出力アドレスセレクタ１３０は、乱数に基づいて、現在のバースト中にまだ出力されていない次に低い値または高い値のアドレスを選択するかどうかを選択し得る。乱数に基づいて次に高い値のアドレスが選択され、まだ出力されていない高い値のアドレスがない場合、出力アドレスセレクタ１３０は、現在のバースト中にまだ出力されていない次に低い値のアドレス（候補と比較した場合）を選択してもよい。同様に、乱数に基づいて次に低い値のアドレスが選択され、まだ出力されていない低い値のアドレスがない場合、出力アドレスセレクタ１３０は、現在のバースト中にまだ出力されていない次に高い値のアドレス（候補と比較した場合）を選択してもよい。
【0010】
図２は、固定時間アドレス生成ブロックを示すブロック図である。図２において、アドレス生成システム２００は、乱数ジェネレータ２１１、アドレスセレクタ２３１、および使用されたアドレス追跡２２１を含む。乱数ジェネレータ２１１は、アドレスセレクタ２３１に動作可能に結合されている。乱数ジェネレータ２１１は、アドレスセレクタ２３１に動作可能に結合されて、セレクタ２３１がアドレス生成システム２００によって出力される少なくとも１つのアドレスを選択するために少なくとも部分的に使用する、少なくとも乱数を提供する。
【0011】
アドレス追跡２２１は、セレクタ２３１に動作可能に結合されている。アドレス追跡２２１は、セレクタ２３１に動作可能に結合されて、アドレスのセット（または範囲）からどのアドレスが出力されたか、または出力されなかったかに関する情報をセレクタ２３１に提供する。所与の出力サイクルにおいて、セレクタ２３１は、少なくとも、乱数ジェネレータ２１１によって提供される乱数、およびアドレス追跡２２１からの情報に基づいて、アドレス生成システム２００によって出力されるアドレスを提供する。アドレス生成システム２００によって出力されたアドレスは、使用されたことが示されるように、アドレス追跡２２１にフィードバックされる。
【0012】
一実施形態では、乱数ジェネレータ２１１は、セレクタ２３１に乱数を提供する。この乱数は、候補アドレスを含み得る。この乱数は、候補アドレスへのインデックス（例えば、まだ使用されていないアドレスのテーブルへのインデックス）を含み得る。セレクタ２３１は、追跡２２１からの情報に少なくとも部分的に基づいて、候補アドレスがアドレス生成システム２００によってすでに出力されているかどうかを決定する。セレクタ２３１は、アドレスのセット全体（または範囲）が出力されるまで、リピートアドレスが出力されるのを防ぐために、所与の候補アドレスがすでに出力されているかどうかを決定してもよい。このようにして、アドレスのセット全体（または範囲）が、既知の（すなわち、固定された）数のトランザクション／サイクルなどで出力される。
【0013】
例えば、６４バイト（またはワード、またはニブルなど）からなるデータのバーストを検索／格納するために、乱数ジェネレータ２１１は、０～６３の範囲の候補アドレスを出力するように構成され得る。乱数ジェネレータ２１１は、候補アドレスの実質的に（または事実上）ランダムなシーケンスを出力するので、乱数ジェネレータ２１１は、範囲内のすべての数が出力される前に、範囲から１つ以上のリピートアドレスを出力することが可能である。リピート候補アドレスが発生すると、セレクタ２３１は、アドレス追跡２２１からの情報を使用して、この発生を検出する。次に、セレクタ２３１は、この再度発生するアドレスが出力されるのを防ぎ、（追跡２２１からの情報にも基づいて）まだ出力されていない新しいアドレスを出力するように選択する。このようにして、アドレス生成システム２００は、所与の６４バイトのデータブロックの検索／格納中、６４個のアドレスの各々を正確に一度出力する。
【0014】
一実施形態では、乱数ジェネレータ２１１は、ランダムまたは疑似ランダムに生成された数のシーケンスを出力する。シーケンス内の各数は候補アドレスを含んでいてもよい（例えば、乱数ジェネレータ２１１によって出力されたビットのサブセットが候補アドレスとして使用され、残りはセレクタ２３１によって他の目的に使用されてもよい）。セレクタ２３１は、追跡２２１からの情報について、現在のブロックの検索／格納中に、それぞれのランダムに生成された候補アドレスがすでに出力されているかどうかを決定する。所与の候補アドレスが現在のバースト中にまだ出力されていないと決定された場合、セレクタ２３１は、アドレス生成システム２００によって出力されるように、乱数ジェネレータ２１１によって提供される候補アドレスを選択する。所与の候補アドレスが現在のバースト中にすでに出力されていると決定された場合、セレクタ２３１は、少なくとも追跡２２１からの情報に基づいて、現在のバースト中にまだ出力されていないアドレスを選択する。
【0015】
一実施形態では、所与の候補アドレスが現在のバースト中にすでに出力されていると決定された場合、セレクタ２３１は、追跡２２１からの情報に基づいて、現在のバースト中にまだ出力されていない次に低い値（候補と比較した場合）のアドレスを選択し得る。まだ出力されていない低い値のアドレスがない場合、セレクタ２３１は、追跡２２１からの情報に基づいて、現在のバースト中にまだ出力されていない次に高い値（候補と比較した場合）のアドレスを選択し得る。逆に、別の実施形態では、所与の候補アドレスが現在のバースト出力中にすでに出力されていると決定された場合、セレクタ２３１は、追跡２２１からの情報に基づいて、現在のバースト中にまだ出力されていない次に高い値（候補と比較した場合）のアドレスを選択し得る。まだ出力されていない高い値のアドレスがない場合、セレクタ２３１は、追跡２２１からの情報に基づいて、現在のバースト中にまだ出力されていない次に低い値（候補と比較した場合）のアドレスを選択し得る。
【0016】
別の実施形態では、所与の候補アドレスが現在のバースト中にすでに出力されていると決定された場合、セレクタ２３１は、追跡２２１からの情報、および乱数（例えば、乱数ジェネレータ２１１から受信された乱数のうち、候補アドレスとして使用されなかった１つ以上のビット）に基づいて、現在のバースト中にまだ出力されていない次に低い値または高い値のアドレスを選択するかどうかを選択し得る。乱数に基づいて次に高い値のアドレスが選択され、まだ出力されていない高い値のアドレスがないとき、セレクタ２３１は、追跡２２１からの情報に基づいて、現在のバースト中にまだ出力されていない次に低い値のアドレス（候補と比較した場合）を選択してもよい。同様に、乱数に基づいて次に低い値のアドレスが選択され、まだ出力されていない低い値のアドレスがないとき、セレクタ２３１は、追跡２２１からの情報に基づいて、現在のバースト中にまだ出力されていない次に高い値のアドレス（候補と比較した場合）を選択してもよい。
【0017】
図３Ａおよび３Ｂは、例示的な固定時間アドレス生成論理を示す。図３Ａは、次のアドレスを生成するための例示的な回路を示す。図３Ａでは、次のアドレスジェネレータ３０１は、乱数ジェネレータ（ＲＮＧ）３１１、６４ビットアドレス追跡レジスタ３２１（別名、「ＡＴＲ」または「スコアボード」）、アドレス追跡制御３２２、６４：１マルチプレクサ（ＭＵＸ）３３１、１２：６ ＭＵＸ ３３２、１２：６ ＭＵＸ ３３３、６ビットラストアドレスレジスタ３５１、２入力ＯＲゲート３５２、２入力ＡＮＤゲート３５３、およびＩＮＶゲート３５４を含む。この実施形態では、ＡＴＲ３２１は、アドレス０で始まり、アドレス６３で終わる「線形」レジスタとして示されていることに留意されたい。他の実施形態では、ＡＴＲは、６３より上の増分アドレスがアドレス０であり、０より下の増分アドレスが６３であるように、「循環」方式で編成することができる。
【0018】
一実施形態では、アドレスジェネレータ３０１は、出力される次のアドレスを選択する。例えば、ＲＮＧ３１１は、７ビット値ＲＮ［６：０］を出力する。下位６ビットのＲＮ［５：０］は、ＭＵＸ３３１によって「候補アドレス」として事実上テストされる。候補アドレスに関連付けられたアクセス追跡レジスタ３２１のビットが空の場合（例えば、６ビットＲＮ［５：０］値に対応する位置で値が「０」である）、その候補アドレスＲＮ［５：０］は、次のアドレスとして出力されるように、ＭＵＸ３３２によって選択される。ＲＮ［５：０］が出力として提供された後、ＡＴＲ制御３２２は、ＡＴＲ３２１内の対応する位置を更新する（例えば、０から１に）。加えて、ラストアドレスレジスタ３５１の値も更新される。この値は、図３Ｂを参照して本明細書で説明されるリピートアドレスリゾルバ３０２によって使用される。ＡＴＲ制御３２２は、検索／格納トランザクションの開始時に、最初にＡＴＲ３２１の内容をリセットする（例えば、すべての位置にすべての「０」を含むように）ことに留意されたい。
【0019】
ＲＮ［５：０］に対応するアクセス追跡レジスタ３２１のビットが、論理値が「１」であることを示すとき（ＲＮ［５：０］の値がすでに使用／出力されていることを意味する）、ＭＵＸ３３２は、異なるアドレスを選択する。ＲＮ［７］に少なくとも部分的に基づいて、ＭＵＸ３３３は、「次の上の」アドレスＮＡ［５：０］（すなわち、最後に使用されたレジスタ値ＬＡＤ［５：０］よりも大きいアドレス値を持つ次の空のアドレス位置）、または「次の下の」アドレスＮＢ［５：０］（すなわち、最後に使用されたレジスタ値よりも小さいアドレス値を持つ次の空のアドレス位置）のいずれかを選択する。
【0020】
ＡＴＲ３２１が、上（すなわち、「上に何も残っていない」信号ＮＬＡが論理「１」）または下（すなわち、「下に何も残っていない」信号ＮＬＢが論理「１」）に未使用の値がないことを示すとき、ＯＲゲート３５２、ＡＮＤゲート３５３、およびインバータ３５４によって形成される論理関数は、それぞれ、下の次の値または上の次の値を選択する。言い換えれば、「次の上」のアドレスＮＡ［５：０］が使用されるべきであることをランダムビットＲＮ［７］が示しているが、未使用のままの「次の上」のアドレスがないとき、アドレスジェネレータ３０１は、「次の下」のアドレスＮＢ［５：０］を出力する。「次の下」のアドレスＮＢ［５：０］が使用されるべきであることをランダムビットＲＮ［７］が示しているが、未使用のままの「次の下」のアドレスがないとき、アドレスジェネレータ３０１は、「次の上」のアドレスＮＢ［５：０］を出力する。
【0021】
図３Ｂは、乱数が示すときに少なくとも１つの未使用のアドレス、およびすでに出力されているアドレスを提供する例示的な回路を示す。図３Ｂでは、リピートアドレスリゾルバ３０２は、アドレス追跡レジスタ３２１（図３Ａと同じ要素）、ラストアドレスレジスタ３５１（図３Ａと同じ要素）、６ビット－６４ビット温度計デコーダ３６１、６４ ２入力ＮＯＲゲート３６２、６４ ２入力ＮＯＲゲート３６３、６４入力ＡＮＤゲート３６４、６４入力ＮＯＲゲート３６５、６４入力ＮＯＲゲート３６６、最下位ビット（ＬＳＢ）－最上位ビット（ＭＳＢ）ローテータ３７１、６４ビット－６ビットプライオリティエンコーダ３７２、減算器３７３、および６４ビット－６ビットプライオリティエンコーダ３７２を含む。
【0022】
最後に使用されたアドレス値ＬＡＤ［５：０］は、デコーダ３６１によって６４ビット温度計コード値に再コード化される。例えば、ＬＡＤ［５：０］値が「１３」である場合、得られた６４ビット出力は、５１個の先行のゼロ（ＭＳＢからビット１４まで）とそれに続く１３個の１（ビット１３からＬＳＢまで）を有することになる。この６４ビットベクトル（およびその逆）がＡＴＲ３２１のビット内に含まれる６４ビット値とＮＯＲされると、得られたベクトルを使用して「次の上」のＮＡ［５：０］および「次の下」のＮＢ［５：０］値を決定することができる。
【0023】
デコーダ３６１によって出力された６４ビットの温度計コード化値は、ＮＯＲゲート３６２によって、アクセス追跡レジスタ３２１からの対応するビット値とＮＯＲされる。ＮＯＲゲート３６２の出力の順序は、ＬＳＢ－ｔｏ－ＭＳＢ回転３７１によって順序的に逆にした。ＬＳＢ－ｔｏ－ＭＳＢ回転３７１の出力は、プライオリティエンコーダ３７２に入力される。プライオリティエンコーダ３７２の出力は、「次の上」のアドレスが６３からのアドレスステップ数（すなわち、可能な最大アドレス値ＮＡ［５：０］＝１１１１１１ｂ）を示す。プライオリティエンコーダ３７２の出力は、減算器３７３によって６３から減算されて、次の上のアドレスＮＡ［５：０］が生成される。すべてのＮＯＲゲート３６２の出力がゼロである場合、それは、最後に使用された値ＬＡＤ［５：０］の上に未使用のアドレスがないことを示す。これを検出するために、６４入力ＮＯＲゲート３６５は、ＮＯＲゲート３６２の出力を受信して、「上に何も残っていない」（ＮＬＡ）信号を決定する。いくつかの実施形態では、ＮＯＲゲート３６５は、例えば、ＮＯＲゲート、ＯＲゲートなど、ゲートのいくつかのステージとして実装され得る。
【0024】
デコーダ３６１によって出力された反転された温度計値は、ＮＯＲゲート３６３によって、アクセス追跡レジスタ３２１からの対応するビット値とＮＯＲされる。ＮＯＲゲート３６３の出力は、「次の下」のアドレスＮＢ［５：０］を決定するためにプライオリティエンコーダ３７２に入力される。すべてのＮＯＲゲート３６３の出力がゼロである場合、それは、最後に使用された値ＬＡＤ［５：０］の下に未使用のアドレスがないことを示す。これを検出するために、６４入力ＮＯＲゲート３６６は、ＮＯＲゲート３６３の出力を受信して、「下に何も残っていない」（ＮＬＢ）信号を決定する。図３Ａに示されるように、「次の上」のＮＡ［５：０］、「次の下」のＮＢ［５：０］、「上に何も残っていない」ＮＬＡ、および「下に何も残っていない」値／信号が、アドレスジェネレータ３０１に提供される。最後に、完了を検出するために（すなわち、範囲内のすべてのアドレス値が出力されたこと）、ＡＮＤゲート３５４は、すべてのＡＴＲ値が論理「１」であるときを検出し、結果として「完了」信号をアサートする。
【0025】
図４は、ランダム化された順序でデータにアクセスするシステムを示す。図４では、データアクセスシステム４００は、アドレスジェネレータ４３５、不揮発性メモリアービタ／コントローラ４８０、不揮発性メモリ４８６、およびデータリクエスタ４８２を含む。アドレスジェネレータ４３５は、アドレス追跡レジスタ４２１、乱数ジェネレータ４１１、およびアドレスセレクタ４３１を含む。アドレスジェネレータは、不揮発性メモリアービタ４８０に動作可能に結合されている。データリクエスタは、不揮発性メモリアービタ４８０に動作可能に結合されている。不揮発性メモリアービタ４８０は、少なくともアドレスバス４９２および読み取りデータバス４９１を介して不揮発性メモリ４８６に動作可能に結合されている。アドレスジェネレータ４３５は、アドレス生成システム１００、アドレス生成システム２００、および／またはアドレス生成システム３０１、３０２であり得るか、またはそれらを含み得る。
【0026】
例示的な動作では、データリクエスタ４８２（例えば、セキュリティプロセッサおよび／またはセキュリティコアなど）は、不揮発性メモリアービタ４８０に要求を発行して、不揮発性メモリ４８６内に格納された秘密データ値のブロックを配信する。この例では、秘密データは、６４のアドレス位置に分散されている（例えば、２５６ビットの秘密キー値は４ビットデータの６４ニブルとして格納される）。ＮＶＭアービタ４８０回路は、アドレスジェネレータ４３５を使用して、ランダムに生成された順序で６４個の一意のアドレスを提供する。ＮＶＭアービタ４８０は、秘密データを読み取るために、アドレスバス４９２を介してランダムに生成された順序で一意のアドレスをアドレスＮＶＭメモリ４８６に送信する。データは、読み取りデータバス４９１を介して、ＮＶＭメモリ４８６とＮＶＭアービタ４８０との間で転送される。したがって、一意のアドレスはランダムに生成された順序で送信されるため、秘密データを学習しようとする攻撃者は、データバス４９１の監視に加えて、アドレスバス４９２を監視する必要がある。
【0027】
本明細書で説明するように、アドレスジェネレータ４３５は、乱数ジェネレータ４１１と「スコアボード」アドレス追跡レジスタ４２１の両方を使用する。この例では、ＡＴＲ４２１は、すでに使用されている／まだ使用されていないアドレスに対応する６４個の１ビット値を保持する。
【0028】
図５は、アドレスを生成する方法を示すフローチャートである。図５に示されるステップは、アドレス生成システム１００、アドレス生成システム２００、および／またはアドレス生成システム３０１、３０２、システム４００、および／またはそれらの構成要素のうちの１つ以上によって実行され得る。ランダムに生成された数に少なくとも部分的に基づいて、第１の候補アドレスが、アクセスアドレスのセットから選択される（５０２）。例えば、６４バイト（またはワード、またはニブルなど）からなるデータのブロックを検索／格納するために、乱数ジェネレータ２１１は、０～６３の範囲の候補アドレスを出力するように構成され得る。
【0029】
現在のブロックを検索／格納するために必要なアクセスの一部として、第１の候補アドレスがすでに出力されているかどうかが決定される（５０４）。例えば、アドレス追跡２２１から受信された情報に基づいて、セレクタ２３１は、ランダムに生成された候補アドレスが、現在のブロックの検索／格納の一部としてすでに出力されているかどうかを決定する。現在のブロックの検索／格納の一部として第１のアドレスが以前に出力されていない場合、第１のアドレスが出力される（５０６）。例えば、現在のブロックの検索／格納中に候補アドレスがまだ出力されていないと決定された場合、セレクタ２３１は、乱数ジェネレータ２１１によって提供される候補アドレスを選択して出力する。
【0030】
現在のブロックの検索／格納に必要なアクセスの一部として第１のアドレスがすでに出力されている場合、現在のブロックの検索／格納中に以前に使用されていない第２のアドレスが選択され、第２のアドレスが出力される（５０８）。例えば、現在のブロックの検索／格納中に候補アドレスがすでに出力されていると決定された場合、セレクタ２３１は、少なくとも追跡２２１からの情報に基づいて、現在のブロックの検索／格納中にまだ出力されていないアドレスを選択する。
【0031】
例えば、現在のブロックの検索／格納中に候補アドレスがすでに出力されていると決定されたとき、セレクタ２３１は、追跡２２１からの情報に基づいて、現在のブロックの検索／格納中にすでに出力されている次に低い値（候補と比較した場合）のアドレスを選択し得る。まだ出力されていない低い値のアドレスがない場合、セレクタ２３１は、追跡２２１からの情報に基づいて、現在のブロックの検索／格納中にまだ出力されていない次に高い値（候補と比較した場合）のアドレスを選択し得る。
【0032】
別の例では、現在のブロックの検索／格納中に候補アドレスがすでに出力されていると決定されたとき、セレクタ２３１は、追跡２２１からの情報に基づいて、現在のブロックの検索／格納中にまだ出力されていない次に高い値（候補と比較した場合）のアドレスを選択し得る。まだ出力されていない高い値のアドレスがない場合、セレクタ２３１は、追跡２２１からの情報に基づいて、現在のブロックの検索／格納中にまだ出力されていない次に低い値（候補と比較した場合）のアドレスを選択し得る。
【0033】
別の例では、現在のブロックの検索／格納中に候補アドレスがすでに出力されていると決定されると、セレクタ２３１は、追跡２２１からの情報、および乱数（例えば、乱数ジェネレータ２１１から受信された乱数のうちの１つ以上の非候補アドレスビット）に基づいて、現在のブロックの検索／格納中にまだ出力されていない、次に低いまたは次に高い値のアドレスを選択するかを選択し得る。乱数に基づいて次に高い値のアドレスが選択され、まだ出力されていない高い値のアドレスがないとき、セレクタ２３１は、追跡２２１からの情報に基づいて、現在のブロックの検索／格納中にまだ出力されていない次に低い値のアドレス（候補と比較した場合）を選択してもよい。同様に、乱数に基づいて次に低い値のアドレスが選択され、まだ出力されていない低い値のアドレスがないとき、セレクタ２３１は、追跡２２１からの情報に基づいて、現在のブロックの検索／格納中にまだ出力されていない次に高い値のアドレス（候補と比較した場合）を選択してもよい。
【0034】
図６は、アドレスを選択する方法を示すフローチャートである。図６に示されるステップは、アドレス生成システム１００、アドレス生成システム２００、および／またはアドレス生成システム３０１、３０２、システム４００、および／またはそれらの構成要素のうちの１つ以上によって実行され得る。インジケータのセットは、アクセスアドレスのセットのそれぞれに対応して維持される（６０２）。例えば、アドレス追跡２２１は、データのブロックの検索／格納中に対応するアドレスがすでに出力されているかどうかをその出力が示すレジスタ（または複数のレジスタ）を維持し得る。
【0035】
インジケータのセットのそれぞれに対応するアドレスが出力されたとき、インジケータのセットのうちの１つが変更される（６０４）。例えば、アドレス追跡２２１は、対応するアドレスがすでに出力されているかどうかをその出力が示すレジスタ（または複数のレジスタ）の出力を変更しながら、対応するアドレスが出力されると、データのブロックの検索／格納が変更され得る。
【0036】
アドレスは、インジケータのセットに少なくとも部分的に基づいて選択される（６０６）。例えば、リピートアドレスが発生すると、セレクタ２３１は、アドレス追跡２２１からの情報を使用して、この発生を検出し得る。次に、セレクタ２３１は、この再度発生するアドレスが出力されるのを防ぎ、（追跡２２１からの情報にも基づいて）まだ出力されていない出力される新しいアドレスを選択し得る。このように、データのブロックへのアクセスパターンは、データにアクセスするたびに異なるが、ブロック全体にアクセスするために必要な時間は一定である。
【0037】
上記の方法、システム、およびデバイスは、コンピュータシステムに実装することも、コンピュータシステムによって格納することもできる。上記の方法は、非一時的コンピュータ可読媒体に格納されてもよい。本明細書に記載のデバイス、回路、およびシステムは、当技術分野で利用可能なコンピュータ支援設計ツールを使用して実装され、このような回路のソフトウェア記述を含むコンピュータ可読ファイルによって具体化され得る。これには、アドレス生成システム１００、アドレス生成システム２００、および／またはアドレス生成システム３０１、３０２、システム４００、およびそれらの構成要素のうちの１つ以上の要素が含まれるが、これらに限定されない。これらのソフトウェアの記述は、挙動、レジスタ転送、論理構成要素、トランジスタ、およびレイアウトジオメトリレベルの記述であり得る。さらに、ソフトウェアの記述は、記憶媒体に格納されるか、または搬送波によって通信され得る。
【0038】
このような記述が実装され得るデータ形式には、Ｃなどの挙動言語をサポートする形式、ＶｅｒｉｌｏｇおよびＶＨＤＬなどのレジスタ転送レベル（ＲＴＬ）言語をサポートする形式、ジオメトリ記述言語をサポートする形式（ＧＤＳＩＩ、ＧＤＳＩＩＩ、ＧＤＳＩＶ、ＣＩＦ、およびＭＥＢＥＳなど）、ならびに他の適切な形式および言語が含まれるが、これらに限定されない。さらに、機械可読媒体上のこのようなファイルのデータ転送は、インターネット上の多様な媒体を介して、または、例えば、電子メールを介して電子的に行われ得る。物理ファイルは、４ｍｍ磁気テープ、８ｍｍ磁気テープ、３－１／２インチフロッピー媒体、ＣＤ、ＤＶＤなどの機械可読媒体に実装され得ることに留意されたい。
【0039】
図７は、回路構成要素７２０の表現を含む、処理する、または生成するための処理システム７００の一実施形態を示すブロック図である。処理システム７００は、１つ以上のプロセッサ７０２、メモリ７０４、および１つ以上の通信デバイス７０６を含む。プロセッサ７０２、メモリ７０４、および通信デバイス７０６は、有線および／または無線接続７０８の任意の適切なタイプ、数、および／または構成を使用して通信する。
【0040】
プロセッサ７０２は、メモリ７０４に格納された１つ以上のプロセス７１２の命令を実行して、ユーザ入力７１４およびパラメータ７１６に応答して回路構成要素７２０を処理および／または生成する。プロセス７１２は、電子回路を設計、シミュレート、分析、および／または検証するため、および／または電子回路用のフォトマスクを生成するために使用される任意の適切な電子設計自動化（ＥＤＡ）ツールまたはその一部であり得る。表現７２０は、図に示されるように、アドレス生成システム１００、アドレス生成システム２００、および／またはアドレス生成システム３０１、３０２、システム４００およびそれらの構成要素の全部または一部を記述するデータを含む。
【0041】
表現７２０は、挙動、レジスタ転送、論理構成要素、トランジスタ、およびレイアウトジオメトリレベルの記述のうちの１つ以上を含み得る。さらに、表現７２０は、記憶媒体に格納されるか、または搬送波によって通信され得る。
【0042】
表現７２０が実装され得るデータ形式には、Ｃなどの挙動言語をサポートする形式、ＶｅｒｉｌｏｇおよびＶＨＤＬなどのレジスタ転送レベル（ＲＴＬ）言語をサポートする形式、ジオメトリ記述言語をサポートする形式（ＧＤＳＩＩ、ＧＤＳＩＩＩ、ＧＤＳＩＶ、ＣＩＦ、およびＭＥＢＥＳなど）、ならびに他の適切な形式および言語が含まれるが、これらに限定されない。さらに、機械可読媒体上のこのようなファイルのデータ転送は、インターネット上の多様な媒体を介して、または、例えば、電子メールを介して電子的に行われ得る。
【0043】
ユーザ入力７１４は、キーボード、マウス、音声認識インターフェース、マイクロフォンおよびスピーカー、グラフィックディスプレイ、タッチスクリーン、または他のタイプのユーザインターフェースデバイスからの入力パラメータを含み得る。このユーザインターフェイスは、複数のインターフェイスデバイスに分散されてもよい。パラメータ７１６は、表現７２０を定義するのを助けるために入力される仕様および／または特性を含み得る。例えば、パラメータ７１６は、デバイスタイプ（例えば、ＮＦＥＴ、ＰＦＥＴなど）、トポロジー（例えば、ブロック図、回路記述、概略図など）、および／またはデバイス記述（例えば、デバイス特性、デバイスの寸法、電源電圧、シミュレーション温度、シミュレーションモデルなど）を定義する情報を含み得る。
【0044】
メモリ７０４は、プロセス７１２、ユーザ入力７１４、パラメータ７１６、および回路構成要素７２０を格納する非一時的コンピュータ可読記憶媒体の任意の適切なタイプ、数、および／または構成を含む。
【0045】
通信デバイス７０６は、処理システム７００から別の処理または記憶システム（図示せず）に情報を送信し、および／または別の処理または記憶システム（図示せず）から情報を受信する、任意の適切なタイプ、数、および／または構成の有線および／または無線デバイスを含む。例えば、通信デバイス７０６は、回路構成要素７２０を別のシステムに送信し得る。通信デバイス７０６は、プロセス７１２、ユーザ入力７１４、パラメータ７１６、および／または回路構成要素７２０を受信し、プロセス７１２、ユーザ入力７１４、パラメータ７１６、および／または回路構成要素７２０をメモリ７０４に格納させることができる。
【0046】
本明細書で論じられる実装には、以下の例が含まれるが、これらに限定されない。
【0047】
例１：アドレス生成回路であって、アドレスのセットから候補アドレスをランダムに選択するための候補アドレスジェネレータと、アドレスのセットからのアドレスのすべてが出力される前に、候補アドレスが少なくとも一度はすでに出力されているかどうかを決定するためのリピートアドレス検出器と、候補アドレスがまだ少なくとも一度も出力されていない場合、候補アドレスを出力し、候補アドレスがすでに少なくとも一度出力されている場合、アドレスのセットから選択して、まだ少なくとも一度も出力されていない異なるアドレスを出力する出力セレクタと、を含む、アドレス生成回路。
【0048】
例２アドレスのセットのそれぞれに対応するインジケータのセットであって、アドレスのセットのそれぞれがすでに少なくとも一度出力されているかどうかに対応するインジケータのセットをさらに含む、例１のアドレス生成回路。
【0049】
例３：アドレスが出力されたとき、インジケータのセットの対応する１つの値を変更するインジケータアップデータをさらに含む、例２のアドレス生成回路。
【0050】
例４：異なるアドレスは、インジケータのセットに少なくとも部分的に基づいて選択される、例２のアドレス生成回路。
【0051】
例５：候補アドレスは、乱数ジェネレータからの値に基づいて選択される、例１のアドレス生成回路。
【0052】
例６：異なるアドレスは、乱数ジェネレータからの値に少なくとも部分的に基づいて選択される、例５のアドレス生成回路。
【0053】
例７候補アドレスは、不揮発性メモリをアドレス指定するために使用される、例１のアドレス生成回路。
【0054】
例８：アクセスアドレスのセットを出力する方法であって、ランダムに生成された数に少なくとも部分的に基づいて、アクセスアドレスのセットから第１のアドレスを選択することと、アクセスアドレスのセット内の他のアドレスのすべてが出力される前に、第１のアドレスが出力されたかどうかを決定することと、アクセスアドレスのセット内の他のアドレスのすべてが出力される前に、第１のアドレスがまだ出力されていない場合、第１のアドレスを出力することと、アクセスアドレスのセット内の他のアドレスのすべてが出力される前に、第１のアドレスがすでに出力されている場合、アクセスアドレスのセット内の他のアドレスのすべてが出力される前に、まだ出力されていない第２のアドレスを選択し、第２のアドレスを出力することと、を含む、方法。
【0055】
例９：アクセスアドレスのセットのそれぞれに各々対応するインジケータのセットを維持することであり、インジケータのセットは、アクセスアドレスのセット内の他のアドレスのすべてが出力される前に、アクセスアドレスのセットのそれぞれが出力されたかどうかに関連付けられている、維持することをさらに含む、例８の方法。
【0056】
例１：インジケータのセットのうちの１つに対応するアドレスが出力されたとき、インジケータのセットのうちの１つの値を変更することをさらに含む、例８の方法。
【0057】
例１１：第２のアドレスは、インジケータのセットに少なくとも部分的に基づいて選択される、例８の方法。
【0058】
例１２：第１のアドレスは、乱数ジェネレータからの少なくとも１つの値に基づいて選択される、例８の方法。
【0059】
例１３：異なるアドレスは、乱数ジェネレータからの値に少なくとも部分的に基づいて選択される、例１２の方法。
【0060】
例１４：第２のアドレスは、不揮発性メモリをアドレス指定するために使用される、例８の方法。
【0061】
例１５：Ｎ個のアクセスアドレスのセットによってアドレス指定された機密データを格納するためのメモリであって、Ｎは、４より大きい、メモリと、Ｎ個のアクセスアドレスのすべてがメモリのアドレス指定に使用されるまで、Ｎ個のアクセスアドレスのセットのうちの１つをランダムかつ非反復的に選択するためのアドレスジェネレータと、を含むメモリシステム。
【0062】
例１６：アドレスジェネレータは、Ｎ個のアクセスアドレスのセットから第１のアドレスをランダムに選択するためのものである、例１５のメモリシステム。
【0063】
例１７：アドレスジェネレータは、第１のアドレスがメモリをアドレス指定するために使用されたかどうかを決定するためのものである、例１６のメモリシステム。
【0064】
例１８：メモリシステムは、第１のアドレスがメモリをアドレス指定するために使用されていない場合、第１のアドレスに少なくとも部分的に基づいてメモリをアドレス指定するためのものである、例１７のメモリシステム。
【0065】
例１９：メモリシステムは、第１のアドレスがメモリをアドレス指定するために使用された場合、第２のアドレスに少なくとも部分的に基づいてメモリをアドレス指定するためのものである、例１８のメモリシステム。
【0066】
例２０：メモリシステムは、メモリをアドレス指定するために使用されていないＮ個のアクセスアドレスのセットのサブセットから第２のアドレスを選択するためのものである、例１８のメモリシステム。
【0067】
本発明の上記の説明は、例示および説明の目的で提示された。網羅的であること、または本発明を開示された正確な形態に限定することを意図するものではなく、上記の教示に照らして他の修正および変形が可能であり得る。実装形態は、本発明の原理およびその実際の用途を最もよく説明するために選択され、および記載されており、それにより、当業者は、企図される特定の使用に適した様々な実施形態および修正で本発明を最大限に利用することができる。添付の特許請求の範囲は、先行技術によって制限される場合を除いて、本発明の他の代替の実施形態を含むと解釈されることが意図されている。
【図1】
【図2】
【図3A】
【図3B】
【図4】
【図5】
【図6】
【図7】
【国際調査報告】