(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-11-04
(54)【発明の名称】テストチャネルの出力段における電力散逸の制御
(51)【国際特許分類】
G01R 31/28 20060101AFI20221027BHJP
【ＦＩ】
G01R31/28 P
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2022508994
(86)(22)【出願日】2020-09-01
(85)【翻訳文提出日】2022-02-14
(86)【国際出願番号】 US2020048897
(87)【国際公開番号】W WO2021046028
(87)【国際公開日】2021-03-11
(31)【優先権主張番号】16/559,267
(32)【優先日】2019-09-03
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】502391840
【氏名又は名称】テラダイン、 インコーポレイテッド
(74)【代理人】
【識別番号】100083806
【弁理士】
【氏名又は名称】三好 秀和
(74)【代理人】
【識別番号】100095500
【弁理士】
【氏名又は名称】伊藤 正和
(74)【代理人】
【識別番号】100111235
【弁理士】
【氏名又は名称】原 裕子
(74)【代理人】
【識別番号】100195257
【弁理士】
【氏名又は名称】大渕 一志
(72)【発明者】
【氏名】メシエ、 ジェイソン エー．
(72)【発明者】
【氏名】ウィン、 ブライス エム．
(72)【発明者】
【氏名】ボワーズ、 ウィリアム
【テーマコード（参考）】
2G132
【Ｆターム（参考）】
2G132AA03
2G132AA08
2G132AH07
2G132AK07
2G132AL13
(57)【要約】
例示的なテストシステムは、テスト機器のチャネルに電圧又は電流の少なくとも１つを供給するための出力段と、出力段の後のチャネル電圧を検出し、且つチャネル電圧に基づいて出力段への供給電圧を制御するためのトラッキング回路と、供給電圧とチャネル電圧とに基づいて出力段の電力散逸を特定し、且つ出力段における電力散逸に基づいて出力段を制御するためのコントローラとを含む。
【特許請求の範囲】
【請求項1】
テストシステムであって、テスト機器のチャネルに電圧又は電流の少なくとも一方を供給する出力段と、
前記出力段の後のチャネル電圧を検出し、前記チャネル電圧に基づいて前記出力段への供給電圧を制御するトラッキング回路と、
前記供給電圧と前記チャネル電圧とに基づいて前記出力段の電力散逸を特定し、前記出力段における前記電力散逸に基づいて前記出力段を制御するコントローラと
を含むテストシステム。
【請求項2】
前記供給電圧を制御することは、前記チャネル電圧の変動をトラッキングするように前記供給電圧を調整することを含む、請求項１に記載のテストシステム。
【請求項3】
前記出力段は、オーバヘッド電圧に基づいて動作し、前記供給電圧を制御することは、前記供給電圧を、前記チャネル電圧と前記オーバヘッド電圧との和に基づく値に制限することを含む、請求項２に記載のテストシステム。
【請求項4】
前記供給電圧の値は、前記チャネル電圧と前記オーバヘッド電圧との和に等しい、請求項３に記載のテストシステム。
【請求項5】
前記出力段の大きさが小さいほど、前記出力段が許容する電力散逸が小さくなり、前記出力段の最大電力散逸は、前記供給電圧、前記チャネル電圧、及び前記出力段からの電流に基づく、請求項１に記載のテストシステム。
【請求項6】
前記出力段からの出力電流を検出する電流センサをさらに含み、前記コントローラは、さらに前記出力電流に基づいて前記電力散逸を特定するように構成された補償回路を含む、請求項１に記載のテストシステム。
【請求項7】
前記補償回路は、前記供給電圧と前記チャネル電圧との間の差分電圧を得ることと、
前記出力電流と前記差分電圧との積を得ることと
を含む動作を実行することによって前記電力散逸を特定するように構成される、請求項６に記載のテストシステム。
【請求項8】
前記補償回路は、前記電力散逸を時間にわたって特定し、前記電力散逸が前記時間にわたって許容可能であるか否かを特定するように構成され、前記出力段は、前記電力散逸が前記時間にわたって許容可能であるか否かに基づいて制御される、請求項６に記載のテストシステム。
【請求項9】
前記補償回路は、前記電力散逸が一定期間にわたって許容可能限度を超えることに応答して前記出力段の動作を中断することにより、前記出力段を制御するように構成される、請求項８に記載のテストシステム。
【請求項10】
前記補償回路は、前記電力散逸を所定の電力散逸と比較し、前記電力散逸が前記所定の電力散逸を超える場合に前記出力段の動作を中断することによって前記出力段を制御するように構成される、請求項６に記載のテストシステム。
【請求項11】
前記トラッキング回路は、前記出力段に入力電圧を提供するように構成され、前記電圧又は電流の少なくとも一方は、前記入力電圧に基づき、
前記出力段を制御することは、前記電力散逸に基づいて前記入力電圧を変化させることを含む、請求項１に記載のテストシステム。
【請求項12】
前記トラッキング回路は、前記チャネル電圧の変化がトラッキングされる数マイクロ秒又は数十マイクロ秒以内で測定される期間において、前記供給電圧を変化させるように構成される、請求項１に記載のテストシステム。
【請求項13】
前記トラッキング回路は、前記供給電圧と前記チャネル電圧との間の電圧差を制限するべく前記供給電圧を制御するように構成される、請求項１に記載のテストシステム。
【請求項14】
前記供給される電圧は、少なくとも１００ボルトであり、前記供給される電流は、少なくとも２アンペアのパルス電流である、請求項１に記載のテストシステム。
【請求項15】
前記出力段の大きさは、前記供給電圧と、前記出力段を通した最大電流における前記チャネル電圧との間の差に比例する、請求項１に記載のテストシステム。
【請求項16】
前記供給電圧と、前記最大電流における前記チャネル電圧との間の差の縮小は、前記出力段の大きさの縮小を可能にする、請求項１５に記載のテストシステム。
【請求項17】
テストシステムであって、信号をテスト対象デバイス（ＤＵＴ）に送信し、及びＤＵＴから受信するためのテスト機器であって、各テスト機器は、１つ以上のチャネルを含み、前記１つ以上のチャネルのうちの１つのチャネルが、電圧又は電流の少なくとも一方を供給する出力段を含む、テスト機器と、
前記テスト機器の１つ以上のテスト機器を前記ＤＵＴに、電気的かつ機械的に接続するデバイスインタフェースボード（ＤＩＢ）と、
前記テスト機器の１つ以上のテスト機器の動作を制御するための計算システムと
を含み、
前記チャネルは、
前記出力段への供給電圧と、前記チャネルにおけるチャネル電圧との間の電圧差を制限するトラッキング回路と、
前記出力段における電力散逸に基づいて前記出力段を制御するコントローラと
を含む、テストシステム。
【請求項18】
前記出力段は、入力電圧を受け取り、前記入力電圧に基づいて前記電圧又は電流の少なくとも一方を供給するように構成され、前記コントローラは、前記入力電圧を変化させることによって前記出力段を制御するように構成される、請求項１７に記載のテストシステム。
【請求項19】
前記コントローラは、前記供給電圧と前記チャネル電圧との間の差分電圧を得ることと、
前記差分電圧と前記チャネルにおけるチャネル電圧との積を得ることと
を含む動作を実行することによって前記出力段における前記電力散逸を特定するように構成される補償回路を含む、請求項１７に記載のテストシステム。
【請求項20】
前記コントローラは、前記電力散逸を時間にわたって特定し、前記電力散逸が前記時間にわたって許容可能であるか否かを特定するように構成され、前記コントローラは、前記電力散逸が許容可能であるか否かに基づいて前記出力段を制御するように構成される、請求項１７に記載のテストシステム。
【請求項21】
前記コントローラは、前記電力散逸が一定期間にわたって許容可能限度を超えることに応答して前記出力段の動作を中断することによって前記出力段を制御するように構成される、請求項２０に記載のテストシステム。
【請求項22】
前記コントローラは、前記電力散逸を所定の電力散逸と比較し、前記電力散逸が前記所定の電力散逸を超える場合に前記出力段の動作を中断することによって前記出力段を制御するように構成される、請求項１８に記載のテストシステム。
【請求項23】
前記出力段の動作を中断することは、前記コントローラから前記出力段への電圧の入力を調整することを含む、請求項２２に記載のテストシステム。
【請求項24】
前記出力段の大きさは、前記供給電圧と、前記出力段を流れる最大電流における前記チャネル電圧との間の差に比例する、請求項１７に記載のテストシステム。
【請求項25】
前記供給電圧と、前記最大電流における前記チャネル電圧との間の差の縮小は、前記出力段の大きさの縮小を可能にする、請求項２４に記載のテストシステム。
【請求項26】
前記出力段の大きさが小さいほど、前記出力段が許容する電力散逸が小さくなり、前記出力段の最大電力散逸は、前記供給電圧、前記チャネル電圧、及び前記出力段からの電流に基づく、請求項１７に記載のテストシステム。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書は、テストチャネルの出力段における電力散逸を制御するように構成されたテストシステムの例示的な実装形態を記載する。
【背景技術】
【0002】
テストシステムは、マイクロプロセッサ及びメモリチップ等の電子デバイスの動作をテストするように構成される。テストは、デバイスに信号を送信することと、デバイスがこれらの信号にどのように反応するかをその応答に基づいて特定することとを含み得る。例えば、テストは、電圧及び電流をテストチャネルに印加することと、印加された電圧及び電流に基づくデバイスからの信号を受信することとを含み得る。デバイスの反応により、そのデバイスがテストに合格したか又は不合格となったかが決まる。
【発明の概要】
【課題を解決するための手段】
【0003】
例示的なテストシステムは、テスト機器のチャネルに電圧又は電流の少なくとも１つを供給するための出力段と、出力段の後のチャネル電圧を検出し、且つチャネル電圧に基づいて出力段への供給電圧を制御するためのトラッキング回路と、供給電圧とチャネル電圧とに基づいて出力段の電力散逸を特定し、且つ出力段における電力散逸に基づいて出力段を制御するためのコントローラとを含む。例示的なテストシステムは、以下の特徴の１つ又は複数を単独で又は組合せとして含み得る。
【0004】
供給電圧を制御することは、チャネル電圧の変動に追従するように供給電圧を調整することを含み得る。出力段は、オーバヘッド電圧に基づいて動作し得る。供給電圧を制御することは、供給電圧を、チャネル電圧とオーバヘッド電圧との和に基づく値に制限することを含み得る。供給電圧の値は、チャネル電圧とオーバヘッド電圧との和に等しいことができる。
【0005】
例示的なテストシステムは、出力段からの出力電流を検出するための電流センサを含み得る。コントローラは、出力電流にも基づいて電力散逸を特定するように構成された補償回路を含み得る。補償回路は、供給電圧とチャネル電圧との間の差分電圧を得ることと、出力電流と差分電圧との積を得ることとを含む動作を実行することにより、電力散逸を特定するように構成され得る。補償回路は、電力散逸を時間にわたって特定し、且つ電力散逸がその時間にわたって許容可能であるかどうかを特定するように構成され得る。出力段は、電力散逸がその時間にわたって許容可能であるかどうかに基づいて制御され得る。補償回路は、電力散逸がある期間にわたって許容可能限度を超えることに応答して、出力段の動作を中断することにより、出力段を制御するように構成され得る。補償回路は、電力散逸を所定の電力散逸と比較し、且つ電力散逸が所定の電力散逸を超える場合、出力段の動作を中断することにより、出力段を制御するように構成され得る。
【0006】
トラッキング回路は、出力段に入力電圧を提供するように構成され得る。テストシステムによってチャネルに供給される電圧又は電流の少なくとも１つは、入力電圧に基づき得る。出力段を制御することは、電力散逸に基づいて入力電圧を変化させることを含み得る。トラッキング回路は、追従されるチャネル電圧が変化してから数マイクロ秒又は数十マイクロ秒以内で測定される期間において、供給電圧を変化させるように構成され得る。トラッキング回路は、供給電圧とチャネル電圧との間の電圧差を制限するように供給電圧を制御するように構成され得る。
【0007】
供給される電圧は、少なくとも１００ボルトであり得、及び供給される電流は、少なくとも２アンペアのパルス電流であり得る。出力段の大きさは、供給電圧と、出力段を通した最大電流におけるチャネル電圧との間の差に比例し得る。供給電圧と、最大電流におけるチャネル電圧との間の差の縮小は、出力段の大きさの縮小を可能にし得る。出力段の大きさが小さいほど、出力段が許容する電力散逸が小さくなる。出力段の最大電力散逸は、供給電圧、チャネル電圧及び出力段からの電流に基づき得る。
【0008】
例示的なテストシステムは、信号をテスト対象デバイス（ＤＵＴ）に送信し、且つそれから受信するためのテスト機器を含む。各テスト機器は、１つ又は複数のチャネルを含み得る。１つ又は複数のチャネルのうちのチャネルは、電圧又は電流の少なくとも１つを供給するための出力段を含み得る。デバイスインタフェースボード（ＤＩＢ）は、テスト機器の１つ又は複数をＤＵＴに電気的及び機械的の両方において接続するためのものであり得る。計算システムは、テスト機器の１つ又は複数の動作を制御するように構成、例えばプログラムされ得る。チャネルは、出力段への供給電圧と、チャネル上のチャネル電圧との間の電圧差を制限するためのトラッキング回路と、出力段における電力散逸に基づいて出力段を制御するためのコントローラとを含み得る。例示的なテストシステムは、以下の特徴の１つ又は複数を単独で又は組合せとして含み得る。
【0009】
出力段は、入力電圧を受け取り、且つ入力電圧に基づいて電圧又は電流の少なくとも１つを供給するように構成され得る。コントローラは、入力電圧を変化させることにより、出力段を制御するように構成され得る。コントローラは、供給電圧とチャネル電圧との間の差分電圧を得ることと、差分電圧とチャネル上のチャネル電流との積を得ることとを含む動作を実行することにより、出力段における電力散逸を特定するように構成される補償回路を含み得る。コントローラは、電力散逸を時間にわたって特定し、且つ電力散逸がその時間にわたって許容可能であるかどうかを特定するように構成され得る。コントローラは、電力散逸が許容可能であるかどうかに基づいて出力段を制御するように構成され得る。コントローラは、電力散逸がある期間にわたって許容可能限度を超えることに応答して、出力段の動作を中断することにより、出力段を制御するように構成され得る。コントローラは、電力散逸を所定の電力散逸と比較し、且つ電力散逸が所定の電力散逸を超える場合、出力段の動作を中断することにより、出力段を制御するように構成され得る。出力段の動作を中断することは、コントローラから出力段への電圧の入力を調整することを含み得る。
【0010】
出力段の大きさは、供給電圧と、出力段を通した最大電流におけるチャネル電圧との間の差に比例し得る。供給電圧と、最大電流におけるチャネル電圧との間の差の縮小は、出力段の大きさの縮小を可能にし得る。出力段の大きさが小さいほど、出力段が許容する電力散逸が小さくなり、出力段の最大電力散逸は、供給電圧、チャネル電圧及び出力段からの電流に基づく。
【0011】
この概要セクションを含む本明細書に記載の特徴の任意の２つ以上を組み合わせて、本明細書で明確に記載されていない実装形態を形成し得る。
【0012】
本明細書に記載のテストシステム及びプロセスの少なくとも一部は、１つ又は複数の処理デバイス上において、１つ又は複数の非一時的機械可読記憶媒体上に保存された命令を実行することによって構成又は制御され得る。非一時的機械可読記憶媒体の例としては、読み取り専用メモリ、光ディスクドライブ、メモリディスクドライブ及びランダムアクセスメモリが含まれる。本明細書に記載のテストシステム及びプロセスの少なくとも一部は、１つ又は複数の処理デバイスと、その１つ又は複数の処理デバイスによって実行可能であり、各種の制御動作を行うための命令を記憶するメモリとからなるコンピューティングシステムを用いて構成又は制御され得る。
【0013】
１つ又は複数の実装形態の詳細を添付の図面及び以下の説明において示す。他の特徴及び利点は、説明及び図面並びに特許請求の範囲から明らかになるであろう。
【図面の簡単な説明】
【0014】
【発明を実施するための形態】
【0015】
異なる図における同様の参照番号は、同様の要素を示す。
【0016】
本明細書では、テストチャネルの出力段における電力散逸を制御するように構成されたテストシステムの例示的な実装形態が記載される。場合により、テストチャネルは、１つ又は複数の物理媒体を含み、その上で信号がテストシステムからテスト対象デバイス（ＤＵＴ）に送信され、その上で信号がＤＵＴから受信される。テストチャネルは、テストシステムとＤＵＴとの間の少なくとも途中まで導電性媒体を含む。テストチャネルは、テストシステムとＤＵＴとの間の途中まで無線媒体又は光媒体も含み得る。
【0017】
例示的なテストチャネルの各々は、出力段を含む。幾つかの実装形態において、出力段は、電圧（Ｖ）及び電流（Ｉ）をテストチャネルに印加するための電力増幅回路構成を含み、これを本明細書では「パワーアンプ」とも呼ぶ。例えば、ユーザは、テストチャネルに提供される電圧又は電流を指定し得る。コントローラは、出力段に入力を提供し、出力段がテストチャネルに提供する電圧又は電流の量を使用者の仕様に基づいて制御するように構成される。コントローラの例としては、補償回路が含まれ、これは、アナログ補償回路又はデジタル補償回路であるか又はそれを含み得る。
【0018】
出力段は、供給電圧も受け取る。供給電圧は、出力段に電源供給する電圧を含む。供給電圧は、テストチャネルに出力される電圧又は電流を制御するために使用される受領入力と異なる。
【0019】
一般に、出力段の物理的な大きさは、出力段における電力散逸に比例する。出力段における電力散逸は、出力段に提供される供給電圧と、出力段からの最大電流で出力段によって提供される、テストチャネル上の電圧との間の差に基づく。最大電流がこの計算で使用されるのは、それにより、異なる電圧について出力段がサポートすべき最大電力散逸が得られるためである。
【0020】
従来、供給電圧の大きさは、出力段によって出力される広い電圧及び電流範囲に対応するように設定された。ある例において、出力段のための供給電圧は、１１０ボルト（Ｖ）であり得る。しかしながら、場合により、出力段は、テストチャネルに２Ｖのみを出力するように制御される必要があり得る。出力段における電力散逸は、１１０Ｖと２Ｖとの間の差に基づく。ある例において、出力段を通した電流が１アンペア（Ａ）である場合、出力段における電力散逸は、（１１０Ｖ－２Ｖ）＊（１Ａ）であり、これは、１０８ワット（Ｗ）である。このような大きさの電力散逸に対応するために、出力段は、比較的大きく作られた。より大きい出力段は、より大きい出力散逸をサポートすることができる。ある電力散逸に対して小さすぎる出力段は、電力散逸によって損傷を受けるであろう。従って、上述の例では、出力段は、テストチャネルに接続されるプリント回路基板（ＰＣＢ）上で１０００平方ミリメートル（ｍｍ２）の面積を占め得る。
【0021】
大型の出力段は、テストシステムによってテスト可能なデバイスの量を制限する可能性があり、これは、大型の出力段がより大きいスペースを占めるためである。より高密度のテストを実現するために、出力段の大きさを縮小することができる。このために、本明細書に記載の例示的なテストシステムは、出力段によって提供される出力電圧を検出し、出力電圧に基づいて出力段への供給電圧を制御するためのトラッキング回路を利用する。ある実装形態において、トラッキング回路は、出力段の後でチャネル電圧を検出し、出力段への供給電圧を調整するエンベロープトラッカであるか又はそれを含む。検出及び調整は、高速で行われ、それにより、エンベロープトラッカと出力段とが、出力段の電力散逸時間を制限するために十分に迅速に反応することを可能にする。例えば、検出及び調整は、数マイクロ秒（μｓ）又は数十マイクロ秒（μｓ）で行われ得る。
【0022】
上述の例における値を用いると、エンベロープトラッカは、出力段の出力において又はその後、テストチャネルで２Ｖを検出し得る。エンベロープトラッカは、幾つかの例では、数マイクロ秒又は数十マイクロ秒の範囲内において、供給電圧を調整することによって出力段における電力散逸を減少させる。例えば、エンベロープトラッカは、供給電圧を１１０Ｖから６．５Ｖに変化させ得る。この点において、「ヘッドルーム電圧」とも呼ばれるオーバヘッド電圧により、出力段を実装する回路構成は、標的出力電圧を実現するためにある過剰な供給電圧を必要とする。この例では、テストチャネル上で２Ｖを提供するために、出力段には、６．５Ｖの供給電圧が必要となる。この例において、出力段における電力散逸は、（６．５Ｖ－２Ｖ）＊（１Ａ）（ここで、１Ａは、出力段から出力される最大電流である）である。そのため、出力段における電力散逸は、４．５Ｗである。この散逸の大きさは、前述の例で得られた１０８Ｗより格段に小さい。その結果、出力段の大きさは、１０８Ｗの例と比較して縮小することができる。幾つかの実装形態において、出力段の大きさは、約５０ｍｍ２に縮小することができるが、大きさの何れの適当な縮小も実現され得る。
【0023】
他の例では、出力段からの高い電圧出力を使用した場合の同じ効果を説明するために、出力段は、テストチャネルに９０Ｖを出力するようにプログラムされると仮定する。エンベロープトラッカは、出力段の出力において又はその後、テストチャネルで９０Ｖを検出し得る。エンベロープトラッカは、数マイクロ秒又は数十マイクロ秒の範囲内において、供給電圧を調整して、出力段における電力散逸を減少させる。例えば、エンベロープトラッカは、供給電圧を１１０Ｖから９４．５Ｖに変化させ得る。前述のように、オーバヘッド電圧により、この出力段を実装する回路構成は、標的チャネル電圧を実現するためにある過剰な供給電圧を必要とする。オーバヘッド電圧は、全てのチャネル電圧と同じとは限らないことがあり得るが、この例の場合、オーバヘッド電圧は、４．５Ｖであると仮定される。そのため、この例では、テストチャネルで９０Ｖを提供するために、出力段には、９４．５Ｖの供給電圧が必要である。出力段における電力散逸は、（９４．５Ｖ－９０Ｖ）＊（１Ａ）（ここで、１Ａは、前述のように最大電流である）である。そのため、出力段における出力散逸は、より大きい電圧出力が使用されているにもかかわらず、４．５Ｗのままである。その結果、出力段の大きさは、広い範囲のチャネル電圧の大きさについて同じ又は同程度に保持することができる。そのため、供給電圧を調整することにより、テストシステムが提供することができる電圧出力の範囲を縮小することなく、出力段の大きさを縮小することができる。換言すれば、供給電圧と最大電流におけるチャネル電圧との間の差の縮小は、出力段の大きさの縮小を可能にする。
【0024】
出力段の大きさの縮小は、結果を伴い得る。例えば、より小型の出力段は、より大型の出力段より損傷を受けやすい可能性がある。すでに説明したように、小型化された出力段は、より小さい出力散逸のみを扱うことができる。一般に、出力段の大きさが小さいほど、その出力段が許容することができる電力散逸が小さくなる。ある例において、偶発的な短絡回路により、出力段に印加される電圧のスパイクが生じ得る。その結果、出力段における電力散逸は、その出力段が故障せずに対応することができるものより大きくなり得る。この潜在的な問題に対処するために、補償回路は、出力段における電力散逸を所定の電力散逸と比較し、且つ出力段における電力散逸が所定の電力散逸を超える場合、例えば出力段への入力を変化させるか、又は出力段の動作を中断することにより、出力段を制御するように構成される。例えば、補償回路は、供給電圧とテストチャネル上のチャネル電圧との間の差を得ることにより、且つこの差に基づいて電力散逸を得ることにより、出力段における電力散逸を特定するように構成、例えばプログラム、構築又はプログラムされ且つ構築され得る。補償回路は、数マイクロ秒内、例えば１μｓ内に電力散逸に基づいて出力段を制御するように構成され得る。幾つかの例において、補償回路は、数十マイクロ秒内に電力散逸に基づいて出力段を制御するように構成され得る。
【0025】
図１は、本明細書に記載の例示的な技術を用いて、テストチャネルの出力段における電力散逸を制御するように構成された例示的な自動テスト設備（ＡＴＥ）１０の構成要素を示す。しかしながら、特に、本明細書に記載の技術は、図１のＡＴＥとの使用又はテストの用途での使用に限定されず、むしろ何れの適当な技術的状況でも使用され得る。図１において、破線は、デバイス間の考え得る信号経路を表し、実際の配線を表していない。
【0026】
ＡＴＥ １０は、テストヘッド１１とテストコンピュータ１２とを含む。テストヘッド１１は、それに対してテストが行われるＤＵＴ（図示せず）とインタフェースで接続される。テストコンピュータ１２は、テストヘッド１１と通信してテストを制御する。例えば、テストコンピュータは、テストヘッド上のテスト機器にテストプログラムセットをダウンロードし、従って、テスト機器は、そのテストプログラムセットを実行して、テストヘッドと通信するＤＵＴをテストする。コンピュータ１２は、ユーザに対して、テストチャネル上の電圧及び電流を設定するためのオプションも提示し得る。これに関して、複数のテストチャネル、例えば各テストチャネルは、出力段電力増幅回路構成の例、そのテストチャネル専用の１つ若しくは複数の処理デバイス又は出力段電力増幅回路構成の例と１つ若しくは複数の専用処理デバイスとの両方を含み得る。使用し得る処理デバイスの種類の例は、本明細書に記載される。
【0027】
ＡＴＥ １０は、テスト機器１３Ａ～１３Ｎを含む。この例において、テスト機器の１つ又は複数は、ＶＩ（電圧－電流）テスト機器であり、テストチャネルに直流（ＤＣ）電圧を印加し、ＤＣ電流を印加し、印加されたＤＣ電圧及び印加されたＤＣ電流に基づくデバイスからの信号を受信するように構成される。しかしながら、他の種類のテスト機器もＶＩテスト機器の代わりに又はそれに加えて使用され得る。例えば、１キロヘルツ（ＫＨＺ）より高い周波数を有する交流（ＡＣ）電圧及び／又はＡＣ電流信号を生成するように構成されたテスト機器が使用され得る。各テスト機器は、ＤＵＴをテストするためのテスト信号を出力し、ＤＵＴからの信号を受信するように構成され得る。受信される信号は、テスト信号に基づく応答信号及び／又はテスト信号によって促されていない（例えば、それに応答していない）ＤＵＴから発せられる信号を含み得る。
【0028】
信号は、複数のテストチャネル上でＤＵＴに送信され、且つそれから受信され得る。前述のように、テストチャネルは、１つ又は複数の物理伝送媒体を含み得、その上で信号がテスト機器からＤＵＴに送信され、その上で信号がＤＵＴから受信される。物理伝送媒体としては、単独での又は光導電体、無線伝送媒体若しくは光導電体と無線伝送媒体との両方と組み合わせた導電体が含まれ得るが、これらに限定されない。幾つかの例において、テストチャネルは、１つ又は複数の物理伝送媒体上で信号が伝送される際の周波数範囲を含み得る。
【0029】
ＡＴＥ １０は、テスト機器のテストチャネル１５をＤＩＢ １６に接続する接続インタフェース１４を含む。接続インタフェース１４は、テスト機器とＤＩＢ １６との間で信号をルーティングするコネクタ２０又は他のデバイスを含み得る。例えば、接続インタフェースは、その上にこのようなコネクタが実装される１つ若しくは複数の回路板又は他の基板を含み得る。機器のテストチャネルを画定する導電体は、接続インタフェース及びＤＩＢを通してルーティングされ得る。
【0030】
図１の例において、ＤＩＢ １６は、テストヘッド１１に電気的且つ機械的に接続される。ＤＩＢは、サイト２１を含み、これは、ピン、導電性トレース又は他の電気的及び機械的接続点を含み得、それにＤＵＴが接続され得る。テスト信号、応答信号及び他の信号は、サイト上のテストチャネルを介してＤＵＴとテスト機器との間で受け渡される。ＤＩＢ １６は、コネクタ、導電性トレース並びにテスト機器、サイト２１に接続されたＤＵＴ及び他の回路構成との間で信号をルーティングするための回路構成等も含む。
【0031】
図２は、例えば、テスト機器１３Ａの一部であり、且つ／又はそれに接続されたテストチャネルであり得る例示的なテストチャネル６０の出力段に含まれ得る構成要素の例を示す。図２に示されるように、テストチャネル６０は、出力段６１を含む。出力段は、電圧及び電流をテストチャネルの伝送媒体部分６４に印加するように構成されたパワーアンプを含み得る。テストチャネルは、本明細書に記載されているように出力段を制御するように構成された１つ又は複数の処理デバイス６５も含む。例えば、処理デバイスは、デジタル補償回路等のコントローラを実装し得、これは、出力段を制御して、テストチャネル上でプログラムされた電圧若しくは電流を生成し、且つ／又は出力段における持続不可能な電力散逸に応答して出力段の動作を調整若しくは中断するためのものである。幾つかの実装形態において、デジタル補償回路は、出力段の動作を制御するための比例－積分－導関数（ＰＩＤ）制御ループを実装するか又は含む。幾つかの実装形態において、デジタル補償回路は、フィードフォワード構成要素を実装するか又は含み、それにより、これは、単なるＰＩＤ制御ループではなくなる。
【0032】
電圧レギュレータ６７は、供給電圧がそれに基づく電圧を提供する。電圧レギュレータは、１つのＤＣ電圧のみを出力することができる静電圧又はある電圧範囲内の１つ若しくは複数の電圧を提供するようにプログラムすることができるプログラム可能電圧源であり得る。例えば、電圧レギュレータは、１１０Ｖ等の高電圧又は他の適当な電圧を供給し得る。トラッキング回路７６は、テストチャネル上の電圧（Ｖｄ）に追従して、その電圧に基づいて出力段への供給電圧を制御するように構成されたエンベロープトラッカであるか又はそれを含み得る。例えば、トラッキング回路は、電圧レギュレータからの電圧を調整することによって供給電圧（Ｖ＋）を制御し得る。例えば、電圧レギュレータからの電圧は、トラッキング回路により、チャネル電圧Ｖｄと出力段のオーバヘッド電圧との和より大きいか又はそれと等しい値に調整され得る。幾つかの実装形態において、エンベロープトラッカは、出力段の動作に必要なオーバヘッド電圧を保持しながら、供給電圧Ｖ＋とテストチャネル上のチャネル電圧Ｖｄとの間の電圧差を制限又は最小化するように構成され得る。幾つかの実装形態において、出力段へのより低い供給電圧を、より低い供給電圧が電気的アースでない場合に調整するための、出力段のアース側６９に接続される第二のエンベロープトラッカ（図示せず）があり得る。
【0033】
エンベロープトラッカは、テストチャネル上の電圧（Ｖｄ）７７を検出することにより、且つ電圧レギュレータによって提供される電圧を調整することにより、電圧差を制限又は最小化して、供給電圧（Ｖ＋）７８を生成し得る。前述のように、幾つかの実装形態において、結果として得られる供給電圧は、テストチャネル上の電圧（Ｖｄ）（例えば、出力段の後のチャネル電圧）と出力段のオーバヘッド電圧との和より大きいか又はそれと等しい。供給電圧をこの和の付近に保つことにより、出力段における電力散逸が制限又は最小化され、それによってより小さい又は小型化された出力段を使用することが可能となる。
【0034】
エンベロープトラッカは、供給電圧を調整して、チャネル電圧における変動に追従することにより、供給電圧も制御し得る。これを行うことにより、エンベロープトラッカは、チャネル電圧と、異なるチャネル電圧に対する供給電圧との間の差を縮小又は最小化し、それにより出力段の電力散逸を低減させるか、最小化するか又は一定に保ち得る。
【0035】
幾つかの実装形態において、エンベロープトラッカは、供給電圧を制御する際、抵抗器７２を通した電圧降下及び／又はテストチャネル上の他のあらゆる電圧降下を考慮し得る。例えば、エンベロープトラッカは、Ｖｄに抵抗器を通して発生した電圧降下及びＶｄの測定時点より前に発生した他の電圧降下を加えることにより、点７５における電圧を特定し得る。幾つかの実装形態において、エンベロープトラッカは、抵抗器７２の後ではなく、点７５において直接電圧Ｖｄを検出し得る。前述のように、エンベロープトラッカは、供給電圧を設定する際、出力段のオーバヘッド電圧も考慮する。一般に、チャネル電圧と供給電圧との間の差が大きいほど、出力段の大きさが大きい。
【0036】
幾つかの実装形態において、トラッキング回路、例えばエンベロープトラッカは、チャネル電圧に追従し、供給電圧を数マイクロ秒、例えば１μｓ、２μｓ、３μｓ、４μｓ、５μｓ、６μｓ、７μｓ、８μｓ又は９μｓで測定される時間範囲内で更新するバックレギュレータを用いて実装され得る。このような速度は、比較的大きいインダクスタンスを有するインダクタと、比較的小さいキャパシタンスを有するコンデンサとを使用することにより、バックレギュレータにおいて実装され得る。幾つかの実装形態において、トラッキング回路、例えばエンベロープトラッカは、チャネル電圧に追従し、供給電圧を数十マイクロ秒、例えば１０μｓ、２０μｓ、３０μｓ、４０μｓ、５０μｓ、６０μｓ、７０μｓ、８０μｓ、９０μｓで測定される時間範囲又は１００μｓ未満のあらゆる適当な時間範囲内で更新するバックレギュレータを用いて実装され得る。
【0037】
図２では、出力段６１における電力散逸は、図中に示される以下の電圧及び電流と等しいか又はそれに比例する（「～」）。
電力散逸～（（Ｖ＋）－（Ｖｄ））＊（Ｉｄ）
式中、Ｖｄは、テストチャネル上の電圧であり、Ｉｄは、ＤＵＴによって引き出される電流であり、Ｖ＋７８は、エンベロープトラッカによって調整される供給電圧である。
電力散逸～（（Ｖ＋）－（Ｖｄ））＊（Ｉｄ）
式中、Ｖｄは、テストチャネル上の電圧であり、Ｉｄは、ＤＵＴによって引き出される電流であり、Ｖ＋７８は、エンベロープトラッカによって調整される供給電圧である。
【0038】
幾つかの実装形態において、ユーザは、出力する電圧を選択又はプログラムし得、テストシステムは、その電圧に基づいて電流を自動的に特定し得る。また、幾つかの実装形態において、ユーザは、電流を選択し得、システムは、電圧を自動的に特定し得る。補償回路は、従って、パワーアンプ、エンベロープトラッカ又はその両方を制御して、電圧及び電流をテストチャネルに印加し得る。説明したように、Ｖ＋は、エンベロープトラッカにより、エンベロープトラッカがテストチャネル上で検出した電圧、この場合にはＶｄに基づいて調整される。出力段が必要な電圧出力を生成するのに十分なオーバヘッド電圧を保持しながら、Ｖ＋とＶｄとの間の差を縮小又は最小化することにより、出力段の大きさを従来の実装より小さくすることができる。
【0039】
補償回路は、エンベロープトラッカ、出力段、電圧センサ及び電流センサを含む制御ループの一部であり得る。例えば、出力段は、１つ又は複数の処理デバイス６５によって実装され得る補償回路によって制御されて、テストチャネルの伝送媒体部分６４に、補償回路からの入力電流又は電圧に基づく電流及び電圧を出力するように構成され得る。電圧センサ７０（ＶＳＥＮＳＥ）は、テストチャネルの伝送媒体部分６４上の電圧を検知し、検知された電圧の大きさを補償回路に提供する。電圧センサ５５は、供給電圧を検知し、供給電圧の大きさを補償回路に提供する。電流センサ７１（ＩＳＥＮＳＥ）は、テストチャネルの伝送媒体部分６４上において、この例では抵抗器７２を通した電流を検知し、検知された電流の大きさを補償回路に提供する。この例において、アナログデジタル変換器（図示せず）又はデジタイザは、検知された電圧及び検知された電流に関するデジタル値を生成する。補償回路は、供給電圧（Ｖ＋）とテストチャネル上のチャネル電圧（Ｖｄ）との間の差分電圧を得ることと、出力段からの電流出力電流（Ｉ）と差分電圧との積を特定することによって電力散逸を得ることとを含む動作を行うことにより、出力段における電力散逸を特定する。補償回路は、１μｓ等の数マイクロ秒以内又は数十マイクロ秒以内に出力段における電力散逸を特定し、電力散逸に基づいて出力段を制御するように構成される。例えば、補償回路は、電力散逸を所定の電力散逸と比較し、且つ電力散逸が所定の電力散逸を超える場合、出力段の動作を中断するか、又は出力段への入力を調整することにより、出力段を制御するように構成され得る。例えば、補償回路は、ある期間にわたり、出力段に入力される電流又は電圧を１０％、２０％、３０％、４０％、５０％、６０％、７０％、８０％又は９０％減少させることによって出力段を制御し得る。本明細書に記載されているような故障状態が発生した場合に出力段を保護するための補償回路の構成要素は、「ジュールクランプ」と呼ばれる。
【0040】
幾つかの実装形態において、ある出力段は、過剰な電力散逸が存在していても、短期間にわたり適正に機能することが可能であり得る。ある例において、出力段は、１０Ｗの電力散逸が２０μｓ以下の期間にわたり存在するか、損傷を受けるか、又は破壊されることがない。しかしながら、この例では、出力段は、１０Ｗの電力散逸が２０μｓより長い期間にわたって存在すると、損傷を受けるか又は破壊され得る。補償回路は、従って、出力段における電力散逸を時間にわたって特定し、その電力散逸がある期間にわたって許容可能であるかどうかを特定するように構成され得る。従って、出力段は、電力散逸がそのある期間にわたって許容可能であるかどうかに基づいて制御される。例えば、補償回路は、電力散逸がある期間にわたって許容可能限度を超えることに応答して、出力段の動作を中断するか、又は出力段へのその制御入力を減少させることにより、出力段を制御するように構成され得る。上述の例では、補償回路が１０Ｗの電力散逸を１０μｓの期間にわたり検出すると、補償回路は、出力段が１０Ｗの電力散逸を２０μｓまでの期間にわたり許容することができるため、何らのアクションもとらない。それに対して、補償回路は、１０Ｗの電力散逸を２０μｓに近い期間にわたり検出し続け得る。２０μｓの基準において、補償回路は、出力段の動作を中断するか、又は出力段への制御入力を縮小若しくは他に調整することにより、出力段を制御し得る。幾つかの実装形態において、補償回路は、出力段への供給電圧を停止することにより、出力段を制御し得る。例えば、補償回路は、電圧レギュレータ６７を制御して、電圧の提供を停止するか、又は提供される電圧の大きさを縮小し得る。例えば、補償回路は、エンベロープトラッカ（トラッキング回路７６）を制御して、供給電圧の提供を停止するか、又は供給電圧の大きさを縮小し得る。
【0041】
図３を参照すると、テストチャネルを制御するプロセス８０は、以下の動作を含むが、これらに限定されない。プロセスは、テストシステムへの入力として電圧を受け取ること（８１）を含む。例えば、電圧は、ユーザ、例えばテストエンジニアによってテストコンピュータにプログラムされ得る。電圧は、関心対象のテストチャネル上の出力のための標的印加電圧である。プロセスは、電圧入力に基づいて電流出力を生成すること（８２）を含む。幾つかの実装形態において、電流は、ユーザ、例えばテストエンジニアによってテストコンピュータにプログラムされ得、電圧は、特定される未知のものであり得る。電圧と電流とは、テストプロセスの一部として、テストチャネルへの出力（８３）として提供される。エンベロープトラッカは、出力段から又はその後に出力されるテストチャネル上の電圧を検出し（８４）、出力段のチャネル電圧とオーバヘッド電圧とに基づいて出力段への供給電圧を制御する（８５）。例えば、エンベロープトラッカは、供給電圧を、チャネル電圧と、出力段のためのオーバヘッド電圧との和に基づく値に制限し得る。値は、その和と等しい電圧、その和を超える電圧又はその和の倍数である電圧であり得る。チャネル電圧と供給電圧との間の差が小さいほど、出力段の物理的大きさを小さくすることができる。一般的に、より小さい出力段であれば、より高密度のテストをより低コスト及びより小さいスペースで実施することができる。
【0042】
本明細書に記載の例示的なシステム及びプロセスは、何れの適当なテストシステムでも使用され得る。例えば、システム及びプロセスは、高電圧、中程度の電流によるテスト機器で使用され得、この場合の例示的な高電圧は、１００Ｖ以上であり、例示的な中程度の電流は、２Ａ以下のパルス電流である。例えば、システム及びプロセスは、高電圧、中程度の電流によるテスト機器で使用され得、この場合の例示的な高電圧は、１００Ｖ以上であり、例示的な中程度の電流は、２Ａ以上のパルス電流である。例えば、システム及びプロセスは、高電圧、中程度の電流によるテスト機器で使用され得、この場合の例示的な高電圧は、５０Ｖ以上であり、例示的な中程度の電流は、２Ａ以下のパルス電流である。例えば、システム及びプロセスは、高電圧、中程度の電流によるテスト機器で使用され得、この場合の例示的な高電圧は、５０Ｖ以上であり、例示的な中程度の電流は、２Ａ以上のパルス電流である。パルス電流は、出力段がより長い期間にわたり損傷を受けずに対応することができるが、出力段がより短い期間であれば損傷を受けずに対応することができる電流より大きい電流を含む。ある例において、パルス電流は、２Ａ又は３Ａ等の電流を１ミリ秒（ｍｓ）の期間にわたり印加することを含む。ある例において、電流は、１ｍｓにわたり、規則的な周期で繰り返すこと、すなわちパルス式であり得る。
【0043】
本明細書に記載のテストシステム及びプロセスの全部又は一部並びにその様々な変形形態は、少なくとも部分的に、１つ又は複数の非一時的機械可読記憶媒体等の１つ又は複数の情報キャリアで有形に具現化される１つ又は複数のコンピュータプログラムを用いて１つ又は複数のコンピュータによって構成又は制御され得る。コンピュータプログラムは、何れの形態のプログラミング言語で記述することもでき、これには、コンパイル型又はインタプリタ型言語が含まれ、また、それは、何れの形態でも展開することができ、これには、単体プログラム若しくはモジュール、部分、サブルーチン又はコンピュータ環境での使用に適した他のユニットが含まれる。コンピュータプログラムは、１つのコンピュータ上又は１つのサイト上若しくは複数のサイトにわたって分散され、ネットワークによって相互接続される複数のコンピュータ上で実行されるように展開することができる。
【0044】
テストシステム及びプロセスの構成又は制御に関わるアクションは、前述の確立された動作の全部又は一部を制御するための１つ又は複数のコンピュータプログラムを実行する１つ又は複数のプログラマブルプロセッサによって実行することができる。テストシステム及びプロセスの全部又は一部は、特定目的の論理回路構成、例えばＦＰＧＡ（フィールドプログラマブルゲートアレイ）及び／又はＡＳＩＣ（特定用途集積回路）によって構成又は制御することができる。
【0045】
コンピュータプログラムの実行に適したプロセッサには、例えば、汎用及び特定目的の両方のマイクロプロセッサ及びあらゆる種類のデジタルコンピュータの何れか１つ又は複数のプロセッサが含まれる。一般に、プロセッサは、読み取り専用記憶領域若しくはランダムアクセス記憶領域又はその両方から命令及びデータを受け取る。コンピュータの素子には、命令を実行するための１つ又は複数のプロセッサと、命令及びデータを記憶するための１つ又は複数の記憶領域とが含まれる。一般に、コンピュータはまた、データを記憶するための大量記憶デバイス、例えば磁気、磁気光ディスク又は光ディスク等の１つ又は複数の機械可読記憶媒体を含むか、又はそれからデータを受信するか若しくはそれにデータを送信するか、又はその両方を行うように動作的に連結される。コンピュータプログラム命令及びデータを具現化するのに適した非一時的機械可読記憶媒体には、あらゆる形態の不揮発性記憶領域が含まれ、これには、例えば、半導体記憶領域デバイス、例えばＥＰＲＯＭ（消去可能プログラマブル読み取り専用メモリ）、ＥＥＰＲＯＭ（電気的消去可能プログラマブル読み取り専用メモリ）及びフラッシュ記憶領域デバイス、磁気ディスク、例えば内蔵ハードディスク又はリムーバブルディスク、磁気光ディスク並びにＣＤ－ＲＯＭ（コンパクトディスク読み取り専用メモリ）及びＤＶＤ－ＲＯＭ（デジタルバーサタイルディスク読み取り専用メモリ）が含まれる。
【0046】
記載されている各種の実装形態の要素を組み合わせて、これまでに明記されていない他の実装形態を形成し得る。要素は、前述のシステムから、それらの動作又はそのシステム全体の動作に不利な影響を与えずに取り除かれ得る。さらに、様々な別々の要素をまとめて１つ又は複数の個別の要素にして、本明細書に記載の機能を実施し得る。
【0047】
本明細書中に明記されない他の実装形態も以下の特許請求の範囲に含まれる。
【図1】
【図2】
【図3】
【国際調査報告】