特表 2022-547951 アディティブ製造技術（ＡＭＴ）反転パッドインタフェース

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-11-16

(54)【発明の名称】アディティブ製造技術（ＡＭＴ）反転パッドインタフェース

(51)【国際特許分類】

   H05K 3/46 20060101AFI20221109BHJP

   H05K 1/11 20060101ALI20221109BHJP

   H05K 3/40 20060101ALI20221109BHJP

【ＦＩ】

H05K3/46 Q

H05K3/46 B

H05K1/11 L

H05K3/40 H

H05K3/46 N

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2022515686

(86)(22)【出願日】2020-04-01

(85)【翻訳文提出日】2022-03-09

(86)【国際出願番号】 US2020026186

(87)【国際公開番号】W WO2021055015

(87)【国際公開日】2021-03-25

(31)【優先権主張番号】16/576,895

(32)【優先日】2019-09-20

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】503455363

【氏名又は名称】レイセオン カンパニー

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎 修

(72)【発明者】

【氏名】ベネディクト，ジェームス，イー．

(72)【発明者】

【氏名】ディレイ，ティモシー，デイヴィッド

(72)【発明者】

【氏名】シキナ，トーマス，ヴイ

(72)【発明者】

【氏名】スリオティス，マイケル，ライアン

(72)【発明者】

【氏名】サウスワース，アンドリュー，アール．

(72)【発明者】

【氏名】ワイルダー，ケヴィン

【テーマコード（参考）】

5E316

5E317

【Ｆターム（参考）】

5E316AA12

5E316AA32

5E316AA38

5E316AA41

5E316BB13

5E316CC32

5E316DD32

5E316DD48

5E316EE13

5E316FF01

5E316FF33

5E316GG15

5E316GG22

5E316HH32

5E317AA24

5E317BB12

5E317CC08

5E317CC15

5E317CC25

5E317CD25

5E317GG16

(57)【要約】

多層プリント回路基板は、各層が頂面及び底面を有する第１の誘電体層及び第２の誘電体層を含む。第１の誘電体層は、第１の誘電体層の底面を第２の誘電体層の頂面に面させて、第２の誘電体層の上に配置される。第２の誘電体層の頂面は導電トレースを有する。第２の誘電体層は、導電トレースを貫通するスルーホールを有する。当該多層プリント回路基板は反転パッドインタフェース構造を含み、該反転パッドインタフェース構造は、第１の誘電体層の底面上に設けられた反転パッドと、該反転パッドの表面上に設けられた第１のはんだ層と、導電トレース上に設けられた第２のはんだ層と、上記スルーホール内に位置して導電トレースとの上下方向の電気接続を提供する銅ワイヤとを含む。

【特許請求の範囲】

【請求項1】

第１の誘電体層及び第２の誘電体層を含む多層プリント回路基板であって、前記第１の誘電体層は頂面及び底面を有し、前記第２の誘電体層は頂面及び底面を有し、前記第１の誘電体層は、前記第１の誘電体層の前記底面を前記第２の誘電体層の前記頂面に面させて、前記第２の誘電体層の上に配置され、前記第２の誘電体層の前記頂面は導電トレースを有し、前記第２の誘電体層は、前記導電トレースを貫通するスルーホールを有し、当該多層プリント回路基板は、
反転パッドインタフェース構造であり、
前記第１の誘電体層の前記底面上に設けられた反転パッドと、
前記反転パッドの表面上に設けられた第１のはんだ層と、
前記導電トレース上に設けられた第２のはんだ層と、
前記スルーホール内に位置して、前記導電トレースとの上下方向の電気接続を提供する銅ワイヤと、
を含む反転パッドインタフェース構造、
を有する、多層プリント回路基板。

【請求項2】

前記第１及び第２のはんだ層のリフロー温度まで前記反転パッドインタフェース構造が加熱されたことで、前記銅ワイヤを前記反転パッドに取り付けている、請求項１に記載の多層プリント回路基板。

【請求項3】

当該多層プリント回路基板は更に、前記第２の誘電体層の前記底面上に実装された部品を有し、該部品への電気通信を提供すべく該部品は前記銅ワイヤに接続されている、請求項１に記載の多層プリント回路基板。

【請求項4】

前記第１のはんだ層及び前記第２のはんだ層は各々、歪み誘起降伏を防止するために、はんだ合金を含んでいる、請求項１に記載の多層プリント回路基板。

【請求項5】

前記銅ワイヤは断面において円形である、請求項１に記載の多層プリント回路基板。

【請求項6】

前記第１の誘電体層の前記頂面に部品を実装するように構成された垂直銅立ち上げインタフェース構造、を更に有する請求項１に記載の多層プリント回路基板。

【請求項7】

前記垂直銅立ち上げインタフェース構造は、前記第１の誘電体層を貫通するスルーホールと、前記第２の誘電体層の頂面に設けられた導電トレースにはんだ付けされた第２の銅ワイヤとを含む、請求項６に記載の多層プリント回路基板。

【請求項8】

反転パッドインタフェース構造を製造する方法であって、
第１の誘電体層の底面上に反転パッドを形成し、
前記反転パッド上に、はんだバンプの形態ではんだを付与し、
第２の誘電体層の頂面上に導電トレースを設け、該導電トレース上にはんだ又ははんだペーストを付与し、
前記第２の誘電体層内にスルーホールを形成し、
前記第２の誘電体層内に設けられたスルーホールに銅ワイヤを挿入し、
ラミネートしたパッケージに熱及び／又は加圧を加えて前記反転パッドインタフェース構造を組み立てて作製する、
ことを有する方法。

【請求項9】

前記スルーホールは前記導電トレースとアライメントされる、請求項８に記載の方法。

【請求項10】

当該方法は更に、前記第２の誘電体層の底面上に部品を取り付けることを有し、該部品は、該部品への電気通信を提供すべく前記銅ワイヤに接続される、請求項８に記載の方法。

【請求項11】

前記熱を加えることは、前記反転パッドインタフェース構造をリフロー温度に加熱して、前記銅ワイヤを前記反転パッドに取り付けることを含む、請求項８に記載の方法。

【請求項12】

前記はんだは、歪み誘起降伏を防止するために、はんだ合金を含む、請求項８に記載の方法。

【請求項13】

底部誘電体層、中間誘電体層、及び頂部誘電体層を含む多層プリント回路基板であって、各誘電体層が頂面及び底面を有し、前記底部誘電体層は、前記底部誘電体層の前記頂面を前記中間誘電体層の前記底面に面させて、前記中間誘電体層の下に配置され、前記中間誘電体層は、前記中間誘電体層の前記頂面を前記頂部誘電体層の前記底面に面させて、前記頂部誘電体層の下に配置され、前記底部誘電体層の前記頂面は導電トレースを有し、前記中間誘電体層及び前記頂部誘電体層は各々、互いにアライメントされて前記導電トレースまで延在するスルーホールを有し、当該多層プリント回路基板は、
インタフェース構造であり、
前記導電トレース上に付与されたはんだバンプであり、前記アライメントされたスルーホールを介してアクセス可能なはんだバンプと、
前記アライメントされたスルーホール内に位置して、前記導電トレースとの上下方向の電気接続を提供する銅ワイヤと、
前記頂部誘電体層の前記頂面上に設けられた導電パッドと、
を含むインタフェース構造、
を有する、多層プリント回路基板。

【請求項14】

前記はんだバンプのリフロー温度まで前記インタフェース構造が加熱されたことで、前記銅ワイヤを前記反転パッドに取り付けている、請求項１３に記載の多層プリント回路基板。

【請求項15】

当該多層プリント回路基板は更に、前記導電パッド上に実装された部品を有し、該部品への電気通信を提供すべく該部品は前記銅ワイヤに接続されている、請求項１３に記載の多層プリント回路基板。

【請求項16】

前記はんだバンプは、歪み誘起降伏を防止するために、はんだ合金を含んでいる、請求項１３に記載の多層プリント回路基板。

【請求項17】

インタフェース構造を製造する方法であって、
信号トレースを有する底部誘電体層を用意し、
前記信号トレース上にはんだバンプを付与し、
前記底部誘電体層の上に中間誘電体層を位置付け、
前記中間誘電体層を貫くスルーホールを作製して、前記底部誘電体層の前記はんだバンプが前記スルーホール内にリフローするための空間を持たせ、
前記中間誘電体層の上に頂部誘電体層を位置付け、
前記頂部誘電体層を貫くスルーホールを作製し、該頂部誘電体層の該スルーホール及び前記中間誘電体層の前記スルーホールは、互いにアライメントされて前記はんだバンプへのアクセスを可能にし、
前記頂部誘電体層及び前記中間誘電体層の前記アライメントされたスルーホールに銅ワイヤを、該銅ワイヤが前記はんだバンプに触れるまで挿入し、
はんだバンプをリフロー温度に加熱して前記銅ワイヤを前記信号トレースに固定する、
ことを有する方法。

【請求項18】

前記アライメントされたスルーホールに穿孔して、前記アライメントされたスルーホールに流れ込んだ接合膜を除去する、ことを更に有する請求項１７に記載の方法。

【請求項19】

前記銅ワイヤは直径で５ミルである、請求項１７に記載の方法。

【請求項20】

前記頂部誘電体層の前記スルーホールを取り囲むパッドを前記頂部誘電体層に作製する、ことを更に有する請求項１７に記載の方法。

【発明の詳細な説明】

【背景技術】

【0001】

無線周波数（ＲＦ）回路及び電磁気回路は、従来からのプリント回路基板（ＰＣＢ）プロセスを用いて製造され得る。従来からのＰＣＢ製造プロセスは、ラミネーション、電気めっき、マスキング、エッチング、及び他の複雑なプロセス工程を含み得るとともに、多数の工程、高価な及び／又は危険な材料、多数の繰り返し、大規模な労力などを必要とし得るものであり、これらは全て、コストの上昇及び納期の長期化につながるものである。現在、従来からのＰＣＢ製造プロセスは、プリント回路基板上の層（レイヤ）間でトレースを接続するために、電気めっきビアを使用している。具体的には、プリント回路基板の１つの導電層から該基板の別の導電層に信号経路を接続するために、基板中に孔又はスルーホールが穿孔され、その後、例えば銅などの導電性の物質で被覆又はめっきされる。

【0002】

図１は、２つの銅層１４、１６の間に配置された誘電体層１２を有するエレクトロニクス基板１０を示している。電気めっきビア１８が、基板内に配置され、トレース２０に接続するように構成される。一実施形態において、電気めっきビア１８及びトレース２０は、めっきされた銅から製造される。基板上のレイヤ間でトレースを接続することには他のプロセスも使用される。例えば、米国特許第６，７４７，２１７号（特許文献１）は、基板内に形成された孔を通して、下のトレースまで押し込まれる導電性の金めっきポストの使用を開示している。コーティング又はめっきの代わりに、導電性の杭又はポストをスルーホール内に置くことによってビアが形成される。ポストは孔よりも僅かに大きく、導電トレースに押し込まれなければならない。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許第６，７４７，２１７号明細書

【発明の概要】

【0004】

本開示の一態様は、第１の誘電体層及び第２の誘電体層を含む多層プリント回路基板に関する。第１の誘電体層は頂面及び底面を有する。第２の誘電体層は頂面及び底面を有する。第１の誘電体層は、第１の誘電体層の底面を第２の誘電体層の頂面に面させて、第２の誘電体層の上に配置される。第２の誘電体層の頂面は導電トレースを有する。第２の誘電体層は、導電トレースを貫通するスルーホールを有する。当該多層プリント回路基板は反転パッドインタフェース構造を有し、該反転パッドインタフェース構造は、第１の誘電体層の底面上に設けられた反転パッドと、該反転パッドの表面上に設けられた第１のはんだ層と、導電トレース上に設けられた第２のはんだ層と、上記スルーホール内に位置して導電トレースとの上下方向の電気接続を提供する銅ワイヤとを含む。

【0005】

当該多層プリント回路基板の実施形態は更に、第１及び第２のはんだ層のリフロー温度まで反転パッドインタフェース構造が加熱して、銅ワイヤを反転パッドに取り付けることを含み得る。当該多層プリント回路基板は更に、第２の誘電体層の底面上に実装された部品を含むことができ、該部品は、該部品への電気通信を提供すべく銅ワイヤに接続される。第１のはんだ層及び第２のはんだ層は各々、歪み誘起降伏（strain induced yielding）を防止するために、はんだ合金を含み得る。銅ワイヤは断面において円形であるとし得る。当該多層プリント回路基板は更に、第１の誘電体層の頂面に部品を実装するように構成された垂直銅立ち上げインタフェース構造を含み得る。垂直銅立ち上げインタフェース構造は、第１の誘電体層を貫通するスルーホールと、第２の誘電体層の頂面に設けられた導電トレースにはんだ付けされた第２の銅ワイヤとを含み得る。

【0006】

本開示の他の一態様は、反転パッドインタフェース構造を製造する方法に関する。一実施形態において、当該方法は、第１の誘電体層の底面上に反転パッドを形成し、該反転パッド上に、はんだバンプの形態ではんだを付与し、第２の誘電体層の頂面上に導電トレースを設け、該導電トレース上にはんだ又ははんだペーストを付与し、第２の誘電体層内にスルーホールを形成し、第２の誘電体層内に設けられたスルーホールに銅ワイヤを挿入し、そして、ラミネートしたパッケージに熱及び／又は加圧を加えて反転パッドインタフェース構造を組み立てて作製することを有する。

【0007】

当該方法の実施形態は更に、上記スルーホールを導電トレースとアライメントすることを含み得る。当該方法は更に、第２の誘電体層の底面上に部品を取り付けることを含むことができ、該部品は、該部品への電気通信を提供すべく銅ワイヤに接続される。熱を加えることは、反転パッドインタフェース構造をリフロー温度に加熱して、銅ワイヤを反転パッドに取り付けることを含み得る。上記はんだは、歪み誘起降伏を防止するために、はんだ合金を含み得る。

【0008】

本開示の更なる他の一態様は、底部誘電体層、中間誘電体層、及び頂部誘電体層を含む多層プリント回路基板に関する。各誘電体層が頂面及び底面を有する。底部誘電体層は、底部誘電体層の頂面を中間誘電体層の底面に面させて、中間誘電体層の下に配置される。中間誘電体層は、中間誘電体層の頂面を頂部誘電体層の底面に面させて、頂部誘電体層の下に配置される。底部誘電体層の頂面は導電トレースを有し、中間誘電体層及び頂部誘電体層は各々、互いにアライメントされて導電トレースまで延在するスルーホールを有する。当該多層プリント回路基板はインタフェース構造を有し、該インタフェース構造は、導電トレース上に付与されたはんだバンプを含む。該はんだバンプは、アライメントされたスルーホールを介してアクセス可能である。当該多層プリント回路基板は更に、アライメントされたスルーホール内に位置して導電トレースとの上下方向の電気接続を提供する銅ワイヤと、頂部誘電体層の頂面上に設けられた導電パッドとを有する。

【0009】

当該多層プリント回路基板の実施形態は更に、はんだバンプのリフロー温度までインタフェース構造を加熱して銅ワイヤを反転パッドに取り付けることを含み得る。当該多層プリント回路基板は更に、導電パッド上に実装された部品を含むことができ、該部品は、該部品への電気通信を提供すべく銅ワイヤに接続される。はんだバンプは、歪み誘起降伏を防止するために、はんだ合金を含み得る。

【0010】

本開示の他の一態様は、インタフェース構造を製造する方法に関する。一実施形態において、当該方法は、信号トレースを有する底部誘電体層を用意し、信号トレース上にはんだバンプを付与し、底部誘電体層の上に中間誘電体層を位置付け、中間誘電体層を貫くスルーホールを作製して、底部誘電体層のはんだバンプがスルーホール内にリフローするための空間を持たせ、中間誘電体層の上に頂部誘電体層を位置付け、頂部誘電体層を貫くスルーホールを作製し、該頂部誘電体層の該スルーホール及び中間誘電体層のスルーホールは、互いにアライメントされてはんだバンプへのアクセスを可能にし、頂部誘電体層及び中間誘電体層のアライメントされたスルーホールに銅ワイヤを、該銅ワイヤがはんだバンプに触れるまで挿入し、そして、はんだバンプをリフロー温度に加熱して銅ワイヤを信号トレースに固定することを有する。

【0011】

当該方法の実施形態は更に、アライメントされたスルーホールに穿孔して、アライメントされたスルーホールに流れ込んだ接合膜を除去することを含み得る。銅ワイヤは直径で５ミル（約０．１３ｍｍ）とし得る。当該方法は更に、頂部誘電体層のスルーホールを取り囲むパッドを頂部誘電体層に作製することを含み得る。

【図面の簡単な説明】

【0012】

以下、縮尺通りに描くことは意図していない添付の図面を参照して、少なくとも１つの実施形態の様々な態様を説明する。図面は、様々な態様及び実施形態の例示及び更なる理解を提供するために含められており、この明細書に組み込まれてその一部を構成するが、本開示の限定を規定するものとして意図したものではない。図面において、様々な図に示される同じ又は略同じ構成要素は各々、似通った参照符号によって表されることがある。明瞭さの目的のため、全ての図で全ての構成要素にラベルを付すことはしていない場合がある。

【図1】既知のプロセスに従って構築された垂直トレースを有するエレクトロニクス基板の斜視図である。

【図2】本開示の実施形態に従って構築された垂直トレースを有するエレクトロニクス基板の断面図である。

【図3】図２に示すエレクトロニクス基板の拡大断面図であり、垂直トレースを示している。

【図4】垂直トレースの製造中の図２及び図３に示すエレクトロニクス基板の断面図である。

【図5】エレクトロニクス基板を試験するのに使用されるテストボードの平面図である。

【図6】図６－図８は、垂直トレースの製造中のエレクトロニクス基板の実施形態の断面図である。

【図7】図６－図８は、垂直トレースの製造中のエレクトロニクス基板の実施形態の断面図である。

【図8】図６－図８は、垂直トレースの製造中のエレクトロニクス基板の実施形態の断面図である。

【図9】図９－図１２は、本開示の一実施形態の垂直トレースを製造するのに使用されるプロセス工程の断面図である。

【図10】図９－図１２は、本開示の一実施形態の垂直トレースを製造するのに使用されるプロセス工程の断面図である。

【図11】図９－図１２は、本開示の一実施形態の垂直トレースを製造するのに使用されるプロセス工程の断面図である。

【図12】図９－図１２は、本開示の一実施形態の垂直トレースを製造するのに使用されるプロセス工程の断面図である。

【発明を実施するための形態】

【0013】

本開示の実施形態は、導電トレースの反対側からワイヤが底面に接近しなければならないときに、銅垂直立ち上げ（copper vertical launch；ＣＶＬ）インタフェースの底部はんだジョイントを作り出すために使用される反転パッド製造方法及び構造に関する。このＣＶＬインタフェースは、エッジコンタクトを使用することなく、伝送線路のいずれの側からも信号トレースにアクセスすることを可能にするように構成される。銅ワイヤとマイクロ波トレースとの間のエッジコンタクトは、インタフェースの機械的レジリエンスを低下させてしまう。反転パッドインタフェース構造は、ＣＶＬの基部における強いはんだ接続を確保するとともに、ＰＣＢ製造におけるブラインド相互接続を可能にする。

【0014】

反転パッドインタフェース構造は更に、ＣＶＬインタフェースのためのマイクロ波伝送線路のいずれの側へのアクセスも可能にする。この構造は更に、従来製造プロセスで典型的に使用されるパネルクーポンを必要とせず、迅速な試作時間及び高歩留まりプロセスの開発を可能にする。この構造は更に、ＣＶＬが反対側からマイクロ波トレースに出入りすることを可能にするとともに、１つの内部層と１つの外部層との間の接続だけでなく、内部基板層同士の間での使用を可能にする。接合前に反転パッドを予め錫めっきするよう、はんだが使用される。はんだは、後にリフローされて、反転パッドを導電トレース層及び銅ワイヤに接続する。

【0015】

図２を参照するに、プリント回路基板の一部は全体として３０で示されている。図示のように、ここでは広くエレクトロニクス基板として参照することもあるプリント回路基板３０は、３２、３４で示される２つの誘電体層を含んでいる。第１の又は上側の誘電体層３２は、頂面３６及び底面３８を含む。同様に、第２の又は下側の誘電体層３４は、頂面４０及び底面４２を含む。誘電体層３２、３４は、第１の誘電体層３２の底面３８を第２の誘電体層３４の頂面４０に面させて、互いに上下に積層される。

【0016】

多層プリント回路基板は、当該プリント回路基板の内部に導電トレース層（水平及び垂直）を有する。これは、材料のスタックに圧力及び熱を加えることにより、プレス機の中で該材料のスタックをラミネートして、多層プリント回路基板が得ることによって達成される。一実施形態において、４層のプリント回路基板は、両面銅張積層板から製造されることができ、両面銅張積層板は、当該積層板の両面に回路を有し、それが、頂部及び底部プリプレグ層及び銅フォイルにラミネートされる。このラミネートスタックが穿孔され、めっきされ、そして、頂部層及び底部層上の導電トレースを提供するようエッチングされる。プリント回路基板を貫いて孔があけられる。上述のように、伝統的な方法は、基板層同士を接続するために、電気めっきすること又は中空の金属アイレットを挿入することによって、それらの孔を導電性にすることを伴う。垂直立ち上げは、それらの孔に銅ワイヤを差し込むことによって作り出され得る。一部の知られた形態では、スルーホールコンポーネントのリードが孔に挿入され、そして、例えばウェーブはんだ付けプロセスによって、はんだ付けされる。垂直インターコネクト又はビアも、１つ以上の隣接層の面を貫通する物理的な電子回路においてレイヤ間の電気接続を提供する。非常に小さいビアが必要とされる場合、それらのビアは、例えばレーザ穴開け又はプラズマ穴開けなど、ドリル加工以外のプロセスによって作り出され得る。

【0017】

図２は、伝統的なインタフェース構造（全体を５０で示す）と、本開示の一実施形態の反転パッドインタフェース構造（全体を５２で示す）とを有するプリント回路基板３０を示している。伝統的インタフェース構造５０は、例えば、第１の誘電体層３２の頂面３６上にマウントされる部品５４を、第２の誘電体層３４の頂面４０に設けられた導電トレース５６に接続するように構成される。伝統的インタフェース構造５０は、第１の誘電体層３２を貫通したスルーホール５８と、第２の誘電体層３４の頂面４０に設けられた導電トレース５６にはんだ付けされた銅ワイヤ６０とを含む。上述のように、伝統的インタフェース構造５０は、第１の誘電体層３２の頂面３６に設けられた導電トレース又は部品５４といった部品と、第２の誘電体層３４の頂面４０に設けられた導電トレース５６との間の電気接続を提供する。この伝統的なＣＶＬインタフェース構造を製造することには、ここに記載される既知の方法を用いることができる。

【0018】

図３を参照するに、反転パッドインタフェース構造５２は、例えば第２の誘電体層３４の下からといった、異なる方向からのＣＶＬ接続を可能にするように設計されている。図示した実施形態において、反転パッドインタフェース構造５２は、第１の誘電体層３２の底面３８上に設けられた反転パッド７０を含んでいる。一実施形態において、反転パッド７０は、ここに記載されるプロセスのうちのいずれかによって第１の誘電体層３２の底面３８上に形成されるものである銅材から製造される。例えば、反転パッド７０は、第１の誘電体層３２の底面３８に設けられた銅層をエッチングすることによって製造されることができる。反転パッド７０は、第２の誘電体層３４の頂面４０上に設けられた導電トレース５６の上に置かれる。反転パッドインタフェース構造５２は、反転パッド７０の表面に設けられたはんだ又ははんだペーストのはんだ層７２を含む。例えば、はんだ層７２は、例えば反転パッドの表面上でのステンシル印刷プロセス又はディスペンスプロセスによってなど、知られたプロセスによって手動又は自動で塗布されることができる。一実施形態において、はんだ層７２は、歪み誘起降伏を防止するために、はんだ合金を含む。一実施形態において、はんだ合金は、大抵のプリント回路基板ラミネーションプロセスの使用温度を超える高温合金である。プリント回路基板ラミネーション温度を超える溶融温度を持つはんだ材料を選択することは、製造者がプロセス全体を通してはんだ層の完全性を維持することを可能にする。プリント回路基板ラミネーション温度条件に応じて、例えば６０／４０スズ／鉛、６３／３７スズ／鉛、又はＳＡＣ３０５といった他のはんだ材料を、適切な代替品として使用することができる。

【0019】

反転パッドインタフェース構造５２は更に、上述の、第２の誘電体層３４の頂面４０上に設けられた導電トレース５６を含む。導電トレース５６は、ここに記載されるプロセスのうちのいずれかによって誘電体層３４の頂面４０上に形成されるものである銅材から製造される。導電トレース５６はまた、当該導電トレースの表面に設けられたはんだ又ははんだペーストのはんだ層７４を含む。図示のように、第２の誘電体層３４は、その中に、導電トレース５６を貫通して形成されたスルーホール７６を含む。スルーホール７６は、例えばドリル加工によってなど、任意の知られたプロセスによって製造されることができる。例えばレーザ穴開けなどの他のプロセスを用いることもできる。スルーホール７６のサイズは、設計基準に基づいて選択され得る。反転パッドインタフェース構造５２は更に、導電トレース５６との垂直電気接続を提供するようにスルーホール７６内に配置された銅ワイヤ７８を含む。一実施形態において、銅ワイヤ７８は、スルーホール７６に圧入されるように寸法決めされる。銅ワイヤ７８は、導電トレース５６と、例えば第２の誘電体層３４の底面４２にマウントされる部品８０などの部品との間での電気通信を提供する。反転パッドインタフェース構造５２は、導電トレース５６又は第１の誘電体層３２に付随する何らかの他のコンポーネントを、第２の誘電体層３４に付随するコンポーネント又は導電トレースと接続するように構成されることができる。

【0020】

組み立てられると、多層プリント回路基板３０は、はんだ層７２、７４を含むはんだ層をリフローさせるために加熱され、それにより、伝統的インタフェース構造５０及び反転パッドインタフェース構造５２が作り出される。１つの既知のプロセスにおいて、多層プリント回路基板３０は、はんだ層のリフローを可能にする温度に設定されたリフローオーブンを通り抜けさせられ、それにより、伝統的インタフェース構造５０の導電トレース５６に銅ワイヤ６０が接続されるとともに、反転パッドインタフェース構造５２の反転パッド７０及び導電トレース５６に銅ワイヤ７８が接続される。図２に示すように、第２の誘電体層３４の底面４２に部品８０をマウントすることができる。他の一実施形態において、構造５０、５２を作り出すために、圧力も加えることができる。得られたＣＶＬインタフェース及び反転パッドインタフェース構造５０、５２は、第１の誘電体層３２の頂面３６及び第２の誘電体層３４の底面４２にマウントされた部品と導電トレースとの間での垂直方向の通信を可能にする。

【0021】

図４を参照するに、反転パッドインタフェース構造５２を製造するためのプロセスは、第１の誘電体層３２の底面３８上に反転パッド７０を設けることを含む。当該プロセスは更に、反転パッド７０上に、はんだバンプの形態で、はんだ又ははんだペーストのはんだ層７２を付与することを含む。はんだバンプは、プリント回路基板ラミネーションプロセスを阻害しないように十分小さくあるべきだが、リフロー温度にさらされたときにＣＶＬワイヤ及び隣接する導電トレースへの良好な機械的接続を作り出すのに十分な大きさでもあるべきである。はんだバンプは、はんだの表面張力によってバンプの形状に保持される間、０．００２－０．００５インチ（約０．０５－０．１３ｍｍ）の高さを持ち得る。当該プロセスは更に、第２の誘電体層３４の頂面４０上に導電トレース５６を設け、該導電トレース上に、はんだ又ははんだペーストのはんだ層７４を付与することを含む。当該のプロセスは更に、第２の誘電体層３４にスルーホール７６を形成し、該スルーホールに銅ワイヤ７８を挿入することを含む。スルーホール７６は、導電トレース５６とアライメントされることができ、あるいは、それ以外で導電トレース５６内に形成されることができる。

【0022】

当該プロセスは更に、反転パッドインタフェース構造５２を組み立てて作り出すために、ラミネートされたパッケージに熱（及び／又は圧力）を加えることを含む。反転パッドインタフェース構造５２を作り出すことは、到着した方向とは異なる方向からＣＶＬ接続がマイクロ波トレース層を出発することを可能にする。当該プロセスは、従来ＣＶＬを製造するのに使用される従来プロセスよりも少ないプロセス工程を有した、ケミカルフリーのドライプロセスである。これは、従来プロセスと比較して大幅なコスト削減につながる。

【0023】

一部の実施形態において、垂直同軸インタフェースを作り出すように、中心導体をアディティブ製造技術（additive manufacturing technology；ＡＭＴ）ファラデー壁と共に使用することが、ＣＶＬ接続における優れたアイソレーションを提供する。

【0024】

一部の実施形態において、同軸インタフェースは、それが接続する伝送線路に一致するサイズ（中心導体径、外側導体径）にされることができる。これは、非常に低い反射係数をもたらす。

【0025】

一部の実施形態において、反転パッドインタフェース構造は、インタフェースの電気応答に有意に影響せずに、広帯域幅性能を提供する。

【0026】

一部の実施形態において、上述のように、反転パッドインタフェース構造は、入った方向とは異なる方向にマイクロ波トレース層を出て行くようにするための、低コストで、あまりプロセス集約的でない手法を提供する。

【0027】

一部の実施形態において、当該プロセスは、自動化可能な高精度マシンを利用して、含む接触作業を最小限にすることができる。

【0028】

一部の実施形態において、はんだをラミネーション中のリフローのリスクなしで使用することができるように、はんだは２２７℃でリフローするように構成される。

【0029】

図５を参照するに、回路設計を試験するために、例えばテストボード１００などのテストボードを使用することができる。図示のように、このテストボードは、４つの回路設計を支持するように構成されている。

【0030】

図６－図８を参照するに、反転パッドインタフェース構造は、図２－図４に示した反転パッドインタフェース構造５２と同様の幾つかの設計を含むことができる。例えば、図６に示すように、反転パッドインタフェース構造１１０は、反転パッド７０に塗布された２２７℃はんだバンプ７２を含む。図７では、反転パッドインタフェース構造１２０は、反転パッド７０に塗布された２２７℃はんだバンプ７２と、導電トレース５６に塗布された２２７℃はんだバンプ７４とを含んでいる。図８では、反転パッドインタフェース構造１３０は、反転パッド７０に塗布された平坦な２２７℃はんだ層７２と、導電トレース５６に塗布された平坦な２２７℃はんだ層７４とを含んでいる。

【0031】

一実施形態において、３つの誘電体層を有する多層プリント回路基板内にインタフェース構造を製造するプロセスが、図９－図１３に順に示される。図示のように、底部誘電体層１４０は、反転パッド１４２及びグランドプレーン１４４を有する。当該プロセスは、一実施形態において両面張り底部誘電体層１４０から削り出されるものである反転パッド１４２上に、予め錫めっきするはんだバンプ又はドーム１４６を付与することを含む。これを図９に示している。

【0032】

当該プロセスは更に、グランドプレーン１５０、フィード信号又は信号トレース１５２、及びボンド膜１５３を有する中間誘電体層１４８を用意する。当該プロセスは、接合中の底部誘電体層１４０のはんだバンプ１４６のため及び接合後のＣＶＬ実装のための空間を持たせるために、中間誘電体層１４８に例えばドリル加工によって事前切り込み孔１５４を作り出すことを含む。中間誘電体層１４８の孔１５４は、底部誘電体層１４０のはんだバンプ１４６の上に位置付けられる。孔１５４は、ＣＶＬ実装中に不注意にトレース層をグランドに短絡させないように、グランドプレーン層１５０で拡大されることができる。これを図１０に示している。

【0033】

当該方法は更に、中間誘電体層１４８の上に配置して、グランドプレーン１５８及びボンド膜１５９を有する頂部誘電体層１５６を用意することを含む。当該プロセスは、頂部誘電体層１５６、グランドプレーン１５８、及びボンド膜１５９を貫いて、事前切り込みキャビティ１６０を作り出すことを含む。頂部誘電体層１５６は、頂部誘電体層１５６の事前切り込みキャビティ１６０が中間誘電体層１４８の事前切り込みキャビティ１５４とアライメントされるように、中間誘電体層１４８の上に配置される。頂部誘電体層１５６には、事前切り込みキャビティ１６０を取り囲むパッド１６２が、ここに記載されるプロセスによって作り出される。これを図１１に示している。

【0034】

当該プロセスは更に、事前切り込み孔１５４及び事前切り込み孔１６０によって作り出される事前形成された孔の中に穿孔して、その領域に流れ込んでいることがあるボンド膜１５３を除去することを含み得る。はんだバンプ１４６まで穴開けした後、例えば銅ワイヤといった銅のシリンダ（円柱）１６４が、アライメントされた事前切り込みキャビティ１５４、１６０の中に、当該ワイヤが下方のはんだバンプに触れるまで挿入される。銅シリンダ１６４は、直径で５ミル（約０．１３ｍｍ）程度の小ささとすることができ、これは、従来プロセスが作り出すことができるものよりも遥かに小さいものである。これを図１２に示している。

【0035】

組み立てられると、このアセンブリが、はんだバンプ１４６を形成するはんだのリフロー温度に加熱されて、銅シリンダ１６４を反転パッド１４２に固定する。パッド１６２上に電子部品をマウントすることができる。

【0036】

特定の実施形態において、プリント回路基板（ＰＣＢ）は、複数の異なる導電層上に信号経路を含む。それらの信号経路は、ビアによって共に電気的に結合される。多層ＰＣＢはまた、二層基板を含む。用語“導電層”は、電気信号の通路を提供するために絶縁層上に配置された導電材料のトレースを指す。

【0037】

一実施形態において、上記ワイヤは銅から製造される。しかしながら、例えばニッケルとその上の金とでめっきされた側面を持つリン青銅材料などの、他の材料を使用してもよい。そのような材料は周知である。同様に、ワイヤは、既知の技術を用いて製造されることができる。

【0038】

例示として、ワイヤの形状は円柱形である。しかしながら、例えば正方形又は長方形といった他の形状が使用されてもよい。示されるように、ワイヤの導電性の杭の直径は、機械的安定性を確保するとともに電気的な相互接続を提供するために、孔の直径に近いものであるか僅かに大きいかであるべきである。ワイヤの長さは、共に結合される必要がある導電層の数の関数として選択される。

【0039】

特定のタイプのワイヤの文脈で発明概念を説明したが、他のタイプのピン又はワイヤが使用されてもよい。また、ここではリジッド多層基板を説明しているが、例えばフレキシブル基板などの他のタイプの基板が使用されてもよい。ワイヤは、機械的な固定を確実にするために、例えばリベットのように、上述したものとは異なるように機械的に固定されてもよい。同様に、ワイヤは、当該ワイヤを導電層に接続するために“圧入”を用いてビアに当該ワイヤを挿入することによって固定されているが、他のタイプの接続方法が使用されてもよい。例えば、ワイヤは、当初はスルーホールよりも小さい直径を持ち、加熱を受けて膨張して穴を充たすようにしてもよい。

【0040】

理解されるべきことには、ここで説明される方法及び装置の実施形態は、適用において、以下の記載に説明され又は添付図面に図示される構成の詳細及び構成要素の配置に限定されるものではない。これらの方法及び装置は、他の実施形態での実装も可能であり、また、様々なやり方で実施あるいは実行されることが可能である。具体的な実装の例が、単に例示の目的でここに提供されるが、限定することを意図したものではない。また、ここで使用される言葉遣い及び用語は、記述目的でのものであり、限定するものとして見なされるべきでない。“含む”、“有する”、“持つ”、“含有する”、“伴う”及びこれらの変形のここでの使用は、その後に挙げられる品目及びそれらの均等物並びに更なる品目を含む意味である。“又は”への言及は、“又は”を用いて記載される項目が、記載される項目のうちの、単一の、１つよりも多くの、及び全ての、の何れかを指し示し得るように、包含的なものとして解釈され得る。前及び後ろ、左及び右、頂部及び底部、上側及び下側、エンド、サイド、縦方向及び横方向などの如何なる参照も、説明の便宜のためであり、本システム及び本方法又はそれらのコンポーネントを何らかの１つの位置的又は空間的な向きに限定するものではない。

【0041】

用語“無線周波数”は、ここで使用されるとき、明示的な断りがない限り及び／又は文脈によって明示的に示されない限り、特定の周波数、周波数レンジ、帯域、スペクトルなどに限定されることを意図していない。同様に、用語“無線周波数信号”及び“電磁信号”は、交換可能に使用されるとともに、任意の特定の実装に対して、情報搬送信号の伝播に好適な様々な周波数の信号を指し得る。そのような無線周波数信号は、一般に、キロヘルツ（ｋＨｚ）レンジにある周波数によって低い側を境界付けられ、数百ギガヘルツ（ＧＨｚ）に至る周波数によって高い側を境界付けられることができ、マイクロ波レンジ又はミリ波レンジの信号を明示的に含む。一般に、ここに記載されたものに従ったシステム及び方法は、例えば赤外線信号よりも低い周波数といった、光学分野で従来から取り扱われているものよりも低い周波数にある非電離放射線を取り扱うのに適し得る。

【0042】

無線周波数回路の様々な実施形態は、選択された寸法で設計されることができ、及び／又は名目上、様々な周波数で動作するように製造されることができる。適切な寸法の選択は、一般的な電磁気原理から為されることができ、ここで詳細に提示することはしない。

【0043】

ここに記載された方法及び装置は、従来プロセスが可能であるよりも小さい構成及び寸法をサポートし得る。従来回路基板は、約３０ＧＨｚよりも低い周波数に制限され得る。ここに記載された方法及び装置は、より安全でより複雑でない製造を用い、より低いコストで、より高い周波数で動作することを意図される無線周波数回路に適した、より小さい寸法の電磁気回路の製造を可能にしたり、それに順応したりすることができる。

【0044】

ここに記載されたものに従った電磁気回路及び製造方法は、従来の回路及び方法よりも、低いプロファイルで、低減されたコスト、サイクル時間及び設計リスクで、より高い周波数を取り扱うことが可能な電磁気回路及びコンポーネントを製造するための、様々なアディティブ及びサブトラクティブ製造技術を含む。技術の例は、従来ＰＣＢプロセスによって可能にされるのよりもかなり寸法のものとし得る伝送波フェーズドアレイを形成するための、基板の表面から導電材料を機械加工（例えば、ミリング）、トレンチを形成するための１つ以上の基板の機械加工、三次元プリンティング技術を用いてトレンチ内に導電性のプリントインクを付与しての連続的な電気バリア（例えば、ファラデー壁）の形成（間隔を最小にした一連のグラウンドビアとは対照的）、基板（又は、対向する基板）の表面に配置された伝送線路との電気接触をなすための、基板の一部を貫いて孔を機械加工（例えば、ミリング、ドリリング、又はパンチング）し、その中に導電体（例えば、ワイヤセグメント）が配置される及び／又は導電性のインクがプリントされることによって形成される“垂直立ち上げ”信号経路、並びに、抵抗成分を形成するために三次元プリンティング技術を用いて抵抗性のプリントインクを付与することを含む。

【0045】

以上の技術例及び／又はその他（例えば、はんだ付け及び／又ははんだリフロー）のいずれかを組み合わせて、様々な電磁気コンポーネント及び／又は回路を作製し得る。そのような技術の態様及び例を、ここでは、電磁気回路の層に沿って一次元に、及びオプションで回路の他の層へと別の次元で垂直に、電磁信号を含んで伝えるための波動フェーズドアレイに関して説明及び図示している。ここに記載された技術は、様々な電磁気コンポーネント、コネクタ、回路、アセンブリ、及びシステムを形成するために使用され得る。

【0046】

ここで使用されるとき、ＡＭＴは、物を製造するのに使用される製造プロセス、装置及び材料を指す。例えば、ＡＭＴは、三次元物体を生成するのに使用される３Ｄプリンティングプロセスを含むことができる。例えば噴射、融合、押出、堆積及びラミネーションプロセスなどの他のプロセスを使用してもよい。どのプロセスを追求するかを決定する要因は、以下に限られないが、生産速度、コスト、材料の使用、及び幾何学的制限を含む。

【0047】

少なくとも１つの実施形態の幾つかの態様をかように記載してきたが、理解されるように、当業者には様々な改変、変更、及び改良が容易に浮かぶであろう。そのような改変、変更、及び改良は、この開示の一部であることが意図され、また、開示の範囲内であることが意図される。従って、以上の説明及び図面は単に例によるものである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【国際調査報告】