▶ マイクロソフト テクノロジー ライセンシング，エルエルシーの特許一覧
特表2022-548392ワイド・イミディエートオペランドを含む命令を処理するためのシステム及び方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-11-18
(54)【発明の名称】ワイド・イミディエートオペランドを含む命令を処理するためのシステム及び方法
(51)【国際特許分類】
G06F 9/34 20060101AFI20221111BHJP
G06F 9/30 20180101ALI20221111BHJP
【ＦＩ】
G06F9/34 320A
G06F9/30 310A
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2022518185
(86)(22)【出願日】2020-06-19
(85)【翻訳文提出日】2022-05-12
(86)【国際出願番号】 US2020038570
(87)【国際公開番号】W WO2021061234
(87)【国際公開日】2021-04-01
(31)【優先権主張番号】16/579,161
(32)【優先日】2019-09-23
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＳＷＩＦＴ
２．ＲＵＳＴ
(71)【出願人】
【識別番号】314015767
【氏名又は名称】マイクロソフト テクノロジー ライセンシング，エルエルシー
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】ペライス，アーサー
(72)【発明者】
【氏名】スミス，ロドニー ウェイン
(72)【発明者】
【氏名】プリヤダルシ，シヴァム
(72)【発明者】
【氏名】アル シェイク，ラミ モハマド
(72)【発明者】
【氏名】コティンティ ナレッシュ，ヴィニヤン レディ
【テーマコード（参考）】
5B033
【Ｆターム（参考）】
5B033AA08
5B033BA00
5B033BD05
5B033DC01
(57)【要約】
プロセッサベースのシステム内のプロセッサ要素は、プログラムバイナリに関連付けられた１つ又は複数の命令をフェッチするように構成され、１つ又は複数の命令にはイミディエートオペランドを含む命令が含まれる。プロセッサ要素は、イミディエートオペランドがワイド・イミディエートオペランドへの参照であるかどうかを判定するように構成される。イミディエートオペランドがワイド・イミディエートオペランドへの参照であると判定することに応答して、プロセッサ要素は、プログラムバイナリの共通の中間ルックアップテーブル（ＣＩＬＴ）からワイド・イミディエートオペランドを検索するように構成され、イミディエートオペランドはＣＩＬＴ内のワイド・イミディエートオペランドにインデックスを付ける。次に、プロセッサ要素は、イミディエートオペランドがＣＩＬＴからのワイド・イミディエートオペランドに置き換えられるように、イミディエートオペランドを含む命令を処理するように構成される。
【特許請求の範囲】
【請求項1】
処理要素を含むプロセッサベースのシステムであって、前記処理要素は、
ハードウェア共通の中間ルックアップテーブル（ＨＣＩＬＴ）回路と、
命令処理回路と、を含み、
前記ＨＣＩＬＴ回路は、イミディエート値をワイド・イミディエート値にインデックス付けするテーブルを格納するように構成されたレジスタを含み、
前記命令処理回路は、
プログラムバイナリに関連付けられた１つ又は複数の命令を命令メモリからフェッチすることであって、前記１つ又は複数の命令にはイミディエートオペランドを含む命令が含まれる、前記フェッチすること、
前記イミディエートオペランドがワイド・イミディエートオペランドへの参照であると判定すること、及び
前記イミディエートオペランドがワイド・イミディエートオペランドへの参照であると判定することに応答して、
前記ＨＣＩＬＴにおいて、前記イミディエートオペランドによってインデックス付けされた前記ワイド・イミディエートオペランドを検索すること、
前記ＨＣＩＬＴにおいて、前記イミディエートオペランドによってインデックス付けされた前記ワイド・イミディエートオペランドを見つけることに応答して、前記イミディエートオペランドが前記ＨＣＩＬＴからの前記ワイド・イミディエートオペランドに置き換えられるように命令を処理すること、を行うように構成される、
プロセッサベースのシステム。
【請求項2】
前記処理要素は、前記ＨＣＩＬＴにおいて前記イミディエートオペランドによってインデックス付けされた前記ワイド・イミディエートオペランドを見つけられなかったことに応答して、前記プログラムバイナリの共通の中間ルックアップテーブル（ＣＩＬＴ）から前記ワイド・イミディエートオペランドを検索することであって、前記イミディエートオペランドは前記ＣＩＬＴ内の前記ワイド・イミディエートオペランドにインデックスを付ける、前記検索すること、及び
前記イミディエートオペランドが前記ＣＩＬＴからの前記ワイド・イミディエートオペランドに置き換えられるように、前記イミディエートオペランドを含む前記命令を処理すること、を行うようにさらに構成される、請求項１に記載のプロセッサベースのシステム。
【請求項3】
前記処理要素は、前記ＨＣＩＬＴにおいて前記イミディエートオペランドによってインデックス付けされた前記ワイド・イミディエートオペランドを見つけられなかったことに応答して、前記ＣＩＬＴから検索した前記ワイド・イミディエートオペランドを前記ＨＣＩＬＴに書き込むようにさらに構成される、請求項２に記載のプロセッサベースのシステム。
【請求項4】
前記処理要素は、前記イミディエートオペランドがワイド・イミディエートオペランドへの参照ではないと判定すること、
前記イミディエートオペランドがワイド・イミディエートオペランドへの参照ではないと判定したことに応答して、前記イミディエートオペランドを含む前記命令を処理するようにさらに構成される、請求項１に記載のプロセッサベースのシステム。
【請求項5】
前記プログラムバイナリには、イミディエート値をワイド・イミディエート値にインデックス付けするテーブルである共通の中間ルックアップテーブル（ＣＩＬＴ）が含まれており、前記処理要素は、前記プログラムバイナリのコンテキスト切替えに応答して、前記ＣＩＬＴ内のいくつかのエントリを前記ＨＣＩＬＴに書き込むようにさらに構成される、請求項１に記載のプロセッサベースのシステム。
【請求項6】
前記処理要素は、前記イミディエートオペランドの予約ビットが設定されているかどうかを判定するように構成されることによって、前記イミディエートオペランドがワイド・イミディエートオペランドへの参照であると判定するようにさらに構成される、請求項１に記載のプロセッサベースのシステム。
【請求項7】
前記処理要素は、前記イミディエートオペランドを含む前記命令のオペコードを検査するように構成されることによって、前記イミディエートオペランドがワイド・イミディエートオペランドへの参照であると判定するようにさらに構成される、請求項１に記載のプロセッサベースのシステム。
【請求項8】
ワイド・イミディエートオペランドが、プロセッサの命令セットアーキテクチャ（ＩＳＡ）によって許可される最大イミディエート長さよりも大きいイミディエートオペランドを含む、請求項１に記載のプロセッサベースのシステム。
【請求項9】
プロセッサベースのシステムにおいてプロセッサ要素を動作させるための方法であって、当該方法は、プログラムバイナリに関連付けられた１つ又は複数の命令を命令メモリからフェッチするステップであって、前記１つ又は複数の命令にはイミディエートオペランドを含む命令が含まれる、フェッチするステップと、
前記イミディエートオペランドがワイド・イミディエートオペランドへの参照であると判定するステップと、
前記イミディエートオペランドがワイドオペランドへの参照であると判定することに応答して、前記プロセッサ要素にハードウェア共通の中間ルックアップテーブル（ＨＣＩＬＴ）が含まれていると判定するステップと、
前記プロセッサ要素にＨＣＩＬＴが含まれていると判定することに応答して、前記ＨＣＩＬＴにおいて、前記イミディエートオペランドによってインデックス付けされた前記ワイド・イミディエートオペランドを検索するステップと、
前記ＨＣＩＬＴにおいて、前記イミディエートオペランドによってインデックス付けされた前記ワイド・イミディエートオペランドを見つけることに応答して、前記イミディエートオペランドが前記ＨＣＩＬＴからの前記ワイド・イミディエートオペランドに置き換えられるように前記命令を処理するステップと、を含む、
方法。
【請求項10】
前記プロセッサ要素にＨＣＩＬＴが含まれていないと判定するステップと、前記プロセッサ要素にＨＣＩＬＴが含まれていないと判定することに応答して、
前記プログラムバイナリの共通の中間ルックアップテーブル（ＣＩＬＴ）から前記ワイド・イミディエートオペランドを検索するステップであって、前記イミディエートオペランドは前記ＣＩＬＴ内の前記ワイド・イミディエートオペランドにインデックスを付ける、検索するステップと、
前記イミディエートオペランドが前記ＣＩＬＴからの前記ワイド・イミディエートオペランドに置き換えられるように前記命令を処理するステップと、をさらに含む、請求項９に記載の方法。
【請求項11】
前記ＨＣＩＬＴにおいて前記イミディエートオペランドによってインデックス付けされた前記ワイド・イミディエートオペランドを見つけられなかったことに応答して、前記プログラムバイナリの共通の中間ルックアップテーブル（ＣＩＬＴ）から前記ワイド・イミディエートオペランドを検索するステップであって、前記イミディエートオペランドは前記ＣＩＬＴ内の前記ワイド・イミディエートオペランドにインデックスを付ける、検索するステップと、
前記イミディエートオペランドが前記ＣＩＬＴからの前記ワイド・イミディエートオペランドに置き換えられるように前記命令を処理するステップと、をさらに含む、請求項９に記載の方法。
【請求項12】
前記ＨＣＩＬＴにおいて前記イミディエートオペランドによってインデックス付けされた前記ワイド・イミディエートオペランドを見つけられなかったことに応答して、前記ＣＩＬＴから検索した前記ワイド・イミディエートオペランドを前記ＨＣＩＬＴに書き込むステップをさらに含む、請求項１１に記載の方法。
【請求項13】
前記プログラムバイナリには、イミディエート値をワイド・イミディエート値にインデックス付けするテーブルである共通の中間ルックアップテーブル（ＣＩＬＴ）が含まれており、当該方法は、前記プログラムバイナリのコンテキスト切替えに応答して、ＣＩＬＴ内のいくつかのエントリを前記ＨＣＩＬＴに書き込むステップをさらに含む、請求項９に記載の方法。
【請求項14】
前記イミディエートオペランドがワイド・イミディエートオペランドへの参照ではないと判定するステップと、前記イミディエートオペランドがワイド・イミディエートオペランドへの参照ではないと判定することに応答して、前記イミディエートオペランドを含む前記命令を処理するステップと、をさらに含む、請求項９に記載の方法。
【請求項15】
ワイド・イミディエートオペランドが、プロセッサの命令セットアーキテクチャ（ＩＳＡ）によって許可される最大イミディエート長さよりも大きいイミディエートオペランドを含む、請求項９に記載の方法。【発明の詳細な説明】
【技術分野】
【0001】
本開示は、命令セットアーキテクチャ（ＩＳＡ）によって規定された命令サイズよりも大きいイミディエートオペランドを最小のオーバーヘッドで使用することに対応するためのプロセッサベースのシステム及びプロセッサベースのシステムを動作させるための方法に関する。
【背景技術】
【0002】
命令セットアーキテクチャ（ＩＳＡ）は、プロセッサによって実行され得る命令を規定する。殆どのＩＳＡの命令サイズは比較的小さい（例えば、４バイト）。場合によっては、ＩＳＡによって規定された命令サイズよりも大きいイミディエート値（immediate value：即値）（つまり、メモリ位置又はレジスタへのポインタとしてではなく、命令自体の一部として格納される値）を使用することが望ましい場合がある。例えば、４バイトの命令長を有するＩＳＡでは、即時移動（move immediate）命令（例えば、「ｍｏｖｉ ｒｅｇｉｓｔｅｒ，ｉｍｍｅｄｉａｔｅ」、ここで「ｍｏｖｉ」は命令のオペコードであり、「ｉｍｍｅｄｉａｔｅ」はイミディエート値を指定するイミディエートオペランドであり、及び「ｒｅｇｉｓｔｅｒ」は、イミディエート値で更新されるレジスタを指定するレジスタオペランドである）の場合に、１バイトがオペコードのために予約され、１バイトがレジスタオペランドのために予約され、２バイトのみがイミディエート値オペランドのために残される。この例では、２バイトの長さを超える長さのイミディエート値を命令自体に格納することはできない。別の例として、４バイトの命令長を有する同じＩＳＡにおいて、即時オフセット（immediate offset）命令に対する分岐（例えば、「ｂｒｉ ｉｍｍｅｄｉａｔｅ」、ここで、「ｂｒｉ」は命令のオペコードであり、「ｉｍｍｅｄｉａｔｅ」はジャンプ先へのオフセット値を指定するイミディエートオペランドである）の場合に、１バイトがオペコードのために予約され、３バイトのみがイミディエートオペランドのために残される。この例では、３バイトを超える長さのイミディエート値を命令自体に格納することはできない。イミディエート値が大き過ぎて命令に格納できない場合に、そのイミディエート値は、ＩＳＡによって指示された命令によって提供される割り当てられたスペースに収まらないため、ここではワイド・イミディエートとして規定される。
【0003】
ワイド・イミディエートオペランドを含む命令は、従来、ソフトウェアによって処理される。例えば、ワイド・イミディエートオペランドを含む即時移動命令の１つのアプローチでは、ワイド・イミディエートオペランドがプログラムバイナリに埋め込まれ、ワイド・イミディエートオペランドを含む命令がロード命令に置き換えられる。従って、即時移動命令は次のようになる。
ｍｏｖｉ ｒ０， ０ｘＢＡＤＤＦ００ＤＤＥＡＤＣＡＦＥ
は、ワイド・イミディエートオペランドがプログラムバイナリ（この例では、バイナリがメモリにロードされるときのメモリ位置０ｘＦ９）に格納され、即時移動命令が
ｌｄｒ ｒ０,［０ｘＦ９］
になるように変更され得る。これは、プログラムの開発者が明示的に行う、又はコンパイル時にコンパイラによって行うことができる。特に、即時移動命令に依存する命令は、命令を処理する前に、ワイド・イミディエートオペランドをメモリからロードするのを待つ必要がある。これには複数回の処理サイクルが必要になるため、プログラムバイナリの実行時間が長くなる可能性がある。
ｍｏｖｉ ｒ０， ０ｘＢＡＤＤＦ００ＤＤＥＡＤＣＡＦＥ
は、ワイド・イミディエートオペランドがプログラムバイナリ（この例では、バイナリがメモリにロードされるときのメモリ位置０ｘＦ９）に格納され、即時移動命令が
ｌｄｒ ｒ０,［０ｘＦ９］
になるように変更され得る。これは、プログラムの開発者が明示的に行う、又はコンパイル時にコンパイラによって行うことができる。特に、即時移動命令に依存する命令は、命令を処理する前に、ワイド・イミディエートオペランドをメモリからロードするのを待つ必要がある。これには複数回の処理サイクルが必要になるため、プログラムバイナリの実行時間が長くなる可能性がある。
【0004】
ワイド・イミディエートオペランドを含む即時移動命令の別のアプローチでは、命令は、左シフト命令（ｓｈｌ）及び即時追加命令（ａｄｄｉ）を含む一連の命令で置き換えられる。従って、上記と同じ移動即時命令：
ｍｏｖｉ ｒ０，０ｘＢＡＤＤＦ００ＤＤＥＡＤＣＡＦＥ
は、
ｍｏｖｉ ｒ０， ０ｘＢＡＤＤＦ００Ｄ
ｓｈｌ ｒ０，３２
ａｄｄｉ ｒ０，０ｘＤＥＡＤＣＡＦＥ
になるように変更され得る。繰り返しになるが、これは、プログラムの開発者が明示的に行う、又はコンパイル時にコンパイラによって行うことができる。
ｍｏｖｉ ｒ０，０ｘＢＡＤＤＦ００ＤＤＥＡＤＣＡＦＥ
は、
ｍｏｖｉ ｒ０， ０ｘＢＡＤＤＦ００Ｄ
ｓｈｌ ｒ０，３２
ａｄｄｉ ｒ０，０ｘＤＥＡＤＣＡＦＥ
になるように変更され得る。繰り返しになるが、これは、プログラムの開発者が明示的に行う、又はコンパイル時にコンパイラによって行うことができる。
【0005】
別の例として、ワイド・イミディエートオペランドを含む即時オフセット命令に対する分岐の１つのアプローチでは、それぞれがＩＳＡの命令長内に収まるイミディエートオペランドを含む複数の分岐を一緒に連鎖させて、ワイド・イミディエートオペランドによって示されたオフセットに最終的に到達することができる。このようなアプローチでは、複数の制御フローリダイレクトが発生するため、追加のプロセッサリソースが消費される。ワイド・イミディエートオペランドを含む即時オフセット命令に対する分岐の別のアプローチでは、間接分岐を使用して、ワイド・イミディエートオペランドによって示されるオフセットに到達することができる。間接分岐は、プロセッサの分岐予測回路でスペースを占有する。そして、１００％予測可能なターゲットが１であるこの場合に、分岐予測回路におけるこのスペースを占有することは無駄である。
【0006】
上で議論した全ての例において、ワイド・イミディエートオペランドを含む命令を処理するために発生する比較的大きなオーバーヘッドが存在し、それによってバイナリ実行の性能を低下させる。従って、ワイド・イミディエートオペランドを含む命令を処理するための改善されたシステム及び方法が必要である。
【発明の概要】
【0007】
本開示の例示的な態様は、ワイド・イミディエート値を含む命令を処理するための改善されたシステム及び方法に関する。これに関して、１つの例示的な態様では、プロセッサベースのシステム内のプロセッサ要素は、プログラムバイナリに関連付けられた１つ又は複数の命令をフェッチするように構成され、ここで、１つ又は複数の命令にはイミディエートオペランドを含む命令が含まれる。プロセッサ要素は、イミディエートオペランドがワイド・イミディエートオペランドへの参照であるかどうかを判定するように構成される。イミディエートオペランドがワイド・イミディエートオペランドへの参照であると判定することに応答して、プロセッサ要素は、プログラムバイナリの共通のイミディエートルックアップテーブル（ＣＩＬＴ）からワイド・イミディエートオペランドを検索するように構成され、ここで、イミディエートオペランドはＣＩＬＴ内のイミディエートオペランドにインデックス付けする。次に、プロセッサ要素は、イミディエートオペランドがＣＩＬＴからのワイド・イミディエートオペランドに置き換えられるように、イミディエートオペランドを含む命令を処理するように構成される。イミディエートオペランドを含む命令がＣＩＬＴ内のワイド・イミディエートオペランドを参照できるようにすることで、ワイド・イミディエート値を含む命令を、デュアル・セマンティクスを有する単一の命令としてプログラムバイナリで表現することができる。これにより、プログラムバイナリの静的サイズが小さくなり、従来のアプローチと比較して命令フェッチ帯域幅が向上し、これは、プロセッサベースのシステムのパフォーマンスが向上させ得る。
【0008】
別の例示的な態様では、プロセッサベースのシステム内のプロセッサ要素は、ハードウェアＣＩＬＴ（ＨＣＩＬＴ）及び命令処理回路を含む。ＨＣＩＬＴには、イミディエート値をワイド・イミディエート値にインデックス付けするテーブルを格納するように構成されたハードウェアストレージ（例えば、メモリ又はレジスタ）が含まれる。命令処理回路は、プログラムバイナリに関連する１つ又は複数の命令を命令メモリからフェッチするように構成されており、命令にはイミディエートオペランドを含む命令が含まれる。命令処理回路は、イミディエートオペランドがワイド・イミディエートオペランドへの参照であるかどうかを判定するように構成される。イミディエートオペランドがワイド・イミディエートオペランドへの参照であると判定することに応答して、命令処理回路は、ＨＣＩＬＴにおいて、イミディエートオペランドによってインデックス付けされたワイド・イミディエートオペランドを検索し、ＨＣＩＬＴにおいてワイド・イミディエートオペランドを見つけることに応答して、イミディエートオペランドをＨＣＩＬＴ内の（from：からの）ワイド・イミディエートオペランドに置き換えるように命令を処理する。ワイド・イミディエートオペランドがＨＣＩＬＴで見つからない場合に、上で議論したように、そのワイド・イミディエートオペランドはＣＩＬＴから取得される。イミディエートオペランドがワイド・イミディエートオペランドへの参照でない場合に、命令は通常通り処理される。ＨＣＩＬＴを使用してワイド・イミディエートオペランドを格納及び取得すると、メモリからワイド・イミディエートオペランドをロードする必要がなくなり、こうしてプロセッサベースのシステムのパフォーマンスを大幅に向上させ得る。
【0009】
当業者は、本開示の範囲を理解し、添付の図面に関連する好ましい実施形態の以下の詳細な説明を読んだ後に、その追加の態様を理解するだろう。
【図面の簡単な説明】
【0010】
本明細書に組み込まれ、その一部を形成する添付の図面は、本開示のいくつかの態様を示しており、詳細な説明とともに、本開示の原理を説明するのに役立つ。
【図1】ワイド・イミディエートオペランドが共通のイミディエートルックアップテーブル（ＣＩＬＴ）又はハードウェアＣＩＬＴ（ＨＣＩＬＴ）からフェッチされるように、ワイド・イミディエートオペランドを含む命令を処理するように構成されたプロセッサを含む例示的なプロセッサベースのシステムを示すブロック図である。
【図2】ワイド・イミディエートオペランドがＣＩＬＴ又はＨＣＩＬＴからフェッチされるように、ワイド・イミディエートオペランドを含む命令を処理する図１のプロセッサベースのシステムにおけるプロセッサの例示的な詳細を示すブロック図である。
【図3】ＣＩＬＴ又はＨＣＩＬＴに格納したワイド・イミディエートオペランドを参照するイミディエートオペランドを含み得る命令を処理するための例示的なプロセスを示すフローチャートである。
【図4】ＣＩＬＴ又はＨＣＩＬＴに格納したワイド・イミディエートオペランドを参照するイミディエートオペランドを含み得る移動即時命令を処理するための例示的なプロセスを示すフローチャートである。
【図5】ＣＩＬＴからＨＣＩＬＴを投入するための例示的なプロセスを示すフローチャートである。
【図6】ソースコードを、ＣＩＬＴを含むプログラムバイナリにコンパイルするための例示的なコンパイラシステムを示すブロック図である。
【図7】ソースコードからＣＩＬＴを含むプログラムバイナリを生成するための例示的なプロセスを示すフローチャートである。
【図8】ワイド・イミディエートオペランドがＣＩＬＴ又はＨＣＩＬＴからフェッチされるように、ワイド・イミディエートオペランドを含む命令を処理するように構成されたプロセッサを含む例示的なプロセッサベースのシステムを示すブロック図である。
【図9】ワイド・イミディエートオペランドがＨＣＩＬＴに見つからない、ＨＣＩＬＴミスを処理するための例示的なプロセスを示すフローチャートである。
【発明を実施するための形態】
【0011】
本開示の例示的な態様は、ワイド・イミディエート値を含む命令を処理するための改善されたシステム及び方法に関する。これに関して、１つの例示的な態様では、プロセッサベースのシステム内のプロセッサ要素は、プログラムバイナリに関連付けられた１つ又は複数の命令をフェッチするように構成され、ここで、１つ又は複数の命令にはイミディエートオペランドを含む命令が含まれる。プロセッサ要素は、イミディエートオペランドがワイド・イミディエートオペランドへの参照であるかどうかを判定するように構成される。イミディエートオペランドがワイド・イミディエートオペランドへの参照であると判定することに応答して、プロセッサ要素は、プログラムバイナリの共通のイミディエートルックアップテーブル（ＣＩＬＴ）からワイド・イミディエートオペランドを検索するように構成され、ここで、イミディエートオペランドはＣＩＬＴ内のイミディエートオペランドにインデックス付けする。次に、プロセッサ要素は、イミディエートオペランドがＣＩＬＴからのワイド・イミディエートオペランドに置き換えられるように、イミディエートオペランドを含む命令を処理するように構成される。イミディエートオペランドを含む命令がＣＩＬＴ内のワイド・イミディエートオペランドを参照できるようにすることで、ワイド・イミディエート値を含む命令を、デュアル・セマンティクスを有する単一の命令としてプログラムバイナリで表現することができる。これにより、プログラムバイナリの静的サイズが小さくなり、従来のアプローチと比較して命令フェッチ帯域幅が向上し、これは、プロセッサベースのシステムのパフォーマンスを向上させ得る。
【0012】
別の例示的な態様では、プロセッサベースのシステム内のプロセッサ要素は、ハードウェアＣＩＬＴ（ＨＣＩＬＴ）及び命令処理回路を含む。ＨＣＩＬＴには、イミディエート値をワイド・イミディエート値にインデックス付けするテーブルを格納するように構成されたハードウェアストレージ（例えば、メモリ又はレジスタ）が含まれる。命令処理回路は、プログラムバイナリに関連する１つ又は複数の命令を命令メモリからフェッチするように構成されており、命令にはイミディエートオペランドを含む命令が含まれる。命令処理回路は、イミディエートオペランドがワイド・イミディエートオペランドへの参照であるかどうかを判定するように構成される。イミディエートオペランドがワイド・イミディエートオペランドへの参照であると判定することに応答して、命令処理回路は、ＨＣＩＬＴにおいて、イミディエートオペランドによってインデックス付けされたワイド・イミディエートオペランドを検索し、ＨＣＩＬＴにおいてワイド・イミディエートオペランドを見つけることに応答して、イミディエートオペランドがＨＣＩＬＴ内のワイド・イミディエートオペランドに置き換えられるように命令を処理する。ワイド・イミディエートオペランドがＨＣＩＬＴで見つからない場合に、上で議論したように、そのワイド・イミディエートオペランドはＣＩＬＴから取得される。イミディエートオペランドがワイド・イミディエートオペランドへの参照でない場合に、命令は通常通り処理される。ＨＣＩＬＴを使用してワイド・イミディエートオペランドを格納及び取得すると、メモリからワイド・イミディエートオペランドをロードする必要がなくなり、こうしてプロセッサベースのシステムのパフォーマンスを大幅に向上させ得る。
【0013】
図１は、ワイド・イミディエートオペランドを含む命令をより効率的に処理するためにそれに対する改良を含み得る、例示的なプロセッサベースのシステム１００の概略図である。プロセッサベースのシステム１００は、複数のプロセッサブロック１０２（１）～１０２（Ｍ）を含み、ここで、例示的な本実施形態では、「Ｍ」は、所望の任意の数のプロセッサブロック１０２に等しい。各プロセッサブロック１０２は、複数のプロセッサ要素１０４（１）～１０４（Ｎ）を含み、ここで、例示的な本実施形態では、「Ｎ」は、所望の任意の数のプロセッサに等しい。プロセッサブロック１０２のそれぞれのプロセッサ要素１０４は、マイクロプロセッサ（μＰ）、ベクトルプロセッサ（ｖＰ）、又は任意の他のタイプのプロセッサであり得る。さらに、各プロセッサブロック１０２は、プロセッサ要素１０４のいずれかによって使用されるか、又はプロセッサ要素１０４のそれぞれの間で共有されるキャッシュデータを格納するための共有レベル２（Ｌ２）キャッシュ１０６を含む。プロセッサブロック１０２のいずれかによって使用される、又はプロセッサブロック１０２のそれぞれの間で共有されるキャッシュデータを格納するために、共有レベル３（Ｌ３）キャッシュ１０８も提供される。各プロセッサブロック１０２が共有Ｌ３キャッシュ１０８にアクセスできる、及びメイン、外部メモリ（ＭＥＭ）、１つ又は複数の周辺機器１１４（入力／出力装置、ネットワーキング装置等を含む）、及びストレージ１１６にアクセスするためのメモリコントローラ１１２等の他の共有リソースにアクセスできるようにする内部バスシステム１１０が提供される。
【0014】
動作中に、１つ又は複数のプロセッサブロック１０２内の１つ又は複数のプロセッサ要素１０４は、メモリコントローラ１１２と連動して、メモリから命令をフェッチし、命令を実行して１つ又は複数の動作を実行し、結果を生成し、そしてオプションで、結果をメモリに再び格納するか、又は消費（consumption）のために別のコンシューマ（consumer）命令に結果を提供する。
【0015】
図２は、本開示の例示的な実施形態による、プロセッサベースのシステム１００のプロセッサブロック１０２内のプロセッサ要素１０４の詳細を示している。プロセッサ要素１０４は、命令処理回路２００を含む。命令処理回路２００は、命令メモリ２０６から命令２０４をフェッチするように構成された命令フェッチ回路２０２を含む。命令メモリ２０６は、例として、プロセッサベースのシステム１００内のシステムメモリに又はシステムメモリの一部として提供され得る。命令キャッシュ２０８がまた、命令メモリ２０６からフェッチした命令２０４をキャッシュして、命令フェッチ回路２０２の待ち時間を短縮するために、プロセッサ要素１０４に提供され得る。この例の命令フェッチ回路２０２は、フェッチした命令２０４Ｆが実行される実行回路２１２に到達する前に、フェッチした命令２０４Ｆとしての命令２０４を、前処理される命令処理回路２００内の命令ストリーム２１０として１つ又は複数の命令パイプラインＩ０～ＩＮに提供するように構成される。命令パイプラインＩ０～ＩＮは、命令処理回路２００の異なる処理回路又はステージに亘って提供され、フェッチした命令２０４Ｆを実行回路２１２で実行する前にスループットを向上させるために同時に実行できる一連のステップでフェッチした命令２０４Ｆを前処理及び処理する。
【0016】
制御フロー予測回路２１４（例えば、分岐予測回路）がまた、条件付き分岐命令等の制御フローフェッチ命令２０４Ｆのターゲットアドレスを推測又は予測するために、プロセッサ要素１０４内の命令処理回路２００に提供される。制御フロー予測回路２１０によるターゲットアドレスの予測を命令フェッチ回路２０２によって使用し、予測したターゲットアドレスに基づいてフェッチすべき次のフェッチされる命令２０４Ｆを決定する。命令処理回路２００はまた、命令フェッチ回路２０２によってフェッチしたフェッチ命令２０４Ｆをデコード命令２０４Ｄにデコードして、必要な命令タイプ及びアクションを決定するように構成された命令デコード回路２１６を含み、その命令タイプ及びアクションは、どの命令パイプラインＩ０～ＩＮをデコード命令２０４Ｄに配置する必要があるかを決定するためにも使用され得る。次に、デコード命令２０４Ｄは、１つ又は複数の命令パイプラインＩ０～ＩＮに配置され、次に、レジスタアクセス回路２１８に提供される。
【0017】
レジスタアクセス回路２１８は、物理レジスタファイル（ＰＲＦ）２２２内の物理レジスタ２２０（１）～２２０（Ｘ）にアクセスして、実行回路２１２からの実行命令２０４Ｅから生成された値を検索するように構成される。レジスタアクセス回路２１８はまた、実行すべきデコード命令２０４Ｄのソースレジスタオペランドとして、実行命令２０４Ｅから検索した生成値を提供するように構成される。命令処理回路２００はディスパッチ回路２２４も含み、ディスパッチ回路２２４は、デコード命令２０４Ｄの全てのソースレジスタオペランドが利用可能であるときに、デコード命令２０４Ｄを実行すべき実行回路２１２にディスパッチするように構成される。例えば、ディスパッチ回路２２４は、デコード化コンシューマ命令２０４Ｄを実行のために実行回路２１２にディスパッチする前に、以前に実行されたプロデューサ命令から生成された値を消費する命令である、デコード化コンシューマ命令２０４Ｄのオペランドに必要な値が利用可能であることを確認する責任がある。デコード命令２０４Ｄのオペランドには、中間値、メモリに格納した値、及びコンシューマ命令に対するプロデューサ命令と見なされる他のデコード命令２０４Ｄから生成された値が含まれ得る。
【0018】
特に、ＨＣＩＬＴ２２６は、ＰＲＦ２２２内に、又は示されるように、ＰＲＦ２２２に追加して提供される。この例では、ＨＣＩＬＴ２２６は、一組のＨＣＩＬＴレジスタ２２８（１）～２２８（Ｙ）を含み、ここで、「Ｙ」は、プロセッサ要素１０４のＩＳＡの命令サイズ内に収まるイミディエート値によってワイド・イミディエート値がインデックス付けされるように、ワイド・イミディエート値を格納するための任意の所望の数である。ＨＣＩＬＴレジスタ２２８は、以下で詳細に議論するようにＨＣＩＬＴ２２６の機能を実現するためのサポートレジスタを含み得る。命令にワイド・イミディエートオペランドを参照するイミディエートオペランドが含まれる（以下で議論するように、オペコード又はイミディエートオペランドのセマンティクスによって指定される）場合に、イミディエートオペランドがレジスタアクセス回路２１８によってＨＣＩＬＴ２２６内のワイド・イミディエートオペランドに置き換えられるように、ＨＣＩＬＴ２２６でワイド・イミディエートオペランドが検索され得る。これにより、メモリからのワイド・イミディエートオペランドのロードをバイパスすることにより、プログラムバイナリ実行のパフォーマンスを大幅に向上させることができ、これは、他に、ワイド・イミディエート値を含む命令を処理させる必要がある。ＨＣＩＬＴ２２６の機能に関する更なる詳細については、以下で議論する。特に、ＨＣＩＬＴ２２６が一組のレジスタとして上に示されているが、様々な実施形態において、ＨＣＩＬＴは、ハードウェアメモリ等の任意のタイプの専用ハードウェアストレージとして実装され得る。
【0019】
実行回路２１２は、ディスパッチ回路２２４から受信したデコード命令２０４Ｄを実行するように構成される。上で議論したように、実行命令２０４Ｅは、他の命令によって消費される生成値を生成することができる。そのような場合に、書き込み回路２３０（２１３）は、生成した値をＰＲＦ２２２に書き込み、それによって、それら値は、後でコンシューマ命令によって消費され得る。
【0020】
図３は、本開示の例示的な実施形態による、プロセッサ要素１０４を動作させてワイド・イミディエートオペランドを含む命令を処理するための方法を示すフロー図である。第１に、プログラムバイナリに関連する命令は、命令メモリ２０６から、又はキャッシュされている場合は命令キャッシュ２０８からフェッチされる（ブロック３００）。特に、以下で詳細に議論するように、プログラムバイナリは、プロセッサ要素１０４のＩＳＡの命令サイズ内に収まるイミディエートオペランドによってインデックス付けされたワイド・イミディエートオペランドを格納するテーブルであるＣＩＬＴを含む。命令にはイミディエートオペランドを含む命令が含まれる。上で議論したように、イミディエートオペランドは、メモリ位置又はレジスタへのポイントとしてではなく、命令自体の一部として格納される値である。イミディエートオペランドがワイド・イミディエートオペランドへの参照であるかどうかの判定が行われる（ブロック３０２）。イミディエートオペランドがワイド・イミディエートオペランドへの参照であるかどうかの判定は、いくつかの方法で実施され得る。例示的な一実施形態では、プロセッサ要素１０４のＩＳＡは、イミディエートオペランドが予約ビットを含むことを指定することができ、これは、イミディエートオペランドがワイド・イミディエートオペランドへの参照であるかどうかを指定する。例えば、イミディエートオペランドの最上位ビットが設定されている場合に、ＩＳＡは、イミディエートオペランドがワイド・イミディエートオペランドへの参照であることを指定することができ、これは、以下で議論するようにＣＩＬＴ又はＨＣＩＬＴに格納され得る。イミディエートオペランドの最上位ビットが設定されていない場合に、ＩＳＡは、イミディエートオペランドがワイド・イミディエートオペランドへの参照ではないことを指定する場合がある。別の例示的な実施形態では、プロセッサ要素１０４のＩＳＡは、カスタムオペコードに続くイミディエートオペランドがワイド・イミディエートオペランドへの参照であることを指定するカスタムオペコードを指定することができる。
【0021】
イミディエートオペランドがワイド・イミディエートオペランドへの参照ではない場合に、命令は従来通り実行回路２１２によって処理される（ブロック３０４）。イミディエートオペランドがワイド・イミディエートオペランドへの参照である場合に、プロセッサ要素１０４がＨＣＩＬＴ２２６を含むかどうかの判定が行われる（ブロック３０６）。上で議論したように、ＨＣＩＬＴ２２６は、プロセッサ要素１０４のＩＳＡの命令サイズ内に収まるイミディエートオペランドによって参照されるワイド・イミディエートオペランドを格納するテーブルを格納するための１つ又は複数のレジスタを含むハードウェア構造である。ＨＣＩＬＴ２２６は、ＣＩＬＴへのハードウェア系（corollary）であり、ＣＩＬＴのみの場合と比較して、ワイド・イミディエートオペランドを含む命令の処理をさらに迅速化することを目的としている。プロセッサ要素１０４がＨＣＩＬＴ２２６を含むかどうかを判定することは、プロセッサ要素１０４のレジスタを読み取ることを含み得る。プロセッサ要素１０４がＨＣＩＬＴ２２６を含むかどうかを判定するための命令は、プロセッサ要素１０４のＩＳＡに含まれ得る。プロセッサ要素１０４がＨＣＩＬＴ２２６を含まない場合に、ワイド・イミディエートオペランドは、ＣＩＬＴからプログラムバイナリで取得（retrieve：検索）できる（ブロック３０８）。ワイド・イミディエートオペランドをＣＩＬＴからプログラムバイナリで取得することには、イミディエート値によってインデックス付けされたメモリ位置からワイド・イミディエートオペランドをフェッチすることが含まれ得る。イミディエートオペランドは、（例えば、ＣＩＬＴの開始メモリアドレスからのオフセット値を介して）ワイド・イミディエート値を含むメモリ位置を直接指し示す場合があり、又は、ＣＩＬＴは、ワイド・イミディエート値の実際のインデックスを取得するためにイミディエート値がハッシュされるマップの場合がある。特に、いずれの方法でも、メモリからのワイド・イミディエート値のロードは、ワイド・イミディエートオペランドを参照するイミディエートオペランドを含む命令に遭遇することに応答して、プロセッサ要素１０４によって実行され（イミディエートオペランドのデュアル・セマンティクス又はカスタムオペランドのいずれかによって）、それによって、メモリからのロードがプログラムバイナリに関連付けられた命令で明示されないようにする。違いは以下に擬似コードで表され、従来のアプローチによる追加動作は
Ａ＝ｌｏａｄＸ／／Ｘはワイド・イミディエートオペランドである
のように表される。
Ｂ＝Ｙ＋Ａ／／先行するロード命令に依存する
は、
Ｂ＝Ｙ＋Ａ’／／Ａ’は、デュアル・セマンティクスを有するイミディエートオペランドである
のように再構成できる。示されるように、ワイド・イミディエートオペランドを含む命令を処理するために使用される２つの命令は、単一の命令に圧縮することができ、ここで、ワイド・イミディエート値のロードは、専用のＩＳＡ仕様に従ってプロセッサによって処理される。これは、プログラムバイナリの静的コードサイズを減らすだけでなく、命令フェッチ帯域幅も減らし、プロセッサ要素１０４の性能を向上させ得る。
Ａ＝ｌｏａｄＸ／／Ｘはワイド・イミディエートオペランドである
のように表される。
Ｂ＝Ｙ＋Ａ／／先行するロード命令に依存する
は、
Ｂ＝Ｙ＋Ａ’／／Ａ’は、デュアル・セマンティクスを有するイミディエートオペランドである
のように再構成できる。示されるように、ワイド・イミディエートオペランドを含む命令を処理するために使用される２つの命令は、単一の命令に圧縮することができ、ここで、ワイド・イミディエート値のロードは、専用のＩＳＡ仕様に従ってプロセッサによって処理される。これは、プログラムバイナリの静的コードサイズを減らすだけでなく、命令フェッチ帯域幅も減らし、プロセッサ要素１０４の性能を向上させ得る。
【0022】
次に、命令は、イミディエートオペランドがＣＩＬＴからのワイド・イミディエートオペランドで置き換えられるように処理される（ブロック３１０）。プロセッサ要素１０４がＨＣＩＬＴ２２６を含む場合に、イミディエートオペランドによって参照されるワイド・イミディエートオペランドがＨＣＩＬＴ２２６内にあるかどうかの判定が行われる（ブロック３１２）。ＨＣＩＬＴ２２６は、全てのワイド・イミディエートオペランドをプログラムバイナリで保持するのに十分な大きさではない場合がある。つまり、ＨＣＩＬＴ２２６はＣＩＬＴよりも小さい場合があるため、一部のワイド・イミディエートオペランドのみがＨＣＩＬＴ２２６に存在する場合がある。イミディエートオペランドによって参照されるワイド・イミディエートオペランドがＨＣＩＬＴ２２６にない場合に、ワイド・イミディエートオペランドは、ＣＩＬＴからプログラムバイナリで取得され（ブロック３１４）、これは、プロセッサ要素１０４によって開始される動的ロードによって上で議論したように行われる。次に、命令は、イミディエートオペランドがＣＩＬＴからのワイド・イミディエートオペランドに置き換えられるように処理される（ブロック３１６）。オプションで、ワイド・イミディエートオペランドがまたＣＩＬＴからＨＣＩＬＴ２２６にコピーされ（ブロック３１８）、それによって、将来の処理サイクルでワイド・イミディエートオペランドに容易にアクセスできるようにすることもできる。以下で議論するように、１つ又は複数のキャッシング規則によって、ＨＣＩＬＴ２２６で見つからないワイド・イミディエートオペランドを、ＣＩＬＴからフェッチした後にＨＣＩＬＴ２２６に追加すべきかどうかを指定することができる。
【0023】
ワイド・イミディエートオペランドがＨＣＩＬＴ２２６で見つかった場合に、ワイド・イミディエートオペランドは、ＨＣＩＬＴ２２６から検索される（ブロック３２０）。ワイド・イミディエートオペランドは、ＣＩＬＴに関して上で議論したように、イミディエートオペランドを直接インデックス又はハッシュインデックスとして使用して、ＨＣＩＬＴ２２６から取得することができる。次に、命令は、イミディエートオペランドがＨＣＩＬＴ２２６からのワイド・イミディエートオペランドに置き換えられるように処理される（ブロック３２２）。
【0024】
前述の動作をサポートするために、複数のシステムレジスタをプロセッサ要素１０４に追加して、ＣＩＬＴを単独で、又はＣＩＬＴをＨＣＩＬＴとともに使用するためのサポートを提供することができる。以下の表に、追加のレジスタ及びその機能を示す。
特に、これらのレジスタは、ワイド・イミディエートオペランドを含む命令の処理を改善するための、ＣＩＬＴ及びＨＣＩＬＴのＩＳＡサポートの１つの例示的な実施態様に過ぎない。１つ又は複数の代替の実施形態では、ＣＩＬＴからワイド・イミディエートをロードするようにＩＳＡの専用命令が提供され、上で議論した１つ又は複数のレジスタが不要になり得、こうして含めないようにする。
【表1】
特に、これらのレジスタは、ワイド・イミディエートオペランドを含む命令の処理を改善するための、ＣＩＬＴ及びＨＣＩＬＴのＩＳＡサポートの１つの例示的な実施態様に過ぎない。１つ又は複数の代替の実施形態では、ＣＩＬＴからワイド・イミディエートをロードするようにＩＳＡの専用命令が提供され、上で議論した１つ又は複数のレジスタが不要になり得、こうして含めないようにする。
【0025】
図４は、特定の命令、プロセッサ要素１０４によって処理される即時移動（ｍｏｖｉ）命令に関して上で議論したプロセスの適用を示すフロー図である。即時移動命令には、レジスタオペランド及びイミディエートオペランドが含まれる（ブロック４００）。命令は、処理されると、イミディエートオペランドをレジスタに移動させる。プロセッサ要素１０４は、イミディエートオペランドがワイド・イミディエートオペランドへの参照であるかどうかを判定する（ブロック４０２）。上で議論したように、イミディエートオペランドがワイド・イミディエートオペランドへの参照であるかどうかの判定には、イミディエートオペランドの予約ビットが設定されているかどうかの判定が含まれ得る。イミディエートオペランドがワイド・イミディエートオペランドへの参照でない場合に、レジスタはイミディエートオペランドに設定され（ブロック４０４）、即時移動命令が完了する（ブロック４０６）。イミディエートオペランドがワイド・イミディエートオペランドへの参照である場合に、プロセッサ要素１０４は、そのプロセッサ要素１０４がＨＣＩＬＴ２２６を含むかどうかを判定する（ブロック４０８）。プロセッサ要素１０４がＨＣＩＬＴ２２６を含む場合に、レジスタは、ＨＣＩＬＴ＿ｔａｂｌｅ［ｉｍｍｅｄｉａｔｅ］の値に設定される（ブロック４１０）。示されるように、イミディエートオペランドは、ＨＣＩＬＴ２２６内のワイド・イミディエートオペランドにインデックスを付ける。次に、即時移動命令が完了する（ブロック４０６）。プロセッサ要素１０４がＨＣＩＬＴ２２６を含まない場合に、プロセッサ要素１０４は、ロードレジスタ命令（「ｌｄｒ ｒｅｇｉｓｔｅｒ，［ＣＩＬＴ＿ｂａｓｅ＿ａｄｄｒｅｓｓ＋ｉｍｍｅｄｉａｔｅ］）を注入して、ＣＩＬＴ＿ｂａｓｅ＿ａｄｄｒｅｓｓで始まるメモリ内に格納されているＣＩＬＴからワイド・イミディエートオペランドをロードする（ブロック４１２）。この場合も、イミディエートオペランドは、ＣＩＬＴ内のワイド・イミディエートオペランドにインデックスを付けるために使用される。イミディエートオペランドがワイド・イミディエートオペランドへの参照であるかどうかを判定するために使用される任意の予約ビットは、イミディエート値をインデックス（オフセット等）として使用してワイド・イミディエートオペランドを検索する前に、イミディエート値から削除され得る。次に、即時移動命令が完了する（ブロック４０６）。
【0026】
図５は、本開示の例示的な実施形態による、コンテキスト切替え中に、プロセッサ要素１０４内のＨＣＩＬＴ２２６がＣＩＬＴからどのように投入（populate：追加）されるかを示すフロー図である。ＨＣＩＬＴ２２６の投入は、コンテキスト切替えに応答してプログラムバイナリで発生する（ブロック５００）。プロセッサ要素１０４は、ＨＣＩＬＴ２２６内のエントリの数がＣＩＬＴ内のエントリの数以上であるかどうかを判定する（ブロック５０２）。上で議論したように、ＨＣＩＬＴ２２６は、複数のレジスタを含む。レジスタのサイズによって、ＨＣＩＬＴ２２６に格納できるエントリ（各エントリがワイド・イミディエートオペランドを格納する場所）の数が決定され、こうしてエントリの数が決まる。上で議論したように、ＨＣＩＬＴ２２６内のエントリの数は、レジスタのＨＣＩＬＴ＿ｅｎｔｒｉｅｓに提供され得、その場合に、ＨＣＩＬＴ２２６内のエントリの数がＣＩＬＴ内のエントリの数以上であるかどうかを判定することは、単にレジスタを読み取って比較を行うだけであり得る。ＨＣＩＬＴ２２６内のエントリ数がＣＩＬＴ内のエントリ数以上である場合に、全てのＣＩＬＴエントリがＨＣＩＬＴにコピーされる（ブロック５０４）。例えば、３２個のエントリを有するＣＩＬＴ、及び３２個以上のエントリを有するＨＣＩＬＴ２２６の場合に、以下の例示的な命令を実行して、ＣＩＬＴからＨＣＩＬＴ２２６にデータを取り込む（populate）ことができる。
ｗｓｒ ＨＣＩＬＴ＿ａｃｔｉｖｅ＿ｅｎｔｒｙ，０
ｗｓｒ ＨＣＩＬＴ＿ｔａｂｌｅ ｗｉｄｅ＿ｉｍｍｅｄｉａｔｅ＿０
ｗｓｒ ＨＣＩＬＴ＿ａｃｔｉｖｅ＿ｅｎｔｒｙ，１
ｗｓｒ ＨＣＩＬＴ＿ｔａｂｌｅ ｗｉｄｅ＿ｉｍｍｅｄｉａｔｅ＿１
ｗｓｒ ＨＣＩＬＴ＿ａｃｔｉｖｅ＿ｅｎｔｒｙ，２
ｗｓｒ ＨＣＩＬＴ＿ｔａｂｌｅ ｗｉｄｅ＿ｉｍｍｅｄｉａｔｅ＿２
・・・
ｗｓｒ ＨＣＩＬＴ＿ａｃｔｉｖｅ＿ｅｎｔｒｙ，３１
ｗｓｒ ＨＣＩＬＴ＿Ｔａｂｌｅ ｗｉｄｅ＿ｉｍｍｅｄｉａｔｅ＿３１
ここで、「ｗｓｒ ｒｅｇｉｓｔｅｒ，ｉｍｍｅｄｉａｔｅ」は「ｉｍｍｅｄｉａｔｅ」を「ｒｅｇｉｓｔｅｒ」に書き込むシステムレジスタ書き込み命令であり、「ｗｉｄｅ＿ｉｍｍｅｄｉａｔｅ＿ｘ」は、ＣＩＬＴに格納されているワイド・イミディエートオペランド「ｘ」である。示されるように、ＨＣＩＬＴ＿ａｃｔｉｖｅ＿ｅｎｔｒｙは、ＨＣＩＬＴ＿ｔａｂｌｅへの全ての書き込みの前にＨＣＩＬＴ＿ｔａｂｌｅのインデックスを更新するために書き込まれる。しかしながら、いくつかの実施形態では、ＨＣＩＬＴ＿ｔａｂｌｅインデックスの処理は、その処理が自動的にインクリメント及びデクリメントされるように（例えば、スタックと同様に）不透明であり得る。次に、コンテキストが切り替えられる（ブロック５０６）。
ｗｓｒ ＨＣＩＬＴ＿ａｃｔｉｖｅ＿ｅｎｔｒｙ，０
ｗｓｒ ＨＣＩＬＴ＿ｔａｂｌｅ ｗｉｄｅ＿ｉｍｍｅｄｉａｔｅ＿０
ｗｓｒ ＨＣＩＬＴ＿ａｃｔｉｖｅ＿ｅｎｔｒｙ，１
ｗｓｒ ＨＣＩＬＴ＿ｔａｂｌｅ ｗｉｄｅ＿ｉｍｍｅｄｉａｔｅ＿１
ｗｓｒ ＨＣＩＬＴ＿ａｃｔｉｖｅ＿ｅｎｔｒｙ，２
ｗｓｒ ＨＣＩＬＴ＿ｔａｂｌｅ ｗｉｄｅ＿ｉｍｍｅｄｉａｔｅ＿２
・・・
ｗｓｒ ＨＣＩＬＴ＿ａｃｔｉｖｅ＿ｅｎｔｒｙ，３１
ｗｓｒ ＨＣＩＬＴ＿Ｔａｂｌｅ ｗｉｄｅ＿ｉｍｍｅｄｉａｔｅ＿３１
ここで、「ｗｓｒ ｒｅｇｉｓｔｅｒ，ｉｍｍｅｄｉａｔｅ」は「ｉｍｍｅｄｉａｔｅ」を「ｒｅｇｉｓｔｅｒ」に書き込むシステムレジスタ書き込み命令であり、「ｗｉｄｅ＿ｉｍｍｅｄｉａｔｅ＿ｘ」は、ＣＩＬＴに格納されているワイド・イミディエートオペランド「ｘ」である。示されるように、ＨＣＩＬＴ＿ａｃｔｉｖｅ＿ｅｎｔｒｙは、ＨＣＩＬＴ＿ｔａｂｌｅへの全ての書き込みの前にＨＣＩＬＴ＿ｔａｂｌｅのインデックスを更新するために書き込まれる。しかしながら、いくつかの実施形態では、ＨＣＩＬＴ＿ｔａｂｌｅインデックスの処理は、その処理が自動的にインクリメント及びデクリメントされるように（例えば、スタックと同様に）不透明であり得る。次に、コンテキストが切り替えられる（ブロック５０６）。
【0027】
ＨＣＩＬＴ２２６内のエントリの数がＣＩＬＴ内のエントリの数よりも少ない場合に、ＣＩＬＴエントリのサブセットのみがＨＣＩＬＴ２２６にコピーされる（ブロック５０８）。例えば、３２個のエントリを有するＣＩＬＴ、及び４個のエントリを有するＨＣＩＬＴの場合に、以下の例示的な命令を実行して、ＣＩＬＴからＨＣＩＬＴ２２６にデータを取り込むことができる。
ｗｓｒ ＨＣＩＬＴ＿ａｃｔｉｖｅ＿ｅｎｔｒｙ，０
ｗｓｒ ＨＣＩＬＴ＿ｔａｂｌｅ ｗｉｄｅ＿ｉｍｍｅｄｉａｔｅ＿０
ｗｓｒ ＨＣＩＬＴ＿ａｃｔｉｖｅ＿ｅｎｔｒｙ，１
ｗｓｒ ＨＣＩＬＴ＿ｔａｂｌｅ ｗｉｄｅ＿ｉｍｍｅｄｉａｔｅ＿４
ｗｓｒ ＨＣＩＬＴ＿ａｃｔｉｖｅ＿ｅｎｔｒｙ，２
ｗｓｒ ＨＣＩＬＴ＿ｔａｂｌｅ ｗｉｄｅ＿ｉｍｍｅｄｉａｔｅ＿１２
ｗｓｒ ＨＣＩＬＴ＿ａｃｔｉｖｅ＿ｅｎｔｒｙ，３
ｗｓｒ ＨＣＩＬＴ＿ｔａｂｌｅ ｗｉｄｅ＿ｉｍｍｅｄｉａｔｅ＿２９
それによって、ＣＩＬＴのエントリ０、４、１２、及び２９が、ＨＣＩＬＴ２２６にコピーされる。次に、コンテキストが切り替えられる（ブロック５０６）。ＨＣＩＬＴ２２６のエントリ数がＣＩＬＴの全てのエントリを格納するのに十分でない場合に、ＣＩＬＴのどのエントリをＨＣＩＬＴ２２６にコピーするかを決定するために、任意の数の異なるポリシーを提供することができる。さらに、キャッシングポリシーは、ワイド・イミディエートオペランドがＨＣＩＬＴ２２６で見つからず（つまり、ＨＣＩＬＴ２２６ミス）、ワイド・イミディエートオペランドをＣＩＬＴからフェッチする必要がある場合に、ワイド・イミディエートオペランドがその時点でＨＣＩＬＴ２２６にコピーされるように、上で議論したように実装される。
ｗｓｒ ＨＣＩＬＴ＿ａｃｔｉｖｅ＿ｅｎｔｒｙ，０
ｗｓｒ ＨＣＩＬＴ＿ｔａｂｌｅ ｗｉｄｅ＿ｉｍｍｅｄｉａｔｅ＿０
ｗｓｒ ＨＣＩＬＴ＿ａｃｔｉｖｅ＿ｅｎｔｒｙ，１
ｗｓｒ ＨＣＩＬＴ＿ｔａｂｌｅ ｗｉｄｅ＿ｉｍｍｅｄｉａｔｅ＿４
ｗｓｒ ＨＣＩＬＴ＿ａｃｔｉｖｅ＿ｅｎｔｒｙ，２
ｗｓｒ ＨＣＩＬＴ＿ｔａｂｌｅ ｗｉｄｅ＿ｉｍｍｅｄｉａｔｅ＿１２
ｗｓｒ ＨＣＩＬＴ＿ａｃｔｉｖｅ＿ｅｎｔｒｙ，３
ｗｓｒ ＨＣＩＬＴ＿ｔａｂｌｅ ｗｉｄｅ＿ｉｍｍｅｄｉａｔｅ＿２９
それによって、ＣＩＬＴのエントリ０、４、１２、及び２９が、ＨＣＩＬＴ２２６にコピーされる。次に、コンテキストが切り替えられる（ブロック５０６）。ＨＣＩＬＴ２２６のエントリ数がＣＩＬＴの全てのエントリを格納するのに十分でない場合に、ＣＩＬＴのどのエントリをＨＣＩＬＴ２２６にコピーするかを決定するために、任意の数の異なるポリシーを提供することができる。さらに、キャッシングポリシーは、ワイド・イミディエートオペランドがＨＣＩＬＴ２２６で見つからず（つまり、ＨＣＩＬＴ２２６ミス）、ワイド・イミディエートオペランドをＣＩＬＴからフェッチする必要がある場合に、ワイド・イミディエートオペランドがその時点でＨＣＩＬＴ２２６にコピーされるように、上で議論したように実装される。
【0028】
上で議論したようにプロセッサ要素１０４によってフェッチ、デコード、及び実行されるプログラムバイナリに関連する命令は、それら命令にＣＩＬＴが含まれるようにコンパイラによって生成される。図６は、例示的なコンパイラシステム６００を示している。コンパイラシステム６００は、メモリ６０２及び処理回路６０４を含む。メモリ６０２及び処理回路６０４は、バス６０６を介して接続される。以下で議論するように、メモリ６０２は命令を格納し、命令が処理回路６０４によって実行されると、コンパイラシステム６００に、ソースコードを検索又は他に受信させ、ソースコードの中間表現を生成させ、１つ又は複数のコンパイラ最適化をソースコードの中間表現に適用させ、ソースコードの最適化した中間表現をプロセッサベースのシステムのプロセッサによる実行に適したマシンコードとして提供させる。コンパイラシステム６００は、ソースコード及び／又はマシンコードの記憶及び検索のためにストレージ６１０に接続することができる入力／出力回路６０８をさらに含むことができる。説明の目的で、コンパイラシステム６００の動作は、ソースコードをプロセッサベースのシステム１００のプロセッサ要素１０４のマシンコードにコンパイルすることに関連するので説明する。しかしながら、コンパイラシステム６００は、より一般的にソースコードを、任意のプロセッサベースのシステム内の任意のプロセッサに適したマシンコードにコンパイルすることができ、任意のプロセッサは、いくつかの異なるプロセッサベースのシステムに関するいくつかの異なるプロセッサを含む。本開示の様々な実施形態によれば、メモリ６０２は命令を含み得、命令が処理回路６０４によって実行されると、以下で詳細に議論するように、コンパイラシステム６００に、ＣＩＬＴを含むマシンコードと、ＣＩＬＴに格納されているワイド・イミディエート値を参照するイミディエート値を含む１つ又は複数の命令とを生成させる。
【0029】
図７は、本開示の例示的な実施形態による、コンパイラシステム６００を動作させて、ＣＩＬＴを含むプログラムバイナリを生成するための方法を示すフロー図である。まず、コンパイラシステム６００は、ソースコードを受信する（ブロック７００）。ソースコードは、C、Rust、Go、Swift等の高級プログラミング言語で記述されたコードであり得る。あるいはまた、ソースコードは、以下で議論するように、コンパイラシステム６００によってのみアセンブルされる低レベル言語（すなわち、マシンコードで直接書かれる）であり得る。コンパイラシステム６００は、ソースコード内のワイド・イミディエートオペランドを識別する（ブロック７０２）。ワイド・イミディエートオペランドは、１つ又は複数の規則に従った静的コード分析によって識別することができる。例えば、ワイド・イミディエートペランドは、その長さに基づいて識別することができるが、ソースコードに特定の回数存在する等、追加の要件を満たす必要がある場合もある。コンパイラシステム６００は、ソースコードを分析に適した中間表現に変換した後に、ワイド・イミディエートオペランドを識別し得る。コンパイラシステム６００は、ＣＩＬＴにおいて識別されたワイド・イミディエート値を提供し（ブロック７０４）、これは、上で議論したように、ワイド・イミディエートオペランドをプロセッサ要素１０４のＩＳＡの命令長内に収まるイミディエート値にインデックス付けするデータ構造、具体的にはテーブルである。コンパイラシステム６００は、ソースコードに基づいてマシンコードを提供する前に、コード最適化等の１つ又は複数の追加のステップを実行することができる（ブロック７０６）。上で議論したように、ＣＩＬＴデータ構造は、イミディエートオペランドがＣＩＬＴに及びオプションでＨＣＩＬＴ２２６に格納したワイド・イミディエートオペランドを参照するのを可能にするプロセッサ要素１０４の更新されたＩＳＡと共に、バイナリ実行の性能を向上させ得る。
【0030】
図８は、プロセッサ８０２に関する実行時情報に基づいてコンパイラによって最適化したマシンコードの実行をサポートするように構成されたプロセッサ８０２を含む例示的なプロセッサベースのシステム８００のブロック図である。例えば、図１０のプロセッサ８０２は、図２のプロセッサ要素１０４であり得、プロセッサベースのシステム８００は、図１のプロセッサベースのシステム１００と同じであり得るが、更なる及び／又は代替の詳細が示される。プロセッサベースのシステム８００は、プリント回路基板（ＰＣＢ）、サーバ、パーソナルコンピュータ、デスクトップコンピュータ、ラップトップコンピュータ、携帯情報端末（ＰＤＡ）、コンピューティングパッド、モバイル装置、又は他の装置等の電子ボードカードに含まれる１つ又は複数の回路であり得、例えば、サーバ又はユーザのコンピュータを表し得る。この例では、プロセッサベースのシステム８００は、プロセッサ８０２を含む。プロセッサ８０２は、マイクロプロセッサ、中央処理装置等の１つ又は複数の汎用処理回路を表す。より具体的には、プロセッサ８０２は、ＥＤＧＥ命令セットマイクロプロセッサ、又はプロデューサ命令の実行から生じる生成値を通信するための明示的なコンシューマ命名（naming）をサポートする命令セットを実装する他のプロセッサであり得る。プロセッサ８０２は、本明細書で議論する動作及びステップを実行するための命令において処理ロジックを実行するように構成される。この例では、プロセッサ８０２は、命令の一時的で高速アクセスのメモリストレージのための命令キャッシュ８０４と、命令処理回路８０６とを含む。システムメモリ８０８等のメモリからシステムバス８１０を介してフェッチ又は事前にフェッチした命令は命令キャッシュ８０４に格納される。命令処理回路８０６は、命令キャッシュ８０４にフェッチした命令を処理し、実行のために命令を処理するように構成される。
【0031】
プロセッサ８０２及びシステムメモリ８０８は、システムバス８１０に結合され、プロセッサベースのシステム８００に含まれる周辺装置を相互結合することができる。よく知られているように、プロセッサ８０２は、システムバス８１０を介してアドレス、制御、及びデータ情報を交換することによってこれらの他の装置と通信する。例えば、プロセッサ８０２は、スレーブ装置の例として、システムメモリ８０８内のメモリコントローラ８１２にバストランザクション要求を通信することができる。図８には示していないが、複数のシステムバス８１０を提供することができ、各システムバス８１０は、異なるファブリックを構成する。この例では、メモリコントローラ８１２は、システムメモリ８０８内のメモリアレイ８１４にメモリアクセス要求を提供するように構成される。メモリアレイ８１４は、データを格納するためのストレージビットセルのアレイから構成される。システムメモリ８０８は、非限定的な例として、読み取り専用メモリ（ＲＯＭ）、フラッシュメモリ、同期ＤＲＡＭ（ＳＤＲＡＭ）等のダイナミックランダムアクセスメモリ（ＤＲＡＭ）、及びスタティックメモリ（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）等））であり得る。
【0032】
他の装置を、システムバス８１０に接続することができる。図８に示されるように、これらの装置は、例として、システムメモリ８０８、１つ又は複数の入力装置８１６、１つ又は複数の出力装置８１８、モデム８２０、及び１つ又は複数の表示コントローラ８２２を含むことができる。入力装置８１６は、入力キー、スイッチ、音声プロセッサ等を含むがこれらに限定されない、任意のタイプの入力装置を含むことができる。出力装置８１８は、オーディオ、ビデオ、他の視覚的インジケータ等を含むがこれらに限定されない、任意のタイプの出力装置を含むことができる。モデム８２０は、ネットワーク８２４との間でデータの交換を可能にするように構成された任意の装置であり得る。ネットワーク８２４は、有線又は無線ネットワーク、プライベート又はパブリックネットワーク、ローカルエリアネットワーク（ＬＡＮ）、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ）、ワイドエリアネットワーク（ＷＡＮ）、BLUETOOTH（登録商標）ネットワーク、及びインターネットを含むがこれらに限定されない、任意のタイプのネットワークであり得る。モデム８２０は、所望の任意のタイプの通信プロトコルをサポートするように構成することができる。プロセッサ８０２は、システムバス８１０を介して表示コントローラ８２２にアクセスして、１つ又は複数のディスプレイ８２６に送信される情報を制御するようにも構成され得る。ディスプレイ８２６は、陰極線管（ＣＲＴ）、液晶ディスプレイ（ＬＣＤ）、プラズマディスプレイ等を含むがこれらに限定されない任意のタイプのディスプレイを含むことができる。
【0033】
図８のプロセッサベースのシステム８００は、命令に従って所望の任意のアプリケーションのためにプロセッサ８０２によって実行される１組の命令８２８を含み得る。命令８２８は、非一時的なコンピュータ可読媒体８３０の例として、システムメモリ８０８、プロセッサ８０２、及び／又は命令キャッシュ８０４に格納され得る。命令８２８は、完全に又は少なくとも部分的に、それらの実行中にシステムメモリ８０８内に及び／又はプロセッサ８０２内に存在し得る。命令８２８は、ネットワーク８２４がコンピュータ可読媒体８３０を含むように、モデム８２０を通じてネットワーク８２４を介してさらに送信又は受信され得る。
【0034】
コンピュータ可読媒体８３０は、例示的な実施形態では単一の媒体として示されているが、「コンピュータ可読媒体」という用語は、１つ又は複数の命令セットを格納する単一の媒体又は複数の媒体（例えば、集中型又は分散型データベース、及び／又は関連するキャッシュ及びサーバ）を含むように解釈すべきである。「コンピュータ可読媒体」という用語は、処理装置によって実行するための一組の命令を格納、符号化、又は搬送することができ、処理装置に、本明細書に開示する実施形態の方法論の任意の１つ又は複数の命令を実行させる任意の媒体も含むと解釈されるものとする。従って、「コンピュータ可読媒体」という用語は、固体メモリ、光学媒体、及び磁気媒体を含むがこれらに限定されないものと解釈すべきである。
【0035】
図９は、本開示の一実施形態による、ワイド・イミディエートオペランドがＨＣＩＬＴ２２６に見つからない場合（すなわち、ＨＣＩＬＴミス）に起こり得ることに関する詳細を示すフローチャートである。このプロセスは、図３に関して上で議論したプロセスのブロック３１２から始まり、ここで、ワイド・イミディエートオペランドがＨＣＩＬＴ２２６で見つからない（図３のブロック３１２からのいいえ（ＮＯ）のパス）。ワイド・イミディエートオペランドがＨＣＩＬＴ２２６で見つからない場合に、プロセッサ要素１０４がＨＣＩＬＴミスに対するバックエンドサポートを有するかどうかの判定がなされる（ブロック９００）。本明細書で議論するように、ＨＣＩＬＴミスのバックエンドサポートとは、パイプライン（又はイミディエートオペランドを含む命令を現在実行しているパイプラインの一部）をブロックできる一方で、ＣＩＬＴからイミディエートオペランドをロードする命令がバックエンドに直接注入され、その後、パイプラインをフラッシュせずに処理することを意味する。プロセッサ要素１０４がＨＣＩＬＴミスに対するバックエンドサポートを有している場合に、パイプラインが保持され（ブロック９０２）、イミディエートオペランドがＣＩＬＴからのワイド・イミディエートオペランドに置き換えられるように、命令が再処理される（ブロック９０４）。次に、パイプラインに予期しない危険があったかどうかの判定がなされる（ブロック９０６）。これは、例えば、イミディエートオペランドをＣＩＬＴからのワイド・イミディエートオペランドに置き換える命令が、パイプラインを保持していても実行リソースを取得できない場合や、変換エラーが発生した場合等に発生し得る。パイプラインに予期しない危険があった場合に、パイプラインがフラッシュされ（ブロック９０８）、命令が再フェッチされ（ブロック９１０）、イミディエートオペランドがＣＩＬＴからのワイド・イミディエートオペランドとしてロードされるように命令が変換され（ブロック９１２）、変換した命令が処理される（ブロック９１４）。特に、予期しない危険が発生した場合に、パイプラインフラッシュが発生し、これにより、イミディエートオペランドを含む命令の処理のオーバーヘッドが増加する。
【0036】
パイプラインに予期しない危険がなかった場合（すなわち、パイプラインを保持した後に、イミディエートオペランドをＣＩＬＴからのワイド・イミディエートオペランドに置き換えられるような命令の再処理が問題なく進行する場合）に、ポリシーによって、ワイド・イミディエートオペランドをＨＣＩＬＴに挿入する必要があるかどうかの判定が行われる（ブロック９１６）。本明細書で議論するワイド・イミディエートオペランドを処理するためのサポートの一部として、プロセッサベースのシステム１００は、ＨＣＩＬＴ２２６で見つからなかったワイド・イミディエートオペランドをいつＣＩＬＴからＨＣＩＬＴ２２６にコピーすべきかを決定するためのポリシーを含み得る。特に、これは、ＨＣＩＬＴ２２６のサイズがＣＩＬＴのエントリ数よりも小さい場合にのみ問題になる。このような場合に、ワイド・イミディエートオペランドに対する特定の数のＨＣＩＬＴミス、ＨＣＩＬＴミスの頻度、又は任意の数の異なるイベント等のポリシー規則により、ワイド・イミディエートオペランドをＨＣＩＬＴ２２６に追加するように指示される場合がある。ポリシーによって、ワイド・イミディエートオペランドをＨＣＩＬＴ２２６に挿入すべきと指示される場合に、ＨＣＩＬＴ２２６内のビクティム（victim）エントリが選択され（ブロック９１８）、ビクティムエントリをワイド・イミディエートオペランドに置き換える（ブロック９２０）。ビクティムエントリは、例えば、使用頻度等、任意の数のポリシー規則によって同様に選択できる。
【0037】
プロセッサ要素１０４がＨＣＩＬＴミスに対するバックエンドサポートを有さない場合に、ブロック９００に戻る。これは、パイプラインに割り込むことなしにイミディエートオペランドがＣＩＬＴからのワイド・イミディエートオペランドに置き換えられるように命令を再処理できないことを意味し、パイプラインがフラッシュされ（ブロック９０８）、命令が再フェッチされ（ブロック９１０）、イミディエートオペランドがＣＩＬＴからのワイド・イミディエートオペランドに置き換えられるように変換され（ブロック９１２）、変換した命令が処理される（ブロック９１４）。この場合も、プロセスはブロック９１６に進むことができ、ここで、ワイド・イミディエートをＨＣＩＬＴ２２６に追加する必要があり、それに基づいて追加するか否かを判定する。
【0038】
本明細書に開示する実施形態は、様々なステップを含む。本明細書に開示する実施形態のステップは、ハードウェアコンポーネントによって形成され得るか、或いは命令でプログラムされた汎用又は特殊目的のプロセッサにステップを実行させるために使用され得るマシン実行可能命令で具体化され得る。あるいはまた、ステップは、ハードウェア及びソフトウェアの組合せによって実行され得る。
【0039】
本明細書に開示する実施形態は、本明細書に開示する実施形態によるプロセスを実行するようにコンピュータシステム（又は他の電子装置）をプログラムするために使用され得る命令を格納した機械可読媒体（又はコンピュータ可読媒体）を含み得るコンピュータプログラム製品又はソフトウェアとして提供され得る。機械可読媒体は、機械（例えば、コンピュータ）によって可読可能な形式で情報を記憶又は送信するための任意のメカニズムを含む。例えば、機械可読媒体には、機械可読記憶媒体（例えば、ＲＯＭ、ランダムアクセスメモリ（ＲＡＭ）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリ装置等）等が含まれる。
【0040】
特に明記しない限り、以前の議論から明らかなように、明細書全体を通して、「処理」、「計算」、「決定／判定」、「表示」等の用語を利用する議論は、コンピュータシステム又は同様の電子コンピューティング装置のアクション及びプロセスを指し、コンピュータシステムのレジスタ内の物理的（電子的）量として表されるデータ及びメモリを操作し、このデータ及びメモリをコンピュータシステムのメモリ又はレジスタ或いは他のそのような情報の記憶、送信、又は表示装置内の物理的量として同様に表される他のデータに変換することが分かる。
【0041】
本明細書に提示するアルゴリズム及び表示は、特定のコンピュータ又は他の機器に本質的に関連していない。様々なシステムは、本明細書の教示によるプログラムと共に使用することができ、又はそのシステムは、必要な方法ステップを実行するためのより特殊な機器を構築することが便利であることが分かる場合がある。これらの様々なシステムに必要な構造は、上記の説明から明らかであろう。さらに、本明細書で説明する実施形態は、特定のプログラミング言語を参照して説明していない。本明細書で説明する実施形態の教示を実現するために、様々なプログラミング言語を使用してもよいことが理解されよう。
【0042】
当業者は、本明細書に開示する実施形態に関連して説明する様々な例示的な論理ブロック、モジュール、回路、及びアルゴリズムが、電子ハードウェア、メモリ又は別のコンピュータ可読媒体に格納した命令として実装され、プロセッサ又は他の処理装置、或いは両方の組合せによって実行される得ることをさらに理解するだろう。本明細書で説明する分散アンテナシステムのコンポーネントは、例として、任意の回路、ハードウェアコンポーネント、集積回路（ＩＣ）、又はＩＣチップに使用することができる。本明細書で開示するメモリは、任意のタイプ及びサイズのメモリであり得、所望の任意のタイプの情報を格納するように構成され得る。この互換性を明確に説明するために、様々な例示的なコンポーネント、ブロック、モジュール、回路、及びステップが、一般にそれらの機能の観点から上で説明してきた。このような機能がどのように実装されるかは、特定のアプリケーション、設計の選択、及び／又はシステム全体に課せられる設計上の制約に依存する。当業者は、特定のアプリケーション毎に説明した機能を様々な方法で実装することができるが、そのような実装の決定は、本実施形態の範囲からの逸脱を生じさせると解釈すべきではない。
【0043】
本明細書に開示する実施形態に関連して説明した様々な例示的な論理ブロック、モジュール、及び回路は、プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、又は他のプログラマブルロジック装置、ディスクリートゲート又はトランジスタロジック、ディスクリートハードウェアコンポーネント、又は本明細書で説明する機能を実行するように設計されたそれらの任意の組合せで実装又は実行され得る。さらに、コントローラはプロセッサであってもよい。プロセッサはマイクロプロセッサであってもよいが、代替として、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、又はステートマシンであってもよい。プロセッサは、コンピューティング装置（例えば、ＤＳＰ及びマイクロプロセッサの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと組み合わせた１つ又は複数のマイクロプロセッサ、又は任意の他のそのような構成）の組合せとしても実装され得る。
【0044】
本明細書に開示する実施形態は、ハードウェアで及びハードウェアに格納される命令で具体化され得、例えば、ＲＡＭ、フラッシュメモリ、ＲＯＭ、電気的にプログラム可能なＲＯＭ（ＥＰＲＯＭ）、電気的に消去可能なプログラム可能なＲＯＭ（ＥＥＰＲＯＭ）、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ－ＲＯＭ、又は当技術分野で知られている他の形式のコンピュータ可読媒体に存在し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサに一体化され得る。プロセッサ及び記憶媒体はＡＳＩＣに常駐する場合がある。ＡＳＩＣはリモートステーションに常駐する場合がある。代替として、プロセッサ及び記憶媒体は、リモートステーション、基地局、又はサーバ内の個別のコンポーネントとして存在する場合がある。
【0045】
本明細書の例示的な実施形態のいずれかで説明している動作ステップは、例及び考察を提供するために記載されていることにも留意されたい。説明した動作は、図示したシーケンス以外の多くの異なるシーケンスで実行することができる。さらに、単一の動作ステップで説明した動作は、実際にはいくつかの異なるステップで実行され得る。さらに、例示的な実施形態で議論した１つ又は複数の動作ステップを組み合わせることができる。当業者はまた、情報及び信号が様々な技術及び技術のいずれかを使用して表現され得ることを理解するだろう。例えば、上記の説明全体を通して参照され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁場、又は粒子、光場又は粒子、或いはそれらの任意の組合せによって表され得る。
【0046】
特に明記しない限り、本明細書に記載の方法は、そのステップを特定の順序で実行することを要求すると解釈されることを決して意図するものではない。従って、方法の請求項が実際にそのステップが続く順序を記載していない場合、又はステップが特定の順序に限定されることが請求項又は詳細な説明に具体的に記載していない場合に、それは、決して特定の順序が推定されることを意図していない。
【0047】
本発明の精神又は範囲から逸脱することなく、様々な修正及び変形を行うことができることは、当業者には明らかであろう。本発明の精神及び実体を組み込んだ開示した実施形態の修正、組合せ、サブコンビネーション、及び変形は、当業者に想起され得るので、本発明は、添付の特許請求の範囲及びそれらの同等物の範囲内の全てを含むと解釈すべきである。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【国際調査報告】