(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-11-21
(54)【発明の名称】プロセス制御ループブリッジ
(51)【国際特許分類】
G05B 19/042 20060101AFI20221114BHJP
【ＦＩ】
G05B19/042
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2022516178
(86)(22)【出願日】2020-08-24
(85)【翻訳文提出日】2022-03-11
(86)【国際出願番号】 US2020047579
(87)【国際公開番号】W WO2021050251
(87)【国際公開日】2021-03-18
(31)【優先権主張番号】62/900,025
(32)【優先日】2019-09-13
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】16/587,595
(32)【優先日】2019-09-30
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】500205770
【氏名又は名称】マイクロ モーション インコーポレイテッド
(74)【代理人】
【識別番号】110001519
【氏名又は名称】弁理士法人太陽国際特許事務所
(72)【発明者】
【氏名】ベイカー、ウォルター チャールズ
(72)【発明者】
【氏名】ペルーソ、マルコス エーブイ
(72)【発明者】
【氏名】ヴュー、チョン チョア
(72)【発明者】
【氏名】パシュケ、ランディー ケネス
【テーマコード（参考）】
5H220
【Ｆターム（参考）】
5H220CC02
5H220CX05
5H220JJ07
5H220JJ17
5H220KK03
(57)【要約】
第１のプロセス制御ループ（１１２）と第２のプロセス制御ループ（１２０）との間に接続されたブリッジ（１４０）であって、ブリッジ（１４０）が、交流デジタル信号が第１のプロセス制御ループ（１１０）と第２のプロセス制御ループ（１２０）との間を通過することを可能にする一方で、直流アナログ信号が第１のプロセス制御ループ（１１０）と第２のプロセス制御ループ（１２０）との間を通過することを防止する。
【特許請求の範囲】
【請求項1】
第１のプロセス制御ループと第２のプロセス制御ループとの間に接続されたブリッジであって、前記第１のプロセス制御ループと前記第２のプロセス制御ループとの間を交流デジタル信号が通過することを可能にする一方、前記第１のプロセス制御ループと前記第２のプロセス制御ループとの間を直流アナログ信号が通過することを防止する、ブリッジ。
【請求項2】
前記第１のプロセス制御ループの１つのレグと前記第２のプロセス制御ループの１つのレグとの間に接続されている、請求項１に記載のブリッジ。
【請求項3】
前記第１のプロセス制御ループの前記１つのレグと、前記第２のプロセス制御ループの前記１つのレグとに接続されたキャパシタを含む、請求項２に記載のブリッジ。
【請求項4】
前記第１のプロセス制御ループの前記１つのレグと、前記第２のプロセス制御ループの前記１つのレグとに接続された変圧器を含む、請求項２に記載のブリッジ。
【請求項5】
端子台内に配置されている、請求項１に記載のブリッジ。
【請求項6】
第１のプロセス制御送信機が前記第１のプロセス制御ループに接続され、第２のプロセス制御送信機が前記第２のプロセス制御ループに接続され、前記第１のプロセス制御送信機が、当該ブリッジを通して前記第２のプロセス制御送信機と直接通信する、請求項１に記載のブリッジ。
【請求項7】
前記第１のプロセス制御ループ及び前記第２のプロセス制御ループが、ホストに接続されている、請求項６に記載のブリッジ。
【請求項8】
前記ホストが第１のマスタとして動作し、前記第１のプロセス制御送信機が第２のマスタとして動作する、請求項７に記載のブリッジ。
【請求項9】
前記ホストが第１のマスタとして動作し、前記第１のプロセス制御送信機及び前記第２のプロセス制御送信機がスレーブとして動作する、請求項７に記載のブリッジ。
【請求項10】
少なくとも１つの能動素子を含む、請求項１に記載のブリッジ。
【請求項11】
プロセス制御システム内の流体の属性を検知するように構成されたセンサと、直流アナログ信号を使用してプロセス制御ループ上のホストと通信し、かつ交流デジタル信号を受信するように構成された通信インタフェースと、
マイクロプロセッサと、を備え、
前記マイクロプロセッサが、前記通信インタフェースによって設定された直流アナログ信号を制御して、プロセス変数を前記ホストに提供するように構成され、
前記マイクロプロセッサが、第２のプロセス制御ループ上の第２のプロセス制御送信機によって送信され、かつ前記プロセス制御ループと前記第２のプロセス制御ループとの間のデジタル信号用のブリッジを介して前記プロセス制御ループに伝達されるデジタル値を、前記通信インタフェースを介して受信するように構成されている、
プロセス制御送信機。
【請求項12】
前記マイクロプロセッサが、前記第２のプロセス制御送信機によって前記第２のプロセス制御ループ上の前記ホストに送信されたデジタル信号を復号することによって、前記デジタル値を受信するように構成されている、請求項１１に記載のプロセス制御送信機。
【請求項13】
前記マイクロプロセッサが、前記通信インタフェースを介してデジタルパケットを前記ブリッジを通して前記第２のプロセス制御送信機に送信するようにさらに構成されている、請求項１１に記載のプロセス制御送信機。
【請求項14】
前記マイクロプロセッサが、前記デジタルパケットにおいて、前記プロセス制御送信機を第２のマスタとして指定するようにさらに構成されている、請求項１３に記載のプロセス制御送信機。
【請求項15】
前記デジタルパケットの少なくとも１つが、前記第２のプロセス制御送信機にバーストモードに入るように指示する、請求項１４に記載のプロセス制御送信機。
【請求項16】
前記マイクロプロセッサが、第３のプロセス制御ループ上の第３のプロセス制御送信機によって送信され、かつ前記プロセス制御ループと前記第３のプロセス制御ループとの間のデジタル信号用の第２のブリッジを通して前記プロセス制御ループに伝達されるデジタル値を、前記通信インタフェースを通して受信するようにさらに構成されている、請求項１１に記載のプロセス制御送信機。
【請求項17】
第１のプロセス制御送信機に接続される第１のプロセス制御ループの送信機部分を受け取るための第１の端子と、第２のプロセス制御送信機に接続される第２のプロセス制御ループの送信機部分を受け取るための第２の端子と、
前記第１のプロセス制御ループの前記送信機部分を、前記第２のプロセス制御ループの前記送信機部分に接続するブリッジ回路であって、直流アナログ信号が前記ブリッジ回路を通過することを防止する一方で、交流デジタル信号が前記ブリッジ回路を通過するようにするブリッジ回路と、
を備える端子台。
【請求項18】
前記ブリッジ回路が、キャパシタを備える、請求項１７に記載の端子台。
【請求項19】
ホストに接続された前記第１のプロセス制御ループのホスト部分を受け取るための第３の端子と、前記ホストに接続された前記第２のプロセス制御ループのホスト部分を受け取るための第４の端子と、をさらに備える、請求項１８に記載の端子台。
【請求項20】
前記キャパシタが、前記第１の端子と前記第２の端子との間に配置され、前記ブリッジ回路が、前記第１の端子と前記第３の端子との間に配置された抵抗器をさらに備える、請求項１９に記載の端子台。
【請求項21】
前記ブリッジ回路が、変圧器を備える、請求項１７に記載の端子台。
【請求項22】
ホストに接続された前記第１のプロセス制御ループのホスト部分を受け取るための第３の端子と、前記ホストに接続された前記第２のプロセス制御ループのホスト部分を受け取るための第４の端子と、をさらに備える、請求項２１に記載の端子台。【発明の詳細な説明】
【技術分野】
【0001】
本開示は、プロセス制御ループブリッジに関する。
【背景技術】
【0002】
プロセス制御システムでは、送信機がプロセス変数を測定し、プロセス変数の値をホストに送信する。多くのシステムでは、送信機は２線式ループによってホストに接続されている。ループ上の直流電流をプロセス変数の値を表す値に設定することによって、プロセス変数の値を送信機からアナログ信号として送信することができる。ループに印加することができる直流電流は、一般に規格によって、例えば、０～２０ｍＡ又は４～２０ｍＡのような特定の範囲に制限されている。
【0003】
また、直流電流に重畳された交流信号を使用して、ループ上に追加情報を送信することができる。この追加情報は、ＨＡＲＴプロトコルなどのプロトコルによってサポートされる信号フォーマットを使用して送信される。そのような信号フォーマットの一例として、デジタル信号がそれぞれビット１及びビット０を表す２つの周波数（１２００Ｈｚ及び２２００Ｈｚ）から構成される周波数偏移変調（Frequency Shift Keying）がある。したがって、交流信号の周波数を変えることによって、ベースの４～２０ｍＡのアナログ信号の上にデジタル値を載せて送信することができる。別の例では、位相偏移変調（Phase Shift Keying）が使用され、交流信号の位相は、各々がそれぞれの３ビットデジタル値を表す８つの値のうちの１つに変更される。
【0004】
一般に、送信機をホストに接続するための２つの構成、すなわち、ポイント・ツー・ポイントとマルチドロップとがある。ポイント・ツー・ポイントでは、各ループに送信機が１つだけ存在する。このような構成では、各送信機は４－２０ｍＡのアナログ信号と交流デジタル信号の両方を使用してホストに値を送信することができるが、送信機は他の送信機から直接通信を受信することができない。マルチドロップでは、複数の送信機がループ上に並列に配置される。これにより、送信機同士は、互いに直接デジタル通信を受信することができるようになる。しかしながら、このような構成では、ループ上のどの送信機も、直流電流信号を使用してデータを送信することができない。なぜなら、各送信機は、その直流電流を４ｍＡに保つ必要があり、ホストはループ上の直流電流を測定していないからである。その結果、マルチドロップモードでは、送信機は、交流デジタル信号のみを使用して情報を伝達することができる。
【発明の概要】
【0005】
ブリッジは、第１のプロセス制御ループと第２のプロセス制御ループとの間に接続されており、ブリッジは、交流のデジタル信号が第１のプロセス制御ループと第２のプロセス制御ループとの間を通過することを可能にする一方で、直流のアナログ信号が第１のプロセス制御ループと第２のプロセス制御ループとの間を通過することを防止する。
【0006】
さらなる実施形態によれば、プロセス制御送信機は、プロセス制御システム内の流体の属性を検知するためのセンサと、直流アナログ信号を使用してプロセス制御ループ上のホストと通信し、交流デジタル信号を送受信するように構成された通信インタフェースと、マイクロプロセッサとを含む。マイクロプロセッサは、通信インタフェースによって設定された直流アナログ信号を制御して、ホストにプロセス変数を提供するように構成されると共に、マイクロプロセッサは、通信インタフェースを介してデジタル値を送受信するように構成されており、そのデジタル値は、第２のプロセス制御ループ上の第２のプロセス制御送信機によってそれぞれ受信及び送信され、プロセス制御ループと第２のプロセス制御ループとの間のデジタル信号用のブリッジを介して伝達される。
【0007】
さらに別の実施形態では、端子台は、第１のプロセス制御送信機に接続される第１のプロセス制御ループの送信機部分を受信するための第１の端子と、第２のプロセス制御送信機に接続される第２のプロセス制御ループの送信機部分を受信するための第２の端子とを含む。端末内のブリッジ回路は、第１のプロセス制御ループの送信機部分を第２のプロセス制御ループの送信機部分に接続して、直流アナログ信号がブリッジ回路を通過しないようにし、一方で交流デジタル信号がブリッジ回路を通過するようにする。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
現在の規格では、２つの送信機間での直接通信を可能にしながら、両方の送信機が、アナログ直流（ＤＣ） 信号とデジタル交流（ＡＣ） 信号の両方を介してホストシステムと通信できるようにする方法は、存在しない。
【0010】
実施形態は、分離されたアナログ電流ループ回路上の装置間で有線デジタル通信信号を結合するブリッジを提供し、装置が、アナログ直流（ＤＣ）信号及びデジタル交流（ＡＣ）信号を介してホストシステムと個別に通信し、また相互にデジタル通信することを可能にする。ポイント・ツー・ポイントのアナログ直流電流ループは、個別であり、互いに分離されている。ポイント・ツー・ポイントのデジタル交流信号は、個別であるが、ブリッジによってデジタルメッセージを１つのループから別のループに渡すことができる。
【0011】
図１は、ホスト１０２及び３つのプロセス制御送信機１０４、１０６、及び１０８を有するプロセス制御システム１００のブロック図を提供する。プロセス制御送信機１０４は、レグ（leg）１１２及びレグ１１４を有する２線式プロセス制御ループ１１０によってホスト１０２に接続されている。検出抵抗器１１６は、ホスト１０２内部又は外部のレグ１１２と直列であり、ホスト１０２は、検出抵抗器１１６の端部とレグ１１４との間に電圧１１８を印加する。電圧１１８がレグ１１４をレグ１１２よりも高い電圧にする実施形態では、レグ１１４は正のレグと呼ばれ、レグ１１２は負のレグと呼ばれる。プロセス制御送信機１０６は、レグ１２２及びレグ１２４を有する２線式プロセス制御ループ１２０によってホスト１０２に接続される。検出抵抗器１２６は、ホスト１０２内部又は外部のレグ１２２と直列であり、ホスト１０２は、検出抵抗器１２６の端部とレグ１２４との間に電圧１２８を印加する。電圧１２８がレグ１２４をレグ１２２よりも高い電圧にする実施形態では、レグ１２４は正のレグと呼ばれ、レグ１２２は負のレグと呼ばれる。プロセス制御送信機１０８は、レグ１３２及びレグ１３４を有する２線式プロセス制御ループ１３０によってホスト１０２に接続される。検出抵抗器１３６は、ホスト１０２内部又は外部のレグ１３２と直列であり、ホスト１０２は、検出抵抗器１３６の端部とレグ１３４との間に電圧１３８を印加する。電圧１３８がレグ１３４をレグ１３２よりも高い電圧にする実施形態では、レグ１３４は正のレグと呼ばれ、レグ１３２は負のレグと呼ばれる。
【0012】
レグ１１２及びレグ１２２は、ブリッジ１４０によって接続され、一方、レグ１２２及びレグ１３２はブリッジ１４２によって接続される。ブリッジ１４０は、交流デジタル信号がレグ１１２とレグ１２２との間を通過することを可能にするが、直流アナログ信号がプロセス制御ループ１１０からプロセス制御ループ１２０へ、またその逆へ通過することを防止する。ブリッジ１４２は、交流デジタル信号がレグ１２２とレグ１３２との間を通過することを可能にするが、直流アナログ信号がプロセス制御ループ１２０からプロセス制御ループ１３０へ、またその逆へ通過することを防止する。ブリッジ１４０及びブリッジ１４２の組み合わせは、交流デジタル信号がレグ１１２及びレグ１３２の間を通過することを可能にするが、直流アナログ信号がプロセス制御ループ１１０、１２０及び１３０の間を通過することを防止する。
【0013】
図２は、プロセス制御送信機１０４及び１０６並びにホスト１０２のより詳細なブロック図を提供する。プロセス制御送信機１０４は、センサ２００と、アナログ／デジタル変換器２０４と、マイクロプロセッサ２０８と、ＤＣアナログ通信インタフェース２１６及びＡＣデジタル通信インタフェース２２０を有する通信インタフェース２１２と、を含む。プロセス制御送信機１０６は、センサ２０２と、アナログ／デジタル変換器２０６と、マイクロプロセッサ２１０と、ＤＣアナログ通信インタフェース２１８及びＡＣデジタル通信インタフェース２２２を有する通信インタフェース２１４と、を含む。
【0014】
センサ２００及び２０２は、プロセス流体導管又はタンク内のプロセス流体のそれぞれの属性を検知する。いくつかの実施形態ではセンサ２００及び２０２は同じ属性を検知するが、他の実施形態ではセンサ２００及び２０２は異なる属性を検知する。いくつかの実施形態では、センサ２００及び２０２は、同じプロセス流体の属性を検知する一方、他の実施形態では、センサ２００及び２０２は、異なるプロセス流体の属性を検知する。
【0015】
センサ２００及び２０２によって生成されたアナログ信号は、それぞれのアナログ/デジタル変換器２０４及び２０６に供給され、この変換器は、アナログ信号をそれぞれのマイクロプロセッサ２０８及び２１０に供給される一連のデジタル値に変換する。いくつかの実施形態では、追加のフィルタリングが、アナログ信号及び一連のデジタル値のうちの１つ又は複数に適用される。
【0016】
マイクロプロセッサ２０８及び２１０は、それぞれの一連のデジタル値を使用して、それぞれのプロセス変数に対する１つ又は複数の値を決定する。いくつかの実施形態によれば、一連のデジタル値は、プロセス変数の一連の値として直接使用され、他の実施形態では、一連のデジタル値は、プロセス変数の値を計算するために使用される。
【0017】
マイクロプロセッサ２０８は、ＤＣアナログ通信インタフェース２１６を使用して、マイクロプロセッサ２０８によって決定されたプロセス変数の値を送信する。ＤＣアナログ通信インタフェース２１６は、プロセス制御ループ１１０上でプロセス変数の値を直流アナログ信号として送信する。一実施形態によれば、プロセス変数の値は、電流がプロセス変数の電流値を表す４～２０ｍＡ(又は０～２０ｍＡ）の間の値を有するようにレグ１１２及び１１４上の直流電流を制御することによって伝達される。
【0018】
マイクロプロセッサ２１０は、ＤＣアナログ通信インタフェース２１８を使用して、マイクロプロセッサ２１０によって決定されたプロセス変数の値を送信する。ＤＣアナログ通信インタフェース２１８は、プロセス制御ループ１２０上でプロセス変数の値を直流アナログ信号として送信する。一実施形態によれば、プロセス変数の値は、電流がプロセス変数の電流値を表す４～２０ｍＡの間の値を有するようにレグ１２２及び１２４上の直流電流を制御することによって伝達される。
【0019】
マイクロプロセッサ２０８は、ＡＣデジタル通信インタフェース２２０を使用して、マイクロプロセッサ２０８によって決定されたプロセス変数の値及び／又は追加のデジタル情報を送信し、プロセス制御ループ１１０上でデジタル信号を受信する。ＡＣデジタル通信インタフェース２２０は、プロセス制御ループ１１０上で、交流デジタル信号として値及び／又は情報を送受信する。いくつかの実施形態によれば、ＡＣデジタル通信インタフェース２２０は、周波数偏移変調を使用して交流デジタル信号を送受信する。ここでデジタル信号は、２つの周波数（それぞれ、ビット１及びビット０を表す１２００Ｈｚ及び２２００Ｈｚ）から構成されている。したがって、制御ループ１１０上の交流信号の周波数を変化させることによって、ＡＣデジタル通信インタフェース２２０は、ＤＣアナログ通信インタフェース２１６によって生成されるベースの４～２０ｍＡアナログ信号の上にデジタル値を載せて送信することができる。他の実施形態では、ＡＣデジタル通信インタフェース２２０は、位相偏移変調を使用して交流デジタル信号を送受信する。位相偏移変調では、交流信号の位相が、各々がそれぞれ３ビットデジタル値を表す８つの値のうちの１つに変更される。したがって、制御ループ１１０上の交流信号の位相を変化させることによって、ＡＣデジタル通信インタフェース２２０は、ＤＣアナログ通信インタフェース２１６によって生成されるベースの４～２０ｍＡアナログ信号の上にデジタル値を載せて送信することができる。
【0020】
マイクロプロセッサ２１０は、ＡＣデジタル通信インタフェース２２２を使用して、マイクロプロセッサ２１０によって決定されたプロセス変数値及び／又は追加のデジタル情報を送信し、プロセス制御ループ１２０上で交流デジタル信号を受信する。ＡＣデジタル通信インタフェース２２２は、プロセス制御ループ１２０上で交流デジタル信号として値及び／又は情報を送受信する。いくつかの実施形態によれば、ＡＣデジタル通信インタフェース２２２は、周波数偏移変調を使用して交流デジタル信号を送受信する。ここでデジタル信号は、２つの周波数（それぞれ、ビット１及びビット０を表す１２００Ｈｚ及び２２００Ｈｚ）から構成される。したがって、制御ループ１２０上の交流信号の周波数を変化させることによって、ＡＣデジタル通信インタフェース２２２は、ＤＣアナログ通信インタフェース２１８によって生成されるベースの４～２０ｍＡアナログ信号の上にデジタル値を載せて送信することができる。他の実施形態では、ＡＣデジタル通信インタフェース２２０は、位相偏移変調を使用して交流デジタル信号を送受信しする。位相偏移変調では、交流信号の位相が、各々がそれぞれ３ビットデジタル値を表す８つの値のうちの１つに変更される。したがって、制御ループ１２０上の交流信号の位相を変化させることによって、ＡＣデジタル通信インタフェース２２２は、ＤＣアナログ通信インタフェース２１８によって生成されるベースの４～２０ｍＡアナログ信号の上にデジタル値を載せて送信することができる。
【0021】
ホスト１０２は、ホスト１０２に接続された各制御ループのそれぞれのＤＣアナログ通信インタフェース及びそれぞれのＡＣデジタル通信インタフェースと通信する１つ又は複数のマイクロプロセッサ２５０を含む。例えば、制御ループ１１０の場合、ホスト１０２はＤＣアナログ通信インタフェース２５２及びＡＣデジタル通信インタフェース２５４を有し、制御ループ１２０の場合、ホスト１０２はＤＣアナログ通信インタフェース２５６及びＡＣデジタル通信インタフェース２５８を有する。
【0022】
ＤＣアナログ通信インタフェース２５２は、検出抵抗器１１６の両端に接続され、プロセス制御ループ１１０上の電流の測定値として、したがってプロセス変数の値として、検出抵抗器１１６の両端の直流電圧を使用する。ＤＣアナログ通信インタフェース２５６は、検出抵抗器１２６の両端に接続され、プロセス制御ループ１２０上の電流の測定値、したがってプロセス変数の値として、検出抵抗器１２６の両端の直流電圧を使用する。ＤＣアナログ通信インタフェース２５２は、プロセス制御ループ１１０上の電流の測定値をデジタル値に変換し、そのデジタル値をマイクロプロセッサ２５０に送信し、ＤＣアナログ通信インタフェース２５６は、プロセス制御ループ１２０上の電流の測定値をデジタル値に変換し、そのデジタル値をマイクロプロセッサ２５０に送信する。ＤＣアナログ通信インタフェース２５２及び２５６は、同じマイクロプロセッサ２５０と通信するように示されているが、他の実施形態では、ＤＣアナログ通信インタフェース２５２及び２５６は、別々のマイクロプロセッサと通信する。
【0023】
また、ＡＣデジタル通信インタフェース２５４も、検出抵抗器１１６の両端に接続され、検出抵抗器１１６の両端の交流電圧を使用して、制御ループ１１０上で送信されるデジタル値を決定することが示されている。例えば、いくつかの実施形態では、ＡＣデジタル通信インタフェース２５４は、交流電圧の周波数を使用して、周波数キーシフトに基づいて０及び１を復号する一方、他の実施形態では、ＡＣデジタル通信インタフェース２５４は、交流電圧の位相を使用して、位相キーシフトに基づいて０及び１を復号する。ＡＣデジタル通信インタフェース２５８は、検出抵抗器１２６の両端に接続され、検出抵抗器１２６の両端の交流電圧を使用して、制御ループ１２０上で送信されるデジタル値を決定することが示されている。例えば、いくつかの実施形態では、ＡＣデジタル通信インタフェース２５８が交流電圧の周波数を使用して、周波数キーシフトに基づいて０及び１を復号する一方、他の実施形態では、ＡＣデジタル通信インタフェース２５８は、交流電圧の位相を使用して、位相キーシフトに基づいて０及び１を復号する。
【0024】
また、ＡＣデジタル通信インタフェース２５４は、例えば、周波数キーシフト又は位相キーシフトを使用することによって、プロセス制御ループ１１０上のマイクロプロセッサ２５０から交流デジタル信号を送信することもできる。同様に、ＡＣデジタル通信インタフェース２５８は、例えば、周波数キーシフト又は位相キーシフトを使用することによって、プロセス制御ループ１２０上のマイクロプロセッサ２５０から交流デジタル信号を送信することができる。
【0025】
ブリッジ１４０は、制御ループ１１０及び１２０のレグ１１２及び１２２の間に接続されている。ブリッジ１４０は、ＤＣアナログインタフェース２１６及び２１８によって生成された直流アナログ信号が、プロセス制御ループ１１０及び１２０の間を横断することを防止する一方、プロセス制御ループ１１０及び１２０上の交流デジタル信号が、プロセス制御ループ１１０及び１２０の間を横断することを可能にする。したがって、ループ１１０上のＡＣデジタル通信インタフェース２２０又は２５４のいずれかによって生成される交流デジタル信号は、交流デジタル信号がプロセス制御ループ１２０上のＡＣデジタル通信インタフェース２２２及びＡＣデジタル通信インタフェース２５８の両方によって受信され得るように、ブリッジ１４０を通過する。同様に、制御ループ１２０上のＡＣデジタル通信インタフェース２２２又は２５８のいずれかによって生成される交流デジタル信号は、交流デジタル信号がプロセス制御ループ１１０上のＡＣデジタル通信インタフェース２２０及びＡＣデジタル通信インタフェース２５４の両方によって受信され得るように、ブリッジ１４０を通過する。
【0026】
一実施形態によれば、ＡＣデジタル通信インタフェース２２０、２２２、２５４、及び２５８は、交流デジタル信号を送信又は受信する際に、ＨＡＲＴ通信プロトコルを使用する。ＨＡＲＴプロトコルの下では、あるデバイスが他のデバイスに要求を行い、他のデバイスが応答する、要求及び応答の構造に基づいて通信が行われる。要求を行う装置はマスタと呼ばれ、応答を提供する装置はスレーブと呼ばれる。プロセス制御ループ上には、第１のマスタ（primary master）と第２のマスタ（secondary master）の最大２つのマスタが存在し得る。要求は、デジタル値のパケットであり、要求が第１のマスタ又は第２のマスタのどちらからのものであるかを示す表示、要求でアドレス指定されているスレーブ装置のアドレス、及びどのような要求が行われているかを示す表示を含む。応答は、デジタル値のパケットであり、応答を提供するスレーブ装置のアドレス、応答が第１のマスタ又は第２のマスタのどちらに対するものであるかを示す表示、及び要求された情報若しくはエラーコードを含む。（要求及び応答の両方に、追加情報が存在し得ることに留意されたい）。第１のマスタ及び第２のマスタは、スレーブであるプロセス制御送信機が自装置をバーストモードにすることを要求することができ、バーストモードでは、スレーブは、プロセス制御送信機によって検知されたプロセス変数の値を含む応答パケットを周期的に生成する。一度バーストモードにされると、プロセス制御送信機は、バーストモード要求を送信したマスタによって停止するように指示されるまで、最新のプロセス変数の値を送信し続ける。
【0027】
図２の実施形態の１つの実装によれば、ホスト１０２が第１のマスタであり、プロセス制御送信機１０４が第２のマスタであり、プロセス制御送信機１０６がスレーブである。プロセス制御送信機１０４のＡＣデジタルインタフェース２２０は、プロセス制御送信機１０６に宛てられた要求を発行するために使用される。要求パケットは交流デジタル信号であるので、ブリッジ１４０は、要求パケットをプロセス制御ループ１１０からプロセス制御ループ１２０に伝達し、その結果、要求パケットは、ＡＣデジタル通信インタフェース２２２によって受信され、プロセス制御送信機１０６のマイクロプロセッサ２１０に提供され得る。要求において、プロセス制御送信機１０４は、自装置を第２のマスタとして指定し、プロセス制御送信機１０６に、プロセス変数の値（複数可）を含む単一の応答パケットを送信するように指示するか、又はバーストモードに入り、プロセス変数（複数可）の最新の値を含む各応答パケットで応答パケットを連続的に送信するように指示する。要求が単一の応答パケットに対するものである場合、マイクロプロセッサ２１０は、ＡＣデジタル通信インタフェース２２２に、要求されたプロセス変数の値（複数可）を含む単一の応答パケットを生成するように指示する。要求が送信機１０６がバーストモードに入ることである場合、マイクロプロセッサ２１０は、ＡＣデジタル通信インタフェース２２２に、要求された応答パケットを生成するように指示する。応答パケットは、ＡＣデジタル通信インタフェース２５８がそれらを受信するように、ループ１２０上でブロードキャストされる。応答パケットは交流信号であるため、応答パケットはブリッジ１４０を通してプロセス制御ループ１１０に伝達され、そこで応答パケットはＡＣデジタル通信インタフェース２２０によって受信され、マイクロプロセッサ２０８に提供されて、応答パケットはＡＣデジタル通信インタフェース２５４によって受信される。このようにして、プロセス制御送信機１０４は、プロセス制御送信機１０６によって生成されたプロセス変数の値を、ホスト１０２を通さずにブリッジ１４０を通して直接受信することができる。
【0028】
他の実施形態では、プロセス制御送信機１０４及び１０６がスレーブ装置であり、ホスト１０２が第１のマスタである。そのような実施形態では、プロセス制御送信機１０４及び１０６は、異なるアドレスを有する。ホスト１０２は、プロセス制御送信機１０６をバーストモードにするための要求を送信する。これに応答して、マイクロプロセッサ２１０は、センサ２０２によって検知された最新のプロセス変数の値を含む交流デジタル応答パケットを送信するように、プロセス制御送信機１０６のＡＣデジタル通信インタフェース２２２に指示する。これらの応答パケットは、プロセス制御ループ１２０上で送信され、ホスト１０２にアドレス指定される。しかしながら、これらの応答パケットはまた、ブリッジ１４０を通ってプロセス制御ループ１１０に進み、そこでプロセス制御送信機１０４のＡＣデジタル通信インタフェース２２０によって受信される。たとえ応答パケットがホスト１０２にアドレス指定されたとしても、ＡＣデジタル通信インタフェース２２０は交流信号を復号し、応答パケット内のデジタル化されたプロセス変数の値をマイクロプロセッサ２０８に提供する。
【0029】
一実施形態によれば、マイクロプロセッサ２０８は、プロセス制御送信機１０６から受信したプロセス変数の値と、センサ２００からのプロセス変数の値とを使用して、さらなるプロセス変数の値を計算する。例えば、マイクロプロセッサ２０８は、プロセス制御送信機１０６からの圧力値と、センサ２００からの差圧値（又は任意の他の体積流量値）を使用して、質量流量を計算することができる。次いで、マイクロプロセッサ２０８は、質量流量を、直流アナログ信号として、又は交流デジタル信号としてホスト１０２に送信する。
【0030】
図３は、ブリッジ１４０がパネル３０４の端子台３００内に配置されている実施形態の概略図を提供する。いくつかの実施態様では、パネル３０４はフィールドジャンクションパネル（field junction panel）であり、他の実施態様において、パネル３０４はマーシャリングパネル（marshalling panel）である。図３の実施形態では、各プロセス制御ループの各正のレグ及び各負のレグは、ホスト部分と送信機部分とに分割される。例えば、図１の負のレグ１１２は、ホスト部分３２２と送信機部分３３２とに分割され、図１の正のレグ１１４は、ホスト部分３２４と送信機部分３３４とに分割され、図１の負のレグ１２２は、ホスト部分３４２と送信機部分３５２とに分割され、図１の正のレグ１２４は、ホスト部分３４４と送信機部分３５４とに分割される。
【0031】
パネル３０４内では、端子台３０２がホスト部分と送信機部分とを接続して、正のレグ１１４及び１２４を形成する。したがって、端子台３０２は、ホスト部分３２４を送信機部分３３４に接続して正のレグ１１４を形成し、ホスト部分３４４を送信機部分３５４に接続して正のレグ１２４を形成する。端子台３００は、ホスト部分と送信機部分とを接続して負のレグ１１２及び１２２を形成する一方、負のレグ１１２と負のレグ１２２との間にブリッジ１４０を提供する。したがって、端子台３００は、ホスト部分３２２を送信機部分３３２に接続して負のレグ１１２を形成し、ホスト部分３４２を送信機部分３５２に接続して負のレグ１２２を形成する。さらに、端子台３００は、交流デジタル信号が負のレグ１１２と負のレグ１２２との間を通過することを可能にする一方で、直流アナログ信号が負のレグ１１２と負のレグ１２２との間を通過することを防止する回路要素を含む。
【0032】
図４は、一実施形態による端子台３００の斜視図を提供する。端子台３００は、ハウジング４００と、送信機部分３３２、送信機部分３５２、ホスト部分３２２及びホスト部分３４２をそれぞれ受け取るための端子４０２、４０４、４０６及び４０８とを含む。ブリッジ１４０は、ハウジング４００内に配置されている。
【0033】
図５は、一実施形態による端子台３００の内部配線の回路図を提供する。図５において、導線５００は、端子４０２から端子４０６に延在して、端子部分３３２をホスト部分３２２に接続する。導線５０２、抵抗器５０４、及び導線５０６は、端子４０４から端子４０８まで直列に延在して、送信機部分３５２をホスト部分３４２に接続する。キャパシタ５０８は、導線５００と導線５０２との間に延在する。キャパシタ５０８及び抵抗器５０４はブリッジ１４０を形成し、これにより、交流信号が負のレグ１１２及び１２２の間を通過することを可能にする一方、直流信号が負のレグ１１２及び１２２の間を通過することを防止する。
【0034】
図６は、第２の実施形態による端子台３００の内部配線の回路図を提供する。図６において、導線６００、変圧器６１２の巻線６０２、及び導線６０４は、端子４０２から端子４０６まで直列に延在して、送信機部分３３２をホスト部分３２２に接続する。導線６０６、変圧器６１２の第２の巻線６０８、及び導線６１０は、端子４０４から端子４０８まで直列に延在し、送信機部分３５２をホスト部分３４２に接続する。変圧器６１２はブリッジ１４０を形成し、交流デジタル信号が負のレグ１１２及び１２２の間を通過することを可能にする一方で、直流アナログ信号が負のレグ１１２及び１２２の間を通過するのを防止する。さらに、変圧器６１２は、制御ループ１１０及び１２０の通信に影響を与えることなく、負のレグ１１２及び１２２が異なる接地平面にあることを可能にする。
【0035】
他の実施形態では、ブリッジ１４０に能動回路素子が使用されて、交流デジタル信号がループ間を通過することを可能にする一方で、直流アナログ信号がループ間を通過することを防止する。単純な場合、それぞれのＨＡＲＴループ間の信号レベルのバランスをとるのを助けるために、追加の構成要素が追加されてもよい。
【0036】
図７は、プロセス制御送信機１０６とホスト１０２との間にプロセス制御ループが存在しないプロセス制御システムの、さらなる実施形態のブロック図を提供する。代わりに、電圧１２８と同様のプロセス制御送信機１０６用の電圧を生成し、短絡時の電流保護を含む、ホスト１０２とは別の電源７００が提供される。加えて、検出抵抗器１２６と同じ抵抗値を有する負荷抵抗器７０２が、電源７００の負のリードとプロセス制御送信機１０６の負のリードとの間に、負のレグ７２２によって直列に接続されている。正のレグ７２４は、電源７００の正のリードをプロセス制御送信機１０６の正のリードに接続する。負のレグ７２２は、ブリッジ１４０に接続されており、これにより交流デジタル信号が、負のレグ７２２と負のプロセス制御ループ１１０のレグ１１２との間を通過することを可能にする。このように、プロセス制御送信機１０６は、ブリッジ１４０を介してプロセス制御送信機１０４とホスト１０２との間で、交流デジタル信号を送受信することができる。一実施形態によれば、負荷抵抗器７０２は、ブリッジ１４０を含む端子台内に配置される。
【0037】
様々な実施形態では、任意のタイプのプロセス制御送信機を使用することができる。
【0038】
個々の実施形態を上記で別々に論じたが、当業者はそのような実施形態を一緒に使用できることを認識するであろう。本発明は、好ましい実施形態に関して説明されているが、当業者であれば、本発明の精神及び範囲から逸脱することなく形状及び細部に様々な変更がなされてもよいことを認識するであろう。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【国際調査報告】