特表 2022-548786 短絡条件下のオーディオ再生

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-11-21

(54)【発明の名称】短絡条件下のオーディオ再生

(51)【国際特許分類】

   H03F 3/217 20060101AFI20221114BHJP

   H03F 1/52 20060101ALI20221114BHJP

   H03F 3/181 20060101ALI20221114BHJP

   H04R 3/00 20060101ALI20221114BHJP

【ＦＩ】

H03F3/217 130

H03F1/52 210

H03F3/181 210

H04R3/00 101A

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2022518647

(86)(22)【出願日】2020-09-23

(85)【翻訳文提出日】2022-05-23

(86)【国際出願番号】 US2020052131

(87)【国際公開番号】W WO2021061714

(87)【国際公開日】2021-04-01

(31)【優先権主張番号】16/939,376

(32)【優先日】2020-07-27

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】62/904,122

(32)【優先日】2019-09-23

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】507107291

【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド

(74)【代理人】

【識別番号】230129078

【弁護士】

【氏名又は名称】佐藤 仁

(71)【出願人】

【識別番号】390020248

【氏名又は名称】日本テキサス・インスツルメンツ合同会社

(72)【発明者】

【氏名】モヒット チャウラ

【テーマコード（参考）】

5D220

5J500

【Ｆターム（参考）】

5D220AA27

5J500AA02

5J500AA27

5J500AA41

5J500AA66

5J500AC57

5J500AF12

5J500AF17

5J500AF18

5J500AH10

5J500AH25

5J500AH39

5J500AK07

5J500AK17

5J500AK33

5J500AK47

5J500AK53

5J500AK62

5J500AM11

5J500AM21

5J500AS05

5J500AS07

5J500AT01

5J500AT06

5J500LV02

5J500LV06

5J500LV08

5J500PF06

5J500WU02

5J500WU10

(57)【要約】

オーディオシステム（１００）は、Ｈブリッジ（１０４）を含む。オーディオシステム（１００）は、Ｈブリッジ（１０４）内のトランジスタが、Ｈブリッジ（１０４）の出力上の短絡の検出の場合にオンにならないことを保証するための１つ又はそれ以上の技法を実装する。Ｈブリッジ（１０４）内の他のトランジスタはオンにすることができ、そのためオーディオは依然としてスピーカー（１０６）に再生され得る。

【特許請求の範囲】

【請求項1】

オーディオシステムであって、
入力及び出力を有する変調器と、
入力及び出力を有するＨブリッジであって、前記変調器の前記出力が前記Ｈブリッジの前記入力に結合される、前記Ｈブリッジと、
入力及び第１の制御出力を有する負荷診断回路と、
入力及び出力を有する直流（ＤＣ）付加回路と、
を含み、
前記ＤＣ付加回路の前記出力が前記変調器の入力に結合され、前記負荷診断回路からの前記第１の制御出力が前記ＤＣ付加回路に結合される、
オーディオシステム。

【請求項2】

請求項１に記載のオーディオシステムであって、前記ＤＣ付加回路が、その入力でオーディオ入力信号を受信し、前記負荷診断回路からの前記第１制御出力上の制御信号に応答して、前記オーディオ入力信号にＤＣを選択的に付加するように構成される、オーディオシステム。

【請求項3】

請求項２に記載のオーディオシステムであって、前記負荷診断回路が、前記Ｈブリッジの前記出力における短絡条件を検出し、それに応答して、前記ＤＣ付加回路に前記制御信号をアサートするように構成される、オーディオシステム。

【請求項4】

請求項２に記載のオーディオシステムであって、
前記Ｈブリッジの前記出力が、第１の出力端子及び第２の出力端子を含み、
前記負荷診断回路が、前記Ｈブリッジの前記出力において或るタイプの短絡を選択的に検出するように構成され、前記タイプが、前記第１の出力端子が電力供給電圧端子に短絡されること、前記第１の出力端子が接地に短絡されることと、前記第２の出力端子が電力供給電圧端子に短絡されること、又は、前記第２の出力端子が接地に短絡されることを含む、
オーディオシステム。

【請求項5】

請求項４に記載のオーディオシステムであって、
前記負荷診断回路が、前記検出されたタイプの短絡に基づいて前記制御信号をアサートするように構成され、
前記ＤＣ付加回路が、選択的に、前記制御信号の第１の状態に応答して前記オーディオ入力信号に正のＤＣ値を付加するか、又は前記制御信号の第２の状態に応答して前記オーディオ入力信号に負のＤＣ値を付加するように構成される、
オーディオシステム。

【請求項6】

請求項１に記載のオーディオシステムであって、前記変調器と前記Ｈブリッジとの間に結合される信号マスキング回路をさらに含む、オーディオシステム。

【請求項7】

請求項６に記載のオーディオシステムであって、
前記負荷診断回路が第２の制御出力を含み、
前記信号マスキング回路が、前記第２の制御出力に結合される制御入力を含み、
前記Ｈブリッジの前記入力が、第１のＨブリッジ入力及び第２のＨブリッジ入力を含み、
前記信号マスキング回路が、前記負荷診断回路の第２の制御出力上の制御信号に応答して、前記第１及び第２のＨブリッジ入力のうちの１つにおける信号を或る固定論理状態に強制するように構成される、
オーディオシステム。

【請求項8】

オーディオシステムであって、
入力及び出力を有する変調器と、
入力及び出力を有するＨブリッジと、
入力及び第１の制御出力を有する負荷診断回路と、
前記変調器の前記出力と前記Ｈブリッジの前記入力との間に結合される信号マスキング回路と、
を含み、
前記信号マスキング回路が、前記負荷診断回路の前記第１の制御出力に結合される制御入力を含む、
オーディオシステム。

【請求項9】

請求項８に記載のオーディオシステムであって、
前記Ｈブリッジの前記入力が、第１のＨブリッジ入力及び第２のＨブリッジ入力を含み、
前記信号マスキング回路が、前記負荷診断回路の第１の制御出力上の制御信号に応答して、前記第１及び第２のＨブリッジ入力のうちの１つにおける信号を或る固定論理状態に強制するように構成される、
オーディオシステム。

【請求項10】

請求項９に記載のオーディオシステムであって、
前記変調器の前記出力が、第１の変調器出力及び第２の変調器出力を含み、
前記信号マスキング回路が、
第１乃至第３の入力と第１の選択入力とを有する第１のマルチプレクサであって、前記第１のマルチプレクサの前記第１の入力が前記１の変調器出力に結合され、前記第１のマルチプレクサの前記第２の入力が、固定論理高を受け取るように構成され、前記第１のマルチプレクサの前記第３の入力が、固定論理低を受け取るように構成され、前記第１の選択入力が、前記負荷診断回路の前記第１の制御出力に結合される、前記第１のマルチプレクサと、
第１乃至第３の入力と第２の選択入力とを有する第２のマルチプレクサであって、前記第２のマルチプレクサの前記第１の入力が前記第２の変調器の出力に結合され、前記第２のマルチプレクサの前記第２の入力が、固定論理高を受け取るように構成され、前記第２のマルチプレクサの前記第３の入力が、固定論理低を受け取るように構成され、前記第２の選択入力が、前記負荷診断回路の前記第１の制御出力に結合される、前記第２のマルチプレクサと、
を含み、
前記Ｈブリッジの前記入力が、第１のＨブリッジ入力及び第２のＨブリッジ入力を含む、
オーディオシステム。

【請求項11】

請求項１０に記載のオーディオシステムであって、
前記Ｈブリッジの前記入力が、第１のＨブリッジ入力及び第２のＨブリッジ入力を含み、
前記第１のマルチプレクサの出力が前記第１のＨブリッジ入力に結合され、前記第２のマルチプレクサの出力が前記第２のＨブリッジ入力に結合される、
オーディオシステム。

【請求項12】

請求項８に記載のオーディオシステムであって、
入力及び出力を有する直流（ＤＣ）付加回路をさらに含み、
前記ＤＣ付加回路の前記出力が前記変調器の前記入力に結合され、前記負荷診断回路からの第２の制御出力が前記ＤＣ付加回路に結合され、前記ＤＣ付加回路が、前記負荷診断回路からの前記第２の制御出力上の信号に応答して、前記ＤＣ付加回路の前記入力上の入力信号にＤＣ値を付加するように構成される、
オーディオシステム。

【請求項13】

請求項１２に記載のオーディオシステムであって、前記負荷診断回路が、前記Ｈブリッジの前記出力上の短絡条件を検出し、これに応答して、前記第１及び第２の制御出力上の制御信号をアサートするように構成される、オーディオシステム。

【請求項14】

請求項８に記載のオーディオシステムであって、
入力及び出力を有する短絡フィードバック回路であって、前記短絡フィードバック回路の前記入力が前記変調器の前記出力に結合される、前記短絡フィードバック回路と、
前記短絡フィードバック回路の前記出力と前記変調器の前記入力との間に結合される第１のスイッチと、
前記Ｈブリッジの前記出力と前記変調器の前記入力との間に結合される第２のスイッチと、
をさらに含み、
前記第１及び第２のスイッチが、前記負荷診断回路からの制御信号に基づいて、それらの動作状態を変化させるように構成される、
オーディオシステム。

【請求項15】

請求項１４に記載のオーディオシステムであって、
前記Ｈブリッジが或る出力インピーダンスを有し、前記短絡フィードバック回路が或る出力インピーダンスを有し、前記短絡フィードバック回路の前記出力インピーダンスが、前記Ｈブリッジの前記出力インピーダンスよりも大きい、オーディオシステム。

【請求項16】

オーディオシステムであって、
入力及び出力を有する変調器と、
入力及び出力を有するＨブリッジと、
入力及び出力を有する短絡フィードバック回路であって、前記短絡フィードバック回路の前記入力が前記変調器の出力に結合される、前記短絡フィードバック回路と、
前記短絡フィードバック回路の前記出力と前記変調器の前記入力との間に結合される第１のスイッチと、
前記Ｈブリッジの前記出力と前記変調器の前記入力との間に結合される第２のスイッチと、
前記Ｈブリッジの前記出力に結合される入力を有する負荷診断回路であって、前記第１及び第２のスイッチの動作状態を制御するように構成される前記負荷診断回路と、
を含む、オーディオシステム。

【請求項17】

請求項１６に記載のオーディオシステムであって、前記負荷診断回路が、前記Ｈブリッジの前記出力上の短絡を検出し、前記検出された短絡に応答して、前記第２のスイッチを開き、前記第１のスイッチを閉じるように構成される、オーディオシステム。

【請求項18】

請求項１６に記載のオーディオシステムであって、
前記変調器の前記出力と前記Ｈブリッジの前記入力との間に結合される信号マスキング回路をさらに含み、前記信号マスキング回路が、前記負荷診断回路の制御出力に結合される制御入力を含む、オーディオシステム。

【請求項19】

請求項１６に記載のオーディオシステムであって、
入力及び出力を有する直流（ＤＣ）付加回路をさらに含み、
前記ＤＣ付加回路の前記出力が前記変調器の前記入力に結合され、前記負荷診断回路からの制御出力が前記ＤＣ付加回路に結合され、前記ＤＣ付加回路が、前記負荷診断回路からの前記制御出力上の信号に応答して、前記ＤＣ付加回路の前記入力上の入力信号にＤＣ値を付加するように構成される、
オーディオシステム。

【請求項20】

請求項１９に記載のオーディオシステムであって、前記ＤＣ付加回路が、前記負荷診断回路からの前記制御出力上の信号に基づいて、前記ＤＣ付加回路の入力上の前記入力信号に正又は負のＤＣ値を選択的に付加するように構成される、オーディオシステム。

【発明の詳細な説明】

【技術分野】

【0001】

多くのオーディオ出力システムは、スピーカーを駆動するように構成されたＤ級増幅器を含む。Ｄ級増幅器は、電源及び接地の出力への結合を交番するように構成されたトランジスタを含む。Ｄ級増幅器を含むオーディオシステムはしばしば、電話等などの電気通信機器に統合される。いくつかの例では、この電気通信機器が自動車などの車両に統合される。Ｄ級増幅器を含むオーディオシステムは、電話呼び出しなどの電気通信セッションに関連するオーディオを出力するように構成され得る。

【背景技術】

【0002】

Ｄ級増幅器を含むオーディオシステムの動作の間、Ｄ級増幅器の出力端子の１つが接地又は電源に短絡される、短絡条件が生じることがある。このような条件に応答して、多くのオーディオシステムはオーディオ出力を無効にするように設定されている。しかしながら、オーディオを完全に無効にすることは、状況によっては不適切な場合がある。例えば、自動車事故後などの緊急事態において電気通信デバイスのオーディオ出力を無効にすることは望ましくない。

【発明の概要】

【0003】

オーディオシステムがＨブリッジを含む。オーディオシステムは、Ｈブリッジ内のトランジスタが、Ｈブリッジの出力における短絡の検出の場合にオンにならないことを保証するための、１つ又はそれ以上の技法を実装する。Ｈブリッジ内の他のトランジスタはオンにすることができ、したがって依然としてオーディオをスピーカーに再生することができる。

【0004】

一例では、オーディオシステムが、入力及び出力を有する変調器と、入力及び出力を有するＨブリッジとを含む。変調器の出力は、Ｈブリッジの入力に結合される。入力及び第１の制御出力を有する負荷診断回路が含まれる。入力及び出力を有する直流（ＤＣ）付加回路が含まれる。ＤＣ付加回路の出力は変調器の入力に結合され、負荷診断回路からの第１の制御出力はＤＣ付加回路に結合される。

【0005】

別の例が、入力及び出力を有する変調器と入力及び出力を有するＨブリッジとを含む、オーディオシステムを含む。入力及び第１の制御出力を有する負荷診断回路が含まれる。変調器の出力とＨブリッジの入力との間に、信号マスキング回路が結合される。信号マスキング回路は、負荷診断回路の第１の制御出力に結合された制御入力を含む。

【0006】

さらなる例において、オーディオシステムが、入力及び出力を有する変調器と、入力及び出力を有するＨブリッジとを含む。短絡フィードバック回路が、入力及び出力を有し、短絡フィードバック回路の入力は変調器の出力に結合される。第１のスイッチが、短絡フィードバック回路の出力と変調器の入力との間に結合される。第２のスイッチが、Ｈブリッジの出力と変調器の入力との間に結合される。負荷診断回路が、Ｈブリッジの出力に結合された入力を有する。負荷診断回路は、第１及び第２のスイッチの動作状態を制御するように構成される。

【0007】

種々の例の詳細な説明のため、ここで、添付の図面を参照する。

【図面の簡単な説明】

【0008】

【図1】Ｄ級増幅器を含むオーディオシステムの例を図示する。

【0009】

【図2】Ｄ級増幅器で使用するためのＨブリッジの例を図示する。

【0010】

【図3】Ｄ級増幅器の変調器内の信号のタイミング図を図示する。

【0011】

【図4】Ｄ級増幅器と直流（ＤＣ）付加回路とを含むオーディオシステムであって、オーディオシステムがＨブリッジの出力端子のうちの１つの出力端子の短絡にもかかわらずオーディオを再生し続けることを可能にする例を図示する。

【0012】

【図5】Ｄ級増幅器と共に使用するための変調器の例を図示する。

【0013】

【図6】或るタイプの短絡の検出時にオーディオ信号に負のＤＣを付加することを示すタイミング図である。

【0014】

【図7】他のタイプの短絡の検出時にオーディオ信号に正のＤＣを付加することを示すタイミング図である。

【0015】

【図8】信号マスキング回路を含むオーディオシステムの実装を図示する。

【0016】

【図9】ダミーフィードバックループを含むオーディオシステムを例示する。

【0017】

【図10】ＤＣ付加回路、信号マスキングブロック、及びダミーフィードバックループを含むオーディオシステムの例を図示する。

【0018】

【図11】オーディオ増幅器の出力に短絡があることを検出するための負荷診断回路の実装を図示する。

【発明を実施するための形態】

【0019】

Ｄ級増幅器を組み込み、短絡条件下でオーディオ出力をサポートするオーディオデバイスについて記載する。記載される原理を利用する電気通信デバイスは、短絡条件下でもオーディオ出力を提供し続けることができる。したがって、こういった電気通信デバイスは、その電気通信デバイスが短絡条件にある場合であっても、緊急呼び出しをサポートし得る。オーディオの質は短絡条件のために損なわれるかもしれないが、緊急事態又は他の状況には十分であり得る。

【0020】

図１は、オーディオシステム１００の少なくとも一部を図示する。オーディオシステム１００は、変調器１０２と、Ｈブリッジ１０４と、スピーカー１０６とを含む。変調器１０２は、Ａｕｄｉｏ＿Ｐ及びＡｕｄｉｏ＿Ｎを含む差動オーディオ入力信号を受け取る。変調器１０２は、出力パルス幅変調信号Ｐ及びＮを生成し、これらはＨブリッジ１０４に結合される。Ｈブリッジ１０４は、複数のトランジスタスイッチを含み、スピーカー１０６に結合された出力端子を含む。出力端子は、ＯＵＴＰ及びＯＵＴＭとラベル付けされた信号を提供する。

【0021】

図２は、Ｈブリッジ１０４の例を図示する。この例では、Ｈブリッジ１０４は、トランジスタ２０２、２０４、２０６、及び２０８を含む。図２の例では、トランジスタ２０２～２０８は、Ｎ型金属酸化物半導体電界効果トランジスタを含むが、他のタイプのトランジスタとして実装することもできる。トランジスタ２０２のドレインが、供給電圧端子２１０（ＰＶＤＤ）に結合され、トランジスタ２０２のソースが、第１の出力ノード２２２（ＯＵＴＰ）に及びトランジスタ２０６のドレインに結合される。トランジスタ２０６のソースが接地２１２に結合される。トランジスタ２０２のゲートは変調器１０２からＰ信号を受信し、トランジスタ２０６のゲートは、（インバータ２０５を介して）反転制御信号を受信する。このように、Ｐが論理高である場合、トランジスタ２０２はオンであり、トランジスタ２０６はオフであり、Ｐが論理低である場合、トランジスタ２０２はオフであり、トランジスタ２０６はオンである。また、トランジスタ２０４のドレインは、供給電圧端子２１０（ＰＶＤＤ）に結合され、トランジスタ２０４のソースは、第２の出力ノード２２４（ＯＵＴＮ）に及びトランジスタ２０８のドレインに結合される。トランジスタ２０８のソースは接地２１２に結合される。トランジスタ２０４のゲートはＮ信号を変調器から受信し、トランジスタ１０８のゲートは、（インバータ２０７を介して）Ｎの論理反転を受け取る。

【0022】

負荷（スピーカー１０６など）が、Ｈブリッジ１０４の第１の出力ノード２２２と第２の出力ノード２２４との間に接続され得る。トランジスタ２０２～２０８は、スイッチ（オン又はオフ）として動作する。通常動作の間（すなわち、短絡条件なし）、変調器１０２からのＰ及びＮ信号は、トランジスタ２０２～２０８を以下のモードのいずれかで構成させる。即ち、トランジスタ２０２及び２０８がオンである一方、トランジスタ２０４及び２０６がオフであり、トランジスタ２０４及び２０６がオンである一方、トランジスタ２０２及び２０８がオフである。或いは、トランジスタ２０６及び２０８がオンである一方、トランジスタ２０２及び２０４がオフである。どの時点でも、Ｈブリッジの一方の側の両方のトランジスタがオンになることはない。すなわち、トランジスタ２０２及び２０６は、決して同時にオンとなるべきではない。同様に、トランジスタ２０４及び２０８は、決して同時にオンにされてはならない。Ｈブリッジ１０４の一方の側の両方のトランジスタが同時にオンであった場合、供給電圧端子２１０は、接地２１２に実質的に短絡され得る。

【0023】

残念ながら、Ｈブリッジ１０４内で短絡が生じることがある。例えば、出力ノード２２２（ＯＵＴＰ）は、接地２１２又は供給電圧端子２１０に短絡され得る。同様に、出力ノード２２４（ＯＵＴＮ）は、接地２１２又は供給電圧端子２１０に短絡され得る。ＯＵＴＰが意図せず接地に短絡された場合、トランジスタ２０２がオンにされると短絡条件が生じ得る。ＯＵＴＰが供給電圧端子２１０に短絡された場合、トランジスタ２０６がオンされると短絡条件が生じ得る。同様に、ＯＵＴＮが接地に短絡された場合、トランジスタ２０４がオンされると短絡条件が生じ、ＯＵＴＮが供給電圧端子２１０に短絡された場合、トランジスタ２０８がオンされると短絡条件が生じ得る。

【0024】

このような短絡条件において、オーディオシステムによっては、そのオーディオシステムに（供給電圧端子２１０に）電力を供給するバッテリ（例えば、自動車のバッテリ）が消耗するのを防止し、また、供給電圧端子２１０を共有する他のデバイス及び電子機器の損傷を防止するために、オーディオ増幅器を全く無効にすることによって応答し得るものがある。しかしながら、オーディオシステムをシャットダウンすると、オーディオがスピーカー１０６を全く通らなくなる。全てのオーディオの停止は、緊急事態など種々の状況において望ましくない。本明細書において記載される例は、Ｈブリッジ出力ノード２２２、２２４のうちの１つに短絡が存在するにもかかわらず、少なくともオーディオの一部がスピーカー１０６を介して再生されることを可能にする。

【0025】

図３は、Ｈブリッジ１０４の出力ノード上に短絡が存在しないときの変調器１０２の動作を図示するタイミング図である。差動オーディオ信号は、Ａｕｄｉｏ＿Ｐ及びＡｕｄｉｏ＿Ｎとして示されている。Ａｕｄｉｏ＿Ｐ及びＡｕｄｉｏ＿Ｎは、デジタル信号であり得る。オーディオ信号は、Ａｕｄｉｏ＿ＰとＡｕｄｉｏ＿Ｎの差として符号化される。破線３１５が、Ａｕｄｉｏ＿ＰとＡｕｄｉｏ＿Ｎの同相電圧レベルを表す。変調器１０２は、ランプ信号３１０を実装又は受信する。変調器はまた、Ａｕｄｉｏ＿Ｐのランプ信号３１０に対する比較に基づいて出力信号Ｂを、及び、Ａｕｄｉｏ＿Ｎのランプ信号３１０に対する比較に基づいて出力信号Ａを生成する比較器を含む。ランプ信号３１０がＡｕｄｉｏ＿Ｐよりも大きい場合、Ｂは高であり、そうでない場合、Ｂは低である。同様に、ランプ信号３１０がＡｕｄｉｏ＿Ｎより大きい場合、Ａは高であり、そうでない場合、Ａは低である。変調器１０２内の他の論理（図示及び後述）は、Ｐ及びＮ信号を生成する。図３の例では、Ａｕｄｉｏ＿ＮがＡｕｄｉｏ＿Ｐ（負のオーディオ信号）よりも正であり、したがって、Ａパルス３２０の幅はＢパルス３３０の幅よりも大きい。Ｐ信号は、Ａ－Ｂが０より大きいときにＡ－Ｂとして判定され、そうでなければＰは０である。したがって、Ａが高でありＢが低である場合、Ｐは高であり、そうでない場合、Ｐは低である。Ｎ信号は、Ｂ－Ａが０より大きいときにＢ－Ａとして判定され、そうでなければＮは０である。したがって、Ｂが高でありＡが低である場合、Ｎは高であり、そうでない場合、Ｎは低である。図３において、Ａが低であるとき、Ｂは高ではないので、Ｎは論理低のままである。

【0026】

したがって、図３は、Ｐが図示のようにオン及びオフに振れ、Ｎが低いままであることを示す。簡単に図２を参照すると、Ｐがオン及びオフに振れると、トランジスタ２０２もオン及びオフに振れる。トランジスタ２０２はＰが高のときオンになり、Ｐが低になるときオフになる。トランジスタ２０６は、トランジスタ２０２及び２０６が同時にオンにならないように、トランジスタ２０２に対して相互にオン及びオフにトグルする。しかし、Ｎが低である場合、トランジスタ２０４はオフのままであり、トランジスタ２０８はオンのままである。図３は、負オーディオ信号（Ａｕｄｉｏ＿ＰがＡｕｄｉｏ＿Ｎより小さい）の例を図示する。正のオーディオ信号（Ａｕｄｉｏ＿ＰがＡｕｄｉｏ＿Ｎよりも大きい）の場合、信号のタイミングは同様であるが、Ｎ信号はオン及びオフに振れ、Ｐは低のままである。

【0027】

図４は、変調器１０２、Ｈブリッジ１０４、及びスピーカー１０６を含む、オーディオシステム４００の例を示す。また、オーディオシステム４００は、負荷診断回路４０８及び直流（ＤＣ）付加回路４０２を含む。負荷診断回路４０８は、Ｈブリッジ１０４の出力ノード２２２及び２２４を監視して、出力ノード２２２又は２２４のいずれかが接地又は供給電圧端子に短絡しているかどうかを検出する。出力信号４０９は、短絡条件が検出されたかどうか、及びＤＣ付加回路４０２がオーディオ信号にＤＣ値（正又は負）を付加するかどうかを示す。制御信号４１０は、変調器１０２に結合され、後述するように、変調器内のマルチプレクサを制御するために用いられる。図１１は負荷診断回路４０８の例を示し、以下に記載する。

【0028】

ＤＣ付加回路４０２は、負荷診断回路４０８からＡｕｄｉｏ＿Ｐ及びＡｕｄｉｏ＿Ｎ並びに出力信号４０９を受信する、入力を有する。ＤＣ付加回路４０２からの出力信号は、Ａｕｄｉｏ＿ＤＣ_Ｐ及びＡｕｄｉｏ＿ＤＣ_Ｎを含む。ＤＣ付加回路４０２は、オーディオ信号に正の値を付加するか（オーディオ信号がＡｕｄｉｏ＿ＰとＡｕｄｉｏ＿Ｎとの間の差である）、又はオーディオ信号に負の値を付加するためのデジタル加算器として実装され得る。負荷診断によって短絡条件が検出されない場合、オーディオ信号に正の値も負の値も付加されず、そのため、Ａｕｄｉｏ＿ＤＣ_ＰはＡｕｄｉｏ＿Ｐに等しく、Ａｕｄｉｏ＿ＤＣ＿ＮはＡｕｄｉｏ＿ＤＣ＿Ｎに等しい。しかし、そのオーディオ信号に正又は負の値が付加される。オーディオ信号に正の値が付加されるか、或いは負の値が付加されるかは、負荷診断回路４０８によって検出される短絡条件のタイプの関数である。負荷診断回路４０８が、ＯＵＴＰが供給電圧端子に短絡されているか又はＯＵＴＮが接地に短絡されていることを検出した場合、正の値が付加される。負荷診断回路４０８が、ＯＵＴＰが接地に短絡されているか又はＯＵＴＮが供給電圧端子に短絡されていることを検出すると、負の値が付加される。図５は変調器１０２の例を提供し、図６及び図７は、オーディオ信号への負の値及び正の値の付加を示す例示のタイミング図を提供する。

【0029】

図５において、例示の変調器１０２は、コンパレータ５０１及び５０２、ランプ生成器５０９、ＡＮＤゲート５０３及び５０４、ＮＡＮＤゲート５０５及び５０６、並びにマルチプレクサ５０７及び５０８を含む。Ａｕｄｉｏ＿Ｐ＿ＤＣはコンパレータ５０１の負入力に供給され、Ａｕｄｉｏ＿Ｎ＿ＤＣはコンパレータ５０２の負入力に供給される。ランプ生成器５０９は、Ａ及びＢ信号を生成するためにコンパレータ５０１及び５０２の正の入力に供給されるランプ信号３１０を生成する。

【0030】

各ＡＮＤゲート５０３及び５０４並びにＮＡＮＤゲート５０５及び５０６は、図示のように非反転及び反転入力を含む。Ａ信号は、ＡＮＤゲート５０３及びＮＡＮＤゲート５０５の非反転入力、並びにＡＮＤゲート５０４及びＮＡＮＤゲート５０６の反転入力に供給される。同様に、Ｂ信号は、ＡＮＤゲート５０３及びＮＡＮＤゲート５０５の反転入力、並びにＡＮＤゲート５０４及びＮＡＮＤゲート５０６の非反転入力に供給される。ＡＮＤゲート５０３の出力はＰ＿ＧＮＤとラベル付けされた信号である。Ｐ＿ＧＮＤは、Ａが高でありＢが低であるときのみ高であり、そうでない場合は、Ｐ＿ＧＮＤは低である。ＡＮＤゲート５０４の出力は、Ｎ＿ＧＮＤとラベル付けされた信号である。Ｎ＿ＧＮＤは、Ｂが高でありＡが低である場合にのみ高であり、そうでない場合には、Ｎ＿ＧＮＤは低である。ＮＡＮＤゲート５０５の出力は、Ｎ＿ＳＵＰとラベル付けされた信号である。Ｎ＿ＳＵＰは、Ａが高でありＢが低である場合のみ低であり、それ以外の場合はＮ＿ＳＵＰが高である。ＮＡＮＤゲート５０６の出力はＰ＿ＳＵＰとラベル付けされた信号である。Ｐ＿ＳＵＰは、Ｂが高でありＡが低であるときのみ低であり、そうでない場合は、Ｐ＿ＳＵＰは高である。

【0031】

マルチプレクサ５０７の０入力はＰ＿ＧＮＤを受け取り、マルチプレクサ５０７の１入力はＰ＿ＳＵＰを受け取る。マルチプレクサ５０７の出力は、Ｈブリッジ１０４へのＰ信号である。マルチプレクサ５０８の０入力はＮ＿ＧＮＤを受け取り、マルチプレクサ５０８の１入力はＮ＿ＳＵＰを受け取る。マルチプレクサ５０８の出力はＮ信号である。

【0032】

マルチプレクサ５０７及び５０８への制御信号は、負荷診断回路４０８からの制御信号４１０である。負荷診断回路がＯＵＴＰと接地との間又はＯＵＴＮと接地との間の短絡を検出したことに応答して、制御信号４１０がアサートされて、マルチプレクサ５０７及び５０８にそれらの０入力を選択させる。負荷診断回路が、ＯＵＴＰと供給電圧端子との間又はＯＵＴＮと供給電圧端子との間の短絡を検出すると、制御信号４１０がアサートされて、マルチプレクサ５０７及び５０８にそれらの１つの入力を選択させる。短絡が検出されないとき、制御信号４１０は、マルチプレクサ５０７及び５０８にそれらの０入力を選択させるようにアサートされる。

【0033】

ＯＵＴＰと接地との間に短絡が発生した場合、変調器１０２は、トランジスタ２０２がオンになることを許可すべきではない。ＯＵＴＰと供給電圧端子２１０との間に短絡が発生した場合、変調器１０２は、トランジスタ２０６がオンになることを許可すべきではない。ＮＭＯＳトランジスタ２０２がオンになるのを防止するために、変調器１０２は、Ｐ信号を強制的に論理低レベルのままにする。ＮＭＯＳトランジスタ２０６がオンになるのを防止するために、変調器１０２は、Ｐ信号を強制的に論理高レベルのままにする。同様に、ＯＵＴＮと接地との間に短絡が発生した場合、変調器１０２は、トランジスタ２０４のオンを許可すべきではない。ＯＵＴＮと供給電圧端子２１０との間に短絡が発生した場合、変調器１０２は、トランジスタ２０８がオンになることを許可すべきではない。トランジスタ２０４がオンになるのを防止するために、変調器１０２は、Ｎ信号を強制的に論理低レベルのままにする。トランジスタ２０８がオンになるのを防止するために、変調器１０２は、Ｎ信号を強制的に論理高レベルのままにする。

【0034】

図６は、ＯＵＴＰと接地との間の負荷診断４０８によって検出された短絡の存在に対して、システムがどのように反応するかを示すタイミング図である。その場合、負のＤＣ値がオーディオ信号に付加される。負のＤＣ値を付加すると、Ａｕｄｉｏ＿ＰとＡｕｄｉｏ＿Ｎとの間の差がより負になる。図６は、Ａｕｄｉｏ＿Ｐがより負にされる一方で、Ａｕｄｉｏ＿Ｎがより正のレベルに増加されることを図示する。Ａｕｄｉｏ＿Ｎ＿ＤＣとＡｕｄｉｏ＿Ｐ＿ＤＣが互いに交差しないように、十分に大きな負のＤＣ値が付加される。Ａｕｄｉｏ＿Ｎ＿ＤＣ及びＡｕｄｉｏ＿Ｐ＿ＤＣの共通モードレベル３１５は変化しない。

【0035】

得られたＡ及びＢコンパレータ出力信号も同様に図６に示されている。Ａ－Ｂは０より大きくないので、Ｐ信号は論理低のままである。ただし、図に示すように、Ｎ信号は高及び低に振れる。Ｐが強制的に低のままであると、トランジスタ２０２はターンオンできず、トランジスタ２０６はオンのままである。トランジスタ２０４はＮ信号に応じてオン及びオフに振れ、オーディオがスピーカーを介して（低減された質ではあるが）再生され得る。

【0036】

図７は、ＯＵＴＮと接地との間の負荷診断４０８によって検出された短絡の存在に対して、システムがどのように反応するかを示すタイミング図である。その場合、正のＤＣ値がオーディオ信号に付加される。正のＤＣ値を付加すると、Ａｕｄｉｏ＿ＰとＡｕｄｉｏ＿Ｎとの間の差がより正になる。図７は、Ａｕｄｉｏ＿Ｐがより正のレベルに増加され、一方、Ａｕｄｉｏ＿Ｎがより負にされることを図示する。Ａｕｄｉｏ＿Ｐ＿ＤＣとＡｕｄｉｏ＿Ｎ＿ＤＣが互いに交差しないように、十分に大きな正のＤＣ価値が付加される。Ｂ－Ａは０より大きくないので、Ｎ信号は論理低のままである。ただし、Ｐ信号は図に示すように高及び低に振れる。Ｎが強制的に低のままであると、トランジスタ２０４はターンオンできず、トランジスタ２０８はオンのままである。トランジスタ２０２はＰ信号に応じてオン及びオフに振れ、オーディオがスピーカーを介して（低品質ではあるが）再生され得る。

【0037】

図６及び図７は、ＯＵＴＰと接地との間及びＯＵＴＮと接地との間の短絡に対する応答を示している。ＯＵＴＰと供給電圧端子との間の短絡の場合、負荷診断回路４０８は、信号４０９をＤＣ付加回路４０２にアサートして、ＤＣ付加回路４０２にオーディオ信号に正の値を付加させ、制御信号４１０をアサートして、マルチプレクサ５０７及び５０８にそれらの１－入力を選択させる。同様に、ＯＵＴＮと供給電圧端子との間の短絡では、信号４０９及び４１０がアサートされて、ＤＣ付加回路４０２にオーディオ信号に負のＤＣ値を付加させ、マルチプレクサにそれらの１入力を選択させる。

【0038】

図８は、変調器１０２とＨブリッジ１０４との間に信号マスキング回路８０６が設けられたオーディオシステム８００の別の実装を示す。信号マスキング回路８０６は、負荷診断回路４０８によって短絡が検出されないときに、Ｐ及びＮ信号がＨブリッジを介して供給され得るようにし、検出された特定の短絡条件に基づいて、（上述したように）Ｐ又はＮ信号を強制的に論理低又は高にする。

【0039】

信号マスキング回路８０６は、マルチプレクサ８１０及び８１２、並びにインバータ８１１及び８１３を含む。この例における各マルチプレクサ８１０、８１２は、少なくとも４つの入力０～３を含む。マルチプレクサ８１０の０入力は、変調器１０２の出力に結合され、Ｐ信号を受信する。Ｐ信号はインバータ８１１によって反転され、その出力はマルチプレクサ８１０の１入力に結合される。マルチプレクサ８１０の２入力及び３入力は、それぞれ、論理高（１）及び論理低（０）に接続される。マルチプレクサ８１２の０～３入力は、Ｎ信号に対して同様に構成される。変調器１０２からのＮ信号は、マルチプレクサ８１２の０入力に供給される。Ｎ信号の論理反転はインバータ８１３を介して１入力に供給され、論理高及び低はそれぞれ、マルチプレクサ８１２の２入力及び３入力に供給される。

【0040】

上述したように、負荷診断回路４０８は、Ｈブリッジ１０４の出力上で考えられる４つの短絡条件（供給電圧端子に短絡されたＯＵＴＰ、接地に短絡されたＯＵＴＰ、供給電圧端子に短絡されたＯＵＴＭ、及び接地に短絡されたＯＵＴＭ）を検出する。制御信号８３０及び８３２は、４つの可能な短絡条件を符号化し、マルチプレクサへの選択信号として用いられる。例えば、ＯＵＴＰが接地に短絡される場合、制御信号８３０は、論理低（０）である３入力をマルチプレクサ８１０に選択させる。マルチプレクサ８１０の出力はＰ＿ＭＡＳＫとラベル付けされ、マルチプレクサ８１２の出力はＮ＿ＭＡＳＫとラベル付けされる。図４の例では、Ｐ及びＮ信号はＨブリッジ１０４を直接制御し、一方、図８の例では、Ｐ＿ＭＡＳＫ及びＮ＿ＭＡＳＫ信号が代わりにＨブリッジ１０４を制御する。

【0041】

図９を参照すると、フィードバックループ内の短絡フィードバック回路９２４を含むオーディオシステム９００の例示である。オーディオシステム９００は、ＤＣ付加回路４０２、変調器１０２、Ｈブリッジ１０４、スピーカー１０６、及び負荷診断回路４０８を含む。短絡フィードバック回路９２４は、Ｐ信号線に設けられた抵抗器Ｒ１に結合されたレベルシフタ９２５を含む。同様に、短絡フィードバック回路９２４は、Ｎ信号線に設けられた抵抗器Ｒ２に結合されたレベルシフタ９４５を含む。

【0042】

出力短絡条件がない場合、出力ＤＣは入力ＤＣと等しくなる。すなわち、出力ノード２２２及び２２４におけるＤＣレベルは、入力オーディオ信号のＤＣ電圧レベルに等しく、短絡条件がない場合、入力ＤＣは０Ｖである。しかしながら、出力ノード２２２又は２２４が供給電圧ノード２１０又は接地２１２に短絡されると、出力ＤＣはもはや入力ＤＣにほぼ等しくなくなり、それによって変調器を飽和させる（０％又は１００％のデューティサイクルのいずれか）。この潜在的な問題に対処するために、負荷診断回路４０８は、スイッチＳＷ１～ＳＷ４に制御信号９５０～９５３を生成する。ＳＷ１及びＳＷ２は、それぞれの出力ノード２２４及び２２２を変調器１０２の入力に動作可能に結合し、ＳＷ３及びＳＷ４は、短絡フィードバック回路９２４（それぞれ、抵抗器Ｒ１及びＲ２）を、図示のように変調器１０２の入力に動作可能に結合する。短絡フィードバック回路９２４の出力インピーダンスは、Ｈブリッジ１０４の出力インピーダンスよりも高い（例えば、１０倍から１００倍高い）。例えば、Ｈブリッジ１０４の出力インピーダンスは約２００ミリオームであり得、短絡フィードバック回路９２４の出力インピーダンスは約５０オームであり得る。

【0043】

ＯＵＴＰが供給電圧ノード又は接地に短絡されたことに応答して、負荷診断回路４０８は、制御信号９５１及び９５２をアサートして、ＳＷ２を開かせ、ＳＷ３を閉じさせる。そのようにして、Ｈブリッジ１０４からのＯＵＴＰが変調器１０２の入力にフィードバックされる代わりに、フィードバック信号が、（抵抗器Ｒ１を介して）短絡フィードバック回路９２４からの変調器の入力に供給される。同様に、ＯＵＴＭが供給電圧ノード又は接地に短絡されたことに応答して、負荷診断回路４０８は制御信号９５０及び９５３をアサートして、ＳＷ１を開かせ、ＳＷ４を閉じさせる。そのようにして、Ｈブリッジ１０４からのＯＵＴＭが変調器１０２の入力にフィードバックされる代わりに、フィードバック信号が、（抵抗器Ｒ２を介して）短絡フィードバック回路９２４からの変調器の入力に供給される。別の実装では、短絡欠陥検出の場合、ＳＷ１とＳＷ２の両方を開くことができ、ＳＷ３とＳＷ４を閉じることができる。レベルシフタ９３５、９４５によって生成される電圧及びＲ１及びＲ２の抵抗の値は、応用例独自のものであり、短絡フィードバック回路９２４からの出力のＤＣレベルが、オーディオ入力信号のＤＣレベルとほぼ等しくなるように設定される。

【0044】

上述のオーディオシステムの様々な態様は組み合わせることができる。例えば、図１０は、変調器１０２、ＤＣ付加回路４０２、短絡フィードバック回路９２４、及び信号マスキング回路８０６を含む、オーディオシステム１０００の一例を示す。したがって、Ｈブリッジ１０４の出力における短絡の検出に応答して、オーディオシステム１０００は、（ＤＣ付加回路４０２を介して）オーディオ信号に正又は負のＤＣ値を付加することによってＨブリッジ１０４内の特定のトランジスタがオンになることを防止し、（信号マスキング回路８０６を介して）変調器からの出力信号をブロックし（例えば、上述のように、Ｐ又はＮを強制的に高又は低にする）、及び／又は、短絡フィードバック回路９２４からのフィードバック電圧を印加するように構成され得る。

【0045】

図１１は、負荷診断回路４０８の例示の実装を示す。負荷診断回路４０８は、論理回路１１１０及び電流源１１０１～１１０４を含む。電流源１１０１及び１１０２はＨブリッジの出力ノード２２２に結合され、電流源１１０３及び１１０４はＨブリッジの出力ノード２２４に結合される。各電流源は、論理回路１１１０によって独立してオン及びオフされ得る。Ｈブリッジのトランジスタ２０２～２０８がオフにされると、論理回路１１１０によって短絡検出テストが実施される。短絡検出テストは、システムの始動時、又はスピーカーを介してオーディオが再生されていない実行時間の間に実施され得る。

【0046】

スピーカー１０６は、図１１においてＲｓｐｋｒと示される抵抗を有する。スピーカーに強制的に電流が流れると、Ｒｓｐｋｒのサイズに基づいてスピーカーの端子間に或る電圧が生じる。この例では、４つの電流源１１０１～１１０４のそれぞれによって生成される電流はＩである。一例では、短絡検出テストが２つの工程で成される。まず、電流源１１０１、１１０４がオンにされ、電流源１１０２、１１０３がオフにされる。次いで、電流源１１０２及び１１０３がオンにされ、電流源１１０１及び１１０４がオフにされる。

【0047】

電流源１１０１及び１１０４がオンの場合、電流Ｉは電流源１１０１から、Ｒｓｐｋｒを介して、及び電流源１１０４を介して接地に流れる。出力ノード２２２又は２２４のどちらかに短絡がない場合、Ｒｓｐｋｒを介する電流はＩとなる。したがって、Ｒｓｐｋｒの両端の差動電圧（Ｖｄｉｆｆ）はＩ×Ｒｓｐｋｒとなる。ＩとＲｓｐｋｒの両方が演繹的に既知であり、従って、Ｖｄｉｆｆは、短絡条件が存在しない場合は予測される電圧範囲内に収まる。出力ノード２２２及び２２４間の同相電圧（ＶＣＭ）は（Ｖ２２２＋Ｖ２２４）／２となり、ここで、Ｖ２２２は、接地に対する出力ノード２２２上の電圧であり、Ｖ２２４は接地に対する出力ノード２２４上の電圧である。短絡がない場合、ＶＣＭはＰＶＤＤ／２である。

【0048】

しかしながら、まだ電流源１１０１及び１１０４がオンのままであり、出力ノード２２２が接地に短絡されると、Ｖ２２２は（短絡のため）０Ｖになり、電流源１１０４が存在し、電流源１１０４が接地から出力ノード２２４への比較的小さな電圧降下を有するため、Ｖ２２４は０Ｖになる。この段階（出力ノード２２２が接地に短絡されている）では、ＶｄｉｆｆとＶＣＭの両方がほぼ０Ｖに等しくなる。出力ノード２２２が接地に短絡される代わりに、出力ノード２２４がＰＶＤＤに短絡される場合、Ｖ２２４は、短絡のためＰＶＤＤに等しくなり、Ｖ２２２は、電流源１１０１がオンであるため、ＰＶＤＤにほぼ等しくなる。この後者（出力ノード２２４とＰＶＤＤとの間の短絡）の場合、Ｖｄｉｆｆは０Ｖに等しく、ＶＣＭはＰＶＤＤに等しくなる。このようにして、電流源１１０１及び１１０４があると、出力ノード２２２から接地へ又は出力ノード２２４からＰＶＤＤへの短絡が検出され得る。

【0049】

他の短絡条件は、出力ノード２２２がＰＶＤＤに短絡され、出力ノード２２４が接地に短絡されることである。出力ノード２２２がＰＶＤＤに短絡され、電流源１１０１及び１１０４がオンである場合、出力ノード２２２の電圧は、短絡によりＰＶＤＤとなる。電流ＩはＲｓｐｋｒを介して流れ、したがって、ＶｄｉｆｆはＩ×Ｒｓｐｋｒに等しくなる。出力ノード２２４上の電圧はＰＶＤＤ－Ｉ×Ｒｓｐｋｒに等しくなり、したがって、ＶＣＭは（ＰＶＤＤ＋ＰＶＤＤ－Ｉ×Ｒｓｐｋｒ）／２に等しくなり、これは、ＰＶＤＤ－Ｉ×Ｒｓｐｋｒ／２に等しい。出力ノード２２４が接地に短絡されると、電流ＩはＲｓｐｋｒを流れ、ＶｄｉｆｆはＩ×Ｒｓｐｋｒに等しくなり、ＶＣＭはＩ×Ｒｓｐｒｋ／２に等しくなる。

【0050】

電流源１１０２、１１０３がオン（及び電流源１１０１、１１０４がオフ）である場合、同様の分析を実施することができる。表１に、種々の短絡条件と、結果として生じる差動電圧及び同相電圧を、電流源回路のどのペアがオンになっているかに基づいて示す。

【表1】

【0051】

論理回路１１１０は、電流源１１０１及び１１０４がオンであるとき、また、電流源１１０２及び１１０３がオンであるとき、出力ノード２２２及び２２４上の電圧を監視する。電圧に基づき、及び上述のように、論理回路１１１０は、短絡が存在するかどうか、及び短絡のタイプ（出力ノード２２２がＰＶＤＤに又は接地に短絡される。出力ノード２２４がＰＶＤＤに又は接地に短絡される）を検出し得る。

【0052】

本明細書に記載の例のいずれも、集積回路上に実装することができる。例えば、図１（スピーカーを除く）、図４、図５、図８、図９、及び図１０に示す各例は、集積回路として製造され得る。

【0053】

「結合する」という用語は本明細書全体を通して用いられている。この用語は、本明細書の記載と一貫した機能的な関係を可能にする、接続、通信、又は信号経路を包含し得る。例えば、デバイスＡが或る行為を行なうためにデバイスＢを制御するための信号を生成する場合、第１の例において、デバイスＡはデバイスＢに結合されるか、又は第２の例において、介在構成要素ＣがデバイスＡとデバイスＢとの間の機能関係を実質的に変化させない場合、デバイスＢがデバイスＡによって生成される制御信号を介してデバイスＡによって制御されるように、デバイスＡが介在構成要素Ｃを介してデバイスＢに結合される。

【0054】

本発明の特許請求の範囲内で、記載した例示の実施例に改変が成され得、他の実施例が可能である。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【国際調査報告】