特表 2022-549586 ２レベル適応等化器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-11-28

(54)【発明の名称】２レベル適応等化器

(51)【国際特許分類】

   H04L 25/03 20060101AFI20221118BHJP

   H04B 3/04 20060101ALI20221118BHJP

【ＦＩ】

H04L25/03 C

H04B3/04 A

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2022515815

(86)(22)【出願日】2020-09-08

(85)【翻訳文提出日】2022-05-03

(86)【国際出願番号】 US2020049641

(87)【国際公開番号】W WO2021050407

(87)【国際公開日】2021-03-18

(31)【優先権主張番号】16/778,955

(32)【優先日】2020-01-31

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】62/898,024

(32)【優先日】2019-09-10

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】507107291

【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド

(74)【代理人】

【識別番号】230129078

【弁護士】

【氏名又は名称】佐藤 仁

(71)【出願人】

【識別番号】390020248

【氏名又は名称】日本テキサス・インスツルメンツ合同会社

(72)【発明者】

【氏名】アミット レーン

(72)【発明者】

【氏名】チャールズ マイケル キャンベル

(72)【発明者】

【氏名】スザンヌ マリー ヴィニング

【テーマコード（参考）】

5K029

5K046

【Ｆターム（参考）】

5K029CC01

5K029HH05

5K029KK24

5K029LL19

5K046AA01

5K046EE17

(57)【要約】

本開示の少なくとも幾つかの態様が、方法（５００）を提供する。少なくとも１つの例において、この方法は、受信したデータ信号に第１の等化を適用して等化器信号を生成すること（５１０）と、等化信号を、それぞれの基準電圧毎に、事前定義された時間期間、複数の基準電圧の各々と比較して、比較結果を生成すること（５２０）とを含む。この方法は更に、複数のカウントの各カウントが、複数の基準電圧の各々に対する比較結果における立ち上がりエッジの数に一意に対応する、複数のカウントを判定すること（５２５）を更に含む。この方法は更に、複数のカウントの少なくとも１つを、複数のカウントの少なくとも他の１つと比較して、複数のカウント間の関係を判定すること（５３５）と、複数のカウント間の判定された関係に基づいて、受信したデータ信号に第２の等化を適用すること（５４０）とを含む。

【特許請求の範囲】

【請求項1】

回路であって、
データ信号を受信するように構成された入力端子と出力端子とを含む等化器、
前記等化器の前記出力端子に結合された第１の入力端子と、複数の閾値信号を受信するように構成される第２の入力端子と、出力端子とを含む比較器、
入力端子と出力端子とを含むカウンタ、及び
前記比較器の前記出力端子に結合される入力端子と前記等化器の制御入力に結合される出力端子とを含むコントローラ、
を含み、
前記等化器が、等化器設定を受け取り、前記データ信号及び前記等化器設定に従って、等化信号を生成するように構成され、
前記比較器の前記出力端子において、前記比較器が、前記等化信号と、現在検討中の前記複数の閾値信号のそれぞれの閾値信号との比較の結果を示す比較結果を出力するように構成され、
前記カウンタが、前記比較結果の立ち上がりエッジの数をカウントするように構成され、
前記コントローラが、
前記等化器を制御して、短導体等化器設定を適用するように構成され、
前記複数の閾値信号の複数に対して、前記カウンタによって出力されるカウント間の関係を判定するように構成され、及び
前記判定された関係に基づいて、前記短導体等化器設定のままにするよう前記等化器を制御するか、又は、長導体等化器設定を適用するよう前記等化器を制御するように構成される、
回路。

【請求項2】

請求項１に記載の回路であって、前記比較器の前記出力端子と前記カウンタの前記入力端子との間に結合される分周器を更に含み、前記分周器が、前記比較結果の前記立ち上がりエッジの前記カウンタによるカウントの前に、前記比較結果の周波数を分周するように構成される、回路。

【請求項3】

請求項１に記載の回路であって、前記コントローラの第２の出力端子に結合される入力端子と、前記比較器の前記第２の入力端子に結合される出力端子とを有するデジタルアナログコンバータ（ＤＡＣ）を更に含み、前記ＤＡＣが、前記コントローラから複数の閾値を受け取り、前記複数の閾値に基づいて前記複数の閾値信号を生成するように構成される、回路。

【請求項4】

請求項１に記載の回路であって、前記カウンタによって出力された前記カウント間の前記関係を判定することが、前記カウンタによって出力され、前記複数の閾値信号の３つの個別の閾値信号に対応する少なくとも３つのカウントの値がおよそ等しいときに、前記データ信号が受信された導体が短導体であると判定することを含む、回路。

【請求項5】

請求項１に記載の回路であって、前記カウンタによって出力される前記カウント間の前記関係を判定することが、前記複数の閾値信号の３つの個別の閾値の第１に対応する、前記カウンタによって出力される第１のカウント、又は前記３つの個別の閾値信号の第２に対応する、前記カウンタによって出力される第２のカウントが、前記３つの個別の閾値信号の第２に対応する、前記カウンタによって出力される第３のカウントの値から、事前定義された許容可能な変動の範囲外の値を有するときに、前記データ信号が受信された導体が長導体であると判定することを含む、回路。

【請求項6】

請求項５に記載の回路であって、前記３つの個別の閾値信号の前記第１が、前記３つの個別の閾値信号の前記第３からＸ単位だけ異なり、前前記３つの個別の閾値信号の前記第２が、前記３つの閾値信号の前記第３からＸ＋１単位だけ異なる、回路。

【請求項7】

請求項５に記載の回路であって、前記等化器を制御して前記短導体等化器設定又は前記長導体等化器設定を適用することが、前記データ信号に対してクロックデータ回復を行わずに実施される、回路。

【請求項8】

システムであって、
プロセッサと、
非一時的メモリと、
前記非一時的メモリにストアされる等化適合コンピュータプログラム製品と、
を含み、
前記等化適合コンピュータプログラム製品が、前記プロセッサによって実行されると、前記プロセッサに、
等化器を制御させて、受信したデータ信号に第１の等化を適用して等化信号を生成し、
デジタルアナログコンバータ（ＤＡＣ）を制御させて、前記等化信号との比較のために複数の閾値信号を出力し、
前記複数の閾値信号の各々に対し、事前定義される時間期間、前記等化信号と前記閾値信号との前記比較の比較結果における立ち上がりエッジのカウントを判定させ、
立ち上がりエッジの前記判定されたカウントの複数の間の関係を判定させ、及び
前記等化器を制御させて、前記判定された関係に従って前記受信した信号に第２の等化を適用する、
システム。

【請求項9】

請求項８に記載のシステムであって、前記プロセッサが更に、各々が前記複数の閾値信号の３つの個別の閾値信号の１つに一意に対応している、立ち上がりエッジの前記判定されたカウントの少なくとも３つの値がおよそ等しいときに、前記データ信号が受信された導体が短導体であると判定することによって、立ち上がりエッジの前記判定されたカウントの複数の間の関係を判定するように構成される、システム。

【請求項10】

請求項９に記載のシステムであって、前記第１の等化が、前記短導体用の等化であり、前記等化器を制御して、前記判定された関係に従って前記受信した信号に第２の等化を適用することが、前記等化器を制御して、前記長導体用の等化を適用することを含む、システム。

【請求項11】

請求項８に記載のシステムであって、前記プロセッサが更に、前記複数の閾値信号の３つの個別の閾値信号の第１に対応する、立ち上がりエッジの前記判定されたカウントの第１、又は、前記３つの個別の閾値信号の第２に対応する、立ち上がりエッジの前記判定されたカウントの第２が、前記３つの個別の閾値信号の第２に対応する、立ち上がりエッジの前記判定されたカウントの第３の値から、事前定義された許容可能な変動の範囲外の値を有するときに、前記データ信号が受信された導体が長導体であると判定することによって、立ち上がりエッジの前記判定されたカウントの複数の間の前記関係を判定するように構成される、システム。

【請求項12】

請求項１１に記載のシステムであって、前記３つの個別の閾値信号の前記第１が、前記３つの個別の閾値信号の前記第３からＸ単位だけ異なり、前記３つの個別の閾値信号前記第２が、前記３つの閾値信号の前記第３からＸ＋1 単位だけ異なる、システム。

【請求項13】

請求項１１に記載のシステムであって、前記第１の等化が、短導体用の等化であり、前記等化器を制御して、前記判定された関係に従って、第２の等化を前記受信した信号に適用することが、前記短導体用の前記等化を変えずに維持することを含む、システム。

【請求項14】

方法であって、
受信したデータ信号に第１の等化を適用して、等化器信号を生成することと、
前記等化信号を複数の基準電圧の各々と、事前定義された時間期間、それぞれの基準電圧毎に比較して、比較結果を生成することと、
複数のカウントを判定することであって、その際、前記複数のカウントの各々のカウントが、前記複数の基準電圧の各々に対する前記比較結果における立ち上がりエッジの数に、一意に対応することと、
前記複数のカウントの少なくとも１つを前記複数のカウントの少なくとも別のものと比較して、前記複数のカウントの間の関係を判定することと、
前記複数のカウントの間の前記判定された関係に基づいて、第２の等化を前記受信したデータ信号に適用することと、
を含む、方法。

【請求項15】

請求項１４に記載の方法であって、前記第２の等化が約１００マイクロ秒未満において適用される、方法。

【請求項16】

請求項１４に記載の方法であって、各々が、前記複数の基準電圧の３つの個別の基準電圧の１つに一意に対応している、前記複数のカウントの少なくとも３つの値がおよそ等しいときに、前記データ信号が受信された導体が短導体であると判定することによって、前記複数のカウントの間の前記関係を判定することを更に含む、方法。

【請求項17】

請求項１６に記載の方法であって、前記第１の等化が、前記短導体用の等化であり、受信した信号に前記第２の等化を適用することが、前記長導体用の等化を適用することを含む、方法。

【請求項18】

請求項１４に記載の方法であって、前記複数の基準電圧の３つの個別の基準電圧の第１に対応する、前記複数のカウントの第１、又は前記３つの個別の基準電圧の第２に対応する、前記複数のカウントの第２が、前記３つの個別の基準電圧の第２に対応する、前記複数のカウントの第３の値から事前定義された許容可能な変動の範囲外の値を有するときに、前記データ信号が受信された導体が長導体であると判定することによって、前記複数のカウントの複数の間の前記関係を判定することを更に含む、方法。

【請求項19】

請求項１８に記載の方法であって、前記第１の等化が、短導体用の等化であり、前記第２の等化を適用することが、前記短導体に対する前記等化を変えずに維持することを含む、方法。

【請求項20】

請求項１８に記載の方法であって、前記３つの個別の基準電圧の前記第１が、前記３つの個別の基準電圧の第３からＸ単位だけ異なり、前記３つの個別の基準電圧の前記第２が、前記３つの基準電圧の前記第３からＸ＋１単位だけ異なる、方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示の少なくとも幾つかの態様が、回路を提供する。少なくとも幾つかの例において、この回路は、等化器、比較器、カウンタ、及びコントローラを含む。等化器は、データ信号を受信するように構成された入力端子と出力端子とを含む。等化器は、等化器設定を受け取り、データ信号及び等化器設定に従って、等化信号を生成するように構成される。比較器は、等化器の出力端子に結合された第１の入力端子と、複数の閾値信号を受信するように構成された第２の入力端子と、出力端子とを含み、比較器は、出力端子において、等化信号と現在検討中の複数の閾値信号のそれぞれの閾値信号との比較の結果を示す比較結果を出力するように構成される。カウンタは、入力端子と出力端子とを含み、比較結果の立ち上がりエッジの数をカウントするように構成される。コントローラは、比較器の出力端子に結合された入力端子と等化器の制御入力に結合された出力端子とを含む。コントローラは、等化器を制御して、短導体等化器設定を適用し、複数の閾値信号の複数に対して、カウンタによって出力されたカウント間の関係を判定し、判定された関係に基づいて、等化器を制御して短導体等化器設定のままにするか、或いは等化器を制御して長導体等化器設定を適用するように構成される。

【発明の概要】

【0002】

本開示の他の態様が、システムを提供する。少なくとも幾つかの例において、システムは、プロセッサ、非一時的メモリ、及び非一時的メモリにストアされた等化適応コンピュータプログラム製品を含む。等化適応コンピュータプログラム製品は、プロセッサによって実行されると、プロセッサに等化器を制御させて、受信したデータ信号に第１の等化を適用して等化信号を生成し、プロセッサにデジタルアナログコンバータ（ＤＡＣ）を制御させて、等化信号との比較のための複数の閾値信号を出力し、複数の閾値信号の各々に対して、事前定義された時間期間の閾値信号に対する等化信号の比較の比較結果における立ち上がりエッジのカウントを判定し、立ち上がりエッジの判定されたカウントの複数間の関係を判定し、判定された関係に従って、等化器を制御させて受信した信号に第２の等化を適用する。

【0003】

本開示の他の態様が、或る方法を提供する。少なくとも１つの例において、この方法は、受信したデータ信号に第１の等化を適用して等化器信号を生成することと、等化信号を、それぞれの基準電圧毎に、事前定義された時間期間、複数の基準電圧の各々と比較して、比較結果を生成することとを含む。この方法は更に、複数のカウントの各カウントが、複数の基準電圧の各々に対する比較結果における立ち上がりエッジの数に一意に対応する、複数のカウントを判定することを含む。この方法は更に、複数のカウントの少なくとも１つを、複数のカウントの少なくとも他の１つと比較して、複数のカウントの間の関係を判定することと、複数のカウントの間の判定された関係に基づいて、受信したデータ信号に第２の等化を適用することとを含む。

【図面の簡単な説明】

【0004】

種々の例の詳細な説明について、添付図面を参照する。

【0005】

【図1】種々の例に従った、例示的な通信システムのブロック図を示す。

【0006】

【図2】種々の例に従った、例示的なリドライバの概略図を示す。

【0007】

【図3】種々の例に従った、信号波形の例示的な図を示す。

【0008】

【図4】種々の例に従った、信号波形の例示的な図を示す。

【0009】

【図5】種々の例に従った、例示的な方法のフローチャートを示す。

【発明を実施するための形態】

【0010】

少なくとも幾つかの通信システムが、レセプタクルを介して外界に曝されている。レセプタクルは、幾つかの例において、送信を可能にするためのプラグを受けるように構成される。このような通信システムの一例は、ユニバーサルシリアルバス（ＵＳＢ）システムであり、このシステムにおいて、ＵＳＢレセプタクルが、通信を可能にするためのＵＳＢプラグを受けるように構成される。ＵＳＢプラグは、プロセッサ、メモリ、又は他の回路要素に結合された導体に結合される。幾つかの例において、導体は短い。例えば、ケーブルを含まないＵＳＢサムドライブ又はメモリスティックが短導体であるとみなされる。これとは反対に、プラグと回路要素との間のＵＳＢケーブルが、長導体であるとみなされる。より一般的には、幾つかの実装において、短導体と長導体は、短導体が或る閾値より小さい損失を有し、長導体が或る閾値より大きい損失を有する等、例えば、デシベル（ｄＢ）の規模の、導体上で発生する信号損失に従って定義される。少なくとも幾つかのＵＳＢシステムの実装において、短導体は、５ギガヘルツ（ＧＨｚ）で動作しているときに、約２．２ｄＢの損失を有し、長導体は、５ＧＨｚで動作しているときに、約１５ｄＢの損失を有する。

【0011】

プラグがレセプタクルに挿入される前に、導体の長さがシステムにとって既知であるとは限らないので、システムは、長導体及び短導体の両方をサポートすることが可能であるべきである。しかしながら、長導体及び短導体の両方をサポート可能であることは、トレードオフを伴うことが多い。リタイマ回路の使用等の幾つかの可能な解決策は、回路によって消費される面積、回路の構成要素の数、回路によって消費される電力等においてコスト増となる。別の解決策は、単一のリドライバ設定を介して、長導体及び短導体の両方をサポートするリドライバ回路である。しかしながら、これもトレードオフが発生する。例えば、長導体をサポートするために最適化されると、システムは短導体をサポートするために最適化されないし、その逆も同様である。従って、長導体及び短導体の両方に適した、部分的な最適化のみ用いられることが多いが、その結果、長導体、短導体のいずれに対しても、最適性能ではないという結果になる。従って、少なくとも幾つかのシステムにおいて、長導体及び短導体の両方をサポートするために適した回路が求められている。

【0012】

本開示の少なくとも幾つかの態様は、通信システムにおける等化の動的２レベル適応を提供する。等化は、導体（例えば、長導体又は短導体）の通信システムの性能に対する影響を補償する。適応は、リンクトレーニング時の導体が長導体であるか短導体であるかの判定に基づいて実施されるということにおいて、動的である。適応は更に、多くの異なる等化設定の中から選択するのではなく、長導体のための事前定義された等化設定と短導体のための事前定義された等化設定との間で選択されるので、２レベルである。適応の２レベル性に少なくとも部分的に起因して、適応は、上述のリタイマ等の他のアプローチに比べて、より迅速に判定及び適用される。

【0013】

ここで図１を参照すると、例示的な通信システム１００のブロック図が示される。少なくとも幾つかの例において、システム１００は、ＵＳＢシステムを表す。他の例において、システム１００は、別のタイプの通信システムを表す。例えば、少なくとも１つの実装において、システム１００は、ＰＣＩエクスプレス（Peripheral Component Interconnect Express）システムを表す。少なくとも幾つかの実装において、システム１００は、レシーバ１０２、リドライバ１０４、レセプタクル１０６、プラグ１０８、導体１１０、及びトランスミッタ１１２を含む。少なくとも幾つかの例において、システム１００は、交流（ＡＣ）デカップリングキャパシタ、電磁静電気放電（ＥＳＤ）保護構成要素等、図１に図示されていない更なる構成要素を含む。

【0014】

少なくとも１つの例示のアーキテクチャにおいて、レシーバ１０２は、リドライバ１０４に結合され、リドライバ１０４はレセプタクル１０６に結合される。少なくとも幾つかの例において、結合は差動信号線であり、他の例において、結合はシングルエンド信号線である。図１に２つの結合が図示されているが、種々の実装において、任意の数の適切な結合が存在する。レセプタクルは、導体１１０に結合されたプラグ１０８に結合するように構成される。導体１１０は、トランスミッタ１１２に結合するように構成される。幾つかの例において、導体１１０とトランスミッタ１１２との間の結合は、別のプラグ及びレセプタクルを介して行われ、他の例において、導体は、半田等の別の手法において、トランスミッタ１１２に結合される。幾つかの例において、導体１１０は、上述のように短導体である。他の例において、導体１１０は、同じく上述のように長導体である。

【0015】

システム１００の動作の例において、トランスミッタ１１２は、データをレシーバ１０２に送信する。送信されたデータは、トランスミッタ１１２から、導体１１０、プラグ１０８、レセプタクル１０６、及びリドライバ１０４を介して、レシーバ１０２に流れる。少なくとも幾つかの例において、トランスミッタ１１２とリドライバ１０４との間の信号経路において、信号損失が発生する。幾つかの例において、信号損失は、導体１１０の特性（例えば、導体１１０が長導体か又は短導体）に基づいて変化する。信号損失を補償するために、少なくとも幾つかの例において、リドライバ１０４は、信号の値をブーストする。例えば、リドライバ１０４は、信号をレシーバ１０２に送信する前に信号を等化する（例えば、ブースト又は増幅する）等化器（図示されない）を含む。少なくとも幾つかの例において、等化器は、トランスミッタ１１２から受信した信号の他の特性を保全するように、動作において、線形である。

【0016】

幾つかの例において、等化器によって適用された等化は導体１１０に依存する。例えば、導体１１０が短導体である場合、より少ない（又はゼロの）等化が適用され、導体１１０が長導体である場合、より多い量の等化が適用される。しかしながら、多くの場合、リドライバ１０４は、導体１１０の長さの事前知識を持っていない。導体１１０が短導体である場合に、短導体に対して最適化された等化を提供し、導体１１０が長導体である場合に、長導体に対して最適化された等化を提供するように、少なくとも幾つかの例において、リドライバ１０４は、プラグ１０８がレセプタクル１０６に挿入された後に、導体１１０の状態が長いか又は短いかを判定する。システム１００がＵＳＢシステムである場合等の、少なくとも幾つかの実装において、リンクトレーニングプロセッサの時間期間の間に判定が行われる。少なくとも幾つかの実装において、リンクトレーニングプロセスの間に他の機能も実施されるので、導体１１０が長いか又は短いかの判定は、可能な最短時間に行われることが望ましい又は有利である。

【0017】

導体１１０が短いか又は長いかを判定するためには、少なくとも幾つかの例において、等化器は、事前定義された短導体等化設定に設定され、その結果の等化信号が複数の閾値と比較される。閾値の各々に対して、等化信号が閾値を超えた回数を示すカウントが維持される。１つ又は複数の閾値におけるカウントが、別の閾値におけるカウントよりはるかに少ない場合、少なくとも幾つかの例において、導体１１０は長導体であると判定される。例えば、１つ又は複数の閾値におけるカウントが別の閾値におけるカウントから３．５％以上変動する場合、幾つかの例において、導体１１０は長導体であると判定される。他の例において、許容可能な変動は約３．１％～約３．７％等のパーセンテージ範囲の間でプログラム可能である。許容可能な変動は、幾つかの例において、システム１００におけるノイズレベルに少なくとも部分的に基づいて選択される。これとは逆に、１つ又は複数の閾値におけるカウントが別の閾値におけるカウントとほぼ等しい（例えば、約３．５％等の事前定義された変動のパーセンテージ内である）場合、少なくとも幾つかの例において、導体１１０は短導体であると判定される。長導体及び短導体両方の判定について、少なくとも幾つかの例において、１つ又は複数の閾値の少なくとも１つの値が、別の閾値の値より小さく、１つ又は複数の閾値の少なくとも１つの値が、別の閾値の値より大きい。

【0018】

導体１１０が長導体か又は短導体かを判定した後、少なくとも幾つかの例において、リドライバ１０４は、トランスミッタ１１２から受信した信号に等化を適用し、等化信号を生成する。適用される等化は、少なくとも幾つかの例において、長導体設定及び短導体設定から選択される事前定義された値である。導体１１０が短導体である場合、リドライバ１０４によって適用される等化は、導体１１０の長さの判定に対して、既に短導体に設定されているので、変わらずそのままである。導体１１０が長導体である場合、リドライバ１０４は、長導体用に事前定義された等化の量に変更する。等化に対して短導体等化又は長導体等化の２つの設定しか存在しないので、少なくとも幾つかの例において、等化は２レベルとみなされる。少なくとも幾つかの例において、２レベル等化は、１ミリ秒未満、５００マイクロ秒未満、２００マイクロ秒未満、約１００マイクロ秒未満、又は約５０マイクロ秒未満で、判定され及び適用される。少なくとも幾つかの例において、２レベル等化の判定及び適用の速度は、他の等化アプローチ、例えば複数の等化設定について等化信号を閾値信号と比較しエネルギーベースの適応方法に従ってリドライバ適応を実施するリタイマ又はリドライバを用いるもの等に比べて向上している。

【0019】

ここで図２を参照すると、例示的なリドライバ２００のブロック図が示される。少なくとも幾つかの例において、リドライバ２００は、図１のシステム１００のリドライバ１０４としての実装に適している。従って、リドライバ２００を説明する際に、システム１００の少なくとも幾つかの構成要素及び／又は信号が参照される。しかしながら、リドライバ２００はまた、リドライバ２００の機能が望ましく及び／又は有利であるシステム１００以外のシステムへの実装にも適している。

【0020】

少なくとも幾つかの例において、リドライバ２００は、等化器２０２、比較器２０４、分周器２０６、カウンタ２０８、コントローラ２１０、及びデジタルアナログコンバータ（ＤＡＣ）２１２を含む。少なくとも幾つかの例において、等化器２０２は、連続時間線形等化器（ＣＴＬＥ）である。他の例において、等化器２０２は判定帰還等化器（ＤＦＥ）であり、フィードフォワード等化器（ＦＦＥ）、又は、等化を実施するために回復クロック信号（例えば、クロックデータ回復を介して）に依存しない又はそれを使用しない他の適切な形態の等化器である。

【0021】

少なくとも１つの実装において、等化器２０２は、ノード２１４に結合されたデータ入力端子と、制御入力端子と、ノード２１６に結合された出力端子とを有する。比較器２０４は、ノード２１６に結合された第１の入力端子（例えば、正又は非反転入力端子）と、第２の入力端子（例えば、負又は反転入力端子）と、出力端子とを有する。分周器２０６は、比較器２０４の出力端子に結合された入力端子と、出力端子とを有する。カウンタ２０８は、分周器２０６の出力端子に結合された入力端子と、コントローラ２１０の入力端子に結合された出力端子とを有する。コントローラ２１０は、比較器２０４の第２の入力端子に結合された出力端子を有するＤＡＣ２１２の入力端子に結合された第１の出力端子を有する。コントローラ２１０は更に、等化器２０２の制御入力端子に結合された第２の出力端子を有する。

【0022】

コントローラ２１０とＤＡＣ２１２との間、並びに、コントローラ２１０と等化器２０２との間の単一の端子及び結合として図示されているが、少なくとも幾つかの例において、複数の端子及び結合が存在し、その結果、複数のデータビットがコントローラ２１０から等化器２０２及びＤＡＣ２１２に提供される。例えば、少なくとも幾つかの例において、コントローラ２１０は、４ビットのデータをＤＡＣ２１２に送信し、別の４ビットのデータを等化器２０２に送信する。他の例では、少なくとも幾つかの例において、等化器２０２の等化設定の最大数及び比較器２０４による比較のための閾値の数にそれぞれ基づいて、任意の適切な数のビットが等化器２０２及びＤＡＣ２１２に送信される。コントローラ２１０から分離されているように図示されているが、少なくとも幾つかの例において、カウンタ２０８はコントローラ２１０の構成要素であり、コントローラ２１０によって実行されるソフトウェアに実装される。また、少なくとも幾つかの例において、リドライバ２００は、ノード２１４に結合された入力と、リドライバ２００の出力信号を提供するように構成された出力とを有するドライバ等の更なる構成要素を含むが、それらは、図２に示されていない。

【0023】

少なくとも幾つかの例において、コントローラ２１０は、プロセッサ２１８及びメモリ２２０を含む。少なくとも幾つかの例において、プロセッサ２１８は、マイクロコントローラ又は他のマイクロプロセッサユニットである。メモリ２２０内にストアされているのは、少なくとも幾つかの例において、等化適応コンピュータプログラム製品２２２である。少なくとも幾つかの実装において、プロセッサ２１８は、本明細書に説明されるように、等化適応コンピュータプログラム製品２２２を実行して等化信号を生成させる。例えば、少なくとも幾つかの実装において、等化適応コンピュータプログラム製品２２２の実行又は実装によって、プロセッサ２１８は適応有限状態機械を実装する。少なくとも幾つかの例において、適応有限状態機械は、ノード２１４に結合されている導体（導体１１０等）が長導体であるか又は短導体であるかを判定し、その判定に従って等化を実施するように、等化器２０２を制御するための制御信号を生成する。

【0024】

リドライバ２００の動作の例において、信号がノード２１４において受信される。少なくとも幾つかの例において、信号は、本明細書の他の場所に定義されるように、短導体又は長導体のいずれかの導体１１０等の導体を介して受信される。等化器２０２は、受信した信号に等化を適用し、等化信号を生成及び出力する。少なくとも幾つかの例において、等化は、コントローラ２１０から受け取った等化設定に基づいて適用される。リドライバ２００が既に、受信した信号に適用する等化（例えば、長導体等化又は短導体等化）を判定して、等化信号を生成する（例えば、適応が既に発生している）場合、少なくとも幾つかの例において、比較器２０４、分周器２０６、カウンタ２０８、及び／又はＤＡＣ２１２は、不要な電力消費を防ぐためにディスエーブルされる。

【0025】

以下のリドライバ２００の説明は、等化の適応を実施している間、リドライバ２００を参照して行われる。少なくとも幾つかの例において、コントローラ２１０は、短導体用に構成された等化の事前定義された量を提供するように等化器２０２を制御することによって適応を開始する。幾つかの例において、短導体用に事前定義された等化は、最小量又はゼロ量の等化である。他の例において、短導体用に事前定義された等化は、長導体用に事前定義された等化より少ない非ゼロ量の等化である。等化器２０２が短導体用に事前定義された等化を提供している間、コントローラ２１０は、ＤＡＣ２１２を制御して、ゼロからゼロより大きい値まで、階段状に配置された複数の閾値信号を生成及び出力する。少なくとも幾つかの例において、この結果、約１６の閾値信号が生成される。幾つかの例において、閾値信号は、約４０ミリボルトの分解能を有する（例えば、各後続の閾値信号の値は直前の閾値信号の値より約４０ミリボルト大きい）。幾つかの例において、閾値信号は、コントローラ２１０から受け取ったデータビットの数に基づいて、ＤＡＣ２１２に対する最小サポート出力値からＤＡＣ２１２の最大サポート出力値までの掃引の結果を表す。

【0026】

少なくとも幾つかの他の例において、コントローラ２１０は、ＤＡＣ２１２を制御して、異なる複数の閾値信号を生成及び出力する。例えば、コントローラ２１０は、ＤＡＣ２１２を制御して、対象の３つの特定の値（例えば、ヒット［ｎｅｇ］、ヒット［ｐｏｓ］、及びヒット［０］、等であり、これ以降に詳しく説明する）を有する閾値信号を生成及び出力する。ＤＡＣ２１２を制御して、対象の特定の値の閾値信号のみを生成及び出力する結果、少なくとも幾つかの例において、導体が長いか短いかの一層迅速な判定となり、不要な、電力生成の消費及び対象とされない閾値信号の出力が防止される。

【0027】

比較器２０４は、等化信号がそれぞれの閾値信号を超えるか否かを示す、各閾値信号に対する比較結果を出力する。少なくとも幾つかの例において、コントローラ２１０は、各閾値信号に対して等化信号の複数比較がなされるように、ＤＡＣ２１２を制御して、事前定義された時間期間、同じ閾値信号を出力する。少なくとも１つの例において、事前定義された時間期間は、約３マイクロ秒である。他の例において、事前定義された時間期間は、例えば約１２マイクロ秒の最大値までプログラム可能である。より一般的には、少なくとも幾つかの例において、ノード２１４において受信した信号のパターンタイプ、ノード２１４において受信した信号のデータ速度、最大許容適応時間等に少なくとも部分的に従って、事前定義された時間期間の値が判定される。各閾値信号に対して等化信号の複数の比較を実施することは、少なくとも幾つかの例において、適応プロセスに影響を与える等化信号における変動の機会を軽減する。

【0028】

少なくとも幾つかの例において、等化信号は、約５ＧＨｚ等のＧＨｚ範囲における周波数を有し、それは、幾つかの例において、正確なカウントを行う際に困難又は不要な挑戦又はコストを生じさせる。この周波数は比較器２０４の出力に変換される。従って、分周器２０６は比較器出力を分周して、分周された信号を生成する。少なくとも幾つかの例において、分周器２０６は、比較器出力が５ＧＨｚの周波数を有していた場合に、比較器出力を８で分割し、約６２５ＭＨｚの信号等の、メガヘルツ（ＭＨｚ）レンジの信号を生成する周波数分周器である。他の例において、分周器２０６は、リドライバ２００の応用環境及び／又はカウンタ２０８の技法上の限界に基づく、任意の適切な整数に従って比較器出力を分周する。

【0029】

各閾値信号に対して、プロセッサ２１８はカウンタ２０８をリセットする。従って、カウンタ２０８は、ゼロからカウントを開始し、各受信した分周された信号における立ち上がりエッジに対してカウントを増分する。立ち上がりエッジは、その時点で、検討中のそれぞれの閾値信号の値を等化信号が超えたことを示す。プロセッサ２１８は、各閾値信号との比較のためにカウンタ２０８からカウントを受け取り、各カウントを、メモリ２２０等又はキャッシュやレジスタ等の別のストレージデバイス（図示されない）にストアする。少なくとも幾つかの例において、プロセッサ２１８は更に、各々、それぞれのカウントに対応する閾値信号の値をストアする。

【0030】

等化信号を各閾値信号と比較するためにカウントを判定した後、プロセッサ２１８は、事前にストアされた複数のカウントを比較する。例えば、プロセッサ２１８は、複数の閾値信号値において発生するカウントの数を判定し、それらを比較して、それらの間の関係を判定する。少なくとも幾つかの例において、プロセッサ２１８は、約３の閾値信号値におけるカウントを等化するために値ヒット［ｎｅｇ］を判定する。これらの例において、プロセッサ２１８は更に、約１２の閾値信号値におけるカウントを等化するために値ヒット［ｐｏｓ］を判定する。また、これらの例において、プロセッサ２１８は更に、約７の閾値信号値におけるカウントを等化するために、値ヒット［０］を判定する。幾つかの例において、ノード２１４において受信された入力信号が、等しくない立ち上がり及び立ち下がりエッジ遷移を有する場合、ヒット［ｐｏｓ］及びヒット［ｎｅｇ］の値は上述の値から変化している。更に一般的には、ヒット［０］がＸの閾値信号値に対応し、ヒット［ｎｅｇ］がＸ－Ｙの閾値信号値に対応する場合、ヒット［ｐｏｓ］はＸ＋（Ｙ＋１）の閾値信号値に対応する。また、ＤＡＣ出力値が、約０から約１５の間でプログラム可能である場合、ヒット［０］は、約７のＤＡＣ出力値にほぼ等しいと判定される。ヒット［０］の値がヒット［ｎｅｇ］及びヒット［ｐｏｓ］の両方にほぼ等しいとき、プロセッサ２１８は、ノード２１４に結合された導体が短導体であると判定する。ヒット［０］の値が、ヒット［ｎｅｇ］又はヒット［ｐｏｓ］のいずれよりもはるかに大きいとき、コントローラ２１０は、ノード２１４に結合された導体が長導体であると判定する。少なくとも幾つかの実装において、ヒット［０］が、ヒット［ｎｅｇ］又はヒット［ｐｏｓ］より小さいと判定された場合、エラー状態（導体のショート等）が記録される。

【0031】

ヒット［ｎｅｇ］、ヒット［ｐｏｓ］、及びヒット［０］の間の関係に基づく長導体又は短導体の判定に基づいて、プロセッサ２１８は、事前定義された等化設定を等化器２０２に提供する。少なくとも幾つかの例において、事前定義された等化設定は、リドライバ２００の等化適応開始からおよそ１００マイクロ秒以内に等化器２０２に提供される。少なくとも幾つかの例において、等化適応は、ノード２１４に結合された後に導体の判定された長さに基づいて提供されるため、更に動的に等化器２０２に提供される。導体１１０が短導体であるとの判定が行われると、等化器２０２は既に短導体用に事前定義された等化を用いてプログラミングされているため、プロセッサ２１８は、事前定義された等化設定に関してそれ以上の動作を行わない。導体１１０が長導体であるとの判定が行われると、プロセッサ２１８は、長導体用に事前定義された等化設定を選択し、その設定を等化器２０２に出力する。

【0032】

少なくとも幾つかの例において、事前定義された等化設定を等化器２０２に提供した後、プロセッサ２１８は、比較器２０４、分周器２０６、カウンタ２０８、及び／又はＤＡＣ２１２の少なくとも幾つかをディスエーブルして、不要な電力消費を防止する。ノード２１４において新しい結合が検出されると、プロセッサ２１８は、比較器２０４、分周器２０６、カウンタ２０８、及びＤＡＣ２１２をイネーブルし、新しく結合された導体に対して本開示の等化適応を再度実施する。

【0033】

ここで図３を参照すると、信号波形の例示的な図形３００が示される。少なくとも幾つかの例において、図形３００は、図２のノード２１４に結合された導体が長導体であるときに、図２のリドライバ２００に存在する少なくとも幾つかの信号を表す。従って、図形３００を説明する際に、図２の少なくとも幾つかの構成要素及び／又は信号が参照される。図形３００のｙ軸が、カウンタ２０８によって行われたカウントの数を表し、図形３００のｘ軸が、閾値信号の掃引においてＤＡＣ２１２によって出力される最小値から、閾値信号の掃引においてＤＡＣ２１２によって出力される最大値までの、閾値信号の値を表す。更に図形３００のｘ軸に図示されているのは、本開示の１つの実装におけるヒット［ｎｅｇ］、ヒット［ｐｏｓ］、及びヒット［０］に対応する閾値信号値である。

【0034】

図形３００において図示される各信号は、上述のように、複数の閾値信号の各々の掃引に対して、検査中の導体からの受信信号に対する等化器２０２の１つの等化設定に一意に対応する。図形３００によって示されるように、ヒット［ｎｅｇ］の値において発生するカウントと、ヒット［ｐｏｓ］の値において発生するカウントは両方とも、ヒット［０］の値において発生するカウントよりはるかに小さい。従って、図形３００に図示されるヒット［ｎｅｇ］、ヒット［ｐｏｓ］、及びヒット［０］の間のこの関係は、検査中の導体が長導体であることを示している。

【0035】

ここで図４を参照すると、信号波形の例示的な図形４００が示される。少なくとも幾つかの例において、図形４００は、図２のノード２１４に結合された導体が短導体であるときに、図２のリドライバ２００において存在する少なくとも幾つかの信号を表す。従って、図形４００を説明する際に、図２の少なくとも幾つかの構成要素及び／又は信号が参照される。図形４００のｙ軸が、カウンタ２０８によって行われたカウントの数を表し、図形４００のｘ軸が、閾値信号の掃引において、ＤＡＣ２１２によって出力される最小値から、閾値信号の掃引においてＤＡＣ２１２によって出力される最大値までの、閾値信号の値を表す。また、図形４００のｘ軸に図示されているのは、本開示の１つの実装におけるヒット［ｎｅｇ］、ヒット［ｐｏｓ］、及びヒット［０］に対応する閾値信号値である。

【0036】

図形４００において図示される各信号は、上述のように、複数の閾値信号の各々の掃引に対して、検査中の導体からの受信信号に対する等化器２０２の１つの等化設定に一意に対応する。図形４００に示されるように、ヒット［ｎｅｇ］の値において発生するカウント及びヒット［ｐｏｓ］の値において発生するカウントは、両方とも、ヒット［０］の値において発生するカウントにほぼ等しい。従って、図形４００に図示される、ヒット［ｎｅｇ］、ヒット［ｐｏｓ］、及びヒット［０］の間のこの関係は、検査中の導体が短導体であることを示している。

【0037】

ここで図５を参照すると、例示的な方法５００のフローチャートが示される。少なくとも幾つかの例において、方法５００は、通信システム等のシステムにおける等化の動的２レベル適応の方法である。方法５００は、少なくとも幾つかの例において、図２のコントローラ２１０等のコントローラによって実装され、方法５００を説明する際に、上述の図の１つ又は複数が参照される。少なくとも幾つかの例において、方法５００は、図２の等化適応コンピュータプログラム製品２２２を実行することによって、実装又は実行される。更に、少なくとも幾つかの例において、方法５００の動作はまた、又はその代わりに、上述の適応有限状態機械等の状態機械の状態を表す。

【0038】

動作５０５において、信号が受信される。少なくとも幾つかの例において、信号はＵＳＢプロトコルに準拠する信号であり、導体の特性に基づいて短いか又は長いかのいずれかに分類される長さが不明の導体を介して受信される。他の例において、信号は、他の任意の適切な信号又は通信プロトコルに準拠するか又は準拠しない。

【0039】

動作５１０において、事前定義された第１の等化が受信信号に適用されて、等化信号を生成する。少なくとも幾つかの例において、第１の等化は、短導体用の等化である。等化は、幾つかの例において、コントローラから受け取る等化設定に基づいて、等価器によって実施される。

【0040】

動作５１５において、基準電圧が生成される。幾つかの例において、基準電圧は基準値をＤＡＣに出力してＤＡＣに基準電圧を生成させるコントローラによって生成される。他の例において、基準電圧はコントローラによって直接出力される。更に他の例において、基準電圧は、任意の適切な構成要素によって生成されるか又は任意の適切な構成要素から受信される。

【0041】

動作５２０において、等化信号は基準電圧と比較される。等化信号は、基準電圧と比較されて、少なくとも１つの実装において、比較が実施される特定の時点で、等化信号の値が基準電圧の値を超えているか否かを判定する。従って、この点において、基準電圧は、閾値信号と呼ばれることがある。比較により比較結果が生成される。少なくとも幾つかの例において、比較は、複数の時点で、同じ基準電圧及び等化信号に関して複数の比較結果が生成されるように、複数回実施される。

【0042】

動作５２５において、比較結果のカウントが判定される。少なくとも幾つかの例において、カウントは、比較器によって出力されているアサートされたパルスの数をカウントするカウンタのハードウェア又はソフトウェアの実装によって行われる。少なくとも幾つかの例において、比較結果は、カウントする前に、まず分周される（例えば、周波数分周器等により）。幾つかの例において、比較結果が、カウントが困難になるか又は正確に実施することが不可能である周波数である場合に、分周が実施される。

【0043】

動作５３０において、等化信号と比較されるべき基準電圧が残っているか否かの判定が行われる。例えば、上述のように、種々の実装において、複数の基準電圧が等化信号と比較されて、複数のカウントを生成する。等化信号と比較されるべき基準電圧が残っている場合、方法５００は、動作５１５に戻る。等化信号と比較されるべき基準電圧が残っていない場合、方法５００は動作５３５に進む。

【0044】

動作５３５において、複数の基準電圧に対する比較結果のカウント間の関係が判定される。例えば、カウントは比較されて、それぞれ本明細書の他の場所で説明されるヒット［ｎｅｇ］又はヒット［ｐｏｓ］が、同じく本明細書の他の場所に説明されるヒット［０］よりはるかに小さいか否かを判定する。少なくとも幾つかの例において、カウントは、更に比較されて、ヒット［ｎｅｇ］、ヒット［ｐｏｓ］、及びヒット［０］が互いにほぼ等しいか否かが判定される。

【0045】

動作５４０において、判定された関係に従って、受信した信号に第２の等化が適用される。例えば、ヒット［ｎｅｇ］、ヒット［ｐｏｓ］、及びヒット［０］が互いにほぼ等しいと判定されると、動作５０５において、信号が受信された導体は短導体であると判定される。導体が短導体であると判定されると、短導体用の等化が既に動作５１０において適用されているので、動作５４０における等化は変わらないままである。ヒット［ｎｅｇ］又はヒット［ｐｏｓ］がヒット［０］よりはるかに小さいと判定されると、動作５０５において、信号が受信された導体は長導体であると判定される。導体が長導体であると判定されると、動作５４０において、長導体用の事前定義された等化が、受信信号に適用されて、等化信号を生成する。幾つかの例において、等化は、コントローラから受信した等化設定に基づいて、等化器によって実施される。

【0046】

方法５００の動作は、種々の例において、数値参照を用いて説明及び図示されてきたが、方法５００は、本明細書に説明されない付加的な動作を含む。幾つかの例において、本明細書で説明される任意の１つ又は複数の動作は、１つ又は複数のサブ動作を含む。幾つかの例において、本明細書で説明される任意の１つ又は複数の動作が省かれる。幾つかの例において、本明細書で説明される任意の１つ又は複数の動作は、本明細書で示される順以外の順（例えば、逆順に、実質的に同時に、重なって、等）で実施される。これらの選択肢の各々は、本開示の範囲内に入ることが意図されている。

【0047】

上記の説明において、用語「含む」及び「包含する」は制限のない方法で用いられ、従って、「を含むがそれらに限定されない」を意味するように解釈されるべきである。用語「結合する」は、明細書全体に用いられている。この用語は、本開示の説明と一貫した機能的関係を可能にする、接続、通信、又は信号経路を網羅し得る。例えば、デバイスＡがデバイスＢを制御して或るアクションを実施するための信号を生成する場合、第１の例において、デバイスＡはデバイスＢに結合され、又は第２の例において、介在する構成要素ＣがデバイスＡとデバイスＢとの間の機能的関係を実質的に変更しない場合、デバイスＡは、介在する構成要素Ｃを介して、デバイスＢに結合され、その結果、デバイスＢは、デバイスＡによって生成される制御信号を介して、デバイスＡによって制御される。或るタスク又は機能を実施「するように構成される」デバイスは、製造時に製造元によってその機能を実施するように構成され（例えば、プログラムされ、及び／又はハードワイヤードされ）得、及び／又は、製造後にユーザによって、機能及び／又は他の付加的な又代替の機能を実施するように、構成可能（又は再構成可能）であり得る。こういった構成は、ハードウェア構成要素の構築及び／又はレイアウト及びデバイスの相互接続、又はそれらの組み合わせを介し得る。更に、或る構成要素を含むと言われる回路又はデバイスは、代わりに、それらの構成要素に結合されて説明される回路要素又はデバイスを形成するように構成され得る。例えば、１つ又は複数の半導体要素（トランジスタ等）、１つ又は複数の受動要素（抵抗、キャパシタ、及び／又はインダクタ等）、及び／又は１つ又は複数のソース（電圧源及び／又は電流源等）は、代わりに、単一の物理的デバイス（例えば、半導体ダイ及び／又は集積回路（ＩＣ）パッケージ）内に、半導体要素のみを含み得、製造時又は製造後に、例えば、エンドユーザ及び／又は第三者によって、少なくとも幾つかの受動要素及び／又はソースに結合して、説明される構成を形成するように構成され得る。

【0048】

或る構成要素は特定の処理技術（例えば、電界効果トランジスタ（ＦＥＴ）、金属酸化物半導体ＦＥＴ（ＭＯＳＦＥＴ）、ｎ型、ｐ型、等）として本明細書に説明されるが、これらの構成要素は、他の処理技術の構成要素と交換され得（例えば、ＦＥＴ及び／又はＭＯＳＦＥＴを、バイポーラ接合トランジスタ（ＢＪＴ）と交換する、ｎ型をｐ型と交換する、又はその逆等）、交換された構成要素を含む再構成回路は、構成要素交換の前に可能であった機能性に少なくとも部分的に類似する所望の機能性を提供する。抵抗器として図示されている構成要素は一般的に、特に明記しない限り、図示された抵抗器によって表されるインピーダンスの量を提供するために直列又は並列に結合された任意の１つ又は複数の要素を表す。また、前述の説明において、「接地電圧電位」を用いる場合、シャーシ接地、アース接地、フローティング接地、仮想接地、デジタル接地、共通接地、及び／又は、その他の、本開示の教示に適用する又は適切な接地接続を含むことを意図する。特に明記されない場合、値の前の「約」「ほぼ」、又は「実質的に」は、記載された値の＋／－１０パーセントを意味する。

【0049】

上述の説明は、本開示の原理及び種々の例の例示であることを意味する。上述の開示が理解されると、多くの変形及び修正が当業者に明らかになるであろう。本開示は、そのような全ての変形及び修正を包含すると解釈されることが意図されている。

【図1】

【図2】

【図3】

【図4】

【図5】

【国際調査報告】