特表 2022-550238 高電子移動度トランジスタの高電圧動作を改善するための静電容量ネットワークおよびその方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-12-01

(54)【発明の名称】高電子移動度トランジスタの高電圧動作を改善するための静電容量ネットワークおよびその方法

(51)【国際特許分類】

   H01L 21/338 20060101AFI20221124BHJP

   H01L 29/41 20060101ALI20221124BHJP

   H01L 21/28 20060101ALI20221124BHJP

   H01L 29/417 20060101ALI20221124BHJP

【ＦＩ】

H01L29/80 F

H01L29/80 H

H01L29/44 Y

H01L21/28 301B

H01L29/50 M

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2022500903

(86)(22)【出願日】2020-06-24

(85)【翻訳文提出日】2022-03-02

(86)【国際出願番号】 US2020039344

(87)【国際公開番号】W WO2021011163

(87)【国際公開日】2021-01-21

(31)【優先権主張番号】62/873,307

(32)【優先日】2019-07-12

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】501315784

【氏名又は名称】パワー・インテグレーションズ・インコーポレーテッド

(74)【復代理人】

【識別番号】100125818

【弁理士】

【氏名又は名称】立原 聡

(74)【代理人】

【識別番号】100100181

【弁理士】

【氏名又は名称】阿部 正博

(72)【発明者】

【氏名】ヤン クオ‐チャン

(72)【発明者】

【氏名】ジョージェスク ソリン

(72)【発明者】

【氏名】クディモフ アレクセイ

(72)【発明者】

【氏名】ヴァラダラジャン カマル

【テーマコード（参考）】

4M104

5F102

【Ｆターム（参考）】

4M104AA04

4M104AA07

4M104CC01

4M104CC05

4M104FF10

4M104FF11

4M104GG09

5F102GB01

5F102GC01

5F102GD10

5F102GL04

5F102GM04

5F102GQ01

5F102GR12

5F102GS07

5F102GV03

(57)【要約】

高電子移動度トランジスタの高電圧動作を改善するための静電容量ネットワーク（ＨＥＭＴ）が本明細書において提示される。統合された、および／または外部の静電容量ネットワークが、ドリフト領域において電界を分布させるための固定個数の容量結合されたフィールドプレートを備え得る。容量結合されたフィールドプレートは、コストを下げるために同じ金属層において有益に製造され得、静電容量ネットワークは、フィールドプレート電位を制御するために提供され得る。各フィールドプレートにおける電位は、静電容量ネットワークを通して事前に規定され得、ドリフト領域に沿った一様な、および／または実質的に一様な電界分布をもたらす。
【選択図】図９

【特許請求の範囲】

【請求項1】

ドリフト領域と、
前記ドリフト領域の上方に位置している少なくとも１つのフィールドプレートであって、前記ドリフト領域が、電界をサポートするように構成された、前記少なくとも１つのフィールドプレートと、
前記少なくとも１つのフィールドプレートに電気的に結合された静電容量ネットワークであって、前記静電容量ネットワークが、前記電界を分布させるように構成された、前記静電容量ネットワークと、
を備える、高電子移動度トランジスタ（ＨＥＭＴ）。

【請求項2】

前記ＨＥＭＴが、横方向窒化ガリウム（ＧａＮ）半導体デバイスである、
請求項１に記載のＨＥＭＴ。

【請求項3】

前記静電容量ネットワークが、前記電界を一様に分布させるように構成された、
請求項１に記載のＨＥＭＴ。

【請求項4】

前記静電容量ネットワークが、前記少なくとも１つのフィールドプレートにおける選択電位を確立するように構成された、
請求項１に記載のＨＥＭＴ。

【請求項5】

前記選択電位が、前記電界を一様に分布させるように選択された、
請求項４に記載のＨＥＭＴ。

【請求項6】

前記静電容量ネットワークが、前記少なくとも１つのフィールドプレートを放電するように構成された少なくとも１つのインピーダンスを含む、
請求項４に記載のＨＥＭＴ。

【請求項7】

ゲートとドレインとの間において横方向に形成されたドリフト領域であって、前記ドリフト領域が、電界をサポートするように構成された、前記ドリフト領域と、
前記ドリフト領域の上方に位置している複数のフィールドプレートであって、前記複数のフィールドプレートが、
第１の電位をサポートするように構成された第１のフィールドプレートと、
第２の電位をサポートするように構成された第２のフィールドプレートと、
を備える、
前記複数のフィールドプレートと、
前記複数のフィールドプレートに電気的に結合された静電容量ネットワークであって、前記静電容量ネットワークが、前記電界を分布させるために前記第１の電位と前記第２の電位とを確立するように構成された、前記静電容量ネットワークと、
を備える、半導体デバイス。

【請求項8】

前記静電容量ネットワークが、前記第１の電位と前記第２の電位とを確立するように構成された、
請求項７に記載の半導体デバイス。

【請求項9】

前記静電容量ネットワークが、
前記第１のフィールドプレートに電気的に結合された第１のコンデンサと、
前記第２のフィールドプレートに電気的に結合された第２のコンデンサと、
を備える、
請求項７に記載の半導体デバイス。

【請求項10】

前記静電容量ネットワークが、外部静電容量ネットワークである、
請求項９に記載の半導体デバイス。

【請求項11】

前記静電容量ネットワークが、埋め込まれたコンデンサを備える、
請求項９に記載の半導体デバイス。

【請求項12】

前記第１のコンデンサが、前記第１の電位を確立するように構成され、
前記第２のコンデンサが、前記第２の電位を確立するように構成された、
請求項９に記載の半導体デバイス。

【請求項13】

前記第１のコンデンサが、直流（ＤＣ）電位と前記第１のフィールドプレートとの間に電気的に結合され、
前記第２のコンデンサが、前記ＤＣ電位と前記第２のフィールドプレートとの間に電気的に結合された、
請求項９に記載の半導体デバイス。

【請求項14】

前記静電容量ネットワークが、
ＤＣ電位と前記第１のフィールドプレートとの間に電気的に結合された第１のインピーダンスと、
前記ドレインと前記第２のフィールドプレートとの間に電気的に結合された第２のインピーダンスと、
を更に含む、
請求項９に記載の半導体デバイス。

【請求項15】

前記ＤＣ電位が、グランドである、
請求項１４に記載の半導体デバイス。

【請求項16】

前記複数のフィールドプレートが、第３の電位をサポートするように構成された第３のフィールドプレートを備え、
前記静電容量ネットワークが、
前記ＤＣ電位と前記第３のフィールドプレートとの間に電気的に結合された第３のコンデンサと、
前記第１のフィールドプレートと前記第３のフィールドプレートとの間に電気的に結合された第３のインピーダンスと、
前記第３のフィールドプレートと前記第２のフィールドプレートとの間に電気的に結合された第４のインピーダンスと、
を備える、
請求項１４に記載の半導体デバイス。

【請求項17】

前記静電容量ネットワークが、前記電界を分布させるために前記第１の電位と前記第２の電位と前記第３の電位とを確立するように構成された、
請求項１６に記載の半導体デバイス。

【請求項18】

前記電界が、実質的に一様である、
請求項１７に記載の半導体デバイス。

【請求項19】

前記電界が、少なくとも１２００ボルトの電圧に耐える、
請求項１８に記載の半導体デバイス。

【請求項20】

高電圧半導体デバイスのドリフト領域において電界を分布させる方法であって、前記方法が、
前記ドリフト領域の上方に少なくとも１つのフィールドプレートを形成することと、
前記少なくとも１つのフィールドプレートにおける選択電位を確立するために、静電容量ネットワークを前記少なくとも１つのフィールドプレートに結合することと、
前記電界が実質的に一様であるように前記選択電位を提供することと、
を含む、方法。

【請求項21】

前記静電容量ネットワークを前記少なくとも１つのフィールドプレートに結合することが、第１のコンデンサを前記少なくとも１つのフィールドプレートに結合することを含む、
請求項２０に記載の方法。

【請求項22】

前記静電容量ネットワークを前記少なくとも１つのフィールドプレートに結合することが、静電放電インピーダンスを前記少なくとも１つのフィールドプレートに結合することを含む、
請求項２１に記載の方法。

【請求項23】

前記ドリフト領域の上方に前記少なくとも１つのフィールドプレートを形成することが、活性領域の内部に前記少なくとも１つのフィールドプレートを形成することを含む、
請求項２０に記載の方法。

【請求項24】

前記静電容量ネットワークを前記少なくとも１つのフィールドプレートに結合することが、前記活性領域の外部に前記静電容量ネットワークを形成することを含む、
請求項２３に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
本出願は、参照により全体として本明細書に組み込まれる２０１９年７月１２日に出願された米国仮特許出願第６２／８７３，３０７号の利益を主張する。

【0002】

本発明は、高電子移動度トランジスタ（ＨＥＭＴ：ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）の高電圧動作を改善するための静電容量ネットワークに関し、より具体的には、静電容量ネットワークを介して結合されたフィールドプレートを含む横方向窒化ガリウム（ＧａＮ）ＨＥＭＴに関する。

【背景技術】

【0003】

窒化ガリウム（ＧａＮ）および他の広バンドギャップＩＩＩ族窒化物ベースの直接遷移半導体材料は高破壊電界を示し、高電流密度に役立つ。この点について、ＧａＮベースの半導体デバイスは、電力および高周波用途においてシリコンベースの半導体デバイスの代わりとして活発に研究されている。例えば、ＧａＮ ＨＥＭＴは、同一の面積のシリコン電力電界効果トランジスタに比べて高い絶縁破壊電圧を伴う、より低いオン抵抗率を提供し得る。

【0004】

電力電界効果トランジスタ（ＦＥＴ：ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）は、エンハンスメント型またはデプレッション型であり得る。エンハンスメント型デバイスは、ゲートバイアスが印加されていないとき（すなわちゲート対ソースバイアスがゼロであるとき）に電流を遮断する（すなわちオフである）トランジスタ（例えば電界効果トランジスタ）を表し得る。対照的に、デプレッション型デバイスは、ゲート対ソースバイアスがゼロであるとき電流を通す（すなわちオンである）トランジスタを表し得る。

【発明の概要】

【0005】

高電子移動度トランジスタ（ＨＥＭＴ）の高電圧動作を改善するための静電容量ネットワークの非限定的かつ非網羅的な実施形態が、以下の図を参照しながら説明されており、異なる図の中の同様の参照符号は、別段の指定がない限り同様の部分を示す。

【図面の簡単な説明】

【0006】

【図1A】図１Ａは、実施形態による静電容量ネットワークを含むデバイス断面の簡略化した概略図を示す。

【図1B】図１Ｂは、実施形態による静電容量ネットワークを含むデバイス断面の概略図を示す。

【図1C】図１Ｃは、実施形態による静電容量ネットワークを含むデバイス断面の概略図を示す。

【図2A】図２Ａは、実施形態による静電容量ネットワークを含むデバイスの概略図を示す。

【図2B】図２Ｂは、実施形態による静電容量ネットワークを含むデバイスの概略図を示す。

【図2C】図２Ｃは、実施形態による静電容量ネットワークを含むデバイスの概略図を示す。

【図2D】図２Ｄは、実施形態による静電容量ネットワークを含むデバイスの概略図を示す。

【図3A】図３Ａは、実施形態による等電位図を含むデバイス断面を示す。

【図3B】図３Ｂは、実施形態による等電位図を含むデバイス断面を示す。

【図3C】図３Ｃは、実施形態による等電位図を含むデバイス断面を示す。

【図4A】図４Ａは、実施形態によるドリフト領域に沿った距離の関数としての電界および電位のプロットを示す。

【図4B】図４Ｂは、実施形態によるドリフト領域に沿った距離の関数としての電界および電位のプロットを示す。

【図4C】図４Ｃは、実施形態によるドリフト領域に沿った距離の関数としての電界および電位のプロットを示す。

【図5】図５は、実施形態によるドレイン電圧の関数としてのフィールドプレート電位に対応したプロットを示す。

【図6】図６は、実施形態によるデバイスの上部レイアウト図を示す。

【図7】図７は、実施形態によるドリフト領域において電界を分布させるための概念的なフロー図を示す。

【図8】図８は、高電圧横方向窒化ガリウムデバイスに対する従来のフィールドプレート設計を示す。

【図9】図９は、本明細書における教示による横方向窒化ガリウムデバイス断面および電気的な概略図を示す。

【図10A】図１０Ａは、実施形態によるデバイスの上部レイアウト図を示す。

【図10B】図１０Ｂは、図１０Ａの実施形態によるストライプ領域の上部レイアウト図を示す。

【図11A】図１１Ａは、実施形態によるデバイスの上部レイアウト図を示す。

【図11B】図１１Ｂは、図１１Ａの実施形態によるストライプ領域の上部レイアウト図を示す。

【図11C】図１１Ｃは、図１１Ａの実施形態によるストライプ領域の断面図を示す。

【発明を実施するための形態】

【0007】

図面中の複数の図にわたり、対応する参照符号が、対応するコンポーネントを示す。当業者は、図中の要素が簡潔かつ明確であるように描かれること、および、一定の縮尺で描かれるとは限らないことを理解する。例えば、図中の要素および層のうちの幾つかの寸法は、本明細書における教示の様々な実施形態をより理解しやすくするために他の要素より誇張される場合がある。更に、市販に適した実施形態において有用なまたは必要な、一般的だが良く理解される要素、層、および／または工程ステップは、多くの場合、高電子移動度トランジスタの高電圧動作を改善するための静電容量ネットワークのこれらの様々な実施形態の図が見づらくならないように図示されていない。

【0008】

以下の説明では、高電子移動度トランジスタの高電圧動作を改善するための静電容量ネットワークの十分な理解を提供するために多くの具体的な詳細事項が記載される。しかし、本明細書における教示を実施するために特定の詳細事項が使用されるとは限らないことが当業者に明らかである。他の例において、本開示を不明瞭にしないために、よく知られた材料または方法は詳細には説明されていない。

【0009】

本明細書中での、「一実施形態」、「実施形態」、「一例」、または「例」についての言及は、実施形態または例と関連して説明される特定の特徴、構造物、方法、処理、および／または特徴が、高電子移動度トランジスタの高電圧動作を改善するための静電容量ネットワークの少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書中の様々な場所における「一実施形態において」、「実施形態において」、「一例」、または「例」といった表現の使用は、すべてが同じ実施形態または例に関連するとは限らない。更に、特定の特徴、構造物、方法、工程、および／または特徴は、１つまたは複数の実施形態または例において任意の適切な組み合わせ、および／または部分的組み合わせで組み合わされてもよい。加えて、本明細書とともに提供される図が当業者への説明を目的としていること、および図面が一定の縮尺で描かれるとは限らないことが理解される。

【0010】

本出願の文脈において、トランジスタが「オフ状態」または「オフ」であるとき、トランジスタは電流を遮断する、および／または実質的に電流を流さない。逆に、トランジスタが「オン状態」または「オン」であるとき、トランジスタは実質的に電流を流すことができる。例示として、１つの実施形態において、高電圧トランジスタは、第１の端子であるドレインと第２の端子であるソースとの間において高電圧がサポートされるＮチャネル金属－酸化物－半導体（ＮＭＯＳ：Ｎ－ｃｈａｎｎｅｌ ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスタ（ＦＥＴ）を備える。幾つかの実施形態において、集積型制御装置回路は、負荷に提供されるエネルギーを調節するときに電力スイッチを駆動するために使用され得る。更に、本開示の目的において、「グランド」または「グランド電位」は、基準電圧または基準電位を表し、この基準電圧または基準電位に対して、電子回路または集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）の全ての他の電圧または電位が規定され、または測定される。

【0011】

上述のように、ＨＥＭＴおよび／またはＧａＮ ＨＥＭＴは、同一の面積のシリコン電力電界効果トランジスタに比べて高い絶縁破壊電圧を伴って、より低いオン抵抗率を提供し得る。しかし、ＨＥＭＴおよび／またはＧａＮ ＨＥＭＴの絶縁破壊電圧が、ドリフト領域における非一様な電界により制限され得ることが見出された。したがって、それが一様になるように、および／または実質的に一様になるように、ドリフト領域において電界を分布させる手法を見出すことが望ましい場合がある。

【0012】

電界を分布させるための従来のアプローチは、フィールドプレートを使用することを含む。しかし、高電圧ＨＥＭＴ（例えば横方向高電圧ＨＥＭＴ）のための従来のフィールドプレート設計は、ドリフト領域に沿った二乗電界分布を提供することに制限され得、更に、従来のフィールドプレート設計は、高い絶縁破壊電圧をサポートするために厚い誘電体を必要とし得る。これは、ひいては、工程コストおよび複雑さを高め得る。したがって、工程コストおよび複雑さを高めずに電界を分布させるための手法を見出すことも望ましいものであり得る。

【0013】

高電子移動度トランジスタの高電圧動作を改善するための静電容量ネットワーク（ＨＥＭＴ）が本明細書において提示される。統合された、および／または外部の静電容量ネットワークは、ドリフト領域において電界を分布させるために固定個数の容量結合されたフィールドプレートを備え得る。容量結合されたフィールドプレートは、コストを下げるために同じ金属層において有益に製造され得、静電容量ネットワークは、フィールドプレート電位を制御するために提供され得る。各フィールドプレートにおける電位は、静電容量ネットワークを通して事前に規定され得、ドリフト領域に沿った一様な、および／または実質的に一様な電界分布をもたらす。

【0014】

図１Ａは、実施形態による静電容量ネットワーク１４０を含むデバイス断面の簡略化した概略図１００ａを示す。簡略化した概略図１００ａはアルミニウムガリウム窒化物（ＡｌＧａＮ）、窒化ガリウム（ＧａＮ）、および／または、ＡｌＧａＮとＧａＮとの両方の組み合わせを含み得る半導体層１０２を示す。簡略化した概略図１００ａは、ソース、ゲート、およびドレインまでの相互接続体を更に示す。１つの実施形態において、相互接続層は、オーミック接点１０４～１０５、ソースフィールドプレート（ＳＦＰ：ｓｏｕｒｃｅ ｆｉｅｌｄ ｐｌａｔｅ）１０６、ドレインフィールドプレート（ＤＦＰ：ｄｒａｉｎ ｆｉｅｌｄ ｐｌａｔｅ）１０７、ビア１０８～１０９、第１の金属層１１０（すなわちソースへのもの）、第１の金属層１１１（すなわちドレインへのもの）、ビア１１２～１１３、第２の金属層１１４（すなわちソースへのもの）、および第２の金属１１５（すなわちドレインへのもの）として識別され得る。更に、ゲート相互接続体は、ゲートフィールドプレート１２０、ビア１２２、および第１の金属層１２４（すなわちゲートへのもの）を含み得る。

【0015】

ドリフト領域は、ゲート（ＧＡＴＥ）とドレイン（ＤＲＡＩＮ）との間の半導体層１０２の表面（すなわち上部）に沿って、および／または表面（すなわち上部）付近に存在し得る。フィールドプレート１３１～１３４が半導体層１０２のドリフト領域の上方に位置するように、ドリフト領域に沿ってフィールドプレート１３１～１３４が第１の金属層を使用して製造され得る。工程ステップおよび／またはコストを減らすために、フィールドプレート１３１～１３４は、第１の金属層１１０～１１１、１２４と同じ金属層（すなわち金属１）において有益に形成され得る。

【0016】

静電容量ネットワーク１４０は、フィールドプレート１３１～１３４に、グランド（ＧＮＤ）に、および／または、１つまたは複数の層において（例えばビア１１３において）ドレインに電気的に接続され得る。図１Ａの実施形態は、４つのフィールドプレート１３１～１３４を示すが、４つより多いまたは少ないフィールドプレート１３１～１３４が存在し得る。例えば、１つのフィールドプレート１３１のみが存在してもよい。

【0017】

静電容量ネットワーク１４０は、フィールドプレート電位（すなわちフィールドプレート電圧）を調節するために提供され得る外部ネットワークおよび／または内部（すなわち統合された）ネットワークであり得る。フィールドプレート電位を知られた（すなわち選択された）値に調節することにより、半導体層１０２のドリフト領域内の電界が、制御された手法で調節され（すなわち分布させられ）得る。この手法により、電界は、実質的に一様に分布させられ得る。

【0018】

図１Ｂは、実施形態による静電容量ネットワーク１４０を含むデバイス断面の概略図１００ｂを示す。概略図１００ｂは、寄生フィールドプレート静電容量Ｃ１～Ｃ４およびＣ１１～Ｃ１５を示す。フィールドプレート１３１～１３４が容量結合されるように、寄生フィールドプレート静電容量Ｃ１～Ｃ４およびＣ１１～Ｃ１５が結合をもたらし得る。静電容量ネットワーク１４０は、フィールドプレート電位（すなわちフィールドプレート電圧）を制御するように、および／または選択するように調整されたコンデンサＣ２１～Ｃ２４を提供し得る。コンデンサＣ２１～Ｃ２４は、フィールドプレート電位を選択するためにシミュレーションにより、および／または実験により少なくとも部分的に決定され得る。

【0019】

図１Ｃは、実施形態による静電容量ネットワーク１４０を含むデバイス断面の概略図１００ｃを示す。静電容量ネットワーク１４０は、グランド（ＧＮＤ）とドレインとの間に（すなわちビア１１３に）電気的に結合された更なるインピーダンスＲ１～Ｒ６を含む。インピーダンスＲ１～Ｒ６は、フィールドプレート１３１～１３４に接続するように調整された抵抗器、受動要素、および／または非線形コンポーネント（例えば能動的な電界効果トランジスタ）であり得る。幾つかの実施形態において、インピーダンスＲ１～Ｒ６は、フィールドプレート１３１～１３４における電荷が除去されること、および／または制御されることを可能にする放電特性を有益に提供し得る。

【0020】

図２Ａは、実施形態による静電容量ネットワーク２０６を含むデバイスの概略図２００ａを示す。概略図２００ａは、ゲートＧ、ソースＳ、およびドレインＤを含むトランジスタ２０２を含み、概略的に示されているように、フィールドプレート２０４は、ゲートＧとドレインＤとの間に電気的に結合され得る。概略図２００ａは、システム電圧に関連した更なる情報を更に示す。例えば、静電容量ネットワーク２０６は、グランド（ＧＮＤ）に、およびフィールドプレート２０４に結合されて、フィールドプレート電位ＶＦＰ１～ＶＦＰ４を提供し得る。加えて、ドレイン対ソース電圧ＶＤＳは、ドレインＤに印加され得る。更に、ゲート対ソース電圧ＶＧＳは、ゲートＧに印加され得、ソースＳは、グランド（ＧＮＤ）に接続され得る。

【0021】

図２Ｂは、実施形態による静電容量ネットワーク２０６を含むデバイスの概略図２００ｂを示す。フィールドプレート２０４は寄生容量Ｃ３０～Ｃ３４に結合されたフィールドプレート２３１～２３４を含む。静電容量ネットワークは、フィールドプレート２３１～２３４にそれぞれ接続されたコンデンサＣ３５～Ｃ３８を含む。コンデンサＣ３５～Ｃ３８の値は、フィールドプレート電位ＶＦＰ１～ＶＦＰ４を制御する（すなわち選択する）ために選択され得、フィールドプレート電位ＶＦＰ１～ＶＦＰ４を選択することにより、トランジスタ２０２のドリフト領域に沿った電界が制御され得る。トランジスタ２０２のドリフト領域はゲートＧとドレインＤとの間であり得、４つより多いまたは少ないフィールドプレート２３１～２３４が存在してもよい。したがって、４つより多いまたは少ないコンデンサＣ３５～Ｃ３８が更に存在してもよい。

【0022】

図２Ｃは、実施形態による静電容量ネットワーク２０６を含むデバイスの概略図２００ｃを示す。概略図２００ｃは、放電ネットワーク２０７を含む実施形態を示す。放電ネットワーク２０７は、フィールドプレート２０４にも結合し得る。

【0023】

図２Ｄは、実施形態による静電容量ネットワーク２０６を含むデバイス２００ｄの概略図を示す。図示されているように、放電ネットワーク２０７は、ドレインＤとゲートＧとの間に電気的に結合されたインピーダンスＺ１～Ｚ５を含み得る。インピーダンスは、放電特性を提供するためにフィールドプレート２３１～２３４に更に電気的に結合される。幾つかの実施形態において、インピーダンスＺ１～Ｚ５は、能動デバイス（例えば電界効果トランジスタ）により実現されてもよい。他の実施形態において、インピーダンスＺ１～Ｚ５は、抵抗器により、および／または受動コンポーネントにより実現されてもよい。

【0024】

図３Ａは、実施形態による等電位図を含むデバイス断面３００ａを示す。デバイス断面３００ａは、ソース（Ｓ）３０２とゲート（Ｇ）３０４とドレイン（Ｄ）３０６とを含むＨＥＭＴデバイスのものであり得る。デバイス断面３００ａは、「Ｘ」軸に沿ってゲート３０４とドレイン３０６との間に位置するフィールドプレート３１２～３１４を更に示す。等電位図は、デバイス断面３００ａのシミュレーションから導出され得る。

【0025】

図３Ｂは、実施形態による等電位図を含むデバイス断面３００ｂを示す。等電位図は線により示され、デバイスシミュレーターを使用して更に導出され得る。

【0026】

図３Ｃは、実施形態による等電位図を含むデバイス断面３００ｃを示す。デバイス断面３００ｃはデバイス材料およびドリフト領域に関連した更なる詳細を示す。例えば、デバイス断面３００ｃは、フィールドプレート３１２～３１４がドリフト領域（すなわち高電圧領域）の上方に形成されている場所に対応した高電圧領域３２０を示す。フィールドプレート３１２～３１４は、フィールドプレートｆ１～ｆ３として更にラベル付けされ得る。

【0027】

デバイス断面３００ｃは、ＧａＮバッファ層３５２および酸化アルミニウム（Ａｌ２Ｏ３）層３５４を更に表す。デバイス断面３００ｃでは、静電ポテンシャル（Ｖ）のシミュレーション値が、（例えば１．０５６０ボルトから１，２０２．９ボルトの間にわたる値をもつ）カラーコーディングされたキーに従って示され得る。

【0028】

図３Ｃは、３つの容量結合されたフィールドプレート３１２～３１４（ｆ１～ｆ３）を含む１２００Ｖデバイスに対するシミュレーションによる等電位図に対応し得る。静電容量ネットワークをエミュレートするための手段として各フィールドプレートに調節外部静電容量を割り当てることにより、図３Ｃのデバイスは、より広いＨＶ領域において一様な２ＤＥＧ電界を伴って１２００Ｖをサポートすることが示され得る（例えば図４Ｃを参照されたい）。

【0029】

図４Ａは、実施形態によるドリフト領域に沿った距離の関数としての電位および電界のプロット４０２、４０４を示す。実施形態は、デバイス断面３００ａ～ｃのシミュレーション結果に対応し得る。更に、プロット４０２は電位に対応し得、プロット４０４は電界に対応し得る。図示されているように、約１７マイクロメートルから３５マイクロメートルの間において、プロット４０４は、距離の関数としてのプロット４０２を改善するように実質的に一様である。この手法により、電位の最大値（すなわちプロット４０２）は約１２００ボルト（Ｖ）に達する。

【0030】

図４Ｂは、実施形態によるドリフト領域に沿った距離の関数としての電位および電界のプロット４０２、４０４を示す。図４Ｂは、高電圧領域３２０に対応した高電圧領域４２０の位置を更に示す。プロット４０４に示されるように、電界は高電圧領域４２０内において（例えばドリフト領域内において）実質的に一様である。

【0031】

図４Ｃは、実施形態によるドリフト領域に沿った距離の関数としての電位および電界のプロット４０２、４０４を示す。図４Ｃはそれが、フィールドプレート３１２～３１４（ｆ１～ｆ３）の位置を示す更なるラベルを含むことを除いて図４Ｂと同様であり得る。例えば、電位に対応したプロット４０４は、フィールドプレート３１２～３１４（ｆ１～ｆ３）の位置に対応したプラトー４３１～４３３を示す。

【0032】

上述のように、デバイスは、より広い高電圧（ＨＶ：ｈｉｇｈ ｖｏｌｔａｇｅ）領域４２０において一様な２ＤＥＧ電界を伴って１２００ボルトをサポートし得る。二次元電子ゲート（２ＤＥＧ）領域における一様な電界は、ＧａＮデバイスにおいて安定した動的なオン抵抗（Ｒｄｓｏｎ）を有益に提供し得る。

【0033】

図５は、実施形態によるドレイン電圧の関数としてのフィールドプレート電位５０２～５０４に対応したプロットを示す。実施形態は、デバイス断面３００ａ～ｃのシミュレーション結果に更に対応し得る。フィールドプレート電位５０２～５０４はドレイン電圧Ｖｄｒａｉｎの関数として提供され、各フィールドプレート３１２～３１４の結合比（例えばフィールドプレートｆ１～ｆ３）がドレイン電圧に対するフィールドプレート電位の比によりどのように計算され得るかを示し得る。

【0034】

図６は、実施形態によるデバイスの上部レイアウト図６００を示す。上部レイアウト図６００は、方向ＹＰに平行に配向したストライプを含む活性領域６１０を示す。当業者が理解し得るように、トランジスタおよび／または半導体デバイスは、電流、電圧、および／または電力が能動的に制御され得る活性領域を含むように製造され得、更に、活性領域に近接したパッド層を含む相互接続層が存在し得る。この点について、上部レイアウト図６００は、相互接続体（例えば金属化体および／またはパッド層）がドレインＤおよびソースＳに接続するためにどこに位置し得るかを更に示す。例えば、パッド６０１～６０３は、活性領域６１０内におけるドレインストライプおよび／またはセグメントへの接続（すなわち電気接続）を可能にするドレインパッド６０１～６０３であり得、パッド６０８は、活性領域６１０内におけるソースストライプおよび／またはセグメントへの接続（すなわち電気接続）を可能にするソースパッド６０８であり得る。更に、パッド６０７は、活性領域６１０内におけるゲート領域への接続（すなわち電気接続）を可能にするゲートパッド６０７であり得る。

【0035】

１つの実施形態において静電容量ネットワーク（例えば静電容量ネットワーク１４０および／または静電容量ネットワーク２０６）は、活性領域６１０の外部に位置し得る。例えば、図６に示されているように、静電容量ネットワーク６０６は、ドレインパッド６０２付近において活性領域６１０の外部に位置し得る。更に、フィールドプレート（例えばフィールドプレート１３１～１３４、フィールドプレート２０４、および／またはフィールドプレート３１２～３１４）は、活性領域６１０の内部に位置し得る。例えば、フィールドプレート、例えばフィールドプレート３１２～３１４は、方向ＹＰに平行に、および活性領域６１０内に（すなわち内部に）位置し得る。図６は、ドレインパッド６０２付近に位置する静電容量ネットワーク６０６を示すが、他の配置も可能である。例えば、静電容量ネットワーク６０６は、ソースパッド６０８付近に、またはソースパッド６０８内に位置し得る。代替的に、デバイスは、図１０Ａおよび図１１Ａに関連して以下で説明されるように複数の静電容量ネットワークおよび／または統合された静電容量ネットワークを含むレイアウトを使用し得る。

【0036】

図７は、実施形態によるドリフト領域（例えば高電圧領域３２０および／または４２０）において電界を分布させるための概念的なフロー図７００を示す。ステップ７０２は、ドリフト領域の上方に少なくとも１つのフィールドプレート（例えばフィールドプレート１３１～１３４、２３１～２３４、３１２～３１４、および／またはｆ１～ｆ３のうちの任意の１つ）を形成することに対応し得る。ステップ７０４は、少なくとも１つのフィールドプレートにおける選択電位（例えばフィールドプレート電位ＶＦＰ１～ＶＦＰ４のうちの任意の１つ）を確立する（ｅｓｔａｂｌｉｓｈ、実現する）ために、静電容量ネットワーク（例えば静電容量ネットワーク１４０、２０６）を少なくとも１つのフィールドプレートに結合することに対応し得る。ステップ７０６は、電界（例えば、電界のプロット４０４を参照されたい）が実質的に一様である（例えば、高電圧領域４２０内におけるプロット４０４を参照されたい）ように選択電位を提供することに対応し得る。

【0037】

図８は、高電圧横方向窒化ガリウムデバイスに対する従来のフィールドプレート設計を示し、図９は、本明細書における教示による横方向窒化ガリウムデバイス断面および電気的な概略図を示す。図９は、結合比確立のための寄生容量、抵抗器静電放電ネットワーク要素、および静電容量ネットワークを更に示し得る。静電容量ネットワークは金属－絶縁体－金属（ＭＩＭ：ｍｅｔａｌ－ｉｎｓｕｌａｔｏｒ－ｍｅｔａｌ）構造物により実現され得、ＭＩＭ構造物は、ＧａＮ工程に本来的に含まれ得る。ＭＩＭ構造物は、縦金属プレートおよび／または近接した金属櫛歯プレートを通して実現され得る。

【0038】

図１０Ａは、実施形態によるデバイスの上部レイアウト図１０００を示す。上部レイアウト図６００と同様に、上部レイアウト図１０００は方向ＹＰに平行に配向されたストライプを含む活性領域１０２０を示す。更に、上部レイアウト図１０００は、相互接続体（例えば金属化体および／またはパッド層）がドレインＤおよびソースＳに接続するように位置し得る場所を更に示す。例えば、パッド１００４～１００６は、活性領域１０２０内におけるドレインストライプおよび／またはセグメントへの接続（すなわち電気接続）を可能にするドレインパッド１００４～１００６であり得、パッド１０２４は、活性領域１０２０内におけるソースストライプおよび／またはセグメントへの接続（すなわち電気接続）を可能にするソースパッド１０２４であり得る。更に、パッド１０２３は、活性領域１０２０内におけるゲート領域への接続（すなわち電気接続）を可能にするゲートパッド１０２３であり得る。

【0039】

上部レイアウト図１０００の実施形態では、静電容量ネットワーク（例えば静電容量ネットワーク１４０および／または静電容量ネットワーク２０６）は、活性領域１０２０の外部に位置するコンデンサ１０２１とコンデンサ１０２２とを含み得る。フィールドプレート、例えばフィールドプレート３１２～３１４は、方向ＹＰに平行に、および活性領域１０２０内に（すなわち内部に）位置し得る。

【0040】

例えば、図１０Ｂは、図１０Ａの実施形態によるストライプ領域１０２５の上部レイアウト図を示し、フィールドプレートパターン１０５０とフィールドプレートパターン１０５１とを示す。フィールドプレートパターン１０５０は、コンデンサ１０２１（またはコンデンサ１０２２）に電気的に結合し得、フィールドプレートパターン１０５１は、コンデンサ１０２２（またはコンデンサ１０２１）に電気的に結合し得る。１つの実施形態において、コンデンサ１０２１および１０２２は、１ピコファラッドから１０ピコファラッド（ｐＦ）の範囲の静電容量値をもち得、例えば、コンデンサ１０２１は５．４ｐＦの値をもち得、コンデンサ１０２２は７．６ｐＦの値をもち得る。

【0041】

図１１Ａは、実施形態によるデバイスの上部レイアウト図１１００を示す。上部レイアウト図６００および上部レイアウト図１０００と同様に、上部レイアウト図１１００は、方向ＹＰに平行に配向されたストライプを含む活性領域１１２０を示す。しかし、上部レイアウト図６００および１０００に示される実施形態と異なり、上部レイアウト図１１００のデバイスは、活性領域１１２０内に分布した埋め込まれたコンデンサを使用してコンデンサネットワーク（例えば静電容量ネットワーク１４０および／または静電容量ネットワーク２０６）を実現する。

【0042】

例えば、図１１Ｂは上部レイアウト図を示し、図１１Ｃは、図１１Ａの実施形態によるストライプ領域１１２５の断面図を示す。図１１Ｂは、フィールドプレートパターン１１３４が相互接続体リンク１１３５により、埋め込まれたコンデンサパターン１１３６に電気的に結合されていることを示す。

【0043】

上部レイアウト図のＡ（ソースＳ）点とＢ（ドレインＤ）点との間に示された切断線１１３７は、図１１Ｃの断面図に対応し得る。点Ａは、ソース相互接続体１１４０とアライメントし（および電気的に結合され）得、点Ｂは、ドレイン相互接続体１１４２とアライメントし（および電気的に結合され）得る。埋め込まれたコンデンサパターン１１３６は、埋め込まれたコンデンサ１１４６と電気的に結合され得、フィールドプレートパターン１１３４は、フィールドプレート１１４４と電気的に結合され得る。

【0044】

高電子移動度トランジスタの高電圧動作を改善するための静電容量ネットワーク（ＨＥＭＴ）により解決される課題は、工程の複雑さおよびコストを高めずに横方向窒化ガリウム（ＧａＮ）デバイスの高電圧動作を有効化することを含み得る。

【0045】

横方向ＨＶデバイスに対する理想的な（すなわち従来の）フィールドプレート設計は、ドリフト領域に沿っておおむね二乗電界分布を伴い得る。これは、絶縁破壊電圧が高くなるにつれて誘電体の厚さを大きくしながらフィールドプレートの高さを高くすることにより達成され得る（例えば図８を参照されたい）が、これは工程コストおよび複雑さを高める。本明細書における教示は、多くの容量結合されたフィールドプレートを含む横方向ＧａＮデバイスに適用可能であり得、フィールドプレートは、コストを下げるために好ましくは同じ金属層に構築され得、この場合において、各フィールドプレートにおける電位は静電容量ネットワークを通して事前に規定され得、最大動作電圧においてドリフト領域に沿った一様な電界分布をもたらす。

【0046】

更に、静電容量ネットワークの機能は、正しい（例えば理想的な、または実質的に理想的な）結合比をもたらすために、寄生容量と組み合わされた事前に規定された静電容量により、容量結合されたフィールドプレートの各々における所望の電位を確立することであり得る。

【0047】

要約で説明される事項を含む本開示の示される例の上述の説明は、網羅的であることを意図したものではなく、開示される形態そのものへの限定であることを意図したものでもない。高電子移動度トランジスタの高電圧動作を改善するための静電容量ネットワークの特定の実施形態は本明細書において例示を目的として説明されるが、本開示のより広い趣旨および範囲から逸脱することなく様々な同等な変更が可能である。実際、特定の例示的なデバイス断面が説明のために提示されること、および、本明細書の教示に従って他の実施形態も使用され得ることが理解される。

【0048】

本発明は請求項において規定されるが、本発明が代替的に以下の例により規定され得ることが理解されなければならない。

【0049】

例１．ドリフト領域と、ドリフト領域の上方に位置している少なくとも１つのフィールドプレートであって、ドリフト領域が、電界をサポートするように構成された、少なくとも１つのフィールドプレートと、少なくとも１つのフィールドプレートに電気的に結合された静電容量ネットワークであって、静電容量ネットワークが、電界を分布させるように構成された、静電容量ネットワークとを備える、高電子移動度トランジスタ（ＨＥＭＴ）。

【0050】

例２．ＨＥＭＴが、横方向窒化ガリウム（ＧａＮ）半導体デバイスである、例１に記載のＨＥＭＴ。

【0051】

例３．静電容量ネットワークが、電界を一様に分布させるように構成された前述の例のうちのいずれか１つに記載のＨＥＭＴ。

【0052】

例４．静電容量ネットワークが、少なくとも１つのフィールドプレートにおける選択電位を確立するように構成された、前述の例のうちのいずれか１つに記載のＨＥＭＴ。

【0053】

例５．選択電位が、電界を一様に分布させるように選択された、前述の例のうちのいずれか１つに記載のＨＥＭＴ。

【0054】

例６．静電容量ネットワークが、少なくとも１つのフィールドプレートを放電するように構成された少なくとも１つのインピーダンスを含む、前述の例のうちのいずれか１つに記載のＨＥＭＴ。

【0055】

例７．ゲートとドレインとの間において横方向に形成されたドリフト領域であって、ドリフト領域が、電界をサポートするように構成された、ドリフト領域と、ドリフト領域の上方に位置している複数のフィールドプレートであって、複数のフィールドプレートが、第１の電位をサポートするように構成された第１のフィールドプレートと第２の電位をサポートするように構成された第２のフィールドプレートとを備える、複数のフィールドプレートと、複数のフィールドプレートに電気的に結合された静電容量ネットワークであって、静電容量ネットワークが、電界を分布させるために第１の電位と第２の電位とを確立するように構成された、静電容量ネットワークとを備える、半導体デバイス。

【0056】

例８．静電容量ネットワークが、第１の電位と第２の電位とを確立するように構成された、例７に記載の半導体デバイス。

【0057】

例９．静電容量ネットワークが、第１のフィールドプレートに電気的に結合された第１のコンデンサと第２のフィールドプレートに電気的に結合された第２のコンデンサとを備える、例７から例８のいずれか１つに記載の半導体デバイス。

【0058】

例１０．静電容量ネットワークが、外部静電容量ネットワークである、例７から例９のいずれか１つに記載の半導体デバイス。

【0059】

例１１．静電容量ネットワークが、埋め込まれたコンデンサを備える、例７から例１０のいずれか１つに記載の半導体デバイス。

【0060】

例１２．第１のコンデンサが、第１の電位を確立するように構成され、第２のコンデンサが、第２の電位を確立するように構成された、例７から例１１のいずれか１つに記載の半導体デバイス。

【0061】

例１３．第１のコンデンサが、直流（ＤＣ：ｄｉｒｅｃｔ ｃｕｒｒｅｎｔ）電位と第１のフィールドプレートとの間に電気的に結合され、第２のコンデンサが、ＤＣ電位と第２のフィールドプレートとの間に電気的に結合された。例７から例１２のいずれか１つに記載の半導体デバイス。

【0062】

例１４．静電容量ネットワークが、ＤＣ電位と第１のフィールドプレートとの間に電気的に結合された第１のインピーダンスと、ドレインと第２のフィールドプレートとの間に電気的に結合された第２のインピーダンスとを更に含む、例７から例１３のいずれか１つに記載の半導体デバイス。

【0063】

例１５．ＤＣ電位が、グランドである、例７から例１４のいずれか１つに記載の半導体デバイス。

【0064】

例１６．複数のフィールドプレートが、第３の電位をサポートするように構成された第３のフィールドプレートを備え、静電容量ネットワークが、ＤＣ電位と第３のフィールドプレートとの間に電気的に結合された第３のコンデンサと、第１のフィールドプレートと第３のフィールドプレートとの間に電気的に結合された第３のインピーダンスと、第３のフィールドプレートと第２のフィールドプレートとの間に電気的に結合された第４のインピーダンスとを含む、例７から例１５のいずれか１つに記載の半導体デバイス。

【0065】

例１７．静電容量ネットワークが、電界を分布させるために第１の電位と第２の電位と第３の電位とを確立するように構成された、例７から例１６のいずれか１つに記載の半導体デバイス。

【0066】

例１８．電界が、実質的に一様である、例７から例１７のいずれか１つに記載の半導体デバイス。

【0067】

例１９．電界が、少なくとも１２００ボルトの電圧に耐える、例７から例１８のいずれか１つに記載の半導体デバイス。

【0068】

例２０．ドリフト領域の上方に少なくとも１つのフィールドプレートを形成することと、少なくとも１つのフィールドプレートにおける選択電位を確立するために、静電容量ネットワークを少なくとも１つのフィールドプレートに結合することと、電界が実質的に一様であるように選択電位を提供することとを含む、高電圧半導体デバイスのドリフト領域において電界を分布させる方法。

【0069】

例２１．静電容量ネットワークを少なくとも１つのフィールドプレートに結合することが、第１のコンデンサを少なくとも１つのフィールドプレートに結合することを含む、例２０に記載の方法。

【0070】

例２２．静電容量ネットワークを少なくとも１つのフィールドプレートに結合することが、静電放電インピーダンス（ｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ ｉｍｐｅｄａｎｃｅ）を少なくとも１つのフィールドプレートに結合することを含む、例２０から例２１のいずれか１つに記載の方法。

【0071】

例２３．ドリフト領域の上方に少なくとも１つのフィールドプレートを形成することが、活性領域の内部に少なくとも１つのフィールドプレートを形成することを含む、例２０から例２２のいずれか１つに記載の方法。

【0072】

例２４．静電容量ネットワークを少なくとも１つのフィールドプレートに結合することが、活性領域の外部に静電容量ネットワークを形成することを含む、例２０から例２３のいずれか１つに記載の方法。

【図1A】

【図1B】

【図1C】

【図2A】

【図2B】

【図2C】

【図2D】

【図3A】

【図3B】

【図3C】

【図4A】

【図4B】

【図4C】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10A】

【図10B】

【図11A】

【図11B】

【図11C】

【手続補正書】

【提出日】2022-07-27

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

高電子移動度トランジスタ（ＨＥＭＴ）半導体デバイス（１００）であって、前記ＨＥ ＭＴ半導体デバイスが、
ゲートとドレインとの間において横方向に形成されたドリフト領域であって、前記ドリフト領域が、電界をサポートするように構成された、前記ドリフト領域と、
前記ドリフト領域の上方に位置している複数のフィールドプレートであって、前記複数のフィールドプレートが、第１の電位をサポートするように構成された第１のフィールドプレートと、第２の電位をサポートするように構成された第２のフィールドプレートとを備える、前記複数のフィールドプレートと、
前記複数のフィールドプレートに電気的に結合された静電容量ネットワークであって、前記静電容量ネットワークが、前記ドリフト領域によりサポートされる前記電界を分布させるために、前記第１のフィールドプレートにおける前記第１の電位と前記第２のフィー ルドプレートにおける前記第２の電位とを確立するように構成された、前記静電容量ネットワークと、
を備え、
前記静電容量ネットワークが、
前記第１のフィールドプレートに電気的に結合された、および、前記第１のフィール ドプレートとＤＣ電位との間に結合された第１のコンデンサと、
前記第２のフィールドプレートに電気的に結合された、および、前記第２のフィール ドプレートと前記ＤＣ電位との間に結合された第２のコンデンサと、
前記ＤＣ電位と前記第１のフィールドプレートとの間に電気的に結合された第１のイ ンピーダンスと、
前記ドレインと前記第２のフィールドプレートとの間に電気的に結合された第２のイ ンピーダンスと、
を備える、
ＨＥＭＴ半導体デバイス。

【請求項9】

前記第１のインピーダンスと前記第２のインピーダンスとが、電界効果トランジスタで ある、
請求項１から請求項８のいずれか一項に記載のＨＥＭＴ半導体デバイス。

【国際調査報告】