特表 2022-550753 相互接続ブリッジの組立てのための位置合わせキャリア

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-12-05

(54)【発明の名称】相互接続ブリッジの組立てのための位置合わせキャリア

(51)【国際特許分類】

   H01L 25/065 20060101AFI20221128BHJP

   H01L 23/52 20060101ALI20221128BHJP

【ＦＩ】

H01L25/08 Z

H01L23/52 C

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2022519497

(86)(22)【出願日】2020-08-26

(85)【翻訳文提出日】2022-03-28

(86)【国際出願番号】 IB2020057974

(87)【国際公開番号】W WO2021064486

(87)【国際公開日】2021-04-08

(31)【優先権主張番号】16/593,489

(32)【優先日】2019-10-04

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390009531

【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション

【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

(74)【代理人】

【識別番号】100112690

【弁理士】

【氏名又は名称】太佐 種一

(72)【発明者】

【氏名】ワイス、トーマス

(72)【発明者】

【氏名】アーヴィン、チャールス

(72)【発明者】

【氏名】ポメランツ、グレン

(72)【発明者】

【氏名】オルソン、レイチェル

(72)【発明者】

【氏名】カプフハマー、マーク

(72)【発明者】

【氏名】サイ、ブペンダー

(57)【要約】

相互接続ブリッジを使用した２つ以上の半導体ダイの精密な位置合わせおよび組立てを可能にする位置合わせキャリア、アセンブリおよび方法が提供される。位置合わせキャリアは、相互接続ブリッジのものに実質的に整合する熱膨張係数を有する材料から構成される基板を含む。位置合わせキャリアは、基板に位置し、２つ以上の半導体ダイの位置合わせのために構成された複数のはんだボールをさらに含む。

【特許請求の範囲】

【請求項1】

相互接続ブリッジのものに実質的に整合する熱膨張係数を有する基板と、
前記基板に位置し、２つ以上の半導体ダイの位置合わせのために構成された複数のはんだボールと
を備える位置合わせキャリア。

【請求項2】

前記相互接続ブリッジがケイ素から構成され、前記基板がケイ素から構成される、請求項１に記載の位置合わせキャリア。

【請求項3】

前記相互接続ブリッジがケイ素から構成され、前記基板がガラスから構成される、請求項１に記載の位置合わせキャリア。

【請求項4】

前記基板上に存在する前記複数のはんだボールが、前記２つ以上の半導体ダイの各隅部に対応する領域に位置する、請求項１に記載の位置合わせキャリア。

【請求項5】

前記基板の中心領域に位置し、前記相互接続ブリッジの配置およびアクセスのために構成された窓をさらに備える、請求項１に記載の位置合わせキャリア。

【請求項6】

前記複数のはんだボールが、前記２つ以上の半導体ダイの低密度相互接続領域に存在するはんだボールより大きいサイズを有する、請求項１に記載の位置合わせキャリア。

【請求項7】

前記複数のはんだボールのうちの各はんだボールが、制御崩壊チップ接続（Ｃ４）はんだボールである、請求項１に記載の位置合わせキャリア。

【請求項8】

第１の半導体ダイであって、前記第１の半導体ダイの周辺領域に位置する複数の第１の犠牲ボンド・パッド、前記第１の半導体ダイの低密度相互接続（ＬＤＩ）領域に位置する第１のはんだボール、および前記第１の半導体ダイの高密度相互接続（ＨＤＩ）領域に位置する第１のボンド・パッドを備える、前記第１の半導体ダイと、
前記第１の半導体ダイに横方向に隣接して位置する第２の半導体ダイであって、前記第２の半導体ダイの周辺領域に位置する複数の第２の犠牲ボンド・パッド、前記第２の半導体ダイのＬＤＩ領域に位置する第２のはんだボール、および前記第２の半導体ダイのＨＤＩ領域に位置する第２のボンド・パッドを備える、前記第２の半導体ダイと、
請求項１に記載の位置合わせキャリアとを備え、前記基板に位置する第１の組の前記複数のはんだボールが、前記第１の半導体ダイの前記周辺領域に位置する前記複数の第１の犠牲ボンド・パッドに位置合わせされ、前記複数の第１の犠牲ボンド・パッドに接触しており、前記基板に位置する第２の組の前記複数のはんだボールが、前記第２の半導体ダイの前記周辺領域に位置する前記複数の第２の犠牲ボンド・パッドに位置合わせされ、前記複数の第２の犠牲ボンド・パッドに接触している
アセンブリ。

【請求項9】

前記位置合わせキャリアの前記基板の中心部分に位置し、前記相互接続ブリッジの配置のために構成された窓をさらに備える、請求項８に記載のアセンブリ。

【請求項10】

前記第１の半導体ダイおよび前記第２の半導体ダイにまたがる前記相互接続ブリッジをさらに備え、前記相互接続ブリッジが、前記第１の半導体ダイの前記ＨＤＩ領域を前記第２の半導体ダイの前記ＨＤＩ領域に接続する、請求項９に記載のアセンブリ。

【請求項11】

前記相互接続ブリッジがケイ素から構成され、前記位置合わせキャリアの前記基板がケイ素またはガラスから構成される、請求項１０に記載のアセンブリ。

【請求項12】

前記複数の第１の犠牲ボンド・パッドが、前記第１の半導体ダイの各隅部に位置し、前記複数の第２の犠牲ボンド・パッドが、前記第２の半導体ダイの各隅部に位置する、請求項８に記載のアセンブリ。

【請求項13】

前記位置合わせキャリアの前記複数のはんだボールが、前記第１の半導体ダイの前記第１のＬＤＩ領域に存在する前記第１のはんだボールおよび前記第２の半導体ダイの前記第２のＬＤＩ領域に存在する前記第２のはんだボールより大きいサイズを有する、請求項８に記載のアセンブリ。

【請求項14】

前記第１の半導体ダイおよび前記第２の半導体ダイに取り付けられた裏打ち構造体をさらに備える、請求項８に記載のアセンブリ。

【請求項15】

第１の半導体ダイ、前記第１の半導体ダイに横方向に隣接して位置する第２の半導体ダイ、および位置合わせキャリアを備える第１のアセンブリを提供することであって、前記第１の半導体ダイが、前記第１の半導体ダイの周辺領域に位置する複数の第１の犠牲ボンド・パッド、前記第１の半導体ダイの低密度相互接続（ＬＤＩ）領域に位置する第１のはんだボール、および前記第１の半導体ダイの高密度相互接続（ＨＤＩ）領域に位置する第１のボンド・パッドを備え、前記第２の半導体ダイが、前記第２の半導体ダイの周辺領域に位置する複数の第２の犠牲ボンド・パッド、前記第２の半導体ダイのＬＤＩ領域に位置する第２のはんだボール、および前記第２の半導体ダイのＨＤＩ領域に位置する第２のボンド・パッドを備え、前記位置合わせキャリアが、相互接続ブリッジのものに実質的に整合する熱膨張係数を有する基板、および前記基板に位置する複数のはんだボールを備え、前記基板に位置する第１の組の前記複数のはんだボールが、前記第１の半導体ダイの前記周辺領域に位置する前記複数の第１の犠牲ボンド・パッドに位置合わせされ、前記複数の第１の犠牲ボンド・パッドに接触しており、前記基板に位置する第２の組の前記複数のはんだボールが、前記第２の半導体ダイの前記周辺領域に位置する前記複数の第２の犠牲ボンド・パッドに位置合わせされ、前記複数の第２の犠牲ボンド・パッドに接触している、前記第１のアセンブリを提供することと、
前記第１の半導体ダイおよび前記第２の半導体ダイの裏面に裏打ち構造体を第１に取り付けることと、
前記第１の半導体ダイ、前記第２の半導体ダイ、および前記裏打ち構造体を備える第２のアセンブリを提供するように、前記位置合わせキャリアを除去することと、
前記第１の半導体ダイ、前記第２の半導体ダイ、前記裏打ち構造体、および前記相互接続ブリッジを備える第３のアセンブリを提供するように、前記第１の半導体ダイと前記第２の半導体ダイとの間に前記相互接続ブリッジを第２に取り付けることであって、前記相互接続ブリッジが、前記第１の半導体ダイの前記ＨＤＩ領域を第前記２の半導体ダイの前記ＨＤＩ領域に接続する、前記相互接続ブリッジを第２に取り付けることと、
前記第３のアセンブリに積層体を第３に取り付けることと
を含む方法。

【請求項16】

前記第３のアセンブリから前記裏打ち構造体を除去することをさらに含む、請求項１５に記載の方法。

【請求項17】

前記第３に取り付けることが、前記第１および第２のはんだボールの一括リフローを含む、請求項１５に記載の方法。

【請求項18】

前記複数の第１の犠牲ボンド・パッドが、前記第１の半導体ダイの前記ＨＤＩ領域内の前記第１のボンド・パッドと同時に形成され、前記複数の第２の犠牲ボンド・パッドが、前記第２の半導体ダイの前記ＨＤＩ領域内の前記第２のボンド・パッドと同時に形成される、請求項１５に記載の方法。

【請求項19】

前記積層体を前記第３に取り付けた後に、前記裏打ち構造体を除去することをさらに含む、請求項１５に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体技術に関し、より詳細には、相互接続ブリッジを使用した２つ以上の半導体ダイの位置合わせおよび組立てに関する。

【背景技術】

【0002】

半導体ダイ（すなわち、チップ）は、より複雑になり、サイズは増大し続けている。この結果、欠陥密度は同じままであるため、半導体ダイの収量はより低くなるが、半導体ダイのサイズはランダム欠陥による影響を受けやすくなる。収量の損失を低減させるために、半導体ダイのサイズは分割されつつあるが、現在は、十分に速い速度においてチップ間で通信するために、より大量の入出力（Ｉ／Ｏ）が必要とされている。

【0003】

半導体ダイ間の高速通信を可能にするために、半導体製作で実現可能な配線寸法が必要とされている。過去、たとえばケイ素（Ｓｉ）ブリッジなどの相互接続ブリッジが試されてきた。しかし、従来技術の相互接続ブリッジは、組立てに関して重大な課題を招く可能性がある。たとえば、複数の半導体ダイを組み立てるのに、典型的に、複数の相互接続ブリッジが必要である。これにより、組立ての際、半導体ダイ間の相互接続ブリッジ区域の位置合わせ、および複数の半導体ダイへの相互接続ブリッジの取付けが困難になる。

【0004】

相互接続ブリッジ接続区域が第１にめっきされ、大きいバンプ区域が第２にめっきされ得るため、この２ステップのめっきプロセスによって、半導体ダイの低密度相互接続（ＬＤＩ）領域と高密度相互接続（ＨＤＩ）領域との間には、典型的に、何らかの重ね合わせ不良が存在する。これにより、相互接続ブリッジの位置合わせに大きいピッチの制御崩壊チップ接続（Ｃ４）はんだを使用することが理想的とは言えなくなる。同時に、非常に薄い相互接続ブリッジを取り付けたまま、適切に位置合わせされた半導体ダイを取り扱うことが必要である。

【0005】

したがって、上記の問題を避ける相互接続ブリッジを使用した２つ以上の半導体ダイの位置合わせおよび組立てを提供することが必要とされている。

【発明の概要】

【0006】

本発明は、上記の問題を避ける相互接続ブリッジを使用した２つ以上の半導体ダイの精密な位置合わせおよび組立てを可能にする位置合わせキャリア、アセンブリおよび方法を提供する。

【0007】

本発明の一態様では、相互接続ブリッジを使用した２つ以上の半導体ダイ（すなわち、チップ）の位置合わせおよび組立てに使用することができる位置合わせキャリアが提供される。一実施形態では、位置合わせキャリアは、相互接続ブリッジのものに実質的に整合する熱膨張係数（ＣＴＥ）を有する基板を含む。位置合わせキャリアは、基板の表面に位置し、２つ以上の半導体ダイの位置合わせのために構成された複数のはんだボールをさらに含む。一実施形態では、位置合わせキャリアの基板上に存在するはんだボールは、後にはんだボールに位置合わせされるべき各半導体ダイの周辺領域に対応する場所に形成される。

【0008】

いくつかの実施形態では、相互接続ブリッジがケイ素から構成されるとき、基板はケイ素またはガラスから構成される。いくつかの実施形態では、位置合わせキャリアのはんだボールは、位置合わせされるべき半導体ダイの各々の隅部に対応する基板の表面に位置する。いくつかの実施形態では、位置合わせキャリアは、基板の中心領域に位置する窓（すなわち、開口）を含む。そのような実施形態では、窓は、相互接続ブリッジの配置およびアクセスのために構成される。窓の存在は、相互接続ブリッジ配置のための半導体ダイの高密度相互接続（ＨＤＩ）領域へのアクセスを提供する。

【0009】

いくつかの実施形態では、基板上に存在する複数のはんだボールは、２つ以上の半導体ダイの低密度相互接続（ＬＤＩ）領域に存在するはんだボールより大きいサイズを有する。はんだボールのこのサイズ差により、位置合わせキャリアの基板上に存在するはんだボールは、半導体ダイの周辺領域に位置する犠牲ボンド・パッドに接触することが可能になるが、半導体ダイ上に存在するはんだボールは、位置合わせキャリアに接触することが可能でない。いくつかの実施形態では、複数のはんだボールのうちの各はんだボールは、制御崩壊チップ接続（Ｃ４）はんだボールである。

【0010】

本発明の別の態様では、アセンブリが提供される。一実施形態では、アセンブリは、第１の半導体ダイを含み、第１の半導体ダイは、第１の半導体ダイの周辺領域に位置する複数の第１の犠牲ボンド・パッド、第１の半導体ダイの低密度相互接続（ＬＤＩ）領域に位置する第１のはんだボール、および第１の半導体ダイの高密度相互接続（ＨＤＩ）領域に位置する第１のボンド・パッドを含む。第２の半導体ダイが、第１の半導体ダイに横方向に隣接して位置し、第２の半導体ダイの周辺領域に位置する複数の第２の犠牲ボンド・パッド、第２の半導体ダイのＬＤＩ領域に位置する第２のはんだボール、および第２の半導体ダイのＨＤＩ領域に位置する第２のボンド・パッドを含む。

【0011】

アセンブリは、位置合わせキャリアをさらに含み、位置合わせキャリアは、相互接続ブリッジのものに実質的に整合する熱膨張係数を有する基板、ならびに第１の半導体ダイおよび第２の半導体ダイが位置合わせされる周辺領域に対応する基板に位置する複数のはんだボールを含む。一実施形態によれば、基板に位置する第１の組の複数のはんだボールが、第１の半導体ダイの周辺領域に位置する複数の第１の犠牲ボンド・パッドに位置合わせされ、複数の第１の犠牲ボンド・パッドに接触しており、基板に位置する第２の組の複数のはんだボールが、第２の半導体ダイの周辺領域に位置する複数の第２の犠牲ボンド・パッドに位置合わせされ、複数の第２の犠牲ボンド・パッドに接触している。

【0012】

いくつかの実施形態では、位置合わせキャリアは、第１の半導体ダイのＨＤＩ領域および第２の半導体ダイのＨＤＩ領域に対応する基板の中心領域に存在し、相互接続ブリッジの配置のためのアクセスを可能にする窓を含む。いくつかの実施形態では、アセンブリに存在する相互接続ブリッジは、ケイ素から構成され、位置合わせキャリアの基板は、ケイ素またはガラスから構成される。いくつかの実施形態では、複数の第１の犠牲ボンド・パッドは、第１の半導体ダイの各隅部に位置し、複数の第２の犠牲ボンド・パッドは、第２の半導体ダイの各隅部に位置する。いくつかの実施形態では、位置合わせキャリアの複数のはんだボールは、第１の半導体ダイの第１のＬＤＩ領域および第２の半導体ダイの第２のＬＤＩ領域に存在するはんだボールより大きいサイズを有する。いくつかの実施形態では、第１の半導体ダイおよび第２の半導体ダイの裏面に裏打ち構造体（ｂａｃｋｅｒ ｓｔｒｕｃｔｕｒｅ）を取り付けることができる。

【0013】

いくつかの実施形態では、アセンブリ内に、第１の半導体ダイおよび第２の半導体ダイにまたがる相互接続ブリッジが存在する。一実施形態では、相互接続ブリッジは、第１の半導体ダイのＨＤＩ領域を第２の半導体ダイのＨＤＩ領域に接続する。

【0014】

本発明のさらに別の態様では、相互接続ブリッジを使用した２つ以上の半導体ダイ（すなわち、半導体チップ）の位置合わせおよび組立て方法が提供される。第１の実施形態では、方法は、第１の半導体ダイ、第１の半導体ダイに横方向に隣接して位置する第２の半導体ダイ、および位置合わせキャリアを含む第１のアセンブリを提供することを含む。第１の半導体ダイは、第１の半導体ダイの周辺領域に位置する複数の第１の犠牲ボンド・パッド、第１の半導体ダイの低密度相互接続（ＬＤＩ）領域に位置する第１のはんだボール、および第１の半導体ダイの高密度相互接続（ＨＤＩ）領域に位置する第１のボンド・パッドを含む。第２の半導体ダイは、第２の半導体ダイの周辺領域に位置する複数の第２の犠牲ボンド・パッド、第２の半導体ダイのＬＤＩ領域に位置する第２のはんだボール、および第２の半導体ダイのＨＤＩ領域に位置する第２のボンド・パッドを含む。位置合わせキャリアは、相互接続ブリッジのものに実質的に整合する熱膨張係数を有する基板、ならびに第１の半導体ダイおよび第２の半導体ダイの両方の周辺領域に対応する基板に位置する複数のはんだボールを含む。第１のアセンブリでは、基板に位置する第１の組の複数のはんだボールが、第１の半導体ダイの周辺領域に位置する複数の第１の犠牲ボンド・パッドに位置合わせされ、複数の第１の犠牲ボンド・パッドに接触しており、基板に位置する第２の組の複数のはんだボールが、第２の半導体ダイの周辺領域に位置する複数の第２の犠牲ボンド・パッドに位置合わせされ、複数の第２の犠牲ボンド・パッドに接触している。

【0015】

第１の実施形態の方法は、第１の半導体ダイおよび第２の半導体ダイの裏面に裏打ち構造体を第１に取り付けることをさらに含む。次に、第１の半導体ダイ、第２の半導体ダイ、および裏打ち構造体を含む第２のアセンブリを提供するように、位置合わせキャリアを除去する。第１の実施形態の方法は、第１の半導体ダイ、第２の半導体ダイ、裏打ち構造体、および相互接続ブリッジを含む第３のアセンブリを提供するように、第１の半導体ダイと第２の半導体ダイとの間に相互接続ブリッジを第２に取り付けることによって継続する。第３のアセンブリでは、相互接続ブリッジが、第１の半導体ダイのＨＤＩ領域を第２の半導体ダイのＨＤＩ領域に接続する。第１の実施形態の方法は、第３のアセンブリに積層体を第３に取り付けることによって継続する。

【0016】

第２の実施形態では、この方法は、第１の半導体ダイ、第１の半導体ダイに横方向に隣接して位置する第２の半導体ダイ、および位置合わせキャリアを備える第１のアセンブリを提供することを含む。第１の半導体ダイは、第１の半導体ダイの周辺領域に位置する複数の第１の犠牲ボンド・パッド、第１の半導体ダイの低密度相互接続（ＬＤＩ）領域に位置する第１のはんだボール、および第１の半導体ダイの高密度相互接続（ＨＤＩ）領域に位置する第１のボンド・パッドを含む。第２の半導体ダイは、第２の半導体ダイの周辺領域に位置する複数の第２の犠牲ボンド・パッド、第２の半導体ダイのＬＤＩ領域に位置する第２のはんだボール、および第２の半導体ダイのＨＤＩ領域に位置する第２のボンド・パッドを含む。位置合わせキャリアは、相互接続ブリッジのものに実質的に整合する熱膨張係数を有する基板、基板の中心部分に位置する窓、ならびに第１の半導体ダイおよび第２の半導体ダイの両方の周辺領域に対応する基板に位置する複数のはんだボールを含む。第１のアセンブリでは、基板に位置する第１の組の複数のはんだボールが、第１の半導体ダイの周辺領域に位置する複数の第１の犠牲ボンド・パッドに位置合わせされ、複数の第１の犠牲ボンド・パッドに接触しており、基板に位置する第２の組の複数のはんだボールが、第２の半導体ダイの周辺領域に位置する複数の第２の犠牲ボンド・パッドに位置合わせされ、複数の第２の犠牲ボンド・パッドに接触している。

【0017】

第２の実施形態の方法は、第１の半導体ダイ、第２の半導体ダイ、および相互接続ブリッジを含む第２のアセンブリを提供するように、窓を通って第１の半導体ダイおよび第２の半導体ダイにまたがる相互接続ブリッジを形成することであって、相互接続ブリッジが、第１の半導体ダイのＨＤＩ領域を第２の半導体ダイのＨＤＩ領域に接続する、相互接続ブリッジを形成することと、後に第２のアセンブリの第１の半導体ダイおよび第２の半導体ダイの裏面に裏打ち構造体を第１に取り付けることとをさらに含む。次に、第１の半導体ダイ、第２の半導体ダイ、相互接続ブリッジ、および裏打ち構造体を含む第３のアセンブリを提供するように、位置合わせキャリアを除去する。第２の実施形態の方法は、第３のアセンブリに積層体を第２に取り付けることによって継続する。

【0018】

第２の実施形態に類似している第３の実施形態も提供されるが、組立てプロセス中に第１の半導体ダイおよび第２の半導体ダイに裏打ち構造体を取り付けない。

【0019】

上述した方法実施形態のいずれにおいても、複数の第１の犠牲ボンド・パッドは、第１の半導体ダイのＨＤＩ領域内の第１のボンド・パッドと同時に形成され、複数の第２の犠牲ボンド・パッドは、第２の半導体ダイのＨＤＩ領域内の第２のボンド・パッドと同時に形成される。犠牲ボンド・バンドを半導体ダイのＨＤＩ領域内のボンド・パッドと同時に形成することによって、２ステップのめっきプロセスによる半導体ダイの低密度相互接続（ＬＤＩ）領域と高密度相互接続（ＨＤＩ）領域との間の重ね合わせ不良は、半導体ダイのＨＤＩ領域の位置合わせに関して重要ではなくなる。

【図面の簡単な説明】

【0020】

【図1】本発明の一実施形態における位置合わせキャリアの上面図である。

【図2】本発明の一実施形態における２つの半導体ダイの上面図である。

【図3】図１の位置合わせキャリアに位置合わせされて取り付けられた図２の２つの半導体ダイを含む第１のアセンブリの断面図である。

【図4】第１および第２のダイの裏面に裏打ち構造体を第１に取り付けた後の図３の第１のアセンブリの断面図である。

【図5】第１のダイおよび第２のダイならびに裏打ち構造体を含む第２のアセンブリを提供するように、位置合わせキャリアを除去した後の図４の第１のアセンブリの断面図である。

【図6】第１および第２のダイ、裏打ち構造体、ならびに相互接続ブリッジを含む第３のアセンブリを提供するように、第１のダイと第２のダイとの間に相互接続ブリッジを第２に取り付けた後の、相互接続ブリッジが第１のダイの高密度相互接続領域を第２のダイの高密度相互接続領域に接続する、図５の第２のアセンブリの断面図である。

【図7】第４のアセンブリを提供するように、第３のアセンブリに積層体を第３に取り付けた後の図６の第３のアセンブリの断面図である。

【図8】アンダーフィルを実行して裏打ち構造体を除去した後の図７の第４のアセンブリの断面図である。

【図9】本発明の別の実施形態における第１の半導体ダイと、第１のダイに横方向に隣接して位置する第２の半導体ダイと、窓を含む位置合わせキャリアとを含む第１のアセンブリの断面図である。

【図10】第１および第２のダイならびに相互接続ブリッジを含む第２のアセンブリを提供するように、窓を通って第１および第２のダイにまたがる相互接続ブリッジを形成した後の、相互接続ブリッジが第１のダイの高密度相互接続領域を第２のダイの高密度相互接続領域に接続する、図９の第１のアセンブリの断面図である。

【図11】第２のアセンブリの第１および第２のダイの裏面に裏打ち構造体を第１に取り付けた後の図１０の第２のアセンブリの断面図である。

【図12】第１および第２のダイ、相互接続ブリッジ、ならびに裏打ち構造体を含む第３のアセンブリを提供するように、位置合わせキャリアを除去した後の図１１の第２のアセンブリの断面図である。

【図13】第４のアセンブリを提供するように、第３のアセンブリに積層体を第２に取り付けた後の図１２の第３のアセンブリの断面図である。

【図14】アンダーフィルを実行して裏打ち構造体を除去した後の図１３の第４のアセンブリの断面図である。

【図15】本発明のさらに別の実施形態における第１の半導体ダイと、第１のダイに横方向に隣接して位置する第２の半導体ダイと、窓を含む位置合わせキャリアとを含む第１のアセンブリの断面図である。

【図16】第１および第２のダイならびに相互接続ブリッジを含む第２のアセンブリを提供するように、窓を通って第１および第２のダイにまたがる相互接続ブリッジを形成した後の、相互接続ブリッジが第１のダイの高密度相互接続領域を第２のダイの高密度相互接続領域に接続する、図１５の第１のアセンブリの断面図である。

【図17】第１および第２のダイならびに相互接続ブリッジを含む第３のアセンブリを提供するように、位置合わせキャリアを除去した後の図１６の第２のアセンブリの断面図である。

【図18】第４のアセンブリを提供するように、第３のアセンブリに積層体を取り付け、アンダーフィルを実行した後の図１７の第３のアセンブリの断面図である。

【発明を実施するための形態】

【0021】

本発明の実施形態について、以下の議論および添付の図面を参照することによって、より詳細に説明する。図面は、例示のみを目的として提供されており、したがって図面は原寸に比例して描かれていないことに留意されたい。また、類似および対応する要素は、同じ参照番号によって参照されていることにも留意されたい。

【0022】

以下の説明では、様々な実施形態の理解を提供するために、特定の構造体、構成要素、材料、寸法、処理ステップ、および技術などの多数の具体的な詳細について述べる。しかし、これらの具体的な詳細がなくても、様々な実施形態を実施することができることが、当業者には理解されよう。他の例では、本発明を曖昧にすることを回避するために、よく知られている構造体または処理ステップは詳細に説明されていない。

【0023】

層、領域、または基板などの要素が別の要素の「上（ｏｎ）」または「上（ｏｖｅｒ）」にあるものとして参照されるとき、この要素は、他方の要素の上に直接位置することができ、または介在する要素が存在してもよいことが理解されよう。対照的に、ある要素が別の要素の「上に直接（ｄｉｒｅｃｔｌｙ ｏｎ）」または「上に直接（ｄｉｒｅｃｔｌｙ ｏｖｅｒ）」あるものとして参照されるとき、介在する要素は存在しない。ある要素が別の要素の「下（ｂｅｎｅａｔｈ）」または「下（ｕｎｄｅｒ）」にあるものとして参照されるとき、この要素は、他方の要素の下に直接位置することができ、または介在する要素が存在してもよいことも理解されよう。対照的に、ある要素が別の要素の「下に直接（ｄｉｒｅｃｔｌｙ ｂｅｎｅａｔｈ）」または「下に直接（ｄｉｒｅｃｔｌｙ ｕｎｄｅｒ）」あるものとして参照されるとき、介在する要素は存在しない。

【0024】

図１をまず参照すると、半導体ダイの精密な位置合わせおよび組立てのために、位置合わせキャリア１０が使用される。位置合わせキャリア１０は基板１２を含み、基板１２の表面に複数のはんだボール１４が位置する。一実施形態では、はんだボールは、２つ以上の半導体ダイの位置合わせのために構成される。特に、基板１２上に存在するはんだボール１４は、はんだボール１４に位置合わせされる半導体ダイの各々の周辺領域に対応する基板１２の領域に位置する。「周辺領域」とは、材料の中心（または中央）領域から離れて位置する材料の領域を意味し、材料の周辺領域は、典型的に、材料の縁部付近である。いくつかの実施形態では、複数のはんだボール１４は、基板１２において、後にはんだボール１４に位置合わせされる半導体ダイの各隅部に対応する領域に位置する。

【0025】

位置合わせキャリア１０を提供する基板１２は、相互接続ブリッジのものに実質的に整合する熱膨張係数（ＣＴＥ）を有し、ＣＴＥは、材料の温度の変化に応答した材料の長さの変化の測度である。「実質的に整合する」とは、基板１２が相互接続ブリッジのＣＴＥから±１０％、好ましくは±５％、より好ましくは±２％のＣＴＥを有することを意味する。基板１２のＣＴＥが相互接続ブリッジと実質的に整合することで、ダイ組立て中の位置合わせ不良が削減される。本明細書では、「相互接続ブリッジ」という用語は、１つの半導体ダイの高密度相互接続（ＨＤＩ）領域を別の半導体ダイのＨＤＩ領域に接続するためにダイ組立て中に使用される構造体を示すために使用される。

【0026】

一実施形態では、相互接続ブリッジがケイ素（Ｓｉ）から構成されるとき、基板１２はケイ素またはガラスから構成される。基板１２に選択された材料が相互接続ブリッジのＣＴＥに実質的に整合するＣＴＥを有する限り、基板１２に対して他の材料を使用することができる。

【0027】

いくつかの実施形態では、基板１２の中心領域に窓１６（すなわち、開口）が位置し、相互接続ブリッジの配置およびアクセスのために構成される。存在するとき、窓１６は、リソグラフィおよびエッチングによって形成することができる。窓１６は、完全に基板１２を通って延びる。窓の形成は、はんだボール１４の形成前または形成後に行うことができる。窓１６は、相互接続ブリッジのサイズより大きいサイズを有するように設計される。

【0028】

いくつかの実施形態では、基板１２上に存在する複数のはんだボール１４は、半導体ダイのＬＤＩ領域に存在するはんだボールより大きいサイズを有する。基板１２上に存在する複数のはんだボール１４は、任意の従来のはんだボール材料から構成することができる。はんだボール材料は、鉛を含むことができ、または無鉛とすることができる。いくつかの実施形態では、複数のはんだボール１４のうちの各はんだボールは、制御崩壊チップ接続（Ｃ４）はんだボールである。他の実施形態では、はんだボール１４は、低温（１５０℃以下）のはんだから構成することができる。基板１２上に存在するはんだボール１４は、当業者にはよく知られている従来の技術を利用して形成することができる。いくつかの実施形態では、はんだボール１４は、基板１２の表面上に直接形成することができる。他の実施形態（図示せず）では、はんだボール１４は、たとえばアンダー・バンプ・メタライゼーション（ＵＢＭ）ボンド・パッドなどのボンド・パッド上に形成することができる。

【0029】

図２を次に参照すると、図２は、第１の半導体ダイ５０Ｌおよび第２の半導体ダイ５０Ｒを示す。第１および第２のダイ（５０Ｌ、５０Ｒ）は、当業者にはよく知られている材料および構成要素を含む。第１および第２のダイ（５０Ｌ、５０Ｒ）は、同じく当業者にはよく知られている技術を利用して形成することができる。本発明のいかなる態様も曖昧にしないように、ダイの材料／構成要素およびダイを形成するために使用される方法に関する詳細は、本明細書には提供されない。２つのダイが説明および図示されているが、複数のダイを使用することができることに留意されたい。

【0030】

第１のダイ５０Ｌは、第１のダイ５０Ｌの周辺領域に位置する複数の第１の犠牲ボンド・パッド５２Ｌ、第１のダイ５０Ｌの低密度相互接続（ＬＤＩ）領域に位置する第１のはんだボール５４Ｌ、および第１のダイ５０Ｌの高密度相互接続（ＨＤＩ）領域に位置する第１のボンド・パッド５６Ｌを含む。

【0031】

第２のダイ５０Ｒは、第２のダイ５０Ｒの周辺領域に位置する複数の第２の犠牲ボンド・パッド５２Ｒ、第２のダイ５０ＲのＬＤＩ領域に位置する第２のはんだボール５４Ｒ、および第２のダイ５０ＲのＨＤＩ領域に位置する第２のボンド・パッド５６Ｒを含む。

【0032】

本明細書では、「ＬＤＩ領域」という用語は、はんだボール（５４Ｌ、５４Ｒ）が存在し、それらのはんだボール（５４Ｌ、５４Ｒ）が互いから離れて隔置された半導体ダイの区域を示すために使用される。いくつかの実施形態では、ＬＤＩ領域に存在する各はんだボール（５４Ｌ、５４Ｒ）間のピッチは、１００ミクロン～２００ミクロンとすることができる。

【0033】

「ＨＤＩ領域」という用語は、ボンド・パッド（５６Ｌ、５６Ｒ）が存在し、それらのボンド・パッド（５６Ｌ、５６Ｒ）が互いに近接して隔置された半導体ダイの区域を示す。いくつかの実施形態では、ＨＤＩ領域に存在する各ボンド・パッド（５６Ｌ、５６Ｒ）間のピッチは、１０ミクロン～１００ミクロンとすることができる。

【0034】

犠牲ボンド・パッド（５２Ｌ、５２Ｒ）は、位置合わせの目的で用いられるダイ（５０Ｌ、５０Ｒ）のダミー・フィーチャである。すなわち、犠牲ボンド・パッド（５２Ｌ、５２Ｒ）は、位置合わせキャリア１０を提供する基板１２に位置するはんだボール１４に接合することができる。ダイ（５０Ｌ、５０Ｒ）は、一括リフローの自動調心（ｓｅｌｆ－ｃｅｎｔｅｒｉｎｇ）特性を使用して互いに位置合わせされる。「自動調心」という用語は、はんだリフロー・プロセス中に構成要素をボンド・パッド上の正しい位置へ引き込むはんだボールの表面張力と協働する湿潤力を指す。これにより、相互接続ブリッジの取付けを有する必要のあるダイ（５０Ｌ、５０Ｒ）のＨＤＩ領域の適切な位置合わせが可能になる。

【0035】

いくつかの実施形態では、犠牲ボンド・パッド（５２Ｌ、５２Ｒ）は、ダイ（５０Ｌ、５０Ｒ）の各々の隅部に存在する。犠牲ボンド・パッド（５２Ｌ、５２Ｒ）の隅部配置は、ダイ（５０Ｌ、５０Ｒ）のＬＤＩまたはＨＤＩ領域に干渉せず、いくつかの例では、最良の位置合わせを提供する。ダイ（５０Ｌ、５０Ｒ）の周辺領域に位置する各犠牲ボンド・パッド（５２Ｌ、５２Ｒ）間のピッチは、１００ミクロン～４００ミクロンとすることができる。

【0036】

一実施形態では、複数の第１の犠牲ボンド・パッド５２Ｌは、第１のダイ５０ＬのＨＤＩ領域内の第１のボンド・パッド５６Ｌと同時に形成され、複数の第２の犠牲ボンド・パッド５２Ｒは、第２のダイ５０ＲのＨＤＩ領域内の第２のボンド・パッド５６Ｒと同時に形成される。犠牲ボンド・バンド（５２Ｌ、５２Ｒ）をダイのＨＤＩ領域内のボンド・パッド（５６Ｌ、５６Ｒ）と同時に形成することによって、２ステップのめっきプロセスによるダイのＬＤＩ領域とＨＤＩ領域との間の重ね合わせ不良が避けられる。ＨＤＩ領域の位置合わせのためにダイのＬＤＩ領域のパターニング中に形成される特徴が、相互接続ブリッジ配置のために必要とされる例では、ＬＤＩ領域のパターニングとＨＤＩ領域との間の重ね合わせ不良が、位置合わせ誤差をもたらす可能性がある。

【0037】

いくつかの実施形態では、犠牲ボンド・パッド（５２Ｌ、５２Ｒ）は、ボンド・パッド（５６Ｌ、５６Ｒ）と同じサイズとすることができる。他の実施形態では、犠牲ボンド・パッド（５２Ｌ、５２Ｒ）は、ボンド・パッド（５６Ｌ、５６Ｒ）のサイズより大きいサイズを有することができる。一例では、犠牲ボンド・パッド（５２Ｌ、５２Ｒ）は、ボンド・パッド（５６Ｌ、５６Ｒ）より２倍大きい。

【0038】

犠牲ボンド・パッド（５２Ｌ、５２Ｒ）およびボンド・パッド（５６Ｌ、５６Ｒ）は、任意の従来のボンド・パッド材料（すなわち、銅）またはボンド・パッド材料スタックから構成することができる。犠牲ボンド・パッド（５２Ｌ、５２Ｒ）およびボンド・パッド（５６Ｌ、５６Ｒ）は、ボンド・パッド材料またはボンド材料スタックを堆積させ、次いで堆積させた層をパターニング・プロセスにかけることによって形成することができる。この場合も、犠牲ボンド・パッド（５２Ｌ、５２Ｒ）と、半導体ダイ（５０Ｒ、５０Ｌ）のＨＤＩ領域に存在するボンド・パッド（５６Ｌ、５６Ｒ）とが、同時に形成される。

【0039】

ダイ（５０Ｌ、５０Ｒ）のＬＤＩ領域に存在するはんだボール（５４Ｌ、５４Ｒ）は、任意の従来のはんだボール材料から構成される。はんだボール（５４Ｌ、５４Ｒ）は、はんだボール１４と同じ組成であっても、はんだボール１４とは異なる組成であってもよい。いくつかの実施形態では、ダイ（５０Ｌ、５０Ｒ）のＬＤＩ領域に存在するはんだボール（５４Ｌ、５４Ｒ）は、制御崩壊チップ接続（Ｃ４）はんだボールである。ダイ（５０Ｌ、５０Ｒ）のＬＤＩ領域に存在するはんだボール（５４Ｌ、５４Ｒ）は、当業者にはよく知られている従来の技術を利用して形成することができる。ダイ（５０Ｌ、５０Ｒ）のＬＤＩ領域に存在するはんだボール（５４Ｌ、５４Ｒ）は、概して、位置合わせキャリア１０の基板１２上に存在する複数のはんだボール１４のサイズより小さいサイズを有する。はんだボール１４と比較するとより小さいサイズのはんだボール（５４Ｌ、５４Ｒ）は、ダイのＬＤＩ領域内で、はんだボール（５４Ｌ、５４Ｒ）と位置合わせキャリア１０との望ましくない干渉を防止する。

【0040】

第１の実施形態における方法を示す図３～図８を次に参照する。第１の実施形態では、まず、図３に示す第１のアセンブリＡ１が提供される。第１のアセンブリは、第１の半導体ダイ５０Ｌ、第２の半導体ダイ５０Ｒ、および位置合わせキャリア１０を含む。この実施形態の位置合わせキャリア１０は、窓１６を含まないことに留意されたい。次いで、図４に示す裏打ち構造体１００が、第１のアセンブリＡ１のダイ（５０Ｌ、５０Ｒ）に取り付けられる。次に、図５に示すように、第１のダイ５０Ｌ、第２のダイ５０Ｒ、および裏打ち構造体１００を含む第２のアセンブリＡ２を提供するように、位置合わせキャリア１０が除去される。次いで、図６に示す第３のアセンブリＡ３を提供するように、第１のダイ５０Ｌと第２のダイ５０Ｒとの間に相互接続ブリッジ１０２が取り付けられる。第３のアセンブリＡ３は、第１のダイ５０Ｌ、第２のダイ５０Ｒ、裏打ち構造体１００、および相互接続ブリッジ１０２を含む。一実施形態では、相互接続ブリッジ１０２は、第１のダイ５０ＬのＨＤＩ領域を第２のダイ５０ＲのＨＤＩ領域に接続する。次に、第４のアセンブリＡ４を提供するように、第３のアセンブリＡ３に、図７に示す積層体１０４が取り付けられる。図８に示すアンダーフィル・エポキシ１０６を形成することができる。いくつかの実施形態では、同じく図８に示すように、裏打ち構造体１００をアセンブリから除去することができる。第１の実施形態の方法について、次により詳細に説明する。

【0041】

図３をまず参照すると、窓１６のない図１の位置合わせキャリア１０に位置合わせされて取り付けられた図２の２つの半導体ダイ（５０Ｌ、５０Ｒ）を含む第１のアセンブリＡ１が示されている。一実施形態では、第１のアセンブリＡ１は、基板１２に位置する第１の組の複数のはんだボール１４Ｘが、第１のダイ５０Ｌの周辺領域に位置する複数の第１の犠牲ボンド・パッド（見やすいように図示せず）に位置合わせされ、複数の第１の犠牲ボンド・パッドに接触し、基板１２上の第２の組の複数のはんだボール１４Ｙが、第２のダイ５０Ｒの周辺領域に位置する複数の第２の犠牲ボンド・パッド（見やすいように図示せず）に位置合わせされ、複数の第２の犠牲ボンド・パッドに接触するように、２つのダイ（５０Ｌ、５０Ｒ）を位置合わせキャリアに密接に接触させることによって形成することができる。はんだボール１４Ｘ、１４Ｙは、図１のはんだボール１４に対応する。

【0042】

次いで、一括リフロー・アニールを実行して、ダイ（５０Ｌ、５０Ｒ）を位置合わせキャリア１０に接合することができる。ダイ（５０Ｌ、５０Ｒ）は、上述したように、一括リフローの自動調心特性を使用して互いに位置合わせされる。一括リフローは、当業者にはよく知られている条件を利用して実行することができる。一例では、一括リフローは、２３５℃～２５５℃のピーク温度で実行することができる。

【0043】

図４を次に参照すると、第１のダイ５０Ｌおよび第２のダイ５０Ｒの裏面に裏打ち構造体１００を第１に取り付けた後の図３の第１のアセンブリＡ１が示されている。一実施形態では、第１および第２のダイ（５０Ｌ、５０Ｒ）の裏面は、犠牲ボンド・パッド（５２Ｌ、５２Ｒ）、はんだボール（５４Ｌ、５４Ｒ）、およびボンド・パッド（５６Ｌ、５６Ｒ）を含む表面とは反対側の表面である。

【0044】

裏打ち構造体１００は、ダイのＣＴＥに実質的に整合するＣＴＥを有する任意の材料から構成することができ、そのような材料は、当業者にはよく知られており、たとえばケイ素、ガラスまたは炭化ケイ素を含む。一実施形態では、裏打ち構造体１００は、高温（２６０℃超）の再加工可能なテープまたは液体接着剤を使用して、第１および第２のダイ（５０Ｌ、５０Ｒ）の裏面に取り付けることができる。そのような実施形態では、裏打ち構造体１００は、組立てプロセスにおいて後に除去することができる一時的な構造体とすることができる。他の実施形態では、裏打ち構造体１００が最終アセンブリに最小の影響を与える材料から構成される場合、裏打ち構造体１００は、恒久的な構造体とすることができる。最終アセンブリに対して起こりうる影響は、機械的影響と熱的影響との組合せとなる可能性がある。

【0045】

図５を次に参照すると、第１のダイ５０Ｌ、第２のダイ５０Ｒ、および裏打ち構造体１００を含む第２のアセンブリＡ２を提供するように、位置合わせキャリア１０を除去した後の図４の第１のアセンブリＡ１が示されている。いくつかの実施形態では、位置合わせキャリア１０は、上述した一括リフローによって形成されたはんだ接合部を再び溶かすことによって除去することができる。そのような実施形態では、位置合わせキャリア１０が第２のアセンブリＡ２から外れるように、はんだ接合部を溶かす温度まで構造体を加熱することができる。別の実施形態では、位置合わせキャリア１０は、機械的剪断によって除去することができる。そのような実施形態では、はんだボール（１４Ｘ、１４Ｙ）が位置合わせキャリア１０上に留まり、ダイ（５０Ｌ、５０Ｒ）へ伝達されないように、犠牲ボンド・パッド（５２Ｌ、５２Ｒ）をダイ（５０Ｌ、５０Ｒ）から切り離す力を加えることができる。

【0046】

図６を次に参照すると、第３のアセンブリＡ３を提供するように、第１のダイ５０Ｌと第２のダイ５０Ｒとの間に相互接続ブリッジ１０２を第２に取り付けた後の図５の第２のアセンブリＡ２が示されている。図６に示す第３のアセンブリＡ３は、図５に示す第２のアセンブリから１８０°回転されている。第３のアセンブリＡ３は、第１のダイ５０Ｌ、第２のダイ５０Ｒ、裏打ち構造体１００、および相互接続ブリッジ１０２を含む。一実施形態では、相互接続ブリッジ１０２は、第１のダイ５０ＬのＨＤＩ領域を第２のダイ５０ＲのＨＤＩ領域に接続する。

【0047】

一実施形態では、相互接続ブリッジ１０２は、ケイ素から構成される。ケイ素の他に、たとえばガラスなどの他の材料を相互接続ブリッジ１０２として使用することもできる。第１の実施形態では、相互接続ブリッジ１０２は、熱圧着（ＴＣＢ）によって取り付けることができる。ＴＣＢは、銅と銅との結合および薄い（５０ミクロン未満の）相互接続ブリッジ１０２の使用を可能にする。

【0048】

図７を次に参照すると、第３のアセンブリＡ３に積層体１０４を第３に取り付けた後の図６の第３のアセンブリＡ３が示されている。図７に示す第３のアセンブリＡ３は、図６に示す第３のアセンブリから１８０°回転されている。積層体１０４は、当業者にはよく知られている材料を含む。たとえば、積層体１０４は、絶縁材料層および銅配線から作られた回路基板を備えることができる。上述した一括リフローを実行することによって、図６に示す第３のアセンブリに積層体１０４を取り付けることができる。この一括リフロー・プロセス中、はんだボール（５４Ｌ、５４Ｒ）がリフローされ、積層体１０４と図６の第３のアセンブリＡ３との間にはんだ接合部が形成される。図７に示すアセンブリは、第１のダイ５０Ｌ、第２のダイ５０Ｒ、裏打ち構造体１００、相互接続ブリッジ１０２、および積層体１０４を含む第４のアセンブリである。いくつかの実施形態では、第４のアセンブリＡ４は、本発明の最終アセンブリである。

【0049】

図８を次に参照すると、アンダーフィルを実行して裏打ち構造体１００を除去した後の図７の第４のアセンブリＡ４が示されている。いくつかの実施形態では、裏打ち構造体１００を除去するステップは実行されない。

【0050】

アンダーフィル・プロセスは、積層体１０４と、第１および第２の半導体ダイ（５０Ｌ、５０Ｒ）と、相互接続ブリッジ１０２との間に位置する第４のアセンブリＡ４の空間内に、アンダーフィル・エポキシを形成することを含む。空間がアンダーフィル・エポキシによって完全に充填されることを確実にするために、第４のアセンブリは、典型的に、アンダーフィル・エポキシの流れを促進して硬化を開始するように加熱される。図８では、要素１０６が、硬化アンダーフィル・エポキシを示す。

【0051】

いくつかの実施形態では、裏打ち構造体１００は、当業者にはよく知られている技術を利用して、最終アセンブリから除去することができる。いくつかの実施形態では、裏打ち構造体１００の除去は、ピーリング・プロセスによって実行することができる。

【0052】

第２の実施形態における方法を示す図９～図１４を次に参照する。第２の実施形態では、まず、図９に示す第１のアセンブリＡ１が提供される。第１のアセンブリＡ１は、第１の半導体ダイ５０Ｌ、第２の半導体ダイ５０Ｒ、および位置合わせキャリア１０を、ブリッジの配置および位置合わせのための窓１６とともに含む。次いで、第１のダイ５０Ｌ、第２のダイ５０Ｒ、および相互接続ブリッジ１０２を含む第２のアセンブリＡ２を提供するように、図１０に示す相互接続ブリッジ１０２が、位置合わせキャリア１０の窓１６を通って第１のダイ５０Ｌおよび第２のダイ５０Ｒにまたがって形成される。一実施形態では、相互接続ブリッジ１０２は、第１のダイ５０ＬのＨＤＩ領域を第２のダイ５０ＲのＨＤＩ領域に接続する。次いで、第２のアセンブリＡ２の第１のダイ５０Ｌおよび第２のダイ５０Ｒの裏面に、裏打ち構造体１００が取り付けられる。次に、図１２に示すように、第１のダイ５０Ｌ、第２のダイ５０Ｒ、相互接続ブリッジ１０２、および裏打ち構造体１００を含む第３のアセンブリＡ３を提供するように、位置合わせキャリア１０が除去される。次いで、第４のアセンブリＡ４を提供するように、第３のアセンブリに、図１３に示す積層体１０４が取り付けられる。図１４に示すアンダーフィル・エポキシ１０６を形成することができる。いくつかの実施形態では、同じく図１４に示すように、裏打ち構造体１００をアセンブリから除去することができる。第２の実施形態の方法について、次により詳細に説明する。

【0053】

図９をまず参照すると、窓１６を有する図１の位置合わせキャリア１０に位置合わせされて取り付けられた図２の２つのダイ（５０Ｌ、５０Ｒ）を含む第１のアセンブリＡ１が示されている。一実施形態では、第１のアセンブリＡ１は、基板１２に位置する第１の組の複数のはんだボール１４Ｘが、第１のダイ５０Ｌの周辺領域に位置する複数の第１の犠牲ボンド・パッド（見やすいように図示せず）に位置合わせされ、複数の第１の犠牲ボンド・パッドに接触し、基板１２に位置する第２の組の複数のはんだボール１４Ｙが、第２のダイ５０Ｒの周辺領域に位置する複数の第２の犠牲ボンド・パッド（見やすいように図示せず）に位置合わせされ、複数の第２の犠牲ボンド・パッドに接触するように、２つのダイ（５０Ｌ、５０Ｒ）を位置合わせキャリアに密接に接触させることによって形成することができる。はんだボール１４Ｘ、１４Ｙは、図１のはんだボール１４に対応する。

【0054】

図１０を次に参照すると、第２のアセンブリＡ２を提供するように、位置合わせキャリア１０の窓１６を通って第１のダイ５０Ｌおよび第２のダイ５０Ｒにまたがる相互接続ブリッジ１０２を形成した後の図９の第１のアセンブリＡ１が示されている。図１０に示す第２のアセンブリＡ２は、図９に示す第１のアセンブリから１８０°回転されている。第２のアセンブリＡ２は、第１のダイ５０Ｌ、第２のダイ５０Ｒ、および相互接続ブリッジ１０２を含む。一実施形態では、相互接続ブリッジ１０２は、第１のダイ５０ＬのＨＤＩ領域を第２のダイ５０ＲのＨＤＩ領域に接続する。

【0055】

一実施形態では、相互接続ブリッジ１０２は、ケイ素から構成される。ケイ素の他に、たとえばガラスなどの他の材料を相互接続ブリッジ１０２として使用することもできる。第２の実施形態では、相互接続ブリッジ１０２は、一括リフロー・プロセスを使用して取り付けることができる。一括リフロー・プロセス中、ダイは、相互接続ブリッジ１０２と再び位置合わせして自動調心することができる。第２の実施形態では、位置合わせキャリア１０に存在する窓１６は、相互接続ブリッジ１０２の取付けのための第１のアセンブリＡ１内へのアクセスを可能にする。

【0056】

図１１を次に参照すると、第２のアセンブリＡ２の第１のダイ５０Ｌおよび第２のダイ５０Ｒの裏面に裏打ち構造体１００を第１に取り付けた後の図１０の第２のアセンブリＡ２が示されている。図１１に示す第２のアセンブリＡ２は、図１０に示す第２のアセンブリから１８０°回転されている。この実施形態の裏打ち構造体１００は、前述の実施形態のものと同じである。

【0057】

図１２を次に参照すると、第１のダイ５０Ｌ、第２のダイ５０Ｒ、相互接続ブリッジ１０２、および裏打ち構造体１００を含む第３のアセンブリＡ３を提供するように、位置合わせキャリア１０を除去した後の図１１の第２のアセンブリＡ２が示されている。図１２に示す第３のアセンブリＡ３は、図１１に示す第２のアセンブリから１８０°回転されている。この実施形態で使用される位置合わせキャリア１０の除去は、上述した加熱プロセスまたは機械剪断プロセスを含むことができる。

【0058】

図１３を次に参照すると、第３のアセンブリＡ３に積層体１０４を第２に取り付けた後の図１２の第３のアセンブリＡ３が示されている。積層体１０４は、上述した材料のうちの１つを含む。積層体１０４は、積層体１０４の前述の取付けのために、上記に定義した一括リフロー・アニールを使用して、第３のアセンブリに取り付けることができる。第１のダイ５０Ｌ、第２のダイ５０Ｒ、相互接続ブリッジ１０２、裏打ち構造体１００、および積層体１０４を含む第４のアセンブリＡ４が提供される。図１３に示す第４のアセンブリＡ４は、図１２に示す第３のアセンブリから１８０°回転されている。

【0059】

図１４を次に参照すると、アンダーフィルを実行して裏打ち構造体１００を除去した後の図１３の第４のアセンブリＡ４が示されている。いくつかの実施形態では、裏打ち構造体１００を除去するステップは実行されない。

【0060】

アンダーフィル・プロセスは、積層体１０４と、第１および第２の半導体ダイ（５０Ｌ、５０Ｒ）と、相互接続ブリッジ１０２との間に位置する第４のアセンブリＡ４の空間内に、アンダーフィル・エポキシを形成することを含む。空間がアンダーフィル・エポキシによって完全に充填されることを確実にするために、第４のアセンブリは、典型的に、アンダーフィル・エポキシの流れを促進してアンダーフィル・エポキシの硬化を開始するように加熱される。図１４では、要素１０６が、硬化アンダーフィル・エポキシを示す。

【0061】

いくつかの実施形態では、裏打ち構造体１００は、当業者にはよく知られている技術を利用して、最終アセンブリから除去することができる。いくつかの実施形態では、裏打ち構造体１００の除去は、ピーリング・プロセスによって実行することができる。

【0062】

第３の実施形態による方法を示す図１５～図１８を次に参照する。第３の実施形態は、裏打ち構造体が用いられないことを除いて、第２の実施形態に類似している。第３の実施形態では、まず、図１５に示す第１のアセンブリＡ１が提供される。第１のアセンブリＡ１は、第１のダイ５０Ｌ、第２のダイ５０Ｒ、および位置合わせキャリア１０を、位置合わせ窓１６とともに含む。次いで、第１のダイ５０Ｌ、第２のダイ５０Ｒ、および相互接続ブリッジ１０２を含む第２のアセンブリＡ２を提供するように、図１６に示す相互接続ブリッジ１０２が、位置合わせキャリア１０の窓１６を通って第１のダイ５０Ｌおよび第２のダイ５０Ｒにまたがって形成される。一実施形態では、相互接続ブリッジ１０２は、第１のダイ５０ＬのＨＤＩ領域を第２のダイ５０ＲのＨＤＩ領域に接続する。次に、図１７に示すように、第１のダイ５０Ｌ、第２のダイ５０Ｒ、および相互接続ブリッジ１０２を含む第３のアセンブリＡ３を提供するように、位置合わせキャリア１０が除去される。次いで、第４のアセンブリＡ４を提供するように、第３のアセンブリに、図１８に示す積層体１０４が取り付けられる。図１８に示すアンダーフィル・エポキシ１０６を形成することができる。

【0063】

本発明について、その好ましい実施形態に関して特に図示および説明したが、本発明の範囲から逸脱することなく、形態および詳細に関して上記および他の変更を加えることができることが、当業者には理解されよう。したがって、本発明は、説明および図示した厳密な形態および詳細に限定されるものではなく、添付の特許請求の範囲の範囲内に入ることが意図される。

【0064】

本発明の好ましい実施形態では、第１の半導体ダイ、第１の半導体ダイに横方向に隣接して位置する第２の半導体ダイ、および位置合わせキャリアを備える第１のアセンブリを提供することであって、第１の半導体ダイが、第１の半導体ダイの周辺領域に位置する複数の第１の犠牲ボンド・パッド、第１の半導体ダイの低密度相互接続（ＬＤＩ）領域に位置する第１のはんだボール、および第１の半導体ダイの高密度相互接続（ＨＤＩ）領域に位置する第１のボンド・パッドを備え、第２の半導体ダイが、第２の半導体ダイの周辺領域に位置する複数の第２の犠牲ボンド・パッド、第２の半導体ダイのＬＤＩ領域に位置する第２のはんだボール、および第２の半導体ダイのＨＤＩ領域に位置する第２のボンド・パッドを備え、位置合わせキャリアが、相互接続ブリッジのものに実質的に整合する熱膨張係数を有する基板、基板の中心部分に位置する窓、および基板に位置する複数のはんだボールを備え、基板に位置する第１の組の複数のはんだボールが、第１の半導体ダイの周辺領域に位置する複数の第１の犠牲ボンド・パッドに位置合わせされ、複数の第１の犠牲ボンド・パッドに接触しており、基板に位置する第２の組の複数のはんだボールが、第２の半導体ダイの周辺領域に位置する複数の第２の犠牲ボンド・パッドに位置合わせされ、複数の第２の犠牲ボンド・パッドに接触している、第１のアセンブリを提供することと、第１の半導体ダイ、第２の半導体ダイ、および相互接続ブリッジを備える第２のアセンブリを提供するように、窓を通って第１の半導体ダイおよび第２の半導体ダイにまたがる相互接続ブリッジを形成することであって、相互接続ブリッジが、第１の半導体ダイのＨＤＩ領域を第２の半導体ダイのＨＤＩ領域に接続する、相互接続ブリッジを形成することと、第２のアセンブリの第１の半導体ダイおよび第２の半導体ダイの裏面に裏打ち構造体を第１に取り付けることと、第１の半導体ダイ、第２の半導体ダイ、相互接続ブリッジ、および裏打ち構造体を備える第３のアセンブリを提供するように、位置合わせキャリアを除去することと、第３のアセンブリに積層体を第２に取り付けることとを含む方法が次に提供される。第３に取り付けることは、好ましくは、第１および第２のはんだボールの一括リフローを含む。複数の第１の犠牲ボンド・パッドは、好ましくは、第１の半導体ダイのＨＤＩ領域内の第１のボンド・パッドと同時に形成され、複数の第２の犠牲ボンド・パッドは、第２の半導体ダイのＨＤＩ領域内の第２のボンド・パッドと同時に形成される。この方法は、積層体を第２に取り付けた後に、裏打ち構造体を除去することをさらに含むことができる。

【0065】

本明細書に記載する本発明の好ましい実施形態では、第１の半導体ダイ、第１の半導体ダイに横方向に隣接して位置する第２の半導体ダイ、および位置合わせキャリアを備える第１のアセンブリを提供することであって、第１の半導体ダイが、第１の半導体ダイの周辺領域に位置する複数の第１の犠牲ボンド・パッド、第１の半導体ダイの低密度相互接続（ＬＤＩ）領域に位置する第１のはんだボール、および第１の半導体ダイの高密度相互接続（ＨＤＩ）領域に位置する第１のボンド・パッドを備え、第２の半導体ダイが、第２の半導体ダイの周辺領域に位置する複数の第２の犠牲ボンド・パッド、第２の半導体ダイのＬＤＩ領域に位置する第２のはんだボール、および第２の半導体ダイのＨＤＩ領域に位置する第２のボンド・パッドを備え、位置合わせキャリアが、相互接続ブリッジのものに実質的に整合する熱膨張係数を有する基板、基板の中心部分に位置する窓、および基板に位置する複数のはんだボールを備え、基板に位置する第１の組の複数のはんだボールが、第１の半導体ダイの周辺領域に位置する複数の第１の犠牲ボンド・パッドに位置合わせされ、複数の第１の犠牲ボンド・パッドに接触しており、基板に位置する第２の組の複数のはんだボールが、第２の半導体ダイの周辺領域に位置する複数の第２の犠牲ボンド・パッドに位置合わせされ、複数の第２の犠牲ボンド・パッドに接触している、第１のアセンブリを提供することと、第１の半導体ダイ、第２の半導体ダイ、および相互接続ブリッジを備える第２のアセンブリを提供するように、窓を通って第１の半導体ダイおよび第２の半導体ダイにまたがる相互接続ブリッジを形成することであって、相互接続ブリッジが、第１の半導体ダイのＨＤＩ領域を第２の半導体ダイのＨＤＩ領域に接続する、相互接続ブリッジを形成することと、第１の半導体ダイ、第２の半導体ダイ、および相互接続ブリッジを備える第２のアセンブリを提供するように、位置合わせキャリアを除去することと、第２のアセンブリに積層体を取り付けることとを含む方法が提供される。複数の第１の犠牲ボンド・パッドは、好ましくは、第１の半導体ダイのＨＤＩ領域内の第１のボンド・パッドと同時に形成され、複数の第２の犠牲ボンド・パッドは、第２の半導体ダイのＨＤＩ領域内の第２のボンド・パッドと同時に形成される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【国際調査報告】