ホーム > 特許ランキング > レイセオン カンパニー
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-12-12
(54)【発明の名称】オーミック合金接触領域シーリング層
(51)【国際特許分類】
H01L 21/338 20060101AFI20221205BHJP
H01L 21/28 20060101ALI20221205BHJP
【ＦＩ】
H01L29/80 F
H01L21/28 301B
H01L21/28 L
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2022521194
(86)(22)【出願日】2020-08-03
(85)【翻訳文提出日】2022-05-31
(86)【国際出願番号】 US2020044707
(87)【国際公開番号】W WO2021071571
(87)【国際公開日】2021-04-15
(31)【優先権主張番号】16/599,650
(32)【優先日】2019-10-11
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】503455363
【氏名又は名称】レイセオン カンパニー
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】デュヴァル，ポール，ジェイ．
(72)【発明者】
【氏名】ベッテンコート，ジョン，ピー．
(72)【発明者】
【氏名】マクリモンズ，ジェームス，ダブリュ．
(72)【発明者】
【氏名】アルコーン，ポール，エム．
(72)【発明者】
【氏名】バラス，フィリップ，シー．ザ セカンド
(72)【発明者】
【氏名】デイヴィス，マイケル，エス．
【テーマコード（参考）】
4M104
5F102
【Ｆターム（参考）】
4M104AA05
4M104BB05
4M104BB36
4M104CC01
4M104CC03
4M104DD07
4M104DD09
4M104DD34
4M104DD68
4M104DD79
4M104DD83
4M104DD90
4M104EE05
4M104EE09
4M104EE12
4M104EE15
4M104FF03
4M104FF06
4M104GG12
4M104HH08
5F102GB01
5F102GC01
5F102GD01
5F102GJ05
5F102GL05
5F102GN05
5F102GR04
5F102GV07
5F102HC01
5F102HC15
5F102HC19
5F102HC24
(57)【要約】
【要約】
オーミックコンタクトの側壁と半導体の表面との間の交点の位置にオーミック接触シーリング層を堆積させるステップと；オーミック接触を伴う前記半導体を湿式化学物質に晒すステップと；を含む方法が開示される。また、電界効果トランジスタ（ＦＥＴ）であって：半導体；及びオーミックコンタクトの側壁と半導体の表面との間の交点に配置されるオーミック接触シーリング層であり、オーミック接触シーリング層は非単結晶材料である、オーミック接触シーリング層；を含むＦＥＴが開示される。
オーミックコンタクトの側壁と半導体の表面との間の交点の位置にオーミック接触シーリング層を堆積させるステップと；オーミック接触を伴う前記半導体を湿式化学物質に晒すステップと；を含む方法が開示される。また、電界効果トランジスタ（ＦＥＴ）であって：半導体；及びオーミックコンタクトの側壁と半導体の表面との間の交点に配置されるオーミック接触シーリング層であり、オーミック接触シーリング層は非単結晶材料である、オーミック接触シーリング層；を含むＦＥＴが開示される。
【特許請求の範囲】
【請求項1】
オーミックコンタクトの側壁と半導体の表面との間の交点の位置にオーミック接触シーリング層を堆積させるステップと；前記オーミックコンタクトを伴う前記半導体を湿式化学物質に晒すステップと；
を含み、
前記オーミック接触シーリング層が金属である方法。
【請求項2】
前記湿式化学物質がエッチング液である、請求項１に記載の方法。
【請求項3】
電界効果トランジスタを形成するための方法であって：（a）ソースコンタクトの側壁と半導体の表面との間の交点、及び（b）ドレインコンタクトの側壁と前記半導体の前記表面との間の交点の位置にオーミック接触シーリング層を堆積するステップ；
前記ソースコンタクトと前記ドレインコンタクトとの間の前記半導体の前記表面にノッチを形成するステップ；
前記ノッチ内に、前記半導体と接触するゲートコンタクトを形成するステップ；並びに
前記オーミック接触シーリング層の上に不動態化層を形成するステップ；
を含む方法。
【請求項4】
前記オーミック接触シーリング層が固体誘電体又は金属を含む、請求項３に記載の方法。
【請求項5】
前記ゲートコンタクト及び前記オーミック接触シーリング層が同一金属を含む、請求項４に記載の方法。
【請求項6】
前記オーミック接触シーリング層が、前記ノッチを形成する前に形成される、請求項４に記載の方法。
【請求項7】
前記オーミック接触シーリング層が、前記ノッチの形成に続いて形成される、請求項４又は５に記載の方法。
【請求項8】
前記半導体が上方半導体層及び下方半導体層を含み、前記ソースコンタクト及びドレインコンタクトが前記上方半導体層の上方表面に接触し、
前記ノッチが、前記上方表面から前記上方半導体層を通って前記下方半導体層へと通過する、
請求項３に記載の方法。
【請求項9】
電界効果トランジスタ（ＦＥＴ）であって：上方半導体層の表面とオーミック接触するソースコンタクト；及び
前記上方半導体層の前記表面とオーミック接触するドレインコンタクト；
を含み、
前記上方半導体層は、前記ソースコンタクトと前記ドレインコンタクトとの間で前記上方半導体層の前記表面にノッチを有し、前記ノッチは下方半導体層において終端し；
さらに、前記ノッチ内に配置され、かつ前記下方半導体層と接触するゲートコンタクト；並びに
（a）前記ソースコンタクトの側壁と前記上方半導体層の前記表面との間の交点、及び（b）前記ドレインコンタクトの側壁と前記上方半導体層の前記表面との間の交点に配置されるオーミック接触シーリング層；
を含み、
前記オーミック接触シーリング層は、前記ソースコンタクトとゲートコンタクトとの間の前記オーミック接触シーリング層においては、前記ゲートコンタクトから所定のギャップだけ離間し、前記ドレインコンタクトと前記ゲートコンタクトとの間の前記オーミック接触シーリング層においては、前記ゲートコンタクトから所定のギャップだけ離間しており、
前記オーミック接触シーリング層は、非単結晶材料を含み、
前記オーミック接触シーリング層は金属である、
ことを特徴とするＦＥＴ。
【請求項10】
前記金属の第１部分が前記ソースコンタクト及び前記上方半導体層上に配置され、前記金属の第２部分が前記ドレインコンタクト及び前記上方半導体層上に配置され、前記ゲートコンタクトが前記金属の第３部分を含む、請求項９に記載のＦＥＴ。
【請求項11】
前記金属の前記第３部分が、前記下方半導体層とショットキー接触している、請求項１０に記載のＦＥＴ。
【請求項12】
電界効果トランジスタ（ＦＥＴ）を形成するための方法であって、ソースオーミック接触金属上及びドレインオーミック接触金属上に材料を形成するステップを含み、前記材料はゲートショットキー接触金属の一部を含み、前記FETがガリウムヒ素を含む、
方法。
【請求項13】
前記材料が、前記ドレインオーミック接触金属及び前記ソースオーミック接触金属の酸化を遅延させる酸化遅延材料である、請求項１２に記載の方法。
【請求項14】
前記材料が、前記ドレインオーミック接触金属及び前記ソースオーミック接触金属の形成に続く処理中に前記ドレインオーミック接触金属及び前記ソースオーミック接触金属の浸出を遅延させる、請求項１２に記載の方法。
【請求項15】
電界効果トランジスタ（ＦＥＴ）であって：半導体；
前記半導体の表面の第１部分とオーミック接触するソースコンタクト；
前記半導体の前記表面の第２部分とオーミック接触するドレインコンタクト；
前記ソースコンタクトと前記ドレインコンタクトとの間に配置されたゲートコンタクトであり、前記半導体の前記表面の第３部分とショットキー接触して配置された第１部分を有するオーミック接触シーリング・ゲート金属を有し、前記半導体の前記表面の前記第３部分は、前記半導体の前記表面の前記第１部分と前記第２部分の両方から横方向に離間されている、ゲートコンタクト；
を含み、
前記オーミック接触シーリング・ゲート金属は、前記ソースコンタクトの側壁と前記半導体の前記表面の前記第１部分との交点に配置された第２部分を有し；
前記オーミック接触シーリング・ゲート金属は、前記ドレインコンタクトの側壁と前記半導体の前記表面の前記第２部分との間の交点に配置された第３部分を有し；
前記オーミック接触シーリング・ゲート金属の前記第２部分、及び前記オーミック接触シーリング・ゲート金属の前記第３部分は、前記オーミック接触シーリング・ゲート金属の前記第１部分から横方向に離間されており；
前記半導体の前記表面の前記第３部分は、前記半導体の前記表面の前記第１部分及び前記半導体の前記表面の前記第２部分の下に凹んでいる、
ことを特徴とするＦＥＴ。
【請求項16】
前記ソースコンタクト及び前記ドレインコンタクトがニッケルを含む、請求項１５に記載のＦＥＴ。
【請求項17】
前記半導体がガリウムヒ素を含む、請求項１６に記載のＦＥＴ。
【請求項18】
前記オーミック接触シーリング・ゲート金属の前記第２部分及び前記第３部分は、前記ソースコンタクトの前記側壁と前記半導体の前記表面の前記第１部分との間の前記交点における前記ソースコンタクトの酸化を遅延させ、かつ、前記ドレインコンタクトの前記側壁と前記半導体の前記表面の前記第２部分との間の交点における前記ドレインコンタクトの酸化を遅延させ、前記半導体の前記表面の前記第３部分は、前記半導体の前記表面の前記第１部分及び前記半導体の前記表面の前記第２部分の下に凹んでいる、
請求項１５に記載のＦＥＴ。
【請求項19】
前記ソースコンタクト及び前記ドレインコンタクトがニッケルを含む、請求項１８に記載のＦＥＴ。
【請求項20】
前記半導体がガリウムヒ素を含む、請求項１９に記載のＦＥＴ。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、一般に、半導体デバイス上のオーミック接触に関する。
【発明の概要】
【発明が解決しようとする課題】
【0002】
当技術分野で知られているように、オーミック接触が、多くの集積回路用途で使用される。そのような用途の一つは、ソース接点と、ドレイン接点と、ソース接点とドレイン接点との間に配置されたゲート接点と、を有する半導体を含む電界効果トランジスタ（FET）の形成であり、ゲート接点は、ソース接点とドレイン接点との間の半導体を通るキャリアの流れを制御する。FETは、望ましくない電圧降下及び望ましくない電力散逸を低減するために、良好な、すなわち、半導体への低抵抗オーミック接触を必要とする。より詳細には、良好なオーミック接触は、半導体表面内に合金化し、高いドーピング及び低い抵抗の領域を作り出すためにソース及びドレインのコンタクトに使用される金属を必要とする。
【0003】
ガリウムヒ素（GaAs） FETでは、ニッケルがソースとドレイン接触の底層として使用されており、ニッケルは高温合金工程中にGaAs半導体中に拡散する。しかし、合金化後、ニッケル（Ni）は、FET製造に使用されるその後の湿式化学工程の間に、オーミック接触から浸出する酸化物を形成し得る。より詳細には、多くのFETにおいて、ソースとドレインの接触は、相対的に高くドープされた半導体層とのオーミック接触で形成され、一方、ゲートは、比較的高くドープされた半導体層の下に配置された、ドープされていない半導体層又はより低くドープされた領域とのショットキー接触で形成される。そのようなショットキーの接触領域は、上部半導体層を通してエッチングされたノッチによって露出されて、下部半導体層上のゲート接触領域を露出させる。ガリウムヒ素半導体ベースの材料の場合、ノッチを形成するために使用されるエッチャント（etchant）の１つの成分は、ソース及びドレインのオーミック接触領域と接触すると、Niの望ましくない浸出を引き起こし得る過酸化水素などの酸化剤である。「オーミック・オーゼ（ohmic ooze）」は、NiGeAs相が誘電体不動態化堆積ステップに先立ちプロセス化学物質に曝されるオーミックの縁に沿ってゲートチャネルに噴出するニッケル酸化物相の形成である。この浸出又は滲み出した（oozing）Ni金属は、FETが十分に厳しい場合、短絡を引き起こし、FETの歩留まり及び信頼性に悪影響を及ぼす可能性がある。より詳細には、オーミック接触の表面又はエッジに沿って露出した任意のNi又はNi含有合金は、オーミック接触が不動態化されるまで、その後のプロセス・ステップにおいて酸化されやすい。誘電体パッシベーション（不動態化）層の使用のような標準的なパッシベーション方法は、典型的には、パッシベーションのエッチングがショットキーゲートコンタクトの形成に及ぼす影響を防止するために、ショットキーゲートコンタクトが完了した後にのみ堆積される。
【課題を解決するための手段】
【0004】
本開示によれば、オーミックコンタクトの側壁と半導体の表面との間の交点に配置されたオーミック接触シーリング層を堆積するステップと、前記オーミックコンタクトを伴う前記半導体を湿式化学物質に曝すステップとを含む方法が提供される。
【0005】
一実施形態では、オーミック接触シーリング層は、多結晶アモルファス誘電体である。
【0006】
一実施形態では、オーミック接触シーリング材料は金属を含む。
【0007】
一実施形態では、湿式化学物質はエッチング剤である。
【0008】
一実施形態では、電界効果トランジスタ（ＦＥＴ）は、半導体と、オーミックコンタクトの側壁と半導体の表面との間の交点に配置されたオーミック接触シーリング層とを含み、オーミック接触シーリング層は、非単結晶材料である。
【0009】
一実施形態では、電界効果トランジスタを形成するための方法が提供され、この方法は、（a）ソースコンタクトの側壁と半導体の表面との間の交点、及び（b）ドレインコンタクトの側壁と半導体の表面との間の交点に配置されたオーミック接触シーリング層を堆積するステップと、ソースコンタクトとドレインコンタクトとの間の半導体の表面にノッチを形成するステップと、当該ノッチにゲートコンタクトを形成するステップであって、当該ゲートコンタクトが半導体と接触するステップとを含む。
【0010】
一実施態様では、本方法は、オーミック接触シーリング層上に不動態化層を形成することを含む。
【0011】
一実施形態では、ゲートコンタクト及びオーミック接触シーリング層は、同じ金属を含む。
【0012】
一実施形態では、オーミック接触シーリング層は、ノッチを形成する前に形成される。
【0013】
一実施形態では、オーミック接触シーリング層は、ノッチを形成した後に形成される。
【0014】
一実施形態では、電界効果トランジスタ（ＦＥＴ）を形成するための方法が提供され、この方法は、ソースオーミックコンタクト金属上及びドレインオーミックコンタクト金属上に材料を形成することを含み、このような材料は、ゲートショットキーコンタクト金属の一部を含む。
【0015】
一実施形態では、ソースコンタクト及びドレインコンタクトはニッケルを含む。
【0016】
一実施形態において、FETはガリウムヒ素を含む。
【0017】
一実施形態において、材料は、ソースオーミックコンタクト金属及びドレインオーミックコンタクト金属の酸化を遅延させるための酸化遅延材料である。
【0018】
一実施形態では、この材料は、オーミックコンタクト金属の形成後の処理中に、オーミックコンタクト金属の浸出を遅延させる。
【0019】
一実施形態では、電界効果トランジスタ（ＦＥＴ）は、半導体16,14と、前記半導体表面の第１部分16とオーミック接触するソースコンタクトＳと、前記半導体表面の第２部分16とオーミック接触するドレインコンタクトＤと、前記ソースコンタクトＳと前記ドレインコンタクトＤとの間に配置され、前記半導体表面の第３部分14とショットキー接触状態に配置され、前記半導体表面の第３部分は、前記半導体表面の第１部分と前記半導体表面の第２部分の両方から横方向に離間され（ＧＡＰ）ている第１部分を有するオーミック接触シーリングと、を含み、前記オーミック接触シーリング・ゲート金属は、前記ソースコンタクトの側壁と前記半導体表面の第１部分との交点に配置された第２部分を有し、前記オーミック接触シーリング・ゲート金属は、前記ドレインコンタクトの側壁と前記半導体表面の第２部分との間の交点に配置された第３部分を有する、ことを特徴とする。オーミック接触シーリング・ゲート金属の第２部分及び第３部分は、オーミック接触シーリング・ゲート金属の第１部分から横方向に離間されている。
【0020】
本開示における１又は複数の実施形態の詳細は、付随する図面及び下記の説明において規定される。本開示の他の特徴、目的及び利点は、明細書及び図面、並びに特許請求の範囲から明らかであろう。
【図面の簡単な説明】
【0021】
【発明を実施するための形態】
【0022】
次に、図１を参照すると、GaAs基板12、基板12の上方表面上の低ドープ又は非ドープGaAsエピタキシャル層14、及び、ここでは、例えば、N+ドープ（例えば、シリコンドープ） GaAs層16を有することを示す電界効果トランジスタ10が示される。ソースSとドレインDの接触は、記載される方法で、N+ドープ層16の上方表面のそれぞれの部分に形成される。ここでは、ソース金属及びドレイン金属、例えば、ここでは、N+ドープGaAs層16の上方表面のそれぞれの部分へと構造を加熱する際に、所定の時間及び温度を用いて合金化し、示されているように、ここでは、合金化オーミック接触領域18を形成することだけを述べる。ゲートGが、非ドープGaAsエピタキシャル層14の上方部分とショットキー接触して形成され（すなわち、ショットキー接触領域）、ゲート接触Gは、図示のように、N+ドープGaAs層16の一部に形成されたノッチ20を通過し、非ドープGaAsエピタキシャル層14で終端することに留意されたい。以下に詳細に説明するオーミック接触シーリング層22が、ソースSコンタクト及びドレインDコンタクトの上方部分、ソースSコンタクト及びドレインDコンタクトの側壁、及び図示のようにソースSコンタクト及びドレインDコンタクトとN合金化オーミック接触領域18との間のインターフェース23を含む合金化オーミック接触領域18の一部上に、連続材料として配置されることに留意されたい。この場合、例えば、オーミック接触シーリング層22は、誘電体であり、例えば、酸化ケイ素又は窒化ケイ素である。シーリング層22は、例えばTi、Pt及びAuのような金属であってもよいことに留意されたい。図示のように、オーミック接触シーリング層22とゲートコンタクトGとの間にはギャップ（GAP）があることにさらに留意されたい。従来のパッシベーション／分類層25及び電極27が、図示のように提供される。
【0023】
次に、図２Ａ及び図２Ｂを参照すると、ガリウムヒ素（GaAs）基板12、基板12の上方表面上の低ドープ又は非ドープGaAsエピタキシャル層14、及びドープされた、例えば、図２Ａに示すように、N+ドープGaAs層16が提供される。図２Ｂに示すように、表面上に窓又は開口32を有するマスク30が形成され、パターン化される。
【0024】
図２Ｃを参照すると、金属の層34が、図示のように、例えば、Ni、Ge、及びAuのように、表面上に蒸着によって順次堆積され、金属の層34の一部は、図示のように、マスク30内に形成された窓32を通過して、N+ドープGaAs層16の表面の露出部分に達することに留意されたい。
【0025】
次に、図２Ｄを参照すると、マスク30（図２Ｃ）は、図示のように、N+ドープGaAs層16の表面の以前に露出した部分上に金属層34の部分を残して、図示のように、ソースS及びドレインD接点を形成して、リフトオフ（lifted off）される。
【0026】
次に、図２Ｅを参照すると、この例では、400～425℃、この例では30～60秒の温度範囲で加熱された構造が、図示されているように、N+ドープGaAs層の表面の以前に露出した部分の下にある部分と金属34を合金化し、N+ドープGaAs層中にGa、Ar、Ni、ゲルマニウム及び金の合金相を含む合金化オーミック接触領域18を形成する。合金化プロセスは、示されるように、ソースS及びドレインD接点の側壁を越えて横方向に合金化オーミック接触領域18を拡散させることに留意されたい。
【0027】
次に、図２Ｆを参照すると、オーミック接触シーリング層22が、図示のように構造の全表面にわたって堆積される。より具体的には、ここでは、連続した誘電体膜、例えば、原子層蒸着によって蒸着された二酸化シリコンSiO2をウエハ表面全体に蒸着することによって、誘電体シールが形成される。
【0028】
図２Ｇを参照すると、フォトレジストマスク35が、オーミック接触シーリング層22の上に形成され、そのようなマスク35は、図示のように、窓37を有する。ここで、例えばフッ化水素酸のエッチング液をマスク表面と接触させ、窓37によって露出されたオーミック接触封止層22の部分を除去して、マスク35を剥がした後、図２Ｈに示す構造を生成する。
【0029】
図２Ｉを参照すると、マスク50が、図示のように、ノッチ20が形成されるべき構造の上方表面上に窓21を有して形成される。ノッチ20（図１）は、図２Ｉに示すように、適切な湿式化学エッチング液、例えばクエン酸を用いて形成される。シーリング層22は、合金化された接触領域18からのソースS及びドレインD接触におけるNiの滲出を防止することに留意されたい。
【0030】
マスク50が除去された後、図２Jに示すように、ノッチ20の上にウィンドウ23を形成した新しいマスク51が形成される。ゲート金属52が、図２Jに示すように、マスク51の上に堆積され、そしてフォトレジスト51の窓23を通過して、窓23によって露出されたノッチ20の表面の一部に堆積される。
【0031】
マスク51は、リフトオフ（lifted off）され、それにより、その上の金属52は除去されるが、ゲート金属52の一部はノッチ20内に残され、ショットキーコンタクト領域とショットキー接触してゲートコンタクトGを形成する。次に、従来の不動態／ガラス化層25及びコンタクト金属層27を任意の従来の方法で提供して、図１に示すようなFET 10を製造する。
【0032】
FET以外のMMIC回路の他の部分の下の誘電体シーリング層も、早期に不動態化を提供するために残すことができることが理解されるべきである。
【0033】
次に図３を参照すると、電界効果トランジスタ（FET）10'が、ガリウムヒ素（GaAs）基板12と、基板12の上面上の低ドープ又は非ドープのGaAsエピタキシャル層14と、ドープされた、例えば、ここでは、N+ドープ（例えば、シリコンドープ） GaAs層16とを有することを示す。ソースS及びドレインDのコンタクトは、記載される方法で、N+ドープ層16の上方表面のそれぞれの部分に形成される。ここでは、ソース及びドレイン金属、例えば、ここでは、N+ドープGaAs層16の上方表面のそれぞれの部分に構造を加熱する際に、所定の時間及び温度を用いて合金化し、示されているように、ここでは、合金化オーミック接触領域18を形成することだけを述べる。
【0034】
ゲートGコンタクトは、非ドープGaAsエピタキシャル層14の上部とショットキー接触で形成され、図示のように、ゲートコンタクトは、N+ドープGaAs層16の一部に形成されたノッチ20を通過し、このノッチ20は非ドープGaAsエピタキシャル層14で終端することに留意されたい。以下に詳細に説明するオーミック接触シーリング層／ショットキー接触材料22'は、ソースS及びドレインDコンタクトの上部22'b、ソースS及びドレインDコンタクトの側壁、及び図示のようにソースS及びドレインDコンタクトとN合金化オーミック接触領域18との間の界面23を含む合金化オーミック接触領域18の部分上に連続材料として配置されることに留意されたい。以下に説明するように、オーミック接触シーリング層／ショットキーコンタクト材料22'の部分22'aは、ゲートコンタクトGに使用され、オーミック接触シール22'b及びゲートコンタクト22'aは、同じ材料22'から形成され、それらは、同じ処理ステップでFET 10'上に形成される。ここで、例えば、オーミック接触シーリング層／ショットキー接触材料22'材料は、Ti、Pt及びAuである。図示のように、オーミック接触シーリング層／ショットキー接触材料22'の部分22'aとオーミック接触新リング層／ショットキー接点材料22'の部分22'bとの間にはギャップ（GAP）が存在することに留意されたい。図示のように、従来の不動態／ガラス化層25及び電極27が提供される。
【0035】
次に、図４Ａを参照すると、この実施形態では、図２Ｅに示される構造を形成した後、マスク40'が、図示のように、ノッチ20が形成されるべき層16の一部を露出させるために、ウィンドウ42'を有する上方表面上に形成される。ノッチ20（図４Ｂ）は、図４Ｂに示すように、適切な湿式化学エッチング液、例えばクエン酸を用いて形成され、マスク40'は、図４Ｃに示すように除去される。
【0036】
図４Ｄを参照すると、図示のように、マスク50'が構造上に形成される。オーミック接触シーリング層／ショットキー接触材料22'、ここでは例えば蒸着によって堆積されたTi、Pt、及びAuが、図示のように、マスク50'内の窓52を通過する。マスク50'がリフトオフされた後、図３に示すように、FET 10'がそれにより形成される。これらのステップは、同時に、オーミック接触シーリング層／ショットキー接触材料22'と低ドープGaAs層14との間の、ゲート電極G 22'a （図３）のためのショットキー接触を形成する。そして、オーミック接触シーリング層／ショットキー接触材料22'の別の部分と、部分22b' （図３）は、ソース及びドレインコンタクトS及びD上と、合金化領域18上と、N+ドープGaAs層16上とに形成される。部分22'bは、合金化領域18及びN+ドープGaAs層16上に接触することに留意されたい。部分22'bは、ソースオーミック接触金属及びドレインオーミック接触金属の酸化を遅延させるための酸化遅延材料であり、それによって、オーミック接触金属の形成に続く処理ステップ中のオーミック接触金属の浸出（leaching）を遅延させる。図示のように、従来の不動態／ガラス化層25及び電極27（図３）が形成される。
【0037】
ここで、本開示に従った方法は、オーミックコンタクトの側壁と半導体の表面との間の交点に配置されたオーミック接触シーリング層を堆積するステップと、オーミックコンタクトを有する半導体を湿式化学物質に曝すステップとを含むことが理解されるべきである。本方法は、以下の特徴のうちの１つ以上を、個別に又は組み合わせて含むことができ、層が金属であるか、シーリング層が固体誘電体であるか、又は湿式化学物質がエッチング液であるかを含む。
【0038】
ここで、本開示に従った電界効果トランジスタ（ＦＥＴ）は、半導体と、オーミックコンタクトの側壁と半導体の表面との間の交点に配置されたオーミック接触シーリング層２２とを含み、そのようなオーミック接触シーリング層は非単結晶材料であることが理解されるべきである。電界効果トランジスタは、個別に又は組み合わせて、以下の特徴の１つ以上を含むことができ、ここで、前記オーミック接触シーリング層は金属であり、又は前記オーミック接触シーリング層は固体誘電体である。
【0039】
また、本開示に従った電界効果トランジスタを形成する方法は、（a）ソースコンタクトの側壁と半導体の表面との間の交点、及び（b）ドレインコンタクトの側壁と半導体の表面との間の交点に配置されたオーミック接触シーリング層を堆積するステップと、ソースコンタクトとドレインコンタクトとの間の半導体の表面にノッチを形成するステップと、半導体と接触するゲートコンタクトをノッチに形成するステップとを含むことを理解すべきである。本方法は、以下の特徴のうちの１つ又は複数を、個別に、又は組み合わせて含むことができ、下記の特徴のうちの１つ又は複数を含むことができ、これらの特徴は、前記オーミック接触シーリング層の上に不動態化層を形成することを含み、前記オーミック接触シーリング層は、固体誘電体を含み、前記オーミック接触シーリング層は、金属を含み、前記ゲートコンタクト及び前記オーミック接触シーリング層は、前記金属を含み、前記オーミック接触シーリング層は、前記ノッチを形成する前に形成され、前記オーミック接触シーリング層は、前記ノッチを形成する前に形成され、前記半導体は、前記ノッチを形成する前に、前記オーミック接触シーリング層は、上方半導体層及び前記下方半導体層を含み、前記ソースコンタクト及び前記ドレインコンタクトは、前記上方半導体層の上方表面と接触し、前記上方表面から前記第１半導体層を通って前記第１半導体層に至り、前記金属の一部は、前記ソースコンタクト及び前記上方半導体層の上に配置され、前記金属の一部は、前記ドレインコンタクト及び前記上方半導体層の上に配置され、前記ゲートコンタクトは、前記金属の第３部分を含む。前記金属は、前記下方半導体層とショットキー接触しており、前記第２部分及び前記オーミック接触シーリングの前記第３部分と、前記ソースコンタクトの前記側壁と前記半導体表面の前記第１部分との間の交点における前記ソースコンタクトのゲート金属遅延酸化と、前記ドレインコンタクトの前記側壁と前記半導体表面の前記第２部分との間の交点における前記ドレインコンタクトの前記酸化遅延と、を含み、前記半導体表面の前記第３部分は、前記半導体表面の前記第１部分及び前記半導体表面の前記第２部分の下方に凹み、前記ソースコンタクト及び前記ドレインコンタクトは、ニッケルを含み、前記半導体は、ガリウムヒ素を含む、ことを特徴とする金属である。
【0040】
ここで、本開示に従った電界効果トランジスタ（ＦＥＴ）は、（a）ソースコンタクトの側壁と半導体の表面との間の交点、及び（b）ドレインコンタクトの側壁と半導体の表面との間の交点に配置されたオーミック接触シーリング層を含み、オーミック接触シーリング層は、ソースコンタクトとゲートコンタクトとの間のオーミック接触シーリング層内のギャップ及びドレインコンタクトとゲートコンタクトとの間のギャップによってゲートコンタクトから離間され、オーミック接触シーリング層は、非単結晶材料を含むことが理解されるべきである。
【0041】
また、本開示に従った電界効果トランジスタ（ＦＥＴ）は、上方半導体層の表面とオーミック接触するソースコンタクトと、上方半導体層の表面とオーミック接触するドレインコンタクトとを含み、上方半導体層は、ソースコンタクトとドレインコンタクトとの間の半導体表面にノッチを有し、下方半導体層に終端するゲートコンタクトと、（a）ソースコンタクトの側壁と上方半導体層の表面との間の交点と、（b）ドレインコンタクトの側壁と上方半導体層の表面との間の交点と、を含み、オーミック接触シーリング層は、ソースコンタクトとドレインタクトとの間のオーミック接触シーリング層の間のギャップと、ドレインコンタクトとゲートコンタクトとの間のギャップによって、ゲートコンタクトから離間して配置され、オーミック接触シーリング層は、非コンタクトシーリング層を含むことを理解すべきである。単結晶材料電界効果トランジスタは、個別に又は組み合わせて、以下の特徴の１つ以上を含むことができ、ここで、前記オーミック接触シーリング層は、固体誘電体であり、又は前記オーミック接触シーリング層は、金属である。
【0042】
本開示に従った電界効果トランジスタを形成する方法は、ソースオーミックコンタクト金属上及びドレインオーミックコンタクト金属上に材料を形成することを含み、このような材料はゲートショットキーコンタクト金属の一部を含むことも理解されるべきである。本方法は、以下の特徴のうちの１つ又は複数を、個別に又は組み合わせて含むことができ、ここで、ソースコンタクト及びドレインコンタクトはニッケルを含み、ＦＥＴはガリウムヒ素を含み、材料はソースオーミックコンタクト金属及びドレインオーミックコンタクト金属の酸化を遅延させる酸化遅延材料であり、或いは材料はオーミックコンタクト金属の形成後の処理中にオーミックコンタクト金属の浸出を遅延させる。
【0043】
また、本開示に従った電界効果トランジスタ（ＦＥＴ）は、半導体と、前記半導体の表面の第１部分とオーミック接触するソースコンタクトと、前記半導体の表面の第２部分とオーミック接触するドレインコンタクトと、前記ソースコンタクトと前記ドレインコンタクトとの間に配置され、前記半導体の表面の第３部分とショットキー接触状態に配置された第１部分を有するオーミック接触シーリング・ゲート金属とを含み、前記半導体の表面の第３部分は前記半導体の表面の第１部分と前記第２部分の両方から横方向に離隔されており、前記オーミック接触シーリング・ゲート金属は、前記ソースコンタクトの側壁と前記半導体の表面の第１部分との交点に配置された第２部分を有し、前記オーミック接触シーリング・ゲート金属は、前記ドレインコンタクトの側壁と前記半導体の表面の第２部分との間の交点に配置された第３部分を有することを理解されたい。オーミック接触シーリング・ゲート金属の第２部分及びオーミック接触シーリング・ゲート金属の第３部分は、ゲート金属の第１部分から横方向に間隔をあけて配置される。電界効果トランジスタは、個別に又は組み合わせて、以下の特徴の1つ以上を含むことができ、半導体の表面の第３部分は、半導体の表面の第１部分及び半導体の表面の第２部分の下に凹んでおり、ソース接触及びドレイン接触は、ニッケルを含み、又は半導体は、ガリウムヒ素を含む。
【0044】
ここで、本開示に従った電界効果トランジスタ（ＦＥＴ）は、半導体と、オーミックコンタクトの側壁と半導体の表面との間の交点に配置されたオーミック接触シーリング層とを含み、そのようなオーミック接触シーリング層は、多結晶、アモルファス誘電体、又は金属を含む。
【0045】
本開示の多くの実施形態が記述されてきた。とはいうものの、本開示の技術思想及び範囲から逸脱せずに、種々の改変がなされてもよいということを理解されたい。したがって、他の態様は特許請求の範囲の範囲内にある。
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図2G】
【図2H】
【図2I】
【図2J】
【図3】
【図4A】
【図4B】
【図4C】
【図4D】
【国際調査報告】