知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-12-14
(54)【発明の名称】基準電源回路、チップ、電源及び電子機器
(51)【国際特許分類】
G05F 3/30 20060101AFI20221207BHJP
【ＦＩ】
G05F3/30
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2022522061
(86)(22)【出願日】2020-11-30
(85)【翻訳文提出日】2022-04-12
(86)【国際出願番号】 CN2020132741
(87)【国際公開番号】W WO2021115148
(87)【国際公開日】2021-06-17
(31)【優先権主張番号】201911252891.9
(32)【優先日】2019-12-09
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
(71)【出願人】
【識別番号】517380215
【氏名又は名称】北京集創北方科技股▲ふん▼有限公司
【氏名又は名称原語表記】Ｃｈｉｐｏｎｅ Ｔｅｃｈｎｏｌｏｇｙ （Ｂｅｉｊｉｎｇ） Ｃｏ．，Ｌｔｄ
【住所又は居所原語表記】Ｂｕｉｌｄｉｎｇ ５６，Ｎｏ．２ Ｎｏｒｔｈ Ｊｉｎｇ Ｙｕａｎ Ｓｔｒｅｅｔ， Ｂｅｉｊｉｎｇ Ｅｃｏｎｏｍｉｃ Ｔｅｃｈｎｏｌｏｇｉｃａｌ Ｄｅｖｅｌｏｐｍｅｎｔ Ａｒｅａ，Ｄａｘｉｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １００１７６，Ｃｈｉｎａ
(74)【代理人】
【識別番号】100120891
【弁理士】
【氏名又は名称】林 一好
(74)【代理人】
【識別番号】100165157
【弁理士】
【氏名又は名称】芝 哲央
(74)【代理人】
【識別番号】100205659
【弁理士】
【氏名又は名称】齋藤 拓也
(74)【代理人】
【識別番号】100126000
【弁理士】
【氏名又は名称】岩池 満
(74)【代理人】
【識別番号】100185269
【弁理士】
【氏名又は名称】小菅 一弘
(72)【発明者】
【氏名】ヤン ユージュン
(72)【発明者】
【氏名】ファン レイ
【テーマコード（参考）】
5H420
【Ｆターム（参考）】
5H420BB04
5H420BB12
5H420BB13
5H420CC02
5H420DD02
5H420EA11
5H420EA12
5H420EB37
5H420LL07
5H420NA21
5H420NA27
5H420NA35
5H420NA36
5H420NB02
5H420NB03
5H420NB12
5H420NB36
5H420NC02
5H420NC23
5H420NC32
5H420NC38
5H420NE23
(57)【要約】
本開示は、基準電源回路、チップ、電源及び電子機器に関する。回路は、第１電流を発生する第１電流発生ユニット（１０）と、第１電流発生ユニット（１０）に電気的に接続され、第１電流によりバンドギャップ基準電圧を発生する基準電圧発生ユニット（２０）と、第１電流発生ユニット（１０）及び基準電圧発生ユニット（２０）に電気的に接続され、第１電流によりバンドギャップ基準電流を発生する基準電流発生ユニット（３０）と、を備える。上記回路によれば、１つの基準電源回路においてバンドギャップ基準電圧及びバンドギャップ基準電流を発生し、第１電流発生ユニットの多重化を実現できるので、高利得及びデュアルループの同時作動を実現することができ、コスト削減が図れ、独立した２つの基準電源に比べて、チップ面積を節約することができる。
【選択図】図１
【選択図】図１
【特許請求の範囲】
【請求項1】
第１電流を発生する第１電流発生ユニットと、前記第１電流発生ユニットに電気的に接続され、前記第１電流によりバンドギャップ基準電圧を発生する基準電圧発生ユニットと、
前記第１電流発生ユニット及び前記基準電圧発生ユニットに電気的に接続され、前記第１電流によりバンドギャップ基準電流を発生する基準電流発生ユニットと、
を備えることを特徴とする基準電源回路。
【請求項2】
前記基準電圧発生ユニットは、第１トランジスタと、第２トランジスタと、第３トランジスタと、第４トランジスタと、第５トランジスタと、第１抵抗と、第２抵抗と、第３抵抗と、第１コンデンサと、第２コンデンサとを備え、前記第１トランジスタは、ドレインが前記第２トランジスタのソース、第３トランジスタのソース及び電圧源に電気的に接続され、ゲートが前記第２抵抗の第１端、前記第３トランジスタのドレイン、前記第５トランジスタのコレクタ及び起動回路に電気的に接続され、起動回路から出力される起動信号を受信し、ソースが前記第１抵抗の第１端、前記第１コンデンサの第１端及び前記第２コンデンサの第１端に電気的に接続され、前記バンドギャップ基準電圧を出力し、
前記第１コンデンサの第２端及び前記第１抵抗の第２端は、前記第１電流発生ユニットに電気的に接続され、
前記第２抵抗の第２端は、前記第３コンデンサの第１端に電気的に接続され、
前記第２トランジスタのドレインは、前記第２トランジスタのゲート、前記第３トランジスタのゲート及び前記第４トランジスタのコレクタに電気的に接続され、
前記第３抵抗の第１端は、前記第１電流発生ユニットに電気的に接続され、
前記第５トランジスタのベース及び前記第４トランジスタのベースは、前記第１電流発生ユニットに電気的に接続され、
前記第５トランジスタのエミッタ、前記第４トランジスタのエミッタ、前記第３抵抗の第２端及び前記第２コンデンサの第２端は、接地されることを特徴とする請求項１に記載の基準電源回路。
【請求項3】
前記第１電流発生ユニットは、第４抵抗と、第５抵抗と、第６トランジスタと、第７トランジスタとを備え、前記第４抵抗は、第１端が前記第１コンデンサの第２端、前記第１抵抗の第２端、前記第５抵抗の第１端及び前記第６トランジスタのベースに電気的に接続され、第２端が前記第６トランジスタのコレクタ、前記第７トランジスタのベース及び前記第４トランジスタのベースに電気的に接続され、
前記第５抵抗の第２端は、前記第７トランジスタのコレクタ及び前記第５トランジスタのベースに電気的に接続され、
前記第６トランジスタのエミッタ及び前記第７トランジスタのエミッタは、前記第３抵抗の第１端に電気的に接続され、
前記第６トランジスタのコレクタは、前記第１電流を発生することに用いられることを特徴とする請求項２に記載の基準電源回路。
【請求項4】
前記基準電流発生ユニットは、前記第２トランジスタと、前記第４トランジスタと、第８トランジスタと、第９トランジスタと、第１０トランジスタと、第１１トランジスタと、第１２トランジスタと、第１３トランジスタと、第５コンデンサと、第６抵抗と、第７抵抗と、第８抵抗とを備え、前記第８トランジスタは、ゲートが前記第２トランジスタのゲートに電気的に接続され、ソースが前記第２トランジスタのソース、前記第１２トランジスタのソース及び前記第１３トランジスタのソースに電気的に接続され、ドレインが前記第９トランジスタのコレクタに電気的に接続され、
前記第９トランジスタのベースは、前記第１０トランジスタのソース、前記第１１トランジスタのコレクタ及び前記第８抵抗の第１端に電気的に接続され、
前記第１０トランジスタのゲートは、前記第６抵抗の第１端、前記第９トランジスタのコレクタ及び前記第８トランジスタのドレインに電気的に接続され、前記第６抵抗の第２端は、前記第５コンデンサの第１端に電気的に接続され、前記第１１トランジスタは、ベースが前記第４抵抗の第１端、前記第５抵抗の第１端、前記第６トランジスタのベース及び前記第１コンデンサの第２端に電気的に接続され、エミッタが前記第７抵抗の第１端に電気的に接続され、
前記第５コンデンサの第２端、前記第９トランジスタのエミッタ、前記第７抵抗の第２端及び前記第８抵抗の第２端は、接地され、
前記第１２トランジスタのゲートは、前記第１２トランジスタのソース、前記第１３トランジスタのゲート及び前記第１０トランジスタのドレインに電気的に接続され、
前記第１３トランジスタのドレインは、前記バンドギャップ基準電流を出力することを特徴とする請求項３に記載の基準電源回路。
【請求項5】
前記第３抵抗の抵抗値は、前記第４抵抗と前記第５抵抗とを並列接続した抵抗値に等しく、前記第４抵抗の抵抗値は、前記第７抵抗の抵抗値に等しいことを特徴とする請求項４に記載の基準電源回路。
【請求項6】
請求項１～５のいずれか１項に記載の基準電源回路を備えることを特徴とするチップ。
【請求項7】
請求項６に記載のチップを備えることを特徴とする電源。
【請求項8】
請求項７に記載の電源を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、集積回路技術の分野に関し、特に基準電源回路、チップ、電源及び電子機器に関する。
【背景技術】
【0002】
バンドギャップ基準電源は、集積回路システムの基本的なモジュールとして、電源及び温度によらない基準電圧又は基準電流を発生することを目的とする。現在、チップ内部によく用いられたバンドギャップリファレンスは単独のバンドギャップ電圧源又はバンドギャップ電流源である。半導体プロセスでの抵抗は通常、一定の温度係数を有するため、関連技術におけるバンドギャップ電圧源とバンドギャップ電流源は、両立が難しくなり、２つの回路に別々設けられる必要があるため、コストが高く、チップ面積の浪費にもなる。
【発明の概要】
【0003】
これに鑑みて、本開示は、
第１電流を発生する第１電流発生ユニットと、
前記第１電流発生ユニットに電気的に接続され、前記第１電流によりバンドギャップ基準電圧を発生する基準電圧発生ユニットと、
前記第１電流発生ユニット及び前記基準電圧発生ユニットに電気的に接続され、前記第１電流によりバンドギャップ基準電流を発生する基準電流発生ユニットと、
を備える基準電源回路を提供する。
第１電流を発生する第１電流発生ユニットと、
前記第１電流発生ユニットに電気的に接続され、前記第１電流によりバンドギャップ基準電圧を発生する基準電圧発生ユニットと、
前記第１電流発生ユニット及び前記基準電圧発生ユニットに電気的に接続され、前記第１電流によりバンドギャップ基準電流を発生する基準電流発生ユニットと、
を備える基準電源回路を提供する。
【0004】
可能な一実施形態では、前記基準電圧発生ユニットは、第１トランジスタと、第２トランジスタと、第３トランジスタと、第４トランジスタと、第５トランジスタと、第１抵抗と、第２抵抗と、第３抵抗と、第１コンデンサと、第２コンデンサとを備え、
前記第１トランジスタは、ドレインが前記第２トランジスタのソース、第３トランジスタのソース及び電圧源に電気的に接続され、ゲートが前記第２抵抗の第１端、前記第３トランジスタのドレイン、前記第５トランジスタのコレクタ及び起動回路に電気的に接続され、起動回路から出力される起動信号を受信し、ソースが前記第１抵抗の第１端、前記第１コンデンサの第１端及び前記第２コンデンサの第１端に電気的に接続され、前記バンドギャップ基準電圧を出力し、
前記第１コンデンサの第２端及び前記第１抵抗の第２端は、前記第１電流発生ユニットに電気的に接続され、
前記第２抵抗の第２端は、前記第３コンデンサの第１端に電気的に接続され、
前記第２トランジスタのドレインは、前記第２トランジスタのゲート、前記第３トランジスタのゲート及び前記第４トランジスタのコレクタに電気的に接続され、
前記第３抵抗の第１端は、前記第１電流発生ユニットに電気的に接続され、
前記第５トランジスタのベース及び前記第４トランジスタのベースは、前記第１電流発生ユニットに電気的に接続され、
前記第５トランジスタのエミッタ、前記第４トランジスタのエミッタ、前記第３抵抗の第２端及び前記第２コンデンサの第２端は、接地される。
前記第１トランジスタは、ドレインが前記第２トランジスタのソース、第３トランジスタのソース及び電圧源に電気的に接続され、ゲートが前記第２抵抗の第１端、前記第３トランジスタのドレイン、前記第５トランジスタのコレクタ及び起動回路に電気的に接続され、起動回路から出力される起動信号を受信し、ソースが前記第１抵抗の第１端、前記第１コンデンサの第１端及び前記第２コンデンサの第１端に電気的に接続され、前記バンドギャップ基準電圧を出力し、
前記第１コンデンサの第２端及び前記第１抵抗の第２端は、前記第１電流発生ユニットに電気的に接続され、
前記第２抵抗の第２端は、前記第３コンデンサの第１端に電気的に接続され、
前記第２トランジスタのドレインは、前記第２トランジスタのゲート、前記第３トランジスタのゲート及び前記第４トランジスタのコレクタに電気的に接続され、
前記第３抵抗の第１端は、前記第１電流発生ユニットに電気的に接続され、
前記第５トランジスタのベース及び前記第４トランジスタのベースは、前記第１電流発生ユニットに電気的に接続され、
前記第５トランジスタのエミッタ、前記第４トランジスタのエミッタ、前記第３抵抗の第２端及び前記第２コンデンサの第２端は、接地される。
【0005】
可能な一実施形態では、前記第１電流発生ユニットは、第４抵抗と、第５抵抗と、第６トランジスタと、第７トランジスタとを備え、
前記第４抵抗は、第１端が前記第１コンデンサの第２端、前記第１抵抗の第２端、前記第５抵抗の第１端及び前記第６トランジスタのベースに電気的に接続され、第２端が前記第６トランジスタのコレクタ、前記第７トランジスタのベース及び前記第４トランジスタのベースに電気的に接続され、
前記第５抵抗の第２端は、前記第７トランジスタのコレクタ及び前記第５トランジスタのベースに電気的に接続され、
前記第６トランジスタのエミッタ及び前記第７トランジスタのエミッタは、前記第３抵抗の第１端に電気的に接続され、
前記第６トランジスタのコレクタは、前記第１電流を発生することに用いられる。
前記第４抵抗は、第１端が前記第１コンデンサの第２端、前記第１抵抗の第２端、前記第５抵抗の第１端及び前記第６トランジスタのベースに電気的に接続され、第２端が前記第６トランジスタのコレクタ、前記第７トランジスタのベース及び前記第４トランジスタのベースに電気的に接続され、
前記第５抵抗の第２端は、前記第７トランジスタのコレクタ及び前記第５トランジスタのベースに電気的に接続され、
前記第６トランジスタのエミッタ及び前記第７トランジスタのエミッタは、前記第３抵抗の第１端に電気的に接続され、
前記第６トランジスタのコレクタは、前記第１電流を発生することに用いられる。
【0006】
可能な一実施形態では、前記基準電流発生ユニットは、前記第２トランジスタと、前記第４トランジスタと、第８トランジスタと、第９トランジスタと、第１０トランジスタと、第１１トランジスタと、第１２トランジスタと、第１３トランジスタと、第５コンデンサと、第６抵抗と、第７抵抗と、第８抵抗とを備え、
前記第８トランジスタは、ゲートが前記第２トランジスタのゲートに電気的に接続され、ソースが前記第２トランジスタのソース、前記第１２トランジスタのソース及び前記第１３トランジスタのソースに電気的に接続され、ドレインが前記第９トランジスタのコレクタに電気的に接続され、
前記第９トランジスタのベースは、前記第１０トランジスタのソース、前記第１１トランジスタのコレクタ及び前記第８抵抗の第１端に電気的に接続され、
前記第１０トランジスタのゲートは、前記第６抵抗の第１端、前記第９トランジスタのコレクタ及び前記第８トランジスタのドレインに電気的に接続され、前記第６抵抗の第２端は、前記第５コンデンサの第１端に電気的に接続され、前記第１１トランジスタは、ベースが前記第４抵抗の第１端、前記第５抵抗の第１端、前記第６トランジスタのベース及び前記第１コンデンサの第２端に電気的に接続され、エミッタが前記第７抵抗の第１端に電気的に接続され、
前記第５コンデンサの第２端、前記第９トランジスタのエミッタ、前記第７抵抗の第２端及び前記第８抵抗の第２端は、接地され、
前記第１２トランジスタのゲートは、前記第１２トランジスタのソース、前記第１３トランジスタのゲート及び前記第１０トランジスタのドレインに電気的に接続され、
前記第１３トランジスタのドレインは、前記バンドギャップ基準電流を出力する。
前記第８トランジスタは、ゲートが前記第２トランジスタのゲートに電気的に接続され、ソースが前記第２トランジスタのソース、前記第１２トランジスタのソース及び前記第１３トランジスタのソースに電気的に接続され、ドレインが前記第９トランジスタのコレクタに電気的に接続され、
前記第９トランジスタのベースは、前記第１０トランジスタのソース、前記第１１トランジスタのコレクタ及び前記第８抵抗の第１端に電気的に接続され、
前記第１０トランジスタのゲートは、前記第６抵抗の第１端、前記第９トランジスタのコレクタ及び前記第８トランジスタのドレインに電気的に接続され、前記第６抵抗の第２端は、前記第５コンデンサの第１端に電気的に接続され、前記第１１トランジスタは、ベースが前記第４抵抗の第１端、前記第５抵抗の第１端、前記第６トランジスタのベース及び前記第１コンデンサの第２端に電気的に接続され、エミッタが前記第７抵抗の第１端に電気的に接続され、
前記第５コンデンサの第２端、前記第９トランジスタのエミッタ、前記第７抵抗の第２端及び前記第８抵抗の第２端は、接地され、
前記第１２トランジスタのゲートは、前記第１２トランジスタのソース、前記第１３トランジスタのゲート及び前記第１０トランジスタのドレインに電気的に接続され、
前記第１３トランジスタのドレインは、前記バンドギャップ基準電流を出力する。
【0007】
可能な一実施形態では、前記第３抵抗の抵抗値は、前記第４抵抗と前記第５抵抗とを並列接続した抵抗値に等しく、前記第４抵抗の抵抗値は、前記第７抵抗の抵抗値に等しい。
【0008】
本開示の別の方面によれば、かかる基準電源回路を備えるチップを提供する。
【0009】
本開示の別の方面によれば、かかるチップを備える電源を提供する。
【0010】
本開示の別の方面によれば、かかる電源を備える電子機器を提供する。
【0011】
上記回路によれば、本開示の実施例は１つの基準電源回路においてバンドギャップ基準電圧及びバンドギャップ基準電流を発生し、第１電流発生ユニットの多重化を実現できるので、高利得及びデュアルループの同時作動を実現することができ、コスト削減が図れ、独立した２つの基準電源が設計された関連技術に比べて、チップ面積を節約することができる。
【0012】
以下、図面を参照しながら例示的な実施例を詳細に説明することによって、本開示の他の特徴及び方面は明瞭になる。
【0013】
ここで、本明細書の一部として組み込まれる図面は、明細書と共に本開示の例示的な実施例、特徴および方面を示し、本開示の原理を説明するものである。
【図面の簡単な説明】
【0014】
【発明を実施するための形態】
【0015】
以下、図面を参照しながら本開示の様々な例示的な実施例、特徴および方面を詳細に説明する。図面における同じ符号は同じまたは類似する機能の要素を示す。図面において実施例の様々な方面を示したが、特に断らない限り、比例に従って図面を描く必要がない。
【0016】
ここでの用語「例示的」とは、「例、実施例として用いられることまたは説明的なもの」を意味する。ここで「例示的」に説明されるいかなる実施例は他の実施例より好ましい又は優れるものであると理解すべきではない。
【0017】
また、本開示をより効果的に説明するために、以下の具体的な実施形態において様々な具体的な詳細を示す。当業者であれば、本開示は何らかの具体的な詳細がなくても同様に実施できると理解すべきである。いくつかの実施例では、本開示の趣旨を強調するために、当業者が熟知している方法、手段、要素及び回路について詳細な説明を省略する。
【0018】
図１は本開示の一実施形態に係る基準電源回路を示す模式図である。
【0019】
図１に示されるように、前記回路は、
第１電流を発生する第１電流発生ユニット１０と、
前記第１電流発生ユニット１０に電気的に接続され、前記第１電流によりバンドギャップ基準電圧を発生する基準電圧発生ユニット２０と、
前記第１電流発生ユニット１０及び前記基準電圧発生ユニット２０に電気的に接続され、前記第１電流によりバンドギャップ基準電流を発生する基準電流発生ユニット３０と、
を備える。
第１電流を発生する第１電流発生ユニット１０と、
前記第１電流発生ユニット１０に電気的に接続され、前記第１電流によりバンドギャップ基準電圧を発生する基準電圧発生ユニット２０と、
前記第１電流発生ユニット１０及び前記基準電圧発生ユニット２０に電気的に接続され、前記第１電流によりバンドギャップ基準電流を発生する基準電流発生ユニット３０と、
を備える。
【0020】
上記回路によれば、本開示の実施例は、１つの基準電源回路においてバンドギャップ基準電圧及びバンドギャップ基準電流を発生し、第１電流発生ユニットの多重化を実現できるので、高利得及びデュアルループの同時作動を実現することができ、コスト削減が図れ、独立した２つの基準電源が設計された関連技術に比べて、チップ面積を節約することができる。
【0021】
前記基準電源回路は、電子機器に設けられてもよく、前記電子機器は、モバイル機器と呼ぶこともできる。モバイル機器は、様々な形態のアクセスモバイル機器、ユーザユニット、ユーザ機器、ユーザステーション、移動局、モバイルステーション（Ｍｏｂｉｌｅ Ｓｔａｔｉｏｎ、ＭＳ）、リモートステーション、リモートモバイル機器、モバイル機器、ユーザモバイル機器、端末装置（ｔｅｒｍｉｎａｌ ｅｑｕｉｐｍｅｎｔ）、無線通信装置、ユーザエージェントまたはユーザ装置を指してもよい。また、ユーザ機器は、セルラーホン、コードレス電話、セッションイニシエーションプロトコル（Ｓｅｓｓｉｏｎ Ｉｎｉｔｉａｔｉｏｎ Ｐｒｏｔｏｃｏｌ、ＳＩＰ）電話、ワイヤレスローカルループ（Ｗｉｒｅｌｅｓｓ Ｌｏｃａｌ Ｌｏｏｐ、ＷＬＬ）ステーション、パーソナルデジタルアシスタント（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ、ＰＤＡ）、無線通信機能を持つ手持ちの機器、計算装置、ワイヤレスモデムに接続された他の処理装置、車載装置、ウエアラブル装置、将来の５Ｇネットワークのユーザ機器または将来進化する公衆陸上移動体ネットワーク（Ｐｕｂｌｉｃ Ｌａｎｄ Ｍｏｂｉｌｅ Ｎｅｔｗｏｒｋ、ＰＬＭＮ）のモバイル機器などであってもよいが、本開示の実施例では、これについて限定されない。
【0022】
以下、基準電源回路における各ユニットの可能な実現形態について説明する。
【0023】
図２は本開示の一実施形態に係る基準電源回路を示す模式図である。
【0024】
可能な一実施形態では、図２に示されるように、前記基準電圧発生ユニット２０は、第１トランジスタＱ１と、第２トランジスタＱ２と、第３トランジスタＱ３と、第４トランジスタＱ４と、第５トランジスタＱ５と、第１抵抗Ｒ１と、第２抵抗Ｒ２と、第３抵抗Ｒ３と、第１コンデンサＣ１と、第２コンデンサＣ２とを備え、
前記第１トランジスタＱ１は、ドレインが前記第２トランジスタＱ２のソース、第３トランジスタＱ３のソース及び電圧源ＶＤＤに電気的に接続され、ゲートが前記第２抵抗Ｒ２の第１端、前記第３トランジスタＱ３のドレイン、前記第５トランジスタＱ５のコレクタ及び起動回路に電気的に接続され、起動回路から出力される起動信号を受信し、ソースが前記第１抵抗Ｒ１の第１端、前記第１コンデンサＣ１の第１端、前記第２コンデンサＣ２の第１端に電気的に接続され、前記バンドギャップ基準電圧ＶＢＧを出力し、
前記第１コンデンサＣ１の第２端、前記第１抵抗Ｒ１の第２端は、前記第１電流発生ユニット１０に電気的に接続され、
前記第２抵抗Ｒ２の第２端は、前記第３コンデンサＣ３の第１端に電気的に接続され、
前記第２トランジスタＱ２のドレインは、前記第２トランジスタＱ２のゲート、前記第３トランジスタＱ３のゲート、前記第４トランジスタＱ４のコレクタに電気的に接続され、
前記第３抵抗Ｒ３の第１端は、前記第１電流発生ユニット１０に電気的に接続され、
前記第５トランジスタＱ５のベース、前記第４トランジスタＱ４のベースは、前記第１電流発生ユニット１０に電気的に接続され、
前記第５トランジスタＱ５のエミッタ、前記第４トランジスタＱ４のエミッタ、前記第３抵抗Ｒ３の第２端、前記第２コンデンサＣ２の第２端は、接地されるようにしてもよい。
前記第１トランジスタＱ１は、ドレインが前記第２トランジスタＱ２のソース、第３トランジスタＱ３のソース及び電圧源ＶＤＤに電気的に接続され、ゲートが前記第２抵抗Ｒ２の第１端、前記第３トランジスタＱ３のドレイン、前記第５トランジスタＱ５のコレクタ及び起動回路に電気的に接続され、起動回路から出力される起動信号を受信し、ソースが前記第１抵抗Ｒ１の第１端、前記第１コンデンサＣ１の第１端、前記第２コンデンサＣ２の第１端に電気的に接続され、前記バンドギャップ基準電圧ＶＢＧを出力し、
前記第１コンデンサＣ１の第２端、前記第１抵抗Ｒ１の第２端は、前記第１電流発生ユニット１０に電気的に接続され、
前記第２抵抗Ｒ２の第２端は、前記第３コンデンサＣ３の第１端に電気的に接続され、
前記第２トランジスタＱ２のドレインは、前記第２トランジスタＱ２のゲート、前記第３トランジスタＱ３のゲート、前記第４トランジスタＱ４のコレクタに電気的に接続され、
前記第３抵抗Ｒ３の第１端は、前記第１電流発生ユニット１０に電気的に接続され、
前記第５トランジスタＱ５のベース、前記第４トランジスタＱ４のベースは、前記第１電流発生ユニット１０に電気的に接続され、
前記第５トランジスタＱ５のエミッタ、前記第４トランジスタＱ４のエミッタ、前記第３抵抗Ｒ３の第２端、前記第２コンデンサＣ２の第２端は、接地されるようにしてもよい。
【0025】
第１トランジスタＱ１、第２トランジスタＱ２、第３トランジスタＱ３は、金属酸化膜半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、 ＭＯＳＦＥＴ）であってもよく、第４トランジスタＱ４、第５トランジスタＱ５は、三極管であってもよい。
【0026】
なお、本開示の実施例では、起動回路の具体的な実施形態については限定されず、当業者が関連技術を参照して実現可能である。
【0027】
一例では、バンドギャップ基準電圧及びバンドギャップ基準電流を発生する必要がある場合、起動回路は、基準電源回路が起動されてバンドギャップ基準電圧及びバンドギャップ基準電流を発生するように、起動信号を出力してもよい。
【0028】
一例では、前記起動信号は、パルス信号であってもよい。
【0029】
可能な一実施形態では、前記第１電流発生ユニットは、絶対温度に比例する（ｐｒｏｐｏｒｔｉｏｎａｌ ｔｏ ａｂｓｏｌｕｔｅ ｔｅｍｐｅｒａｔｕｒｅ、ＰＴＡＴ）電流を発生してもよい。つまり、前記第１電流はＰＴＡＴ電流であってもよい。
【0030】
可能な一実施形態では、図２に示されるように、前記第１電流発生ユニット１０は、第４抵抗Ｒ４と、第５抵抗Ｒ５と、第６トランジスタＱ６と、第７トランジスタＱ７とを備え、
前記第４抵抗Ｒ４は、第１端が前記第１コンデンサＣ１の第２端、前記第１抵抗Ｒ１の第２端、前記第５抵抗Ｒ５の第１端、前記第６トランジスタＱ６のベースに電気的に接続され、第２端が前記第６トランジスタＱ６のコレクタ、前記第７トランジスタＱ７のベース、前記第４トランジスタＱ４のベースに電気的に接続され、
前記第５抵抗Ｒ５の第２端は、前記第７トランジスタＱ７のコレクタ、前記第５トランジスタＱ５のベースに電気的に接続され、
前記第６トランジスタＱ６のエミッタ、前記第７トランジスタＱ７のエミッタは、前記第３抵抗Ｒ３の第１端に電気的に接続され、
前記第６トランジスタのコレクタは、前記第１電流ＩＰＴＡＴを発生することに用いられるようにしてもよい。
前記第４抵抗Ｒ４は、第１端が前記第１コンデンサＣ１の第２端、前記第１抵抗Ｒ１の第２端、前記第５抵抗Ｒ５の第１端、前記第６トランジスタＱ６のベースに電気的に接続され、第２端が前記第６トランジスタＱ６のコレクタ、前記第７トランジスタＱ７のベース、前記第４トランジスタＱ４のベースに電気的に接続され、
前記第５抵抗Ｒ５の第２端は、前記第７トランジスタＱ７のコレクタ、前記第５トランジスタＱ５のベースに電気的に接続され、
前記第６トランジスタＱ６のエミッタ、前記第７トランジスタＱ７のエミッタは、前記第３抵抗Ｒ３の第１端に電気的に接続され、
前記第６トランジスタのコレクタは、前記第１電流ＩＰＴＡＴを発生することに用いられるようにしてもよい。
【0031】
一例では、前記第１電流の大きさは、
【0032】
【数1】
【0033】
であってもよい。ここで、Ｒ４は前記第４抵抗Ｒ４の抵抗値、Ｒ５は前記第５抵抗Ｒ５の抵抗値、ＶＴは温度の電圧当量を示す。ここで、ＶＴ＝ｋＴ／ｑであり、ｋはボルツマン定数（１．３８×１０－２３Ｊ／Ｋ）であり、Ｔは熱力学温度、すなわち絶対温度であり、ｑは電子の電荷（１．６×１０－１９Ｃ）である。常温下においては、ＶＴ≒２６ｍＶである。
【0034】
可能な一実施形態では、第６トランジスタＱ６、第７トランジスタＱ７は三極管であってもよく、第７トランジスタＱ７の個数に対する第６トランジスタＱ６の個数の比は１：ｎ（ｎは１より大きい整数）であってもよい。当然、本開示では、具体的な第７トランジスタＱ７の個数に対する第６トランジスタＱ６の個数の比について限定されないが、当業者が必要に応じて決定できる。
【0035】
可能な一実施形態では、図２に示されるように、前記バンドギャップ基準電圧ＶＢＧは
【0036】
【数2】
【数3】
【数4】
【0037】
が得られる。ここで、「・」は乗算演算を示し、「｜｜」は並列接続を示し、「＋」は加算演算を示し、ＶＢＥは、前記第６トランジスタのベースエミッタ間電圧を示し、負の温度係数であり、Ｒ１は前記第１抵抗の抵抗値を示し、Ｒ４は前記第４抵抗の抵抗値を示し、Ｒ５は前記第５抵抗の抵抗値を示し、ＶＴは、温度の電圧当量を示し、正の温度係数であり、ｎは第６トランジスタの個数に対する第７トランジスタの個数の比の値を示す。
【0038】
本開示の実施例は、第１抵抗Ｒ１、第４抵抗Ｒ４、第５抵抗Ｒ５の抵抗値の大きさを設定することにより、バンドギャップ基準電圧ＶＢＧの零温度係数を実現することができる。当然、本開示では、第１抵抗Ｒ１、第４抵抗Ｒ４、第５抵抗Ｒ５の具体的な抵抗値について限定されないが、当業者が実情に応じて決定できる。
【0039】
可能な一実施形態では、図２に示されるように、前記基準電流発生ユニット３０は、前記第２トランジスタＱ２と、前記第４トランジスタＱ４と、第８トランジスタＱ８と、第９トランジスタＱ９と、第１０トランジスタＱ１０と、第１１トランジスタＱ１１と、第１２トランジスタＱ１２と、第１３トランジスタＱ１３と、第５コンデンサＣ５と、第６抵抗Ｒ６と、第７抵抗Ｒ７と、第８抵抗Ｒ８とを備え、
前記第８トランジスタＱ８は、ゲートが前記第２トランジスタＱ２のゲートに電気的に接続され、ソースが前記第２トランジスタＱ２のソース、前記第１２トランジスタＱ１２のソース、前記第１３トランジスタＱ１３のソースに電気的に接続され、ドレインが前記第９トランジスタＱ９のコレクタに電気的に接続され、
前記第９トランジスタＱ９のベースは、前記第１０トランジスタＱ１０のソース、前記第１１トランジスタＱ１１のコレクタ、前記第８抵抗Ｒ８の第１端に電気的に接続され、
前記第１０トランジスタＱ１０のゲートは、前記第６抵抗Ｒ６の第１端、前記第９トランジスタＱ９のコレクタ、前記第８トランジスタＱ８のドレインに電気的に接続され、前記第６抵抗Ｒ６の第２端は、前記第５コンデンサＣ５の第１端に電気的に接続され、前記第１１トランジスタＱ１１は、ベースが前記第４抵抗Ｒ４の第１端、前記第５抵抗Ｒ５の第１端、前記第６トランジスタＱ６のベース、前記第１コンデンサＣ１の第２端に電気的に接続され、エミッタが前記第７抵抗Ｒ７の第１端に電気的に接続され、
前記第５コンデンサＣ５の第２端、前記第９トランジスタＱ９のエミッタ、前記第７抵抗Ｒ７の第２端、前記第８抵抗Ｒ８の第２端は、接地され、
前記第１２トランジスタＱ１２のゲートは、前記第１２トランジスタＱ１２のソース、前記第１３トランジスタＱ１３のゲート、前記第１０トランジスタＱ１０のドレインに電気的に接続され、
前記第１３トランジスタＱ１３のドレインは、前記バンドギャップ基準電流ＩＢＧを出力するようにしてもよい。
前記第８トランジスタＱ８は、ゲートが前記第２トランジスタＱ２のゲートに電気的に接続され、ソースが前記第２トランジスタＱ２のソース、前記第１２トランジスタＱ１２のソース、前記第１３トランジスタＱ１３のソースに電気的に接続され、ドレインが前記第９トランジスタＱ９のコレクタに電気的に接続され、
前記第９トランジスタＱ９のベースは、前記第１０トランジスタＱ１０のソース、前記第１１トランジスタＱ１１のコレクタ、前記第８抵抗Ｒ８の第１端に電気的に接続され、
前記第１０トランジスタＱ１０のゲートは、前記第６抵抗Ｒ６の第１端、前記第９トランジスタＱ９のコレクタ、前記第８トランジスタＱ８のドレインに電気的に接続され、前記第６抵抗Ｒ６の第２端は、前記第５コンデンサＣ５の第１端に電気的に接続され、前記第１１トランジスタＱ１１は、ベースが前記第４抵抗Ｒ４の第１端、前記第５抵抗Ｒ５の第１端、前記第６トランジスタＱ６のベース、前記第１コンデンサＣ１の第２端に電気的に接続され、エミッタが前記第７抵抗Ｒ７の第１端に電気的に接続され、
前記第５コンデンサＣ５の第２端、前記第９トランジスタＱ９のエミッタ、前記第７抵抗Ｒ７の第２端、前記第８抵抗Ｒ８の第２端は、接地され、
前記第１２トランジスタＱ１２のゲートは、前記第１２トランジスタＱ１２のソース、前記第１３トランジスタＱ１３のゲート、前記第１０トランジスタＱ１０のドレインに電気的に接続され、
前記第１３トランジスタＱ１３のドレインは、前記バンドギャップ基準電流ＩＢＧを出力するようにしてもよい。
【0040】
可能な一実施形態では、第８トランジスタＱ８、第１０トランジスタＱ１０、第１２トランジスタＱ１２、第１３トランジスタＱ１３は、ＭＯＳＦＥＴであってもよく、第９トランジスタＱ９、第１１トランジスタＱ１１は、三極管であってもよい。
【0041】
一例では、第１トランジスタＱ１、第２トランジスタＱ２、第３トランジスタＱ３、第４トランジスタＱ４、第５トランジスタＱ５は、基準電圧発生ユニットのオペアンプを形成し、そのオペアンプの利得が約Ａ１＝ｇｍ４・（ｒｏ３｜｜ｒｏ５）である。ここで、ｒｏ３は第３トランジスタＱ３のドレインソース間の小信号出力インピーダンスを示し、ｒｏ５は第５トランジスタＱ５のドレインソース間の小信号出力インピーダンスを示し、ｇｍ４は第４トランジスタＱ４のトランスコンダクタンスを示し、第４トランジスタＱ４のトランスコンダクタンスが第５トランジスタＱ５、第９トランジスタＱ９のトランスコンダクタンスに等しいものである。このことから、基準電圧発生ユニットは電圧直列負帰還であり、電圧の閉ループの出力インピーダンスは開ループの出力インピーダンスの１／Ａ１倍であるため、出力されるバンドギャップ基準電圧の駆動力が高いことがわかる。
【0042】
一例では、第２トランジスタＱ２、第４トランジスタＱ４、第８トランジスタＱ８、第９トランジスタＱ９、第１０トランジスタＱ１０は、基準電流発生ユニットのオペアンプを形成し、そのオペアンプの利得が約Ａ２＝ｇｍ４・（ｒｏ８｜｜ｒｏ９）である。ここで、ｒｏ８は第８トランジスタＱ８のドレインソース間の小信号出力インピーダンス、ｒｏ９は第９トランジスタＱ９のドレインソース間の小信号出力インピーダンスを示す。このことから、基準電流発生ユニットは電流直列負帰還であり、電流の閉ループの出力インピーダンスは開ループの出力インピーダンスのＡ２倍であることがわかる。
【0043】
本開示の実施例の基準電圧発生ユニット、基準電流発生ユニットは、第１電流発生ユニット１０を共用し、かつ第２トランジスタＱ２及び第４トランジスタＱ４を共用することにより、１つの回路において２種のバンドギャップリファレンス（バンドギャップ基準電圧及びバンドギャップ基準電流）の発生を可能とし、基準電源の実現にオペアンプを採用しない関連技術に比べて、デュアルオペアンプループによって、高利得及びデュアルループの同時作動を実現することができ、低コストで占用領域の面積が小さい。また、本開示の実施例の基準電源回路は、バンドギャップ基準電圧の駆動力が高く、バンドギャップ基準電流の出力インピーダンスが大きく、作動効率の向上に有利である。
【0044】
図２に示されるように、第６トランジスタＱ６及び第３抵抗Ｒ３は、第１１トランジスタＱ１１及び第７抵抗Ｒ７とともにカレントミラーを形成するので、基準電流発生ユニット３０は、第１電流ＩＰＴＡＴによってバンドギャップ基準電流ＩＢＧ＝ＩＣＴＡＴ＋ＩＰＴＡＴが得られる。ここで、ＩＣＴＡＴは第８抵抗Ｒ８を流れる電流であり、
【0045】
【数5】
【0046】
したがって、
【数6】
【0047】
が得られる。ここで、ＶＢＥは、前記第６トランジスタＱ６のベースエミッタ間電圧を示し、負の温度係数であり、Ｒ８は前記第８抵抗Ｒ８の抵抗値を示し、Ｒ４は前記第４抵抗Ｒ４の抵抗値を示し、Ｒ５は前記第５抵抗Ｒ５の抵抗値を示し、ＶＴは、温度の電圧当量を示し、正の温度係数であり、ｎは第６トランジスタの個数に対する第７トランジスタの個数の比の値を示す。
【0048】
本開示の実施例は、第８抵抗Ｒ８及び第４抵抗Ｒ４の抵抗値を調整することにより、バンドギャップ基準電流ＩＢＧの零温度係数を実現することができる。
【0049】
当然、本開示の実施例では、第８抵抗Ｒ８及び第４抵抗Ｒ４の具体的な抵抗値について限定されないが、当業者が実情に応じて設定できる。
【0050】
可能な一実施形態では、本開示は、第３抵抗Ｒ３、第４抵抗Ｒ４、第５抵抗Ｒ５、第７抵抗Ｒ７が、前記第３抵抗の抵抗値が前記第４抵抗と前記第５抵抗とを並列接続した抵抗値に等しく、前記第４抵抗の抵抗値が前記第７抵抗の抵抗値に等しいという関係を満たすように設定されることにより、本開示の実施例でバンドギャップ基準電圧及びバンドギャップ基準電流をよりよく出力するができる。つまり、Ｒ３＝Ｒ４｜｜Ｒ５、Ｒ４＝Ｒ７である。ここで、Ｒ３は前記第３抵抗、Ｒ４は前記第４抵抗、Ｒ５は前記第５抵抗、Ｒ７は前記第７抵抗を示す。
【0051】
上記回路によれば、本開示の実施例では、１つの回路において零温度係数のバンドギャップ基準電流及びバンドギャップ基準電圧を同時に発生することができ、関連技術に比べて、低コストで占用領域の面積が小さく、使用のプロモーションに有利である。
【0052】
以上、本開示の各実施例について記述したが、上記の説明は、例示的なものに過ぎず、網羅的なものではなく、かつ披露された各実施例に限定されるものでもない。説明された各実施例の範囲及び精神から逸脱することなく、様々な修正及び変更が当業者には自明である。本明細書で使用される用語は、各実施例の原理、実際の適用または市場における技術への改良を好適に解釈するか、または他の当業者が本明細書に披露された各実施例を理解することができるように選択されたものである。
【図1】
【図2】
【国際調査報告】