(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-12-15
(54)【発明の名称】コンフォーマルな窒化チタン系薄膜及びその形成方法
(51)【国際特許分類】
C23C 16/34 20060101AFI20221208BHJP
C23C 16/455 20060101ALN20221208BHJP
【ＦＩ】
C23C16/34
C23C16/455
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2022520984
(86)(22)【出願日】2020-09-14
(85)【翻訳文提出日】2022-05-09
(86)【国際出願番号】 US2020050639
(87)【国際公開番号】W WO2021071628
(87)【国際公開日】2021-04-15
(31)【優先権主張番号】16/595,916
(32)【優先日】2019-10-08
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】518196871
【氏名又は名称】ユージェヌス インコーポレイテッド
(74)【代理人】
【識別番号】100095267
【弁理士】
【氏名又は名称】小島 高城郎
(74)【代理人】
【識別番号】100124176
【弁理士】
【氏名又は名称】河合 典子
(74)【代理人】
【識別番号】100224269
【弁理士】
【氏名又は名称】小島 佑太
(72)【発明者】
【氏名】ムクヘルジー、ニロイ
(72)【発明者】
【氏名】キム、ハエ、ヤング
(72)【発明者】
【氏名】マック、ジェリイ
(72)【発明者】
【氏名】ヘオ、ジャエ、セオク
(72)【発明者】
【氏名】ジュング、スング－ホーン
(72)【発明者】
【氏名】ラシ、ソミルクマール、ジェイ．
(72)【発明者】
【氏名】チューグ、スリシュティ
(72)【発明者】
【氏名】ナグヒボラシュラフィ、ナリマン
(72)【発明者】
【氏名】オクヤマ、ヨシカズ
(72)【発明者】
【氏名】ニエ、ブンセン、ビー．
【テーマコード（参考）】
4K030
【Ｆターム（参考）】
4K030AA03
4K030AA06
4K030AA11
4K030AA13
4K030AA16
4K030AA18
4K030BA02
4K030BA18
4K030BA29
4K030BA38
4K030BB12
4K030CA04
4K030CA12
4K030HA01
4K030JA09
4K030JA10
4K030JA11
4K030LA15
(57)【要約】
開示された技術は、一般的には窒化チタン系薄膜の形成に関し、より詳細にはコンフォーマルで平滑な窒化チタン系薄膜及びその形成方法に関する。一態様においては、ＴｉＳｉＮ又はＴｉＡｌＮの一方又は両方を含む薄膜を形成する方法が、半導体基板を、１トルを超える反応チャンバ内圧力下で１回以上の蒸着プロセスに曝露することを含み、複数回の蒸着サイクルが、チタン（Ｔｉ）プリカーサへの曝露、窒素（Ｎ）プリカーサへの曝露、及びシリコン（Ｓｉ）プリカーサ又はアルミニウム（Ａｌ）プリカーサの一方又は両方への曝露を含む。
【特許請求の範囲】
【請求項1】
拡散バリアの形成方法であって、半導体基板を、１トルを超える反応チャンバ内の圧力下で複数回の気相蒸着サイクルに曝露することによってＴｉＳｉＮ又はＴｉＡｌＮの一方又は両方を含む薄膜を形成することを含み、
前記気相蒸着サイクルが、チタン（Ｔｉ）プリカーサへの曝露と、窒素（Ｎ）プリカーサへの曝露と、シリコン（Ｓｉ）プリカーサ又はアルミニウム（Ａｌ）プリカーサの一方又は両方への曝露とを含み、
前記半導体基板は、１回以上の気相蒸着サイクルに曝される半導体基板の表面積の、対応するパターン化されていない半導体基板の表面積に対する比が２を超えるような表面トポグラフィーを有する、方法。
【請求項2】
前記表面トポグラフィーとして、５を超えるアスペクト比をもつ複数のトレンチ又はビアを有する、請求項１に記載の方法。
【請求項3】
前記トレンチ又はビアの数及び大きさを、前記表面積の比が２０を超えるようにする、請求項２に記載の方法。
【請求項4】
前記薄膜を形成することが、前記半導体基板を、３～１０トルの反応チャンバ内の圧力下で１回以上の気相蒸着サイクルに曝露することを含む、請求項１に記載の方法。
【請求項5】
１つ以上の前記Ｔｉプリカーサ、前記Ｎプリカーサ、及び前記Ｓｉ又はＡｌプリカーサが、室温及び大気圧下で液体である、請求項１に記載の方法。
【請求項6】
前記半導体基板を、１回以上の気相蒸着サイクルに曝露することが、前記半導体基板を、複数回の第１蒸着フェーズに曝露することと、
前記半導体基板を、複数回の第２蒸着フェーズに曝露することと、を含み、
前記第１蒸着フェーズの各々は、前記Ｔｉプリカーサへの曝露と前記Ｎプリカーサへの曝露とを含み、かつ、
前記第２蒸着フェースの各々は、前記Ｓｉプリカーサ又は前記Ａｌプリカーサの一方又は両方への曝露を含む、請求項１に記載の方法。
【請求項7】
少なくとも１つの前記第２蒸着フェーズが、前記Ｎプリカーサへのさらなる曝露をさらに含む、請求項６に記載の方法。
【請求項8】
前記第２蒸着フェーズの回数に対する前記第１蒸着フェーズの回数の比を、前記薄膜が少なくとも部分的に非晶質であるようにする、請求項６に記載の方法。
【請求項9】
前記第２蒸着フェーズの回数に対する前記第１蒸着フェーズの回数の比が、１５：１に等しいか又はそれより小さい、請求項８に記載の方法。
【請求項10】
前記薄膜が、約１０原子％を超えるシリコン濃度を有するＴｉＳｉＮを含む、請求項８に記載の方法。
【請求項11】
前記第１蒸着フェーズの回数及び前記第２蒸着フェーズの回数を、前記薄膜が層の深さ方向において実質的に均質であるようにする、請求項６に記載の方法。
【請求項12】
前記第１蒸着フェーズの回数又は前記第２蒸着フェーズの回数が、約５０サイクルを超えない、請求項１１に記載の方法。
【請求項13】
前記薄膜がＴｉＳｉＮを含み、かつ、前記Ｓｉプリカーサが、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨ２Ｃｌ、Ｓｉ２Ｃｌ６、及びＳｉ３Ｃｌ８からなる群から選択された化合物である、請求項１に記載の方法。
【請求項14】
前記薄膜がＴｉＡｌＮを含み、かつ、前記Ａｌプリカーサが、トリメチルアルミニウム、トリイソブチルアルミニウム、及びトリス（ジメチルアミド）アルミニウムからなる群から選択された化合物である、請求項１に記載の方法。
【請求項15】
前記半導体基板を前記気相蒸着サイクルに曝露することが、４５０℃～６５０℃の基板温度で行われる、請求項１に記載の方法。
【請求項16】
拡散バリアの形成方法であって、複数の孔をその上に形成された半導体基板を設けることと、
複数回の気相蒸着サイクルに前記半導体基板を曝露することによって少なくとも部分的に非晶質であるＴｉＳｉＮ又はＴｉＡｌＮの一方又は両方を含む拡散バリア層により前記孔の表面をライニングすることと、を含み、
前記孔が、誘電体側壁面と、５を超えるアスペクト比とを有し、
前記気相蒸着サイクルが、チタン（Ｔｉ）プリカーサへの曝露と、窒素（Ｎ）プリカーサへの曝露と、シリコン（Ｓｉ）プリカーサ又はアルミニウム（Ａｌ）プリカーサの一方又は両方への曝露とを含む、方法。
【請求項17】
前記孔のアスペクト比が５を超える、請求項１６に記載の方法。
【請求項18】
前記孔の表面をライニングすることが、前記孔の高さの下部２５％と前記孔の高さの上部２５％に形成される拡散バリアの厚さの比が０．６を超える、請求項１７に記載の方法。
【請求項19】
１回以上の前記気相蒸着サイクルに曝露される前記半導体基板の表面積の、対応するパターン化されていない半導体基板の表面積に対する比が２を超えるように、前記孔の数及び大きさを設定する、請求項１６に記載の方法。
【請求項20】
前記孔の表面をライニングすることが、３～１０トルの反応チャンバ内の圧力下で前記半導体基板を前記気相蒸着サイクルに曝露することを含む、請求項１６に記載の方法。
【請求項21】
前記孔がさらに、露出した半導体の底面を有する、請求項１６に記載の方法。
【請求項22】
前記半導体基板を前記気相蒸着サイクルに曝露することが、前記半導体基板を複数回の第１蒸着フェーズに曝露することと、
前記半導体基板を複数回の第２蒸着フェーズに曝露することと、を含み、
前記第１蒸着フェーズは、前記Ｔｉプリカーサへの曝露と前記Ｎプリカーサへの曝露とを含み、かつ、
前記第２蒸着フェースは、前記Ｓｉプリカーサ又は前記Ａｌプリカーサの一方又は両方への曝露を含む、請求項１６に記載の方法。
【請求項23】
前記第２蒸着フェーズがさらに、前記Ｎプリカーサへのさらなる曝露を含む、請求項２２に記載の方法。
【請求項24】
前記第２蒸着フェーズの回数に対する前記第１蒸着フェーズの回数の比を、前記拡散バリア層が少なくとも部分的に非晶質であるようにする、請求項２２に記載の方法。
【請求項25】
前記第２蒸着フェーズの回数に対する前記第１蒸着フェーズの回数の比が、２：３、３：２、５：４、７：３、７：５、７：１、１０：１、又は１５：１である、請求項２４に記載の方法。
【請求項26】
前記第１蒸着フェーズの回数及び前記第２蒸着フェーズの回数を、前記拡散バリア層が層の深さ方向において実質的に均質であるようにする、請求項２２に記載の方法。
【請求項27】
前記第１蒸着フェーズの回数又は前記第２蒸着フェーズの回数が、約５０サイクルを超えない、請求項２６に記載の方法。
【請求項28】
前記第１蒸着フェーズの回数及び前記第２蒸着フェーズの回数を、前記拡散バリア層がナノラミネート構造を有するようにする、請求項２２に記載の方法。
【請求項29】
前記拡散バリア層の二乗平均平方根表面粗さが、前記拡散バリア層の平均厚さを基にして約５％未満である、請求項１６に記載の方法。
【請求項30】
前記拡散バリア層がＴｉＳｉＮを含み、かつ、前記Ｓｉプリカーサが、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨ２Ｃｌ、Ｓｉ２Ｃｌ６、及びＳｉ３Ｃｌ８からなる群から選択された化合物である、請求項１６に記載の方法。
【請求項31】
前記拡散バリア層がＴｉＡｌＮを含み、かつ、前記Ａｌプリカーサが、トリメチルアルミニウム、トリイソブチルアルミニウム、及びトリス（ジメチルアミド）アルミニウムからなる群から選択された化合物である、請求項１６に記載の方法。
【請求項32】
前記半導体基板を前記気相蒸着サイクルに曝露することが、４５０℃～６５０℃の基板温度で行われる、請求項１６に記載の方法。
【請求項33】
薄膜の形成方法であって、半導体基板を、５トルを超える反応チャンバ内の圧力下で複数回の気相蒸着サイクルに曝露することによってＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜を形成することを含み、
前記気相蒸着サイクルが、前記気相蒸着サイクルが、チタン（Ｔｉ）プリカーサへの曝露と、窒素（Ｎ）プリカーサへの曝露と、シリコン（Ｓｉ）プリカーサ又はアルミニウム（Ａｌ）プリカーサの一方又は両方への曝露とを含む、方法。
【請求項34】
前記反応チャンバ内の圧力が１０トル未満である、請求項３３に記載の方法。
【請求項35】
１つ以上の前記気相蒸着サイクルに曝露される前記半導体基板の表面積の、対応するパターン化されていない半導体基板の表面積に対する比が２を超えるように、前記半導体基板がトポグラフィーを有する、請求項３３に記載の方法。
【請求項36】
前記半導体基板がその上に形成された複数のトレンチ又はビアを有し、前記トレンチ又はビアは誘電体側壁と５を超えるアスペクト比とを有する、請求項３５に記載の方法。
【請求項37】
前記半導体基板を１回以上の気相蒸着サイクルに曝露することが、前記半導体基板を複数回の第１蒸着フェーズに曝露することと、
前記半導体基板を複数回の第２蒸着フェーズに曝露することと、を含み、
前記第１蒸着フェーズは前記Ｔｉプリカーサへの曝露と前記Ｎプリカーサへの曝露とを含み、かつ、
前記第２蒸着フェーズは前記Ｓｉプリカーサ又は前記Ａｌプリカーサの一方又は良王への曝露を含む、請求項３３に記載の方法。
【請求項38】
前記第２蒸着フェーズが、前記Ｎプリカーサへのさらなる曝露をさらに含む、請求項３７に記載の方法。
【請求項39】
前記第２蒸着フェーズの回数に対する前記第１蒸着フェーズの回数の比を、前記薄膜が少なくとも部分的に非晶質であるようにする、請求項３７に記載の方法。
【請求項40】
前記第２蒸着フェーズの回数に対する前記第１蒸着フェーズの回数の比が、１５：１に等しいか又はそれより小さい、請求項３９に記載の方法。
【請求項41】
前記第１蒸着フェーズの回数及び前記第２蒸着フェーズの回数を、前記拡散バリア層が層の深さ方向において実質的に均質であるようにする、請求項３７に記載の方法。
【請求項42】
前記第１蒸着フェーズの回数及び前記第２蒸着フェーズの回数が、約５０サイクルを超えない、請求項４１に記載の方法。
【請求項43】
前記薄膜がＴｉＳｉＮを含み、かつ、前記Ｓｉプリカーサが、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨ２Ｃｌ、Ｓｉ２Ｃｌ６、及びＳｉ３Ｃｌ８からなる群から選択された化合物である、請求項３３に記載の方法。
【請求項44】
前記薄膜がＴｉＡｌＮを含み、かつ、前記Ａｌプリカーサが、トリメチルアルミニウム、トリイソブチルアルミニウム、及びトリス（ジメチルアミド）アルミニウムからなる群から選択された化合物である、請求項３３に記載の方法。
【請求項45】
前記半導体基板を前記気相蒸着サイクルに曝露することが、４５０℃～６５０℃の基板温度で行われる、請求項３３に記載の方法。
【請求項46】
複数のトレンチ又はビアをその上に有する半導体基板であって前記トレンチ又はビアが誘電体側壁表面と５を超えるアスペクト比とを有する、前記半導体基板と、前記トレンチ又はビアの表面をコンフォーマルにライニングするＴｉＳｉＮ又はＴｉＡｌＮの一方又は両方を含む拡散バリア層であって、前記拡散バリア層が少なくとも部分的に非晶質である、前記拡散バリア層と、を有する半導体構造。
【請求項47】
前記トレンチ又はビアのアスペクト比が５を超える、請求項４６に記載の半導体構造。
【請求項48】
前記表面をコンフォーマルにライニングする前記拡散バリア層は、前記孔の高さの下部２５％と前記孔の高さの上部２５％に形成される拡散バリア層の厚さの比が０．６を超えるようにされている、請求項４７に記載の半導体構造。
【請求項49】
前記トレンチ又はビアの面積密度は、前記拡散バリア層が形成されている表面積の、対応するパターン化されていない半導体基板の表面積に対する比が２を超えるようにされている、請求項４６に記載の半導体構造。
【請求項50】
前記表面積の比が１００を超える、請求項４９に記載の半導体構造。
【請求項51】
前記拡散バリア層が実質的に完全に非晶質である、請求項４６に記載の半導体構造。
【請求項52】
前記拡散バリア層が、孔の深さ方向において実質的に均質である、請求項４６に記載の半導体構造。
【請求項53】
前記拡散バリア層が、ナノラミネート構造を有する、請求項４６に記載の半導体構造。
【請求項54】
前記拡散バリア層の二乗平均平方根表面粗さが、前記拡散バリア層の平均厚さを基にして約５％未満である、請求項４６に記載の半導体構造。
【請求項55】
前記拡散バリア層が、約１０原子％を超えるシリコン濃度を有するＴｉＳｉＮを含む、請求項４６に記載の半導体構造。
【請求項56】
前記トレンチ又はビアが半導体底面をさらに有する、請求項４６に記載の半導体構造。
【請求項57】
前記トレンチ又はビアがタングステン又は銅により充填される、請求項４６に記載の半導体構造。
【請求項58】
前記拡散バリア層が約１～１０ｎｍの厚さを有する、請求項４６に記載の半導体構造。
【請求項59】
前記トレンチ又はビアが、約１０～１０００ｎｍの幅を有する、請求項４６に記載の半導体構造。
【請求項60】
前記拡散バリア層が、約１６００μΩ－ｃｍ未満の電気抵抗率を有する、請求項２３に記載の半導体構造。
【発明の詳細な説明】
【技術分野】
【0001】
開示された技術は、一般的には窒化チタン系薄膜の形成に関し、及びより詳細には、コンフォーマルで平滑な窒化チタン系薄膜に関する。
【背景技術】
【0002】
窒化チタン（ＴｉＮ）系薄膜は、集積回路（ＩＣ）内の様々な構造の製造に広く使用されている。例えば、ＴｉＮは拡散バリア、多様な電極、及びメタライゼーション構造に用いられてきた。ＩＣ製造におけるこのようなＴｉＮの広範な利用は、その構造的、熱的、及び電気的特性に帰することができる。各種ＩＣ構造のサイズ縮小化につれて、ＴｉＮは、ますます縮小されるサイズと複雑なトポロジーを有する特徴的形状の上に形成される。例えば、テクノロジーノードが１０ｎｍノードを超えた大きさになると、例えば数ナノメートルという小サイズで高アスペクト比のトレンチ及びビアをコンフォーマルにライニングできる薄膜、例えば拡散バリアが必要となる。ＩＣ業界ではＴｉＮ拡散バリアを形成するために物理気相蒸着（ＰＶＤ）及び化学気相蒸着（ＣＶＤ）等の技術が用いられてきたが、より小さいトレンチやビアに成膜されるＴｉＮ膜のコンフォーマル（形状適合）性に対する必要性が増すにつれて、それらの使用が最終的に制限される場合がある。一方、ＴｉＮ膜のコンフォーマル膜においては原子層堆積法（ＡＬＤ）が実証されているが、膜の幾つかの電気的特性（例えば導電性）及び物理的特性（例えば表面粗さ）が、物理気相蒸着（ＰＶＤ）等の他の方法を用いて形成されたＴｉＮ膜に比べて劣っている場合がある。したがって、ＩＣ製造において、例えばＰＶＤ及びＣＶＤにより形成されたＴｉＭ膜と比べて、バリア特性、表面平滑性、及びステップカバレッジを含む優れた特性を備えたＴｉＮ系膜を形成するための成膜方法に対する必要性がある。
【発明の概要】
【課題を解決するための手段】
【0003】
一態様においては、拡散バリアを形成する方法が、反応チャンバ内の半導体基板上にＴｉＳｉＮ又はＴｉＡｌＮの一方又は両方を含む薄膜を形成することを含む。薄膜の形成は、半導体基板を、１トルを超える反応チャンバ内の圧力下で複数回の気相蒸着サイクルに曝露することを含む。その場合、それらの気相蒸着サイクルは、互いに異なる頻度による、チタン（Ｔｉ）プリカーサへの曝露、窒素（Ｎ）プリカーサへの曝露、及び、シリコン（Ｓｉ）プリカーサ又はアルミニウム（Ａｌ）プリカーサの一方又は両方への曝露を含む。その半導体基板は、１回以上の気相蒸着サイクルに曝露される半導体基板の表面積の、対応するパターン化されていない半導体基板の表面積に対する比が２を超えるような表面トポグラフィーを有する。
【0004】
別の態様においては、拡散バリアを形成する方法が、複数のトレンチ又はビアをその上に形成された半導体基板を設けることを含む。その場合、それらのトレンチ又はビアは、誘電体側壁面と、５を超えるアスペクト比とを有する。その方法はさらに、半導体基板を複数回の気相蒸着サイクルに曝露することによって少なくとも部分的に非晶質であるＴｉＳｉＮ又はＴｉＡｌＮの一方又は両方を含む拡散バリア層によりトレンチ又はビアの表面をライニングすることを含む。その場合、それらの気相蒸着サイクルは、異なる頻度の、チタン（Ｔｉ）プリカーサへの曝露、窒素（Ｎ）プリカーサへの曝露、及び、シリコン（Ｓｉ）プリカーサ又はアルミニウム（Ａｌ）プリカーサの一方又は両方への曝露を含む。
【0005】
別の態様においては、ＴｉＳｉＮ又はＴｉＡｌＮの一方又は両方を含む薄膜を形成する方法が、半導体基板を、５トルを超える反応チャンバ内の圧力下で複数回の気相蒸着サイクルに曝露することを含む。その場合、それらの気相蒸着サイクルは、異なる頻度で、チタン（Ｔｉ）プリカーサへの曝露、窒素（Ｎ）プリカーサへの曝露、及び、シリコン（Ｓｉ）プリカーサ又はアルミニウム（Ａｌ）プリカーサの一方又は両方への曝露を含む。
【0006】
別の態様においては、半導体構造が、複数の孔を形成された半導体基板を含む。その場合、それらの孔は、誘電体側壁面と、５を超えるアスペクト比とを有する。その半導体構造は、付加的に、孔の表面をコンフォーマルにライニングするＴｉＳｉＮ又はＴｉＡｌＮの一方又は両方を含む拡散バリア層を有する。その拡散バリア層は、少なくとも部分的に非晶質である。
【0007】
添付の図面を参照し、非限定的な実施例を用いて本開示の実施形態を説明する。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
上述したように、物理的なバリア特性に優れたコンフォーマルな薄膜、例えばＴｉＮ系薄膜及びそのような薄膜の形成方法に対する集積回路（ＩＣ）産業における必要性がある。これらの及び他の必要性に対処するために、少なくとも部分的に非晶質であり得るＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜、並びにそのような薄膜を形成する、原子層堆積法（ＡＬＤ）であり得るサイクル気相蒸着法が本明細書に開示される。その薄膜は、ＡＬＤにより成膜された膜のコンフォーマリティを呈する一方で、既存の物理気相蒸着法（ＰＶＤ）及び化学気相蒸着法（ＣＶＤ）により形成されたＴｉＮ膜のものより優れた又は相当するバリア特性をも有する。ＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜は、コンフォーマルな拡散バリアとして用い得る。その薄膜は、例えば高アスペクト比（例えば＞１）のビアやトレンチであり得るビアやトレンチ等の誘電体の孔であるトポグラフィーが存在することによる比較的大きな面積をもつ基板に適応した方法によって形成され、その場合、曝露される表面積は、平坦な基板表面積の少なくとも２倍を超えるような面積密度である。本方法は、半導体基板を、比較的高い圧力（例えば＞１トル）で１回以上の気相蒸着サイクルに曝露することを含む。その場合、それらの気相蒸着サイクルは、チタン（Ｔｉ）プリカーサへの曝露、窒素（Ｎ）プリカーサへの曝露、及びシリコン（Ｓｉ）プリカーサ又はアルミニウム（Ａｌ）プリカーサの一方又は両方への曝露を含む。本明細書に開示された方法により成膜されたＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜は、優れた拡散バリア特性を有する一方、優れたコンフォーマリティ、ステップ高カバレッジ、及び小さい表面粗さを有する点で有利である。薄膜のこれらの及び他の特性は、プロセス条件を調整することにより結晶性及び／又は均質性の度合いを変化させるように、ナノスケールで薄膜のモルフォロジーを制御することによって有利に調整することができる。
【0010】
本明細書に記載するように、具体的な化学量論比を伴わずにその構成元素により言及される化合物は、明示的に限定されない限り、各元素の全ての可能な零以外の濃度を包含するものと理解する。例えば、窒化チタン（ＴｉＮ）は、一般式ＴｉｘＮ、ｘ＞０で表すことができる窒化チタンの全ての可能な化学量論的組成及び非化学量論的組成を包含するものと理解し、ＴｉＮ、Ｔｉ３Ｎ４、Ｔｉ４Ｎ３、Ｔｉ６Ｎ５、Ｔｉ２Ｎ、及びＴｉＮ２、並びにその他のＴｉとＮの非化学量論的組成を含む。同様に、窒化シリコン（ＳｉＮ）は、一般式ＳｉｙＮ、ｙ＞０で表すことができる窒化シリコンの全ての可能な化学量論的組成及び非化学量論的組成を包含するものと理解し、Ｓｉ３Ｎ４を含む。窒化アルミニウム（ＡｌＮ）は、一般式ＡｌｙＮ、ｙ＞０で表すことができる窒化アルミニウムの全ての可能な化学量論的組成及び非化学量論的組成を包含するものと理解し、ＡｌＮを含む。窒化チタンシリコン（ＴｉＳｉＮ）は、一般式ＴｉｘＳｉｙＮ、ｘ＞０及びｙ＞０で表すことができる窒化チタンシリコンの全ての可能な化学量論的組成及び非化学量論的組成を包含するものと理解する。窒化チタンアルミニウム（ＴｉＡｌＮ）は、一般式ＴｉｘＡｌｙＮ、ｘ＞０及びｙ＞０で表すことができる窒化チタンアルミニウムの全ての可能な化学量論的組成及び非化学量論的組成を包含するものと理解する。
【0011】
上述した通り、窒化チタン系薄膜は、集積回路（ＩＣ）製造において重要な役割を担う。ＩＣ業界ではＴｉＮを成膜するために物理気相蒸着(ＰＶＤ)及び化学気相蒸着（ＣＶＤ）等の技術が用いられてきたが、ＴｉＮ系膜、Ｓｉ及び／又はＡｌを含む例えばＴｉ、Ｎ及び１つ以上の別の金属を含む３元又は４元の合金を、電気的特性及び／又は物理的特性を大きく損なうことなく高いコンフォーマリティを有して形成するための成膜方法の必要性が高まっている。
【0012】
加えて、プラズマ強化原子層堆積（ＰＥ－ＡＬＤ）等のプラズマ強化プロセスは、比較的低アスペクト比である表面上にコンフォーマル膜を形成するのに有効であり得るが、それらのプロセスは、高アスペクト比を有するビアやキャビティの内側に成膜するには有効ではない場合がある。いかなる理論にも拘束されないが、これに対する１つの可能性ある理由として、所与の状況下ではプラズマが高アスペクト比のビアの深い部分に到達しない場合があることが考えられる。そのような状況下では、ビアにおける異なる部分が、異なる量のプラズマに曝されることで、不均質な成膜から生じる望ましくない構造的影響をもたらすことになる可能性がある。例えば、ビアの開口近傍では、より深い部分に比べてより厚い膜が堆積することになる（しばしばカッシング又はキーホール形成と称される）。これらの理由から、サーマルＡＬＤ等の熱サイクル気相蒸着が、より有利となり得る。なぜなら、それらの熱プロセスは、成膜される表面の各部分へのプラズマの到達能力に依存しないからである。
【0013】
しかしながら、サーマルＡＬＤ技術は、トポグラフィー上に、特に比較的高アスペクト比（例えば１：１を超える）をもつトポグラフィー上に、比較的コンフォーマルなＴｉＮ系薄膜を形成するのに適切なものとなり得る一方、発明者らは、サーマルＡＬＤにより形成されたＴｉＮ系薄膜が、幾つかの観点で、例えば膜の粗さや電気抵抗率の点でＰＶＤやＣＶＤにより形成されたＴｉＮ系薄膜に劣る可能性があることを認識した。この点において、発明者らは、ＡＬＤ成長したＴｉＮ系膜の幾つかの電気的特性及び／又は物理的特性が、成長のモードによって悪影響を被りかねないことを見出した。特に、発明者らは、ＡＬＤにおいて２次元のレイヤーバイレイヤー成長モードでＴｉＮ系膜を成長させることが望ましい場合がある一方、そのようなレイヤーバイレイヤー成長モードは、状況によっては容易に達成できないことがあることを見出した。発明者らはさらに、レイヤーバイレイヤー成長モードでＡＬＤによりＴｉＮ系薄膜を成長させることが、ＴｉＮ系薄膜を非金属表面上に、特に酸化物及び窒化物の表面又はドーピングされた及びドーピングされていないシリコン表面等の絶縁性表面上に形成する場合に、ＩＣ製造における特定の課題を提起していることを見出した。いかなる理論にも拘束されないが、本発明者らは、ＴｉＮ系薄膜がレイヤーバイレイヤー成長モードで成長し得る度合いが、図１Ａ～１Ｄを参照してここに開示されるように、表面のタイプ及び結晶化度に依存する初期成長モードに依存し得ることを認識した。
【0014】
図１Ａは、ＴｉＮ系層の核生成を概略的に示し、図１Ｂ～１Ｄは、異なる表面上でのＴｉＮ系層の異なる成長モードを示している。図１Ａを参照すると、プリカーサ分子１０４が基板１００に到達したならば、それらは物理的に基板上に吸着される。吸着した分子１０４の幾つかは、それらが化学吸着されるエネルギー的に好ましい位置に到達するまで基板１００の表面に沿って拡散することができる。表面拡散は、とりわけ基板温度、基板材料、及び吸着される分子の運動エネルギーによって支配される。化学吸着分子により形成される核のサイズが、体積自由エネルギーと表面エネルギーとのトレードオフで決まる所定のサイズ（「臨界サイズ」と称されることがある）を超えると、核がエネルギー的に安定となり、サイズが大きくなり始めることができる。このようにして形成された安定な核の層１０８は、さらなるプリカーサ分子１０４を取り込むことによって成長し続ける。それに続く膜成長は、図１Ｂ～１Ｄに概略的に示すような異なる成長モードによって分類することができる。
【0015】
図１Ｂは、３次元島成長モードを概略的に示し、Volmer?Weber（ヴォルマー－ウェバー）成長モードと称されることがあり、３次元島からなる層１１２が形成される。いかなる理論にも拘束されないが、島成長モードは、３次元島に関係する正味の表面フリーエネルギーが正であるときに支配的となり得る。それは、堆積された原子が基板に対するよりも互いに対してより強く結合していることを示している。例えば金属ＴｉＮ系層が所与の半導体及び／又は絶縁材料表面上に堆積される場合、ＴｉＮ系層のＡＬＤ成長のエネルギー論は島成長モードを支持することが理解されよう。
【0016】
図１Ｃは、レイヤーバイレイヤー成長モードを示し、Frank-van der Merwe（フランク－ファンデアメルヴェ）成長モードと称されることがあり、比較的平滑な２次元層１１６が形成される。いかなる理論にも拘束されないが、レイヤーバイレイヤー成長モードは、堆積された原子が互いに対するよりも基板に対してより強く結合する場合に支配的となり得る。それによって安定な２次元層１１６がエネルギー的に好ましくなる。レイヤーバイレイヤー成長モードは、ＴｉＮ系層の最初の単層からバルク結晶の値まで、層間の結合エネルギーが連続的に減少する場合に持続され得る。
【0017】
図１Ｂ及び１Ｃは、ＴｉＮ系薄膜の２つの異なる可能な成長モードであるが、所与の状況下では、レイヤーバイレイヤー成長モードと３次元成長モードの中間の成長モードが可能である。図１Ｄは、Stranski-Krastanov (SK)（ストランスキ－クラスタノフ）成長モードとして知られる中間成長モードの一例を示している。いかなる理論にも拘束されないが、ＳＫ成長モードは、レイヤーバイレイヤー成長モードで始まる薄膜成長で起こり得る。１つ以上の単層の形成後、レイヤーバイレイヤー成長モードが好ましくなくなった場合、島成長モードが始まりレイヤーバイレイヤー成長モードよりも支配的となり、その結果、２次元の初期層の上に３次元島が形成される薄膜構造１２０が得られる。ＳＫ成長モードは、歪み緩和機構（歪み誘起粗面化）として起こり得る。
【0018】
堆積された材料と基板との間の相互作用に加えて、基板温度、圧力、及び堆積速度等の他の要因が、核生成及び初期生長のプロセスに重要な影響を与え得る。そのことは、得られる薄膜の最終的なナノ構造又はミクロ構造に影響する。例えば、比較的高い基板温度及び／又は遅い堆積速度での成膜は、比較的大きな結晶粒の成長を促進する場合があり、一方、比較的低い基板温度及び速い堆積速度は、より小さい結晶粒の成長に有利となる場合がある。
【0019】
ＩＣ製造においてＴｉＮ系薄膜が意図される様々な表面、誘電体表面や半導体表面上でＡＬＤによって成長する場合、そのＡＬＤ成長は３次元島成長モード又はＳＫ成長モードで開始され得ることが発見された。例えば、所与の状況下では、ドーピングされた及びドーピングされていないＳｉ、ＳｉＯ２、Ｓｉ３Ｎ４、及び他の高Ｋ又は低Ｋ材料を含む基板表面上でのＴｉＮ系薄膜のＡＬＤ成長は、島成長モード又はＳＫ成長モードで進行することができる。発明者らは、一部には、島成長モード又はＳＫ成長オードのいずれかの初期成長モードのために、ＡＬＤによるＴｉＮ系層のその後の成長が、図２に示されるような高アスペクト比構造のための極めて薄いコンフォーマル拡散バリアの様々な用途において望ましくない膜のモルフォロジーをしばしばもたらすことを見出した。
【0020】
図２は、絶縁性（Ｓｉ３Ｎ４）表面を含むトポグラフィー上にサーマルＡＬＤにより成長したＴｉＮ層の断面透過型電子顕微鏡写真である。３次元島成長又はＳＫ成長モードのいずれかでの初期の膜成長後、ＴｉＮのＡＬＤ成長は、異なる配向性をもつ隣接する結晶の競合的成長によりしばしば特徴付けられる。その結果、所与の状況下では、核生成層の近くでＶ形結晶粒を生じ、より大きい膜厚での柱状のモルフォロジーに至る。図２に示すように、得られた膜のモルフォロジーは、大きな表面粗さをもたらす切り口状の柱頭と、結晶粒よりも低密度の柱状境界とを含む。柱状境界は、結晶粒自体に比べて極めて不良な拡散バリア特性を有し得る上、ＴｉＮ層を通して望ましくない汚染物質を輸送する最小抵抗の経路として機能する可能性があることが理解されよう。さらに、柱状のモルフォロジーであることから、十分な拡散バリア特性を観察するためには、比較的厚いＴｉＮ層を堆積する必要があり得る。したがって、許容できる全体的接触又はライン導電性のための効果的なＴｉＮバリアが厚くなりすぎる場合があり、Ｗ又はＣｕ等の低抵抗率のフィラー材料のための余地がほとんどない。
【0021】
発明者らは、少なくとも部分的に非晶質であるＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜が、例えばサーマルＡＬＤ等のサーマルサイクル気相蒸着プロセスにより非金属表面上に形成される場合、３次元モード又はＳＫ成長モードが実質的に抑制され、そしてレイヤーバイレイヤー成長モードが促進され得ることを見出した。他の理由の中でも、これは、ＴｉＮ系薄膜が合金元素として添加されたＳｉ又はＡｌを有し、かつ／又はその中に非晶質相が存在する場合、核は比較的低い接触角で非金属表面を濡らす可能性があるからと考えられる。得られる薄膜は、非金属表面の比較的大きな領域をカバーし、島形成は減少する。これは例えば薄膜の成長が、基板表面上でレイヤーバイレイヤー成長モードで、より有利に進行する傾向があるからである。上述したように、通常、ＴｉＮ系薄膜はＡＬＤにおいて基板上で３次元島モード又はＳＫ成長モードを優先する。したがって、上述したように柱状成長が優勢となりがちである、幾つかの非金属表面上に直接ＡＬＤにより成長させるＴｉＮ層とは異なり、実施形態による非金属表面上に形成された少なくとも部分的に非晶質のＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜は、レイヤーバイレイヤー成長モードが優勢となる傾向があり、その結果、より高いコンフォーマリティ及び表面の平滑性が得られる。さらに、非晶質相の存在によって結晶粒界が減少することにより、ＣｕやＷ等の幾つかの元素に対する高速拡散経路を抑制する。非晶質相の存在、より高いコンフォーマリティ、及び／又は表面平滑性によって、拡散バリアの厚さを低減することができる。高アスペクト比のビア又はトレンチのライニングのために形成する場合、厚さが薄いほど、後続工程における、接点ビアの形成のためのビア又はトレンチへの金属充填、及び／又は、接触抵抗の低減のために相対的に大きな孔を得ることができる。
【0022】
図３は、本明細書に開示した多様な実施形態による方法を用いて形成可能なＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜３２０を有する半導体構造３００の概略断面図を示している。半導体薄膜構造３００は、例えば半導体基板である基板３１０を有する。基板３１０は、例えば誘電体及び／又は半導体の表面である非金属表面を含み、その上に少なくとも部分的に非晶質のＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜３２０が本明細書に開示された方法により形成される。薄膜３２０は、優れた拡散バリア特性を有しながら、優れたコンフォーマリティ、ステップカバレッジ、及び小さい表面粗さを有する。薄膜のこれらの及び他の特性は、薄膜の結晶性及び／又は均質さの度合いをナノスケールで制御することにより有利に調整することができ、ひいては本明細書に開示する多様なプロセス条件を調整することにより調整することができる。
【0023】
ＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜は、明確性のために図３では平坦な基板上に形成されているように示されているが、実施形態ではそのように限定されない。ＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜は、高アスペクト比（例えば＞１）のビア及びトレンチを有しかつ／又は比較的高密度の特徴的形状を有する基板等、トポグラフィーを有する基板上に形成されるときに、特に大きな利点があり、それによって例えばＡＬＤであるサイクル気相蒸着中にプリカーサに曝される表面積が比較的大きくなる（例えば、平坦な基板表面積の２倍を超える表面積）。
【0024】
高アスペクト比構造の概念におけるコンフォーマリティの一つの測度は、本明細書及び工業的にステップカバレッジと称される。高アスペクト比構造は、例えばビア、ホール、トレンチ、ホール、キャビティ、又は類似の構造とすることができる。図示した例として、図４は、一例の高アスペクト比構造４１６を内部に形成された半導体構造４００を概略的に示しており、それにより高アスペクト比構造上に形成された薄膜のコンフォーマリティを規定しかつ／又は測定する幾つかの例示的測定基準を示す。示された高アスペクト比構造４１６は、例えば異なる部分において異なる厚さを有するＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜である薄膜４１２によりライニングされた内面を有する。上述したように、高アスペクト比構造は、例えば高アスペクト比構造４１６の孔領域における深さ又は高さ（Ｈ）を幅（Ｗ）で割った比であるアスペクト比を有し、それは１より大きい。図示の例では、高アスペクト比構造４１６が、例えば、半導体材料４０４上に形成された層間絶縁膜（ＩＬＤ）層である誘電体層４０８を貫通して形成されたビアである。図示の例では、高アスペクト比構造４１６の底面は、下に位置する半導体基板４０４を露出させている。薄膜４１２は、高アスペクト比構造４１６の異なる表面を異なる厚さでコーティングすることができる。上述したように、ステップカバレッジは、高アスペクト比構造の下部又は底面領域における薄膜の厚さと、高アスペクト比構造の上部又は上面領域における薄膜の厚さの間の比として定義することができる。上部又は上面領域は、孔の上面から測って例えば０～１０％又は０～２５％の比較的浅い深さの、高アスペクト比構造の領域とすることができる。下部又は底面領域は、孔の上面から測って例えば９０～１００％又は７５～１００％の比較的深い深さの、高アスペクト比構造の領域とすることができる。幾つかの高アスペクト比構造では、ステップカバレッジを、高アスペクト比構造における上部又は上面側壁表面に形成された薄膜４１２Ｃに対する底面に形成された薄膜４１２Ａの厚さの比によって定義し又は測定することができる。しかしながら、幾つかの高アスペクト比構造では、明確に規定された底面や小さい曲率半径をもつ底面を備えていない場合があることは理解されよう。このような構造においては、ステップカバレッジは、高アスペクト比構造における上部又は上面側壁表面に形成された薄膜４１２Ｃに対する底面に形成された薄膜４１２Ａの厚さの比によって、より一貫して定義し又は測定することができる。
【0025】
［ＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜のサイクル気相蒸着］
図５Ａは、実施形態による、ＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜を形成する方法５００のフロー図を示す。方法５００は基板を設けること５１０を含む。基板は、平坦な半導体基板とすることができ、又は、上述したように、１回以上の気相蒸着サイクルに曝される半導体基板の表面積の、パターン化されていない半導体基板の表面積に対する比が２を超えるような表面トポグラフィーを有する半導体基板とすることができる。相対的に大きな表面積を生じる表面トポグラフィーは、上述したように基板上に形成されたトレンチやビア等の複数の孔とすることができる。孔は、誘電体側壁表面を有し、かつ５を超えるアスペクト比を有することができる。
図５Ａは、実施形態による、ＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜を形成する方法５００のフロー図を示す。方法５００は基板を設けること５１０を含む。基板は、平坦な半導体基板とすることができ、又は、上述したように、１回以上の気相蒸着サイクルに曝される半導体基板の表面積の、パターン化されていない半導体基板の表面積に対する比が２を超えるような表面トポグラフィーを有する半導体基板とすることができる。相対的に大きな表面積を生じる表面トポグラフィーは、上述したように基板上に形成されたトレンチやビア等の複数の孔とすることができる。孔は、誘電体側壁表面を有し、かつ５を超えるアスペクト比を有することができる。
【0026】
方法５００はさらに、窒化チタンシリコン（ＴｉＳｉＮ）又は窒化チタンアルミニウム（ＴｉＡｌＮ）を含む拡散バリアとして機能し得る薄膜を形成すること５２０を含む。薄膜は、半導体基板を、１トルを超える反応チャンバ内の圧力下で複数回の気相蒸着サイクルに曝露することによって形成される。その場合、気相蒸着サイクルは、チタン（Ｔｉ）プリカーサへの曝露、窒素（Ｎ）プリカーサへの曝露、及びシリコン（Ｓｉ）プリカーサ又はアルミニウム（Ａｌ）プリカーサの一方又は両方への曝露を含む。
【0027】
上述の、及び明細書全体を通して記載するように、ＴｉＳｉＮ及び／又はＴｉＡｌＮを含む例えば拡散バリア層である薄膜がその上に形成される半導体基板が、多様な基板として実施され得ることが理解されよう。限定はしないが、それらにはドーピングされた半導体基板が含まれ、それらは、ＩＶ族元素材料（例えばＳｉ、Ｇｅ、Ｃ、又はＳｎ）又はＩＶ族材料（例えばＳｉＧｅ、ＳｉＧｅＣ、ＳｉＣ、ＳｉＳｎ、ＳｉＳｎＣ、ＧｅＳｎ等）から形成された合金；ＩＩＩ－Ｖ族化合物半導体材料（例えば、ＧａＡｓ、ＧａＮ、ＩｎＡｓ等）又はＩＩＩ－Ｖ族材料から形成された合金；ＩＩ－ＶＩ族半導体材料（ＣｄＳｅ、ＣｄＳ、ＺｎＳｅ等）又はＩＩ－ＶＩ材料から形成された合金が挙げられる。
【0028】
所与の実施形態によれば、基板は、絶縁体上に半導体があるものとして実施することもでき、例えばシリコンオンインシュレータ（ＳＯＩ）基板等である。ＳＯＩ基板は、通常、シリコン－絶縁体－シリコン構造を含み、それにおいては、上述した多様な構造が、埋込みＳｉＯ２層（ＢＯＸ）等の絶縁体層を用いて支持基板から絶縁されている。さらに、上述した多様な構造は、表面領域に又はその近傍に形成されたエピタキシャル層に少なくとも部分的に形成され得ることが理解されよう。
【0029】
さらに図５Ａを参照すると、方法５００が、フロントエンドラインにより処理された基板上で実行される場合があること、及び、例えばトランジスタ等の多様なデバイスを含み得ることが理解されよう。さらに、半導体基板は、その上に予め形成された例えば拡散領域、絶縁領域、電極、及び、接点や金属ライン等の金属化構造を挙げられる１つ以上の多様な構造を含むことができ、その上に方法５００を実行することができる。したがって、ＴｉＳｉＮ及び／又はＴｉＡｌＮを含む拡散バリアは、ビア、キャビティ、ホール、又はトレンチを含む多様なトポグラフィー構造上に形成することができる。実施形態による、ＴｉＳｉＮ及び／又はＴｉＡｌＮを含む拡散バリアをその上に形成できる表面としては、例えば金属化構造の表面である金属表面；例えばドーピングされた又はドーピングされていないＳｉ表面である半導体表面；及び／又は、層間絶縁膜（ＩＬＤ）表面、マスクもしくはハードマスク表面、又はゲート誘電体表面である誘電体表面を含む。
【0030】
所与の実施形態によれば、拡散バリアとして形成されるとき、ＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜は、例えば層間絶縁膜（例えば図４の４０８）である誘電体層とビア又はトレンチ（例えば図４の４１６）の充填により形成される金属化構造との間、及び／又は、半導体基板４０４とビア又はトレンチの充填により形成される金属化構造との間に介在させることができる。それによって、電気的接点等の他の機能の中でもとりわけ、それらの間の拡散バリアとして機能する。これらの実施形態では、誘電体材料は、集積回路製造において用いられる任意の誘電体材料とすることができ、例えばシリコン酸化物、シリコン窒化物、高誘電率誘電体又は低誘電率誘電体等を挙げられる。金属化構造は、例えば拡散領域である下に位置する半導体材料４０４を、製造される集積回路デバイスの他の部分に電気的に接続するための金属化ライン、接点構造、又は、金属又は金属材料で形成された他の導電構造を含むことができる。金属化構造は、例えば拡散領域である下に位置する半導体材料４０４を、製造されている集積回路デバイスの他の部分に電気的に接続するために金属又は金属材料からなる金属ライン、接点構造、又は他の導電構造を含むことができる。金属化構造は、任意の適切な金属又は金属材料から形成することができ、例えば、Ａｌ、Ｃｕ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｐｔ、Ａｕ、Ｉｒ、Ｔａ、及びＷを含む金属；ＴｉＮ、ＴａＮ、ＷＮ、及びＴａＣＮを含む導電性金属窒化物；ケイ化タンタル、ケイ化タングステン、ケイ化ニッケル、ケイ化コバルト、及びケイ化チタンを含む導電性金属ケイ化物；並びに、ＲｕＯ２を含む導電性金属酸化物、等を含む。
【0031】
図５Ａをさらに参照すると、例えば拡散バリア層である薄膜を形成する方法５００はさらに、反応チャンバ内で半導体基板を、原子層堆積（ＡＬＤ）サイクルとすることができる複数回の気相蒸着サイクルに曝露することによって、ＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜を形成すること５２０を含む。それらの気相蒸着サイクルは、チタン（Ｔｉ）プリカーサへの１回以上の曝露、窒素（Ｎ）プリカーサへの１回以上の曝露、及びシリコン（Ｓｉ）プリカーサ又はアルミニウム（Ａｌ）プリカーサの一方又は両方への１回以上の曝露を含む。気相蒸着サイクルの少なくとも１つは、約１トルを超える反応チャンバ内の圧力下で行うことができる。
【0032】
上述しかつ明細書全体に記載するように、反応チャンバは、例えばサーマルサイクル気相蒸着又はＡＬＤである原子層堆積（ＡＬＤ）とし得るサイクル気相蒸着用に適切に構成された単一ウェハ処理反応チャンバ又はバッチウェハ処理反応チャンバを含む任意の反応チャンバのことを意味する。サーマルサイクル気相蒸着又はＡＬＤの反応チャンバでは、基板を、サセプタ又はキャリアボート等の適切な基台上に設置することができる。基板は、加熱されたサセプタの熱伝導により直接加熱することができ、又は、ランプ等の照射源からの輻射により又は加熱されたチャンバ壁からの対流により間接的に加熱することができる。
【0033】
一般的に、サイクル気相蒸着又はＡＬＤプロセスでは、反応物すなわちプリカーサ、例えば酸化反応物及び還元反応物が、その中に配置された基板を有する反応チャンバ内に交互に導入される。１つ以上の反応物又はプリカーサの導入は、順次、過剰な反応物又はプリカーサを反応チャンバから除去するためのパージ及び／又はポンプ排気工程と交互に行うことができる。反応物は、拡散バリアが堆積される表面が反応物に曝されるように、適切な期間に亘って所定の条件下で反応チャンバ内に導入することができる。それによって、基板の表面が、少なくとも部分的にプリカーサ又は反応物により、及び／又は反応物の反応生成物により飽和された状態となることができる。過剰な又は残留するプリカーサ又は反応物は、その後、反応チャンバからパージ及び／又はポンプ排気され得る。ポンプ排気工程は、適切な真空ポンプ排気工程により行うことができ、そしてパージステップは、例えば窒素又は希ガスである非反応性又は不活性ガスを反応チャンバ内に導入することにより行うことができる。互いに反応する反応物を気相中で混合させないようにするための他の技術も存在する。
【0034】
図５Ｂは、実施形態による、ＴｉＳｉＮ及び／又はＴｉＡｌＮを含む拡散バリアを形成する方法を示したフロー図であり、そして図５Ｃ及び５Ｄはブロック図である。図５Ｃは、プリカーサへの曝露を含む蒸着フェーズと、蒸着フェーズへの曝露を含むサイクルとを示している。図５Ｄは、複数回のサイクルの一部としてのサイクル蒸着フェーズのシーケンスを示している。図５Ｂ～５Ｄを参照すると、多様な実施形態においては、半導体基板を、ＡＬＤサイクルとし得る１回以上の気相蒸着サイクルに曝露すること５２０（図５Ａ）は、その基板を、１回以上の第１の気相蒸着フェーズ（「第１蒸着フェーズ」）に曝露すること５２５を含む。その場合、少なくとも１回の第１蒸着フェーズが、Ｔｉプリカーサへの曝露及びＮプリカーサへの曝露を含む。
半導体基板を、ＡＬＤサイクルとし得る１回以上の気相蒸着サイクルに曝露すること５２０（図５Ａ）はさらに、その基板を１回以上の第２の気相蒸着フェーズ（「第２蒸着フェーズ」）に曝露すること５３０を含む。その場合、少なくとも１回の第２蒸着フェーズが、Ｓｉ及び／又はＡｌプリカーサへの曝露、又は、Ｓｉ及び／又はＡｌプリカーサへの曝露とさらなるＮプリカーサへの曝露との組合せを含む。
１回以上の第１蒸着フェーズ及び１回以上の第２蒸着フェーズを、１つのサイクルを形成するために組み合わせることができ、それを順次、複数回又は複数サイクル繰り返すことができる。異なるサイクルが、同じ回数又は異なる回数の第１蒸着フェーズ及び第２蒸着フェーズを有することができる。基板を１回以上の第１蒸着フェーズに曝露すること５２５と基板を１回以上の第２蒸着フェーズに曝露すること５３０との組合せによって、ＴｉＳｉＮ及び／又はＴｉＡｌＮの層又は領域を含む拡散バリア層が得られる。基板を１回以上の第１蒸着フェーズに曝露すること５２５及び基板を１回以上の第２蒸着フェーズに曝露すること５３０の各々は、順次、個々のプリカーサを、後述するパルス状にするなどして１回以上曝露することを含むことができる。
半導体基板を、ＡＬＤサイクルとし得る１回以上の気相蒸着サイクルに曝露すること５２０（図５Ａ）はさらに、その基板を１回以上の第２の気相蒸着フェーズ（「第２蒸着フェーズ」）に曝露すること５３０を含む。その場合、少なくとも１回の第２蒸着フェーズが、Ｓｉ及び／又はＡｌプリカーサへの曝露、又は、Ｓｉ及び／又はＡｌプリカーサへの曝露とさらなるＮプリカーサへの曝露との組合せを含む。
１回以上の第１蒸着フェーズ及び１回以上の第２蒸着フェーズを、１つのサイクルを形成するために組み合わせることができ、それを順次、複数回又は複数サイクル繰り返すことができる。異なるサイクルが、同じ回数又は異なる回数の第１蒸着フェーズ及び第２蒸着フェーズを有することができる。基板を１回以上の第１蒸着フェーズに曝露すること５２５と基板を１回以上の第２蒸着フェーズに曝露すること５３０との組合せによって、ＴｉＳｉＮ及び／又はＴｉＡｌＮの層又は領域を含む拡散バリア層が得られる。基板を１回以上の第１蒸着フェーズに曝露すること５２５及び基板を１回以上の第２蒸着フェーズに曝露すること５３０の各々は、順次、個々のプリカーサを、後述するパルス状にするなどして１回以上曝露することを含むことができる。
【0035】
図５Ｂ～５Ｄをさらに参照すると、多様な実施形態では、基板を１回以上の第１蒸着フェーズの各々に曝露すること５２５が、その基板の１回以上のＴｉプリカーサへの曝露及び１回以上のＮプリカーサへの曝露を含むことができる。Ｔｉプリカーサへの各曝露は、拡散バリアが堆積される基板の表面がＴｉプリカーサに曝されるように行われる。それにより、その表面は、ほぼ全体又は部分的にＴｉプリカーサで飽和した状態となることができる。基板をＴｉプリカーサに曝露した後、過剰なもしくは残留したＴｉプリカーサ、又は基板の表面上に物理吸着又は化学吸着により留まらなかったその反応生成物が、プロセスチャンバをポンプ排気するか又はパージするなどして基板表面から除去され得る。
同様に、Ｎプリカーサへの各曝露は、拡散バリアが堆積される基板の表面がＮプリカーサに曝されるように行われる。それにより、その表面は、ほぼ全体又は部分的にＮプリカーサで飽和した状態となることができる。基板をＮプリカーサに曝露した後、過剰なもしくは残留したＮプリカーサ、又は基板の表面上に物理吸着又は化学吸着により留まらなかったその反応生成物が、プロセスチャンバをポンプ排気するか又はパージするなどして基板表面から除去され得る。
基板を、各々が１回以上のＴｉプリカーサへの曝露と１回以上のＮプリカーサへの曝露とを含む１回以上の第１蒸着フェーズに曝露することで、堆積されたＴｉＮから実質的に形成される１つ以上の単層又は領域を局所的に形成することができる。
同様に、Ｎプリカーサへの各曝露は、拡散バリアが堆積される基板の表面がＮプリカーサに曝されるように行われる。それにより、その表面は、ほぼ全体又は部分的にＮプリカーサで飽和した状態となることができる。基板をＮプリカーサに曝露した後、過剰なもしくは残留したＮプリカーサ、又は基板の表面上に物理吸着又は化学吸着により留まらなかったその反応生成物が、プロセスチャンバをポンプ排気するか又はパージするなどして基板表面から除去され得る。
基板を、各々が１回以上のＴｉプリカーサへの曝露と１回以上のＮプリカーサへの曝露とを含む１回以上の第１蒸着フェーズに曝露することで、堆積されたＴｉＮから実質的に形成される１つ以上の単層又は領域を局所的に形成することができる。
【0036】
幾つかの実施形態では、所与の第１蒸着フェーズにおけるＴｉプリカーサへの曝露を、複数回連続して行うことができる。同様に、所与の第１蒸着フェーズにおけるＮプリカーサへの曝露を、複数回連続して行うことができる。有利な点として、所与の状況下では、基板をＴｉ及び／又はＮプリカーサへ１回より多く曝露することで、例えば、大きな立体障害効果が存在するとき、個々のプリカーサの吸着又は反応のためにより多くの反応部位を曝露することによって、より高レベルの表面飽和をもたらすことができる。
【0037】
図５Ｂ～５Ｄをさらに参照すると、多様な実施形態では、基板を１回以上の第２蒸着フェーズの各々に曝露すること５３０が、その基板の１回以上のＳｉプリカーサ又はＡｌプリカーサへの曝露を含む。Ｓｉ及び／又はＡｌプリカーサへの各曝露は、拡散バリアが堆積される基板の表面がＳｉ及び／又はＡｌプリカーサに曝されるように行われる。それにより、その表面は、ほぼ全体又は部分的にＳｉ及び／又はＡｌプリカーサで飽和した状態となることができる。基板をＳｉ及び／又はＡｌプリカーサに曝露した後、過剰なもしくは残留したＳｉ及び／又はＡｌプリカーサ、又は基板の表面上に物理吸着又は化学吸着により留まらなかったその反応生成物が、プロセスチャンバをポンプ排気するか又はパージするなどして基板表面から除去され得る。基板を、各々が１回以上のＳｉ及び／又はＡｌプリカーサへの曝露を含む１回以上の第２蒸着フェーズに曝露することで、堆積されたＳｉ又はＡｌから実質的に形成される１つ以上の単層又は領域を局所的に形成することができる。
【0038】
幾つかの実施形態では、所与の第２蒸着フェーズにおけるＳｉ及び/又はＡｌプリカーサへの曝露を、複数回連続して行うことができる。有利な点として、所与の状況下では、基板をＳｉ及び／又はＡｌプリカーサへ１回より多く曝露することで、例えば、大きな立体障害効果が存在するとき、個々のプリカーサの吸着又は反応のためにより多くの反応部位を曝露することによって、より高レベルの表面飽和をもたらすことができる。
【0039】
図５Ｂ～５Ｄをさらに参照すると、幾つかの実施形態では、基板を１回以上の第２蒸着フェーズの各々に曝露すること５３０が、その基板のＳｉ及び／又はＡｌプリカーサへの１回以上の曝露と、さらにその基板のＮプリカーサへの１回以上の曝露とを含む。そのＮプリカーサは、第１蒸着フェーズのＮプリカーサと同じか又は異なることができる。Ｓｉ及び／又はＡｌプリカーサへの各曝露は、拡散バリアが堆積される基板の表面が、Ｓｉ及び／又はＡｌプリカーサに曝されるように行われる。それにより、その表面が、ほぼ全面又は部分的にＳｉ及び／又はＡｌプリカーサで飽和状態となることができる。基板をＳｉ及び／又はＡｌプリカーサに曝露した後、過剰なもしくは残留したＳｉ及び／又はＡｌプリカーサ、又は基板の表面上に物理吸着又は化学吸着により留まらなかったその反応生成物が、プロセスチャンバをポンプ排気するか又はパージするなどして基板表面から除去され得る。
Ｎプリカーサへの各曝露は、拡散バリアが堆積される基板の表面が、Ｎプリカーサに曝されるように行われる。それにより、その表面が、ほぼ全面又は部分的にＮプリカーサで飽和状態となることができる。基板をＮプリカーサに曝露した後、過剰なもしくは残留したＮプリカーサ、又は基板の表面上に物理吸着又は化学吸着により留まらなかったその反応生成物が、プロセスチャンバをポンプ排気するか又はパージするなどして基板表面から除去され得る。
基板を、各々が１回以上のＳｉプリカーサへの曝露と１回以上のＮプリカーサへの曝露とを含む１回以上の第２蒸着フェーズに曝露することで、堆積されたＳｉＮ又はＡｌＮから実質的に形成される１つ以上の単層又は領域を局所的に形成することができる。
Ｎプリカーサへの各曝露は、拡散バリアが堆積される基板の表面が、Ｎプリカーサに曝されるように行われる。それにより、その表面が、ほぼ全面又は部分的にＮプリカーサで飽和状態となることができる。基板をＮプリカーサに曝露した後、過剰なもしくは残留したＮプリカーサ、又は基板の表面上に物理吸着又は化学吸着により留まらなかったその反応生成物が、プロセスチャンバをポンプ排気するか又はパージするなどして基板表面から除去され得る。
基板を、各々が１回以上のＳｉプリカーサへの曝露と１回以上のＮプリカーサへの曝露とを含む１回以上の第２蒸着フェーズに曝露することで、堆積されたＳｉＮ又はＡｌＮから実質的に形成される１つ以上の単層又は領域を局所的に形成することができる。
【0040】
幾つかの実施形態では、所与の第２蒸着フェーズにおけるＳｉプリカーサへの曝露を、複数回連続して行うことができる。同様に、Ｎプリカーサへのさらなる曝露を複数回連続して行うことができる。有利な点として、所与の状況下では、上述したように基板をＳｉ及び／又はＡｌ及び／又はＮプリカーサへ１回より多く曝露することで、例えば、大きな立体障害効果が存在するとき、個々のプリカーサの吸着のためにより多くの反応部位を曝露することによって、より高レベルの表面飽和をもたらすことができる。
【0041】
多様な実施形態において、上述した、各々が第１及び第２蒸着フェーズの一方又は両方を含むサイクルの回数、第１蒸着フェーズの繰り返しの頻度及び回数並びに第２蒸着フェーズの繰り返しの頻度及び回数、第１蒸着フェーズ中のＴｉプリカーサ及びＮプリカーサへの基板の曝露の繰り返しの頻度及び回数、並びに、第２蒸着フェーズ中のＳｉ及び／又はＡｌプリカーサ又はＳｉ及び／又はＡｌプリカーサ及びＮプリカーサへの基板の曝露の繰り返しの頻度及び回数は、得られるＴｉＳｉＮ及び／又はＴｉＡｌＮを含む拡散バリア層における上述した所望の厚さ、化学量論、及び他の特性を得るために、プリカーサの立体障害効果への感受性を含む多様な検討に基づいて変更できることが理解されよう。
【0042】
図５Ｂ～５Ｄをさらに参照すると、求められる状況又は膜特性に応じて、第１蒸着フェーズ又は第２蒸着フェーズへの基板の曝露の一方又は他方によりＴｉＳｉＮ及び／又はＴｉＡｌＮを含む拡散バリアの蒸着を開始することが有利となり得る。例えば、発明者らは、最初に１回以上の第２蒸着フェーズ（Ｓｉ及び／又はＡｌプリカーサ又はＮプリカーサ）への基板の曝露５３０を行い、その次に第１蒸着フェーズ（Ｔｉプリカーサ又はＮプリカーサ）への基板の曝露５２５を行うことは、拡散バリアのレイヤーバイレイヤー成長モードを促進するのに特に有利であり得ることを見出した。それによって、例えば基板表面が層間絶縁膜（ＩＬＤ）層に形成されたトレンチやビアの側壁等の絶縁表面である非金属表面、又はＳｉ拡散領域等の半導体表面を有する場合に、コンフォーマリティが向上すると共に表面粗さを低減する。
【0043】
しかしながら、実施形態はそのように限定はされず、そして他の実施形態では、最初に１回以上の第１蒸着フェーズ（Ｔｉプリカーサ又はＮプリカーサ）への基板の曝露５２５を行い、その次に１回以上の第２蒸着フェーズ（Ｓｉ及び／又はＡｌプリカーサ又はＮプリカーサ）への基板の曝露５３０を行うことは、例えば基板表面が金属表面（例えばＷ、Ａｌ、又はＣｕ金属の金属化）を含む場合に、例えば接触抵抗を低下させながら良好なコンフォーマリティと表面粗さを維持するのに、より有利であり得る。
【0044】
図５Ｄを参照すると、幾つかの状況下では、上述したシーケンスに応じて、第１及び第２蒸着フェーズのシーケンスの結果、検知可能な程度にＴｉＮ及びＳｉ及び／又はＡｌ又はＳｉＮ及び／又はＡｌＮが豊富な領域を有する薄膜を得ることができる。しかしながら、他の状況下では、第１及び第２蒸着フェーズへの曝露のシーケンスが異なるにも関わらず、後述するように、得られた薄膜が実質的に均質なＴｉＳｉＮ及び／又はＴｉＡｌＮとなり得る。
【0045】
多様な実施形態においては、例えば拡散バリア層又は領域である薄膜を形成するためのＴｉプリカーサの非限定的な例として、四塩化チタン（ＴｉＣｌ４）、テトラキス（ジメチルアミノ）チタン（ＴＤＦＭＡＴ）、又はテトラキス（ジエチルアミノ）チタン（ＴＤＥＡＴ）を含む。
【0046】
多様な実施形態においては、例えば拡散バリア層又は領域である薄膜を形成するためのＮプリカーサの非限定的な例として、アンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）、又はモノメチルヒドラジン（ＣＨ３（ＮＨ）ＮＨ２、"ＭＭＨ"）を含む。上述したように、異なるＮプリカーサを、第１及び第２蒸着フェーズに用いることができ、そして全く異なるプリカーサを、同じフェーズの異なるサイクルで用いることができる。
【0047】
多様な実施形態においては、パージング用の不活性ガスの非限定的な例として、窒素Ｎ２、又はＡｒ等の希ガスを含む。
【0048】
幾つかの実施形態では、拡散バリア層を形成するためのＳｉプリカーサを水素化物プリカーサとすることができる。水素化物プリカーサの例として、シラン（ＳｉＨ４）及びジシラン（Ｓｉ２Ｈ６）を含む。幾つかの他の実施形態では、拡散バリアを形成するためのＳｉプリカーサを、塩化ケイ素又はクロロシラン等の塩素含有プリカーサとすることができる。例として、四塩化ケイ素（ＳｉＣｌ４）、モノクロロシラン（ＳｉＨ３Ｃｌ、"ＭＣＳ"）、ジクロロシラン（ＳｉＨ２Ｃｌ２、"ＤＣＳ"）、トリクロロシラン（ＳｉＨＣｌ３）、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６、"ＨＣＤＳ"）、オクタクロロトリシラン（Ｓｉ３Ｃｌ８、"ＯＣＴＳ"）を含む。発明者らは、プリカーサによる表面のより高レベルの飽和が望ましいとき、広範な条件下において有機シリコンプリカーサに比べて立体障害が小さいことから、シリコン及び塩素含有Ｓｉプリカーサを用いてＴｉＳｉＮを含む拡散バリア層が望ましく形成され得ることを見出した。
【0049】
幾つかの実施形態では、拡散バリア層を形成するためのＡｌプリカーサを有機金属プリカーサとすることができる。有機金属プリカーサの例として、トリメチルアルミニウム（"ＴＭＡ"）、トリイソブチルアルミニウム、及びトリス（ジメチルアミド）アルミニウムを含む。幾つかの他の実施形態では、拡散バリア層を形成するためのＡｌプリカーサを、例えばＡｌＣｌ３である塩素含有Ａｌプリカーサとすることができる。
【0050】
いかなる理論にも拘束されないが、発明者らは、これらのＳｉ及びＡｌプリカーサが第１の非窒素プリカーサとして導入されるとき、他のＳｉ又はＡｌプリカーサに比べて、ＴｉＳｉＮ層又はＴｉＡｌＮ層のレイヤーバイレイヤー成長モードを促進するために特に有利となり得ることを見出した。レイヤーバイレイヤー成長モードは、成長の初期段階において、ＴｉＳｉＮ層又はＴｉＡｌＮ層の核による基板表面の濡れ性を向上させることによって得られ、それは核と基板表面との間の小さい接触角により特徴付けることができる。レイヤーバイレイヤー成長モードの結果、コンフォーマリティの向上と表面粗さの低減を達成することができ、それは、小さい寸法の高アスペクト比での蒸着により拡散バリアを形成するのに特に有利となり得る。さらに、いかなる理論にも拘束されないが、塩素含有Ｓｉ及び／又はＡｌプリカーサは、吸着を抑制又は自己制限することによって成長方向における組成のより精密な制御を可能とし得る。
【0051】
例えば効果的な拡散バリアとして機能するための、本明細書に開示された多様な有利性を実現するために、ＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜は、実施形態によれば、約２５ｎｍ、２０ｎｍ、１５ｎｍ、１０ｎｍ、７ｎｍ、４ｎｍ、２ｎｍ、１ｎｍを超えない厚さを有するか、又はこれらの値のいずれかもしくはこれらの値以外の値により規定される範囲内の値をもつ厚さを有することができる。これらの厚さは、拡散バリアとして類似の有効性をもつＴｉＮバリアに比べて実質的に小さくなり得る。
【0052】
例えば効果的な拡散バリアとして機能するための、本明細書に開示された多様な有利性を実現するために、ＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜は、実施形態によれば、２５０℃～３００℃、３００℃～４００℃、３５０℃～４００℃、４００℃～４５０℃、４５０℃～５００℃、５００℃～５５０℃、５５０℃～６００℃、６００℃～６５０℃の基板温度で、又はこれらの値のいずれかにより規定される範囲内の値、例えば約４００℃の温度で形成することができる。
【0053】
例えば効果的な拡散バリアとして機能するための、本明細書に開示された多様な有利性を実現するために、多様なプリカーサの曝露時間又はパルス持続時間は、実施形態によれば、約０．１～５秒、５～１０秒、１０～２０秒、２０～３０秒、３０～４０秒、４０～５０秒、５０～６０秒、又はこれらの値のいずれかもしくはそれより大きい値により規定される範囲内の持続時間である。
【0054】
要約すると、ＴｉＳｉＮ及び／又はＴｉＡｌＮを含む例えば拡散バリア層である薄膜の形成は、基板を１回以上のサイクルに曝露することを含み、各サイクルは１回以上の第１蒸着フェーズ及び／又は１回以上の第２蒸着フェーズを含む。第１蒸着フェーズの各々は、順次、１回以上のＴｉプリカーサへの曝露と１回以上のＮプリカーサへの曝露とを交互に含む。幾つかの実施形態では、第２蒸着フェーズの各々が、順次、１回以上のＳｉプリカーサ及び／又はＡｌプリカーサへの曝露と１回以上のＮプリカーサへの曝露とを交互に含む。得られる拡散バリア層は、ＴｉＳｉＮの層もしくは領域、又は、ＴｉＡｌＮの層もしくは領域を含む。多様な実施形態において、Ｔｉプリカーサ、Ｎプリカーサ、及びＳｉ及び／又はＡｌプリカーサの各々への基板の曝露の頻度及び回数、並びに、サイクル、第１蒸着フェーズ、及び第２蒸着フェーズの各々への基板の曝露の頻度及び回数、並びに曝露の順序は、本明細書に記載した通り、所望の化学量論、厚さ、及び結晶化度を得るために調整することができる。
【0055】
［大表面積及び／又は高アスペクト比構造を有する基板上の蒸着］
発明者らは、例えば高アスペクト比構造の比較的大きい面積密度に由来する比較的大きい表面積を基板が有するとき、平坦なもしくはパターン化されていない基板又は高アスペクト比構造の比較的小さい表面積もしくは小さい面積密度の基板上に形成された薄膜の特性評価に基づいて開発されたＡＬＤプロセスのレシピを用いて露出表面を薄膜でコーティングすると、露出表面の異なる部分において異なる特性を有する薄膜を生じる可能性があることを見出した。例えば、上述したコンフォーマリティやステップカバレッジは、比較的大きい面積密度をもつ基板の高アスペクト比構造において著しく悪化する可能性がある。露出表面の異なる部分においてやはり異なる可能性がある他の特性としては、膜の化学量論、表面粗さ、電気抵抗率、及び膜密度等が含まれる。いかなる理論にも拘束されないが、特性の均質さが低い１つの理由として、平坦な基板に比べて基板の露出した表面積が著しく増加しているからという可能性がある。露出した表面積が増加するので、露出表面の異なる部分が、異なる大きさのプリカーサのフラックスを受け取る可能性があり、それによって異なる量のプリカーサが露出表面の異なる部分に吸着する可能性がある。簡易な例のみにおいて、３３０ｍｍ半導体基板がその上に数百のダイを形成し、各々が１×１０１０以上のトランジスタを有し、各トランジスタが直径１０～１００ｎｍ及びアスペクト比１～１００の１つ以上のビアを有する場合、薄膜の堆積中にプリカーサに曝される表面積は、対応するパターン化されていない基板の表面積の１０倍、１００倍、１０００倍又はそれ以上の表面積を超える可能性がある。さらに、露出表面の異なる部分における局所的堆積条件は、異なる可能性がある。例えば、深いトレンチ又はビアの内側の局所的圧力が異なる場合があり、例えばその深いトレンチ又はビアの外側の領域に比べて低い場合がある。さらに、真空条件下では、ガス分子はトレンチ又はビアの側壁とより多く衝突するので、深いトレンチ又はビアの上部では、より大きいフラックスに曝されるためより多くのプリカーサ分子を吸着する可能性がある。
発明者らは、例えば高アスペクト比構造の比較的大きい面積密度に由来する比較的大きい表面積を基板が有するとき、平坦なもしくはパターン化されていない基板又は高アスペクト比構造の比較的小さい表面積もしくは小さい面積密度の基板上に形成された薄膜の特性評価に基づいて開発されたＡＬＤプロセスのレシピを用いて露出表面を薄膜でコーティングすると、露出表面の異なる部分において異なる特性を有する薄膜を生じる可能性があることを見出した。例えば、上述したコンフォーマリティやステップカバレッジは、比較的大きい面積密度をもつ基板の高アスペクト比構造において著しく悪化する可能性がある。露出表面の異なる部分においてやはり異なる可能性がある他の特性としては、膜の化学量論、表面粗さ、電気抵抗率、及び膜密度等が含まれる。いかなる理論にも拘束されないが、特性の均質さが低い１つの理由として、平坦な基板に比べて基板の露出した表面積が著しく増加しているからという可能性がある。露出した表面積が増加するので、露出表面の異なる部分が、異なる大きさのプリカーサのフラックスを受け取る可能性があり、それによって異なる量のプリカーサが露出表面の異なる部分に吸着する可能性がある。簡易な例のみにおいて、３３０ｍｍ半導体基板がその上に数百のダイを形成し、各々が１×１０１０以上のトランジスタを有し、各トランジスタが直径１０～１００ｎｍ及びアスペクト比１～１００の１つ以上のビアを有する場合、薄膜の堆積中にプリカーサに曝される表面積は、対応するパターン化されていない基板の表面積の１０倍、１００倍、１０００倍又はそれ以上の表面積を超える可能性がある。さらに、露出表面の異なる部分における局所的堆積条件は、異なる可能性がある。例えば、深いトレンチ又はビアの内側の局所的圧力が異なる場合があり、例えばその深いトレンチ又はビアの外側の領域に比べて低い場合がある。さらに、真空条件下では、ガス分子はトレンチ又はビアの側壁とより多く衝突するので、深いトレンチ又はビアの上部では、より大きいフラックスに曝されるためより多くのプリカーサ分子を吸着する可能性がある。
【0056】
本明細書に記載する多様な実施形態において、発明者らは、本明細書に開示された堆積方法が、露出表面の異なる部分において、コンフォーマリティ、ステップカバレッジ、膜化学量論、表面粗さ、電気抵抗率、及び膜密度等を含む様々な物理的特性に関してより高い均質性をもつＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜の形成において特に有利であることを見出した。したがって、本明細書に開示された堆積方法により形成されたＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜は、１つ以上のこれらの物理的特性に関して局所的（例えばトレンチ又はビアの内部）レベルでも全体的（例えばウェハ内）レベルでも、より高い均質性を有する。よって、実施形態による堆積方法は、表面トポグラフィーを有する基板上にＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜を形成するために特に有利であり、それによって、１回以上の気相蒸着サイクルに曝される半導体基板の表面積の、対応するパターン化されていない半導体基板の表面積に対する比が、２、５、１０、２０、５０、１００、２００、５００、１０００を超え、又は、これらの値のいずれかもしくはそれより大きい値により規定される範囲内の比を有する。
【0057】
それに替えて又はそれに付加して、実施形態による堆積方法はさらに、１ミクロン、５００ｎｍ、２００ｎｍ、１００ｎｍ、５０ｎｍ、２０ｎｍ、又はこれらの値のいずれかもしくはそれより小さい値により規定される範囲内の開口幅と、５、１０、２０、５０、１００、２００、又はこれらの値で規定される範囲内の値を超えるアスペクト比と、表面積が上述した平坦な基板のそれよりも大きいような面積密度とをもつ高アスペクト比構造を含む基板上に薄膜を形成することにおいて特に有利である。このようなトポグラフィーを有する基板が、実施形態によるＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜によりコンフォーマルにコーティングされ得る。その場合、上記で規定されたステップカバレッジは、５０％、６０％、７０％、８０％、９０％、９５％を超え、又は、これらの値のいずれかもしくはそれより大きい値により規定される範囲内の値を有する。上述したように、発明者らは、高アスペクト比構造の比較的高い面積密度をもつ基板をコンフォーマルにコーティングするためのプロセス条件を、これらの結果を達成するために実施形態において最適化し得ることを見出した。発明者らは、これらの結果が、とりわけ、基板の曝露中の反応チャンバ圧力もしくはプリカーサの分圧、堆積速度、反応チャンバに導入されるプリカーサの温度もしくは分圧、プリカーサの流量及び曝露時間等を制御することにより達成され得ることを見出した。
【0058】
発明者らは、実施形態により高アスペクト比構造の比較的大きい面積密度を有する基板をコーティングする場合、比較的高い全圧又は分圧によってコンフォーマリティ及びステップカバレッジの改善をもたらし得ることを見出した。いかなる理論にも拘束されないが、このような改善は、とりわけ、高アスペクト比のビア又はトレンチの内部の局所的に小さいプリカーサの分圧の影響を低減することに関係し得る。したがって、実施形態によれば、再び図５Ｂ及び５Ｃを参照すると、１回以上の第１蒸着フェーズ（Ｔｉプリカーサ及び／又はＮプリカーサ）への基板の曝露５２５中、及び／又は、１回以上の第２蒸着フェーズ（Ｓｉ及び／又はＡｌプリカーサ及び／又はＮプリカーサ）への基板の曝露５３０中、任意の個々のプリカーサの全圧又は分圧を、１．０～３．０トル、３．０～５．０トル、５．０～７．０トル、７．０～９．０トル、９．０～１１．０トル、１１．０～１３．０トル、１３．０～１５．０トル、又はこれらの値のいずれかにより規定される範囲内の圧力とすることができる。Ｔｉプリカーサ、Ｎプリカーサ、及び／又は、Ｓｉ及び／Ａｌプリカーサへの曝露の各々において、個々のプリカーサは、反応チャンバ内のガス分子の全量の１～２％、２～５％、５～１０％、１０～２０％、２０～５０％、５０～１００％、又はこれらの値のいずれかにより規定される範囲内の割合を占めることができる。発明者らは、所与の状況下において、全圧又は分圧がこれらの値以外の場合、とりわけステップカバレッジが劣化し始める可能性があることを見出した。
【0059】
実施形態によれば、個々のプリカーサ及び不活性ガスの流量並びに反応チャンバのポンプ排気能力と関係して、１回以上の第１蒸着フェーズ（Ｔｉプリカーサ及び／又はＮプリカーサ）への基板の曝露５２５中、及び／又は、１回以上の第２蒸着フェーズ（Ｓｉ及び／又はＡｌプリカーサ及び／又はＮプリカーサ）への基板の曝露５３０中に比較的高い全圧又は分圧に制御されることによって、第１及び／又は第２蒸着フェーズ当たりの堆積速度が０．２０～０．３０Å／蒸着フェーズ、０．３０～０．４０Å／蒸着フェーズ、０．４０～０．５０Å／蒸着フェーズ、０．５０～０．６０Å／蒸着フェーズ、０．６０～０．７０Å／蒸着フェーズ、０．７０～０．８０Å／蒸着フェーズ、又はこれらの値のいずれかにより規定される範囲内の値で比較的高くなるようにできる。
【0060】
発明者らは、一部では、比較的高い全圧又は分圧での蒸着のために比較的多量のプリカーサを反応チャンバに供給しつつ比較的高いスループットを可能とするために、反応チャンバ内へのプリカーサの流量を、平坦な基板又は低（例えば＜１）アスペクト比構造をもつ基板上に薄膜を形成するプロセス条件に用いられる流量よりも遙かに高くすべきであることを見出した。高流量は、反応チャンバ内への導入前にプリカーサの温度又は圧力の一方又は両方を高めることによって達成できる。例えば、製造条件下で液体形態のプリカーサについて、蒸気発生速度を上げるためにプリカーサボトルを室温より高い温度、例えば３０～６０℃、６０～８０℃、８０～１００℃、１００～１２０℃、１２０～１５０℃、又はこれらの値のいずれかにより規定される範囲内の温度に加熱することができる。一部では、プリカーサの蒸気圧及びプリカーサの分解温度に基づいてこれらの範囲より低い又はより高いボトル温度をそれぞれ決定することができる。例として、ＴｉＣｌ４は約６０～８０℃に加熱される。もう一方では、製造条件下でガス形態のプリカーサについて、比較的小面積又は平坦な基板及び／又は低（例えば＜１）アスペクト比構造をもつ基板上に薄膜を形成する場合に用いられるガスライン圧力に比べて遙かに高い値に供給圧力を高めるべくガスライン圧力を上げることによって高流量を達成できる。本明細書に記載した様々な利点が得られる比較的高い流量は、とりわけ、ポンプ排気速度、曝露時間、及び反応炉の容積に依存し得ることが理解されよう。大表面積及び／又は高アスペクト比構造を有する基板上に薄膜を堆積するのに適した流量を達成するために、Ｔｉ、Ｎ、Ｓｉ、及びＡｌプリカーサの各々の流量が例えば１００～１０００標準ｃｍ３／分（ｓｃｃｍ）、１０００～２０００ｓｃｃｍ、２０００～５０００ｓｃｃｍ、５０００～１００００ｓｃｃｍ、１００００～１５０００ｓｃｃｍ、１５０００～２００００ｓｃｃｍ、又はこれらの値のいずれかもしくはそれより大きい値により規定される範囲内の値となり得るように、とりわけ、プリカーサの温度及び／又は圧力を調整することができる。適切な流量は、とりわけ、反応炉の容積に依存し得ること、及び、これらの流量の幾つかは約１～２リットルの容積をもつ単一ウェハ反応炉に適していることが理解されよう。
【0061】
図６Ａ～６Ｃは、本明細書に記載する堆積技術によって形成された、高アスペクト比のビアをライニングするコンフォーマルなＴｉＳｉＮ膜の実験的透過型電子顕微鏡（ＴＥＭ）画像を示している。高アスペクト比のビアは、堆積されたシリコン酸化物表面を有する。図６Ａ、６Ｂ、及び６Ｃはそれぞれ、約４０のアスペクト比を有するビアに形成されたＴｉＳｉＮ膜の上部、中間部、及び下部で撮られたＴＥＭ画像である。図６Ａ～６Ｃの各々において、左の画像は、高アスペクト比ビアの各部分の明視野画像であり、右の画像は、高アスペクト比ビアの各部分上に形成された薄膜から、ＴｉＳｉＮ薄膜の厚さと同程度のスポット径の電子線を用いて得られた制限視野回折（ＳＡＤ）パターンを示す。図２に示した柱状成長による粗い表面を有する多結晶ＴｉＮとは異なり、図６Ａ～６Ｃの明視野ＴＥＭ画像は、堆積されたＴｉＳｉＮが遙かに平滑でコンフォーマルであることを示している。発明者らは、これらの及び他の改善が、一部には、ＴｉＳｉＮの少なくとも幾つかの非晶質相の存在に帰することができることを見出した。それらは、ＳＡＤパターンにより示されるように、ＴｉＳｉＮの幾つかのナノ結晶層と共に存在し得る。ＴｉＳｉＮ薄膜は、実質的に非晶質でありかつ実質的にビアの深さ全体に亘ってコンフォーマルであて良好なステップ高カバレッジ（～６０％）を有する。
【0062】
［ナノスケールでの薄膜モルフォロジーの制御］
有利な点として、本明細書に記載した多様なプロセスパラメータを用いてサブ単層レベルでプリカーサの吸着を制御する性能によって、ここに開示された、ＡＬＤプロセスとすることができるサイクル気相蒸着プロセスの多様な実施形態は、ＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜の膜モルフォロジー及び構造をナノスケールで制御しかつ改善することを可能とする。制御されるモルフォロジー及び構造は、結晶性、均質性、及び表面粗さの度合いを含む。特に、発明者らは、ナノスケールでの結晶性及び／又は均質性の度合いが、本明細書に記載したように曝露サイクルの多様なパラメータを制御することによってＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜において有利に制御され得ることを見出した。
有利な点として、本明細書に記載した多様なプロセスパラメータを用いてサブ単層レベルでプリカーサの吸着を制御する性能によって、ここに開示された、ＡＬＤプロセスとすることができるサイクル気相蒸着プロセスの多様な実施形態は、ＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜の膜モルフォロジー及び構造をナノスケールで制御しかつ改善することを可能とする。制御されるモルフォロジー及び構造は、結晶性、均質性、及び表面粗さの度合いを含む。特に、発明者らは、ナノスケールでの結晶性及び／又は均質性の度合いが、本明細書に記載したように曝露サイクルの多様なパラメータを制御することによってＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜において有利に制御され得ることを見出した。
【0063】
多様な実施形態では、ＴｉＳｉＮ及び／又はＴｉＡｌＮを含む例えば拡散バリア層である薄膜を形成するとき、上記の多様なパラメータに加えて、第２蒸着フェーズ（Ｓｉ及び／又はＡｌプリカーサへの曝露又はＳｉ及び／又はＡｌプリカーサ及びＮプリカーサへの曝露の組合せを含む）への基板の曝露回数に対する第１蒸着フェーズ（Ｔｉプリカーサ及びＮプリカーサへの曝露の組合せを含む）への基板の曝露回数の特定の比を用いてその薄膜モルフォロジーを制御することができる。その比は、約１：３０～１：１５、１：１５～１：６、１：６～１：３、１：３～１：２、１：２～２：３、２：３～５：６、５：６～１：１、１：１～６：５、６：５～３：２、３：２～２：１、２：１～３：１、３：１～６：１、６：１～１５：１、１５：１～３０：１、又はこれらの値のいずれかにより規定される半に内の比とすることができる。例えば、その比は、２：３、３：２、５：４、７：３、７：５、７：１、１０：１、及び１５：１のいずれかとすることができる。
それに替えて、Ｔｉプリカーサ及びＳｉ及び／又はＡｌプリカーサへの曝露が、これらの比を有することもできる。ＴｉＳｉＮ及び／又はＴｉＡｌＮを含む拡散バリアを形成するために本明細書に記載したプロセス条件の組合せの下で、第２蒸着フェーズへの曝露に対する第１蒸着フェーズへの曝露の比は、拡散バリア中の全原子数に基づいて拡散バリア内に約３％、１０％、２０％、３０％、４０％、５０％、６０％、７０％、８０％、９０％、又はこれらの値のいずれかにより規定される範囲内の値を超える平均濃度でＳｉ又はＡｌが存在するようになる。
それに替えて、Ｔｉプリカーサ及びＳｉ及び／又はＡｌプリカーサへの曝露が、これらの比を有することもできる。ＴｉＳｉＮ及び／又はＴｉＡｌＮを含む拡散バリアを形成するために本明細書に記載したプロセス条件の組合せの下で、第２蒸着フェーズへの曝露に対する第１蒸着フェーズへの曝露の比は、拡散バリア中の全原子数に基づいて拡散バリア内に約３％、１０％、２０％、３０％、４０％、５０％、６０％、７０％、８０％、９０％、又はこれらの値のいずれかにより規定される範囲内の値を超える平均濃度でＳｉ又はＡｌが存在するようになる。
【0064】
発明者らは、第２蒸着フェーズ（すなわちＳｉ又はＡｌプリカーサ）への基板の曝露回数に対する第１蒸着フェーズ（すなわちＴｉプリカーサ）への基板の曝露回数の比を制御することによって、図７Ａ～７Ｃに示すように、得られるＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜の結晶化度を連続的に調整できることを見出した。図７Ａ～７Ｃは、図６Ａ～６Ｃに示したものと同様の、高アスペクト比ビアの側壁上に堆積されたＴｉＳｉＮを含むコンフォーマルな薄膜から得られる制限視野回折（ＳＡＤ）パターンを、異なる結晶化度において示す。図７Ａ～７Ｃはそれぞれ、実質的に完全に非晶質であるＴｉＳｉＮ薄膜のＳＡＤパターン、部分的に非晶質であるＴｉＳｉＮ薄膜のＳＡＤパターン、及び実質的に多結晶又はナノ結晶であるＴｉＳｉＮ薄膜のＳＡＤパターンを示している。ナノ結晶又は多結晶ドメインの存在及び結晶性の量的度合いは、図７Ｃに示されるように結晶性ＴｉＳｉＮの（１１１）、（２００）及び（２２０）結晶面に指標付けできる回折スポット及び／又はリングの位置と相対的な鮮鋭さから決定し得ることが理解されよう。例えば、拡散リングが優勢なＳＡＤパターンは、実質的に非晶質のＴｉＳｉＮに関係付けることができ、一方、スポットが優勢なＳＡＤパターンは、ＳＡＤパターンを得るために用いられた制限視野と同程度のドメインサイズを有する実質的に多結晶のＴｉＳｉＮに関係付けることができる。ナノ結晶及び非晶質相のＴｉＳｉＮのＳＡＤパターンは、両方の拡散リング及びスポットが混在し得る。発明者らは、とりわけ、非晶質相の割合の増加が、ＴｉＳｉＮ薄膜の平滑さ、コンフォーマリティ、及びステップカバレッジの改善に寄与することを見出した。
【0065】
図８は、実施形態による、実質的に完全に非晶質であるＳｉ基板上に形成されたブランケットＴｉＳｉＮ層の微小角入射Ｘ線回折パターンである。測定されたＴｉＳｉＮ層は、図７Ａ及び図６Ａ～６ＣのＳＡＤパターンで画像化されたＴｉＳｉＮ層と類似している。ＴｉＳｉＮ層の結晶相に起因する明確な結晶学的ピークがないことは、ＴｉＳｉＮ層が実質的に完全に非晶質であることを示している。
【0066】
本明細書に記載したように、ＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜の相対的な結晶性は、例えば拡散バリア特性等の多様な材料特性を最適化するために調整することができる。幾つかの状況下では、例えば結晶粒界を減らすために低い結晶化度が好ましい場合がある。結晶粒界を減らすことで、薄膜を通過する所与の元素の拡散を抑制し平滑さを向上させることができる。しかしながら、他の状況下では、例えば薄膜の電気抵抗率を小さくするために高い結晶化度が好ましい場合がある。
図９は、実施例によるＴｉＳｉＮを含む薄膜のシリコン含有量の関数として、実験的に測定された抵抗率のグラフである。このグラフは、薄膜内の相対的なＳｉ含有量（原子％）を調整することによってＴｉＳｉＮ薄膜の抵抗率を広範囲の値に亘って調整できることを示している。転じてその調整は、サイクル気相蒸着又はＡＬＤサイクルにおけるＳｉプリカーサへの曝露回数を調整することによっても行うことができる。発明者らは、相対的に低いＳｉ含有量ではＴｉＳｉＮ層の抵抗率はＳｉ含有量の関数として比較的ゆっくりと増加する一方、相対的に高いＳｉ含有量では抵抗率がＳｉ含有量の関数として比較的速く増加することを見出した。発明者らは、Ｓｉ含有量の関数としての抵抗率の比較的速い増加は、一般的に上述した透過型電子顕微鏡により実験的に検証されたＴｉＳｉＮの非晶質層の出現の始点９１０に一致することを見出した。その始点９１０及び電気抵抗率が、とりわけ、堆積温度及び使用されるプリカーサに依存し得ることは理解されよう。上述した通り、少なくとも部分的に非晶質のＴｉＳｉＮ層を形成するためにはＳｉが約１０％より高いことが望ましくなり得る。結果的に抵抗率が増加し得る一方で、全体の厚さは、ＴｉＮ層などの完全に結晶性の層に比べて低減され得る。
図９は、実施例によるＴｉＳｉＮを含む薄膜のシリコン含有量の関数として、実験的に測定された抵抗率のグラフである。このグラフは、薄膜内の相対的なＳｉ含有量（原子％）を調整することによってＴｉＳｉＮ薄膜の抵抗率を広範囲の値に亘って調整できることを示している。転じてその調整は、サイクル気相蒸着又はＡＬＤサイクルにおけるＳｉプリカーサへの曝露回数を調整することによっても行うことができる。発明者らは、相対的に低いＳｉ含有量ではＴｉＳｉＮ層の抵抗率はＳｉ含有量の関数として比較的ゆっくりと増加する一方、相対的に高いＳｉ含有量では抵抗率がＳｉ含有量の関数として比較的速く増加することを見出した。発明者らは、Ｓｉ含有量の関数としての抵抗率の比較的速い増加は、一般的に上述した透過型電子顕微鏡により実験的に検証されたＴｉＳｉＮの非晶質層の出現の始点９１０に一致することを見出した。その始点９１０及び電気抵抗率が、とりわけ、堆積温度及び使用されるプリカーサに依存し得ることは理解されよう。上述した通り、少なくとも部分的に非晶質のＴｉＳｉＮ層を形成するためにはＳｉが約１０％より高いことが望ましくなり得る。結果的に抵抗率が増加し得る一方で、全体の厚さは、ＴｉＮ層などの完全に結晶性の層に比べて低減され得る。
【0067】
したがって、比較的高い拡散バリア性能及び／又は比較的低い表面粗さを有する薄膜が有利な状況においては、ＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜が少なくとも部分的に非晶質であるように電極層の組成を調整できることが有利である。このような実施例では、薄膜が実質的に全体的に非晶質であるか又は非晶質マトリクスに囲まれたナノ結晶領域を含むことができる。例えば、電極が、Ｔｉ、Ａｌ／Ｓｉ、及びＮを含む非晶質マトリクス中に１つ以上のＴｉＳｉ／ＴｉＡｌ、ＴｉＮ、及びＴｉＡｌＮ／ＴｉＳｉＮのナノ結晶を含むことができる。図示の実施例では、約１６００μΩ－ｃｍでの始点９１０が、約１０％のＳｉの平均原子濃度に対応する。しかしながら、他の実施例では、堆積条件及び使用されるプリカーサに依存して、始点が、約１０％、１５％、２０％、もしくは２５％、又はこれらの値のいずれかにより規定される範囲内の値のＳｉの平均原子濃度に対応することができる。
それに替えて、始点９１０が、 １：１～２：１、２：１～３：１、３：１～６：１、６：１～１５：１、１５：１～３０：１、又はこれらの値のいずれかにより規定される範囲内の比である、１回以上の第２蒸着フェーズ（各々Ｓｉ及び／又はＡｌプリカーサへの曝露又はＳｉ及び／又はＡｌプリカーサとＮプリカーサへの曝露の組合せを含む）への基板の曝露回数に対する１回以上の第１蒸着フェーズ（各々Ｔｉプリカーサへの曝露とＮプリカーサへの曝露の組合せを含み、Ｓｉ及び／又はＡｌプリカーサへの曝露はない）への基板の曝露回数の比に対応する。それに替えて、これらの比は、Ｎプリカーサへの曝露回数に対するＴｉプリカーサへの曝露回数の比を表すことができる。
それに替えて、始点９１０が、 １：１～２：１、２：１～３：１、３：１～６：１、６：１～１５：１、１５：１～３０：１、又はこれらの値のいずれかにより規定される範囲内の比である、１回以上の第２蒸着フェーズ（各々Ｓｉ及び／又はＡｌプリカーサへの曝露又はＳｉ及び／又はＡｌプリカーサとＮプリカーサへの曝露の組合せを含む）への基板の曝露回数に対する１回以上の第１蒸着フェーズ（各々Ｔｉプリカーサへの曝露とＮプリカーサへの曝露の組合せを含み、Ｓｉ及び／又はＡｌプリカーサへの曝露はない）への基板の曝露回数の比に対応する。それに替えて、これらの比は、Ｎプリカーサへの曝露回数に対するＴｉプリカーサへの曝露回数の比を表すことができる。
【0068】
ＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜の組成は、＜１０００μΩ－ｃｍ、１０００～２０００μΩ－ｃｍ、２０００～３００μΩ－ｃｍ、３０００～４０００μΩ－ｃｍ、４０００～５０００μΩ－ｃｍ、５０００～６０００μΩ－ｃｍ、６０００～７０００μΩ－ｃｍ、７０００～８０００μΩ－ｃｍ、８０００～９０００μΩ－ｃｍ、９０００～１００００μΩ－ｃｍ、もしくは１００００μΩ－ｃｍ以上、又はこれらの値のいずれかにより規定される範囲内の値の電気抵抗率を有するように調整できる。
【0069】
結晶化度に加えて、発明者らは、第１蒸着フェーズへの曝露回数及び／又は第２蒸着フェーズへの曝露回数を制御することによってナノスケールでの均質性の度合いも制御できることを見出した。幾つかの状況下では、例えばＴｉＮに富む領域又は層と、Ｓｉ及び／又はＡｌに富む領域又は層又はＳｉＮ／ＡｌＮに富む領域又は層とを交互に含むナノラミネート等の、ＴｉＮ及びＳｉ及び／又はＡｌ又はＳｉＮ及び／又はＡｌＮに富む領域又は層を有する薄膜を形成するために第１及び第２蒸着フェーズのシーケンスを制御することができる。
幾つかの他の状況下では、第１及び第２蒸着フェーズへの曝露が異なるシーケンスであるにも拘わらず、後述するように、得られる薄膜が実質的に均質なＴｉＳｉＮ及び／又はＴｉＡｌＮ薄膜であり得る。図１０Ａ及び１０Ｂを参照して実施例が示される。図１０Ａは、実質的に均質なＴｉＳｉＮ層のＴＥＭ画像を示しているのに対し、図１０Ｂは、ＴｉＮに富む領域又は層とＳｉＮに富む領域又は層とを交互に含むナノラミネートの形態であるＴｉＳｉＮ層のＴＥＭ画像を示している。
幾つかの他の状況下では、第１及び第２蒸着フェーズへの曝露が異なるシーケンスであるにも拘わらず、後述するように、得られる薄膜が実質的に均質なＴｉＳｉＮ及び／又はＴｉＡｌＮ薄膜であり得る。図１０Ａ及び１０Ｂを参照して実施例が示される。図１０Ａは、実質的に均質なＴｉＳｉＮ層のＴＥＭ画像を示しているのに対し、図１０Ｂは、ＴｉＮに富む領域又は層とＳｉＮに富む領域又は層とを交互に含むナノラミネートの形態であるＴｉＳｉＮ層のＴＥＭ画像を示している。
【0070】
多様な実施形態では、実質的に均質な層を形成するために、例えば拡散バリア層であるＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜を形成するとき、図１０Ａに示すように、第１蒸着フェーズ及び／又は第２蒸着フェーズの連続実行の数は、約膜が上述した温度で堆積される場合、約５０、３０、２５、２０、１５、１０、５又はこれらの値のいずれかにより規定される範囲内の値より小さくすることができる。薄膜は、第１蒸着フェーズ及び／又は第２蒸着フェーズの連続実行の数がこれらの値を超えると、ナノラミネート構造を有することができる。実質的に均質な又はラミネート構造を形成するための第１蒸着フェーズ及び／又は第２蒸着フェーズの連続実行の数は、温度、圧力、及び用いられるプリカーサを含む多様なファクタに依存し得ることが理解されよう。例えば、比較的高い温度では、原子の拡散混合が高まることで均質な組成が優勢となり得る。それに対し、比較的低い温度では、原子の拡散混合が弱まることでナノラミネート形成が優勢となり得る。
【0071】
発明者らは、有利な点として、本明細書に開示された実施形態によりＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜が形成される場合、表面粗さもまた、ＴｉＮ又はＣＶＤもしくはＰＶＤ等の他の技術を用いて形成されたＴｉＳｉＮ等の他の拡散バリア材料に比べて低減し得ることを見出した。表面粗さの低減は、拡散バリアが堆積される表面がビア又はトレンチ等の孔により露出した誘電体表面及び／又は半導体表面等の非金属表面を含む場合に、他の材料又は技術に比べて特に有利である。堆積された、上述した厚さをもつ拡散バリアは、０．５％、１％、１．５％、２％、２．５％、３％、３．５％、４％、４．５％、及び５％、又はこれらの値のいずれか又はそれより小さい値で規定される範囲内の二乗平均平方根（ＲＭＳ）表面粗さを有することが可能である。それに替えて、堆積された、上述した厚さをもつ拡散バリアが、０．５ｎｍ、０．４ｎｍ、０．３ｎｍ、０．２ｎｍ、０．１ｎｍ、又はこれらの値のいずれかもしくはそれより小さい値で規定される範囲内の値よりも小さい二乗平均平方根（ＲＭＳ）表面粗さを有することができる。低減されたＲＭＳ粗さは、ひいては拡散バリア層のコンフォーマリティを向上させることができる。
【0072】
［用途］
本明細書に開示された多様な実施形態による多様なプロセスパラメータを用いて形成されたＴｉＳｉＮ又はＴｉＳｉＮを含む薄膜は、多様な用途に用いることができる。それは特に、基板が、比較的大面積、比較的高アスペクト比構造、及び／又は、本明細書に開示した多様な有利な特性からの恩恵を受け得る非金属表面を有するトポグラフィーを備える場合である。例示的用途として、例えば上面の幅で割った深さとして定義される比であるアスペクト比をもつビア、ホール、トレンチ、キャビティ、又は類似の構造をライニングするための成膜を含み、そのアスペクト比は１、２、５、１０、２０、５０、１００、２００、又はこれらの値のいずれかにより規定される範囲内の値を超える。
本明細書に開示された多様な実施形態による多様なプロセスパラメータを用いて形成されたＴｉＳｉＮ又はＴｉＳｉＮを含む薄膜は、多様な用途に用いることができる。それは特に、基板が、比較的大面積、比較的高アスペクト比構造、及び／又は、本明細書に開示した多様な有利な特性からの恩恵を受け得る非金属表面を有するトポグラフィーを備える場合である。例示的用途として、例えば上面の幅で割った深さとして定義される比であるアスペクト比をもつビア、ホール、トレンチ、キャビティ、又は類似の構造をライニングするための成膜を含み、そのアスペクト比は１、２、５、１０、２０、５０、１００、２００、又はこれらの値のいずれかにより規定される範囲内の値を超える。
【0073】
図１１は、ヘビードーピングされ得るアクティブ半導体基板領域上に形成されたソース又はドレインの接点等の接点構造用の拡散バリアを形成する概念における例示的用途の一つを示している。シリコン酸化物又はシリコン窒化物等の誘電体材料を含む層間絶縁膜（ＩＬＤ）層等の誘電体層１１０８がその上に形成される材料１１０４を含む半導体デバイス１１００の一部が示されている。ソース領域及びドレイン領域等の多様なドーピング領域を含む基板１１０４の多様な領域に接点を形成するために、ビア又はトレンチが、誘電体層１１０８を貫通して形成され得る。ビア又はトレンチは、シリコン基板表面等の基板表面を含む露出した底面やビアの誘電体側壁等、様々な非金属表面を露出している場合がある。その後、ビアの底面及び側面を、本明細書に記載した多様な実施形態により、図６Ａ～６Ｃに示したものと同様の態様で、ＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜でコンフォーマルにコーティングすることができる。その後、接点プラグ１１１６を形成するために、ライニングされたビアを、特に、Ｗ、Ａｌ、又はＣｕ等の金属又は金属合金等のより導電性の高い材料で充填することができる。例えば、ビアを、ＷＦ６等を用いてＣＶＤによりタングステンで充填することができる。
【0074】
実施形態により形成されたバリア層１１１２は、上述した様々な理由から有利となり得る。さらに、バリア層１１１２のコンフォーマル性により、後続の金属充填工程での挟み込みの発生を大幅に抑制することができる。さらに、上述したように、バリア層１１１２は、接点プラグ形成工程における、基板１１０４からのドーパント（Ｂ、Ｐ）外部拡散や、反応物、エッチャント、及び金属（Ｆ、Ｃｌ、Ｗ、又はＣｕ等）の内部拡散等の物質の交差輸送を有効に阻止することができる。バリア効果は、表面粗さの低減、ステップカバレッジの向上、部分的に非晶質のモルフォロジー（部分的にナノ結晶となり得る）、及び／又は、均質な／ナノラミネートモルフォロジーによって強化され得る。これらの有利な効果は、ＴｉＮ薄膜に比べて小さい厚さで達成できる。さらに、上述したように、レイヤーバイレイヤー成長モードは、バリア層１１１２の全体的な接触抵抗を低減することができる。
【0075】
本明細書に開示された多様な実施形態により形成されたＴｉＳｉＮ及び／又はＴｉＡｌＮを含む薄膜の他の用途は、幾つか挙げると、凹んだ基板（埋込の電極又はライン等）、電極（ＤＲＡＭキャパシタ電極又はゲート電極等）、より高い金属レベルの金属化バリア（Ｃｕ接点／ライン用のビア／トレンチ内のバリア等）、３次元メモリ用の高アスペクト比鉛直ロッド電極又はビア、及びスルーシリコンビア（ＴＳＶ）等の多様な導電構造を含む。
【0076】
本発明を、特定の実施形態を参照して本明細書に記載したが、これらの実施形態は、本発明を限定する役割を果たすものではなく、説明のために記載されたものである。 本発明の主旨及び範囲から逸脱することなく、変更及び改良を行うことができることは、当業者にとって自明であろう。
【0077】
本明細書に開示された様々な実施形態のこのような単純な変更及び改良は、開示された技術の範囲内にあり、開示された技術の特定の範囲は、添付の請求項によってさらに定義されるであろう。
【0078】
以上において、実施形態のいずれか１つの特徴は、実施形態のいずれか他の１つの特徴と組み合わせ又は置換することができることが理解されよう。
【0079】
文脈上明らかに他の場合を要求されない限り、本明細書及び特許請求の範囲を通じて、"有する（comprise）"、"からなっている（consisting）"、"含む（include）"、"含んでいる（including）"などの語は、排他的又は網羅的意味とは反対に、包括的意味で、すなわち、"含むが限定しない（including but not limited to）" の意味で解釈されるものとする。本明細書で一般的に使用される「結合（coupled）」という言葉は、直接接続されているか、又は１つ以上の中間要素を介して接続されている２つ以上の要素を指す。同様に、本明細書で一般的に使用される「接続された（connected）」という言葉は、直接接続されているか、又は１つ以上の中間要素を介して接続されている２つ以上の要素を指す。また、本明細書において、「本明細書（herein）」、「上（above）」、「下（below）」及びこれらに類する語は、本明細書の特定の部分を指すのではなく、全体としての本明細書を指すものとする。また、上記の、発明を実施するための形態の説明において、単数又は複数を用いた語は、文脈が許す限り、それぞれ複数又は単数を含む場合がある。２つ以上の項目のリストを指す「又は」という語は、その語の次の解釈の全てを包含する：リストの項目のいずれか、リストの全ての項目、及びリストの項目の任意の組合せ。
【0080】
さらに、本明細書で使用される、特に「できる（can）」、「できた（could）」、「かもしれない（might）」、「場合がある（may）」、「等（e.g.）」、「例えば（for example）」、「など（such as）」などの条件付き語は、特に断りのない限り、又は使用される文脈内で理解されない限り、一般に、特定の実施形態が特定の特徴、要素及び／又は状態を含み、他の実施形態がそれらを含まないことを伝えることを意図している。したがって、このような条件付き語は、特徴、要素及び／又は状態が１つ以上の実施形態に何らかの形で必要であること、又は、これらの特徴、要素及び／又は状態が任意の特定の実施形態に含まれるか又は実行されるか否かを示唆することは一般に意図されていない。
【0081】
特定の実施形態を説明したが、これらの実施形態は例示としてのみ提示されたものであり、開示の範囲を限定することを意図したものではない。実際、本明細書に記載された新規な装置、方法、及びシステムは、他の様々な形態で具現化されてもよく、さらに、本明細書に記載される方法及びシステムの形態における様々な省略、置換、及び変更を、本開示の主旨から逸脱せずに行うことができる。例えば、機能が所定の機構で示されているが、代替の実施形態では、異なる構成要素及び／又はセンサートポロジーで同様の機能を実行することができ、いくつかの機能は削除、移動、追加、細分化、結合、及び／又は修正されることができる。これらの各機能は、多様な異なる方法で実施することができる。上述した多様な実施形態の要素及び行為の任意の適切な組合せは、さらなる実施形態を提供するために組み合わされ得る。上述した様々な機能及びプロセスは、互いに独立して実施されてもよいし、様々な方法で組み合わされてもよい。本開示の特徴の全ての可能な組合せ及び下位の組合せは、本開示の範囲に入ることを意図されている。
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図5C】
【図5D】
【図6A】
【図6B】
【図6C】
【図7A】
【図7B】
【図7C】
【図8】
【図9】
【図10A】
【図10B】
【図11】
【国際調査報告】