特表2022-552906金属酸化物材料を含む電子デバイス並びに関連する方法及びシステム
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-12-20
(54)【発明の名称】金属酸化物材料を含む電子デバイス並びに関連する方法及びシステム
(51)【国際特許分類】
H01L 45/00 20060101AFI20221213BHJP
H01L 21/8239 20060101ALI20221213BHJP
H01L 21/316 20060101ALI20221213BHJP
H01L 21/3205 20060101ALI20221213BHJP
【ＦＩ】
H01L45/00 A
H01L27/105 449
H01L21/316 X
H01L21/88 M
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2022524910
(86)(22)【出願日】2020-10-07
(85)【翻訳文提出日】2022-06-24
(86)【国際出願番号】 US2020054492
(87)【国際公開番号】W WO2021086556
(87)【国際公開日】2021-05-06
(31)【優先権主張番号】16/665,679
(32)【優先日】2019-10-28
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】595168543
【氏名又は名称】マイクロン テクノロジー，インク．
(74)【代理人】
【識別番号】100121083
【弁理士】
【氏名又は名称】青木 宏義
(74)【代理人】
【識別番号】100138391
【弁理士】
【氏名又は名称】天田 昌行
(74)【代理人】
【識別番号】100074099
【弁理士】
【氏名又は名称】大菅 義之
(72)【発明者】
【氏名】サルカル サンタヌ
(72)【発明者】
【氏名】グラブス ロバート ケー．
(72)【発明者】
【氏名】グッド ファレル エム．
(72)【発明者】
【氏名】サクスラー アダム ダブリュー．
(72)【発明者】
【氏名】ゴッティ アンドレア
【テーマコード（参考）】
5F033
5F058
5F083
【Ｆターム（参考）】
5F033HH03
5F033HH04
5F033HH07
5F033HH08
5F033HH11
5F033HH18
5F033HH19
5F033HH21
5F033MM13
5F033QQ08
5F033QQ11
5F033QQ13
5F058BA09
5F058BA11
5F058BB01
5F058BC02
5F058BC03
5F058BC08
5F058BD04
5F058BD05
5F058BD10
5F058BF07
5F058BF21
5F058BF29
5F058BF37
5F058BJ06
5F058BJ07
5F083FZ10
5F083GA27
5F083HA02
5F083HA06
5F083JA02
5F083JA03
5F083JA12
5F083JA35
5F083JA36
5F083JA37
5F083JA38
5F083JA39
5F083JA53
5F083JA56
5F083JA60
5F083PR06
5F083PR07
5F083PR21
5F083PR25
(57)【要約】
材料の１つ以上のスタックを含むスタック構造体と、材料のスタックに隣接する金属酸化物材料とを含む電子デバイス。スタックの材料は、１つ以上のカルコゲナイド材料を含む。金属酸化物材料は、酸化アルミニウム、ケイ酸アルミニウム、酸化ハフニウム、ケイ酸ハフニウム、酸化ジルコニウム、ケイ酸ジルコニウム、又はそれらの組み合わせを含み、金属酸化物材料は、材料の１つ以上のスタックの上部から材料の１つ以上のスタックの下部まで連続的に拡張する。関連するシステム及び電子デバイスを形成する方法と共に、追加の電子デバイスが開示される。
【特許請求の範囲】
【請求項1】
材料の１つ以上のスタックを含むスタック構造体であって、前記１つ以上のスタックの前記材料は１つ以上のカルコゲナイド材料を含む、前記スタック構造体と、材料の前記１つ以上のスタックに隣接する金属酸化物材料であって、前記金属酸化物材料は、酸化アルミニウム、ケイ酸アルミニウム、酸化ハフニウム、ケイ酸ハフニウム、酸化ジルコニウム、ケイ酸ジルコニウム、又はそれらの組み合わせを含み、前記金属酸化物材料は、材料の前記１つ以上のスタックの上部から材料の前記１つ以上のスタックの下部まで連続的に拡張する、前記金属酸化物材料と
を含む、電子デバイス。
【請求項2】
前記金属酸化物材料は、前記１つ以上のスタックと直接接触する、請求項１に記載の電子デバイス。
【請求項3】
前記金属酸化物材料の第１の表面上のキャップと直接接触する充填材料と、前記金属酸化物材料の第２の表面と直接接触する前記１つ以上のスタックとを更に含む、請求項２に記載の電子デバイス。
【請求項4】
前記金属酸化物材料は、前記１つ以上のスタック上のライナーと直接接触する、請求項１に記載の電子デバイス。
【請求項5】
前記金属酸化物材料の第１の表面上のキャップと直接接触する充填材料と、前記金属酸化物材料の第２の表面と直接接触する前記ライナーとを更に含む、請求項４に記載の電子デバイス。
【請求項6】
隣接するスタックは、約１０ｎｍ～約３０ｎｍのハーフピッチで離隔される、請求項１～５の何れか一項に記載の電子デバイス。
【請求項7】
材料の１つ以上のスタックを含むスタック構造体であって、前記１つ以上のスタックの前記材料は１つ以上のカルコゲナイド材料を含む、前記スタック構造体と、前記１つ以上のスタックに隣接する金属酸化物材料であって、前記金属酸化物材料は、ケイ酸アルミニウム、遷移金属ケイ酸塩、又はそれらの組み合わせを含む、前記金属酸化物材料と
を含む、電子デバイス。
【請求項8】
前記金属酸化物材料は、約１．０ｎｍ～約２．５ｎｍの厚さを含む、請求項７に記載の電子デバイス。
【請求項9】
前記１つ以上のスタックは、１つ以上の炭素材料を更に含む、請求項７に記載の電子デバイス。
【請求項10】
前記金属酸化物材料は、約２０原子パーセント～約８０原子パーセントのシリコンを含む、請求項７～９の何れか一項に記載の電子デバイス。
【請求項11】
メモリセルのアレイであって、前記メモリセルは、１つ以上のカルコゲナイド材料を含む材料のスタックと、
材料の前記スタックに直接隣接するシール構造体であって、前記シール構造体は、前記スタックに隣接する窒化ケイ素材料と、前記窒化ケイ素材料に隣接する金属酸化物材料とを含む、前記シール構造体と
を含む、前記メモリセルの前記アレイと、
前記メモリセルに電気的に結合されたアクセス線及びビット線と
を含む、電子デバイス。
【請求項12】
前記スタックは、約１０：１～約５０：１のアスペクト比を含む、請求項１１に記載の電子デバイス。
【請求項13】
前記スタックは、単一のカルコゲナイド材料を含む、請求項１１に記載の電子デバイス。
【請求項14】
前記窒化ケイ素材料は、前記スタックの側壁と直接接触し、前記金属酸化物材料は、前記窒化ケイ素材料の側壁と直接接触し、前記窒化ケイ素材料及び前記金属酸化物材料は、前記スタックの上面上に存在しない、請求項１１に記載の電子デバイス。
【請求項15】
前記スタックの上部内の導電性材料と直接接触する導電性材料と、前記スタックの下部内の導電性材料と直接接触している別の導電性材料とを更に含む、請求項１１～１４の何れか一項に記載の電子デバイス。
【請求項16】
前記金属酸化物材料は、酸化アルミニウムハフニウム、酸化アルミニウムジルコニウム、酸化ハフニウムジルコニウム、ケイ酸アルミニウムハフニウム、ケイ酸アルミニウムジルコニウム、又はケイ酸ハフニウムジルコニウムを含む、請求項１１に記載の電子デバイス。
【請求項17】
１つ以上のカルコゲナイド材料を含む材料のスタックを形成することと、原子層堆積（ＡＬＤ）によって材料の前記スタックに隣接して金属酸化物材料を形成することと、
前記金属酸化物材料に隣接して、及び前記材料の隣接するスタック間に充填材料を形成することであって、前記充填材料は実質的にボイドがないこと
を含む、電子デバイスを形成する方法。
【請求項18】
１つ以上のカルコゲナイド材料を含む材料のスタックを形成することは、前記１つ以上のカルコゲナイド材料と１つ以上の炭素材料とを含む材料の前記スタックを形成することを含む、請求項１７に記載の方法。
【請求項19】
材料の前記スタックに隣接して金属酸化物材料を形成することは、材料の前記スタックと直接接触して前記金属酸化物材料を形成することを含む、請求項１７に記載の方法。
【請求項20】
材料の前記スタックに隣接して金属酸化物材料を形成することは、約１４０℃～２００℃の温度で前記金属酸化物材料をコンフォーマルに形成することを含む、請求項１７に記載の方法。
【請求項21】
ＡＬＤによって材料の前記スタックに隣接して金属酸化物材料を形成することは、アルミニウムＡＬＤ前駆体、ジルコニウムＡＬＤ前駆体、ハフニウムＡＬＤ前駆体、又はそれらと水との組み合わせを反応させることによって前記金属酸化物材料を形成することを含む、請求項１７に記載の方法。
【請求項22】
前記金属酸化物材料に隣接して、及び隣接するスタック間に充填材料を形成することは、材料の前記隣接するスタック間の開口部を充填材料で完全に充填することを含む、請求項１７～２１の何れか一項に記載の方法。
【請求項23】
入力デバイスと、出力デバイスと、
前記入力デバイス及び前記出力デバイスに動作可能に結合されたプロセッサと、
前記プロセッサに動作可能に結合された電子デバイスであって、前記電子デバイスはメモリセルを含み、前記メモリセルは、
１つ以上のカルコゲナイド材料を含む材料のスタックと、
材料の前記スタックに隣接する金属酸化物材料であって、前記金属酸化物材料は、金属酸化物又は金属ケイ酸塩を含み、前記金属は、アルミニウム又は遷移金属を含み、前記金属酸化物材料は、材料の前記スタックを密閉するように定型化される、前記金属酸化物材料と
を含む、前記電子デバイスと
を含む、システム。
【請求項24】
前記金属酸化物材料と材料の前記スタックとの間に窒化ケイ素材料を更に含む、請求項２３に記載のシステム。
【発明の詳細な説明】
【技術分野】
【0001】
［関連出願のクロスリファレンス］
この出願は、２０１９年１０月２８日に出願された米国特許出願シリアル番号１６／６６５，６７９に対する特許協力条約の８条の下で請求された２０２０年１０月７日に出願され、日本を指定し、２０２１年５月６日に国際特許公開ＷＯ２０２１／０８６５５６Ａ１として英語で公開された国際特許出願ＰＣＴ／ＵＳ２０２０／０５４４９２の国内段階のエントリである。
この出願は、２０１９年１０月２８日に出願された米国特許出願シリアル番号１６／６６５，６７９に対する特許協力条約の８条の下で請求された２０２０年１０月７日に出願され、日本を指定し、２０２１年５月６日に国際特許公開ＷＯ２０２１／０８６５５６Ａ１として英語で公開された国際特許出願ＰＣＴ／ＵＳ２０２０／０５４４９２の国内段階のエントリである。
【0002】
［技術分野］
本明細書に開示する実施形態は、電子デバイス及び電子デバイスの製造に関する。より具体的には、開示の実施形態は、改善されたバリア特性を有するシール材料を含む電子デバイス、並びに関連する方法及びシステムに関する。
本明細書に開示する実施形態は、電子デバイス及び電子デバイスの製造に関する。より具体的には、開示の実施形態は、改善されたバリア特性を有するシール材料を含む電子デバイス、並びに関連する方法及びシステムに関する。
【背景技術】
【0003】
電子デバイス（例えば、半導体デバイス、メモリデバイス）の設計者は、個々の機構の寸法を縮小することと、隣接する機構間の分離距離を縮小することによって、電子デバイス内の機構（コンポーネント等）の集積又は密度のレベルを増大することをしばしば望む。電子デバイスの設計者は、コンパクトであるのみでなく、性能の利点と共に簡素化された設計を提供するアーキテクチャを設計することをも望む。機構の寸法及び間隔を縮小することは、電子デバイスを形成するために使用される方法についての要求が増大している。１つの解決法は、機構が水平方向ではなく垂直方向に配列された、３Ｄクロスポイントメモリデバイス等の３次元（３Ｄ）電子デバイスを形成することであった。機構を形成するために、複数の材料が相互に位置付けらされ、材料のスタックを形成するためにエッチングされる。材料は、カルコゲナイド材料及び電極材料を含む。スタックの材料の内の幾つかは、プロセス温度又は後続のプロセス作用のエッチング条件等、後続して行われるプロセス作用にセンシティブである。スタックの材料は、例えば、熱にセンシティブであり、又はエッチング化学及びプロセス条件にセンシティブであり得る。スタックの材料が晒されるプロセス温度は２７５℃～３７５℃の範囲であり、この範囲内の温度はセンシティブな材料を酸化し、さもなければ損傷する。
【0004】
スタックの材料を保護するために、スタックの上方にシール材料が形成されている。シール材料は、酸化ケイ素（ＳｉＯｘ）と組み合わせた窒化ケイ素（ＳｉＮ）を含む。シール材料として使用される場合、ＳｉＮは、従来、プラズマ励起化学気相成長法（ＰＥＣＶＤ）プロセスによって形成され、ＳｉＯｘは、プラズマ強化原子層堆積（ＰＥＡＬＤ）プロセスによってＳiＮの上方に形成される。しかしながら、ＰＥＣＶＤ ＳｉＮ／ＰＥＡＬＤ ＳｉＯｘシール材料が、所望の保護特性を提供するのに十分な厚さで形成される場合、ＰＥＣＶＤ及びＰＥＡＬＤプロセスのプロセス条件は、スタックのセンシティブな材料を損傷する。ＳｉＮはまた、スタックの材料を十分に保護するためにスタックの側壁を均一に覆わない。また、従来のＰＥＣＶＤ ＳｉＮ／ＰＥＡＬＤ ＳｉＯｘシール材料がスタック上方に形成される場合、隣接するスタック間の間隔が狭くなり、ボトルネック又はピンチオフを形成し、隣接するスタックの上部の間にいわゆる“ブレッドローフィング”効果を発生させる。ＰＥＣＶＤ ＳｉＮ／ＰＥＡＬＤ ＳｉＯｘシール材料の形成はまた、十分なバリア特性を提供するように従来のＰＥＣＶＤ ＳｉＮ／ＰＥＡＬＤ ＳｉＯｘ ＳｉＮ／ＰＥＡＬＤ ＳｉＯｘシール材料が形成される厚さに起因して、スタックのアスペクト比を増加させる。しかしながら、ＰＥＣＶＤ ＳｉＮ／ＰＥＡＬＤ ＳｉＯｘシール材料がより薄い厚さで形成される場合、ＰＥＣＶＤ ＳｉＮ／ＰＥＡＬＤ ＳｉＯｘシール材料は、十分なバリア性能及び側壁被覆を提供しない。隣接するスタック間に誘電体材料が後続して形成される場合、ＰＥＣＶＤ ＳｉＮ／ＰＥＡＬＤ ＳｉＯｘシール材料のボトルネック部分は、誘電体材料がスタック間の開口部を完全に充填することを防止し、誘電体材料内にボイドを形成する。メモリ密度の増加に伴い、機構のアスペクト比が増加し続け、隣接する機構間の間隔が減少し続けるので、従来のＰＥＣＶＤ ＳｉＮ／ＰＥＡＬＤ ＳｉＯｘシール材料は十分なバリア特性を提供せず、隣接するスタック間の距離が短くなることに起因して、ブレッドローフィングを発生させる。
【発明の概要】
【0005】
材料の１つ以上のスタックを含むスタック構造体と、材料の１つ以上のスタックに隣接する金属酸化物材料とを含む電子デバイスが開示される。１つ以上のスタックの材料は、１つ以上のカルコゲナイド材料を含む。金属酸化物材料は、酸化アルミニウム、ケイ酸アルミニウム、酸化ハフニウム、ケイ酸ハフニウム、酸化ジルコニウム、ケイ酸ジルコニウム、又はそれらの組み合わせを含み、金属酸化物材料は、材料の１つ以上のスタックの上部から材料の１つ以上のスタックの下部まで連続的に拡張する。
【0006】
材料の１つ以上のスタックを含むスタック構造体と、１つ以上のスタックに隣接する金属酸化物材料とを含む電子デバイスも開示される。１つ以上のスタックの材料は、１つ以上のカルコゲナイド材料を含む。金属酸化物材料は、ケイ酸アルミニウム、ケイ酸遷移金属、又はそれらの組み合わせを含む。
【0007】
メモリセルのアレイと、メモリセルに電気的に結合されたアクセス線及びビット線とを含む電子デバイスも開示される。メモリセルは、１つ以上のカルコゲナイド材料を含む材料のスタックを含む。シール構造体は、材料のスタックに直接隣接し、スタックに隣接する窒化ケイ素材料と、窒化ケイ素材料に隣接する金属酸化物材料とを含む。
【0008】
電子デバイスを形成する方法が開示される。方法は、１つ以上のカルコゲナイド材料を含む材料のスタックを形成することを含む。金属酸化物材料は、原子層堆積によって材料のスタックに隣接して形成される。充填材料は、金属酸化物材料に隣接して、及び材料の隣接するスタックの間に形成され、充填材料は、実質的にボイドがない。
【0009】
入力デバイス、出力デバイスと、入力デバイス及び出力デバイスに動作可能に結合されたプロセッサと、プロセッサに動作可能に結合された電子デバイスとを含むシステムも開示される。電子デバイスは、１つ以上のカルコゲナイド材料を含む材料のスタックと、材料のスタックに隣接する金属酸化物材料とを含むメモリセルを含む。金属酸化物材料は、金属酸化物又は金属ケイ酸塩を含み、金属は、アルミニウム又は遷移金属を含む。金属酸化物材料は、材料のスタックを密閉するように定型化される。
【図面の簡単な説明】
【0010】
【図1A】開示の実施形態に従ったスタック構造体の断面図及びスタック構造体を形成する様々な段階である。
【図1B】開示の実施形態に従ったスタック構造体の断面図及びスタック構造体を形成する様々な段階である。
【図2A】開示の実施形態に従ったスタック構造体の断面図及びスタック構造体を形成する様々な段階である。
【図2B】開示の実施形態に従ったスタック構造体の断面図及びスタック構造体を形成する様々な段階である。
【図3】開示の実施形態に従ったスタック構造体の断面図及びスタック構造体を形成する様々な段階である。
【図4】開示の実施形態に従ったスタック構造体の断面図及びスタック構造体を形成する様々な段階である。
【図5】開示の実施形態に従ったスタック構造体を含むメモリセルのアレイの斜視図である。
【図6】開示の実施形態に従ったスタック構造体を含む電子デバイスの機能的ブロック図である。
【図7】開示の実施形態に従ったスタック構造体を含むシステムの簡略的ブロック図である。
【発明を実施するための形態】
【0011】
材料のスタックの隣接する（例えば、その上方の）シール材料又はシール構造体を含む電子デバイス（例えば、装置、半導体デバイス、メモリデバイス）が開示される。スタックは、１つ以上の熱にセンシティブな材料又は１つ以上の酸化センシティブ材料を含む。シール材料又はシール構造体は、後続のプロセス作用中にセンシティブな材料を保護するためにスタックの材料の上方に形成される。シール材料は金属酸化物材料であり得、シール構造体は、シール材料（例えば、金属酸化物材料）及び窒化ケイ素材料等の複数の材料を含み得る。シール材料は、それ故、１つの（例えば、単一の）材料を含み得る一方、シール構造体は２つ以上の材料を含む。シール材料は、スタックの材料に隣接して（例えば、その上に）高度にコンフォーマルな金属酸化物材料を生成するプロセスによって形成される。シール材料は、従来のＰＥＣＶＤ ＳｉＮ／ＰＥＡＬＤ ＳｉＯｘシール材料の窒化ケイ素及び酸化ケイ素を形成する従来の技術と比較して、低侵攻性のＡＬＤプロセスによって形成される。シール材料は、例えば、スタックの側壁上に、サブユニフォームな厚さで、後続のプロセス作用により引き起こされるスタックの材料への損傷を防止するのに十分なステップカバレッジで形成される。シール材料の側壁によって確定される開口部内に充填材料が形成される場合、充填材料は実質的にボイドがない。シール材料は、隣接するスタック間にいわゆる“ボトルネック”、“ピンチオフ”、又は“ブレッドローフィング”を形成することなくバリア特性を提供するのに十分な厚さでスタック上に形成される。シール材料は、従来のＰＥＣＶＤ ＳｉＮ／ＰＥＡＬＤ ＳｉＯｘシール材料の同じ厚さにより達成されるものと比較して、減少した厚さで同程度の又は増加したバリア特性を提供する。それ故、開示の実施形態に従ったシール材料は、シール材料の単位厚さあたりの同程度の又は増加したバリア特性を提供する。
【0012】
以下の説明は、本明細書に説明する実施形態の完全な説明を提供するために、材料のタイプ、材料の厚さ、及び処理条件等の具体的詳細を提供する。しかしながら、本明細書に開示する実施形態は、これらの具体的詳細を用いることなく実践され得ることを当業者は理解するであろう。実際、実施形態は、半導体産業で用いられる従来の製造技術と組み合わせて実践され得る。また、本明細書に提供する説明は、電子デバイスの完璧な説明を形成せず、又は以下に説明する電子デバイス及び構造体を製造するための完璧なプロセスフローは、完璧な電子デバイスを形成しない。本明細書に説明する実施形態を理解するために必要なそれらのプロセス作用及び構造体のみが、以下に詳細に説明されている。完璧な電子デバイスを形成するための追加の作用は、従来技術によって実施され得る。
【0013】
特に指し示さない限り、本明細書に説明する材料は、スピンコーティング、ブランケットコーティング、化学気相成長（“ＣＶＤ”）、原子層堆積（“ＡＬＤ”）、プラズマ励起ＡＬＤ、物理気相成長（“ＰＶＤ”）（スパッタリング、蒸発、イオン化ＰＶＤ、及び／若しくはプラズマ励起ＣＶＤを含む）、又はエピタキシャル成長を含むがこれらに限定されない従来技術によって形成され得る。或いは、材料はインサンチュで成長し得る。形成される具体的な材料に応じて、材料を堆積又は成長させるための技術は、当業者によって選択され得る。材料の除去は、文脈が別段に指し示さない限り、エッチング（例えば、ドライエッチング、ウェットエッチング、蒸気エッチング）、イオンミリング、研磨平坦化（例えば、化学機械平坦化）、又はその他の既知の方法を含むがこれらに限定されない任意の適切な技術によって達成され得る。
【0014】
本明細書に提示する図面は、例示のみを目的とし、特定の材料、コンポーネント、構造体、デバイス、又は電子システムの実際の図を意味しない。例えば、製造技術及び／又は公差の結果として、図面に描写される形状からの変化が予想される。したがって、本明細書に説明する実施形態は、説明するような特定の形状又は領域に限定されると解釈されるべきではなく、例えば、製造からもたらされる形状の逸脱を含む。例えば、ボックス形状として図示又は説明される領域は、粗い及び／又は非線形の機構を有し得、円形として図示又は説明される領域は、幾つかの粗い及び／又は線形の機構を含み得る。更に、説明する鋭角は丸みを帯び得、その逆も然りでる。したがって、図に説明する領域は、本質的に概略的であり、それらの形状は、領域の正確な形状を説明することを意図せず、本特許請求の範囲を限定されない。図面は必ずしも縮尺どおりではない。また、図間で共通の要素は、同じ数値的指定を保ち得る。
【0015】
本明細書で使用するとき、単数形“ａ”、“ａｎ”、及び“ｔｈｅ”は、文脈が明らかに他のことを指し示さない限り、複数形を含むことを意図する。
【0016】
本明細書で使用するとき、“及び／又は”は、関連するリスト化された項目の内の１つ以上のありとあらゆる組み合わせを含む。
【0017】
本明細書で使用するとき、特定のパラメータに対する数値に関する用語“約”又は“凡そ”は、該特定のパラメータに対する許容可能な公差内にあると当業者が理解するであろう数値を含み、数値からの相違の程度を含む。例えば、数値に関する“約”又は“凡そ”は、数値の９５．０パーセント～１０５．０パーセントの範囲内、数値の９７．５パーセント～１０２．５パーセントの範囲内、数値の９９．０パーセント～１０１．０パーセントの範囲内、数値の９９．５パーセント～１００．５パーセントの範囲内、又は数値の９９．９パーセント～１００．１パーセントの範囲等の、数値の９０．０パーセント～１１０．０パーセントの範囲内の追加の数値を含み得る。
【0018】
本明細書で使用するとき、“下に”、“下方”、“下部”、“底”、“上方”、“上部”、“最上部”、“前”、“後”、“左”、及び“右”等の空間的に相対的な用語は、図に説明するようなある要素又は機構の、別の要素又は機構に対する関係を説明するための説明を容易にするために使用され得る。特に明記されない限り、空間的に相対的な用語は、図に描写される方向に加えて、材料の様々な方向を包含することを意図する。例えば、図内の材料が反転された場合、他の要素又は機構の“下方”又は“下に”又は“下”又は“の底に”として説明された要素は、他の要素又は機構の“上方”又は“の上部に”に向けられるであろう。したがって、用語“下方”は、該用語が使用される文脈に応じて、上方及び下方の両方の向きを包含し得、そのことは当業者に明らかであろう。材料は、他の方法で向けられ（例えば、９０度回転させられ、反転され、逆にされる等され）得、本明細書で使用する空間的に相対的な記述子は、それに応じて解釈され得る。
【0019】
本明細書で使用するとき、用語“構成される”は、予め決定された方法における構造体及び装置の内の１つ以上の動作を容易にする少なくとも１つの構造体及び少なくとも１つの装置の内の１つ以上のサイズ、形状、材料組成、及び配置を指す。
【0020】
本明細書で使用するとき、用語“電子デバイス”は、非限定的に、メモリデバイスと共に、論理デバイス、プロセッサデバイス、又は無線周波数（ＲＦ）デバイス等のメモリを組み込んでも組み込まなくてもよい半導体デバイスを含む。更に、電子デバイスは、例えば、プロセッサ及びメモリを含むいわゆる“システムオンチップ”（ＳＯＣ）、又はロジック及びメモリを含む電子デバイス等のその他の機能に加えて、メモリを組み込み得る。電子デバイスは、センシティブな材料を含む３Ｄクロスポイントメモリデバイス等の３Ｄ電子デバイスであり得る。
【0021】
本明細書で使用するとき、別の要素の“上”又は“上方”にある要素は、該要素が、別の要素の直接上に、隣接して（例えば、横方向に隣接して、垂直方向に隣接して）、下に、又は直接接触してあることを意味し、含む。それはまた、該要素が、それらの間に存在する別の要素の間接的に上に、隣接して（例えば、横方向に隣接して、垂直方向に隣接して）、下に、又は近くにあることを含む。対照的に、要素が別の要素に“直接接触して”又は“直接隣接して”いると称される場合、介在する要素は存在しない。
【0022】
本明細書で使用するとき、用語“金属酸化物材料”は、金属原子及び酸素原子を含む材料を意味し、含み、随意に、シリコン原子を含む。金属酸化物材料は、ＭＯｘ（金属酸化物）又はＭＳｉＯｘ（金属ケイ酸塩）の一般的化学式を有し、Ｍはアルミニウム又は遷移金属である。用語“金属酸化物”は、ＭＯｘの一般的化学式を有する材料を指すために使用され、用語“金属ケイ酸塩”は、ＭＳｉＯｘの一般的化学式を有する材料を指すために使用される。用語“金属酸化物材料”は、金属酸化物及び金属ケイ酸塩を総称するために使用される。シリコンは金属ではないので、酸化ケイ素は、シール材料又はシール構造体の金属酸化物材料として含まれない（例えば、除外される）。
【0023】
本明細書で使用するとき、用語“シール材料”は、水が材料を通過するのを低減又は実質的に防止する等のバリア特性を示すように定型化された材料を意味し、含む。
【0024】
本明細書で使用するとき、用語“シール構造体”は、相互に隣接して位置付けられ、シール材料及び１つ以上の追加材料を含む等のバリア特性を示すように定型化された複数の材料を意味し、含む。
【0025】
用語“シール”は、シール材料及びシール構造体を総称するために使用される。
【0026】
本明細書で使用するとき、用語“選択的にエッチング可能”は、同じエッチング化学及び／又はプロセス条件に曝される別の材料と比較して、所与のエッチング化学及び／又はプロセス条件への曝露に応答してより速いエッチング速度を示す材料を意味し、含む。例えば、材料は、別の材料のエッチング速度よりも約１０倍速い、約２０倍速い、又は約４０倍速いエッチング速度等、別の材料のエッチング速度よりも少なくとも約５倍速いエッチング速度を示し得る。所望の材料を選択的にエッチングするためのエッチング化学及びエッチング条件は、当業者によって選択され得る。
【0027】
本明細書で使用するとき、用語“スタック”は、相互に垂直方向に隣接して位置付けられた複数の材料を有する機構を意味し、含む。スタックの材料の少なくとも１つは、熱又は水にセンシティブであり得る。スタックの材料は、１つ以上の導電性（例えば、導電性）材料、１つ以上のカルコゲナイド材料、及びハードマスク材料、又はそれらの組み合わせを含み得る。
【0028】
本明細書で使するとき、所与のパラメータ、特性、又は条件に関する用語“実質的に”は、所与のパラメータ、特性、又は条件が許容範囲の製造公差内等、ある程度の相違で満たされていることを当業者が理解するであろう程度を意味し、含む。例として、実質的に満たされる特定のパラメータ、特性、又は条件に応じて、パラメータ、特性、又は条件は、少なくとも９０．０パーセント満たされ得、少なくとも９５．０パーセント満たされ得、少なくとも９９．０パーセント満たされ得、少なくとも９９．９％でさえ満たされ得る。
【0029】
本明細書で使用するとき、用語“基板”は、追加の材料が形成される材料（例えば、ベース材料）又は構築物を意味し、含む。基板は、電子基板、半導体基板、支持構造体上のベース半導体層、電極、その上に形成された１つ以上の材料、層、構造体、若しくは領域を有する電子基板、又はその上に形成された１つ以上の材料、層、構造体、若しくは領域を有する半導体基板であり得る。電子基板又は半導体基板上の材料は、半導体材料、絶縁材料、導電性材料等を含み得るが、これらに限定されない。基板は、従来のシリコン基板、又は半導体材料の層を含むその他のバルク基板であり得る。本明細書で使用するとき、用語“バルク基板”は、シリコンウェーハのみならず、シリコンオンサファイア（“ＳＯＳ”）基板及びシリコンオンガラス（“ＳＯＧ”）基板等のシリコンオンインシュレーター（“ＳＯＩ”）基板、ベース半導体基盤上のシリコンのエピタキシャル層、並びにシリコン－ゲルマニウム、ゲルマニウム、ガリウムヒ素、窒化ガリウム、及びインジウムリン等のその他の半導体又は光電子材料をも意味し、含む。基板はドープされてもされていなくてもよい。
【0030】
本明細書で使用するとき、用語“垂直”、“縦”、“水平”、及び“横”は、基板の主平面に言及し、地球の重力場によってより必ずしも定義されない。“水平”又は“横”方向は、基板の主平面に実質的に平行な方向である一方、“垂直”又は“縦”方向は、基板の主平面に実質的に垂直な方向である。基板の主平面は、基板の他の表面と比較して相対的に大きな面積を有する基板の表面によって定義される。
【0031】
スタック１０５を含むスタック構造体１００、スタック１０５に隣接する（例えば、その上方の）任意のライナー１１０Ａ、１１０Ｂ、及び開口部１１５が図１Ａ及び図１Ｂに示されている。スタック構造体１００は、基板１２０に隣接して（例えば、その上に）形成される。スタック１０５は、開口部１１５によって相互に分離される。各スタック１０５は、１つ以上の導電性材料、１つ以上のカルコゲナイド材料、及びハードマスク材料等の複数の材料を含む。スタック１０５の材料の内の１つ以上は、熱にセンシティブであり得、又は酸化にセンシティブであり得る。スタック１０５は、実例として、１つ以上の導電性材料、１つ以上のカルコゲナイド材料、１つ以上の導電性炭素材料、及びハードマスク材料を含み得る。ほんの一例として、スタック１０５は、基板の上方の導電性材料、導電性材料の上方の第１の導電性炭素材料、第１の導電性炭素材料の上方の１つ以上のカルコゲナイド材料、１つ以上のカルコゲナイド材料の上方の第２の導電性炭素材料、及び第２の導電性炭素材料の上方のハードマスク材料を含み得る。スタック１０５は、例えば、１つ以上のカルコゲナイド材料及び１つ以上の導電性炭素材料を含み得、これらは、熱又は酸化（例えば、酸化条件）にセンシティブであり、これらの条件に、材料は、スタック１０５の形成中及び形成後、又はシール材料１２５（図２Ａ及び２Ｂを参照）の形成中に曝され得る。実例として、スタック１０５の炭素及びカルコゲナイド材料は、水に晒され、又はスタック１０５、ライナー１１０Ａ、１１０Ｂ（存在する場合）、又はシール材料１２５を形成するために使用されるプロセス条件に曝される場合に、酸化され得、さもなければ損傷され得る。
【0032】
スタック１０５の導電性材料は、タングステン、アルミニウム、銅、チタン、タンタル、プラチナ、それらの合金、高ドープ半導体材料、ポリシリコン、導電性ケイ化物、導電性窒化物、導電性炭化物、導電性カーバイド、又はそれらの組み合わせを含むがこれらに限定されない導電性材料を含み得る。導電性材料は、例えば、アクセス線、ワード線、コンタクト、デジット線、ビット線等として構成され得る。幾つかのそうした実施形態では、導電性材料はタングステンである。導電性材料は、代替的に、電極として構成され得る。幾つかのそうした実施形態では、導電性材料は導電性炭化物である。
【0033】
スタック１０５のカルコゲナイド材料は、カルコゲナイドガラス、カルコゲナイド金属イオンガラス、又はその他のカルコゲナイド含有材料であり得る。カルコゲナイド材料は、少なくとも１つのカルコゲナイド原子及び少なくとも１つ以上の電気陽性元素を含む二元又は多元（三元、四元等）の化合物であり得る。本明細書で使用するとき、用語“カルコゲナイド”は、酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）、又はテルル（Ｔｅ）等の周期表の第ＶＩ族の元素を意味し、含む。電気陽性元素は、窒素（Ｎ）、シリコン（Ｓｉ）、ニッケル（Ｎｉ）、ガリウム（Ｇａ）、ゲルマニウム（Ｇｅ）、ヒ素（Ａｓ）、銀（Ａｇ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、アンチモン（Ｓｂ）、金（Ａｕ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、又はそれらの組み合わせを含み得るが、それらに必ずしも限定されない。ほんの一例として、カルコゲナイド材料は、Ｇｅ２Ｓｂ２Ｔｅ５等のＧｅ、Ｓｂ、及びＴｅを含む化合物（すなわち、ＧＳＴ化合物）を含み得るが、開示はそのように限定されず、カルコゲナイド材料は、少なくとも１つのカルコゲナイド元素を含むその他の化合物を含み得る。カルコゲナイド材料は、ドープされてもドープされなくてもよく、その中に混合された金属イオン有し得る。ほんの一例として、カルコゲナイド材料は、インジウム、セレン、テルル、アンチモン、ヒ素、ビスマス、ゲルマニウム、酸素、スズ、又はそれらの組み合わせを含む合金であり得る。幾つかの実施形態では、スタック１０５は、１つの（例えば、単一の）カルコゲナイド材料を含む。他の実施形態では、スタック１０５は、２つのカルコゲナイド材料を含む。
【0034】
スタック１０５のハードマスク材料は、スタック１０５内の他の材料と比較して、及び後続のプロセス動作中にスタック１０５上に形成された別の導電性材料と比較して、異なるエッチング選択性を示し得る。ハードマスク材料は、窒化ケイ素又はアモルファスカーボンを含み得るが、これらに限定されない。ハードマスク材料は、後続のプロセス作用を行う前に除去され得る。幾つかの実施形態では、ハードマスク材料は窒化ケイ素である。
【0035】
スタック１０５の材料は、相互に隣接して（例えば、垂直方向に隣接して）位置付けられ得る。しかしながら、簡単にするために、スタック１０５の材料は、図１Ａ～図４では単一の材料として示されている。スタック１０５の材料は、従来技術によって相互に垂直方向に隣接して形成され得、材料は、開口部１１５によって相互に分離されたスタック１０５を形成するようにパターニングされ得る。材料は、従来のフォトリソグラフィー技術を使用して材料をエッチングすることによる等、従来技術によって（例えば、除去された材料の一部分が）パターニングされ得る。材料は、スタック１０５を形成するために、例えば、ドライプラズマエッチングプロセス又は反応性イオンエッチングプロセス等の異方性エッチングプロセスに曝され得る。従来のエッチング化学及びエッチング条件は、スタック１０５及び開口部１１５を形成するために使用され得る。スタック１０５は、約５：１～約１００：１、約５：１～約５０：１、約１０：１～約４０：１、約１０：１～約３０：１、約１０：１～約２０：１、約２０：１～約５０：１、約２０：１～約４０：１、又は約２０：１～約３０：１等の、約５：１以上のアスペクト比（すなわち、幅対深さの比）を有する高アスペクト比（ＨＡＲ）機構であり得る。開口部１１５はまた、高アスペクト比を示し得る。スタック１０５は、約１０ｎｍ～約３０ｎｍ、約１５ｎｍ～約２５ｎｍ、又は約１５ｎｍ～約２０ｎｍ等の、約３ｎｍ～約１００ｎｍのハーフピッチで形成され得る。幾つかの実施形態では、スタック１０５は、２０ｎｍのハーフピッチで形成される。他の実施形態では、スタック１０５は、１４ｎｍのハーフピッチで形成される。スタック１０５が線として構成されることに加えて、ピラー等のその他の形状が使用され得る。
【0036】
ライナー１１０Ａ、１１０Ｂは、存在する場合、図１Ｂに示されるように、スタック１０５に隣接して（例えば、その上方に）形成され得る。ライナー１１０Ａ、１１０Ｂは、従来技術によって誘電体材料からコンフォーマルに形成され得る。ライナー１１０Ａ、１１０Ｂは、エッチングプロセス（例えば、ドライエッチングプロセス、ウェットエッチングプロセス）又は高密度化プロセス等のプラズマベースのプロセス等の、シール材料１２５（図２Ａ及び２Ｂを参照）が形成される前又は後に行われるプロセス作用中にスタック１０５の材料を保護するのに十分な厚さで、スタック１０５の側壁上に形成される。ライナー１１０Ａ、１１０Ｂはまた、スタック１０５を洗浄するために行われるプロセス作用中にスタック１０５の材料を保護し得る。ほんの一例として、スタック１０５のタングステン等の第１の導電性材料の一部分は、スタック１０５の上にある材料の最初のパターニングに後続して除去され得る。ライナー１１０Ａ、１１０Ｂの少なくとも一部分は、第１の導電性材料のパターニング中に除去され得る。実例として、第１の導電性材料のパターニング中に、スタック１０５の側壁上のライナー１１０Ａ、１１０Ｂの一部分は除去され得る一方、ライナー１１０Ａ、１１０Ｂの別の部分はスタック１０５の側壁上に残存し得る。エッチング化学及びエッチング条件は、例えば、ライナー１１０Ａ、１１０Ｂがカルコゲナイド材料又はハードマスク材料の側壁上に残存している間に、ライナー１１０Ａ、１１０Ｂの一部分を導電性材料の側壁から除去し得る。図１Ｂは、ライナー１１０Ａ、１１０Ｂを実質的に連続的な材料であるものとして示すが、ライナー１１０Ａ、１１０Ｂは、実際には、使用されるエッチング化学及びエッチング条件に起因して、第１の導電性材料のパターニング中に不連続になり得る。
【0037】
図１Ａ及び図１Ｂに示すように、スタック構造体１００の隣接するスタック１０５は、距離Ｄ１によって相互に分離される。距離Ｄ１は、スタック構造体１００のスタック１０５が形成されるピッチ、任意のライナー１１０Ａ、１１０Ｂの厚さ、及び任意のライナー１１０Ａ、１１０Ｂの内の全部又は一部分が除去されるか否かに応じて、約２０ｎｍ～約６０ｎｍ、約２０ｎｍ～約４０ｎｍ、又は約４０ｎｍ～約６０ｎｍの範囲等の、約３ｎｍ～約３００ｎｍの範囲であり得る。スタック１０５のピッチは、スタック構造体１００を含む電子デバイス内のスタック構造体１００の使用目的に応じて選択され得る。以下でより詳細に説明するように、スタック構造体１００は、電子デバイスのメモリセル内に存在し得る。
【0038】
シール材料１２５は、図２Ａに示すように、スタック構造体１００のスタック１０５の材料に隣接して（例えば、その上方に）形成される。或いは、ライナー１１０Ａ、１１０Ｂの内の全部又は一部分が存在する場合、シール材料１２５は、図２Ｂに示すように、ライナー１１０Ａ、１１０Ｂの上方に形成され得る。シール材料１２５は、スタック１０５の材料を実質的にカプセル化し得る。シール材料１２５の金属酸化物材料（例えば、金属酸化物、金属ケイ酸塩）は、スタック１０５の上方に後続して形成される導電性材料に対して選択的にエッチング可能であるように選択され得、その一部分は、例えば、ビット線を形成するための後のプロセス作用によって除去され得る。シール材料１２５は、それらの上面及び側壁上等、スタック１０５及び存在する場合にはライナー１１０Ａ、１１０Ｂを実質的に取り囲み（例えば、カプセル化し）得る。シール材料１２５は、スタック１０５の３つの表面上に存在し得、水がシール材料１２５を通ってスタック１０５中に入るのを防止する気密バリアを提供する。シール材料１２５は、存在する場合には、ライナー１１０Ａ、１１０Ｂに直接接触し得、又はスタック１０５に直接接触し得る。後続の図面は、スタック１０５と直接接触するシール材料１２５を説明する。しかしながら、存在する場合には、ライナー１１０Ａ、１１０Ｂは、シール材料１２５とスタック１０５との間に介在し得る。
【0039】
シール材料１２５は、後続のプロセス作用中に材料が露出したままであった場合に、スタック１０５の材料を酸化、さもなければ損傷し得る後続のプロセス作用から、スタック１０５及び存在する場合にはライナー１１０Ａ、１１０Ｂの材料を保護するのに十分な厚さで形成され得る。シール材料１２５はまた、高温及び電界が存在し得る場合等、シール材料１２５を含む電子デバイスの使用及び動作中の保護を提供し得る。シール材料１２５は、充填材料１４０（図３を参照）がスタック１０５の間に形成される場合に、スタック１０５の上部の周りにボトルネック又はブレッドローフィングを形成することなく、所望のバリア特性を提供するのに十分な最小の厚さで形成され得る。シール材料１２５の厚さは、約１．０ｎｍ～約２．０ｎｍ、約１．０ｎｍ～約２．５ｎｍ、約１．０ｎｍ～約３．０ｎｍ、又は約１．０ｎｍ～約４．０ｎｍ等の、約１．０ｎｍ～約５．０ｎｍの範囲であり得る。幾つかの実施形態では、シール材料１２５の厚さは、約１．０ｎｍ～約２．５ｎｍである。シール材料１２５は、従来のシール材料として使用されるＰＥＣＶＤ ＳｉＮ／ＰＥＡＬＤ ＳｉＯｘのバリア特性及び厚さに比べて、より薄い厚さで同等の又は増加したバリア特性を示し得る。シール材料１２５は、それ故、従来のＰＥＣＶＤ ＳｉＮ／ＰＥＡＬＤ ＳｉＯｘシール材料と比較して、単位シール厚さあたりの同等の又は増加したバリア特性を提供する。
【0040】
シール材料１２５は、スタック１０５の上方にコンフォーマルに形成され得、スタック１０５の側壁及び上部に渡って実質的に連続的な材料を形成し得る。シール材料１２５は、ピンホール又はその他の不連続性で実質的になくてもよい。シール材料１２５は、開口部１１５内に形成され得、開口部１１５は、スタック１０５の側壁、又は存在する場合にはライナー１１０Ｂの側壁によって画定される。シール材料１２５は、スタック１０５又はライナー１１０Ｂ上に（例えば、それに隣接して）形成され得、開口部１１５のサイズを開口部１１５´に縮小する。シール材料１２５を形成した後、スタック１０５は、距離Ｄ１よりも短い距離Ｄ２によって相互に分離される。距離Ｄ２は、充填材料１４０内に形成するボイドなしに、開口部１１５´内に充填材料１４０（図４を参照）が形成されるのに十分であり得る。シール材料１２５は、高度のコンフォーマル性及び高度の厚さの均一性（例えば、高いステップ被覆率）を示し得、スタック１０５間のボトルネック及びいわゆる“ブレッドローフィング”を低減又は排除する。シール材料１２５を形成した後、スタック１０５間に十分なスペースが残存するので、ボトルネック又はブレッドローフィングは実質的に、スタック１０５の上部に、又は上部の間に実質的に発生しない。シール材料１２５は、約９８％超又は約９９％超等、少なくとも約９５％のコンフォーマル性を示し得る。シール材料１２５の厚さ被覆率（例えば、側壁上のシール材料１２５の厚さと上部上のシール材料１２５の厚さの比）は、約１：１であり得る。それ故、開示の実施形態に従ったシール材料１２５は、隣接するスタック１０５の間にボトルネック又は“ブレッドローフィング”が発生することなく、スタック１０５を相互により近くに形成することを可能にする。
【0041】
シール材料１２５は、例えば、金属酸化物又は金属ケイ酸塩であり得る。金属酸化物は、酸化アルミニウム、又は酸化ハフニウム若しくは酸化ジルコニウムを含むがこれらに限定されない遷移金属酸化物であり得る。しかしながら、遷移金属はチタンを除外し得る。金属酸化物はまた、アルミニウム及び遷移金属の内の１つ以上、すなわち、酸化アルミニウムハフニウム、酸化アルミニウムジルコニウム、又は酸化ハフニウムジルコニウム等の混合金属酸化物を含み得る。混合金属酸化物は、約５原子パーセント～約５０原子パーセントの量の酸素を含み得る。金属ケイ酸塩は、ケイ酸アルミニウム、又はケイ酸ハフニウム若しくはケイ酸ジルコニウムを含むがこれらに限定されない遷移金属ケイ酸塩であり得る。金属ケイ酸塩はまた、アルミニウム及び遷移金属の内の１つ以上、すなわち、アルミニウムハフニウムケイ酸塩、アルミニウムジルコニウムケイ酸塩、又はハフニウムジルコニウムケイ酸塩等の混合金属ケイ酸塩を含み得る。金属ケイ酸塩は、シリコンドープ金属酸化物、又は金属酸化物とシリコン酸化物との合金等の、化学量論的化合物又は非化学量論的化合物であり得る。金属ケイ酸塩中のシリコンの量は、約１０原子パーセント～約８０原子パーセント、約２０原子パーセント～約５０原子パーセント、約２０原子パーセント～約４０原子パーセント、約２０原子パーセント～約３０原子パーセント、約５０原子パーセント～約８０原子パーセント、約６０原子パーセント～約８０原子パーセント、又は約７０原子パーセント～約８０原子パーセント等、金属ケイ酸塩の金属に対して約５原子パーセント～約８０原子パーセントの範囲であり得る。シール材料１２５の金属酸化物材料は、その厚さ全体に渡って組成が実質的に均一であり得る。シール材料１２５の金属を適切に選択することによって、スタック１０５内のカルコゲナイド材料の損失を最小限にし得る。ほんの一例として、シール材料１２５の金属がハフニウムである場合、スタック１０５からのカルコゲナイド材料の損失は、シール材料１２５の金属がアルミニウムである場合よりも少ないことが観察され得る。理論に拘束されることなく、カルコゲナイド材料の損失がより少ないことは、金属前駆体と他の材料との熱化学的相互作用に起因し得る。シール材料１２５は、代替的に、窒化アルミニウム若しくは遷移金属窒化物等の、金属窒化物又は混合金属窒化物であり得る。ほんの一例として、金属窒化物は、窒化アルミニウム、窒化ハフニウム、窒化ジルコニウム、窒化アルミニウムハフニウム、窒化アルミニウムジルコニウム、又は窒化ハフニウムジルコニウムであり得る。
【0042】
シール材料１２５の金属酸化物材料（例えば、金属酸化物又は金属ケイ酸塩）は、後のプロセス作用中に、ハードマスク材料又は別の導電性材料等の他の露出材料と比較したシール材料１２５のエッチング速度の選択性に応じて選択され得る。シール材料１２５の金属酸化物材料は、後のプロセス作用中に除去される他の露出材料と実質的に同様のエッチング速度を示すように選択され得る。シール材料１２５は、シール材料１２５の一部分が、他の露出材料よりも高いエッチング選択性で相対的に速いエッチング速度で除去され得るように選択される。シール材料１２５のシリコン含有量を増加又は減少させることによって、シール材料１２５のエッチング速度及びエッチング速度の選択性は調整され得る。ほんの一例として、金属ケイ酸塩は、同じドライエッチング条件に曝された場合に、対応する金属酸化物のエッチング速度よりも速いエッチング速度及び他の露出材料のエッチング速度により密接に一致する（例えば、同様の）エッチング速度を示す。それ故、より速いエッチングが望まれる場合、対応する金属酸化物ではなく、金属ケイ酸塩がシール材料１２５として選択され得る。或いは、シール材料１２５内のシリコンの量は、エッチング選択性を調整するために増加又は減少され得る。シール材料１２５及びハードマスク材料は、同様のエッチング速度及びエッチング速度の選択性を示し得、その結果、シール材料１２５及びハードマスク材料は、後続のプロセス作用中に実質的に同時に除去され得る。
【0043】
開示の実施形態に従ったシール材料１２５は、従来のＰＥＣＶＤ ＳｉＮ／ＰＥＡＬＤＳｉＯｘシール材料の窒化ケイ素及び酸化ケイ素を形成する従来技術よりも侵攻性の少ない原子層堆積（ＡＬＤ）プロセス等によって、コンフォーマルなプロセスによって形成され得る。開示の実施形態に従ったＡＬＤプロセスは、他の用途で使用するための金属酸化物又は金属ケイ酸塩を形成する従来のＡＬＤプロセスよりも低温度で行われ得る。ほんの一例として、ＡＬＤプロセスは、約２２５℃以下の温度で行われ得、これは、金属酸化物又は金属ケイ酸塩を形成する従来のＡＬＤプロセスの２７５℃以上の温度よりも著しく低い。温度は、金属酸化物材料を形成するために金属前駆体を酸化剤と反応させるのに十分であり得る。ほんの一例として、ＡＬＤプロセスは、約１００℃～２２５℃、約１２０℃～２２５℃、約１４０℃～２００℃、約１４０℃～１９０℃、約１４０℃～１８０℃、約１４０℃～１７０℃、約１４０℃～１６０℃、約１４０℃～１５５℃、約１４５℃～１７０℃、約１４５℃～１６０℃、約１４５～１５５℃、約１４０℃～１７０℃、約１４０℃～約１６０℃、約１４５℃～１６５℃、又は約１４５℃～１５５℃の温度で行われ得る。幾つかの実施形態では、ＡＬＤプロセスは約１５０℃で行われる。シール材料１２５は、それ故、プラズマ励起（ＰＥ）ＡＬＤプロセスではなく、熱ＡＬＤプロセスによって形成される。スタック１０５の材料のプラズマ条件への曝露を低減又は実質的に低減又は排除することは、スタック１０５のセンシティブな材料の酸化を低減又は実質的に排除し得る。低温ＡＬＤプロセスによりシール材料１２５を形成することは、ＰＥＣＶＤ ＳｉＮ／ＰＥＡＬＤ ＳｉＯｘシール材料を形成する従来のプロセスで使用される温度と比較して、スタック１０５のセンシティブな材料への損傷を実質的に低減又は排除し得る。
【0044】
シール材料１２５を形成するＡＬＤプロセスはまた、反応性の低い酸化剤を使用することによる等、従来のＡＬＤプロセスよりも反応性の低い化学を利用し得る。酸化剤は、例えば、水、過酸化水素、酸素ガス（Ｏ２）、又はそれらの組み合わせであり得る。幾つかの実施形態では、酸化剤は水である。酸化剤として水を利用することによって、スタック１０５のセンシティブな材料に対する損傷は、より強力な酸化剤を使用するＰＥＣＶＤ ＳｉＮ／ＰＥＡＬＤ ＳｉＯｘシール材料を形成する従来のプロセスと比較して、実質的に低減又は排除され得る。酸化剤として水を利用することはまた、オゾン又は酸素含有プラズマを利用するよりも、他の露出材料に対する損傷を少なくさせ得る。
【0045】
シール材料１２５が金属酸化物である場合、ＡＬＤプロセスは、アルミニウムＡＬＤ前駆体、ハフニウムＡＬＤ前駆体、ジルコニウムＡＬＤ前駆体、又はそれらの組み合わせを含むがこれらに限定されない、所望の金属の従来の金属ＡＬＤ前駆体を利用し得る。当技術分野で知られているように、金属ＡＬＤ前駆体は、スタック構造体１００上に金属酸化物を形成するために酸化剤と反応する。金属ＡＬＤ前駆体及び酸化剤（例えば、水）は、シール材料１２５を形成するための低温プロセス条件下で反応するために相互に十分に反応するように選択され得る。金属ＡＬＤ前駆体及び酸化剤（例えば、水）は、プラズマ条件が使用されないように相互に十分に反応し得る。
【0046】
シール材料１２５が金属ケイ酸塩である場合、ＡＬＤプロセスは、前述の従来の金属ＡＬＤ前駆体及び従来のシリコンＡＬＤ前駆体の内の１つを利用し得る。当技術分野で知られているように、金属ＡＬＤ前駆体、シリコンＡＬＤ前駆体、及び酸化剤（例えば、水）は、シール材料１２５として金属ケイ酸塩を形成するように反応する。金属ＡＬＤ前駆体、シリコンＡＬＤ前駆体、及び酸化剤（例えば、水）は、シール材料１２５を形成するための低温プロセス条件下で反応するために相互に十分に反応するように選択され得る。金属ＡＬＤ前駆体、シリコンＡＬＤ前駆体、及び酸化剤（例えば、水）は、プラズマ条件が使用されないように、相互に十分に反応し得る。
【0047】
シール材料１２５として金属酸化物を形成するために、スタック１０５及び、存在する場合にはライナー１１０Ａ、１１０Ｂを含むスタック構造体１００は、当技術分野で知られているように、従来のＡＬＤチャンバー、並びにＡＬＤチャンバーに順次導入される金属前駆体及び酸化剤中に配置され得る。金属前駆体及び酸化剤のサイクルは、金属酸化物の所望の厚さが達成されるまで繰り返され得る。シール材料１２５として金属ケイ酸塩を形成するために、スタック１０５、及び存在する場合にはライナー１１０Ａ、１１０Ｂを含むスタック構造体１００は、当技術分野で知られているように、ＡＬＤチャンバー、並びにＡＬＤチャンバー中に順次導入される金属前駆体、シリコンＡＬＤ前駆体、及び酸化剤中に配置され得る。金属前駆体、シリコンＡＬＤ前駆体、及び酸化剤のサイクルは、金属ケイ酸塩の所望の厚さが達成されるまで繰り返され得る。ＡＬＤ前駆体、ＡＬＤプロセス、及びＡＬＤチャンバーは、当技術分野で知られ、それ故、本明細書では詳細に論じない。
【0048】
スタック構造体１００はまた、図２Ａ及び図２Ｂに示すように、シール材料１２５の上面上にキャップ１３５を含み得る。キャップ１３５は、インサイチュ又はエクスサイチュでシール材料１２５上に形成され得る。シール材料１２５の厚さに対するキャップ１３５の厚さは、説明目的のために、図２Ａ及び図２Ｂでは誇張されている。キャップ１３５は、シール材料１２５とその後に形成される充填材料１４０（図３を参照）との間の改善された界面特性を提供し得、ボイドを形成することなく充填材料１４０を開口部１１５´内に形成することを可能にする。キャップ１３５は、例えば、高品質の酸化ケイ素材料であり得る。キャップ１３５は、低温ＡＬＤプロセスによる、又はＰＥＡＬＤプロセスよる等ＡＬＤプロセスによって、シール材料１２５の上方に形成され得る。キャップ１３５は、高度にコンフォーマルであり得、高度の厚さの均一性を示し得る。幾つかの実施形態では、キャップ１３５は、酸化ケイ素材料であり、熱ＡＬＤプロセスによってインサンチュで形成される。金属酸化物がシール材料１２５として使用される場合、キャップ１３５の酸化ケイ素材料は、金属酸化物の上方にインサンチュで形成され得る。キャップ１３５は、シール材料１２５を形成する熱ＡＬＤプロセスの最後に、シリコンＡＬＤ前駆体及び酸化剤（例えば、水）をＡＬＤチャンバーに連続的に導入することによって形成され得る。シール材料１２５が、下にある材料を損傷から既に保護しているので、キャップ１３５を形成するための酸化剤としてオゾンも使用され得る。シリコンＡＬＤ前駆体及び水の連続的な導入は、キャップ１３５の所望の厚さが達成されるまで行われ得る。金属ケイ酸塩がシール材料１２５として使用される場合、キャップ１３５の酸化ケイ素材料は、シール材料１２５を形成する熱ＡＬＤプロセスの最後にシリコンＡＬＤ前駆体及び水のみを順次導入することによって、金属ケイ酸塩の上方にインサンチュで形成され得る。ＡＬＤプロセスは、金属ケイ酸塩を形成するために使用されるシリコンＡＬＤ前駆体及び水のサイクルで終了し得る。シリコンＡＬＤ前駆体及び水の連続的な導入は、キャップ１３５の所望の厚さが達成されるまで行われ得る。
【0049】
他の実施形態では、キャップ１３５は、ＰＥＡＬＤプロセスによってエクスサイチュで形成される酸化ケイ素材料である。キャップ１３５は、シール材料１２５を形成した後、プラズマ条件下でシリコンＡＬＤ前駆体及び酸化剤をＡＬＤチャンバーに順次導入することによって、シール材料１２５の上方にエクスサイチュで形成され得る。シリコンＡＬＤ前駆体及び酸化剤の連続的な導入は、キャップ１３５の所望の厚さが達成されるまで行われ得る。シール材料１２５がスタック１０５の上方に既に形成されているので、プラズマ条件は、スタック１０５の材料を酸化、さもなければ損傷しない。
【0050】
充填材料１４０は、図３に示すように、隣接するスタック１０５間の開口１１５´内に形成され得る。充填材料１４０は、例えば、誘電体材料等の電気的絶縁性材料であり得る。充填材料１４０は、スタック構造体１００を含む電子デバイスの完成前に、充填材料１４０がその後部分的に除去されるという点で、部分的に犠牲材料であり得る。充填材料１４０は、例えば、電子デバイスの最初のデッキの完成前に部分的に除去され得る。或いは、充填材料１４０は、スタック構造体１００を含む電子デバイス内に存在し得る。充填材料１４０は、例えば、二酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸炭化ケイ素、スピンオン誘電体材料（ＳＯＤ）、ＢＰＳＧ、ＢＳＧ、及びエアギャップ、又は別の誘電体材料であり得る。幾つかの実施形態では、充填材料１４０は、スピンオン二酸化ケイ素である。他の実施形態では、充填材料１４０は、高品質の二酸化ケイ素である。しかしながら、隣接するスタック１０５間にエアギャップを形成すること等によって、他の充填材料１４０が使用され得る。開示の実施形態に従ったシール材料１２５は、ボトルネック又はブレッドローフィングを生成しないので、充填材料１４０は、図３に示すように、開口部１１５´を実質的に完全に充填し得る。開口部１１５´は、充填材料１４０内にボイドを形成することなく実質的に完全に充填され得る。スタック１０５の上方の過剰な充填材料１４０は、化学機械研磨（ＣＭＰ）等によってその後除去され得る。また、シール材料１２５及びキャップ１３５は、スタック１０５の上面から除去され得、スタック１０５のハードマスク材料又は電極材料を露出させる。しかしながら、シール材料１２５及びキャップ１３５は、スタック１０５の側壁上に残存する。充填材料１４０が誘電体材料である場合、誘電体材料は、電子デバイスのメモリセルを相互に絶縁し得、電子デバイスを形成するための後続のプロセス動作中に機械的支持をも提供し得る。
【0051】
シール材料１２５は、単一の化学組成物の材料を含むものとして説明されているが、化学組成において、又は単一の化学組成物内の化学元素の相対量において異なる２つ以上の材料は、シール構造体１３０として使用され得る。シール材料１２５はまた、化学元素の内の１つの勾配を含む単一の化学組成物であり得る。シール構造体１３０は、１つ以上の追加の材料と組み合わせたシール材料１２５を含む。例えば、シール構造体１３０は、図４に示すように、シール材料１２５及び窒化ケイ素材料１４５等の、異なる化学組成を有する２つの材料を含み得る。シール構造体１３０は、酸化ケイ素を含まない（例えば、除外する）。窒化ケイ素材料１４５は、例えば、ＰＥＣＶＤによってスタック１０５の上方に形成され得、シール材料１２５は、図１Ａ～図３に関連して上で論じたように、窒化ケイ素材料１４５の上方に形成され得る。開示の実施形態に従ったシール材料１２５を形成するための熱ＡＬＤプロセスを行う前に、窒化ケイ素材料１４５は所望の厚さに形成される。キャップ１３５は、シール構造体１３０のシール材料１２５の上方にその後形成され得る。窒化ケイ素材料１４５、シール材料１２５、及びキャップ１３５は、スタック１０５及び任意のライナー１１０Ａ、１１０Ｂの上方に、並びに開口部１１５内にコンフォーマルに形成され得、開口部１１５´のサイズを縮小する。シール構造体１３０を含むスタック構造体１００のスタック１０５は、距離Ｄ１よりも短い距離Ｄ３によって相互に分離され得る。隣接するスタック１０５間の間隔は、窒化ケイ素材料１４５、シール材料１２５、及びキャップ１３５の合計の厚さを含むので、距離Ｄ３はまた、距離Ｄ２よりも短い。充填材料１４０は、図３に関連して上で論じたように、隣接するスタック１０５間の開口部１１５´内に形成される。距離Ｄ３は、充填材料１４０内にボイドを形成することなく、充填材料１４０が開口部１１５´内に形成されるのに十分であり得る。それ故、スタック構造体１００は、図４に示すように、スタック１０５の上方に異なる化学組成を有する２つの材料（例えば、窒化ケイ素材料１４５及び金属酸化物材料１２５）を含み得る。シール構造体１３０は、ライナー１１０Ａ、１１０Ｂの有無にかかわらず使用され得る。
【0052】
開示の実施形態に従ったシール材料１２５又はシール構造体１３０は、薄い厚さでバリア特性を提供し、隣接するスタック１０５間でブレッドローフィングを引き起こすことなくシール材料１２５を形成することを可能にする。シール材料１２５を形成するためのプロセス条件は、従来のＰＥＣＶＤ ＳｉＮ／ＰＥＡＬＤ ＳｉＯｘシール材料を形成するためのプロセス条件よりも侵攻的ではないので、開示の実施形態に従ったシール材料１２５の形成は、シール材料１２５がスタック１０５の材料上に直接形成される場合でさえ、カルコゲナイド材料又は炭素材料等のスタック１０５の材料に損傷、さもなければ悪影響を及ぼすことがない。それ故、カルコゲナイド材料の損失は、従来のＰＥＣＶＤ ＳｉＮ／ＰＥＡＬＤ ＳｉＯｘシール材料で観察されるカルコゲナイドの損失と比較して実質的に低減又は排除され得る。開示の実施形態に従ったシール材料１２５又はシール構造体１３０で観察されるカルコゲナイドの損失は約０％であるが、従来のＰＥＣＶＤ ＳｉＮ／ＰＥＡＬＤ ＳｉＯｘシール材料で観察されるカルコゲナイドの損失は約４％～１０％等の、約４％～３０％である。
【0053】
スタック構造体１００が、開示の実施形態に従ったシール材料１２５と、インサイチュのプロセスにより形成されたキャップ１３５とを含む場合、スタック１０５の材料は、単一の材料、すなわち、シール材料１２５によってカプセル化され、酸化から保護され得る。シール材料１２５が熱ＡＬＤプロセスにより形成される場合、スタック１０５の材料はプラズマ条件に曝されず、スタック１０５への損傷を減少させる。開示の実施形態に従ったシール材料１２５はまた、高価な緻密化作用が排除されるので、従来のＳｉＮ／ＳｉＯｘシール材料のそれよりも費用効果の高いプロセスによって形成され得る。インサイチュのプロセスによりシール材料１２５の上方にキャップ１３５を形成することによって、従来のＰＥＣＶＤ ＳｉＮ／ＰＥＡＬＤ ＳｉＯｘシール材料を形成するプロセスと比較して、ＰＥＡＬＤ ＳｉＯｘ材料の形成が排除され、このことは、コストを更に削減し、集積を改善する。
【0054】
スタック構造体１００がシール構造体１３０（例えば、窒化ケイ素材料１４５及びシール材料１２５）とインサイチュのプロセスにより形成されたキャップ１３５とを含む場合、スタック１０５は、二重層の材料等の複数の材料によってカプセル化され得、その材料を酸化から保護し得る。熱ＡＬＤプロセス等のインサイチュのプロセスによりシール構造体１３０の上方にキャップ１３５を形成することによって、従来のＰＥＣＶＤ ＳｉＮ／ＰＥＡＬＤ ＳｉＯｘシール材料を形成するプロセスと比較して、ＰＥＡＬＤ ＳｉＯｘ材料の形成が排除され、このことは、コストを更に削減し、集積を改善する。
【0055】
スタック構造体１００が窒化ケイ素材料１４５、シール材料１２５、及びエクスサイチュのプロセスにより形成されたキャップ１３５を含む場合、スタック１０５は、複数の材料を含むシール構造体１３０によってカプセル化され得、その材料を酸化から保護し得る。ＰＥＡＬＤ等のエクスサイチュのプロセスによりシール構造体１３０の上方にキャップ１３５を形成することによって、窒化ケイ素材料１４５の厚さに対するシール材料１２５の厚さは、シール構造体１３０の所望のバリア特性を達成するように調整され得る。シール構造体１３０の所望の合計の厚さに対しては、シール材料１２５の厚さは、シール構造体１３０の所望のバリア特性を達成するように、窒化ケイ素材料１４５の厚さに対して増加又は減少させ得る。ＰＥＡＬＤプロセスはまた、キャップ１３５を増加した厚さで形成することを可能にし得る。
【0056】
後続のプロセス作用中に、スタック１０５のハードマスク材料は、従来技術によって除去され得、別の導電性材料（例えば、導電性材料）がスタック１０５の残部の材料の上方に形成され得る。別の導電性材料は、ビット線（例えば、デジット線）を形成するため、又はスタック構造１００の上方に接触するために、従来技術によってパターニングされ得る。別の導電性材料は、スタック１０５の電極として構成された導電性材料等、スタック１０５の導電性材料に直接接触し得る。図５に示し、以下に説明するように、別の導電性材料は、スタック構造体１００を含む電子デバイスのビット線５０６（例えば、デジット線）として構成され得る。電子デバイスは、行及び列に配列され、スタック構造体１００を含む複数のメモリセル５０４を含み得、各メモリセル５０４は、スタック構造体１００のシール材料１２５及び充填材料１４０によって他のメモリセル５０４から絶縁される（例えば、電気的に絶縁される）。
【0057】
したがって、材料の１つ以上のスタックを含むスタック構造体と、材料の１つ以上のスタックに隣接する金属酸化物材料とを含む電子デバイスが開示される。１つ以上のスタックの材料は、１つ以上のカルコゲナイド材料を含む。金属酸化物材料は、酸化アルミニウム、ケイ酸アルミニウム、酸化ハフニウム、ケイ酸ハフニウム、酸化ジルコニウム、ケイ酸ジルコニウム、又はそれらの組み合わせを含み、金属酸化物材料は、材料の１つ以上のスタックの上部から材料の１つ以上のスタックの下部まで連続的に拡張する。
【0058】
したがって、材料の１つ以上のスタックを含むスタック構造体と、材料の１つ以上のスタックに隣接する金属酸化物材料とを含む電子デバイスが開示される。１つ以上のスタックの材料は、１つ以上のカルコゲナイド材料を含む。金属酸化物材料は、ケイ酸アルミニウム、遷移金属ケイ酸塩、又はそれらの組み合わせを含む。
【0059】
したがって、電子デバイスを形成する方法が開示される。方法は、１つ以上のカルコゲナイド材料を含む材料のスタックを形成することを含む。金属酸化物材料は、原子層堆積によって材料のスタックに隣接して形成される。充填材料は、金属酸化物材料に隣接して、及び材料の隣接するスタックの間に形成され、充填材料は、実質的にボイドがない。
【0060】
図５に示すように、開示の実施形態に従ったスタック構造体１００を含む、メモリセル５０４のアレイ５００を含む電子デバイスを形成するために、追加の処理作用が行われ得る。後続のプロセス作用は、本明細書では詳細に説明されない従来技術によって行われる。スタック構造体１００を含むメモリセル５０４は、アクセス線５０２（例えば、ワード線）とビット線５０６（例えば、デジット線）との間に位置付けられ得る。アクセス線５０２は、例えば、スタック１０５又は電極（例えば、下部電極）のタングステン材料と電気的に接触し得、ビット線５０６は、スタック１０５の別の電極（例えば、上部電極）と電気的に接触し得る。ビット線５０６は、スタック構造体１００を含むメモリセル５０４の行又は列の直接上にあり得、その上部電極に接触し得る。アクセス線５０２の各々は、第１の方向に拡張し得、メモリセル５０４（例えば、相変化メモリセル）の行を接続し得る。ビット線５０６の各々は、第１の方向に少なくとも実質的に垂直である第２の方向に拡張し得、メモリセル５０４の列を接続し得る。アクセス線５０２及びビット線５０６に印加される電圧は、少なくとも１つのアクセス線５０２と少なくとも１つのビット線５０６との交点に電界が選択的に印加され得るように制御され得、開示の実施形態に従ったスタック構造体１００を含むメモリセル５０４が選択的に動作する。
【0061】
したがって、電子デバイスが開示される。電子デバイスは、メモリセルのアレイと、メモリセルに電気的に結合されたアクセス線及びビット線とを含む。メモリセルは、１つ以上のカルコゲナイド材料を含む材料のスタックを含む。シール構造体は、材料のスタックに直接隣接し、スタックに隣接する窒化ケイ素材料と、窒化ケイ素材料に隣接する金属酸化物材料とを含む。
【0062】
開示の実施形態に従った電子デバイス６００（例えば、ＰＣＲＡＭメモリデバイス）は、図６の機能的ブロック図に概略的に示されている。電子デバイス６００は、少なくとも１つのビット線５０６と少なくとも１つのソース線６２２との間に少なくとも１つのメモリセル５０４を含み得る。メモリセル５０４は、図５を参照して上に説明したメモリセル５０４と実質的に同様であり得る。メモリセル５０４は、アクセスデバイス６１０に結合され得る。アクセスデバイス６１０は、メモリセル５０４を通る電流の流れを有効及び無効にするためのスイッチとして機能し得る。非限定的な例として、アクセスデバイス６１０は、アクセス線、例えば、アクセス線５０２に接続されたゲートを備えたトランジスタ（例えば、電界効果トランジスタ、バイポーラ接合トランジスタ等）であり得る。アクセス線５０２は、ビット線５０６の方向に実質的に垂直な方向に拡張し得る。ビット線５０６及びソース線６２２は、メモリセル５０４をプログラミング及び読み出すためのロジックに接続され得る。制御マルチプレクサ６３０は、ビット線５０６に接続された出力を有し得る。制御マルチプレクサ６３０は、パルス発生器６２６に接続された第１の入力と、読み出しセンシングロジック６２８への第２の入力接続との間で選択するための制御ロジック線６３２によって制御され得る。
【0063】
プログラミング動作中、アクセスデバイス６１０の閾値電圧よりも高い電圧が、アクセスデバイス６１０をオンにするためにアクセス線５０２に印加され得る。アクセスデバイス６１０をオンにすることは、メモリセル５０４を介してソース線６２２とビット線５０６との間の回路を完成させる。アクセスデバイス６１０をオンにした後、バイアス発生器６２９は、パルス発生器６２６を介して、ビット線５０６とソース線６２２との間にバイアス電圧の電位差を確立し得る。読み出し動作中、バイアス発生器６２９は、読み出しセンシングロジック６２８を介して、ビット線５０６とソース線６２２との間に読み出しバイアス電圧の電位差を確立し得る。読み出しバイアス電圧は、リセットバイアス電圧よりも低くてもよい。読み出しバイアス電圧は、電流がメモリセル５０４を通って流れることを可能にする。例えば、所与の読み出しバイアス電圧に対して、スタック１０５のカルコゲナイド材料が高抵抗状態（例えば、リセット状態）にある場合、スタック１０５のカルコゲナイド材料が低抵抗状態（例えば、セット状態）にある場合よりも、相対的により少ない電流がメモリセル５０４を通って流れる。読み出し動作中にメモリセル５０４を通って流れる電流の量は、メモリセル５０４内に蓄積されたデータが論理“１”であるか、それとも論理“０”にあるかを識別するために、読み出しセンシングロジック６２８（例えば、センスアンプ）によって入力されたリファレンスと比較され得る。幾つかの実施形態では、ソース線６２２は、アクセス線５０２と一致し得、アクセスデバイス６１０は存在しなくてもよい。パルス発生器６２６及び読み出しセンシングロジック６２０は、メモリセル５０４が自己選択するのに十分な電圧でアクセス線５０２にバイアスをかけ得る。
【0064】
図７に示すように、システム７００も開示され、開示の実施形態に従ったメモリセル５０４を含む。図７は、本明細書に説明する１つ以上の実施形態に従って実装されたシステム７００の簡略的ブロック図である。システム７００は、例えば、コンピュータ又はコンピュータハードウェアコンポーネント、サーバ又はその他のネットワーキングハードウェアコンポーネント、携帯電話、デジタルカメラ、携帯情報端末（ＰＤＡ）、携帯メディア（例えば、音楽）プレーヤー、例えば、ｉＰａｄ（登録商標）又はＳＵＲＦＡＣＥ（登録商標）タブレット等のＷｉ－Ｆｉ又はセルラー対応タブレット、電子ブック、ナビゲーションデバイス等を含み得る。システム７００は、以前に説明したようなスタック構造体１００メモリセル５０４を含む少なくとも１つの電子デバイス６００を含む。システム７００は、システム７００におけるシステム機能及びリクエストの処理を制御するための、マイクロプロセッサ等の少なくとも１つのプロセッサ７０２を更に含み得る。プロセッサ７０２及びシステム７００のその他のサブコンポーネントは、開示の実施形態に従ったメモリセル５０４を含み得る。プロセッサ７０２は、随意に、以前に説明したような１つ以上の電子デバイス６００を含み得る。
【0065】
システム７００は、プロセッサ７０２と動作可能に通信する電源７０４を含み得る。例えば、システム７００が携帯型システムである場合、電源７０４は、燃料電池、電力掃気装置、永久電池、交換可能バッテリー、及び充電式バッテリーの内の１つ以上を含み得る。電源７０４はまた、ＡＣアダプタを含み得る。それ故、システム７００は、例えば、壁のコンセントに差し込み得る。電源７０４はまた、システム７００が、例えば、車両のシガレットライター又は車両の電源ポートに差し込まれ得るように、ＤＣアダプタを含み得る。
【0066】
システム７００が実施する機能に応じて、様々なその他のデバイスがプロセッサ７０２に結合され得る。例えば、入力デバイス７０６がプロセッサ７０２に結合され得る。入力デバイス７０６は、ボタン、スイッチ、キーボード、ライトペン、マウス、デジタイザ及びスタイラス、タッチスクリーン、音声認識システム、マイク、又はそれらの組み合わせ等の入力デバイスを含み得る。ディスプレイ７０８もまた、プロセッサ７０２に結合され得る。ディスプレイ７０８は、ＬＣＤディスプレイ、ＳＥＤディスプレイ、ＣＲＴディスプレイ、ＤＬＰディスプレイ、プラズマディスプレイ、ＯＬＥＤディスプレイ、ＬＥＤディスプレイ、３次元投影、オーディオディスプレイ、又はそれらの組み合わせを含み得る。更に、ＲＦサブシステム／ベースバンドプロセッサ７１０もまた、プロセッサ７０２に結合され得る。ＲＦサブシステム／ベースバンドプロセッサ７１０は、ＲＦ受信機及びＲＦ送信機に結合されたアンテナを含み得る（図示せず）。通信ポート７１２又は２つ以上の通信ポート７１２もまた、プロセッサ７０２に結合され得る。通信ポート７１２は、例えば、モデム、プリンタ、コンピュータ、スキャナー、カメラ、又はローカルエリアネットワーク、リモートエリアネットワーク、イントラネット、若しくはインターネット等のネットワーク等の１つ以上の周辺デバイス７１４に結合されるように適合され得る。
【0067】
プロセッサ７０２は、メモリ内に蓄積されたソフトウェアプログラムを実装することによってシステム７００を制御し得る。ソフトウェアプログラムは、例えば、オペレーティングシステム、データベースソフトウェア、製図ソフトウェア、ワードプロセッシングソフトウェア、メディア編集ソフトウェア、又はメディア再生ソフトウェアを含み得る。メモリは、様々なプログラムを蓄積し、その実行を容易にするようにプロセッサ７０２に動作可能に結合される。例えば、プロセッサ７０２は、相変化ランダムアクセスメモリ（ＰＣＲＡＭ）及びその他の既知のメモリタイプを含み得るシステムメモリ７１６に結合され得る。システムメモリ７１６は、揮発性メモリ、不揮発性メモリ、又はそれらの組み合わせを含み得る。システムメモリ７１６は、典型的には、動的にロードされたアプリケーション及びデータを蓄積し得るように大きい。幾つかの実施形態では、システムメモリ７１６は、図６の電子デバイス６００等の電子デバイスと、図５を参照して上に説明したメモリセル５０４等のメモリセルとを含み得る。
【0068】
プロセッサ７０２はまた、システムメモリ７１６が必ずしも揮発性であることを示唆しない不揮発性メモリ７１８に結合され得る。不揮発性メモリ７１８は、システムメモリ７１６と組み合わせて使用されるＰＣＲＡＭを含み得る。不揮発性メモリ７１８のサイズは、典型的には、任意の必要なオペレーティングシステム、アプリケーションプログラム、及び固定データを蓄積するのにちょうど十分な大きさであるように選択される。また、不揮発性メモリ７１８は、例えば、抵抗性メモリ又はその他のタイプの不揮発性ソリッドステートメモリを含むハイブリッドドライブ等のディスクドライブメモリ等の大容量メモリを含み得る。不揮発性メモリ７１８は、図６の電子デバイス６００等の電子デバイスと、図５を参照して上に説明したメモリセル５０４等のメモリセルとを含み得る。
【0069】
したがって、プロセッサと、プロセッサに動作可能に結合された電子デバイスとを含むシステムが開示される。電子デバイスは、１つ以上のカルコゲナイド材料を含む材料のスタックと、材料のスタックに隣接する金属酸化物材料とを含むメモリセルを含む。金属酸化物材料は、金属酸化物又は金属ケイ酸塩を含み、金属は、アルミニウム又は遷移金属を含む。金属酸化物材料は、材料のスタックを密閉するように定型化される。プロセッサは、入力デバイス及び出力デバイスに動作可能に結合される。
【0070】
開示の追加の非限定的な例示的実施形態を以下に説明する。
【0071】
実施形態１：材料の１つ以上のスタックを含むスタック構造体であって、１つ以上のスタックの材料は１つ以上のカルコゲナイド材料を含む、スタック構造体を含む、電子デバイス。電子デバイスは、材料の１つ以上のスタックに隣接する金属酸化物材料をも含む。金属酸化物材料は、材料の１つ以上のスタックの上部から材料の１つ以上のスタックの下部まで連続的に拡張する、酸化アルミニウム、ケイ酸アルミニウム、酸化ハフニウム、ケイ酸ハフニウム、酸化ジルコニウム、ケイ酸ジルコニウム、又はそれらの組み合わせを含む。
【0072】
実施形態２：金属酸化物材料は、１つ以上のスタックと直接接触する、実施形態１に記載の電子デバイス。
【0073】
実施形態３：金属酸化物材料の第１の表面上のキャップと直接接触する充填材料と、金属酸化物材料の第２の表面と直接接触する１つ以上のスタックとを更に含む、実施形態１又は実施形態２に記載の電子デバイス。
【0074】
実施形態４：金属酸化物材料は、１つ以上のスタック上のライナーと直接接触する、実施形態１～３の何れか１つに記載の電子デバイス。
【0075】
実施形態５：金属酸化物材料の第１の表面上のキャップと直接接触する充填材料と、ライ金属酸化物材料の第２の表面と直接接触するライナーとを更に含む、実施形態１～４の何れか１つに記載の電子デバイス。
【0076】
実施形態６：隣接するスタックは、約１０ｎｍ～約３０ｎｍのハーフピッチで離隔される、実施形態１～５の何れか１つに記載の電子デバイス。
【0077】
実施形態７：材料の１つ以上のスタックを含むスタック構造体を含む電子デバイスであって、１つ以上のスタックの材料は１つ以上のカルコゲナイド材料を含む、電子デバイス。電子デバイスは、１つ以上のスタックに隣接する金属酸化物材料をも含む。金属酸化物材料は、ケイ酸アルミニウム、遷移金属ケイ酸塩、又はそれらの組み合わせを含む。
【0078】
実施形態８：金属酸化物材料は、約１．０ｎｍ～約２．５ｎｍの厚さを含む、実施形態７に記載の電子デバイス。
【0079】
実施形態９：１つ以上のスタックは、１つ以上の炭素材料を更に含む、実施形態７に記載の電子デバイス。
【0080】
実施形態１０：金属酸化物材料は、約２０原子パーセント～約８０原子パーセントのシリコンを含む、実施形態７～９の何れか１つに記載の電子デバイス。
【0081】
実施形態１１：メモリセルのアレイを含む電子デバイスであって、メモリセルは、１つ以上のカルコゲナイド材料を含む材料のスタックを含む、電子デバイス。シール構造体は、材料のスタックに直接隣接し、シール構造体は、スタックに隣接する窒化ケイ素材料と、窒化ケイ素材料に隣接する金属酸化物材料とを含む。アクセス線及びビット線は、メモリセルに電気的に結合される。
【0082】
実施形態１２：スタックは、約１０：１～約５０：１のアスペクト比を含む、実施形態１１に記載の電子デバイス。
【0083】
実施形態１３：スタックは、単一のカルコゲナイド材料を含む、実施形態１１又は実施形態１２に記載の電子デバイス。
【0084】
実施形態１４：窒化ケイ素材料は、スタックの側壁と直接接触し、金属酸化物材料は、窒化ケイ素材料の側壁と直接接触し、金属酸化物材料は、窒化ケイ素材料の側壁と直接接触し、窒化ケイ素材料及び金属酸化物材料は、スタックの上面上に存在しない、実施形態１１～１３の何れか１つに記載の電子デバイス。
【0085】
実施形態１５：スタックの上部内の導電性材料と直接接触する導電性材料と、スタックの下部内の導電性材料と直接接触する別の導電性材料とを更に含む、実施形態１１～１４の何れか１つに記載の電子デバイス。
【0086】
実施形態１６：金属酸化物材料は、酸化アルミニウムハフニウム、酸化アルミニウムジルコニウム、酸化ハフニウムジルコニウム、ケイ酸アルミニウムハフニウム、ケイ酸アルミニウムジルコニウム、又はケイ酸ハフニウムジルコニウムを含む、実施形態１１～１５の何れか１つに記載の電子デバイス。
【0087】
実施形態１７：電子デバイスを形成する方法であって、方法は、１つ以上のカルコゲナイド材料を含む材料のスタックを形成することを含む、方法。金属酸化物材料は、原子層堆積（ＡＬＤ）によって材料のスタックに隣接して形成される。充填材料は、金属酸化物材料に隣接して、及び材料の隣接するスタック間に形成され、充填材料は実質的にボイドがない。
【0088】
実施形態１８：１つ以上のカルコゲナイド材料を含む材料のスタックを形成することは、１つ以上のカルコゲナイド材料と１つ以上の炭素材料とを含む材料のスタックを形成することを含む、実施形態１７に記載の方法。
【0089】
実施形態１９：材料のスタックに隣接して金属酸化物材料を形成することは、材料のスタックと直接接触して金属酸化物材料を形成することを含む、実施形態１７又は実施形態１８に記載の方法。
【0090】
実施形態２０：材料のスタックに隣接して金属酸化物材料を形成することは、約１４０℃～２００℃の温度で金属酸化物材料をコンフォーマルに形成することを含む、実施形態１７～１９の何れか１つに記載の方法。
【0091】
実施形態２１：ＡＬＤによって材料のスタックに隣接して金属酸化物材料を形成することは、アルミニウムＡＬＤ前駆体、ジルコニウムＡＬＤ前駆体、ハフニウムＡＬＤ前駆体、又はそれらと水との組み合わせを反応させることによって金属酸化物材料を形成することを含む、実施形態１７～２０の何れか１つに記載の方法。
【0092】
実施形態２２：金属酸化物材料に隣接して、及び隣接するスタック間に充填材料を形成することは、材料の隣接するスタック間の開口部を充填材料で完全に充填することを含む、実施形態１７～２１の何れか１つに記載の方法。
【0093】
実施形態２３：入力デバイスと、出力デバイスと、入力デバイス及び出力デバイスに動作可能に結合されたプロセッサと、プロセッサに動作可能に結合された電子デバイスとを含む、システム。電子デバイスはメモリセルを含み、メモリセルは、１つ以上のカルコゲナイド材料を含む材料のスタックを含む。メモリセルは、材料のスタックに隣接する金属酸化物材料をも含み、金属酸化物材料は、金属酸化物又は金属ケイ酸塩を含み、金属は、アルミニウム又は遷移金属を含み、金属酸化物材料は、材料のスタックを密閉するように定型化される。
【0094】
実施形態２４：金属酸化物材料と材料のスタックとの間に窒化ケイ素材料を更に含む、実施形態２３に記載のシステム。
【0095】
幾つかの例示的実施形態を図に関連して説明したが、開示に包含される実施形態が、本明細書に明示的に示され、説明されたそれらの実施形態に限定されないことを当業者は認識及び理解するであろう。むしろ、本明細書に説明した実施形態に対する多くの追加、削除、及び修正は、法的均等物を含む以下に請求する実施形態等の開示に包含される実施形態の範囲から逸脱することなくなされ得る。また、開示したある実施形態からの機構は、開示の範囲内に依然として包含されつつ、開示した別の実施形態の機構と組み合わされ得る。
【図1A】
【図1B】
【図2A】
【図2B】
【図3】
【図4】
【図5】
【図6】
【図7】
【手続補正書】
【提出日】2022-06-24
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
材料の１つ以上のスタックを含むスタック構造体であって、前記１つ以上のスタックの前記材料は１つ以上のカルコゲナイド材料を含む、前記スタック構造体と、材料の前記１つ以上のスタックに隣接する金属酸化物材料であって、前記金属酸化物材料は、酸化アルミニウム、遷移金属酸化物、ケイ酸アルミニウム、遷移金属ケイ酸塩、又はそれらの組み合わせを含み、前記遷移金属酸化物は、酸化ハフニウム、酸化ジルコニウム、又はそれらの組み合わせを含み、前記遷移金属ケイ酸塩は、ケイ酸ハフニウム、ケイ酸ジルコニウム、又はそれらの組み合わせを含み、前記金属酸化物材料は、材料の前記１つ以上のスタックの上部から材料の前記１つ以上のスタックの下部まで連続的に拡張する、前記金属酸化物材料と
を含む、電子デバイス。
【請求項2】
前記金属酸化物材料は、前記１つ以上のスタックと直接接触し、又は前記金属酸化物材料は、前記１つ以上のスタック上のライナーと直接接触する、請求項１に記載の電子デバイス。
【請求項3】
前記金属酸化物材料の第１の表面上のキャップと直接接触する充填材料、及び前記金属酸化物材料の第２の表面と直接接触する前記１つ以上のスタックと、
前記金属酸化物材料の第１の表面上のキャップと直接接触する充填材料、及び前記金属酸化物材料の第２の表面と直接接触する前記ライナーと
を更に含む、請求項２に記載の電子デバイス。
【請求項4】
前記金属酸化物材料は、約１．０ｎｍ～約２．５ｎｍの厚さを含む、請求項１～３の何れか一項に記載の電子デバイス。
【請求項5】
前記１つ以上のスタックは、１つ以上の炭素材料を更に含む、請求項１～３の何れか一項に記載の電子デバイス。
【請求項6】
前記金属酸化物材料は、約２０原子パーセント～約８０原子パーセントのシリコンを含む、請求項１～３の何れか一項に記載の電子デバイス。
【請求項7】
メモリセルのアレイであって、前記メモリセルは、前記１つ以上のカルコゲナイド材料を含む材料の前記１つ以上のスタックと、
前記１つ以上のスタックに隣接する窒化ケイ素材料、及び前記窒化ケイ素材料に隣接する前記金属酸化物材料と
を含む、前記メモリセルの前記アレイと、
前記メモリセルに電気的に結合されたアクセス線及びビット線と
を更に含む、請求項１～３の何れか一項に記載の電子デバイス。
【請求項8】
前記１つ以上のスタックは、約１０：１～約５０：１のアスペクト比を含む、請求項１～３の何れか一項に記載の電子デバイス。
【請求項9】
前記１つ以上のスタックは、単一のカルコゲナイド材料を含む、請求項１～３の何れか一項に記載の電子デバイス。
【請求項10】
前記窒化ケイ素材料は、前記スタックの側壁と直接接触し、前記金属酸化物材料は、前記窒化ケイ素材料の側壁と直接接触し、前記窒化ケイ素材料及び前記金属酸化物材料は、前記スタックの上面上に存在しない、請求項７に記載の電子デバイス。
【請求項11】
前記金属酸化物材料は、酸化アルミニウムハフニウム、酸化アルミニウムジルコニウム、酸化ハフニウムジルコニウム、ケイ酸アルミニウムハフニウム、ケイ酸アルミニウムジルコニウム、又はケイ酸ハフニウムジルコニウムを含む、請求項１～３の何れか一項に記載の電子デバイス。
【請求項12】
１つ以上のカルコゲナイド材料を含む材料のスタックを形成することと、原子層堆積（ＡＬＤ）によって材料の前記スタックに隣接して金属酸化物材料を形成することと、
前記金属酸化物材料に隣接して、及び前記材料の隣接するスタック間に充填材料を形成することであって、前記充填材料は実質的にボイドがないこと
を含む、電子デバイスを形成する方法。
【請求項13】
材料の前記スタックに隣接して金属酸化物材料を形成することは、約１４０℃～２００℃の温度で前記金属酸化物材料をコンフォーマルに形成することを含む、請求項１２に記載の方法。
【請求項14】
ＡＬＤによって材料の前記スタックに隣接して金属酸化物材料を形成することは、アルミニウムＡＬＤ前駆体、ジルコニウムＡＬＤ前駆体、ハフニウムＡＬＤ前駆体、又はそれらと水との組み合わせを反応させることによって前記金属酸化物材料を形成することを含む、請求項１２に記載の方法。
【請求項15】
入力デバイスと、出力デバイスと、
前記入力デバイス及び前記出力デバイスに動作可能に結合されたプロセッサと、
前記プロセッサに動作可能に結合された請求項１～３の何れか一項又は７に記載の電子デバイスと
を含む、前記電子デバイスと
を含む、システム。
【国際調査報告】