▶ ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-12-22
(54)【発明の名称】縦型電界効果トランジスタおよびその形成方法
(51)【国際特許分類】
H01L 29/78 20060101AFI20221215BHJP
H01L 21/336 20060101ALI20221215BHJP
H01L 29/12 20060101ALI20221215BHJP
【ＦＩ】
H01L29/78 652J
H01L29/78 301B
H01L29/78 301P
H01L29/78 301X
H01L29/78 301V
H01L29/78 653C
H01L29/78 658A
H01L29/78 652T
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2022523325
(86)(22)【出願日】2020-09-21
(85)【翻訳文提出日】2022-04-19
(86)【国際出願番号】 EP2020076293
(87)【国際公開番号】W WO2021078451
(87)【国際公開日】2021-04-29
(31)【優先権主張番号】102019216138.3
(32)【優先日】2019-10-21
(33)【優先権主張国・地域又は機関】DE
(81)【指定国・地域】
(71)【出願人】
【識別番号】591245473
【氏名又は名称】ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング
【氏名又は名称原語表記】ＲＯＢＥＲＴ ＢＯＳＣＨ ＧＭＢＨ
(74)【代理人】
【識別番号】100118902
【弁理士】
【氏名又は名称】山本 修
(74)【代理人】
【識別番号】100196508
【弁理士】
【氏名又は名称】松尾 淳一
(74)【代理人】
【識別番号】100161908
【弁理士】
【氏名又は名称】藤木 依子
(72)【発明者】
【氏名】バリングハウス，イェンス
(72)【発明者】
【氏名】クレープス，ダニエル
(72)【発明者】
【氏名】ショルテン，ディック
【テーマコード（参考）】
5F140
【Ｆターム（参考）】
5F140AA25
5F140AC23
5F140BA02
5F140BA06
5F140BB04
5F140BC15
5F140BF42
5F140BF43
5F140BH05
5F140BH13
5F140BH30
5F140BH47
(57)【要約】
第１の導電型を有するドリフト領域（２１２）と、ドリフト領域（２１２）上またはドリフト領域（２１２）の上方にある半導体フィン（３０２）と、ドリフト領域（２１２）上またはドリフト領域（２１２）の上方にあるソース／ドレイン電極（２０２）と、ドリフト領域（２１２）内で、半導体フィン（３０２）の少なくとも１つの側壁に横方向で隣り合って配置された遮蔽構造（２１４）とを備える縦型電界効果トランジスタ（２００）であって、遮蔽構造（２１４）が、第１の導電型とは異なる第２の導電型を有し、半導体フィン（３０２）が、ソース／ドレイン電極（２０２）と導電接続されている、縦型電界効果トランジスタ（２００）が提供される。
【特許請求の範囲】
【請求項1】
第１の導電型を有するドリフト領域（２１２）と、前記ドリフト領域（２１２）上または前記ドリフト領域（２１２）の上方にある半導体フィン（３０２）と、
前記ドリフト領域（２１２）上または前記ドリフト領域（２１２）の上方にあるソース／ドレイン電極（２０２）と、
前記ドリフト領域（２１２）内で、前記半導体フィン（３０２）の少なくとも１つの側壁に横方向で隣り合って配置された遮蔽構造（２１４）とを備える縦型電界効果トランジスタ（２００）であって、前記遮蔽構造（２１４）が、前記第１の導電型とは異なる第２の導電型を有し、前記半導体フィン（３０２）が、前記ソース／ドレイン電極（２０２）と導電接続されている、
縦型電界効果トランジスタ（２００）。
【請求項2】
前記ソース／ドレイン電極（２０２）が、前記半導体フィンの少なくとも１つの側壁に横方向で隣り合って形成され、前記遮蔽構造（２１４）と導電接続されている、請求項１に記載の縦型電界効果トランジスタ（２００）。
【請求項3】
前記半導体フィン（３０２）の前記少なくとも１つの側壁に隣り合って形成されたゲート電極（２１０）をさらに備える、請求項１または２に記載の縦型電界効果トランジスタ（２００）。
【請求項4】
前記ドリフト領域（２１２）がｎ型であり、前記遮蔽構造（２１４）が少なくとも１つのｐ型区域を有する、請求項１から３のいずれか一項に記載の縦型電界効果トランジスタ（２００）。
【請求項5】
前記遮蔽構造（２１４）が、前記ドリフト領域（２１２）に配置された区域を有し、前記区域が、横方向で前記半導体フィン（３０２）の方向に延びる、請求項１から４のいずれか一項に記載の縦型電界効果トランジスタ（２００）。
【請求項6】
前記遮蔽構造（２１４）が、前記ドリフト領域（２１２）によって完全に囲まれている、請求項１から５のいずれか一項に記載の縦型電界効果トランジスタ（２００）。
【請求項7】
前記遮蔽構造（２１４）が、前記ドリフト領域（２１２）のない少なくとも１つの領域を有する、請求項１から６のいずれか一項に記載の縦型電界効果トランジスタ（２００）。
【請求項8】
前記遮蔽構造（２１４）が、直接隣接する少なくとも１つの第１の遮蔽構造（２１４）と第２の遮蔽構造（２１４）とを有し、さらに、少なくとも１つの第２の半導体フィン（３０２）が、前記ドリフト領域（２１２）上または前記ドリフト領域（２１２）の上方で前記半導体フィン（３０２）に横方向で隣り合って形成され、前記半導体フィン（３０２）および前記少なくとも１つの第２の半導体フィン（３０２）が、横方向で前記第１の遮蔽構造（２１４）と前記第２の遮蔽構造（２１４）との間に配置されている、請求項１から７のいずれか一項に記載の縦型電界効果トランジスタ（２００）。
【請求項9】
前記遮蔽構造（２１４）が、少なくとも１つの第１の遮蔽構造（２１４）および第２の遮蔽構造（２１４）を有し、前記第１の遮蔽構造（２１４）が、前記半導体フィン（３０２）に対して垂直方向で前記ドリフト領域（２１２）内にさらに延びる、または垂直方向で前記第２の遮蔽構造（２１４）よりも前記半導体フィン（３０２）からさらに離れている、請求項１から７のいずれか一項に記載の縦型電界効果トランジスタ（２００）。
【請求項10】
前記第１の導電型を有し、前記遮蔽構造（２１４）に横方向で隣り合って形成されている少なくとも１つの追加の区域（３１２）をさらに備える、請求項１から９のいずれか一項に記載の縦型電界効果トランジスタ（２００）。
【請求項11】
第１の導電型を有するドリフト領域（２１２）と、前記ドリフト領域（２１２）上または前記ドリフト領域（２１２）の上方にある第１の半導体フィン（３０２）、および前記ドリフト領域（２１２）上または前記ドリフト領域（２１２）の上方にある、前記第１の半導体フィン（３０２）に横方向で隣り合って配置された第２の半導体フィン（３０２）であって、
前記第１の半導体フィン（３０２）の少なくとも１つの側壁に横方向で隣り合って、ドリフト領域（２１２）上またはドリフト領域（２１２）の上方にソース／ドレイン電極（２０２）が形成された、第１の半導体フィン（３０２）および第２の半導体フィン（３０２）と、
前記第１の半導体フィン（３０２）の前記少なくとも１つの側壁に横方向で隣り合って形成された遮蔽構造（２１４）とを備える縦型電界効果トランジスタ（２００）であって、前記遮蔽構造（２１４）が、前記第２の半導体フィン（３０２）に配置され、前記遮蔽構造（２１４）が、前記第１の導電型とは異なる第２の導電型を有し、前記半導体フィン（３０２）が、前記ソース／ドレイン電極（２０２）と導電接続されている、
縦型電界効果トランジスタ（２００）。
【請求項12】
縦型電界効果トランジスタ（２００）を形成するための方法（４００）であって、第１の導電型を有するドリフト領域を形成するステップ（４１０）と、
前記ドリフト領域上または前記ドリフト領域の上方に半導体フィン（３０２）を形成するステップ（４２０）であって、前記半導体フィン（３０２）の少なくとも１つの側壁に横方向で隣り合って、前記ドリフト領域（２１２）上または前記ドリフト領域（２１２）の上方にソース／ドレイン電極（２０２）が形成される、ステップ（４２０）と、
前記ドリフト領域（２１２）内の前記半導体フィン（３０２）の前記少なくとも１つの側壁に横方向で隣り合って配置された遮蔽構造（２１４）を形成するステップ（４３０）とを有し、前記遮蔽構造（２１４）が、前記第１の導電型とは異なる第２の導電型を有し、前記半導体フィン（３０２）が前記ソース／ドレイン電極（２０２）と導電接続される、
方法（４００）。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、縦型電界効果トランジスタおよびその形成方法に関する。
【背景技術】
【0002】
従来のトランジスタ（例えばＭＯＳＦＥＴまたはＭＩＳＦＥＴ）では、能動スイッチング素子が、反転チャネルによって、例えばｎｐｎ接合のｐ型区域によって提供され、そこではゲート電圧を印加することによって電子経路が形成される。パワーエレクトロニクスにおけるバンドギャップが大きい半導体（例えば炭化ケイ素（ＳｉＣ）または窒化ガリウム（ＧａＮ））の用途では、いわゆるパワーＦｉｎＦＥＴ（Ｆｉｎ＝フィン、ＦＥＴ＝電界効果トランジスタ）の使用が有利になり得る。従来のパワーＦｉｎＦＥＴ１００の構造が図１に示されている。さらに、この構造の６００Ｖのドレイン電圧でのドーピングプロファイル１２０および電界１４０が図１に示されており、横方向および縦方向の寸法は１５０μｍまたは１６０μｍである。従来のパワーＦｉｎＦＥＴ１００は、ｎ型ドーピング１１４を有するドリフト領域１１０、ドレイン電極１１２、ソース電極１０２、ゲート電極１０８、半導体フィン１０４、および絶縁体１０６を備える。半導体フィン１０４は、ｎ＋型ドーピング１１６によってソース電極１０２に接続されている。パワーＦｉｎＦＥＴ１００では、スイッチング素子は細い半導体フィン１０４からなり、半導体フィン１０４は、その幾何形状およびゲート金属化１０８の適切な選択によってスイッチング可能である。パワーＦｉｎＦＥＴ１００のチャネル抵抗は、ＳｉＣまたはＧａＮベースの従来のＭＯＳＦＥＴまたはＭＩＳＦＥＴのチャネル抵抗よりも大幅に低い。これにより結果として、構成部品全体のオン抵抗がより低くなる。従来のパワーＦｉｎＦＥＴ１００は、特に逆方向動作で生じるような電界に対するチャネル区域の遮蔽を備えていない。したがって、達成可能な降伏電圧は制限されており、特にプロセス変動（例えばエッチング深さ）に大きく依存する。図１の右図では、従来のＦｉｎＦＥＴ１００について６００Ｖのドレイン電圧が印加されたときの、逆方向動作での電界１４０のシミュレーションが示されている。最高の電界ストレス１４２は、ゲート電極１０８の下の絶縁体１０６で見いすことができる。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本発明の課題は、より高い耐圧および信頼性を備えた縦型電界効果トランジスタを提供する、縦型電界効果トランジスタおよびその製造方法を提供することである。
【課題を解決するための手段】
【0004】
上記課題は、本発明の一態様によれば、縦型電界効果トランジスタによって解決される。この縦型電界効果トランジスタは、第１の導電型を有するドリフト領域と、ドリフト領域上またはドリフト領域の上方にある半導体フィンであって、半導体フィンの少なくとも１つの側壁に横方向で隣り合って、ドリフト領域上またはドリフト領域の上方にソース／ドレイン電極が形成された、半導体フィンと、ドリフト領域内で、半導体フィンの少なくとも１つの側壁に横方向で隣り合って配置された遮蔽構造とを備え、遮蔽構造が、第１の導電型とは異なる第２の導電型を有する。半導体フィンは、ソース／ドレイン電極と導電接続されている。
【0005】
ドリフト領域内の遮蔽構造は、電界分布を変化させる。電界は、縦型電界効果トランジスタのｐｎ接合部で増加され、したがってゲート金属の下の絶縁体では減少する。遮蔽構造により、特に逆方向動作で絶縁体において電界を低減させ、ドリフト領域内にシフトすることができる。これにより、到達される最大電界ピークを低減することができる。その結果、より高い耐圧および信頼性を備えた電界効果トランジスタを提供することができる。
【0006】
上記課題は、本発明のさらなる一態様によれば、縦型電界効果トランジスタによって解決される。この縦型電界効果トランジスタは、第１の導電型を有するドリフト領域と、ドリフト領域上またはドリフト領域の上方にある第１の半導体フィン、およびドリフト領域上またはドリフト領域の上方にある、第１の半導体フィンに横方向で隣り合って配置された第２の半導体フィンであって、第１の半導体フィンの少なくとも１つの側壁に横方向で隣り合って、ドリフト領域上またはドリフト領域の上方にソース／ドレイン電極が形成された、第１の半導体フィンおよび第２の半導体フィンと、第１の半導体フィンの少なくとも１つの側壁に横方向で隣り合って形成された遮蔽構造とを備え、遮蔽構造が、第２の半導体フィンに配置され、遮蔽構造が、第１の導電型とは異なる第２の導電型を有し、半導体フィンが、ソース／ドレイン電極と導電接続されている。
【0007】
本発明のさらなる一態様によれば、上記課題は、縦型電界効果トランジスタを形成するための方法によって解決される。この方法は、第１の導電型を有するドリフト領域を形成するステップと、ドリフト領域上またはドリフト領域の上方に半導体フィンを形成するステップであって、半導体フィンの少なくとも１つの側壁に横方向で隣り合って、ドリフト領域上またはドリフト領域の上方にソース／ドレイン電極が形成される、ステップと、ドリフト領域内の半導体フィンの少なくとも１つの側壁に横方向で隣り合って配置された遮蔽構造を形成するステップとを有し、遮蔽構造が、第１の導電型とは異なる第２の導電型を有し、半導体フィンがソース／ドレイン電極と導電接続される。
【0008】
これらの態様の発展形態は、従属請求項および本明細書に記載される。本発明の実施形態を図面に示し、以下でより詳細に説明する。
【図面の簡単な説明】
【0009】
【図1】関連技術のトランジスタ構造の断面図である。
【図2A】一実施形態による縦型電界効果トランジスタの概略断面図である。
【図2B】一実施形態による縦型電界効果トランジスタの概略断面図である。
【図3A】一実施形態による縦型電界効果トランジスタの概略断面図である。
【図3B】一実施形態による縦型電界効果トランジスタの概略断面図である。
【図3C】一実施形態による縦型電界効果トランジスタの概略断面図である。
【図3D】一実施形態による縦型電界効果トランジスタの概略断面図である。
【図3E】一実施形態による縦型電界効果トランジスタの概略断面図である。
【図3F】一実施形態による縦型電界効果トランジスタの概略断面図である。
【図3G】一実施形態による縦型電界効果トランジスタの概略断面図である。
【図3H】一実施形態による縦型電界効果トランジスタの概略断面図である。
【図3I】一実施形態による縦型電界効果トランジスタの概略断面図である。
【図3J】一実施形態による縦型電界効果トランジスタの概略断面図である。
【図3K】一実施形態による縦型電界効果トランジスタの概略断面図である。
【図4】様々な実施形態による縦型電界効果トランジスタを形成するための方法の流れ図である。
【発明を実施するための形態】
【0010】
以下の詳細な説明では添付図面を参照する。添付図面は本明細書の一部を成し、添付図面には、本発明を実施することができる特定の例示的実施形態が例示の目的で示されている。本発明の保護範囲から逸脱することなく、他の例示的実施形態を利用することもでき、構造的または論理的な変更を行うこともできることを理解されたい。本明細書で述べる様々な例示的実施形態の特徴は、特に別段の指示がない限り、互いに組み合わせることができることを理解されたい。したがって、以下の詳細な説明は、限定的な意味で解釈されるべきではなく、本発明の保護範囲は、添付の特許請求の範囲によって定義される。図中、同一または同様の要素には適宜、同一の参照記号が付される。
【0011】
図２Ａ、図２Ｂおよび図３Ａ～図３Ｋは、様々な実施形態による縦型電界効果トランジスタ２００の図を示す。図２Ａは、ドリフト領域２１２内の１つまたは各半導体フィン３０２の側壁に横方向で隣り合ってｐ型ドープ遮蔽構造２１４が形成されている一実施形態を示す。
【0012】
様々な実施形態において、縦型電界効果トランジスタ２００は、半導体基板２１６上のドリフト領域２１２と、ドリフト領域２１２上またはドリフト領域２１２の上方にある半導体フィン３０２（その長手方向は紙面の平面に垂直に延びている）と、遮蔽構造２１４と、第１のソース／ドレイン電極（例えばソース電極２０２）と、第２のソース／ドレイン電極（例えばドレイン電極２１８）とを備える。以下では、例として、第１のソース／ドレイン電極２０２がソース電極であり、第２のソース／ドレイン電極２１８がドレイン電極であると仮定する。縦型電界効果トランジスタ２００は、半導体フィン３０２の少なくとも１つの側壁に隣り合ってゲート電極２１０をさらに備え、ゲート電極２１０は、絶縁体２０６によってソース電極２０２から電気的に絶縁されている。ゲート電極２１０と半導体フィン３０２との間にゲート誘電体２０８が配置されている。高濃度にドープされた接続区域２０４が、半導体フィン３０２をソース電極２０２に導電接続することができる。ソース電極２０２は、さらに、半導体フィン３０２の少なくとも１つの側壁に横方向で隣り合って、ドリフト領域２１２上またはドリフト領域２１２の上方に形成されていてもよい。遮蔽構造２１４は、ドリフト領域２１２内の半導体フィン３０２の少なくとも１つの側壁に横方向で隣り合って配置されている。遮蔽構造２１４は、第１の導電型とは異なる第２の導電型を有する。
【0013】
半導体基板２１６は、例えばＧａＮ基板２１６またはＳｉＣ基板２１６でもよい。半導体基板２１６上に、弱いｎ型の半導体ドリフト領域２１２（ドリフトゾーン２１２とも呼ぶ）、例えばＧａＮまたはＳｉＣドリフト領域２１２を形成（例えば堆積）していてもよい。ドリフト領域２１２の上に、半導体フィン３０２の形態で、例えばＧａＮまたはＳｉＣフィン３０２の形態でのｎ型半導体区域を形成していてもよい。半導体フィン３０２上またはフィン３０２の上部領域に、それによってソース電極２０２が接触されているｎ＋型接続区域２０４を形成していてもよい。ソース電極２０２は、遮蔽構造２１４にも半導体フィン３０２にも接触できる。ドレイン電極２１８は、基板２１６の背面に設けることができる。
【0014】
ドリフト領域２１２に、例えば高濃度にドープされたｐ－ＧａＮまたはｐ－ＳｉＣ区域の形態で遮蔽構造２１４を導入することによって、半導体フィン３０２の底部（半導体フィン３０２とドリフト領域２１２との間の領域）を遮蔽することを可能とする。動作中、遮蔽構造２１４の区域とドリフト領域２１２との間に空間電荷ゾーンを形成することができる。したがって、電流が流れることができる領域を減少させることができ、それにより抵抗を高めることができる。遮蔽構造２１４の導入により、図２Ｂに示されるように、遮蔽構造のない形態（図１）と比較して、電界効果トランジスタ２００の全抵抗が高められる。図２Ｂは、この構造２００の６００Ｖのドレイン電圧でのドーピングプロファイル２４２および電界２４４を示しており、横方向および縦方向の寸法は２５０μｍまたは２６０μｍである。図２Ｂでの右図２４４に、６００Ｖのドレイン電圧を印加したときの逆方向動作での電界１４０のシミュレーションが示されている。ゲート電極２１０の下の電界ストレスは、遮蔽構造２１４によって低減される。逆方向動作時にドレイン電極２１８に印加する電位は、遮蔽構造２１４がない場合（図１を参照）のように半導体フィン３０２の底部付近ではなく、遮蔽構造２１４の真下で最大値を有する電界を生じる。これは、例えば、電界効果トランジスタ２００の早期の電気的破壊を妨げる、またはドレイン電極２１８に印加された電圧がゲート電極２１０に進入するのを妨げる。半導体フィン３０２は、ゲート電極２１０に隣接する領域で空乏化される。ゲート電圧を印加しない場合、半導体フィン３０２の下の電子ガスがドリフト領域で枯渇している可能性があり、そのため電界効果トランジスタ２００は自己遮断状態になり得る。ゲート電極２１０に正の電圧を印加することによって、ゲート電極２１０に隣接する半導体フィン３０２の領域に電子を蓄積することができる。電子は、ソース電極２０２から半導体フィン３０２を通って半導体フィン３０２の底部に流れ、そこからドリフト領域２１２に、さらにドリフト領域２１２および基板２１６を通ってドレイン電極２１８に達し得る。
【0015】
【0016】
遮蔽構造２１２の横方向および垂直方向広がり、ならびにそのドーピングレベルは、用途に応じて、半導体フィン３０２の底部の下にある空間電荷ゾーンの遮蔽の程度に依存する。ここでは、ゲート電極２１０は、従来のＦｉｎ－ＦＥＴ（図１）とは異なり、完全に２つの半導体フィン３０２の間に形成されているのではなく、例えばそれぞれ半導体フィン３０２の各側壁にのみ形成されている必要がある。これにより、ゲート電極２１０とドレイン電極２１８との間の静電容量の低減が可能である。代替として、ｐ型ドープ遮蔽構造は、１つおき、２つおきなどの半導体フィン３０２の後に形成されていてもよい。図３Ａには、遮蔽構造２１４が、１つおきの半導体フィン３０２の後、すなわち２つごとの半導体フィン３０２の後に形成されている一実施形態が示されている。図３Ｂには、それぞれ４つの半導体フィン３０２の間に遮蔽構造２１４を有する一実施形態が示されている。
【0017】
様々な実施形態において、遮蔽構造２１４は、半導体フィン３０２の各側に形成されている。この場合、遮蔽構造２１４は２つの半導体フィン３０２の間に（図３Ｄ）、および／または複数の半導体フィンを２つの隣接する遮蔽構造２１４の間に形成されていてもよい（図３Ｂ）。
【0018】
遮蔽構造２１４は、ドリフト領域２１２によって完全に囲まれていてもよい（例えば図３Ｃを参照）。代替として（例えば図３Ｂを参照）または追加として（例えば図３Ｅを参照）、遮蔽構造２１４は、ドリフト領域２１２がない少なくとも１つの領域を有することができる。言い換えると、様々な実施形態において、埋設された遮蔽構造２１４、および／またはドリフト領域２１２の表面に配置された遮蔽構造２１４が企図されてもよい。埋設された遮蔽構造２１４の位置は、半導体フィン３０２間のトレンチに限定されない。代替としてまたは追加として、埋設された遮蔽構造２１４は、垂直方向で半導体フィン３０２の底部の下に配置されていてもよい（例えば図３Ｆ参照）。様々な実施形態において、遮蔽効果をさらに高めるために、追加の遮蔽構造を形成していてもよい。例えば、半導体フィン３０２の底部からの遮蔽構造の垂直方向距離、および／または遮蔽構造の横方向広がりは、異なる実施形態ごとに異なることがある（例えば図３Ａ～図３Ｆを参照）。言い換えると、様々な実施形態において、遮蔽構造２１４は、少なくとも１つの第１の遮蔽構造２１４および第２の遮蔽構造２１４を有する。第１の遮蔽構造２１４は、半導体フィン３０２に対して垂直方向にドリフト領域２１２内にさらに延びていてもよく、または垂直方向で第２の遮蔽構造２１４よりも半導体フィン３０２からさらに離れていてもよい。これにより、用途に応じた、電界に対する半導体フィン３０２の底部の遮蔽が可能になる。
【0019】
様々な実施形態において、遮蔽構造２１４は、縦型電界効果トランジスタとして機能しない隣接する半導体フィン３０２に形成されていてもよい（例えば図３Ｇ～図３Ｉを参照）。言い換えると、様々な実施形態において、縦型電界効果トランジスタ２００は、第１の導電型を有するドリフト領域２１２と、ドリフト領域２１２上またはドリフト領域２１２の上方にある第１の半導体フィン３０２と、ドリフト領域２１２上またはドリフト領域２１２の上方にある、第１の半導体フィン３０２に横方向で隣り合って配置された第２の半導体フィン３０２とを備える。第１の半導体フィン３０２の少なくとも１つの側壁に横方向で隣り合って、ドリフト領域２１２上またはドリフト領域２１２の上方にソース／ドレイン電極２０２が形成されている。遮蔽構造２１４は、第１の半導体フィン３０２の少なくとも１つの側壁に横方向で隣り合って形成され、遮蔽構造２１４は、第２の半導体フィン３０２に配置されている。遮蔽構造２１４は、第１の導電型とは異なる第２の導電型を有する。半導体フィン３０２は、ソース／ドレイン電極２０２に導電接続されている。明らかに、追加の半導体フィン３０２が設けられていてもよく、この追加の半導体フィン３０２は、上記半導体フィン３０２に対して平面内でずらされ、遮蔽構造２１４が追加の半導体フィン３０２内に配置されている。
【0020】
図３Ｇには、例えばｐ型ドープ領域の形態での遮蔽構造２１４が２つおきの半導体フィン３０２に形成されている縦型電界効果トランジスタの一実施形態が示されている。代替として、遮蔽構造２１４は、１つおき、３つおきなどの半導体フィン３０２に形成していてもよい。遮蔽構造２１４を有する１つの半導体フィン３０２間の距離Ａと、遮蔽構造２１４を有さない２つの半導体フィン３０２間の距離Ｂは、用途に応じて、例えば同一になるようにまたは異なるように選択することができる。例えば、距離Ａが距離Ｂよりも大きく選択されることも、または距離Ｂが距離Ａよりも大きく選択されることもある。図３Ｇの紙面の平面における、および／または半導体フィン３０２の底部の方向での半導体フィン３０２内の遮蔽構造２１４の空間的広がりは、様々な実施形態において、用途に応じて選択することができる。遮蔽構造２１４は、任意選択で、半導体フィン３０２全体に形成されていてもよい。代替としておよび／または追加として、遮蔽構造２１４は、半導体フィン３０２の底部を越えてドリフト領域２１２内に延びることができる（例えば図３Ｈにおける右側の遮蔽構造２１４を参照）。様々な実施形態において、半導体フィン３０２の底部の効果的な遮蔽は、半導体フィン３０２の底部の方向にまたは底部の下まで遮蔽構造２１４が延びることによって実現される。遮蔽構造は、半導体フィン３０２の全幅（紙面の平面内）にわたって形成されていてもよい。言い換えると、遮蔽構造２１４は、半導体フィン３０２の全幅を占める、または埋め尽くすことができる。代替としてまたは追加として（例えば半導体フィン３０２の他の領域で）、遮蔽構造２１４は、半導体フィン３０２の幅よりも小さい横方向広がりを有することができる。遮蔽構造２１４は、横方向でソース／ドレイン電極２０２と同じ広がりを有するように設計されていてもよく、または代替として、横方向でソース／ドレイン電極２０２の広がりよりも小さい広がりを有するように設計されていてもよい（例えば図３Ｈを参照）。遮蔽構造２１４の横方向広がりの変化は、遮蔽に関して（横方向広がりが大きくなるにつれてより良くすることができる）または順方向抵抗に関して（横方向広がりが小さくなるにつれてより小さくなる）、構成部品を最適化する可能性を提供する。
【0021】
様々な実施形態において遮蔽構造２１４を含むトレンチ構造（２つの隣接する半導体フィン３０２間の領域）は、個々の半導体フィン３０２間のトレンチよりも大きい横方向広がりを有することができる。さらなる一実施形態では、遮蔽構造２１４はドリフト領域２１２内に深く埋め込まれていてもよく、例えばドリフト領域２１２によって完全に囲まれ、半導体フィン３０２の底部から離されていてもよい。埋設された遮蔽構造２１４は、縦型電界効果トランジスタの他の位置でソース／ドレイン電極２０２に電気的に接続されていてもよい。縦型電界効果トランジスタの接続は、例えばスーパーセル構造（図示せず）で構成される。
【0022】
様々な実施形態において、遮蔽構造２１４は、横方向で半導体フィン３０２の方向に延びる、ドリフト領域２１２に配置された区域を有する。様々な実施形態において、遮蔽構造２１４は、半導体フィン３０２の底部と近接する、例えば接することができる（図示せず）。
【0023】
遮蔽構造２１４は、半導体フィン３０２およびドリフト領域２１２と導電接続されていてもよい。様々な実施形態において、遮蔽構造２１４は、ソース／ドレイン電極２０２と導電接続されている（例えば図３Ｂを参照）。代替としてまたは追加として、ソース／ドレイン電極２０２と（直接）導電接続されていない遮蔽構造を設けていてもよい（例えば図３Ａを参照）。この場合、遮蔽構造２１４は浮遊電位（フローティング電位）にある。この場合、遮蔽構造２１４の遮蔽効果は維持されたままである。しかし、浮遊型の遮蔽構造を備える構造は、ボディダイオードとして逆電流動作のために使用できなくなる。様々な実施形態において、上に示したすべての遮蔽構造２１４は、この浮遊形態で構成されていてもよい。
【0024】
複数の半導体フィン３０２を備える様々な実施形態では、半導体フィンは異なる幅を有することができる。例として、埋設された遮蔽構造２１４を有する（第２の）半導体フィンは、遮蔽構造を有さない（第１の）半導体フィンよりも広く形成され得る。
【0025】
様々な実施形態において、第２の導電型の埋設された遮蔽構造２１４は、第１の導電型の追加の区域３１２と組み合わせることができる（例えば図３Ｋを参照）。それにより、遮蔽構造の埋設されたｐ型区域間の空乏化、したがってドリフト領域２１２での電流の広がりを調整することができる。それに対応して、この領域内の電流密度を制御または調整することが可能である。他のすべての実施形態においても第２の区域３１２を設けていてもよい。
【0026】
様々な実施形態において、半導体フィンは、例えばすべての空間方向で空間的に制限されて、柱状に形成されていてもよい。言い換えると、半導体フィンは、様々な実施形態において半導体ピラーであってもよい。半導体ピラーは、正方形、長方形、円形、または六角形のピラー断面を有することができる。
【0027】
様々な実施形態において、半導体フィンは、例えば円錐形または角錐形などの非矩形の側壁を有するように形成されていてもよい。同様にこれらの構造変形形態にも、上に示した遮蔽構造を適用可能である。埋設された遮蔽構造は、半導体フィンに対して平行にも、垂直にも、任意の角度でも相対的に横方向に形成されていてもよい。
【0028】
図４は、様々な実施形態による縦型電界効果トランジスタを形成するための方法の流れ図を示す。様々な実施形態において、縦型電界効果トランジスタ２００を形成するための方法４００は、第１の導電型を有するドリフト領域を形成するステップ４１０と、ドリフト領域上またはドリフト領域の上方に半導体フィン３０２を形成するステップ４２０であって、半導体フィン３０２の少なくとも１つの側壁に横方向で隣り合って、ドリフト領域２１２上またはドリフト領域２１２の上方にソース／ドレイン電極が形成される、ステップ４２０と、ドリフト領域２１２内の半導体フィン３０２の少なくとも１つの側壁に横方向で隣り合って配置された遮蔽構造２１４を形成するステップ４３０とを有し、遮蔽構造２１４が、第１の導電型とは異なる第２の導電型を有し、遮蔽構造２１４が、半導体フィン３０２およびドリフト領域２１２と導電接続されている。
【0029】
遮蔽構造２１４は、例えばイオン注入によって形成されてもよく、例えば、ＳｉＣ半導体フィンもしくはＳｉＣドリフト領域の場合にはアルミニウムイオン注入によって、またはＧａＮ半導体フィンもしくはＧａＮドリフト領域の場合にはＭｇイオンを用いて形成されてもよい。高エネルギーイオン注入なしにドリフト領域内に深く埋め込まれた遮蔽構造を提供するために、追加のトレンチ３１０を設けることができ、このトレンチ３１０の底部で注入が行われる（例えば図３Ｊを参照）。
【0030】
様々な実施形態において、遮蔽構造は、いわゆるＴｏｔインプランテーション（Ｔｏｔ－ｉｍｐｌａｎｔａｔｉｏｎ）によって形成されてもよい。この際、遮蔽構造は、ＳｉＣまたはＧａＮドリフト領域にドーピングを引き起こさないイオン種、例えばアルゴンイオンの注入によって形成される。これらの遮蔽構造は、導電性ではなくなる。したがって、それらの遮蔽効果は維持されたままであるが、ボディダイオードとして逆電流動作のために使用することはできなくなる。ソース電極へのそのような非導電性遮蔽構造の接続は任意選択である。
【0031】
上述し、図面に示した実施形態は、例としてのみ選択されている。異なる実施形態は、完全に、または個々の特徴に関して、互いに組み合わせることができる。一実施形態を、さらなる一実施形態の特徴によって補完することもできる。さらに、上記の方法ステップを繰り返すこともでき、上記の順序とは異なる順序で実施することもできる。特に、本発明は上述した方法に限定されない。
【図1】
【図2A】
【図2B】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図3H】
【図3I】
【図3J】
【図3K】
【図4】
【国際調査報告】