特表 2022-553339 例えば力率補正で使用するための、インバータ回路及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-12-22

(54)【発明の名称】例えば力率補正で使用するための、インバータ回路及び方法

(51)【国際特許分類】

   H02M 7/06 20060101AFI20221215BHJP

【ＦＩ】

H02M7/06 P

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2022523610

(86)(22)【出願日】2020-10-08

(85)【翻訳文提出日】2022-06-06

(86)【国際出願番号】 EP2020078310

(87)【国際公開番号】W WO2021078532

(87)【国際公開日】2021-04-29

(31)【優先権主張番号】19204470.9

(32)【優先日】2019-10-22

(33)【優先権主張国・地域又は機関】EP

(81)【指定国・地域】

(71)【出願人】

【識別番号】516043960

【氏名又は名称】シグニファイ ホールディング ビー ヴィ

【氏名又は名称原語表記】ＳＩＧＮＩＦＹ ＨＯＬＤＩＮＧ Ｂ．Ｖ．

【住所又は居所原語表記】Ｈｉｇｈ Ｔｅｃｈ Ｃａｍｐｕｓ ４８，５６５６ ＡＥ Ｅｉｎｄｈｏｖｅｎ，Ｔｈｅ Ｎｅｔｈｅｒｌａｎｄｓ

(74)【代理人】

【識別番号】100163821

【弁理士】

【氏名又は名称】柴田 沙希子

(72)【発明者】

【氏名】エルフェリッヒ ラインホルト

【テーマコード（参考）】

5H006

【Ｆターム（参考）】

5H006AA02

5H006CA02

5H006CA08

5H006CA12

5H006CB02

5H006CB05

5H006CB08

5H006DA04

(57)【要約】

インバータ回路が、ＡＣ入力信号を受信し、入力端子と接合ノードとの間の少なくとも２つの双方向スイッチを使用して電気的反転機能を実施する。前記接合ノードと第２ノードとの間の一次側インダクタ、及び前記第２ノードと前記入力端子との間のコンデンサ構成によって共振回路が形成される。

【特許請求の範囲】

【請求項1】

非整流ＡＣ入力信号を受信するための入力であって、前記非整流ＡＣ入力信号が正極性及び負極性を含む入力と、
前記入力から電力を受け取るための第１端子及び第２端子と、
前記第１端子と接合ノードとの間の第１双方向スイッチであって、逆直列に結合される第１トランジスタ及び第２トランジスタを含む第１双方向スイッチと、
前記第２端子と前記接合ノードとの間の第２双方向スイッチであって、逆直列に結合される第３トランジスタ及び第４トランジスタを含む第２双方向スイッチと、
前記接合ノードと第２ノードとの間の一次側インダクタと、
前記第２ノードと前記第１端子及び／又は前記第２端子との間のコンデンサ構成とを有するブリッジレスインバータ回路であって、
前記正極性の間、
前記第１スイッチ及び前記第３スイッチが、マスタ信号を受信するよう構成され、前記第２スイッチ及び前記第４スイッチがスレーブ信号を受信するよう構成され、
前記負極性の間、
前記第１スイッチ及び前記第３スイッチが、前記スレーブ信号を受信するよう構成され、前記第２スイッチ及び前記第４スイッチが前記マスタ信号を受信するよう構成され、
前記マスタ信号が、前記第１双方向スイッチ又は前記第２の双方向スイッチが阻止状態にあるか導通状態にあるかを決定するよう構成され、前記スレーブ信号が、常にオンにされたままにされるよう構成されるブリッジレスインバータ回路。

【請求項2】

直列の第１トランジスタ及び第２トランジスタの各対が、前記第１トランジスタと前記第２のトランジスタとの間の接合ノードにおいて共通ソース又は共通ドレインを有する請求項１に記載の回路。

【請求項3】

前記トランジスタのスイッチングを制御するための制御回路を更に有する請求項１又は２に記載の回路。

【請求項4】

前記制御回路が、各双方向スイッチのために、
それぞれの前記第１トランジスタ及び前記第２トランジスタがオンにされるオンモードと、
前記第１トランジスタがオンにされ、前記第２トランジスタがオフにされる第１遷移モードと、
前記第２トランジスタがオンにされ、前記第１トランジスタがオフにされる第２遷移モードとを実施するよう適合される請求項２に記載の回路。

【請求項5】

前記コントローラが、
前記第１端子における電圧が、前記第２端子における電圧より高いときには、各双方向スイッチのための制御シーケンスが、前記オンモード及び前記第１遷移モードを利用し、
前記第１端子における電圧が、前記第２端子における電圧より低いときには、各双方向スイッチのための制御シーケンスが、前記オンモード及び前記第２遷移モードを利用する制御シーケンスを実施するよう適合される請求項４に記載の回路。

【請求項6】

前記制御回路が、更に、各双方向スイッチのために、
それぞれの前記第１トランジスタ及び前記第２トランジスタがオフにされるオフモードを実施するよう適合される請求項４に記載の回路。

【請求項7】

前記コントローラが、
前記第１端子における電圧が、前記第２端子における電圧より高いときには、各双方向スイッチのための制御シーケンスが、前記オンモード、前記オフモード及び前記第１遷移モードを利用し、
前記第１端子における電圧が、前記第２端子における電圧より低いときには、各双方向スイッチのための制御シーケンスが、前記オンモード、前記オフモード及び前記第２遷移モードを利用する制御シーケンスを実施するよう適合される請求項６に記載の回路。

【請求項8】

各双方向スイッチが、ＧａＮデュアルトランジスタスイッチを有する請求項１乃至７のいずれか一項に記載の回路。

【請求項9】

請求項１乃至８のいずれか一項に記載のインバータ回路と、前記一次側インダクタに結合される二次側インダクタを含む出力回路とを有する力率補正回路。

【請求項10】

請求項１乃至８のいずれか一項に記載のインバータ回路と、前記一次側インダクタに結合される二次側インダクタを含む出力回路とを有するブリッジレス共振コンバータ。

【請求項11】

電気的反転を供給するための方法であり、
正極性及び負極性を含む非整流ＡＣ入力信号を第１端子及び第２端子において受信するステップと、
前記第１端子と接合ノードとの間の第１双方向スイッチ、及び前記第２端子と前記接合ノードとの間の第２双方向スイッチのスイッチングを制御するステップとを有する方法であって、一次側インダクタが、前記接合ノードと第２ノードとの間にあり、コンデンサ構成が、前記第２ノードと前記第１端子及び／又は前記第２端子との間にあり、前記第１双方向スイッチが、逆直列に結合される第１トランジスタ及び第２トランジスタを含み、前記第２双方向スイッチが、逆直列に結合される第３トランジスタ及び第４トランジスタを含み、
前記正極性の間、
前記第１スイッチ及び前記第３スイッチが、マスタ信号を受信するよう構成され、前記第２スイッチ及び前記第４スイッチがスレーブ信号を受信するよう構成され、
前記負極性の間、
前記第１スイッチ及び前記第３スイッチが、前記スレーブ信号を受信するよう構成され、前記第２スイッチ及び前記第４スイッチが前記マスタ信号を受信するよう構成され、
前記マスタ信号が、前記第１双方向スイッチ又は前記第２の双方向スイッチが阻止状態にあるか導通状態にあるかを決定するよう構成され、前記スレーブ信号が、常にオンにされたままにされるよう構成される方法。

【請求項12】

前記第１端子における電圧が、前記第２端子における電圧より高いときには、各双方向スイッチのための制御シーケンスが、前記オンモード及び前記第１遷移モードを利用し、
前記第１端子における電圧が、前記第２端子における電圧より低いときには、各双方向スイッチのための制御シーケンスが、前記オンモード及び前記第２遷移モードを利用する制御シーケンスを実施するステップを有する請求項１１に記載の方法。

【請求項13】

各双方向スイッチのために、それぞれの前記第１トランジスタ及び前記第２トランジスタがオフにされるオフモードを実施するステップを有する請求項１１に記載の方法。

【請求項14】

前記第１端子における電圧が、前記第２端子における電圧より高いときには、各双方向スイッチのための制御シーケンスが、前記オンモード、前記オフモード及び前記第１遷移モードを利用し、
前記第１端子における電圧が、前記第２端子における電圧より低いときには、各双方向スイッチのための制御シーケンスが、前記オンモード、前記オフモード及び前記第２遷移モードを利用する制御シーケンスを実施するステップを有する請求項１３に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、とりわけダイオードブリッジ整流器の必要性をなくす、例えば力率補正回路の一部を形成するための、反転回路及び方法に関する。

【背景技術】

【0002】

主電源（又は他のＡＣ）電力が供給される電力変換器内で実施される機能は、力率補正（ＰＦＣ）である。ＡＣ電力システムの力率は、回路における皮相電力に対する負荷へ流れる有効電力の比率として定義される。１未満の力率は、電圧波形と電流波形とが、同相ではないこと及び／又は同じ形状ではないことを意味する。位相ずれは、例えば、２つの波形の瞬時積（instantaneous product）、及び主電源サイクルにわたって供給される平均電力を減少させる。有効電力は、回路の、特定の時間内に仕事を実施するための容量（capacity）である。皮相電力は、回路の電流と電圧との積である。負荷に蓄積され、供給源に戻されるエネルギのために、又は供給源から引き出される電流の波形を歪ませる非線形負荷のために、皮相電力は有効電力より大きいだろう。

【0003】

電源が低い力率で動作している場合には、負荷は、より高い力率の場合と比べて、同じ量の有用な電力が伝達されるために、より多くの電流を引き出すだろう。

【0004】

力率は、力率補正を用いて高められ得る。線形負荷の場合は、これは、コンデンサ又はインダクタの受動回路網の使用を含み得る。非線形負荷は、一般に、歪みを打ち消し、力率を上げるために、アクティブ力率補正（active power factor correction）を必要とする。力率補正は、例えば負荷の誘導効果又は容量効果を打ち消すよう作用するコンデンサ又はインダクタを加える反対符号の無効電力の供給によって、ＡＣ電力回路の力率を１に近づける。

【0005】

アクティブＰＦＣは、力率を改善するよう負荷によって引き出される電流の波形を変えるためにパワーエレクトロニクスを利用する。アクティブＰＦＣ回路は、ブーストスイッチモードコンバータトポロジをベースにしていることが最も多い。非絶縁フライバック又は絶縁フライバックコンバータトポロジも使用され得る。アクティブ力率補正は、一段又は多段であり得る。

【0006】

スイッチモード電源の場合には、例えば、ＰＦＣ回路の出力における貯蔵コンデンサとブリッジ整流器との間に、ＰＦＣブーストコンバータが挿入される。ブーストコンバータは、例えば、線間電圧（line voltage）と同じ周波数及び形状を持ち、線間電圧と常に同相である電流を引き出しながら、その出力において一定のＤＣバス電圧を維持しようとすることができる。電源内の別のスイッチモード変換器は、ＤＣバスから所望の出力電圧又は電流を生成し得る。これは二段システムを形成し、（例えば２５Ｗより大きく約１０００Ｗまでの）高出力ＬＥＤアプリケーションのための一般的な構成である。

【0007】

それらの非常に広い入力電圧範囲のため、アクティブＰＦＣを備える多くの電源は、例えば約１１０Ｖから２７７ＶまでのＡＣ電源において動作するように自動的に調節することができる。

【0008】

一般的なブーストコンバータＰＦＣ回路において使用されるダイオードブリッジ整流器は、かなりのスペースを占め、回路の電力消費の大きな原因となる。

【0009】

ブリッジレスブーストコンバータ及びブースト派生コンバータ（boost derived converter）は、例えば１９８０年代から既に提案されている。

【0010】

更に最近では、新たに出現した高電圧（「ＨＶ」）ＧａＮトランジスタ（例えば、６５０Ｖ）と関連して、ダイオード整流器ブリッジを備えている従来のブーストＰＦＣ回路は、様々な工業用途においてブリッジレスバージョンに置き換えられている。

【0011】

その場合、ブリッジ整流器の損失は大幅に削減されることができる。例えば、１２０Ｖａｃにおいては又は広い主電源電圧範囲（「IntelliVolt（登録商標）」）の場合は、主電源入力整流器における最悪の場合の損失は、ＰＦＣフロントエンドの総損失の約１／３の原因となる。

【0012】

ブーストコンバータのブリッジレスバージョンは、２つのトランジスタ・ハーフブリッジ接合ノードの間に直列に主電源電圧源とブーストインダクタとを接続することなどによって相対的に容易に得られることができ、これらは、その場合、ブリッジの両端の電圧が依然として単極性であるように、電圧整流及びブースト動作を分担する。その場合、電解バスコンデンサが使用され得る。

【0013】

しかしながら、この手法は、共振ハーフ又はフルブリッジコンバータ備えるＰＦＣ段には適用されない。

【0014】

ＧａＮ ＨＥＭＴ（高電子移動度トランジスタ）技術に基づき、モノリシックに集積された双方向スイッチが構築されることができることも知られている。例えば、共通ドレイン（common drain）タイプの双方向のＧａＮのｅモードＨＥＭＴが開示されている。

【0015】

アクティブクランプコンデンサ及び極性反転回路を備える準共振（semi-resonant）ブーストコンバータを使用する絶縁ブリッジレスＰＦＣコンバータが、C.D.Davidsonによる「Single stage true bridgeless AC/DC power factor corrected converter」、2015 IEEE International Telecommunications Energy Conference (INTELEC)において記載されている。

【0016】

この提案においては、別々の背中合わせに（back-to-back）接続されるＩＧＢＴ及びＭＯＳＦＥＴによって形成される３つの双方向スイッチが採用されている。

【発明の概要】

【発明が解決しようとする課題】

【0017】

一般的なブーストコンバータタイプのブリッジレスフロントエンドの不利な点は、サイズ縮小の可能性が限られていることである。例えば、C.D.Davidsonによる参考文献に記載されている回路は、相対的にかさばるクランプ及び極性反転回路、相対的に大きなブーストインダクタ及び変圧器、並びに追加の双方向スイッチを有する。

【課題を解決するための手段】

【0018】

本発明は、請求項によって規定されている。

【0019】

本発明の或る態様による例によれば、
非整流ＡＣ入力信号を受信するための入力と、
前記入力から電力を受け取るための第１端子及び第２端子と、
前記第１端子と接合ノードとの間の第１双方向スイッチと、
前記第２端子と前記接合ノードとの間の第２双方向スイッチと、
前記接合ノードと第２ノードとの間の一次側インダクタと、
前記第２ノードと前記第１端子及び／又は第２端子との間のコンデンサ構成とを有するブリッジレスインバータ回路が提供される。

【0020】

このインバータ回路は、ダイオードブリッジが必要とされないという意味において「ブリッジレス」である。このことは、前記インバータが例えばブリッジレス力率補正（ＰＦＣ）回路において使用され得ることを意味する。このインバータ回路は、共振コンバータのフロントエンドのサイズ及び効率の利点と、損失低減及び力率の改善であるブリッジレス入力回路の利点を兼ね備える。全高調波歪み（ＴＨＤ）がより低くされることができるように、整流器関連の外乱の発生が防止される。

【0021】

前記コンデンサ構成は、例えば、前記第２ノードと前記第１端子との間の第１コンデンサ、及び前記第２ノードと前記第２端子との間の第２コンデンサを有する。

【0022】

前記第１双方向スイッチ及び前記第２双方向スイッチは、好ましくは、各々、逆直列（anti-series）の第１トランジスタ及び第２トランジスタを有する。このやり方においては、前記双方向スイッチのスイッチング機能は、スイッチングシーケンスを作成するよう、２つの前記トラジスタであって、前記２つのトランジスタの各々がそれ自身のゲート接点を有する前記２つのトランジスタの間で分けられてもよく、このスイッチングシーケンスは、入力における極性に依存してもよい。前記トランジスタのうちの一方は、マスタとして機能し、他方は、スレーブとして機能する。例えば、前記トランジスタのうちの一方は、スイッチとして機能し、他方は、ダイオードとして機能し、役割は前記入力の極性に依存する。

【0023】

直列の第１トランジスタ及び第２トランジスタの各対は、例えば、前記第１トランジスタと前記第２のトランジスタとの間の接合ノードにおいて共通ソース又は共通ドレインを有する。従って、前記トランジスタの対に対して、共通ソース又は共通ドレイン接続が可能である。

【0024】

前記回路は、好ましくは、前記トランジスタのスイッチングを制御するための制御回路を更に有する。前記制御回路は、例えば、各双方向スイッチのために、
それぞれの前記第１トランジスタ及び前記第２トランジスタがオンにされるオンモードと、
前記第１トランジスタがオンにされ、前記第２トランジスタがオフにされる第１遷移モードと、
前記第２トランジスタがオンにされ、前記第１トランジスタがオフにされる第２遷移モードとを実施するよう適合される。

【0025】

異なる遷移モードは、例えば、前記入力の異なる極性の間に使用される。例えば、前記コントローラは、
前記第１端子における電圧が、前記第２端子における電圧より高いときには、各双方向スイッチのための制御シーケンスが、前記オンモード及び前記第１遷移モードを利用し、
前記第１端子における電圧が、前記第２端子における電圧より低いときには、各双方向スイッチのための制御シーケンスが、前記オンモード及び前記第２遷移モードを利用する制御シーケンスを実施するよう適合されてもよい。

【0026】

前記制御回路は、更に、各双方向スイッチのために、それぞれの前記第１トランジスタ及び前記第２トランジスタがオフにされるオフモードを実施するよう適合されてもよい。

【0027】

その場合、前記コントローラは、
前記第１端子における電圧が、前記第２端子における電圧より高いときには、各双方向スイッチのための制御シーケンスが、前記オンモード、前記オフモード及び前記第１遷移モードを利用し、
前記第１端子における電圧が、前記第２端子における電圧より低いときには、各双方向スイッチのための制御シーケンスが、前記オンモード、前記オフモード及び前記第２遷移モードを利用する制御シーケンスを実施するよう適合される。

【0028】

これは、代替の制御方式を提供する。

【0029】

各双方向スイッチは、例えば、ＧａＮデュアルトランジスタスイッチを有する。

【0030】

本発明は、上記で規定されているようなインバータ回路と、前記一次側インダクタに結合される二次側インダクタを含む出力回路とを有する力率補正回路も提供する。前記力率補正回路は、上記で規定されているような第２インバータ回路を更に有してもよい。前記コンデンサ構成は、ＤＣ阻止を提供し、従って、共振タンクの一部を形成しない可能性がある。前記力率補正回路は、随意に、共振回路であってもよく、その場合には、前記コンデンサ構成は、共振タンクの一部として機能する。

【0031】

本発明は、上記で規定されているようなインバータ回路と、前記一次側インダクタに結合される二次側インダクタを含む出力回路とを有する共振コンバータも提供する。

【0032】

本発明は、電気的反転を供給するための方法であり、
第１端子及び第２端子において非整流ＡＣ入力信号を受信するステップと、
前記第１端子と接合ノード（ｘ）との間の第１双方向スイッチ、及び前記第２端子と前記接合ノード（ｘ）との間の第２双方向スイッチのスイッチングを制御するステップとを有する方法であって、一次側インダクタが、前記接合ノードと第２ノードとの間にあり、コンデンサ構成が、前記第２ノードと前記第１端子及び／又は前記第２端子との間にあり、
前記方法が、各双方向スイッチのために、
それぞれの前記第１トランジスタ及び前記第２トランジスタがオンにされるオンモードと、
前記第１トランジスタがオンにされ、前記第２トランジスタがオフにされる第１遷移モードと、
前記第２トランジスタがオンにされ、前記第１トランジスタがオフにされる第２遷移モードとを実施するステップを有する方法も提供する。

【0033】

前記方法は、
前記第１端子における電圧が、前記第２端子における電圧より高いときには、各双方向スイッチのための制御シーケンスが、前記オンモード及び前記第１遷移モードを利用し、
前記第１端子における電圧が、前記第２端子における電圧より低いときには、各双方向スイッチのための制御シーケンスが、前記オンモード及び前記第２遷移モードを利用する制御シーケンスを実施するステップを有してもよい。

【0034】

前記方法は、各双方向スイッチのために、それぞれの前記第１トランジスタ及び前記第２トランジスタがオフにされるオフモードを実施するステップを有してもよい。その場合、
前記第１端子における電圧が、前記第２端子における電圧より高いときには、各双方向スイッチのための制御シーケンスが、前記オンモード、前記オフモード及び前記第１遷移モードを利用し、
前記第１端子における電圧が、前記第２端子における電圧より低いときには、各双方向スイッチのための制御シーケンスが、前記オンモード、前記オフモード及び前記第２遷移モードを利用する制御シーケンスが構成されてもよい。

【0035】

下記の実施形態を参照して、本発明のこれら及び他の態様を説明し、明らかにする。

【図面の簡単な説明】

【0036】

本発明のより良い理解のために、及び本発明がどのようにして実施され得るかをより明確に示すために、ここで、ほんの一例として、添付図面を参照する。

【図1】共通ソース構成を備える共振ＬＬＣコンバータ及びインバータを有する力率補正回路のフロントエンドを示す。

【図2】代替の共通ドレイン構成を示す。

【図3】図１の回路について、入力電圧の、（ｖ（ｌ）＞ｖ（ｎ）からｖ（ｌ）＜ｖ（ｎ）へ）極性が変化する部分について、左側に入力ＡＣ電圧を、右側にノードｘにおける電圧の形状を示す。

【図4】ｖ（ｌ）＞ｖ（ｎ）、即ち、図３の左側部分のときの高周波パルスのうちの１つの形状を左側に示し、ｖ（ｌ）＜ｖ（ｎ）、即ち、図３の右側部分のときの高周波パルスのうちの１つの形状を右側に示す。

【図5】双方向スイッチの回路図の例、及び動作モードの表を示す。

【図6】図１の回路における４つのトランジスタの動作のための制御シーケンスを示す。

【図7】双方向ＧａＮスイッチの構造を示す。

【図8】この代替の駆動方式のための接合ノード電圧ｖ（ｘ）及び個々のゲート駆動電圧の波形を示す。

【図9】図８の駆動方式のための４つのトランジスタの動作のための制御シーケンスを示す。

【図10】ゲート駆動回路の代替構成を示す。

【発明を実施するための形態】

【0037】

図を参照して本発明について説明する。

【0038】

詳細な説明及び特定の例は、装置、システム及び方法の例示的な実施形態を示しているが、説明の目的のためのものでしかなく、本発明の範囲を限定しようとするものではないことは理解されたい。本発明の装置、システム及び方法のこれら及び他の特徴、態様及び利点は、以下の説明、添付の特許請求の範囲及び添付の図面からよりよく理解されるようになるだろう。図は、単に概略的なものに過ぎず、縮尺通りには描かれていないことは、理解されたい。図の全体を通して、同じ参照符号は、同じ又は同様のパーツを示すために使用されていることも、理解されたい。

【0039】

本発明は、ＡＣ入力信号を受信し、入力端子と接合ノードとの間の少なくとも２つの双方向スイッチを使用して電気的反転機能を実施するインバータ回路を提供する。前記接合ノードと第２ノードとの間の一次側インダクタ、及び前記第２ノードと前記入力端子との間のコンデンサ構成によって共振回路が形成される。

【0040】

図１は、共振ＬＬＣコンバータ及びインバータを有する力率補正回路のフロントエンドを示している。

【0041】

前記回路は、入力側にインバータ回路を有し、出力側に共振回路を有する。

【0042】

インバータ回路は、ＬＣフィルタ回路Ｃ＿ｆｉｌｔ１、Ｃ＿ｆｉｌｔ２、Ｌ＿ｆｉｌｔ１、Ｌ＿ｆｉｌｔ２によるフィルタリング後のＡＣ入力信号Ｖ＿ａｃを受け取るための入力を有する。ＡＣ入力は、非整流主電源入力信号である。インバータ回路への入力は、フィルタリング段の後ろに入力から電力を受け取るための第１端子Ｔ１及び第２端子Ｔ２を有する。示されている例においては、Ｔ１がライブ（ｌ）と示されており、Ｔ２がニュートラル（ｎ）と示されている。

【0043】

第１双方向スイッチＢＤ１は、第１端子Ｔ１と接合ノードｘとの間にあり、第２双方向スイッチＢＤ２は、第２端子Ｔ２と接合ノードｘとの間にある。

【0044】

一次側インダクタＬ１は、接合ノードｘと第２ノードＮ２との間に設けられる。第１コンデンサＣ＿ｒｅｓ１は、第２ノードＮ２と第１端子Ｔ１との間にあり、第２コンデンサＣ＿ｒｅｓ２は、第２ノードＮ２と第２端子Ｔ２との間にある。これらのコンデンサは、共振力率補正回路又は共振コンバータにおける共振タンクを形成するために使用され得る。

【0045】

フィルタリング段は、ＬＣフィルタ要素を持ち、主電源整流器を持たない。

【0046】

力率補正回路は、ＤＣ電圧シンクＶ＿ｏｕｔとして表される出力段を有する。出力電圧は、出力ノードＮ３と出力ノードＮ４との間で規定される。Ｎ３とＮ４との間には、各々が（インダクタＬ１と磁気的に結合される）インダクタ及びダイオードから成る２つの並列ブランチ（branch）が存在する。ブランチのうちの一方は、Ｌ２及びＤ１であり、他方は、Ｌ３及びＤ２である。

【0047】

更なる主電源貯蔵コンデンサ(図示せず)があってもよい。これは、Ｖ＿ｏｕｔの一部とみなされ得る。

【0048】

インダクタＬ１、Ｌ２及びＬ３は、変圧器を形成し、コンデンサＣ＿ｒｅｓ１及びＣ＿ｒｅｓ２は、幾つかの回路実施例においては、変圧器のインダクタと共に共振タンクを形成する。

【0049】

双方向スイッチＢＤ１、ＢＤ２は、各々、トランジスタスイッチの対を有する。第１のハイサイドの双方向スイッチＢＤ１は、２つの逆直列トランジスタＱＨ１及びＱＨ０を有する。第２のローサイドの双方向スイッチＢＤ２は、２つの逆直列トランジスタＱＬ１及びＱＬ０を有する。ハイサイドの対ＧＨ０、ＱＨ１と、ローサイドの対ＧＬ０、ＱＬ１とのいずれも、示されているように２つの個別スイッチ（ボトム及びトップ）によって形成されるとみなされ得る。各スイッチ対は、モノリシックに集積されたデバイスによって構築されてもよく、又はマルチチップモジュールに組み込まれる若しくは単に個別パッケージ化される２つの個別チップによって構築されてもよい。いずれの場合にも、各双方向スイッチのための２つのゲート接点がある。

【0050】

図１は、各トランジスタ対の間の接点がソース端子である共通ソースバージョンを示している。

【0051】

図２は、各トランジスタ対の間の接点がドレイン端子である代替の共通ドレインバージョンを示している。このドレイン端子は、フローティングのままにしておくことができる。

【0052】

図１の共通ソース構成の利点は、対のトップゲート及びボトムゲートの両方が、同じ基準電圧、即ち、共通ソース電圧を持つことから、ゲートドライバのために必要とされる設計労力がより少ないことである。

【0053】

ゲート駆動回路は、表示されていない。それは、例えばブリッジ整流器を使用である補助電源によって供給される。

【0054】

各双方向スイッチの２つのゲートは、各々、それぞれのゲート信号（ｇＨ１、ｇＨ０、ｇＬ１、ｇＬ０）を受信する。一方はマスタ信号であり、他方は補助（又はスレーブ）信号である。

【0055】

正のインバータ極性の間（即ち、ｖ（ｌ）＞ｖ（ｎ）の間、例えば主電源サイクルの前半を通して）、マスタ信号はトップゲート（ｇＨ１、ｇＬ１）を駆動する。負のインバータ極性の間、マスタ信号はボトムゲート（ｇＨ０、ｇＬ０）を駆動する。

【0056】

スレーブゲートは、以下でより詳細に説明するように、切り替えられることできる、又は常にオンにされたままにされることができる。４つのゲート信号全てを切り替えることの利点は、誘導性ゲート駆動／ゲート駆動変圧器の場合に、マンチェスタ符号化がサポートされることができることである。

【0057】

図３は、入力電圧の、（ｖ（ｌ）＞ｖ（ｎ）からｖ（ｌ）＜ｖ（ｎ）へ）極性が変化する部分について、左側に入力ＡＣ電圧を、右側にノードｘにおける電圧ｖ（ｘ）の形状を示している。

【0058】

インバータは、トランジスタに印加される制御信号に基づいて、入力電圧の高周波スイッチングバージョン（high frequency switched version）を生成する。

【0059】

図４は、ｖ（ｌ）＞ｖ（ｎ）、即ち、図３の左側部分のときの高周波パルスのうちの１つの形状を左側に示しており、ｖ（ｌ）＜ｖ（ｎ）、即ち、図３の右側部分のときの高周波パルスのうちの１つの形状を右側に示している。

【0060】

これらのグラフにおいては、ｖ（ｎ）は０と定義されていることに留意されたい。図４のグラフの平坦部においては、即ち、過渡現象を無視すると、ｖ（ｘ）＝ｖ（ｌ）、あるいは、ｖ（ｘ）＝ｖ（ｎ）＝０となる。

【0061】

図５は、双方向スイッチの回路図の例、及び動作モードの表を示している。両方のスイッチが同時にオン又はオフにされる場合、双方向モードが定義される。一度に一方のスイッチがオンにされる場合、示されているようにダイオードモードが定義される。図５は、共通ドレイン接続を示している。

【0062】

各トランジスタは、正のドレイン・ソース間電圧に対してはスイッチとしての役割を果たし、負のドレイン・ソース間電圧に対してはダイオードとしての役割を果たす。トランジスタは、例えば、ＧａＮのｅモードＨＥＭＴのような、ＧａＮトランジスタである。これらは、Ｓｉ－ＭＯＳＦＥＴ内に存在するようなｐｎ接合ダイオードの０．７Ｖと比較して、より大きな、約２Ｖの順方向バイアス電圧を逆導通時に持つ。ＨＥＭＴ内にはダイオードはないが、逆バイアス電圧が（０Ｖのゲート・ソース間電圧における）ゲート閾値を超える場合にのみ、トランジスタは第３象限でも導通することができることから、ドレイン・ソース端子に逆バイアスをかけるとＨＥＭＴはこのように挙動する。

【0063】

図６は、４つのトランジスタの動作のための制御シーケンスを示している。

【0064】

図６において、ｖ（ａ，ｂ）は、ｂを基準とするａの電圧を示している。例えば、ｖ（ｇＨ１，ｓＨ）は、ソース電圧ｓＨを基準とする、トランジスタＱＨ１のゲートｇＨ１に印加される電圧を示している。

【0065】

トランジスタの場合は、Ｖ１というゲート電圧は、オン（導通）状態を示しており、Ｖ０という電圧は、オフ状態を示している。

【0066】

制御は、トランジスタのタイプに依存して、電圧又は電流に基づき得ることに留意されたい。従って、Ｖ０は、より一般的にはオフコマンドに関連しているとみなされるべきであり、Ｖ１は、より一般的にはオンコマンドに関連しているとみなされるべきである。

【0067】

各双方向スイッチは、第１トランジスタ及び第２トランジスタがオンにされる(Ｖ１及びＶ１である)オンモードと、第１トランジスタがオンにされ、第２トランジスタがオフにされる(Ｖ１及びＶ０である)第１遷移モードと、第２トランジスタがオンにされ、第１トランジスタがオフにされる(Ｖ０及びＶ１である)第２遷移モードとを有する。

【0068】

図６の上部は、ＡＣ入力の正相のための、即ち、ｖ（ｌ）＞ｖ（ｎ）、従って、ｖ（ｌ）＞０のときのスイッチングシーケンスを示している。

【0069】

図４の左側にも示されているように、４つの区間がある。

【0070】

区間０は、正のｖ（ｘ）パルスの開始時の、ｖ（ｘ）が０からｖ（ｌ）へと増加するときの遷移である。

【0071】

区間１は、ｖ（ｘ）＝ｖ（ｌ）の期間である。

【0072】

区間２は、ｖ（ｘ）パルスの終了時の、ｖ（ｘ）がｖ（ｌ）から０へと減少するときの遷移である。

【0073】

区間３は、ｖ（ｘ）パルス間の、ｖ（ｘ）＝０の期間である。

【0074】

図６の下部は、ＡＣ入力の逆相のための、即ち、ｖ（ｌ）＜ｖ（ｎ）、従って、ｖ（ｌ）＜０のときのスイッチングシーケンスを示している。

【0075】

図４の右側にも示されているように、この場合も先と同様に、４つの区間がある。

【0076】

区間４は、負のｖ（ｘ）パルスの開始時の、ｖ（ｘ）が０から負のｖ（ｌ）へと減少するときの遷移である。

【0077】

区間５は、ｖ（ｘ）＝ｖ（ｌ）の期間である。

【0078】

区間６は、ｖ（ｘ）パルスの終了時の、ｖ（ｘ）がｖ（ｌ）から０へと増加するときの遷移である。

【0079】

区間７は、ｖ（ｘ）パルス間の、ｖ（ｘ）＝０の期間である。

【0080】

ライブ電圧（live voltage）の正相の間、区間１及び区間３においては、接合ノードｘは、両方のトランジスタがオンにされている対によって、ライブ又はニュートラルに接続される。これは、負のライブ電圧を備える逆相の区間５及び７に対しても成り立つ。

【0081】

反対側のトランジスタの対に関しては、トランジスタは個別に制御される。

【0082】

正相においては、区間１及び区間３では、反対側の対の上側のトランジスタ（従って、ＱＬ１及びＱＨ１）だけが、相補状態にある、即ち、オフである。従って、区間１の間は、ＱＬ１がオフであり、区間３の間は、ＱＨ１がオフである。

【0083】

これは、それらが全阻止電圧を受けることを意味する。各対の下側のトランジスタ（ＱＬ０、ＱＨ０）は、正相の間ずっとオン状態に保たれる。

【0084】

各対のスレーブトランジスタの役割は、位相間で切り替わる。

【0085】

従って、逆相においては、区間５及び区間７では、各対の下側のトランジスタ（従って、ＱＬ０、ＱＨ０）だけが、相補状態にある、即ち、オフである。これは、それらが全阻止電圧を受けることを意味する。各対の上側のトランジスタ（ＱＬ１、ＱＨ１）は、逆相の間ずっとオン状態に保たれる。

【0086】

従って、第１端子における電圧が、接合ノードにおける電圧より高く（又は等しく）、第２端子における電圧が、接合ノードにおける電圧より低い（又は等しい）（従って、正相の）ときには、各双方向スイッチのための制御シーケンスは、オンモード及び第１遷移モードを利用する。

【0087】

第１端子における電圧が、接合ノードにおける電圧より低く（又は等しく）、第２端子における電圧が、接合ノードにおける電圧より高い（又は等しい）（従って、逆相の）ときには、各双方向スイッチのための制御シーケンスは、オンモード及び第２遷移モードを利用する。

【0088】

双方向スイッチのためにＧａＮトランジスタを使用することは、スイッチを、図７において示されているようにモノリシックに集積することを可能にする。

【0089】

図７の構造は、シリコン基板６０と、バッファ層６２と、ｉ－ＧａＮ層６４と、ｉ－ＡｌＧａＮ層６６と、ドレイン／ソースコンタクト層６８とを有する。ゲートは、ｐ－ＡｌＧａＮ層７０及びゲート電極層７２のゲートスタックを有する。

【0090】

ＧａＮのｅモードＨＥＭＴのために使用される様々なゲート構造が存在する。図７において示されている構造は、追加のゲート注入トランジスタ（「ＧＩＴ」、又は「ｐ－ＧａＮゲート」）を採用しており、これは、デバイスをオンモードに保つために、電圧ではなく、電流が印加される必要があることを意味する。電圧駆動は、単純な（ショットキー）ゲート構造を使用する代替技術の場合である。

【0091】

別々のゲートを備える２つのトランジスタが、並んでいる。双方向ＧａＮスイッチは、ＧａＮデバイスの相対的に低いオン状態抵抗、ＧａＮデバイスの相対的に低い出力容量、及びＧａＮデバイスの低いゲート電荷から利益を得る。

【0092】

電圧制御ショットキーゲート構造をベースとしたＧａＮ双方向スイッチの場合は、２つのゲート電圧レベルの値の例は、Ｖ１＝５Ｖ、Ｖ０＝０Ｖである。

【0093】

図６の制御方式の場合は、対の２つのトランジスタが反対に切り替えられる場合、逆ドレイン・ソース間電圧を受けるトランジスタをオフにすることは、デバイスに、０．７Ｖ又は２Ｖより高い電圧を一切阻止させない.。なぜなら、それはダイオードモードであるからである。従って、図６の制御手法は、ゲート駆動を単純且つ効率的なままにするために、位相(正相又は逆相)全体にわたって、そのトランジスタをオンにすることを可能にする。マスタ信号によって制御されるマスタデバイスは、双方向スイッチが阻止状態にあるか導通状態にあるかを決定するよう切り替えられ、スレーブデバイスはオンのままである。

【0094】

代替のゲート駆動方法については、より詳細なゲートタイミング方式と関連して以下で説明する。

【0095】

図８は、この代替の駆動方式のための、とりわけ正相の（従って、ｖ（ｘ）パルスが正である）間の、共通ソース構成のための、接合ノード電圧ｖ（ｘ）及び個々のゲート駆動電圧の波形を示している。それは、スレーブトランジスタの制御において、図６の最初の方式と異なり、ここでは、スレーブトランジスタも周期的にオン及びオフにされる。

【0096】

（正相の間はＱＨ１及びＱＬ１である）マスタトランジスタは、かかる遷移時間よりも長い（ΔＴｄだけ長い）デッドタイムＴｄ後にオンにされる。しかしながら、スレーブデバイスは、遅くとも遷移の終了時にはオンにされなければならない。なぜなら、そのとき、マスタトランジスタのダイオードモードを促進するために、スレーブデバイスのダイオードモードは終了し、スレーブデバイスは導通状態でなければならないからである。

【0097】

このような正確なタイミングは、スレーブデバイスにとって実際的ではなく、このことは、スレーブデバイスはより早く切り替えられる必要があることを意味する。その代わりに、スレーブデバイスは、Ｔｄだけ早く、即ち、それぞれの対のそれぞれのマスタデバイスが切り替えられるときに、切り替えられる（即ち、ＱＨ０及びＱＬ０は、ＱＬ１及びＱＨ１に対して相補的なやり方で作動される）。この手法は、半周期ごとに２つのタイミング信号を生成することしか必要としない。

【0098】

図９は、４つのトランジスタの動作のための制御シーケンスを示している。図６と同じ区間が確認される。

【0099】

ここでは、スレーブトランジスタも切り替えられることから、各双方向スイッチのオフモードも使用され、オフモードにおいては、それぞれの第１トランジスタ及び第２トランジスタが両方ともオフにされる。

【0100】

正相においては、各双方向スイッチのための制御シーケンスは、オンモード、オフモード、及び（上側トランジスタ、例えばＱＨ１がオフであり、下側トランジスタ、例えばＧＨ０がオンである）第１遷移モードを利用する。

【0101】

逆相においては、各双方向スイッチのための制御シーケンスは、オンモード、オフモード、及び（上側トランジスタ、例えばＱＨ１がオンであり、下側トランジスタ、例えばＧＨ０がオフである）第２遷移モードを利用する。

【0102】

この駆動方式は、変圧器の対によるゲート駆動を可能にし、このことは、高いスイッチング周波数において有益であり得る。ゲート駆動変圧器は、周波数が制限されるレベルシフトタイプのゲートドライバに取って代わることができる。ハーフブリッジのための共振ゲート駆動変圧器は、一方の（例えば下側の）デバイスのゲートの放電から、他方の（例えば上側の）デバイスのゲートを充電するためのエネルギを回収する。しかし、充電と放電とのもつれが解かれることができないことから、デッドタイムの調節が面倒である。

【0103】

図１０は、図８及び図９において示されているゲート駆動手法が、どのようにゲート駆動変圧器の対を採用することを可能にするかを示している。とりわけ、図９の方式は、２つのゲート対であって、それらのうちの一方はオンにされ、他方はオフにされるように同時に切り替えられる２つのゲート対を設けることを可能にし、これは、共振ゲートドライバ変圧器の手法に適している。

【0104】

ゲートドライバは、信号伝送と、トランジスタのチャネルをオン又はオフにするためのゲート電荷のソーシング（sourcing）又はシンキング（sinking）との両方を処理する必要がある。標準的なレベルシフタでは、ＭＨｚ範囲内の周波数においては、引き起こされる大きな（寄生）容量のため、両方とも困難になる。これは、ゲート駆動電力を供給するために使用されるブートストラップ技術に対しても成り立つ。フローティング（ハイサイド）トランジスタのためには、非ガルバニック信号伝送（例えば、光伝送、信号変圧器又はＲＦリンク）が使用される。

【0105】

ゲート駆動と関連して、変圧器は、信号を伝送するためだけでなく、フローティングゲートドライバ電源の一部としても使用されている。変圧器は、同時にこれらの機能の両方のために使用され得る。

【0106】

フローティングゲートドライバ電源については、ハーフブリッジのローサイドトランジスタ及びハイサイドトランジスタを駆動するための２つの相補的な出力を備える共振ゲートドライバが説明されている。ハーフブリッジのための共振ゲート駆動変圧器は、一方の（例えば下側の）デバイスのゲートの放電から、他方の（例えば上側の）デバイスのゲートを充電するためのエネルギを回収する。しかし、充電と放電とのもつれが解かれることができないことから、デッドタイムの調節が面倒である。

【0107】

高周波動作に関して、（共通ドレイン又は共通ソース構成のための）３つ又は４つのフローティングトランジスタを備える双方向ハーフブリッジの２つのスイッチに対して、図８の上記のタイミングパターンを実施することは、４つの例えば個別のフローティングゲート駆動回路を採用する、上記で挙げられている既知の原理のうちの１つを使用する相対的に複雑なゲートドライバ構成を意味し得る。

【0108】

図６の双方向ハーフブリッジのための第２駆動方式に関しては、２つのゲート対であって、同時に、それらのうちの一方はオンにされ、他方はオフにされるように同時に切り替えられる２つのゲート対が構築されることができる。

【0109】

図１０は、共通ドレイン構成のためのこのようなゲートドライバを概略的に示している。同時に、相補的な信号で切り替えられる２つの出力を各々備える（Ａゲートドライバ対のためのｇＨ０、ｇＬ１、及びＢゲートドライバ対のためのｇＨ１、ｇＬ１を備える）２つのゲートドライバ対（Ａ及びＢ）がある。第１対及び第２対のスイッチングイベント間の遅延は、ハーフブリッジインバータのデッドタイム（Ｔｄ）、即ち、両方の（双方向）スイッチがオフである時間である。

【0110】

各アセンブリは、電力及び信号の伝送のために使用される変圧器から成る。一方のゲートドライバは、一次巻線ＬｐＡと、二次巻線ＬＬ０及びＬＨ１とを持つ。他方のゲートドライバは、一次巻線ＬｐＢと、二次巻線ＬＨ０及びＬＬ１とを持つ。変圧器の一次側は、主電源（ｌ、ｎ）から供給されることができる、設定点（set point）及びフィードバック情報（「ＦＢ」）からゲート駆動パターンを生成する中央駆動回路によって供給される。フローティング二次側（floating secondary side）は、ゲート駆動パルス調整回路ｇＨ０、ｇＬ１、ｇＨ１及びｇＬ０を介して、ゲート及びそれらのそれぞれのソースに接続される。

【0111】

示されている共通ドレイン構成においては、第１ゲート駆動対（Ａ）の両方のソースが、同電位を持ち、寄生容量による出力間の望ましくない発振は励起されない。第２アセンブリ（Ｂ）については、２つのソース間の電圧差が、フィルタリング容量Ｃ＿ｆｉｌｔ２のため、わずかな高周波リップルしか含まない供給電圧であることから、同様の状況が与えられる。

【0112】

各ゲート駆動回路の２つの出力のゲート駆動パルスが相補的であり、それらの間に特定の遅延が準備される必要がないことから、一方の出力のゲート放電エネルギが、他方を充電するために使用されることができ、故に、必要とされる駆動エネルギのごく一部しか中央供給回路から供給される必要がない。

【0113】

インバータトポロジの使用は、ゼロ電圧スイッチング（ＺＶＳ）コンバータを実施するのにとりわけ興味深い。ＺＶＳは、ソフトスイッチング技術であり、実質的に損失のないスイッチングを意味する。この目的のために、高いスイッチング周波数を可能にし、従って、或る特定の受動電力部品の小型化を可能にするために、共振コンバータが使用され得る。ＺＶＳは、トランジスタのドレイン・ソース端子間の電圧が（実質的に）ゼロである場合にしかトランジスタがオンにされないことを意味する。なぜなら、これは、充電されたコンデンサ、即ち、デバイスの出力容量の短絡の発生を防止するからである。これは、ハードスイッチングと呼ばれる。その故、そのコンデンサは、電力変換回路によって供給される電流によって放電される必要がある。

【0114】

例えば、接合ノードがゼロからライブ電圧へと増加される区間０に関しては、最初、（ＱＬ１をオフにすることによって）ローサイドスイッチＢＤ２がオフにされる。接合ノードに流れ込んでいた電流は、流れ続けるが、今度は、ローサイドブランチとハイサイドブランチとの両方に流れ込み、それによって、ＱＬ１の出力容量を充電し（ＱＬ０は依然としてオン状態にある）、同時に、ＱＨ１の出力容量を放電する。

【0115】

デバイスの電流と出力容量との両方が、最終電圧レベル（ここではライブ電圧）が達成されるか否かだけでなく、接合ノードの電圧遷移区間の持続時間及び形状も決定する。この電圧に達すると、ハイサイドマスタスイッチＱＨ１は、その出力容量の両端の電圧がゼロになることから、ソフトにオンにされることができる。

【0116】

デバイスＱＨ１は、その時点きっかりにオンにされる必要はない。デバイスＱＨ１が幾らか長くオフに保たれる場合、電流が依然として接合ノードに流れ込んでいると仮定すると、この電流が、ＱＨ１に逆バイアスをかけ、ＱＨ１をダイオードモードにする。このことは、ゲート駆動信号の制御のための幾らかのヘッドルームを与える。これは、適応デッドタイム制御がある場合に必要とされる。デッドタイムは、デバイスの出力容量のソフト充電／放電が行われることができるように、下側マスタスイッチと上側マスタスイッチとの両方がオフ状態にある時間である。この時間は、固定されてもよく、又は適応可能であってもよく、いずれの場合でも、全ての動作条件下で完全な遷移を保証するのに十分な長さでなければならない。

【0117】

主電源過電圧現象（サージ）の間は、２つの双方向スイッチを備えるハーフブリッジが最大逆ドレイン・ソース間阻止電圧の２倍に耐えることができるように、４つのトランジスタ全てがオフに切り替えられることができる。

【0118】

インバータは、２つの接合ノードの間に接続される共振タンク要素（変圧器、共振コンデンサ）を備える２つのハーフブリッジを利用し得る。

【0119】

共通ドレイン構成の場合は、トランジスタの対の役割は交代されることに留意されたい。従って、上記の共通ソース回路の例は、当業者によって、日常的に、共通ドレイン構成に変換されることができる。

【0120】

図１は、共振ＬＬＣコンバータ及びインバータを有する力率補正回路のフロントエンドを示している。非共振ＰＦＣ回路が、同じ構成を有する場合があるが、その場合、コンデンサは、共振回路の一部を形成しない。前記コンデンサは、その代わりに、ＤＣ阻止コンデンサを有する。ＤＣ阻止コンデンサのためには、相対的に大きな静電容量が使用され、小さな電圧降下をもたらすのに対して、共振コンデンサは、インダクタのうちの１つと形成される共振周波数の多少近くで動作されるようなサイズであることから、大きな電圧降下を経験する。力率補正機能が、電力回路ではなくコンバータの制御によって実施されることから、同じ回路で（力率補正のない）共振コンバータ回路も形成され得る。

【0121】

当業者は、請求項記載の発明の実施において、図面、明細及び添付の特許請求の範囲の研究から、開示されている実施形態に対する変形を、理解し、達成することができる。特許請求の範囲において、「有する」という単語は、他の要素又はステップを除外せず、単数形表記は、複数性を除外しない。単一のプロセッサ又は他のユニットが、特許請求の範囲において挙げられている複数のアイテムの機能を果たしてもよい。単に、或る特定の手段が、相互に異なる従属請求項において挙げられているという事実は、これらの手段の組み合わせは有利になるようには使用されることができないことを示すものではない。特許請求の範囲又は明細書において「～するよう適合される」という用語が使用されている場合には、「～するよう適合される」という用語は、「～するよう構成される」という用語と同等であるよう意図されていることに留意されたい。特許請求の範囲における如何なる参照符号も、範囲を限定するものとして解釈されるべきではない。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【国際調査報告】