特表2023-501269 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ ソウル　バイオシス　カンパニー　リミテッドの特許一覧

特表2023-501269ディスプレイ用発光素子及びそれを有するＬＥＤディスプレイ装置

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1a
1b
1c
1d
2
3a
3b
3c
4a
4b
4c
5a
5b
5c
6a
6b
6c
7a
7b
7c
8a
8b
8c
9a
9b
10
11
12
13
14
15
16
17
18
19
20a
20b
20c

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-01-18

(54)【発明の名称】ディスプレイ用発光素子及びそれを有するＬＥＤディスプレイ装置

(51)【国際特許分類】

H01L 33/08 20100101AFI20230111BHJP

H01L 33/38 20100101ALI20230111BHJP

G09F 9/33 20060101ALI20230111BHJP

G09F 9/30 20060101ALI20230111BHJP

【ＦＩ】

H01L33/08

H01L33/38

G09F9/33

G09F9/30 317

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2022525583

(86)(22)【出願日】2020-10-28

(85)【翻訳文提出日】2022-04-27

(86)【国際出願番号】 KR2020014768

(87)【国際公開番号】W WO2021085993

(87)【国際公開日】2021-05-06

(31)【優先権主張番号】62/926,590

(32)【優先日】2019-10-28

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/076,750

(32)【優先日】2020-10-21

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】506029004

【氏名又は名称】ソウルバイオシスカンパニーリミテッド

【氏名又は名称原語表記】ＳＥＯＵＬＶＩＯＳＹＳＣＯ．，ＬＴＤ．

【住所又は居所原語表記】６５－１６，Ｓａｎｄａｎ－ｒｏ１６３Ｂｅｏｎ－ｇｉｌ，Ｄａｎｗｏｎ－ｇｕ，Ａｎｓａｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，ＲｅｐｕｂｌｉｃｏｆＫｏｒｅａ

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広信哉

(74)【代理人】

【識別番号】100133400

【弁理士】

【氏名又は名称】阿部達彦

(72)【発明者】

【氏名】ジョン・ミン・ジャン

(72)【発明者】

【氏名】チャン・ヨン・キム

【テーマコード（参考）】

5C094

5F241

【Ｆターム（参考）】

5C094AA15

5C094AA43

5C094BA23

5C094CA18

5C094DA13

5C094DB01

5C094FA01

5C094FA02

5C094FB01

5C094FB02

5C094FB06

5C094FB12

5C094FB14

5F241AA42

5F241AA47

5F241CA04

5F241CA05

5F241CA13

5F241CA22

5F241CA36

5F241CA37

5F241CA38

5F241CA39

5F241CA40

5F241CA43

5F241CA62

5F241CA74

5F241CA85

5F241CA86

5F241CA87

5F241CA88

5F241CA92

5F241CA93

5F241CB11

5F241CB22

5F241FF01

(57)【要約】

一実施例に係る発光素子は、第１導電型半導体層及び第２導電型半導体層を含む第１発光スタック；第１導電型半導体層及び第２導電型半導体層を含む第２発光スタック；第１導電型半導体層及び第２導電型半導体層を含む第３発光スタック；前記第１発光スタックと前記第２発光スタックとを結合する第１接着層；及び前記第２発光スタックと前記第３発光スタックとを結合する第２接着層；を含み、前記第２発光スタックは、前記第１発光スタックと第３発光スタックとの間に配置され、前記第１接着層及び第２接着層のうち一つは、これと隣接した各発光スタックを電気的に連結する導電性接着層である。

【特許請求の範囲】

【請求項1】

第１導電型半導体層及び第２導電型半導体層を含む第１発光スタック；
第１導電型半導体層及び第２導電型半導体層を含む第２発光スタック；
第１導電型半導体層及び第２導電型半導体層を含む第３発光スタック；
前記第１発光スタックと前記第２発光スタックとを結合する第１接着層；及び
前記第２発光スタックと前記第３発光スタックとを結合する第２接着層；を含み、
前記第２発光スタックは、前記第１発光スタックと第３発光スタックとの間に配置され、
前記第１接着層及び第２接着層のうち一つは、これと隣接した各発光スタックを電気的に連結する導電性接着層である発光素子。

【請求項2】

前記導電性接着層はＩＴＯを含む、請求項１に記載の発光素子。

【請求項3】

前記第１、第２及び第３発光スタックは、それぞれ赤色光、青色光及び緑色光を発する、請求項１に記載の発光素子。

【請求項4】

前記第１発光スタックに電気的に連結された第１連結電極；
前記第２発光スタックに電気的に連結された第２連結電極；
前記第３発光スタックに電気的に連結された第３連結電極；及び
前記第１、第２、及び第３発光スタックに共通して電気的に連結された第４連結電極；をさらに含む、請求項１に記載の発光素子。

【請求項5】

前記第４連結電極は、前記導電性接着層を介してこれと隣接した各発光スタックに電気的に連結された、請求項４に記載の発光素子。

【請求項6】

前記第４連結電極は、前記第１乃至第３発光スタックの第１導電型半導体層に共通して電気的に連結され、
前記第１導電型半導体層はｎ型半導体層である、請求項５に記載の発光素子。

【請求項7】

前記第４連結電極は、前記第１乃至第３発光スタックの第２導電型半導体層に共通して電気的に連結され、
前記第２導電型半導体層はｐ型半導体層である、請求項５に記載の発光素子。

【請求項8】

前記第１乃至第４連結電極の少なくとも一部を取り囲む保護層をさらに含む、請求項４に記載の発光素子。

【請求項9】

前記保護層は、エポキシモールディングコンパウンド又はポリイミドフィルムを含み、
前記保護層の上面は、前記第１乃至第４連結電極の上面と並んでいる、請求項８に記載の発光素子。

【請求項10】

前記第３発光スタックに隣接して配置された基板をさらに含む、請求項１に記載の発光素子。

【請求項11】

第１導電型半導体層及び第２導電型半導体層を含む第１発光スタック；
第１導電型半導体層及び第２導電型半導体層を含む第２発光スタック；
第１導電型半導体層及び第２導電型半導体層を含む第３発光スタック；
前記第１発光スタックと前記第２発光スタックとを結合する第１接着層；
前記第２発光スタックと前記第３発光スタックとを結合する第２接着層；
前記第１乃至第３発光スタックを覆う第１絶縁層；及び
前記第１絶縁層上に配置された第１乃至第４パッド；を含み、
前記第２発光スタックの第１導電型半導体層と前記第３発光スタックの第１導電型半導体層とが互いに隣接するように前記第２発光スタックと前記第３発光スタックとが前記第２接着層によって結合され、
前記第１絶縁層は、前記第２発光スタックの第１導電型半導体層と前記第３発光スタックの第１導電型半導体層とを共に露出させるコンタクトホールを含み、
前記第４パッドは、前記コンタクトホールを介して前記第２及び第３発光スタックの第１導電型半導体層に電気的に連結された発光素子。

【請求項12】

前記第１パッドは、前記第１絶縁層を介して前記第１発光スタックの第２導電型半導体層に電気的に連結され、
前記第２パッドは、前記第１絶縁層を介して前記第２発光スタックの第２導電型半導体層に電気的に連結され、
前記第３パッドは、前記第１絶縁層を介して前記第３発光スタックの第２導電型半導体層に電気的に連結され、
前記第４パッドは、前記第１絶縁層を介して前記第１発光スタックの第１導電型半導体層にさらに電気的に連結された、請求項１１に記載の発光素子。

【請求項13】

前記第１乃至第４パッドを覆い、前記第１乃至第４パッドを露出させる各貫通ホールを有する第２絶縁層；及び
前記第２絶縁層上に配置され、それぞれ前記第２絶縁層の各貫通ホールを介して前記第１乃至第４パッドに電気的に連結された第１乃至第４連結電極；をさらに含む、請求項１２に記載の発光素子。

【請求項14】

前記各連結電極の少なくとも一部を取り囲む保護層をさらに含む、請求項１３に記載の発光素子。

【請求項15】

【請求項16】

前記導電性接着層はＩＴＯを含む、請求項１５に記載のディスプレイ装置。

【請求項17】

前記発光素子は、
前記第１発光スタックに電気的に連結された第１連結電極；
前記第２発光スタックに電気的に連結された第２連結電極；
前記第３発光スタックに電気的に連結された第３連結電極；及び
前記第１、第２、及び第３発光スタックに共通して電気的に連結された第４連結電極；をさらに含み、
前記第４連結電極は、前記導電性接着層を介してこれと隣接した各発光スタックに電気的に連結された、請求項１５に記載のディスプレイ装置。

【請求項18】

前記第４連結電極は、前記第１乃至第３発光スタックの第１導電型半導体層に共通して電気的に連結され、
前記第１導電型半導体層はｎ型半導体層である、請求項１７に記載のディスプレイ装置。

【請求項19】

ディスプレイ基板；
前記ディスプレイ基板上に配置された複数の発光素子；及び
前記各発光素子の側面を覆うモールディング層；を含み、
前記発光素子は、
第１導電型半導体層及び第２導電型半導体層を含む第１発光スタック；
第１導電型半導体層及び第２導電型半導体層を含む第２発光スタック；
第１導電型半導体層及び第２導電型半導体層を含む第３発光スタック；
前記第１発光スタックと前記第２発光スタックとを結合する第１接着層；
前記第２発光スタックと前記第３発光スタックとを結合する第２接着層；
前記第１乃至第３発光スタックを覆う第１絶縁層；及び
前記第１絶縁層上に配置された第１乃至第４パッド；を含み、
前記第２発光スタックの第１導電型半導体層と前記第３発光スタックの第１導電型半導体層とが互いに隣接するように前記第２発光スタックと前記第３発光スタックとが前記第２接着層によって結合され、
前記第１絶縁層は、前記第２発光スタックの第１導電型半導体層と前記第３発光スタックの第１導電型半導体層とを共に露出させるコンタクトホールを含み、
前記第４パッドは、前記コンタクトホールを介して前記第２及び第３発光スタックの第１導電型半導体層に電気的に連結されたディスプレイ装置。

【請求項20】

前記発光素子は、
前記第１乃至第４パッドを覆い、前記第１乃至第４パッドを露出させる各貫通ホールを有する第２絶縁層；及び
前記第２絶縁層上に配置され、それぞれ前記第２絶縁層の各貫通ホールを介して前記第１乃至第４パッドに電気的に連結された第１乃至第４連結電極；をさらに含む、請求項１９に記載のディスプレイ装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、ディスプレイ用発光素子及びそれを有するＬＥＤディスプレイ装置に関する。

【背景技術】

【0002】

発光ダイオードは、無機光源であって、ディスプレイ装置、車両用ランプ、一般照明などの多くの分野に多様に用いられている。発光ダイオードは、寿命が長く、消費電力が低く、応答速度が速いという長所を有するので、既存の光源に迅速に取って代わっている。

【0003】

一方、従来の発光ダイオードは、ディスプレイ装置でバックライト光源として主に使用されてきた。しかし、近年、発光ダイオードを用いて直接イメージを具現するＬＥＤディスプレイが開発されている。

【0004】

ディスプレイ装置は、一般に、青色、緑色及び赤色の混合色を用いて多様な色相を具現する。ディスプレイ装置は、多様なイメージを具現するために複数のピクセルを含み、各ピクセルは、青色、緑色及び赤色のサブピクセルを備えており、これらのサブピクセルの色相を通じて特定のピクセルの色相が定められ、これらのピクセルの組み合わせによってイメージが具現される。

【0005】

ＬＥＤは、その材料によって多様な色相の光を放出できるので、青色、緑色及び赤色を放出する個別ＬＥＤチップを２次元平面上に配列することによってディスプレイ装置を提供することができる。しかし、各サブピクセルに一つのＬＥＤチップを配列する場合、ＬＥＤチップの個数が多くなり、実装工程に時間が多くかかる。

【0006】

各サブピクセルを２次元平面上に配列するので、青色、緑色及び赤色のサブピクセルを含む一つのピクセルが占有する面積が相対的に広くなる。よって、制限された面積内に各サブピクセルを配列するためには、各ＬＥＤチップの面積を減少させなければならない。しかし、ＬＥＤチップの大きさの減少は、ＬＥＤチップの実装を難しくするおそれがあり、さらに、発光面積の減少をもたらす。

【発明の概要】

【発明が解決しようとする課題】

【0007】

本開示が解決しようとする課題は、制限されたピクセル面積内で各サブピクセルの面積を増加できるディスプレイ装置を提供することにある。

【0008】

本開示が解決しようとする他の課題は、発光素子の実装工程時間を短縮できるディスプレイ装置を提供することにある。

【課題を解決するための手段】

【0009】

本開示の一実施例に係る発光素子は、第１導電型半導体層及び第２導電型半導体層を含む第１発光スタック；第１導電型半導体層及び第２導電型半導体層を含む第２発光スタック；第１導電型半導体層及び第２導電型半導体層を含む第３発光スタック；前記第１発光スタックと第２発光スタックとを結合する第１接着層；及び前記第２発光スタックと第３発光スタックとを結合する第２接着層；を含み、前記第２発光スタックは前記第１発光スタックと第３発光スタックとの間に配置され、前記第１接着層及び第２接着層のうち一つは、これと隣接した各発光スタックを電気的に連結する導電性接着層である。

【0010】

本開示の他の実施例に係る発光素子は、第１導電型半導体層及び第２導電型半導体層を含む第１発光スタック；第１導電型半導体層及び第２導電型半導体層を含む第２発光スタック；第１導電型半導体層及び第２導電型半導体層を含む第３発光スタック；前記第１発光スタックと前記第２発光スタックとを結合する第１接着層；前記第２発光スタックと前記第３発光スタックとを結合する第２接着層；前記第１乃至第３発光スタックを覆う第１絶縁層；及び前記第１絶縁層上に配置された第１乃至第４パッド；を含み、前記第２発光スタックの第１導電型半導体層と前記第３発光スタックの第１導電型半導体層とが互いに隣接するように前記第２発光スタックと前記第３発光スタックとが前記第２接着層によって結合され、前記第１絶縁層は、前記第２発光スタックの第１導電型半導体層と前記第３発光スタックの第１導電型半導体層とを共に露出させるコンタクトホールを含み、前記第４パッドは、前記コンタクトホールを介して前記第２及び第３発光スタックの第１導電型半導体層に電気的に連結される。

【0011】

本開示の一実施例に係るディスプレイ装置は、ディスプレイ基板；前記ディスプレイ基板上に配置された複数の発光素子；及び前記各発光素子の側面を覆うモールディング層；を含み、前記発光素子は、第１導電型半導体層及び第２導電型半導体層を含む第１発光スタック；第１導電型半導体層及び第２導電型半導体層を含む第２発光スタック；第１導電型半導体層及び第２導電型半導体層を含む第３発光スタック；前記第１発光スタックと前記第２発光スタックとを結合する第１接着層；及び前記第２発光スタックと前記第３発光スタックとを結合する第２接着層；を含み、前記第２発光スタックは前記第１発光スタックと第３発光スタックとの間に配置され、前記第１接着層及び第２接着層のうち一つは、これと隣接した各発光スタックを電気的に連結する導電性接着層である。

【0012】

本開示の他の実施例に係るディスプレイ装置は、ディスプレイ基板；前記ディスプレイ基板上に配置された複数の発光素子；及び前記各発光素子の側面を覆うモールディング層；を含み、前記発光素子は、第１導電型半導体層及び第２導電型半導体層を含む第１発光スタック；第１導電型半導体層及び第２導電型半導体層を含む第２発光スタック；第１導電型半導体層及び第２導電型半導体層を含む第３発光スタック；前記第１発光スタックと前記第２発光スタックとを結合する第１接着層；前記第２発光スタックと前記第３発光スタックとを結合する第２接着層；前記第１乃至第３発光スタックを覆う第１絶縁層；及び前記第１絶縁層上に配置された第１乃至第４パッド；を含み、前記第２発光スタックの第１導電型半導体層と前記第３発光スタックの第１導電型半導体層とが互いに隣接するように前記第２発光スタックと前記第３発光スタックとが前記第２接着層によって結合され、前記第１絶縁層は、前記第２発光スタックの第１導電型半導体層と前記第３発光スタックの第１導電型半導体層とを共に露出させるコンタクトホールを含み、前記第４パッドは、前記コンタクトホールを介して前記第２及び第３発光スタックの第１導電型半導体層に電気的に連結される。

【図面の簡単な説明】

【0013】

【図1A】本開示の一実施例に係る発光素子を説明するための概略的な斜視図である。

【0014】

【図1B】図１Ａの発光素子の概略的な平面図である。

【0015】

【図1C】図１ＢのＡ－Ａ'線に沿って切り取った概略的な断面図である。

【図1D】図１ＢのＢ－Ｂ'線に沿って切り取った概略的な断面図である。

【0016】

【図2】本開示の一実施例に係る発光スタック構造体の概略的な断面図である。

【0017】

【図3A】例示的な実施例に係る図１Ａの発光素子を製造する過程を示す平面図である。

【図4A】例示的な実施例に係る図１Ａの発光素子を製造する過程を示す平面図である。

【図5A】例示的な実施例に係る図１Ａの発光素子を製造する過程を示す平面図である。

【図6A】例示的な実施例に係る図１Ａの発光素子を製造する過程を示す平面図である。

【図7A】例示的な実施例に係る図１Ａの発光素子を製造する過程を示す平面図である。

【図8A】例示的な実施例に係る図１Ａの発光素子を製造する過程を示す平面図である。

【0018】

【図3B】例示的な実施例に係る図３Ａに示した対応平面図のＡ－Ａ'線に沿った断面図である。

【図4B】例示的な実施例に係る図４Ａに示した対応平面図のＡ－Ａ'線に沿った断面図である。

【図5B】例示的な実施例に係る図５Ａに示した対応平面図のＡ－Ａ'線に沿った断面図である。

【図6B】例示的な実施例に係る図６Ａに示した対応平面図のＡ－Ａ'線に沿った断面図である。

【図7B】例示的な実施例に係る図７Ａに示した対応平面図のＡ－Ａ'線に沿った断面図である。

【図8B】例示的な実施例に係る図８Ａに示した対応平面図のＡ－Ａ'線に沿った断面図である。

【0019】

【図3C】例示的な実施例に係る図３Ａに示した対応平面図のＢ－Ｂ'線に沿った断面図である。

【図4C】例示的な実施例に係る図４Ａに示した対応平面図のＢ－Ｂ'線に沿った断面図である。

【図5C】例示的な実施例に係る図５Ａに示した対応平面図のＢ－Ｂ'線に沿った断面図である。

【図6C】例示的な実施例に係る図６Ａに示した対応平面図のＢ－Ｂ'線に沿った断面図である。

【図7C】例示的な実施例に係る図７Ａに示した対応平面図のＢ－Ｂ'線に沿った断面図である。

【図8C】例示的な実施例に係る図８Ａに示した対応平面図のＢ－Ｂ'線に沿った断面図である。

【0020】

【図9A】例示的な実施例に係る発光パッケージを説明するための概略的な断面図である。

【図9B】例示的な実施例に係る発光パッケージを説明するための概略的な平面図である。

【0021】

【図10】本開示の一実施例に係るディスプレイ装置を説明するための概略的な断面図である。

【0022】

【図11】本開示の他の実施例に係る発光パッケージを説明するための概略的な断面図である。

【0023】

【図12】本開示の他の実施例に係る発光スタック構造体の概略的な断面図である。

【0024】

【図13】本開示の他の実施例に係る発光スタック構造体の概略的な断面図である。

【0025】

【図14】本開示の他の実施例に係る発光スタック構造体の概略的な断面図である。

【0026】

【図15】本開示の他の実施例に係る発光スタック構造体の概略的な断面図である。

【0027】

【図16】本開示の他の実施例に係る発光スタック構造体の概略的な断面図である。

【0028】

【図17】本開示の他の実施例に係る発光スタック構造体の概略的な断面図である。

【0029】

【図18】本開示の他の実施例に係る発光スタック構造体の概略的な断面図である。

【0030】

【図19】本開示の他の実施例に係る発光スタック構造体の概略的な断面図である。

【0031】

【図20A】本開示の他の実施例に係る発光パッケージを説明するための概略的な断面図である。

【0032】

【図20B】図２０ＡのＡ－Ａ'線に沿って切り取った概略的な断面図である。

【0033】

【図20C】図２０ＡのＢ－Ｂ'線に沿って切り取った概略的な断面図である。

【発明を実施するための形態】

【0034】

以下、添付の各図面を参照して本開示の各実施例を詳細に説明する。次に紹介する各実施例は、本開示の属する技術分野の通常の技術者に本開示の思想を十分に伝達するために例として提供されるものである。よって、本開示は、以下で説明する各実施例に限定されるものではなく、他の形態に具体化することも可能である。そして、各図面において、構成要素の幅、長さ、厚さなどは、便宜のために誇張して表現する場合がある。また、一つの構成要素が他の構成要素の「上部」又は「上」にあると記載された場合、各部分が他の部分の「直上部」又は「直上」にある場合のみならず、各構成要素と他の構成要素との間に更に他の構成要素が介在した場合も含む。明細書全体にわたって同一の参照番号は、同一の構成要素を示す。

【0035】

【0036】

第１乃至第３発光スタックが互いに重畳するので、ピクセル面積を増加させず、制限されたピクセル面積内で各サブピクセルの面積を増加させることができる。さらに、発光素子が第１乃至第３発光スタックを含むので、従来の発光素子に比べて発光素子の個数を減少させることができ、その結果、発光素子の実装工程時間を短縮することができる。さらに、第１接着層及び第２接着層のうち一つは、これと隣接した各発光スタックを電気的に連結する導電性接着層であるので、発光素子の製造工程を単純化することができる。

【0037】

一実施例において、前記導電性接着層はＩＴＯ（ｉｎｄｉｕｍｔｉｎｏｘｉｄｅ）を含んでもよい。例えば、前記導電性接着層は、ＩＴＯボンディング技術を用いて形成されてもよい。

【0038】

一実施例において、前記第１、第２及び第３発光スタックは、それぞれ赤色光、緑色光及び青色光を発することができる。他の実施例において、前記第１、第２及び第３発光スタックは、それぞれ赤色光、青色光及び緑色光を発することができる。第２発光スタックが青色光を発し、第３発光スタックが緑色光を発するようにし、その結果、青色光の光度を減少させ、緑色光の光度を増加させることによってＲＧＢ混色比を調節することができる。

【0039】

一方、前記発光素子は、前記第１発光スタックに電気的に連結された第１連結電極；前記第２発光スタックに電気的に連結された第２連結電極；前記第３発光スタックに電気的に連結された第３連結電極；及び前記第１、第２、及び第３発光スタックに共通して電気的に連結された第４連結電極；をさらに含んでもよい。

【0040】

さらに、前記第４連結電極は、前記導電性接着層を介してこれと隣接した各発光スタックに電気的に連結されてもよい。

【0041】

一実施例において、前記第４連結電極は、第１乃至第３発光スタックの第１導電型半導体層に共通して電気的に連結されてもよく、前記第１導電型半導体層はｎ型半導体層であってもよい。

【0042】

他の実施例において、前記第４連結電極は、第１乃至第３発光スタックの第２導電型半導体層に共通して電気的に連結されてもよく、前記第２導電型半導体層はｐ型半導体層であってもよい。

【0043】

一方、前記発光素子は、前記第１乃至第４連結電極の少なくとも一部を取り囲む保護層をさらに含んでもよい。前記保護層は、エポキシモールディングコンパウンド又はポリイミドフィルムを含んでもよく、前記保護層の上面は、前記第１乃至第４連結電極の上面と並んでもよい。

【0044】

いくつかの実施例において、前記発光素子は、前記第３発光スタックに隣接して配置された基板をさらに含んでもよい。

【0045】

【0046】

前記第１パッドは、前記第１絶縁層を介して前記第１発光スタックの第２導電型半導体層に電気的に連結されてもよく、前記第２パッドは、前記第１絶縁層を介して前記第２発光スタックの第２導電型半導体層に電気的に連結されてもよく、前記第３パッドは、前記第１絶縁層を介して前記第３発光スタックの第２導電型半導体層に電気的に連結されてもよく、前記第４パッドは、前記第１絶縁層を介して前記第１発光スタックの第１導電型半導体層にさらに電気的に連結されてもよい。

【0047】

一方、前記発光素子は、前記第１乃至第４パッドを覆い、前記第１乃至第４パッドを露出させる各貫通ホールを有する第２絶縁層；及び前記第２絶縁層上に配置され、それぞれ前記第２絶縁層の各貫通ホールを介して前記第１乃至第４パッドに電気的に連結された第１乃至第４連結電極；をさらに含んでもよい。

【0048】

また、前記発光素子は、前記各連結電極の少なくとも一部を取り囲む保護層をさらに含んでもよい。

【0049】

本開示の一実施例に係るディスプレイ装置は、ディスプレイ基板；前記ディスプレイ基板上に配置された複数の発光素子；及び前記各発光素子の側面を覆うモールディング層；を含み、前記発光素子は、第１導電型半導体層及び第２導電型半導体層を含む第１発光スタック；第１導電型半導体層及び第２導電型半導体層を含む第２発光スタック；第１導電型半導体層及び第２導電型半導体層を含む第３発光スタック；前記第１発光スタックと前記第２発光スタックとを結合する第１接着層；及び前記第２発光スタックと前記第３発光スタックとを結合する第２接着層；を含み、前記第２発光スタックは前記第１発光スタックと前記第３発光スタックとの間に配置され、前記第１接着層及び第２接着層のうち一つは、これと隣接した各発光スタックを電気的に連結する導電性接着層である。

【0050】

一実施例において、前記導電性接着層はＩＴＯを含んでもよい。

【0051】

一方、前記発光素子は、前記第１発光スタックに電気的に連結された第１連結電極；前記第２発光スタックに電気的に連結された第２連結電極；前記第３発光スタックに電気的に連結された第３連結電極；及び前記第１、第２、及び第３発光スタックに共通して電気的に連結された第４連結電極；をさらに含んでもよく、前記第４連結電極は、前記導電性接着層を介してこれと隣接した各発光スタックに電気的に連結されてもよい。

【0052】

さらに、前記第４連結電極は、第１乃至第３発光スタックの第１導電型半導体層に共通して電気的に連結されてもよく、前記第１導電型半導体層はｎ型半導体層であってもよい。

【0053】

【0054】

前記発光素子は、前記第１乃至第４パッドを覆い、前記第１乃至第４パッドを露出させる各貫通ホールを有する第２絶縁層；及び前記第２絶縁層上に配置され、それぞれ前記第２絶縁層の各貫通ホールを介して前記第１乃至第４パッドに電気的に連結された第１乃至第４連結電極；をさらに含んでもよい。

【0055】

以下、図面を参照して本開示の各実施例に対して具体的に説明する。以下では、発光スタック構造体、発光素子、又は発光パッケージはマイクロ－ＬＥＤを含んでもよく、これは、当技術分野で知られているように、発光面積が１００００μｍ^２以下である。他の実施例において、マイクロ－ＬＥＤは、４０００μｍ^２以下、さらに２５００μｍ^２以下の発光面積を有してもよい。

【0056】

図１Ａは、本開示の一実施例に係る発光素子を説明するための概略的な斜視図で、図１Ｂは、図１Ａの発光素子の概略的な平面図で、図１Ｃ及び図１Ｄは、それぞれ図１ＢのＡ－Ａ'線及びＢ－Ｂ'線に沿って切り取った概略的な断面図である。

【0057】

図１Ａ及び図１Ｂを参照すると、発光素子１００は、発光スタック構造体と、前記発光スタック構造体上に形成された第１連結電極２０ｃｅ、第２連結電極３０ｃｅ、第３連結電極４０ｃｅ、及び第４連結電極５０ｃｅと、前記各連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅを取り囲む保護層９０とを含む。一つの基板上に各発光素子１００のアレイが形成されてもよく、図１Ａに例示的に示した発光素子１００は、前記アレイから単一化されたものを示す。各発光素子１００の形成及び単一化に対しては後で詳細に説明する。いくつかの実施例において、発光スタック構造体を含む発光素子１００は、発光パッケージに形成されるように追加的に処理されてもよく、これに対しても後で詳細に説明する。

【0058】

図１Ａ乃至図１Ｄを参照すると、例示した実施例に係る発光素子１００は、発光スタック構造体を含み、第１ＬＥＤサブユニット、第２ＬＥＤサブユニット及び第３ＬＥＤサブユニットを含んでもよい。第１ＬＥＤサブユニットは第１発光スタック２０を含んでもよく、第２ＬＥＤサブユニットは第２発光スタック３０を含んでもよく、第３ＬＥＤサブユニットは第３発光スタック４０を含んでもよい。前記発光スタック構造体は、３個の発光スタック２０、３０、４０を示すが、本開示が特定の個数の発光スタックに制限されるのではない。例えば、いくつかの実施例において、発光スタック構造体は、２個又はさらに多い数の発光スタックを含んでもよい。ここでは、発光素子１００が一実施例によって３個の発光スタック２０、３０、４０を含む発光スタック構造体に対して説明する。

【0059】

基板１１は、各発光スタック２０、３０、４０を支持するためのものであって、発光素子１００に含まれてもよいが、最終的に、各発光スタック２０、３０、４０から除去されてもよい。発光素子１００に含まれる場合、基板１１は、光を透過させる光透過絶縁性物質を含んでもよい。例えば、基板１１は、サファイア、ガラス、クォーツ、シリコン、有機ポリマー、又は有機－無機複合材料を含んでもよく、例えば、炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、酸化ガリウム（Ｇａ_２Ｏ_３）、又はシリコン基板であってもよい。

【0060】

第１、第２及び第３発光スタック２０、３０、４０は、基板１１又は第３下部コンタクト電極４５ｐに向かって光を放出するように構成される。よって、第１発光スタック２０から放出された光は、第２及び第３発光スタック３０、４０を通過することができる。一実施例によると、第１、第２及び第３発光スタック２０、３０、４０は、互いに異なるピーク波長の光を放出することができる。一実施例において、第３下部コンタクト電極４５ｐから遠く離れた発光スタックが、第３下部コンタクト電極４５ｐに近い発光スタックに比べてさらに長波長の光を放出することによって光損失を減少させることができる。例えば、第１発光スタック２０は赤色光を放出し、第２発光スタック３０は緑色光を放出し、第３発光スタック４０は青色光を放出することができる。

【0061】

他の実施例において、第１、第２及び第３発光スタック２０、３０、４０の色混合比率を調節するために、第２発光スタック３０が第３発光スタック４０の波長より短い波長を有する光を放出することができる。これによって、第２発光スタック３０の光度を減少させ、第３発光スタック４０の光度を増加させることができ、その結果、第１、第２及び第３発光スタックから放出される光の光度比率を劇的に変更することができる。例えば、第１発光スタック２０は赤色光を放出し、第２発光スタック３０は青色光を放出し、第３発光スタック４０は緑色光を放出するように構成されてもよい。これによって、青色光の光度を相対的に減少させ、緑色光の光度を相対的に増加させることができ、その結果、赤色、緑色及び青色の光度比率を３：６：１に近づくように容易に調節することができる。さらに、第１、第２及び第３発光スタック２０、３０、４０の発光面積は、約１００００μｍ^２以下であってもよく、さらに４０００μｍ^２、さらには２５００μｍ^２以下であってもよい。また、第３下部コンタクト電極４５ｐに近いほど発光面積がさらに大きくなり、緑色光を放出する第３発光スタック４０を第３下部コンタクト電極４５ｐの最も近くに配置することによって緑色光の光度をさらに増加させることができる。

【0062】

第１発光スタック２０は、第１導電型半導体層２１、活性層２３及び第２導電型半導体層２５を含む。一実施例によると、第１発光スタック２０は、例えば、ＡｌＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩｎＰ、及びＧａＰなどの赤色光を放出する半導体物質を含んでもよいが、これに限定されるのではない。

【0063】

第１上部コンタクト電極２１ｎは、第１導電型半導体層２１上に配置され、第１導電型半導体層２１とのオーミック接触を形成することができる。第１下部コンタクト電極２５ｐは、第２導電型半導体層２５の下側に配置されてもよい。一実施例によると、第１導電型半導体層２１の一部はパターニングされてリセスされてもよく、第１上部コンタクト電極２１ｎは、オーミック接触水準を増加させるために第１導電型半導体層２１のリセスされた領域に配置されてもよい。第１上部コンタクト電極２１ｎは、単一層構造又は多重層構造を有してもよく、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｓｎ、Ｗ、Ｃｕ、又はこれらの合金、例えば、Ａｕ－Ｔｅ合金又はＡｕ－Ｇｅ合金を含んでもよいが、これに限定されるのではない。一実施例において、第１上部コンタクト電極２１ｎは、約１００ｎｍの厚さを有してもよく、第３下部コンタクト電極４５ｐに向かって下側方向への光放出効率を増加させるために高反射率を有する金属を含んでもよい。

【0064】

第２発光スタック３０は、第１導電型半導体層３１、活性層３３、及び第２導電型半導体層３５を含む。一実施例によると、第２発光スタック３０は、ＧａＮ、ＩｎＧａＮ、ＺｎＳｅなどの青色光を放出する半導体物質を含んでもよいが、これに制限されない。第２下部コンタクト電極３５ｐは、第２発光スタック３０の第２導電型半導体層３５上に配置される。

【0065】

第３発光スタック４０は、第１導電型半導体層４１、活性層４３及び第２導電型半導体層４５を含む。一実施例によると、第３発光スタック４０は、ＧａＮ、ＩｎＧａＮ、ＧａＰ、ＡｌＧａＩｎＰ、ＡｌＧａＰなどの緑色光を放出する半導体物質を含んでもよい。第３下部コンタクト電極４５ｐは、第３発光スタック４０の第２導電型半導体層４５の下側に配置される。上述したように、第２発光スタック３０と第３発光スタック４０の半導体物質は互いに取り替えられてもよい。

【0066】

一実施例によると、第１、第２及び第３発光スタック２０、３０、４０の第１導電型半導体層２１、３１、４１及び第２導電型半導体層２５、３５、４５のそれぞれは、単一層構造又は多重層構造を有してもよく、いくつかの実施例において、超格子層を含んでもよい。さらに、第１、第２及び第３発光スタック２０、３０、４０の各活性層２３、３３、４３は、単一量子井戸構造又は多重量子井戸構造を有してもよい。

【0067】

第１、第２及び第３下部コンタクト電極２５ｐ、３５ｐ、４５ｐのそれぞれは、光を透過させる透明導電物質を含んでもよい。例えば、各下部コンタクト電極２５ｐ、３５ｐ、４５ｐは、透明導電性酸化物（ＴＣＯ）、例えば、ＳｎＯ、ＩｎＯ_２、ＺｎＯ、ＩＴＯ（ｉｎｄｉｕｍｔｉｎｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍｔｉｎｚｉｎｃｏｘｉｄｅ）などを含んでもよく、これに限定されるのではない。

【0068】

第１接着層６１は、第１発光スタック２０と第２発光スタック３０との間に配置され、第２接着層６３は、第２発光スタック３０と第３発光スタック４０との間に配置され、第３接着層６５は、基板１１と第３発光スタック４０との間に配置される。

【0069】

第１接着層６１は、光を透過させる非導電性物質を含んでもよい。例えば、第１接着層６１は、光学的に透明な接着剤（ＯＣＡ）を含んでもよく、これは、エポキシ、ポリイミド、ＳＵ８、スピン－オン－ガラス（ＳＯＧ）、及びベンゾシクロブテン（ＢＣＢ）を含んでもよいが、これに制限されない。

【0070】

本実施例において、第２接着層６３は導電性物質を含む。第２接着層６３は、第２発光スタック３０の第１導電型半導体層３１及び第３発光スタック４０の第１導電型半導体層４１に共通して電気的に連結されてもよい。第２接着層６３は、例えば、ＩＴＯなどの各導電性酸化物層３１ｎ、４１ｎの接合層であってもよい。第２接着層６３を導電性物質層で形成することによって、第１導電型半導体層３１と第１導電型半導体層４１とを電気的に連結することができ、その結果、発光素子１００の製造工程を単純化することができる。

【0071】

第３接着層６５は、基板１１と第３発光スタック４０とをボンディングし、基板１１が除去されるとき、基板１１と共に除去されてもよい。この場合、第３接着層６５は、例えば、レーザーに反応する接着材料で形成されてもよく、その結果、レーザーを用いて基板１１を各発光スタック２０、３０、４０から容易に除去することができる。

【0072】

一方、例示した実施例によると、第１絶縁層８１及び第２絶縁層８３は、第１、第２及び第３発光スタック２０、３０、４０の各側面の少なくとも一部の上に配置される。第１及び第２絶縁層８１、８３のうち少なくとも一つは、多様な有機又は無機絶縁物質、例えば、ポリイミド、ＳｉＯ_２、ＳｉＮｘ、Ａｌ_２Ｏ_３などを含んでもよい。例えば、第１及び第２絶縁層８１、８３の少なくとも一つは、分布ブラッグ反射器（ＤＢＲ）を含んでもよい。他の例として、第１及び第２絶縁層８１、８３のうち少なくとも一つは、黒色有機ポリマーを含んでもよい。いくつかの実施例において、電気的にフローティングされた金属反射層が第１及び第２絶縁層８１、８３上に配置され、各発光スタック２０、３０、４０から放出された光を第３下部コンタクト電極４５ｐ側に反射させることができる。いくつかの実施例において、第１及び第２絶縁層８１、８３のうち少なくとも一つは、単一層構造を有してもよく、又は、互いに異なる屈折率を有する二つ以上の絶縁層で形成された多重層構造を有してもよい。

【0073】

各発光スタックの第１導電型半導体層２１、３１、４１はｎ型半導体層であってもよく、第２導電型半導体層２５、３５、４５はｐ型半導体層であってもよい。各発光スタックのｐ型半導体層（すなわち、第２導電型半導体層２５、３５、４５）にそれぞれ連結された第１、第２及び第３下部コンタクト電極２５ｐ、３５ｐ、４５ｐは、それぞれ第１乃至第３連結電極２０ｃｅ、３０ｃｅ、４０ｃｅに電気的に連結されてもよい。一方、各発光スタックのｎ型半導体層（すなわち、第１導電型半導体層２１、３１、４１）は、第４連結電極５０ｃｅに共通して電気的に連結されてもよい。これによって、発光素子１００は、第１、第２及び第３発光スタック２０、３０、４０の各ｎ型半導体層２１、３１、４１が共通して連結された共通ｎ型発光スタック構造体を有してもよく、互いに独立的に駆動してもよい。共通ｎ型発光スタック構造体を有するので、第１、第２及び第３発光スタック２０、３０、４０に印加される電圧のソースを互いに異ならせることができる。

【0074】

図示した実施例に係る発光素子１００は共通ｎ型構造を有するが、本開示がこれに限定されるのではない。例えば、一部の例示的な実施例において、それぞれの発光スタックの第１導電型半導体層２１、３１、４１はｐ型半導体層であってもよく、それぞれの発光スタックの第２導電型半導体層２５、３５、４５はｎ型半導体層であってもよく、その結果、共通ｐ型発光スタック構造を形成することができる。また、一部の実施例において、各発光スタックの積層シーケンスは、図面に示したものに制限されなく、多様に変形可能である。以下、本開示の一実施例に係る発光素子１００に対して共通ｎ型発光スタック構造を参照して説明する。

【0075】

図示した実施例によると、発光素子１００は、第１パッド２０ｐｄ、第２パッド３０ｐｄ、第３パッド４０ｐｄ及び第４パッド５０ｐｄを含む。第１パッド２０ｐｄは、第１絶縁層８１によって画定された第１コンタクトホール２０ＣＨを介して第１下部コンタクト電極２５ｐに電気的に連結される。第１連結電極２０ｃｅは、第２絶縁層８３によって画定された第１貫通ホール２０ｃｔを介して第１パッド２０ｐｄに電気的に連結される。第２パッド３０ｐｄは、第１絶縁層８１によって画定された第２コンタクトホール３０ＣＨを介して第２下部コンタクト電極３５ｐに電気的に連結される。第２連結電極３０ｃｅは、第２絶縁層８３によって画定された第２貫通ホール３０ｃｔを介して第２パッド３０ｐｄに電気的に連結される。

【0076】

第３パッド４０ｐｄは、第１絶縁層８１によって画定された第３コンタクトホール４０ＣＨを介して第３下部コンタクト電極４５ｐに電気的に連結される。第３連結電極４０ｃｅは、第２絶縁層８３によって画定された第３貫通ホール４０ｃｔを介して第３パッド４０ｐｄに電気的に連結される。

【0077】

第４パッド５０ｐｄは、第１サブコンタクトホール５０ＣＨａ及び第２サブコンタクトホール５０ＣＨｂを介して第１、第２及び第３発光スタック２０、３０、４０の第１導電型半導体層２１、３１、４１に電気的に連結される。第１サブコンタクトホール５０ＣＨａは、第１上部コンタクト電極２１ｎを露出させることができ、第４パッド５０ｐｄは、第１サブコンタクトホール５０ＣＨａを介して第１上部コンタクト電極２１ｎに連結されてもよい。また、第２サブコンタクトホール５０ＣＨｂは、第２接着層６３上に形成され、第２接着層６３の一部を露出させることができ、第４パッド５０ｐｄは、第２サブコンタクトホール５０ＣＨｂを介して第２接着層６３に電気的に連結されてもよい。第２接着層６３を導電層で形成することによって、第４パッド５０ｐｄは、第２サブコンタクトホール５０ＣＨｂを用いて第１導電型半導体層３１及び第１導電型半導体層４１に共通して電気的に連結されてもよい。

【0078】

第４連結電極５０ｃｅは、第２絶縁層８３によって画定された第４貫通ホール５０ｃｔを介して第４パッド５０ｐｄに電気的に連結され、その結果、第４パッド５０ｐｄを介して第１導電型半導体層２１、３１、４１に共通して電気的に連結される。

【0079】

本実施例において、各連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅがそれぞれ各パッド２０ｐｄ、３０ｐｄ、４０ｐｄ、５０ｐｄに直接接触することを図示及び説明するが、各連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅが各パッド２０ｐｄ、３０ｐｄ、４０ｐｄ、５０ｐｄに直接連結されず、他のコネクターがこれらの間に介在してもよい。

【0080】

第１、第２、第３及び第４パッド２０ｐｄ、３０ｐｄ、４０ｐｄ、５０ｐｄは、互いに離隔して絶縁されている。一実施例によると、第１、第２、第３及び第４パッド２０ｐｄ、３０ｐｄ、４０ｐｄ、５０ｐｄのそれぞれは、第１、第２及び第３発光スタック２０、３０、４０の側面の少なくとも一部を覆うことができる。これを通じて、第１、第２及び第３発光スタック２０、３０及び４０から発生した熱を容易に発散させることができる。

【0081】

図示した実施例によると、各連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、基板１１から上向きに突出した実質的に長い形状を有してもよい。連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、Ｃｕ、Ｎｉ、Ｔｉ、Ｓｂ、Ｚｎ、Ｍｏ、Ｃｏ、Ｓｎ、Ａｇ又はこれらの合金などの金属を含んでもよいが、これに制限されない。例えば、各連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅのそれぞれは、各連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、及び５０ｃｅの長い形状からの応力を減少させるために、二つ以上の金属又は複数の異なる金属層を含んでもよい。他の実施例において、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅがＣｕを含む場合、Ｃｕの酸化を抑制するために追加的な金属が蒸着又はめっきされてもよい。一部の実施例において、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅがＣｕ／Ｎｉ／Ｓｎを含む場合、Ｃｕは、Ｓｎが発光スタック構造に浸透することを防止することができる。一部の実施例において、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅは、めっき過程で金属層を形成するためのシード層を含んでもよく、これに対しては後で説明する。

【0082】

図面に示したように、それぞれの連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは実質的に平坦な上部表面を有し得るので、後述する外部ライン又は電極と発光スタック構造物との間の電気的連結を容易に行うことができる。本開示の一実施例によると、発光素子１００の表面積が、当業界で知られているように、約１０，０００μｍ^２未満、又は他の実施例において約４，０００μｍ^２又は２，５００μｍ^２未満であるマイクロＬＥＤを含む場合、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅは、図面に示したように、第１、第２及び第３発光スタック２０、３０、４０のうち少なくとも一つの一部と重畳してもよい。より具体的には、各連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、発光スタック構造物の側面に形成された少なくとも一つのステップと重畳してもよい。このように、連結電極の下面の面積が上面の面積より大きいので、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅと発光スタック構造との間にさらに大きい接触面積が形成され得る。これによって、発光スタック構造体上に連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅがより安定的に形成され得る。このような方式で、発光素子１００の構造は、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅと発光スタック構造体との間にさらに大きい接触面積で強化され得る。また、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅは、発光スタック構造体の側面に形成された少なくとも一つのステップと重畳し得るので、発光スタック構造体で発生した熱が外部にさらに効率的に発散され得る。

【0083】

例示的な実施例において、各連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅのうち少なくとも一つは、各発光スタック２０、３０及び４０のそれぞれの側面と重畳してもよく、その結果、発光スタック２０、３０、４０は、内部で発生した熱を外部に効率的に発散させる。また、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅが金属などの反射性物質を含む場合、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅは、少なくとも一つの発光スタック２０、３０、４０から放出された光を反射させることができ、その結果、光効率を改善することができる。

【0084】

一般に、製造する間、複数の発光素子のアレイが基板１１上に形成されてもよい。基板１１は、スクライビングラインに沿って切断され、それぞれの発光素子を個別化（分離）し、発光素子は、パッケージングなどの発光素子の追加処理のために多様な移送技術を用いて他の基板又はテープに移送され得る。この場合、発光素子が発光構造から外側に突出した金属バンプ又は柱などの連結電極を含む場合、前記各連結電極を外部に露出させる発光素子の構造に起因して、後続工程の間、例えば、転写段階で多様な問題が発生し得る。また、発光素子が適用分野によって約１０，０００μｍ^２未満、約４，０００μｍ^２未満又は約２，５００μｍ^２未満の表面積を有するマイクロ－ＬＥＤを含む場合、発光素子の取り扱いは、小さいフォームファクターによってさらに難しくなり得る。

【0085】

例えば、連結電極が棒のような実質的に長い形状を有する場合、従来の真空方法を用いて発光素子を転写することは、発光素子が連結電極の突出構造に起因して十分な吸引面積を有し得ないこともあるので難しくなる。また、露出した連結電極は、連結電極が製造装置と接触するときのような後続工程の間、多様な応力によって直接影響を受ける場合があり、これは、発光素子の構造を損傷させ得る。他の例として、発光素子の上部表面（例えば、基板と反対の表面）上に接着テープを付着させることによって発光素子が転写されるとき、発光素子と接着テープとの間の接触面積が連結電極の上部表面に制限され得る。この場合、接着テープが発光素子（例えば、基板）の下部表面に付着するときとは反対に、発光素子の接着テープに対する接着力が弱くなるおそれがあり、転写する間、発光素子が接着テープから好ましくない形で分離され得る。他の例として、従来のピックアンドプレース（ｐｉｃｋ－ａｎｄ－ｐｌａｃｅ）方法を用いて発光素子を転写するとき、連結ピンの間に配置される発光素子の一部に吐出ピンが直接接触し、発光構造物の上部構造が損傷し得る。特に、吐出ピンは、発光素子の中心にぶつかるおそれがあり、発光素子の上部発光スタックに物理的損傷を引き起こし得る。

【0086】

本開示の一実施例によると、前記保護層９０は、前記発光スタック構造体上に形成されてもよい。より具体的に、図１Ａに示したように、保護層９０は、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅの間に形成され、発光スタック構造体の少なくとも側面を覆うことができる。図示した実施例によると、保護層９０は、基板１１、第１及び第２絶縁層８１、８３及び第３発光スタック４０の側面を露出させることができる。保護層９０は、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅの上面と実質的に並んで形成されてもよく、エポキシモールディングコンパウンド（ＥＭＣ）を含んでもよい。これは、黒色、白色又は透明のように多様な色相で形成され得るが、本開示がこれに限定されるのではない。例えば、一部の実施例において、保護層９０は、ポリイミド（ＰＩＤ）を含んでもよく、この場合、ＰＩＤは、発光スタック構造体に適用されるとき、平坦度を増加させるために液体型でないドライフィルムとして提供されてもよい。一部の実施例において、保護層９０は、感光性を有する物質を含んでもよい。このような方式で、保護層９０は、後続プロセスの間に印加され得る外部衝撃から発光構造体を保護するだけでなく、後続転写段階の間の取り扱いを容易に行えるように発光素子１００に十分な接触面積を提供することができる。また、保護層９０は、発光素子１００の側面への光漏れを防止し、隣接した発光素子１００から放出される光の干渉を防止したり、少なくとも抑制することができる。

【0087】

図２は、本開示の一実施例に係る発光スタック構造体の概略的な断面図である。図示した実施例に係る発光スタック構造体は、上述した発光素子１００に含まれたものと実質的に同一であるので、重複を避けるために、実質的に同一の発光スタック構造体を形成する構成に対する説明は省略する。また、第１上部コンタクト電極２１ｎを図示していないが、最終的に、第１導電型半導体層２１上に第１上部コンタクト電極２１ｎが提供されてもよい。

【0088】

図２を参照すると、本開示の一実施例に係る第１、第２及び第３下部コンタクト電極２５ｐ、３５ｐ、４５ｐは、それぞれ個別ラインＳ_Ｒ、Ｓ_Ｇ、Ｓ_Ｂに連結されてもよい。第１、第２及び第３発光スタック２０、３０、４０の第１導電型半導体層２１、３１、４１は、共通ラインＳｃに連結されてもよい。共通ラインＳｃは、第１上部コンタクト電極２１ｎを介して第１発光スタック２０の第１導電型半導体層２１に連結されてもよい。また、共通ラインＳｃは、第２接着層６３に接続され、第１導電型半導体層３１、４１に共通して電気的に連結されてもよい。

【0089】

本開示の一実施例は、ｎ共通構造を採択することによって、第１乃至第３発光スタック２０、３０、４０に互いに異なる電圧を印加することができる。例えば、赤色光を放出する第１発光スタック２０は、青色光及び緑色光を放出する第２及び第３発光スタック３０、４０に比べて相対的に低い電圧を印加することができる。したがって、各発光スタックに適した電圧源を個別的に使用することができ、電力損失を減少させることができる。図示した例示的な実施例において、個別ラインＳ_Ｒ、Ｓ_Ｇ、Ｓ_Ｂ及び共通ラインＳｃを用いることによって、第１、第２及び第３発光スタック２０、３０及び４０は、選択的に光を放出するように個別的に制御され得る。

【0090】

本開示の一実施例に係る発光スタック構造体は、各発光スタック２０、３０、４０の動作状態によって多様な色相の光を表示できる一方、従来の発光素子は、単一色相の光を放出する多数の発光セルの組み合わせで多様な色相を表示することができる。より具体的に、従来の発光素子は、一般に、フルカラーディスプレイを具現するために２次元平面に沿って互いに離隔した異なる色の光、例えば、赤色、緑色及び青色をそれぞれ放出する発光セルを含む。このように、従来の発光セルによって比較的大きな面積が占有され得る。しかし、本開示の一実施例に係る発光スタック構造体は、複数の発光スタック２０、３０、４０を積層することによって互いに異なる色相の光を放出することができ、従来の発光装置より小さい面積を通じて高い水準の集積を提供し、フルカラーを具現することができる。

【0091】

また、各発光素子１００が表示装置を製造するために他の基板に実装される場合、例えば、実装される各素子の個数が従来の発光素子に比べて大きく減少し得る。このように、特に、一つのディスプレイ装置に数十万個又は数百万個のピクセルが形成されるとき、発光素子１００を使用するディスプレイ装置の製造が実質的に単純化され得る。

【0092】

例示的な実施例によると、発光スタック構造体は、それから放出される光の純度及び効率を改善させるために多様な追加の構成要素をさらに含んでもよい。例えば、一部の例示的な実施例において、各発光スタックの間に波長通過フィルターが配置されてもよい。一部の実施例において、各発光スタックの間の光の明るさの均衡を合わせるために、少なくとも一つの発光スタックの発光表面上に凹凸部が形成されてもよい。例えば、ＲＧＢの光度混合比を３：６：１に近づけるために緑色光の光度を増加させる必要があり、このために、第２導電型半導体層４５に凹凸が形成されてもよい。

【0093】

以下、本開示の一実施例に係る発光素子１００の形成方法を図面を参照して説明する。

【0094】

図３Ａ、図４Ａ、図５Ａ、図６Ａ、図７Ａ及び図８Ａは、例示的な実施例に係る図１Ａの発光素子を製造する過程を示す平面図である。図３Ｂ、図４Ｂ、図５Ｂ、図６Ｂ、図７Ｂ及び図８Ｂは、例示的な実施例に係る図３Ａ、図４Ａ、図５Ａ、図６Ａ、図７Ａ及び図８Ａに示した対応平面図のＡ－Ａ'線に沿った断面図である。図３Ｃ、図４Ｃ、図５Ｃ、図６Ｃ、図７Ｃ及び図８Ｃは、例示的な実施例に係る図３Ａ、図４Ａ、図５Ａ、図６Ａ、図７Ａ及び図８Ａに示した対応平面図のＢ－Ｂ'線に沿った断面図である。

【0095】

再び図２を参照すると、第３発光スタック４０の第１導電型半導体層４１、第３活性層４３及び第２導電型半導体層４５は、例えば、金属有機化学気相蒸着（ＭＯＣＶＤ）方法又は分子線エピタキシー（ＭＢＥ）方法によって成長基板（図示せず）上に順次成長され得る。第３下部コンタクト電極４５ｐは、例えば、物理気相蒸着法又は化学気相蒸着法によって第２導電型半導体層４５上に形成されてもよく、ＳｎＯ、ＩｎＯ_２、ＺｎＯ、ＩＴＯ、ＩＴＺＯなどの透明伝導性酸化物（ＴＣＯ）を含んでもよい。本開示の一実施例に係る第３発光スタック４０が緑色を発光する場合、成長基板は、Ａｌ_２Ｏ_３（例：サファイア基板）を含み、第３下部コンタクト電極４５ｐは、酸化スズなどの透明伝導性酸化物（ＴＣＯ）を含んでもよい。

【0096】

続いて、第３発光スタック４０上に基板１１が接着層６５を介在して付着してもよく、成長基板は、レーザーリフトオフなどを用いて第３発光スタック４０から除去されてもよい。成長基板が除去されることによって第１導電型半導体層４１が露出し、露出した第１導電型半導体層４１上にＩＴＯなどの透明伝導性酸化物層４１ｎが形成されてもよい。

【0097】

第２発光スタック３０も、第３発光スタック４０と類似する過程を通じて形成され、成長基板が除去された第１導電型半導体層３１上にＩＴＯなどの透明伝導性酸化物層３１ｎが形成されてもよい。

【0098】

一方、第３発光スタック４０上の透明伝導性酸化物層４１ｎと第２発光スタック３０上の透明伝導性酸化物層３１ｎとが互いに接合されることによって接合層６３を形成し、第２発光スタック３０上の臨時基板が除去されてもよい。

【0099】

一方、第１発光スタック２０は、成長基板上に第１導電型半導体層、活性層及び第２導電型半導体層を順次成長させることによって類似する形に形成され得る。透明導電性酸化物（ＴＣＯ）を含む下部コンタクト電極は、例えば、物理気相蒸着法又は化学気相蒸着法などによって第２導電型半導体層２５上にそれぞれ形成されてもよい。そして、第１発光スタック２０は、第１接着層６１を介在して第２発光スタック３０に結合されてもよく、成長基板は、化学工程、機械的工程などによって除去されてもよい。

【0100】

本実施例において、まず、第２発光スタック３０と第３発光スタック４０とが結合され、続いて、第１発光スタック２０が第２発光スタック３０に結合されることを説明するが、これらの順序は変更されてもよい。例えば、まず、第１発光スタック２０と第２発光スタック３０とが結合され、続いて、第３発光スタック４０が第２発光スタック３０に結合されてもよい。

【0101】

続いて、図３Ａ、図３Ｂ及び図３Ｃを参照すると、第１、第２及び第３発光スタック２０、３０、４０のそれぞれの多様な部分は、エッチング工程などを通じてパターニングされ、第１導電型半導体層２１、第１下部コンタクト電極２５ｐ、第２下部コンタクト電極３５ｐ、第３下部コンタクト電極４５ｐ、及び第２接着層６３の各部分を露出させることができる。第２接着層６３の代わりに、第１導電型半導体層３１又は第１導電型半導体層４１の部分が露出してもよい。図示した実施例によると、第１発光スタック２０は、各発光スタック２０、３０、４０のうち最も小さい面積を有する。一方、第３発光スタック４０は、各発光スタック２０、３０、４０のうち最も大きい面積を有することができ、その結果、第３発光スタック４０の光度を相対的に増加させることができる。しかし、本開示の概念が発光スタック２０、３０及び４０の相対的な大きさに特に制限されるのではない。

【0102】

図４Ａ、図４Ｂ及び図４Ｃを参照すると、第１発光スタック２０の第１導電型半導体層２１の上面の一部は、第１上部コンタクト電極２１ｎを形成するために湿式エッチングを通じてパターニングされてもよい。上述したように、第１上部コンタクト電極２１ｎは、第１導電型半導体層２１のリセスされた領域に約１００ｎｍの厚さで形成され、例えば、それらの間のオーミック接触を向上させることができる。

【0103】

図５Ａ、図５Ｂ及び図５Ｃを参照すると、第１絶縁層８１は、発光スタック２０、３０、４０を覆うように形成されてもよく、第１絶縁層８１の一部は、第１、第２、第３及び第４コンタクトホール２０ＣＨ、３０ＣＨ、４０ＣＨ及び５０ＣＨを形成するために除去されてもよい。第１コンタクトホール２０ＣＨは、第１下部コンタクト電極２５ｐ上に画定され、第１下部コンタクト電極２５ｐの一部を露出させる。第２コンタクトホール３０ＣＨは、第２下部コンタクト電極３５ｐ上に画定され、第２下部コンタクト電極３５ｐの一部を露出させることができる。第３コンタクトホール４０ＣＨは、第３下部コンタクト電極４５ｐ上に画定され、第３下部コンタクト電極４５ｐの一部を露出させることができる。

【0104】

第４コンタクトホール５０ＣＨは、第１乃至第３発光スタック２０、３０、４０の第１導電型半導体層２１、３１、４１への電気的接続を許容するための通路を提供する。第４コンタクトホール５０ＣＨは、第１サブコンタクトホール５０ＣＨａ及び第２サブコンタクトホール５０ＣＨｂを含んでもよい。第１サブコンタクトホール５０ＣＨａは、第１導電型半導体層２１上に画定され、第１上部コンタクト電極２１ｎの一部を露出させることができ、第２サブコンタクトホール５０ＣＨｂは、第２接着層６３上に画定され、第２接着層６３の一部を露出させることができる。

【0105】

図６Ａ、図６Ｂ及び図６Ｃを参照すると、第１、第２、第３及び第４パッド２０ｐｄ、３０ｐｄ、４０ｐｄ及び５０ｐｄは、第１、第２、第３及び第４コンタクトホール２０ＣＨ、３０ＣＨ、４０ＣＨ、５０ＣＨを有するように形成された第１絶縁層８１上に形成される。第１、第２、第３及び第４パッド２０ｐｄ、３０ｐｄ、４０ｐｄ及び５０ｐｄは、例えば、実質的に基板１１の全面上に導電層を形成し、フォトリソグラフィ工程を用いて導電層をパターニングすることによって形成され得る。

【0106】

第１パッド２０ｐｄは、第１コンタクトホール２０ＣＨが形成された領域と重畳するように形成され、第１コンタクトホール２０ＣＨを介して第１下部コンタクト電極２５ｐに連結されてもよい。第２パッド３０ｐｄは、第２コンタクトホール３０ＣＨが形成された領域と重畳するように形成され、第２コンタクトホール３０ＣＨを介して第２下部コンタクト電極３５ｐに連結されてもよい。第３パッド４０ｐｄは、第３コンタクトホール４０ＣＨが形成された領域と重畳するように形成され、第３コンタクトホール４０ＣＨを介して第３下部コンタクト電極４５ｐに連結されてもよい。第４パッド５０ｐｄは、第４コンタクトホール５０ＣＨが形成された領域、特に、第１及び第２サブコンタクトホール５０ＣＨａ、５０ＣＨｂが形成された領域と重畳するように形成され、第１乃至第３発光スタック２０、３０、４０の第１導電型半導体層２１、３１、４１に電気的に連結されてもよい。

【0107】

図７Ａ、図７Ｂ及び図７Ｃを参照すると、第２絶縁層８３は、第１絶縁層８１上に形成されてもよい。第２絶縁層８３は、シリコン酸化物及び／又はシリコン窒化物を含んでもよい。しかし、本開示がこれに限定されるのではなく、一部の実施例において、第１及び第２絶縁層８１、８３は無機物質を含んでもよい。続いて、第２絶縁層８３はパターニングされ、第１乃至第４パッド２０ｐｄ、３０ｐｄ、４０ｐｄ、５０ｐｄを露出させる第１、第２、第３及び第４貫通ホール２０ｃｔ、３０ｃｔ、４０ｃｔ及び５０ｃｔが形成されてもよい。

【0108】

第１パッド２０ｐｄ上に形成された第１貫通ホール２０ｃｔは、第１パッド２０ｐｄの一部を露出させる。第２パッド３０ｐｄ上に形成された第２貫通ホール３０ｃｔは、第２パッド３０ｐｄの一部を露出させる。第３パッド４０ｐｄ上に形成された第３貫通ホール４０ｃｔは、第３パッド４０ｐｄの一部を露出させる。第４パッド５０ｐｄ上に形成された第４貫通ホール５０ｃｔは、第４パッド５０ｐｄの一部を露出させる。図示した例示的な実施例において、第１、第２、第３及び第４貫通ホール２０ｃｔ、３０ｃｔ、４０ｃｔ及び５０ｃｔは、第１、第２、第３及び第４パッド２０ｐｄ、３０ｐｄ、４０ｐｄ及び５０ｐｄが形成された領域内でそれぞれ画定され得る。

【0109】

図８Ａ、図８Ｂ及び図８Ｃを参照すると、第１、第２、第３及び第４貫通ホール２０ｃｔ、３０ｃｔ、４０ｃｔ、５０ｃｔが形成された第２絶縁層８３上に第１、第２、第３及び第４連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅが形成される。第１連結電極２０ｃｅは、第１貫通ホール２０ｃｔが形成された領域と重畳するように形成され、第１貫通ホール２０ｃｔを介して第１パッド２０ｐｄに連結されてもよい。第２連結電極３０ｃｅは、第２貫通ホール３０ｃｔが形成された領域と重畳するように形成され、第２貫通ホール３０ｃｔを介して第２パッド３０ｐｄに連結されてもよい。第３連結電極４０ｃｅは、第３貫通ホール４０ｃｔが形成された領域と重畳するように形成され、第３貫通ホール４０ｃｔを介して第３パッド４０ｐｄに連結されてもよい。第４連結電極５０ｃｅは、第４貫通ホール５０ｃｔが形成された領域と重畳するように形成され、第４貫通ホール５０ｃｔを介して第４パッド５０ｐｄに連結されてもよい。

【0110】

第１、第２、第３及び第４連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅは、互いに離隔して発光スタック構造体上に形成されてもよい。第１、第２、第３及び第４連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅは、第１、第２、第３及び第４パッド２０ｐｄ、３０ｐｄ、４０ｐｄ、５０ｐｄにそれぞれ電気的に連結され、外部信号を各発光スタック２０、３０、４０に伝送することができる。

【0111】

第１、第２、第３及び第４連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅを形成する方法は特に制限されない。例えば、本開示の一実施例によると、発光スタック構造体上にシード層が伝導性表面として蒸着され、連結電極が形成される位置にシード層が露出するようにフォトレジストパターンが形成されてもよい。一実施例によると、前記シード層は、約１０００Å程度の厚さで蒸着されてもよいが、これに限定されるのではない。続いて、シード層は、Ｃｕ、Ｎｉ、Ｔｉ、Ｓｂ、Ｚｎ、Ｍｏ、Ｃｏ、Ｓｎ、Ｔａ、Ａｇなどの金属又はこれらの合金でめっきされてもよく、各連結電極の間に残留するフォトレジストパターン及びシード層は除去されてもよい。一部の例示的な実施例において、めっき金属の酸化を防止したり、少なくとも抑制するために、追加金属がめっき金属（例えば、各連結電極）上に無電解ニッケル浸漬ゴールド（ｅｌｅｃｔｒｏｌｅｓｓｎｉｃｋｅｌｉｍｍｅｒｓｉｏｎｇｏｌｄ；ＥＮＩＧ）などによって蒸着又はめっきされてもよい。一部の実施例において、シード層は、それぞれの連結電極に残っていてもよい。

【0112】

図示した例示的な実施例によると、それぞれの連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、基板１１から遠ざかる方向に実質的に長い形状を有してもよい。他の例示的な実施例において、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅは、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅの長い形状から応力を減少させるために２個以上の金属又は複数の異なる金属層を含んでもよい。しかし、本開示は、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅの特定形状に限定されず、一部の実施例において、連結電極は多様な形状を有することができる。

【0113】

図面に示したように、それぞれの連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、発光スタック構造体と外部ライン又は電極との間の電気的連結を容易に行うために実質的に平坦な上部表面を有してもよい。各連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅは、発光スタック構造体の側面に形成された少なくとも一つのステップと重畳してもよい。このような方式で、連結電極の下部表面は、上部表面より大きい幅を有してもよく、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅと発光スタック構造体との間にさらに大きい接触面積を提供し、発光素子１００が保護層９０と共に多様な後続工程に耐えられるより安定した構造を有する。この場合、外側に近接して配置された連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅの一側面の長さと発光素子１００の中心に近接して配置された他の側面の長さとは互いに異なってもよい。例えば、連結電極の二つの対向面の間の長さの差は、３μｍ乃至１６μｍであってもよいが、これに限定されるのではない。

【0114】

そして、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅの間に保護層９０が配置される。保護層９０は、研磨工程などによって連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅの上面と実質的に並んで形成されてもよい。一実施例によると、保護層９０は、ブラックエポキシモールディングコンパウンド（ＥＭＣ）を含んでもよいが、これに限定されるのではない。例えば、一部の実施例において、保護層９０は、感光性を有するポリイミドドライフィルム（ＰＩＤ）を含んでもよい。このような方式で、保護層９０は、後続プロセスの間に適用され得る外部衝撃から発光構造体を保護するだけでなく、後続転写段階の間の取り扱いを容易に行えるように発光素子１００に十分な接触面積を提供することができる。また、保護層９０は、発光素子１００の側面への光漏れを防止し、隣接した発光素子１００から放出される光の干渉を防止するか、少なくとも抑制することができる。

【0115】

一つの基板１１上に複数の発光素子１００が形成され、これらの発光素子１００が単一化工程を経て個別発光素子１００に分割されてもよい。一実施例において、基板１１上に保護層９０が形成された後、レーザースクライビング及びブレーキング技術を用いて保護層９０と共に基板１１を分割することによって個別発光素子１００を製造することができる。他の実施例において、保護層９０が形成された後、基板１１と第３接着層６５とを分離し、保護層９０を分割することによって個別発光素子１００を製造することもできる。

【0116】

複数の発光素子１００は、分割前にテープなどに付着してもよく、個別発光素子に分割された後、テープが拡張され、各発光素子１００が互いに空間的に離隔し得る。

【0117】

図９Ａ及び図９Ｂは、例示的な実施例に係る発光パッケージを説明するための概略的な断面図及び平面図である。

【0118】

本開示の一実施例によると、前記単一化された発光素子１００は、まず、キャリア基板（図示せず）上に転写されて配置されてもよい。この場合、発光素子１００が発光スタック構造体から外側に突出する連結電極を含む場合、上述したように、不均一な構造により、後続工程、特に、転写工程で多様な問題が発生し得る。また、発光素子が適用分野によって約１０，０００μｍ^２未満、約４，０００μｍ^２未満又は約２，５００μｍ^２未満の表面積を有するマイクロ－ＬＥＤを含む場合、小さいフォームファクターによって発光素子の取り扱いがさらに難しくなり得る。しかし、各連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅの間に保護層９０が配置された例示的な実施例に係る発光素子１００の提供は、転写及びパッケージングなどの後続プロセスの間の発光素子１００の取り扱いを容易にするだけでなく、外部衝撃から発光構造体を保護し、隣接した各発光素子１００の間の光の干渉を防止することができる。

【0119】

各発光素子１００は、接着層を介在してキャリア基板上に付着してもよい。キャリア基板は、発光素子１００を安定的に装着する限り、特に制限されない。

【0120】

キャリア基板上に付着した発光素子１００は、回路基板１１ｐ上に実装されてもよい。一実施例によると、回路基板１１ｐは、互いに電気的に連結された上部回路電極１１ｐａ、下部回路電極１１ｐｃ及び中間回路電極１１ｐｂを含んでもよい。各上部回路電極１１ｐａは、それぞれ第１、第２、第３及び第４連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅのそれぞれに対応してもよい。例示的な実施例において、各上部回路電極１１ｐａはＥＮＩＧによって表面処理され、高温で部分的に溶融されることによって、発光素子１００の各連結電極に対する電気的連結を容易に行うことができる。

【0121】

例示した実施例によると、発光素子１００は、好ましくは、ディスプレイ装置などの最終目標装置に実装される回路基板１１ｐの上部回路電極のピッチＰ（図９Ｂを参照）を考慮した上で、所望のピッチでキャリア基板上で互いに離隔し得る。

【0122】

本開示の一実施例によると、発光素子１００の第１、第２、第３及び第４連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅは、回路基板１１ｐの上部回路電極１１ｐａに、例えば、異方性導電フィルム（ＡＣＦ）接合によってそれぞれボンディングされてもよい。他のボンディング方法より低い温度で行われ得るＡＣＦボンディングを通じて発光素子１００が回路基板にボンディングされるとき、発光素子１００がボンディングの間に高温に晒されることを防止することができる。しかし、本開示は、特定の結合方法に制限されない。例えば、一部の例示的な実施例において、各発光素子１００は、異方性伝導性ペースト（ＡＣＰ）、半田、ボールグリッドアレイ（ＢＧＡ）、又はＣｕ及びＳｎのうち少なくとも一つを含むマイクロバンプを用いて回路基板１１ｐにボンディングされてもよい。この場合、連結電極２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅの上部表面と保護層９０は、研磨工程などによって互いに実質的に並んでいるので、発光素子１００の異方性導電フィルムに対する接着性が増加し、回路基板１１ｐにボンディングされるときにさらに安定的な構造を形成することができる。

【0123】

続いて、モールディング層９１が各発光素子１００の間に形成される。一実施例によると、モールディング層９１は、発光素子１００から放出された光を反射又は吸収することによって光を遮断することができる。モールディング層９１は、特に、発光素子１００の上面、すなわち、光放出面と並んでもよい。これによって、第１乃至第３発光スタック２０、３０、４０から放出される光の指向角を狭めることができる。例えば、モールディング層９１は、基板１１の側面を覆い、基板１１の上面と並んでもよい。したがって、モールディング層９１は、光が基板１１の側面に放出されることを防止し、指向角を狭めることができる。さらに、光放出面が基板１１の上面に制限されるので、第１乃至第３発光スタック２０、３０、４０の光の指向角がほぼ同一になる。また、モールディング層９１は、発光素子１００上に形成された保護層９０と共に、その構造を強化することによって発光パッケージに追加的な保護を提供する。

【0124】

例示的な実施例において、モールディング層９１は、有機又は無機ポリマーを含んでもよい。一部の実施例において、モールディング層９１は、シリカ又はアルミナなどの充填剤をさらに含んでもよい。例示的な実施例において、モールディング層９１は、保護層９０と同一の物質を含んでもよい。モールディング層９１は、ラミネーション、めっき及び／又は印刷方法などの当業界で知られている多様な方法を通じて形成され得る。例えば、モールディング層９１は、有機高分子シートが発光素子１００上に配置され、真空で高温及び高圧が加えられる真空ラミネート工程によって形成され、発光パッケージの実質的に平らな上面を提供することによって光均一性を向上させることができる。モールディング層９１は、グラインディング工程又は全面エッチング工程を通じて発光素子１００の上面が露出するように部分的に除去されてもよい。

【0125】

一部の実施例において、発光素子１００から基板１１が除去された場合、モールディング層９１は、第３下部コンタクト電極４５ｐの側面を覆い、第３下部コンタクト電極４５ｐの上面を露出させることができる。

【0126】

本実施例において、モールディング層９１の上面が発光素子１００の上面と並んでいることを図示及び説明するが、モールディング層９１の一部は、発光素子１００の上面を覆うこともできる。これによって、外部から流入した光が発光素子１００で反射されることを遮断することができる。

【0127】

一方、回路基板１１ｐ上に配置された発光素子１００は、所望の構成に切断されることによって発光パッケージ１１０として形成され得る。図９Ｂは、回路基板１１ｐ上に配置された４個の発光素子１００（２ｘ２）を示す。しかし、本開示は、発光パッケージ１１０に形成された特定の個数の発光素子に制限されない。例えば、一部の実施例において、発光パッケージ１１０は、回路基板１１ｐ上に形成された一つ以上の発光素子１００を含んでもよい。また、本開示は、発光パッケージ１１０内の一つ以上の発光素子１００の特定の配列に限定されなく、例えば、発光パッケージ１１０内の一つ以上の発光素子１００はｎ×ｍの配列であってもよい。ここで、ｎとｍは正の整数である。一実施例によると、回路基板１１ｐは、発光パッケージ１１０に含まれたそれぞれの発光素子１００を独立的に駆動するためのスキャンライン及びデータラインを含んでもよい。

【0128】

図１０は、本開示の一実施例に係るディスプレイ装置を説明するための概略的な断面図である。

【0129】

図１０を参照すると、ディスプレイ装置は、ディスプレイ基板１１ｂ及び発光パッケージ１１０を含んでもよい。発光パッケージ１１０は、ディスプレイ装置などの最終装置のディスプレイ基板１１ｂ上に実装されてもよい。ディスプレイ基板１１ｂは、発光パッケージ１１０の下部回路電極１１ｐｃにそれぞれ対応するターゲット電極１１ｓを含んでもよい。本開示の一実施例に係るディスプレイ装置は複数の画素を含んでもよく、各発光素子１００は各画素に対応して配置されてもよい。より具体的に、本開示の一実施例に係る発光素子１００の各発光スタックは、一つのピクセルの各サブピクセルに対応してもよい。発光素子１００は、垂直に積層された発光スタック２０、３０及び４０を含むので、各サブピクセルに対して転写される素子の数は、従来の発光素子の数より実質的に減少し得る。また、連結電極の各対向面の長さが互いに異なるので、発光スタック構造体に連結電極を安定的に形成し、内部構造を強化することができる。また、一部の実施例に係る発光素子１００は、各連結電極の間に保護層９０を含むので、外部衝撃から発光素子１００を保護することができる。

【0130】

本実施例において、発光パッケージ１１０がディスプレイ基板１１ｂに実装されることを説明するが、発光パッケージ１１０を製造する工程を省略し、ディスプレイ基板１１ｂ上に発光素子１００を直接実装することによってモールディング層９１を形成することもできる。

【0131】

図１１は、本開示の他の実施例に係る発光パッケージを説明するための概略的な断面図である。

【0132】

図１１を参照すると、本実施例に係る発光パッケージは、既に図９Ａ及び図９Ｂを参照して説明した発光パッケージとほぼ類似するが、発光素子２００が基板１１を含まない点で相違する。発光素子１００から基板１１及び第３接着層６５が除去され、その結果、第３下部コンタクト電極４５ｐが露出する。発光素子２００は、第３下部コンタクト電極４５ｐの上面を介して光を放出し、その結果、第３下部コンタクト電極４５ｐの上面が光放出面になる。モールディング層９１は、第３下部コンタクト電極４５ｐの側面を覆い、その上面を露出させる。

【0133】

図１２は、本開示の他の実施例に係る発光スタック構造体の概略的な断面図である。

【0134】

図１２を参照すると、本実施例に係る発光スタック構造体は、図２の発光スタック構造体とほぼ類似するが、第１発光スタック２０の第１導電型半導体層２１と第２導電型半導体層２５の位置において相違する。すなわち、本実施例において、第１導電型半導体層２１が第２導電型半導体層２５より第２発光スタック３０のさらに近くに配置される。一方、第１上部コンタクト電極２１ｎは第１導電型半導体層２１の下部に配置され、第１下部コンタクト電極２５ｐは第２導電型半導体層２５上に配置される。

【0135】

各個別ラインＳ_Ｒ、Ｓ_Ｂ、Ｓ_Ｇは、それぞれ第１乃至第３下部コンタクト電極２５ｐ、３５ｐ、４５ｐに電気的に連結されてもよく、共通ラインＳｃは、第１上部コンタクト電極２１ｎ及び第２接着層６３に電気的に連結されてもよい。本実施例に係る発光スタック構造体を用いることによって、共通ｎ発光スタック構造の発光素子が提供され得る。

【0136】

図１３は、本開示の他の実施例に係る発光スタック構造体の概略的な断面図である。

【0137】

図１３を参照すると、本実施例に係る発光スタック構造体は、図２の発光スタック構造体とほぼ類似するが、第１接着層６１ａが導電性物質を含む点で相違する。すなわち、図２の実施例において、第２接着層６３は、導電性物質を含み、第１導電型半導体層３１、４１を互いに電気的に連結するが、本実施例において、第１接着層６１ａは、導電性物質を含み、第１導電型半導体層２１、３１を互いに電気的に連結する。第１接着層６１ａは、例えば、第１上部コンタクト電極２１ｎと第２上部コンタクト電極３１ｎの接合層であってもよく、ここで、第１上部コンタクト電極２１ｎ及び第２上部コンタクト電極３１ｎは、それぞれＩＴＯなどの透明伝導性酸化物層で形成されてもよい。一方、第２接着層６３ａは絶縁性物質で形成され、その結果、第３発光スタック４０は、第２発光スタック３０から第２接着層６３ａによって絶縁される。

【0138】

各個別ラインＳ_Ｒ、Ｓ_Ｂ、Ｓ_Ｇは、それぞれ第１乃至第３下部コンタクト電極２５ｐ、３５ｐ、４５ｐに電気的に連結されてもよく、共通ラインＳｃは、第１接着層６１ａ及び第１導電型半導体層４１に電気的に連結されてもよい。本実施例に係る発光スタック構造体を用いることによって、共通ｎ発光スタック構造の発光素子が提供され得る。

【0139】

図１４は、本開示の他の実施例に係る発光スタック構造体の概略的な断面図である。

【0140】

図１４を参照すると、本実施例に係る発光スタック構造体は、図１３の発光スタック構造体とほぼ類似するが、第３発光スタック４０の第１導電型半導体層４１と第２導電型半導体層４５の位置において相違する。すなわち、本実施例において、第２導電型半導体層４５は、第１導電型半導体層４１より第２発光スタック３０のさらに近くに配置される。一方、第３下部コンタクト電極４５ｐは第２導電型半導体層４５上に配置される。

【0141】

本実施例において、基板１４１は、第３発光スタック４０を成長させるための成長基板であってもよく、第１導電型半導体層４１は基板１４１上で成長され得る。したがって、上記の各実施例で説明した第３接着層６５は本実施例で省略される。

【0142】

【0143】

図１５は、本開示の他の実施例に係る発光スタック構造体の概略的な断面図である。

【0144】

図１５を参照すると、本実施例に係る発光スタック構造体は、図２を参照して説明した発光スタック構造体とほぼ類似するが、第２接着層６３ｂが第２発光スタック３０の第２導電型半導体層３５と第３発光スタック４０の第２導電型半導体層４５とを電気的に連結する点で相違しており、また、基板１４１は、第３発光スタック４０を成長させるための成長基板であってもよい。

【0145】

一実施例において、第２接着層６３ｂは、第２下部コンタクト電極３５ｐと第３下部コンタクト電極４５ｐの接合層であってもよく、第２及び第３下部コンタクト電極３５ｐ、４５ｐは、それぞれＩＴＯなどの透明伝導性酸化物層であってもよい。

【0146】

本実施例において、各個別ラインＳ_Ｒ、Ｓ_Ｂ、Ｓ_Ｇは、それぞれ第１導電型半導体層２１、３１、４１に電気的に連結されてもよく、共通ラインＳｃは、第１下部コンタクト電極２５ｐ及び第２接着層６３ｂに共通して電気的に連結されてもよい。本実施例に係る発光スタック構造体を用いることによって、共通ｐ発光スタック構造の発光素子が提供され得る。

【0147】

図１６は、本開示の他の実施例に係る発光スタック構造体の概略的な断面図である。

【0148】

図１６を参照すると、本実施例に係る発光スタック構造体は、図１５を参照して説明した発光スタック構造体とほぼ類似するが、第１発光スタック２０の第１導電型半導体層２１と第２導電型半導体層２５の位置において相違する。すなわち、本実施例において、第１導電型半導体層２１は、第２導電型半導体層２５より第２発光スタック３０のさらに近くに配置される。一方、第１上部コンタクト電極２１ｎは第１導電型半導体層２１の下部に配置され、第１下部コンタクト電極２５ｐは第２導電型半導体層２５上に配置される。

【0149】

各個別ラインＳ_Ｒ、Ｓ_Ｂ、Ｓ_Ｇは、それぞれ第１導電型半導体層２１、３１、４１に電気的に連結されてもよく、共通ラインＳｃは、第１下部コンタクト電極２５ｐ及び第２接着層６３ｂに共通して電気的に連結されてもよい。本実施例に係る発光スタック構造体を用いることによって、共通ｐ発光スタック構造の発光素子が提供され得る。

【0150】

図１７は、本開示の他の実施例に係る発光スタック構造体の概略的な断面図である。

【0151】

図１７を参照すると、本実施例に係る発光スタック構造体は、図１３を参照して説明した発光スタック構造体とほぼ類似するが、第１接着層６１ｂが第１発光スタック２０の第２導電型半導体層２５と第２発光スタック３０の第２導電型半導体層３５とを電気的に連結する点で相違する。

【0152】

一実施例において、第１接着層６１ｂは、第１下部コンタクト電極２５ｐと第２下部コンタクト電極３５ｐの接合層であってもよく、第１及び第２下部コンタクト電極２５ｐ、３５ｐは、それぞれＩＴＯなどの透明伝導性酸化物層であってもよい。

【0153】

本実施例において、各個別ラインＳ_Ｒ、Ｓ_Ｂ、Ｓ_Ｇは、それぞれ第１導電型半導体層２１、３１、４１に電気的に連結されてもよく、共通ラインＳｃは、第１接着層６１ｂ及び第３下部コンタクト電極４５ｐに共通して電気的に連結されてもよい。本実施例に係る発光スタック構造体を用いることによって、共通ｐ発光スタック構造の発光素子が提供され得る。

【0154】

図１８は、本開示の他の実施例に係る発光スタック構造体の概略的な断面図である。

【0155】

図１８を参照すると、本実施例に係る発光スタック構造体は、図１７を参照して説明した発光スタック構造体とほぼ類似するが、第３発光スタック４０の第１導電型半導体層４１と第２導電型半導体層４５の位置において相違する。すなわち、本実施例において、第２導電型半導体層４５は、第１導電型半導体層４１より第２発光スタック３０のさらに近くに配置される。一方、第３下部コンタクト電極４５ｐは第２導電型半導体層４５上に配置される。

【0156】

【0157】

各個別ラインＳ_Ｒ、Ｓ_Ｂ、Ｓ_Ｇは、それぞれ第１導電型半導体層２１、３１、４１に電気的に連結されてもよく、共通ラインＳｃは、第１接着層６１ｂ及び第３下部コンタクト電極４５ｐに電気的に連結されてもよい。本実施例に係る発光スタック構造体を用いることによって、共通ｐ発光スタック構造の発光素子が提供され得る。

【0158】

図１９は、本開示の他の実施例に係る発光スタック構造体の概略的な断面図である。

【0159】

図１９を参照すると、本実施例に係る発光スタック構造体は、図２を参照して説明した発光スタック構造体とほぼ類似するが、第２接着層６３ａが非導電性物質を含む点で相違する。第２接着層６３ａは光を透過させることができる。例えば、第２接着層６３ａは、光学的に透明な接着剤（ＯＣＡ）を含んでもよく、これは、エポキシ、ポリイミド、ＳＵ８、スピン－オン－ガラス（ＳＯＧ）、及びベンゾシクロブテン（ＢＣＢ）を含んでもよいが、これに制限されない。

【0160】

第２接着層６３ａが非導電性物質を含むことによって、第２発光スタック３０の第１導電型半導体層３１と第３発光スタック４０の第１導電型半導体層４１は、第２接着層６３ａによって絶縁される。

【0161】

図２０Ａは、本開示の他の実施例に係る発光素子を説明するための概略的な平面図で、図２０Ｂは、図２０ＡのＡ－Ａ'線に沿って切り取った概略的な断面図で、図２０Ｃは、図２０ＡのＢ－Ｂ'線に沿って切り取った概略的な断面図である。ここで、発光素子は、図１９の発光スタック構造体を用いて形成されてもよく、製造工程は省略する。

【0162】

図２０Ａ、図２０Ｂ及び図２０Ｃを参照すると、本実施例に係る発光素子は、既に図１Ａ乃至図１Ｄを参照して説明した発光素子１００とほぼ類似するが、第２接着層６３ａが非導電性物質を含む点で相違する。

【0163】

例えば、第１絶縁層８１の第２サブコンタクトホール５０ＣＨｂは、第２接着層６３ａの一部を露出させるものではなく、第１導電型半導体層３１の一部と第１導電型半導体層４１の一部とを共に露出させる。一つのサブコンタクトホール５０ＣＨｂを用いて第１導電型半導体層３１、４１を同時に露出させることができ、工程マージンを増加させることができる。

【0164】

一方、第４パッド５０ｐｄは、第２サブコンタクトホール５０ＣＨｂを介して第１導電型半導体層３１、４１に電気的に接続し、第１サブコンタクトホール５０ＣＨａを介して第１上部コンタクト電極２１ｎに電気的に接続することができる。第４連結電極５０ｃｅは、第２絶縁層８３の貫通ホール５０ｃｔを介して露出した第４パッド５０ｐｄに接続し、その結果、第４パッド５０ｐｄを介して第１導電型半導体層２１、３１、４１に共通して電気的に連結され得る。これによって、共通ｎ構造の発光素子が提供され得る。

【0165】

本実施例において、図１９の基板１１及び第３接着層６５は、発光素子から最終的に除去されてもよい。他の実施例において、基板１１及び第３接着層６５が発光素子に残留してもよい。

【0166】

特定の例示的な実施例及び具現を本明細書で説明したが、他の実施例及び修正がこの説明から明らかになるだろう。よって、本開示は、このような実施例に制限されなく、添付の特許請求の範囲のさらに広い範囲及び当業者にとって明らか且つ多様な修正及び等価の構成を含む。

【符号の説明】

【0167】

１１基板
１１ｂディスプレイ基板
１１ｐ回路基板
１１ｐａ上部回路電極
１１ｐｂ中間回路電極
１１ｐｃ下部回路電極
１１ｓターゲット電極
２０第１発光スタック
２０ｃｅ第１連結電極
２０ＣＨ第１コンタクトホール
２０ｃｔ第１貫通ホール
２０ｐｄ第１パッド
２１第１導電型半導体層
２１ｎ第１上部コンタクト電極
２３活性層
２５第２導電型半導体層
２５ｐ第１下部コンタクト電極
３０第２発光スタック
３０ｃｅ第２連結電極
３０ＣＨ第２コンタクトホール
３０ｃｔ第２貫通ホール
３０ｐｄ第２パッド
３１第１導電型半導体層
３１ｎ第２上部コンタクト電極
３３活性層
３５第２導電型半導体層
３５ｐ第２下部コンタクト電極
４０第３発光スタック
４０ｃｅ第３連結電極
４０ＣＨ第３コンタクトホール
４０ｃｔ第３貫通ホール
４０ｐｄ第３パッド
４１第１導電型半導体層
４１ｎ透明伝導性酸化物層
４３第３活性層
４５第２導電型半導体層
４５ｐ第３下部コンタクト電極
５０ｃｅ第４連結電極
５０ＣＨ第４コンタクトホール
５０ＣＨａ第１サブコンタクトホール
５０ＣＨｂ第２サブコンタクトホール
５０ｃｔ第４貫通ホール
５０ｐｄ第４パッド
６１、６１ａ、６１ｂ第１接着層
６３、６３ａ、６３ｂ第２接着層
６５第３接着層
８１第１絶縁層
８３第２絶縁層
９０保護層
９１モールディング層
１００発光素子
１１０発光パッケージ
１４１基板
２００発光素子

【図1a】