特表 2023-502244 無線周波数デバイスにおける周波数等化及び温度補償システム及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-01-23

(54)【発明の名称】無線周波数デバイスにおける周波数等化及び温度補償システム及び方法

(51)【国際特許分類】

   H04B 3/14 20060101AFI20230116BHJP

   H03H 7/54 20060101ALI20230116BHJP

   H03H 7/01 20060101ALI20230116BHJP

【ＦＩ】

H04B3/14

H03H7/54

H03H7/01 F

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2022529111

(86)(22)【出願日】2020-11-17

(85)【翻訳文提出日】2022-06-10

(86)【国際出願番号】 US2020060842

(87)【国際公開番号】W WO2021101863

(87)【国際公開日】2021-05-27

(31)【優先権主張番号】62/936,720

(32)【優先日】2019-11-18

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】519417551

【氏名又は名称】スミスズ インターコネクト アメリカズ インコーポレイテッド

【氏名又は名称原語表記】ＳＭＩＴＨＳ ＩＮＴＥＲＣＯＮＮＥＣＴ ＡＭＥＲＩＣＡＳ， ＩＮＣ．

(74)【代理人】

【識別番号】100147485

【弁理士】

【氏名又は名称】杉村 憲司

(74)【代理人】

【識別番号】230118913

【弁護士】

【氏名又は名称】杉村 光嗣

(74)【代理人】

【識別番号】100195534

【弁理士】

【氏名又は名称】内海 一成

(72)【発明者】

【氏名】モアメル ハサノヴィック

(72)【発明者】

【氏名】コンラッド ウィリアム ジョーダン

【テーマコード（参考）】

5J024

5K046

【Ｆターム（参考）】

5J024AA06

5J024CA06

5J024CA09

5J024CA10

5J024DA25

5J024DA35

5J024HA01

5K046EE22

5K046EE23

(57)【要約】

周波数等化器を提供する。この周波数等化器は、第１ポート及び第２ポート間に延在する主セグメントと、この主セグメントに対し結合関係に配置され且つ第３ポート及び第４ポート間に延在する結合セグメントとを有するカプラを具えている。この周波数等化器は更に、第１ポート及び入力ライン間に電気的に直列に結合されている第１サーミスタと、第２ポート及び出力ライン間に電気的に直列に結合されている第２サーミスタと、第３ポートを通って結合された第１シャント抵抗とを有具えている。この周波数等化器は、この周波数等化器を経て送信される信号に対して周波数等化と温度補償とを同時に達成する。
【選択図】図２

【特許請求の範囲】

【請求項1】

第１ポート及び第２ポート間に延在する主セグメント及びこの主セグメントに対し結合関係に配置されているとともに第３ポート及び第４ポート間に延在する結合セグメントを有しているカプラと、
前記第１ポート及び入力ライン間に電気的に直列に結合された第１サーミスタと、
前記第２ポート及び出力ライン間に電気的に直列に結合された第２サーミスタと、
前記第３ポートを通って結合された第１シャント抵抗と
を具える周波数等化器であって、この周波数等化器が当該周波数等化器を経て送信される信号に対して周波数等化と温度補償とを同時に達成するようにした周波数等化器。

【請求項2】

請求項１に記載の周波数等化器が更に、前記第４ポートを通って結合された第２シャント抵抗を具えている周波数等化器。

【請求項3】

請求項１に記載の周波数等化器において、前記主セグメント及び前記結合セグメントが互いに異なる幅を有している周波数等化器。

【請求項4】

請求項１に記載の周波数等化器において、前記カプラが更に、前記主セグメントに対して第２結合関係に配置され且つ第５ポート及び第６ポート間に延在している第２結合セグメントを有しており、前記周波数等化器が更に、
前記第５ポートを通って電気的に結合された第３シャント抵抗と、
前記第６ポートを通って電気的に結合された第４シャント抵抗と
を具えている周波数等化器。

【請求項5】

請求項１に記載の周波数等化器において、前記カプラが更に、前記主セグメント及び前記結合セグメントと間に延在するシャントラインを有している周波数等化器。

【請求項6】

請求項１に記載の周波数等化器において、前記主セグメントの長さを前記周波数等化器に対する入力信号の四分の一波長よりも長くした周波数等化器。

【請求項7】

請求項１に記載の周波数等化器が更に、前記第１サーミスタに対し電気的に並列結合された第１インダクタと、前記第２サーミスタに対し電気的に並列結合された第２インダクタとを具えている周波数等化器。

【請求項8】

請求項１に記載の周波数等化器において、前記第１サーミスタ及び前記第２サーミスタの少なくとも一方がサーミスタペーストを有している周波数等化器。

【請求項9】

請求項１に記載の周波数等化器が更に、前記入力ラインと、前記出力ラインと、前記第１ポートと、前記第２ポートとの少なくとも１つを通って電気的に結合された少なくとも１つのインピーダンス調整用構造体を具えている周波数等化器。

【請求項10】

第１表面及び第２表面を有する基板と、
前記第２表面上に配置された接地平面と、
前記第１表面上に配置された結合ストリップ及び前記接地平面により規定され且つ第１ポート及び第２ポート間に延在する主セグメントを有するとともに、前記第２表面上に配置された結合ストリップ及び前記接地平面により規定され、且つ前記主セグメントに対し結合関係に配置され、しかも第３ポート及び第４ポート間に延在している結合セグメントを有しているカプラと、
前記第１表面上に配置され、前記第１ポート及び入力ライン間に電気的に直列に結合された第１サーミスタと、
前記第１表面上に配置され、前記第２ポート及び出力ライン間に電気的に直列に結合された第２サーミスタと、
前記第３ポートを通って結合された第１シャント抵抗と
を具える電子回路パッケージにおいて、
この電子回路パッケージを経て送信される信号に対して周波数等化と温度補償とを同時に達成するようにした電子回路パッケージ。

【請求項11】

請求項１０に記載の電子回路パッケージが更に、前記第１表面上に配置され且つ前記第４ポートを通って電気的に結合された第２シャント抵抗を具えている電子回路パッケージ。

【請求項12】

請求項１０に記載の電子回路パッケージにおいて、前記主ストリップと前記結合ストリップとが互いに異なる幅を有している電子回路パッケージ。

【請求項13】

請求項１０に記載の電子回路パッケージにおいて、前記カプラが更に、前記第１表面上に配置された第２結合ストリップ及び前記接地平面により規定された第２結合セグメントを有し、この第２結合セグメントが前記主セグメントに対して第２結合関係に配置されているとともに第５ポート及び第６ポート間に延在しており、前記周波数等化器が更に、
前記第１表面上に配置されているとともに前記第５ポートを通って電気的に結合された第３シャント抵抗と、
前記第１表面上に配置されているとともに前記第６ポートを通って電気的に結合された第４シャント抵抗と
を具えている電子回路パッケージ。

【請求項14】

請求項１０に記載の電子回路パッケージにおいて、前記カプラが更に、前記主セグメント及び前記結合セグメント間に延在するシャントラインを有している電子回路パッケージ。

【請求項15】

請求項１０に記載の電子回路パッケージにおいて、前記主セグメントの長さを前記周波数等化器の入力信号に対する四分の一波長よりも長くした電子回路パッケージ。

【請求項16】

請求項１０に記載の電子回路パッケージが更に、前記第１サーミスタに対し電気的に並列結合された第１インダクタと、前記第２サーミスタに対し電気的に並列結合された第２インダクタとを具えている電子回路パッケージ。

【請求項17】

請求項１０に記載の電子回路パッケージにおいて、前記第１サーミスタ及び前記第２サーミスタの少なくとも一方が前記第１表面上に配置されたサーミスタペーストを有している電子回路パッケージ。

【請求項18】

請求項１０に記載の電子回路パッケージが更に、前記入力ラインと、前記出力ラインとの少なくとも１つを通って電気的に結合された少なくとも１つのインピーダンス調整用構造体を具えている電子回路パッケージ。

【請求項19】

周波数等化器製造方法であって、この周波数等化器製造方法が、
第１ポート及び第２ポート間に延在する主セグメントを具えているとともに、この主セグメントに対し結合関係に配置され且つ第３ポート及び第４ポート間に延在する結合セグメントを具えているカプラを形成するステップと、
前記第１ポート及び入力ライン間に第１サーミスタを電気的に直列に結合するステップと、
前記第２ポート及び出力ライン間に第２サーミスタを電気的に直列に結合するステップと、
前記第３ポートを通して第１シャント抵抗を電気的に結合するステップと
を具え、前記周波数等化器がこの周波数等化器を経て送信される信号に対して周波数等化及び温度補償を同時に達成するようにする周波数等化器製造方法。

【請求項20】

請求項１９に記載の周波数等化器製造方法が更に、前記第４ポートを通して第２シャント抵抗を電気的に結合するステップを具えている周波数等化器製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本出願は、２０１９年１１月１８日に出願した米国仮特許出願第６２／９３６，７２０号に対する優先権を主張するものであり、その開示内容全体を参照により本出願の一部としてここに援用する。

【背景技術】

【0002】

ここに記載する実施例は一般的に無線周波数（ＲＦ）の相互接続に関するものであり、特にＲＦデバイスにおける周波数等化及び温度補償に関するものである。

【0003】

ＲＦデバイスは、遠隔通信（リモートコミュニケーション）及び遠隔探査（リモートセンシング）のような多くの分野に対して用いられている。このようなデバイスの性能、例えば、所定の入力信号に対して所望の出力信号を生ぜしめるこのようなデバイスの能力は、入力信号の周波数やＲＦデバイスの温度のような多くの異なる要因により影響を受ける可能性がある。例えば、ＲＦ信号の減衰量は、一般的に、ＲＦ信号の周波数が増大するにつれて増大する。更に、温度が高くなるのに応じて、一般的に、ＲＦ信号の減衰量が増大する。ＲＦデバイスは、一般的に、特定の周波数範囲（レンジ）及び温度範囲の双方又は何れか一方に亘って比較的一貫性があるように実行する必要がある為、これらの相互作用が不所望なものとなるおそれがある。しかし、補償回路を付加することによりＲＦデバイスの部品、製造及び設置の費用を増大させる可能性があり、設置する場合、ＲＦ適用分野において追加の物理的スペースを占める可能性がある。従って、改善した周波数等化及び温度補償を提供する回路が望ましいものである。

【発明の概要】

【0004】

本発明の１つの態様では、周波数等化器を提供する。この周波数等化器はカプラ（結合器）を有し、このカプラは、第１ポート及び第２ポート間に延在する主セグメントと、この主セグメントに対し結合関係（第１結合関係）に配置されているとともに第３ポート及び第４ポート間に延在する結合セグメント（第１結合セグメント）とを有している。この周波数等化器は更に、第１ポート及び入力ライン間に電気的に直列に結合された第１サーミスタと、第２ポート及び出力ライン間に電気的に直列に結合された第２サーミスタと、第３ポートを通って結合された第１シャント（分路）抵抗とを有している。この周波数等化器は、この周波数等化器を経て送信される信号に対して周波数等化と温度補償とを同時に達成する。

【0005】

本発明の他の態様では、周波数等化器に対する電子回路パッケージを提供する。この電子回路パッケージは、第１表面及び第２表面を有する基板と、第２表面上に配置された接地平面と、第１表面上に配置された主ストリップ（主細条）及び前述した接地平面により規定された主セグメントを有するカプラとを具えている。主セグメントは第１ポート及び第２ポート間に延在している。カプラは更に、第２表面上に配置された結合ストリップ（第１結合ストリップ）と接地平面とにより規定された結合セグメントを具えている。この結合セグメントは主セグメントに対し結合関係に配置されているとともに、第３ポート及び第４ポート間に延在している。電子回路パッケージは更に、第１表面上に配置され且つ第１ポート及び入力ライン間に電気的に直列に結合されている第１サーミスタと、第１表面上に配置され且つ第２ポート及び出力ライン間に電気的に直列に結合されている第２サーミスタと、第１表面上に配置され且つ第３ポートを通って結合された第１シャント抵抗とを有している。この電子回路パッケージは、この電子回路パッケージを経て送信される信号に対して周波数等化と温度補償とを同時に達成する。

【0006】

本発明の他の態様では、周波数等化器を製造する方法を提供する。この方法は、第１ポート及び第２ポート間に延在する主セグメントを有するとともに、この主セグメントに対し結合関係に配置され且つ第３ポート及び第４ポート間に延在する結合セグメントを有するカプラを形成するステップと、第１ポート及び入力ライン間に第１サーミスタを電気的に直列に結合するステップと、第２ポート及び出力ライン間に第２サーミスタを電気的に直列に結合するステップと、第３ポートを通して第１シャント抵抗を電気的に結合するステップとを具える。この周波数等化器はこの周波数等化器を経て送信される信号に対して周波数等化及び温度補償を同時に達成する。

【図面の簡単な説明】

【0007】

【図1】図１は、本発明の代表的な周波数等化器を示す線図である。

【図2】図２は、図１に示す周波数等化器の具体例としうる代表的な電子回路パッケージを示す平面図である。

【図3】図３は、図１に示す周波数等化器の具体例としうる他の代表的な電子回路パッケージを示す平面図である。

【図4】図４は、図１に示す周波数等化器の具体例としうる更に他の代表的な電子回路パッケージを示す平面図である。

【図5】図５は、図１に示す周波数等化器を製造する代表的な方法を示す流れ図である。

【発明を実施するための形態】

【0008】

関連する基本的な機能を変えることなく変更を許容しうる程度に如何なる定量的表現をも修正するために、本明細書及び特許請求の範囲の全体に亘り用いているものと近似する用語が適用されるものである。従って、“約”、“ほぼ”及び“実質的に”のような用語により修飾された値は指定された正確な値に制限されるべきものではない。少なくとも一部の例では、近似する用語は、値を測定する計器の精度に対応させることができる。この場合に且つ本明細書及び特許請求の範囲全体に亘って、複数の数値範囲の限界を組み合わせたり相互に交換したり、このような数値範囲を識別したり、文脈又は用語が別の意味を表していない限りここに含まれる部分範囲（サブレンジ）をこのような数値範囲が有するようにする。

【0009】

ここで開示するシステム及び方法は、１つの周波数等化器回路を用いる無線周波数（ＲＦ）分野に対して周波数等化と温度補償との組み合わせを容易にするものである。周波数等化器回路は、カプラとサーミスタとの組み合わせを用いて、周波数等化と温度補償との双方を実行するものである。従って、ここに開示する周波数等化器は、ＲＦ分野において周波数等化及び温度補償を改善しうるとともに、周波数等化及び温度補償を実行するのに必要とする材料の量及び物理的スペースを低減させるものである。

【0010】

ここに開示する特許保護対象には周波数等化器が含まれるものである。この周波数等化器はカプラを有し、このカプラは、第１ポート及び第２ポート間に延在する主セグメントと、この主セグメントに対して結合関係に配置され且つ第３ポート及び第４ポート間に延在している結合セグメントとを有している。この周波数等化器は更に、第１ポート及び入力ライン間に電気的に直列結合された第１サーミスタと、第２ポート及び出力ライン間に電気的に直列結合された第２サーミスタと、第３ポートを通って結合された第１シャント抵抗とを有している。この周波数等化器は、この周波数等化器を経て送信される信号に対して周波数等化と温度補償とを同時に達成する。

【0011】

ある具体例では、周波数等化器が更に、第４ポートを通って結合された第２シャント抵抗を有するようにする。

【0012】

ある具体例では、主セグメント及び結合セグメントが互いに異なる幅を有するようにする。

【0013】

ある具体例では、カプラが更に、主セグメントに対して第２結合関係に配置され且つ第５ポート及び第６ポート間に延在している第２結合セグメントを有し、周波数等化器が更に、第５ポートを通って電気的に結合された第３シャント抵抗と、第６ポートを通って電気的に結合された第４シャント抵抗とを有するようにする。

【0014】

ある具体例では、カプラが更に、主セグメント及び結合セグメント間に延在するシャントラインを有するようにする。

【0015】

ある具体例では、主セグメントの長さを周波数等化器に対する入力信号の四分の一波長よりも長くするようにする。

【0016】

ある具体例では、周波数等化器が更に、第１サーミスタに対し電気的に並列結合された第１インダクタと、第２サーミスタに対し電気的に並列結合された第２インダクタとを有するようにする。

【0017】

ある具体例では、第１サーミスタ及び第２サーミスタの少なくとも一方がサーミスタペーストを有するようにする。

【0018】

ある具体例では、周波数等化器が更に、入力ラインと、出力ラインと、第１ポートと、第２ポートとの少なくとも１つを通って電気的に結合された少なくとも１つのインピーダンス調整用構造体を有するようにする。

【0019】

ここで図１を参照するに、この図１には周波数等化器１００が示されている。この周波数等化器１００は、カプラ１０２と、第１サーミスタ１０４と、第２サーミスタ１０６と、第１シャント抵抗１０８と、第２シャント抵抗１１０と、第１インダクタ１１２と、第２インダクタ１１４とを有している。

【0020】

カプラ１０２は、主セグメント１１６及び結合セグメント１１８を有している。主セグメント１１６は第１ポート１２０と第２ポート１２２との間に延在する送信ラインセグメントである。結合セグメント１１８は第３ポート１２４と第４ポート１２６との間に延在する送信ラインセグメントである。ある実施例では、主セグメント１１６及び結合セグメント１１８をマイクロストリップ、ストリップライン及び他の種類のＲＦ伝送ラインの何れか又はこれらの任意の組み合わせとして実現する。第３ポート１２４は第１シャント抵抗１０８で終端され、第４ポート１２６は第２シャント抵抗１１０で終端されている。ある実施例では、第１シャント抵抗１０８及び第２シャント抵抗１１０は、結合セグメント１１８に対する整合インピーダンス負荷となるように選択した抵抗値を有する。例えば、ある実施例では、第１シャント抵抗１０８及び第２シャント抵抗１１０の各々が５０オームの抵抗値を有するようにする。

【0021】

結合セグメント１１８は主セグメント１１６に対して結合関係に配置されている。ＲＦ電力が第１ポート１２０で受信されると、この電力は第２ポート１２２及び第４ポート１２６を介して送信される。第２ポート１２２及び第４ポート１２６の一方で送信される電力の量は第１ポート１２０で受信されるＲＦ電力の周波数に依存する。例えば、入力信号が四分の一波長である主セグメント１１６に対応する周波数（この場合しばしば“中心周波数”と称する）を有する場合、ＲＦ電力の最大量が結合セグメント１１８に転送されるとともに第４ポート１２６を介して送信されるようにでき、且つＲＦ電力の最小量が第２ポート１２２を介して送信されるようにすることができる。入力信号の周波数が中心周波数よりも増大するにつれて、第２ポート１２２を介して送信されるＲＦ電力の量が増大する。従って、カプラ１０２が中心周波数よりも大きな範囲で作用する場合、このカプラ１０２は、減衰量が入力周波数に反比例する減衰器として作用し、結合セグメント１１８は、高周波に増大する際に減衰量が大きくなるＲＦ信号の傾向を補償するようになる。

【0022】

ある実施例では、主セグメント１１６及び結合セグメント１１８が、周波数と減衰量との間の特定の関係を達成するために選択したある種の伝送ライン特性（例えば、特性インピーダンス、電気長、伝送ライン間の距離、等）を有するようにする。例えば、ある実施例では、主セグメント１１６及び結合セグメント１１８をマイクロストリップラインとし、その各々が特定の結合関係を達成するように選択した異なる幅及び形状の双方又は何れか一方を有するようにする。

【0023】

第１サーミスタ１０４はカプラ１０２の第１ポート１２０と入力１２８との間に電気的に結合され、第２サーミスタ１０６はカプラ１０２の第２ポート１２２と出力１３０との間に電気的に結合されている。ある実施例では、入力１２８及び出力１３０をそれぞれ、例えば、入力伝送ライン及び出力伝送ラインとし、この場合、周波数等化器１００が入力１２８で入力信号を受信するとともに出力１３０で出力信号を送信する。第１サーミスタ１０４及び第２サーミスタ１０６は、第１サーミスタ１０４又は第２サーミスタ１０６の温度変化に応答して変化する抵抗値を有している。例えば、ある実施例では、第１サーミスタ１０４及び第２サーミスタ１０６は、温度が増大するにつれて減少する抵抗値を有する負温度係数（ＮＴＣ）のサーミスタとする。従って、第１サーミスタ１０４及び第２サーミスタ１０６による入力信号の減衰量は温度が増大するにつれて減少し、周波数等化器１００が温度の増大時に減衰量を大きくするＲＦ信号の傾向を補償するようになる。

【0024】

第１インダクタ１１２は第１サーミスタ１０４に対して電気的に並列に結合され、第２インダクタ１１４は第２サーミスタ１０６に対して電気的に並列に結合されている。第１インダクタ１１２及び第２インダクタ１１４はそれぞれ、予め決定した動作周波数においてこれら第１インダクタ１１２及び第２インダクタ１１４におけるそれぞれの寄生キャパシタンスを無視するインピーダンスを有している。

【0025】

図２は、代表的な電子回路パッケージ２００を示す平面図である。この電子回路パッケージ２００は、（図１に示す）周波数等化器１００の代表的な具体例である。この電子回路パッケージ２００は基板２０２を有している。この電子回路パッケージ２００は更に、カプラ１０２と、第１サーミスタ１０４と、第２サーミスタ１０６と、第１シャント抵抗１０８と、第２シャント抵抗１１０と、第１インダクタ１１２と、第２インダクタ１１４とを有しており、これらは基板２０２の表側（前面）に配置されたマイクロストリップとして実現されているとともに、一般的に図１に関して説明したように機能する。電子回路パッケージ２００は更に、インピーダンス調整用構造体２０４を有しており、これらのインピーダンス調整用構造体も基板２０２の表側に配置したマイクロストリップとして実現されている。電子回路パッケージ２００は更に、基板２０２の裏側（裏面）に配置した接地平面（図示せず）を有している。

【0026】

電子回路パッケージ２００は、接地平面と共に、例えば、主セグメント１１６、結合セグメント１１８、第１サーミスタ１０４、第２サーミスタ１０６、第１シャント抵抗１０８、第２シャント抵抗１１０、第１インダクタ１１２及び第２インダクタ１１４を規定する導電性トレース（例えば、マイクロストリップ）を有する。ある実施例では、第１サーミスタ１０４、第２サーミスタ１０６、第１シャント抵抗１０８及び第２シャント抵抗１１０の少なくとも１つが、基板２０２上に配置されたペースト（例えば、サーミスタペースト）を含むようにする。これに加えて又はこれに代えて、ある実施例では、第１サーミスタ１０４、第２サーミスタ１０６、第１シャント抵抗１０８及び第２シャント抵抗１１０の少なくとも１つが、他の種類の抵抗成分（例えば、表面実装（ＳＭＴ）成分）を含むようにする。

【0027】

インピーダンス調整用構造体２０４は入力１２８、出力１３０、第１ポート１２０及び第２ポート１２２を通って結合されている。これらインピーダンス調整用構造体２０４は、基板２０２の前面に配置されたマイクロストリップを有するとともに、このマイクロストリップと基板２０２の裏面上に配置した接地平面との間に延在するとともにこれらの間で電気接続を構成する貫通孔２０６を有している。ある実施例では、インピーダンス調整用構造体２０４が、例えば、予め決定した動作周波数において電気回路パッケージ２００における寄生キャパシタンスを無視するように選択した長さを有するようにする。

【0028】

図３は、他の代表的な電子回路パッケージ３００を示す平面図である。この電子回路パッケージ３００は、（図１に示す）周波数等化器１００の他の代表的な具体例である。この電子回路パッケージ３００は、カプラ１０２と、第１サーミスタ１０４と、第２サーミスタ１０６と、第１シャント抵抗１０８と、第２シャント抵抗１１０と、第１インダクタ１１２と、第２インダクタ１１４と、基板２０２と、インピーダンス調整用構造体２０４と、貫通孔２０６とを有しており、これらは一般的に図１及び２につき説明した通りに作用する。この電子回路パッケージ３００は更に、第２結合セグメント３０２と、第３シャント抵抗３０４と、第４シャント抵抗３０６とを有している。

【0029】

第２結合セグメント３０２は、第５ポート３０８と第６ポート３１０との間に延在している。第５ポート３０８は第３シャント抵抗３０４で終端し、第６ポート３１０は第５シャント抵抗３０６で終端している。これらシャント抵抗３０４及び３０６は第２結合セグメント３０２に対する整合インピーダンス負荷である。例えば、ある実施例では、第３シャント抵抗３０４及び第４シャント抵抗３０６の各々は５０オームの抵抗値を有するようにする。

【0030】

第２結合セグメント３０２は主セグメント１１６に対して結合関係に配置されている。この第２結合セグメント３０２は一般的に、（図１に示す）結合セグメント１１８につき説明した通りに機能するとともに、この結合セグメント１１８と相俟って、高周波に増大する際に減衰量が大きくなるＲＦ信号の傾向を補償する作用をする。この第２結合セグメント３０２は更に、結合度（例えば、主セグメント１１６からのＲＦ電力の転送量）を増大させる。従って、電子回路パッケージ３００は、周波数と減衰量との間で特に所望とする関係を達成する高度の能力を有するようになる。

【0031】

図４は、他の代表的な電子回路パッケージ４００を示す平面図である。この電子回路パッケージ４００は、（図１に示す）周波数等化器１００の他の代表的な具体例である。この電子回路パッケージ４００は、カプラ１０２と、第１サーミスタ１０４と、第２サーミスタ１０６と、第１シャント抵抗１０８と、第１インダクタ１１２と、第２インダクタ１１４と、基板２０２と、インピーダンス調整用構造体２０４と、貫通孔２０６と、第２結合セグメント３０２と、第３シャント抵抗３０４とを有しており、これらは一般的に図１～３につき説明した通りに作用する。この図４は更に、第１シャントライン４０２及び第２シャントライン４０４を有している。

【0032】

第１シャントライン４０２は第１ポート１２０と第２ポート１２６との間に延在するマイクロストリップラインであり、第２シャントライン４０４は第１ポート１２０と第６ポート３１０との間に延在するマイクロストリップラインである。これらの第１シャントライン４０２及び第２シャントライン４０４は更に、結合度（例えば、主セグメント１１６からのＲＦ電力の転送量）を増大させる。従って、電子回路パッケージ４００は、周波数と減衰量との間で特に所望とする関係を達成する高度の能力を有するようになる。

【0033】

図５は、（図１に示す）周波数等化器１００を製造する代表的な方法５００である。代表的な実施例では、この方法５００は、第１ポート（例えば、第１ポート１２０）及び第２ポート（例えば、第２ポート１２２）間に延在する主セグメント（例えば、主セグメント１１６）と、この主セグメントに対し結合関係に配置され且つ第３ポート（例えば、第３ポート１２４）及び第４ポート（例えば、第４ポート１２６）間に延在する結合セグメント（例えば、結合セグメント１１８）とを有するカプラ（例えば、カプラ１０２）を形成するステップ５０２を有している。この方法５００は更に、第１サーミスタ（例えば、第１サーミスタ１０４）を第１ポート及び入力ライン間に電気的に直列に結合するステップ５０４を有している。この方法５００は更に、第２サーミスタ（例えば、第２サーミスタ１０６）を第２ポート及び出力ライン間に電気的に直列に結合するステップ５０６を有している。この方法５００は更に、第３ポートを通して第１シャント抵抗（例えば、第１シャント抵抗１０８）を電気的に結合し、周波数等化器１００がこの周波数等化器１００を経て送信される信号に対して周波数等化及び温度補償を同時に達成するようにするステップ５０８を有している。

【0034】

本発明の方法及びシステムの代表的な実施例を詳細に上述した。本発明の方法及びシステムはここに開示した特定の実施例に限定されるものではなく、むしろ本発明のシステムの構成要素及び本発明の方法のステップの双方又は何れか一方は、ここに開示した他の構成要素及び他のステップの双方又は何れか一方から独立して且つ別々に用いることができるものである。従って、本発明の代表的な実施例は、ここで具体的に開示していない多くの他の分野と関連させて実施且つ使用することができる。

【0035】

ここに開示した本発明のシステム及び方法の技術的効果には、（ａ）入力信号の四分の一波長よりも大きい長さを有するカプラを用いるＲＦデバイスにおける減衰に対し周波数等化を達成する効果と、（ｂ）１つ以上のサーミスタを用いるＲＦデバイスにおける減衰に対し温度補償を達成する効果と、（ｃ）周波数等化及び温度補償を１つの電子回路パッケージ内に組み込むことにより周波数等化及び温度補償回路の物理的スペースの大きさを低減させる効果との少なくとも１つを含むものである。

【0036】

本発明で開示した種々の実施例の特定の機能は幾つかの図面に示すことができており、他の図面には示すことができていないが、このことは便宜上のためのみである。本発明の開示原理によれば、ある図面の如何なる機能も他の如何なる図面の如何なる機能とも組み合わせて参照及び主張の双方又は何れか一方を行うことができるものである。

【0037】

本明細書は、最良のモードを含む種々の実施例を開示する例を用いているとともに、如何なるデバイス又はシステムを形成するとともに使用することや、導入した如何なる方法をも実行することを含む本発明の開示を如何なる当業者によっても実行しうるようにする例を用いているものである。本発明の開示の特許可能な範囲は特許請求の範囲により規定されるものであり、当業者が気付く他の例も含みうるものである。このような他の例は、これらが特許請求の範囲の逐語的言語と相違しない構造要素を有するか、又はこれらが特許請求の範囲の逐語的言語との非現実的な相違しか有していない同等の構造要素を含む場合には、特許請求の範囲内にあるものとみなされるものである。

【図1】

【図2】

【図3】

【図4】

【図5】

【国際調査報告】