特表2023-503675二次元拡張可能な超伝導量子ビット構造及びそのキャビティモードの制御方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-01-31
(54)【発明の名称】二次元拡張可能な超伝導量子ビット構造及びそのキャビティモードの制御方法
(51)【国際特許分類】
H10N 60/00 20230101AFI20230124BHJP
【ＦＩ】
H01L39/00 C ZAA
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2022531594
(86)(22)【出願日】2020-07-01
(85)【翻訳文提出日】2022-07-26
(86)【国際出願番号】 CN2020099765
(87)【国際公開番号】W WO2021103530
(87)【国際公開日】2021-06-03
(31)【優先権主張番号】201911210369.4
(32)【優先日】2019-11-29
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
(71)【出願人】
【識別番号】505383316
【氏名又は名称】中国科学技▲術▼大学
【氏名又は名称原語表記】ＵＮＩＶＥＲＳＩＴＹ ＯＦ ＳＣＩＥＮＣＥ ＡＮＤ ＴＥＣＨＮＯＬＯＧＹ ＯＦ ＣＨＩＮＡ
【住所又は居所原語表記】９６， Ｊｉｎｚｈａｉ Ｒｏａｄ， Ｂａｏｈｅ Ｄｉｓｔｒｉｃｔ， Ｈｅｆｅｉ， Ａｎｈｕｉ ２３００２６， Ｐ．Ｒ． Ｃｈｉｎａ
(74)【代理人】
【識別番号】100145403
【弁理士】
【氏名又は名称】山尾 憲人
(74)【代理人】
【識別番号】100132241
【弁理士】
【氏名又は名称】岡部 博史
(74)【代理人】
【識別番号】100224616
【弁理士】
【氏名又は名称】吉村 志聡
(72)【発明者】
【氏名】王 石宇
(72)【発明者】
【氏名】梁 福田
(72)【発明者】
【氏名】▲デン▼ 輝
(72)【発明者】
【氏名】▲ゴン▼ 明
(72)【発明者】
【氏名】呉 玉林
(72)【発明者】
【氏名】彭 承志
(72)【発明者】
【氏名】朱 暁波
(72)【発明者】
【氏名】潘 建偉
【テーマコード（参考）】
4M113
【Ｆターム（参考）】
4M113AC45
4M113AC50
4M113AD51
4M113AD61
(57)【要約】
二次元拡張可能な超伝導量子ビット構造及びそのキャビティモード制御方法であって、二次元拡張可能な超伝導量子ビット構造は、超伝導量子ビットチップを含み、超伝導量子ビットチップには二次元分布でかつ拡張可能な複数の量子ビットを含み、各量子ビットの電気容量部分は、二次元分布の少なくとも５本のアームを有し、各量子ビットにおける少なくとも５本のアームのうちの２本のアームは、一方が読み取り結合線路に接続され、他方が制御線路に接続され、残りの少なくとも３本のアームは、結合キャビティを介して、隣接する量子ビットと結合される。該構造は、二次元拡張を容易にし、かつ従来のフリップチップボンディングプロセス又はシリコン貫通電極プロセスで信号ファンアウトボードに接続することに適用できる。超伝導量子ビットチップの非量子ビット線路の位置に作製した複数の孔に基づいてパッケージケース又は回路基板にワイヤボンディングにより、信号クロストークを低減することができる。
【特許請求の範囲】
【請求項1】
超伝導量子ビットチップを含み、前記超伝導量子ビットチップには、二次元分布でかつ拡張可能な複数の量子ビットを含み、
各前記量子ビットの電気容量部分は、二次元分布の少なくとも５本のアームを有し、各量子ビットにおける前記少なくとも５本のアームのうちの２本のアームは、一方が読み取り結合線路に接続され、他方が制御線路に接続され、残りの少なくとも３本のアームは、結合キャビティを介して、隣接する量子ビットと結合されることを特徴とする、
二次元拡張可能な超伝導量子ビット構造。
【請求項2】
前記量子ビットは、個別のＸＹ制御線及びＺ制御線を有し、又は前記量子ビットは、ＸＹ制御線のみを有することを特徴とする、請求項１に記載の二次元拡張可能な超伝導量子ビット構造。
【請求項3】
少なくとも２個の量子ビットは、１つの読み取り結合線路を共用することを特徴とする、請求項１に記載の二次元拡張可能な超伝導量子ビット構造。
【請求項4】
前記二次元分布の複数の量子ビットは、量子ビットアレイを形成することを特徴とする、請求項１に記載の二次元拡張可能な超伝導量子ビット構造。
【請求項5】
前記量子ビットにおける６本のアームのうちの隣接する２本のアームの間の夾角は、０°より大きく、１８０°以下であることを特徴とする、請求項１に記載の二次元拡張可能な超伝導量子ビット構造。
【請求項6】
二次元分布の複数の量子ビットにおいて、一部の量子ビットのアームの数が等しく、一部の量子ビットのアームの数が等しくなく、量子ビットのアームの数が等しい場合について、各量子ビットの間のアームの分布形式は、部分が同じ、完全に同じ、又は全く異なるというケースのいずれか１つであることを特徴とする、請求項１に記載の二次元拡張可能な超伝導量子ビット構造。
【請求項7】
前記量子ビットアレイは、ハニカム式配列、メッシュ式分布、スノーフレーク式分布又はツリー状分布の分布形式の一種又は複数種を含むことを特徴とする、請求項４に記載の二次元拡張可能な超伝導量子ビット構造。
【請求項8】
フリップチップボンディングプロセス及びシリコン貫通電極プロセスを利用し、前記超伝導量子ビットチップにおいて非量子ビット線路の位置に立体リード構造を形成することにより、信号の引き出しを行うことを特徴とする、請求項１～７のいずれか一項に記載の二次元拡張可能な超伝導量子ビット構造のキャビティモード制御方法。
【請求項9】
前記超伝導量子ビットチップにおいて非量子ビット線路の位置に複数の孔を作製し、前記量子ビットの制御線路及び読み取り結合線路は、前記複数の孔のうちの幾つかの孔を介してパッケージケース又は回路基板にワイヤボンディングされることを特徴とする、請求項１～７のいずれか一項に記載の二次元拡張可能な超伝導量子ビット構造のキャビティモード制御方法。
【請求項10】
隣接する２個の量子ビットの間の制御回路が異なる孔から引き出されてボンディングすることにより、制御線の間のクロストークを低減することを特徴とする、請求項９に記載の二次元拡張可能な超伝導量子ビット構造のキャビティモード制御方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、量子計算技術分野に属し、二次元拡張可能な超伝導量子ビット構造及びそのキャビティモードの制御方法に関する。
【背景技術】
【0002】
超伝導量子計算は、超伝導量子ビット量子状態の重ね合わせ、絡み合いなどの性質を利用して量子計算を実現し、超伝導量子ビットは、マイクロナノ加工技術を利用してチップに作製することができ、集積や拡張可能などの優位性を有する。近年、超伝導量子計算は、飛躍的に発展しているが、一次元鎖量子ビット構造において、各ビットは、左右に隣接する２個の量子ビットのみに結合され、該構造は、一定の制限性を有する。
【0003】
多くの量子シミュレーションアルゴリズム、例えば、二次元イジングモデル、格子シミュレーション、及び相変化シミュレーション等を実現するには、いずれも二次元の量子ビット構造を必要とする。また、汎用量子計算を実現するためには、量子エラー訂正を行う必要があり、現在の実現する見込みのあるエラー訂正符号方法、例えば、表層符号化（ｓｕｒｆａｃｅ ｃｏｄｅ）は、二次元配列の量子ビット構造を必要とし、また、二次元量子ビット構造はより高い拡張性を有する。
【発明の概要】
【発明が解決しようとする課題】
【0004】
量子ビット数の増加に伴い、以下の解決が求められる課題が現れる。
１.配線密度及び線路長が増加し、異なるビットの間のクロストーク、及び信号の減衰をもたらす。
２.二次元構造において、中間ビットの制御線及び読み取り線は、チップのエッジまで延伸してワイヤボンディングを行いにくく、制御信号及び読み取りは、チップの中央から入力・出力しなければならない。
３.チップの増大に伴い、サンプルボックスの体積も増大し、サンプルボックスは、共振キャビティとして生成した共振モードが量子チップとカップリングする可能性があり、それによりチップの性能に影響を与える。
４.チップの増大に伴い、従来のチップの周囲に接地する方法を採用すると、チップの中央に接地不良が発生し、一部のストレイの共振モードが量子ビットの性能に影響を与える。
１.配線密度及び線路長が増加し、異なるビットの間のクロストーク、及び信号の減衰をもたらす。
２.二次元構造において、中間ビットの制御線及び読み取り線は、チップのエッジまで延伸してワイヤボンディングを行いにくく、制御信号及び読み取りは、チップの中央から入力・出力しなければならない。
３.チップの増大に伴い、サンプルボックスの体積も増大し、サンプルボックスは、共振キャビティとして生成した共振モードが量子チップとカップリングする可能性があり、それによりチップの性能に影響を与える。
４.チップの増大に伴い、従来のチップの周囲に接地する方法を採用すると、チップの中央に接地不良が発生し、一部のストレイの共振モードが量子ビットの性能に影響を与える。
【0005】
これに鑑みて、本開示は、二次元拡張可能な超伝導量子ビット構造及びそのキャビティモードの制御方法を提供し、上記の技術的課題を少なくとも部分的に解決する。
【課題を解決するための手段】
【0006】
本開示の一態様によれば、超伝導量子ビットチップを含み、前記超伝導量子ビットチップに二次元分布でかつ拡張可能な複数の量子ビットを含み、各前記量子ビットの電気容量部分は、二次元分布の少なくとも５本のアームを有し、各量子ビットにおける前記少なくとも５本のアームのうちの２本のアームは、一方が読み取り結合線路に接続され、他方が制御線路に接続され、残りの少なくとも３本のアームは、結合キャビティを介して、隣接する量子ビットと結合される二次元拡張可能な超伝導量子ビット構造を提供する。
【0007】
本開示の一実施例において、前記量子ビットは、個別のＸＹ制御線及びＺ制御線を有し、又は前記量子ビットは、ＸＹ制御線のみを有する。
【0008】
本開示の一実施例において、少なくとも２個の量子ビットは、１つの読み取り結合線路を共用する。
【0009】
本開示の一実施例において、前記二次元分布の複数の量子ビットは、量子ビットアレイを形成する。
【0010】
本開示の一実施例において、前記量子ビットにおける６本のアームのうちの隣接する２本のアームの間の夾角は、０°より大きく、１８０°以下である。
【0011】
本開示の一実施例において、二次元分布の複数の量子ビットにおいて、一部の量子ビットのアームの数が等しく、一部の量子ビットのアームの数が等しくなく、量子ビットのアームの数が等しい場合について、各量子ビットの間のアームの分布形式は、部分が同じ、完全に同じ、又は全く異なるという場合のいずれか１つである。
【0012】
本開示の一実施例において、前記量子ビットアレイは、ハニカム式配列、メッシュ式分布、スノーフレーク式分布又はツリー状分布の分布形式の一種又は複数種を含む。
【0013】
本開示の別の態様によれば、フリップチップボンディングプロセス及びシリコン貫通電極プロセスを利用し、前記超伝導量子ビットチップにおいて非量子ビット線路の位置に立体リード構造を形成することにより、信号の引き出しを行う二次元拡張可能な超伝導量子ビット構造のキャビティモード制御方法を提供する。
【0014】
本開示のさらに別の態様によれば、前記超伝導量子ビットチップにおいて非量子ビット線路の位置に複数の孔を作製し、前記量子ビットの制御線路と読み取り結合線路は、前記複数の孔のうちの幾つかの孔を介してパッケージケース又は回路基板にワイヤボンディングされる二次元拡張可能な超伝導量子ビット構造のキャビティモード制御方法を提供し、
【0015】
本開示の一実施例において、隣接する２個の量子ビットの間の制御線路は、異なる孔から引き出されてボンディングされる。
【0016】
本開示の一実施例において、前記複数の孔は、アレイ分布になる。
【発明の効果】
【0017】
上記の技術的手段から分かるように、本開示の実施例が提供する二次元拡張可能な超伝導量子ビット構造及びそのキャビティモードの制御方法は、少なくとも以下の有益な効果を有する。
(１)量子ビットに基づく電気容量部分に設置された少なくとも５本のアームがあって、そのうち２本のアームが、１つが読み取り結合線路に接続するために用いられ、もう１つが、制御線路に接続するために用いられ、残りの少なくとも３本のアームが、それぞれ結合キャビティを介して各方向の隣接する量子ビットと結合するために用いられ、すなわち、残りのアームのうちの１本のアームが、１個隣接する量子ビットに接続され、上記拡張の方式により、各量子ビットと隣接する量子ビットとの接続、並びに各量子ビットの信号読み取り及び制御を実現し、上記少なくとも５本のアームの分布する形式と量子ビットの接続方式により、各量子ビットを中心として二次元方向に拡張することができる。また、少なくとも３本のアームが、隣接する量子ビットと接続するために用いられ、少なくとも５本のアームが、二次元平面内での拡張分布であるため、該構造が二次元拡張を容易にし、かつ従来のフリップチップボンディング（ＦＣＢ）プロセス又はシリコン貫通電極（ＴＳＶ）プロセスで信号ファンアウトボードに接続することに適用する。
(２)上記二次元拡張可能な超伝導量子ビット構造は、量子チップの中間から切断孔アレイ、フリップチップボンディング（ＦＣＢ）プロセス、ＴＳＶプロセス等の方式で信号の入力及び引き出しを行うことができ、隣接する量子ビット信号の間のクロストークを効果的に低減する。
(３)二次元拡張可能な超伝導量子ビット構造のキャビティモード制御方法を提供することにより、フリップチップボンディング（ＦＣＢ）プロセス及びＴＳＶプロセスを備えないか又はこれらのプロセスを採用しない場合、前記超伝導量子ビットチップにおいて非量子ビット線路の位置に複数の孔（例えば、レーザ切断の円孔アレイ）を作製することができ、前記量子ビットの制御線路及び読み取り結合線路は、前記複数の孔のうちの幾つかの孔を介してマクロパッケージケース又は回路基板にワイヤボンディングされ、二次元量子ビットの配線長さを短縮することができ、チップの接地をよりよく実現し、隣接するビット間のクロストークを低減し、サンプルケースの共振モードを抑え、拡張性を有し、エラー訂正符号、二次元量子シミュレーション等の多くの量子計算方式を実現するために用いられ、良好な適用性及び将来性を有する。
(１)量子ビットに基づく電気容量部分に設置された少なくとも５本のアームがあって、そのうち２本のアームが、１つが読み取り結合線路に接続するために用いられ、もう１つが、制御線路に接続するために用いられ、残りの少なくとも３本のアームが、それぞれ結合キャビティを介して各方向の隣接する量子ビットと結合するために用いられ、すなわち、残りのアームのうちの１本のアームが、１個隣接する量子ビットに接続され、上記拡張の方式により、各量子ビットと隣接する量子ビットとの接続、並びに各量子ビットの信号読み取り及び制御を実現し、上記少なくとも５本のアームの分布する形式と量子ビットの接続方式により、各量子ビットを中心として二次元方向に拡張することができる。また、少なくとも３本のアームが、隣接する量子ビットと接続するために用いられ、少なくとも５本のアームが、二次元平面内での拡張分布であるため、該構造が二次元拡張を容易にし、かつ従来のフリップチップボンディング（ＦＣＢ）プロセス又はシリコン貫通電極（ＴＳＶ）プロセスで信号ファンアウトボードに接続することに適用する。
(２)上記二次元拡張可能な超伝導量子ビット構造は、量子チップの中間から切断孔アレイ、フリップチップボンディング（ＦＣＢ）プロセス、ＴＳＶプロセス等の方式で信号の入力及び引き出しを行うことができ、隣接する量子ビット信号の間のクロストークを効果的に低減する。
(３)二次元拡張可能な超伝導量子ビット構造のキャビティモード制御方法を提供することにより、フリップチップボンディング（ＦＣＢ）プロセス及びＴＳＶプロセスを備えないか又はこれらのプロセスを採用しない場合、前記超伝導量子ビットチップにおいて非量子ビット線路の位置に複数の孔（例えば、レーザ切断の円孔アレイ）を作製することができ、前記量子ビットの制御線路及び読み取り結合線路は、前記複数の孔のうちの幾つかの孔を介してマクロパッケージケース又は回路基板にワイヤボンディングされ、二次元量子ビットの配線長さを短縮することができ、チップの接地をよりよく実現し、隣接するビット間のクロストークを低減し、サンプルケースの共振モードを抑え、拡張性を有し、エラー訂正符号、二次元量子シミュレーション等の多くの量子計算方式を実現するために用いられ、良好な適用性及び将来性を有する。
【図面の簡単な説明】
【0018】
【図1】本開示の一実施例に示す二次元拡張可能な超伝導量子ビット構造の模式図である。
【図2】本開示の一実施例に示す量子ビットの電気容量部分が有する二次元分布の６本のアームの分布形式の模式図である。
【図3】本開示の実施例に示す二次元拡張可能な超伝導量子ビット構造における各量子ビットの間に異なる接続アームの数により形成されたアレイ分布形式の模式図であって、複数の量子ビットにおける各量子ビットの間で接続する電気容量結合アームが４本のアームである場合に例示されたアレイ分布形式である。
【図4】本開示の実施例に示す二次元拡張可能な超伝導量子ビット構造における各量子ビットの間に異なる接続アームの数により形成されたアレイ分布形式の模式図であって、複数の量子ビットにおける各量子ビットの間で接続する電気容量結合アームが３本のアームである場合に例示されたアレイ分布形式である。
【図5】本開示の実施例に示す二次元拡張可能な超伝導量子ビット構造における各量子ビットの間に異なる接続アームの数により形成されたアレイ分布形式の模式図であって、複数の量子ビットのうちの各量子ビットの間で接続する電気容量結合アームが６本のアームである場合に例示されたアレイ分布形式である。
【図6】本開示の１つの実施例に示す量子ビットアレイにおける４個の量子ビット毎に１つの読み取り結合線路を共用する模式図である。
【図7】本開示の実施例に示す二次元拡張可能な超伝導量子ビット構造のキャビティモード制御方法の模式図である。
【発明を実施するための形態】
【0019】
本開示の目的、発明及び利点をより明らかにするために、以下に具体的な実施例を結合し、かつ図面を参照して、本開示をさらに詳細に説明する。
【0020】
（第１の実施形態）
本開示の第１の例示的な実施例において、二次元拡張可能な超伝導量子ビット構造を提供する。
本開示の第１の例示的な実施例において、二次元拡張可能な超伝導量子ビット構造を提供する。
【0021】
図１は、本開示の実施例に示す二次元拡張可能な超伝導量子ビット構造の模式図である。
【0022】
図１に示すように、本開示の二次元拡張可能な超伝導量子ビット構造は、超伝導量子ビットチップを含み、前記超伝導量子ビットチップには、二次元分布でかつ拡張可能な複数の量子ビットを含み、ここで、各前記量子ビットの電気容量部分は、二次元分布の少なくとも５本のアームを有し、各量子ビットにおける前記少なくとも５本のアームのうちの２本のアームは、一方が読み取り結合線路に接続され、他方が制御線路に接続され、残りの少なくとも３本のアームは、結合キャビティを介して隣接する量子ビットと結合される。
【0023】
図１に示すように、本実施例において、量子ビット１の電気容量部分が６本のアームを有することを例示し、対応する６本のアームは、それぞれ第１のアーム１１、第２のアーム１２、第３のアーム１３、第４のアーム１４、第５のアーム１５及び第６のアーム１６であり、ここで、６本のアームのうちの２本のアームは、一方が読み取り結合線路に接続され、他方が制御線路に接続され、例えば、ここで、第５のアーム１５が読み取り結合線路２に接続され、第６のアーム１６が制御線路３に接続されることを例とし、残りの４本のアームは、結合キャビティを介して隣接する量子ビットと結合するために用いられ、図１に示された該量子ビット１を中心とし、二次元方向にＡ－Ｆの６本の線路の拡張形式を形成し、ここで、４本の線路、例えば、本実施例におけるＡ－Ｄの４本の線路が、４つの方向において隣接する量子ビットと結合される。
【0024】
当然ながら、説明すべきこととして、本開示において、各量子ビットのアームの数は、少なくとも５つであり、すなわち、少なくとも３本のアームにより他の隣接する量子ビットと結合し、上記に説明した６本のアームの例以外に、さらに７本、８本以上の数であってもよく、具体的な接続形態は、実際の必要に応じて設計されてもよく、各アームの長さ、各アームの間の角度分布等は、いずれもシミュレーション又は計算された後に配列してよい。
【0025】
上記各アームについて、後述において、電気容量拡張アーム又は電気容量部分のアームとして説明し、両者の意味は同じである。
【0026】
本開示の一実施例において、前記量子ビットは、個別のＸＹ制御線及びＺ制御線を有し、又は前記量子ビットは、ＸＹ制御線のみを有する。すなわち、量子ビットの制御線路に接続するための電気容量拡張アームは、ＸＹ制御線及びＺ制御線を個別に接続するか、又はＸＹ制御線のみに接続してもよい。
【0027】
以下、具体的な実施例を参照して量子ビットにおける電気容量拡張アームの分布形式を説明する。
【0028】
図２は、本開示の一実施例に示す量子ビットの電気容量部分が有する二次元分布の６本のアームの分布形式の模式図である。
【0029】
本開示の量子ビットの電気容量部分が有する少なくとも５本のアームの分布形式は、様々な二次元分布であってよい。本開示の一実施例において、前記量子ビットにおける６本のアームのうちの隣接する２本のアームの間の夾角は、０°より大きく、１８０°以下である。
【0030】
ここで、二次元分布のいくつかの場合は、例えば、軸対称図形又は中心対称図形であり、又は他の非対称図形であり、６本のアームの夾角分布が３６０°までカバーすることを実現する範囲であればよく、例えば、一実施例において、図２（ａ）及び（ｂ）に示すように、量子ビットの電気容量部分は、６本のアームの場合を含み、６本のアームのうちの４本のアームは、互いに垂直に「十」字形を現わし、残りの２本のアームのうちの１本のアームは、上記４本のアームのうちの任意の隣接する２本のアームの間に分布し、残りの１本のアームは、残りの３組の隣接する２本のアームの間に分布し、具体的に、どの２本のアームが読み取り結合線路に接続するため、又は制御線路に接続するために用いられるか、どの４本のアームが隣接する量子ビットと結合するために用いられるかについて、実際の接続拡張の状況に応じて選択してよい。又は、別の一実施例において、図２（ｃ）に示すように、６本のアームのうちの対向する２本のアームは、同一直線に位置し、２本の隣接するアームの間に夾角を有し、左上の夾角から説明すると、時計回りに３０°、１２０°、３０°、３０°、１２０°及び３０°の分布を順に形成する。又は、図２（ｃ）の例の分布形態を参照として、ある１本又は複数本のアームの位置変化をすることにより、隣接するアームの間の夾角分布を変更し、例えば、６つの夾角が６０°であり、６本の電気容量拡張アームが二次元平面上に均一に分布する。当然ながら、上記実施例は単に例として示されており、上記実施例に基づいて夾角の変形を行ってもよく、例えば、そのうちのある２本のアームの間の夾角の大きさを変更し、かつ軸対称を保持し、他の対角の２本のアームの夾角を適応的に変化させる。又は、変化した後に該量子ビットの電気容量拡張アームの分布は、対称パターンではなくてもよく、例えば、図４に例示した量子ビットの分布形式である。
【0031】
本開示の一実施例において、二次元分布の複数の量子ビットにおいて、一部の量子ビットは、アームの数が等しく、一部の量子ビットは、アームの数が等しくない。量子ビットのアームの数が等しい場合について、各量子ビットの間のアームの分布形式は、部分が同じ、完全に同じ、又は全く異なるという場合のいずれか１つである。
【0032】
二次元分布の複数の量子ビットにおいて、各量子ビットは、隣接する量子ビットと結合して接続され続けて外部へ拡張され、本開示で説明された「少なくとも５本のアーム」は、各量子ビットが連続的に拡張できる基本的なユニット形式を指し、以下に説明しようとする量子ビットアレイの形式は、アレイエッジを有するように説明され、実際には、中心領域の量子ビットが無限に拡張してもよく、その後に、接続の必要に応じてエッジにおいてマッチングを行う。ここで、形成された拡張構造において、中間領域に位置する量子ビットは、いずれも完全な標準構造であり、すなわち、本開示で説明された「各前記量子ビットの電気容量部分は、二次元分布の少なくとも５本のアームを有する」場合であり、拡張可能な能力を有する量子ビットは、全てのアームを備え、エッジ部分は、半分の電気容量結合アームを「失った」部分が同じである場合に属し、ここで、エッジ部分の量子ビットを限定せず、エッジ部分の量子ビットは、中間領域の拡張の需要に応じて適応的に添加してもよく、中間領域の量子ビットの電気容量拡張アームの分布形式が決定され、拡張形式が決定されれば、エッジの量子ビットの電気容量拡張アームの形式もそれに伴って決定される。ここで、「電気容量結合アーム」は、電気容量拡張アームにおける隣接する量子ビットと結合するためのアームであり、読み取り結合線路と制御線路に接続するための電気容量拡張アームを排除する。
【0033】
図３～図５は、本開示の一実施例に示す二次元拡張可能な超伝導量子ビット構造における各量子ビットの間に異なる接続アームの数により形成されたアレイ分布形式の模式図である。ここで、図３は、複数の量子ビットにおける各量子ビットの間で接続する電気容量結合アームが４本のアームである場合に例示されたアレイ分布形式である。図４は、複数の量子ビットにおける各量子ビットの間で接続する電気容量結合アームが３本のアームである場合に例示されたアレイ分布形式である。図５は、複数の量子ビットのうちの各量子ビットの間で接続する電気容量結合アームが６本のアームである場合に例示されたアレイ分布形式である。
【0034】
前記二次元分布の複数の量子ビットは、量子ビットアレイを形成し、前記量子ビットアレイは、ハニカム式配列、メッシュ式分布、スノーフレーク式分布又はツリー状分布の分布形式の一種又は複数種を含む。
【0035】
上記のように、量子ビットのアームの数が等しい場合について、各量子ビットの間のアームの分布形式は、部分が同じ、完全に同じ、又は完全に異なるというケースのいずれか１つである。ここで、完全に同じである場合に、図３に示された中間領域を参照し、部分が同じである場合に、図４に示された中間領域を参照し、上記２つの場合に対応する拡張方式は、比較的に簡単であり、ある基本ユニットに基づいてコピー拡張を行ってもよく、同じアレイ内の各量子ビットが完全に異なる場合について、図３、図４及び図５の３種類の異なる量子ビット形式を参照してそれに接続拡張してもよく、拡張方式は、メッシュ式拡張又はツリー状拡張などであってもよく、かつ各例示の量子ビットの各アームの間の夾角は、変化により完全に異なる形式を得てもよく、ここで例を省略する。以下、図３～図５を参照して説明された量子ビットアレイにおいて、中間領域の量子ビットの分布状況を例として、縁/エッジ部分の量子ビットは、該アレイが可視化された境界を有するために例として示されており、実際に図面におけるエッジ部分を除去して無限に拡張してもよく、又は必要なサイズ又は拡張仕様でエッジ部分を増加してもよい。
【0036】
図３に示すように、一実施例において、量子ビットは、６本の電気容量拡張アームを有し、ここで、４本が電気容量結合アームとして、共振キャビティを介して隣接する量子ビットと結合され、複数の量子ビットが二次元拡張を行った後に、メッシュ式分布を形成する。
【0037】
図４に示すように、一実施例において、量子ビットは、５本の電気容量拡張アームを有し、ここで、３本が電気容量結合アームとして、共振キャビティを介して隣接する量子ビットと結合され、複数の量子ビットが二次元拡張を行った後に、ハニカム式配列を形成する。
【0038】
説明すべきものとして、上記図３及び図４の例示の形態は、規則的な拡張方式により行われ、各量子ビットが他の隣接する量子ビットと結合する電気容量結合アームの数は、１つのアレイにおいて等しく、例えば、各量子ビットがいずれも３本（図４に示す）又は４本（図３に示す）の電気容量拡張アームにより他の量子ビットと接続され、他の実施例において、同一の量子ビットアレイにおいて、いくつかの量子ビットが第１の数の分の電気容量結合アームにより他の量子ビットと結合され、いくつかの量子ビットが第２の数の分の電気容量結合アームにより他の量子ビットと結合されるような形式が存在してもよく、かつ第１の数が第２の数に等しくない。
【0039】
図５に示すように、一実施例において、量子ビットは、８本の電気容量拡張アームを有し、ここで、６本が電気容量結合アームとして、共振キャビティを介して隣接する量子ビットと結合され、複数の量子ビットが二次元拡張を行った後にスノーフレーク式分布を形成する。当然ながら、図３、図４又は図５に例示される場合において、各アームの夾角分布を変化させることにより、ツリー状分布又は他の拡張可能なアレイ分布形式を形成することができ、本開示に言及された各量子ビットが残りの少なくとも３本のアームにより隣接する量子ビットと接続される拡張方式で得られたアレイは、いずれも本開示の保護範囲内にある。
【0040】
本開示において、各量子ビットにいずれも読み取り結合線路が接続され、当然ながら、隣接する量子ビットは、読み取り結合線路の共用を実現することができ、このようにして読み取り線路の総数を減少させ、配線を簡略化することができる。例えば、本開示の一実施例において、少なくとも２個の量子ビットは、１つの読み取り結合線路を共用する。例えば、一例において、左右又は上下に隣接する少なくとも２個の量子ビットは、１つの読み取り結合線路を共用する。以下、図６を参照して、少なくとも２個の量子ビットが１つの読み取り結合線路を共用する一例の場合を説明する。
【0041】
図６は、本開示の一実施例に示す量子ビットアレイにおける４個の量子ビット毎に１つの読み取り結合線路を共用する模式図である。
【0042】
本開示の実施例において、図６に示すように、前記二次元分布の複数の量子ビットが量子ビットアレイを形成し、該実施例の量子ビットアレイにおいて、複数の量子ビットがメッシュ式分布を形成し、各４個の量子ビットが１つの読み取り結合線路を共用する。二次元分布の量子ビットアレイの形式は、ツリートポロジー又はメッシュトポロジー等であってもよいが、これらに限定されない。
【0043】
上記のように、本実施例の二次元拡張可能な超伝導量子ビット構造は、量子ビットに基づく電気容量部分により設置された少なくとも５本のアームであって、２本のアームうちの一方は、読み取り結合線路に接続するために用いられ、他方は、制御線路に接続するために用いられ、残りの少なくとも３本のアームは、結合キャビティを介してそれぞれ４方向の隣接する量子ビットと結合するために用いられ、即ち、残りのアームのうちの１本のアームは、１個の隣接する量子ビットに接続され、上記拡張の方式により各量子ビットと隣接する量子ビットの接続、並びに各量子ビットの信号読み取り及び制御を実現し、それにより隣接する２個の量子ビットの接続を実現し、上記６本のアームが分布する形式及び量子ビットの接続方式により、各量子ビットを中心として二次元方向に拡張することができる。また、少なくとも３本のアームは、隣接する量子ビットと接続するために用いられ、３本のアームの分布は、二次元平面をカバーすることができ、それにより、少なくとも５本のアームは、二次元平面内での拡張分布であり、それにより、該構造は、二次元拡張を容易にし、かつ従来のフリップチップボンディング（ＦＣＢ）プロセス又はシリコン貫通電極（ＴＳＶ）プロセスで信号ファンアウトボードに接続することに適用する。当然ながら、上記二次元拡張可能な超伝導量子ビット構造は、量子チップの中間から切断孔アレイ、ＦＣＢ及びＴＳＶ等の方式により、信号の入力及び引き出しを行うことができ、隣接する量子ビット信号の間のクロストークを効果的に低減する。以下、第２の実施例で切断孔アレイの形態を詳細に説明する。
【0044】
（第２の実施形態）
本開示の第２の例示的な実施例において、二次元拡張可能な超伝導量子ビット構造のキャビティモード制御方法を提供する。
本開示の第２の例示的な実施例において、二次元拡張可能な超伝導量子ビット構造のキャビティモード制御方法を提供する。
【0045】
実施例において、二次元拡張可能な超伝導量子ビット構造のキャビティモード制御方法を提供し、ＦＣＢ及びＴＳＶを利用することにより、超伝導量子ビットチップにおいて非量子ビット線路の位置に立体リード構造を形成し、それにより、信号の引き出しを行う。各シリコン貫通孔は、１本のリード線に対応し、各シリコン貫通孔の分布及び距離を設定して、結合線路及び制御線路をレイアウトして読み取り、それにより、読み取り線路の間、制御線路の間、及び読み取りと制御線路との間の信号クロストークの影響を低減させることができる。
【0046】
図７は、本開示の実施例に示す二次元拡張可能な超伝導量子ビット構造のキャビティモード制御方法の模式図である。
【0047】
図７に示すように、別の一実施例において、二次元拡張可能な超伝導量子ビット構造のキャビティモードの制御方法は、超伝導量子ビットチップにおける非量子ビット線路の位置に複数の孔を作製することを含み、量子ビットの制御線路及び読み取り結合線路は、前記複数の孔のうちの幾つかの孔を介してパッケージケース又は回路基板にワイヤボンディングされる。
【0048】
本開示の一実施例において、隣接する２個の量子ビットの間の制御線路は、異なる孔から引き出されてボンディングされる。
【0049】
本開示の一実施例において、前記孔は、レーザ切断の方式で作製される。当然ながら、他の形式で上記孔を作製することができる。
【0050】
一実施例において、前記複数の孔はアレイ分布になる。
【0051】
本実施例において、例えば、図６に示すような二次元拡張可能な超伝導量子ビット構造において、二次元分布の複数の量子ビットが量子ビットアレイを形成し、各４個の量子ビットが１つの読み取り結合線路を共用し、ここで、４個の量子ビットで１つのネットワークユニットを形成し、該ネットワークユニットを基礎として拡張し、それにより、メッシュ状の分布形式を形成して模式として、該二次元拡張可能な超伝導量子ビット構造において、４個の量子ビットで限定された領域内に、非線路領域に複数の孔を有し、１つの読み取り結合線路を共用する４個の量子ビットが互に接続され、該共用される読み取り結合線路を、複数の孔のうちの１個の孔を介して、マクロブロックボックス又は回路基板にワイヤボンディングすれればよい。隣接する量子ビットの間の信号クロストークを低減するために、隣接する２個の量子ビットの間の制御線路を異なる孔から引き出してボンディングする。幾つかのネットワークユニットがメッシュ状になる分布形式に対して、対応する孔もアレイ分布の形式になる。
【0052】
当然ながら、上記複数の量子ビットが量子ビットアレイを形成することは、メッシュ状分布を例として示しており、他のタイプのアレイ分布形式であってもよく、対応する孔もアレイ分布の形式になる。ＦＣＢプロセス及びＴＳＶプロセスを備えないか又はこれらのプロセスを採用しない場合、前記超伝導量子ビットチップにおいて非量子ビット線路の位置に複数の孔（例えば、レーザ切断の円孔アレイ）を作製してもよく、前記量子ビットの制御線路及び読み取り結合線路は、前記複数の孔のうちの幾つかの孔を介して、マクロパッケージケース又は回路基板にワイヤボンディングされることにより、二次元量子ビットの配線長さを短縮することができ、チップの接地をよりよく実現し、隣接するビット間のクロストークを低減し、サンプルケースの共振モードを抑え、拡張性を有し、例えば、エラー訂正符号、二次元量子シミュレーション等の多くの量子計算手段を実現するために利用可能であり、良好な適用性及び将来性を有する。
【0053】
前記のように、本開示は、二次元拡張可能な超伝導量子ビット構造及びそのキャビティモードの制御方法を提供し、量子ビットの電気容量部分に設置された少なくとも５本の電気容量拡張アームにより、そのうち２本のアームのうちの一方は、読み取り結合線路に接続され、他方のアームは、制御線路に接続され、残りの少なくとも３本のアームは、結合キャビティを介して隣接する量子ビットと結合するために用いられ、それにより、隣接する２個の量子ビットの接続を実現し、上記電気容量拡張アームの分布する形式及び量子ビットの接続方式により、各量子ビットを中心として二次元方向に拡張することができ、良好な拡張性及び分布形式の多様性を有する。二次元拡張可能な超伝導量子ビット構造は、量子チップの中間から切断孔アレイ、ＦＣＢ及びＴＳＶ等の方式により信号の入力及び引き出しを行うことができ、二次元量子ビットの配線長さを短縮し、チップの接地をよりよく実現し、隣接する量子ビット信号の間のクロストークを効果的に低減させ、サンプルボックスの共振モードを抑え、最適な量子ビット性能を得る。
【0054】
説明すべきものとして、図面を参照して本開示を説明したが、図面に開示された実施例は、本開示の好ましい実施形態を例示的に説明することを目的とし、本開示を限定するものと理解すべきではない。図面における寸法比率は、模式的なものだけであり、本開示を限定するものと理解すべきではない。実施例に言及された例えば”上”、”下”、”前”、”後”、”左”、”右”等の方向用語は、図面を参照する方向だけであり、本開示の保護範囲を限定するものではない。図面にわたって、同じ要素は、同じ又は類似する参照符号で示される。本開示の理解に混乱をもたらす可能性がある場合に、一般的な構造又は構造を省略する。
【0055】
さらに、単語”含む”又は”有する”は、請求の範囲に列挙されていない素子又はステップが存在することを排除しない。部品の前に位置する単語”一”又は”１つ”は、このような部品が複数存在することを排除しない。
【0056】
技術的障害又は矛盾が存在しない限り、本開示の上記様々な実施形態は、自由に組み合わせて他の実施例を形成することができ、これらの他の実施例は、いずれも本開示の保護範囲に含まれる。
【0057】
上記の具体的な実施例は、本開示の目的、技術的手段及び有益な効果をさらに詳細に説明しており、理解すべきこととして、以上の記載は、本開示の具体的な実施例に過ぎず、本開示を限定するものではなく、本開示の精神及び原則内で、行われたいかなる修正、同等置換、改良などは、いずれも本開示の保護範囲内に含まれるべきである。
【符号の説明】
【0058】
１ 量子ビット
１１ 第１のアーム
１２ 第２のアーム
１３ 第３のアーム
１４ 第４のアーム
１５ 第５のアーム
１６ 第６のアーム
２ 読み取り結合線路
３ 制御線路
１１ 第１のアーム
１２ 第２のアーム
１３ 第３のアーム
１４ 第４のアーム
１５ 第５のアーム
１６ 第６のアーム
２ 読み取り結合線路
３ 制御線路
【図1】
【図2(a)】
【図2(b)】
【図2(c)】
【図3】
【図4】
【図5】
【図6】
【図7】
【国際調査報告】