特表 2023-504128 信号生成装置、駆動チップ、表示システム及びＬＥＤ表示の駆動方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-02-01

(54)【発明の名称】信号生成装置、駆動チップ、表示システム及びＬＥＤ表示の駆動方法

(51)【国際特許分類】

   H05B 45/325 20200101AFI20230125BHJP

【ＦＩ】

H05B45/325

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2022531640

(86)(22)【出願日】2020-02-24

(85)【翻訳文提出日】2022-05-27

(86)【国際出願番号】 CN2020076358

(87)【国際公開番号】W WO2021128558

(87)【国際公開日】2021-07-01

(31)【優先権主張番号】201911383142.X

(32)【優先日】2019-12-27

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】517380215

【氏名又は名称】北京集創北方科技股▲ふん▼有限公司

【氏名又は名称原語表記】Ｃｈｉｐｏｎｅ Ｔｅｃｈｎｏｌｏｇｙ （Ｂｅｉｊｉｎｇ） Ｃｏ．，Ｌｔｄ

【住所又は居所原語表記】Ｂｕｉｌｄｉｎｇ ５６，Ｎｏ．２ Ｎｏｒｔｈ Ｊｉｎｇ Ｙｕａｎ Ｓｔｒｅｅｔ， Ｂｅｉｊｉｎｇ Ｅｃｏｎｏｍｉｃ Ｔｅｃｈｎｏｌｏｇｉｃａｌ Ｄｅｖｅｌｏｐｍｅｎｔ Ａｒｅａ，Ｄａｘｉｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １００１７６，Ｃｈｉｎａ

(74)【代理人】

【識別番号】110001896

【氏名又は名称】弁理士法人朝日奈特許事務所

(72)【発明者】

【氏名】ホアン、ジジォン

【テーマコード（参考）】

3K273

【Ｆターム（参考）】

3K273AA10

3K273BA05

3K273BA31

3K273CA02

3K273FA03

3K273FA14

3K273FA15

3K273FA26

3K273FA40

3K273GA25

(57)【要約】

本出願は、信号生成装置、駆動チップ、表示システム及びＬＥＤ表示の駆動方法を提供する。当該回路は、第１のＰＷＭ波を生成するために使用され、第１のＰＷＭ波の周期がＴ１である第１の生成デバイスと、遅延クロック信号を生成するために使用され、遅延クロック信号の周期がＴ２であり、Ｔ１＝ＮＴ２、Ｎが０より大きい正の整数であり、第１の時間が第２の時間と比較してＦ×Ｔ２遅延し、Ｆが０より大きくかつ１より小さく、第１の時間が遅延クロック信号の１番目の立ち上がりエッジに対応する時間であり、第２の時間が第１のＰＷＭ波の１番目の立ち上がりエッジに対応する時間である第２の生成デバイスと、第１のＰＷＭ波及び遅延クロック信号に基づいて第３のＰＷＭ波を生成するために使用され、第３のＰＷＭ波の周期がＴ３であり、Ｔ３＝Ｔ１＋Ｆ×Ｔ２であり、第３のＰＷＭ波の１番目の立ち上がりエッジが第１のＰＷＭ波の１番目の立ち上がりエッジと同期している第３の生成デバイスと、を備える。当該回路は、低グレースケールのＬＥＤ表示を正確に補償することができる。

【特許請求の範囲】

【請求項1】

信号生成装置であって、
第１のＰＷＭ波を生成するために使用され、前記第１のＰＷＭ波の周期がＴ１である第１の生成デバイスと、
遅延クロック信号を生成するために使用され、前記遅延クロック信号の周期がＴ２であり、Ｔ１＝ＮＴ２、Ｎが０より大きい正の整数であり、第１の時間が第２の時間と比較してＦ×Ｔ２遅延し、Ｆが０より大きくかつ１より小さく、前記第１の時間が前記遅延クロック信号の１番目の立ち上がりエッジに対応する時間であり、第２の時間が前記第１のＰＷＭ波の１番目の立ち上がりエッジに対応する時間である第２の生成デバイスと、
前記第１の生成デバイス及び前記第２の生成デバイスにそれぞれ電気的に接続され、前記第１のＰＷＭ波及び前記遅延クロック信号に基づいて第３のＰＷＭ波を生成するために使用され、前記第３のＰＷＭ波の周期がＴ３であり、Ｔ３＝Ｔ１＋Ｆ×Ｔ２であり、前記第３のＰＷＭ波の１番目の立ち上がりエッジが第１のＰＷＭ波の１番目の立ち上がりエッジと同期している第３の生成デバイスと、を備えることを特徴とする信号生成装置。

【請求項2】

前記第３の生成デバイスは、
前記第１の生成デバイスの出力端に電気的に接続された第１の入力端及び前記第２の生成デバイスの出力端に電気的に接続された第２の入力端を含み、前記第１のＰＷＭ波と前記クロック信号に基づいて第２のＰＷＭ波を生成するために使用され、前記第２のＰＷＭ波の周期がＴ４であり、かつＴ４＝Ｔ１、前記第２のＰＷＭ波の１番目の立ち上がりエッジに対応する時間が前記第１のＰＷＭ波の１番目の立ち上がりエッジに対応する時間と比較してＦ×Ｔ２遅延する第１のサブ生成デバイスと、
前記第１の生成デバイスの出力端に電気的に接続される第３の入力端、及び前記第１のサブ生成デバイスの出力端に電気的に接続される第４の入力端を含み、前記第２のＰＷＭ波と前記第１のＰＷＭ波に基づいて前記第３のＰＷＭ波を生成する第２のサブ生成デバイスと、を含むことを特徴とする
請求項１に記載の装置。

【請求項3】

前記第１のサブ生成デバイスは、トリガーを含むことを特徴とする
請求項２に記載の装置。

【請求項4】

前記第２のサブ生成デバイスは、ＯＲゲートを含むことを特徴とする
請求項２に記載の装置。

【請求項5】

前記第１の生成デバイスは、ＰＷＭ波発生器を含むことを特徴とする
請求項１～４のいずれか一項に記載の装置。

【請求項6】

前記第２の生成デバイスは、データセレクターを含むことを特徴とする
請求項５に記載の装置。

【請求項7】

前記第２の生成デバイスは、８者択１データセレクターを含むことを特徴とする
請求項１に記載の装置。

【請求項8】

信号生成装置を含む駆動チップであって、前記信号生成装置は、請求項１～７のいずれか一項に記載の信号生成装置であることを特徴とする駆動チップ。

【請求項9】

ＬＥＤと駆動チップとを含む表示システムであって、前記駆動チップは、請求項８に記載の駆動チップであることを特徴とする表示システム。

【請求項10】

ＬＥＤ表示の駆動方法であって、
コントローラがデータを請求項８に記載の駆動チップに送信するステップであって、前記データには第１の部分データと第２の部分データが含まれ、前記第２の部分データがクロック信号周期の小数倍を特徴付けるためのデータであり、前記第１の部分データがクロック信号周期の整数倍を特徴付けるためのデータであるステップと、
前記駆動チップの信号生成装置が前記データに基づいて対応するＰＷＭ波を生成するステップと、を含むことを特徴とするＬＥＤ表示の駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願への相互参照）
本出願は、２０１９年１２月２７日に提出された、出願番号が２０１９１１３８３１４２．Ｘであり、発明名称が「信号生成装置、駆動チップ、表示システム及びＬＥＤ表示の駆動方法」である中国特許出願に対する優先権を主張し、その全ての内容が引用により本明細書に組み込まれる。

【0002】

（技術分野）
本出願は、表示分野に関し、具体的には、信号生成装置、駆動チップ、表示システム及びＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：発光ダイオード）表示の駆動方法に関する。

【背景技術】

【0003】

ＬＥＤがオンになる時間を調整することでグレースケールの調整を達成するＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）定電流駆動は、現在のＬＥＤ表示に広く使用されている駆動方式である。

【0004】

同じ型番のＬＥＤランプの間にも違いがあり、同じグレースケールを達成すると、ランプとランプの間の電流及び電圧が異なるため、定電流駆動ＩＣによって出力される電流が同じであり、パルス幅も同じである場合、異なるランプの表示グレースケールは異なる。

【0005】

上記の問題を解決するために、ＬＥＤ制御システムは、ＬＥＤスクリーンをポイントごとに補正する。一般的な方法では、最高のグレースケールを表示するときに、グレースケール検出器を介して各ＬＥＤの表示輝度を測定し、テスト結果に応じて、各ＬＥＤランプのパルス幅変調に、対応する係数を掛け、即ち明るいランプのパルス幅を狭く調整し、これにより、同じグレースケールの効果を達成し、複数回の反復によりすべてのＬＥＤランプの同じグレースケールを達成する可能性があり、得られた係数はすべてのグレースケールの表示に応用される。この方法は、高グレースケールを表示する時に非常に優れた補償効果があるが、低グレースケールを表示する時に、この方式を用いて補償すると、表示効果が低くなる可能性がある。例えば、１つのグレースケール１０の画像を表示する場合、ＬＥＤランプＡの表示グレースケールに対応するパルス幅は、補償後に９．４Ｔになり、ＬＥＤランプＢの表示グレースケールに対応するパルス幅は、補償後に９．６Ｔになり、実際には、２つのランプの違いが０．２Ｔだけでよいが、グレースケールの精度が限られるため、一般的に用いられる１６ビットを例とすると、既存のコントローラは、整数部分のみを送信し、ＬＥＤ駆動チップも整数部分のみを処理し、したがって、ＬＥＤランプＡのグレースケールは、四捨五入された後に９になり、ＬＥＤランプＢのグレースケールは１０になり、その結果、実際に表示する時に２つのランプの輝度差が大きくなる。ここで、ＧＣＬＫ（Ｇｌｏｂａｌ ＣＬＫ）は、グレースケールクロックを表し、Ｔは、グレースケールクロックの１つの周期を表す。

【0006】

背景技術で開示された以上の情報は、本明細書に記載される技術の背景技術の理解を強化するためのものだけであり、したがって、背景技術にはいくつかの情報が含まれる可能性があり、これらの情報は、当業者にとって、国内で知られている従来技術を形成しない。

【発明の概要】

【発明が解決しようとする課題】

【0007】

本出願の主な目的は、従来技術における低グレースケール表示を正確に補償することが困難であるという問題を解決するために、信号生成装置、駆動チップ、表示システム及びＬＥＤ表示の駆動方法を提供することにある。

【課題を解決するための手段】

【0008】

本発明の実施例の１つの態様によれば、第１のＰＷＭ波を生成するために使用され、前記第１のＰＷＭ波の周期がＴ１である第１の生成デバイスと、遅延クロック信号を生成するために使用され、前記遅延クロック信号の周期がＴ２であり、Ｔ１＝ＮＴ２、Ｎが０より大きい正の整数であり、第１の時間が第２の時間と比較してＦ×Ｔ２遅延し、Ｆが０より大きくかつ１より小さく、前記第１の時間が前記遅延クロック信号の１番目の立ち上がりエッジに対応する時間であり、第２の時間が前記第１のＰＷＭ波の１番目の立ち上がりエッジに対応する時間である第２の生成デバイスと、前記第１の生成デバイス及び前記第２の生成デバイスにそれぞれ電気的に接続され、前記第１のＰＷＭ波及び前記遅延クロック信号に基づいて第３のＰＷＭ波を生成するために使用され、前記第３のＰＷＭ波の周期がＴ３であり、Ｔ３＝Ｔ１＋Ｆ×Ｔ２であり、前記第３のＰＷＭ波の１番目の立ち上がりエッジが第１のＰＷＭ波の１番目の立ち上がりエッジと同期している第３の生成デバイスと、を備える信号生成装置が提供される。

【0009】

選択可能に、前記第３の生成デバイスは、前記第１の生成デバイスの出力端に電気的に接続される第１の入力端及び前記第２の生成デバイスの出力端に電気的に接続された第２の入力端を含み、前記第１のＰＷＭ波及び前記クロック信号に基づいて第２のＰＷＭ波を生成するために使用され、前記第２のＰＷＭ波の周期がＴ４であり、かつＴ４＝Ｔ１、前記第２のＰＷＭ波の１番目の立ち上がりエッジに対応する時間が前記第１のＰＷＭ波の１番目の立ち上がりエッジに対応する時間と比較してＦ×Ｔ２遅延する第１のサブ生成デバイスと、前記第１の生成デバイスの出力端に電気的に接続される第３の入力端及び前記第１のサブ生成デバイスの出力端に電気的に接続される第４の入力端を含み、前記第２のＰＷＭ波と前記第１のＰＷＭ波に基づいて前記第３のＰＷＭ波を生成する第２のサブ生成デバイスと、を含む。

【0010】

選択可能に、前記第１のサブ生成デバイスはトリガーを含む。

【0011】

選択可能に、前記第２のサブ生成デバイスは、ＯＲゲートを含む。

【0012】

選択可能に、前記第１の生成デバイスは、ＰＷＭ波発生器を含む。

【0013】

選択可能に、前記第２の生成デバイスは、データセレクターを含む。

【0014】

選択可能に、前記第２の生成デバイスは、８者択１データセレクターを含む。

【0015】

本発明の実施例の別の態様によれば、上記信号生成装置のいずれかである信号生成装置を備える駆動チップも提供される。

【0016】

本発明の実施例の別の態様によれば、ＬＥＤと、上記駆動チップである駆動チップとを備える表示システムも提供される。

【0017】

本発明の実施例の別の態様によれば、コントローラがデータを前記駆動チップに送信するステップであって、前記データには第１の部分データ及び第２の部分データが含まれるステップと、前記駆動チップの信号生成装置が前記データに基づいて対応するＰＷＭ波を生成するステップと、を含むＬＥＤ表示の駆動方法も提供される。

【0018】

本発明の実施例では、第１の生成デバイスは、図２に示すＰＷＭ_Nなどの整数個のクロック信号周期の第１のＰＷＭ波を生成するために使用され、第２の生成デバイスは、遅延クロック信号ＧＣＬＫを生成し（即ち遅延のクロック信号を生成し、遅延クロック信号の１番目の立ち上がりエッジが初期のクロック信号ＧＣＬＫ＜０＞の１番目の立ち上がりエッジと比較して遅延し、遅延時間がＦ×Ｔ２であり、図２に示すように、初期のクロック信号ＧＣＬＫ＜０＞の１番目の立ち上がりエッジが第１のＰＷＭ波ＰＷＭ_Nの１番目の立ち上がりエッジと同期し、したがって、遅延クロック信号が第１のＰＷＭ波に対して遅延する）、第３の生成デバイスは、第３のＰＷＭ波を生成し、第３のＰＷＭ波の周期和が第１のＰＷＭ波の周期とクロック信号遅延の時間であり、初期クロック信号に対する生成されたクロック信号の遅延がクロック信号の１つの周期よりも小さいため、当該回路によって生成された第３のＰＷＭ波の周期は、Ｎ個のクロック信号の周期に１つのクロック信号未満の周期を加えたものになり、即ち整数倍のクロック信号周期と小数倍のクロック信号周期を含む。したがって、当該回路は、第２の部分データを有するＰＷＭ波を生成することができ、さらに当該ＰＷＭ波を使用してＬＥＤの動作を制御することができ、ＬＥＤのグレースケールを正確に補償することができ、当該回路は、高グレースケールのＬＥＤ表示だけでなく、低グレースケールのＬＥＤ表示を補償することができ、特に低グレースケールのＬＥＤ表示の補償に適しており、従来技術における低グレースケールのＬＥＤ表示を正確に補償することが難しいという問題が解決される。この解決策は、必要な追加のハードウェア及びコントローラの設計オーバーヘッドが小さい場合で、低グレースケールの表示の精度の向上を達成する。

【図面の簡単な説明】

【0019】

本出願の一部を構成する明細書の図面は、本出願のさらなる理解を提供するためのものであり、本出願の例示的な実施例及びその説明は、本出願を解釈するためのものであり、本出願に対する不適切な限定を構成しない。

【0020】

【図1】本出願の実施例による信号生成装置を示す概略図である。

【図2】本出願の実施例によるＰＷＭ波生成プロセスの波形変化を示す概略図である。

【図3】本出願の実施例による８位相ＧＣＬＫ波形を示す概略図である。

【0021】

ここで、上記の図面には以下の図面記号が含まれる。
１０：第１の生成デバイス、２０：第２の生成デバイス、３０：第３の生成デバイス、３１：第１のサブ生成デバイス、３２：第２のサブ生成デバイス

【発明を実施するための形態】

【0022】

本出願の実施例及び実施例の特徴は、衝突しない場合、互いに組み合わせられてもよい。以下は図面を参照しながら実施例を組み合わせて本出願を詳しく説明する。

【0023】

当業者が本出願の解決策をより良く理解するために、以下に本出願の実施例の図面を組み合わせながら、本出願の実施例における技術的解決策を明確且つ完全に説明し、明らかに、説明される実施例は、本出願の実施例の一部だけであり、全ての実施例ではない。本出願の実施例に基づき、当業者が創造的な労力を要せずに得る他の実施例は、全て本出願の保護範囲に属するべきである。

【0024】

なお、本出願の明細書と特許請求の範囲及び上記図面中の用語「第１」、「第２」などは類似するオブジェクトを区別するためのものであり、特定の順序又は順番を説明することに用いられる必要がない。このように用いられるデータは、ここで説明される本出願の実施例のために、適切な場合で交換可能であることが理解すべきである。また、用語「含む」と「有する」及びそれらの任意の変形は、非排他的な包括を覆うことを意図し、例えば、一連のステップ又はユニットを含むプロセス、方法、システム、製品又はデバイスは明確に列挙されたステップ又はユニットに限定される必要がなく、明確に列挙されないもの又はこれらのプロセス、方法、製品又はデバイスに固有の他のステップ又はユニットを含むことができる。

【0025】

素子（層、フィルム、領域、又は基板など）が別の素子「上」にあると説明される場合、当該素子は、当該別の素子上に直接存在することができ、又は中間素子が存在することもできることが理解すべきである。さらに、明細書及び特許請求の範囲において、素子が別の素子に「接続」されていると説明されている場合、当該素子は、当該別の素子に「直接接続」されてもよく、又は第３の素子を介して当該別の素子に「接続」されてもよい。

【0026】

説明を容易にするために、以下に本出願の実施例に係る部分の名詞又は用語を説明する。

【0027】

背景技術で述べたように、従来技術では、高グレースケールを表示する時に補償効果が高く、低グレースケールを表示する時に表示効果が低くなり、低グレースケールの表示を正確に補償できないという問題を解決するために、本出願の典型的な実施方式では、信号生成装置、駆動チップ、表示システム及びＬＥＤ表示のための駆動方法が提供される。

【0028】

図１は本出願の実施例による信号生成装置の概略ブロック図である。図１に示すように、
当該装置は、第１の生成デバイス１０と、第２の生成デバイス２０と、第３の生成デバイス３０とを備え、第１の生成デバイス１０は、第１のＰＷＭ波を生成するために使用され、上記第１のＰＷＭ波の周期がＴ１であり、第２の生成デバイス２０は、遅延クロック信号を生成するために使用され、上記遅延クロック信号の周期がＴ２であり、Ｔ１＝ＮＴ２、Ｎが０より大きい正の整数であり、即ち第１のＰＷＭ波の周期が遅延クロック信号の周期の整数倍であり、第１の時間が第２の時間と比較してＦ×Ｔ２遅延し（ここで、「×」が乗算記号を表す）、Ｆが０より大きくかつ１より小さく、上記第１の時間が上記遅延クロック信号の１番目の立ち上がりエッジに対応する時間であり、上記第２の時間が上記第１のＰＷＭ波の１番目の立ち上がりエッジに対応する時間であり、即ち上記遅延クロック信号の１番目の立ち上がりエッジに対応する時間が上記第１ＰＷＭ波の１番目の立ち上がりエッジに対応する時間と比較してＦ×Ｔ２遅延し、第３の生成デバイス３０は、それぞれ上記第１の生成デバイス１０及び上記第２の生成デバイス２０に電気的に接続され、上記第３の生成デバイス３０は、上記第１のＰＷＭ波と上記遅延クロック信号に基づいて第３のＰＷＭ波を生成するために使用され、上記第３のＰＷＭ波の周期がＴ３であり、Ｔ３＝Ｔ１＋Ｆ×Ｔ２、上記第３のＰＷＭ波の１番目の立ち上がりエッジが第１のＰＷＭ波の１番目の立ち上がりエッジと同期している。

【0029】

上記回路では、第１の生成デバイスは、図２に示すＰＷＭ_Nなどの整数個のクロック信号周期の第１のＰＷＭ波を生成するために使用され、第２の生成デバイスは、遅延クロック信号ＧＣＬＫを生成し（即ち遅延のクロック信号を生成し、遅延クロック信号の１番目の立ち上がりエッジが初期のクロック信号ＧＣＬＫ＜０＞の１番目の立ち上がりエッジと比較して遅延し、遅延時間がＦ×Ｔ２であり、図２に示すように、初期のクロック信号ＧＣＬＫ＜０＞の１番目の立ち上がりエッジが第１のＰＷＭ波ＰＷＭ_Nの１番目の立ち上がりエッジと同期し、したがって、遅延クロック信号が第１のＰＷＭ波に対して遅延する）、第３の生成デバイスは、第３のＰＷＭ波を生成し、第３のＰＷＭ波の周期が第１のＰＷＭ波の周期とクロック信号の遅延時間との和であり、初期クロック信号に対する生成されたクロック信号の遅延がクロック信号の１つの周期よりも小さいため、当該回路によって生成された第３のＰＷＭ波の周期は、Ｎ個のクロック信号の周期に１つのクロック信号未満の周期を加えたものになり、即ち整数倍のクロック信号周期と小数倍のクロック信号周期を含む。したがって、当該回路は、第２の部分データを有するＰＷＭ波を生成することができ、さらに当該ＰＷＭ波を使用してＬＥＤの動作を制御することができ、ＬＥＤのグレースケールを正確に補償することができ、当該回路は、高グレースケールのＬＥＤ表示だけでなく、低グレースケールのＬＥＤ表示を補償することができ、特に低グレースケールのＬＥＤ表示の補償に適しており、従来技術における低グレースケールのＬＥＤ表示を正確に補償することが難しいという問題が解決される。この解決策は、必要な追加のハードウェア及びコントローラの設計オーバーヘッドが小さい場合で、低グレースケールの表示の精度の向上を達成する。

【0030】

本出願における第３の生成デバイス３０は、第１のＰＷＭ波及び遅延クロック信号に基づいて第３のＰＷＭ波を生成する任意のデバイスであってもよく、当業者は、実際の状況に応じて適切なデバイスを選択し、対応する第３のＰＷＭ波を生成することがきる。本出願の１つの実施例では、図１に示すように、上記第３の生成デバイス３０は、第１のサブ生成デバイス３１と第２のサブ生成デバイス３２とを含み、第１のサブ生成デバイス３１は、第１の入力端及び第２の入力端を含み、上記第１の入力端が上記第１生成デバイス１０の出力端に電気的に接続され、上記第２の入力端が上記第２の生成デバイス２０の出力端に電気的に接続され、上記第１のサブ生成デバイス３１は、上記第１のＰＷＭ波と上記遅延クロック信号に基づいて第２のＰＷＭ波を生成するために使用され、上記第２のＰＷＭ波の周期がＴ４であり、Ｔ４＝Ｔ１、上記第２のＰＷＭ波の１番目の立ち上がりエッジに対応する時間が上記第１のＰＷＭ波の１番目の立ち上がりエッジに対応する時間と比較してＦ×Ｔ２遅延し、第２のサブ生成デバイス３２は、第３の入力端及び第４の入力端を含み、上記第３の入力端が上記第１の生成デバイス１０の出力端に電気的に接続され、上記第４の入力端が上記第１のサブ生成デバイス３１の出力端に電気的に接続され、上記第２のサブ生成デバイス３２は、上記第２のＰＷＭ波と上記第１のＰＷＭ波に基づいて上記第３のＰＷＭ波を生成する。当該実施例では、第３の生成デバイス３０は、第１のサブ生成デバイスと第２のサブ生成デバイスだけで第３のＰＷＭ波を生成するものであり、構造が簡単であり、効率が高い。

【0031】

本出願の上記第１のサブ生成デバイスと第２のサブ生成デバイスは、従来技術における任意の実行可能なデバイス及び回路であってもよく、当業者は、実際の状況に応じて適切なデバイス又は回路を対応する第１のサブ生成デバイス及び第２のサブ生成デバイスとして選択することができる。具体的には、ラッチを第１のサブ生成デバイスとして使用し、ＮＡＮＤゲートを第２のサブ生成デバイスとして使用することができる。

【0032】

本出願の１つの具体的な実施例では、上記第１のサブ生成デバイス３１は、トリガーを含む。具体的には、それは、Ｄタイプのトリガーであってもよい。図２に示すように、当該トリガーは、第１のＰＷＭ波と遅延クロック信号ＧＣＬＫに基づいて対応するＰＷＭ_D波を生成する。

【0033】

同様に、本出願の上記第２のサブ生成デバイスは、従来技術における任意の実行可能なデバイス及び回路であってもよく、当業者は、実際の状況に応じて適切な回路又はデバイスを当該第２のサブ生成デバイス３２として選択することができる。

【0034】

本出願の別の具体的な実施例では、図２に示すように、上記の第２のサブ生成デバイス３２は、ＯＲ回路とも呼ばれるＯＲゲートを含み、いくつかの条件の１つだけが満たされると、あるイベントが発生し、この関係は、「ＯＲ」論理関係と呼ばれ、「ＯＲ」論理関係を有する回路はＯＲゲートと呼ばれ、上記第３の入力端と第４の入力端のいずれか一方がハイレベル（論理１）である場合、出力はハイレベル（論理１）になり、上記第３の入力端と第４の入力端がすべてローレベル（論理０）である場合、出力はローレベル（論理０）である。当該解決策では、１つのＯＲゲートだけで、第２のＰＷＭ波及び第１のＰＷＭ波に基づいて第３のＰＷＭ波を生成することができ、構造が簡単であり、生成効率が高い。

【0035】

なお、本出願の第１の生成デバイスと第２の生成デバイスは、従来技術における任意の実行可能なデバイス及び回路であってもよく、当業者は、実際の状況に応じて適切な回路又はデバイスを第１のサブ生成デバイスと第２の生成デバイスとして選択することができる。

【0036】

本出願の１つの具体的な実施例では、図２に示すように、上記第１の生成デバイス１０は、第１のＰＷＭ波を生成するためのＰＷＭ波発生器を含む。

【0037】

本出願の別の具体的な実施例では、図２に示すように、上記第２の生成デバイス２０は、データセレクターである。データセレクターは、所定の入力アドレスコードに基づき、１グループの入力信号から指定された１つの入力信号を出力端の組み合わせ論理回路に送信する。より具体的な実施例では、上記第２の生成デバイス２０は、８者択１データセレクターを含む。この回路では、８つの位相のＧＣＬＫクロックが応用され、８種類のデータが入力され、１種類のデータが出力として選択される。対応する８つの位相のＧＣＬＫクロック信号は、図３に示すように、具体的には、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ：フェーズロックループ）、又は位相補間器、又はＤＬＬ（Ｄｅｌａｙ－ｌｏｃｋｅｄ Ｌｏｏｐ：ディレイロックループ）などの任意の方法で生成されてもよい。

【0038】

なお、データセレクターは、本出願のデータセレクターに限らず、実際のニーズに応じて、４者択１データセレクター、１６者択１データセレクターなどの他の適切なデータセレクターを選択することができる。

【0039】

本出願の実施例は、上記信号生成装置のいずれかである信号生成装置を含む駆動チップをさらに提供する。

【0040】

上記駆動チップは、上記信号生成装置を含むため、グレースケール表示を正確に補償する効果を達成し、特に低グレースケール表示解決策に適している。

【0041】

本出願の実施例は、ＬＥＤと、上記駆動チップである駆動チップとを備える表示システムをさらに提供する。

【0042】

上記表示システムは、ＬＥＤと駆動チップとを備え、当該駆動チップが上記信号生成装置を含むため、当該駆動チップによってＬＥＤを駆動し、ＬＥＤのグレースケール表示を正確に補償することができ、具体的には、ＬＥＤがオンになる時間を調整することでグレースケールの調整を達成し、これにより、異なるランプ間の表示輝度の差が小さく、さらには差がなく、高い表示効果が得られる。

【0043】

本出願の別の具体的な実施例では、上記表示システムは、電流、タイミングを制御し、駆動チップを構成するために駆動チップと通信するコントローラをさらに備える。

【0044】

本出願の実施例は、
コントローラがデータを上記駆動チップに送信するステップであって、上記データには第１の部分データと第２の部分データが含まれ、上記第２の部分データがクロック信号周期の小数倍を特徴付けるためのデータであり、上記第１の部分データがクロック信号周期の整数倍を特徴付けるためのデータであるステップと、
上記駆動チップの信号生成装置が上記データに基づいて対応するＰＷＭ波を生成するステップと、を含む、ＬＥＤ表示の駆動方法をさらに提供する。

【0045】

上記駆動方法では、まず、対応する補償データを駆動チップに送信し、次に、駆動チップは補償データに基づいて対応するＰＷＭ波を生成し、当該ＰＷＭ波は、ＬＥＤの動作を制御し、これにより、異なるＬＥＤの表示グレースケールが正確に補償され、従来技術における低グレースケール表示を正確に補償することが難しいという問題が解決される、異なるＬＥＤランプの表示輝度の差が小さく、さらには差がない。

【0046】

なお、従来技術におけるコントローラによって取得されたデータには第１の部分データ及び第２の部分データも含まれるが、従来技術における駆動チップが第２の部分データに対応するＰＷＭ波を生成できないため、従来技術におけるコントローラは、第２の部分データを駆動チップに送信せず、第１の部分データのみを駆動チップに送信する。本出願では、対応する信号生成装置は、第２の部分データに対応するＰＷＭ波を生成することができ、したがたって、コントローラは、第１の部分データ及び第２の部分データを駆動チップの信号生成装置に送信する。

【0047】

本出願の別の具体的な実施例では、上記駆動チップの信号生成装置が上記データに基づいて対応するＰＷＭ波を生成するステップは、上記データを解析して上記第１の部分データ及び上記第２の部分データを取得するステップと、上記第1の部分データと上記第2の部分データをそれぞれ上記信号生成装置の第１の生成デバイスと第２の生成デバイスに送信し、第１の生成デバイスと第２の生成デバイスが上記データに対応するＰＷＭ波を生成するステップと、を含む。

【0048】

本出願では、コントローラによって送信されたデータは、Ｎ（整数）＋Ｆ（小数）桁のデータを定電流ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：集積回路）に直接送信する方式と、Ｎ＋小数指示桁のデータを定電流ＩＣに送信し、即ち定電流ＩＣによって送信されたデータＮ内の小数桁の数を指示桁で示す方式との２つの方式を採用することができる。２つの方法の選択は、送信側システムの実現複雑さ及び送信効率に基づいて決定されてもよいが、いずれにしても伝送データのデータレートに対して影響が少なく、データ伝送に対して影響を与えない。

【0049】

当業者が本出願の技術的解決策をより明確に理解できるために、以下に具体的な実施例と組み合わせて本出願の技術的解決策を説明する。

【実施例】

【0050】

当該実施例は、信号生成装置に関する。当該回路の具体的な構造は、図１に示すように、具体的には第１の生成デバイス１０、第２の生成デバイス２０と第３の生成デバイス３０を備え、ここで、第１の生成デバイス１０は、ＰＷＭ波発生器であり、第２の生成デバイス２０は、８者択１データセレクターであり、第３の生成デバイス３０は、第１のサブ生成デバイスと第２のサブ生成デバイスを含み、第１のサブ生成デバイスは、トリガーであり、第２のサブ生成デバイスはＯＲゲートであり、具体的な接続関係は図１に示される。

【0051】

当該信号生成装置の具体的な動作プロセスは、
定電流ＩＣが入力データを受信した後、その内部のコントローラが第１の部分データと第２の部分データを分離し、第１の部分データを第１の生成デバイス１０に送信し、第２の部分データを第２の生成デバイス２０に送信するステップを含む。第１の生成デバイス１０は、元のＰＷＭ波生成方式に従って第１のＰＷＭ波を生成し、生成された第１のＰＷＭ波は図２に示すＰＷＭ_Nである。

【0052】

ＰＬＬ、又は位相補間器、又はＤＬＬなどの任意の方法で８つの位相のＧＣＬＫクロックを生成し、図３に示すように、図３の各波形が前の波形と比較して遅延し、各遅延が１／８であり、ＧＣＬＫ＜０＞が整数部分ＰＷＭ波のクロックであり、生成された第１のＰＷＭ波がＰＷＭ_Nであり、それがＧＣＬＫ周期の整数倍であり、図１に示すように、第２の部分データＦ＜２：０＞によってＧＣＬＫ＜７：０＞から対応するクロック信号を選択して、図２に対応するＧＣＬＫを選択して得て、それが実際にはＧＣＬＫ＜２＞の波形であり、ＧＣＬＫ＜０＞と比較して１／４の周期遅延する。ＧＣＬＫとＰＷＭ_Nはトリガーに入力され、トリガーは、図２に示すＰＷＭ_Dを出力し、ＰＷＭ_DとＰＷＭ_Nは、それぞれＯＲゲートに入力され、即ち２つの波形のいずれかがハイレベルである場合、最終的に出力されたＰＷＮ波形は、ハイレベルであり、図２に示すように、最終的に生成されたＰＷＭ波の周期は、整数倍のＴ２と小数倍のＴ２の和であり、即ちＴ３＝Ｔ１＋Ｆ×Ｔ２であり、上記第３のＰＷＭ波の１番目の立ち上がりエッジは、第１のＰＷＭ波の１番目の立ち上がりエッジと同期している。Ｆ＜２：０＞が０である場合、即ち第２の部分データが０である場合、ＰＷＭ_Nは、出力端に直接送信される。

【0053】

上記回路は、第２の部分データを有するＰＷＭ波を生成することができ、さらに当該ＰＷＭ波を使用してＬＥＤの動作を制御することができ、ＬＥＤのグレースケールを正確に補償することができ、当該回路は、高グレースケールのＬＥＤ表示だけでなく、低グレースケールのＬＥＤ表示を補償することができ、特に低グレースケールのＬＥＤ表示の補償に適しており、従来技術における低グレースケールのＬＥＤ表示を正確に補償することが難しいという問題が解決される。この解決策は、必要な追加のハードウェア及びコントローラの設計オーバーヘッドが小さい場合で、低グレースケールの表示の精度の向上を達成する。そして、当該回路は、構造が簡単であり、効率が高く、コストが低い。

【0054】

以上の説明では、本出願の上記実施例は、以下の技術的効果を達成することが分かる。

【0055】

１）、本出願の回路では、第１の生成デバイスは、図２に示すＰＷＭ_Nなどの整数個のクロック信号周期の第１のＰＷＭ波を生成するために使用され、第２の生成デバイスは、遅延クロック信号ＧＣＬＫを生成し（即ち遅延のクロック信号を生成し、遅延クロック信号の１番目の立ち上がりエッジが初期のクロック信号ＧＣＬＫ＜０＞の１番目の立ち上がりエッジと比較して遅延し、遅延時間がＦ×Ｔ２であり、図２に示すように、初期のクロック信号ＧＣＬＫ＜０＞の１番目の立ち上がりエッジが第１のＰＷＭ波ＰＷＭ_Nの１番目の立ち上がりエッジと同期し、したがって、遅延クロック信号が第１のＰＷＭ波に対して遅延する）、第３の生成デバイスは、第３のＰＷＭ波を生成し、第３のＰＷＭ波の周期和が第１のＰＷＭ波の周期とクロック信号遅延の時間であり、初期クロック信号に対する生成されたクロック信号の遅延がクロック信号の１つの周期よりも小さいため、当該回路によって生成された第３のＰＷＭ波の周期は、Ｎ個のクロック信号の周期に１つのクロック信号未満の周期を加えたものになり、即ち整数倍のクロック信号周期と小数倍のクロック信号周期を含む。したがって、当該回路は、第２の部分データを有するＰＷＭ波を生成することができ、さらに当該ＰＷＭ波を使用してＬＥＤの動作を制御することができ、ＬＥＤのグレースケールを正確に補償することができ、当該回路は、高グレースケールのＬＥＤ表示だけでなく、低グレースケールのＬＥＤ表示を補償することができ、特に低グレースケールのＬＥＤ表示の補償に適しており、従来技術における低グレースケールのＬＥＤ表示を正確に補償することが難しいという問題が解決される。この解決策は、必要な追加のハードウェア及びコントローラの設計オーバーヘッドが小さい場合で、低グレースケールの表示精度の向上を達成する。

【0056】

２）、本出願の駆動チップは、上記信号生成装置を含むため、グレースケール表示を正確に補償する効果を達成し、特に低グレースケール表示解決策に適している。

【0057】

３）、本出願の表示システムは、ＬＥＤと駆動チップとを備え、当該駆動チップが上記信号生成装置を含むため、当該駆動チップによってＬＥＤチップを駆動し、ＬＥＤのグレースケール表示を正確に補償することができ、具体的には、ＬＥＤがオンになる時間を調整することでグレースケールの調整を達成し、これにより、異なるランプ間の表示輝度の差が小さく、さらには差がなく、高い表示効果を達成する。

【0058】

４）、本出願の駆動方法では、まず、対応する補償データを駆動チップに送信し、次に、駆動チップは、補償データに基づいて対応するＰＷＭ波を生成し、当該ＰＷＭ波は、ＬＥＤの動作を制御し、これにより、異なるＬＥＤの表示グレースケールが正確に補償され、従来技術における低グレースケール表示を正確に補償するが難しいという問題が解決される、異なるＬＥＤランプの表示輝度の差が小さく、さらには差がない。

【0059】

上記は本出願の好ましい実施例に過ぎず、本出願を制限するためのものではなく、当業者にとって、本出願に対して様々な変更及び変形を行うことができる。本出願の精神及び原則内で行われる任意の修正、同等置き換え、改良等は、いずれも本出願の保護範囲に含まれるべきである。

【図1】

【図2】

【図3】

【国際調査報告】