特表 2023-505886 センサの電子ノイズを補正するための画像センサ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-02-13

(54)【発明の名称】センサの電子ノイズを補正するための画像センサ

(51)【国際特許分類】

   H01L 27/146 20060101AFI20230206BHJP

   H04N 25/70 20230101ALI20230206BHJP

【ＦＩ】

H01L27/146 C

H04N5/369

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2022535770

(86)(22)【出願日】2020-12-09

(85)【翻訳文提出日】2022-08-08

(86)【国際出願番号】 EP2020085381

(87)【国際公開番号】W WO2021116232

(87)【国際公開日】2021-06-17

(31)【優先権主張番号】1914199

(32)【優先日】2019-12-11

(33)【優先権主張国・地域又は機関】FR

(81)【指定国・地域】

(71)【出願人】

【識別番号】513257535

【氏名又は名称】イソルグ

(74)【代理人】

【識別番号】100114557

【弁理士】

【氏名又は名称】河野 英仁

(74)【代理人】

【識別番号】100078868

【弁理士】

【氏名又は名称】河野 登夫

(72)【発明者】

【氏名】ブティノン，ベンジャミン

(72)【発明者】

【氏名】ミュラー，ピエール

(72)【発明者】

【氏名】バロット，ノエミ

【テーマコード（参考）】

4M118

5C024

【Ｆターム（参考）】

4M118AA10

4M118AB01

4M118BA05

4M118BA14

4M118CA02

4M118CB06

4M118CB14

4M118CB20

4M118EA14

4M118FA06

4M118FB13

4M118FB23

4M118GB09

4M118HA25

4M118HA27

5C024CX03

5C024GX07

5C024GX16

5C024GY31

(57)【要約】

本開示は、センサの電子ノイズを補正するための画像センサに関し、画像センサは、第１の画素と、第１の画素とは異なる第２の画素（２３）とを備える。
【選択図】 図７

【特許請求の範囲】

【請求項1】

第１の画素（２１）と、該第１の画素とは異なる第２の画素（２３）とを備える画像センサ（１９）であって、前記第１の画素及び第２の画素は、第１の電極（３５、３５’）と、活性層（３３）と、導電性トラック（４７）に電気的に結合される第２の電極（３１）とを備え、前記第２の画素の第１の電極（３５’）は、第１の画素の第１の電極（３５）から離れている、
画像センサ。

【請求項2】

第１の画素（２１）と、該第１の画素とは異なる第２の画素（２３）とを備える画像センサ（１９）であって、前記第１の画素は、第１の電極（３５）と、活性層（３３）と、導電性トラック（４７）に電気的に結合される第２の電極（３１）とを備え、前記第２の画素は、少なくとも第１の電極を備えない、
画像センサ。

【請求項3】

各第２の画素（２３）は、前記第１の画素（２１）を形成する要素のうち、より少ない数で選択された一または複数の要素で形成されている、
請求項２に記載の画像センサ。

【請求項4】

前記第２の画素（２３）は活性層（３３）を備えない、
請求項２または３に記載の画像センサ。

【請求項5】

前記第１の画素（２１）には、前記第２の電極が導電性ビア（５３）を介して前記導電性トラック（４７）に結合されている、
請求項１から４のいずれか１つに記載の画像センサ。

【請求項6】

前記第２の画素（２３）には、前記第２の電極（３１）が導電性ビア（５３）を介して前記導電性トラック（４７）に結合されていない、
請求項２から４のいずれか１つに従属する請求項５に記載の画像センサ。

【請求項7】

前記第１の画素（２１）及び前記第２の画素（２３）は、並置され、行及び列で編成されている、
請求項１から６のいずれか１つに記載の画像センサ。

【請求項8】

前記第２の画素（２３）は隣接する列で編成されており、該列は、画像センサ（１９）の１つの縁部に位置し、または画像センサ（１９）の２つの縁部に分布されている、
請求項７に記載の画像センサ。

【請求項9】

請求項１から８のいずれか１つに記載の画像センサの製造方法であって、
スタック（３９）の表面上に前記第２の電極（３１）を形成するステップと、
前記表面側の前記第２の電極（３１）上に前記活性層（３３）を形成するステップと、
前記表面側の前記活性層（３３）上に前記第１の電極（３５）を形成するステップと、を含み、これにより、第１の画素（２１）を形成する、
方法。

【請求項10】

前記第１の電極（３５）の全部もしくは一部、または、前記第１の電極（３５）及び前記活性層（３３）の全部もしくは一部を除去するステップをさらに含み、これにより、前記第２の画素（２３）を形成する、
請求項２に従属する請求項９に記載の方法。

【請求項11】

前記第２の画素（２３）を形成することは、前記ステップの一部のみを含み、これにより、請求項２に記載の画像センサ（１９）を得る、
請求項９に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は画像取得システムに関する。

【背景技術】

【0002】

画像取得システムは、一般的に、画像センサと光学システムとを備え、光学システムは、画像センサの感光部と画像化される物体との間に介在し、画像センサの感光部に画像化される物体の鮮明な画像を形成することができる。

【0003】

画像センサは、一般的に、受けた光強度に比例した信号を生成することが可能な光検出器のアレイを備える。

【発明の概要】

【0004】

画像取得システムを改良する必要がある。

【0005】

一実施形態では、画像取得システムの欠点の全てまたは一部を克服する。

【0006】

一実施形態では、画像センサを提供する。画像センサは、第１の画素と、第１の画素とは異なる第２の画素とを備え、第１の画素及び第２の画素は、第１の電極と、活性層と、導電性トラックに電気的に結合される第２の電極とを備え、第２の画素の第１の電極は、第１の画素の第１の電極から離れている。

【0007】

一実施形態では、画像センサを提供する。画像センサは、第１の画素と、第１の画素とは異なる第２の画素とを備え、第１の画素は、第１の電極と、活性層と、導電性トラックに電気的に結合される第２の電極とを備え、第２の画素は少なくとも第１の電極を備えない。

【0008】

一実施形態では、画像センサを提供する。画像センサは、第１の画素と、第１の画素とは異なる第２の画素とを備える。

【0009】

一実施形態によれば、各第２の画素は、第１の画素を構成する要素のうち、より少ない数で選択された一または複数の要素で形成されている。

【0010】

一実施形態によれば、各第２の画素は、第１の電極と第２の電極との間の電気絶縁領域を備える。

【0011】

一実施形態によれば、第２の画素の第１の電極は、第１の画素の第１の電極から離れている。

【0012】

一実施形態によれば、第１の画素は、以下の要素を備える：
第１の電極、
活性層、
第２の電極、及び
第２の電極を導電性トラックに結合する導電性ビア。

【0013】

一実施形態によれば、各第２の画素は、第１の画素と同じ要素を備える。

【0014】

一実施形態によれば、絶縁領域は、第１の電極と活性層との間に位置する。

【0015】

一実施形態によれば、絶縁層は、第２の電極と活性層との間に位置する。

【0016】

一実施形態によれば、第２の画素は第１の電極を備えない。

【0017】

一実施形態によれば、第２の画素は活性層を備えない。

【0018】

一実施形態によれば、第２の画素は導電性ビアを備えない。

【0019】

一実施形態によれば、第１の画素及び第２の画素は、並置され、行及び列で編成されている。

【0020】

一実施形態によれば、第２の画素は隣接する列で編成されており、列は、センサの１つの縁部に位置し、またはセンサの２つの縁部に分布されている。

【0021】

一実施形態では、画像センサの製造方法を提供する。方法は、
スタックの表面上に第２の電極を形成するステップ、
前記表面側の下部電極上に活性層を形成するステップ、及び
前記表面側の前記活性層上に第１の電極を形成するステップ
を含み、これにより、第１の画素を形成する。

【0022】

一実施形態によれば、方法は、さらに、第１の電極の全部もしくは一部、または第１の電極及び活性層の全部もしくは一部を除去するステップを含み、これにより、第２の画素を形成する。

【0023】

一実施形態によれば、第２の画素を形成することは、前記ステップの一部のみを含み、これにより、センサを得る。

【0024】

一実施形態によれば、方法は、さらに、絶縁層を堆積させるステップを含み、これにより、第２の画素を形成する。

【図面の簡単な説明】

【0025】

上記及び他の特徴及び利点は、添付図面を参照して本発明を限定するものではない実例として与えられる以下の特定の実施形態に詳細に記載されている。

【0026】

【図1】画像取得システムの一実施形態を示す部分概略断面図である。

【図2】画像センサの一実施形態を示す部分概略上面図である。

【図3】画像センサの他の実施形態を示す部分概略上面図である。

【図4】画像センサの通常の画素及びその読出回路を示す部分模式図である。

【図5】通常の画像センサの画素の一例を示す部分概略断面図である。

【図6】画像センサの一例を示す部分概略上面図（Ａ）及び部分概略断面図（Ｂ）である。

【図7】図６の画像センサの画素の一実施形態を示す部分概略断面図である。

【図8】図６の画像センサの画素の他の実施形態を示す部分概略断面図である。

【図9】画像センサの画素の別の実施形態を示す部分概略断面図である。

【図10】画像センサの画素の別の実施形態を示す部分概略断面図である。

【図11】画像センサの画素の別の実施形態を示す部分概略断面図である。

【図12】画像センサの他の例を示す部分概略上面図（Ａ）及び部分概略断面図（Ｂ）である。

【図13】図１２の画像センサの画素の一実施形態を示す部分概略断面図である。

【発明を実施するための形態】

【0027】

同様の特徴は、様々な図面で同様の参照符号によって指定されている。特に、様々な実施形態の間で共通である構造的および／または機能的特徴は、同じ参照符号を有し得、同一の構造的、寸法的および材料的特性を有し得る。

【0028】

明確にするために、本明細書に記載された実施形態の理解に有用なステップ及び要素のみが図示され、詳細に説明されている。特に、光学フィルタの形成及び画像センサ以外の要素の形成は詳述されておらず、説明される実施形態及び実施態様は、フィルタ及びこれらの他の要素の通常の形成と互換性がある。

【0029】

特に明記されていない限り、接続された２つの要素に言及する場合、これは、導体以外のいかなる中間要素も伴わない直接接続を意味し、結合された２つの要素と言及する場合、これは、これら２つの要素を接続することができる、または、それらが１つ以上の他の要素を介して結合されることができることを意味する。

【0030】

以下の開示では、「前」、「後」、「上」、「下」、「左」、「右」などの絶対位置を述べる用語、または、「の上」、「の下」、「上方」、「下方」などの相対位置を述べる用語、または、「水平」、「垂直」などの方向を述べる用語に言及する場合、特に明記されていない限り、図面に示されている向きへの参照がなされる。

【0031】

特に明記しない限り、「およそ」、「約」、「実質的に」および「程度」という表現は、１０％以内、好ましくは５％以内を意味する。

【0032】

以下の説明では、「可視光」は、４００ｎｍ～７００ｎｍの範囲内の波長を有する電磁放射を指し、「赤外線」は、７００ｎｍ～１ｍｍの範囲内の波長を有する電磁放射線を指す。赤外線では、７００ｎｍ～１．７μｍの範囲内の波長を有する近赤外線を特に識別することができる。

【0033】

図１は、画像取得システムの一実施形態を示す部分概略断面図である。

【0034】

画像取得システム１は、上から下へ、
放射線１３を放射する光源１１と、
物体１５と、
光学フィルタ１７と、
画像センサ１９と
を備え、画像センサ１９は、例えば、相補型金属酸化膜半導体（ＣＭＯＳ）センサ、または薄膜トランジスタ（ＴＦＴ）に基づくセンサであり、無機フォトダイオード（ＣＭＯＳセンサの結晶シリコン、もしくはＴＦＴセンサのアモルファスシリコン）または有機フォトダイオードに結合され得る。

【0035】

画像取得システム１は、さらに、画像センサ１９により提供された信号を処理するための回路（不図示）を備え、例えば、マイクロプロセッサを備える。

【0036】

光源１１は、物体１５の上方に図示されているが、変形例として、物体１５と光学フィルタ１７との間に位置してもよい。

【0037】

放射線１３は、例えば、可視範囲及び／または赤外線範囲にあるが、単一の波長の放射線、または複数の波長（または波長範囲）の放射線であってもよい。

【0038】

画像センサ１９のフォトダイオードは、一般的に、画素化されたアレイを形成する。各フォトダイオードは、例えば、画像センサ１９の画素を定義する。アレイ内では、フォトダイオードは、例えば行及び列で位置合わせされている。

【0039】

本開示では、「画素」という用語は、少なくとも１つの画素選択トランジスタとフォトダイオードを形成する要素の全てまたは一部とを備える画像センサ１９の構造の一部を指すために使用される。

【0040】

アレイの画素のいくつかは、一般的に、画像センサ１９及びその電子システムのノイズを検出し記録するためのみの基準として使用される。そして、画像センサ１９の他の画素によって捕捉された信号からノイズを推定して補正する。

【0041】

以下の説明では、「有用画素」という表現は、特に、取得された画像の有用な信号を伝えるフォトダイオード（２つの電極及び１つの活性層）を備える画素を指すために使用される。「基準画素」という表現は、有用画素とは異なる画素を指すために使用される。より正確に、基準画素は画像センサ１９のノイズを代表する信号を提供する。

【0042】

図２は、画像センサ１９の一実施形態を示す部分概略上面図である。

【0043】

より詳細には、図２は、画像センサ１９内の有用画素２１または第１の画素の分布、及び基準画素２３または第２の画素の分布の例を示している。

【0044】

画素２１及び２３は、行及び列で位置合わせされていることが好ましい。例えば６インチ即ち約１５ｃｍの画面を有する携帯電話に適応可能な画像センサ１９の場合、５００ドット／インチ（ｄｐｉ）の解像度、即ち５０．８μｍの画素ピッチを有するイメージャに対して、画素２１及び２３は例えば約２５００行及び約１３００列で編成される。画像解像度は、例えば、２５４ｄｐｉ（即ち、１００μｍの画素ピッチ）及び１，０００ｄｐｉ（即ち、２５μｍの画素ピッチ）の間で変化してもよい。

【0045】

画素２１及び２３は、１行につき少なくとも１つの基準画素２３が存在するように、アレイに編成されている。基準画素２３は全て同じ列に位置合わせされている。例えば、約４列から約６４列までは基準画素２３のみを備える。好ましくは、約１６列から約３２列までは基準画素２３のみを備える。

【0046】

図２に示す実施形態では、基準画素２３の列は、全て並置され、画像センサ１９の１つの縁部（図２の向きで、画像センサ１９の左側）に位置する。

【0047】

図３は、画像センサ１９の他の実施形態を示す部分概略上面図である。

【0048】

図３に示す実施形態は、図２に示す実施形態と実質的に同一であるが、基準画素２３の列が画像センサ１９の対向する両側に位置する点で異なる。好ましくは、画像センサ１９の各縁部に同じ数の基準画素２３の列が存在する。

【0049】

図２及び図３の実施形態では、ノイズは基準画素２３のフォトダイオードのアセンブリによって検出される。同じ行の基準画素２３のフォトダイオードによって検出された電子ノイズは平均化される。そして、平均化されたノイズは、同じ行の有用画素２１のフォトダイオードによって検出された有用信号の補正に使用される。

【0050】

図４は、画像センサの通常の画素及びその読出回路を部分的に、かつ模式的に示している。

【0051】

より詳細には、図４は、画像センサ１９の有用画素２１及びその読み取り電子システムの一例を示す電気回路図を示している。

【0052】

各有用画素２１はフォトダイオード２１１を備え、フォトダイオード２１１は、そのカソード２１１ｃによって、金属酸化物半導体（ＭＯＳ）トランジスタ２１４を介して、導電性トラック２１３のノード２１２に結合されている。導電性トラック２１３は、一般的に、同じ列の画素の全てのトランジスタ２１４に結合され、好ましくは接続されている。

【0053】

フォトダイオード２１１のアノード２１１ａは、バイアス電位Ｖｂｉａｓを印加するノードに結合されている。ＭＯＳトランジスタ２１４のゲートは、導電性トラック２１５に結合され、好ましくは接続されている。導電性トラック２１５は、一般的に、同じ行の画素２１のトランジスタ２１４の全てのゲートに結合され、好ましくは接続されている。ＭＯＳトランジスタ２１４のゲートは、行選択信号ＴＦＴ＿ＳＥＬを受信することを目的とする。

【0054】

図４に示された電気回路図は、各列についてオペアンプ２１６を備え、オペアンプ２１６は、その反転入力（－）が導電性トラック２１３に結合され、その非反転入力（＋）が基準電位Ｖｒｅｆのソースに結合され、その出力が電位ＶＳを供給する。オペアンプ２１６の出力は、並列接続されたコンデンサ２１７及びスイッチ２１８を介してその反転入力（－）に結合されている。

【0055】

初期化段階の期間では、スイッチ２１４及び２１８がオンとされ、コンデンサ２１７及びフォトダイオード２１１を放電する。積分段階の期間では、トランジスタ２１４がオフとされ、電位Ｖｂｉａｓが逆バイアス電圧に設定され、受信した光の強度に比例してフォトダイオード２１１に電荷が蓄積される。読出段階では、トランジスタ２１４がオンになり、フォトダイオード２１１の電荷が読出アンプに転送され（スイッチ２１８はオフ）、より正確には積分コンデンサ２１７に転送される。

【0056】

センサ及びその電子システムのノイズは、トラック２１３及び２１５と、オペアンプ２１６、コンデンサ２１７及びスイッチ２１８を備える読出回路とによって発された全てのノイズに対応するものである。

【0057】

このノイズを検出するために、基準画素２３の電気回路は、図４に示す電気回路と異なり、画素２３は、光照射に関連する成分を有する信号を提供しないため、信号の主成分はノイズとなる。

【0058】

図５は、通常の画像センサの画素の一例を示す部分概略断面図である。

【0059】

より詳細には、図５は画像センサ１９の有用画素２１を示している。

【0060】

以下の説明では、図５の向きで、構造体または層の上面は前面であると考えられ、図５の向きで、構造体または層の下面は背面であると考えられる。

【0061】

各有用画素２１は第１のスタック３０を備え、第１のスタック３０には、光検出器（例えばＯＰＤとも呼ばれる有機フォトダイオード）が形成されている。

【0062】

スタック３０は、
下部電極３１（第２の電極）、
電極３１に接触し、フォトダイオードの活性領域が形成された第１の活性層３３、及び
層３３に接触する上部電極（第１の電極）３５
を備える。

【0063】

例えば、スタック３０は、電極３１の下に金属層３２をさらに備える。層３２は、例えば２つのサブ層（不図示）で形成されている。層３２の第１のサブ層は、例えば、インジウムスズ酸化物（ＩＴＯ）のような金属酸化物で形成され、電極３１が所望の仕事関数を有することを可能にさせる。層３２の第２のサブ層は、例えば、トランジスタ２１４（図４）のチャネル４５のための放射線バリアを形成する。第２のサブ層は、例えば金属で作られ、好ましくはモリブデン（Ｍｏ）で作られる。

【0064】

層４５の材料は、画像センサに照射する光に対して鈍感であってもよく、この場合、スタック３０は金属層３２を備えず、電極３１は透明である。

【0065】

各有用画素は、金属層３２の下に、下から上へ、
単層または多層の構造を有し得る支持体または基板３７、及び
選択トランジスタ（２４、図４）が形成された第２のスタック３９
をさらに備える。

【0066】

例えば、スタック３９は、
支持体３７上に載置され、トランジスタのゲート導体を形成する第１の電気伝導性トラック４１と、
支持体３７及びトラック４１を覆い、特にトランジスタ（２１４、図４）のゲート絶縁体を形成する誘電体材料の第２の層４３と、
活性領域４５と、
誘電体層４３の表面に延在し、活性領域４５に接触し、トランジスタのドレイン及びソースを形成する２つの第２の電気伝導性トラック４７であって、一方のトラック４７が導電性接触ビア５３を介して下部電極３１に結合され、他方のトラック４７が例えば電気伝導性ビア（不図示）を介してトラック２１３（図４）に電気的に結合される２つの第２の電気伝導性トラック４７と、
誘電体材料の第３の層４９と、
層４９を覆い、上に電極３１が載置される樹脂の第４の層５１と
を備える。

【0067】

下部電極３１は電子注入層（ＥＩＬ）に対応する。上部電極３５は正孔注入層（ＨＩＬ）に対応する。電極３１及び３５の仕事関数は、界面層がカソード３１及びアノード３５のどちらの役割を果たすかによって、正孔及び／または電子の遮断、収集、または注入に適合される。より正確には、界面層がアノードの役割を果たす場合、正孔注入層及び電子遮断層に対応する。界面層がカソードの役割を果たす場合、電子注入層及び正孔遮断層に対応する。

【0068】

カソード３１は、例えば、第１のｎ導電型の材料で作られる。アノード３５は、例えば、第１の導電型と異なる第２のｐ導電型の材料で作られる。アノードは、例えば、ポリ（３，４－エチレンジオキシチオフェン）とポリ（スチレンスルホン酸）ナトリウムとの混合物（ＰＥＤＯＴ：ＰＳＳ）で作られる。

【0069】

基板３７は、リジッド基板であってもよいし、フレキシブル基板であってもよい。基板３７は、単層の構造を有してもよいし、少なくとも２つの層のスタックに対応してもよい。リジッド基板の一例として、シリコン基板、ゲルマニウム基板、またはガラス基板が挙げられる。好ましくは、基板３７はフレキシブル膜である。フレキシブル膜の一例として、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＴ（ポリエチレンテレフタレート）、ＰＩ（ポリイミド）、ＴＡＣ（セルローストリアセテート）、ＣＯＰ（シクロオレフィンコポリマー）、もしくはＰＥＥＫ（ポリエーテルエーテルケトン）で作られた膜、または、ＰＩ膜の裏側をＰＥＴ膜で保護するようにそれらの膜を組み合わせてなる膜が挙げられる。基板３７は、例えばガラス製の無機層を備えてもよく、該無機層は、例えばＰＥＮ、ＰＥＴ、ＰＩ、ＴＡＣ、ＣＯＰ製の有機層によって覆われている。基板３７の厚さは、５μｍ～１，５００μｍの範囲であってもよい。一実施形態によれば、基板３７は、１０μｍ～５００μｍの厚さ、好ましくは２０μｍ～３００μｍの厚さ、特に７５μｍ程度の厚さを有してもよく、柔軟な挙動を有してもよく、即ち、基板３７は、外力の作用下で、破損や引き裂きなしに変形し、特に曲がることができる。

【0070】

導電性トラック４１及び４７は、金属材料を含んでもよいし、金属材料で作られてもよい。金属材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クローム（Ｃｒ）、及びモリブデン（Ｍｏ）が挙げられる。導電性トラック４１及び４７は、単層または多層の構造を有してもよい。

【0071】

スタック３９の各絶縁層４３、４９及び５１は、例えば酸化シリコン（ＳｉＯ_２）または窒化シリコン（ＳｉＮ）などの無機材料で作られてもよいし、例えば有機樹脂で作られた絶縁有機層であってもよい。

【0072】

フォトダイオードが形成された層３３は、小分子、オリゴマー、またはポリマーを含んでもよい。それらは、有機材料であってもよいし、無機材料であってもよい。層３３は、両極性半導体材料を含んでもよいし、ｎ型半導体材料及びｐ型半導体材料の混合物を、例えば、バルクヘテロ接合を形成すべくナノメートルスケールで積層の形態もしくは均質な混合物の形態で含んでもよい。層３３の厚さは、５０ｎｍから２μｍの範囲で、例えば５００ｎｍ程度であってもよい。

【0073】

層３３を形成可能なｐ型半導体ポリマーの例として、ポリ（３－ヘキシルチオフェン）（Ｐ３ＨＴ）、ポリ［Ｎ－９’－ヘプタデカニル－２，７－カルバゾール－ａｌｔ－５，５－（４，７－ｄｉ－２－チエニル－２’，１’，３’－ベンゾチアジアゾール）］（ＰＣＤＴＢＴ）、ポリ［（４，８－ｂｉｓ－（２－エチルヘキシルオキシ）－ベンゾ［１，２－ｂ；４，５－ｂ’］ジチオフェン）－２，６－ジイル－ａｌｔ－（４－（２－エチルヘキサノイル）－チエノ［３，４－ｂ］チオフェン））－２，６－ジイル］（ＰＢＤＴＴＴ－Ｃ）、ポリ［２－メトキシ－５－（２－エチル－ヘキシルオキシ）－１，４－フェニレン－ビニレン］（ＭＥＨ－ＰＰＶ）、又はポリ［２，６－（４，４－ｂｉｓ－（２－エチルヘキシル）－４Ｈ－シクロペンタ［２，１－ｂ；３，４－ｂ’］ジチオフェン）－ａｌｔ－４，７（２，１，３－ベンゾチアジアゾール）］（ＰＣＰＤＴＢＴ）が挙げられる。

【0074】

層３３を形成可能なｎ型半導体材料の例として、フラーレン、特にＣ６０、［６，６］－フェニル－Ｃ_６１－メチルブタノエート（［６０］ＰＣＢＭ）、［６，６］－フェニル－Ｃ_７１－メチルブタノエート（［７０］ＰＣＢＭ）、ペリレンジイミド、酸化亜鉛（ＺｎＯ）、又は量子ドットを形成可能なナノ結晶が挙げられる。

【0075】

活性領域４５は、ポリシリコン、特に低温多結晶シリコン（ＬＴＰＳ）、アモルファスシリコン（ａＳｉ）、亜鉛－ガリウム－インジウム酸化物（ＩＧＺＯ）、ポリマーで作られてもよく、または、有機薄膜トランジスタ（ＯＴＦＴ）の形成のための既知の方法に用いられる小分子を含んでもよい。

【0076】

画像センサ１９のスケールで有用画素２１を製造する方法は、例えば、以下の連続するステップを含む：
スタック３９の表面に第２の電極３１（カソード）を形成し、層５１及び層４９を通って電極３１及びトラック４７の一部を結合するビア５３を形成するステップ；
電極３１の表面及び層５１の表面に第１の活性層３３を堆積させるステップ；及び
層３３の表面に第１の電極３５（アノード）を堆積させるステップ。

【0077】

電極３１は、図５に示される実施形態によれば、局所的であってよい。従って、１つの画素２１は、局所的に堆積された電極３１を１つ備える。

【0078】

全ての画素２１は、ウエハ全面に堆積される同一の電極３１を共有してもよい。本開示の残りの部分では、電極３１が局所的である構造を例とする。しかし、記載された実施形態は、全ての画素２１及び２３が同一の電極３１を共有する構造に容易に適合する。そして、電極３１を形成する材料は、画素２１間の短絡を回避するために、横方向に無視できる導電性を有するように選択される。電極３１は、例えば、酸化亜鉛（ＺｎＯ）、ポリエチレンイミン（ＰＥＩ）、またはエトキシ化ポリエチレンイミン（ＰＥＩＥ）で作られる。

【0079】

有用画素２１の製造方法は、スタック３９の製造をさらに含み、スタック３９の製造は、例えば、以下の連続するステップを含む：
基板３７上に第１のトラック４１を形成するステップ；
トレンチに第２のトラック４７及び活性領域４５が形成される第２の層４３を堆積させるステップ；
層４３、領域４５及びトラック４７の表面に第３の層４９を堆積させるステップ；及び
層４９の表面に第４の層５１を堆積させるステップ。

【0080】

考慮された材料によれば、画素２１の少なくとも特定の層を形成する方法は、例えば、所望の位置に、有機層を形成する材料を、特にゾルゲル形態で、例えば、インクジェット印刷、フォトグラビア、シルクスクリーン、フレキソグラフィ、スプレーコーティング、またはドロップキャストによって直接印刷する、いわゆるアディティブプロセスに対応してもよい。考慮された材料によれば、画素２１の層を形成する方法は、有機層を形成する材料を、構造体全体（ウエハ全面）にわたって堆積させ、その後、例えばフォトリソグラフィまたはレーザアブレーションによって非使用部分を除去する、いわゆるサブトラクティブ法に対応してもよい。特に、スピンコーティング、スプレーコーティング、ヘリオグラフィ、スロットダイコーティング、ブレードコーティング、フレキソグラフィ、またはシルクスクリーンなどの方法を使用してもよい。層が金属である場合、金属は、例えば、支持体全体にわたって蒸着またはカソードスパッタリングにより堆積され、金属層はエッチングにより区切られる。

【0081】

有利には、画素２１の層の少なくとも一部は、印刷技術によって形成されてもよい。前述した層の材料は、液体の形態で（例えば、インクジェットプリンタによって導電性インク及び半導体インクの形態で）堆積されてもよい。ここで、「液体の形態の材料」は、印刷技術によって堆積可能なゲル材料をも指す。異なる層の堆積の間にアニールステップを提供してもよいが、アニールはアニール温度が１５０°Ｃを超えない場合に発生し得、堆積及び可能なアニールは大気圧で実施され得る。

【0082】

図６は、画像センサの一例を示す部分概略上面図（Ａ）及び部分概略断面図（Ｂ）である。

【0083】

より詳細には、図６（Ａ）は、画像センサのアーキテクチャの一例を示し、図６（Ｂ）は、図６（Ａ）におけるＢＢ断面の概略図である。

【0084】

図６は、有用画素２１及び基準画素２３を備える図を示している。図６の例における基準画素２３は、基準画素２３のフォトダイオード２３１を構成するウエハ全面に堆積されたアノード（図６（Ａ）におけるハッチング）、活性層３３（図６（Ｂ））及びカソード３１を備える。

【0085】

同じ行のフォトダイオード２１１、２３１は、それらのカソード３１及び行導電体２１５によって、読出回路（図４）に結合される。各列導電体２１３は、同じ列の画素２１及び２３のトランジスタのゲートに結合する。

【0086】

図６（Ｂ）に示す例では、各画素２１、２３は、カソード３１（それが関連するフォトダイオードの表面積と実質的に等しい表面積を有する）を備える。カソード３１は、例えば、基板３７（図５）及びスタック３９（図５）を備えるスタック３４上に載置されている。

【0087】

全ての画素２１及び２３は、同一のアノード３５を共有するため、全てのフォトダイオード２１１及び２１３は、同じ電位Ｖｂｉａｓでアノード３５によってバイアスされる。

【0088】

図７は、図６の画像センサの画素の一実施形態を示す部分概略断面図である。

【0089】

より詳細には、図７は、基準画素２３を示しており、該基準画素２３は、図５に示す有用画素２１と実質的に同一であるが、層３３及びアノード３５の間に第５の層または領域５５を備える点で異なる。図７に示す画素２３は、図６に示す画像センサ１９に統合されてもよい。

【0090】

層５５は、電気的に絶縁されている。層５５は、例えば、酸化シリコンもしくは窒化シリコンなどの無機材料、または絶縁有機層で作られ、例えば、有機樹脂で作られる。

【0091】

図７に示す実施形態によれば、層５５は、例えば画素２３の表面全体にわたって堆積されている。層５５の厚さは、例えば、１０ｎｍ～１０μｍの範囲であり、好ましくは１０ｎｍ～５００ｎｍの範囲である。

【0092】

変形例として、層５５は、局所的に堆積され、層５５の部分に分割されている。層５５の部分は、層５５の各部分が単一の画素２３と関連付けられるように、基準画素２３のカソード３１に対向して配置されている。層５５の各部分は、画素２３と垂直方向において位置合わせされ、該画素２３のカソード３１の表面積と実質的に等しい表面積を有する。

【0093】

一実施態様によれば、図７に示す画素２３の形成方法は、図５に示す画素２１の形成方法の全てのステップを含む。図７に示す画素２３の形成方法は、さらに、例えばスピンコーティングまたは遠心分離によってウエハ全面に層５５を堆積させるステップ、及び、有用画素２１の前部における層５５を局所的に除去するフォトリソグラフィステップ（必要に応じてエッチングステップを含んでもよい）という追加のステップを含む。層５５は、基準画素２３の前部においてのみ残される。この追加のステップは、電極３５を堆積させる前に実施される。

【0094】

層５５は、変形例として、例えば、シルクスクリーン、インクジェット、または蒸着法によって、画素２３の前部に局所的に堆積されてもよい。

【0095】

活性層３３に電界がないため、フォトダイオード（２３１、図６）がバイアスされない。よって、図７に示す画素は基準画素２３である。

【0096】

図８は、図６の画像センサの画素の他の実施形態を示す部分概略断面図である。

【0097】

より詳細には、図８は、基準画素２３を示しており、該基準画素２３は、図７に示す基準画素２３と実質的に同一であるが、下部電極３１及び層３３の間に第３の層５５が配置されている点で異なる。

【0098】

層５５は、画素２３の各電極３１の上面を覆い、場合によって、電極３１の横方向の縁部及び電極３１間の層５１を覆う。

【0099】

図７において層５５を層５５の部分に分割した代替実施形態は、図８に示す実施形態にも適用され得る。

【0100】

図８に示す画素は、フォトダイオードがバイアス電界を生成しないため、基準画素２３である。

【0101】

図９は、画像センサの画素の他の実施形態を示す部分概略断面図である。

【0102】

より詳細には、図９は、基準画素２３を示しており、該基準画素２３は、図５に示す有用画素２１と実質的に同一であるが、下部電極３１がビア（５３、図５）を介してトラック４７に結合されていない点で異なる。

【0103】

ビアがないため、フォトダイオード２３１（図６）が開回路状態である。活性層３３が電荷を生成し、この電荷は、活性層３３で再結合するため、読出回路によって収集されない。

【0104】

図９に示す画素２３は、図４に示すような画素２１と比較して、トランジスタ２１４及びフォトダイオード２１１の間のリンクが切断されたため、基準画素である。よって、フォトダイオードは読出回路に信号を伝送しない。

【0105】

図１０は、画像センサの画素の他の実施形態を示す部分概略断面図である。

【0106】

より詳細には、図１０は、基準画素２３を示しており、該基準画素２３は、図５に示す有用画素２１と実質的に同一であるが、上部電極またはアノード３５を備えない点で異なる。

【0107】

一実施態様によれば、図１０に示す画素２３の形成方法は、図５に示す画素２１の形成方法の全てのステップと、電極３５（図５）を局所的に除去する追加のステップとを含む。好ましくは、電極３１の前側に当該電極３１の表面積と同等以上の表面積にわたって電極３５をエッチングする。電極３５は、例えば、フォトリソグラフィ法によって局所的にエッチングされる。画像センサ１９のスケールでは、有用画素２１及び基準画素２３が並置され、基準画素２３のフォトダイオードの位置で、電極３５が局所的に除去されている。

【0108】

他の実施態様によれば、図１０に示す画素２３の形成方法は、画素２１の形成方法の一部のステップを含む。よって、画素２３の形成方法は、電極３５を堆積させるステップを含まない。画像センサ１９のスケールでは、有用画素２１及び基準画素２３が並置され、電極３５が有用画素２１の位置で局所的に堆積されている。

【0109】

図１０に示す画素は、アクティブフォトダイオードを備えないため、基準画素２３である。

【0110】

図１１は、画像センサの画素の他の実施形態を示す部分概略断面図である。

【0111】

より詳細には、図１１は、基準画素２３を示しており、該基準画素２３は、図５に示す有用画素２１と実質的に同一であるが、上部電極３５及び活性層３３を備えない点で異なる。

【0112】

一実施態様によれば、図１１に示す画素２３の形成方法は、画素２１の形成方法の全てのステップと、電極３５及び層３３を局所的に除去する追加のステップとを含む。好ましくは、電極３１の前側に当該電極３１の表面積と同等以上の表面積にわたって電極３５及び層３３をエッチングする。電極３５及び層３３は、例えば、フォトリソグラフィ法によって局所的にエッチングされる。画像センサ１９のスケールでは、有用画素２１及び基準画素２３が並置され、電極３５及び層３３が基準画素２３のフォトダイオードの位置で局所的に除去されている。

【0113】

他の実施態様によれば、図１１に示す画素２３の形成方法は、図５に示す画素２１の形成方法の一部のステップを含む。画素２３の形成方法は、電極３５を堆積させるステップも、層３３を堆積させるステップも含まない。画像センサ１９のスケールでは、有用画素２１及び基準画素２３が並置され、電極３５及び層３３が有用画素２１の位置で局所的に堆積されている。

【0114】

図１１に示す画素は、アクティブフォトダイオードを備えないため、基準画素２３である。

【0115】

図９～図１１に示す実施形態では、基準画素２３は、通常の画素２１を形成する要素のうち、より少ない数で選択された一又は複数の要素で形成されている。言い換えれば、画素２３は、第１の電極３５（下部電極）及び／または活性層４５及び／または第２の電極３１（上部電極）及び／または導電性ビア５３を備える。

【0116】

図１２は、画像センサの他の例を示す部分概略上面図（Ａ）及び部分概略断面図（Ｂ）である。

【0117】

より詳細には、図１２（Ａ）は、画像センサのアーキテクチャの例を示し、図１２（Ｂ）は、図１２（Ａ）のＢＢ断面の概略図である。

【0118】

図１２に示すセンサのアーキテクチャは、フォトダイオード２１１及び２１３のアノード３５が画素２１及び２３に対して共通でない点で、図６に図示されたセンサのアーキテクチャと異なる。実際に、第１のアノード３５は、全ての有用画素２１に対して共通であり、アノード３５から離れた第２のアノード３５’は、基準画素２３に対して共通である。第１のアノード３５及び第２のアノード３５’は、構造的に同一であるが、結合されていない。

【0119】

よって、アノード３５及び３５’が電気的に分離することを考慮すると、アノード３５に印加されたバイアス電位Ｖｂｉａｓは、アノード３５’に印加されないことがある。そして、フォトダイオード２３１のアノードはフローティング状態である。そして、フォトダイオード２３１は、開回路状態であり、電荷を蓄積しない。

【0120】

図１３は、図１２の画像センサの画素の一実施形態を示す部分概略断面図である。

【0121】

より詳細には、図１３は、基準画素２３を示しており、該基準画素２３は、図５に示す有用画素２１と実質的に同一であるが、上部電極３５’が隣接した画素（好ましくは、隣接した有用画素２１）の上部電極３５に結合されていない点で異なる。図１３に示す画素２３は、図１２に示すような画像センサ１９に統合されてもよい。

【0122】

図１３に示す画素２３の形成方法は、図５に示す画素２１の形成方法の全てのステップと、その縁部から上部電極３５の一部を除去する追加のステップとを含む。

【0123】

説明した実施形態の利点は、画像センサ及びその電子システムによって誘発されたノイズを補正することを可能にすることである。

【0124】

説明した実施形態の他の利点は、形成された画像センサが通常の光学フィルタと互換性があることである。

【0125】

様々な実施形態及び変形例が説明された。当業者は、これらの様々な実施形態及び変形例の特定の特徴を組み合わせてもよく、他の変形例も当業者により想起されることを理解するであろう。特に、同じセンサ内では、異なる図示された実施形態に従って形成された基準画素が組み合わされてもよい。説明された実施形態は、例えば、ここで言及された寸法の例及び材料の例に限定されるものではない。

【0126】

最後に、本明細書で説明した実施形態及び変形例の実用的実現は、本明細書で提供した機能表示に基づいて、当業者の能力の範囲内である。

【0127】

本特許出願は、参照によって本明細書に組み込まれる仏国特許出願第１９／１４１９９号明細書の優先権を主張している。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6(A)】

【図6(B)】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12(A)】

【図12(B)】

【図13】

【手続補正書】

【提出日】2022-08-12

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

第１の画素（２１）と、該第１の画素とは異なる第２の画素（２３）とを備える画像センサ（１９）であって、前記第１の画素は、第１の電極（３５）と、活性層（３３）と、導電性トラック（４７）に電気的に結合される第２の電極（３１）とを備え、前記第２の画素は、２つ未満の電極を備え、少なくとも第１の電極を備えない、
画像センサ。

【請求項2】

各第２の画素（２３）は、前記第１の画素（２１）を形成する要素のうち、より少ない数で選択された一または複数の要素で形成されている、
請求項１に記載の画像センサ。

【請求項3】

前記第２の画素（２３）は活性層（３３）を備えない、
請求項１に記載の画像センサ。

【請求項4】

前記第１の画素（２１）には、前記第２の電極が導電性ビア（５３）を介して前記導電性トラック（４７）に結合されている、
請求項１に記載の画像センサ。

【請求項5】

前記第２の画素（２３）には、前記第２の電極（３１）が導電性ビア（５３）を介して前記導電性トラック（４７）に結合されていない、
請求項４に記載の画像センサ。

【請求項6】

前記第１の画素（２１）及び前記第２の画素（２３）は、並置され、行及び列で編成されている、
請求項１に記載の画像センサ。

【請求項7】

前記第２の画素（２３）は隣接する列で編成されており、該列は、画像センサ（１９）の１つの縁部に位置し、または画像センサ（１９）の２つの縁部に分布されている、
請求項６に記載の画像センサ。

【請求項8】

請求項１に記載の画像センサの製造方法であって、
スタック（３９）の表面上に前記第２の電極（３１）を形成するステップと、
前記表面側の前記第２の電極（３１）上に前記活性層（３３）を形成するステップと、
前記表面側の前記活性層（３３）上に前記第１の電極（３５）を形成するステップと、を含み、これにより、第１の画素（２１）を形成する、
方法。

【請求項9】

前記第１の電極（３５）の全部もしくは一部、または、前記第１の電極（３５）及び前記活性層（３３）の全部もしくは一部を除去するステップをさらに含み、これにより、前記第２の画素（２３）を形成する、
請求項８に記載の方法。

【請求項10】

前記第２の画素（２３）を形成することは、前記ステップの一部のみを含み、これにより、請求項１に記載の画像センサ（１９）を得る、
請求項８に記載の方法。

【国際調査報告】