特表 2023-506525 半導体デバイス及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-02-16

(54)【発明の名称】半導体デバイス及びその製造方法

(51)【国際特許分類】

   H01L 21/338 20060101AFI20230209BHJP

   H01L 29/41 20060101ALI20230209BHJP

   H01L 29/423 20060101ALI20230209BHJP

【ＦＩ】

H01L29/80 L

H01L29/44 Y

H01L29/80 H

H01L29/44 P

H01L29/58 G

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2022537247

(86)(22)【出願日】2021-03-24

(85)【翻訳文提出日】2022-06-16

(86)【国際出願番号】 CN2021082675

(87)【国際公開番号】W WO2021190548

(87)【国際公開日】2021-09-30

(31)【優先権主張番号】202010218154.3

(32)【優先日】2020-03-25

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】515295706

【氏名又は名称】蘇州能訊高能半導体有限公司

【氏名又は名称原語表記】ＤＹＮＡＸ ＳＥＭＩＣＯＮＤＵＣＴＯＲ，ＩＮＣ．

【住所又は居所原語表記】Ｎｏ．１８ Ｃｈｅｎｆｅｎｇ Ｒｏａｄ，Ｙｕｓｈａｎ Ｔｏｗｎ，Ｋｕｎｓｈａｎ Ｃｉｔｙ，Ｊｉａｎｇｓｕ Ｐｒｏｖｉｎｃｅ ２１５３００，Ｃｈｉｎａ

(74)【代理人】

【識別番号】110002262

【氏名又は名称】ＴＲＹ国際弁理士法人

(72)【発明者】

【氏名】張 乃千

(72)【発明者】

【氏名】裴 軼

【テーマコード（参考）】

4M104

5F102

【Ｆターム（参考）】

4M104AA04

4M104AA07

4M104CC03

4M104CC05

4M104FF10

4M104FF11

4M104GG09

4M104HH14

5F102GB01

5F102GC01

5F102GD10

5F102GJ02

5F102GJ03

5F102GJ04

5F102GJ05

5F102GJ10

5F102GK04

5F102GK08

5F102GL04

5F102GL05

5F102GM04

5F102GM06

5F102GQ01

5F102GR09

5F102GS07

5F102GV05

5F102HC01

(57)【要約】

半導体デバイス（２０）及びその製造方法において、半導体デバイス（２０）は、アクティブ領域（ａａ）とパッシブ領域（ｂｂ）を備え、さらに、基板（２１）と、多層半導体層（２２）と、ソース（２３）と、ゲート（２４）と、ドレイン（２５）と、を備え、ゲート（２４）は、ソース（２３）とドレイン（２５）との間に位置しており、第１方向に沿って、ゲート（２４）は、第１端部（２４１）、中間部（２４２）、及び第２端部（２４３）を順番に含み、第１方向は、ソース（２３）、ゲート（２４）、及びドレイン（２５）の延在方向に平行であり、中間部（２４２）、ソース（２３）、及びドレイン（２５）は、いずれもアクティブ領域（ａａ）に位置しており、第１端部（２４１）及び／又は第２端部（２４３）は延在してパッシブ領域（ｂｂ）に入り込み、第２方向に沿って、第１端部（２４１）及び／又は第２端部（２４３）の少なくともパッシブ領域（ｂｂ）に位置している部分の延在幅は、中間部（２４２）の延在幅よりも大きく、第２方向は、ソース（２３）のドレイン（２５）を指す方向に平行である。少なくともパッシブ領域（ｂｂ）に位置している第１端部（２４１）及び／又は第２端部（２４３）の延在幅をより大きく設定することにより、ソースとドレインの両端のコーナー間のゲート（２４）は光の回折による歪みが小さいか、又は歪みがないことが保証され、ゲート（２４）の構造は安定していることが保証され、さらに、ゲート（２４）の変形による半導体デバイス（２０）の電力及び周波数への影響を回避し、半導体デバイス（２０）の性能の安定性を保証することができる。

【特許請求の範囲】

【請求項1】

アクティブ領域と、前記アクティブ領域を取り囲むパッシブ領域と、を備える半導体デバイスであって、
基板と、
前記基板の一方側に位置している多層半導体層と、
前記多層半導体層の前記基板から離れた側に位置しているソース、ゲート及びドレインと、をさらに備え、
前記ゲートは、前記ソースと前記ドレインとの間に位置しており、
第１方向に沿って、前記ゲートは、第１端部、中間部、及び第２端部を順番に含み、前記中間部、前記ソース、及び前記ドレインは、いずれも前記アクティブ領域に位置しており、前記第１端部及び前記第２端部のうちの少なくとも一方が延在して前記パッシブ領域に入り込み、前記第１方向は、前記ソース、前記ゲート、及び前記ドレインの延在方向に平行であり、
第２方向に沿って、前記第１端部及び前記第２端部のうちの少なくとも一方の少なくとも前記パッシブ領域に位置している部分の延在幅は、前記中間部の延在幅よりも大きく、前記第２方向は、前記ソースの前記ドレインを指す方向に平行であることを特徴とする半導体デバイス。

【請求項2】

延在して前記パッシブ領域に入り込む前記第１端部及び前記第２端部のうちの少なくとも一方が前記ソース側に向かって曲げられていることを特徴とする請求項１に記載の半導体デバイス。

【請求項3】

延在して前記パッシブ領域に入り込む前記第１端部及び前記第２端部のうちの少なくとも一方の前記ソース又は前記ドレインに近い側のエッジプロファイルは第１曲線を含み、前記第１曲線における任意の２点が位置している円弧の対応する円心は前記第１曲線の同じ側に位置していることを特徴とする請求項１に記載の半導体デバイス。

【請求項4】

前記第１曲線は、第１点及び第２点を含み、前記第２点は、前記第１点の前記パッシブ領域に近い側に位置しており、
前記第２点に対応する曲率半径は、前記第１点に対応する曲率半径よりも大きいことを特徴とする請求項３に記載の半導体デバイス。

【請求項5】

前記ソースは、前記ゲートに近い側に位置している第１ソースコーナー及び第２ソースコーナーを含み、前記第１ソースコーナー及び前記第２ソースコーナーのうちの少なくとも一方が面取りされているか、又は前記ドレインは、前記ゲートに近い側に位置している第１ドレインコーナー及び第２ドレインコーナーを含み、前記第１ドレインコーナー及び前記第２ドレインコーナーのうちの少なくとも一方が面取りされ、前記面取りは面取りの開始点を含み、
前記第１端部及び前記第２端部のうちの少なくとも一方の開始位置は、前記第１方向において前記面取りの開始点と同じ位置又は前記中間部からさらに離れた位置にあることを特徴とする請求項３に記載の半導体デバイス。

【請求項6】

前記第１曲線は、第１曲線開始点及び第１曲線終了点を含み、
前記ソースは、前記ゲートに近い側に位置している第１ソースコーナー及び第２ソースコーナーを含み、前記第１ソースコーナー及び前記第２ソースコーナーのうちの少なくとも一方が面取りされているか、又は前記ドレインは、前記ゲートに近い側に位置している第１ドレインコーナー及び第２ドレインコーナーを含み、前記第１ドレインコーナー及び前記第２ドレインコーナーのうちの少なくとも一方が面取りされ、前記面取りは面取りの開始点及び面取りの終了点を含み、
前記第１曲線開始点は、前記第１方向において前記面取りの開始点と同じ位置又は前記中間部からさらに離れた位置にあり、
前記第１曲線終了点は、前記第２方向において前記面取りの終了点と同じ位置又は前記ゲートからさらに離れた位置にあることを特徴とする請求項３に記載の半導体デバイス。

【請求項7】

前記エッジプロファイルは、前記第１曲線に滑らかに接続される第２曲線をさらに含み、前記第２曲線は、前記第１曲線の前記パッシブ領域に近い側に位置しており、
前記第１曲線における任意の２点及び前記第２曲線における任意の２点が位置している円弧の対応する円心は、それぞれ前記エッジプロファイルの異なる側に位置していることを特徴とする請求項３に記載の半導体デバイス。

【請求項8】

前記第１曲線における任意の１点に対応する曲率半径は、前記中間部の前記第２方向における延在幅よりも大きく、
ここで、前記第１曲線における任意の１点に対応する曲率半径をＲとし、前記中間部の前記第２方向における延在幅をＤとすると、１．５＊Ｄ≦Ｒ≦２０＊Ｄであることを特徴とする請求項３に記載の半導体デバイス。

【請求項9】

前記ゲートの前記多層半導体層から離れた側に位置しているフィールドプレート構造をさらに備え、前記フィールドプレート構造と前記ゲートは平行板コンデンサを形成していることを特徴とする請求項１に記載の半導体デバイス。

【請求項10】

延在して前記パッシブ領域に入り込む前記第１端部及び前記第２端部のうちの少なくとも一方の形状は、ハンマー状、円形、半円形、電球状、長方形、及びＬ字型のうちの少なくとも１種であることを特徴とする請求項１に記載の半導体デバイス。

【請求項11】

前記第２方向に沿って、延在して前記パッシブ領域に入り込む前記第１端部及び前記第２端部のうちの少なくとも一方の延在幅をＬとし、前記中間部の延在幅をＤとすると、１．２＊Ｄ≦Ｌ≦３０＊Ｄであることを特徴とする請求項１～１０のいずれか一項に記載の半導体デバイス。

【請求項12】

請求項１～１０のいずれか一項に記載の半導体デバイスを製造するための半導体デバイスの製造方法において、
基板を提供することと、
前記基板の一方側に多層半導体層を形成することと、
前記多層半導体層の前記基板から離れた側にソース、ゲート及びドレインを形成することと、を含み、
前記ゲートは、前記ソースと前記ドレインとの間に位置しており、
第１方向に沿って、前記ゲートは、第１端部、中間部、及び第２端部を順番に含み、前記中間部、前記ソース、及び前記ドレインは、いずれも前記アクティブ領域に位置しており、前記第１端部及び前記第２端部のうちの少なくとも一方が延在して前記パッシブ領域に入り込み、前記第１方向は、前記ソース、前記ゲート、及び前記ドレインの延在方向に平行であり、
第２方向に沿って、前記パッシブ領域の前記第１端部及び前記第２端部のうちの少なくとも一方の少なくとも前記パッシブ領域に位置している部分の延在幅は、前記中間部の延在幅よりも大きく、前記第２方向は、前記ソースの前記ドレインを指す方向に平行であることを特徴とする半導体デバイスの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施例は、半導体の技術分野に関し、特に、半導体デバイス及びその製造方法に関する。

【背景技術】

【0002】

半導体材料である窒化ガリウム（ＧａＮ）は、広いバンドギャップ、高電子移動度、高絶縁破壊電界強度、及び優れた熱伝導率等の特徴を有し、且つ、強い自発的及び圧電的な分極効果を有しており、第１世代の半導体材料及び第２世代の半導体材料と比較して、高周波、高電圧、及び耐高温性の高出力電子デバイスの製造に適している。特に、無線周波数（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ，ＲＦ）と電源の分野で、その利点は明らかである。

【0003】

現在、５Ｇ通信には半導体デバイスの帯域幅と高周波に対する高い要件がある。そして、ゲート構造の設計とプロセスフローは、半導体デバイスの周波数特性と密接に関連し、ゲートの寸法は、半導体デバイスの動作周波数に直接影響している。従って、半導体デバイスの設計及び製造プロセスでは、ゲートの設計が特に重要であり、半導体デバイスの信頼性と動作性能の安定性に重要な役割を果たしている。

【0004】

そのため、半導体ゲートの信頼性をさらに向上させ、半導体デバイスの安定した性能を備えたゲート設計を実現し、大規模な商業生産や製造に使用できる方法は、現在、解決すべき緊急の課題となっている。

【発明の概要】

【発明が解決しようとする課題】

【0005】

上記の事情に鑑み、本発明の実施例によれば、ＲＦ・マイクロ波や、電源エレクトロニクス等の分野で使用できる、高いゲート信頼性と安定した性能を備える半導体デバイス及びその製造方法を提供する。

【0006】

第１態様において、本発明の実施例によれば、アクティブ領域と、前記アクティブ領域を取り囲むパッシブ領域と、を備える半導体デバイスが提供され、基板と、前記基板の一方側に位置している多層半導体層と、前記多層半導体層の前記基板から離れた側に位置しているソース、ゲート及びドレインと、をさらに備え、前記ゲートは、前記ソースと前記ドレインとの間に位置しており、第１方向に沿って、前記ゲートは、第１端部、中間部、及び第２端部を順番に含み、前記中間部、前記ソース、及び前記ドレインは、いずれも前記アクティブ領域に位置しており、前記第１端部及び／又は前記第２端部が延在して前記パッシブ領域に入り込み、前記第１方向は、前記ソース、前記ゲート、及び前記ドレインの延在方向に平行であり、第２方向に沿って、前記第１端部及び／又は前記第２端部の少なくとも前記パッシブ領域に位置している部分の延在幅は、前記中間部の延在幅よりも大きく、前記第２方向は、前記ソースの前記ドレインを指す方向に平行である。

【0007】

好ましくは、延在して前記パッシブ領域に入り込む前記第１端部及び／又は前記第２端部が前記ソース側に向かって曲げられている。

【0008】

好ましくは、延在して前記パッシブ領域に入り込む前記第１端部及び／又は前記第２端部の少なくとも前記ソース又は前記ドレインに近い側のエッジプロファイルは第１曲線を含み、前記第１曲線における任意の２点が位置している円弧の対応する円心は前記第１曲線の同じ側に位置している。

【0009】

好ましくは、前記第１曲線は、第１点及び第２点を含み、前記第２点は、前記第１点の前記パッシブ領域に近い側に位置しており、前記第２点に対応する曲率半径は、前記第１点に対応する曲率半径よりも大きい。

【0010】

好ましくは、前記第１曲線は、第１曲線開始点及び第１曲線終了点を含み、前記ソースは、前記ゲートに近い側に位置している第１ソースコーナー及び第２ソースコーナーを含み、前記第１ソースコーナー及び／又は前記第２ソースコーナーは面取りされているか、又は前記ドレインは、前記ゲートに近い側に位置している第１ドレインコーナー及び第２ドレインコーナーを含み、前記第１ドレインコーナー及び／又は前記第２ドレインコーナーは面取りされ、前記面取りは面取りの開始点及び面取りの終了点を含み、前記第１曲線開始点は、前記第１方向において前記面取りの開始点と同じ位置又は前記中間部からさらに離れた位置にあり、前記第１曲線終了点は、前記第２方向において前記面取りの終了点と同じ位置又は前記ゲートからさらに離れた位置にある。

【0011】

好ましくは、前記第１端部及び前記第２端部のうちの少なくとも一方の開始位置は、前記第１方向において前記面取りの開始点と同じ位置又は前記中間部からさらに離れた位置にある。

【0012】

好ましくは、前記エッジプロファイルは、前記第１曲線に滑らかに接続される第２曲線をさらに含み、前記第２曲線は、前記第１曲線の前記パッシブ領域に近い側に位置しており、前記第１曲線における任意の２点及び前記第２曲線における任意の２点が位置している円弧の対応する円心は、それぞれ前記エッジプロファイルの異なる側に位置している。

【0013】

好ましくは、前記第１曲線における任意の２点が位置している円弧の対応する円心は、前記第１曲線の同じ側に位置しており、前記第１曲線における任意の１点に対応する曲率半径は、前記中間部の前記第２方向における延在幅よりも大きく、前記第１曲線における任意の１点に対応する曲率半径をＲとし、前記中間部の前記第２方向における延在幅をＤとすると、１．５＊Ｄ≦Ｒ≦２０＊Ｄである。

【0014】

好ましくは、前記半導体デバイスは、前記ゲートの前記多層半導体層から離れた側に位置しているフィールドプレート構造をさらに備え、前記フィールドプレート構造と前記ゲートは平行板コンデンサを形成している。

【0015】

好ましくは、延在して前記パッシブ領域に入り込む前記第１端部及び／又は前記第２端部の形状は、ハンマー状、円形、半円形、電球状、長方形、及びＬ字型のうちの少なくとも１種である。

【0016】

好ましくは、延在して前記パッシブ領域に入り込む前記第１端部及び／又は前記第２端部の延在幅をＬとし、前記中間部の延在幅をＤとすると、１．２＊Ｄ≦Ｌ≦３０＊Ｄである。

【0017】

第２態様において、本発明の実施例によれば、上記のいずれか一方面に記載の半導体デバイスを製造するための半導体デバイスの製造方法も提供しており、前記製造方法は、基板を提供することと、前記基板の一方側に多層半導体層を形成することと、前記多層半導体層の前記基板から離れた側にソース、ゲート及びドレインを形成することと、を含み、前記ゲートは、前記ソースと前記ドレインとの間に位置しており、第１方向に沿って、前記ゲートは、第１端部、中間部、及び第２端部を順番に含み、前記中間部、前記ソース、及び前記ドレインは、いずれも前記アクティブ領域に位置しており、前記第１端部及び／又は前記第２端部が延在して前記パッシブ領域に入り込み、前記第１方向は、前記ソース、前記ゲート、及び前記ドレインの延在方向に平行であり、第２方向に沿って、前記第１端部及び／又は前記第２端部の少なくとも前記パッシブ領域に位置している部分の延在幅は、前記中間部の延在幅よりも大きく、前記第２方向は、前記ソースの前記ドレインを指す方向に平行である。

【発明の効果】

【0018】

本発明の実施例によって提供される半導体デバイス及びその製造方法は、ゲートの第１端部及び／又は第２端部を延在してパッシブ領域に入り込ませ、ソースのドレインを指す方向に沿って、第１端部及び／又は第２端部の少なくともパッシブ領域に位置している部分の延在幅が中間部の延在幅よりも大きいように構成することによって、少なくともパッシブ領域に位置している第１端部及び／又は第２端部はより大きな延在幅を有し、より大きな延在幅を有するゲートの第１端部及び／又は第２端部は、少なくとも１つの端部から中間部への現像液の浸透を助長し、光の回折によるソースとドレインの両端のコーナー位置で対応するゲート形状の歪みを補正することができ、現像の難しさを大幅に軽減し、ソースとドレインの両端のコーナー位置で対応するゲート形状が中間部の形状と同じであるか、又は差が小さいことを保証し、ゲート構造の安定性や、性能の安定性を保証し、さらに半導体デバイスの電力及び周波数がゲートの変形によって影響されることを回避し、半導体デバイスの性能の安定性を保証することができる。

【図面の簡単な説明】

【0019】

【図1】従来技術における半導体デバイスの構造模式図である。

【図2】本発明の実施例によって提供される半導体デバイスの構造模式図である。

【図3】本発明の実施例によって提供される半導体デバイスの上面構造模式図である。

【図4】図３中のｃｃ領域の拡大構造模式図である。

【図5】本発明の実施例によって提供されるゲートの上面構造模式図である。

【図6】本発明の実施例によって提供される別のゲートの上面構造模式図である。

【図7】本発明の実施例によって提供される半導体デバイスの断面構造模式図である。

【図8】本発明の実施例によって提供される半導体デバイスの製造方法の模式的フローチャートである。

【発明を実施するための形態】

【0020】

以下、本発明について、図面及び実施例を組み合わせてさらに詳細に説明する。なお、ここで説明される特定の実施例は、ただ本発明を解釈するためのものであり、本発明を限定するものではないことを理解されたい。また、説明の便宜上、図面は本発明に関連するすべてではなく一部の構造のみを示していることに留意されたい。

【0021】

図１は、従来技術における半導体デバイスの構造模式図であり、図１に示すように、半導体デバイスは、ソース１０と、ゲート１１と、ドレイン１２と、を備え、ゲート１１は、ソース１０とドレイン１２との間に位置している。従来の半導体デバイスにおけるゲート１１は、一般にフォトリソグラフィプロセスで製造され、ゲート１１の幅が小さいため、フォトリソグラフィ中にソース１０とドレイン１２の存在により現像中に現像液が入りにくく、ソースとドレインの両端のコーナー間のゲート１１は、光の回折によって簡単に歪むため、ソースとドレインの両端のコーナー位置でのゲート１１の幅が他の位置のゲート幅と一致しなくなり、ゲート性能が不安定になり、さらに半導体デバイスの性能に影響を与える。

【0022】

上記の問題に基づいて、本発明の実施例によって提供される半導体デバイスは、アクティブ領域と、アクティブ領域を取り囲むパッシブ領域と、を備えている。半導体デバイスは、基板と、基板の一方側に位置している多層半導体層と、多層半導体層の基板から離れた側に位置しているソース、ゲート及びドレインと、をさらに備え、ゲートは、ソースとドレインとの間に位置しており、第１方向に沿って、ゲートは、第１端部、中間部、及び第２端部を順番に含み、中間部、ソース、及びドレインは、いずれもアクティブ領域に位置しており、第１端部及び／又は第２端部は延在してパッシブ領域に入り込み、第１方向は、ソース、ゲート、及びドレインの延在方向に平行であり、第２方向に沿って、第１端部及び／又は第２端部の少なくともパッシブ領域に位置している部分の延在幅は、中間部の延在幅よりも大きく、第２方向は、ソースのドレインを指す方向に平行である。上記の技術案を使用すると、少なくともパッシブ領域に位置している第１端部及び／又は第２端部がより大きな延在幅を有するように構成することによって、より大きな延在幅を有するゲートの第１端部及び／又は第２端部は、少なくとも１つの端部から中間部への現像液の浸透を助長し、現像の難しさを軽減し、光の回折によるソースとドレインの両端のコーナー位置で対応するゲート形状の歪みを補正することができ、現像の難しさを大幅に軽減し、ソースとドレインの両端のコーナー位置で対応するゲート形状が中間部の形状と同じであるか、又は差が小さいことを保証し、ゲート構造の安定性や、性能の安定性を保証し、さらに半導体デバイスの電力及び周波数がゲートの変形によって影響されることを回避し、半導体デバイスの性能の安定性を保証することができる。

【0023】

以上は発明の核となるアイデアであり、本発明の実施例における技術案については、本発明の実施例における図面を参照して、以下に明確かつ完全に説明する。本発明における実施例に基づいて、当業者が創造的な努力なしに得た他の全ての実施例は、いずれも本発の保護範囲に含まれる。

【0024】

図２は、本発明の実施例によって提供される半導体デバイスの構造模式図であり、図２に示すように、本発明の実施例によって提供される半導体デバイス２０は、アクティブ領域ａａと、アクティブ領域ａａを取り囲むパッシブ領域ｂｂと、を備えている。半導体デバイス２０は、基板２１と、基板２１の一方側に位置している多層半導体層２２と、多層半導体層２２の基板２１から離れた側に位置しているソース２３、ゲート２４及びドレイン２５と、をさらに備え、ゲート２４は、ソース２３とドレイン２５との間に位置しており、第１方向（図に示すようなＸ方向）に沿って、ゲート２４は、第１端部２４１、中間部２４２、及び第２端部２４３を順番に含み、中間部２４２、ソース２３、及びドレイン２５は、いずれもアクティブ領域ａａに位置しており、第１端部２４１及び／又は第２端部２４３が延在してパッシブ領域ｂｂに入り込み、第１方向は、ソース２３、ゲート２４、及びドレイン２５の延在方向に平行であり、第２方向（図に示すようなＹ方向）に沿って、第１端部２４１及び／又は第２端部２４３の少なくともパッシブ領域ｂｂに位置している部分の延在幅は、中間部の延在幅よりも大きく、第２方向は、ソース２３のドレイン２５を指す方向に平行である。

【0025】

例示的に、図２に示すように、ソース２３、ゲート２４、及びドレイン２５は第１方向に沿って延在し、第２方向に沿って並んでいる。その中、ソース２３及びドレイン２５はいずれもアクティブ領域ａａ内に位置しており、ゲート２４はアクティブ領域ａａ内の部分とパッシブ領域ｂｂ内に位置している部分とを含んでいる。具体的に、第１方向に沿って、ゲート２４は、第１端部２４１、中間部２４２、及び第２端部２４３を順番に含み、中間部２４２はアクティブ領域ａａ内に位置し、第１端部２４１及び／又は第２端部２４３はパッシブ領域ｂｂ内に位置しており、図２は第２端部２４３がパッシブ領域ｂｂ内に位置していることのみを例として説明する。図２に示すように、少なくともパッシブ領域ｂｂ内に位置している第２端部２４３の第２方向における延在幅が中間部２４２の第２方向における延在幅よりも大きいように構成することで、少なくともパッシブ領域ｂｂに位置している第２端部２４３がより大きな延在幅を有し、より大きな延在幅を有するゲートの第２端部２４３は、第２端部２４３から中間部２４２への現像液の浸透を助長し、ゲート２４の現像の難しさを軽減し、光の回折によるソースとドレインの両端のコーナー位置で対応するゲート形状の歪みを補正することができ、現像の難しさを大幅に軽減し、ソースとドレインの両端のコーナー位置で対応するゲート形状が中間部２４２の形状と同じであるか、又は差が小さいことを保証し、ゲート２４の構造の安定性や、性能の安定性を保証し、さらに半導体デバイスの電力及び周波数がゲートの変形によって影響されることを回避し、半導体デバイスの性能の安定性を保証することができる。

【0026】

好ましくは、基板２１の材料は、シリコン、サファイア、炭化ケイ素、ガリウムヒ素、窒化ガリウム、ダイヤモンド等から選択される一種の材料又は複数種の材料により形成されてもよく、窒化ガリウムを成長させるのに適した他の材料であってもよい。

【0027】

多層半導体層２２は、基板２１の一方側に位置している。多層半導体層２２は、具体的に、例えば、ガリウムヒ素、アルミニウムガリウムヒ素、窒化ガリウム、窒化アルミニウムガリウム又は窒化インジウムガリウムのうちの一種又は一種以上のＩＩＩ－Ｖ族化合物の半導体材料で形成されてもよい。

【0028】

また、第２方向（図に示すようなＹ方向）に沿って、第１端部２４１及び／又は第２端部２４３の少なくともパッシブ領域ｂｂに位置している部分の延在幅は、中間部２４２の延在幅よりも大きく、延在してパッシブ領域ｂｂに入り込む第１端部２４１及び／又は第２端部２４３は、図２に示すように、ソース２３の方向へ延在してもよく、ドレイン２５の方向へ延在してもよく（不図示）、ソース２３の方向及びドレイン２５の方向へ同時に延在してもよい（不図示）ことが理解できる。本発明の実施例では、延在してパッシブ領域ｂｂに入り込む第１端部２４１及び／又は第２端部２４３の幅をどのように増加させるかを限定せず、第１端部２４１及び／又は第２端部２４３の少なくともパッシブ領域ｂｂに位置している部分の延在幅が中間部２４２の延在幅よりも大きく、ソースとドレインの両端のコーナー位置で対応するゲートを補正できることを保証するだけでよい。

【0029】

なお、本発明の実施例では、第２端部２４３が延在してパッシブ領域ｂｂに入り込むことのみを例として説明していることに留意されたい。また、第１端部２４１が延在してパッシブ領域ｂｂに入り込むように構成されてもよく、第１端部２４１及び第２端部２４３が共に延在してパッシブ領域ｂｂに入り込むように構成されてもよいことは理解できるであろう。そして、本発明の実施例はこれに限定されない。さらに、第１端部２４１及び第２端部２４３が共に延在してパッシブ領域ｂｂに入り込む場合、第１端部２４１及び第２端部２４３の形状は同じでも異なってもよい。本発明の実施例も同様にこれに限定されない。ゲート２４中の少なくとも一方の端部が延在してパッシブ領域ｂｂに入り込み、延在してパッシブ領域ｂｂに入り込むゲートの端部であってソースとドレインの両端のコーナー位置に対応するゲートの幅を調整することによって、光の回折によるソースとドレインの両端のコーナー位置で対応するゲート形状の歪みを補正し、ゲートの安定性を向上し、半導体デバイスの電力及び周波数がゲートの変形によって影響されることを回避し、半導体デバイスの安定性を向上させることを保証するだけでよい。

【0030】

また、本発明の実施例では、第１端部２４１と中間部２４２の境界位置及び第２端部２４３と中間部２４２の境界位置について限定しないことに留意されたい。延在してパッシブ領域ｂｂに入り込む端部について、端部の開始点は、アクティブ領域ａａに位置してもよく、パッシブ領域ｂｂに位置してもよいが、本発明の実施例はこれに限定されない。例えば、図２を例とすると、延在してパッシブ領域ｂｂに入り込む第２端部２４３について、第２端部２４３の延在幅及び中間部２４２の延在幅の変化する位置を第２端部２４３の開始位置として理解できる。第１端部２４１が同様にアクティブ領域ａａに位置し、第１端部２４１の延在幅と中間部２４２の延在幅が同じであるため、状況によって、第１端部２４１の中間部２４２との境界位置は異なる可能性があり、第１端部２４１が中間部２４２のパッシブ領域ｂｂに近い側に位置することのみを保証すればよい。

【0031】

上記のように、本発明の実施例によって提供される半導体デバイスは、ゲートの第１端部及び／又は第２端部を延在してパッシブ領域に入り込ませ、ソースのドレインを指す方向に沿って、第１端部及び／又は第２端部の少なくともパッシブ領域に位置している部分の延在幅が中間部の延在幅よりも大きいように構成することによって、少なくともパッシブ領域に位置している第１端部及び／又は第２端部はより大きな延在幅を有し、より大きな延在幅を有するゲートの第１端部及び／又は第２端部は、少なくとも１つの端部から中間部への現像液の浸透を助長し、現像の難しさを軽減し、光の回折によるソースとドレインの両端のコーナー位置で対応するゲート形状の歪みを補正することができ、現像の難しさを大幅に軽減し、ソースとドレインの両端のコーナー位置で対応するゲート形状が中間部の形状と同じであるか、又は差が小さいことを保証し、ゲート構造の安定性や、性能の安定性を保証し、さらに半導体デバイスの電力及び周波数がゲートの変形によって影響されることを回避し、半導体デバイスの性能の安定性を保証することができる。

【0032】

好ましくは、図２を参照し続けて、第２方向（図に示すようなＹ方向）に沿って、延在してパッシブ領域ｂｂに入り込む第１端部２４１及び／又は第２端部２４３の延在幅をＬとし、中間部２４２の延在幅をＤとすると、１．２＊Ｄ≦Ｌ≦３０＊Ｄである。

【0033】

例示的に、図２は第２端部２４３が延在してパッシブ領域ｂｂに入り込むことを例として説明する。延在してパッシブ領域ｂｂに入り込む第２端部２４３の延在幅の合理的な設定は、延在してパッシブ領域ｂｂに入り込む第２端部２４３であってソースとドレインの両端のコーナー位置で対応するゲート２４を適切に補正することを保証でき、光の回折によるゲート幅の減少の問題を補うか、又は完全に排除すると同時に、過度の補正を引き起こさず、過度の補正によってソースとドレインの両端のコーナー位置で対応するゲート２４の幅が広くなる問題も引き起こさない。また、アクティブ領域ａａ内に位置しているゲート２４のゲート幅が一致又は実質的に一致するように保証し、ゲート２４の構造の安定性や、ゲート２４の性能を安定性を保証し、さらに半導体デバイスの性能の安定性を保証する。

【0034】

さらに、研究により、延在してパッシブ領域ｂｂに入り込む第１端部２４１及び／又は第２端部２４３の延在幅Ｌが中間部２４２の延在幅Ｄよりも大きいことが１．２＊Ｄ≦Ｌ≦３０＊Ｄを満たすように構成すると、ソースとドレインの両端のコーナー位置で対応するゲート２４を適切に補正するように保証できることがわかった。ここで、Ｌは１．２＊Ｄ、１．５＊Ｄ、２＊Ｄ、３＊Ｄ、３．５＊Ｄ、５＊Ｄ、１０＊Ｄ、１５＊Ｄ、又は３０＊Ｄに等しくあり得、本発明の実施例は特定の値を列挙しない。また、延在してパッシブ領域ｂｂに入り込む第１端部２４１及び／又は第２端部２４３の延在幅Ｌが中間部２４２の延在幅Ｄよりも大きい特定の対応関係については限定せず、１．２＊Ｄ≦Ｌ≦３０＊Ｄであることを保証し、ソースとドレインの両端のコーナー位置で対応するゲート２４を適切に補正できることを保証するだけでよい。

【0035】

好ましくは、延在してパッシブ領域ｂｂに入り込む第１端部２４１及び／又は第２端部２４３の形状は、ハンマー状、円形、半円形、電球状、長方形、及びＬ字型のうちの少なくとも１種を含んでもよいが、本発明の実施例はこれに限定されない。第２方向（図に示すようなＹ方向）に沿って、第１端部２４１及び／又は第２端部２４３の少なくともパッシブ領域ｂｂに位置している部分の延在幅が中間部の延在幅よりも大きいことを保証し、ソースとドレインの両端のコーナー位置で対応するゲート２４を補正できることを保証し、ゲート２４の構造の安定性や、性能の安定性を保証するだけでよい。本発明において、延在して前記パッシブ領域ｂｂに入り込む前記第１端部２４１及び／又は前記第２端部２４３の前記ソース２３又は前記ドレイン２５に近い少なくとも一方側にエッジプロファイルを有し、このエッジプロファイルは第１曲線を含み、前記第１曲線における任意の２点が位置している円弧の対応する円心は前記第１曲線の同じ側に位置している。

【0036】

上記の実施例に基づいて、本発明の実施例によって提供される半導体デバイス２０において、ソース２３は、ゲート２４に近い側に位置している第１ソースコーナー２３１及び第２ソースコーナー２３２を含み、第１ソースコーナー２３１及び／又は第２ソースコーナー２３２は面取りされ、ドレイン２５は、ゲート２４に近い側の第１ドレインコーナー２５１及び第２ドレインコーナー２５２を含み、第１ドレインコーナー２５１及び／又は第２ドレインコーナー２５２は面取りされている。

【0037】

例示的に、図３は本発明の実施例によって提供される半導体デバイスの上面構造模式図であり、図３に示すように、半導体デバイス２０において、第１ソースコーナー２３１、第２ソースコーナー２３２、第１ドレインコーナー２５１、及び第２ドレインコーナー２５２がいずれも円弧形に面取りされていることを例として説明する。第１ソースコーナー２３１、第２ソースコーナー２３２、第１ドレインコーナー２５１、及び第２ドレインコーナー２５２が円弧形の面取りとして構成されて、第１ソースコーナー２３１、第２ソースコーナー２３２、第１ドレインコーナー２５１、及び第２ドレインコーナー２５２がコーナー位置でスムーズに遷移することを保証する。直角と比較して、円弧形の面取りは、第１ソースコーナー２３１、第２ソースコーナー２３２、第１ドレインコーナー２５１、及び第２ドレインコーナー２５２での光の回折強度を低減し、光の回折問題によるゲートのゲート幅への影響を低減し、ゲートのソースとドレインの両端のコーナー位置で対応するゲート形状の歪みを低減できるだけでなく、応力集中を回避し、ゲート構造の安定性や、性能の安定性を保証し、さらに半導体デバイスの性能の安定性を保証することもできる。

【0038】

さらに、第１ソースコーナー２３１及び／又は第２ソースコーナー２３２が円弧形の面取りであり、第１ドレインコーナー２５１及び／又は第２ドレインコーナー２５２が円弧形の面取りである場合、円弧形の面取りの曲率半径は０．２～２μｍであってもよい。円弧形の面取りの曲率半径を合理的に設定することで、一方では、既存のソース２３及びドレイン２５の構造変化が小さくなり、コーナー以外の位置への影響が小さくなるように保証し、他方では、既存のソース２３及びドレイン２５の寸法と一致するように保証し、面取りの製造プロセスが簡単になるように保証することも可能である。

【0039】

好ましくは、図３を参照し続けて、延在してパッシブ領域ｂｂに入り込む第１端部２４１及び／又は第２端部２４３がソース２３側に向かって曲げられている。

【0040】

例示的に、図３では、第２端部２４３が延在してパッシブ領域ｂｂに入り込み、第２端部２４３がソース２３側に向かって曲げられることで、ゲートとソースとの間の電界ピークを低減することができる。

【0041】

さらに、図４は図３におけるｃｃ領域の拡大構造模式図であり、図３及び図４に示すように、延在してパッシブ領域ｂｂに入り込む第１端部２４１及び／又は第２端部２４３のソース２３に近い側のエッジプロファイルは第１曲線を含み、第１曲線における任意の２点が位置している円弧の対応する円心は第１曲線の同じ側に位置している。第１曲線は、第１曲線開始点及び第１曲線終了点を含み、ソース２３は、ゲート２４に近い側に位置している第１ソースコーナー２３１及び第２ソースコーナー２３２を含み、第１ソースコーナー２３１及び／又は第２ソースコーナー２３２は面取りされ、面取りは面取りの開始点及び面取りの終了点を含み、第１曲線開始点は、第１方向において面取りの開始点と同じ位置にある。即ち、第１曲線開始点と面取りの開始点を結ぶ線は第２方向に平行である。第１曲線終了点は、第２方向において面取りの終了点と同じ位置にある。即ち、第１曲線終了点と面取りの終了点を結ぶ線は第１方向に平行である。また、第１曲線開始点は、第１方向において面取りの開始点よりも中間部からさらに離れており、第１曲線終了点は、第２方向において面取りの終了点よりもゲートからさらに離れていてもよい。即ち、第１曲線終了点は面取りの終了点のドレインから離れた側に位置している。

【0042】

図４に示すように、第２端部２４３の延在幅が変化した位置は第１曲線２４３１の第１曲線開始点Ａであり、第１曲線開始点Ａは第２端部２４３の開始位置として使用することができる。図４に示す例では、第１曲線開始点Ａとソースの面取りの開始点Ｃを結ぶ線は第２方向に平行であるが、第１曲線開始点Ａは、第１方向において面取りの開始点Ｃよりも中間部からさらに離れてもよい。即ち、第２端部２４３の開始位置は、第１方向においてソースの面取りの開始点Ｃよりも中間部からさらに離れている。

【0043】

例示的に、図３及び図４は、第２端部２４３が延在してパッシブ領域ｂｂに入り込み、第２端部２４３がソース２３側に向かって曲げられ、第２端部２４３のソース２３に近い側のエッジプロファイルが第１曲線２４３１を含むことを例として説明する。まず、第１ソースコーナー２３１及び第２ソースコーナー２３２を面取りに設計し、直角と比較して、面取りは第１ソースコーナー２３１及び第２ソースコーナー２３２での光の回折強度を低減し、光の回折問題によるゲートのゲート幅への影響を軽減することができる。さらに、第２端部２４３が第１曲線２４３１を含み、第１曲線２４３１における任意の２点が位置している円弧の対応する円心が第１曲線の同じ側に位置すると共に、第１曲線２４３１の第１曲線開始点Ａが面取りの開始点Ｃに対応し、第１曲線２４３１の第１曲線終了点Ｂが面取りの終了点Ｄに対応するように構成することで、第２端部２４３の第１曲線の縁部はソースコーナーの面取りに対向し、第２端部２４３はソースの面取りの曲がり始め部に対応する位置からソース側に向かって曲げられ（即ち、第２端部２４３はソースの面取りの曲がり始め部から曲げられ）、これは、ソースのコーナーによるゲートとソースとの間の電界ピークを効果的に軽減することができる。さらに、第１曲線２４３１の第１曲線開始点Ａが面取りの開始点Ｃに対応することは、第１曲線開始点Ａと面取りの開始点Ｃとの間を結ぶ線が第２方向（図に示すようなＹ方向）に平行であると理解すればよい。第１曲線２４３１の第１曲線終了点Ｂが面取りの終了点Ｄに対応することは、第１曲線終了点Ｂが面取りの終了点Ｄのドレイン２５から離れた側に位置するか、又は第１曲線終了点Ｂと面取りの終了点Ｄを結ぶ線が第１方向（図に示すようなＸ方向）に平行であると理解すればよい。このように、第１曲線２４３１がソースの面取りを完全に包み込むことが保証され、ソースコーナーによるゲートとソースの間の電界ピークを効果的に軽減できることが保証される。

【0044】

また、延在してパッシブ領域ｂｂに入り込む第１端部２４１及び／又は第２端部２４３はドレイン２５側に向かって曲げられ、ドレイン２５に近い側のエッジプロファイルは第１曲線を含み、第１曲線は第１曲線開始点及び第１曲線終了点を含み、ドレイン２５はゲート２４に近い側に位置している第１ドレインコーナー及び第２ドレインコーナーを含み、第１ドレインコーナー及び／又は第２ドレインコーナーは面取りされ、面取りは面取りの開始点及び面取りの終了点を含む場合、第１曲線開始点は、第１方向において面取りの開始点と同じ位置にあるか、又は面取りの開始点よりも中間部から離れ、第１曲線終了点は、第２方向において面取りの終了点と同じ位置にあるか、又は面取りの終了点よりもゲートから離れている。つまり、第１曲線開始点と面取りの開始点を結ぶ線が第２方向に平行であるか、又は第１曲線開始点が第１方向において面取りの開始点よりも中間部から離れ、第１曲線終了点と面取りの終了点を結ぶ線が第１方向に平行であるか、又は第１曲線終了点が面取りの終了点のソースから離れた側に位置している。

【0045】

好ましくは、図５は本発明の実施例によって提供されるゲートの上面構造模式図であり、図３、図４及び図５に示すように、第１曲線２４３１は第１点及び第２点を含み、第２点は第１点のパッシブ領域に近い側に位置し、第２点の対応する曲率半径は第１点の対応する曲率半径よりも大きい。

【0046】

例示的に、図５は第１点が第１曲線開始点Ａであり、第２点が第１曲線終了点Ｂであることを例として説明する。図５に示すように、第２点の対応する曲率半径Ｒ２は第１点の対応する曲率半径Ｒ１よりも大きい。このように、アクティブ領域ａａのパッシブ領域ｂｂを指す方向に沿って、第１曲線２３４１とソース面取りとの間の距離が徐々に増加し、ゲート２４とソース２３との間の電界をさらに最適化する。

【0047】

好ましくは、図５を参照し続けて、延在してパッシブ領域ｂｂに入り込む第１端部２４１及び／又は第２端部２４３のソース２３に近い側のエッジプロファイルは第１曲線を含み、第１曲線における任意の２点が位置している円弧の対応する円心は第１曲線の同じ側に位置しており、第１曲線における任意の１点に対応する曲率半径は中間部の第２方向における延在幅よりも大きく、第１曲線における任意の１点に対応する曲率半径をＲとし、中間部２４２の第２方向における延在幅をＤとすると、１．５＊Ｄ≦Ｒ≦２０＊Ｄである。

【0048】

例示的に、図５は、第２端部２４３が延在してパッシブ領域ｂｂに入り込み、第２端部２４３のソース２３に近い側のエッジプロファイルが第１曲線２４３１を含み、第１曲線２４３１における任意の２点が第１曲線開始点Ａ及び第１曲線終了点Ｂであることを例として説明する。図５に示すように、第１曲線開始点Ａ及び第１曲線終了点Ｂに対応する円心は、いずれも第１曲線２４３１のソース２３に近い側に位置しており、第１曲線２４３１における任意の１点に対応する曲率半径は、中間部２４２の第２方向における延在幅Ｄよりも大きいため、ゲートの端部から中間部への現像液の浸透の難しさを軽減し、表示の難しさを軽減し、ソースとドレインの両端のコーナー位置で対応するゲート２４を適切に補正できることを保証し、光の回折によるゲート幅の減少の問題を補うか、又は完全に排除する。

【0049】

さらに、発明による大量の検証の結果、第１曲線２４３１における任意の１点に対応する曲率半径Ｒ（例えばＲ１又はＲ２）と中間部２４２の第２方向における延在幅Ｄを、１．５＊Ｄ≦Ｒ≦２０＊Ｄを満たすように構成し、ソース２３側に向かって延在するゲート２４の端部の形状を合理的に設定すると、ゲート２４の端部からゲート２４の中間部２４２への現像液の浸透度を適度に増加させ、表示の難しさを適度に低下させ、ソースとドレインの両端のコーナー位置で対応するゲート２４を適切に補正できることを保証できる。ここで、Ｒは１．５＊Ｄ、２＊Ｄ、５＊Ｄ、１０＊Ｄ、１５＊Ｄ、又は２０＊Ｄに等しくあり得、本発明の実施例は特定の値を列挙しない。また、第１曲線２４３１における任意の１点に対応する曲率半径Ｒと中間部２４２の延在幅Ｄの特定の対応関係については限定せず、１．５＊Ｄ≦Ｒ≦２０＊Ｄであることを保証し、ソースとドレインの両端のコーナー位置で対応するゲート２４を適切に補正できることを保証するだけでよい。

【0050】

図６は、本発明の実施例によって提供される別のゲートの上面構造模式図であり、図６に示すように、延在してパッシブ領域ｂｂに入り込む第１端部２４１及び／又は第２端部２４３の前記ソース２３又はドレイン２５に近い少なくとも一方側のエッジプロファイルは、第１曲線と滑らかに接続される第２曲線をさらに含み、第２曲線は第１曲線のパッシブ領域ｂｂに近い側に位置しており、前記第１曲線における任意の２点と前記第２曲線における任意の２点が位置している円弧の対応する円心は、それぞれ前記エッジプロファイルの異なる側に位置している。

【0051】

例示的に、図６は、第２端部２４３が延在してパッシブ領域ｂｂに入り込み、第２端部２４３がソース２３側に向かって曲げられ、第２端部２４３のソース２３に近い側のエッジプロファイルが滑らかに接続される第１曲線２４３１及び第２曲線２４３２を含むことを例として説明する。図６に示すように、第２端部２４３のソース２３に近い側のエッジプロファイルが滑らかに接続される第１曲線２４３１及び第２曲線２４３２を含むように構成することで、第２端部２４３のソース２３に近い側のエッジプロファイルが平滑曲線であることを保証し、第２端部２４３のソース２３に近い側では鋭い角のために電界ピークが生成することはなく、半導体の電気的特性の安定性を保証すると共に、応力集中を回避し、半導体デバイスの機械的特性の安定性を保証することもできる。

【0052】

図７は、本発明の実施例によって提供される半導体デバイスの断面構造模式図であり、図７に示すように、上記の実施例に基づいて、本発明の実施例によって提供される半導体デバイス２０はフィールドプレート構造をさらに備えてもよい。具体的に、図７に示すように、半導体デバイス２０は、ゲート２４の基板２１から離れた側に位置しているフィールドプレート構造２６をさらに備え、フィールドプレート構造２６とゲート２４は平行板コンデンサを形成している。

【0053】

例示的に、少なくともパッシブ領域ｂｂ内に位置している第１端部２４１及び／又は第２端部２４３の第２方向における延在幅は、中間部２４２の第２方向における延在幅よりも大きいため、ゲート２４の全体面積が増加され、ゲート２４とゲート２４の上に位置しているフィールドプレート構造２６が平行板コンデンサを形成し、ゲート２４が平行板コンデンサの１つのコンデンサ基板として機能するため、ゲート２４の面積を増加すると、平行板コンデンサの容量値を大きくすることができ、ゲート－ソース間容量の調整範囲を拡大でき、半導体デバイスの性能をさらに最適化できる。

【0054】

さらに、図７を参照し続けて、本発明の実施例によって提供される半導体デバイス２０は、保護層２７をさらに備え、保護層２７は、フィールドプレート構造２６の基板２１から離れた一方側に位置しており、半導体デバイス２０をパッケージングして保護するために使用される。

【0055】

好ましくは、図７を参照し続けて、本発明の実施例によって提供される多層半導体層２２は、具体的に、基板１０上に位置している核形成層２２１と、核形成層２２１の基板２１から離れた一方側に位置しているバッファ層２２２と、バッファ層２２２の核形成層２２１から離れた一方側に位置しているチャネル層２２３と、チャネル層２２３のバッファ層２２２から離れた一方側に位置しているバリア層２２４と、を備え、バリア層２２４とチャネル層２２３はヘテロ接合構造を形成し、ヘテロ接合界面に二次元電子ガス（２ＤＥＧ）を形成するように構成してもよい。

【0056】

例示的に、核形成層２２１及びバッファ層２２２の材料は、窒化物、具体的には、ＧａＮ又はＡｌＮ又は他の窒化物であってもよい。核形成層２２１及びバッファ層２２２は、基板１０の材料との整合及びチャネル層２２３のエピタキシーに使用することができる。チャネル層２２３の材料は、ＧａＮ又は他の半導体材料、例えば、ＩｎＡｌＮであってもよい。バリア層２２４はチャネル層２２３の上に位置しており、バリア層２２４の材料は、チャネル層２２３とヘテロ接合構造を形成可能な任意の半導体材料であってもよく、ガリウム系化合物半導体材料又は窒素系化物半導体材料、例えば、ＩｎｘＡｌｙＧａｚＮ_{１－ｘ－ｙ－ｚ}（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）を含む。好ましくは、チャネル層２２３及びバリア層２２４は、半導体ヘテロ接合構造を構成し、チャネル層２２３とバリア層２２４との界面には高濃度の二次元電子ガスが形成される。

【0057】

本発明の半導体デバイス構造を用いて形成された窒化ガリウム無線周波数デバイスは、半導体デバイスの安定した性能を維持することを前提として、窒化ガリウム無線周波数デバイスの電力及び周波数を向上して、高周波５Ｇ通信の分野により適用することができる。

【0058】

また、本発明の実施例は、半導体デバイスの構造設計の観点から、半導体デバイスの出力電力を改善することを理解されたい。前記半導体デバイスには、高電圧及び高電流環境で動作するハイパワー窒化ガリウム高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ，ＨＥＭＴ）、シリコンオンインシュレータ（Ｓｉｌｉｃｏｎ－Ｏｎ－Ｉｎｓｕｌａｔｏｒ，ＳＯＩ）構造のトランジスタ、ヒ化ガリウム（ＧａＡｓ）系のトランジスタ及び金属酸化膜半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ，ＭＯＳＦＥＴ）、金属－絶縁体－半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ，ＭＩＳＦＥＴ）、ダブルヘテロ接合電界効果トランジスタ（Ｄｏｕｂｌｅ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ，ＤＨＦＥＴ）、接合型電界効果トランジスタ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ，ＪＦＥＴ）、金属－半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ，ＭＥＳＦＥＴ）、金属－絶縁体－半導体ヘテロ接合電界効果トランジスタ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ，ＭＩＳＨＦＥＴ）、又は他の電界効果トランジスタが含まれるが、これらに限定されない。

【0059】

同じ発明構想に基づいて、本発明の実施例では、半導体デバイスの製造方法も提供しており、図８は本発明の実施例によって提供される半導体デバイスの製造方法の模式的フローチャートである。図８に示すように、本発明の実施例によって提供される半導体デバイスの製造方法は以下のステップを含んでもよい。

【0060】

Ｓ１１０：基板を提供する。

【0061】

例示的に、基板の材料は、Ｓｉ、ＳｉＣ、窒化ガリウム、又はサファイアであってもよく、窒化ガリウムの成長に適した他の材料であってもよい。基板の製造方法として、大気圧化学気相成長法、大気圧未満化学気相成長法、金属有機化合物化学気相成長法、減圧化学気相成長法、高密度プラズマ化学気相成長法、超高真空化学気相成長法、プラズマ強化化学気相成長法、触媒化学気相成長法、ハイブリッド物理化学気相成長法、急速熱化学気相成長法、気相エピタキシー法、パルスレーザー堆積法、原子層エピタキシー法、分子ビームエピタキシー法、スパッタ法又は蒸発法であってもよい。

【0062】

Ｓ１２０：前記基板の一方側に多層半導体層を形成する。

【0063】

例示的に、多層半導体層は、基板の一方側に位置している。多層半導体層は、具体的に、ＩＩＩ－Ｖ族化合物の半導体材料であり得、多層半導体層には２ＤＥＧが形成されている。

【0064】

Ｓ１３０：前記多層半導体層の前記基板から離れた側に、ソース、ゲート及びドレインを製造し、前記ゲートは前記ソースと前記ドレインとの間に位置し、第１方向に沿って、前記ゲートは、第１端部、中間部、及び第２端部を順番に含み、前記第１端部及び／又は前記第２端部は延在して前記パッシブ領域に入り込み、第２方向に沿って、前記第１端部及び／又は前記第２端部の少なくとも前記パッシブ領域に位置している部分の延在幅は前記中間部の延在幅よりも大きい。

【0065】

例示的に、第１方向はソース、ゲート及びドレインの延在方向に平行であり、第２方向はソースの前記ドレインを指す方向に平行である。第１方向に沿って、ゲートは、第１端部、中間部、及び第２端部を順番に含み、中間部、ソース、及びドレインは、いずれも半導体デバイスのアクティブ領域に位置しており、第１端部及び第２端部のうちの少なくとも１つの端部は延在してパッシブ領域に入り込み、少なくともパッシブ領域に位置している第１端部及び／又は第２端部の第２方向における延在幅は、中間部の第２方向における延在幅よりも大きい。このように、より大きな延在幅を有するゲートの第１端部及び／又は第２端部は、少なくとも１つの端部から中間部への現像液の浸透を助長し、光の回折によるソースとドレインの両端のコーナー位置で対応するゲート形状の歪みを補正することができ、現像の難しさを大幅に軽減し、ソースとドレインの両端のコーナー位置で対応するゲート形状が中間部の形状と同じであるか、又は差が小さいことを保証し、ゲート構造の安定性や、性能の安定性を保証し、さらに半導体デバイスの電力及び周波数がゲートの変形によって影響されることを回避し、半導体デバイスの性能の安定性を保証することができる。

【0066】

上記のように、本発明の実施例によって提供される半導体デバイスの製造方法は、ゲートの第１端部及び／又は第２端部を延在してパッシブ領域に入り込ませ、ソースのドレインを指す方向に沿って、第１端部及び／又は第２端部の少なくともパッシブ領域に位置している部分の延在幅が中間部の延在幅よりも大きいように製造することによって、少なくともパッシブ領域に位置している第１端部及び／又は第２端部はより大きな延在幅を有し、より大きな延在幅を有するゲートの第１端部及び／又は第２端部は、少なくとも１つの端部から中間部への現像液の浸透を助長し、光の回折によるソースとドレインの両端のコーナー位置で対応するゲート形状の歪みを補正することができ、現像の難しさを大幅に軽減し、ソースとドレインの両端のコーナー位置で対応するゲート形状が中間部の形状と同じであるか、又は差が小さいことを保証し、ゲート構造の安定性や、性能の安定性を保証し、さらに半導体デバイスの電力及び周波数がゲートの変形によって影響されることを回避し、半導体デバイスの性能の安定性を保証することができる。

【0067】

なお、以上は本発明の好ましい実施例及びその適用される技術的原理にすぎないことに留意されたい。当業者であれば、本発明が本明細書に記載の特定の実施例に限定されず、本発明の保護範囲から逸脱することなく、当業者によって様々な明らかな変更、再調整、組み合わせ、および置換を行うことができることを理解するであろう。従って、以上の実施例により本発明を詳しく説明したが、本発明は以上の実施例に限定されず、本発明の構想から逸脱しない限り、より多くの他の同等の実施例を含んでもよく、本発明の範囲は添付の特許請求の範囲で決定される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【国際調査報告】