特表 2023-507745 量子フィールドプログラマブルフォトニックゲートアレイ、集積フォトニック及び量子デバイス、並びにプログラマブル回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-02-27

(54)【発明の名称】量子フィールドプログラマブルフォトニックゲートアレイ、集積フォトニック及び量子デバイス、並びにプログラマブル回路

(51)【国際特許分類】

   H03K 19/14 20060101AFI20230217BHJP

【ＦＩ】

H03K19/14

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2022537031

(86)(22)【出願日】2020-10-30

(85)【翻訳文提出日】2022-08-10

(86)【国際出願番号】 ES2020070671

(87)【国際公開番号】W WO2021123470

(87)【国際公開日】2021-06-24

(31)【優先権主張番号】P201931123

(32)【優先日】2019-12-18

(33)【優先権主張国・地域又は機関】ES

(81)【指定国・地域】

(71)【出願人】

【識別番号】522191314

【氏名又は名称】ウニヴェルシダッド ポリテクニカ デ バレンシア

(74)【代理人】

【識別番号】110000338

【氏名又は名称】弁理士法人 ＨＡＲＡＫＥＮＺＯ ＷＯＲＬＤ ＰＡＴＥＮＴ ＆ ＴＲＡＤＥＭＡＲＫ

(72)【発明者】

【氏名】ペレス ロペス，ダニエル

(72)【発明者】

【氏名】カプマニー フランコイ，ホセ

(57)【要約】

本発明は、光帰還経路及び線形マルチポート変換のうち少なくとも一方を有する１つ又は複数の同時量子及び古典回路を、そのリソースの適切なプログラミング及びその入出力ポートの選択によって実施することができる、フォトニックチップ上で実施される、プログラマブルフォトニクス処理ブロックの組合せ及び相互接続によって実行される、集積フォトニック及び量子システムに関する。また、本発明は、独立結合及び位相シフト構成を有するチューナブルビームスプリッタ及び古典的及び量子的動作を可能にする周辺高性能ビルディングブロックに基づく少なくとも１つのプログラマブル回路を備える量子フィールドプログラマブルフォトニックゲートアレイ（Ｑ－ＦＰＧＡ）に関する。

【特許請求の範囲】

【請求項1】

再構成可能な量子フィールドプログラマブルフォトニックゲートアレイコア、及び、
少なくとも量子高性能構築ブロック（ＱＨＰＢＢ）、を備え、
少なくとも量子高性能構築ブロック（ＱＨＰＢＢ）が、前記再構成可能な量子フィールドプログラマブルフォトニックゲートアレイコアに接続される、
量子フィールドプログラマブルフォトニックゲートアレイ（Ｑ－ＦＰＰＧＡ）。

【請求項2】

少なくとも１つの量子フィールドプログラマブルフォトニックゲートアレイ（Ｑ－ＦＰＰＧＡ）が、前記再構成可能な量子フィールドプログラマブルフォトニックゲートアレイコアに接続された少なくとも１つの光ポート及び少なくとも１つの高性能ビルディングブロック（ＨＰＢＢ）のうち少なくとも一方をさらに備える、
請求項１に記載の量子フィールドプログラマブルフォトニックゲートアレイ（Ｑ－ＦＰＰＧＡ）。

【請求項3】

少なくとも１つの量子フィールドプログラマブルフォトニックゲートアレイ（Ｑ－ＦＰＰＧＡ）が、フォトニックチップに集積された一連のフォトニック導波路素子によって実装された少なくとも１つのプログラマブルフォトニックアナログブロック（ＰＰＡＢ）をさらに備える、
請求項１又は２のいずれかに記載の量子フィールドプログラマブルフォトニックゲートアレイ（Ｑ－ＦＰＰＧＡ）。

【請求項4】

均等に配向され、均一なパターンに続いて配置される少なくとも２つの相互に接続されたプログラマブルフォトニックアナログブロック（ＰＰＡＢ）を含む、
請求項３に記載の量子フィールド・プログラマブル・フォトニックゲートアレイ（Ｑ－ＦＰＰＧＡ）。

【請求項5】

前記均一な配置パターンは、六角形の均一導波路メッシュ配置、正方形の均一導波路メッシュ配置、及び三角形の均一導波路メッシュ配置から選択される１つである
請求項４に記載の量子フィールドプログラマブルフォトニックゲートアレイ（Ｑ－ＦＰＧＡ）。

【請求項6】

均等に配向され、不均一なパターンに続いて配置される少なくとも２つの相互接続されたプログラマブルフォトニックアナログブロック（ＰＰＡＢ）を含む、
請求項３に記載の量子フィールド・プログラマブル・フォトニックゲートアレイ（Ｑ－ＦＰＰＧＡ）。

【請求項7】

少なくとも１つの高性能ビルディングブロック（ＨＰＢＢ）が、高分散素子、導波路遅延線、一般的変調素子及び光検出サブシステム、光増幅器及び光源サブシステム及び高性能フィルタ構造、マルチプレクサ及びデマルチプレクサから選択される１つである、
請求項２に記載の量子フィールドプログラマブルフォトニックゲートアレイ（Ｑ－ＦＰＰＧＡ）。

【請求項8】

少なくとも量子高性能ビルディングブロック（ＱＨＰＢＢ）が、量子源、検出器、処理ユニット、及び検出器から選択される１つである、
請求項２に記載の量子フィールドプログラマブルフォトニックゲートアレイ（Ｑ－ＦＰＰＧＡ）。

【請求項9】

互いに相互接続され、高性能ビルディングブロック（Ｑ－ＨＰＢＢ、ＨＰＢＢ）に相互接続された複数の独立した処理コアをさらに備える、
請求項２に記載の量子フィールドプログラマブルフォトニックゲートアレイ（Ｑ－ＦＰＧＡ）。

【請求項10】

請求項１から請求項９のいずれか１項に記載の量子フィールドプログラマブルフォトニックゲートアレイ（Ｑ－ＦＰＰＧＡ）を少なくとも含む物理層と、
電子制御層と、
ソフトウェア層と、
を含む、
チップ基板に集積されたフォトニック回路を介して実現される集積フォトニック及び量子デバイス。

【請求項11】

請求項１０に記載の集積フォトニック及び量子デバイスを含むプログラマブル量子回路。

【請求項12】

前記回路は、リング共振器又はマッハツェンダ干渉計（ＭＺＩ）に基づく、請求項１１に記載のプログラマブル量子回路。

【請求項13】

実施されるべき開始アプリケーションを選択するステップと、
プログラマブル量子回路の領域又は性能の処理を行うステップと、
量子フィールドプログラマブルフォトニックゲートアレイ（Ｑ‐ＦＰＰＧＡ）処理ブロックの互換回路への前記アプリケーションのマッピング及び転送を行うステップと、
を含む、
請求項１１又は１２に記載のプログラマブル量子回路の設計方法。

【請求項14】

前記アプリケーションを量子フィールドプログラマブルフォトニックゲートアレイ（Ｑ－ＦＰＰＧＡ）処理ブロックの互換回路にマッピング／転送／構成するステップは、
前記回路の一部が集積回路素子によって実行される第１の選択ステップと、
前記回路素子が接続される相互接続ステップと、
各処理ブロックが量子フィールドプログラマブルフォトニックゲートアレイ（Ｑ－ＦＰＰＧＡ）内の特定の位置に割り当てられる割り当てステップと、
アクセス光路として動作する処理ブロックが選択される第２の選択ステップと、
をさらに含む、
請求項１３に記載の方法。

【請求項15】

さらに、回路の性能計算及び設計検証ステップを含む、
請求項１４に記載の方法。

【請求項16】

前記回路の性能計算及び設計検証ステップは、前記チップを構成するために前記プログラミングユニットに全ての必要な構成データを供給することによって、又は前記量子フィールドプログラマブルフォトニックゲートアレイ（Ｑ－ＦＰＰＧＡ）の正確なモデルを使用することによって、物理的に実行される、
請求項１５に記載の方法。

【請求項17】

前記各ステップは、前記量子フィールドプログラマブルフォトニックゲートアレイ（Ｑ－ＦＰＰＧＡ）の自律性及び能力に応じて、前記ソフトウェア層によって、ユーザによって、又はそれら２つの混合によって、自動的に実行される、
請求項１３から１６のいずれか１項に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、光帰還経路及び線形マルチポート変換のうち少なくとも一方を有する１つ又は複数の量子及び古典的回路を、そのリソースのプログラム及びその入出力ポートの選択によって実施することができる、光回路上で実施される、プログラマブルフォトニック処理ブロックの組合せ及び相互接続によって実行される、集積フォトニック及び量子系に関する。

【0002】

また、本発明は、独立位相チューニングを有するチューナブルビームスプリッタ及び古典的及び量子的動作を可能にする周辺高性能ビルディングブロックに基づく少なくとも１つのプログラムマブル回路を備える量子フィールドプログラマブルフォトニックゲートアレイ（Ｑ－ＦＰＰＧＡ）に関する。

【背景技術】

【0003】

プログラマブル多機能フォトニクス（ＰＭＰ）は、その構成要素の好適なプログラムという手段によって、多種多様なアプリケーション及び機能を実装することができる集積光ハードウェアの構成の設計を目的とする。カスケードビームスプリッタ又はマッハツェンダ干渉計（ＭＺＩ）に基づくプログラムマブル回路のための異なる構成及び設計原理を提案する理論的研究を、様々な著者が行ってきた。これらの提案はプログラムマブル回路を実現するための汎用性のあるハードウェアソリューションを提供するが、それらは単純な、複雑な、又は任意の回路を単独で又は同時に実現するようにプログラム可能なフォトニックデバイスのための完全なアーキテクト的ソリューションを定義しない。前述の詳細を考慮して提案された、ごく最近の特許（ＵＳ１６／２３５，０５６、ＪＰ２０１８‐２４７５４６，Ｐ２０１９３０４１０，Ｐ２０１８３１１１８）のみが、フィールドプログラマブルフォトニックアレイ（ＦＰＧＡ）の定義をもたらした。

【0004】

更に、基本的な光学処理ユニットと、それらの出力ポート間でのビーム分割比のプログラミング／チューニング／選択の能力との組合せ、及び位相チューニングが、それらの機能性に関して異なるメッシュトポロジーと画期的な汎用性を有する導波管メッシュ要素を導くことを証明した。特に、提案したアーキテクチャの幾つかは、メッシュ内部の光信号のフィードバックループを可能にし、光キャビティ、Ｓａｇｎａｃ型ループ及びより複雑な回路の形成を可能にする。さらに、ごく最近の特許出願（Ｐ２０１９３０４１０）では、同じ空間／角度配向を有するチューナブルな基本単位（ＴＢＵ）の組み合わせに基づく導波路メッシュの技術的改良についても記載されている。これはＴＢＵの縦軸が互いに並行であるということを意味している。この技術的利点は製造上の欠陥の軽減をもたらし、製造された回路の性能及び拡張性を改善する。

【0005】

並行して、種々の著者は、導波路メッシュの入力で、導波モードの線形変換を行う集積回路を発表している。提案したアーキテクチャは、ビームスプリッタと位相アクチュエータの組合せと固定相互接続を必要とする。いくつかの公開文献では、これらの回路を使用して、量子信号処理に使用される限定された動作の組を実行し、特に、変換アレイの作成において、それらの回路が入力モードと出力モードとの間の動作を記述する場合に、それらを使用する。

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明の目的は上述した問題を解決し、上述したすべての構成要素が、再構成可能な線形変換、信号調整及び古典的な高性能処理ブロック、量子高性能処理ブロック、チップ間結合器及びチップとファイバー間結合器の動的相互接続の実装を可能にする再構成可能な光コアに接続される、プログラマブル量子的及び古典的信号処理システムの設計を可能にする。

【0007】

本発明の目的は、プログラマブル・フォトニック・アナログ・ユニットの繰り返し、複製及び相互接続及び好ましくはフォトニックチップ内に実装される再構成可能な相互接続に基づく。これらの構成要素は、基本構成ブロックに基本的な光アナログ信号演算（再構成可能な光パワー及びエネルギーの分割、ならびに独立した位相構成）及び拡張によって、再構成可能な２ｘ２の回転アレイ又はゲートの実装を提供する。非常に広い意味で、実行される処理は、プログラム可能な論理ブロック（ＰＬＢ）が電子フィールドプログラマブルゲートアレイ、又はフィールドプログラマブルアナログアレイ（ＦＰＡＡ）でアナログ演算を行うコンフィギュラブルアナログブロック（ＣＢＡ）でディジタル演算を行うのと同じ方法で、再構成可能であると考えることができる。したがって、以下に提案されることを考慮して、本発明の目的からは、リソース及び集積コンポーネント、すなわち、プログラマブルフォトニックアナログブロック、古典的な高性能構築ブロック（ＨＰＢ）及び量子高性能構築ブロック（ＱＨＰＢ）、ならびに使用されるポートの選択の具体的なプログラムの手段によって、１つ又はさまざまな同時フォトニック回路及び線形マルチポート変換のうち少なくとも一方を得ることができることが分かる。したがって、本発明の本質的な寄与は、多目的相互接続方式のプログラムが量子的信号処理及び古典的信号処理と並行した量子的信号処理を実行することを可能にするアーキテクチャ、ワークフロー、技術的積層、及び技術的記述である。

【課題を解決するための手段】

【0008】

本発明の目的は、光ポートに接続されたコアと、高性能処理ブロックと、高性能量子処理ブロックとから構成されたアーキテクチャであって、アーキテクチャを物理的に記述する少なくとも３つの層と、ソフトウェアの観点からの記述を含むアーキテクチャを提供することである。装置のコアは均等に配向されたプログラマブルフォトニックアナログブロック又は調整可能な基本ユニットの異なる種類の内部相互接続を有し、パターンを形成するように実装することができる。これは、ａ）従来の六角形の均一な分布、ｂ）均等に配向されたユニットの提案されたレイアウトの手段、ｃ）従来の三角形の均一な分布、ｄ）均等に配向されたユニットの提案されたレイアウト、ｅ）均等に配向されたユニットの提案されたレイアウト、及び不均一なパターンの形成の手段による限定的な実施例ではない。

【0009】

完全な量子動作は、回路が量子源から来る信号によって光学的な入力を受け、量子信号検出素子において検出されることを必要とする。全体として、これらのシステム又は回路は量子演算に必要な再構成可能な線形変換を実行することができるが、プロセッサに必要な異なるサブシステム又は処理ブロック間の動的相互接続に必要な柔軟性を提供しない。

【0010】

本発明の量子フィールドプログラマブルフォトニックゲートアレイであるフォトニック及び量子システムは、本発明によって導入される回路トポロジーによって拡張された、フィールド（field）又はリアルタイムプログラミングに固有の一連の利点をもたらす。

【0011】

利点は以下を含む：
・生産時間・製品化時間の短縮。
・プロトタイプ開発時間の短縮と非反復関連費用。
・アイデアを開発し、それをＡＳＰＩＣに変換する際の財務リスクの軽減。
・多機能で同時又は並列の動作回路。
・回路の最適化。
・製造面積の縮小、単一および共通アーキテクチャの改良。
・プログラマブル・フォトニック・アナログ・ブロックの生産性と再現性の向上。
・幾何学的要因及び固定レイアウトによって制約されない、より多数の代替トポロジー。

【0012】

提案した本発明のＱ―ＦＰＰＧＡは以下への適用に適している：
古典的な適用：
・航空宇宙・防衛（航空・通信・安全対策・宇宙）
・自動車（高解像度ビデオ、画像処理、車両ネットワーク、接続性）
・データセンター（サーバ、ルータ、スイッチ、ゲートウェイ）
・高性能計算（サーバ、スーパーコンピュータ、ＳＩＧＩＮＴシステム、ハイエンドレーダ、ハイエンドビームフォーミングシステム、量子計算、高速ニューラルネットワーク）
・集積回路設計（ＡＳＰＩＣプロトタイピング、ハードウェアエミュレーション）
・有線および無線通信（光トランスポートネットワーク、５Ｇ接続インターフェース、モバイルバックホール）
・ハードウェアアクセラレータ
・人工知能、機械、及び深層学習アプリケーション
・教育キット

【図面の簡単な説明】

【0013】

添付されている一組の図は、明細書でなされている説明を補完するために、また、本発明の特性をより良く理解するのを助ける目的で、本発明の好ましい実用的な実施形態に従って、例示的かつ非限定的な意味で示されている。

【図1】Ｑ－ＦＰＰＧＡアーキテクチャの一般的な仕組みと、アーキテクチャを物理的に及びソフトウェアの観点から記述する３つの層の詳細を示す図である。

【図2a】Ｑ－ＦＰＧＡコアの実施形態のための概略図の非限定的な実施例を示す図であり、（ａ１）：従来の六角形の均一配置、（ａ２）：提案された均等に配向されたユニット配置である。

【図2b】Ｑ－ＦＰＧＡコアの実施形態のための概略図の非限定的な実施例を示す図であり、（ｂ１）：従来の正方形の均一配置、（ｂ２）：提案された均等に配向されたユニット配置である。

【図2c】Ｑ－ＦＰＧＡコアの実施形態のための概略図の非限定的な実施例を示す図であり、（ｃ１）：従来の三角形の均一分布、（ｃ２）：提案された均等に配向されたユニット配置である。

【図2d】均等に配向されたチューナブル基本ユニットを有し、不均一なパターンに続くＱ－ＦＰＰＧＡコアの実施形態のための概略図いくつかの非限定的な実施例を示す図である。

【図2e】均等に配向されたチューナブル基本ユニットを有し、不均一なパターンに続くＱ－ＦＰＰＧＡコアの実施形態のための概略図いくつかの非限定的な実施例を示す図である。

【図3】Ｑ－ＦＰＰＧＡアーキテクチャに存在する異なる古典デバイスと量子デバイスの非限定的な分類を示す図である。

【図4】（左側）は本発明の集積フォトニック及び量子システムの設計／構成フローに含まれる主なステップ、（右側）はフォトニック回路のソフト及びハード層、及び周辺の高性能素子を含む拡張レイアウトを示す図である。

【図5】本発明のチップの再構成可能なＱ－ＦＰＧＡコアを用いた、古典的なリングキャビティ回路、マッハツェンダ干渉計、及び３×３複数ポートデバイスの同時実装を示す図である。

【図6】左側に、検証経路（このケースではＣＮＯＴゲート）を有する量子回路の実装の非限定的な実施例を示す図である。

【図7】プログラマブル量子回路のスイッチされた又は同時にリソース共有される組の実施の非限定的な実施例を示す図である。

【図8】独立した組の量子回路の同時実行の非限定的な実施例を示す図である。各回路は、それ自体のリソースを使用する。

【図9】量子フーリエ変換に対応するプログラマブル量子回路の非限定的な実施例を示す図である。

【図10】（左側）は量子回路と古典回路を同時に構成した実施例であり、（右側）は実装された回路のレイアウトである。

【発明を実施するための形態】

【0014】

図示された図面による本発明の例示的な実施形態を以下に説明する。

【0015】

図１では、フォトニック回路に集積された一連の導波路素子によって実現される、少なくとも１つ、好ましくは多数のプログラマブルフォトニックアナログブロック（ＰＰＡＢ）を含むＱ－ＦＰＧＡが示されている。

【0016】

これらのブロックはプログラム可能な特性を有し、光信号を両方向に伝搬できる。

【0017】

図１の設計はＱ－ＦＰＰＧＡコアのためのいかなる特定の相互接続トポロジーも考慮しておらず、そこに示される結果としての設計は例示の目的のためだけのものである。

【0018】

図２は、Ｑ－ＦＰＰＧＡコアの実装のために設計された様々な代替形態及び相互接続形状を示す。

【0019】

ＰＰＡＢを実装するための様々な設定を検討することができるが、ここでは参考文献である米国１６／２３５，０５６、ＪＰ２０１８－２４７５４６，Ｐ２０１９３０４１０，Ｐ２０１８３１１１８に記載されているように、非常に基本的な４ポート単位での設計を説明する。

【0020】

ＰＰＡＢの機能は、以下に説明するように、独立したチューナブル電力結合関係及び調整可能な位相応答構成を提供することである。

【0021】

全体として、導波路メッシュは、異なるＱ－ＦＰＰＧＡポートと領域との間、及び古典的及び量子的高性能ビルディングブロックとの間で、動的ルーティング又はスイッチングを実行する。

【0022】

現代のＦＰＧＡファミリと同様に、Ｑ－ＦＰＰＧＡには古典的及び量子的な高性能処理ブロック（ＨＰＢ、ＱＨＰＢ）を含めることで、その能力を拡張し、チップコアに接続されたより高いレベルの機能を含めることができる。これは、図１の右側に概略的に示されている。

【0023】

これらの機能及びチップに埋め込まれた高レベルブロックを有することにより、コアの基本ブロックを介したその実装と比較して、これらの機能に必要な面積が低減される。

【0024】

また、コアを排他的に使用することにより、機能の一部を分割してプログラムすることができない。

【0025】

これらの処理ブロックの実施例には、高分散素子、螺旋遅延線、一般的な変調及び光検出サブシステム、光増幅器及び光源サブシステム、ならびにいくつかを引用する高性能フィルタリング構造が含まれる。

【0026】

ＨＰＢの特別な場合は光コアに相互接続された要素を含み、その要素はスペクトル的に周期的であるか非周期的であるかのいずれかで多重化及び脱多重化サブシステムを含み、異なる空間チャネル／モード、ならびに異なるスペクトルチャネル／モードでの処理を可能にする。

【0027】

しかしながら、主要な技術的進歩は、量子ＨＰＢの相互接続に由来する。これらＨＰＢは、量子ソース、検出器、処理信号、及び付帯検出器として、ＨＰＢ及びＱＨＰＢと組み合わせることに加えて、Ｑ－ＦＰＧＡコア内で効率的に分割、分配、及びプログラミングできる量子機能性を提供し、いくつかを引用する。

【0028】

図３は、Ｑ－ＦＰＰＧＡに存在する構成要素の非限定的な実施例を提供する。

【0029】

ＰＰＡＢは２×２のフォトニックブロック又は成分であり、共通の位相シフト

【0030】

【数1】

【0031】

及び導波路入力と出力アクセスフィールド間での光パワー分割比Ｋ＝ｓｉｎ□（０＜＝Ｋ＜＝１）を独立して構成することができる。

【0032】

具体的なプログラム及び処理ブロックの連結の手段によって、Ｑ－ＦＰＰＱＡは従来の光処理回路を再構成可能なフォトニック相互接続（ＲＰＩ）及びＰＰＡＢユニットに分割し、高性能処理ブロックを使用することによって、複雑な自律回路及び並列回路のうち少なくとも一方、信号処理変換、及び量子処理操作を実行することができる。

【0033】

特に、Ｑ－ＦＰＰＧＡコアをプログラムする考え方は、図５にそれぞれ示されている３つの一般的な設計の手段によって示されている。

【0034】

図５（ａ）は、各処理ブロックの構成がリング共振器とマッハツェンダ干渉計に基づく２つの光フィルタのプログラムにどのようにつながるかを示している。

【0035】

図５（ｂ）は、マルチポート干渉計を得るためのＱ－ＦＰＰＧＡコアのプログラムを示す。

【0036】

本発明による量子フィールドプログラマブルフォトニックゲートアレイ（Ｑ－ＦＰＰＡ）は、多種多様な古典的及び量子的適用のために構成されたユーザの仕様に従って相互接続することができる、用途が指定されていない要素のアレイである。
Ｑ‐ＦＰＰＧＡは、最も基本的な再構成可能フォトニック集積回路のプログラム可能な性質と、拡張可能な相互接続構造における量子処理構成要素を組み合わせ、はるかに高い処理密度で動的なプログラマブル回路を可能にした。したがって、複雑な回路のプログラミングは、相互接続性からくる。
著者らの提案した発明は、量子回路に関連する問題のいくつかを解決した。量子的及び古典的回路はチップ内に集積された共有資源を使用してプログラムされ、直接（又はフィールド）プログラム可能なハードウェア手法に固有の利点、すなわち、製造、開発、及び市場への解決策をとるためのより短い時間、より短いプロトタイプ開発時間、及び非反復エンジニアリングコスト、アイデアを開発し、それらをＡＳＰＩＣに変換する際の金融リスクの低減、多機能及び多タスク動作、回路最適化、ＰＰＡＢのより良好な収率及び再現性をもたらす。

【0037】

ＦＰＰＡや再構成可能なフォトニック回路と比較して、本発明は、高性能処理ブロックの集約とワークフローとアーキテクチャのデザインにより、動的量子信号処理を組み込んでいる。

【0038】

図４の左側は、ここで述べられている、設計フロー過程の主な工程を示している。

【0039】

フォトニックＦＰＰＡと同様に、設計フローの出発点は、実行されるアプリケーションのエントリである。この場合、それらは、古典的及び／又は量子的アプリケーションの両方であり得る。

【0040】

次いで、仕様を最適化手順によって処理し、使用面積と最終的な回路の性能を拡張する。そして、Ｑ－ＦＰＰＧＡ（技術マッピング過程）に含まれる要素と互換性のある回路に仕様を変換し、遅延、性能、使用要素数などの属性を最適化する。

【0041】

技術マッピング位相は、最適化されたネットワークを、Ｑ－ＦＰＰＧＡ素子の制限されたセットからなる回路に変換する。

【0042】

これは、Ｑ－ＦＰＰＧＡ内で利用可能な要素によってそれぞれ実行することができるネットワークの構成要素及び部分を選択し、次に、これらの要素がどのように相互接続されるかを指定することによって行われる。

【0043】

これにより、目的とする実行に必要な処理構成要素の総数が決定される。

【0044】

次に、回路の異なる部分の配置に関する決定が続いて、それぞれをＱ－ＦＰＧＡの特定の位置に割り当てる。その時点で、グローバル・ルーティングは、アクセス経路として動作する処理要素を選択する責任を負う。

【0045】

電子ＦＰＧＡとは対照的に、この構造は、処理要素と相互接続要素とを物理的に区別するものではない。
続いて、処理要素が対応して構成され、性能が計算され、設計が検証される。このプロセスは、物理的には最終チップを構成するためにプログラミングユニットにすべての必要な構成データを供給することによって、又はＱ－ＦＰＰＧＡの正確なモデルを使用することによって行うことができる。
各ステップで、任意の前のステップを再構成することを決定する最適化プロセスを実行できる。
前述の説明から、Ｑ－ＦＰＰＧＡは、物理的フォトニック及び電子制御ハードウェアだけでなく、ソフトウェア層も含むことが理解され得る（図１及び図４の右上部分を参照のこと）。
設計フローに含まれるステップは、Ｑ－ＦＰＰＧＡの自律性及び能力に応じて、ソフトウェア層によって、ユーザによって、又はその２つの混合によって自動的に行うことができる。
さらに、先行するステップのいずれかにおける失敗は、仕様がうまく満たされるまで反復処理を必要とする。並列最適化プロセスは不具合および製造上の欠陥を許容し、物理デバイスの処理能力を増加させる能力に加えて、堅牢な動作を提供する。
さらに、Ｑ－ＦＰＰＧＡは処理容量を増加させるために、互いに、及び高性能処理ブロックに相互接続することができる複数の独立したコアを組み込むことができる。これらの導波路コアは、同じ基板内又は異なるチップ内に集積することができる。
〔動作例〕
図６～図１０は、異なる種類のＱ－ＦＰＰＧＡが同時に異なる量子フォトニック回路をエミュレートし、実装するようにプログラムされているいくつかの実施例を提供する。

【0046】

実施例は能力を表すものであり、網羅的であることを意図するものではない。それらはむしろ単純な構成を示し、より複雑な回路に拡張することができる。

【0047】

そのようなレイアウトでは、Ｉ／Ｏポート、ＨＰＢ、及びＱＨＰＢなどの関連コンポーネントのみが示されている。それぞれの場合、図は、導波路コア内のハイライトされた動作ＰＰＡＢを有するＱ－ＦＰＰＧＡレイアウトと、異なる実装回路のレイアウトを含む。

【0048】

図６は、Ｑ－ＦＰＰＧＡが量子ゲートを実装するようにプログラムされている場合の動作ケースを表している。

【0049】

ここに示されたケースは図の右側に示された配置を有するＣ－ＮＯＴゲートに対応し、ここで、入力状態及びヘラルド光子は自然放出４波混合（ＳＦＷＭ）などの非線形効果を介して光子対を生成するＱＨＰＢによって生成され、出力状態及びヘラルド光子は光子カウンタを実行する特有のＱＨＰＢブロックの手段によって検出される。
プログラム可能なメッシュ導波路は、ＳＷＦＭにより生成された２つの光子のうちの１つのフィルタリングと、ＣＮＯＴゲートを実装する線形ユニタリ変換という２つのタスクを実行する。
ＱＨＰＢは理想的には同じチップ上にあるべきであるが、混成又は異種集積によって、Ｑ－ＦＰＰＧＡ内の外部に配置することができる。なお、この場合に用いられないＱ－ＦＰＰＧＡの未使用のＨＰＢブロック及び入出力ポートは、簡略化のために図示されていない。
さらに、より複雑な回路は、示された概念を拡張し、リソース、構成要素及びメッシュ部分、ならびに追加のソース及び検出器を実装する余分なＱＨＰＢをより高い割合で使用することによって実装することができる。
図７は、切換モードでの動作を示す。
ここでは、２つ以上の回路がこの場合に共通のＱＨＰＢを共有するＱ－ＦＰＰＧＡ内の利用可能なソース、特に独立した光子ソースにわたってプログラムされる。実施例は三角形のボソンサンプラとアダマールゲートを示し、その実装をそれぞれ右上部と右下部に示した。

【0050】

両方の回路は、ＳＦＷＭを介して光子対を生成するＱＨＰＢ、ならびに導波路メッシュによって形成されたコアの共通部分を共有して、それらの対応する線形変換を実行する。
スイッチングは、導波路メッシュ内部のプログラマブル・フォトニック・アナログ・ブロック（ＰＰＡＢ）をチューニングして、１つの回路又は別の回路の動作を選択することによって実行される。光子検出は、この実施例では非共有ＱＢＰＢによって実行される。

【0051】

図８は、２つ以上の回路が導波路メッシュ及び周辺ブロックによって画定される物理デバイス上に同時に構成される、共有モードにおける動作を図示する。
この特定のケースでは、ＱＨＰＢを入力信号と出力信号のそれぞれの調製と検出のために採用し、導波路メッシュの異なるセクションを、必要な光子フィルタリングと線形ユニタリ変換を実行するために使用する。
この２つの回路は、この場合、アダマールゲートと、Ｘ，Ｙ，Ｚ回転変換に対応するゲートのカスケードである。アダマールゲートの初期状態を実装するＱＨＰＢはポストフィルタリングを必要とする光子対源であり、一方、回転カスケード行列の初期状態を実装するＱＨＰＢは単一光子源である。

【0052】

図９は、Ｉ／Ｏポートのうちの１つによってＱＦＰＧＡへのインプットに（Ｎ次元の）状態又は量子モードが入力されるケースを示す。ここでは、ＱＦＰＧＡは単純な線形変換を実行するようにプログラムされており、最終的な状態を測定する必要がない限り、追加のＱＨＰＢは使用されない。例えば、図９の実施例は、量子フーリエ変換演算の実行を表す。
最後に、図１０に、古典的及び量子的信号の混合演算の実施例を示す。ここで、導波路メッシュにより形成されたコアの一部は量子ゲート（回転アレイカスケード）を実装し、他の部分は、集積ＤＢＦレーザと外部変調器から成る２つのＨＰＢを用いることにより生成された古典的信号を処理するために古典的結合キャビティフィルタ（ＣＲＯＷ）を実装した。
〔物理的実装〕
Ｑ－ＦＰＰＧＡ装置の物理的実装は、シリコンフォトニクス技術又は第４族の他の材料に基づくか、又は第３～第５族の材料のような他の材料と共のハイブリッド／不均一な組み合わせによる集積光学手法を必要とする。
ＰＰＡＢ要素に関しては、現在利用可能な統合フォトニクス技術オプションがＭＥＭＳ、熱光学効果、光学機械効果、電気容量効果、相変化材料又は不揮発性アクチュエータのような位相調整要素の統合を可能にする。これらの位相アクチュエータは、２つ以上のポートを有する任意の干渉又は非干渉、共振器又は非共振器構造に集積される。
最後に、前述のように、異なるブロック相互接続方式を設定することによって、より複雑なＱ－ＦＰＰＧＡレイアウトを設計することができる。いくつかの実施例を図２に示す。

【0053】

図１に示すように、集積光回路に対応する物理デバイス（ハードウェア）は光電子アクチュエータのプログラミングタスクを実行し、回路のタスク及び全体最適化を実行するために、制御電子機器とのシステム統合を必要とする。

【図1】

【図2a】

【図2b】

【図2c】

【図2d】

【図2e】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【国際調査報告】