▶ テキサス インスツルメンツ インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-03-09
(54)【発明の名称】デバッガ及び仲裁インタフェースを備えた集積回路
(51)【国際特許分類】
G06F 15/78 20060101AFI20230302BHJP
G06F 11/36 20060101ALI20230302BHJP
【ＦＩ】
G06F15/78 516
G06F15/78 517
G06F11/36 148
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2022541244
(86)(22)【出願日】2021-01-04
(85)【翻訳文提出日】2022-09-02
(86)【国際出願番号】 US2021012071
(87)【国際公開番号】W WO2021138667
(87)【国際公開日】2021-07-08
(31)【優先権主張番号】62/956,499
(32)【優先日】2020-01-02
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】17/139,249
(32)【優先日】2020-12-31
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【代理人】
【識別番号】230129078
【弁護士】
【氏名又は名称】佐藤 仁
(72)【発明者】
【氏名】ホセ ルイス フローレス
(72)【発明者】
【氏名】ゲリー オーガスティン クーパー
(72)【発明者】
【氏名】アムリトパル シンハ マンドラ
(72)【発明者】
【氏名】アンソニー レル
(72)【発明者】
【氏名】ジェイソン リン ペック
【テーマコード（参考）】
5B042
5B062
【Ｆターム（参考）】
5B042GA11
5B042GA13
5B042HH01
5B062DD10
5B062HH04
5B062JJ08
(57)【要約】
集積回路（１００）が、デバッガ（１０２）と、デバッガ（１０２）に結合されるインタフェース（１０４）とを含む。インタフェース（１０４）は、デバッガ（１０２）に結合される仲裁論理（１０６）と、仲裁論理（１０６）に結合される電力プロセッサ（１０８）と、電力プロセッサ（１０８）に結合される電力管理ネットワーク（１１２）とを有する。集積回路（１００）は、インタフェース（１０４）に結合されるサブシステム（１１４Ａ～１１４Ｎ）も含む。デバッガ（１０２）は、インタフェース（１０４）を介してサブシステム（１１４Ａ～１１４Ｎ）のデバッグ動作を実施するように構成されている。
【特許請求の範囲】
【請求項1】
集積回路であって、デバッガと、
前記デバッガに結合されるインタフェースと、
前記インタフェースに結合されるサブシステムと、
を含み、
前記インタフェースが、
前記デバッガに結合される仲裁論理と、
前記仲裁論理に結合される電力プロセッサと、
前記電力プロセッサに結合される電力管理ネットワークと、
を有し、
前記デバッガが、前記インタフェースを介して前記サブシステムのデバッグ動作を実施するように構成される、
集積回路。
【請求項2】
請求項１に記載の集積回路であって、前記仲裁論理が、前記デバッガからデバッグ要求を受け取り、
前記受け取ったデバッグ要求に応答して前記電力プロセッサに割り込みを生成する、
ように構成される、
集積回路。
【請求項3】
請求項２に記載の集積回路であって、前記電力プロセッサが、
前記割り込みに応答して前記デバッグ要求に関連する前記サブシステムの電力状態を判定し、
前記デバッグ要求に関連する前記サブシステムの前記判定された電力状態がオフ状態である場合、前記デバッグ要求に関連する前記サブシステムを起動するために第１の動作セットを実施する、
ように構成される、
集積回路。
【請求項4】
請求項３に記載の集積回路であって、前記第１の動作セットが、前記デバッグ要求に関連する前記サブシステムを起動するために前記電力管理ネットワークに制御信号を提供することと、
前記デバッグ要求に関連するサブシステムがオン状態であることを確認するために前記仲裁論理に通知を送ることと、
を含む、集積回路。
【請求項5】
請求項４に記載の集積回路であって、前記第１の動作セットが、前記デバッグ要求に関連するデバッグ動作が完了したという通知を前記仲裁論理から受け取ることと、
前記受け取った通知に応答して前記デバッグ要求に関連する前記サブシステムを前記オフ状態に復元するために、前記電力管理ネットワークに制御信号を提供することと、
を含む、集積回路。
【請求項6】
請求項３に記載の集積回路であって、前記電力プロセッサが、前記デバッグ要求に関連する前記サブシステムの前記判定された電力状態がオン状態である場合に第２の動作セットを実施するように構成される、集積回路。
【請求項7】
請求項６に記載の集積回路であって、前記第２の動作セットが、前記デバッグ要求に関連する前記サブシステムがオン状態にあることを確認するために、前記仲裁論理に通知を送ることを含む、集積回路。
【請求項8】
請求項７に記載の集積回路であって、前記第２の動作セットが、前記デバッグ要求に関連するデバッグ動作が完了したという通知を前記仲裁論理から受け取ることと、
前記受け取った通知に応答して、前記デバッグ要求に関連する前記サブシステムを前記オン状態に維持することと、
を含む、集積回路。
【請求項9】
請求項１に記載の集積回路であって、前記集積回路がインフォテインメント集積回路であり、前記インタフェースが、セキュアマイクロコントローラドメインの一部であり、前記サブシステムがプロセッサ及びメモリを含む、集積回路。
【請求項10】
請求項１に記載の集積回路であって、前記仲裁論理が、要求されたサブシステムがアクティブであるために依存するクロックソースを設定し、
前記サブシステムがアクティブであるために依存する電力ドメインを設定し、
前記要求されたサブシステムのためのクロックゲーティングを除去する、
ように構成される、
集積回路。
【請求項11】
システムであって、集積回路を含み、
前記集積回路が、
周辺機器構成要素に結合されるように適合される端子と、
前記端子に結合されるプロセッサコアと、
前記プロセッサコアに結合され、前記プロセッサコアによる実行のためにデバッガを格納するメモリと、
前記プロセッサに結合されるインタフェースと、
前記インタフェースに結合されるサブシステムと、
を有し、
前記インタフェースが、
仲裁論理と、
前記仲裁論理に結合される電力プロセッサと、
前記電力プロセッサに結合される電力管理ネットワークと、
を有し、
前記プロセッサコアが、前記インタフェースを介して前記サブシステムのデバッグ動作を実施するように構成される、
システム。
【請求項12】
請求項１１に記載のシステムであって、前記仲裁論理が、前記プロセッサコアからデバッグ要求を受け取り、
前記受け取ったデバッグ要求に応答して前記電力プロセッサに割り込みを生成する、
ように構成される、
システム。
【請求項13】
請求項１２に記載のシステムであって、前記電力プロセッサが、前記割り込みに応答して前記デバッグ要求に関連する前記サブシステムの電力状態を判定し、
前記デバッグ要求に関連する前記サブシステムの前記判定された電力状態がオフ状態である場合に、前記デバッグ要求に関連する前記サブシステムを起動するために第１の動作セットを実施する、
ように構成される、
システム。
【請求項14】
請求項１３に記載のシステムであって、前記第１の動作セットが、前記デバッグ要求に関連する前記サブシステムを起動するために前記電力管理ネットワークに制御信号を提供することと、
前記デバッグ要求に関連する前記サブシステムがオン状態であることを確認するために、前記仲裁論理に通知を送ることと、
前記デバッグ要求に関連するデバッグ動作が完了したという通知を前記仲裁論理から受け取ることと、
前記受け取った通知に応答して、前記デバッグ要求に関連する前記サブシステムを前記オフ状態に復元するために、前記電力管理ネットワークに制御信号を提供することと、
を含む、方法。
【請求項15】
請求項１３に記載のシステムであって、前記電力プロセッサが、前記デバッグ要求に関連する前記サブシステムの前記判定された電力状態がオン状態である場合に第２の動作セットを実施するように構成される、システム。
【請求項16】
請求項１５に記載のシステムであって、前記第２の動作セットが、前記デバッグ要求に関連する前記サブシステムがオン状態であることを確認するために、前記仲裁論理に通知を送ることと、
前記デバッグ要求に関連するデバッグ動作が完了したという通知を前記仲裁論理から受け取ることと、
前記受け取った通知に応答して、前記デバッグ要求に関連する前記サブシステムを前記オン状態に維持することと、
を含む、方法。
【請求項17】
方法であって、集積回路のプロセッサコアによって、前記集積回路のサブシステムに対するデバッグ要求を生成することと、
前記プロセッサコアと前記サブシステムとの間のインタフェースによって、前記生成されたデバッグ要求に応答して電力プロセッサ割り込みを生成することと、
前記デバッグ要求に関連する前記サブシステムがオン状態にあると識別されると、前記電力プロセッサによって、前記インタフェースへの通知を提供することと、
前記プロセッサコアによって、前記インタフェースを介した前記通知に応答してデバッグ動作を実施することと、
を含む、方法。
【請求項18】
請求項１７に記載の方法であって、前記電力プロセッサによって、前記電力プロセッサ割り込みに応答して前記デバッグ要求に関連する前記サブシステムの電力状態を判定することと、
前記デバッグ要求に関連する前記サブシステムの前記判定された電力状態がオフ状態である場合、前記電力プロセッサによって、前記サブシステムを起動するために第１の動作セットを実施することと、
をさらに含む、方法。
【請求項19】
請求項１８に記載の方法であって、前記電力プロセッサによって、第１の動作セットを実施することが、
前記デバッグ要求に関連する前記サブシステムを起動するために、前記集積回路の電力管理ネットワークに制御信号を提供することと、
前記デバッグ要求に関連する前記サブシステムがオン状態であることを確認するため、前記集積回路の仲裁論理に通知を送ることと、
前記デバッグ要求に関連する前記サブシステムが完了したという通知を前記仲裁論理から受け取ることと、
前記受け取った通知に応答して、前記デバッグ要求に関連する前記サブシステムを前記オフ状態に復元するために制御信号を前記電力管理ネットワークに提供することと、
を含む、方法。
【請求項20】
請求項１８に記載の方法であって、前記デバッグ要求に関連する前記サブシステムの前記判定された電力状態がオン状態である場合、前記電力プロセッサによって、第２の動作セットを実施することをさらに含む、方法。
【請求項21】
請求項２０に記載の方法であって、前記電力プロセッサによって前記第２の動作セットを実施することが、前記デバッグ要求に関連する前記サブシステムがオン状態であることを確認するために前記集積回路の仲裁論理に通知を送ることと、
前記デバッグ要求に関連するデバッグ動作が完了したという通知を前記仲裁論理から受け取ることと、
前記受け取った通知に応答して、前記デバッグ要求に関連する前記サブシステムを前記オン状態に維持することと、
を含む、方法。
【発明の詳細な説明】
【技術分野】
【0001】
新たな電子デバイスが開発され、集積回路（ＩＣ）技術が進歩するにつれて、新たなＩＣ製品が商業化される。電子デバイスのための１つの例示のＩＣ製品は、１つ又は複数のプロセッサコアを備えるシステムオンチップ（ＳｏＣ）である。ＳｏＣ市場では、効率性と生産性への注目が高まっている。ファクトリオートメーション機器メーカー、航空宇宙、国防、パワーグリッドインフラ、ビルオートメーション、及び医療などの産業は、信頼性を高めたＳｏＣを要求するようになってきている。要求される信頼性仕様を満たすために、多くのＳｏＣ設計は、性能、サイズ、及び全体的なコスト目標をバランスさせながら、埋め込み解決策を含む。ＳｏＣの場合、様々なメモリ要素への依存、及び、小さいジオメトリシリコンプロセス技術を用いることで信頼性の課題が生じる。
【発明の概要】
【0002】
一例の実施例において、集積回路が、デバッガと、デバッガに結合されるインタフェースとを含む。インタフェースは、デバッガに結合される仲裁論理と、仲裁論理に結合される電力プロセッサと、電力プロセッサに結合される電力管理ネットワークとを有する。集積回路はまた、インタフェースに結合されるサブシステムを含み、デバッガは、インタフェースを介してサブシステムのデバッグ動作を実施するように構成される。
【0003】
別の例示の実施例において、システムが集積回路を含み、集積回路は、周辺機器構成要素に結合されるように適合される端子と、端子に結合されるプロセッサコアと、プロセッサコアに結合され、プロセッサコアによる実行のためのデバッガを格納するメモリとを有する。集積回路はまた、プロセッサに結合されるインタフェースを含む。インタフェースは、仲裁論理と、仲裁論理に結合される電力プロセッサと、電力プロセッサに結合される電力管理ネットワークとを有する。集積回路はまた、インタフェースに結合されるサブシステムを含み、プロセッサコアは、インタフェースを介してサブシステムのデバッグ動作を実施するように構成される。
【0004】
さらに別の例示の実施例において、或る方法が、集積回路のプロセッサコアによって、集積回路のサブシステムに対するデバッグ要求を生成することと、プロセッサコアとサブシステムとの間のインタフェースによって、生成されたデバッグ要求に応答して電力プロセッサ割り込みを生成することとを含む。この方法はまた、デバッグ要求に関連するサブシステムがオン状態にあると識別されると、電力プロセッサによってインタフェースに通知を提供することと、通知に応答して、プロセッサコアによってインタフェースを介してデバッグ動作を実施することとを含む。
【図面の簡単な説明】
【0005】
【図1】幾つかの例における集積回路のブロック図である。
【0006】
【図2】幾つかの例におけるシステムのブロック図である。
【0007】
【図3】幾つかの例における集積回路のブロック図である。
【0008】
【図4】幾つかの例における集積回路のブロック図である。
【0009】
【図5】幾つかの例における、埋め込みデバッガを備える内蔵ＩＣの仲裁論理の図である。
【0010】
【図6】幾つかの例における集積回路の埋め込みデバッグ動作のフローチャートである。
【0011】
【図7】幾つかの例における、ルックアップテーブル（ＬＵＴ）動作のパワーダウンシーケンスのフローチャートである。
【0012】
【図8】幾つかの例における、ＩＣのためのデバッグ方法のフローチャートである。
【発明を実施するための形態】
【0013】
本明細書で説明するように、集積回路（ＩＣ）が、ＩＣのサブシステムをデバッグするための組み込みデバッガを含む。幾つかの例示の実施例において、ＩＣは、少なくとも１つのプロセッサコア及びメモリを含み、デバッガは少なくとも１つのプロセッサコアによる実行のためにメモリによって格納されるアプリケーションである。ＩＣはまた、デバッガとサブシステムとの間のインタフェースを含み、デバッガは、インタフェースを介してサブシステム上でデバッグ動作を実施するように構成される。幾つかの例示の実施例において、インタフェースは、デバッガに結合される仲裁論理と、仲裁論理に結合される電力プロセッサと、電力プロセッサに結合される電力管理ネットワークとを含む。本明細書で使用するとき、「電力プロセッサ」は、クロック、リセット、又は、ＩＣの他の電力管理タスクを管理するプロセッサである。電力プロセッサはまた、電力管理タスクに加えて、他の動作を実施し得る。
【0014】
幾つかの例示の実施例において、仲裁論理は、デバッガからデバッグ要求を受け取り、受け取ったデバッグ要求に応答して電力プロセッサへの割り込みを生成するように構成される。電力プロセッサは、割り込みに応答してデバッグ要求に関連するサブシステムの電力状態を判定し、デバッグ要求に関連するサブシステムの判定された電力状態がオフ状態である場合、デバッグ要求に関連する第１の動作セットを実施し、デバッグ要求に関連するサブシステムの判定された電力状態がオン状態である場合、デバッグ要求に関連する第２の動作セットを実施するように構成される。
【0015】
幾つかの例示の実施例において、第１の動作セットは、デバッグ要求に関連するサブシステムを起動するために電力管理ネットワークに制御信号を提供することと、デバッグ要求に関連するサブシステムがオン状態にあることを確認するために仲裁論理に通知を送ることと、デバッグ要求に関連するデバッグ動作が完了したという通知を仲裁論理から受け取ることと、受け取った通知に応答して、デバッグ要求に関連するサブシステムをオフ状態に復元するために電力管理ネットワークに制御信号を提供することとを含む。幾つかの例示の実施例において、第２の動作セットは、デバッグ要求に関連するサブシステムがオン状態にあることを確認するために仲裁論理に通知を送ることと、デバッグ要求に関連するデバッグ動作が完了したという通知を仲裁論理から受け取ることと、受け取った通知に応答して、デバッグ要求に関連するサブシステムをオン状態に維持することとを含む。
【0016】
幾つかの例示の実施例において、ＩＣは、デバッガの幾つか及びインタフェースの構成要素を含むセキュアマイクロコントローラ（ＭＣＵ）領域（「ＭＣＵアイランド」と呼ばれることがある）を含む。例えば、セキュアマイクロコントローラドメインは、デバッガの少なくとも一部を実行するプロセッサを含み得る。また、幾つかの例示の実施例において、セキュアマイクロコントローラドメインは、電力プロセッサと仲裁論理とを含み得る。幾つかの例示の実施例において、説明する方法は、必要に応じて、セキュアマイクロコントローラドメインとＩＣの他の構成要素との間の通信を支援するためのオンチップエミュレータを含む。
【0017】
幾つかの例示の実施例において、ＩＣは、ディスプレイ、センサ、及び／又は他の周辺機器との通信を支援するためのインタフェースを含むインフォテイメントＩＣである。幾つかの例示の実施例において、ＩＣは、先進運転支援システム（ＡＤＡＳ）物理（ＰＨＹ）インタフェースを含み、これは、ＡＤＡＳ互換周辺機器又はアプリケーションとの通信を支援する。他の例示の実施例において、ＩＣは、工場又は産業上の利用（例えば、ファクトリオートメーション機器製造業者、航空宇宙、国防、パワーグリッドインフラストラクチャ、ビルオートメーション、及び／又は医学的用途）における、ディスプレイ、センサ、及び／又は他の周辺機器との通信を支援するためのインタフェースを備える産業用途ＩＣである。
【0018】
動作において、インタフェース及び／又は電力プロセッサは、システムオンチップ（ＳｏＣ）マップ又はルックアップテーブル（ＬＵＴ）を用いてサブシステムの電力状態を追跡することができる。デバッガが、電力プロセッサがサブドメインのいずれかを起動させることを望むとき、マップ又はＬＵＴは、電力プロセッサによって使用されて、デバッグ要求に関連するサブシステムの電力状態を判定する。他の埋め込みデバッガＩＣオプションと比較して、説明される技法は、侵入が少なく、デバッグ動作を安全に実施するための複雑なハードウェアを回避する。説明される埋め込みデバッガＩＣオプションは、デバッグ動作に関連するサブシステムの電力管理を実施するために、利用可能な電力プロセッサ及び割り込みプロトコルを活用する。このようにして、ＩＣ又はＳｏＣは、性能、サイズ、及び全体的なコスト目標を満たしながら、目標信頼性を達成するために、ＩＣサブシステムの埋め込みセキュアデバッグを達成する
【0019】
図１は、幾つかの例におけるＩＣ１００のブロック図である。図示されるように、ＩＣ１００は、デバッガ１０２とサブシステム１１４Ａ～１１４Ｎとの間に結合されるインタフェース１０４を含む。幾つかの例示の実施例において、デバッガ１０２は、メモリに格納され、ＩＣ１００のプロセッサコアによって実行されるアプリケーションである。付加的に又は代替として、デバッガ１０２は、本明細書で説明するデバッグ動作の少なくとも幾つかを実施するようにハードコードされた論理を含み得る。図１において、デバッガ１０２は、インタフェース１０４を介してサブシステム１１４Ａ～１１４Ｎと相互作用し、サブシステムは、仲裁論理１０６、電力プロセッサ１０８、及び電力管理ネットワーク１１２を含む。
【0020】
幾つかの例示の実施例において、仲裁論理１０６は、デバッガ１０２からデバッグ要求を受信し、受け取ったデバッグ要求に応答して電力プロセッサ１０８に割り込みを生成するように構成される。電力プロセッサ１０８は、割り込みに応答するデバッグ要求に関連するサブシステム（例えば、サブシステム１１４Ａ～１１４Ｎのうちの１つ）の電力状態を判定し、デバッグ要求に関連するサブシステムの判定された電力状態がオフ状態である場合、デバッグ要求に関連する第１の動作セットを実施し、デバッグ要求に関連するサブシステムの判定された電力状態がオン状態である場合、デバッグ要求に関連する第２の動作セットを実施するように構成される。
【0021】
幾つかの例示の実施例において、電力プロセッサ１０８の第１の動作セットは、デバッグ要求に関連するサブシステムを起動させるために電力管理ネットワークに制御信号を提供することと、デバッグ要求に関連するサブシステムがオン状態にあることを確認するために仲裁論理１０６に通知を送ることと、デバッグ要求に関連するデバッグ動作が完了した通知を仲裁論理１０６から受け取ることと、受け取った通知に応答して、デバッグ要求に関連するサブシステムをオフ状態に復元するために電力管理ネットワーク１１２に制御信号を提供することとを含む。幾つかの例において、電力プロセッサ１０８は、ＬＵＴ１１０、又はその他の組織化されたデータを用いて、サブシステム１１４Ａ～１１４Ｎの電力状態を判定し、その後の動作を実施する。幾つかの例示の実施例において、第２の動作セットは、デバッグ要求に関連するサブシステムがオン状態にあることを確認するために仲裁論理１０６に通知を送ることと、デバッグ要求に関連するデバッグ動作が完了した通知を仲裁論理１０６から受け取ることと、受け取った通知に応答して、デバッグ要求に関連するサブシステムをオン状態に維持することとを含む。
【0022】
ＩＣ１００を用い、デバッグ装置１０２は、デバッグ動作に関連するサブシステム１１４Ａ～１１４Ｎのいずれかの電力管理を実施するために、電力プロセッサ１０８及び割込みプロトコルの可用性を活用する。このようにして、ＩＣ１００は、ＩＣ１００の性能、サイズ、及び全体的なコスト目標を満たしつつ、目標信頼性を達成するために必要に応じてサブシステム１１４Ａ～１１４Ｎの組み込みセキュアデバッグを達成する。
【0023】
図２は、幾つかの例におけるシステム２００のブロック図である。図示するように、装置２００はＩＣ１００Ａ（図１の集積回路１００の一例）を含む。幾つかの例において、ＩＣ１００ＡはインフォテイメントＩＣ（例えば車両用）である。図示されるように、ＩＣ１００Ａは、ディスプレイ２０２、センサ２０４、及びＡＤＡＳ ＰＨＹインタフェース２０８などの周辺機器に結合されている。幾つかの例示の実施例において、ＡＤＡＳ ＰＨＹインタフェース２０８は省かれる。また、システム２００は、ＩＣ１００Ａに結合される電力管理ＩＣ（ＰＭＩＣ）２０６を含み、少なくともＩＣ１００Ａに電源を提供するように構成されている。ＰＭＩＣ２０６は、集積回路１００Ａに電力を供給するように構成される。幾つかの例示の実施例において、ＩＣ１００Ａは、本明細書に記載されているようなデバッガ動作を伴うインフォテイメントＩＣ（例、車載用）である。他の例示の実施例において、ＩＣ１００Ａは、インダストリアルＩＣ（ファクトリオートメーション機器メーカー、航空宇宙、国防、パワーグリッドインフラストラクチャ、ビルディングオートメーション、医療用途など）である。特定の用途又は応用例にかかわらず、ＩＣ１００Ａは、ＩＣ１００の性能、サイズ、及び全般的なコスト目標を満たしつつ、目標信頼性を達成するために本明細書に記載されるようにそのサブシステムの組み込みセキュアデバッグを達成する。
【0024】
図３は、幾つかの例におけるＩＣ３００（図１のＩＣ１００又は図２のＩＣ１００Ａの一例）のブロック図である。図３において、ＩＣ３００は、本明細書で説明するようなデバッガ、インタフェース、及びサブシステムを備えるインフォテイメントＩＣの一例である。図１のＩＣ１００を図３のＩＣ３００と関連付けると、図１のデバッガ１０２は、セキュアＭＣＵドメイン又はＭＣＵアイランド３３６及び図３のＩＣ３００の他の部分において動作するデバッガ動作を含む。図１のインタフェース１０４は、図３におけるマイコンアイランド３３６の一部である。また、プロセッサコア３０２及び３０８、図３のメモリサブシステム３２６は、図１のサブシステム１１４Ａ～１１４Ｎの例である。他の例示のサブシステムは、コントローラ、通信インタフェース、プログラマブル回路要素、又は特定用途向け回路要素を含む。図３のＩＣ３００は単に説明の目的であり、説明する技法を特定のＩＣ及び関連する構成要素のセットに限定するものではない。
【0025】
図示のように、ＩＣ３００は、プロセッサ３０４及びメモリ３０６（例えば、誤り訂正コード（ＥＣＣ）を備える５１２ＫＢのＬ２キャッシュ）を備える第１のプロセッサコア３０２を含む。集積回路３００はまた、プロセッサ３１０及びメモリ３１２（例えば、ＥＣＣを備える５１２ＫＢのＬ２キャッシュ）を備える第２のプロセッサコア３０８を含む。図３の例では、第１及び第２のコア３０２及び３０８は、プロセッサコア３０２又は３０８の一方又は両方（例えば、メモリ３０６及び３１２）又はメモリサブシステム３２６に少なくとも部分的に格納され得るソフトウェアアプリケーションを実行するように構成される。図示のように、メモリサブシステム３２６は、マルチコア共有メモリコントローラ（ＭＳＭＣ）（例えば、ＥＣＣを備える２ＭＢスタティックランダムアクセスメモリＳＲＡＭ）、汎用メモリコントローラ（ＧＰＭＣ）、極限学習機械（ＥＬＭ）、ＥＣＣを備える外部メモリインタフェース（ＥＭＩＦ）などの様々な例示のブロックを含む。
【0026】
図３において、ＩＣ３００はまた、グラフィックス処理ユニット（ＧＰＵ）３１６を備えるグラフィックモジュール３１４と、イーサネットポートを支援するためのマイクロコントローラ３２２（ＰＲＩ＿ＣＵＳＳＧと記されている）を備えるインダストリアルサブシステムモジュール３２０と、ナビゲータサブシステム３２４とを含む。幾つかの例示の実施例において、ナビゲータサブシステム３２４は、統合ダイレクトメモリアクセス（ＵＤＭＡ）ブロック、プロキシブロック、周辺機器仮想化ユニット（ＰＶＵ）ブロック、共通プラットフォームタイムスタンプ（ＣＰＴＳ）、リングアクセラレータ（ＲＡ）プロキシデータバッファ、メモリ巡回冗長検査（ＭＣＲＣ）アクセラレータ、割り込みブロック（ＩＮＴＲ及びＩＮＴＡ）、メールボックスブロック、スピンロックブロック、タイママネージャ（ＴＩＭＥＲ＿ＭＧＲ）ブロック、チャネル化されたファームウェア（ＦＷ）ブロックを含む。
【0027】
図示のように、ＩＣ３００はディスプレイサブシステム３２８も含む。幾つかの例示の実施例において、ディスプレイサブシステム３２８は、ビデオパイプラインブロック（例えば、ブレンド／スケール／色空間コンバータ又は「ＣＳＣ」）と、デジタルビデオインタフェース（例えば、オープンＬＤＩ）ブロックと、ＭＩＰＩインタフェース及びディスプレイポートインタフェース（ＭＩＰＩ ＤＰＩ）ブロックとを含む。さらに、ＩＣ３００はシステムサービスモジュール３３０を含む。幾つかの例示の実施例において、システムサービスモジュール３３０は、汎用（ＧＰ）タイマ、リアルタイム割り込み（ＲＴＩ）及びウィンドウ型ウォッチドッグタイマー（ＷＷＤＴ）ブロック、ペリフェラルダイレクトメモリアクセス（ＰＤＭＡ）ブロック、並びにデバッグブロックを含む。また、ＩＣ３００はビデオ入力モジュール３３２も含む。幾つかの例示の実施例において、ビデオ入力モジュール３３２は、ＣＡＬブロック、ＭＩＰＩ ＣＳＩ－２ブロック、低電圧差動シグナリングレシーバ（ＬＶＤＳＲＸ）ブロック、ビデオ処理（例えば、ＢＴ．６５６／１１２０）ブロックを含む。
【0028】
図３において、ＩＣ３００は、セキュリティアクセラレータモジュール３３４も含む。幾つかの例示の実施例において、セキュリティアクセラレータモジュール３３４は、高度暗号化標準（ＡＥＳ）ブロック、セキュアハッシュ標準（ＳＨＡ）ブロック、公開鍵アクセラレータ（ＰＫＡ）ブロック、決定論的ランダムビット生成器（ＤＲＢＧ）、メッセージダイジェストアルゴリズム（ＭＤ５）ブロック、及びデータ暗号化標準（３ＤＥＳ）ブロックを含む。
【0029】
図示のように、ＩＣのＭＣＵアイランド３３６は、ナビゲータサブシステム３３８及びプロセッサ３４０を含む。幾つかの例示の実施例において、ナビゲータサブシステム３３８は、ＲＡブロックと、ＵＤＭＡブロックと、プロキシブロックと、ＭＣＲＣブロックと、割り込みブロック（ＩＮＴＲ及びＩＮＴＡ）と、チャネル化されたＦＷブロックとを含む。一例において、ＭＣＵアイランド３３６内のプロセッサ３４０は電力プロセッサとして使用され得、デバッガは、電力、クロック、及び／又はリセットなど、デバッグされているサブシステムに提供される様々な信号を制御するために、又は他の電力管理タスクを実施するために、プロセッサ３４０と相互作用し得る。ＭＣＵアイランド３３６はまた、ＰＤＭＡブロック、ＧＰタイマ、エラー信号モジュール（ＥＳＭ）、ＲＴＩ／ＷＤＴブロック、及びメモリ（例えば、スクラッチパッドＲＡＭ５１２Ｂ及びＭＣＵＭＳＲＡＭ５１２ＫＢ）を含む種々のその他の構成要素を含む。幾つかの例示の実施例において、ＭＣＵアイランド３３６は、本明細書で説明する手法に関連する種々の構成要素、例えば、図１のデバッガ１０２とインタフェース１０４（例えば、調停論理１０６及び電力プロセッサ１０８）の少なくとも一部とを含む。
【0030】
ＩＣ３００はまた、ＭＣＵアイランド３３６とＩＣ３００の他の構成要素又はサブシステムとの間の通信を可能にする相互接続３４２を含む。ＩＣ３００の例示の構成要素には、オートモーティブインタフェース３４４、メディア及びデータストレージ３４６、制御インタフェース３４８、並びにオーディオ周辺機器３５０が含まれる。オートモーティブインタフェース３４４は、例えば、フレキシブルデータレート（ＭＣＡＮ＿ＦＤ）ブロックを備えるコントローラエリアネットワークを含む。メディア及びデータストレージ３４６は、例えば、マルチメディアカード（ＭＭＣ）／セキュアデジタル（ＳＤ）カードブロックを含む。制御インタフェース３４８は、拡張高解像度パルス幅変調（ｅＨＲＰＷＭ）ブロックと、拡張捕捉（ｅＣＡＰ）ブロックと、拡張直交エンコーダパルス（ｅＱＥＰ）ブロックとを含む。オーディオ周辺機器３５０は、例えば、マルチチャネルオーディオシリアルポート（ＭＣＡＳＰ）ブロックを含む。
【0031】
図示のように、ＩＣ３００は汎用接続モジュール３５２も含む。幾つかの例示の実施例において、汎用接続モジュールは、汎用入出力（ＧＰＩＯ）ブロック、オクタルシリアルペリフェラルインタフェース（ＯＳＰＩ）及びハイパーバスブロック、通信インタフェース（例えば、Ｉ２Ｃ）ブロック、マルチチャネルシリアルポートインタフェース（ＭＣＳＰＩ）ブロック、アナログデジタルコンバータ（ＡＤＣ）、並びに汎用非同期受信機／送信機（ＵＡＲＴ）ブロックを含む。ＩＣ３００はまた、高速シリアルインタフェースモジュール３５４を含む。幾つかの例示の実施例において、高速シリアルインタフェースモジュール３５４は、周辺機器構成要素相互接続エクスプレス（ＰＣＩｅ）ブロックと、ＵＳＢ（ユニバーサルシリアルバス）２．０ブロックと、ＵＳＢ３．１ブロックと、イーサネットブロックとを含む。
【0032】
ＩＣ３００において、ＭＣＵアイランド３３６内で動作するデバッガが、デバッグ動作と互換性のあるサブシステム（例えば、プロセッサコア３０２、３０８、メモリサブシステム３２６、又は他のサブシステム）のいずれかの電力管理を実施するために、電力プロセッサ（例えば、プロセッサ３４０のうちの１つ）及び割り込みプロトコルの可用性を活用する。このようにして、ＩＣ３００は、ＩＣ３００の性能、サイズ、及び全体的なコスト目標を満たしながら、目標信頼性を達成するために必要に応じてサブシステムの組み込みセキュアデバッグを達成する。
【0033】
図４は、ＩＣ４００（図１におけるＩＣ１００、図２におけるＩＣ１００Ａ、図３におけるＩＣ３００の一例）のブロック図である。図示されるように、ＩＣ４００は、仲裁論理４１４（図１における仲裁論理１０６の例）を介して、サブシステム４１６Ａ～４１６Ｎ（図１におけるサブシステム１１４Ａ～１１４Ｎの例）に結合されるデバッガサブシステム（図１におけるデバッガ１０２の例）１０２Ａを含む。仲裁論理４１４はまた、電力プロセッサ１０８Ａ（図１における電力プロセッサ１０８の一例）にも結合される。図４の例では、サブシステム４１６Ａ～４１６Ｎの各々は、デバッグ目標中央処理装置（ＣＰＵ）４１８Ａ～４１８Ｎ又は他の目標構成要素を含む。サブシステム４１６Ａ～４１６Ｎの各々は、パワー及びスリープコントローラ（ＰＳＣ）及び／又はローカルパワー及びスリープコントローラ（ＬＰＳＳＣ）モジュール４２０Ａ～４２０Ｎも含む。幾つかの例において、ＰＳＣ／ＬＰＳＳＣモジュール４２０Ａ～４２０Ｎは、ＩＣ４００のサブシステム４１６Ａ～４１６Ｎのためのクロック及び／又は電源を制御するための電力管理ネットワークの一部（例えば、電力管理ネットワーク１１２）である。
【0034】
より具体的には、デバッガサブシステム１０２Ａは、ＪＴＡＧ（joint test action group）通信を受け取るように構成されたデバッグピン（ＤＰ）インタフェース４０２を含む。ＤＰインタフェース４０２は、バス（ＤＡＰＢＵＳ）４０４に結合される。図示されるように、デバッガサブシステム１０２Ａはまた、バス４０４に結合されるブリッジ４０６及びデバッグ認証インタフェース（パワーＡＰと呼ばれる）４０８を含む。動作において、デバッグ認証インタフェース４０８は、仲裁論理４１４にデバッグ要求を伝達するように構成される。
【0035】
デバッガサブシステム１０２Ａからのデバッグ要求に応答して、仲裁論理４１４は、電力プロセッサ１０８Ａに割り込み（Ｄｅｂｕｇ Ｒｅｑ Ｉｎｔ）をアサートする。電力プロセッサ１０８Ａは、割込みに応答してデバッグ要求に関連するサブシステムの電力状態を判定し、デバッグ要求に関連するサブシステムの判定された電力状態がオフ状態である場合には、デバッグ要求に関連するサブシステムをパワーアップするために第１の動作セットを実施するように構成されている。幾つかの例示の実施例において、電力プロセッサ１０８Ａによって実施される第１の動作セットは、電力管理ネットワーク（例えば、ＰＳＣ／ＬＰＳＳＣモジュール４２０Ａ～４２０Ｎのそれぞれ１つ）に制御信号４１３を提供して、デバッグ要求に関連するサブシステムをパワーオンにし、デバッグ要求に関連するサブシステムがオン状態であることを確認するために、仲裁論理４１４に通知（セキュアデバイス通知）を送信する。幾つかの例示の実施例において、電力プロセッサ１０８Ａによって実施される第１の動作セットはまた、デバッグ要求に関連するデバッグ動作が完了したという通知を（例えば、Ｄｅｂｕｇ Ｒｅｑ Ｉｎｔを用いて）仲裁論理４１４から受け取り、受け取った通知に応答してデバッグ要求に関連するサブシステムをオフ状態に復元するために電力管理ネットワーク（例えば、ＰＳＣ／ＬＰＳＳＣモジュール４２０Ａ～４２０Ｎのそれぞれの１つ）に制御信号を提供する。
【0036】
幾つかの例示の実施例において、電力プロセッサ１０８Ａは、デバッグ要求に関連するサブシステムの判定された電力状態がオン状態である場合、第２の動作セットを実施するように構成されている。一例では、第２の動作セットは、デバッグ要求に関連するサブシステムがオン状態にあることを確認するために、仲裁論理４１４に通知（セキュアデバイス通知）を送信することと、デバッグ要求に関連するデバッグ動作が完了したという通知（例えば、Ｄｅｂｕｇ Ｒｅｑ Ｉｎｔを用いて）を仲裁論理４１４から受け取ることと、受け取った通知に応答して、デバッグ要求に関連するサブシステムをオン状態に維持することとを含む。
【0037】
図４の例において、仲裁論理４１４は、デバッグ動作に関連する構成ビット又は状態ビットを追跡するために、メモリマップレジスタ（ＭＭＲ：memory-mapped registers）４１５又は他のストレージを含む。また、幾つかの例示の実施例において、調停論理４１４は、相互接続４１０（ＳｏＣ相互接続と記されている）を介して電力プロセッサ１０８Ａに結合する。図４の例において、電力プロセッサ１０８Ａと仲裁ブロック４１４は、サブシステム４１６Ａ～４１６Ｎのいずれかに対してデバッグを実施するためのインタフェース（例えば、図１のインタフェース１０４）を提供する。ＩＣ４００を用いると、仲裁論理４１４は、デバッガ１０２Ａのデバッグ動作に関連するサブシステム４１６Ａ～４１６Ｎのいずれかの電力管理を実施するために、電力プロセッサ１０８Ａ及び割込みプロトコルの可用性を活用できるようになる。このようにして、ＩＣ４００は、ＩＣ４００の性能、サイズ、及び全体的なコスト目標を満たしつつ、目標信頼性を達成するために必要に応じてサブシステム４１６Ａ～４１６Ｎの組み込みセキュアデバッグを達成する。
【0038】
図５は、幾つかの例における、埋め込みデバッガを備えるＩＣ（例えば、図１のＩＣ１００、図２のＩＣ１００Ａ、図３のＩＣ３００、又は図４のＩＣ４００）のための仲裁論理５００（図１の仲裁論理１０６、又は図４の仲裁論理４１４の例）の図である。図示のように、調停論理５００は、入力５０２、５０４、５０８、５３４、及び５３８を含む。入力５０２は、本明細書で説明するように、電力プロセッサから通知（例えば、セキュアデバイス通知）を受け取るように構成される。入力５０４は、デバッガ（例えば、図４のデバッガサブシステム１０２Ａ）から制御信号（ＦｏｒｃｅＡｃｔｉｖｅ）を受信するように構成される。入力５０８は、デバッガ（例えば、図４のデバッガサブシステム１０２Ａ）から別の制御信号（ＩｎｈｉｂｉｔＳｌｅｅｐ）を受信するように構成される。入力５３４は、電力管理ネットワーク（例えば、図４のＰＳＣ／ＬＰＳＳＣモジュール４２０Ａ～４２０Ｎのそれぞれ１つ）から通知（ＦｏｒｃｅＡｃｔｉｖｅＡＣＫ）を受け取るように構成される。入力５３８は、電力管理ネットワーク（例えば、図４のＰＳＣ／ＬＰＳＳＣモジュール４２０Ａ～４２０Ｎのそれぞれ１つ）から通知（ＩｎｈｉｂｉｔＳｌｅｅｐＡＣＫ）を受け取るように構成される。
【0039】
図示のように、調停論理５００はまた、出力５０６、５１０、５３２、５３６、５４８を含む。出力５０６は、第１のタイプの通知（例えば、ＦｏｒｃｅＡｃｔｉｖｅＡＣＫ）をデバッガに提供するように構成される。出力５１０は、第２のタイプの通知（例えば、ＩｎｈｉｂｉｔＳｌｅｅｐＡＣＫ）をデバッガに提供するように構成される。出力５３２は、電力管理ネットワーク（例えば、図４におけるＰＳＣ／ＬＰＳＳＣモジュール４２０Ａ～４２０Ｎのそれぞれの１つ）に第１のタイプの制御信号（例えば、ＦｏｒｃｅＡｃｔｉｖｅ）を提供するように構成される。出力５３６は、電力管理ネットワーク（例えば、図４におけるＰＳＣ／ＬＰＳＳＣモジュール４２０Ａ～４２０Ｎのそれぞれ１つ）に第１のタイプの制御信号（例えば、ＩｎｈｉｂｉｔＳｌｅｅｐ）を提供するように構成される。出力５４８は、本明細書で説明されるように、電力プロセッサ（例えば、図１における電力プロセッサ１０８、又は図４における電力プロセッサ１０８Ａ）に割り込み（ｄｅｂｕｇ＿ｆｏｒｃｅａｃｔｉｖｅ＿ｉｎｔ）を提供するように構成される。
【0040】
図５において、調停論理５００は、入力５０２、５０４、５０８、５３４、及び５３８と、５０６、５１０、５３２、及び５３６との間に論理又はゲートを含む。図示のように、調停論理５００は、入力５０２に結合されるバッファ５１１を含む。バッファ５１１の出力は、ＡＮＤゲート５２８の入力の一方である。ＡＮＤゲートの出力は出力５３２に提供される。図示のように、ＡＮＤゲート５２８への他方の入力は、別のＡＮＤゲート５２４の出力から生じ、ＡＮＤゲート５２４への入力の一方は入力５０４に結合される。ＡＮＤゲート５２４への他方の入力は、バイパスオーバーライドレジスタ５５０（ＢＹＰＡＳＳ＿ＯＶＥＲＲＩＤＥ）に結合される。図５において、バイパスオーバーライドレジスタ５５０は、調停論理５００の種々のレジスタ５５０、５５２、５５４、５５６、５５８、５６０、５６２、５６４、５６６、５６８、５７０、５７２、及び５７４のうちの１つであり、これらは、図４におけるＭＭＲ４１５の例である。図５の例において、これらのレジスタは、インタフェース５４０に結合され、これにより、デバッガ又は他のＩＣ構成要素が、仲裁論理５００の動作に関連する構成ビット及び／又は状態ビットを検査又はクリアすることが可能になる。
【0041】
図示のように、入力５０４はまた、第１の制御信号ポート状態レジスタ（ＦＯＲＣＥＡＣＴＩＶＥ＿ＰＯＲＴ＿ＳＴＡＴ）５５８と、別のＡＮＤゲート５３０の入力とに結合される。ＡＮＤゲート５３０の出力は、出力５３６に結合される。ＡＮＤゲート５３０の他方の入力は、別のＡＮＤゲート５２６の出力から来る。図示のように、ＡＮＤゲート５２６の一方の入力は入力５０８に結合され、ＡＮＤゲート５２６への他方の入力はバイパスオーバーライドレジスタ５５０に結合される。図示のように、入力５０８は、第２の制御信号ポート状態レジスタ５５２（ＩＮＨＩＢＩＴＳＬＥＥＰ＿ＰＯＲＴ＿ＳＴＡＴ）にも結合される。
【0042】
図５の例において、出力５０６は、マルチプレクサ５１２の出力に結合される。図示のように、入力５３４は、マルチプレクサ５１２への第１の入力に結合される。マルチプレクサ５１２の第２の入力は、第１の制御信号肯定応答セットレジスタ（ＦＯＲＣＥＡＣＴＩＶＥ＿ＡＣＫ＿ＳＥＴ）５６０に結合され、マルチプレクサ５１２のための制御信号は、バイパスオーバーライドブロック５５０によって提供される。また、出力５１０は、別のマルチプレクサ５１４の出力に結合される。図示のように、入力５３８は、マルチプレクサ５１４への第１の入力に結合される。マルチプレクサ５１４の第２の入力は、第２の制御信号肯定応答セットレジスタ（ＩＮＨＩＢＩＴＳＬＥＥＰ＿ＡＣＫ＿ＳＥＴ）５５４に結合され、マルチプレクサ５１４のための制御信号は、バイパスオーバーライドレジスタ５５０によって提供される。
【0043】
調停論理５００はまた、入力５０４に結合される第１の入力と、第１の制御信号肯定応答セットブロック５６０に結合される第２の入力とを備えるＸＯＲゲート５１６を含む。ＸＯＲゲート５１６の出力は、第１の制御信号（ＦｏｒｃｅＡｃｔｉｖｅ）に関連する割り込みをセット又はクリアするために、第１の制御信号割り込み状態レジスタ（ＦＯＲＣＥＡＣＴＩＶＥ＿ＩＮＴ＿ＲＡＷ＿ＳＴＡＴ＿ＳＥＴ）５７０に信号を提供するように構成された制御ブロック（ＲＥＱ ＥＶＴ ＳＥＴ/ＣＬＲ）５１８に結合される。調停論理５００はまた、入力５０８に結合される第１の入力と、第２の制御信号肯定応答セットレジスタ５５４に結合される第２の入力とを備えるＸＯＲゲート５２０を含む。ＸＯＲゲート５２０の出力は、信号を第２の制御信号割込み状態レジスタ（ＩＮＨＩＢＩＴＳＬＥＥＰ＿ＩＮＴ＿ＲＡＷ＿ＳＴＡＴ＿ＳＥＴ）５６８に提供して、第２の制御信号（ＩｎｈｉｂｉｔＳｌｅｅｐ）に関連する割込みを設定又はクリアするように構成された制御ブロック（ＲＥＱ ＥＶＴ ＳＥＴ/ＣＬＲ）５２２に結合される。
【0044】
図５の例では、調停論理５００は、ＯＲゲート５４４を介して第２の制御信号割込み状態ブロック５６８及び第１の制御信号割込み状態ブロック５７０に結合される割込み生成器５４６も含む。また、ＯＲゲート５４４は、種々のポートで割込み要求を受けたときに通知する割込み要求ソース（ＩＲＱ＿＊＿ＳＴＡＴポート［３１：１］）５４２からの要求を受け取る。割り込み生成器５４６の出力は、出力５４８に結合される。幾つかの例示の実施例において、割り込み生成器５４６は、割り込みイネーブルクリアレジスタ（ＩＮＴ＿ＥＮ＿ＣＬＲ）５７４からの制御信号によって選択的にイネーブルされる。
【0045】
図示のように、仲裁論理５００はまた、第２の制御信号肯定応答クリアレジスタ５５６（ＩＮＨＩＢＩＴＳＬＥＥＰ＿ＡＣＫ＿ＣＬＲ）と、第１の制御信号肯定応答クリアレジスタ５６２（ＦＯＲＣＥＡＣＴＩＶＥ＿ＡＣＫ＿ＣＬＲ）と、第２の制御信号割り込みイネーブル状態クリアレジスタ５６４（ＩＮＨＩＢＩＴＳＬＥＥＰ＿ＩＮＴ＿ＥＮ＿ＳＴＡＴ＿ＣＬＲ）と、第１の制御信号割り込みイネーブル状態クリアレジスタ５６６（ＦＯＲＣＥＡＣＴＩＶＥ＿ＩＮＴ＿ＥＮ＿ＳＴＡＴ＿ＣＬＲ）とを含む。異なる例示の実施例において、調停論理５００は、本明細書で説明するような、デバッグ要求、割り込み、及び通知を取り扱うために用いられる特定の論理、ゲート、及びレジスタに関して変化する。
【0046】
図６は、幾つかの例におけるＩＣ（例えば、図１のＩＣ１００、図２のＩＣ１００Ａ、図３のＩＣ３００、図４のＩＣ４００など）の埋め込みデバッグ動作６００のフローチャートである。図示されるように、埋め込みデバッグ動作６００は、本明細書に記載されるように、サブシステムをデバッグする要求に応答して、ブロック６０２においてセキュアセッションを認証することを含む。認証が成功しない場合（判定ブロック６０４）、ブロック６０８において電力プロセッサは要求に応えない。認証が成功した場合（判定ブロック６０４）、ブロック６０６において電力プロセッサは要求に応える。ブロック６１０において、電力プロセッサは、ＩＤリクエスタへの仲裁論理をチェックし、位相ロックループ（ＰＬＬ）、ファームウェア（ＦＷ）、付加的なＭＭＲセットアップをイネーブルし、電力ウェイクアップ依存性を強化し、仲裁論理から目標サブシステムへのチャネルをイネーブルし、サブシステムイネーブルプロセスを完了する。
【0047】
図７は、幾つかの例におけるＩＣ（例えば、図１のＩＣ１００、図２のＩＣ１００Ａ、図３のＩＣ３００、又は図４のＩＣ４００）のためのＬＵＴ動作のパワーダウンシーケンス７００のフローチャートである。示されるように、パワーダウンシーケンス７００は、ブロック７０２において、デバッガパワーオンルックアップアクションを含む。ブロック７０４において、デバッガは、サブシステムのうちの１つがアクティブであることを要求する。ブロック７０６において、要求されたサブシステムアクティブのためのクロックソースが設定される。ブロック７０８において、要求されたサブシステムが依存する他のクロックが設定される。ブロック７１０において、要求されたサブシステムが依存する他の電力ドメインが設定される。ブロック７１２において、要求されたサブシステムの電力ドメインが設定される。ブロック７１４において、要求されたサブシステムのためのクロックゲーティングが除去される。ブロック７１６において、すべてのセキュリティが、要求されたサブシステムへの／からのアクセスを許可するように構成される。ブロック７１８において、他のすべての設定が、要求されたサブシステムがアクティブになることを可能にするように構成される。ブロック７２０において、要求されたサブシステムは、解放されるか、リセットされるか、又は停止されない。幾つかの例示の実施例において、サブシステムがシーケンス７００を逆に実施することによって（例えば、セキュアデバッグセッションの後に）ディセーブルされる。
【0048】
図８は、幾つかの例における方法８００のフローチャートである。方法８００は、ＩＣ（例えば、図１のＩＣ１００、図２のＩＣ１００Ａ、図３のＩＣ３００、又は図４のＩＣ４００）によって実施される。図示されるように、方法８００は、集積回路のプロセッサコア（プロセッサコア３０２及び３０８の一方、図４のデバッガサブシステム１０２Ａ）によって、ブロック８０２において集積回路のサブシステム（例えば、図１のサブシステム１１４Ａ～１１４Ｎの１つ、又は、図４のサブシステム４１６Ａ～４１６Ｎの１つ）に対するデバッグ要求（例えば、図５のＦｏｒｃｅＡｃｔｉｖｅ又はＩｎｈｉｂｉｔＳｌｅｅｐ）を生成することを含む。ブロック８０４において、生成されたデバッグ要求に応答して、プロセッサとサブシステム間のインタフェースによって、電力プロセッサが生成される（例えば、図１のインタフェース１０４、図４の仲裁論理４１４及び電力プロセッサ１０８Ａ）。ブロック８０６において、デバッグ要求に関連するサブシステムがオン状態にあると識別されると、電力プロセッサによって、通知（例えば、図５におけるＦｏｒｃｅＡｃｔｉｖｅＡＣＫ又はＩｎｈｉｂｉｔＳｌｅｅｐＡＣＫ）がインタフェースに提供される。ブロック８０８において、通知に応答して、プロセッサコアによって、インタフェースを介してデバッグ動作が実施される。
【0049】
幾つかの例示の実施例において、方法８００は、電力プロセッサによって、電力プロセッサ割り込みに応答してデバッグ要求に関連するサブシステムの電力状態を判定することと、電力プロセッサによって、デバッグ要求に関連するサブシステムの判定された電力状態がオフ状態である場合にサブシステムを起動するために第１の動作セットを実施することと等の付加的な動作を含む。幾つかの例示の実施例において、方法８００のために電力プロセッサによって第１の動作セットを実施することは、デバッグ要求に関連するサブシステムに電力を提供するために集積回路の電力管理ネットワークに制御信号を提供することと、デバッグ要求に関連するサブシステムがオン状態にあることを確認するために集積回路の仲裁論理に通知を送信することと、デバッグ要求に関連するデバッグ動作が完了したという通知を仲裁論理から受け取ることと、受け取った通知に応答して、デバッグ要求に関連するサブシステムをオフ状態に復元するために電力管理ネットワークに制御信号を提供することとを含む。幾つかの例示の実施例において、方法８００はまた、デバッグ要求に関連するサブシステムの判定された電力状態がオン状態である場合、電力プロセッサによって、第２の動作セットを実施することを含む。幾つかの例示の実施例において、電力プロセッサによって方法８００のための第２の動作セットを実施することは、デバッグ要求に関連するサブシステムがオン状態にあることを確認するために集積回路の仲裁論理に通知を送ることと、デバッグ要求に関連するデバッグ動作が完了したという通知を仲裁論理から受け取ることと、受け取った通知に応答して、デバッグ要求に関連するサブシステムをオン状態に維持することとを含む。
【0050】
「結合する」という用語は本明細書を通して用いられている。この用語は、本記載と一貫する機能的関係を可能にする、接続、通信、又は信号経路を網羅し得る。例えば、デバイスＡが、或る行為を行なうためにデバイスＢを制御するための信号を生成する場合、第１の例において、デバイスＡはデバイスＢに結合されるか、又は第２の例において、介在構成要素ＣがデバイスＡとデバイスＢとの間の機能関係を実質的に変化させない場合にデバイスＢがデバイスＡによって生成される制御信号を介してデバイスＡによって制御されるように、デバイスＡは介在構成要素Ｃを介してデバイスＢに結合される。
【0051】
本発明の特許請求の範囲内で、説明した例示の実施例に改変が成され得、他の実施例が可能である。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【国際調査報告】