特表 2023-509783 高出力統合半導体光増幅器アレイのシリコン支援パッケージング

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-03-09

(54)【発明の名称】高出力統合半導体光増幅器アレイのシリコン支援パッケージング

(51)【国際特許分類】

   G02B 6/12 20060101AFI20230302BHJP

   H01S 5/50 20060101ALI20230302BHJP

   H01S 5/0239 20210101ALI20230302BHJP

   H01S 5/40 20060101ALI20230302BHJP

   H01S 5/0236 20210101ALI20230302BHJP

   H01S 5/024 20060101ALI20230302BHJP

   G02B 6/125 20060101ALI20230302BHJP

   G02B 6/42 20060101ALI20230302BHJP

【ＦＩ】

G02B6/12 301

H01S5/50 610

H01S5/0239

H01S5/40

H01S5/0236

H01S5/024

G02B6/125

G02B6/42

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2022542348

(86)(22)【出願日】2021-01-08

(85)【翻訳文提出日】2022-07-29

(86)【国際出願番号】 US2021012759

(87)【国際公開番号】W WO2021146116

(87)【国際公開日】2021-07-22

(31)【優先権主張番号】62/960,688

(32)【優先日】2020-01-13

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】520437397

【氏名又は名称】アワーズ テクノロジー リミテッド ライアビリティー カンパニー

(74)【代理人】

【識別番号】110002789

【氏名又は名称】弁理士法人ＩＰＸ

(72)【発明者】

【氏名】マイケルズ・アンドルー・スタイル

(72)【発明者】

【氏名】ワン・レイ

(72)【発明者】

【氏名】リン・セン

【テーマコード（参考）】

2H137

2H147

5F173

【Ｆターム（参考）】

2H137AA14

2H137AB12

2H137BA31

2H137BA52

2H137BA53

2H137BB01

2H137BB02

2H137BB25

2H137CB11

2H137CB24

2H137CB25

2H137CC01

2H147AA02

2H147AB03

2H147AB04

2H147AB10

2H147BD01

2H147BD07

2H147BE11

2H147CC12

2H147EA09D

2H147EA12

2H147EA13

2H147EA14

2H147GA10

5F173MA10

5F173MC23

5F173MD07

5F173MD37

5F173MD64

5F173ME30

5F173MF10

5F173MF27

(57)【要約】

半導体光増幅器（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｐｔｉｃａｌ Ａｍｐｌｉｆｉｅｒ、ＳＯＡ）アレイおよびＵターンチップを含む光集積回路（Ｐｈｏｔｏｎｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、ＰＩＣ）アセンブリが開示される。ＳＯＡアレイは、入力ＳＯＡおよび複数のＳＯＡを含む。入力ＳＯＡおよび複数のＳＯＡは、互いに平行に配列される。Ｕターンチップは、光スプリッタおよび導波管アセンブリを含む。光スプリッタは、入力ＳＯＡから第１方向に伝播する増幅された入力光を受信し、増幅された光を複数のビームに分割するように構成される。導波管アセンブリは、複数のビームのそれぞれを複数のＳＯＡの対応するＳＯＡにガイドし、ガイドされたビームのそれぞれの伝播方向を第１方向と実質的に反対になる第２方向に実質的に平行になるように調整する。そして、複数のＳＯＡのそれぞれは、複数の増幅された出力ビームを生成するためにそれぞれのビームを増幅するように構成される。

【特許請求の範囲】

【請求項1】

光集積回路（ＰＩＣ）アセンブリとして、
入力ＳＯＡ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｐｔｉｃａｌ Ａｍｐｌｉｆｉｅｒ）と複数のＳＯＡを含むＳＯＡアレイ－前記入力ＳＯＡおよび前記複数のＳＯＡは、互いに平行に配列される－と、
前記入力ＳＯＡから第１方向に伝播する増幅された入力光を受信し、前記増幅された光を複数のビームに分割するように構成される光スプリッタと、前記複数のビームのそれぞれを前記複数のＳＯＡの対応するＳＯＡにガイドするように構成される導波管アセンブリ－前記導波管アセンブリは、前記ガイドされたビームのそれぞれの伝播方向を第１方向と実質的に反対になる第２方向に実質的に平行になるように調整し、前記複数のＳＯＡのそれぞれは、複数の増幅された出力ビームを生成するためにそれぞれのビームを増幅するように構成される－を含むＵターンチップと、を含む光集積回路アセンブリ。

【請求項2】

前記ＳＯＡアレイは、前方ファセットと前記前方ファセットとは反対の後方ファセットを含むＳＯＡチップ上にあり、入力光は、前記入力ＳＯＡによって増幅される前に前記前方ファセットにエッジ結合され、前記増幅された入力光は、前記後方ファセットを介して前記Ｕターンチップにエッジ結合され、前記ガイドされたビームは、前記Ｕターンチップから前記後方ファセットにエッジ結合され、前記複数の増幅された出力ビームは、前記前方ファセットから前記ＳＯＡチップの外側にエッジ結合される請求項１に記載の光集積回路アセンブリ。

【請求項3】

前記ＳＯＡアレイは、ＰＩＣチップの複数の台座に結合されるＳＯＡチップ上にあり、前記ＰＩＣチップは、前方ファセットを含み、前記ＳＯＡチップは、前記複数の増幅された出力ビームを前記前方ファセットに出力するように構成される請求項１に記載の光集積回路アセンブリ。

【請求項4】

前記Ｕターンチップは、前記ＰＩＣチップの前方ファセットよりも前記ＳＯＡアレイチップの反対側にある請求項３に記載の光集積回路アセンブリ。

【請求項5】

前記ＳＯＡチップの第１面およびシムの第１面に結合されるキャリアをさらに含み、前記ＳＯＡチップの第２面は、前記ＰＩＣチップの複数の台座に結合され、前記シムの第２面は、前記Ｕターンチップに結合され、前記キャリアは、前記ＳＯＡチップに熱および構造的支持を提供するように構成される請求項３に記載の光集積回路アセンブリ。

【請求項6】

前記Ｕターンチップおよび前記ＰＩＣチップは、前記導波管アセンブリの導波管が前記ＰＩＣチップの導波管と整列するように同じウェハ上に製作される請求項３に記載の光集積回路アセンブリ。

【請求項7】

前記Ｕターンチップおよび前記ＰＩＣチップは、同じウェハ上に製作され、前記Ｕターンチップは、同じウェハ上に製作される１つ以上の屈曲部を介して前記ＰＩＣチップに結合され、浮遊する請求項３に記載の光集積回路アセンブリ。

【請求項8】

前記Ｕターンチップおよび前記ＰＩＣチップの部分から形成された１つ以上のコームドライブが存在し、前記１つ以上のコームドライブは、前記Ｕターンチップを前記ＳＯＡチップに対して位置させるように構成される請求項７に記載の光集積回路アセンブリ。

【請求項9】

前記１つ以上のコームドライブは、２つの直交方向に前記ＳＯＡチップに対する前記Ｕターンチップのトランスレーション（Ｔｒａｎｓｌａｔｉｏｎ）を制御する請求項８に記載の光集積回路アセンブリ。

【請求項10】

第２入力ＳＯＡおよび第２複数のＳＯＡを含む第２ＳＯＡアレイ－前記第２入力ＳＯＡおよび前記第２複数のＳＯＡは、互いに平行に配列され、前記ＳＯＡアレイの前記ＳＯＡに平行に配列される－をさらに含む請求項１に記載の光集積回路アセンブリ。

【請求項11】

光を放出するように構成されるレーザーソースと、
前記光を少なくとも第１ビームと第２ビームに分割するように構成される光分岐器－前記第１ビームは、前記ＳＯＡアレイに提供され、前記第２ビームは、前記第２ＳＯＡアレイに提供される－と、をさらに含む請求項１０に記載の光集積回路アセンブリ。

【請求項12】

第１導波管および第２導波管をさらに含み、前記第１導波管は、前記ＳＯＡアレイに前記第１ビームを提供するように構成され、前記第２導波管は、前記第２ＳＯＡアレイに前記第２ビムを提供するように構成され、前記第１導波管と前記第２導波管の入口における前記光の伝播方向は、前記第１導波管および前記第２導波管の出力における伝播方向と実質的に反対である請求項１１に記載の光集積回路アセンブリ。

【請求項13】

前記ＳＯＡアレイは、ＰＩＣチップに結合されるＳＯＡチップ上にあり、
前記ＰＩＣは、
前記ＰＩＣチップに結合された外部キャビティレーザー（ＥＣＬ）ソース－前記ＥＣＬレーザーソースは、前記ＳＯＡチップに光を提供するように構成される－をさらに含み、
前記ＥＣＬソースは、
光を放出する光源と、
利得媒体チップと、
共振器と、を含み、前記共振器と前記利得媒体チップは、前記放出された光の特定の帯域を集合的に選択して増幅する請求項１に記載の光集積回路アセンブリ。

【請求項14】

前記複数のＳＯＡのそれぞれは、同じ増幅レベルを提供する請求項１に記載の光集積回路アセンブリ。

【請求項15】

前記複数のＳＯＡは、第１ＳＯＡおよび第２ＳＯＡを含み、前記第１ＳＯＡおよび前記第２ＳＯＡは、互いに異なる増幅量を提供するように構成される請求項１に記載の光集積回路アセンブリ。

【請求項16】

前記ＰＩＣは、周波数変調連続波（ＦＭＣＷ）ＬｉＤＡＲシステムの一部である請求項１に記載の光集積回路アセンブリ。

【請求項17】

半導体光増幅器（ＳＯＡ）モジュールとして、
ＳＯＡチップ上のＳＯＡアレイ－前記ＳＯＡアレイは、入力ＳＯＡおよび複数のＳＯＡを含み、前記入力ＳＯＡおよび前記複数のＳＯＡは、互いに平行に配列される－と、
前記ＳＯＡチップに結合されるＵターンチップと、を含み、
前記Ｕターンチップは、
前記入力ＳＯＡから第１方向に伝播する増幅された入力光を受信し、前記増幅された光を複数のビームに分割するように構成される光スプリッタと、
前記複数のビームのそれぞれを前記複数のＳＯＡの対応するＳＯＡにガイドするように構成される導波管アセンブリ－前記導波管アセンブリは、前記ガイドされたビームのそれぞれの伝播方向を前記第１方向と実質的に反対になる第２方向に実質的に平行になるように調整し、前記複数のＳＯＡのそれぞれは、複数の増幅された出力ビームを生成するためにそれぞれのビームを増幅するように構成される－と、を含む半導体光増幅器モジュール。

【請求項18】

キャリアおよびシム（Ｓｈｉｍ）をさらに含み、前記キャリアは、前記シムによって前記Ｕターンチップから分離される請求項１７に記載の半導体光増幅器モジュール。

【請求項19】

前記シムは、前記ＳＯＡアレイの導波管と前記Ｕターンチップの導波管が同じ平面に整列するようにサイズが決定される請求項１８に記載の半導体光増幅器モジュール。

【請求項20】

前記ＳＯＡモジュールは、光集積回路チップに結合するように構成される請求項１８に記載の半導体光増幅器モジュール。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願についての相互参照
本出願は、２０２０年１月１３日付に出願された米国仮特許出願第６２／９６０、６８８号についての３５Ｕ．Ｓ．Ｃ§１１９（ｅ）下の優先権を主張し、これらすべてはその全体が参照として含まれる。

【0002】

本開示の内容は、一般的に周波数変調連続波（Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｅｄ Ｃｏｎｔｉｎｕｏｕｓ Ｗａｖｅ、ＦＭＣＷ）光検出および距離測定（Ｌｉｇｈｔ Ｄｅｔｅｃｔｉｏｎ ａｎｄ Ｒａｎｇｉｎｇ、ＬｉＤＡＲ）に関するものであって、より具体的には、ソリッドステートＦＭＣＷ ＬｉＤＡＲシステムに関する。

【背景技術】

【0003】

従来のＬｉＤＡＲシステムは、レーザービームをステアリングするために機械的移動部品とバルク光学レンズ素子（すなわち、屈折レンズシステム）を使用する。そして、多数の応用（例えば、自動車）の場合、かさばりすぎ、高価で信頼できない。

【発明の概要】

【0004】

光集積回路（Ｐｈｏｔｏｎｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、ＰＩＣ）アセンブリは、半導体光増幅器（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｐｔｉｃａｌ Ａｍｐｌｉｆｉｅｒ、ＳＯＡ）とＵターン（Ｕ－Ｔｕｒｎ）チップを含む。入力ＳＯＡおよび複数のＳＯＡは、互いに平行に配列される。Ｕターンチップは、光スプリッタと導波管アセンブリを含む。光スプリッタは、入力ＳＯＡから第１方向に伝播する増幅された入力光を受信し、増幅された光を複数のビームに分割するように構成される。導波管アセンブリは、複数のビームのそれぞれを複数のＳＯＡの対応するＳＯＡにガイドするように構成される。導波管アセンブリは、また、ガイドされたビームのそれぞれの伝播方向を第１方向と実質的に反対になる第２方向に実質的に平行になるように調整する。複数のＳＯＡのそれぞれは、複数の増幅された出力ビームを生成するためにそれぞれのビームを増幅するように構成される。ＰＩＣアセンブリは、例えば、周波数変調連続波（Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｅｄ Ｃｏｎｔｉｎｕｏｕｓ Ｗａｖｅ、ＦＭＣＷ）ＬｉＤＡＲシステムの一部であり得る。

【0005】

一部の実施形態において、ＰＩＣアセンブリは、半導体光増幅器（ＳＯＡ）モジュールを含む。ＳＯＡモジュールは、ＳＯＡアレイを含み、さらにＵターンチップを含み得る（代替的な実施形態において、Ｕターンチップは、ＳＯＡモジュールが結合するＰＩＣチップの一部であり得る）。ＳＯＡアレイは、ＳＯＡチップ上にある。ＳＯＡアレイは、入力ＳＯＡと複数のＳＯＡを含み、入力ＳＯＡと複数のＳＯＡは、互いに平行に配列される。Ｕターンチップは、ＳＯＡチップに結合され、光スプリッタと導波管アセンブリを含む。光スプリッタは、入力ＳＯＡから第１方向に伝播する増幅された入力光を受信し、増幅された光を複数のビームに分割するように構成される。導波管アセンブリは、複数のビームのそれぞれを複数のＳＯＡの対応するＳＯＡにガイドするように構成され、導波管アセンブリは、ガイドされたビームのそれぞれの伝播方向を第１方向と実質的に反対になる第２方向に実質的に平行になるように調整し、複数のＳＯＡのそれぞれは、複数の増幅された出力ビームを生成するためにそれぞれのビームを増幅するように構成される。

【図面の簡単な説明】

【0006】

本開示の実施形態の他の利点および特徴は、添付の図面の例に関連する以下の詳細な説明および添付の特許請求の範囲からより確実に明らかになるであろう。

【0007】

【図1】１つ以上の実施形態によるＰＩＣチップに結合される２つのＳＯＡアレイチップと２つの対応するＵターンチップを含む光集積回路アセンブリのトップ－ダウンビューを示す。

【0008】

【図2】１つ以上の実施形態によるＳＯＡアレイモジュールの一実施形態の断面を示す。

【0009】

【図3】ＰＩＣチップに結合されたＳＯＡアレイモジュールの断面の他の実施形態を示す。

【0010】

【図4a】１つ以上の実施形態による例示的な製作工程を説明する。

【図4b】１つ以上の実施形態による例示的な製作工程を説明する。

【0011】

【図5a】１つ以上の実施形態による浮遊（Ｓｕｓｐｅｎｄｅｄ）Ｕターンチップを含むＰＩＣアセンブリを説明する。

【図5b】１つ以上の実施形態による浮遊（Ｓｕｓｐｅｎｄｅｄ）Ｕターンチップを含むＰＩＣアセンブリを説明する。

【0012】

【図6】１つ以上の実施形態による浮遊Ｕターンチップおよび複数のコームドライブ（Ｃｏｍｂ Ｄｒｉｖｅｓ）を含むＰＩＣアセンブリを説明する。

【0013】

【図7】１つ以上の実施形態による外部キャビティレーザーを含むＰＩＣアセンブリのトップ－ダウンビューを示す。

【発明を実施するための形態】

【0014】

ＳＯＡモジュールは、（ＳＯＡアレイチップ上に）ＳＯＡアレイを含み、Ｕターン（Ｕ－Ｔｕｒｎ）チップを含み得（他の実施形態において、Ｕターンチップは、ＳＯＡモジュールが結合（Ｃｏｕｐｌｅ）するＰＩＣ回路の一部である）、ＳＯＡモジュールは、光集積回路（Ｐｈｏｔｏｎｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、ＰＩＣ）チップに結合され得る。ＳＯＡアレイは、入力ＳＯＡおよび複数のＳＯＡを含む。一部の実施形態において、入力ＳＯＡは、複数のＳＯＡのうち、１つ以上と同じである。代替実施形態において、入力ＳＯＡと複数のＳＯＡとは異なる場合がある（例えば、異なる増幅レベルを有する）。一部の実施形態において、複数のＳＯＡのそれぞれは、同じ増幅レベルを提供するように構成される。他の実施形態において、複数のＳＯＡのうち、少なくとも１つは、入力ＳＯＡおよび／または複数のＳＯＡのうち、他のＳＯＡとは異なる増幅レベルを提供する。入力ＳＯＡと複数のＳＯＡは、互いに平行に配列され得る。ＰＩＣチップ、Ｕターンチップ、またはこれらの一部の組み合わせは、シリコン、窒化ケイ素、二酸化ケイ素、またはこれらの一部の組み合わせからなることができる反面、ＳＯＡアレイチップは、Ａｌ、Ｇａ、Ｉｎ、Ｎ、Ｐ、Ａｓおよび他の元素からなるＩＩＩ－Ｖ化合物半導体物質から製造できる。

【0015】

Ｕターンチップは、光スプリッタおよび導波管アセンブリを含む。光スプリッタは、入力ＳＯＡから第１方向に伝播する増幅された入力光を受信し、増幅された光を複数のビームに分割するように構成される。導波管アセンブリは、複数のビームのそれぞれを複数のＳＯＡの対応するＳＯＡにガイドする。導波管アセンブリは、また、ガイドされたビームのそれぞれの伝播方向を第１方向と実質的に反対になる第２方向に実質的に平行になるように調整する。このような方式で、導波管アセンブリによってガイドされた光は、ＳＯＡアレイに向かって再び「Ｕターン」を実行する。

【0016】

複数のＳＯＡのそれぞれは、複数の増幅された出力ビームを生成するためにそれぞれのビームを増幅するように構成される。ＳＯＡモジュールは、光集積回路（ＰＩＣ）アセンブリの一部であり得るため、増幅された出力ビームは、例えば、周波数変調連続波（ＦＭＣＷ）ＬｉＤＡＲシステムで使用するためにＰＩＣアセンブリに提供され得る。ＦＭＣＷ ＬｉＤＡＲは、周波数変調されたコリメート光ビームをオブジェクトに向けることによって、オブジェクトの距離と速度を直接測定する。オブジェクトから反射した光は、ビームのタップバージョン（Ｔａｐｐｅｄ Ｖｅｒｓｉｏｎ）とコンバイン（Ｃｏｍｂｉｎｅ）される。その結果として生成されるビートトーン（Ｂｅａｔ Ｔｏｎｅ）の周波数は、２番目の測定が要求されるドップラーシフトによって補正されると、ＬｉＤＡＲシステムからオブジェクトまでの距離に比例する。同時に行われることも、そうでないこともあり得る２つの測定は、距離と速度情報の両方を提供する。

【0017】

ＰＩＣアセンブリは、光源からの光を複数のＳＯＡモジュールに提供するために複数のＳＯＡモジュール、光源、および複数の導波管を含み得ることに留意されたい。複数の導波管は、また同様のＵターン機能を提供するように配列されることができる。これは、ＳＯＡおよびＵターンチップの平行配列（Ｐａｒａｌｌｅｌ Ａｒｒａｎｇｅｍｅｎｔ）と組み合わせて（Ｃｏｍｂｉｎａｔｉｏｎ）ＳＯＡモジュールとＰＩＣチップの簡単な統合およびパッケージングを容易にする。一方、一般的な高電力ＳＯＡアレイは、ＩＩＩ－Ｖチップの反対側に光入力および出力を有する。これにより、他の光チップ（Ｐｈｏｔｏｎｉｃｓ Ｃｈｉｐｓ）を使用したＳＯＡのパッケージングが高価で困難になる可能性がある。

【0018】

図１は、１つ以上の実施形態によってＰＩＣチップ１０２に結合される２つのＳＯＡアレイチップ１１０（ＳＯＡチップとも呼ばれる）と２つの対応するＵターンチップ１１３を含む光集積回路（ＰＩＣ）アセンブリ１００のトップ－ダウンビュー（Ｔｏｐ－Ｄｏｗｎ Ｖｉｅｗ）を示す。ＰＩＣチップ１０２、ＳＯＡアレイチップ１１０、Ｕターンチップ１１３、またはこれらの一部の組み合わせは、シリコン、窒化ケイ素、二酸化ケイ素、またはこれらの一部の組み合わせからなり得る。

【0019】

統合されたレーザーソース１０１の出力光電力は、ＰＩＣチップ１０２の上部に位置する。このソースからの光は、ＰＩＣチップ１０２上にパターニングされる導波管１０３に結合される。

【0020】

導波管内の光電力は、光分岐器１０４によって２つの出力導波管１０５および１０６に均一に分割される。光分岐器１０４は、例えば、ビームスプリッタであり得る。この例においては、２つのＳＯＡモジュール（すなわち、１０７、１０８）が説明されているが、他の実施形態においては、異なる数のＳＯＡモジュールを使用できる。ＳＯＡモジュール１０７、１０８のそれぞれは、ＰＩＣ１０２の上部面にエッチングされた凹状のキャビティ（Ｒｅｃｅｓｓｅｄ Ｃａｖｉｔｙ）内に配置されるＳＯＡアレイチップ１１０（ＳＯＡチップとも呼ばれる）とＵターンチップ１１３を含む。

【0021】

図示のように、出力導波管１０５は、第１ビームをＳＯＡモジュール１０７（および具体的に対応するＳＯＡアレイ）に提供するように構成され、出力導波管１０６は、第２ビームをＳＯＡモジュール１０８（および具体的に対応するＳＯＡアレイ）に提供するように構成される。図示のように、出力導波管１０５と出力導波管１０６の入口における光の伝播方向は、出力導波管１０５と出力導波管１０６の出力における伝播方向と実質的に反対であることに留意されたい。

【0022】

各ＳＯＡアレイチップは、ＳＯＡアレイを含む。ＳＯＡアレイは、入力ＳＯＡ（例えば、入力ＳＯＡ１１１）と複数のＳＯＡ（例えば、ＳＯＡ１１６）を含む。図示のように、入力ＳＯＡと複数のＳＯＡは、互いに平行に配列される。他の実施形態において、入力ＳＯＡと複数のＳＯＡは、異なる方式で互いに対して位置し得る。

【0023】

ＳＯＡモジュール１０７の文脈において、出力導波管１０５は、前方チップファセット（Ｆｒｏｎｔ Ｃｈｉｐ Ｆａｃｅｔ）１０９を介してＳＯＡアレイチップ１１０にエッジ結合（Ｅｄｇｅ－Ｃｏｕｐｌｅ）される。

【0024】

この光は、チップ対チップの結合（Ｃｈｉｐ－ｔｏ－Ｃｈｉｐ Ｃｏｕｐｌｉｎｇ）に関連する損失を相殺するための前置増幅器として機能する入力ＳＯＡ１１１を通過する。増幅される光は、第１方向に伝播する。

【0025】

前置増幅された光は、ＳＯＡチップ１１０の後方ファセット（Ｂａｃｋ Ｆａｃｅｔ）１１２を介してＵターンチップ１１３にエッジ結合されたＳＯＡを出る。

【0026】

入力導波管内の光は、導波管アセンブリのＭ個の導波管（例えば、導波管１１５）の間に前置増幅された光電力を等しく分配する１×Ｍスプリッタ１１４（ここで、Ｍは、１からＳＯＡアレイ１１０で入力ＳＯＡを含むＳＯＡの総数を引いたものと同じである）を通過する。導波管アセンブリの各導波管は、前置増幅された光電力の一部に該当するガイドされたビームを含む。

【0027】

導波管アセンブリは、ガイドされたビームのそれぞれの伝播方向を第１方向と実質的に反対になる第２方向に実質的に平行になるように調整する。例えば、導波管は、曲がり、光は、後方ファセット１１２を介してＳＯＡアレイチップ１１０に再び結合される。各光チャンネルは、ＳＯＡアレイチップ上の個々のＳＯＡ１１６を通過し、光を所望の出力レベルに増幅させる（すなわち、複数のＳＯＡのそれぞれは、複数の増幅された出力ビームを生成するためにそれぞれのビームを増幅するように構成される）。一部の実施形態において、ＳＯＡアレイチップ内の各ＳＯＡ１１６は、同じ増幅レベルを提供するように構成される。他の実施形態において、ＳＯＡ１１６のうち、少なくとも２つは異なる増幅レベルを有する。同様に、一部の実施形態において、ＰＩＣチップ１０２上の複数のＳＯＡモジュールは、同じである。そして、他の実施形態において、ＰＩＣチップ１０２上の少なくとも１つのＳＯＡモジュールは、ＰＩＣチップ１０２上の他のＳＯＡモジュールと異なる。例えば、１つのＳＯＡモジュールは、他のＳＯＡモジュールとは異なる数のＳＯＡを有し得る。

【0028】

増幅された光は、前方チップファセット１０９を介してＰＩＣチップ１０２に、そして導波管１１７に再びエッジ結合される。出力導波管１０６からＳＯＡモジュール１０８までの光は、ＳＯＡモジュール１０７について前述したものとように実質的に同様の方法でＳＯＡモジュール１０８内で増幅され、導波管１１８に出力される。ＰＩＣチップ１０２内の導波管１１７、１１８は、パッケージ化されたＳＯＡアレイからＰＩＣチップ１０２に含まれる光回路に光を運ぶ。

【0029】

図２は、１つ以上の実施形態によってＰＩＣチップ２０５に結合されたＳＯＡアレイモジュール２００（ＳＯＡモジュールとも呼ばれる）の一実施形態の断面を示す。ＳＯＡアレイチップ２０１は、構造的支持（Ｓｔｒｕｃｔｕｒａｌ Ｓｕｐｐｏｒｔ）および熱管理を提供するキャリア２０３に接合される。キャリア２０３は、シリコン、ＡｌＮまたはＡｌ２Ｏ３などの他の熱伝導性セラミックス、またはこれらの一部の組み合わせから製造できる。ＳＯＡアレイチップ２０１は、ＳＯＡアレイチップ１１０の一実施形態であり得る。

【0030】

Ｕターンチップ２０２は、キャリア２０３に対して必要な機械的オフセット（Ｍｅｃｈａｎｉｃａｌ Ｏｆｆｓｅｔ）を提供するシム（Ｓｈｉｍ）２０４の助けでＳＯＡアレイチップ２０１に能動的に結合される。シム（Ｓｈｉｍ）２０４は、ＳＯＡ２０１と同様の熱膨張係数を有する材料を使用することが有利であるが、ＳＯＡ２０１とＵターン２０２との間の整列が温度変化（Ｔｅｍｐｅｒａｔｕｒｅ Ｓｗｉｎｇｓ）に対してよりよく保存できる（Ｐｒｅｓｅｒｖｅｄ）ため、任意の材料で製造できる。Ｕターンチップ２０２は、Ｕターンチップ１１３の一実施形態である。Ｕターンチップ２０２は、コンバインされた（Ｃｏｍｂｉｎｅｄ）モジュールがＰＩＣチップ２０５にエッチングされたくぼみ（Ｒｅｃｅｓｓ）に嵌まるように薄くなる。接合されたＳＯＡアレイチップ２０１、キャリア２０３、シム２０４、およびＵターンチップ２０２のこのような配列は、ＳＯＡアレイモジュール２００を形成する。

【0031】

ＳＯＡアレイモジュール２００は、ＳＯＡアレイチップ２０１によって提供される光電力を用いるＰＩＣチップ２０５上に配置される。ＰＩＣチップ２０５は、機械的支持（Ｍｅｃｈａｎｉｃａｌ Ｓｕｐｐｏｒｔ）、精密な平面外整列（Ｏｕｔ－ｏｆ Ｐｌａｎｅ Ａｌｉｇｎｍｅｎｔ）、およびＳＯＡアレイチップ２０１をＰＩＣチップ２０５に固定させる手段を提供するパターン化された台座２０６を含む。ＳＯＡアレイモジュールは、これらの台座２０６の上部に配置され、その前方ファセットは、チップファセット２０７に近接して取付けられ、ＳＯＡアレイチップ２０１とＰＩＣチップ２０５との間の効率的な光結合（Ｏｐｔｉｃａｌ Ｃｏｕｐｌｉｎｇ）を提供するように能動的に（Ａｃｔｉｖｅｌｙ）整列する。例示された実施形態において、Ｕターンチップ２０２は、チップファセット２０７よりもＳＯＡアレイチップ２０１の反対側にあることに留意されたい。他の実施形態において、Ｕターンチップ２０２に対するチップファセット２０７の位置は変化し得る。

【0032】

追加の支持のために必要な場合、Ｕターンチップ２０２は、低収縮接着剤（Ｌｏｗ－Ｓｈｒｉｎｋａｇｅ Ａｄｈｅｓｉｖｅ）２０８を有するシリコン光チップに結合され得る。

【0033】

図３は、ＰＩＣチップ３０４に結合されたＳＯＡアレイモジュール３００の断面の他の実施形態を示す。ＳＯＡアレイモジュール３００は、チップの組み立て工程を単純化し、大量生産のためのコストを削減する。

【0034】

この実施形態において、ＰＩＣチップ３０４およびＵターンチップ３０２は、同じウェハ上に製作され、ＰＩＣ３０４内の導波管３１０とＵターンチップ３０２内の導波管３１１が垂直方向に自己整列される。すなわち、これらは、チップ表面の下の同じ深さにある（例えば、同じ平面に整列される）。また、ＰＩＣチップ３０４内のパターン化された台座（例えば、台座３０５）とＵターンチップ３０２内のパターン化された台座（例えば、台座３０３）は、ＳＯＡチップ３０１がこれらの台座に位置すると、ＳＯＡチップ３０１内の導波管３０９が垂直方向に導波管３１０、３１１と整列するように形成される。チップ組み立て工程における正確な垂直整列は、性能に影響を与えるため、自己整列している導波管３０９、３１０、３１１と適切に形成された台座によって提供される機械的制約は、最終チップアセンブリの歩留まりと品質を大きく向上させ、より高い処理量（Ｔｈｒｏｕｇｈｐｕｔ）とより低い製造コストにつながる可能性がある。

【0035】

図４ａおよび図４ｂは、１つ以上の実施形態による例示的な製作工程を説明する。図４ａおよび図４ｂに示す工程は、回路製造システムのコンポーネントによって行われ得る。他のエンティティは、図４ａおよび図４ｂの他の実施形態のステップのうち、一部または全部を行われ得る。実施形態は、異なるおよび／または追加のステップを含むか、または異なる順序でステップを行われ得る。

【0036】

図４ａに示すように、ＰＩＣ４０４およびＵターン４０２は、同じウェハ上に生成される。ウェハは、シリコン、窒化ケイ素、二酸化ケイ素、いくつかの他の適切な材料、またはこれらの一部の組み合わせで製造できる。導波管４１０、４１１は、ウェハ表面の下の同じ深さにある。同様に、台座４０５と台座４０３は、台座４０５の上部と台座４０３の上部がウェハ表面の下の同じ深さにあるように形成される。図示の実施形態においては、４つの台座４０５と２つの台座４０３があることに留意されたい。他の実施形態において、より多かったり、より少ない台座４０５および／またはより多かったり、より少ない台座４０３が存在し得る。

【0037】

図４ｂは、ＳＯＡアレイチップ４０１とＵターンチップ４０２を含むＳＯＡモジュール４００がどのように組み立てられるかを示す。Ｕターンチップ４０２は、図４ａに示すウェハから切断され、薄くなることができる。

【0038】

ＳＯＡアレイチップ４０１は、キャリア４０６に接合される。キャリア４０６は、キャリア２０３の一実施形態であり得る。その後、Ｕターンチップ４０２は、逆さまに反転され、整列され、ＳＯＡアレイチップ４０１の上部表面に触れる台座４０３とともにＳＯＡアレイチップ４０１に接合され、垂直方向に機械的制約を提供する。一次接着は、台座４０３の周りの接着剤４０８（例えば、はんだ（Ｓｏｌｄｅｒ）またはグルー（Ｇｌｕｅ））によって供給され、二次接着は、より良い機械的安定性のためにＵターンチップ４０２とキャリア４０６との間に、必要に応じてシム４０７とともに低収縮グルー（Ｌｏｗ Ｓｈｒｉｎｋａｇｅ Ｇｌｕｅ）４０８'を使用して追加され得る。台座４０３の高さが精密に制御されるため、この方法は、ＳＯＡアレイチップ４０１とＵターンチップ４０２との間の手動整列を許容する。

【0039】

次に、ＳＯＡモジュール４００は、逆さまに反転され、ＰＩＣチップ４０４と接合される。例えば、図３に示すように、ＳＯＡモジュール４００は、逆さまに反転し、ＰＩＣ３０４の導波管３１０に整列され、アセンブリの垂直整列を保証する機械的停止（Ｍｅｃｈａｎｉｃａｌ Ｓｔｏｐ）としてＰＩＣチップ３０４の台座（例えば、台座３０５）を収容する凹状キャビティで接着剤３０８によって接合される。

【0040】

図５ａおよび図５ｂは、１つ以上の実施形態による浮遊（Ｓｕｓｐｅｎｄｅｄ）Ｕターンチップ５０２を含むＰＩＣアセンブリ５００を説明する。ＰＩＣアセンブリ５００は、浮遊Ｕターンチップ５００に接続されるＰＩＣチップ５０５と、ＳＯＡモジュールと、を含む。ＳＯＡモジュールは、ＳＯＡアレイチップ５０１とキャリア５０３を含む。図５ａは、ＰＩＣアセンブリ５００の断面図であり、図５ｂは、ＰＩＣアセンブリ５００のトップ－ダウンビューである。ＰＩＣチップ５０５とＵターンチップ５０２は、同じウェハ上に製作される（例えば、図４ａに関連して前述した実施形態と同様である）。Ｕターンチップ５０２の下部がキャビティ（Ｃａｖｉｔｙ）または貫通ビア（Ｔｈｒｏｕｇｈ Ｖｉａ）５１０として中が空いている場合、ウェハを切断する代わりに、Ｕターンチップ５０２は、屈曲部（Ｆｌｅｘｕｒｅ）５０９によって付着し、浮遊する。Ｕターンチップ５０２は、平面外動き（Ｏｕｔ－ｏｆ－Ｐｌａｎｅ Ｍｏｔｉｏｎ）が制限されるが、平面内（Ｉｎ－Ｐｌａｎｅ）で動けるわずかな自由を有する。これは、ＰＩＣ５０５、ＳＯＡアレイチップ５０１、およびＵターンチップ５０２の間の垂直方向の整列を保証するが、ＳＯＡアレイチップ５０１の長さの変化に対応するためにＵターンチップ５０２を左右に移動させることができる。組み立て中、キャリア５０３上の予め組み立てられたＳＯＡ５０１は、反転され、整列され、ＰＩＣチップ５０５の台座（例えば、台座５０６）に接合される。次に、Ｕターンチップ５０２は、ＳＯＡアレイチップ５０１に向かって押され（Ｐｕｓｈｅｄ）、接着剤５０８で所定の位置に永久的に固定されてＰＩＣアセンブリ５００を形成する。

【0041】

図６は、１つ以上の実施形態によるＰＩＣチップ６０５が浮遊Ｕターンチップ６０２および複数のコームドライブ（Ｃｏｍｂ Ｄｒｉｖｅｓ）６１１を含むＰＩＣアセンブリ６００を説明する。コームドライブ６１１は、Ｕターンチップ６０２を平面内で移動させるための静電気力を使用するために追加される。図示のように、コームドライブ６１１は、２つの直交方向にＳＯＡアレイチップ６０１に対してＵターンチップ６０２のトランスレーション（Ｔｒａｎｓｌａｔｉｏｎ）を制御するように構成される。コームドライブ６１１は、Ｕターンチップ６０２およびＰＩＣチップ６０５の部分から形成され、ＳＯＡアレイチップ６０１に対してＵターンチップ６０２を位置させるように構成される。ＳＯＡアレイチップ６０１の導波管がＵターンチップ６０２の導波管と整列すると、接着剤６０８がＵターンチップ６０２を所定の位置に永久的に固定するために塗布される。３つのコームドライブ６１１が示されているが、他の実施形態において、ＰＩＣチップ６０５は、１つ以上のコームドライブ６１１を含み得る。

【0042】

図７は、１つ以上の実施形態による外部キャビティレーザーを含むＰＩＣアセンブリ７００のトップ－ダウンビューを示す。ＰＩＣアセンブリ７００は、Ｕターンチップ１１３の助けを借りて、共振器７１８を含むＰＩＣチップ７０２にパッケージ化された１つのＳＯＡアレイチップ１１０および１つの利得媒体チップ（Ｇａｉｎ Ｍｅｄｉｕｍ Ｃｈｉｐ）７０１を含む。利得媒体チップ７０１と共振器７１８は、本実施形態におけるレーザーソースである外部キャビティレーザー（Ｅｘｔｅｒｎａｌ Ｃａｖｉｔｙ Ｌａｓｅｒ、ＥＣＬ）を形成する。共振器７１８と利得媒体チップ７０１は、放出された光の特定のバンドを集合的に選択して増幅する。

【0043】

ＥＣＬソースからの光は、導波管７０５を介してＳＯＡアレイチップ１１０に結合される。ＳＯＡアレイチップ１１０は、図１に関連して前述したような方式でインカップリングされた光（Ｉｎ－Ｃｏｕｐｌｅｄ Ｌｉｇｈｔ）で動作する。

【0044】

追加構成情報
図面および前述の説明は、単に例示として好ましい実施形態に関する。前述のように、本明細書に開示された構造および方法の代替的な実施形態は、請求項の原理から逸脱することなく採用できる実行可能な代替案として容易に認識されることに留意するべきである。

【0045】

詳細な説明は、多数の詳細を含むが、これらは本発明の範囲を限定するものと解釈されるべきではなく、単に異なる例を例示するものと解釈されるべきである。本開示内容の範囲は、前記で詳細に説明していない他の実施形態を含むことを理解するべきである。本明細書に開示された方法および装置の配列、動作および詳細について、添付の特許請求の範囲で定義された思想および範囲から逸脱することなく、通常の技術を有する者に自明である様々な他の変形、変化および変更が行われ得る。したがって、本発明の範囲は、添付の特許請求の範囲およびその法的均等物によって決定されるべきである。

【0046】

代替実施形態は、コンピュータハードウェア、ファームウェア、ソフトウェアおよび／またはこれらの組み合わせで実装される。実装例は、プログラマブルプロセッサによる実行のために機械読み取り可能な格納装置に実質的に具体化されたコンピュータプログラム製品として実装でき、方法ステップは、入力データについて動作して出力を生成することにより機能を行うために命令語プログラムを実行するプログラマブルプロセッサによって行われ得る。実施形態は、有利には、データ格納システム、少なくとも１つの入力装置および少なくとも１つの出力装置からデータおよび命令語を受信し、これからデータおよび命令語を送信するように結合された少なくとも１つのプログラマブルプロセッサを含むプログラマブルシステムで実行可能な１つ以上のコンピュータプログラムで実装できる。それぞれのコンピュータプログラムは、高度な手続き的またはオブジェクト指向のプログラミング言語または必要に応じてアセンブリまたは機械語で実装でき、任意の場合、言語は、コンパイルまたはインタープリトされた言語であり得る。適切なプロセッサは、例として、汎用および特殊目的のマイクロプロセッサを含む。一般的に、プロセッサは、リードオンリーメモリ（ＲＯＭ）および／またはランダムアクセスメモリ（ＲＡＭ）から命令語およびデータを受信する。一般的に、コンピュータは、データファイルを格納するための１つ以上の大容量の格納装置を含み、このような装置は、内部ハードディスクおよびリムーバブルディスクなどの磁気ディスク、光磁気ディスク、および光ディスクを含む。コンピュータプログラム命令語およびデータを実質的に実装するのに適切な格納装置は、例として、ＥＰＲＯＭ、ＥＥＰＲＯＭおよびフラッシュメモリ装置などの半導体メモリ装置、内部ハードディスクおよびリムーバブルディスクなどの磁気ディスク、光磁気ディスク、およびＣＤ－ＲＯＭディスクを含むあらゆる形態の不揮発性メモリを含む。前述のすべては、特定用途向け集積回路（ＡＳＩＣ、Ａｐｐｌｉｃａｔｉｏｎ－Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）および他の形態のハードウェアによって補完されるか、またはこれに統合され得る。

【図1】

【図2】

【図3】

【図4a】

【図4b】

【図5a】

【図5b】

【図6】

【図7】

【国際調査報告】