特表 2023-510520 ディスプレイ装置のための画像要素、およびディスプレイ装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-03-14

(54)【発明の名称】ディスプレイ装置のための画像要素、およびディスプレイ装置

(51)【国際特許分類】

   G09G 3/32 20160101AFI20230307BHJP

   G09G 3/20 20060101ALI20230307BHJP

   G09F 9/33 20060101ALI20230307BHJP

   G09F 9/30 20060101ALI20230307BHJP

   H03K 7/08 20060101ALI20230307BHJP

   H01L 33/00 20100101ALI20230307BHJP

【ＦＩ】

G09G3/32 A

G09G3/20 624B

G09G3/20 631H

G09G3/20 641A

G09G3/20 641C

G09F9/33

G09F9/30 338

H03K7/08 C

H03K7/08 F

H01L33/00 J

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2022540669

(86)(22)【出願日】2020-12-14

(85)【翻訳文提出日】2022-07-29

(86)【国際出願番号】 EP2020086001

(87)【国際公開番号】W WO2021139967

(87)【国際公開日】2021-07-15

(31)【優先権主張番号】102020100335.8

(32)【優先日】2020-01-09

(33)【優先権主張国・地域又は機関】DE

(81)【指定国・地域】

(71)【出願人】

【識別番号】599133716

【氏名又は名称】エイエムエス－オスラム インターナショナル ゲーエムベーハー

【氏名又は名称原語表記】ａｍｓ－ＯＳＲＡＭ Ｉｎｔｅｒｎａｔｉｏｎａｌ ＧｍｂＨ

【住所又は居所原語表記】Ｌｅｉｂｎｉｚｓｔｒａｓｓｅ ４， Ｄ－９３０５５ Ｒｅｇｅｎｓｂｕｒｇ， Ｇｅｒｍａｎｙ

(74)【代理人】

【識別番号】100114890

【弁理士】

【氏名又は名称】アインゼル・フェリックス＝ラインハルト

(74)【代理人】

【識別番号】100098501

【弁理士】

【氏名又は名称】森田 拓

(74)【代理人】

【識別番号】100116403

【弁理士】

【氏名又は名称】前川 純一

(74)【代理人】

【識別番号】100134315

【弁理士】

【氏名又は名称】永島 秀郎

(74)【代理人】

【識別番号】100162880

【弁理士】

【氏名又は名称】上島 類

(72)【発明者】

【氏名】フーベアト ハルプリッター

(72)【発明者】

【氏名】イェンス リヒター

(72)【発明者】

【氏名】キリアン レーガウ

(72)【発明者】

【氏名】パトリック ヘルナー

【テーマコード（参考）】

5C080

5C094

5C380

5F241

【Ｆターム（参考）】

5C080AA06

5C080AA07

5C080BB05

5C080CC03

5C080DD14

5C080FF11

5C080HH09

5C080HH13

5C080JJ02

5C080JJ03

5C080JJ04

5C094AA08

5C094BA03

5C094BA23

5C094CA19

5C094DB04

5C094JA01

5C380AA03

5C380AB06

5C380AB34

5C380BB06

5C380BB12

5C380BD05

5C380CA04

5C380CA12

5C380CA32

5C380CC01

5C380CC27

5C380CC33

5C380CC50

5C380CD012

5C380CE05

5C380CE08

5C380CF15

5C380CF18

5C380CF22

5C380CF43

5C380CF46

5C380CF61

5C380DA02

5C380DA06

5C380DA07

5C380GA17

5F241BB07

5F241BB18

5F241BC03

5F241BC04

5F241BC17

5F241BC26

5F241BC44

5F241BC47

5F241BD09

5F241FF06

(57)【要約】

ディスプレイ装置（１００）のための画像要素（１）と、ディスプレイ装置（１００）とが提示される。画像要素（１）は、発光半導体構成素子（Ｂ）と、第１の入力部（３Ｅ１）ならびに第２の入力部（３Ｅ２）および出力部（３Ａ）を有する比較ユニットと、給電スイッチ（Ａ）と、選択入力部（４）およびデータ入力部（５）と、メモリ要素および制御スイッチとを含み、給電スイッチ（Ａ）は、比較ユニットの出力部（３Ａ）に印加された電圧に依存して、発光半導体構成素子（Ｂ）を流れる電流フローを制御するように構成されており、制御スイッチは、データ入力部（５）を介して供給されたデータ信号（ｄａｔａ）を、選択入力部（４）に印加された選択信号（ｓｃａｎ）に依存して比較ユニットの第１の入力部（３Ｅ１）に供給し、メモリ要素に保持するように構成されており、比較ユニットの第２の入力部（３Ｅ２）は、ランプ信号（Ｖｐｗｍ）を受信するために設けられており、これにより、発光半導体構成素子（Ｂ）を流れる電流フローをデータ信号（ｄａｔａ）に依存して調整することができる。

【特許請求の範囲】

【請求項1】

ディスプレイ装置（１００）のための画像要素（１）であって、
前記画像要素（１）は、
第１の給電端子（Ｖｄｄ）および第２の給電端子（Ｖｓｓ）と、
前記第１の給電端子と前記第２の給電端子との間に配置されている発光半導体構成素子（Ｂ）と、
第１の入力部（３Ｅ１）ならびに第２の入力部（３Ｅ２）および出力部（３Ａ）を有していて、かつ前記第１の入力部（３Ｅ１）に印加された電圧と前記第２の入力部（３Ｅ２）に印加された電圧との比較に依存して前記出力部（３Ａ）における電圧を調整するように構成されている比較ユニットと、
前記比較ユニットの前記出力部（３Ａ）に印加された電圧に依存して、前記第１の給電端子（Ｖｄｄ）と前記第２の給電端子（Ｖｓｓ）との間で前記発光半導体構成素子（Ｂ）を流れる電流フローを制御するように構成されている給電スイッチ（Ａ）と、
選択入力部（４）およびデータ入力部（５）と、
メモリ要素および制御スイッチと
を有し、前記制御スイッチは、
前記データ入力部（５）を介して供給されたデータ信号（ｄａｔａ）を、前記選択入力部（４）に印加された選択信号（ｓｃａｎ）に依存して前記比較ユニットの前記第１の入力部（３Ｅ１）に供給し、前記メモリ要素に保持するように構成されており、
前記比較ユニットの前記第２の入力部（３Ｅ２）は、ランプ信号（Ｖｐｗｍ）を受信するために設けられており、これにより、前記発光半導体構成素子（Ｂ）を流れる電流フローを前記データ信号（ｄａｔａ）に依存して調整することができる、
画像要素（１）。

【請求項2】

前記データ信号（ｄａｔａ）は、所定数のデジタルデータビットを含み、
前記メモリ要素は、前記所定数のデジタルデータビットに対応する複数のデータコンデンサ（Ｃｐｒｏｇ１，Ｃｐｒｏｇ２，Ｃｐｒｏｇ３）を有し、
前記制御スイッチは、前記所定数のデジタルデータビットに対応する複数の制御ユニット（Ｔ２１，Ｔ２２，Ｔ２３）を有し、
前記制御ユニット（Ｔ２１，Ｔ２２，Ｔ２３）は、前記選択信号（ｓｃａｎ）に依存して前記デジタルデータビットのうちのそれぞれ１つを、前記比較ユニットの前記第１の入力部（３Ｅ１）の上流に接続されている加算器に供給し、前記データコンデンサ（Ｃｐｒｏｇ１，Ｃｐｒｏｇ２，Ｃｐｒｏｇ３）のうちのそれぞれ１つに保持するように構成されている、
請求項１記載の画像要素（１）。

【請求項3】

前記発光半導体構成素子（Ｂ）は、発光ダイオードＬＥＤ（２）として構成されており、第１の電極（２Ｅ１）および第２の電極（２Ｅ２）を有し、
前記比較ユニットは、コンパレータ（３）として構成されており、
前記給電スイッチ（Ａ）は、給電トランジスタ（Ｔ１）として構成されており、前記制御スイッチは、制御トランジスタ（Ｔ２）を含み、
前記給電トランジスタ（Ｔ１）および前記制御トランジスタ（Ｔ２）は、それぞれ制御電極（Ｔ１Ｓ，Ｔ２Ｓ）と、ドレイン電極（Ｔ１Ａ，Ｔ２Ａ）と、ソース電極（Ｔ１Ｑ，Ｔ２Ｑ）とを有し、
前記メモリ要素は、第１の電極（ＣｐｒｏｇＥ１）および第２の電極（ＣｐｒｏｇＥ２）を有するデータコンデンサ（Ｃｐｒｏｇ）を含み、
前記給電トランジスタ（Ｔ１）は、自身のソース電極（Ｔ１Ｑ）を介して前記第１の給電端子（Ｖｄｄ）に結合されており、自身の制御電極（Ｔ１Ｓ）を介して前記コンパレータ（３）の前記出力部（３Ａ）に結合されており、自身のドレイン電極（Ｔ１Ａ）を介して前記ＬＥＤ（２）の前記第１の電極（２Ｅ１）に結合されており、
前記ＬＥＤ（２）は、前記第２の電極（２Ｅ２）を介して前記第２の給電端子（Ｖｓｓ）に結合されており、
前記制御トランジスタ（Ｔ２）は、自身のソース電極（Ｔ２Ｑ）を介して前記データ入力部（５）に結合されており、自身の制御電極（Ｔ２Ｓ）を介して前記選択入力部（４）に結合されており、自身のドレイン電極（Ｔ２Ａ）を介して前記コンパレータ（３）の前記第１の入力部（３Ｅ１）と、前記データコンデンサ（Ｃｐｒｏｇ）の前記第１の電極（ＣｐｒｏｇＥ１）とに結合されており、
前記データコンデンサ（Ｃｐｒｏｇ）の前記第２の電極（ＣｐｒｏｇＥ２）は、前記第２の給電端子（Ｖｓｓ）に結合されている、
請求項１または２記載の画像要素（１）。

【請求項4】

前記画像要素（１）は、ランプ入力部（６）を含み、
前記ランプ入力部（６）は、前記画像要素の外部で生成されたランプ信号（Ｖｐｗｍ）を受信するために設けられており、前記比較ユニットの前記第２の入力部（３Ｅ２）に結合されている、
請求項１から３までのいずれか１項記載の画像要素（１）。

【請求項5】

前記画像要素（１）は、所定のリセット信号（ｂｌａｎｋ）を受信するために設けられたリセット入力部（１１）を含み、
前記画像要素（１）は、第１の電極（ＣｐｗｍＥ１）および第２の電極（ＣｐｗｍＥ２）を有するランプコンデンサ（Ｃｐｗｍ）を含み、
前記第１の電極（ＣｐｗｍＥ１）は、前記比較ユニットの前記第２の入力部（３Ｅ２）に結合されており、前記第２の電極（ＣｐｗｍＥ２）は、前記第２の給電端子（Ｖｓｓ）に結合されており、
前記画像要素（１）は、前記ランプコンデンサ（Ｃｐｗｍ）の前記第１の電極（ＣｐｗｍＥ１）に結合されていて、かつ前記ランプコンデンサ（Ｃｐｗｍ）を充電するように構成されているランプ電流源（Ｔ５）を含み、
前記画像要素（１）は、制御電極（Ｔ３Ｓ）と、ドレイン電極（Ｔ３Ａ）と、ソース電極（Ｔ３Ｑ）とを有するランプトランジスタ（Ｔ３）を含み、
前記ランプトランジスタ（Ｔ３）は、自身のドレイン電極（Ｔ３Ａ）を介して前記第２の給電端子（Ｖｓｓ）に結合されており、自身の制御電極（Ｔ３Ｓ）を介して前記リセット入力部（１１）に結合されており、自身のソース電極（Ｔ３Ｑ）を介して前記ランプコンデンサ（Ｃｐｗｍ）の前記第１の電極（ＣｐｗｍＥ１）に結合されており、
これにより、前記ランプコンデンサ（Ｃｐｗｍ）を、前記所定のリセット信号（ｂｌａｎｋ）に依存して放電させることができ、前記比較ユニットの前記第２の入力部（３Ｅ２）に印加される電圧のランプ状の推移を、ランプ信号（Ｖｐｗｍ）として調整することができる、
請求項１から３までのいずれか１項記載の画像要素（１）。

【請求項6】

前記画像要素（１）は、給電電流源（Ｔ４）を含み、
前記給電電流源（Ｔ４）は、前記第１の給電端子（Ｖｄｄ）と前記給電スイッチ（Ｔ１）との間に配置されており、前記発光半導体構成素子（Ｂ）を動作させるための電流（Ｉｌｅｄ）を供給するように構成されている、
請求項１から５までのいずれか１項記載の画像要素（１）。

【請求項7】

前記画像要素（１）は、調光入力部（７）を含み、
前記給電電流源（Ｔ４）は、前記調光入力部（７）に結合された制御入力部（Ｔ４Ｓ）を有し、
前記給電電流源（Ｔ４）は、前記調光入力部（７）に印加された調光信号（ｄｉｍ）に依存して、前記第１の給電端子（Ｖｄｄ）と前記第２の給電端子（Ｖｓｓ）との間で前記発光半導体構成素子（Ｂ）を流れる電流フロー（Ｉｌｅｄ）の振幅を制御するように構成されている、
請求項６記載の画像要素（１）。

【請求項8】

前記画像要素（１）は、第１の電極（ＣｄｉｍＥ１）および第２の電極（ＣｄｉｍＥ２）を有する調光コンデンサ（Ｃｄｉｍ）を含み、
前記第１の電極（ＣｄｉｍＥ１）は、前記給電電流源（Ｔ４）の前記制御入力部（Ｔ４Ｓ）に結合されており、前記第２の電極（ＣｄｉｍＥ２）は、前記第２の給電端子（Ｖｓｓ）に結合されており、
前記画像要素（１）は、制御電極（Ｔ６Ｓ）と、ドレイン電極（Ｔ６Ａ）と、ソース電極（Ｔ６Ｑ）とを有する調光トランジスタ（Ｔ６）を含み、
前記調光トランジスタ（Ｔ６）は、自身のソース電極（Ｔ６Ｑ）を介して前記調光入力部（７）に結合されており、自身の制御電極（Ｔ６Ｓ）を介して前記選択入力部（４）に結合されており、自身のドレイン電極（Ｔ６Ａ）を介して前記調光コンデンサ（Ｃｄｉｍ）の前記第１の電極（ＣｄｉｍＥ１）に結合されており、
これにより、前記調光信号（ｄｉｍ）を、前記選択入力部（４）に印加された選択信号（ｓｃａｎ）に依存して前記給電電流源（Ｔ４）の前記制御入力部（Ｔ４Ｓ）に供給することができ、前記調光コンデンサ（Ｃｄｉｍ）に保持することができる、
請求項７記載の画像要素（１）。

【請求項9】

前記画像要素（１）は、基準電圧（Ｖｓｅｔ）を受信するためのセット入力部（８）を含み、
前記給電電流源（Ｔ４）は、第１の補償トランジスタとして構成されており、前記ランプ電流源（Ｔ５）は、第２の補償トランジスタとして構成されており、
前記第１の補償トランジスタおよび前記第２の補償トランジスタは、それぞれ制御電極（Ｔ４Ｓ，Ｔ５Ｓ）と、ドレイン電極（Ｔ４Ａ，Ｔ５Ａ）と、ソース電極（Ｔ４Ｑ，Ｔ５Ｑ）とを有し、
前記第１の補償トランジスタは、自身のソース電極（Ｔ４Ｑ）を介して前記第１の給電端子（Ｖｄｄ）に結合されており、自身の制御電極（Ｔ４Ｓ）を介して前記セット入力部（８）に結合されており、自身のドレイン電極（Ｔ４Ａ）を介して前記給電トランジスタ（Ｔ１）の前記ソース電極（Ｔ１Ｑ）に結合されており、
前記第２の補償トランジスタは、自身のソース電極（Ｔ５Ｑ）を介して前記第１の給電端子（Ｖｄｄ）に結合されており、自身の制御電極（Ｔ５Ｓ）を介して前記セット入力部（８）に結合されており、自身のドレイン電極（Ｔ５Ａ）を介して前記ランプトランジスタ（Ｔ３）の前記ソース電極（Ｔ３Ｑ）に結合されている、
請求項６から８までのいずれか１項記載の画像要素（１）。

【請求項10】

前記画像要素（１）は、調光端子（９）を含み、
前記ランプ電流源（Ｔ５）は、調光トランジスタとして構成されており、
前記調光トランジスタは、制御電極（Ｔ５Ｓ）と、ドレイン電極（Ｔ５Ａ）と、ソース電極（Ｔ５Ｑ）とを有し、自身のソース電極（Ｔ５Ｑ）を介して前記第１の給電端子（Ｖｄｄ）に結合されており、自身の制御電極（Ｔ５Ｓ）を介して前記調光端子（９）に結合されており、自身のドレイン電極（Ｔ５Ａ）を介して前記ランプトランジスタ（Ｔ３）の前記ソース電極（Ｔ３Ｑ）に結合されており、
これにより、前記ランプコンデンサ（Ｃｐｗｍ）を充電するための前記ランプコンデンサ（Ｃｐｗｍ）に印加される電圧を、前記調光端子（９）に印加された調光信号（Ｓｅｔ＿Ｉ＿ｃｈａｒｇｅ）に依存して制御することができる、
請求項５記載の画像要素（１）。

【請求項11】

前記画像要素（１）は、較正入力部（１０）を含み、
前記画像要素（１）は、制御電極（Ｔ６Ｓ）と、ドレイン電極（Ｔ６Ａ）と、ソース電極（Ｔ６Ｑ）とを有する較正トランジスタ（Ｔ６）を含み、
前記較正トランジスタ（Ｔ６）は、自身のソース電極（Ｔ６Ｑ）を介して前記較正入力部（１０）に結合されており、自身の制御電極（Ｔ６Ｓ）を介して前記選択入力部（４）に結合されており、自身のドレイン電極（Ｔ６Ａ）を介して前記調光端子（９）に結合されており、
前記画像要素（１）は、第１の電極（ＣｐｒｏｇＤａｔａＥ１）および第２の電極（ＣｐｒｏｇＤａｔａＥ２）を有する較正コンデンサ（ＣｐｒｏｇＤａｔａ）を含み、
前記較正コンデンサ（ＣｐｒｏｇＤａｔａ）は、自身の第１の電極（ＣｐｒｏｇＤａｔａＥ１）を介して前記調光端子（９）に結合されており、自身の第２の電極（ＣｐｒｏｇＤａｔａＥ２）を介して前記第２の給電端子（Ｖｓｓ）に結合されており、
これにより、前記較正入力部（１０）に印加される較正信号（ｄａｔａ２）を、前記選択入力部（４）に印加された選択信号（ｓｃａｎ）に依存して前記調光端子（９）に供給することができ、前記較正コンデンサ（ＣｐｒｏｇＤａｔａ）に保存することができる、
請求項１０記載の画像要素（１）。

【請求項12】

ディスプレイ装置（１００）であって、
前記ディスプレイ装置（１００）は、
行（ｘ）および列（ｙ）の形態でマトリクス状に配置されている、請求項１から１１までのいずれか１項記載の複数の画像要素（１）と、
前記列（ｙ）のうちの１つの列の画像要素（１）のそれぞれの選択入力部（４）にそれぞれ接続されている複数の列線路（ｙ１～ｙｎ）と、
前記行（ｘ）のうちの１つの行の画像要素（１）のそれぞれのデータ入力部（５）にそれぞれ接続されている複数の行線路（ｘ１～ｘｍ）と、
制御装置（１２）と
を有し、前記制御装置（１２）は、
前記複数の列線路（ｙ１～ｙｎ）に接続されていて、前記複数の列線路（ｙ１～ｙｎ）から選択された１つの列線路のための選択信号（ｓｃａｎ）としてパルスを生成するために適しており、かつ
前記複数の行線路（ｘ１～ｘｍ）に接続されていて、前記複数の行線路（ｘ１～ｘｍ）から選択された１つの行線路のためのデータ信号（ｄａｔａ）を生成するために適している、
ディスプレイ装置（１００）。

【請求項13】

前記ディスプレイ装置（１００）は、前記複数の画像要素（１）のうちの１つの画像要素のランプ入力部（６）にそれぞれ接続されている複数のランプ線路（ｚ１～ｚｎ）を含み、
前記制御装置（１２）は、前記複数のランプ線路（ｚ１～ｚｎ）に接続されていて、前記複数のランプ線路（ｚ１～ｚｎ）のためのランプ信号（Ｖｐｗｍ）を、前記画像要素（１）の外部で生成するために適している、
請求項１２記載のディスプレイ装置（１００）。

【請求項14】

前記ディスプレイ装置（１００）は、前記複数の画像要素（１）のうちの１つの画像要素のリセット入力部（１１）にそれぞれ接続されている複数のリセット線路を含み、
前記制御装置（１２）は、前記複数のリセット線路に接続されていて、前記複数のリセット線路から選択された１つのリセット線路のための所定のリセット信号（ｂｌａｎｋ）としてパルスを生成するために適している、
請求項１２記載のディスプレイ装置（１００）。

【請求項15】

前記ディスプレイ装置（１００）は、複数の第１の調光線路を含み、
前記複数の第１の調光線路は、前記複数の画像要素（１）のうちの１つの画像要素の調光入力部（７）にそれぞれ接続されているか、または前記ディスプレイ装置（１００）の１つの行（ｘ）もしくは１つの列（ｙ）の複数の画像要素（１）のうちの１つの画像要素の調光入力部（７）にそれぞれ接続されているか、または前記ディスプレイ装置（１００）のＲＧＢトリプレットの複数の画像要素（１）のうちの１つの画像要素の調光入力部（７）にそれぞれ接続されており、
前記制御装置（１２）は、前記複数の第１の調光線路に接続されていて、前記複数の第１の調光線路から選択された１つの第１の調光線路のための第１の調光信号（ｄｉｍ）を生成するために適している、
請求項１２から１４までのいずれか１項記載のディスプレイ装置（１００）。

【請求項16】

前記ディスプレイ装置（１００）は、前記複数の画像要素（１）のうちの１つの画像要素の調光端子（９）にそれぞれ接続されている複数の第２の調光線路を含み、
前記制御装置（１２）は、前記複数の第２の調光線路に接続されていて、前記複数の第２の調光線路から選択された１つの第２の調光線路のための第２の調光信号（Ｓｅｔ＿Ｉ＿ｃｈａｒｇｅ）を生成するために適している、
請求項１２から１５までのいずれか１項記載のディスプレイ装置（１００）。

【請求項17】

前記ディスプレイ装置（１００）は、前記複数の画像要素（１）のうちの１つの画像要素のセット入力部（８）にそれぞれ接続されている複数のセット線路と、基準電圧源とを含み、
前記基準電圧源は、前記複数のセット線路に接続されていて、前記複数のセット線路のための基準電圧（Ｖｓｅｔ）を供給するために適している、
請求項１２から１６までのいずれか１項記載のディスプレイ装置（１００）。

【請求項18】

前記ディスプレイ装置（１００）は、前記複数の画像要素（１）のうちの１つの画像要素の較正入力部（１０）にそれぞれ接続されている複数の較正線路を含み、
前記制御装置（１２）は、前記複数の較正線路に接続されていて、前記複数の較正線路から選択された１つの較正線路のための較正信号（Ｄａｔａ２）を生成するために適している、
請求項１２から１７までのいずれか１項記載のディスプレイ装置（１００）。

【請求項19】

前記ディスプレイ装置（１００）は、複数の第１の遅延素子（Ｄ１）を含み、
前記複数の第１の遅延素子（Ｄ１）は、２つの連続する列の列線路（ｙ１～ｙｎ）にそれぞれ結合されており、それぞれの第１の列線路と比較してそれぞれ所定の第１の期間（τ１）だけ遅延させて、それぞれの第２の列線路に前記選択信号（ｓｃａｎ）を供給するように構成されており、
前記ディスプレイ装置（１００）は、複数の第２の遅延素子（Ｄ２）を含み、
前記複数の第２の遅延素子（Ｄ２）は、２つの連続する列のランプ線路（ｚ１～ｚｎ）にそれぞれ結合されており、それぞれの第１のランプ線路と比較してそれぞれ所定の第２の期間（τ２）だけ遅延させて、それぞれの第２のランプ線路に前記ランプ信号（Ｖｐｗｍ）を供給するように構成されており、
前記所定の第１の期間（τ１）は、前記所定の第２の期間（τ２）に対して所定の比率である、
請求項１３記載のディスプレイ装置（１００）。

【請求項20】

前記所定の比率は、τ１／τ２＝１である、
請求項１９記載のディスプレイ装置（１００）。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、画像要素と、複数の画像要素を有するディスプレイ装置とに関する。

【0002】

ディスプレイ装置のピクセルのための従来の駆動方式は、クロスマトリクス配列において機能し、放射されるピクセルの光の強度を変化させることによって輝度に影響を与えるために、電流の低減（いわゆる電流調光）を利用している。これは、アナログ調光とも呼ばれる。このアナログ調光は、例えば、ＯＬＥＤおよびＬＥＤのために使用される。このような駆動方式は、色度座標に対して不利な影響を与えるので、ＬＥＤディスプレイのためには不利である。

【0003】

課題は、ディスプレイ装置のための画像要素と、代替的な駆動方式を用いるディスプレイ装置とを提供することである。

【0004】

上記の課題のために、独立請求項に記載の画像要素と、ディスプレイ装置とが提示される。

【0005】

第１の態様によれば、本発明は、ディスプレイ装置のための画像要素に関する。ディスプレイ装置のピクセルまたはサブピクセルを表示するために構成されているディスプレイ装置の電子的なサブユニットは、画像要素と呼ばれる。とりわけ多色ディスプレイ装置の場合には、個々のピクセルを、複数の異なる色のサブピクセルによって、例えば赤色のサブピクセルと、緑色のサブピクセルと、青色のサブピクセルとによって形成することができる。このような複合体は、以下ではＲＧＢトリプレットとも呼ばれる。

【0006】

一実施形態では、画像要素は、第１の給電端子を有する。第１の給電端子は、例えば電気端子であってよく、この電気端子を介して画像要素に所定の動作電圧または所定の動作電流が供給される。さらに、画像要素は、第２の給電端子を有する。第２の給電端子は、例えばアース端子である。ただし、第２の給電端子が、所定の動作電圧または所定の動作電流を供給するための電気端子を指すこともある。

【0007】

一実施形態では、画像要素は、第１の給電端子と第２の給電端子との間に配置されている発光半導体構成素子を有する。半導体構成素子は、とりわけ発光ダイオードＬＥＤである。半導体構成素子は、電気的な給電のために第１の給電端子および第２の給電端子に、とりわけ間接的に結合されている。とりわけ、それぞれの画像要素につき、半導体構成素子の上流には、電流フローを制御するためにドライバユニットが接続されている。

【0008】

一実施形態では、画像要素は、第１の入力部ならびに第２の入力部および出力部を有する比較ユニットを有する。比較ユニットは、当該比較ユニットの第１の入力部に印加された電圧と当該比較ユニットの第２の入力部に印加された電圧との比較に依存して当該比較ユニットの出力部における電圧を調整するように構成されている。とりわけ、比較ユニットは、このためにコンパレータまたは１ビット・アナログ・デジタル変換器を含むことができるか、またはそのように構成可能である。比較ユニットは、この関連においてとりわけ、例えば第１の給電端子および第２の給電端子に接続されている給電のためのさらなる入力部を有することができる。第１の入力部は、例えば非反転入力部である。第２の入力部は、例えば反転入力部である。とりわけ、第１の入力部に印加された電圧が第２の入力部に印加された電圧よりも大きい場合には、第１の給電端子に印加された電圧を出力部において出力し、そうでない場合には、第２の給電端子に印加された電圧を出力するように、比較ユニットを構成することができる。

【0009】

一実施形態では、画像要素は、比較ユニットの出力部に印加された電圧に依存して、第１の給電端子と第２の給電端子との間で発光半導体構成素子を流れる電流フローを制御するように構成されている給電スイッチを有する。給電スイッチは、例えばトランジスタである。とりわけ、給電スイッチは、比較ユニットの出力部に印加された電圧が所定の閾値を上回っている場合に、半導体構成素子を流れる電流フローを許可し、そうでない場合には遮断するように構成されている。

【0010】

一実施形態では、画像要素は、選択入力部およびデータ入力部を有する。選択入力部を介して供給される信号は、選択信号、“ｓｅｌｅｃｔ”、または“ｓｃａｎ”と呼ばれることもある。すなわち、この関連において、選択入力部を、ディスプレイ装置の列線路に接続されるように設けることができる。データ入力部を介して供給される信号は、データ信号または“ｄａｔａ”と呼ばれることもある。すなわち、この関連において、データ入力部を、ディスプレイ装置の行線路に接続されるように設けることができる。

【0011】

一実施形態では、画像要素は、メモリ要素および制御スイッチを有する。制御スイッチは、データ入力部を介して供給されたデータ信号を、選択入力部に印加された選択信号に依存して比較ユニットの第１の入力部に供給し、メモリ要素に保持するように構成されている。選択信号は、とりわけ、制御スイッチをスイッチングするための所定の電圧パルスである。データ信号は、とりわけ、規定通りの発光動作中における半導体構成素子の輝度に対応する所定の電圧である。メモリ要素は、例えば、印加された電圧を所定の期間、例えばディスプレイ装置に次の画像が表示されるまでの持続時間（例えば、ディスプレイ装置のリフレッシュレートの逆数）、保持するように構成されているコンデンサである。制御スイッチは、例えばトランジスタである。とりわけ、制御スイッチは、選択入力部に印加された、選択信号を表す電圧が所定の閾値を上回っている場合には、データ信号を表す電圧を比較ユニットの第１の入力部およびメモリ要素に供給することを許可し、そうでない場合には遮断するように構成されている。換言すれば、メモリ要素と制御スイッチとは、いわゆる「サンプルアンドホールド」ユニットを形成する。

【0012】

一実施形態では、比較ユニットの第２の入力部は、ランプ信号を受信するために設けられている。例えば、ランプ信号を、画像要素の外部で生成して画像要素に供給することができるか、または画像要素の内部の回路によって生成することができる。ランプ信号は、とりわけ、所定の周期的な電圧推移である。例えば、ランプ信号は、とりわけ線形に増加する鋸歯状波を有する鋸歯状信号である。これに代えて、周期的な増加は、非線形に、例えば対数的または指数関数的に発生してもよい。この関連における周期的とは、それぞれ１回の上昇および下降を伴う鋸歯状またはランプ状の信号成分が、所定の時間（周期）内で同一にまたは実質的に同一に繰り返されることを意味する。

【0013】

ランプ信号は、とりわけ、比較ユニットによってデータ信号を表す電圧と比較される際に、比較ユニットの出力部においてパルス幅変調（ＰＷＭ）された電圧推移が生じるように選択されており、このパルス幅変調（ＰＷＭ）された電圧推移のパルス幅は、データ信号に依存しており、例えば、アナログデータ信号の振幅に依存している。とりわけ、このようにして、発光半導体構成素子を流れる電流フローをデータ信号に依存して、より詳細にはＰＷＭ電圧推移によって調整することができる。

【0014】

この関連において、ランプ信号の周期は、２つの連続する“ｓｃａｎ”電圧パルスの間の時間間隔よりも何倍も短くなるように選択されており、例えば、２～１００分の１、好ましくは５０分の１に短くなるように選択されている。したがって、周期も、ディスプレイ装置のリフレッシュレートよりも少なくとも１倍から数分の１に短くなるように選択されている。

【0015】

有利には、提案されている画像要素によって、アナログＰＷＭ信号をピクセルレベルまたはサブピクセルレベルで生成することができる。このために、画像要素の内部で必要とされる集積の程度が少なくてよくなり、その一方で、複雑かつ正確な回路を、例えば画像要素の外部に配置することが可能となる。

【0016】

一実施形態では、データ信号は、所定数のデジタルデータビットを含む。メモリ要素は、所定数のデジタルデータビットに対応する複数のデータコンデンサを有する。制御スイッチは、所定数のデジタルデータビットに対応する複数の制御ユニットを有し、制御ユニットは、選択信号に依存してデジタルデータビットのうちのそれぞれ１つを、比較ユニットの第１の入力部の上流に接続されている加算器に供給し、データコンデンサのうちのそれぞれ１つに保持するように構成されている。

【0017】

デジタルデータビットは、所定の値範囲を表し、例えば、半導体構成要素の輝度のそれぞれ１つの段階を表す３データビットの場合には［０；７］を表す。個々のデータビットは、例えばシーケンシャルに画像要素に供給され、選択信号は、所定数のデジタルデータビットＮに対応する個数Ｎのパルスを含む。これに代えて、制御ユニットの上流にそれぞれ１つの遅延素子が接続されており、遅延素子は、選択信号の単一のパルスを、順次連続する制御ユニットの間でそれぞれデータビットの時間的な順序に従って遅延させる。この関連において、データビットの重要度に乗算器をマッピングできるようにするために、データコンデンサは、それぞれ異なる大きさの容量を有することができる。３データビットの場合には、例えば、第１のデータコンデンサは、第３のデータコンデンサの４倍の容量を有することができ、第２のデータコンデンサは、第３のデータコンデンサの２倍の容量を有することができる。この関連において、半導体構成素子の駆動を、とりわけ、個々のデータコンデンサの電荷が一定に保たれるように構成することができる。これに代えて、加算器の上流にそれぞれ１つの対応する乗算器を接続することも考えられる。

【0018】

したがって、有利には、アナログＰＷＭ信号をピクセルレベルまたはサブピクセルレベルで生成するために、デジタルデータ信号を使用することができる。この関連において、ランプ信号は、とりわけアナログ形式で存在する。

【0019】

一実施形態では、発光半導体構成素子は、ＬＥＤとして構成されており、第１の電極および第２の電極を有する。発光半導体構成素子は、とりわけ、いわゆるμＬＥＤであってよい。一実施形態では、比較ユニットは、コンパレータとして構成されている。一実施形態では、給電スイッチは、給電トランジスタとして構成されている。この場合、例えば、給電スイッチは、薄膜トランジスタである。一実施形態では、制御スイッチは、制御トランジスタを含む。この場合、例えば、制御スイッチも、薄膜トランジスタである。一実施形態では、給電トランジスタおよび制御トランジスタは、それぞれ制御電極と、ドレイン電極と、ソース電極とを有する。ドレイン電極は、本明細書および以下では、トランジスタのドレイン端子であると理解される。これと同様に、ソース電極は、トランジスタのソース端子を指し、制御電極は、トランジスタのゲート端子を指す。一実施形態では、メモリ要素は、第１の電極および第２の電極を有するデータコンデンサを含む。

【0020】

一実施形態では、給電トランジスタは、自身のソース電極を介して第１の給電端子に結合されている。さらに、給電トランジスタは、自身の制御電極を介してコンパレータの出力部に結合されている。さらに、給電トランジスタは、自身のドレイン電極を介してＬＥＤの第１の電極に結合されている。ＬＥＤは、第２の電極を介して第２の給電端子に結合されている。制御トランジスタは、自身のソース電極を介してデータ入力部に結合されている。さらに、制御トランジスタは、自身の制御電極を介して選択入力部に結合されている。さらに、制御トランジスタは、自身のドレイン電極を介してコンパレータの第１の入力部と、データコンデンサの第１の電極とに結合されている。データコンデンサの第２の電極は、第２の給電端子に結合されている。

【0021】

この実施形態による画像要素のＬＥＤの上流に接続されている画像要素の構造ユニットは、本明細書および以下では、総称してドライバユニットとも呼ばれる。有利には、前述したドライバユニットは、ＬＥＤを動作させるためのＰＷＭ信号を（サブ）ピクセルの内部で生成することを可能にする。この関連において使用してもよい高価で複雑なまたは嵩張るマイクロコントローラは、オプションに過ぎない。

【0022】

一実施形態では、画像要素は、ランプ入力部を有し、ランプ入力部は、画像要素の外部で生成されたランプ信号を受信するために設けられており、比較ユニットの第２の入力部に結合されている。したがって、有利には、同一のランプ信号をディスプレイ装置の複数の画像要素に、とりわけディスプレイ装置の全ての画像要素に供給することができ、これにより、全ての画像要素が、同一の参照変数に基づくこととなり、画像要素の構造スペースをコンパクトに保つことができ、ランプ信号を生成するための構成要素を省略することができる。

【0023】

一実施形態では、画像要素は、所定のリセット信号を受信するために設けられたリセット入力部を有する。画像要素はさらに、第１の電極および第２の電極を有するランプコンデンサを有し、第１の電極は、比較ユニットの第２の入力部に結合されており、第２の電極は、第２の給電端子に結合されている。さらに、画像要素は、ランプコンデンサの第１の電極に結合されていて、かつランプコンデンサを充電するように構成されているランプ電流源を有する。さらに、画像要素は、制御電極と、ドレイン電極と、ソース電極とを有するランプトランジスタを有する。ランプトランジスタは、自身のドレイン電極を介して第２の給電端子に結合されている。さらに、ランプトランジスタは、自身の制御電極を介してリセット入力部に結合されている。さらに、ランプトランジスタは、自身のソース電極を介してランプコンデンサの第１の電極に結合されている。

【0024】

ランプトランジスタは、とりわけ、所定のリセット信号を表す電圧が所定の閾値を上回っている場合に、ランプコンデンサの第１の電極と第２の給電端子との間の電流フローを許可し、そうでない場合には遮断するように構成されている。ランプトランジスタが電流フローを許可した場合には、ランプトランジスタを介してランプコンデンサを放電させることができ、そうでない場合には、ランプ電流源によってランプコンデンサを充電することができる。これにより、ランプコンデンサの充電状態に依存して、リセット信号によって制御可能な電圧が生じ、この電圧がランプ信号として比較ユニットの第２の入力部に印加される。リセット信号は、この関連において、とりわけ、比較ユニットの第２の入力部に印加された電圧のランプ状の推移が生じるように選択されている。とりわけ、リセット信号は、ランプ信号の周期と一致する周期を有するパルス信号であってよい。

【0025】

したがって、有利には、ＰＷＭ信号をピクセルレベルまたはサブピクセルレベルで生成するために、アナログＰＷＭ信号に加えてアナログランプ信号も生成することができる。

【0026】

一実施形態では、画像要素は、給電電流源を有し、給電電流源は、第１の給電端子と給電スイッチとの間に配置されており、発光半導体構成素子を動作させるための電流を供給するように構成されている。この場合、例えば、給電電流源は、トランジスタであり、このトランジスタは、自身のソース電極を介して第１の給電端子に接続されていて、かつ自身のドレイン電極を介して給電スイッチに接続されているか、またはこのトランジスタは、自身のソース電極を介して発光半導体構成素子の第２の電極に接続されていて、かつ自身のドレイン電極を介して給電スイッチに接続されており、なお、発光半導体構成素子は、自身の第１の電極を介して第１の給電端子に接続されている。このトランジスタの制御電極は、例えば、給電電流源の制御入力部として使用可能である。

【0027】

一実施形態では、画像要素は、調光入力部を有する。給電電流源は、調光入力部に結合された制御入力部を有する。給電電流源は、調光信号として調光入力部に印加された電圧に依存して、第１の給電端子と第２の給電端子との間で発光半導体構成素子を流れる電流フローの振幅を制御するように構成されている。とりわけ、ディスプレイ装置の複数の画像要素の大域的な調光を実施するために、同一の調光信号を複数の画像要素に、例えば１つのピクセルのそれぞれ１つのサブピクセルを形成する複数の画像要素に、とりわけＲＧＢトリプレットに、またはディスプレイ装置の１つの列または１つの行の全ての画像要素に、またはディスプレイ装置の全ての画像要素に供給することができる。これに代わる実施形態では、給電電流源を給電トランジスタと組み合わせることもでき、すなわち、給電トランジスタは、オン時間の間には電流フローを制御し（例えば、飽和範囲内で）、オフ時間の間には非導通である。その場合、比較ユニットの出力部におけるハイレベルは、給電トランジスタを介して対応する電流をＬＥＤに印加する電圧に相当する。

【0028】

一実施形態では、画像要素は、調光入力部と、第１の入力部ならびに第２の入力部および出力部を有するさらなる比較ユニットとを有する。さらなる比較ユニットの第１の入力部は、調光入力部に結合されている。比較ユニットの出力部は、さらなる比較ユニットの第２の入力部に結合されている。さらなる比較ユニットは、第１の入力部に印加された電圧と第２の入力部に印加された電圧との比較に依存して、出力部における電圧を調整するように構成されており、これにより、比較ユニットの出力部に印加された電圧の振幅を、調光信号として調光入力部に印加された電圧に依存して適合させることができる。とりわけ、さらなる比較ユニットの出力部における電圧の振幅を、調光信号の振幅に調整することができ、それと同時に、比較ユニットの出力部における信号のパルス幅を、さらなる比較ユニットの出力部における信号のパルス幅として維持することができる。

【0029】

一実施形態では、画像要素は、第１の電極および第２の電極を有する調光コンデンサを有する。第１の電極は、給電電流源の制御入力部に結合されている。調光コンデンサの第２の電極は、第２の給電端子に結合されている。さらに、画像要素は、制御電極と、ドレイン電極と、ソース電極とを有する調光トランジスタを有し、調光トランジスタは、自身のソース電極を介して調光入力部に結合されている。調光トランジスタはさらに、自身の制御電極を介して選択入力部に結合されており、自身のドレイン電極を介して調光コンデンサの第１の電極に結合されている。したがって、調光信号または調光信号を表す電圧を、選択信号、または選択入力部に印加された、選択信号を表す電圧に依存して、給電電流源の制御入力部に供給することができ、調光コンデンサに保存することができる。換言すれば、調光コンデンサと調光トランジスタとは、いわゆる「サンプルアンドホールド」ユニットを形成する。したがって、有利には、個々の画像要素の個別的な調光（「局所的な調光」）を実施することができる。

【0030】

ディスプレイ装置の複数の画像要素の大域的な調光を可能にするために、複数の画像要素に同一の調光信号を供給すべき場合には、さらなる実施形態において、これらの複数の画像要素に単一のサンプルアンドホールドユニットを対応付けて、それぞれの給電電流源に結合させることができる。

【0031】

一実施形態では、画像要素は、基準電圧を受信するためのセット入力部を有する。給電電流源は、第１の補償トランジスタとして構成されている。ランプ電流源は、第２の補償トランジスタとして構成されている。第１の補償トランジスタおよび第２の補償トランジスタは、それぞれ制御電極と、ドレイン電極と、ソース電極とを有する。第１の補償トランジスタは、自身のソース電極を介して第１の給電端子に結合されている。さらに、第１の補償トランジスタは、自身の制御電極を介してセット入力部に結合されている。さらに、第１の補償トランジスタは、自身のドレイン電極を介して給電トランジスタのソース電極に結合されている。第２の補償トランジスタは、自身のソース電極を介して第１の給電端子に結合されている。さらに、第２の補償トランジスタは、自身の制御電極を介してセット入力部に結合されている。さらに、第２の補償トランジスタは、自身のドレイン電極を介してランプトランジスタのソース電極に結合されている。

【0032】

第１の補償トランジスタと第２の補償トランジスタとは、とりわけ、不整合誤差が小さく抑えられるように局所的に相互に接近して配置されている。好ましくは、２つの補償トランジスタは、例えばゲート酸化物における勾配を補償するために、コモンセントロイド・レイアウト法に従って構成されている。この関連において、Daniel Payne著の“A Review of an Analog Layout Tool called HiPer DevGen”およびNurahmad Omar著の“Automated Layout Synthesis Tool for Op-Amp”が参照され、それらの開示内容全体を、参照により本明細書に援用するものとする。

【0033】

とりわけ、２つの補償トランジスタは、例えば同一のウェハ上での同一の製造方法において製造されており、したがって、製造に起因して同じ特性を有するとともに、配置に起因して同じ環境影響を有するので、有利には、このような配線の場合、第１の補償トランジスタにおける、例えば対応するＬＥＤを動作させるための電流フローと、ディスプレイ装置の他の画像要素との間の、例えば層厚の不正確さに起因する偏差が、第２の補償トランジスタにおいても対応する偏差をもたらす。前述した配線によれば、このような偏差をアナログに、すなわち離散化されずにランプコンデンサにフィードバックすることができるので、充電電流が増加した場合に、充電曲線がより急峻になり、ひいてはＰＷＭ信号のデューティサイクル（Dutycycle）の低下と、その結果としてＬＥＤの輝度の低下とがもたらされ、これにより、個々の画像要素の間の不整合誤差を、追加的な較正なしで補償することができる。

【0034】

一実施形態では、画像要素は、調光端子を有する。ランプ電流源は、制御電極と、ドレイン電極と、ソース電極とを有する調光トランジスタとして構成されている。調光トランジスタは、自身のソース電極を介して第１の給電端子に結合されている。さらに、調光トランジスタは、自身の制御電極を介して調光端子に結合されている。さらに、調光トランジスタは、自身のドレイン電極を介してランプトランジスタのソース電極に結合されている。

【0035】

この実施形態による配線によれば、ランプコンデンサを充電するためのランプコンデンサに印加される電圧を、調光端子に印加された電圧に依存して制御することができる。調光端子に印加された電圧を、例えば、前述した調光信号とは異なる調光信号によって画像要素に供給することができる。この調光信号に依存して、とりわけ、ＰＷＭ信号のデューティサイクルを制御することが可能である。先行する実施形態と同様に、ディスプレイ装置の複数の画像要素の大域的な調光を実施するために、このような同一の調光信号を複数の画像要素に供給することができる。

【0036】

一実施形態では、画像要素は、較正入力部を有する。さらに、画像要素は、制御電極と、ドレイン電極と、ソース電極とを有する較正トランジスタを有する。較正トランジスタは、自身のソース電極を介して較正入力部に結合されている。さらに、較正トランジスタは、自身の制御電極を介して選択入力部に結合されている。さらに、較正トランジスタは、自身のドレイン電極を介して調光端子に結合されている。さらに、画像要素は、第１の電極および第２の電極を有する較正コンデンサを有する。較正コンデンサは、自身の第１の電極を介して調光端子に結合されている。さらに、較正コンデンサは、自身の第２の電極を介して第２の給電端子に結合されている。この実施形態による配線によれば、較正入力部に印加される較正信号を、選択入力部に印加された選択信号に依存して調光端子に供給することができ、較正コンデンサに保存することができる。とりわけ、較正トランジスタは、選択入力部に印加された、選択信号を表す電圧が所定の閾値を上回っている場合に、較正信号を表す電圧を調光端子および較正コンデンサに供給することを許可し、そうでない場合には遮断するように構成されている。換言すれば、較正コンデンサと較正トランジスタとは、いわゆる「サンプルアンドホールド」ユニットを形成する。

【0037】

第２の態様によれば、本発明は、ディスプレイ装置に関する。ディスプレイ装置は、とりわけマイクロＬＥＤディスプレイまたはアクティブマトリクス技術に基づく他のディスプレイである。

【0038】

一実施形態では、ディスプレイ装置は、第１の態様による複数の画像要素を有する。これらの画像要素は、とりわけ行および列の形態でマトリクス状に配置されている。

【0039】

ディスプレイ装置はさらに、列のうちの１つの列の画像要素のそれぞれの選択入力部にそれぞれ接続されている複数の列線路を有する。さらに、ディスプレイ装置は、行のうちの１つの行の画像要素のそれぞれのデータ入力部にそれぞれ接続されている複数の行線路を有する。

【0040】

さらに、ディスプレイ装置は、制御装置を有し、制御装置は、複数の列線路に接続されていて、複数の列線路から選択された１つの列線路のための選択信号としてパルスを生成するために適している。制御装置はさらに、複数の行線路に接続されており、複数の行線路から選択された１つの行線路のためのデータ信号を生成するために適している。

【0041】

一実施形態では、ディスプレイ装置は、複数の画像要素のうちの１つの画像要素のランプ入力部にそれぞれ接続されている複数のランプ線路を有する。制御装置は、複数のランプ線路に接続されていて、複数のランプ線路のためのランプ信号を、画像要素の外部で生成するために適している。とりわけ、同一のランプ信号を複数の画像要素に、例えばディスプレイ装置の１つの列または１つの行の全ての画像要素に、例えばディスプレイ装置の１つの象限のような一区分の全ての画像要素に、またはディスプレイ装置の全ての画像要素に供給することができる。

【0042】

これに代わる実施形態では、ディスプレイ装置は、複数の画像要素のうちの１つの画像要素のリセット入力部にそれぞれ接続されている複数のリセット線路を有する。制御装置は、複数のリセット線路に接続されていて、複数のリセット線路から選択された１つのリセット線路のための所定のリセット信号としてパルスを生成するために適している。とりわけ、同一のリセット信号を複数の画像要素に、例えばディスプレイ装置の１つの列または１つの行の全ての画像要素に、例えばディスプレイ装置の１つの象限のような一区分の全ての画像要素に、またはディスプレイ装置の全ての画像要素に供給することができる。

【0043】

一実施形態では、ディスプレイ装置は、複数の第１の調光線路を有し、複数の第１の調光線路は、複数の画像要素のうちの１つの画像要素の調光入力部にそれぞれ接続されている。これに代えて、複数の第１の調光線路は、例えばディスプレイ装置の１つの象限のような一区分の複数の画像要素のうちの１つの画像要素の調光入力部に、またはディスプレイ装置の１つの行もしくは１つの列の複数の画像要素のうちの１つの画像要素の調光入力部にそれぞれ接続されている。これに代えて、複数の第１の調光線路は、ディスプレイ装置のＲＧＢトリプレットの複数の画像要素のうちの１つの画像要素の調光入力部に接続されている。制御装置は、複数の第１の調光線路に接続されていて、複数の第１の調光線路から選択された１つの第１の調光線路のための第１の調光信号を生成するために適している。

【0044】

これに代えてまたはこれに加えて、一実施形態では、ディスプレイ装置は、複数の画像要素のうちの１つの画像要素の調光端子にそれぞれ接続されている複数の第２の調光線路を有する。制御装置は、複数の第２の調光線路に接続されていて、複数の第２の調光線路から選択された１つの第２の調光線路のための第２の調光信号を生成するために適している。

【0045】

これに代えてまたはこれに加えて、一実施形態では、ディスプレイ装置は、複数の画像要素のうちの１つの画像要素のセット入力部にそれぞれ接続されている複数のセット線路を有する。さらに、ディスプレイ装置は、基準電圧源を有し、基準電圧源は、複数のセット線路に接続されていて、複数のセット線路のための基準電圧を供給するために適している。

【0046】

これに代えてまたはこれに加えて、一実施形態では、ディスプレイ装置は、複数の画像要素のうちの１つの画像要素の較正入力部にそれぞれ接続されている複数の較正線路を有する。制御装置は、複数の較正線路に接続されていて、複数の較正線路から選択された１つの較正線路のための較正信号を生成するために適している。

【0047】

一実施形態では、ディスプレイ装置は、複数の第１の遅延素子を有し、複数の第１の遅延素子は、２つの連続する列の列線路にそれぞれ結合されており、それぞれの第１の列線路と比較してそれぞれ所定の第１の期間τ１だけ遅延させて、それぞれの第２の列線路に選択信号を供給するように構成されている。さらに、ディスプレイ装置は、複数の第２の遅延素子を有し、複数の第２の遅延素子は、２つの連続する列のランプ線路にそれぞれ結合されており、それぞれの第１のランプ線路と比較してそれぞれ所定の第２の期間τ２だけ遅延させて、それぞれの第２のランプ線路にランプ信号を供給するように構成されている。所定の第１の期間τ１は、所定の第２の期間τ２に対して所定の比率である。

【0048】

一実施形態では、所定の比率は、τ１／τ２＝１である。換言すれば、ランプ信号と選択信号とは、互いに同期している。

【0049】

画像要素およびディスプレイ装置のさらなる有利な実施形態および発展形態は、図面に関連して以下で説明される実施例から明らかとなる。

【図面の簡単な説明】

【0050】

【図1】ディスプレイ装置のための画像要素の第１の実施例を示す図である。

【図2】図１による画像要素の例示的な詳細図である。

【図3】図１による画像要素の規定通りの動作中における例示的な信号推移を示す図である。

【図4】ディスプレイ装置のための画像要素の第２の実施例を示す図である。

【図5】図４による画像要素１の規定通りの動作中における信号推移を示す図である。

【図6】ディスプレイ装置のための画像要素の第３の実施例を示す図である。

【図7】図６による画像要素のＬＥＤの動作中における信号推移を示す図である。

【図8】ディスプレイ装置のための画像要素の第４の実施例を示す図である。

【図9】第５の実施例によるディスプレイ装置のための画像要素の規定通りの動作中における信号の概要を示す図である。

【図10】第５の実施例によるディスプレイ装置のための画像要素の規定通りの動作中における信号の概要を示す図である。

【図11】第６の実施例によるディスプレイ装置のための画像要素の規定通りの動作中における信号の概要を示す図である。

【図12】ディスプレイ装置のための画像要素の第７の実施例を示す図である。

【図13】ディスプレイ装置のための画像要素の第８の実施例を示す図である。

【図14】ディスプレイ装置のための画像要素の第９の実施例を示す図である。

【図15】ディスプレイ装置のための画像要素の第１１の実施例を示す図である。

【図16】ディスプレイ装置のための画像要素の第１２の実施例を示す図である。

【図17】例示的なディスプレイ装置を示す図である。

【0051】

各図において同じ要素、同じ種類の要素、または同じ作用を有する要素には、同一の参照記号が付されている。図面および図面に図示されている要素の相互の寸法比は、縮尺通りであると見なされるべきではない。むしろ、個々の要素、とりわけ層厚さは、見やすくするためかつ／または理解しやすくするために誇張されて大きく図示されていることがある。

【0052】

アクティブマトリクス駆動方式を用いるディスプレイ装置は、例えば、μＬＥＤに基づくことができ、ディスプレイ装置のそれぞれのピクセルは、３つのμＬＥＤ（サブピクセル）を有する１つのセルに相当する。μＬＥＤは、それぞれ赤色、緑色、青色のチップである。これらのサブピクセルの各々には、それぞれのμＬＥＤを流れる電流を制御するために、薄膜トランジスタ（ＴＦＴ）の形態のアクティブ素子を有する回路が対応付けられている。このようなユニットは、本明細書および以下では、ディスプレイ装置の画像要素と呼ばれる。個々のサブピクセルの輝度を適合させる（「調光する」）ために、電流を、プログラミング電圧を介してアナログに制御することができる。ＬＥＤの場合、色度座標と電流との間に依存関係が存在するので、純粋なアナログ動作の場合には、白点（色度座標／色域）が変化してしまう可能性がある。この問題を回避するために、サブピクセルの輝度をパルス幅変調（ＰＷＭ）によって調整することができる。このような調整は、デジタル動作と呼ばれる。このパルス幅変調は、ピクセルセルを反復的にプログラミングすることによって生成可能である。サブピクセルは、公称電流によって所定の時間だけ動作させられ、残りの時間はオフのままである。観察者には、時間にわたる平均輝度がサブピクセルの静的輝度として知覚される。

【0053】

この場合、パルス幅変調は、反復的なプログラミングシーケンスによってディスプレイ装置の外部で生成される。しかしながら、デジタル動作によって１色あたり８ビット（合計２４ビット、標準）の色深度を実現するためには、少なくとも６０Ｈｚのリフレッシュレートを有する高解像度のディスプレイの場合、今日のＴＦＴ技術では実現することができないスイッチング時間が必要となる。

【0054】

外部のプログラミング電圧を介してパルス幅変調を生成する代わりに、ピクセルの内部のマイクロコントローラを１つまたは複数のＬＥＤに接続して、それらのＬＥＤの動作を制御してもよい。しかしながら、このことは、とりわけディスプレイ装置のそれぞれのサブピクセルにそのようなマイクロコントローラが対応付けられる場合には、高いコストおよび膨大なスペース所要量に結び付いている。

【0055】

以下では、アクティブマトリクス方式のディスプレイ装置の（サブ）ピクセルのためのパルス幅変調をピクセル毎に生成することを可能にするような、画像要素およびディスプレイ装置が提示される。とりわけ、ビット深度、グレーレベル、および調光に関して高度なダイナミクスを効率的に実現すると同時に、画像要素の内部での集積の程度を少なくするために、画像要素の内部でアナログＰＷＭ信号を生成することが提案される。個々の画像要素を駆動するための複雑または正確な回路を、画像要素の外部に設けることができる。

【0056】

図１は、ディスプレイ装置１００のための画像要素１の第１の実施例を示す。

【0057】

ディスプレイ装置１００（図１７を参照）のマトリクス配列において発光半導体構成素子Ｂを有する画像要素１は、選択信号ｓｃａｎとデータ信号ｄａｔａとの組み合わせによって駆動される。選択信号ｓｃａｎは、例えば、１０ナノ秒のパルス幅を有するパルスであり、このパルスは、ディスプレイ装置１００の画像要素１の各々に対して生成され、１６ミリ秒後に繰り返される（これは、ディスプレイ装置１００のフレームレートに相当する）。データ信号は、例えば、デジタル・アナログ変換器によって提供されるアナログのグレースケール値である。

【0058】

ディスプレイ装置１００は、それぞれ行ｘおよび列ｙの形態で配置されている複数の画像要素１を有する（図１７）。個々の画像要素１の外部に配置されている制御装置１２により、選択信号ｓｃａｎは、対応する選択入力部４にそれぞれ接続されている複数の列線路ｙ１～ｙｎを介して画像要素１に供給され、データ信号ｄａｔａは、対応するデータ入力部５にそれぞれ接続されている複数の行線路ｘ１～ｘｍを介して画像要素１に供給される（給電端子は、詳細には図示せず）。

【0059】

画像要素１には、アナログ電圧信号、すなわちデータ信号ｄａｔａのためのメモリが対応付けられている。このアナログ電圧信号をアナログ電流値に変換する代わりに、画像要素１は、このアナログ電圧信号に依存して、パルス幅変調された電流フローＩｌｅｄを生成し、この電流フローＩｌｅｄの振幅を、追加的に（オン時間の間に）アナログに電流制御することができる。

【0060】

このために、画像要素１にはユニット１Ｓ（図２）が対応付けられており、このユニット１Ｓは、例えば薄膜トランジスタ（ＴＦＴ）の形態のアクティブ素子を有する回路を含む。この回路は、とりわけ、ディスプレイ装置１００のアクティブマトリクスバックプレーンのμＩＣまたはＴＦＴ回路であってよい。画像要素１は、第１の給電端子Ｖｄｄおよび第２の給電端子Ｖｓｓを有し、これらの第１の給電端子Ｖｄｄおよび第２の給電端子Ｖｓｓを介して、それぞれ半導体構成素子Ｂを動作させるための給電電圧または給電電流を供給することができる。半導体構成素子Ｂの上流には、給電スイッチＡを接続することができ、給電スイッチＡは、ユニット１Ｓによって生成されたＰＷＭ信号ＰＷＭに依存して、電流フローＩｌｅｄを制御することができる。図２によれば、図１による画像要素１の２つの例示的な詳細図が示されている。

【0061】

左図のように、給電スイッチＡは、例えばＰＭＯＳトランジスタとして構成されており、半導体構成素子Ｂの上流に接続されている。第１の給電端子Ｖｄｄを介して第１の給電電圧が供給され、第２の給電端子Ｖｓｓには、例えば、アースまたは半導体構成素子Ｂの負の動作電圧が印加される。第１の給電端子Ｖｄｄは、給電電流源Ｔ４を介して給電スイッチＡに接続されている。給電電流源Ｔ４は、例えばＰＭＯＳトランジスタとして、例えば制御可能に構成されており、調光信号ｄｉｍに依存して、給電スイッチＡの入力部に電流を供給するように構成されている。電流フローＩｌｅｄは、ＰＷＭ信号ＰＷＭに依存してパルス幅変調され、これにより、半導体構成素子Ｂの輝度を調整することができる。この構造を、「コモンカソード（common cathode）」と呼ぶこともできる。

【0062】

右図では、第２の給電端子にアースが印加されている。第１の給電端子Ｖｄｄを介して、例えば、第１の給電電圧または半導体構成素子Ｂの正の動作電圧が供給される。第１の給電端子Ｖｄｄは、半導体構成素子Ｂを介して給電電流源Ｔ４に接続されており、給電電流源Ｔ４は、給電スイッチＡの下流に接続されている。給電電流源Ｔ４および給電スイッチＡは、ここでは例えば、ＮＭＯＳトランジスタとして構成されている。この構造を、「コモンアノード（common anode）」と呼ぶこともできる。

【0063】

図２の中央は、ユニット１Ｓの考えられる一実施形態を示す。ユニット１Ｓの選択入力部４（図１を参照）を介して選択信号ｓｃａｎが供給され、データ入力部５を介してデータ信号ｄａｔａが供給され、ランプ入力部６を介して、鋸歯状の電圧推移をもたらすランプ信号Ｖｐｗｍが供給される。データ信号ｄａｔａは、スイッチＴ２に印加され、スイッチＴ２は、選択信号ｓｃａｎに依存して、データ信号ｄａｔａをデータコンデンサＣｐｒｏｇに保存（サンプルアンドホールド）し、比較ユニットの第１の入力部３Ｅ１に供給するように制御される。比較ユニットは、例えばコンパレータ３、フリップフロップ等として構成されている。比較ユニットの第２の入力部３Ｅ２には、ランプ信号Ｖｐｗｍが印加される。データ信号ｄａｔａの振幅と、ランプ信号Ｖｐｗｍの勾配およびパルス幅とに依存して、比較ユニットの出力部３ＡにおいてＰＷＭ信号ＰＷＭのパルス幅が生成される。

【0064】

ランプ信号Ｖｐｗｍは、例えば、デジタル・アナログ変換器によって出力される電圧であり、対数的、指数関数的、または線形の勾配を周期的に有する。ランプ信号Ｖｐｗｍの最大電圧および最小電圧は、例えば、半導体構成素子Ｂの調光範囲、すなわち、ＰＷＭ信号ＰＷＭの最小パルス幅および最大パルス幅を定義する。ランプ信号Ｖｐｗｍは、例えばディスプレイ装置１００のそれぞれの画像につき整数倍の鋸歯状波を有し、すなわち換言すれば、ディスプレイ装置１００のフレームレートの逆数は、ランプ信号Ｖｐｗｍの周期のＮ倍に相当する。とりわけ、ランプ信号Ｖｐｗｍは、ディスプレイ装置１００のそれぞれの（サブ）ピクセルに関して、それぞれの画像につき正確に１つの鋸歯状波を有する。図３によれば、図１の画像要素１の規定通りの動作中におけるランプ信号Ｖｐｗｍの信号推移の例示的な鋸歯状波と、データ信号ｄａｔａのアナログのグレースケール値とが、それぞれ時間ｔにわたって示されている。ランプ信号Ｖｐｗｍは、ここではデータ信号ｄａｔａと同期しており、このことはつまり、例えば、選択信号ｓｃａｎのパルスが終了し、これに応じてデータ信号ｄａｔａのアナログのグレースケール値がデータコンデンサＣｐｒｏｇに充電された後には常に、ランプの開始が実施されることを意味する。

【0065】

ランプ信号Ｖｐｗｍは、ここでは例えば、非線形の勾配を有する。それぞれの実施形態に応じて、データ信号ｄａｔａによって表される電圧Ｖが、ランプ信号Ｖｐｗｍによって表される電圧Ｖよりも大きい限り、半導体構成素子Ｂは、スイッチオン状態（ｔｏｎ期間）であり、そうでない場合にはスイッチオフ状態（ｔｏｆｆ期間）であるか、またはその逆も同様である。

【0066】

図３の左図のように、ランプ信号Ｖｐｗｍおよびデータ信号ｄａｔａは、それぞれ同じ電圧範囲をカバーしてもよいし、または低ナノ秒範囲（図３の右側に示されている）での分解能を改善するために、それぞれ異なる電圧範囲をカバーしてもよい。この関連において、とりわけランプ信号Ｖｐｗｍとデータ信号ｄａｔａとの種々の組み合わせが考えられる。すなわち、線形のランプ信号Ｖｐｗｍを、線形のデータ信号ｄａｔａと組み合わせることができるか、非線形のランプ信号Ｖｐｗｍを、線形のデータ信号ｄａｔａと組み合わせることができるか、または線形のランプ信号Ｖｐｗｍを、非線形のデータ信号ｄａｔａと組み合わせることができる。

【0067】

第１の実施例による画像要素１の場合、とりわけ、ランプ信号Ｖｐｗｍを、ディスプレイ装置１００の複数の画像要素１に、とりわけ、ディスプレイ装置１００の１つの象限の全ての画像要素１に、または完全に、ディスプレイ装置１００の全ての画像要素１に供給することが企図されている。このようなアプローチは、本明細書および以下では、「大域的」とも呼ばれる。図１７に基づいて示されているように、この関連において、同一のランプ信号Ｖｐｗｍを供給するために、制御装置１２を、複数の供給線路ｚ１～ｚｎを介して画像要素１の対応するランプ入力部６に接続することができる。個々の供給線路ｚ１～ｚｎは、例えば、遅延素子Ｄ２を介して結合されており、これらの遅延素子Ｄ２は、ほぼ正確に１周期分の遅延を可能にする。これと同期して、例えば、列線路ｙ１～ｙｎは、同一の遅延を可能にする遅延素子Ｄ１を介して結合されている。さらに、遅延素子Ｄ１，Ｄ２は、個々の信号の完全性を維持するために増幅器として機能することができる。有利には、大域的なランプ信号Ｖｐｗｍにより、ディスプレイ装置１００の全体または象限のために、それぞれのＰＷＭ信号ＰＷＭのパルス幅を介してディスプレイ装置１００の輝度を動的に適合させることが可能となる。

【0068】

図４によれば、ディスプレイ装置１００のための画像要素１の第２の実施例が示されている。第１の実施例とは異なり、ここでは、大域的なランプ信号Ｖｐｗｍの代わりにランプ信号Ｖｐｗｍが画像要素内部の回路によって生成される。この関連において、図１による画像要素１には、ランプ入力部６（図１）の代わりに、例えばリセット入力部１１（図４）が対応付けられており、このリセット入力部１１を介してリセット信号ｂｌａｎｋが供給される。

【0069】

データ信号ｄａｔａは、データコンデンサＣｐｒｏｇに保存される。スイッチＴ２は、ここでは制御トランジスタＴ２として構成されており、制御トランジスタＴ２のソース電極Ｔ２Ｑは、データ入力部５に接続されており、制御トランジスタＴ２の制御電極Ｔ２Ｓは、選択入力部４に接続されており、制御トランジスタＴ２のドレイン電極Ｔ２Ａは、データコンデンサＣｐｒｏｇの第１の電極ＣｐｒｏｇＥ１に接続されており、データコンデンサＣｐｒｏｇの第２の電極ＣｐｒｏｇＥ２は、第２の給電端子Ｖｓｓに結合されている。第１の電極ＣｐｒｏｇＥ１はさらに、コンパレータ３の第１の入力部３Ｅ１に結合されており、コンパレータ３の出力部３ＡにおいてＰＷＭ信号ＰＷＭが出力される。ＰＷＭ信号ＰＷＭは、給電トランジスタＴ１の制御電極Ｔ１Ｓに供給され、給電トランジスタＴ１のソース電極Ｔ１Ｑは、給電電流源Ｔ４を介して第１の給電端子Ｖｄｄに接続されており、給電トランジスタＴ１は、自身のドレイン電極Ｔ１Ａを介してＬＥＤ２の第１の電極２Ｅ１に接続されており、ＬＥＤ２は、自身の第２の電極２Ｅ２を介して第２の給電端子Ｖｓｓに接続されている。

【0070】

第１の給電端子Ｖｄｄに接続されている電流源Ｔ５は、ランプコンデンサＣｐｗｍの第１の電極ＣｐｗｍＥ１に結合されており、ランプコンデンサＣｐｗｍを一定の充電電流Ｉｃｈａｒｇｅによって充電する。ランプコンデンサＣｐｗｍの第２の電極ＣｐｗｍＥ２は、第２の給電端子Ｖｓｓに接続されている。一定の充電電流Ｉｃｈａｒｇｅにより、ランプコンデンサＣｐｗｍに印加される電圧Ｖｐｗｍの線形の勾配が、時間ｔにわたって生成される。コンパレータ３は、自身の第２の入力部３Ｅ２を介してランプコンデンサＣｐｗｍの第１の電極ＣｐｗｍＥ１に結合されており、データコンデンサＣｐｒｏｇに印加された電圧Ｖｐｒｏｇを、ランプコンデンサＣｐｗｍに印加された電圧Ｖｐｗｍと比較し、ランプコンデンサＣｐｗｍにデータコンデンサＣｐｒｏｇと同一の電圧が印加されている場合には、自身の出力部３Ａを「ロー」にスイッチングする。一周期Ｔが経過した後、リセット信号ｂｌａｎｋを介してランプコンデンサＣｐｗｍが放電され、プロセスが最初から開始される。リセット入力部１１は、この関連において、ランプトランジスタＴ３の制御電極Ｔ３Ｓに結合されており、ランプトランジスタＴ３のドレイン電極Ｔ３Ａは、第２の給電端子Ｖｓｓに結合されており、ランプトランジスタＴ３のソース電極Ｔ３Ｑは、ランプコンデンサＣｐｗｍの第１の電極ＣｐｗｍＥ１に結合されている。

【0071】

図５は、図４による画像要素１の規定通りの動作中における信号推移を示す。最初は、ランプコンデンサＣｐｗｍである。データ信号ｄａｔａによって表される電圧Ｖｐｒｏｇ（＝目標グレー値）は、データコンデンサＣｐｒｏｇに保存されており、ランプコンデンサＣｐｗｍに印加される電圧Ｖｐｗｍ（ランプ信号）よりも大きい。したがって、コンパレータ３の出力部３Ａは、「ハイ」レベルにあり、給電トランジスタＴ１（例えば、ＮＭＯＳ）が導通している。その後、ランプコンデンサＣｐｗｍが充電される。時間ｔｏｎ１の後、ランプ信号Ｖｐｗｍは、データ信号ｄａｔａによって表される電圧Ｖｐｒｏｇを上回り、出力部３Ａは、「ロー」レベルをとり、したがって、給電トランジスタＴ１は、電流フローＩｌｅｄを遮断する。一周期Ｔが経過した後、リセット信号ｂｌａｎｋとしてのパルスが供給され、これにより、ランプコンデンサＣｐｗｍが放電され、（変更されたデータ信号ｄａｔａと、それに応じて異なるｔｏｎ２とを用いる）プロセスを新たに開始することができる。

【0072】

図６によれば、ディスプレイ装置１００のための画像要素１の第３の実施例が示されており、第３の実施例は、給電電流源Ｔ４が制御可能に構成されているという点で第２の実施例とは異なっている。

【0073】

オン時間ｔｏｎの間にＬＥＤ２を流れる電流フローＩｌｅｄの振幅は、調整可能な電流源Ｔ４を介して大域的な調光信号ｄｉｍによって外部から設定される。画像要素１は、この関連において、追加的な調光入力部７を有する。調光信号ｄｉｍは、例えば複数の画像要素１を、例えば３つのサブピクセル（ＲＧＢ）を有する１つのピクセルを、例えばさらに複数のピクセルを、例えば１つの行ｘ全体、１つの列ｙ全体、またはディスプレイ装置１００全体を、一緒に調整することができる。電流源Ｔ４を給電トランジスタＴ１と組み合わせることもでき、すなわち、給電トランジスタＴ１は、オン時間ｔｏｎの間には電流を制御し（例えば、飽和範囲内で）、オフ時間ｔｏｆｆの間には非導通である。

【0074】

図７は、第３の実施例に関して、ＬＥＤ２を流れる電流フローＩｌｅｄの例示的な推移を示す。電流フローＩｌｅｄの振幅Ｌは、調光信号ｄｉｍによって大域的に設定される。ＰＷＭ信号ＰＷＭのデューティサイクル（duty cycle）、または電流フローＩｌｅｄのパルス幅ＤＣは、ＰＷＭ信号ＰＷＭまたはランプ信号Ｖｐｗｍと、データ信号ｄａｔａとによってピクセル毎に定義される。

【0075】

図８は、ディスプレイ装置１００のための画像要素１の第４の実施例を示し、第４の実施例は、制御可能な給電電流源Ｔ４の上流に調光コンデンサＣｄｉｍおよび調光トランジスタＴ６が接続されているという点で第３の実施例とは異なっている。調光コンデンサＣｄｉｍの入力側の第１の電極ＣｄｉｍＥ１は、電流源Ｔ４に接続されており、調光コンデンサＣｄｉｍの第２の電極ＣｄｉｍＥ２は、第２の給電端子Ｖｓｓに接続されている。調光トランジスタＴ６のドレイン電極Ｔ６Ａは、調光コンデンサＣｄｉｍの第１の電極ＣｄｉｍＥ１に接続されており、調光トランジスタＴ６の制御電極Ｔ６Ｓは、選択入力部４に接続されており、調光トランジスタＴ６のソース電極Ｔ６Ｑは、調光入力部７に接続されている。

【0076】

オン時間ｔｏｎの間にＬＥＤ２を流れる電流フローＩｌｅｄの値は、調整可能な給電電流源Ｔ４を介して調光信号ｄｉｍによって事前にプログラミングされて設定される。この関連において、第３の実施例による大域的な調光信号とは異なり、調光信号ｄｉｍを、別個のデータ線路（列）を介してプログラミングすることができ、調光コンデンサＣｄｉｍに保存することができる。一実施形態では、複数の（サブ）ピクセルがそのような調光信号ｄｉｍまたは調光コンデンサＣｄｉｍを共有することができる。例えば、１つのＲＧＢピクセルが調光コンデンサＣｄｉｍを共有するか、またはＲＧＢピクセルのグループが調光コンデンサＣｄｉｍまたはデータ信号ｄｉｍを共有する。

【0077】

第５の実施例によれば、ＬＥＤ２を流れる電流フローＩｌｅｄの公称レベル（以下、Ｉｌｅｄ，ｎｏｍｉｎａｌと呼ぶ）は、ＬＥＤ２の公称輝度が１００％未満のデューティサイクルでもう既に実現されるように規定される（図９および１０を参照）。換言すれば、例えば、公称μＬＥＤを有する公称ＴＦＴバックプレーンを公称輝度で動作させるために、振幅Ｉｌｅｄ，ｎｏｍｉｎａｌは、ＬＥＤ２が時間的に見て持続的にスイッチオンされないような大きさに選択される。このことはつまり、ＬＥＤ２の公称輝度を実現するための発光動作において、オン時間ｔｏｎ，ｎｏｍｉｎａｌが、最大可能オン時間ｔｏｎ，ｍａｘよりも短いことを意味する（図９）。これにより、「バッファ」ｔｏｎ，ｂｕｆｆｅｒが残り、このバッファを使用して、暗すぎるＬＥＤ（または電流が少なすぎるピクセル回路）をパルス幅変調によって「上方に」修正することができ、これによって誤差補償またはホワイトバランスを可能にすることができる。例えば、ｔｏｎ，ｂｕｆｆｅｒは、一周期Ｔの５％、例えば１０％または１５％の割合に相当する。最大オン時間ｔｏｎ，ｍａｘは、パルス幅変調の周期Ｔに相当し、ひいては１００％のデューティサイクルに相当する。

【0078】

図１０に示されているように、データ信号ｄａｔａによって表される電圧Ｖｐｒｏｇの公称電圧Ｖｐｒｏｇ，ｎｏｍｉｎａｌを上回っている部分Ｖｐｒｏｇ，ｂｕｆｆｅｒを使用して、パルス幅変調のデューティサイクルを、ｔｏｎ，ｎｏｍｉｎａｌよりも長くなるように調整する（すなわち、ｔｏｎ，ｂｕｆｆｅｒを利用する）ことができ、これによって例えば、暗すぎるＬＥＤをより明るくなるように調整することができる。

【0079】

これに代えてまたはこれに加えて、図１１に基づいて示されているような第６の実施例では、ランプ電流源Ｔ５を流れる充電電流Ｉｃｈａｒｇｅを適合させることによって較正を実施することができる。充電電流Ｉｃｈａｒｇｅを低減し、その結果として生じる電圧Ｖｐｗｍ＊の勾配を、ランプ信号Ｖｐｗｍと比較して、すなわち、公称充電電流Ｉｃｈａｒｇｅ，ｎｏｍｉｎａｌの場合のランプ信号Ｖｐｗｍと比較してより平坦にすることにより、オン時間ｔｏｎ（破線で示されている）またはパルス幅変調のデューティサイクルを、公称オン時間ｔｏｎ，ｎｏｍｉｎａｌと比較して延長させることができる。

【0080】

有利には、第５の実施例とは異なり、第６の実施例による較正は、充電電流Ｉｃｈａｒｇｅを介してパルス幅変調のデューティサイクルを適合させることによって実現可能である。較正の強さ（ランプ信号Ｖｐｗｍの充電曲線の急峻さ）に関係なく、例えば、データ信号ｄａｔａによって表される電圧Ｖｐｒｏｇの８ビット分解能は、パルス幅変調を均等な８ビットの段（２５６）に自動的に分割する。したがって、データ信号ｄａｔａの分解能を、純粋な色分解能のために必要とされる分解能よりも高くする必要はない。

【0081】

要約すると、第５の実施例および第６の実施例によれば、ＬＥＤ２の公称輝度のためのパルス幅変調が１００％のオン時間ｔｏｎを有さないように公称電流レベルを規定すると、パルス幅変調を介して（輝度レベルを高くする方向にも）較正するためのバッファが残る。オン時間におけるバッファを、補償またはバランス措置のために使用することができる。データ信号ｄａｔａのいわゆるオーバーヘッドによって、またはランプコンデンサＣｐｗｍの充電電流Ｉｃｈａｒｇｅの変化（低減）によって、バッファをアドレス指定することができる。

【0082】

図１２は、ディスプレイ装置１００のための画像要素１の第７の実施例を示し、第７の実施例は、画像要素１がセット入力部８を有するという点で第３の実施例とは異なっており、このセット入力部８を介して基準電圧Ｖｓｅｔを供給することができる。さらに、制御可能な給電電流源Ｔ４は、第１の補償トランジスタとして構成されており、ランプ電流源Ｔ５は、第２の補償トランジスタとして構成されている。第１の補償トランジスタのソース電極Ｔ４Ｑは、第１の給電端子Ｖｄｄに接続されており、第１の補償トランジスタのドレイン電極Ｔ４Ａは、給電トランジスタＴ１のソース電極Ｔ１Ｑに接続されており、第１の補償トランジスタの制御電極Ｔ４Ｓは、セット入力部８に接続されている。第２の補償トランジスタのソース電極Ｔ５Ｑは、第１の給電端子Ｖｄｄに接続されており、第２の補償トランジスタのドレイン電極Ｔ５Ａは、ランプトランジスタＴ３のソース電極Ｔ３Ｑに接続されており、第２の補償トランジスタの制御電極Ｔ５Ｓは、セット入力部８に接続されている。第１の補償トランジスタと第２の補償トランジスタとは、とりわけ、周囲温度のような外因性の影響がこれら２つのトランジスタ（構造ユニットＴ４５によって示される）に対して実質的に同一に作用するように相互に配置されている。さらに、これら２つのトランジスタは、内在的な偏差を補償するために同一の製造方法によって製造可能である。例えば、第１の補償トランジスタおよび第２の補償トランジスタは、カレントミラーを形成する。

【0083】

換言すれば、充電電流Ｉｃｈａｒｇｅは、電流源Ｔ５によって動作させられ、電流源Ｔ５は、製造公差の観点から電流源Ｔ４と同一の影響を受け、このことは、例えば、相互に非常に密接して配置されていて、かつ１つの共通のゲート端子（セット端子８）を有していることによる。セット端子８は、例えば電圧基準に接続されており、トランジスタの幾何形状とともに動作点を固定的に調整する。例えば、第１の補償トランジスタの幅対長さの比は１０であり、その一方で、第２の補償トランジスタの幅対長さの比は１である。この関連において、基準電圧Ｖｓｅｔ自体が、較正のために適しているわけではないことに注意すべきである。なぜなら、基準電圧Ｖｓｅｔの変化も同様に、上記の説明に従って補償されるはずであるからである。

【0084】

第１の補償トランジスタＴ４が、例えば層厚さの不正確さに起因してディスプレイ装置１００の残りのピクセルに対して偏差を有している（例えば、ゲート電圧が同一であっても電流がより大きい）場合には、これに対応する第２の補償トランジスタＴ５も同様にこの偏差を有することとなる（これにより、充電電流Ｉｃｈａｒｇｅがより大きくなる）。この偏差は、ランプコンデンサＣｐｗｍにアナログに（離散化されずに）フィードバックされる。なぜなら、充電電流Ｉｃｈａｒｇｅが大きくなると、充電曲線がより急峻になり、ひいてはデューティサイクルが短くなり、このことによってＬＥＤ２の輝度が低下し、全体として結果的に、輝度の補償がもたらされるからである。

【0085】

とりわけ、第５の実施例または第６の実施例（ｔｏｎ，ｎｏｍｉｎａｌ＜Ｔ）と組み合わせて、このアナログ補償も、電流フローＩｌｅｄを上方に補正することができる。

【0086】

通常、ホワイトバランスによってピクセルワイズに補正される不正確さは、一部には、ＴＦＴバックプレーンの製造におけるプロセスのばらつきに起因し、一部には、使用されるＬＥＤのばらつきに起因している。白補正は、基本的にマイクロコントローラまたはＦＰＧＡによって実施され、実際の輝度が測定された後、それぞれの（サブ）ピクセルのための補正係数が規定され、その後、この補正係数を用いてデータ信号ｄａｔａのそれぞれの値が補正される。デジタル化された補正（すなわち、離散化された値を用いる）に起因して既にさらなる不正確さが生じており、したがって、分解能の制限にも起因して決して完全にバランスを取ることはできない。

【0087】

しかしながら、第７の実施例によれば、ＴＴＦ回路の誤差成分がアナログに、ひいては離散化されずに独立して補償されるので、この誤差成分のために外部のホワイトバランスにおける分解能を保持する必要はない。したがって、ホワイトバランスは、せいぜいのところＬＥＤの誤差成分のためだけに必要である。図１３は、ディスプレイ装置１００のための画像要素１の第８の実施例を示し、第８の実施例は、画像要素が調光端子９を有するという点で第３の実施例とは異なっており、この調光端子９を介して調光信号Ｓｅｔ＿Ｉ＿ｃｈａｒｇｅを供給することができる。さらに、ランプ電流源Ｔ５は、調光トランジスタとして構成されており、調光トランジスタのソース電極Ｔ５Ｑは、第１の給電端子Ｖｄｄに接続されており、調光トランジスタの制御電極Ｔ５Ｓは、調光端子９に接続されており、調光トランジスタのドレイン電極Ｔ５Ａは、ランプトランジスタＴ３のソース電極Ｔ３Ｑに接続されている。

【0088】

大域的な輝度調整（例えば、調光）は、給電電流源Ｔ４（ＤＣ、図６を参照）のアナログ調整に代えてまたはこれに加えて、ランプ電流源Ｔ５の調整および充電電流Ｉｃｈａｒｇｅによっても実施可能であり、ひいてはパルス幅変調によっても実現可能である。例えば、ここでは調光信号Ｓｅｔ＿Ｉ＿ｃｈａｒｇｅとしての電圧を介して適合が実施される。大域的に調光のみを行うべき場合（かつ、ＬＥＤ２が自身の公称輝度を上回るように調整されない場合）には、デューティサイクルのオーバーヘッド（第５の実施例および第６の実施例を参照）は必要ない。

【0089】

アクティブ回路素子における不正確さおよび経年劣化の影響に起因して、較正が必要になる場合がある。図１４は、ディスプレイ装置１００のための画像要素１の第９の実施例を示し、第９の実施例は、画像要素１が較正入力部１０を有するという点で第８の実施例とは異なっており、この較正入力部１０を介して較正信号ｄａｔａ２を供給することができる。さらに、画像要素１は、較正トランジスタＴ６および較正コンデンサＣｐｒｏｇＤａｔａを有する。較正トランジスタＴ６のソース電極Ｔ６Ｑは、較正入力部１０に接続されており、較正トランジスタＴ６のドレイン電極Ｔ６Ａは、調光端子９に接続されており、較正トランジスタＴ６の制御電極Ｔ６Ｓは、ランプトランジスタＴ３のソース電極Ｔ３Ｑに接続されている。較正コンデンサＣｐｒｏｇＤａｔａの第１の電極ＣｐｒｏｇＤａｔａＥ１は、調光端子９に接続されており、較正コンデンサＣｐｒｏｇＤａｔａの第２の電極ＣｐｒｏｇＤａｔａＥ２は、第２の給電端子Ｖｓｓに接続されている。

【0090】

ここで、それぞれの（サブ）ピクセルのランプ電流源Ｔ５を、独自の較正入力部１０を有する別個のサンプルアンドホールド段に接続して、それぞれの（サブ）ピクセルのランプ電流源Ｔ５に、別個の較正信号ｄａｔａ２を供給することにより、ＬＥＤ２を流れる電流フローＩｌｅｄのデューティサイクルまたはパルス幅に対して、充電電流Ｉｃｈａｒｇｅを介して外部からもピクセル毎に介入することができる。このことは、例えば白点較正のために使用可能である。

【0091】

第１０の実施例によれば、ディスプレイ装置１００のそれぞれの画像要素１ごとに、それぞれ充電電流Ｉｃｈａｒｇｅを介してランプ信号Ｖｐｗｍのそれぞれの急峻さをコントロールする第９の実施例による較正入力部１０が、標準８ビットデータソース（標準ＩＣ）に接続されるか、または給電される。２つの別個の低コストの「標準」８ビットデータソースを使用することにより、パルス幅変調を合計１６ビットで分解することができる。

【0092】

換言すれば、ピクセル毎の（白）較正のために、この実施例では８ビット電圧源が使用され、その一方で、（サブ）ピクセルの公称グレーレベルは、通常通りさらなる８ビット電圧源を介して調整され、これにより、２つの別個の低コストの標準ソースドライバＩＣを使用することができる。

【0093】

これに代えて、ホワイトバランスを実現するために、データ信号ｄａｔａに大きなビットオーバーヘッドを付与することもでき、すなわち、標準的な８ビットグレーレベル（１色あたり８ビット）の代わりに、正確なホワイトバランスのためにデータ信号ｄａｔａが１２～１４ビットで分解される。ただし、標準ディスプレイドライバＩＣのデータソースは、８ビットの分解能のみを有することが企図されている。この関連において、上記の２つの８ビット標準ソースドライバＩＣと比較してより高価で特別に適合された、最大１６ビットの精度を有するソースドライバＩＣを使用することができる。

【0094】

図１５は、ディスプレイ装置１００のための画像要素１の第１１の実施形態を示し、第１１の実施形態は、データ信号ｄａｔａがアナログ形式ではなくデジタル形式で存在するという点で先行する実施例とは異なっている。データ信号ｄａｔａは、Ｎ個のデータビット、例えば８ビットを含む（見やすくするために、ここでは３ビットのみが示されている）。これに応じて、画像要素１は、Ｎ個の制御ユニットＴ２１，Ｔ２２，Ｔ２３と、Ｎ個のデータコンデンサＣｐｒｏｇ１，Ｃｐｒｏｇ２，Ｃｐｒｏｇ３とを有し、これらは、それぞれサンプルアンドホールドユニットを形成する。この関連において、選択信号ｓｃａｎは、Ｎ個のパルスまたは１つのパルスを含み、このパルスは、個々の制御ユニットＴ２１，Ｔ２２，Ｔ２３の間の遅延素子を介してデータ信号ｄａｔａの個々のデータビットと同期して個々の制御ユニットＴ２１，Ｔ２２，Ｔ２３に供給される。例えば、ディスプレイ装置１００は、８ビットのグレースケールおよび１９２０個の列ｙの場合、６０Ｈｚのフレームレートを有し、したがって、複数のそのようなパルスのための十分な時間が残る（１９２０個の列を一緒に「プログラミング」するために１／６０秒の時間枠（フレーム）が存在する。プログラミングはシーケンシャルに実施されるので、このために８ＣＬＫサイクルが必要である）。

【0095】

比較ユニットは、Ｎ個の第１の入力部３Ｅ１を有し、コンパレータ３等として構成されている。個々のデータビットの重要度に応じて、データコンデンサの容量を段階付けるか、または相応に段階付けられた乗算器を入力部の下流（例えば、コンパレータ３の内部）に接続することができ、その後、印加されている電圧が加算器に供給されて、その結果が、第２の入力部３Ｅ２に印加されているランプ信号Ｖｐｗｍと比較される。

【0096】

図１６は、ディスプレイ装置１００のための画像要素１の第１２の実施例を示し、第１２の実施例は、データ信号ｄａｔａおよびランプ信号Ｖｐｗｍの両方がアナログ形式ではなくデジタル形式で存在するという点で先行する実施例とは異なっている。データ信号ｄａｔａおよびランプ信号Ｖｐｗｍの両方は、Ｎ個のデータビット、例えば８ビットを含む（見やすくするために、ここでは３ビットのみが示されている）。これに応じて、画像要素１は、個々のビットを比較するために構成されたＮ個の比較要素３１，３２，３３（「ビット毎の比較器（bit by bit comparator）」）を有し、それぞれ、比較要素３１，３２，３３の第１の入力部にはデジタルのデータ信号ｄａｔａが供給され、比較要素３１，３２，３３の第２の入力部にはデジタルのランプ信号Ｖｐｗｍが供給される。比較要素３１，３２，３３は、例えばコンパレータ、フリップフロップ等である。個々のデータビットの重要度に応じて、相応に段階付けられた乗算器が比較要素３１，３２，３３の出力部の下流に接続されており、その後、生成された電流がノードに供給される。このノードの出力側は、ユニット１３に接続されている。

【0097】

さらに、ユニット１３には、大域的な電圧基準Ｖｒｅｆが供給される。ユニット１３のそれぞれの入力部につき１つのコンデンサが設けられており、このコンデンサは、ノードの出力部または電圧基準Ｖｒｅｆによって充電され、このコンデンサの出力側は、さらなる比較要素３４のそれぞれの入力部に接続されている。次いで、さらなる比較要素３４の出力部には、ＰＷＭ信号ＰＷＭが印加される。ノードにおいて積算されて重み付けられた、比較要素３１，３２，３３の電流は、例えばユニット１３内のコンデンサを充電する。電圧基準Ｖｒｅｆの閾値に到達すると、下流に接続されているさらなる比較要素３４がトリガされる。さらなる比較要素３４も、例えばコンパレータ、フリップフロップ等である。比較要素３１，３２，３３の上流には、例えば、それぞれ１つの遅延素子Ｄを接続することができ、これにより、データ信号ｄａｔａおよびランプ信号Ｖｐｗｍの個々のデータビットは、それぞれ選択信号ｓｃａｎのパルスと同期して個々の比較要素３１，３２，３３に供給される。この場合、例えば、ディスプレイ装置１００は、２４ビットのグレースケールおよび１９２０個の列ｙの場合、６０Ｈｚのフレームレートを有し、したがって、複数のそのようなパルスのための十分な時間が残る。すなわち、６０Ｈｚのリフレッシュレートは、１６ミリ秒に相当し、この時間内に画像を完全に構築する必要がある。すなわち、それぞれの水平のピクセルにつき、時間として以下のものを利用することができる：５０％のオン時間／パルスオン時間の場合、１６ミリ秒／１９２０列（＝ピクセル）／２４ビット＝０．３マイクロ秒（パルス持続時間／ビット）または０．１５マイクロ秒のオン時間。

【0098】

要約すると、上記の実施例では、ＰＷＭ信号ＰＷＭは、外部のプログラミングによって設定されるのではなく、ディスプレイ装置１００の（サブ）ピクセルに相当する個々の画像要素１において生成される。画像要素１の内部でＴＦＴを用いて、アナログまたはデジタルの電圧信号をデジタル信号（ＰＷＭ信号ＰＷＭ）に変換することができる。マイクロコントローラは、ＰＷＭ信号ＰＷＭを生成するためのオプションに過ぎない。オプションとしてさらに、個々のＬＥＤの電流レベルを大域的またはピクセル毎に適合させることができる。さらにオプションとして、ディスプレイ装置１００の較正、またはピクセルの電流源の不正確さの補償が、生成されたＰＷＭ信号ＰＷＭと、ＬＥＤ２を介した電流フローＩｌｅｄのフィードバックとによって可能となる。とりわけ、オン時間ｔｏｎの間にＬＥＤ２を流れる公称電流フローＩｌｅｄを、給電電流源Ｔ４を介して制御して、固定的に設定可能またはプログラミング可能にすることにより、ＬＥＤ２の公称最大輝度を、例えば９０％に制限して、残りの部分を較正のために利用することができるが、この制御は、例えば、アナログ電流レベルをピクセル毎にプログラミングするための第９の実施例による追加的なサンプルアンドホールド段（それぞれの画像要素１につき、追加的な較正コンデンサＣｐｒｏｇＤａｔａおよび追加的な較正入力部１０）を介して実施されるか、または（昼間／夜間モードおよび中間段階を実施するために外部からもたらされる）第３の実施例または第８の実施例による大域的な（または行毎もしくは列毎の）調光信号を介して実施される。

【0099】

有利には、先行する実施例による画像要素１は、電圧のプログラミングが選択信号ｓｃａｎおよびデータ信号ｄａｔａを介して実施されるような、従来のアクティブマトリクス構造のディスプレイ装置１００において使用可能である。選択信号ｓｃａｎをパルス幅変調の外部トリガとして使用することにより、供給線路を省略することができる。この関連において、リセット端子１１は、例えば、選択入力部４に接続されており、リセット信号ｂｌａｎｋは、選択信号ｓｃａｎに対応する。パルス幅変調を画像要素１内で生成することにより、プログラミングを介した画像要素１のスイッチオンおよびスイッチオフが必要なくなる。すなわち、一般的に、アナログ画像情報は、２Ｔ１Ｃセルの保持コンデンサの内部に保存される。ここで、パルス幅変調もこの保持コンデンサと走査トランジスタとを介してマッピングされる場合には、データレートは、所望のＰＷＭ分解能の２＾Ｎだけ増加する。パルス幅変調を生成するための代替手段と比較して必要とされるアクティブ回路素子が少ないので、ＴＦＴ回路への集積が可能となる。

【0100】

本特許出願は、独国特許出願第１０２０２０１００３３５号明細書の優先権を主張するものであり、その開示内容を、参照により本明細書に援用するものとする。

【0101】

本発明は、実施例に基づく説明によってこれらの実施例に限定されるわけではない。むしろ、本発明は、とりわけ特許請求の範囲に記載の特徴のあらゆる組み合わせを含む、あらゆる新しい特徴およびあらゆる特徴の組み合わせを、たとえこの特徴自体またはこの組み合わせ自体が特許請求の範囲または実施例に明示的に記載されていない場合であっても包含する。

【符号の説明】

【0102】

１ 画像要素
１Ｓ ユニット
Ｂ，２ 半導体構成素子／ＬＥＤ
２Ｅ１，２Ｅ２ ＬＥＤ電極
３ コンパレータ
４ 選択入力部
ｓｃａｎ 選択信号
５ データ入力部
ｄａｔａ データ信号
６ ランプ入力部
Ｖｐｗｍ ランプ信号
７ 調光入力部
ｄｉｍ 調光信号
８ セット入力部
Ｖｓｅｔ，Ｖｒｅｆ 基準電圧
９ 調光端子
Ｓｅｔ＿Ｉ＿ｃｈａｒｇｅ 調光信号
１０ 較正入力部
ｄａｔａ２ 較正信号
１１ リセット入力部
ｂｌａｎｋ リセット信号
３Ｅ１，３Ｅ２，３Ａ コンパレータの入力部／出力部
Ａ，Ｔ１ 給電スイッチ／給電トランジスタ
Ｔ２ 制御トランジスタ
Ｔ３ ランプトランジスタ
Ｔ４ 給電電流源
Ｔ５ ランプ電流源
Ｔ６ 調光トランジスタ
Ｔ１Ｓ～Ｔ６Ｓ 制御電極
Ｔ１Ａ～Ｔ６Ａ ドレイン電極
Ｔ１Ｑ～Ｔ６Ｑ ソース電極
Ｔ２１，Ｔ２２，Ｔ２３ 制御ユニット
Ｃｐｒｏｇ，Ｃｐｒｏｇ１，Ｃｐｒｏｇ２，Ｃｐｒｏｇ３ データコンデンサ
ＣｐｒｏｇＥ１，ＣｐｒｏｇＥ２ コンデンサ電極
Ｃｐｗｍ ランプコンデンサ
ＣｐｗｍＥ１，ＣｐｗｍＥ２ コンデンサ電極
Ｃｄｉｍ 調光コンデンサ
ＣｄｉｍＥ１，ＣｄｉｍＥ２ コンデンサ電極
ＣｐｒｏｇＤａｔａ 較正コンデンサ
ＣｐｒｏｇＤａｔａＥ１，ＣｐｒｏｇＤａｔａＥ２ コンデンサ電極
Ｄ１，Ｄ２ 遅延素子
１００ ディスプレイ装置
Ｖｄｄ，Ｖｓｓ 給電端子
Ｉｌｅｄ 電流フロー
ｘ 行
ｙ 列
ｙ１～ｙｎ 列線路
ｘ１～ｘｍ 行線路
１２ 制御装置
ｚ１～ｚｎ ランプ線路
τ１，τ２
ｔｏｎ，ｔｏｎ１，ｔｏｎ２，ｔｏｆｆ 期間
Ｔ 周期
Ｉｃｈａｒｇｅ 充電電流
Ｔ４５ 構造ユニット

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【手続補正書】

【提出日】2022-07-29

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

ディスプレイ装置（１００）のための画像要素（１）であって、
前記画像要素（１）は、
第１の給電端子（Ｖｄｄ）および第２の給電端子（Ｖｓｓ）と、
前記第１の給電端子と前記第２の給電端子との間に配置されている発光半導体構成素子（Ｂ）と、
第１の入力部（３Ｅ１）ならびに第２の入力部（３Ｅ２）および出力部（３Ａ）を有していて、かつ前記第１の入力部（３Ｅ１）に印加された電圧と前記第２の入力部（３Ｅ２）に印加された電圧との比較に依存して前記出力部（３Ａ）における電圧を調整するように構成されている比較ユニットと、
前記比較ユニットの前記出力部（３Ａ）に印加された電圧に依存して、前記第１の給電端子（Ｖｄｄ）と前記第２の給電端子（Ｖｓｓ）との間で前記発光半導体構成素子（Ｂ）を流れる電流フローを制御するように構成されている給電スイッチ（Ａ）と、
選択入力部（４）およびデータ入力部（５）と、
メモリ要素および制御スイッチと
を有し、前記制御スイッチは、
前記データ入力部（５）を介して供給されたデータ信号（ｄａｔａ）を、前記選択入力部（４）に印加された選択信号（ｓｃａｎ）に依存して前記比較ユニットの前記第１の入力部（３Ｅ１）に供給し、前記メモリ要素に保持するように構成されており、
前記比較ユニットの前記第２の入力部（３Ｅ２）は、ランプ信号（Ｖｐｗｍ）を受信するために設けられており、これにより、前記発光半導体構成素子（Ｂ）を流れる電流フローを前記データ信号（ｄａｔａ）に依存して調整することができ、
前記データ信号（ｄａｔａ）は、所定数のデジタルデータビットを含み、
前記メモリ要素は、前記所定数のデジタルデータビットに対応する複数のデータコンデンサ（Ｃｐｒｏｇ１，Ｃｐｒｏｇ２，Ｃｐｒｏｇ３）を有し、
前記制御スイッチは、前記所定数のデジタルデータビットに対応する複数の制御ユニット（Ｔ２１，Ｔ２２，Ｔ２３）を有し、
前記制御ユニット（Ｔ２１，Ｔ２２，Ｔ２３）は、前記選択信号（ｓｃａｎ）に依存して前記デジタルデータビットのうちのそれぞれ１つを、前記比較ユニットの前記第１の入力部（３Ｅ１）の上流に接続されている加算器に供給し、前記データコンデンサ（Ｃｐｒｏｇ１，Ｃｐｒｏｇ２，Ｃｐｒｏｇ３）のうちのそれぞれ１つに保持するように構成されている、
画像要素（１）。

【請求項2】

前記発光半導体構成素子（Ｂ）は、発光ダイオードＬＥＤ（２）として構成されており、第１の電極（２Ｅ１）および第２の電極（２Ｅ２）を有し、
前記比較ユニットは、コンパレータ（３）として構成されており、
前記給電スイッチ（Ａ）は、給電トランジスタ（Ｔ１）として構成されており、前記制御スイッチは、制御トランジスタ（Ｔ２）を含み、
前記給電トランジスタ（Ｔ１）および前記制御トランジスタ（Ｔ２）は、それぞれ制御電極（Ｔ１Ｓ，Ｔ２Ｓ）と、ドレイン電極（Ｔ１Ａ，Ｔ２Ａ）と、ソース電極（Ｔ１Ｑ，Ｔ２Ｑ）とを有し、
前記メモリ要素は、第１の電極（ＣｐｒｏｇＥ１）および第２の電極（ＣｐｒｏｇＥ２）を有するデータコンデンサ（Ｃｐｒｏｇ）を含み、
前記給電トランジスタ（Ｔ１）は、自身のソース電極（Ｔ１Ｑ）を介して前記第１の給電端子（Ｖｄｄ）に結合されており、自身の制御電極（Ｔ１Ｓ）を介して前記コンパレータ（３）の前記出力部（３Ａ）に結合されており、自身のドレイン電極（Ｔ１Ａ）を介して前記ＬＥＤ（２）の前記第１の電極（２Ｅ１）に結合されており、
前記ＬＥＤ（２）は、前記第２の電極（２Ｅ２）を介して前記第２の給電端子（Ｖｓｓ）に結合されており、
前記制御トランジスタ（Ｔ２）は、自身のソース電極（Ｔ２Ｑ）を介して前記データ入力部（５）に結合されており、自身の制御電極（Ｔ２Ｓ）を介して前記選択入力部（４）に結合されており、自身のドレイン電極（Ｔ２Ａ）を介して前記コンパレータ（３）の前記第１の入力部（３Ｅ１）と、前記データコンデンサ（Ｃｐｒｏｇ）の前記第１の電極（ＣｐｒｏｇＥ１）とに結合されており、
前記データコンデンサ（Ｃｐｒｏｇ）の前記第２の電極（ＣｐｒｏｇＥ２）は、前記第２の給電端子（Ｖｓｓ）に結合されている、
請求項１記載の画像要素（１）。

【請求項3】

前記画像要素（１）は、ランプ入力部（６）を含み、
前記ランプ入力部（６）は、前記画像要素の外部で生成されたランプ信号（Ｖｐｗｍ）を受信するために設けられており、前記比較ユニットの前記第２の入力部（３Ｅ２）に結合されている、
請求項１または２記載の画像要素（１）。

【請求項4】

前記画像要素（１）は、所定のリセット信号（ｂｌａｎｋ）を受信するために設けられたリセット入力部（１１）を含み、
前記画像要素（１）は、第１の電極（ＣｐｗｍＥ１）および第２の電極（ＣｐｗｍＥ２）を有するランプコンデンサ（Ｃｐｗｍ）を含み、
前記第１の電極（ＣｐｗｍＥ１）は、前記比較ユニットの前記第２の入力部（３Ｅ２）に結合されており、前記第２の電極（ＣｐｗｍＥ２）は、前記第２の給電端子（Ｖｓｓ）に結合されており、
前記画像要素（１）は、前記ランプコンデンサ（Ｃｐｗｍ）の前記第１の電極（ＣｐｗｍＥ１）に結合されていて、かつ前記ランプコンデンサ（Ｃｐｗｍ）を充電するように構成されているランプ電流源（Ｔ５）を含み、
前記画像要素（１）は、制御電極（Ｔ３Ｓ）と、ドレイン電極（Ｔ３Ａ）と、ソース電極（Ｔ３Ｑ）とを有するランプトランジスタ（Ｔ３）を含み、
前記ランプトランジスタ（Ｔ３）は、自身のドレイン電極（Ｔ３Ａ）を介して前記第２の給電端子（Ｖｓｓ）に結合されており、自身の制御電極（Ｔ３Ｓ）を介して前記リセット入力部（１１）に結合されており、自身のソース電極（Ｔ３Ｑ）を介して前記ランプコンデンサ（Ｃｐｗｍ）の前記第１の電極（ＣｐｗｍＥ１）に結合されており、
これにより、前記ランプコンデンサ（Ｃｐｗｍ）を、前記所定のリセット信号（ｂｌａｎｋ）に依存して放電させることができ、前記比較ユニットの前記第２の入力部（３Ｅ２）に印加される電圧のランプ状の推移を、ランプ信号（Ｖｐｗｍ）として調整することができる、
請求項１または２記載の画像要素（１）。

【請求項5】

前記画像要素（１）は、給電電流源（Ｔ４）を含み、
前記給電電流源（Ｔ４）は、前記第１の給電端子（Ｖｄｄ）と前記給電スイッチ（Ｔ１）との間に配置されており、前記発光半導体構成素子（Ｂ）を動作させるための電流（Ｉｌｅｄ）を供給するように構成されている、
請求項１から４までのいずれか１項記載の画像要素（１）。

【請求項6】

前記画像要素（１）は、調光入力部（７）を含み、
前記給電電流源（Ｔ４）は、前記調光入力部（７）に結合された制御入力部（Ｔ４Ｓ）を有し、
前記給電電流源（Ｔ４）は、前記調光入力部（７）に印加された調光信号（ｄｉｍ）に依存して、前記第１の給電端子（Ｖｄｄ）と前記第２の給電端子（Ｖｓｓ）との間で前記発光半導体構成素子（Ｂ）を流れる電流フロー（Ｉｌｅｄ）の振幅を制御するように構成されている、
請求項５記載の画像要素（１）。

【請求項7】

前記画像要素（１）は、第１の電極（ＣｄｉｍＥ１）および第２の電極（ＣｄｉｍＥ２）を有する調光コンデンサ（Ｃｄｉｍ）を含み、
前記第１の電極（ＣｄｉｍＥ１）は、前記給電電流源（Ｔ４）の前記制御入力部（Ｔ４Ｓ）に結合されており、前記第２の電極（ＣｄｉｍＥ２）は、前記第２の給電端子（Ｖｓｓ）に結合されており、
前記画像要素（１）は、制御電極（Ｔ６Ｓ）と、ドレイン電極（Ｔ６Ａ）と、ソース電極（Ｔ６Ｑ）とを有する調光トランジスタ（Ｔ６）を含み、
前記調光トランジスタ（Ｔ６）は、自身のソース電極（Ｔ６Ｑ）を介して前記調光入力部（７）に結合されており、自身の制御電極（Ｔ６Ｓ）を介して前記選択入力部（４）に結合されており、自身のドレイン電極（Ｔ６Ａ）を介して前記調光コンデンサ（Ｃｄｉｍ）の前記第１の電極（ＣｄｉｍＥ１）に結合されており、
これにより、前記調光信号（ｄｉｍ）を、前記選択入力部（４）に印加された選択信号（ｓｃａｎ）に依存して前記給電電流源（Ｔ４）の前記制御入力部（Ｔ４Ｓ）に供給することができ、前記調光コンデンサ（Ｃｄｉｍ）に保持することができる、
請求項６記載の画像要素（１）。

【請求項8】

前記画像要素（１）は、基準電圧（Ｖｓｅｔ）を受信するためのセット入力部（８）を含み、
前記給電電流源（Ｔ４）は、第１の補償トランジスタとして構成されており、前記ランプ電流源（Ｔ５）は、第２の補償トランジスタとして構成されており、
前記第１の補償トランジスタおよび前記第２の補償トランジスタは、それぞれ制御電極（Ｔ４Ｓ，Ｔ５Ｓ）と、ドレイン電極（Ｔ４Ａ，Ｔ５Ａ）と、ソース電極（Ｔ４Ｑ，Ｔ５Ｑ）とを有し、
前記第１の補償トランジスタは、自身のソース電極（Ｔ４Ｑ）を介して前記第１の給電端子（Ｖｄｄ）に結合されており、自身の制御電極（Ｔ４Ｓ）を介して前記セット入力部（８）に結合されており、自身のドレイン電極（Ｔ４Ａ）を介して前記給電トランジスタ（Ｔ１）の前記ソース電極（Ｔ１Ｑ）に結合されており、
前記第２の補償トランジスタは、自身のソース電極（Ｔ５Ｑ）を介して前記第１の給電端子（Ｖｄｄ）に結合されており、自身の制御電極（Ｔ５Ｓ）を介して前記セット入力部（８）に結合されており、自身のドレイン電極（Ｔ５Ａ）を介して前記ランプトランジスタ（Ｔ３）の前記ソース電極（Ｔ３Ｑ）に結合されている、
請求項５から７までのいずれか１項記載の画像要素（１）。

【請求項9】

前記画像要素（１）は、調光端子（９）を含み、
前記ランプ電流源（Ｔ５）は、調光トランジスタとして構成されており、
前記調光トランジスタは、制御電極（Ｔ５Ｓ）と、ドレイン電極（Ｔ５Ａ）と、ソース電極（Ｔ５Ｑ）とを有し、自身のソース電極（Ｔ５Ｑ）を介して前記第１の給電端子（Ｖｄｄ）に結合されており、自身の制御電極（Ｔ５Ｓ）を介して前記調光端子（９）に結合されており、自身のドレイン電極（Ｔ５Ａ）を介して前記ランプトランジスタ（Ｔ３）の前記ソース電極（Ｔ３Ｑ）に結合されており、
これにより、前記ランプコンデンサ（Ｃｐｗｍ）を充電するための前記ランプコンデンサ（Ｃｐｗｍ）に印加される電圧を、前記調光端子（９）に印加された調光信号（Ｓｅｔ＿Ｉ＿ｃｈａｒｇｅ）に依存して制御することができる、
請求項４記載の画像要素（１）。

【請求項10】

前記画像要素（１）は、較正入力部（１０）を含み、
前記画像要素（１）は、制御電極（Ｔ６Ｓ）と、ドレイン電極（Ｔ６Ａ）と、ソース電極（Ｔ６Ｑ）とを有する較正トランジスタ（Ｔ６）を含み、
前記較正トランジスタ（Ｔ６）は、自身のソース電極（Ｔ６Ｑ）を介して前記較正入力部（１０）に結合されており、自身の制御電極（Ｔ６Ｓ）を介して前記選択入力部（４）に結合されており、自身のドレイン電極（Ｔ６Ａ）を介して前記調光端子（９）に結合されており、
前記画像要素（１）は、第１の電極（ＣｐｒｏｇＤａｔａＥ１）および第２の電極（ＣｐｒｏｇＤａｔａＥ２）を有する較正コンデンサ（ＣｐｒｏｇＤａｔａ）を含み、
前記較正コンデンサ（ＣｐｒｏｇＤａｔａ）は、自身の第１の電極（ＣｐｒｏｇＤａｔａＥ１）を介して前記調光端子（９）に結合されており、自身の第２の電極（ＣｐｒｏｇＤａｔａＥ２）を介して前記第２の給電端子（Ｖｓｓ）に結合されており、
これにより、前記較正入力部（１０）に印加される較正信号（ｄａｔａ２）を、前記選択入力部（４）に印加された選択信号（ｓｃａｎ）に依存して前記調光端子（９）に供給することができ、前記較正コンデンサ（ＣｐｒｏｇＤａｔａ）に保存することができる、
請求項９記載の画像要素（１）。

【請求項11】

ディスプレイ装置（１００）であって、
前記ディスプレイ装置（１００）は、
行（ｘ）および列（ｙ）の形態でマトリクス状に配置されている、請求項１から１０までのいずれか１項記載の複数の画像要素（１）と、
前記列（ｙ）のうちの１つの列の画像要素（１）のそれぞれの選択入力部（４）にそれぞれ接続されている複数の列線路（ｙ１～ｙｎ）と、
前記行（ｘ）のうちの１つの行の画像要素（１）のそれぞれのデータ入力部（５）にそれぞれ接続されている複数の行線路（ｘ１～ｘｍ）と、
制御装置（１２）と
を有し、前記制御装置（１２）は、
前記複数の列線路（ｙ１～ｙｎ）に接続されていて、前記複数の列線路（ｙ１～ｙｎ）から選択された１つの列線路のための選択信号（ｓｃａｎ）としてパルスを生成するために適しており、かつ
前記複数の行線路（ｘ１～ｘｍ）に接続されていて、前記複数の行線路（ｘ１～ｘｍ）から選択された１つの行線路のためのデータ信号（ｄａｔａ）を生成するために適している、
ディスプレイ装置（１００）。

【請求項12】

前記ディスプレイ装置（１００）は、前記複数の画像要素（１）のうちの１つの画像要素のランプ入力部（６）にそれぞれ接続されている複数のランプ線路（ｚ１～ｚｎ）を含み、
前記制御装置（１２）は、前記複数のランプ線路（ｚ１～ｚｎ）に接続されていて、前記複数のランプ線路（ｚ１～ｚｎ）のためのランプ信号（Ｖｐｗｍ）を、前記画像要素（１）の外部で生成するために適している、
請求項１１記載のディスプレイ装置（１００）。

【請求項13】

前記ディスプレイ装置（１００）は、前記複数の画像要素（１）のうちの１つの画像要素のリセット入力部（１１）にそれぞれ接続されている複数のリセット線路を含み、
前記制御装置（１２）は、前記複数のリセット線路に接続されていて、前記複数のリセット線路から選択された１つのリセット線路のための所定のリセット信号（ｂｌａｎｋ）としてパルスを生成するために適している、
請求項１１記載のディスプレイ装置（１００）。

【請求項14】

前記ディスプレイ装置（１００）は、複数の第１の調光線路を含み、
前記複数の第１の調光線路は、前記複数の画像要素（１）のうちの１つの画像要素の調光入力部（７）にそれぞれ接続されているか、または前記ディスプレイ装置（１００）の１つの行（ｘ）もしくは１つの列（ｙ）の複数の画像要素（１）のうちの１つの画像要素の調光入力部（７）にそれぞれ接続されているか、または前記ディスプレイ装置（１００）のＲＧＢトリプレットの複数の画像要素（１）のうちの１つの画像要素の調光入力部（７）にそれぞれ接続されており、
前記制御装置（１２）は、前記複数の第１の調光線路に接続されていて、前記複数の第１の調光線路から選択された１つの第１の調光線路のための第１の調光信号（ｄｉｍ）を生成するために適している、
請求項１１から１３までのいずれか１項記載のディスプレイ装置（１００）。

【請求項15】

前記ディスプレイ装置（１００）は、前記複数の画像要素（１）のうちの１つの画像要素の調光端子（９）にそれぞれ接続されている複数の第２の調光線路を含み、
前記制御装置（１２）は、前記複数の第２の調光線路に接続されていて、前記複数の第２の調光線路から選択された１つの第２の調光線路のための第２の調光信号（Ｓｅｔ＿Ｉ＿ｃｈａｒｇｅ）を生成するために適している、
請求項１１から１４までのいずれか１項記載のディスプレイ装置（１００）。

【請求項16】

前記ディスプレイ装置（１００）は、前記複数の画像要素（１）のうちの１つの画像要素のセット入力部（８）にそれぞれ接続されている複数のセット線路と、基準電圧源とを含み、
前記基準電圧源は、前記複数のセット線路に接続されていて、前記複数のセット線路のための基準電圧（Ｖｓｅｔ）を供給するために適している、
請求項１１から１５までのいずれか１項記載のディスプレイ装置（１００）。

【請求項17】

前記ディスプレイ装置（１００）は、前記複数の画像要素（１）のうちの１つの画像要素の較正入力部（１０）にそれぞれ接続されている複数の較正線路を含み、
前記制御装置（１２）は、前記複数の較正線路に接続されていて、前記複数の較正線路から選択された１つの較正線路のための較正信号（Ｄａｔａ２）を生成するために適している、
請求項１１から１６までのいずれか１項記載のディスプレイ装置（１００）。

【請求項18】

前記ディスプレイ装置（１００）は、複数の第１の遅延素子（Ｄ１）を含み、
前記複数の第１の遅延素子（Ｄ１）は、２つの連続する列の列線路（ｙ１～ｙｎ）にそれぞれ結合されており、それぞれの第１の列線路と比較してそれぞれ所定の第１の期間（τ１）だけ遅延させて、それぞれの第２の列線路に前記選択信号（ｓｃａｎ）を供給するように構成されており、
前記ディスプレイ装置（１００）は、複数の第２の遅延素子（Ｄ２）を含み、
前記複数の第２の遅延素子（Ｄ２）は、２つの連続する列のランプ線路（ｚ１～ｚｎ）にそれぞれ結合されており、それぞれの第１のランプ線路と比較してそれぞれ所定の第２の期間（τ２）だけ遅延させて、それぞれの第２のランプ線路に前記ランプ信号（Ｖｐｗｍ）を供給するように構成されており、
前記所定の第１の期間（τ１）は、前記所定の第２の期間（τ２）に対して所定の比率である、
請求項１２記載のディスプレイ装置（１００）。

【請求項19】

前記所定の比率は、τ１／τ２＝１である、
請求項１８記載のディスプレイ装置（１００）。

【国際調査報告】