2023-511306 低電圧強誘電体メモリセルのセンシング

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-03-17

(54)【発明の名称】低電圧強誘電体メモリセルのセンシング

(51)【国際特許分類】

   G11C 11/22 20060101AFI20230310BHJP

   G11C 7/06 20060101ALI20230310BHJP

【ＦＩ】

G11C11/22 232

G11C11/22 214

G11C7/06 120

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2022543373

(86)(22)【出願日】2021-01-06

(85)【翻訳文提出日】2022-08-10

(86)【国際出願番号】 US2021012300

(87)【国際公開番号】W WO2021146084

(87)【国際公開日】2021-07-22

(31)【優先権主張番号】16/746,626

(32)【優先日】2020-01-17

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】595168543

【氏名又は名称】マイクロン テクノロジー，インク．

(74)【代理人】

【識別番号】100121083

【弁理士】

【氏名又は名称】青木 宏義

(74)【代理人】

【識別番号】100138391

【弁理士】

【氏名又は名称】天田 昌行

(74)【代理人】

【識別番号】100074099

【弁理士】

【氏名又は名称】大菅 義之

(72)【発明者】

【氏名】ヴィメルカーティ ダニエーレ

(57)【要約】

低電圧強誘電体メモリセルのセンシングのための方法、システム、及びデバイスが説明される。メモリセルに対するアクセス動作の一部として、２つのカスコードのゲートは、関連付けられた閾値電圧を補償するためにバイアスされ得る。メモリセル内に蓄積された電荷に対応する抽出された信号は、第１のコンデンサを充電するために第１のカスコードを通じて転送され得る。同様に、ダミーデジット線において発現したリファレンス信号は、第２のコンデンサを充電するために第２のカスコードを通じて転送され得る。ダミーデジット線において発現したリファレンス信号をメモリセルからの抽出された信号と比較することによって、センスウィンドウに対するメモリセルの性能の変動の影響は低減され得る。また、カスコードのゲートをバイアスすることに基づいて、センスコンポーネントにおいて比較される信号間の差は、他のセンシングスキームと比較して小さくなり得る。

【特許請求の範囲】

【請求項1】

強誘電体メモリセルのアクセス動作の一部として、第１のカスコードの第１の閾値電圧を補償するために、前記第１のカスコードの第１のゲートを第１の電圧にバイアスすることであって、前記第１のカスコードは、前記強誘電体メモリセルと関連付けられたデジット線と結合されることと、
第２のカスコードの第２の閾値電圧を補償するために、前記第２のカスコードの第２のゲートを第２の電圧にバイアスすることであって、前記第２のカスコードは、前記アクセス動作中にリファレンス信号を提供するための電圧源と結合されることと、
前記第１のカスコードの前記第１のゲートを前記第１の電圧にバイアスすることに少なくとも部分的に基づいて、前記強誘電体メモリセルと関連付けられた第３の電圧を第１のコンデンサへ前記第１のカスコードを通じて転送することと、
前記第２のカスコードの前記第２のゲートを前記第２の電圧にバイアスすることに少なくとも部分的に基づいて、前記リファレンス信号と関連付けられた第４の電圧を第２のコンデンサへ前記第２のカスコードを通じて転送することと、
前記第１のコンデンサへ転送された前記第３の電圧と前記第２のコンデンサへ転送された前記第４の電圧とに少なくとも部分的に基づいて、前記強誘電体メモリセルにより蓄積された論理状態を判定すること
を含む、方法。

【請求項2】

前記アクセス動作の一部として、前記デジット線と前記リファレンス信号と関連付けられたダミーデジット線とをプリチャージ電圧にプリチャージすることであって、前記第１のカスコードの前記第１のゲートをバイアスすること、及び前記第２のカスコードの前記第２のゲートをバイアスすることは、前記デジット線及び前記ダミーデジット線をプリチャージすることに少なくとも基づくこと
を更に含む、請求項１に記載の方法。

【請求項3】

前記デジット線及び前記ダミーデジット線をプリチャージすることは、
プリチャージ電圧源を前記デジット線及び前記ダミーデジット線と結合するためにトランジスタのセットを活性化すること
を更に含む、請求項２に記載の方法。

【請求項4】

トランジスタを使用して、プリチャージ動作の少なくとも一部分の間、前記第１のカスコードの前記第１のゲートを前記デジット線から絶縁することと、
１つ以上のトランジスタを使用して、前記トランジスタを使用して前記第１のゲートを前記デジット線から絶縁することに少なくとも部分的に基づいて、前記第１のゲートをバイアスするために前記第１のカスコードの前記第１のゲートを第２の電圧源に結合すること
を更に含む、請求項２に記載の方法。

【請求項5】

前記ダミーデジット線は第３のコンデンサを含む、請求項２に記載の方法。

【請求項6】

第１のトランジスタを使用して、前記第１のコンデンサを前記第１のカスコードから絶縁することと、
第２のトランジスタを使用して、前記第２のコンデンサを前記第２のカスコードから絶縁することとと、
前記第１のコンデンサ及び前記第２のコンデンサを絶縁した後、前記強誘電体メモリセルにより蓄積された前記論理状態をセンシングするように構成されたセンスコンポーネントを活性化することであって、前記論理状態を判定することは、前記センスコンポーネントを活性化することに少なくとも部分的に基づくこと
を更に含む、請求項１に記載の方法。

【請求項7】

前記センスコンポーネントを使用して、前記第１のコンデンサへ転送された前記第３の電圧と前記第２のコンデンサへ転送された前記第４の電圧とを比較することであって、前記論理状態を判定することは、前記第３の電圧と前記第４の電圧とを比較することに少なくとも部分的に基づくこと
を更に含む、請求項６に記載の方法。

【請求項8】

前記センスコンポーネントはラッチを含む、請求項６に記載の方法。

【請求項9】

前記第１のゲートを前記第１の電圧にバイアスすることに少なくとも部分的に基づいて、前記第１のカスコードの前記第１のゲートと結合された第１のゲートコンデンサ内に前記第１の閾値電圧と関連付けられた第１の電荷を蓄積することであって、前記第１の閾値電圧を補償することは、前記第１の電荷を蓄積することに少なくとも部分的に基づくことと、
前記第２のゲートを前記第２の電圧にバイアスすることに少なくとも部分的に基づいて、前記第２のカスコードの前記第２のゲートと結合された第２のゲートコンデンサ内に前記第２の閾値電圧と関連付けられた第２の電荷を蓄積することであって、前記第２の閾値電圧を補償することは、前記第２の電荷を蓄積することに少なくとも部分的に基づくこと
を更に含む、請求項１に記載の方法。

【請求項10】

前記強誘電体メモリセルを前記デジット線に結合するためにワード線をバイアスすることと、
前記ワード線にバイアスすることに少なくとも部分的に基づいて、前記強誘電体メモリセルと前記第１のコンデンサとの間の電荷共有を開始することであって、前記第３の電圧を前記第１のコンデンサへ転送することは、前記電荷共有を開始することに少なくとも部分的に基づくこと
を更に含む、請求項１に記載の方法。

【請求項11】

トランジスタを使用して、前記ワード線をバイアスすることに少なくとも部分的に基づいて前記第２のカスコードを前記電圧源から絶縁することであって、前記電荷共有を開始することは、前記トランジスタを絶縁することに少なくとも部分的に基づくこと
を更に含む、請求項１０に記載の方法。

【請求項12】

トランジスタを使用して、前記ワード線をバイアスする前に前記第１のカスコードを前記デジット線から絶縁することと、
前記トランジスタを使用して、前記ワード線をバイアスした後、前記電荷共有を開始することに少なくとも部分的に基づいて、前記第１のカスコードを前記デジット線と結合すること
を更に含む、請求項１０に記載の方法。

【請求項13】

強誘電体メモリセルと、
前記強誘電体メモリセルと選択的に結合可能な第１のカスコードと、
前記第１のカスコードに結合され、前記第１のカスコードを通じて前記強誘電体メモリセルから第１の電圧を受け取るように動作可能な第１のコンデンサと、
リファレンス信号を提供するように動作可能な電圧源と、
前記電圧源と選択的に結合可能な第２のカスコードと、
前記第２のカスコードと結合され、前記第２のカスコードを通じて前記電圧源から第２の電圧を受け取るように動作可能な第２のコンデンサと、
前記第１のコンデンサ及び前記第２のコンデンサと結合され、前記第１のコンデンサにより受け取られた前記第１の電圧と、前記第２のコンデンサにより受け取られた前記第２の電圧とに少なくとも部分的に基づいて、前記強誘電体メモリセルにより蓄積された論理状態を判定するように動作可能なセンスコンポーネントと
を含む、装置。

【請求項14】

前記強誘電体メモリセル及び前記第１のカスコードと選択的に結合可能なデジット線
を更に含む、請求項１３に記載の装置。

【請求項15】

前記デジット線と前記リファレンス信号と関連付けられたダミーデジット線とをプリチャージ電圧にプリチャージするように動作可能なプリチャージ電圧源と、
前記プリチャージ電圧源を前記デジット線及び前記ダミーデジット線と結合するように動作可能なトランジスタのセットと
を更に含む、請求項１４に記載の装置。

【請求項16】

プリチャージ動作の少なくとも一部分の間、前記第１のカスコードの第１のゲートを前記デジット線から絶縁するように動作可能なトランジスタと、
前記トランジスタを使用して前記第１のゲートを前記デジット線から絶縁することに少なくとも部分的に基づいて、前記第１のゲートをバイアスするために前記第１のカスコードの前記第１のゲートを第２の電圧源に結合するように動作可能な１つ以上のトランジスタと
を更に含む、請求項１５に記載の装置。

【請求項17】

前記ダミーデジット線は第３のコンデンサを含む、請求項１５に記載の装置。

【請求項18】

前記第１のコンデンサを前記第１のカスコードから絶縁するように動作可能な第１のトランジスタと、
前記第２のコンデンサを前記第２のカスコードから絶縁するように動作可能な第２のトランジスタであって、前記センスコンポーネントは、前記第１のコンデンサ及び前記第２のコンデンサを絶縁した後、前記強誘電体メモリセルにより蓄積された前記論理状態をセンシングするように動作可能である、前記第２のトランジスタと
を更に含む、請求項１３に記載の装置。

【請求項19】

前記第２のカスコードを前記電圧源から絶縁するように動作可能なトランジスタ
を更に含む、請求項１３に記載の装置。

【請求項20】

前記第１のカスコードの第１の閾値電圧は、前記第１の電圧が前記第１のカスコードを通じて転送される前に補償され、
前記第２のカスコードの第２の閾値電圧は、前記第２の電圧が前記第２のカスコードを通じて転送される前に補償される、
請求項１３に記載の装置。

【請求項21】

前記第１のカスコードの第１のゲートと結合され、前記第１の閾値電圧と関連付けられた第３の電圧を蓄積するように動作可能な第１のゲートコンデンサであって、前記第１の閾値電圧を補償することは、前記第３の電圧を蓄積することに少なくとも部分的に基づく、前記第１のゲートコンデンサと、
前記第２のカスコードの第２のゲートと結合され、前記第２の閾値電圧と関連付けられた第４の電圧を蓄積するように動作可能な第２のゲートコンデンサであって、前記第２の閾値電圧を補償することは、前記第４の電圧を蓄積することに少なくとも部分的に基づく、前記第２のゲートコンデンサと
を更に含む、請求項２０に記載の装置。

【請求項22】

強誘電体メモリセルのアレイと、
強誘電体メモリセルの前記アレイと結合され、
前記アレイ内の強誘電体メモリセルのアクセス動作の一部として、第１のカスコードの第１の閾値電圧を補償するために、前記第１のカスコードの第１のゲートを第１の電圧にバイアスするすることであって、前記第１のカスコードは、前記強誘電体メモリセルと関連付けられたデジット線と結合されることと、
第２のカスコードの第２の閾値電圧を補償するために、前記第２のカスコードの第２のゲートを第２の電圧にバイアスすることであって、前記第２のカスコードは、前記アクセス動作中にリファレンス信号を提供するための電圧源と結合されることと、
前記第１のカスコードの前記第１のゲートを前記第１の電圧にバイアスすることに少なくとも部分的に基づいて、前記強誘電体メモリセルと関連付けられた第３の電圧を第１のコンデンサへ前記第１のカスコードを通じて転送することと、
前記第２のカスコードの前記第２のゲートを前記第２の電圧にバイアスすることに少なくとも部分的に基づいて、前記リファレンス信号と関連付けられた第４の電圧を第２のコンデンサへ前記第２のカスコードを通じて転送することと、
前記第１のコンデンサへ転送された前記第３の電圧と前記第２のコンデンサへ転送された前記第４の電圧とに少なくとも部分的に基づいて、前記強誘電体メモリセルにより蓄積された論理状態を判定すること
を装置にさせるように動作可能なコントローラと
を含む、装置。

【請求項23】

前記コントローラは、
前記アクセス動作の一部として、前記デジット線と前記リファレンス信号と関連付けられたダミーデジット線とをプリチャージ電圧にプリチャージすることであって、前記第１のカスコードの前記第１のゲートをバイアスすること、及び前記第２のカスコードの前記第２のゲートをバイアスすることは、前記デジット線及び前記ダミーデジット線をプリチャージすることに少なくとも部分的に基づくこと
を前記装置にさせるように更に動作可能である、請求項２２に記載の装置。

【請求項24】

前記コントローラは、
プリチャージ電圧源を前記デジット線及び前記ダミーデジット線と結合するためにトランジスタのセットを活性化すること
を前記装置にさせるように更に動作可能である、請求項２３に記載の装置。

【請求項25】

前記コントローラは、
第１のトランジスタを使用して、前記第１のコンデンサを前記第１のカスコードから絶縁することと、
第２のトランジスタを使用して、前記第２のコンデンサを前記第２のカスコードから絶縁することと、
前記第１のコンデンサ及び前記第２のコンデンサを絶縁した後に、前記強誘電体メモリセルにより蓄積された論理状態をセンシングするように構成されたセンスコンポーネントを活性化することであって、前記論理状態を判定することは、前記センスコンポーネントを活性化することに少なくとも部分的に基づくこと
を前記装置にさせるように更に動作可能である、請求項２２に記載の装置。

【発明の詳細な説明】

【技術分野】

【0001】

［クロスリファレンス］
本特許出願は、２０２０年１月１７日に出願された“ＬＯＷ ＶＯＬＴＡＧＥ ＦＥＲＲＯＥＬＥＣＴＲＩＣ ＭＥＭＯＲＹ ＣＥＬＬ ＳＥＮＳＩＮＧ”と題するＶｉｍｅｒｃａｔｉによる米国特許出願第１６／７４６，６２６の優先権を主張し、該出願は、本明細書の譲受人に譲渡され、参照によりその全体が明示的に本明細書に組み込まれる。

【0002】

［技術分野］
以下は、一般的に、１つ以上のメモリシステムに関し、より具体的には、低電圧強誘電体メモリセルのセンシングに関する。

【背景技術】

【0003】

メモリデバイスは、コンピュータ、無線通信デバイス、カメラ、及びデジタルディスプレイ等の様々な電子デバイス内に情報を蓄積するために広く使用されている。情報は、メモリデバイス内のメモリセルを様々な状態にプログラミングすることによって蓄積される。例えば、バイナリメモリセルは、論理１又は論理０によってしばしば示される２つのサポートされた状態の内の１つにプログラミングされ得る。幾つかの例では、単一のメモリセルは２つを超える状態をサポートし得、それらの内の何れか１つが蓄積され得る。蓄積された情報にアクセスするために、デバイスのコンポーネントは、メモリデバイス内の少なくとも１つの蓄積された状態を読み出し得、又はセンシングし得る。情報を蓄積するために、デバイスのコンポーネントは、メモリデバイス内に状態を書き込み得、プログラミングし得る。

【0004】

磁気ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、同期型ダイナミックＲＡＭ（ＳＤＲＡＭ）、強誘電体ＲＡＭ（ＦｅＲＡＭ）、磁気ＲＡＭ（ＭＲＡＭ）、抵抗変化型ＲＡＭ（ＲＲＡＭ）、フラッシュメモリ、及び相変化メモリ（ＰＣＭ）等を含む様々なタイプのメモリデバイスが存在する。メモリデバイスは、揮発性又は不揮発性であり得る。不揮発性メモリ、例えば、ＦｅＲＡＭは、外部電源がない場合でも、それらの蓄積された論理状態を長期間維持し得る。揮発性メモリデバイス、例えば、ＤＲＡＭは、外部電源から切断された場合、それらの蓄積された状態を喪失し得る。ＦｅＲＡＭは、揮発性メモリと同様の密度を実現可能であり得るが、ストレージデバイスとしての強誘電体コンデンサの使用に起因して不揮発性の特性を有し得る。

【図面の簡単な説明】

【0005】

【図1】本明細書に開示するような例に従った低電圧強誘電体メモリセルのセンシングをサポートするシステムの一例を説明する。

【図2】本明細書に開示するような例に従った低電圧強誘電体メモリセルのセンシングをサポートするメモリダイの一例を説明する。

【図3】本明細書に開示するような例に従った低電圧強誘電体メモリセルのセンシングをサポートする回路の一例を説明する。

【図4】本明細書に開示するような例に従った低電圧強誘電体メモリセルのセンシングをサポートするタイミング図の一例を説明する。

【図5】本明細書に開示するような例に従った低電圧強誘電体メモリセルのセンシングをサポートするメモリアレイのブロック図を示す。

【図6】本明細書に開示するような例に従った低電圧強誘電体メモリセルのセンシングをサポートする１つ以上の方法を説明するフローチャートを示す。

【図7】本明細書に開示するような例に従った低電圧強誘電体メモリセルのセンシングをサポートする１つ以上の方法を説明するフローチャートを示す。

【図8】本明細書に開示するような例に従った低電圧強誘電体メモリセルのセンシングをサポートする１つ以上の方法を説明するフローチャートを示す。

【発明を実施するための形態】

【0006】

メモリデバイスは、メモリダイのメモリセルにアクセスするためにメモリダイのアクセス線をバイアスするために様々なコンポーネントを使用し得る。例えば、１つ以上のカスコードは、メモリダイ上で実施される異なる動作の一部として異なる電圧レベルにバイアスされ得る。カスコードは、アクセス線を活性化し、アクセス線と結合されたメモリセル内に蓄積された情報にアクセスするために、メモリダイのアクセス線（例えば、デジット線、ワード線、プレート線等）と電荷又は電圧を共有し得る。

【0007】

アクセス動作の一部として、メモリセル内に蓄積された電荷に対応する信号（例えば、電圧）は、第１のカスコードを通じて抽出され得る。抽出された信号は、コンデンサ（例えば、増幅コンデンサ（ＡＭＰＣＡＰ））を充電し得る。センスコンポーネント（例えば、ラッチ）は、メモリセル内に蓄積された論理状態（例えば、論理１又は論理０）を判定するために、抽出された信号とリファレンス信号とを比較し得る。

【0008】

幾つかの例では、メモリセルの性能は、抽出された信号に影響を及ぼし得る１つ以上の要因（例えば、温度、湿度、材料等）に基づいて時間の経過と共に変化し得る。しかしながら、リファレンス電圧はメモリセルの性能と共に変化しないことがあるため、リファレンス信号は固定されたままになり得る。メモリセルの性能の変動は、固定されたリファレンス電圧と組み合わせて、メモリセル内に蓄積された論理状態を判定するためのセンスウィンドウを減少させ得る。センスウィンドウの減少は、したがって、アクセス動作（例えば、読み出し動作、書き込み動作等）を実施する場合に誤りを発生させ得る。

【0009】

本明細書に説明する技術に従えば、センスコンポーネントにおけるリファレンス信号は、コンデンサ内に蓄積された電荷に基づき得る。メモリデバイスは、メモリセルと結合されたデジット線と、リファレンス信号のソースと結合されたダミーデジット線とをプリチャージ電圧にプリチャージするためのプリチャージ電圧源を含み得る。アクセス動作の一部として、２つのカスコードのゲートは、関連付けられた閾値電圧を補償するためにバイアスされ得る。カスコードは、バイアス動作中にアクセス線から絶縁され得る。バイアス動作に続いて、メモリセル内に蓄積された電荷に対応する抽出された信号は、第１のＡＭＰＣＡＰを充電するために、第１のカスコードを通じて転送され得る。同様に、ダミーデジット線に基づくリファレンス信号は、第２のＡＭＰＣＡＰを充電するために、第２のカスコードを通じて転送され得る。すなわち、抽出された信号及びリファレンス信号は、個別のカスコードを通じた電荷共有に基づいて発現し得る。ダミーデジット線において発現したリファレンス信号をメモリセルからの抽出された信号と比較することによって、センスウィンドウに対するメモリセルの性能の変動の影響は低減され得る。また、カスコードのゲートをバイアスすることに基づいて、センスコンポーネントにおいて比較される信号間の差は、他のセンシングスキームと比較して小さくなり得る。バイアスすることは、したがって、アクセス動作と関連付けられる電力消費を削減し得、及び／又はメモリデバイスが使用されるときのメモリデバイスのセンスウィンドウを改善し得る。

【0010】

開示の機構は、図１～図２を参照して説明するように、メモリシステム及びダイの文脈でまず説明される。開示の機構は、図３～図４を参照して説明される回路及びタイミング図の文脈で説明される。開示のこれらの及びその他の機構は、図５～図８を参照して説明するように低電圧強誘電体メモリセルのセンシングに関連する装置図及びフローチャートによって更に例証及び説明される。

【0011】

図１は、本明細書に開示するような例に従った低電圧強誘電体メモリセルのセンシングをサポートするシステム１００の一例を説明する。システム１００は、ホストデバイス１０５と、メモリデバイス１１０と、ホストデバイス１０５をメモリデバイス１１０と結合する複数のチャネル１１５とを含み得る。システム１００は、１つ以上のメモリデバイス１１０を含み得るが、１つ以上のメモリデバイス１１０の態様は、単一のメモリデバイス（例えば、メモリデバイス１１０）の文脈で説明され得る。

【0012】

システム１００は、コンピューティングデバイス、モバイルコンピューティングデバイス、ワイヤレスデバイス、グラフィックス処理デバイス、車両、又はその他のシステム等の電子デバイスの一部分を含み得る。例えば、システム１００は、コンピュータ、ラップトップコンピュータ、タブレットコンピュータ、スマートフォン、携帯電話、ウェアラブルデバイス、インターネット接続デバイス、又は車両コントローラ等の態様を説明し得る。メモリデバイス１１０は、システム１００の１つ以上の他のコンポーネントに対するデータを蓄積するように動作可能なシステムのコンポーネントであり得る。

【0013】

システム１００の少なくとも一部分は、ホストデバイス１０５の例であり得る。ホストデバイス１０５は、例の中でもとりわけ、コンピューティングデバイス、モバイルコンピューティングデバイス、ワイヤレスデバイス、グラフィックス処理デバイス、コンピュータ、ラップトップコンピュータ、タブレットコンピュータ、スマートフォン、携帯電話、ウェアラブルデバイス、インターネット接続デバイス、車両コントローラ、又はその他の固定若しくは携帯電子デバイス内等、プロセスを実行するためにメモリを使用するデバイス内のプロセッサ又はその他の回路の一例であり得る。幾つかの例では、ホストデバイス１０５は、外部メモリコントローラ１２０の機能を実装するハードウェア、ファームウェア、ソフトウェア、又はそれらの組み合わせを指し得る。幾つかの例では、外部メモリコントローラ１２０は、ホスト又はホストデバイス１０５と称され得る。

【0014】

メモリデバイス１１０は、システム１００により使用又は参照され得る物理メモリアドレス／空間を提供するように動作可能な独立したデバイス又はコンポーネントであり得る。幾つかの例では、メモリデバイス１１０は、１つ以上の異なるタイプのホストデバイスと共に作動するように構成可能であり得る。ホストデバイス１０５とメモリデバイス１１０との間のシグナリングは、信号を変調するための変調方式、信号を通信するための様々なピン構成、ホストデバイス１０５及びメモリデバイス１１０の物理的パッケージングのための様々なフォームファクタ、ホストデバイス１０５とメモリデバイス１１０との間のクロックシグナリング及び同期、タイミング規則、又はその他の要因の内の１つ以上をサポートするように動作可能であり得る。

【0015】

メモリデバイス１１０は、ホストデバイス１０５のコンポーネントに対するデータを蓄積するように動作可能であり得る。幾つかの例では、メモリデバイス１１０は、（例えば、外部メモリコントローラ１２０を通じてホストデバイス１０５によって提供されるコマンドに応答して実行する）ホストデバイス１０５に対するスレーブタイプのデバイスとして機能し得る。そうしたコマンドは、書き込み動作のための書き込みコマンド、読み出し動作のための読み出しコマンド、リフレッシュ動作のためのリフレッシュコマンド、又はその他のコマンドの内の１つ以上を含み得る。

【0016】

ホストデバイス１０５は、外部メモリコントローラ１２０、プロセッサ１２５、ベーシック入力／出力システム（ＢＩＯＳ）コンポーネント１３０、又は１つ以上の周辺コンポーネント若しくは１つ以上の入力／出力コントローラ等のその他のコンポーネントの内の１つ以上を含み得る。ホストデバイスのコンポーネントは、バス１３５を使用して相互に結合され得る。

【0017】

プロセッサ１２５は、システム１００の少なくとも一部分又はホストデバイス１０５の少なくとも一部分に制御又はその他の機能を提供するように動作可能であり得る。プロセッサ１２５は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）若しくはその他のプログラマブルロジックデバイス、ディスクリートゲート若しくはトランジスタロジック、ディスクリートハードウェアコンポーネント、又はこれらのコンポーネントの組み合わせであり得る。そうした例では、プロセッサ１２５は、例の中でもとりわけ、中央処理装置（ＣＰＵ）、グラフィックス処理装置（ＧＰＵ）、汎用ＧＰＵ（ＧＰＧＰＵ）、又はシステムオンチップ（ＳｏＣ）の一例であり得る。幾つかの例では、外部メモリコントローラ１２０は、プロセッサ１２５によって実装され得、又はプロセッサ１２５の一部であり得る。

【0018】

ＢＩＯＳコンポーネント１３０は、ファームウェアとして動作するＢＩＯＳを含むソフトウェアコンポーネントであり得、それは、システム１００又はホストデバイス１０５の様々なハードウェアコンポーネントを初期化及び実行し得る。ＢＩＯＳコンポーネント１３０はまた、プロセッサ１２５とシステム１００又はホストデバイス１０５の様々なコンポーネントとの間のデータフローを管理し得る。ＢＩＯＳコンポーネント１３０は、リードオンリーメモリ（ＲＯＭ）、フラッシュメモリ、又はその他の不揮発性メモリの内の１つ以上内に蓄積されたプログラム又はソフトウェアを含み得る。

【0019】

メモリデバイス１１０は、デバイスメモリコントローラ１５５と、データストレージのための所望の容量又は指定された容量をサポートするための１つ以上のメモリダイ１６０（例えば、メモリチップ）とを含み得る。各メモリダイ１６０は、ローカルメモリコントローラ１６５（例えば、ローカルメモリコントローラ１６５－ａ、ローカルメモリコントローラ１６５－ｂ、ローカルメモリコントローラ１６５－Ｎ）及びメモリアレイ１７０（例えば、メモリアレイ１７０－ａ、メモリアレイ１７０－ｂ、メモリアレイ１７０－Ｎ）を含み得る。メモリアレイ１７０は、メモリセルの集合（例えば、１つ以上のグリッド、１つ以上のバンク、１つ以上のタイル、１つ以上のセクション）であり得、各メモリセルは、少なくとも１ビットのデータを蓄積するように動作可能である。２つ以上のメモリダイを含むメモリデバイス１１０は、マルチダイメモリ又はマルチダイパッケージ又はマルチチップメモリ又はマルチチップパッケージと称され得る。

【0020】

メモリダイ１６０は、メモリセルの２次元（２Ｄ）アレイの一例であり得、又はメモリセルの３次元（３Ｄ）アレイの一例であり得る。２Ｄメモリダイ１６０は、単一のメモリアレイ１７０を含み得る。３Ｄメモリダイ１６０は、２つ以上のメモリアレイ１７０を含み得、それらは、相互に積み重ねられ得、又は（例えば、基板に対して）相互に隣接して位置づけられ得る。幾つかの例では、３Ｄメモリダイ１６０内のメモリアレイ１７０は、デッキ、レベル、レイヤ、又はダイと称され得る。３Ｄメモリダイ１６０は、任意の数（例えば、２つの高さ、３つの高さ、４つの高さ、５つの高さ、６つの高さ６、７つの高さ、８つの高さ）の積み重ねられたメモリアレイ１７０を含み得る。幾つかの３Ｄメモリダイ１６０では、幾つかのデッキがワード線、デジット線、又はプレート線の内の１つ以上を共有し得るように、異なるデッキは少なくとも１つの共通アクセス線を共有し得る。

【0021】

幾つかの例では、１つ以上のメモリダイ１６０は、例えば、メモリコントローラ（例えば、ローカルメモリコントローラ１６５、デバイスメモリコントローラ１５５、外部メモリコントローラ１２０等）からのコマンドに基づくアクセス動作の一部として、メモリアレイ１７０のメモリセル内に蓄積されたデータを抽出及び判定するためのセンスコンポーネントを各々含み得る。センスコンポーネントは、カスコードを介してアクセス線に結合され得る。アクセス動作の一部として、カスコードのゲートは、カスコードの閾値電圧を補償するためにバイアスされ得る。１つ以上のアクセス線は、その後活性化され得、このことは、１つ以上のメモリセルへのアクセスを可能にし得る。１つ以上のアクセス線を活性化することは、デジット線及びダミーデジット線をプリチャージすることを含み得る。メモリセル内に蓄積された電荷に対応する信号は、第１のカスコードを通じて抽出され得、ダミーデジット線に基づくリファレンス信号は、第２のカスコードを通じて転送され得る。抽出された信号及びリファレンス信号は個別のコンデンサ（例えば、ＡＭＰＣＡＰ）を各々充電し得、センスコンポーネントは、メモリセル内に蓄積された論理状態（例えば、論理１又は論理０）を判定するために、抽出された信号とリファレンス信号とを比較し得る。ダミーデジット線において発現したリファレンス信号をメモリセルからの抽出された信号と比較することによって、センスコンポーネントにおけるセンスウィンドウに対するメモリセルの性能の変動の影響は低減され得る。また、カスコードのゲートをバイアスすることに基づいて、センスコンポーネントにおいて比較される信号間の差は、その他のセンシングスキームと比較して小さくなり得る。バイアスすることは、したがって、アクセス動作と関連付けられる電力消費を削減し得る。

【0022】

デバイスメモリコントローラ１５５は、メモリデバイス１１０の動作を制御するように動作可能な回路、ロジック、又はコンポーネントを含み得る。デバイスメモリコントローラ１５５は、メモリデバイス１１０が様々な動作を実施することを可能にするハードウェア、ファームウェア、又は命令を含み得、メモリデバイス１１０のコンポーネントに関連するコマンド、データ、又は制御情報を受信、送信、又は実行するように動作可能であり得る。デバイスメモリコントローラ１５５は、外部メモリコントローラ１２０、１つ以上のメモリダイ１６０、又はプロセッサ１２５の内の１つ以上と通信するように動作可能であり得る。幾つかの例では、デバイスメモリコントローラ１５５は、メモリダイ１６０のローカルメモリコントローラ１６５と併せて、本明細書に説明するメモリデバイス１１０の動作を制御し得る。

【0023】

幾つかの例では、メモリデバイス１１０は、ホストデバイス１０５からデータ若しくはコマンド又はそれら両方を受信し得る。例えば、メモリデバイス１１０は、メモリデバイス１１０がホストデバイス１０５に対するデータを蓄積することを指し示す書き込みコマンド、又はメモリデバイス１１０がメモリダイ１６０内に蓄積されたデータをホストデバイス１０５に提供することを指し示す読み出しコマンドを受信し得る。

【0024】

（例えば、メモリダイ１６０に対してローカルな）ローカルメモリコントローラ１６５は、メモリダイ１６０の動作を制御するように動作可能であり得る。幾つかの例では、ローカルメモリコントローラ１６５は、デバイスメモリコントローラ１５５と通信する（例えば、データ若しくはコマンド又はそれら両方を受信又は送信する）ように動作可能であり得る。幾つかの例では、メモリデバイス１１０は、デバイスメモリコントローラ１５５及びローカルメモリコントローラ１６５を含まなくてもよく、又は外部メモリコントローラ１２０は、本明細書で説明する様々な機能を実施し得る。したがって、ローカルメモリコントローラ１６５は、デバイスメモリコントローラ１５５と、その他のローカルメモリコントローラ１６５と、又は直接、外部メモリコントローラ１２０若しくはプロセッサ１２５又はそれらの組み合わせと通信するように動作可能であり得る。デバイスメモリコントローラ１５５若しくはローカルメモリコントローラ１６５又はそれら両方内に含まれ得るコンポーネントの例は、（例えば、外部メモリコントローラ１２０から）信号を受信するための受信機、（例えば、外部メモリコントローラ１２０へ）信号を送信するための送信機、受信した信号を復号又は復調するためのデコーダ、送信される信号を符号化又は変調するためのエンコーダ、又はデバイスメモリコントローラ１５５若しくはローカルメモリコントローラ１６５又はそれら両方の説明する動作をサポートするように動作可能な様々なその他の回路又はコントローラを含み得る。

【0025】

外部メモリコントローラ１２０は、システム１００又はホストデバイス１０５のコンポーネント（例えば、プロセッサ１２５）とメモリデバイス１１０との間の情報、データ、又はコマンドの内の１つ以上の通信を可能にするように動作可能であり得る。外部メモリコントローラ１２０は、ホストデバイス１０５のコンポーネントとメモリデバイス１１０との間で交換される通信を置換又は変換し得る。幾つかの例では、外部メモリコントローラ１２０又はシステム１００若しくはホストデバイス１０５のその他のコンポーネント、又は本明細書に説明するその機能は、プロセッサ１２５によって実装され得る。例えば、外部メモリコントローラ１２０は、プロセッサ１２５又はシステム１００若しくはホストデバイス１０５のその他のコンポーネントによって実装されるハードウェア、ファームウェア、若しくはソフトウェア、又はそれらの何らかの組み合わせであり得る。外部メモリコントローラ１２０は、メモリデバイス１１０の外部にあるものとして描写されているが、幾つかの例では、外部メモリコントローラ１２０、又は本明細書に説明するその機能は、メモリデバイス１１０の１つ以上のコンポーネント（例えば、デバイスメモリコントローラ１５５、ローカルメモリコントローラ１６５）によって実装され得、又はその逆も然りである。

【0026】

ホストデバイス１０５のコンポーネントは、１つ以上のチャネル１１５を使用してメモリデバイス１１０と情報を交換し得る。チャネル１１５は、外部メモリコントローラ１２０とメモリデバイス１１０との間の通信をサポートするように動作可能であり得る。各チャネル１１５は、ホストデバイス１０５とメモリデバイスとの間で情報を運ぶ伝送媒体の例である。各チャネル１１５は、システム１００のコンポーネントと関連付けられた端子間に１つ以上の信号経路又は伝送媒体（例えば、導体）を含み得る。信号経路は、信号を運ぶように動作可能な導電経路の一例であり得る。例えば、チャネル１１５は、ホストデバイス１０５における１つ以上のピン又はパッド、及びメモリデバイス１１０における１つ以上のピン又はパッドを含む第１の端子を含み得る。ピンは、システム１００のデバイスの導電性入力又は出力ポイントの一例であり得、ピンは、チャネルの一部として機能するように動作可能であり得る。

【0027】

チャネル１１５（並びに関連する信号経路及び端末）は、１つ以上のタイプの情報を通信するために専用であり得る。例えば、チャネル１１５は、１つ以上のコマンド及びアドレス（ＣＡ）チャネル１８６、１つ以上のクロック信号（ＣＫ）チャネル１８８、１つ以上のデータ（ＤＱ）チャネル１９０、１つ以上のその他のチャネル１９２、又はそれらの組み合わせを含み得る。幾つかの例では、シグナリングは、シングルデータレート（ＳＤＲ）シグナリング又はダブルデータレート（ＤＤＲ）シグナリングを使用して、チャネル１１５を介して通信され得る。ＳＤＲシグナリングでは、信号の１つの変調シンボル（例えば、信号レベル）は、クロックサイクル毎に（例えば、クロック信号の立ち上がりエッジ又は立ち下がりエッジ上に）記録され得る。ＤＤＲシグナリングでは、信号の２つの変調シンボル（例えば、信号レベル）は、クロックサイクル毎に（例えば、クロック信号の立ち上がりエッジ及び立ち下がりエッジの両方の上に）記録され得る。

【0028】

図２は、本明細書に開示するような例に従った低電圧強誘電体メモリセルのセンシングをサポートするメモリダイ２００の一例を説明する。メモリダイ２００は、図１を参照して説明したメモリダイ１６０の一例であり得る。幾つかの例では、メモリダイ２００は、メモリチップ、メモリデバイス、又は電子メモリ装置と称され得る。メモリダイ２００は、異なる論理状態（例えば、２つ以上の可能な状態のセットの内のプログラミングされた状態）を蓄積するように各々プログラミング可能であり得る１つ以上のメモリセル２０５を含み得る。例えば、メモリセル２０５は、一度に１ビットの情報（例えば、論理０又は論理１）を蓄積するように動作可能であり得る。幾つかの例では、メモリセル２０５（例えば、マルチレベルメモリセル）は、一度に２ビット以上の情報（例えば、論理００、論理０１、論理１０、論理１１）を蓄積するように動作可能であり得る。幾つかの例では、メモリセル２０５は、図１を参照して説明したメモリアレイ１７０等のアレイ内に配列され得る。

【0029】

メモリセル２０５は、プログラミング可能な状態を表す状態（例えば、分極状態又は誘電体電荷）をコンデンサ内に蓄積し得る。ＦｅＲＡＭアーキテクチャでは、メモリセル２０５は、プログラミング可能な状態を表す電荷及び／又は分極を蓄積するための強誘電体材料を含むコンデンサ２４０を含み得る。メモリセル２０５は、コンデンサ２４０等の論理ストレージコンポーネントと、スイッチングコンポーネント２４５とを含み得る。コンデンサ２４０は、強誘電体コンデンサの一例であり得る。コンデンサ２４０の第１のノードは、スイッチングコンポーネント２４５と結合され得、コンデンサ２４０の第２のノードは、プレート線２２０と結合され得る。スイッチングコンポーネント２４５は、２つのコンポーネント間の電子通信を選択的に確立又は非確立するトランジスタ又は任意のその他のタイプのスイッチデバイスの一例であり得る。

【0030】

メモリダイ２００は、グリッド状のパターン等のパターンで配列されたアクセス線（例えば、ワード線２１０、デジット線２１５、及びプレート線２２０）を含み得る。アクセス線は、メモリセル２０５と結合された導電線であり得、メモリセル２０５上でアクセス動作を実施するために使用され得る。幾つかの例では、ワード線２１０は、行線と称され得る。幾つかの例では、デジット線２１５は、列線又はビット線と称され得る。アクセス線、行線、列線、ワード線、デジット線、ビット線、若しくはプレート線、又はそれらの類似物への言及は、理解又は動作を失うことなく相互に交換可能である。メモリセル２０５は、ワード線２１０、デジット線２１５、及び／又はプレート線２２０の交点に位置付けられ得る。

【0031】

読み出し及び書き込み等の動作は、ワード線２１０、デジット線２１５、及び／又はプレート線２２０等のアクセス線を活性化又は選択することによってメモリセル２０５上で実施され得る。ワード線２１０、デジット線２１５、及びプレート線２２０をバイアスする（例えば、ワード線２１０、デジット線２１５、又はプレート線２２０に電圧を印加する）ことによって、それらの交差点で単一のメモリセル２０５がアクセスされ得る。ワード線２１０、デジット線２１５、又はプレート線２２０を活性化又は選択することは、個別の線に電圧を印加することを含み得る。

【0032】

メモリセル２０５にアクセスすることは、行デコーダ２２５、列デコーダ２３０、及びプレートドライバ２３５を通じて制御され得る。例えば、行デコーダ２２５は、ローカルメモリコントローラ２６５から行アドレスを受信し得、受信した行アドレスに基づいてワード線２１０を活性化し得る。列デコーダ２３０は、ローカルメモリコントローラ２６５から列アドレスを受信し、受信した列アドレスに基づいてデジット線２１５を活性化する。プレートドライバ２３５は、ローカルメモリコントローラ２６５からプレートアドレスを受信し得、受信したプレートアドレスに基づいてプレート線２２０を活性化する。

【0033】

メモリセル２０５を選択又は選択解除することは、スイッチングコンポーネント２４５を活性化又は非活性化することによって達成され得る。コンデンサ２４０は、スイッチングコンポーネント２４５を使用してデジット線２１５と電子通信し得る。例えば、スイッチングコンポーネント２４５が非活性化された場合にコンデンサ２４０はデジット線２１５から絶縁され得、スイッチングコンポーネント２４５が活性化された場合にコンデンサ２４０はデジット線２１５と結合され得る。

【0034】

ワード線２１０は、メモリセル２０５上でアクセス動作を実施するために使用されるメモリセル２０５と電子通信する導電線であり得る。幾つかのアーキテクチャでは、ワード線２１０は、メモリセル２０５のスイッチングコンポーネント２４５のゲートと電子通信し得、メモリセルのスイッチングコンポーネント２４５を制御するように動作可能であり得る。幾つかのアーキテクチャでは、ワード線２１０は、メモリセル２０５のコンデンサのノードと電子通信し得、メモリセル２０５は、スイッチングコンポーネントを含まなくてもよい。

【0035】

デジット線２１５は、メモリセル２０５をセンスコンポーネント２５０と接続する導電線であり得る。幾つかのアーキテクチャでは、メモリセル２０５は、アクセス動作の一部分の間にデジット線２１５と選択的に結合され得る。例えば、ワード線２１０及びメモリセル２０５のスイッチングコンポーネント２４５は、メモリセル２０５のコンデンサ２４０及びデジット線２１５を選択的に結合及び／又は絶縁するように動作可能であり得る。幾つかのアーキテクチャでは、メモリセル２０５は、デジット線２１５と（例えば、一定に）電子通信し得る。

【0036】

プレート線２２０は、メモリセル２０５上でアクセス動作を実施するために使用されるメモリセル２０５と電子通信する導電線であり得る。プレート線２２０は、コンデンサ２４０のノード（例えば、セル底部）と電子通信し得る。プレート線２２０は、メモリセル２０５のアクセス動作中にコンデンサ２４０をバイアスするために、デジット線２１５と協働し得る。

【0037】

センスコンポーネント２５０は、メモリセル２０５のコンデンサ２４０上に蓄積された状態（例えば、分極状態又は電荷）を判定し得、検出された状態に基づいてメモリセル２０５の論理状態を判定し得る。センスコンポーネント２５０は、メモリセル２０５の信号出力を増幅するための１つ以上のセンス増幅器を含み得る。センスコンポーネント２５０は、デジット線２１５を介してメモリセル２０５から受信した信号をリファレンス２５５（例えば、リファレンス電圧）と比較し得る。メモリセル２０５の検出された論理状態は、センスコンポーネント２５０の出力として（例えば、入力／出力２６０に）提供され得、メモリダイ２００を含むメモリデバイス１１０の別のコンポーネントに検出された論理状態を指し示し得る。

【0038】

ローカルメモリコントローラ２６５は、様々なコンポーネント（例えば、行デコーダ２２５、列デコーダ２３０、プレートドライバ２３５、及びセンスコンポーネント２５０）を通じてメモリセル２０５の動作を制御し得る。ローカルメモリコントローラ２６５は、図１を参照して説明したローカルメモリコントローラ１６５の一例であり得る。幾つかの例では、行デコーダ２２５、列デコーダ２３０、及びプレートドライバ２３５の内の１つ以上、並びにセンスコンポーネント２５０は、ローカルメモリコントローラ２６５と共同設置され得る。ローカルメモリコントローラ２６５は、１つ以上の異なるメモリコントローラ（例えば、ホストデバイス１０５と関連付けられた外部メモリコントローラ１２０、メモリダイ２００と関連付けられた別のコントローラ）からの１つ以上のコマンド又はデータの内の１つ以上を受信し、コマンド若しくはデータ（又はそれら両方）を、メモリダイ２００により使用され得る情報に変換し、メモリダイ２００上で１つ以上の動作を実施し、１つ以上の動作を実施することに基づいてメモリダイ２００からホストデバイス１０５にデータを通信するように動作可能であり得る。ローカルメモリコントローラ２６５は、対象のワード線２１０、対象のデジット線２１５、及び対象のプレート線２２０を活性化するために、行信号及び列アドレス信号を生成し得る。ローカルメモリコントローラ２６５はまた、メモリダイ２００の動作中に使用される様々な電圧又は電流を生成及び制御し得る。一般的に、本明細書に論じる印加電圧又は電流の振幅、形状、又は継続時間は、変更され得、メモリダイ２００の動作で論じる様々な動作に対して異なり得る。

【0039】

ローカルメモリコントローラ２６５は、メモリダイ２００の１つ以上のメモリセル２０５上で１つ以上のアクセス動作を実施するように動作可能であり得る。アクセス動作の例は、とりわけ、書き込み動作、読み出し動作、リフレッシュ動作、プリチャージ動作、又は活性化動作を含み得る。幾つかの例では、アクセス動作は、（例えば、ホストデバイス１０５からの）様々なアクセスコマンドに応答して、ローカルメモリコントローラ２６５によって実施され得、さもなければ調整され得る。ローカルメモリコントローラ２６５は、ここにリストされていないその他のアクセス動作、又はメモリセル２０５へのアクセスに直接関係しないメモリダイ２００の動作に関連するその他の動作を実施するように動作可能であり得る。

【0040】

ローカルメモリコントローラ２６５は、メモリダイ２００の１つ以上のメモリセル２０５上で読み出し動作（例えば、センシング動作）を実施するように動作可能であり得る。読み出し動作中、メモリダイ２００のメモリセル２０５内に蓄積された論理状態が判定され得る。ローカルメモリコントローラ２６５は、読み出し動作を実施する対象のメモリセル２０５を識別し得る。ローカルメモリコントローラ２６５は、対象のメモリセル２０５と結合された対象のワード線２１０、対象のデジット線２１５、及び対象のプレート線２２０を識別し得る。ローカルメモリコントローラ２６５は、対象のメモリセル２０５にアクセスするために（例えば、ワード線２１０、デジット線２１５、又はプレート線２２０に電圧を印加して）対象のワード線２１０、対象のデジット線２１５、及び対象のプレート線２２０を活性化し得る。対象のメモリセル２０５は、アクセス線をバイアスすることに応答して、信号をセンスコンポーネント２５０へ転送し得る。センスコンポーネント２５０は信号を増幅し得る。ローカルメモリコントローラ２６５は、センスコンポーネント２５０を活性化し（例えば、センスコンポーネントをラッチし）得、それによって、メモリセル２０５から受信した信号をリファレンス２５５と比較し得る。該比較に基づいて、センスコンポーネント２５０は、メモリセル２０５上に蓄積された論理状態を判定し得る。

【0041】

幾つかの例では、センスコンポーネント２５０は、カスコードを介してアクセス線（例えば、ワード線２１０、デジット線２１５、プレート線２２０等）に結合され得る。アクセス動作の一部として、カスコードのゲートは、カスコードの閾値電圧を補償するためにバイアスされ得る。１つ以上のアクセス線は、例えば、プリチャージ電圧源を使用してデジット線２１５と、リファレンス信号と関連付けられたダミーデジット線（図示せず）とをプリチャージすることによってその後活性化され得る。メモリセル２０５内に蓄積された電荷に対応する信号は、第１のカスコードを通じて抽出され得、ダミーデジット線に基づくリファレンス信号は、第２のカスコードを通じて転送され得る。抽出された信号及びリファレンス信号は、個別のコンデンサ（例えば、ＡＭＰＣＡＰ）を各々充電し得、センスコンポーネント２５０は、メモリセル２０５内に蓄積された論理状態（例えば、論理１又は論理０）を判定するために、メモリセルからの抽出された信号とリファレンス信号のソースからの抽出された信号とを比較し得る。ダミーデジット線において発現したリファレンス信号をメモリセルからの抽出された信号と比較することによって、センスコンポーネントにおけるセンスウィンドウに対するメモリセルの性能の変動の影響は低減され得る。また、カスコードのゲートをバイアスすることに基づいて、センスコンポーネントにおいて比較される信号間の差は、他のセンシングスキームと比較して小さくなり得る。バイアスすることは、したがって、アクセス動作と関連付けられる電力消費を削減し得る。

【0042】

図３は、本明細書に開示するような例に従った低電圧強誘電体メモリセルのセンシングをサポートする回路３００の一例を説明する。幾つかの例では、回路３００は、システム１００又はメモリダイ２００の態様を実装し得る。実例として、回路３００は、メモリセル３０５、ワード線３１０、デジット線３１５、プレート線３２０、及びセンスコンポーネント３５０を含み得、それらは、図１及び図２を参照して説明した対応するコンポーネントの例であり得る。回路３００はまた、選択コンポーネント３２５、カスコード３３０、スイッチ３３１～３３６、ゲートコンデンサ３４０、プリチャージ電圧源３４５、リファレンス電圧源３５５、グランド電圧源３６０、リファレンスコンデンサ３６５、バイアス電圧源３７０、ＡＭＰＣＡＰ３７５、及びダミーデジット線３１６を含み得る。

【0043】

幾つかのメモリシステムでは、静的リファレンス信号は、メモリセルからの抽出された信号と比較され得る。時間の経過と共に、メモリセルからの抽出される信号は変化し得、このことは、アクセス動作に対するセンスウィンドウを縮小させ得、データに誤りを導き得る。追加的又は代替的に、リファレンス信号の静的な性質及びメモリセルからの抽出された信号の動的な性質は、アクセス動作にタイミング制約を導き得る。例えば、センスコンポーネントの活性化が早すぎる又は遅すぎる場合、センスウィンドウは以前よりも小さくなり得る。

【0044】

メモリデバイスは、メモリセル３０５からの信号を発現するために使用される技術と同様の技術を使用してリファレンス信号を発現するように構成され得る。例えば、回路３００は、静的であり得るリファレンス信号に基づいて信号を発現するように構成されたコンデンサ３７５－ｂ、カスコード３３０－ｂ、ダミーデジット線３１６、及び１つ以上のスイッチ（例えば、スイッチ３３１－ｂ、３３２－ｂ、３３３－ｂ、３３４－ｂ、３３５、及び３３６－ｂ）を含み得る。メモリセルからの信号を発現するために使用される技術と同様の技術を使用してリファレンス信号と関連付けられた信号を発現することによって、リファレンス信号から発現する信号は、メモリセルから発現する信号と同様に（時間内に）追跡し得、アクセス動作と関連付けられるタイミング制約を低減し得る。追加的又は代替的に、メモリセルからの信号を発現するために使用される技術と同様の技術を使用してリファレンス信号と関連付けられた信号を発現することによって、リファレンス信号から発現した信号は、（例えば、メモリデバイスが経年劣化するにつれて）使用を通じてメモリデバイスは摩耗するので、メモリセル３０５から発現した信号と同様の変動を示し得る。幾つかの例では、ダミーデジット線３１６は、ホストデバイスに代わってデータを蓄積するために使用されていないメモリデバイス内のデジット線の一例であり得る。そうした場合、そうしたデジット線は、静的リファレンス信号から信号を発現するために使用され得る。

【0045】

カスコード（例えば、カスコード３３０－ａ又はカスコード３３０－ｂ）は、２つのトランジスタを含む２段増幅器の一例であり得る。例えば、エミッタ接地段（例えば、第１のトランジスタ）は、ベース接地段（例えば、第２のトランジスタ）に供給され得る。単段増幅器と比較して、カスコードは、より高い入出力絶縁、より高い入力インピーダンス、より高い出力インピーダンス、より高い帯域幅、又はそれらの組み合わせを有し得る。

【0046】

アクセス動作の前に（例えば、回路３００のアイドル期間中に）、スイッチ３３６は活性化され得（例えば、スイッチ３３６と関連付けられたトランジスタは導電的であり得）、スイッチ３３５は、リファレンス電圧源３５５をリファレンスコンデンサ３６５と結合するために活性化され得る。幾つかの例では、リファレンス電圧源３５５は、リファレンス電圧ＶＳＡＲＥＦ（例えば、２．２ボルト（Ｖ））を提供し得、リファレンスコンデンサ３６５は、（例えば、３．８フェムトファラド（ｆＦ）の静電容量を有する）リファレンスコンデンサＣＲＥＦと称され得る。

【0047】

アクセス動作の前に、スイッチ３３１及び３３２は、バイアス電圧源３７０をカスコード３３０－ａ及び３３０－ｂのゲートコンデンサ３４０と結合するために活性化され得る。幾つかの例では、各バイアス電圧源３７０は２．８Ｖの電圧を提供し得る。幾つかの例では、各ゲートコンデンサ３４０は、個別のカスコード３３０と関連付けられた電圧閾値コンデンサＶｔｈＣａｐと称され得る。ゲートコンデンサ３４０－ａを有するバイアス電圧源３７０－ａに基づいて、カスコード３３０－ａのゲートを、カスコード３３０－ａの閾値電圧を補償する電圧にバイアスするために、ゲートコンデンサ３４０－ａ内に電荷が蓄積され得る。同様のバイアス動作に基づいて、カスコード３３０－ｂのゲートは、カスコード３３０－ｂの閾値電圧を補償する電圧にバイアスされ得る。スイッチ３３３及び３３４は、バイアス動作中に回路３００のコンポーネントを絶縁するために非活性化され得る（例えば、スイッチ３３３及び３３４と関連付けられたトランジスタは非導電的であり得る）。

【0048】

幾つかの例では、アクセス動作は、（例えば、メモリコントローラ又はホストデバイスからの）コマンドに基づいて開始され得る。スイッチ３３４は、（例えば、選択コンポーネント３２５を通じた）デジット線３１５とダミーデジット線３１６とをプリチャージ電圧源３４５と結合するために活性化され得る。プリチャージ電圧源３４５は、（例えば、デジット線３１５の寄生容量内に電荷を蓄積することによる）デジット線３１５とダミーデジット線３１６とをプリチャージ電圧（例えば、１．５Ｖ）にプリチャージし得る。幾つかの例では、ダミーデジット線３１６は、ミミックコンデンサと称され得るコンデンサＤＬ＃ｃａｐを含み得る。

【0049】

デジット線３１５及びダミーデジット線３１６をプリチャージした後、バイアス電圧源３７０は、スイッチ３３１を非活性化することによって、回路３００の他のコンポーネントから絶縁され得る。スイッチ３３３は、各カスコード３３０の個別の閾値のサンプリングを開始するために活性化され得る。すなわち、カスコード３３０－ａのゲートは、カスコード３３０－ａ及びスイッチ３３３－ａを通じてデジット線３１５と結合され得、カスコード３３０－ｂのゲートは、カスコード３３０－ｂ及びスイッチ３３３－ｂを通じてダミーデジット線３１６と結合され得る。この結合に基づいて、個別のカスコード３３０のゲート上の電圧は、各カスコード３３０上の個々の閾値電圧を補償する電圧レベルに設定され得る。サンプリングした後、スイッチ３３４は、デジット線３１５及びダミーデジット線３１６をプリチャージ電圧源３４５から絶縁するために非活性化され得る。

【0050】

デジット線３１５及びダミーデジット線３１６をプリチャージ電圧源３４５から絶縁した後、メモリセル３０５内に蓄積された電荷を抽出するために電荷共有が開始され得る。スイッチ３３２及び３３３は、デジット線３１５及びダミーデジット線３１６をカスコード３３０及びゲートコンデンサ３４０から絶縁するために非活性化され得る。スイッチ３３５は、リファレンスコンデンサ３６５をグランド電圧源３６０と結合するために活性化され得る。幾つかの例では、グランド電圧源は、仮想接地であり得、又はゼロ（０）Ｖの電圧を有し得る。ワード線３１０は、デジット線３１５をメモリセル３０５と結合するために活性化され得る。デジット線３１５とメモリセル３０５との間の電荷共有は、メモリセル３０５内に蓄積された論理状態と関連付けられた信号がデジット線３１５に転送されることを可能にし得る。また、スイッチ３３１は、電荷共有中に活性化され得る。

【0051】

電荷共有後、センスコンポーネント３５０においてセンシングするために、論理状態と関連付けられた信号が抽出され得る。スイッチ３３１は、回路３００のコンポーネントをバイアス電圧源３７０から絶縁するために非活性化され得る。スイッチ３３３は、デジット線３１５をカスコード３３０－ａと結合し、ダミーデジット線３１６をカスコード３３０－ｂと結合するために活性化され得る。抽出された信号は、デジット線３１５からカスコード３３０－ａを通じて転送され得、ＡＭＰＣＡＰ３７５－ａを充電し得る。同様に、リファレンス信号は、ダミーデジット線３１６からカスコード３３０－ｂを通じて転送され得、ＡＭＰＣＡＰ３７５－ｂを充電し得る。

【0052】

信号が抽出された後、スイッチ３３６は、ＡＭＰＣＡＰ３７５及びセンスコンポーネント３５０を回路３００の他のコンポーネントから絶縁するために非活性化され得る。センスコンポーネント３５０は、メモリセル３０５内に蓄積された論理状態（例えば、論理１又は論理０）を判定するために、（例えば、ＡＭＰＣＡＰ３７５内に蓄積された電荷に基づいて）抽出された信号をリファレンス信号とその後比較し得る。ダミーデジット線３１６において発現したリファレンス信号を、メモリセル３０５からの抽出された信号と比較することによって、センスコンポーネント３５０におけるセンスウィンドウに対するメモリセルの性能の変動の影響は低減され得る。また、カスコード３３０のゲートをバイアスすることに基づいて、センスコンポーネント３５０において比較される信号間の差は、他のセンシングスキームと比較して小さくなり得る。バイアスすることは、したがって、アクセス動作と関連付けられる電力消費を削減し得る。

【0053】

図４は、本明細書に開示するような例に従った低電圧強誘電体メモリセルのセンシングをサポートするタイミング図４００の一例を説明する。タイミング図４００は、メモリセルと関連付けられたセンシング動作を説明し得る。タイミング図４００は、センシング動作の実施を説明するために、図３を参照して説明した回路３００のコンポーネント及びノードと関連付けられた様々な電圧レベル（例えば、時間の関数としての電圧信号）を示す。また、表４０１は、タイミング図４００で識別される時間ｔ０～ｔ６におけるコンポーネントの状態を説明する。例えば、表４０１は、図３を参照して説明した対応するデバイスの例であり得るワード線３１０及びスイッチ３３１～３３６の個別の状態を説明し得る。図４で使用される時間及び電圧のスケールは、説明を目的としたものであり、幾つかの場合、特定の値を描写しないことがある。

【0054】

時間ｔ０は、アクセス動作の前又は（複数の）アクセス動作の間等のアイドル期間に対応し得る。スイッチ３３６は活性化され得（表４０１ではオンとして表され得る）、スイッチ３３５は、リファレンス電圧ＶＳＡＲＥＦ（例えば、２．２Ｖ）をリファレンスコンデンサと結合するために活性化され得る。スイッチ３３１及び３３２は、カスコードの電圧閾値を補償するために各カスコードのゲートを個別のバイアス電圧にバイアスするために活性化され得る。スイッチ３３３及び３３４並びにワード線３１０は、コンポーネントを絶縁するために非活性化され得る（表４０１ではオフとして表され得る）。

【0055】

幾つかの例では、アクセス動作は、（例えば、メモリコントローラ又はホストデバイスからの）コマンドに基づいて開始され得る。時間ｔ１において、アクセス線は、アクセス動作の一部として、及び／又はコマンドの受信に基づいてプリチャージされ得る。スイッチ３３４は、（例えば、選択コンポーネントを通じた）デジット線３１５とダミーデジット線３１６とをプリチャージ電圧源３４５と結合するために活性化され得る。プリチャージ電圧源は、（例えば、デジット線の寄生容量内に電荷を蓄積することによる）デジット線とダミーデジット線とをプリチャージ電圧（例えば、１．５Ｖ）にプリチャージし得る。デジット線をプリチャージすることに基づいて、デジット線信号４１６は、０Ｖ（例えば、グランド電圧、仮想接地、又は相対的グランド）から電圧Ｖｒｅａｄに増加し得る。デジット線信号４１６は、デジット線３１５又はダミーデジット線３１６上の信号を指し得る。

【0056】

プリチャージした後、各カスコードの個別の閾値電圧は、時間ｔ２において開始してサンプリングされ得る。幾つかの例では、時間ｔ２は、時間ｔ１後に１５ナノ秒（ｎｓ）発生し得る。スイッチ３３１は、バイアス電圧源３７０をカスコード３３０から絶縁するために非活性化され得る。センスコンポーネントにおける信号（例えば、第１のＡＭＰＣＡＰ信号４０６及び第２のＡＭＰＣＡＰ信号４２６）は、各々、電圧ＶＨＳＡにあり得る。スイッチ３３３は、第１のカスコード３３０－ａの第１のゲートが第１のカスコードを通じてデジット線３１５と結合され得、第２のカスコード３３０－ｂの第２のゲートが第２のカスコードを通じてダミーデジット線３１６と結合され得るように活性化され得る。デジット線３１５及びダミーデジット線３１６の電圧は、結合することに基づいて、カスコード３３０を通じた電圧と等しくされ得る。サンプリングが時間ｔ３において終了すると、スイッチ３３４は、デジット線３１５及びダミーデジット線３１６をプリチャージ電圧源３４５から絶縁するために非活性化され得る。幾つかの例では、時間ｔ３は、時間ｔ２の後５ｎｓ発生し得る。

【0057】

デジット線及びダミーデジット線をプリチャージ電圧源から絶縁した後、メモリセル内に蓄積された電荷を抽出するために、時間ｔ４において電荷共有が開始され得る。幾つかの例では、時間ｔ４は、時間ｔ３の後に１ｎｓ以下発生し得る。スイッチ３３２及び３３３は、デジット線３１５及びダミーデジット線３１６をカスコード３３０から絶縁するために非活性化され得る。スイッチ３３５は、リファレンスコンデンサをグランド電圧源と結合するために活性化され得る。幾つかの例では、グランド電圧源は、仮想接地され得、又はゼロ（０）Ｖの電圧を有し得る。ワード線３１０は、デジット線をメモリセル３０５と結合するために活性化され得る。ワード線３１０を活性化することは、ワード線信号４１１を励起された共通コレクタ電圧ＶＣＣＰに増加させるために電圧を印加することを含み得る。デジット線３１５とメモリセル３０５との間の電荷共有は、メモリセル３０５内に蓄積された論理状態と関連付けられた信号をデジット線３１５へ転送することを可能にし得る。メモリセル３０５とデジット線３１５との間の電荷共有は、時間ｔ４後のデジット線信号４１６の減少に反映される。図４００は、ｔ４後の２つの別個のデジット線信号を説明している。論理“１”がメモリセル３０５上に蓄積された場合、デジット線信号の内の１つ（例えば、デジット線信号４１６－ａ）が発生する。論理“０”がメモリセル３０５上に蓄積された場合、デジット線信号の内の他の１つ（例えば、デジット線信号４１６－ｂ）が発生する。同様に、信号の分割はまた、第１のＡＭＰＣＡＰ信号４０６について説明されている。また、スイッチ３３１は、電荷共有中に活性化され得る。プレート線電圧４２１は、電荷共有の間、低く（例えば、０Ｖに又はその近くに）保たれ得、このことは、アクセス動作と関連付けられる電力消費を削減し得る。

【0058】

電荷共有後、時間ｔ５において、論理状態と関連付けられた信号は、センスコンポーネント３５０においてセンシングされるために抽出され得る、幾つかの例では、時間ｔ５は、時間ｔ４の後１５ｎｓ発生し得る。スイッチ３３１は、コンポーネントをバイアス電圧源３７０から絶縁するために非活性化され得る。スイッチ３３３は、デジット線３１５を第１のカスコード３３０－ａと結合し、ダミーデジット線３１６を第２のカスコード３３０－ｂと結合するために活性化され得る。抽出された信号は、第１のカスコード３３０－ａを通じたデジット線３１５と第１のＡＭＰＣＡＰ３７５－ａとの間で転送され得、このことは、第１のＡＭＰＣＡＰ信号４０６の減少をもたらし得る。図４００は、ｔ５後の２つの別個の第１のＡＭＰＣＡＰを説明する。論理“１”がメモリセル３０５上に蓄積された場合、第１のＡＭＰＣＡＰ信号の内の１つ（例えば、第１のＡＭＰＣＡＰ信号４０６－ａ）が発生する。論理“０”がメモリセル３０５上に蓄積された場合、第１のＡＭＰＣＡＰ信号の内の他の１つ（例えば、第１のＡＭＰＣＡＰ信号４０６－ｂ）が発生する。同様に、リファレンス信号は、第２のカスコード３３０－ｂを通じたダミーデジット線３１６と第２のＡＭＰＣＡＰ３７５－ｂとの間で転送され得、このことは、第２のＡＭＰＣＡＰ信号４２６の減少をもたらし得る。時間ｔ５と時間ｔ６との間で、第１のＡＭＰＣＡＰ信号４０６の発現は、第２のＡＭＰＣＡＰ信号４２６の発現で追跡する。そうしたシチュエーションでは、そうした回路及び動作内のデータを読み出すためのセンスウィンドウは、センスコンポーネント３５０が活性化又は起動されるタイミングに対して、より堅牢であり得、感化されにくいことがある。追加的又は代替的に、静的リファレンス信号に基づいて第２のＡＭＰＣＡＰ信号４２６を発現するために、コンポーネントの中でもとりわけ、ダミーデジット線３１６、カスコード３３０－ｂ、及びＡＭＰＣＡＰ３７５－ｂを使用することによって、メモリデバイスの経年劣化に伴って発生し得るメモリセルからの信号とリファレンス信号からの信号と間の変動の差は減少し得る。こうしたシチュエーションでは、メモリデバイスは、一種の差動動作を生成する回路を有し得、（メモリデバイスの経年変化に起因する）変化は、メモリセルからの信号とリファレンス信号からの信号の両方に同様の方法で影響を与え得る。

【0059】

信号が抽出された後、時間ｔ６において、スイッチ３３６は、ＡＭＰＣＡＰ３７５及びセンスコンポーネント３５０を他のコンポーネント（例えば、カスコード、デジット線等）から絶縁するために非活性化され得る。センスコンポーネント３５０は、メモリセル３０５内に蓄積された論理状態（例えば、論理１又は論理０）を判定するために、（例えば、抽出された信号に基づく）第１のＡＭＰＣＡＰ信号４０６を（例えば、リファレンス信号に基づく）第２のＡＭＰＣＡＰ信号４２６とその後比較し得る。例えば、第１のＡＭＰＣＡＰ信号４０６が第２のＡＭＰＣＡＰ信号４２６よりも小さい場合、センスコンポーネントは、メモリセルが第１の論理状態（例えば、論理０又は論理１）を蓄積したと判定し得る。他方、第１のＡＭＰＣＡＰ信号４０６が第２のＡＭＰＣＡＰ信号４２６よりも大きい場合、センスコンポーネントは、メモリセルが第１の論理状態とは異なる第２の論理状態（例えば、論理１又は論理０）を蓄積したと判定し得る。

【0060】

ダミーデジット線３１６において発現したリファレンス信号とメモリセル３０５からの抽出された信号とに基づく信号を比較することによって、センスコンポーネント３５０におけるセンスウィンドウに対するメモリセル３０５の性能の変動の影響は低減され得る。また、カスコードのゲートをバイアスすることに基づいて、第１のＡＭＰＣＡＰ信号４０６と第２のＡＭＰＣＡＰ信号４２６との間の差は、他のセンシングスキームでのセンスコンポーネントにおける信号と比較して小さくなり得る。バイアスすることは、したがって、アクセス動作と関連付けられる電力消費を削減し得る。

【0061】

図５は、本明細書に開示するような例に従った低電圧強誘電体メモリセルのセンシングをサポートするメモリアレイ５０５のブロック図５００を示す。メモリアレイ５０５は、図１～図４を参照して説明したようなメモリアレイの態様の一例であり得る。メモリアレイ５０５は、第１のカスコードバイアスマネージャ５１０、第２のカスコードバイアスマネージャ５１５、メモリセル信号マネージャ５２０、リファレンス信号マネージャ５２５、センシングマネージャ５３０、プリチャージマネージャ５３５、第１のカスコード閾値マネージャ５４０、及び第２のカスコード閾値マネージャ５４５を含み得る。これらのモジュールの各々は、（例えば、１つ以上のバスを介して）直接的又は間接的に相互に通信し得る。

【0062】

第１のカスコードバイアスマネージャ５１０は、強誘電体メモリセルのアクセス動作の一部として、第１のカスコードの第１の閾値電圧を補償するために、第１のカスコードの第１のゲートを第１の電圧にバイアスし得、第１のカスコードは、強誘電体メモリセルと関連付けられたデジット線と結合される。

【0063】

第２のカスコードバイアスマネージャ５１５は、第２のカスコードの第２の閾値電圧を補償するために、第２のカスコードの第２のゲートを第２の電圧にバイアスし得、第２のカスコードは、アクセス動作中にリファレンス信号を提供するための電圧源と結合される。

【0064】

メモリセル信号マネージャ５２０は、第１のカスコードの第１のゲートを第１の電圧にバイアスすることに基づいて、強誘電体メモリセルと関連付けられた第３の電圧を第１のコンデンサへ第１のカスコードを通じて転送し得る。幾つかの例では、メモリセル信号マネージャ５２０は、強誘電体メモリセルをデジット線と結合させるためにワード線を選択し得る。幾つかの例では、メモリセル信号マネージャ５２０は、ワード線を選択することに基づいて、強誘電体メモリセルと第１のコンデンサとの間の電荷共有を開始し得、第３の電圧を第１のコンデンサへ転送することは電荷共有に基づく。

【0065】

幾つかの例では、メモリセル信号マネージャ５２０は、トランジスタを使用して、ワード線を選択することに基づいて、第２のカスコードを電圧源から絶縁し得る。幾つかの例では、メモリセル信号マネージャ５２０は、トランジスタを使用して、ワード線を選択する前に、第１のカスコードをデジット線から絶縁し得る。幾つかの例では、メモリセル信号マネージャ５２０は、トランジスタを使用して、ワード線を選択した後、電荷共有を開始することに基づいて、第１のカスコードをデジット線と結合し得る。

【0066】

リファレンス信号マネージャ５２５は、第２のカスコードの第２のゲートを第２の電圧にバイアスすることに基づいて、リファレンス信号と関連付けられた第４の電圧を第２のコンデンサへ第２のカスコードを通じて転送し得る。

【0067】

センシングマネージャ５３０は、第１のコンデンサへ転送された第３の電圧と第２のコンデンサへ転送された第４の電圧とに基づいて、強誘電体メモリセルにより蓄積された論理状態を判定し得る。幾つかの例では、センシングマネージャ５３０は、第１のトランジスタを使用して、第１のコンデンサを第１のカスコードから絶縁し得る。幾つかの例では、センシングマネージャ５３０は、第２のトランジスタを使用して、第２のコンデンサを第２のカスコードから絶縁し得る。幾つかの例では、センシングマネージャ５３０は、第１のコンデンサ及び第２のコンデンサを絶縁した後、強誘電体メモリセルにより蓄積された論理状態をセンシングするように構成されたセンスコンポーネントを活性化し得る。幾つかの例では、センシングマネージャ５３０は、センスコンポーネントを使用して、第１のコンデンサへ転送された第３の電圧と第２のコンデンサへ転送された第４の電圧とを比較し得る。幾つかの場合、センスコンポーネントはラッチを含み得る。

【0068】

プリチャージマネージャ５３５は、アクセス動作の一部として、デジット線とリファレンス信号と関連付けられたダミーデジット線とをプリチャージ電圧にプリチャージし得、第１のカスコードの第１のゲートをバイアスすること、及び第２のカスコードの第２のゲートをバイアスすることは、デジット線及びダミーデジット線をプリチャージすることに基づく。幾つかの例では、プリチャージマネージャ５３５は、プリチャージ電圧源をデジット線及びダミーデジット線と結合するために、トランジスタのセットを活性化し得る。幾つかの例では、プリチャージマネージャ５３５は、トランジスタを使用して、プリチャージ動作の少なくとも一部分の間、第１のカスコードの第１のゲートをデジット線から絶縁し得る。幾つかの例では、プリチャージマネージャ５３５は、１つ以上のトランジスタを使用して、トランジスタを使用して第１のゲートをデジット線から絶縁することに基づいて、第１のゲートをバイアスするために第１のカスコードの第１のゲートを第２の電圧源に結合し得る。幾つかの場合、ダミーデジット線は、ミミックコンデンサを含み得る。

【0069】

第１のカスコード閾値マネージャ５４０は、第１の電圧閾値と関連付けられた第１の電荷を、第１のカスコードの第１のゲートと結合された第１のゲートコンデンサ内に蓄積し得、第１の電圧閾値を補償することは、第１の電荷を蓄積することに基づく。

【0070】

第２のカスコード閾値マネージャ５４５は、第２の電圧閾値と関連付けられた第２の電荷を、第２のカスコードの第２のゲートと結合された第２のゲートコンデンサ内に蓄積し得、第２の電圧閾値を補償することは、第２の電荷を蓄積することに基づく。

【0071】

図６は、本明細書に開示するような例に従った低電圧強誘電体メモリセルのセンシングをサポートする１つ以上の方法６００を説明するフローチャートを示す。方法６００の動作は、本明細書に説明されるように、メモリアレイ又はそのコンポーネントによって実装され得る。例えば、方法６００の動作は、図５を参照して説明したように、メモリアレイによって実施され得る。幾つかの例では、メモリアレイは、説明する機能を実施するためにメモリアレイの機能的要素を制御するための命令のセットを実行し得る。追加的又は代替的に、メモリアレイは、特別な目的のハードウェアを使用して、説明する機能の態様を実施し得る。

【0072】

６０５において、メモリアレイは、強誘電体メモリセルのアクセス動作の一部として、第１のカスコードの第１の閾値電圧を補償するために、第１のカスコードの第１のゲートを第１の電圧にバイアスし得、第１のカスコードは、強誘電体メモリセルと関連付けられたデジット線と結合される。６０５の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、６０５の動作の態様は、図５を参照して説明したような第１のカスコードバイアスマネージャによって実施され得る。

【0073】

６１０において、メモリアレイは、第２のカスコードの第２の閾値電圧を補償するために、第２のカスコードの第２のゲートを第２の電圧にバイアスし得、第２のカスコードは、アクセス動作中にリファレンス信号を提供するための電圧源と結合される。６１０の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、６１０の動作の態様は、図５を参照して説明したような第２のカスコードバイアスマネージャによって実施され得る。

【0074】

６１５において、メモリアレイは、第１のカスコードの第１のゲートを第１の電圧にバイアスすることに基づいて、強誘電体メモリセルと関連付けられた第３の電圧を第１のコンデンサへ第１のカスコードを通じて転送し得る。６１５の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、６１５の動作の態様は、図５を参照して説明したようなメモリセル信号マネージャによって実施され得る。

【0075】

６２０において、メモリアレイは、第２のカスコードの第２のゲートを第２の電圧にバイアスすることに基づいて、リファレンス信号と関連付けられた第４の電圧を第２のコンデンサへ第２のカスコードを通じて転送し得る。６２０の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、６２０の動作の態様は、図５を参照して説明したようなリファレンス信号マネージャによって実施され得る。

【0076】

６２５において、メモリアレイは、第１のコンデンサへ転送された第３の電圧と第２のコンデンサへ転送された第４の電圧とに基づいて、強誘電体メモリセルにより蓄積された論理状態を判定し得る。６２５の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、６２５の動作の態様は、図５を参照して説明したようなセンシングマネージャによって実施され得る。

【0077】

幾つかの例では、本明細書に説明するような装置は、方法６００等の１つ以上の方法を実施し得る。装置は、強誘電体メモリセルのアクセス動作の一部として、第１のカスコードの第１の閾値電圧を補償するために、第１のカスコードの第１のゲートを第１の電圧にバイアスすることであって、第１のカスコードは、強誘電体メモリセルと関連付けられたデジット線と結合されることと、第２のカスコードの第２の閾値電圧を補償するために、第２のカスコードの第２のゲートを第２の電圧にバイアスすることであって、第２のカスコードは、アクセス動作中にリファレンス信号を提供するための電圧源と結合されることと、第１のカスコードの第１のゲートを第１の電圧にバイアスすることに基づいて、強誘電体メモリセルと関連付けられた第３の電圧を第１のコンデンサへ第１のカスコードを通じて転送することと、第２のカスコードの第２のゲートを第２の電圧にバイアスすることに基づいて、リファレンス信号と関連付けられた第４の電圧を第２のコンデンサへ第２のカスコードを通じて転送することと、第１のコンデンサへ転送された第３の電圧と第２のコンデンサへ転送された第４の電圧とに基づいて、強誘電体メモリセルにより蓄積された論理状態を判定することのための機構（例えば、装置に１つ以上の方法を実施させるように動作可能なコントローラ、プロセッサ等）、手段、又は命令（例えば、プロセッサにより実行可能な命令を蓄積する非一時的コンピュータ可読媒体）を含み得る。

【0078】

本明細書に説明する方法６００及び装置の幾つかの例は、アクセス動作の一部として、デジット線とリファレンス信号と関連付けられたダミーデジット線とをプリチャージ電圧にプリチャージすることであって、第１のカスコードの第１のゲートをバイアスすること、及び第２のカスコードの第２のゲートをバイアスすることは、デジット線及びダミーデジット線をプリチャージすることに基づき得ることのための動作、機構、手段、又は命令を更に含み得る。本明細書に説明する方法６００及び装置の幾つかの例では、デジット線及びダミーデジット線をプリチャージすることは、プリチャージ電圧源をデジット線及びダミーデジット線と結合するためにトランジスタのセットを活性化するための動作、機構、手段、又は命令を更に含み得る。

【0079】

本明細書に説明する方法６００及び装置の幾つかの例は、トランジスタを使用して、プリチャージ動作の少なくとも一部分の間、第１のカスコードの第１のゲートをデジット線から絶縁することと、１つ以上のトランジスタを使用して、トランジスタを使用して第１のゲートをデジット線から絶縁することに基づいて、第１のゲートをバイアスするために第１のカスコードの第１のゲートを第２の電圧源に結合することとのための動作、機構、手段、又は命令を更に含み得る。本明細書に説明する方法６００及び装置の幾つかの例では、ダミーデジット線は第３のコンデンサを含む。

【0080】

本明細書に説明する方法６００及び装置の幾つかの例は、第１のトランジスタを使用して、第１のコンデンサを第１のカスコードから絶縁することと、第２のトランジスタを使用して、第２のトランジスタを第２のカスコードから絶縁することと、第１のコンデンサ及び第２のコンデンサを絶縁した後、強誘電体メモリセルにより蓄積された論理状態をセンシングするように構成されたセンスコンポーネントを活性化することであって、論理状態を判定することは、センスコンポーネントを活性化することに基づき得ることのための動作、機構、手段、又は命令を更に含み得る。本明細書に説明する方法６００及び装置の幾つかの例は、センスコンポーネントを使用して、第１のコンデンサへ転送された第３の電圧と第２のコンデンサへ転送された第４の電圧とを比較することであって、論理状態を判定することは、第３の電圧と第４の電圧とを比較することに基づき得ることのための動作、機構、手段、又は命令を更に含み得る。本明細書に説明する方法６００及び装置の幾つかの例では、センスコンポーネントはラッチを含む。

【0081】

本明細書に説明する方法６００及び装置の幾つかの例は、第１のゲートを第１の電圧にバイアスすることに基づいて、第１のカスコードの第１のゲートと結合された第１のゲートコンデンサ内に第１の閾値電圧と関連付けられた第１の電荷を蓄積することであって、第１の閾値電圧を補償することは、第１の電荷を蓄積することに基づき得ることと、第２のゲートを第２の電圧にバイアスすることに基づいて、第２のカスコードの第２のゲートと結合された第２のゲートコンデンサ内に第２の閾値電圧と関連付けられた第２の電荷を蓄積することであって、第２の閾値電圧を補償することは、第２の電荷を蓄積することに基づき得ることのための動作、機構、手段、又は命令を更に含み得る。本明細書に説明する方法６００及び装置の幾つかの例は、強誘電体メモリセルをデジット線と結合するためにワード線にバイアスすることと、ワード線をバイアスすることに基づいて、強誘電体メモリセルと第１のコンデンサとの間で電荷共有を開始することであって、第３の電圧を第１のコンデンサへ転送することは、電荷共有を開始することに基づき得ることのための動作、機構、手段、又は命令を更に含み得る。

【0082】

本明細書に説明する方法６００及び装置の幾つかの例は、トランジスタを使用して、ワード線をバイアスすることに基づいて第２のカスコードを電圧源から絶縁することであって、電荷共有を開始することは、トランジスタを絶縁することに基づき得ることのための動作、機構、手段、又は命令を更に含み得る。本明細書に説明する方法６００及び装置の幾つかの例は、トランジスタを使用して、ワード線をバイアスする前に第１のカスコードをデジット線から絶縁することと、トランジスタを使用して、ワード線をバイアスした後、電荷共有を開始することに基づいて、第１のカスコードをデジット線と結合することのための動作、機構、手段、又は命令を更に含み得る。

【0083】

図７は、本明細書に開示するような例に従った低電圧強誘電体メモリセルのセンシングをサポートする１つ以上の方法７００を説明するフローチャートを示す。方法７００の動作は、本明細書で説明するように、メモリアレイ又はそのコンポーネントによって実装され得る。例えば、方法７００の動作は、図５を参照して説明したように、メモリアレイによって実施され得る。幾つかの例では、メモリアレイは、説明する機能を実施するためにメモリアレイの機能的要素を制御するための命令のセットを実行し得る。追加的又は代替的に、メモリアレイは、特別な目的のハードウェアを使用して、説明する機能の態様を実施し得る。

【0084】

７０５において、メモリアレイは、アクセス動作の一部として、デジット線とリファレンス信号と関連付けられたダミーデジット線とをプリチャージ電圧にプリチャージし得る。７０５の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、７０５の動作の態様は、図５を参照して説明したようなプリチャージマネージャによって実施され得る。

【0085】

７１０において、メモリアレイは、強誘電体メモリセルのアクセス動作の一部として、第１のカスコードの第１の閾値電圧を補償するために、第１のカスコードの第１のゲートを第１の電圧にバイアスし得、第１のカスコードは、強誘電体メモリセルと関連付けられたデジット線と結合され、第１のカスコードの第１のゲートをバイアスすることは、デジット線及びダミーデジット線をプリチャージすることに基づく。７１０の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、７１０の動作の態様は、図５を参照して説明したような第１のカスコードバイアスマネージャによって実施され得る。

【0086】

７１５において、メモリアレイは、第２のカスコードの第２の閾値電圧を補償するために、第２のカスコードの第２のゲートを第２の電圧にバイアスし得、第２のカスコードは、アクセス動作中にリファレンス信号を提供するための電圧源と結合され、第２のカスコードの第２のゲートをバイアスすることは、デジット線及びダミーデジット線をプリチャージすることに基づく。７１５の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、７１５の動作の態様は、図５を参照して説明したような第２のカスコードバイアスマネージャによって実施され得る。

【0087】

７２０において、メモリアレイは、第１のカスコードの第１のゲートを第１の電圧にバイアスすることに基づいて、強誘電体メモリセルと関連付けられた第３の電圧を第１のコンデンサへ第１のカスコードを通じて転送し得る。７２０の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、７２０の動作の態様は、図５を参照して説明したようなメモリセル信号マネージャによって実施され得る。

【0088】

７２５において、メモリアレイは、第２のカスコードの第２のゲートを第２の電圧にバイアスすることに基づいて、リファレンス信号と関連付けられた第４の電圧を第２のコンデンサへ第２のカスコードを通じて転送し得る。７２５の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、７２５の動作の態様は、図５を参照して説明したようなリファレンス信号マネージャによって実施され得る。

【0089】

７３０において、メモリアレイは、第１のコンデンサへ転送された第３の電圧と第２のコンデンサへ転送された第４の電圧とに基づいて、強誘電体メモリセルにより蓄積された論理状態を判定し得る。７３０の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、７３０の動作の態様は、図５を参照して説明したようなセンシングマネージャによって実施され得る。

【0090】

図８は、本明細書に開示するような例に従った低電圧強誘電体メモリセルのセンシングをサポートする１つ以上の方法８００を説明するフローチャートを示す。方法８００の動作は、本明細書に説明するように、メモリアレイ又はそのコンポーネントによって実装され得る。例えば、方法８００の動作は、図５を参照して説明したように、メモリアレイによって実施され得る。幾つかの例では、メモリアレイは、説明する機能を実施するためにメモリアレイの機能的要素を制御するための命令のセットを実行し得る。追加的又は代替的に、メモリアレイは、特別な目的のハードウェアを使用して、説明する機能の態様を実施し得る。

【0091】

８０５において、メモリアレイは、強誘電体メモリセルのアクセス動作の一部として、第１のカスコードの第１の閾値電圧を補償するために、第１のカスコードの第１のゲートを第１の電圧にバイアスし得、第１のカスコードは、強誘電体メモリセルと関連付けられたデジット線と結合される。８０５の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、８０５の動作の態様は、図５を参照して説明したような第１のカスコードバイアスマネージャによって実施され得る。

【0092】

８１０において、メモリアレイは、第２のカスコードの第２の閾値電圧を補償するために、第２のカスコードの第２のゲートを第２の電圧にバイアスし得、第２のカスコードは、アクセス動作中にリファレンス信号を提供するための電圧源と結合される。８１０の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、８１０の動作の態様は、図５を参照して説明したような第２のカスコードバイアスマネージャによって実施され得る。

【0093】

８１５において、メモリアレイは、第１のカスコードの第１のゲートを第１の電圧にバイアスすることに基づいて、強誘電体メモリセルと関連付けられた第３の電圧を第１のコンデンサへ第１のカスコードを通じて転送し得る。８１５の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、８１５の動作の態様は、図５を参照して説明したようなメモリセル信号マネージャによって実施され得る。

【0094】

８２０において、メモリアレイは、第２のカスコードの第２のゲートを第２の電圧にバイアスすることに基づいて、リファレンス信号と関連付けられた第４の電圧を第２のコンデンサへ第２のカスコードを通じて転送し得る。８２０の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、８２０の動作の態様は、図５を参照して説明したようなリファレンス信号マネージャによって実施され得る。

【0095】

８２５において、メモリアレイは、第１のトランジスタを使用して、第１のコンデンサを第１のカスコードから絶縁し得る。８２５の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、８２５の動作の態様は、図５を参照して説明したようなセンシングマネージャによって実施され得る。

【0096】

８３０において、メモリアレイは、第２のトランジスタを使用して、第２のコンデンサを第２のカスコードから絶縁し得る。８３０の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、８３０の動作の態様は、図５を参照して説明したようなセンシングマネージャによって実施され得る。

【0097】

８３５において、メモリアレイは、第１のコンデンサ及び第２のコンデンサを絶縁した後、強誘電体メモリセルにより蓄積された論理状態をセンシングするように構成されたセンスコンポーネントを活性化し得る。８３５の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、８３５の動作の態様は、図５を参照して説明したようなセンシングマネージャによって実施され得る。

【0098】

８４０において、メモリアレイは、第１のコンデンサへ転送された第３の電圧と第２のコンデンサへ転送された第４の電圧とに基づいて、強誘電体メモリセルにより蓄積された論理状態を判定し得る。８４０の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、８４０の動作の態様は、図５を参照して説明したようなセンシングマネージャによって実施され得る。

【0099】

本明細書に説明する方法は可能な実装であること、動作及びステップは再配置され得又は他の方法で修正され得ること、並びに他の実装が可能であることに留意すべきである。更に、方法の内の２つ以上からの部分は組み合わされ得る。

【0100】

装置が説明される。装置は、強誘電体メモリセルと、強誘電体メモリセルと選択的に結合可能な第１のカスコードと、第１のカスコードと結合され、第１のカスコードを通じて強誘電体メモリセルから第１の電圧を受け取るように動作可能な第１のコンデンサと、リファレンス信号を提供するように動作可能な電圧源と、電圧源と選択的に結合可能な第２のカスコードと、第２のカスコードと結合され、第２のカスコードを通じて電圧源から第２の電圧を受け取るように動作可能な第２のコンデンサと、第１のコンデンサ及び第２のコンデンサと結合され、第１のコンデンサにより受け取られた第１の電圧と第２のコンデンサにより受け取られた第２の電圧とに基づいて強誘電体メモリセルにより蓄積された論理状態を判定するように動作可能なセンスコンポーネントとを含み得る。

【0101】

装置の幾つかの例は、強誘電体メモリセル及び第１のカスコードと選択的に結合可能なデジット線を含み得る。装置の幾つかの例は、デジット線とリファレンス信号と関連付けられたダミーデジット線とをプリチャージ電圧にプリチャージするように動作可能なプリチャージ電圧源と、プリチャージ電圧源をデジット線及びダミーデジット線と結合するように動作可能なトランジスタのセットとを含み得る。

【0102】

装置の幾つかの例は、プリチャージ動作の少なくとも一部分の間に第１のカスコードの第１のゲートをデジット線から絶縁するように動作可能なトランジスタと、トランジスタを使用して第１のゲートをデジット線から絶縁することに基づいて、第１のゲートをバイアスするために第１のカスコードの第１のゲートを第２の電圧源に結合するように動作可能な１つ以上のトランジスタとを含み得る。幾つかの例では、ダミーデジット線は第３のコンデンサを含む。

【0103】

装置の幾つかの例は、第１のコンデンサを第１のカスコードから絶縁するように動作可能な第１のトランジスタと、第２のコンデンサを第２のカスコードから絶縁するように動作可能な第２のトランジスタであって、センスコンポーネントは、第１のコンデンサ及び第２のコンデンサを絶縁した後、強誘電体メモリセルにより蓄積された論理状態をセンシングするように動作可能であり得る、第２のトランジスタとを含み得る。装置の幾つかの例は、第２のカスコードを電圧源から絶縁するように動作可能なトランジスタを含み得る。

【0104】

幾つかの例では、第１のカスコードの第１の閾値電圧は、第１の電圧が第１のカスコードを通じて転送され得る前に補償され得、第２のカスコードの第２の閾値電圧は、第２の電圧が第２のカスコードを通じて転送され得る前に補償され得る。装置の幾つかの例は、第１のカスコードの第１のゲートと結合され、第１の閾値電圧と関連付けられた第３の電圧を蓄積するように動作可能な第１のゲートコンデンサであって、第１の閾値電圧を補償することは、第３の電圧を蓄積することに基づき得る、第１のゲートコンデンサと、第２のカスコードの第２のゲートと結合され、第２の閾値電圧と関連付けられた第４の電圧を蓄積するように動作可能な第２のゲートコンデンサであって、第２の閾値電圧を補償することは、第４の電圧を蓄積することに基づき得る、第２のゲートコンデンサとを含み得る。

【0105】

装置が説明される。装置は、強誘電体メモリセルのアレイと、強誘電体メモリセルのアレイと結合され、第２のカスコードの第２の閾値電圧を補償するために第２のカスコードの第２のゲートを第２の電圧にバイアスすることであって、第２のカスコードは、アクセス動作中にリファレンス信号を提供するための電圧源と結合されることと、第１のカスコードの第１のゲートを第１の電圧にバイアスすることに基づいて、強誘電体メモリセルと関連付けられた第３の電圧を第１のコンデンサへ第１のカスコードを通じて転送することと、第２のカスコードの第２のゲートを第２の電圧にバイアスすることに基づいて、リファレンス信号と関連付けられた第４の電圧を第２のコンデンサへ第２のカスコードを通じて転送することと、第１のコンデンサへ転送された第３の電圧と第２のコンデンサへ転送された第４の電圧とに基づいて、強誘電体メモリにより蓄積された論理状態を判定することを装置にさせるように動作可能なコントローラとを含み得る。

【0106】

幾つかの例は、アクセス動作の一部として、デジット線とリファレンス信号と関連付けられたダミーデジット線とをプリチャージ電圧にプリチャージすることであって、第１のカスコードの第１のゲートをバイアスすること、及び第２のカスコードの第２のゲートをバイアスすることは、デジット線及びダミーデジット線をプリチャージすることに基づき得ることを更に含み得る。幾つかの例は、プリチャージ電圧源をデジット線及びダミーデジット線と結合するためにトランジスタのセットを活性化することを更に含み得る。

【0107】

幾つかの例は、第１のトランジスタを使用して、第１のコンデンサを第１のカスコードから絶縁することと、第２のトランジスタを使用して、第２のコンデンサを第２のカスコードから絶縁することと、第１のコンデンサ及び第２のコンデンサを絶縁した後に、強誘電体メモリセルにより蓄積された論理状態をセンシングするように構成されたセンスコンポーネントを活性化することであって、論理状態を判定することは、センスコンポーネントを活性化することに基づき得ることを更に含み得る。

【0108】

本明細書に説明する情報及び信号は、様々な異なる技術及び技法の内の何れかを使用して表され得る。例えば、上述の説明全体通じて言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁界若しくは磁性粒子、光場若しくは光粒子、又はそれらの任意の組み合わせにより表され得る。幾つかの図面は、（複数の）信号を単一の信号として説明し得るが、バスが様々なビット幅を有し得る場合に、信号が信号のバスを表し得ることは、当業者により理解されるであろう。

【0109】

用語“電子通信”、“導電的に接触”、“接続される”、及び“結合される”は、コンポーネント間の信号の流れをサポートするコンポーネント間の関係を指し得る。コンポーネント間の信号の流れを何時でもサポートし得る何らかの導電経路がコンポーネント間にある場合、コンポーネントは、相互に電子通信する（又は導電的に接触する、又は接続される、又は結合される）とみなされる。任意の所与の時間において、相互に電子通信する（又は導電的に接触する、又は接続される、又は結合される）コンポーネント間の導電経路は、接続されるコンポーネントを含むデバイスの動作に基づいて開回路又は閉回路であり得る。接続されるコンポーネント間の導電経路は、コンポーネント間の直接の導電経路であり得、又は接続されるコンポーネント間の導電経路は、スイッチ、トランジスタ、若しくはその他のコンポーネント等の介在コンポーネントを含み得る間接的な導電経路であり得る。幾つかの場合、接続されるコンポーネント間の信号の流れは、例えば、スイッチ又はトランジスタ等の１つ以上の介在コンポーネントを使用して一時的に中断され得る。

【0110】

用語“結合する”は、信号が導電経路を越えてコンポーネント間で通信することが現在可能ではないコンポーネント間の開回路の関係から、信号が導電経路を越えてコンポーネント間で通信することが可能であるコンポーネント間の閉回路の関係へ移行する状態を指す。コントローラ等のコンポーネントが他のコンポーネントを相互に結合する場合、該コンポーネントは、信号の流れを以前は許さなかった導電経路を越えて、他のコンポーネント間を信号が流れることを可能にする変化を開始する。

【0111】

用語“絶縁される”は、信号がコンポーネント間を現在流れることができないコンポーネント間の関係を指す。コンポーネント間に開回路がある場合、コンポーネントは相互に絶縁される。例えば、コンポーネント間に位置付けられたスイッチによって分離された２つのコンポーネントは、スイッチが開放されている場合に相互に絶縁される。コントローラが２つのコンポーネントを絶縁する場合、コントローラは、信号の流れを以前は許可していた導電経路を使用して信号がコンポーネント間を流れることを防止する変更に影響を与える。

【0112】

メモリアレイを含む本明細書で論じるデバイスは、シリコン、ゲルマニウム、シリコン－ゲルマニウム合金、ヒ化ガリウム、窒化ガリウム等の半導体基板上で形成され得る。幾つかの場合、該基板は半導体ウエハである。その他の場合、該基板は、シリコンオングラス（ＳＯＧ）若しくはシリコンオンサファイア（ＳＯＰ）等のシリコンオンインシュレータ（ＳＯＩ）基板、又は別の基板上の半導体材料のエピタキシャル層であり得る。基板又は基板のサブ領域の導電性は、リン、ホウ素、又はヒ素を含むがそれらに限定されない様々な化学種を使用したドーピングを通じて制御され得る。ドーピングは、イオン注入により、又は任意のその他のドーピング手段により、基板の初期の形成又は成長の間に実施され得る。

【0113】

本明細書で論じるスイッチングコンポーネント又はトランジスタは、電界効果トランジスタ（ＦＥＴ）を表し得、ソース、ドレイン、及びゲートを含む３端子デバイスを含み得る。端子は、導電性材料、例えば、金属を通じて他の電子素子に接続され得る。ソース及びドレインは、導電性であり得、高濃度にドープされた、例えば、縮退した、半導体領域を含み得る。ソース及びドレインは、低濃度にドープされた半導体領域又はチャネルによって分離され得る。チャネルがｎ型（すなわち、主たるキャリアが電子）である場合、該ＦＥＴはｎ型ＦＥＴと称され得る。チャネルがｐ型（すなわち、主たるキャリアがホール）である場合、該ＦＥＴはｐ型ＦＥＴと称され得る。チャネルは、絶縁ゲート酸化物によって覆われ得る。チャネルの導電性は、ゲートに電圧を印加することによって制御され得る。例えば、正の電圧又は負の電圧をｎ型ＦＥＴ又はｐ型ＦＥＴに夫々印加することは、チャネルが導電性になることをもたらし得る。トランジスタの閾値電圧以上の電圧がトランジスタのゲートに印加された場合、トランジスタは“オン”に又は“活性化”され得る。トランジスタの閾値電圧未満の電圧がトランジスタのゲートに印加された場合、トランジスタは“オフ”に又は“非活性化”され得る。

【0114】

添付の図面に関連して本明細書に記載される説明は、例示的構成を説明し、実装され得る又は請求項の範囲内にある全ての例を表さない。本明細書で使用される用語“例示的”は、“好適”又は“その他の例よりも有利”ではなく“一例、実例、又は説明として役立つこと”を意味する。詳細な説明は、説明される技術の理解を提供するための具体的詳細を含む。これらの技術は、しかしながら、これらの具体的詳細なしに実践され得る。幾つかの実例では、説明する例の内容を不明確にすることを避けるために、周知の構造及びデバイスはブロック図の形式で示される。

【0115】

添付の図では、同様のコンポーネント又は機構は、同じ参照ラベルを有し得る。更に、同じタイプの様々なコンポーネントは、参照ラベルに続いてダッシュと、同様のコンポーネントの間で区別する第２のラベルを付すことにより区別され得る。明細書において第１の参照ラベルのみが使用される場合、説明は、第２の参照ラベルに関係なく、同じ第１の参照ラベルを有する同様のコンポーネントの内の何れか１つに適用可能である。

【0116】

本明細書に説明する情報及び信号は、様々な異なる技術及び技法の内の何れかを使用して表され得る。例えば、上述の説明全体通じて言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁界若しくは磁性粒子、光場若しくは光粒子、又はそれらの任意の組み合わせにより表され得る。

【0117】

本明細書の開示と関連して説明する様々な説明ブロック及びモジュールは、本明細書で説明する機能を実施するように設計された汎用プロセッサ、ＤＳＰ、ＡＳＩＣ、ＦＰＧＡ若しくはその他のプログラミング可能論理デバイス、ディスクリートゲート若しくはトランジスタロジック、ディスクリートハードウェアコンポーネント、又はそれらの任意の組み合わせを用いて実装又は実施され得る。汎用プロセッサは、マイクロプロセッサであり得るが、代わりに、プロセッサは、任意のプロセッサ、コントローラ、マイクロコントローラ、又はステートマシーンであり得る。プロセッサはまた、コンピューティングデバイスの組み合わせ（例えば、ＤＳＰとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと連携した１つ以上のマイクロプロセッサ、又は任意のその他のこうした構成）として実装され得る。

【0118】

本明細書に説明する機能は、ハードウェア、プロセッサにより実行されるソフトウェア、ファームウェア、又はそれらの任意の組み合わせで実装され得る。プロセッサにより実行されるソフトウェアで実装される場合、機能は、コンピュータ可読媒体上の１つ以上の命令又はコードとして蓄積され得、又は送信され得る。その他の例及び実装は、本開示及び添付の請求項の範囲内である。例えば、ソフトウェアの性質に起因して、上で説明した機能は、プロセッサにより実行されるソフトウェア、ハードウェア、ファームウェア、配線、又はこれらの任意の組み合わせを使用して実装され得る。機能を実装する機構はまた、機能の（複数の）部分が異なる物理的場所において実装されるように分散されることを含む、様々な位置に物理的に設置され得る。また、請求項を含む本明細書で使用するとき、項目のリスト（例えば、“少なくとも１つの”又は“の内の１つ以上”等の句により前置きされる項目のリスト）に使用されるような“又は”は、例えば、Ａ、Ｂ、又はＣの内の少なくとも１つのリストがＡ又はＢ又はＣ又はＡＢ又はＡＣ又はＢＣ又はＡＢＣ（すなわち、Ａ及びＢ及びＣ）を意味するように包含的リストを指し示す。また、本明細書で使用するとき、句“基づいて”は、条件の閉集合への言及として解釈されないであろう。例えば、“条件Ａに基づいて”として説明される例示的ステップは、本開示の範囲から逸脱することなく、条件Ａ及び条件Ｂの両方に基づき得る。言い換えれば、本明細書で使用するとき、句“基づいて”は、句“少なくとも部分的に基づいて“と同じ方法で解釈されるであろう。

【0119】

本明細書の説明は、当業者が開示を製作又は使用可能なように提供される。開示への様々な修正は当業者に分かるであろうし、本明細書で定義される包括的な原理は開示の範囲を逸脱することなくその他の変形に適用され得る。したがって、開示は、本明細書に説明した例及び設計に限定されず、本明細書に開示した原理及び新規の機構と一致する最も広い範囲に一致する。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【手続補正書】

【提出日】2022-08-10

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】０００１

【補正方法】変更

【補正の内容】

【0001】

［クロスリファレンス］
本特許出願は、２０２１年１月６日に出願された“ＬＯＷ ＶＯＬＴＡＧＥ ＦＥＲＲＯＥＬＥＣＴＲＩＣ ＭＥＭＯＲＹ ＣＥＬＬ ＳＥＮＳＩＮＧ”と題するＶｉｍｅｒｃａｔｉによる国際特許出願番号ＰＣＴ／ＵＳ２０２１／０１２３００の国内段階の出願であり、それは、２０２０年１月１７日に出願された“ＬＯＷ ＶＯＬＴＡＧＥ ＦＥＲＲＯＥＬＥＣＴＲＩＣ ＭＥＭＯＲＹ ＣＥＬＬ ＳＥＮＳＩＮＧ”と題するＶｉｍｅｒｃａｔｉによる米国特許出願第１６／７４６，６２６の優先権を主張するものであり、それぞれは、本明細書の譲受人に譲渡され、参照によりその全体が明示的に本明細書に組み込まれる。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】００５３

【補正方法】変更

【補正の内容】

【0053】

図４は、本明細書に開示するような例に従った低電圧強誘電体メモリセルのセンシングをサポートするタイミング図４００の一例を説明する。タイミング図４００は、メモリセルと関連付けられたセンシング動作を説明し得る。タイミング図４００は、センシング動作の実施を説明するために、図３を参照して説明した回路３００のコンポーネント及びノードと関連付けられた様々な電圧レベル（例えば、時間の関数としての電圧信号）を示す。また、表４０１は、タイミング図４００で識別される時間ｔ０～ｔ６におけるコンポーネントの状態を説明する。例えば、表４０１は、図３を参照して説明した対応するデバイスの例であり得るワード線４１０及びスイッチ４３１～４３６の個別の状態を説明し得る。図４で使用される時間及び電圧のスケールは、説明を目的としたものであり、幾つかの場合、特定の値を描写しないことがある。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】００５４

【補正方法】変更

【補正の内容】

【0054】

時間ｔ０は、アクセス動作の前又は（複数の）アクセス動作の間等のアイドル期間に対応し得る。スイッチ４３６は活性化され得（表４０１ではオンとして表され得る）、スイッチ４３５は、リファレンス電圧ＶＳＡＲＥＦ（例えば、２．２Ｖ）をリファレンスコンデンサと結合するために活性化され得る。スイッチ４３１及び４３２は、カスコードの電圧閾値を補償するために各カスコードのゲートを個別のバイアス電圧にバイアスするために活性化され得る。スイッチ４３３及び４３４並びにワード線４１０は、コンポーネントを絶縁するために非活性化され得る（表４０１ではオフとして表され得る）。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】００５５

【補正方法】変更

【補正の内容】

【0055】

幾つかの例では、アクセス動作は、（例えば、メモリコントローラ又はホストデバイスからの）コマンドに基づいて開始され得る。時間ｔ１において、アクセス線は、アクセス動作の一部として、及び／又はコマンドの受信に基づいてプリチャージされ得る。スイッチ４３４は、（例えば、選択コンポーネントを通じた）デジット線３１５とダミーデジット線３１６とをプリチャージ電圧源３４５と結合するために活性化され得る。プリチャージ電圧源は、（例えば、デジット線の寄生容量内に電荷を蓄積することによる）デジット線とダミーデジット線とをプリチャージ電圧（例えば、１．５Ｖ）にプリチャージし得る。デジット線をプリチャージすることに基づいて、デジット線信号４１６は、０Ｖ（例えば、グランド電圧、仮想接地、又は相対的グランド）から電圧Ｖｒｅａｄに増加し得る。デジット線信号４１６は、デジット線３１５又はダミーデジット線３１６上の信号を指し得る。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】００５６

【補正方法】変更

【補正の内容】

【0056】

プリチャージした後、各カスコードの個別の閾値電圧は、時間ｔ２において開始してサンプリングされ得る。幾つかの例では、時間ｔ２は、時間ｔ１後に１５ナノ秒（ｎｓ）発生し得る。スイッチ４３１は、バイアス電圧源３７０をカスコード３３０から絶縁するために非活性化され得る。センスコンポーネントにおける信号（例えば、第１のＡＭＰＣＡＰ信号４０６及び第２のＡＭＰＣＡＰ信号４２６）は、各々、電圧ＶＨＳＡにあり得る。スイッチ４３３は、第１のカスコード３３０－ａの第１のゲートが第１のカスコードを通じてデジット線３１５と結合され得、第２のカスコード３３０－ｂの第２のゲートが第２のカスコードを通じてダミーデジット線３１６と結合され得るように活性化され得る。デジット線３１５及びダミーデジット線３１６の電圧は、結合することに基づいて、カスコード３３０を通じた電圧と等しくされ得る。サンプリングが時間ｔ３において終了すると、スイッチ４３４は、デジット線３１５及びダミーデジット線３１６をプリチャージ電圧源３４５から絶縁するために非活性化され得る。幾つかの例では、時間ｔ３は、時間ｔ２の後５ｎｓ発生し得る。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】００５７

【補正方法】変更

【補正の内容】

【0057】

デジット線及びダミーデジット線をプリチャージ電圧源から絶縁した後、メモリセル内に蓄積された電荷を抽出するために、時間ｔ４において電荷共有が開始され得る。幾つかの例では、時間ｔ４は、時間ｔ３の後に１ｎｓ以下発生し得る。スイッチ４３２及び４３３は、デジット線３１５及びダミーデジット線３１６をカスコード３３０から絶縁するために非活性化され得る。スイッチ４３５は、リファレンスコンデンサをグランド電圧源と結合するために活性化され得る。幾つかの例では、グランド電圧源は、仮想接地され得、又はゼロ（０）Ｖの電圧を有し得る。ワード線４１０は、デジット線をメモリセル３０５と結合するために活性化され得る。ワード線４１０を活性化することは、ワード線信号４１１を励起された共通コレクタ電圧ＶＣＣＰに増加させるために電圧を印加することを含み得る。デジット線３１５とメモリセル３０５との間の電荷共有は、メモリセル３０５内に蓄積された論理状態と関連付けられた信号をデジット線３１５へ転送することを可能にし得る。メモリセル３０５とデジット線３１５との間の電荷共有は、時間ｔ４後のデジット線信号４１６の減少に反映される。図４００は、ｔ４後の２つの別個のデジット線信号を説明している。論理“１”がメモリセル３０５上に蓄積された場合、デジット線信号の内の１つ（例えば、デジット線信号４１６－ａ）が発生する。論理“０”がメモリセル３０５上に蓄積された場合、デジット線信号の内の他の１つ（例えば、デジット線信号４１６－ｂ）が発生する。同様に、信号の分割はまた、第１のＡＭＰＣＡＰ信号４０６について説明されている。また、スイッチ４３１は、電荷共有中に活性化され得る。プレート線電圧４２１は、電荷共有の間、低く（例えば、０Ｖに又はその近くに）保たれ得、このことは、アクセス動作と関連付けられる電力消費を削減し得る。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】００５８

【補正方法】変更

【補正の内容】

【0058】

電荷共有後、時間ｔ５において、論理状態と関連付けられた信号は、センスコンポーネント３５０においてセンシングされるために抽出され得る、幾つかの例では、時間ｔ５は、時間ｔ４の後１５ｎｓ発生し得る。スイッチ４３１は、コンポーネントをバイアス電圧源３７０から絶縁するために非活性化され得る。スイッチ４３３は、デジット線３１５を第１のカスコード３３０－ａと結合し、ダミーデジット線３１６を第２のカスコード３３０－ｂと結合するために活性化され得る。抽出された信号は、第１のカスコード３３０－ａを通じたデジット線３１５と第１のＡＭＰＣＡＰ３７５－ａとの間で転送され得、このことは、第１のＡＭＰＣＡＰ信号４０６の減少をもたらし得る。図４００は、ｔ５後の２つの別個の第１のＡＭＰＣＡＰを説明する。論理“１”がメモリセル３０５上に蓄積された場合、第１のＡＭＰＣＡＰ信号の内の１つ（例えば、第１のＡＭＰＣＡＰ信号４０６－ａ）が発生する。論理“０”がメモリセル３０５上に蓄積された場合、第１のＡＭＰＣＡＰ信号の内の他の１つ（例えば、第１のＡＭＰＣＡＰ信号４０６－ｂ）が発生する。同様に、リファレンス信号は、第２のカスコード３３０－ｂを通じたダミーデジット線３１６と第２のＡＭＰＣＡＰ３７５－ｂとの間で転送され得、このことは、第２のＡＭＰＣＡＰ信号４２６の減少をもたらし得る。時間ｔ５と時間ｔ６との間で、第１のＡＭＰＣＡＰ信号４０６の発現は、第２のＡＭＰＣＡＰ信号４２６の発現で追跡する。そうしたシチュエーションでは、そうした回路及び動作内のデータを読み出すためのセンスウィンドウは、センスコンポーネント３５０が活性化又は起動されるタイミングに対して、より堅牢であり得、感化されにくいことがある。追加的又は代替的に、静的リファレンス信号に基づいて第２のＡＭＰＣＡＰ信号４２６を発現するために、コンポーネントの中でもとりわけ、ダミーデジット線３１６、カスコード３３０－ｂ、及びＡＭＰＣＡＰ３７５－ｂを使用することによって、メモリデバイスの経年劣化に伴って発生し得るメモリセルからの信号とリファレンス信号からの信号と間の変動の差は減少し得る。こうしたシチュエーションでは、メモリデバイスは、一種の差動動作を生成する回路を有し得、（メモリデバイスの経年変化に起因する）変化は、メモリセルからの信号とリファレンス信号からの信号の両方に同様の方法で影響を与え得る。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】００５９

【補正方法】変更

【補正の内容】

【0059】

信号が抽出された後、時間ｔ６において、スイッチ４３６は、ＡＭＰＣＡＰ３７５及びセンスコンポーネント３５０を他のコンポーネント（例えば、カスコード、デジット線等）から絶縁するために非活性化され得る。センスコンポーネント３５０は、メモリセル３０５内に蓄積された論理状態（例えば、論理１又は論理０）を判定するために、（例えば、抽出された信号に基づく）第１のＡＭＰＣＡＰ信号４０６を（例えば、リファレンス信号に基づく）第２のＡＭＰＣＡＰ信号４２６とその後比較し得る。例えば、第１のＡＭＰＣＡＰ信号４０６が第２のＡＭＰＣＡＰ信号４２６よりも小さい場合、センスコンポーネントは、メモリセルが第１の論理状態（例えば、論理０又は論理１）を蓄積したと判定し得る。他方、第１のＡＭＰＣＡＰ信号４０６が第２のＡＭＰＣＡＰ信号４２６よりも大きい場合、センスコンポーネントは、メモリセルが第１の論理状態とは異なる第２の論理状態（例えば、論理１又は論理０）を蓄積したと判定し得る。

【国際調査報告】