特表 2023-512092 電気光学素子の製造方法および電気光学素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-03-23

(54)【発明の名称】電気光学素子の製造方法および電気光学素子

(51)【国際特許分類】

   G02B 6/136 20060101AFI20230315BHJP

   G02B 6/132 20060101ALI20230315BHJP

   G02B 6/12 20060101ALI20230315BHJP

   G02F 1/035 20060101ALI20230315BHJP

【ＦＩ】

G02B6/136

G02B6/132

G02B6/12 301

G02F1/035

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2022546653

(86)(22)【出願日】2020-12-17

(85)【翻訳文提出日】2022-08-30

(86)【国際出願番号】 EP2020086611

(87)【国際公開番号】W WO2021151584

(87)【国際公開日】2021-08-05

(31)【優先権主張番号】102020102533.5

(32)【優先日】2020-01-31

(33)【優先権主張国・地域又は機関】DE

(81)【指定国・地域】

(71)【出願人】

【識別番号】522303733

【氏名又は名称】ゲゼルシャフト フュア アンゲヴァンテ ミクロ－ ウント オプトエレクトロニク ミット ベシュレンクテル ハフツング － アーエムオー ゲーエムベーハー

(74)【代理人】

【識別番号】100106091

【弁理士】

【氏名又は名称】松村 直都

(74)【代理人】

【識別番号】100079038

【弁理士】

【氏名又は名称】渡邉 彰

(74)【代理人】

【識別番号】100199369

【弁理士】

【氏名又は名称】玉井 尚之

(72)【発明者】

【氏名】シャル ダニエル

(72)【発明者】

【氏名】レハ ヘップギュラー ギャリップ

【テーマコード（参考）】

2H147

2K102

【Ｆターム（参考）】

2H147AB02

2H147AB07

2H147AB11

2H147AC01

2H147AC12

2H147BA05

2H147DA09

2H147DA19

2H147EA02A

2H147EA12A

2H147EA13A

2H147EA14B

2H147EA16A

2H147FA05

2H147FA08

2H147FA09

2H147FA17

2H147FA26

2H147FC05

2H147GA00

2K102AA21

2K102BA02

2K102BB04

2K102BC04

2K102BD01

2K102CA28

2K102DA04

2K102DA05

2K102DD01

2K102DD03

2K102DD05

2K102DD10

2K102EA02

2K102EA08

2K102EA16

2K102EA21

(57)【要約】

本出願は、電気光学装置の製造方法に関するものであり、導波路3が設けられるステップと、導波路3の少なくとも一部にオーバーラップする平坦化被覆7が製造されるステップと、平坦化被覆7にスピンオンガラス被覆9が設けられるステップと、少なくともスピンオンガラス被覆9の領域では、好ましくはドライエッチング処理が行われるステップと、任意選択的に、平坦化被覆7にスピンオンガラス被覆9が設けられるステップおよびドライエッチング処理が行われるステップを少なくとも１回繰り返すステップと、アクティブ素子が平坦化被覆7上に接触または非接触でおよび導波路3上に非接触で提供されるステップとを含んでいる。
【選択図】 図４

【特許請求の範囲】

【請求項1】

電気光学素子、特に光検出器(6)または電気光学変調器(6)の製造方法であって、
導波路(3)が設けられるステップ(S1)と、
導波路(3)の少なくとも一部にオーバーラップする平坦化被覆(7)が、好ましくは、特に被覆材料を付着させることによって製造されるステップ(S2)と、
平坦化被覆(7)にスピンオンガラス被覆(9)が設けられるステップ(S3)と、
少なくともスピンオンガラス被覆(9)の領域では、好ましくはドライエッチング処理が行われ、その過程で、好ましくはエッチングが平坦化被覆(7)まで達するように行われて、好ましくはスピンオンガラス被覆(9)および平坦化被覆(7)の一部が除去されるステップ(S4)と、
任意選択的に、平坦化被覆(7)にスピンオンガラス被覆(9)が設けられるステップおよびドライエッチング処理が行われるステップを少なくとも１回繰り返すステップ(S5、S6)と、
少なくとも１つの波長の電磁放射を吸収して吸収の結果として光電信号を生成する、および／または、屈折率が電圧および／または電荷の存在および／または電界の関数として変化する、少なくとも１つの材料を含むかまたはその材料から構成されるアクティブ素子(10)が、平坦化被覆(7)上に接触または非接触で、および導波路(3)上に非接触で提供されるステップ(S7)と、
を含んでいることを特徴とする電気光学素子の製造方法。

【請求項2】

電気光学素子として電気光学変調器(6)を得るために、
誘電体被覆(17)がアクティブ素子(10)上に製造されるステップであって、誘電体被覆(17)は、好ましくは、少なくとも１つの酸化物および／または窒化物を含み、またはそれから構成され、特に好ましくは、酸化アルミニウムおよび／または窒化ケイ素および／または酸化ハフニウムを含み、および／またはそれから構成されるステップと、
前記アクティブ素子(10)から見て外方を向く誘電体被覆(17)の上側に別のアクティブ素子(10)が設けられるステップであって、別のアクティブ素子(10)は、前記アクティブ素子(10)に対して好ましくは互いに断面において上下に位置しかつ互いにオフセットして配置されるようにするステップと、
をさらに含んでいることを特徴とする請求項１の電気光学素子の製造方法。

【請求項3】

アクティブ素子(10)は、特に、少なくとも１つの適切な材料を付着することによって平坦化被覆(7)の上側に接触または非接触で提供されるか、または転写プロセスによって平坦化被覆(7)の上側に接触して提供されることを特徴とする請求項１または２の電気光学素子の製造方法。

【請求項4】

フィルムがアクティブ素子(10)として提供され、および／または、
少なくとも１つの波長の電磁放射を吸収し、吸収の結果として光信号を生成する、および／または、屈折率が電圧および／または電荷の存在および／または電界の関数として変化するアクティブ素子(10)の少なくとも１つの材料として、
グラフェンおよび／または少なくとも１つのジカルコゲナイド、特に２次元遷移金属ジカルコゲナイドおよび／または２次元材料のヘテロ構造および／またはゲルマニウムおよび／またはニオブ酸リチウムおよび／または少なくとも１つの電気光学ポリマーおよび／またはシリコンおよび／または少なくとも１つの化合物半導体、特に少なくとも１つのIII-V半導体および／または少なくとも１つのII-VI半導体が使用されることを特徴とする請求項１または２の電気光学素子の製造方法。

【請求項5】

平坦化被覆(7)は、少なくとも導波路(3)の一部の上に接触または非接触で、および導波路(3)の横方向の領域に接触して、特に、被覆材料を付着することによって製造されることを特徴とする請求項１から４までのいずれか１項に記載の電気光学素子の製造方法。

【請求項6】

平坦化被覆(7)は、化学蒸着、好ましくは低圧化学蒸着および／またはプラズマ支援化学蒸着および／または物理蒸着によって被覆材料を付着することによって製造されることを特徴とする請求項１から５までのいずれか１項に記載の電気光学素子の製造方法。

【請求項7】

平坦化被覆(7)は、少なくとも１つの酸化物、特に二酸化ケイ素を含むかそれから構成される、および／または、少なくとも１つの窒化物を含むかまたはそれから構成される、および／または、少なくとも１つのポリマーを含むかまたはそれから構成されることを特徴とする請求項１から６までのいずれか１項に記載の電気光学素子の製造方法。

【請求項8】

ドライエッチング処理は、平坦化被覆(7)の材料のエッチング速度が、スピンオンガラスのエッチング速度よりも最大50%、好ましくは最大30%、特に好ましくは最大10%大きいか小さいように行われることを特徴とする請求項１から７までのいずれか１項に記載の電気光学素子の製造方法。

【請求項9】

電気光学素子(6)は、ウエハ(4)上に接触または非接触でまたはチップ上に接触または非接触で製造され、好ましくは、提供された導波路(3)は、ウエハまたはチップ上に接触または非接触で配置され、ウエハ(4)またはチップは、特に好ましくは、集積電子部品(13)を備える集積回路を含むことを特徴とする請求項１から８までのいずれか１項に記載の電気光学素子の製造方法。

【請求項10】

請求項１から９までのいずれか１項に記載の方法により得られる電気光学素子(6)。

【請求項11】

チップと、少なくとも１つ、好ましくは複数の請求項１０に記載の電気光学素子(6)とを備える半導体装置。

【請求項12】

ウエハ(4)と、少なくとも１つ、好ましくは複数の請求項１０に記載の電気光学素子(6)とを備える半導体デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電気光学素子の製造方法に関する。さらに、本発明は、電気光学素子、チップおよび少なくとも１つの電気光学素子を含む半導体装置、ならびに、ウエハおよび少なくとも１つの電気光学素子を含む半導体デバイスに関する。

【背景技術】

【0002】

１または複数層のグラフェンを含む電気光学素子、例えば光検出器または電気光学変調器が知られている。そのような電気光学素子は、例えば、米国特許第9,893,219号に開示されている。

【0003】

グラフェンまたは他の薄い材料を例えば導波路のような構造化された表面に適用するに際し、特に構造化された表面の縁部においてフィルムまたは被膜を剥離させることがないようにするためには、通常、表面の平坦化が必要である。

【0004】

現在、平坦化は、平坦化被膜とその後の化学機械研磨(CMP)によって実現されている。あるいは、スピンオンガラス(SOG)またはポリマーをスピンオンすることでも可能である。

【0005】

スピンオンガラスプロセスでは、最初は液体材料、例えば、水素シルセスキオキサンがスピンオンされ、これに続く熱処理で焼き締めされて、ガラス化される。これが、スピンオンガラスとも呼ばれる理由である。水素シルセスキオキサン(HSQ)は、式[HSiO_1.5]nを有する無機化合物の一種である。高さ差における液体物質の動力学のために、平坦化効果が得られる。水素シルセスキオキサン被覆の厚さは、表面層において、その上の層よりも小さいかまたは低い。

【発明の概要】

【発明が解決しようとする課題】

【0006】

このアプローチの１つの問題は、表面の比較的高い粗さであり、これは本質的にスピンオン材料の特性、および平坦化被覆と堆積されるグラフェンまたは他の材料との相互作用から生じる。グラフェンは１つの原子層だけが薄いので、他の材料との接触は、グラフェンの変化につながる。すべての材料がグラフェンに適した支持材料であるとは限らない。研究は、スピンオンガラスがグラフェンのドーピングの変化をもたらすことを示している。この変化は、ラマン分光法によって測定することができる。出願人は、(望ましくない)ひずみおよびドーピングの特徴が検出され得ることを認識している。

【0007】

別の問題は、SOGおよびポリマーが、化学物質およびその後のプロセスステップに関して一般に不安定であることである。

【0008】

CMPプロセスは、例えば、化学的に堆積されたSiO₂を平坦化材料として使用することができるので、上述の課題を回避する。SiO₂は、グラフェンの非常に良好な支持材であることが証明されており、CMP法によって優れた低粗さ値を達成することができる。SiO₂は、一般的なプロセス化学物質に関しても安定であり、良好なドライケミカル構造特性を有する。しかしながら、個々の隆起構造は、例えばウエハの全表面にわたって均一に平坦化することができないという欠点があると考えられることがある。これは、研磨中にウエハを研磨板に押し付け、ウエハ表面の隆起部分のみを研磨するためである。ウエハ表面上の隣接する隆起間の距離が大きすぎ(例えば、100～1000μmのオーダー)、ウエハ上の分布が均一でない場合、研磨後に横方向に不均一な被覆厚さが生じることがある。平坦化後に設定される被覆厚さの低い公差(通常、１桁nm)は、再現性のために構造化表面と同じ高さでウエハ全体の支持点を必要とする。支持点の形状および配置は、表面構造化およびCMPに使用されるエッチングプロセスの結果にかなりの影響を及ぼす。これにより、実際の部品設計に加えて支持点を設計・開発しなければならないため、設計・プロセス開発の努力が増加する。

【0009】

さらに、例えば10nmのオーダーの導波路上の所望の残留被覆率は、CMPステップの許容範囲の限界範囲に導くことができる。再現可能な結果を達成するために、出願人の知る限りでは、SiO₂平坦化被膜全体を導波路および支持点の表面まで研磨する(Siはよりゆっくりと研磨され、その結果、正しい高さで「停止」する)。導波路上に酸化物が必要なので、ウエハは乾燥酸化される(すなわち、高温で、O₂を加えると、Siは酸化される)。自由Si表面ではSiはSiO₂に酸化される。

【0010】

これに基づいて、本発明のタスクは、合理的な努力で実行可能であり、上述の欠点を回避する電気光学素子の製造方法を提供することである。

【課題を解決するための手段】

【0011】

このタスクは、以下のステップを含んでいる電気光学素子、特に光検出器または電気光学変調器を製造する方法によって解決される。
導波路が設けられるステップ(S1)、
導波路の少なくとも一部にオーバーラップする平坦化被覆が、好ましくは、特に被覆材料を付着させることによって製造されるステップ(S2)、
平坦化被覆にスピンオンガラス被覆が設けられるステップ(S3)、
少なくともスピンオンガラス被覆の領域では、好ましくはドライエッチング処理が行われ、その過程で、好ましくはエッチングが平坦化被覆まで達するように行われて、好ましくはスピンオンガラス被覆および平坦化被覆の一部が除去されるステップ(S4)、
任意選択的に、平坦化被覆にスピンオンガラス被覆が設けられるステップおよびドライエッチング処理が行われるステップを少なくとも１回繰り返すステップ(S5、S6)、および、
少なくとも１つの波長の電磁放射を吸収して吸収の結果として光電信号を生成する、および／または、屈折率が電圧および／または電荷の存在および／または電界の関数として変化する、少なくとも１つの材料を含むかまたはその材料から構成されるアクティブ素子が、平坦化被覆上に接触または非接触で、および導波路上に非接触で提供されるステップ(S7)。

【0012】

本発明は、特に、アクティブ素子、例えばグラフェンフィルムの付着に適した導波路上の平坦な表面プロファイルを得るために、特に、他の適用分野から知られているレジスト平坦化プロセスを使用することによって、スピンオン平坦化、特に、高い粗さおよび不安定性、ならびにCMP技術の欠点を回避する。これにより、特に信頼性の高い方法で、損傷、特にアクティブ素子の破損を防止することが可能となる。その結果、優れた特性、特に動作モードが特に信頼性の高い特性を特徴とする電気光学素子を得ることができる。アクティブ素子の剥離が確実に防止されるので、製造プロセスは、スクラップが少ないことを可能にする。

【0013】

粗さの二乗平均平方根(RMS)については、特に0.6nm RMS～0.1nm RMS、好ましくは0.4nm RMS～0.1nm RMSの範囲で得ることを可能にする。例えば、粗さにおける0.2nmのRMSは、特に適切であることが証明されている。以下では、nmという略号は、それ自体公知の方法で、ナノメートルを表す。

【0014】

これらの領域の粗さは、特に適切であることが証明されている。それらは、上塗り被膜におけるストレスおよび歪みを回避するために特に有利である。この文脈では、L. Banszerus et al., 2D Mater., Vol. 4, No.2, 025030, 2017. による論文「高品質グラフェンベースのヘテロ構造のための適切な基板の同定」も参照される。

【0015】

原子間力顕微鏡(AFM)は、特にEN ISO 25178に記載されているように、粗さを決定するための測定方法として使用することができる。原子間力顕微鏡法については、本規格の第6部(EN ISO 25178-6:2010-01)で主に考察されており、粗さの測定方法を扱っている。

【0016】

例えば、電気光学素子は、ウエハまたはチップ上に、またはウエハまたはチップ上に設けられた素子または被覆上に製造することができる。次いで、好ましくは、提供された導波路は、ウエハまたはチップの上に接触または非接触で配置され、ウエハまたはチップは、特に好ましくは、集積電子部品と集積回路を有する。

【0017】

もちろん、複数の導波路が提供され、本発明の方法で複数の電気光学素子が得られることが可能である。例えば、ウエハまたはチップが、その上側に設けられた２つ以上の導波路を有するように設けられてもよい。これは、ウエハまたはチップの集積導波路であってもよい。次いで、全ての導波路、特にウエハ全体またはチップ上側全体にわたって延在する平坦化被覆およびスピンオンガラス被覆を製造することができ、エッチングは、上面全体にわたって実施することができる。スピンオンガラス被覆およびエッチング処理を用いて平坦化被覆を提供する工程を繰り返す場合、同様の工程の繰り返しとすることができる。従って、本発明によると、特に簡単な方法で複数の電気光学素子を得ることができる。

【0018】

導波路は、電磁波、特に光を導波する素子または構成要素である。波を導波するためには、少なくともこの波長に対して光学的に透明であり、屈折率コントラストによってこの波長に対しても透明である隣接材料から区別される材料の波長依存断面が使用される。周囲の材料の屈折率が低い場合、光はより高い屈折率の領域に導かれる。スリットモードの特定のケースでは、高屈折率の2つの領域が、波長に対して狭い低屈折率の領域から分離され、光が低屈折率の領域に導かれる。散乱による低損失を達成するためには、低い側壁粗さが有利である。

【0019】

導波路および平坦化被覆は、異なる屈折率を有する材料から好適に作製される。純粋に例示的な屈折率の対は、平坦化被覆では導波路に対して3.4(Si)および1.5(SiO₂)、誘電体の場合は、平坦化被覆に対しては2.4(TiO₂)および1.5(SiO₂)、または導波路に対しては2(SiN)および平坦化被覆に対しては1.47である。

【0020】

導波路の材料の屈折率は、平坦化被覆の材料の屈折率よりも少なくとも20%、好ましくは少なくとも30%大きいことが特に好ましい。

【0021】

さらなる好ましい実施形態では、１または複数の導波路の場合には、フォトニックプラットフォームの導波路のうちの少なくとも１つは、850nmおよび／または1310nmおよび／または1550nmの波長の電磁放射に対して透明である少なくとも１つの材料を含み、または、そのような材料からなる。特に好ましくは、800nm～900nmおよび／または1260nm～1360nm(いわゆるオリジナルバンド略してOバンド)および／または1360nm～1460nm(いわゆるエクステンドバンド略してEバンド)および／または1460nm～1530nm(いわゆるショートバンド略してSバンド)および／または1530nm～1565nm(いわゆるショートバンド略してCバンド)および／または1565nm～1625nm(いわゆるロングバンド略してLバンド)の波長範囲の電磁放射に対して透明である。これらのバンドは、通信エンジニアリングの分野から知られている。

【0022】

導波路、または、さらに有利な実施形態では、導波路の少なくとも１つは、二酸化チタンおよび／または五酸化ケイ素および／または五酸化ケイ素および／または酸化アルミニウムおよび／または酸化ケイ素および／またはオキシ窒化ケイ素および／またはシリコン、特にポリシリコンおよび／または亜リン酸インジウムおよび／またはガリウム砒素および／またはインジウムガリウム砒素および／またはアルミニウム砒素および／またはアルミニウムガリウム砒素、および／または少なくとも１つのジカルコゲン化物、特に二次元遷移金属ジカルコゲン化物および／またはカルコゲン化物ガラスおよび／または樹脂含有材料／または樹脂含有材料、特にSU8、および／またはポリマー含有材料、特にOrmoCompを含み、またはこれらの材料のうちの１つ以上からなる。（それぞれの）導波路は、材料蒸着、特に、後続の構造化によって得られてもよい。

【0023】

導波路の寸法に関しては、特に、以下が適用され得る。厚さは、好ましくは、150nm～10マイクロ(μ)メートル(m)の範囲である。導波路の幅および長さは、特に、100nmおよび10μmの範囲であり得る。

【0024】

１つ以上の導波路は、例えば、ストリップ導波路として具体化することができ、このストリップ導波路は、次いで、特に、矩形または正方形の断面によって特徴付けられる。１つ以上の導波路は、代替的に、または追加的に、Ｔ字形断面を有するリッジ導波路として具現化することもできる。さらに、代替的に、または追加的に、少なくとも１つの導波路が、スロット導波路によって与えられることが可能である。

【0025】

導波路は、第１の例えば下部または左部、および、第２の例えば上部または右部を含むか、またはそれらから構成される複数の部分から構成されていてもよい。１つ以上の断面は、長方形または正方形の断面によって特徴付けられる場合がある。導波路が２つ以上の部分を有するか、またはそれらから構成される場合、それらは、例えばスロットを形成するように離間されてもよい。

【0026】

好ましくは、平坦化被膜は、各導波路の断面、特に長手方向断面、および各導波路の横方向、特に各導波路に隣接する領域上に接触または非接触で、好ましくは被覆材料を堆積することによって製造される。もちろん、材料は、導波路全体に堆積することもできる。この被覆材料はまた、特に導波路手段の横方向にも適用され、または、特に、導波路が配置される基板上の導波路に隣接して適用される。

【0027】

平坦化被覆は、さらに、化学蒸着、好ましくは低圧化学蒸着、および／またはプラズマ増強化学蒸着、および／または被覆材料の物理蒸着によって製造することができる。

【0028】

種々の先行技術の化学蒸着プロセスがあり、これらはすべて本発明の文脈で使用することができる。これらすべてに共通するのは、通常、導入されたガスの化学反応であり、所望の材料の堆積をもたらす。

【0029】

また、物理的蒸着に関しては、先行技術から公知の全ての変種を使用することができる。純粋に例を挙げると、電子ビームによって材料を溶融、蒸発させる電子ビーム蒸発と、材料をヒーターで加熱し、ターゲット基板上に蒸発させる熱蒸発と、プラズマによって材料担体から原子をノックアウトし、ターゲット基板上に蒸着させるスパッタ蒸着とが挙げられる。

【0030】

上記の堆積プロセスの代替として、またはそれに加えて、原子層堆積も考慮することができる。この方法では、絶縁材料または導電材料(誘電体、半導体または金属)が、原子層によって連続的に蒸着される。

【0031】

スパッタリングは、平坦化被覆の製造に使用することができる別の選択肢である。

【0032】

製造された被覆は、１つまたは複数の層のみを含み得ることに留意されたい。それは、１つの材料のみを含んでもよく、または複数の材料を含んでもよい。例えば、被覆は、2つ以上の異なる材料の2つ以上の層を有することができる。もちろん、被覆は複数の層を有してもよいが、それらはすべて同じ材料で作られてもよい。特に、いくつかの層、例えばいくつかの原子層が、その製造のために堆積されているか、または、例えば堆積されているため、2つ以上の層を有する被覆を得ることができ、または存在させることができる。

【0033】

さらなる実施形態は、少なくとも１つの酸化物、特に二酸化ケイ素、および／または少なくとも１つの窒化物を含むかそれから構成される平坦化被覆が製造されるか、および／または少なくとも１つのポリマーを含むか少なくとも１つのポリマーから構成される平坦化被覆が製造されることを特徴とする。

【0034】

さらに、平坦化被覆には、液体状態で、好ましくはスピンオン後に加熱して熱処理された、適当な材料、例えばHSQおよび／またはポリマーを堆積することによるスピンオンガラス被覆を施すことができる。この材料は熱処理によりガラス状になる。

【0035】

好ましくは、ドライエッチング処理（ドライケミカルエッチング処理）が行われる。反応性イオンエッチング(略してRIE)は、特に適していることが証明されている。

【0036】

エッチングは、例えば、CHF₃および／またはSF₆ベースのドライエッチングプロセスを用いて行うことができる。CHF₃とはフッ化物を、SF₆とは六フッ化硫黄を表す。

【0037】

エッチング処理は、好ましくは、平坦化被覆の材料のエッチング速度が、スピンオンガラスのエッチング速度よりも、最大50%、好ましくは最大30%、特に好ましくは最大10%大きく、または小さくなるように実施される。エッチングプロセスは、プロセスパラメータを介して、既知の方法で調整することができる。適切なパラメータには、例えば、圧力および／またはガス流、および／またはガス混合物の組成、および／またはプラズマを励起するための電力、および／または電極の温度が含まれる。

【0038】

反応性イオンエッチングは、例えば、基板表面の選択的および方向性エッチングが、プラズマを形成するために励起される特別なガス状化学物質によって通常可能にされるドライエッチングプロセスである。レジストマスクは、エッチングされない部分を保護するために使用することができる。エッチング化学およびプロセスのパラメータは、通常、プロセスの選択性、すなわち、異なる材料のエッチング速度を決定する。この特性は、エッチングプロセスの深さを制限し、従って、被覆を互いに別々に規定するために重要である。

【0039】

レジスト平坦化の結果として、すなわち、以前にエッチング処理を受けた領域において得られた平坦化被覆の表面上または上方に、少なくとも１つの波長の電磁放射を吸収し、吸収の結果として電気的光信号を生成する、またはその屈折率が電圧および／または電荷および／または電界の存在の関数として変化する、少なくとも１つの材料を含むか、またはそれらから構成されるアクティブ素子が、本発明に従って、該導波路またはそれぞれの導波路の領域に提供される。

【0040】

好ましい実施形態では、少なくとも１つの材料は、850nmおよび／または1310nmおよび／または1550nmの波長の電磁放射を吸収し、吸収の結果として光信号を生成することができる。特に、800nm～900nmおよび／または1260nm～1360nm(いわゆるオリジナルバンドまたは略してOバンド)および／または1360nm～1460nm(いわゆるエクステンドバンドまたは略してEバンド)および／または1460nm～1530nm(いわゆるショートバンドまたは略してSバンド)および／または1530nm～1565nm(いわゆるコンベンショナルバンドまたは略してCバンド)および／または1565nm～1625nm(いわゆるロングバンドまたは略してLバンド)の波長範囲の電磁放射を吸収することができ、吸収の結果として光信号を発生することができることが好ましい。

【0041】

材料がその屈折率を変化させることは、特に、その分散(特に屈折)および／またはその吸収を変化させることで理解されるべきである。分散または屈折は、通常、実部および複素屈折率の虚部による吸収によって与えられる。電圧および／または電場の存在の関数として屈折率が変化する材料は、本明細書では、特に、Pockels効果および／またはFranz-Keldysh効果および／またはKerr効果によって特徴付けられる材料であると理解される。さらに、プラズマ分散効果を特徴とする材料もまた、そのような材料と考えられる。

【0042】

さらに、少なくとも１つの波長の電磁放射を吸収し、吸収の結果として電気的光信号を生成するアクティブ素子の少なくとも１つの材料として、および／またはその屈折率が、電圧および／または電場の存在、グラフェンおよび／または少なくとも１つのジカルコゲナイド、特に２次元遷移金属ジカルコゲナイド、および／または２次元材料および／またはゲルマニウムおよび／またはニオブ酸リチウムおよび／または少なくとも１つの電気光学ポリマーおよび／またはシリコンおよび／または少なくとも１つの化合物半導体、特に少なくとも１つのIII-V半導体および／または少なくとも１つのII-VI半導体のヘテロ構造の関数として変化する場合が提供されてもよい。

【0043】

特に、電気光学ポリマーは、強い線形電気光学係数(Pockels効果)を有することを特徴とするポリマーとして理解されるべきである。強い線形電気光学係数は、好ましくは、少なくとも150pm/V、好ましくは少なくとも250pm/Vの量であると理解されるべきであり、電気光学係数は、ニオブ酸リチウムの少なくとも約5倍である。

【0044】

カルコゲニドには、異なるものがある。本発明の文脈において、MoS2またはWSe2のような二次元材料としての遷移金属ジカルコゲニドは、特に適切であることが証明されている。

【0045】

ニオブ酸リチウムおよび電気光学ポリマーは、電気光学的、特にPockels効果に基づく、すなわち、E場が屈折率を変化させる(例えば、Pockels効果がPockelsセルで使用されるように)ことに留意されたい。ゲルマニウムでは、それはFranz-Keldysh効果である。すなわち、電場は価電子および伝導帯の端を互いにシフトさせ、光学特性を変化させる。これらの効果は、電界に基づく効果である。シリコンまたはグラフェンの場合、電荷キャリアベースのプラズマ分散効果、すなわち、電荷キャリア(電子または正孔)が光学モード領域に持ち込まれる(充電されたデバイスにキャパシタが存在するか、または空乏化および富化された接合を有するダイオードが存在する)。屈折率(指数の実部)と吸収(指数の虚部、自由キャリア吸収につながる)は、電荷キャリア濃度と共に変化する。

【0046】

III-V族半導体は、それ自体公知の方法で主要なIII族およびV族の元素からなる化合物半導体である。II～VI族半導体は、第II族または第12族の元素および第VI族の元素からなる化合物半導体である。

【0047】

多くの材料は、それらの屈折率が電圧および／または電荷および／または電場の存在の関数として変化するという事実と、それらが少なくとも１つの波長の電磁放射を吸収し、吸収の結果として光電信号を生成するという事実との両方によって特徴付けられる。たとえば、グラフェンの場合、これが当てはまる。したがって、グラフェンは、光検出器および変調器のアクティブ素子の両方に適している。これは、二次元遷移金属ジカルコゲニド、二次元材料のヘテロ構造、ゲルマニウム、シリコン、ならびに化合物半導体、特にIII-V半導体および／またはII-VI半導体などのジカルコゲニドにも適用される。例えば、ニオブ酸リチウムは、一般に変調器にのみ適している。透明であるため、吸収特性を満たさず、光検出器には適さない。

【0048】

グラフェン、化学的に修飾された可能性のあるグラフェン、またはジカルコゲニド、特に二次元遷移金属ジカルコゲニド、または、グラフェンの少なくとも１つの層と、ジカルコゲニドの少なくとも１つの層と、窒化ホウ素の少なくとも１つの層と、グラフェンの少なくとも１つの層とからなるジカルコゲニド-グラフェンヘテロ構造のフィルムは、特に好適であることが証明されている。

【0049】

導波路では、電磁放射の一部、特に光は、導波路の外側でエバネッセンスに導波される。導波路の界面は誘電体であり、従って、強度分布は、指数関数的減衰を有するMaxwellに従った境界条件によって記述される。電気光学的に活性な材料、例えば、グラフェンが、エバネッセント場において導波路上またはその近傍に持ち込まれる場合、光子は、材料、特にグラフェンと相互作用することができる。

【0050】

グラフェンには、光電流をもたらす４つの効果がある。１つ目はボロメトリック効果であり、それに従って、吸収されたエネルギーはグラフェンの抵抗を増加させ、印加された直流電流を減少させる。直流電流の変化は、フォト信号になる。別の効果は、光伝導度である。ここで、吸収された光子は電荷キャリア濃度を増加させ、追加の電荷キャリアは、電荷キャリア濃度に対する抵抗の比例性のために、グラフェンの抵抗を減少させる。印加された直流電流は増加し、変化は光信号になる。熱電効果もあり、それによれば、pおよびn領域の異なるSeebeck係数のために、この接合におけるpn結合および温度勾配から熱電電圧が生じる。温度勾配は、吸収された光信号のエネルギーから生じる。この熱電電圧が信号になる。４つ目の効果は、pn接合で励起された電子-正孔対が分離することによる。得られる光電流が信号になる。

【0051】

本発明に係る方法のさらなる実施形態は、電気光学素子として電気光学変調器を得るために、以下のステップがさらに実施されることを特徴とする。
誘電体被覆は、好ましくは、少なくとも１つの酸化物および／または窒化物を含み、またはそれから構成され、特に好ましくは、酸化アルミニウムおよび／または窒化ケイ素および／または酸化ハフニウムを含み、および／またはそれから構成されるステップと、
前記アクティブ素子から見て外方を向く誘電体被覆の上側に別のアクティブ素子が設けられるステップであって、別のアクティブ素子は、前記アクティブ素子に対して好ましくは互いに断面において上下に位置しかつ互いにオフセットして配置されるようにするステップ。

【0052】

別法として、光信号を吸収し、出力し、および／またはその屈折率を変化させる材料を含む、またはそれらから成るさらなるアクティブ素子に対して、導電性材料から成る電極を提供することもできることに留意されたい。言い換えれば、変調器において、１つのアクティブ素子および１つの従来の電極は、２つのアクティブ素子の代替として十分である。アクティブ素子の１つの代わりに電極を設ける場合、この電極は、多分、アクティブ素子との類似により、単層または多層金属フィルムのような多層のフィルムの形態とすることができる。

【0053】

２つのアクティブ素子または１つのアクティブ素子および電極は、好ましくは、それらが断面内で互いに上下に位置するように互いに離間およびオフセットされる。言い換えれば、１つのアクティブ素子の断面は、他のアクティブ素子の断面または電極に触れることなく整列またはオーバーラップする。好ましくは、少なくとも、互いに上下に位置する領域、言い換えれば、オーバーラップする領域においては、２つのアクティブ素子またはアクティブ素子および電極の少なくとも一部分は、互いに少なくとも実質的に平行に延びる。

【0054】

また、２つのアクティブ素子または１つのアクティブ素子および従来の電極を有する変調器の場合には、それぞれのアクティブ素子または１つのアクティブ素子および電極がフィルムの形で製造されることを更に適用することができる。

【0055】

変調器がさらにアクティブ素子を有する場合、これは、アクティブ素子に関連して好ましいように、上述および下記に記載された特徴によっても特徴付けることができる。フィルムとしてのデザインは一例にすぎない。さらに、好ましい特徴のうちの１つまたは複数のみを実現することができる。

【0056】

電気光学変調器は、特に光信号符号化に使用することができる。電気光学変調器は、リング変調器として具現化することもできる。光検出器は、好ましくは、光から電子へ、および／またはその逆への信号変換に役立つことができる。

【0057】

上述のように、変調器の場合には、この目的のために適切に絶縁された電気制御電極およびアクティブ素子を、電圧若しくは電荷または電場の関数として屈折率が変化する少なくとも１つの材料、特にグラフェン、または電極を含むかまたはそれらから構成することができ、その結果、動作時に2つのアクティブ素子がエバネッセント場内で一緒になり、電気光学的機能を果たすように、対応する材料、特にグラフェンから構成することができる。例えば、グラフェンは、制御電圧によってその光学特性を変化させることができる。グラフェン-誘電体-グラフェン配列の特に有利な場合には、キャパシタンスが生成され、2つのグラフェンフィルムが互いに影響し合う。電圧は、2つのアクティブ素子を形成するグラフェン電極からなるキャパシタンスを充電し、電子はグラフェン中の状態を占有する。この結果、フェルミエネルギー(結晶中の最後に占有された状態のエネルギー)は、より高いエネルギー(または対称性によるより低いエネルギー)にシフトする。フェルミエネルギーが光子のエネルギーの半分に達すると、吸収過程に必要な自由状態がすでに正しいエネルギーで占有されているので、もはや吸収されない。この状態では、吸収が禁止されているため、グラフェンは透明になります。電圧を変えることにより、グラフェンは吸収と透明の間で前後に切り替えられます。連続的に輝くレーザビームはその強度で変調されるので、情報伝送に使用することができる。同様に、屈折率の実部は、制御電圧とともに変化する。電圧を変化させることによって、レーザーの位相位置は、変化する屈折率を介して変調することができ、従って、位相変調を達成することができる。好ましくは、位相変調は、全ての状態が光子エネルギーの半分以上を占める範囲で動作し、グラフェンが透明であり、屈折率の実部が著しくシフトし、吸収の変化が小さな役割を果たすようにする。

【0058】

さらなる好ましい実施形態では、各アクティブ素子は、少なくとも１つの適切な材料を堆積することによって、平坦化被覆の上に接触または非接触で設けられる。堆積は、平坦化被覆に類似して、例えば、化学蒸着、好ましくは低圧化学蒸着、および／またはプラズマ増強化学蒸着、および／または物理蒸着によって行うことができる。ここでも、このタイプの以前に知られた全てのプロセスを適用することができる。

【0059】

また、転写プロセスによって、各アクティブ素子を平坦化被覆の上面に設けることも可能である。これは特に（それぞれの）素子が、平坦化被覆上にモノリシックに製造されるのではなく、別々に製造され、次いで転写されることを意味する。グラフェンの転写プロセスは、例えば、"Large-Area Synthesis of High-Quality and Uniform Graphene Films on Copper Foils" by Li et al., Science 324, 1312, (2009) および"Roll-to-roll production of 30-inch graphene films for transparent electrodes" by Bae et al, Nature Nanotech 5, 574-578 (2010)に説明されており、LiNbOについては、"Integrated lithium niobate electro-optic modulators operating at CMOS-compatible voltages," Nature volume 562, pages101104 (2018)、に説明されている。GaAsについては、"Transfer print techniques for heterogeneous integration of photonic components," Progress in Quantum Electronics Volume 52, March 2017, pages 1-17に説明されている。これらの技術の１つは、本発明の文脈において、平坦化被覆上に１つ以上のグラフェンまたはLiNbOまたはGaAs被覆／フィルムを得るために使用することもできる。

【0060】

原子層蒸着は、上記の方法の代替として、またはそれに加えて、アクティブ素子についても考慮することができる。

【0061】

誘電体被覆は、さらに、少なくとも１つのアクティブ素子の上に接触または非接触で設けることができる。

【0062】

変調器の場合および検出器の場合の両方において、少なくとも１つの電気光学素子は、プラズモニック結合を用いて、さらに具体化または製造することができる。

【0063】

次いで、プラズモニック活性材料、好ましくは金および／または銀および／またはアルミニウムおよび／または銅からなる、またはコムライジングした少なくとも１つのプラズモニック構造が、アクティブ素子の上または上または少なくとも１つに提供されるのが便利である。プラズモニック構造は、好ましくは、互いに隣接して配置され、プラズモニック活性材料から成るか、またはプラズモニック活性材料を含む少なくとも1対のプラズモニック素子を含む。プラズモニック素子は、他のプラズモニック素子に向かって先細りになった断面を特徴とすることができる。例えば、プラズモニック素子は、三角形の形状を特徴とすることができる。

【0064】

延長プラズモニック素子もまた、好ましくは変調器の場合に設けられてもよい。細長いプラズモニック素子は、導波路に少なくとも実質的に平行に配置されてもよい。つまり、Zhu et al., Optics Communications (2019), doi: https://doi.org/10.1016/j.optcom.2019.124559.により、「低損失グラフェン-プラズモンスロット導波路における効率的な電気光学変調」で説明されているように、光導波路とプラズモニック導波路がアクティブ素子を通過して平行にされる。

【0065】

アクティブ素子の少なくとも１つは、導波路によって導波される電磁放射のエバネッセント場に少なくとも部分的に露出されるように、導波路に対してさらに便利に配置される。好ましくは、少なくとも１つのアクティブ素子は、少なくとも１つの導波路から、例えば10nmの距離で、50nm以下、より好ましくは30nm以下の距離で配置される。

【0066】

好ましくは、(単一または複数の)スピンオンガラス被覆によるレジスト平坦化およびその後のエッチング処理は、導波路上またはその少なくとも一部の平坦化被覆の被覆厚さが50nm以下、好ましくは30nm以下、例えば10nm以下であるように行われる。平坦化被覆上のこの被覆厚さの領域にアクティブ素子が配置される場合、対応する間隔が存在する。

【0067】

特に変調器の場合、アクティブ素子が配置されるか既に配置されている導波路の断面、好ましくは縦断面は、電気光学素子の構成要素を構成することができ、または形成することに留意されたい。

【0068】

特に、１つのフィルムが、好ましくは、１つのアクティブ素子として提供されるか、または、複数のフィルムが（複数の）アクティブ素子として提供される。フィルムは、好ましくは、それ自体公知の方法で、厚さよりも著しく大きな横方向の範囲によって特徴付けられる。１つ以上の電気光学素子の少なくとも１つのアクティブ素子は、正方形または矩形断面によってさらに特徴付けられてもよい。

【0069】

１つ以上のアクティブ素子は、屈折率が変化する、および／またはそのような材料の少なくとも１つの層を吸収する、またはそのような材料の少なくとも１つ以上の層から形成され得る、少なくとも１つの材料の複数の層または被覆を含んでもよい。特に、少なくとも１つのアクティブ素子は、フィルムとして、１つのまたは異なる材料の複数の層または被覆を含むことができる。

【0070】

複数の電気光学素子のためのアクティブ素子を得るためには、例えば、複数の導波路が存在するウエハの横方向の全範囲にわたって延在し、必要に応じて、全体にわたって延在する、複数の層を有する少なくとも１つのフィルム（１つまたは複数の層を有する）を設けることができ、この大きなフィルムから、例えば、リソグラフィおよび／またはエッチングを含むことができる、適切な構造化プロセスによって、複数の素子について、平面内で互いに隣接する複数のより小さなフィルムまたは被覆形状のアクティブ素子を得ることができる。

【0071】

構造化は、転送手順に従うこともできる。

【0072】

いくつかの個々のアクティブ素子の場合、好ましくは、例えば、その上に製造または配置された平坦化被覆上に直接的に提供され、これは、エッチング処理を受けた(それぞれの)領域および上部、特に、導波路の長手方向セクションに好都合に提供される。しかしながら、少なくとも１つのさらなる被覆が、最初に、例えば、平坦化被覆上に堆積または配置され、アクティブ素子が、さらに上の層上または最も上の層上に提供されることも、除外されない。アクティブ素子は、平坦化被覆上に直接ではなく、非接触で平坦化被覆の上にあることは、特に可能である。なぜなら、材料は、例えば、トポロジーおよび粗さを含む表面特性が無傷のままで、存在し得る任意のさらなる被覆または被覆の上側に実質的に堆積された状態で、平坦化被覆上にコンフォーマル（正角または等角）に堆積することができるからである。

【0073】

さらなる有利な実施形態では、(それぞれの)アクティブ素子に関連する接触素子が製造される。各アクティブ素子は、例えば、一方の側の接触素子または他方の側の接触素子に接続することができる。

【0074】

導波路が集積電子部品を備えたチップまたはウエハ上にも配置される場合、１つ以上の接触素子は、相互接続素子、特にVIAと、(それぞれの)アクティブ素子を接続することができ、これにより、１つ以上の集積電子部品との接続が達成される。平坦化被覆を介して延在する相互接続要素は、本発明の方法の範囲内で製造することができる。

【0075】

特に、１つのアクティブ素子のみを有する検出器の場合には、アクティブ素子、特に１つ以上の電子素子との関連において、好ましくは反対側にある２つの接点または接点素子と接触することが可能であり、２つのアクティブ素子または１つのアクティブ素子および１つの電極との変調器の場合には、特に１つ以上の集積電子素子との関連において、２つのアクティブ素子または１つのアクティブ素子および電極が、それぞれ１つの接点または接点素子と接触することが可能であることに留意されたい。これは、好ましくは、それらが互いに上に存在するか、または断面でオーバーラップする領域から離れた端部領域または端部における場合である。

【0076】

また、少なくとも１つ、好ましくは２つのゲート電極が設けられることも可能である。特に、光検出器として具現化された電気光学素子の場合、２つのゲート電極を、好ましくは、アクティブ素子に割り当てることができる。これらは、好ましくは、アクティブ素子、例えばグラフェンフィルム中の電荷キャリア濃度をそれらを介して調節することができ、従って、例えばpn結合を得ることができるように、具体化され、配置される。ゲート電極は、好ましくは、アクティブ素子から適当な距離に配置され、例えば、誘電体被覆を介して、アクティブ素子から電気的に絶縁される。誘電体被覆がアクティブ素子上に設けられ、ゲート電極が誘電体被覆上に配置されることが可能であり、例えば、誘電体被覆上に形成されるか、または、誘電体被覆に転写される。

【0077】

また、本発明は、本発明の方法を実施することによって得られる電気光学装置に関する。

【0078】

本発明の別の目的は、チップと、少なくとも１つの、より好ましくは複数の本発明による電気光学素子とを備える半導体装置である。

【0079】

また、本発明は、ウエハと、少なくとも１つの、より好ましくは複数の本発明による電気光学素子とを含む半導体装置に関する。

【0080】

電気光学素子または装置は、好ましくは、チップまたはウエハ上、特にバック・エンド・オブ・ライン(BEOL)上に設けられる。

【0081】

ウエハは、好ましくは、ウエハダイシングによって複数のチップが得られる構成要素または素子またはデバイスであると理解される。ウエハは、ダイシングがそれに沿って行われ得るか、または行われなければならない１つ以上のマーキングを有利に有する。ダイシングまたはフラグメンテーションは、例えば、ウエハの切断、ソーイング、スクライビング、またはブレーキングを含み得る。英語では、単一または分離されたチップは、ダイとも呼ばれ、または複数のチップは、ダイまたはダイとも呼ばれる。ダイシング後のいくつかのチップは、ベアチップまたはベアダイとも呼ばれることに留意されたい。「ベア」とは、チップがまだパッケージに入れられていないことを指す。パッケージを持たない「ベア」チップは、短くはチップとも呼ばれる。

【0082】

ウエハ(またはチップ)を断面で見る場合、その垂直構造は、異なるサブ領域に分割することができる。最下部は、フロント・エンド・オブ・ラインまたは略してFEOLであり、１つ以上の集積電子部品を含む。集積電子部品は、例えば、トランジスタおよび／またはキャパシタおよび／または抵抗であってもよい。フロント・エンド・オブ・ラインの上には、バック・エンド・オブ・ライン(BEOL)があり、これらは通常、FEOLの集積電子部品が相互接続される手段によって、種々の金属層を含む。

【0083】

ウエハは、ダイシング/フラグメンテーション/ユニフィケーションに続いて、各々がチップまたはダイを形成する複数の領域を含む。これらの領域は、本明細書では、チップまたはダイ領域とも呼ばれる。ウエハの各チップ領域は、好ましくは、ウエハの部分的または部分的領域、特に、ウエハの単一ピース半導体基板を含む。好ましくは、各チップ領域は、半導体基板の対応する領域、特に断面で見た場合にFEOL内および／またはその上に延在する１つ以上の集積電子部品をさらに含む。

【0084】

ウエハまたはチップに、特にバック・エンド・オブ・ライン上に配置された複数の導波路が設けられている場合、いくつかの電気光学素子が、好ましくは、本発明に従って製造され、その各々は、導波路に適切に関連付けられ、特に、その縦断面を含むことができる。

【0085】

いくつかの、特に、全てのウエハのチップ領域は同一であることができる。次に、ダイシングによって複数の同一チップを得ることができる。

【0086】

本発明の実施形態に関しては、添付の図面を参照して、サブクレームおよびいくつかの実施形態の以下の説明も参照される。

【図面の簡単な説明】

【0087】

【図1】純粋に概略的な断面表現でウエハ上に配置された導波路の図である。

【図2】図１の導波路上に平坦化被覆を作製した図である。

【図3】図１の導波路に平坦化被覆および平坦化被覆上のスピンオンガラス被覆を配置した図である。

【図4】図３の導波路にRIEエッチング処理を行った後の図である。

【図5】図４の導波路に平坦化被覆上のエッチングプロセスの後に製造されたさらなるスピンオンガラス被覆を配置した図である。

【図6】図５の導波路に別のRIEエッチング処理を行った後の図である。

【図7】図２に対応するSEM画像である。

【図8】単一レジスト平坦化処理後の図７に対応するSEM画像である。

【図9】第２のレジスト平坦化処理後の図８に対応するSEM画像である。

【図10】第３のレジスト平坦化処理後の図９に対応するSEM画像である。

【図11】図６に平坦化被覆上にグラフェンフィルムを配置した図である。

【図12】図１１に接触要素および相互接続要素を配置した図である。

【図13】図１２のグラフェンフィルム、コンタクト素子および導波路の上面図である。

【図14】２つのグラフェンフィルムからなる変調器の形態の本発明に係る電気光学素子を備えた図１２に対応する図である。

【図15】ストリップ導波路の代わりにリッジ導波路を設けた図４の構成に対応する図である。

【図16】本発明に係る方法の一実施形態のステップを示すブロック図である。

【発明を実施するための形態】

【0088】

すべての図は、純粋な概略図を示している。図において、同一の構成または要素には、同一の参照符号を付す。

【0089】

図1は、SiO₂の被膜(1)を貫通した部分断面図であり、その上側(2)には、図中上向きに導波路(3)が配置されている。SiO₂層は、図1には見えないが、図12には示されているウエハ4上に配置される。

【0090】

図示の実施形態では、複数の導波路(3)が、被覆(1)の上側2に配置されており、図1には、例として、１つの導波路(3)が示されている。誘電体、好ましくは二酸化チタンは、特に、図示の実施形態においても使用されており、導波路材料として好適であるが、これは例示的なものとして理解されるべきである。導波路(3)の寸法に関しては、それらの厚さは、150nmから10μmの範囲であり、それらの幅および長さは、100nmから10μmの範囲であることが好ましい。図1に示される例示的な導波路(3)は、厚さ300nmであり、400nmの幅を有し、5μmの延伸面に垂直に配向された長さを特徴とする。

【0091】

SiO₂からなる被膜(1)もまた、純粋に例示的であると理解されるべきである。他の材料の被膜も、例えば、ウエハ(4)上に設けることができる。また、導波路(3)は、図１２において上方に面するウエハ(4)の上側(5)に直接配置することもできる。

【0092】

電気光学素子(6)、特に光検出器または変調器は、いくつかの導波路(3)に対して製造されるべきであり、これは、以下に記載される本発明による方法の実施形態を実施することによって可能である。電気光学素子(6)の製造は、図１に示される１つの導波路(3)を使用する例として、部分的に説明される。

【0093】

ウエハ4に導波路3を設けた後(ステップS1)、第2ステップS2で平坦化被覆7が形成され、平坦化被覆7は、それぞれの導波路3の少なくとも一部の上に延在し、それぞれの導波路(3)を越えて2つの対向側面に延在する。ここで説明する実施例では、ウエハ(4)上に設けられた被膜(1)の上面(2)全体にわたって延在する平坦化被覆(7)が製造される。平坦化被覆(7)は、上面(2)に配置された全ての導波路(3)の上方および間に対応して延び、この要件が満たされる。図２から分かるように、平坦化被覆(7)の製造後に得られた配列を、図１と同じ断面で、例えば、一方の導波路(3)については、平坦化被覆(7)の材料が、導波路(3)の両側面間の上面および両側面に存在する。

【0094】

平坦化被覆(7)を得るためには、被覆材料、例えば二酸化ケイ素(SiO₂)が使用され、この被覆は、低圧化学蒸着(LPCVD)またはプラズマ増強化学蒸着(PECVD)、または物理蒸着、または原子層蒸着(ALD)またはスパッタリングなどの化学蒸着(CVD)によって行うことができる。本実施例ではPECVDが使用される。図７は、図２の純粋に概略的な断面図に示される配列の走査型電子顕微鏡(SEM)画像を示す。SEM画像は、横方向にわずかに変化する平坦化被覆(7)の厚さを示し、導波路(3)上の領域およびその両側の領域の両方において、約1.1μmである。

【0095】

被覆材料を堆積させた後、得られた平坦化被覆(7)の上側を平坦化処理する。

【0096】

平坦化のためには、まず、平坦化被覆(7)に、導波路(3)から離れた上面にスピンオンガラス被覆(9)が設けられる(ステップS3)。この目的のために、適当な材料、この場合は水素シルセスキオキサン(HSQ)を液体状態で平坦化被覆(7)上にスピンし、次いで加熱する。熱処理により、材料はガラス状になり、したがって、それは、スピンオンガラスと呼ばれる。

【0097】

平坦化効果は、高さ差における液体材料の動力学に基づいて得られる。HSQ被覆の厚さは、表面上、この場合、導波路3上における方が、それらの上における厚さよりも小さい。この効果は、図３によく示されており、これは、図２からの変化を示しており、スピンオンガラス被覆(9)が製造されていることを示している。導波路(3)上の被覆の厚さは、導波路(3)の横方向よりも小さい。

【0098】

次のステップS4では、エッチング処理、具体的にはCHF₃ベースのドライケミカルエッチング、この場合は反応性イオンエッチング(RIE)が行われる。このステップでは、エッチングが平坦化被覆(7)まで行われ、スピンオンガラス被覆(9)は完全に除去され、平坦化被覆(7)は部分的に除去される。

【0099】

好ましい実施形態では、エッチング処理は、スピンオンガラス被覆(9)のエッチング速度が、平坦化被覆のエッチング速度よりも大きく、または小さく、最大50%、特に最大30%、好ましくは最大10%異なるように行われる。エッチング速度の例示的な値は、HSQについては約45nm/分、SiO₂については33nm/分である。エッチングプロセスを設定するための適当なパラメータは、当業者に知られているように、例えば、ガス混合物の圧力および／または組成、および／またはプラズマおよび／またはDC電圧を励起するための電力、ならびに電極の温度である。

【0100】

導波路(3)の上の除去深さは、導波路(3)に隣接する領域における除去深さと一致するか、または、ほぼ一致する。スピンオンガラス被覆(9)の被覆厚さは、それぞれの導波路(3)の上方で、それに隣接する部分よりも薄かったので（図３参照）、その結果として、平坦化被覆7は、それぞれの導波路(3)の上方において、それに隣接する部分よりも多く除去される。言い換えれば、スピンオンガラスの不均一な分布は、特に、導波路(3)上の平坦化被覆(7)の厚さをそれに隣接するよりも薄くするために使用される。図示の実施例では、液体状態の運動学のため、各導波路(3)の結果に隣接する領域と比較して、より低い厚さのスピンオンガラス被覆(9)が得られ、これは全ての導波路(3)においても同様である。

【0101】

特に、導波路3の上方におけるより低い被覆厚さは、図4において、純粋に概略的に見ることができ、図４から、エッチング処理後の図３からの変化が分かる。スピンオンガラス被覆(9)は完全に除去され、平坦化被膜(7)は部分的にしか除去されていない。図８は、対応するエッチング処理後の図７の配列のSEM画像を示す。この例で分かるように、導波路(3)上の平坦化被覆(7)の残りの被覆厚さは、その隣の742.9nmのより大きい被覆厚さと比較して、わずか581.2nmである。

【0102】

必要に応じて、スピンオンガラス被覆(9)およびエッチング処理を平坦化被覆(7)に提供する工程を1回以上繰り返して、より平坦なトポロジーを得ることができる。

【0103】

したがって、ステップS5において、さらなるスピンオンガラス被覆(9)を、特に第１のスピンオンガラス被覆(9)と同じ方法で、平坦化被膜(7)上に提供することができる。図５は、(第１の)エッチングプロセス後に続いて製造された追加のスピンオンガラス被覆(9)を有する図4の構成を示す。

【0104】

新しいエッチング(ステップS6)は、好ましくは、ステップS4と同じパラメータを用いて、結果として、図６に示される配置に導く。図示のように、導波路(3)上の平坦化被覆(7)の厚さは、図４よりも小さい。

【0105】

図９および図１０は、平坦化被覆7にスピンオンガラス被覆9を提供し、その後にエッチングするステップの第２および第３ステップ後の図８の配列のSEM画像を示す。導波路(3)上の平坦化被覆(7)の被覆厚さは、減少し続け、図９では、97.40nmであり、図１０では、ほぼゼロまたはゼロである。

【0106】

上記の平坦化処理の後、１回または２回以上のスピンオンガラス被覆(9)およびその後のエッチングで、次のステップ(繰り返し後の現在のステップS7）において、アクティブ素子(10)が、平坦化被覆(7)上および導波路(3)上に提供される。ここで、アクティブ素子(10)は、少なくとも１つの波長の電磁放射を吸収し、吸収の結果として光電信号を生成する、または電荷および／または電界の存在の関数としてその屈折率が変化する少なくとも１つの材料を含むか、またはそれらから構成される。

【0107】

説明された実施形態では、グラフェンフィルム10が、平坦化被覆(7)上および各導波路(3)上に、上述のような転写プロセスによって、アクティブ素子として堆積される。この場合、特に、別個の基板上に、または別個の金属箔上に、または別個のゲルマニウムウエハ上に製造されたグラフェンフィルム10が、(それぞれの)導波路(3)の上方のさらなる平坦化被覆(13)に転写される。１つ以上のグラフェンフィルム(10)が、導波路の上方にあるさらなる平坦化被覆(13)上に直接製造されることも可能である。これには、例えば、材料堆積、および必要であれば、後続の構造化が含まれ得る。

【0108】

アクティブ素子の典型的な寸法は、光の伝搬方向(図１~１２、１４、１５の描画面に直交する)に沿った導波路上の長さ5～500μmの範囲、および伝搬方向を横切る幅1～50μmの範囲である。

【0109】

それぞれのグラフェンフィルム10は、それぞれの導波路3によって導波される、または導波され得る電磁放射のエバネッセント場に、少なくとも部分的に露出されるように、それぞれの導波路(3)に対して配置される。

【0110】

その後、各グラフェンフィルム(10)のためのコンタクト素子(11)を作製することが好適であり(ステップS8)、これを介して、平坦化被覆(7)、SiO₂被覆(1)およびウエハ(4)の断面を貫通して延在する相互接続素子、具体的にはVIA(垂直相互接続アクセス)(12)への接続が達成される。接点要素(11)は、図１３の上面図にも見られる。コンタクト素子(11)は、この場合、表面全体に少なくとも１つの金属を堆積させた後、リソグラフィおよびRIEによって構造化することによって製造される。コンタクト素子(11)のための例示的な金属は、ニッケルおよび／またはチタンおよび／またはアルミニウムおよび／または銅および／またはクロムおよび／またはパラジウムおよび／または白金および／または金および／または銀である。構造化の範囲内で、複数のグラフェンフィルム(10)のためにコンタクト素子(11)を製造することができる。

【0111】

また、コンタクト素子(11)が、可能であれば、そのような少なくとも第1の層または第1の層など、部分的にのみ、最初に製造され、次いで、グラフェンフィルム(10)が提供されることも、原則として可能であることに留意されたい。

【0112】

コンタクト素子(11)およびVIA(12)を介して、ウエハ(4)の集積電子部品(13)とグラフェンフィルム(10)との電気的接続を実現することができる。VIA(12)は、図１２にのみ示されており、集積電子部品(13)を備えたウエハも見ることができる。好ましくはトランジスタおよび／またはコンデンサおよび／または抵抗器を含む構成要素である集積電子部品(13)は、参照符号13を備えたハッチングを有する線によって単純化された形でのみ、純粋に概略的な図１２に示されている。集積電子部品(13)は、ウエハ(4)のフロントエンド・オブ・ライン(FEOL)(14)内に、十分に既知の方法で配置されている。これより上には、集積電子部品13が種々の金属平面によって相互接続される、またはそれを介して接続されるバックエンド・オブ・ライン(BEOL)(15)がある。FEOL(14)内の集積電子部品(13)と、BEOL(15)内のVIA(12)を含む関連する相互接続とは、ウエハ(4)の集積回路を形成する。集積回路は、ウエハ(4)の半導体基板、この場合はシリコン基板(16)内に延在する。

【0113】

ウエハ(4)を貫通して延びるVIA(12)またはその部分およびその上のSiO₂被覆(1)は、第一段階で提供されたときに、ウエハ4およびSiO₂被覆(1)中にすでに存在していたことに留意されたい。平坦化被覆(7)を介して延在するVIA(12)またはその部分は、平坦化被覆(7)と共に好都合に製造されるか、または製造されている。この製造は、先行技術において公知の任意の方法で実施することができる。特に、それらが拡張される領域は、リソグラフィーによって画定され、RIEによって化学的にドライエッチングされることが好ましい。その後、メタライゼーションを実施することができ、金属化表面は、例えば、CMP(ダマセンプロセス)によって、またはリソグラフィおよびRIEによって構造化することができる。

【0114】

その結果、グラフェンフィルム(10)を備えた図１１の実施例の場合、グラフェンフィルム(10)に加えて、導波路(3)の下部縦断面を備える１つ以上の電気光学素子が得られる。グラフェンフィルム(10)およびその下にある導波路(3)は、図１３に示す純粋に概略的な上面図からも理解される。この図から分かるように、導波路(3)の長手方向の広がりは、グラフェンフィルム(10)の長手方向の広がりよりも著しく大きい。

【0115】

必要に応じて、プラズモニック結合によって特徴付けられるか、またはそのような結合を実現する電気光学素子(6)が提供されることが可能である。次いで、プラズモニック活性材料、好ましくは金および／または銀および／またはアルミニウムおよび／または銅からなる、またはそれを含む少なくとも１つのプラズモニック構造(17)が、少なくとも１つのアクティブ素子(10)上に接触または非接触で提供される。プラズモニック構造(17)は、互いに隣接して配置されたプラズモニック活性材料から成るか、またはプラズモニック活性材料を含む１つ以上の対のプラズモニック素子(18)を含んでもよい。プラズモニック素子は、図１３に示すように、他のプラズモニック素子の方向に先細りになった断面を特徴とすることができる。プラズモニック素子(18)は、６個の部分(３対)(8)がここに提供され、三角形の形状を有する。プラズモニック構造(17)の共鳴密度ゆらぎは、導波路(3)の光モードによって励起される。この電子分布の集団運動は、プラズモンと呼ばれ、プラズモニック構造(17)内で伝搬する。その特性は光学モードと比較して高い電場強度を含む。これにより、グラフェン(10)、または一般的に吸収性材料において、より強い吸収が得られる。

【0116】

パッシベーション被覆(19)は、電気光学素子の上方に設けることができる。これは、環境の影響、特に水から配列または回路を保護するために使用することができる。なお、パッシベーション(19)は、図１３による上面図には示されていないが、下面図には示される。

【0117】

特に、変調器を得るために、２つのアクティブ素子(10)または１つのアクティブ素子(10)および１つの電極をそれぞれの導波路(3)上に設けることもできる。第１の変形例は、純粋に概略的な図１４に例示的に示されている。

【0118】

変調器の場合、上記ステップS1～S7は同一であってもよく、この場合、ステップS7で提供されるアクティブ素子、好ましくはグラフェンフィルム10は、図１４の下側のフィルム10を表す。

【0119】

次に、ステップS8では、下部グラフェンフィルム(10)のために、１つのコンタクト素子(11)のみが作製される。

【0120】

ステップ(S9)では、好ましくは少なくとも１つの酸化物および／または窒化物、特に好ましくは酸化アルミニウムおよび／または窒化ケイ素および／または酸化ハフニウムを含むか、またはそれらから構成される誘電体被膜(18)が、下部グラフェンフィルム(10)上に製造される。この場合、誘電体被膜(18)は、酸化アルミニウムから製造される。これは、平坦化被覆(7)に類似して、例えば後者について言及した堆積プロセスの１つによって、堆積によって行うことができる。誘電体被膜(18)がウエハ(4)全体にわたって製造されることが可能である。

【0121】

ステップS10では、変調器(6)がいくつかの導波路(3)それぞれのさらなるアクティブ素子、この場合には、(それぞれの)さらなるグラフェンフィルム(10)のために製造される場合、変調器(6)は、(それぞれの)導波路(3)上の誘電体被膜上に提供され得る。これにより、下部グラフェンフィルム(10)と上部グラフェンフィルム(10)とが上部グラフェンフィルム(10)の上部の１部分に位置するように（すなわちオーバーラップするよう）に、さらに別のグラフェンフィルム(10)が第1の下部グラフェン(10)にオフセットされる。図１４から分かるように、重なり合う領域は、導波路(3)の上方に位置し、導波路(3)と同様の幅である。第２のグラフェンフィルム(10)は、第１のグラフェンフィルムと同じ延長部を有することができる。

【0122】

図１６において、全てのステップＳ１～Ｓ１０が概略的に示されている。これは、光検出器を得るためのステップ(ステップ(S8)で終了)と、変調器を得るためのステップ(全てのステップ(S1)～(S10)）の両方を示す。

【0123】

最後に、上部グラフェンフィルム(10)をさらに作製するためのコンタクト素子(11)は、好ましくは下部フィルム(10)と同じ方法で作製することができる。

【0124】

ウエハ(4)に電気光学素子(6)を組み込んだウエハ(4)は、本発明による半導体素子の一実施形態である。

【0125】

なお、図１～図１４に示すような矩形断面を有するストリップ導波路(3)として形成されている導波路(3)のうちの１つ以上は、例えば、第１の方形断面を有するＴ字型断面を有するリッジ導波路(3)、より狭い方形断面を有する上部断面(3)、および有意に広い方形断面を有する第２の下部断面(3b)からなるものとして形成することができる。図１４は、純粋に図式的であり、一例として、リッジ導波路(3)を有する図６に対応する配置を示す。

【0126】

上述の方法で複数の電気光学素子(6)が製造されたウエハ(4)が、その後ダイシングされることが可能である。このようにして、集積回路を有する複数のチップを得ることができ、各チップは、本発明に従って製造された少なくとも１つ、好ましくは複数の電気光学素子、特に光検出器(6)および／または変調器(6)を含む。

【0127】

ダイシングにより得られた電気光学素子を備えた「ベアチップ」は、パッケージに挿入され、従来のベアチップから既知であるように、さらなる用途に供することができる。

【0128】

半導体デバイスをウエハ(4)および電気光学素子(6)を有する半導体装置をダイシングすることにより得られる電気光学素子を有するチップは、本発明に係る一実施形態である。

【0129】

なお、全ての部分断面図は、比較的小さな断面のみを示し、具体的には、チップ領域(4)またはダイシング後に得られたチップの小さな部分のみを示す断面であることに留意されたい。したがって、全ての部分は、本発明に係る半導体装置の一実施形態例および本発明に係る半導体装置の一実施形態例の両方を通しての部分を表す。さらに、複数の電気光学素子(6)は、アプリケーションに応じて、単一のチップ領域(4)またはチップの上に、例えば数十、数百、または数千の上にすでに提供され得ることに留意されたい。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【国際調査報告】