知財求人 - 知財ポータルサイト「IP Force」
▶ ゲゼルシャフト フュア アンゲヴァンテ ミクロ－ ウント オプトエレクトロニク ミット ベシュレンクテル ハフツング － アーエムオー ゲーエムベーハーの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-03-23
(54)【発明の名称】半導体装置および半導体デバイスとその生産方法
(51)【国際特許分類】
G02B 6/12 20060101AFI20230315BHJP
H01L 31/0232 20140101ALI20230315BHJP
G02B 6/13 20060101ALI20230315BHJP
G02B 6/122 20060101ALI20230315BHJP
G02B 6/124 20060101ALI20230315BHJP
G02F 1/025 20060101ALI20230315BHJP
G02F 1/035 20060101ALI20230315BHJP
G02F 1/065 20060101ALI20230315BHJP
【ＦＩ】
G02B6/12 301
H01L31/02 D
G02B6/13
G02B6/122 311
G02B6/124
G02F1/025
G02F1/035
G02F1/065
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2022547027
(86)(22)【出願日】2020-12-21
(85)【翻訳文提出日】2022-09-27
(86)【国際出願番号】 EP2020087445
(87)【国際公開番号】W WO2021151594
(87)【国際公開日】2021-08-05
(31)【優先権主張番号】102020102534.3
(32)【優先日】2020-01-31
(33)【優先権主張国・地域又は機関】DE
(81)【指定国・地域】
(71)【出願人】
【識別番号】522303733
【氏名又は名称】ゲゼルシャフト フュア アンゲヴァンテ ミクロ－ ウント オプトエレクトロニク ミット ベシュレンクテル ハフツング － アーエムオー ゲーエムベーハー
(74)【代理人】
【識別番号】100106091
【弁理士】
【氏名又は名称】松村 直都
(74)【代理人】
【識別番号】100079038
【弁理士】
【氏名又は名称】渡邉 彰
(74)【代理人】
【識別番号】100199369
【弁理士】
【氏名又は名称】玉井 尚之
(72)【発明者】
【氏名】シャル ダニエル
【テーマコード（参考）】
2H147
2K102
5F849
【Ｆターム（参考）】
2H147AB02
2H147AB05
2H147AC01
2H147AC04
2H147AC12
2H147AC17
2H147BA05
2H147BB02
2H147BD09
2H147BE01
2H147BE11
2H147BE15
2H147BE22
2H147BG04
2H147CA11
2H147CD07
2H147DA09
2H147EA02A
2H147EA12A
2H147EA13A
2H147EA13C
2H147EA14B
2H147EA16A
2H147FA05
2H147FA06
2H147FA17
2H147FC05
2H147FC07
2H147GA00
2K102AA18
2K102AA20
2K102AA21
2K102AA40
2K102BA02
2K102BB04
2K102BC04
2K102BD01
2K102CA28
2K102DA05
2K102DB04
2K102DD01
2K102DD03
2K102DD05
2K102DD10
2K102EA02
2K102EA08
2K102EB04
2K102EB08
2K102EB22
5F849AB01
5F849AB02
5F849AB07
5F849AB09
5F849BB01
5F849EA11
5F849HA15
5F849LA01
5F849XB05
(57)【要約】
一体構造の半導体基板、特にシリコン基板(1)と、半導体基板内および／または半導体基板(2)上で延在する少なくとも１つの集積電子部品(3)とを有するウェハ(1)を含む半導体デバイスに関し、ウェハは、フロントエンド(5)と、その上方に位置するバックエンド(6)を有しており、フロントエンドは、集積電子部品または集積電子部品の少なくとも１つを含み、フロントエンドとは反対側を向いたウェハの面(9)上に製作されたフォトニックプラットフォーム(8)であって、少なくとも１つの導波路(12)と、少なくとも１つの電気光学素子(15)、特に、少なくとも１つの光検出器および／または少なくとも１つの電気光学変調器を含む、フォトニックプラットフォームを含み、フォトニックプラットフォームの電気光学素子または電気光学素子の少なくとも１つが、ウェハの集積電子部品または集積電子部品の少なくとも１つに接続されている。
【特許請求の範囲】
【請求項1】
好ましくは一体構造の半導体基板（２）、特にシリコン基板を有するウェハ（１）と、前記半導体基板（２）内および／または前記半導体基板（２）上で延在する少なくとも１つの集積電子部品（３）と、を含み、前記ウェハ（１）は、フロントエンド（５）と、その上方に位置するバックエンド（６）を有しており、前記フロントエンド（５）は、前記集積電子部品または前記集積電子部品（３）の少なくとも１つを含み、前記フロントエンド（５）とは反対側を向いた前記ウェハ（１）の面（９）上に製作されたフォトニックプラットフォーム（８）であって、少なくとも１つの導波路（１２）と、少なくとも１つの電気光学素子（１５）、特に、少なくとも１つの光検出器および／または少なくとも１つの電気光学変調器を含む、フォトニックプラットフォーム（８）を含み、前記フォトニックプラットフォーム（８）の前記電気光学素子（１５）または前記電気光学素子（１５）の少なくとも１つが、前記ウェハ（１）の前記集積電子部品（３）または前記集積電子部品（３）の少なくとも１つに接続されている、半導体デバイス。
【請求項2】
前記ウェハ（１）の前記バックエンド（６）および前記フォトニックプラットフォーム（８）が、前記ウェハ（１）の前記集積電子部品（３）または前記集積電子部品（３）の少なくとも１つが前記フォトニックプラットフォーム（８）の前記電気光学素子（１５）または前記電気光学素子（１５）の少なくとも１つに接続される相互接続要素（７）を含んでいることを特徴とする、請求項１に記載の半導体デバイス。
【請求項3】
前記フォトニックプラットフォーム（８）は、前記フロントエンド（５）とは反対側を向いた前記ウェハ（１）の前記面（９）に蒸着した材料を含むことを特徴とする、請求項１または２に記載の半導体デバイス。
【請求項4】
前記フォトニックプラットフォーム（８）が、特に、前記フロントエンド（５）とは反対側を向いた前記ウェハ（１）の前記面（９）に製作された誘電体材料の平坦化コート（１０）を含み、好ましくは、前記導波路または前記導波路の少なくとも１つが、前記ウェハ（１）とは反対側を向いた前記平坦化コート（１２）の面（１１）に製作されていることを特徴とする、前記請求項のいずれかに記載の半導体デバイス。
【請求項5】
前記平坦化コート（１０）が、少なくとも１種のコーティング材料の、前記フロントエンド（５）とは反対側を向いた前記ウェハ（１）の前記面（９）への蒸着、特に化学蒸着、好ましくは低圧化学蒸着、および／またはプラズマアシスト化学蒸着によって、および／または物理蒸着、および／または原子層蒸着、および、好ましくは、化学機械研磨による、および／またはレジスト平坦化による、前記ウェハ（１）とは反対側を向いた前記面（１１）上の蒸着材料のその後の処理によって形成されているコートであること、および／または
前記ウェハ（１）とは反対側を向いた前記平坦化コート（１０）の面（１１）が、粗さがＲＭＳ２．０ｎｍ未満、好ましくはＲＭＳ１．０ｎｍ未満、特に好ましくはＲＭＳ０．３ｎｍ未満であることを特徴とすることと、
および／または
前記平坦化コート（１０）は、スピンオングラスおよび／または少なくとも１種のポリマーおよび／または少なくとも１種の酸化物、特に二酸化ケイ素、および／または少なくとも１種の窒化物を含む、またはそれらで構成されていることを特徴とする、請求項３または４に記載の半導体デバイス。
【請求項6】
前記フォトニックプラットフォーム（８）は、少なくとも１層の追加の平坦化コート（１３）を含み、前記平坦化コート（１３）または前記追加の平坦化コート（１３）の少なくとも１層は、好ましくは前記平坦化コート（１０）と同じ材料から形成されることを特徴とする、請求項３から５のいずれかに記載の半導体デバイス。
【請求項7】
前記追加の平坦化コート（１３）または前記追加の平坦化コート（１３）の少なくとも１層が、少なくとも１種のコーティング材料の、前記フロントエンド（５）とは反対側を向いた前記ウェハ（１）の前記面（９）への蒸着、特に化学蒸着、好ましくは低圧化学蒸着、および／またはプラズマアシスト化学蒸着によって、および／または物理蒸着、および／または原子層蒸着、および、好ましくは、化学機械研磨による、および／またはレジスト平坦化による、前記ウェハ（１）とは反対側を向いた前記面（１４）上の蒸着材料のその後の処理によって形成されていること、および／または
前記平坦化コート（１３）または前記平坦化コート（１３）の少なくとも１層は、その、前記ウェハ（１）とは反対側を向いた面（１４）が、粗さがＲＭＳ２．０ｎｍ未満、好ましくはＲＭＳ１．０ｎｍ未満、特に好ましくはＲＭＳ０．３ｎｍ未満であることを特徴とすること、
および／または
前記平坦化コート（１３）または前記平坦化コート（１３）の少なくとも１層は、スピンオングラスおよび／または少なくとも１種のポリマーおよび／または少なくとも１種の酸化物、特に二酸化ケイ素、および／または少なくとも１種の窒化物を含む、またはそれらで構成されていることを特徴とする、請求項６に記載の半導体デバイス。
【請求項8】
前記少なくとも１つの導波路（１２）は、二酸化チタンおよび／または窒化アルミニウムおよび／または五酸化タンタルおよび／または窒化ケイ素および／または酸化アルミニウムおよび／または酸窒化ケイ素および／またはニオブ酸リチウムおよび／またはシリコン、特にポリシリコン、および／または亜リン酸インジウムおよび／またはヒ化ガリウムおよび／またはヒ化インジウムガリウムおよび／またはヒ化アルミニウムガリウムおよび／または少なくとも１種のジカルコゲナイド、特に二次元遷移金属ジカルコゲナイド、および／またはカルコゲナイドガラスおよび／または樹脂または樹脂含有材料、特にＳＵ８、および／またはポリマーまたはポリマー含有材料、特にＯｒｍｏＣｏｍｐを含むまたはそれらで構成されていることを特徴とする、前記請求項のいずれかに記載の半導体デバイス。
【請求項9】
前記フォトニックプラットフォーム（８）は、少なくとも部分的に一方が他方の上に延在する複数の導波路（１２）、好ましくは少なくとも２つの導波路（１２）を含むことを特徴とする、前記請求項のいずれかに記載の半導体デバイス。
【請求項10】
前記半導体デバイス、特に前記フォトニックプラットフォーム（８）が、前記導波路（１２）の少なくとも１つに関連する少なくとも１つの結合デバイス（２０）を含み、少なくとも１つの結合デバイス（３２）は、好ましくは、電磁放射線を前記少なくとも１つの関連付けられた導波路（１２）に結合する役割、および／または前記少なくとも１つの関連付けられた導波路（１２）からの電磁放射線を結合する役割を果たすことを特徴とする、前記請求項のいずれか１項に記載の半導体デバイス。
【請求項11】
前記電気光学素子（１５）または前記電気光学素子（１５）の少なくとも１つは、少なくとも１つの波長の電磁放射線を吸収し、前記吸収の結果として電気光信号を生成し、および／またはその屈折率が電圧、および／または電荷の存在、および／または電界に応じて変化する少なくとも１種の材料を含む、またはそれらで構成されている少なくとも１つの能動素子（１６、１６ａ、１６ｂ）を含むことを特徴とする、前記請求項のいずれか１項に記載の半導体デバイス。
【請求項12】
前記電気光学素子（１５）または前記電気光学素子の少なくとも１つは、電圧および／または電荷の存在および／または電界に応じて屈折率が変化する、少なくとも１種の材料、特にグラフェンおよび／または少なくとも１種のジカルコゲナイド、特に二次元遷移ジカルコゲナイド、および／または二次元材料のヘテロ構造体および／またはゲルマニウムおよび／またはニオブ酸リチウムおよび／または少なくとも１種の電気光学ポリマーおよび／またはシリコン、および／または少なくとも１種の化合物半導体、特に少なくとも１種のＩＩＩ－Ｖ族半導体および／または少なくとも１種のＩＩ－ＶＩ族半導体を有するかまたはそれらで構成される能動素子（１６ａ）を備える変調器（１５）、および電圧および／または電荷の存在および／または電界に応じて屈折率が変化する、少なくとも１種の材料、特にグラフェンおよび／または少なくとも１種のジカルコゲナイド、特に二次元遷移ジカルコゲナイド、および／または二次元材料のヘテロ構造体および／またはゲルマニウムおよび／またはニオブ酸リチウムおよび／または少なくとも１種の電気光学ポリマーおよび／またはシリコン、および／または少なくとも１つの化合物半導体、特に少なくとも１つのＩＩＩ－Ｖ族半導体および／または少なくとも１つのＩＩ－ＶＩ族半導体を含む、またはそれらで構成される能動素子（１６ｂ）、
または電極によって提供され、
前記２つの能動素子（１６ａ、１６ｂ）、または前記能動素子と電極は、好ましくは、互いに間隔を空けて位置している、および／または一方が他方の上に部分的に位置しているように互いにオフセットして配置されることを特徴とする、請求項１１に記載の半導体デバイス。
【請求項13】
前記電気光学素子（１５）または前記電気光学素子の少なくとも１つは、少なくとも１つの波長の電磁放射線を吸収し、前記吸収の結果として電気光信号を生成する少なくとも１種の材料、特にグラフェンおよび／または少なくとも１種のジカルコゲナイド、特に二次元遷移ジカルコゲナイド、および／または二次元材料のヘテロ構造体および／またはゲルマニウムおよび／またはシリコンおよび／または少なくとも１種の化合物半導体、特に少なくとも１種のＩＩＩ－Ｖ族半導体および／または少なくとも１種のＩＩ－ＶＩ族半導体を含むまたはそれらの材料で構成される、１つの、好ましくは正確に１つの能動素子（１６）を含む光検出器（１５）によって実現されることを特徴とする、前記請求項のいずれかに記載の半導体デバイス。
【請求項14】
前記能動素子または前記能動素子の少なくとも１つ（１６、１６ａ、１６ｂ）の上または上方に、プラズモン活物質、好ましくは金および／または銀および／またはアルミニウムおよび／または銅を含む、またはそれらで構成される少なくとも１つのプラズモン構造体（２９）を設け、前記プラズモン構造体（２９）は、好ましくは、互いに隣接して配置され、好ましくは、それぞれの他方のプラズモン素子（３０）の方向にテーパ状になっている部分を特徴とするプラズモン活物質を含む、またはプラズモン活物質で構成される少なくとも一対のプラズモン素子（３０）を含むことを特徴とする、請求項１１から１３のいずれか１項に記載の半導体デバイス。
【請求項15】
前記能動素子または前記少なくとも１つの能動素子（１６、１６ａ、１６ｂ）の少なくとも１つの面に、導波路（１２）は、前記能動素子の方向にテーパ状、好ましくは頂点で終わる端部（３１）を設け、前記テーパ状の端部（３１）は、好ましくは、前記能動素子または前記少なくとも１つの能動素子（１６、１６ａ、１６ｂ）まで延在し、および／または、前記テーパ部（３１）の２つの面の各々に接触要素（１９）が設けられ、前記接触要素（１９）は前記能動素子または前記少なくとも１つの能動素子（１６、１６ａ、１６ｂ）に接続されるとともに前記接触素子（１９）は反対方向にテーパ状になり前記導波路（１２）の前記テーパ状の端部（３１）と隣接して位置する部分（１９ａ）を有することを特徴とする、請求項１３に記載の半導体デバイス。
【請求項16】
前記能動素子または前記少なくとも１つの能動素子（１６、１６ａ、１６ｂ）の方向にテーパ状、好ましくは頂点で終わる端部（３１）を有する導波路（１２）が、いずれの場合も前記能動素子、または前記少なくとも１つの能動素子（１６、１６ａ、１６ｂ）の２つの面に設けられており、前記それぞれのテーパ状の端部（３１）は、好ましくは、前記能動素子または前記少なくとも１つの能動素子（１６、１６ａ、１６ｂ）まで延在し、および／または、前記それぞれのテーパ部（３１）の２つの面の各々に接触要素（１９）が設けられ、前記接触要素（１９）は前記能動素子または前記少なくとも１つの能動素子（１６、１６ａ、１６ｂ）に接続されるとともに前記接触素子（１９）は反対方向にテーパ状になり前記それぞれの導波路（１２）の前記テーパ状の端部（３１）と隣接して位置する部分（１９ａ）を有することを特徴とする、請求項１５に記載の半導体デバイス。
【請求項17】
好ましくは一体構造の半導体基板（２）、特にシリコン基板と、前記半導体基板内（２）および／または前記半導体基板（２）上で延在する少なくとも１つの集積電子部品（３）とを有するウェハ（１）を設けるステップであって、前記ウェハ（１）は、フロントエンド（５）と、その上方に位置するバックエンド（６）を有しており、前記フロントエンド（５）は、前記集積電子部品（３）または前記集積電子部品（３）の少なくとも１つを含む、設けるステップと、－前記フロントエンド（５）とは反対側を向いた前記ウェハ（１）の面（９）上にフォトニックプラットフォーム（８）を製作するステップであって、前記フォトニックプラットフォーム（８）は、少なくとも１つの導波路（１２）と、少なくとも１つの電気光学素子（１５）、特に、少なくとも１つの光検出器および／または少なくとも１つの電気光学変調器を含む、製作するステップとを含む、半導体デバイスの製造方法。
【請求項18】
前記提供されたウェハ（１）のバックエンド（６）が、前記フロントエンド（５）の前記集積電子部品（３）または前記集積電子部品（３）の少なくとも１つに接続された相互接続要素（７）を含み、前記フォトニックプラットフォーム（８）において、相互接続要素（７）が、一方では前記バックエンド（６）の前記相互接続要素（７）に、他方では前記電気光学素子（１５）または前記電気光学素子（１５）の少なくとも１つに接続されている製作されることを特徴とする、請求項１７に記載の方法。
【請求項19】
前記フォトニックプラットフォーム（８）の前記製作は、前記フロントエンド（５）とは反対側を向いた前記ウェハ（１）の前記面（９）に蒸着した材料を含むことを特徴とする、請求項１７または１８に記載の方法。
【請求項20】
前記フォトニックプラットフォーム（８）の製作が、特に、前記フロントエンド（５）とは反対側を向いた前記ウェハ（１）の前記面（９）に誘電体材料の平坦化コート（１０）を製作することを含み、好ましくは、前記導波路（１２）またはその少なくとも１つが、前記ウェハ（１）とは反対側を向いた前記平坦化コート（１０）の前記面（１１）に製作されていることを特徴とする、請求項１７から１９のいずれかに記載の方法。
【請求項21】
前記平坦化コート（１０）の製作は、コーティング材料が前記ウェハ（１）の前記面（９）に塗布されること、特に蒸着されることを含み、前記コーティング材料は、その、前記ウェハ（１）とは反対側を向いた少なくとも前記面（１１）で、好ましくは、ＲＭＳ２．０ｎｍ未満、好ましくはＲＭＳ１．０ｎｍ未満、特に好ましくはＲＭＳ０．３ｎｍ未満の粗さが得られるように、後に平坦化処理、特に、化学機械的研磨、および／またはレジスト平坦化が実施されることを含む、ことを特徴とする、請求項２０に記載の方法。
【請求項22】
少なくとも１層の平坦化コート（１３）は、好ましくは、前記少なくとも１つの導波路（１２）の前記製作に続いて製作され、前記平坦化コート（１３）の前記製作は、前記ウェハ（１）とは反対側を向いた好ましくは、平坦化コート（１０）の、および／または前記少なくとも１つの導波路（１２）の前記面（１１）にコーティング材料が塗布、特に蒸着され、次に、少なくとも前記ウェハ（１）とは反対側を向いた前記コーティング材料の面（１４）上において、好ましくは、ＲＭＳ２．０ｎｍ未満、好ましくはＲＭＳ１．０ｎｍ未満、特に好ましくはＲＭＳ０．３ｎｍ未満の粗さが得られるように、平坦化処理、特に、化学機械的研磨および／またはレジスト平坦化が施されることを特徴とする、請求項２０または２１に記載の方法。
【請求項23】
前記平坦化コート（１０）および／または前記平坦化コート（１３）の前記製作は、前記平坦化処理に続いて前記処理された面に追加のコーティング材料を塗布することを含む、ことを特徴とする、請求項２０から２２のいずれかに記載の方法。
【請求項24】
前記少なくとも１つの導波路（１２）の前記製作は、導波路材料が、特に、前記ウェハ（１）とは反対側を向いた前記平坦化コート（１０）の前記面（１１）に、塗布すること、好ましくはその上に蒸着またはスピンコートまたは転写すること、次に、好ましくは、前記塗布された導波路材料の構築が、特に、リソグラフィおよび／または反応イオンエッチングによって実施されることを含む、ことを特徴とする、請求項２０から２３のいずれかに記載の方法。
【請求項25】
前記または少なくとも１つの導波路（１２）のために、少なくとも１つの結合デバイス（３２）が製造され、この結合デバイスは、前記少なくとも１つの導波路（１２）への電磁放射線の結合および／または前記少なくとも１つの導波路（１２）からの電磁放射線の結合に役立つことを特徴とする、請求項１７から２４のいずれかに記載の方法。
【請求項26】
請求項１から１６のいずれか１項に記載の半導体デバイスを設け、断片化する、少なくとも１台の半導体装置（３８）の製造方法。
【請求項27】
請求項１から１６のいずれかに記載の半導体デバイスを断片化して得られる半導体装置（３８）。【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体デバイスおよびその製造方法に関するものである。さらに、本発明は、半導体装置およびその製造方法に関するものである。
【背景技術】
【0002】
チップ内、特にチップ間のデータ交換は、ますます容量の限界に近づいている。可能な接続の数は、利用可能なチップ面積によって、また、製造性に影響する技術的な要因によって制限される。さらに、電気接続の帯域幅は、周波数と共に急激に増加する電気損失によって制限される。様々な適用分野において、広帯域のＩ／Ｏインターフェースのニーズは現在の能力を上回っている。適用例としては、ＣＰＵまたはＧＰＵとメモリの構成可能なネットワーキング、ＣＰＵ－メモリ接続性、自律移動のためのＩｏＴネットワークなどに特に関係する、または、それらを含むいわゆる非集計コンピューティングの分野が挙げられる。このような場合、Ｇｂ／ｓからＴｂ／ｓのデータ転送を行う極端な帯域幅が必要とされることが多い。
【0003】
現在、Ｉ／Ｏインターフェースは、本来、電子的に実装されている。メモリ接続、センサネットワーク（ＩｏＴ）、およびデータ通信の必須分野にも適用される。現在技術的に可能なＩ／Ｏ帯域幅は、所望の転送速度を達成するには十分でないことが多い。損失や電気接点の最小寸法など、根本的に制限的な効果を持つ物理的関係が、性能の大幅な向上を阻んでいるのである。特に、高周波（例えば、同軸導体では５０ＧＨｚ付近の範囲で１０ｄＢ／ｍ）では電気的損失が大きく影響するが、０．１ｄＢ／ｋｍの範囲の光ファイバの損失は、それに比べれば極めて小さい。光インターフェースに変更することで、帯域幅と範囲の問題を解決することができる。しかし、低コストで高性能な部品を非常に大量に利用可能に製造することが、ここでの大きな課題である。現在、これを実現できるのはシリコン技術だけであるが、フォトニック機能としては限られたものしかない。ＩＩＩ－Ｖ族半導体は、より適しているが、Ｓｉ技術とモノリシックに統合することはできない。
【0004】
また、Ｉ／Ｏインターフェースに加え、他の応用分野も考えられる。フィルタや分光計などの光学系、あるいは機械学習のためのニューラルネットワークも実現できるかもしれない。フォトニクスとエレクトロニクスを密接に統合することで、新規のチップアーキテクチャを実現できる可能性がある。
【0005】
データ通信のための光インターフェースは、電子チップと光チップのヘテロ集積化やボンディング技術によって、ある程度実現されている。つまり、光チップと電子チップは、それぞれ異なる技術で製作されて、その後、接合される。この目的のため、ＩＩＩ－Ｖ族遷移形半導体に基づく光回路は、通常、電子制御回路を備えたＳｉウェハに接合される。利点は、それぞれの回路タイプに最適なプロセスで製作できるという点である。しかし、接合のための製造技術（チップを１個ずつウェハに接合する必要がある）が高価であり、順次的作業で時間がかかること、および製造ラインが途切れることが大きなデメリットである。個々のチップをウェハに接合した後、ウェハ全体としてそれ以上加工することはできない。次のステップでウェハを分離し、チップを別々に仕上げる（ただし、製造工程の主要部はすでに終了している）。
【0006】
代替的に、シリコンを出発材料として使用することができ、ワンチップ上で電子回路とフォトニック回路を得ることができる。しかし、この場合、光回路と電子回路を同じ層で製造するため、電子回路とフォトニック回路の技術の組み合わせは固定される。Ｓｉエレクトロニクスとフォトニクスを１枚のウェハに並べて配置している。このことは、例えば、非特許文献１からも知られている。このＳｉ技術との複合技術では、ＩＩＩ－Ｖ族半導体のダイ・アタッチや接合戦略と比較して、コストと時間を大幅に削減できることが利点である。しかし、Ｓｉフォトニックデバイスは、通常、ＩＩＩ－Ｖ族遷移形半導体と比較して、性能が劣るという欠点がある。別の大きなデメリットは、エレクトロニクスやフォトニクスの技術は固定されているため、技術的・経済的な理由からに特定の種類のマイクロチップしか合理的に製造できないということである。
【0007】
特許文献１には、集積回路を有する半導体デバイスが開示されている。このデバイスは、集積回路を有し、キャリア基板の凹部内に互いに間隔をあけて固定された複数のチップを含む。導波路とフォトニックデバイスを含むプレーナコートをチップと基板表面に蒸着させ、１チップのフォトニックデバイス用のチップ内光接続、または異なるチップのフォトニックデバイス用のチップ間光接続を提供する。
【0008】
これまで知られていた半導体デバイスは、原理的には証明されている。しかし、未だに代替デバイスのニーズがある。特に、集積したフォトニクスを有する個々のチップを、合理的な製作工数で大量に、つまり合理的なコストで入手することが求められているのである。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】米国特許第２０１４／０２６４４００Ａ１号
【非特許文献1】論文「次世代システムオンチップのためのフォトニクスとシリコンナノエレクトロニクスの融合（Ｉｎｔｅｇｒａｔｉｎｇ ｐｈｏｔｏｎｉｃｓ ｗｉｔｈ ｓｉｌｉｃｏｎ ｎａｎｏｅｌｅｃｔｒｏｎｉｃｓ ｆｏｒ ｔｈｅ ｎｅｘｔ ｇｅｎｅｒａｔｉｏｎ ｏｆ ｓｙｓｔｅｍｓ ｏｎ ａ ｃｈｉｐ）」ネイチャー誌５５６号３４９～３５４ページ（２０１８年）、ｄｏｉ．１０．１０３８／ｓ４１５８６－０１８－００２８－ｚ」
【発明の概要】
【発明が解決しようとする課題】
【0010】
本発明の目的は、電子回路とフォトニクス部品の統合が実現され、集積したフォトニクスを有するチップを合理的な労力で大量に得ることが可能な代替半導体デバイスを提供することにある。さらに、本発明の目的は、このようなデバイスの製造方法を得ることにある。
【課題を解決するための手段】
【0011】
最初に述べた目的は、好ましくは一体構造の半導体基板、特にシリコン基板と、前記半導体基板内および／または前記半導体基板上で延在する少なくとも１つの集積電子部品とを有するウェハを含み、前記ウェハは、フロントエンドと、その上方に延在するバックエンドを有しており、前記フロントエンドは、前記集積電子部品または前記集積電子部品の少なくとも１つと、前記フロントエンドとは反対側を向いた前記ウェハの面上に製作されたフォトニックプラットフォームとを備え、当該フォトニックプラットフォームは、少なくとも１つの導波路と、少なくとも１つの電気光学素子、特に、少なくとも１つの光検出器および／または少なくとも１つの電気光学変調器を含み、前記フォトニックプラットフォームの電気光学素子または電気光学素子の少なくとも１つが、前記ウェハの前記集積電子部品または前記集積電子部品の少なくとも１つに接続されている、半導体デバイスによって達成される。
【0012】
２番目に述べた目的は、半導体デバイスを製造する方法によって達成されるものであり、以下の工程を含む。
－好ましくは一体構造の半導体基板、特にシリコン基板を有するウェハと、前記半導体基板内および／または前記半導体基板上で延在する少なくとも１つの集積電子部品と、を有するウェハを設ける。前記ウェハは、フロントエンドと、そこに延在するバックエンドを有しており、前記フロントエンドは、前記集積電子部品または前記集積電子部品の少なくとも１つを備える。
－フォトニックプラットフォームを前記フロントエンドとは反対側を向いた前記ウェハの面上に製作する。前記フォトニックプラットフォームは、少なくとも１つの導波路と、少なくとも１つの電気光学素子、特に、少なくとも１つの光検出器および／または少なくとも１つの電気光学変調器を備える。
－好ましくは一体構造の半導体基板、特にシリコン基板を有するウェハと、前記半導体基板内および／または前記半導体基板上で延在する少なくとも１つの集積電子部品と、を有するウェハを設ける。前記ウェハは、フロントエンドと、そこに延在するバックエンドを有しており、前記フロントエンドは、前記集積電子部品または前記集積電子部品の少なくとも１つを備える。
－フォトニックプラットフォームを前記フロントエンドとは反対側を向いた前記ウェハの面上に製作する。前記フォトニックプラットフォームは、少なくとも１つの導波路と、少なくとも１つの電気光学素子、特に、少なくとも１つの光検出器および／または少なくとも１つの電気光学変調器を備える。
【0013】
言い換えれば、本発明の基本的な考え方は、ウェハのバックエンド上に直接製作すること、特にその上に少なくとも１つの導波路と少なくとも１つの電気光学素子を有するフォトニックプラットフォームを直接構築することである。
【0014】
先行技術において、ウェハは、ウェハフラグメンテーション（ドイツ語ではＷａｆｅｒ－Ｚｅｒｋｌｅｉｎｅｒｎ）としても知られている、ウェハダイシングによって複数のチップが得られる部品または要素またはデバイスであると一般的に知られている方法で理解されている。ダイシングまたはフラグメンテーションは、例えば、ウェハの（レーザによる）切断またはソーイングまたはスクライビングまたはブレイキングを含んでいてもよい。英語では、単一または単数のチップはダイとも呼ばれ、複数形のチップはダイまたはダイスとも呼ばれる。なお、ダイシング後のチップの中には、ベアチップやベアダイと呼ばれるものもある。「ベア」とは、まだパッケージに入れられていないチップのことである。パッケージのない「ベア」チップは、略してチップとも呼ばれる。
【0015】
ウェハを断面で見ると、垂直方向の構造は異なる小領域に分けられる。最下部はフロントエンド、略してＦＥＯＬと呼ばれ、１つ以上の集積電子部品を含む。集積電子部品（複数可）は、例えば、トランジスタおよび／またはコンデンサおよび／または抵抗器であってもよい。フロントエンドの上にはバックエンド、略してＢＥＯＬがあり、通常、ＦＥＯＬの集積電子部品が相互接続される各種金属面が含まれている。
【0016】
ウェハは、ダイシング、フラグメンテーション、一体化を経て、それぞれチップまたはダイを形成する複数の領域を含む。これらの領域は、本明細書ではチップ領域またはダイ領域とも呼ぶ。ウェハの各チップ領域は、好ましくは、ウェハの、特に、一体構造の半導体基板の一部分またはその部分領域を含む。好ましくは、各チップ領域は、半導体基板の対応する領域内および／または対応する領域上、特に断面で見たときにＦＥＯＬ内で延在する１つ以上の集積電子部品をさらに含む。チップ領域は孤立したチップを表すものではないこと、すなわちウェハが孤立したチップを含まないことを強調しておく。
【0017】
また、ウェハの複数のチップ領域、特に、すべてのチップ領域の集積電子部品（複数可）が同一である場合もある。その場合、本発明によるデバイスから、その上にフォトニックプラットフォームが製作された複数の同一のチップ（またはいずれの場合もその一部分）をダイシングによって得ることができる。
【0018】
ウェハには、ダイシングが可能な、またはダイシングを行うべきマークが１つ以上あるので便利である。
【0019】
本発明の文脈では、ウェハを個々のチップに分割（ダイシング）する前から、ウェハ上に直接フォトニックプラットフォームを積層している。本発明によるデバイスでは、フォトニックプラットフォームがウェハ上に製作、特に、積層されるので、その後、単にダイシングすることによって、それから集積フォトニクスを有する多数のチップを得ることができる。バックエンドにフォトニックプラットフォームがない場合でも、従来のウェハと同様にダイシングを行うことができる。特に、この目的のために既存の機器や設備を利用することが可能である。その結果、フォトニクスを搭載した個々のチップも、無理なく量産することができる。
【0020】
フォトニックプラットフォームが製造された、またはフォトニックプラットフォームが製作される予定の、フロントエンドとは反対側を向いたウェハの面をウェハの上面と呼ぶこともできる。
【0021】
有用な実施形態において、本発明によるデバイスは、その上に製作されたフォトニックプラットフォーム領域が、ウェハの複数の、特に、各々の、チップ領域の上に延在し、プラットフォーム領域の各々は、都合よく、それぞれの下層のチップ領域の少なくとも１つの集積電子部品または回路に接続された少なくとも１つ、好ましくは複数の導波路および少なくとも１つ、好ましくは複数の電気光学素子を含むことを特徴としている。
【0022】
フォトニックプラットフォームは、便宜上、複数の機能部を含んでおり、それぞれのチップ領域の上方に延在する機能部の少なくとも１つ、特に、正確に１つが、ウェハの各チップ領域に割り当てられることが特に好ましい。
【0023】
本発明によれば、フォトニックプラットフォームは、特に、（従来の）ウェハ製作プロセスが完全に終了した後に、ウェハのバックエンドに製作される。特にこの場合、（従来の）ウェハ製作工程に合わせることなく行うことが可能になる。また、フォトニックプラットフォームの製作は、（従来の）ウェハ製作と完全に分離して行うこともできる。このように、高い自由度が与えられている。
【0024】
集積電子部品が、特に本発明によるデバイスのウェハの半導体基板内および／または基板上に延在するということは、基板内および／または基板上に直接配置されることを意味する。もちろん、集積電子部品が基板内で部分的に延在している場合、および断面において基板上で直接延在している場合、例えば、基板の１つ以上の面上で直接延在している場合もある。
【0025】
本発明による半導体デバイスの半導体基板は、好ましくは、一体構造である。特に、それは、モノリシック基板である。基板は複数の層で製造されていてもよい。
【0026】
半導体基板は、さらに、円形の外周を有することを特徴としてもよい。代替的または追加的に、６００ｍｍ～５０ｍｍ、好ましくは５００ｍｍ～１００ｍｍの範囲の直径を有していてもよい。例示的な直径としては、１５０ｍｍ、２００ｍｍ、３００ｍｍ、４５０ｍｍなどが挙げられる。
【0027】
フォトニックプラットフォームがフロントエンドのエレクトロニクスと同じレベルではなく、バックエンドで製作された／製作されているため、フォトニクスのために追加のスペース（リアルエステートとも呼ばれる）を必要としないという大きな利点がある。そのため、フロントエンドにあるリアルエステートが限られているという、しばしば存在する問題を、これ以上悪化させることはない。
【0028】
フォトニックプラットフォームがウェハ上に製作される／されたとは、それがウェハ上に直接製作される／されたことを意味し、例えば、ウェハ（複数可）上に直接材料を積層／蒸着することも含む。フォトニックプラットフォームは、好ましくは、フロントエンドとは反対側を向いたウェハの面に蒸着された材料を含むことを特徴とする。したがって、本発明による方法において、フォトニックプラットフォームの製作が、フロントエンドとは反対側を向いたウェハの面に材料を蒸着させることを含むようにしてもよい。特に、フォトニックプラットフォームは、ウェハとは独立して、例えば別の基板上に製作され、その後、ウェハに転写され、例えばボンディングによってウェハに接合されるのではない、またはされていない。むしろ、ウェハ上で得られる、または得られたものである。
【0029】
本発明の半導体デバイスのフォトニックプラットフォームは、その少なくとも１つの部品のうちの１つ以上の電気光学素子または部品を除き、接合層を有していなくてもよい。
【0030】
特に有利な実施形態では、フォトニックプラットフォームは、誘電体材料の平坦化コートを含む。これは、好ましくは、フロントエンドとは反対側を向いたウェハの面上に製作される。さらに好ましくは、導波路または導波路の少なくとも１つが、ウェハとは反対側を向いた平坦化コートの面上に製作されてもよい。
【0031】
したがって、本発明による方法は、さらに詳細には、フォトニックプラットフォームの製作が、誘電体材料の平坦化コートを、特にフロントエンドとは反対側を向いたウェハの面上に製作することを含むことを特徴としてもよい。
【0032】
これらの実施形態に従って提供されるフォトニックプラットフォームの平坦化コートは、１層以上のフォトニック層またはフォトニック面の基礎を形成してもよく、各々は、好ましくは、少なくとも１つの導波路および／または少なくとも１つの電気光学素子を含む。
【0033】
導波路または導波路の少なくとも１つは、その後、さらに好ましくは、ウェハとは反対側を向いた平坦化コートの面上に製作することができる。
【0034】
少なくとも１つの導波路の製作は、導波路材料が、特に、ウェハとは反対側を向いた平坦化コートの面に、塗布、好ましくは蒸着またはスピンコートまたは転写され、次に、好ましくは、蒸着された導波路材料の構築が、特に、リソグラフィおよび／または反応イオンエッチングによって実施されることをさらに含んでいてもよい。例えば、平坦化コートに関連して後述する蒸着プロセスと同じものを使用することができる。
【0035】
フォトニックプラットフォームがバックエンドに設けられた平坦化コートを含む場合、平坦化コートは、ウェハとは独立して、例えば別の基板上に製作され、その後ウェハに転写され、例えばボンディングによってウェハに接合されることはない。むしろ、その上で作る、あるいは作られているものである。また、平坦化コートはモノリシックな層、特にウェハとモノリシック、またはウェハに対してモノリシックな層であると言うこともできる。
【0036】
さらに詳しく説明すると、平坦化コートは、ウェハとは反対側を向いた面において、粗さがＲＭＳ２．０ｎｍ未満、好ましくはＲＭＳ１．０ｎｍ未満、特に好ましくはＲＭＳ０．３ｎｍ未満であることを特徴とする。例えば、下限値はＲＭＳ０．０１ｎｍとしてもよい。言い換えれば、粗さは、例えば、ＲＭＳ２．０ｎｍからＲＭＳ０．０１ｎｍの範囲、好ましくはＲＭＳ１．０ｎｍからＲＭＳ０．０１ｎｍの範囲、特に好ましくはＲＭＳ０．３ｎｍからＲＭＳ０．０１ｎｍの範囲とすることができる。ｎｍという略号は、ここでも以下でも、それ自体既知の様に、ナノメートル（１０－９ｍ）を意味する。ＲＭＳとは、二乗平均平方根（ｒｏｏｔ ｍｅａｎ ｓｑｕａｒｅｄ）の略である。ＲＭＳ粗さは、ドイツ語で「ｑｕａｄｒａｔｉｓｃｈｅ Ｒａｕｈｅｉｔ」とも呼ばれる。
【0037】
本発明によるデバイスのさらなる実施形態では、平坦化コートは、スピンオングラスおよび／または少なくとも１種のポリマーおよび／または少なくとも１種の酸化物、特に二酸化ケイ素、および／または少なくとも１種の窒化物を含む、またはそれらで構成されている。したがって、本発明による方法は、スピンオングラスおよび／または少なくとも１種のポリマーおよび／または少なくとも１種の酸化物、特に二酸化ケイ素、および／または少なくとも１種の窒化物で構成される、またはそれらを含む平坦化コートを製作することを含んでいてもよい。
【0038】
スピンオングラスは通常、液状の物質で、スピンオングラスコーティングによってウェハをコーティングすることができる。スピンオングラスコーティングの後、ウェハ上に表面トポロジーに依存した厚さの層が形成される。そのため、凹みが部分的に補われ、スピンオングラスコーティングによる平坦化効果も得られる。スピンオングラスは通常、蒸着後に加熱されるため、ガラス状の層となる。
【0039】
代替的または追加的に、平坦化コートが、蒸着、特に化学蒸着（ＣＶＤ）、好ましくは低圧化学蒸着（ＬＰＣＶＤ）および／またはプラズマ強化化学蒸着（ＰＥＣＶＤ）によって、および／またはフロントエンドとは反対側を向いたウェハの面へのコーティング材料の物理的蒸着、および、好ましくは、化学機械研磨による、および／またはレジスト平坦化による、ウェハとは反対側を向いた蒸着材料の面のその後の処理によって形成されるようにすることもできる。
【0040】
本発明による方法では、状況に応じて、平坦化コートの製作の一部として、フロントエンドとは反対側を向いたウェハの面に少なくとも１層のコーティング材料を、特に化学蒸着、好ましくは低圧化学蒸着および／またはプラズマ支援化学蒸着、および／または物理蒸着によって、蒸着させるようにすることもできる。好ましくは、蒸着材料は、その後、ウェハとは反対側を向いた面で、特に好ましくは、ＲＭＳ２．０ｎｍ未満、好ましくはＲＭＳ１．０ｎｍ未満、特に好ましくはＲＭＳ０．３ｎｍ未満の粗さが得られるように、化学機械的に研磨され、および／またはレジスト平坦化される。化学機械研磨および／またはレジスト平坦化は、特に、ＲＭＳ２．０ｎｍ～ＲＭＳ０．０１ｎｍの範囲、好ましくはＲＭＳ１．０ｎｍ～ＲＭＳ０．０１ｎｍの範囲、特に好ましくはＲＭＳ０．３ｎｍ～ＲＭＳ０．０１ｎｍの範囲の粗さが得られるように実施することができる。
【0041】
これらの領域の粗さが特に適していることが証明されている。これらは、特に、上層の応力や歪みを回避するのに有利である。この文脈では、Ｌ．バンツェルス等による学術雑誌、２Ｄ マテリアル・アンド・アプリケーション第４巻Ｎｏ．２、０２５０３０、２０１７年「高品質グラフェンヘテロ構造体に適した基板の同定（Ｉｄｅｎｔｉｆｙｉｎｇ ｓｕｉｔａｂｌｅ ｓｕｂｓｔｒａｔｅｓ ｆｏｒ ｈｉｇｈ－ｑｕａｌｉｔｙ ｇｒａｐｈｅｎｅ－ｂａｓｅｄ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ）」も参照している。
【0042】
原子間力顕微鏡（略ＡＦＭ）を特にＥＮ ＩＳＯ ２５１７８に記載されているように、粗さを判定するための測定方法として使用することができる。原子間力顕微鏡については、主に、この規格の第６部（ＥＮ ＩＳＯ ２５１７８－６：２０１０－０１）で取り上げられており、粗さ判定のための測定方法について論じている。
【0043】
様々な先行技術の化学蒸着プロセスがあり、これらはすべて本発明の文脈で使用することができる。これらすべてに共通しているのは、通常、導入したガスが化学反応を起こし、所望の物質が蒸着されることである。
【0044】
また、物理的蒸着に関しても、先行技術から知られているすべてのバリエーションが使用可能である。純粋に例として挙げると、電子ビームにより材料を溶かし蒸発させる電子ビーム蒸着、およびヒータにより材料を融点まで加熱し対象基板上に蒸発させる熱蒸発、ならびに、プラズマにより材料キャリアから原子を叩き出し対象基板に蒸着させるスパッタ蒸着などを挙げることができる。
【0045】
上記の蒸着プロセスの代替または追加として、原子層蒸着も可能である。このプロセスでは、絶縁性の材料または導電性の材料（誘電体、半導体または金属）を原子層ごとに順次蒸着させていく。
【0046】
化学機械研磨では、通常、ウェハなどの被研磨対象物を研磨パッド間で回転運動させながら研磨する。研磨は、研磨ペーストによって、一方では化学的に、他方では物理的に行われる。化学的作用と物理的作用を組み合わせることで、サブナノメートル単位で滑らかな表面を得ることができる。
【0047】
特に、レジスト平坦化には、単回または繰り返しのスピンオングラス蒸着とその後のエッチング、好ましくは反応イオンエッチング（ＲＩＥ）が含まれる。ＳｉＯ２表面のように高低差のある表面を平坦化する場合は、スピンオングラス蒸着とエッチングで行うことができる。スピンオングラスコートにより、高さの違いを部分的に補うことができる。すなわち、トポロジーの谷間は、隣接する高台よりもスピンオングラスコーティング後のコート厚が厚くなる。スピンオングラスと、例えばＳｉＯ２のエッチング速度は、適合するＲＩＥプロセスでは類似しているか、あるいは同じである。ここでいう適合とは、特に、圧力、ガス流量、混合ガス組成、および電力を状況に応じて選択することである。スピンオングラスコート全体をスピンオングラスコーティング後、ＲＩＥでエッチングした場合は、スピンオングラスコートの平坦化効果により、高低差が小さくなっている。繰り返し行うことで、さらに高低差を小さくすることができる。ＳｉＯ２コートを蒸着する際には、消費されるＳｉＯ２コートの厚さを考慮し、最終エッチング工程完了後に所望のＳｉＯ２コートの厚さを達成する必要がある。なお、レジスト平坦化はＳｉＯ２に限らず、他の材料でも検討可能であることを強調しておく。材料のエッチング速度は、スピンオングラスと類似しているか、少なくとも実質的に同じであれば好都合である。ＳｉＯ２やスピンオングラスについては、この条件を満たしている。なお、例えば、エッチング速度がスピンオングラスと２倍程度異なる材料も可能であり、その場合は一般的にいくつかのパスが必要となる。例えば、水素シルセスキオキサンおよび／またはポリマーなどを液体材料として塗布することができ、特にスピンオンすることができる。その後の焼成でガラス化することが、スピンオングラスとも呼ばれる所以である。水素シルセスキオキサン（ＨＳＱ）は、式［ＨＳｉＯ３／２］ｎで表される無機化合物の一種である。
【0048】
さらなる有利な実施形態において、フォトニックプラットフォームは、少なくとも１層の追加の平坦化コートを含む。平坦化コート、または、何層かある場合は、追加の平坦化コートの少なくとも１層を、その後、好ましくは平坦化コートと同じ材料で作ることができる。また、平坦化コートと同じ方法で製造することも可能である。ただし、これはあくまで任意であり、制限するものではない。
【0049】
追加の平坦化コート、または、複数ある場合には、追加の平坦化コートのうちの１層を、少なくとも１つの導波路および／または平坦化コート上に配置または製作することができる。
【0050】
本発明による方法では、好ましくは、少なくとも１つの導波路の製作に続いて、少なくとも１層の追加の平坦化コートを状況に応じて製作するようにすることができる。少なくとも１層の追加の平坦化コートの製作は、特に好ましくは、少なくとも１つの導波路および／またはウェハとは反対側を向いた平坦化コートの面にコーティング材料が塗布、特に蒸着されることを含む。
【0051】
追加の平坦化コートのコーティング材料は、平坦化コートと完全に類似しており、少なくともウェハとは反対側を向いたその面で平坦化処理、特に化学機械研磨および／またはレジスト平坦化処理を施される、または施されていてもよい。ここでも、これは、ＲＭＳ２．０ｎｍ未満、好ましくはＲＭＳ１．０ｎｍ未満、特に好ましくはＲＭＳ０．３ｎｍ未満の、ウェハとは反対側を向いた面の粗さが得られるように実施される、または好ましくは実施されている。また、少なくとも１層の追加の平坦化コートに関しても、好ましくは、ＲＭＳ２．０ｎｍ～ＲＭＳ０．０１ｎｍの範囲、好ましくはＲＭＳ１．０ｎｍ～ＲＭＳ０．０１ｎｍの範囲、特に好ましくはＲＭＳ０．３ｎｍ～ＲＭＳ０．０１ｎｍの範囲の粗さが得られるように化学機械研磨および／またはレジスト平坦化が実施されるようにしている。
【0052】
平坦化コートおよび／または追加の平坦化コートの製作は、平坦化処理に続いて処理された側にコーティング材料を塗布することをさらに含んでいてもよい。処理される側を上側と呼ぶこともある。
【0053】
さらに、平坦化コートおよび／または追加の平坦化コートまたは追加の平坦化コートが、好ましくは平坦化処理が施される表面上に設けられ、例えばジカルコゲナイド層またはジカルコゲナイドヘテロ構造体、あるいはまた窒化ホウ素層であり得る、１層以上のカバー層を含むようにすることができる。これらの材料は、好ましくは、化学機械研磨や、レジスト平坦化を必要とせずに蒸着される、または転写されるが、これを再び実施することも排除されない。
【0054】
もちろん、フォトニックプラットフォームが、１層以上の平坦化コートおよび／または１層以上のトップコートに加えて、他の層を含むことは可能である。
【0055】
コートは正確に１層だけでもよく、また、数層を含んでいてもよい。１種の材料だけで構成されている場合もあれば、複数の材料を含む場合もある。例えば、コートは２種以上の異なる材料の２層以上の層を有していてもよい。もちろん、コートが多重層でも可能であるが、すべて同じ素材でできている場合もある。特に、数層の層、例えば数層の原子層が、その製作のために設けられている、例えば蒸着されているので、２層以上の層を有するコートを得ることができる、または存在させることができる。
【0056】
さらに、本発明によるデバイスの導波路（複数可）に対しても、これらは下層のコートに接合されておらず、むしろこれらは下層のコート、特に平坦化コート、あるいはウェハ上に製作される、あるいは製作された。例えば、適切な導波路材料が平坦化コート上に設けられる、または設けられてあって、例えばその上に積層または蒸着され、その後、必要であれば、例えばリソグラフィおよび／またはエッチングによって導波路（複数可）を得るために構築される、または構築されている。リソグラフィは、好ましくは、それ自体既知の方法で、感光性レジストを塗布し、特にそれをスピンさせて光、特に紫外線にそれを露光することを含む。露光させたくない部分はマスクで覆うのが便利である。現像後、マスク上の構造をレジストコートに転写する。
【0057】
導波路、または導波路の少なくとも１つ、あるいはすべての導波路がコートに埋め込まれていてもよく、および／または２層のコートの間に延在していてもよい。例えば、複数の導波路のうちの１つ以上は、追加の平坦化コートまたは追加の平坦化コートの少なくとも１層に埋め込まれていると考えることができる。２層のコートの間に延在し、１層のコートに埋め込まれた１つ以上の導波路は、例えば、ウェハとは反対側を向いた平坦化コートの面で導波路（複数可）を製作し、次に導波路（複数可）上に平坦化コートを製作することによって得ることができ、その製作は、導波路（複数可）上と下層の平坦化コートの非被覆領域上にコーティング材料を塗布すること、特に蒸着することを含んでいる。
【0058】
好ましい実施形態では、フォトニックプラットフォームの導波路、または、いくつかの導波路がある場合には、複数の導波路の少なくとも１つは、８５０ｎｍおよび／または１３１０ｎｍおよび／または１５５０ｎｍの波長の電磁放射線を透過させる少なくとも１種の材料を含むか、そのような材料で構成されている。特に好ましくは、それは、８００ｎｍ～９００ｎｍおよび／または１２６０ｎｍ～１３６０ｎｍ（いわゆるＯｒｉｇｉｎａｌ Ｂａｎｄまたは略してＯバンド）および／または１３６０ｎｍ～１４６０ｎｍ（いわゆるＥｘｔｅｎｄ Ｂａｎｄまたは略してＥバンド）および／または１４６０ｎｍ～１５３０ｎｍ（いわゆるＳｈｏｒｔ Ｂａｎｄまたは略してＳバンド）および／または１５３０ｎｍ～１５６５ｎｍ（いわゆるＣｏｎｖｅｎｔｉｏｎａｌ Ｂａｎｄまたは略してＣバンド）および／または１５６５ｎｍ～１６２５ｎｍ（いわゆるＬｏｎｇ Ｂａｎｄまたは略してＬバンド）の波長帯の電磁放射線を透過させる。これらの波長帯は、通信工学の分野で知られている。
【0059】
本発明による半導体デバイスのフォトニックプラットフォームの導波路または、複数ある場合には、複数の導波路の少なくとも１つは、さらに有利な実施形態において、二酸化チタンおよび／または窒化アルミニウムおよび／または五酸化タンタルおよび／または窒化ケイ素および／または酸化アルミニウムおよび／または酸窒化ケイ素および／またはニオブ酸リチウムおよび／またはシリコン、特にポリシリコン、および／または亜リン酸インジウムおよび／またはヒ化ガリウムおよび／またはヒ化インジウムガリウムおよび／またはヒ化アルミニウムガリウムおよび／または少なくとも１種のジカルコゲナイド、特に二次元遷移金属ジカルコゲナイド、および／またはカルコゲナイドガラスおよび／または樹脂または樹脂含有材料、特にＳＵ８および／またはポリマーまたはポリマー含有材料、特にＯｒｍｏＣｏｍｐを含んでいてもよく、またはこれらの材料の１種以上を含む。本発明による方法では、好ましくは、これらの材料のうちの１種を含む、またはこれらの材料で構成される、またはこれらの材料のうちの１種以上の組み合わせを含むまたは、これらの材料のうちの１種以上の組み合わせで構成される、少なくとも１つの導波路が製作される。
【0060】
少なくとも１つの導波路は、便宜上、その屈折率が、平坦化コートおよび／または追加の平坦化コート（あれば）の１種の材料または複数の材料の屈折率とは異なる材料で構成される、またはそれらの材料を含む。特に、少なくとも１つの導波路が平坦化コートおよび／または追加の平坦化コートと共通のインターフェースを有する場合がそうである。
【0061】
純粋に例示の屈折率の組としては、導波路（複数可）が３．４（Ｓｉ）、平坦化コート（複数可）が１．５（ＳｉＯ２）、誘電体の場合は導波路（複数可）が２．４（ＴｉＯ２）、平坦化コート（複数可）が１．５（ＳｉＯ２）、導波路（複数可）が２（ＳｉＮ）、平坦化コート（複数可）が１．４７、が挙げられる。
【0062】
少なくとも１層の追加の平坦化コートが設けられる場合、平坦化コートに関して、このことは、屈折率が少なくとも１つの導波路の材料の屈折率とは異なる材料で構成されるか、またはその材料を含むことも適用可能である。これは特に、少なくとも１つの導波路と接触している場合、つまり導波路と共通のインターフェースを有するか、形成している場合に当てはまる。
【0063】
導波路（複数可）の材料の屈折率は、平坦化コートおよび／または追加の平坦化コートの材料の屈折率より少なくとも２０％大きい、好ましくは少なくとも３０％大きいことが特に好ましい。
【0064】
これらの実施形態では、言い換えれば、少なくとも１つの導波路と平坦化コートおよび／または少なくとも１つの導波路と追加の平坦化コート（あれば）との間で屈折率コントラストが実現されているか、または実現される。
【0065】
導波路とは、電磁波（特に光）を導くための要素または部品のことである。導波するために、少なくともこの波長を光学的に透過させ、この波長を同じく透過させる隣接する材料と屈折率コントラストによって区別される材料の波長依存の断面が便宜上、提供されている。周囲の材料の屈折率が低ければ、光は屈折率の高い領域に導かれる。特にスリットモードの特定の場合では、２つの高屈折率領域が波長に対して狭い低屈折率領域から分離されており、低屈折率領域で光が導かれる。散乱による損失を少なくするためには、側壁の粗さを小さくすることが有利である。
【0066】
導波路（複数可）の寸法に対しては、特に以下を適用できる。厚さは、好ましくは、１５０ナノメートルから１０マイクロメートルの範囲である。導波路（複数可）の幅と長さ、すなわちウェハ表面に平行な横方向の範囲は、特に、１００ナノメートルと１０マイクロメートルの範囲でよい。
【0067】
１つ以上の導波路は、例えば、矩形または正方形の断面を特徴とする、例えば、ストリップ導波路として設計することができる。１つ以上の導波路を、代替的または追加的に、断面がＴ字型のリッジ導波路として形成することもできる。さらに代替的または追加的に、１つ以上の導波路をスロット導波路によって加えることが可能である。
【0068】
本発明によるデバイスの１つ以上の導波路は、例えば断面で見た場合、いくつかの部分またはセグメントで構成されてもよく、例えば、第１の、例えば下部または左のセグメントおよび第２の、例えば上部または右のセグメント、言い換えれば箇所または部分を含む、またはそれらで構成されているいくつかの部分で形成されてもよい。１つ以上の導波路セグメントの断面が矩形または正方形であることを特徴とする場合もある。導波路が２つ以上のセグメントを含む、または２つ以上のセグメントで構成されている場合、これらは互いに隣接している、または融合している、あるいは例えば、ギャップやスロットを形成するなどして、互いに間隔を空けて配置されてもよい。
【0069】
本発明に従って提供されるフォトニックプラットフォームは、便宜上、複数の導波路を含む。そして、さらに、少なくとも２つの導波路が、少なくとも部分的に、一方が他方の上に延在するようにすることができる。言い換えれば、２面以上の導波路が存在する、あるいは互いに上に「重ねる」ことで、さらなる省スペース化、機能拡張したより複雑な回路を得ることができる。
【0070】
さらに、導波路から表面安定構造を作ることもできる。例えば、マルチモード干渉結合器（ＭＭＩ）、すなわち干渉に基づく５０：５０の分配器や、２つの導波路をある長さで並走させ、一方からの光を他方に結合する方向性結合器などである。また、例えばマッハツェンダー干渉計（スプリッタとして２ｘ５０／５０のＭＭＩ、その間にアームを２本）を入手することも可能である。
【0071】
さらなる実施形態は、少なくとも１つの電気光学素子に加えて、フォトニックプラットフォームが、少なくとも１つの光学素子、特にマッハツェンダー干渉計などの少なくとも１つの干渉計、および／またはマルチモード干渉結合器などの少なくとも１つの干渉結合器、および／または少なくとも１つの方向性結合器、および／または少なくとも１つの偏光変換器、および／または少なくとも１つのスプリッタ、および／または少なくとも１つのリング共振器も含むことを特徴としている。少なくとも１つの光学素子は、好ましくは、１つ以上の導波路および／または導波路部分を含む、またはそれらによって形成される。特に、少なくとも１つの光学素子は、導波路の長手方向に見て、言い換えれば長尺の部分を見て、導波路の一箇所または一部分のみを含んでいてもよい。リング共振器として形成された光学素子は、共振器を形成する好ましくは自己完結型のリング状導波路と、それに結合された好ましくは直線状導波路部分から便宜上構成されている。結合は方向性結合器を介して実現することができ、この方向性結合器は、好ましくは、リング状導波路と直線状導波路部分との間の距離が、両者の間で光が結合するような領域を含むか、またはそのような領域によって形成される。
【0072】
したがって、本発明による方法は、少なくとも１つの光学素子が、好ましくは、例えばマッハツェンダー干渉計などの少なくとも１つの干渉計、および／またはマルチモード干渉結合器などの少なくとも１つの干渉結合器、および／または少なくとも１つの方向性結合器、および／または少なくとも１つの偏光変換器、および／または少なくとも１つのスプリッタ、および／または少なくとも１つのリング共振器を製作することを特徴としていてもよい。
【0073】
また、フォトニックプラットフォームは、１つ以上の熱光学素子を含んでいてもよい。そのようなデバイスの１つとして、例えば、発熱体と導波路の長尺部分を含み、発熱体は、導波路部分を加熱できるように導波路部分に対して配置されている。発熱体は、例えば、電流を流すと温度が上昇するようなものでもよい。例えば、導波路の近傍に発熱体を配置してもよい。発熱体によって導波路を加熱することで、導波路の屈折率を変化させることができる。この効果は、例えば位相整合に利用することができる。熱光学素子は、フォトニックプラットフォームの干渉計に関連付けることも可能であるし、あるいは、干渉計の一部を形成することも可能である。
【0074】
さらなる実施形態では、フォトニックプラットフォームは、ウェハとは反対側を向いた面上に表面安定化コートおよび／または金属被覆材を有する。フォトニックプラットフォームは、好ましくは、最後に表面安定化コートおよび／または金属被覆材で仕上げる。言い換えれば、表面安定化コートおよび／または金属被覆材は、フォトニックプラットフォームの最後または最上層のコートを形成する。
【0075】
金属被覆材は、側壁の粗さがそれほど影響しないように、指数コントラストをいくらか低くする場合に特に適している、または、そのように設計されている。通常は、損失は、導波路（複数可）に戻る。
【0076】
表面安定化コートは、好ましくは、配置または回路を環境の影響、特に水から保護する目的で使用される。表面安定化コートは、例えば、誘電体材料で構成することができる。特に、酸化アルミニウム（Ａｌ２Ｏ３）と二酸化ケイ素（ＳｉＯ２）が適していることが証明されている。
【0077】
上層の最終表面安定化コートは、便宜上、下層の接点への電気的接続を可能にするために、開口部または中断部を有している。表面安定化コートの開口部や中断部は、例えばリソグラフィおよび／またはエッチング、特に反応イオンエッチングによって得ることができる、または得ている。
【0078】
反応イオンエッチングは、通常、プラズマを形成するために励起された特殊な気体化学物質によって、基板表面の選択的かつ指向性のあるエッチングを可能にするドライエッチングプロセスである。レジストマスクは、エッチングしない部分を保護するために使用することができる。化学エッチングとプロセスのパラメータは、通常、プロセスの選択性、すなわち異なる材料のエッチング速度を決定する。この特性は、エッチングプロセスの深さを制限し、コートと他のコートを互いに別々に画定するために重要である。
【0079】
さらなる有利な実施形態において、本発明による半導体デバイスは、ウェハのバックエンドおよびフォトニックプラットフォームが、ウェハの集積回路または集積回路の少なくとも１つがフォトニックプラットフォームの電気光学素子または電気光学素子の少なくとも１つに接続される相互接続要素を含んでいることを特徴とする。
【0080】
したがって、本発明による方法では、有利なさらなる展開として、提供されたウェハのバックエンドが、フロントエンドの集積回路またはフロントエンドの複数の集積回路の少なくとも１つに接続された相互接続要素を含み、相互接続要素が、一方ではバックエンドの相互接続要素に、他方では電気光学素子または電気光学素子の少なくとも１つに接続されているフォトニックプラットフォームに製作されるようにすることができる。
【0081】
相互接続要素は、特に、英語ではＶｅｒｔｉｃａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ａｃｃｅｓｓ、またはＶｉａまたはＶＩＡとしても知られる垂直電気相互接続であってもよい。ＶＩＡは通常、リソグラフィによって画定され、ＲＩＥを用いてドライケミカルでエッチングされる。その後、メタライゼーションを行うことが好ましく、ＣＭＰ（ダマシンプロセス）またはリソグラフィとＲＩＥにより金属化した表面を構築する。
【0082】
相互接続要素は、便宜上、少なくとも１つの導電性材料、特に銅および／またはアルミニウムおよび／またはタングステンなどの金属を含む、またはそれらで構成される。
【0083】
さらなる実施形態において、電気光学素子（複数可）またはその少なくとも一部は、導波路、および／またはウェハとは反対側を向いた平坦化コートの面、および／または、追加の平坦化コートがあれば、そのウェハとは反対側を向いた面のうちの１つ以上の上に存在しても、または製作されていてもよい。
【0084】
本発明による半導体デバイスの電気光学素子（複数可）は、原理的には、光信号を生成および／または送信および／または受信するように設計された任意のデバイスとすることができる。特に、光データ通信のためのデバイス、および／または分光計、および／または調整可能な電気光学フィルタおよび／またはスイッチおよび／または減衰器、特に機械学習のためのデバイスとすることができる、または、機械学習のためのデバイスでもよい。また、非線形光学要素が含まれる場合もある。
【0085】
フィルタとして設計された電気光学素子は、例えば、リング共振器、好ましくは変調器との組み合わせを含んでいてもよい。
【0086】
電気光学素子、または電気光学素子が複数ある場合、少なくとも１つの電気光学素子、あるいはまた、各々の電気光学素子は、実際の実施形態では、特に、能動素子に接触する、またはいずれの場合も相互接続要素を能動素子に接触させるために役立つ少なくとも２つの接点または接触要素を含む。
【0087】
好ましくは、電気光学素子、または、複数の場合は、少なくとも１つの電気光学素子あるいはまた、各々の電気光学素子は、少なくとも１つの能動素子をさらに含む。少なくとも１つの能動素子に加えて、電気光学素子は、導波路の部分、特に導波路の長尺部分を含んでいてもよい。電気光学素子の能動素子またはその一部分が導波路、または導波路の少なくとも一部分、特に導波路の長尺部分を形成することも可能である。また、いくつかの、例えば２つの能動素子またはその部分が一緒になって導波路または部分、特に導波路の長尺部分、例えばリッジ導波路を形成することも可能である。そして、便宜上、能動素子または素子は、少なくとも１つの波長、好ましくは少なくとも１つの波長帯の電磁放射線を透過させる材料を含む。好ましくは、次に、少なくとも１種の材料が、８５０ｎｍおよび／または１３１０ｎｍおよび／または１５５０ｎｍの波長の電磁放射線を透過させるようにする。特に好ましくは、８００ｎｍ～９００ｎｍおよび／または１２６０ｎｍ～１３６０ｎｍ（いわゆるＯｒｉｇｉｎａｌ Ｂａｎｄまたは略してＯバンド）および／または１３６０ｎｍ～１４６０ｎｍ（いわゆるＥｘｔｅｎｄ Ｂａｎｄまたは略してＥバンド）および／または１４６０ｎｍ～１５３０ｎｍ（いわゆるＳｈｏｒｔ Ｂａｎｄまたは略してＳバンド）および／または１５３０ｎｍ～１５６５ｎｍ（いわゆるＣｏｎｖｅｎｔｉｏｎａｌ Ｂａｎｄまたは略してＣバンド）および／または１５６５ｎｍ～１６２５ｎｍ（いわゆるＬｏｎｇ Ｂａｎｄまたは略してＬバンド）の波長帯の電磁放射線を透過させる。
【0088】
少なくとも１つの能動素子が設けられている場合、これは、少なくとも１つの波長、好ましくは少なくとも１つの波長帯の電磁放射線を吸収し、吸収の結果として電気光信号を生成し、および／またはその屈折率が電圧、電荷（複数可）の存在、および／または電界に応じて変化する少なくとも１種の材料を含む、またはそれらで構成されていることが好ましい。好ましくは、次に、少なくとも１種の材料が、８５０ｎｍおよび／または１３１０ｎｍおよび／または１５５０ｎｍの波長の電磁放射線を吸収し、吸収の結果として、光信号を生成できるように適用する。その少なくとも１種の材料は、８００ｎｍ～９００ｎｍおよび／または１２６０ｎｍ～１３６０ｎｍ（いわゆるＯｒｉｇｉｎａｌ Ｂａｎｄまたは略してＯバンド）および／または１３６０ｎｍ～１４６０ｎｍ（いわゆるＥｘｔｅｎｄ Ｂａｎｄまたは略してＥバンド）および／または１４６０ｎｍ～１５３０ｎｍ（いわゆるＳｈｏｒｔ Ｂａｎｄまたは略してＳバンド）および／または１５３０ｎｍ～１５６５ｎｍ（いわゆるＣｏｎｖｅｎｔｉｏｎａｌ Ｂａｎｄまたは略してＣバンド）および／または１５６５ｎｍ～１６２５ｎｍ（いわゆるＬｏｎｇ Ｂａｎｄまたは略してＬバンド）の波長帯の電磁放射線を吸収でき、その吸収の結果として光信号を生成できるのが特に好ましい。
【0089】
材料が屈折率を変化させるということは、特に、その分散（特に、屈折率）および／またはその吸収を変化させることであると理解される。分散または屈折率は、通常、複素屈折率の実部、そして吸収は複素屈折率の虚部で実現される。電圧および／または電荷（複数可）の存在および／または電界に応じて屈折率が変化する材料は、本明細書では、特に、ポッケルス効果および／またはフランツ・ケルディッシュ効果および／またはカー効果によって特徴づけられるものと理解される。さらに、プラズマ分散効果によって特徴付けられる材料もそのような材料と考えられる。
【0090】
能動素子（複数可）の例示的な材料は、グラフェン、場合によっては化学修飾グラフェン、および／またはゲルマニウムおよび／またはニオブ酸リチウムおよび／または電気光学ポリマーおよび／またはシリコンおよび／または化合物半導体、例えばＩＩＩ－Ｖ族半導体および／またはＩＩ－ＶＩ族半導体、および／またはジカルコゲナイド、特に二次元遷移金属ジカルコゲナイド、ならびに二次元材料のヘテロ構造体などである。したがって、グラフェン以外の二次元材料も、代替的にも追加的にも可能である。特に、電気光学ポリマーは、強い線形電気光学係数（ポッケルス効果）を有することを特徴とするポリマーとして理解される。強い線形電気光学係数は、好ましくは、少なくとも１５０ｐｍ／Ｖ、好ましくは少なくとも２５０ｐｍ／Ｖに達するようなものと理解されたい。電気光学係数は、ニオブ酸リチウムの少なくとも約５倍以上である。
【0091】
異なるカルコゲナイドも存在する。本発明の文脈では、ＭｏＳ２やＷＳｅ２などの二次元材料としての遷移金属ジカルコゲナイドが特に適していることが証明されている。
【0092】
なお、ニオブ酸リチウムと電気光学ポリマーは、電気光学、特に、ポッケルス効果、すなわちＥフィールドが屈折率を変える（例えばポッケルス効果がポッケルスセルで使用されているように）ことに基づいている。ゲルマニウムの場合は、フランツ・ケルディッシュ効果であり、すなわち、電界によって電子価の端と伝導帯の端が互いにシフトし、光学的特性が変化する。これらの効果は、電界に基づく効果である。シリコンやグラフェンの場合は、電荷キャリアに基づくプラズマ分散効果、すなわち、電荷キャリア（電子または正孔）を光モード領域に持ち込むこと（デバイス内に充電するコンデンサがあるか、空乏・濃縮する接合を有するダイオードがあるかのいずれか）である。電荷キャリア濃度によって屈折率（指数の実部）と吸収（指数の虚部、自由キャリアの吸収につながる）が変化する。
【0093】
ＩＩＩ－Ｖ族半導体は、主要なＩＩＩ族とＶ族の元素を、それ自体公知の方法で結合した化合物半導体で構成されている。ＩＩ－ＶＩ族半導体は、主要なＩＩ族元素または１２族元素の要素と主要なＶＩ族元素の要素で構成される化合物半導体である。
【0094】
グラフェンは、他の材料の中でも、本発明の半導体デバイスの電気光学素子（複数可）の能動素子（複数可）に特に適した材料であることが証明されている。
【0095】
多くの材料は、それらの屈折率が電圧および／または電荷の存在、および／または電界に応じて変化するという事実と、少なくとも１つの波長の電磁放射線を吸収し、その吸収の結果、電気光信号を発生するという事実との両方を特徴とする。例えばグラフェンがこれに当てはまる。したがって、グラフェンは光検出器と変調器の能動素子両方に適している。また、二次元遷移金属ジカルコゲナイドなどのジカルコゲナイド、二次元材料のヘテロ構造体、ゲルマニウム、シリコン、ならびに化合物半導体、特に、ＩＩＩ－Ｖ族半導体および／またはＩＩ－ＶＩ族半導体にも適用される。例えば、ニオブ酸リチウムは一般に変調器にしか適さない。透過性であるため、吸収特性を満たさないので、光検出器には適さない。
【0096】
１つ以上の電気光学素子の少なくとも１つの能動素子が膜の形態であってもよい。膜は、好ましくは、厚さよりも著しく大きな横方向の範囲によって特徴付けられることは、それ自体が周知である。１つ以上の電気光学素子の少なくとも１つの能動素子は、正方形または矩形の断面をさらに特徴としてもよい。
【0097】
１つ以上の能動素子は、屈折率が変化する、および／または吸収する少なくとも１種の材料の１層以上の層またはコートで構成されてもよく、または少なくとも１種の当該材料の１層以上の層またはコートから形成されてもよい。特に、少なくとも１つの能動素子が、１種の、あるいはまた、異なる材料の複数のコートまたは層を含む膜として形成されるようにしてもよい。
【0098】
グラフェンの膜、場合によっては化学修飾されたグラフェン、あるいは、少なくとも１層のグラフェンと少なくとも１層のジカルコゲナイドとで構成されるジカルコゲナイド－グラフェンヘテロ構造体、または少なくとも１層の窒化ホウ素と少なくとも１層のグラフェンのアレイは、特に適していることが証明されている。
【0099】
能動素子は、例えば、１層以上のシリコンコートを含むこと、またはそれらによって提供されてもよい。この場合、特に、１つ以上の能動素子またはその部分が導波路（部分）を形成するようにすることができる。
【0100】
能動素子（複数可）は、さらにドープされる、またはドープされている部分または領域であってもよく、例えば、ｐドープおよび／またはｎドープされていてもよく、対応する部分または領域で構成されていてもよい。また、ｐドープ領域とｎドープ領域と、好ましくは中間のアンドープ領域が存在する、または設けられていてもよい。これはｐｉｎ遷移とも呼ばれ、ｉは本質的、すなわちドープされていないことを意味する。
【0101】
さらなる有利な実施形態は、ｐドープ領域とｎドープ領域とを有し、２つのドープ領域が互いに隣接しているか、またはそれらの間にアンドープ領域が位置し、２つのドープ領域が、任意で、場合によっては中間のアンドープ領域とともに、導波路またはその導波路の一部を共同で形成する能動素子を提供することを特徴としている。
【0102】
また、例えば、ドープされたシリコンなどの２つの能動素子の間に電気光学ポリマーの素子やコートを設けることができる。
【0103】
さらに、複数の電気光学素子用の能動素子を得るために、任意にウェハの横方向の範囲全体にわたって延在する少なくとも１層の膜またはコート（１層、あるいはまた数層を有する）が設けられ、または設けられており、例えば蒸着され、そしてこの大きな膜から、例えばリソグラフィおよび／またはエッチングを含み得る適切な構築プロセスによって、複数のデバイス用に１平面で互いに隣接して延在する複数の小さな膜またはコート状の能動素子が得られる、または得られているようにすることができる。このように、比較的少ない労力で、複数の電気光学素子用の能動素子を多数得ることができる。
【0104】
代替的または追加的に、能動素子または能動素子の少なくとも１つは、転写プロセスによって設けてもよいし、設けてあってもよい。これは特に、それぞれの素子（複数可）は、ウェハ上にモノリシックに製作されたまたはその上に製作されたコートではなく、別々に製作された後に転写された、言い換えれば転写されていたものであることを意味する。例えば、グラフェンの転写プロセスについては、リ等による論文「銅箔上への高品質で均一なグラフェン膜の大面積合成（Ｌａｒｇｅ－Ａｒｅａ Ｓｙｎｔｈｅｓｉｓ ｏｆ Ｈｉｇｈ－Ｑｕａｌｉｔｙ ａｎｄ Ｕｎｉｆｏｒｍ Ｇｒａｐｈｅｎｅ Ｆｉｌｍｓ ｏｎ Ｃｏｐｐｅｒ Ｆｏｉｌｓ」、サイエンス誌第３２４巻、１３１２（２００９年）およびペ等による、「透過性電極用の３０インチグラフェン膜のロールツーロール生産（Ｒｏｌｌ－ｔｏ－ｒｏｌｌ ｐｒｏｄｕｃｔｉｏｎ ｏｆ ３０－ｉｎｃｈ ｇｒａｐｈｅｎｅ ｆｉｌｍｓ ｆｏｒ ｔｒａｎｓｐａｒｅｎｔ ｅｌｅｃｔｒｏｄｅｓ）」ネイチャーナノテク５，５７４～５７８（２０１０年）に、また、ＬｉＮｂＯについては、論文「ＣＭＯＳ互換電圧で動作する集積化ニオブ酸リチウム電気光学変調器（Ｉｎｔｅｇｒａｔｅｄ ｌｉｔｈｉｕｍ ｎｉｏｂａｔｅ ｅｌｅｃｔｒｏ－ｏｐｔｉｃ ｍｏｄｕｌａｔｏｒｓ ｏｐｅｒａｔｉｎｇ ａｔ ＣＭＯＳ－ｃｏｍｐａｔｉｂｌｅ ｖｏｌｔａｇｅｓ）」ネイチャー誌、第５６２巻、１０１１０４ページ（２０１８年）から、あるいは特に、ＧａＡｓについては、論文「フォトニック部品の異種混載のための転写プリント技術（Ｔｒａｎｓｆｅｒ ｐｒｉｎｔ ｔｅｃｈｎｉｑｕｅｓ ｆｏｒ ｈｅｔｅｒｏｇｅｎｅｏｕｓ ｉｎｔｅｇｒａｔｉｏｎ ｏｆ ｐｈｏｔｏｎｉｃ ｃｏｍｐｏｎｅｎｔｓ）」量子エレクトロニクスの進展、第５２巻、２０１７年３月、１～１７ページに記載されている。これらの方法の１つを使用して、本発明の文脈において、１つ以上のグラフェンまたはＬｉＮｂＯまたはＧａＡｓのコート／膜を得ることも可能である。
【0105】
また、構築も、転写プロセスに従うことができる。
【0106】
さらなる実施形態においては、電気光学素子または電気光学素子の少なくとも１つは、電圧および／または電荷の存在および／または電界に応じて屈折率が変化する、少なくとも１種の材料を含む、または少なくとも１種の材料で構成される能動素子と、電圧および／または電荷の存在および／または電界、に応じて屈折率が変化する少なくとも１種の材料を含む、または少なくとも１種の材料で構成される、能動素子、または電極を含む変調器によって実現され、２つの能動素子または能動素子と電極は、好ましくは互いに間隔をあけて配置され、他方の上に一方が部分的に位置するように互いからオフセットして配置されるようになっている。１つまたは２つの能動素子の少なくとも１種に対応する材料は、グラフェンおよび／または少なくとも１種のジカルコゲナイド、特に二次元遷移金属ジカルコゲナイド、および／または二次元材料のヘテロ構造体および／またはゲルマニウムおよび／またはニオブ酸リチウムおよび／または少なくとも１種の電気光学ポリマーおよび／またはシリコン、および／または少なくとも１種の化合物半導体、特に少なくとも１種のＩＩＩ－Ｖ族半導体および／または少なくとも１種のＩＩ－ＶＩ族半導体でもよい。
【0107】
言い換えれば、変調器には、２つの能動素子ではなく、１つの能動素子と１つの従来型電極で十分である。特に、電極は、屈折率が変化する、少なくとも１種の材料で構成されない、あるいは、そのような材料は含まないが、少なくとも１種の導電性材料を含む。能動素子のうちの１つの代わりに電極を設ける場合、場合によっては複数の層を有する膜、または能動素子との類似性により、単層の金属膜または多層の金属膜の形態にすることができる。
【0108】
変調器の場合にも、能動素子（複数可）は、好ましくは、グラフェン、任意で化学修飾グラフェン、および／または少なくとも１種のジカルコゲナイド、特に二次元遷移金属ジカルコゲナイド、および／または二次元材料のヘテロ構造体および／またはゲルマニウムおよび／またはニオブ酸リチウムおよび／または少なくとも１種の電気光学ポリマーおよび／またはシリコン、および／または少なくとも１種の化合物半導体、特に少なくとも１種のＩＩＩ－Ｖ族半導体および／または少なくとも１種のＩＩ－ＶＩ族半導体を含んでいてもよい。
【0109】
２つの能動素子、または１つの能動素子と電極は、好ましくは、一方が他方の上に部分的に位置するように、互いから距離をおいて、および／または互いからオフセットして配置される。言い換えれば、一方の能動素子の一部分が他方の能動素子や電極の一部分と、必要に応じて接触していなくても、整合している、または重なっている。好ましくは、少なくとも他方の上に延在する領域において、言い換えれば、重なり合う領域において、２つの能動素子または能動素子と電極またはそれら少なくとも一部分同士が、互いに少なくとも実質的に平行に延在している。
【0110】
また、２つの能動素子または１つの能動素子と従来の電極を有する変調器の場合、さらに、それぞれの能動素子または１つの能動素子と電極が膜として形成されていてもよい。
【0111】
電気光学変調器は、特に光信号のコーディングに使用することができる。電気光学変調器は、リング変調器として設計することもできる。
【0112】
代替的にまたは追加的に、電気光学素子または電気光学素子の少なくとも１つは、少なくとも１つの波長、好ましくは少なくとも１つの波長帯の電磁放射線を吸収し、その吸収の結果として電気光信号を生成する少なくとも１種の材料、特にグラフェンおよび／または少なくとも１種のジカルコゲナイド、特に二次元遷移金属ジカルコゲナイド、および／または二次元材料のヘテロ構造体および／またはゲルマニウムおよび／またはシリコンおよび／または少なくとも１つの化合物半導体、特に少なくとも１種のＩＩＩ－Ｖ族半導体および／または少なくとも１種のＩＩ－ＶＩ族半導体を含むまたはそれらの材料で構成される、１つの、好ましくは正確に１つの能動素子を含む光検出器によって実現することができる。
【0113】
光検出器において、少なくとも１つの電気光学活物質は、光を吸収するのに有用である。
【0114】
特に光検出器は、光から電子の世界に戻る信号の変換に使用することができる。
【0115】
電気光学素子または少なくとも１つの電気光学素子は、変調器の場合および検出器の場合は、共に、さらに、プラズモン結合でそのように設計または、本発明による方法の場合、製作されてもよい。
【0116】
次に、便宜上、プラズモン活物質、好ましくは金および／または銀および／またはアルミニウムおよび／または銅を含む、またはそれらで構成された少なくとも１つのプラズモン構造体が、能動素子または能動素子の少なくとも１つの上に設けられる。プラズモン構造体は、好ましくは、互いに隣接して配置され、プラズモン活物質で構成される、またはプラズモン活物質を含む少なくとも一対のプラズモン素子を含む。プラズモン素子は、それぞれの他のプラズモン素子の方向に先細りになっている部分を有することを特徴としてもよい。例えば、プラズモン素子は、三角形状を特徴としてもよい。
【0117】
変調器の場合には、好ましくは細長いプラズモン素子を設けてもよい。細長いプラズモン素子は、導波路に対して少なくとも実質的に平行に配置されてもよいし、配置されていてもよい。そして、言い換えれば、デュ等による「低損失グラフェン・プラズモニック・スロット導波路における効率的な電気光学的変調（Ｅｆｆｉｃｉｅｎｔ ｅｌｅｃｔｒｏ－ｏｐｔｉｃ ｍｏｄｕｌａｔｉｏｎ ｉｎ ｌｏｗ－ｌｏｓｓ ｇｒａｐｈｅｎｅ－ｐｌａｓｍｏｎｉｃ ｓｌｏｔ ｗａｖｅｇｕｉｄｅｓ）」オプティクス・コミュニケーションズ誌（２０１９年）ｄｏｉ：ｈｔｔｐｓ：／／ｄｏｉ．ｏｒｇ／１０．１０１６／ｊ．ｏｐｔｃｏｍ．２０１９．１２４５５９に記載されているように、光およびプラズモン導波路を並行して能動素子を越えて導波するのである。
【0118】
特にグラフェンを含む光検出器の応答性は、プラズモン増強吸収によって向上させることができる。例えば、マー等による「１００Ｇｂｉｔ／ｓのデータ受信、高応答性、小型化を実現したプラズモン強化型グラフェン光検出器（Ｐｌａｓｍｏｎｉｃａｌｌｙ Ｅｎｈａｎｃｅｄ Ｇｒａｐｈｅｎｅ Ｐｈｏｔｏｄｅｔｅｃｔｏｒ Ｆｅａｔｕｒｉｎｇ １００ Ｇｂｉｔ／ｓ Ｄａｔａ Ｒｅｃｅｐｔｉｏｎ， Ｈｉｇｈ Ｒｅｓｐｏｎｓｉｖｉｔｙ， ａｎｄ Ｃｏｍｐａｃｔ Ｓｉｚｅ）」、ＡＣＳフォトニクス、２０１９年６、１５４～１６１ページ（２０１８年）に示すように、導波路上に設けられた能動素子としてグラフェンチャネル上にプラズモン構造体を製作する。プラズモン構造体における共鳴密度の揺らぎは、光モードによって励起される。この電子分布の集団運動はプラズモンと呼ばれ、プラズモン構造体中を伝播する。特徴は、光モードに比べ電界強度が高いことを含む。その結果、グラフェンや一般的な吸収材料への吸収が強くなる。
【0119】
さらなる実施形態は、能動素子または能動素子の少なくとも１つの少なくとも片側において、能動素子または少なくとも１つの能動素子の方向に、好ましくは頂点で終わる、先細りした端部分を有する導波路が設けられていることを特徴とする。テーパ状の端部は、能動素子または少なくとも１つの能動素子まで延在していてもよい。代替的または追加的に、接触要素は、テーパ部の２つの側面の各々に設けられてもよく、この接触要素は能動素子に接続され、反対方向にテーパ状の、導波路のテーパ状の端部の隣に横たわる部分を有している。
【0120】
また、いずれの場合も、それぞれの場合における能動素子または少なくとも１つの能動素子の２つの側面に、能動素子の方向にテーパ状の端部分、好ましくは頂点で終わる導波路を設けるようにしてもよい。そして、両端部分が能動素子または少なくとも１つの能動素子まで延在するように適用することができる。また、それぞれのテーパ部の２つの側面には、いずれの場合も、能動素子または少なくとも１つの能動素子に接続され、導波路のそれぞれのテーパ状の端部の隣に位置すると共に反対方向に先細りになるテーパ部を有する接触要素を設けてもよい。接触要素が２つ設けられ、各接触要素が２つの拡幅部、好ましくは反対側に、各端部に１つずつを有していてもよい。接触要素のそれぞれの拡幅部は、好ましくはそれぞれの導波路端部のテーパ形状に沿う。テーパ状の導波路端とそれに隣接していずれかの側に広がる接触要素部分との間の距離は、能動素子の方向において等しく維持されるようにしてもよい。ただし、少なくとも一定程度は増減する可能性もある。
【0121】
特に、この実施形態では、さらに能動素子が少なくとも１つの電気光学ポリマーを含むか、またはそれらで構成されることが提供されるようにしてもよい（コース等による刊行物「シリコン有機ハイブリッド（ＳＯＨ）とプラズモン有機ハイブリッド（ＰＯＨ）の集積化（Ｓｉｌｉｃｏｎ－Ｏｒｇａｎｉｃ Ｈｙｂｒｉｄ （ＳＯＨ） ａｎｄ Ｐｌａｓｍｏｎｉｃ－Ｏｒｇａｎｉｃ Ｈｙｂｒｉｄ （ＰＯＨ） Ｉｎｔｅｇｒａｔｉｏｎ）」ジャーナル・オブ・ライトウェーブ・テクノロジー第３４巻、２号、２０１６年も参照されたい）。
【0122】
言い換えれば、プラズモン結合は、吸収体の下に導波路がなくても起こり得る、即ち、光モードからプラズモンモードへの遷移が起こり、プラズモンモードが吸収材料と相互作用する。これは、光検出器の文脈で、ディンＹ、チェンＺ、デュＸ等による刊行物「１１０ＧＨｚを超える帯域幅を持つ超小型集積グラフェンプラズモン光検出器（Ｕｌｔｒａ－ｃｏｍｐａｃｔ ｉｎｔｅｇｒａｔｅｄ ｇｒａｐｈｅｎｅ ｐｌａｓｍｏｎｉｃ ｐｈｏｔｏｄｅｔｅｃｔｏｒ ｗｉｔｈ ｂａｎｄｗｉｄｔｈ ａｂｏｖｅ １１０ ＧＨｚ）」（２０１９年）、ナノフォトニクス、ｄｏｉ：１０．１５１５／ｎａｎｏｐｈ－２０１９－０１６７でも説明されている。変調器の文脈では、さらに、ディン等による刊行物「低損失グラフェン・プラズモニック・スロット導波路における効率的な電気光学的変調（Ｅｆｆｉｃｉｅｎｔ ｅｌｅｃｔｒｏ－ｏｐｔｉｃ ｍｏｄｕｌａｔｉｏｎ ｉｎ ｌｏｗ－ｌｏｓｓ ｇｒａｐｈｅｎｅ－ｐｌａｓｍｏｎｉｃ ｓｌｏｔ ｗａｖｅｇｕｉｄｅｓ）」ナノスケール、２０１７年第９号、１５５７６に言及されている。
【0123】
特に、電気光学素子としての変調器は、代替的または追加的に、それぞれがシリコン膜またはコートによって実現される２つの能動素子をさらに含んでいてもよい。例えば、ポリシリコンを含むまたはポリシリコンで構成される１層のコートまたは膜と、結晶シリコンを含むまたは結晶シリコンで構成される１層のコートまたは膜でもよい。また、両能動素子がポリシリコンを含む、あるいは、ポリシリコンで構成されていてもよい。そして、２つの能動素子のうち、好ましくは、１つはｐドープ、もう１つはｎドープである。ドーピングの違いにより、静電容量が変化する。そして、２つの能動素子は、好ましくは部分的に重なるように、互いにオフセットして配置される。そして、この重なり合う領域は、好ましくは、導波路または導波路部分を形成する。電圧をかけることで、導波路または導波路部分の領域、すなわち光モードの動作において、電荷キャリア濃度を変化させ、その結果、光信号を符号化することができる。また、対応するシリコンベースの変調器は、Ｍ．ウェブスター等による論文「効率的な光送信器用ＭＯＳコンデンサ型シリコン変調器およびＣＭＯＳドライバ（Ａｎ ｅｆｆｉｃｉｅｎｔ ＭＯＳ－ｃａｐａｃｉｔｏｒ ｂａｓｅｄ ｓｉｌｉｃｏｎ ｍｏｄｕｌａｔｏｒ ａｎｄ ＣＭＯＳ ｄｒｉｖｅｒｓ ｆｏｒ ｏｐｔｉｃａｌ ｔｒａｎｓｍｉｔｔｅｒｓ）」第１１回グループＩＶフォトニクス（ＧＦＰ）国際会議、パリ、２０１４年１～２ページ、ｄｏｉ：１０．１１０９／Ｇｒｏｕｐ４．２０１４．６９６１９９８にも記載されている。
【0124】
電気光学素子または電気光学素子の少なくとも１つが変調器である場合、または変調器になる場合、さらにダイオードまたはコンデンサを含むようにしてもよい。特に、ヒアキ氏による論文「集積されたＩＩＩ－Ｖ／Ｓｉ ＭＯＳコンデンサの異種混載マッハツェンダー変調器（Ｈｅｔｅｒｏｇｅｎｅｏｕｓｌｙ ｉｎｔｅｇｒａｔｅｄ ＩＩＩ－Ｖ／Ｓｉ ＭＯＳ ｃａｐａｃｉｔｏｒ Ｍａｃｈ－Ｚｅｈｎｄｅｒ ｍｏｄｕｌａｔｏｒ）」ネイチャー・フォトニクス第１１巻、４８２～４８５ページ（２０１７年）に記載されているような集積されたＩＩＩ－Ｖ族半導体変調器であってもよい。
【0125】
電気光学素子または少なくとも１つの電気光学素子のためにダイオードを設けていた、または設ける場合、それは、例えば、特にｐｎ接合および２つの接触領域を形成するために、例えばＩｎＧａＡｓＰの異なる組成の複数のコートを含んでいてもよい。
【0126】
能動素子（複数可）と、場合によっては１つ以上の電気光学素子の電極は、例えば、ウェハとは反対側を向いた平坦化コートの面、または特に導波路（複数可）上に製作された追加の平坦化コート上に設けることができる。それぞれの要素（複数可）は、片側または反対側の接点または接触要素にそれぞれ接続されてもよい。接点または接触要素は、相互接続要素、特にＶＩＡによって、フロントエンドから１つ以上の電子部品に接続することができる。相互接続要素、特にＶＩＡは、平坦化コート、追加の平坦化コート（あれば）、および半導体基板を通過して電子部品（複数可）まで延在することができる。接続されていることで、電気的に導通接続されていると理解するのが好都合である。
【0127】
なお、特に１つの能動素子のみを有する検出器の場合、特にフロントエンドからの１つ以上の電子部品との接続のために、能動素子は、好ましくは反対側の２つの接点または接触要素と接触するようにできるとともに、２つの能動素子または１つの能動素子および１つの電極を有する変調器の場合、これら、特にフロントエンドからの１つまたは複数の電子部品との接続の場合は、１つの接点または接触要素とそれぞれ接触するように適用する。これは、好ましくは、それらの端部領域または端部が断面において部分的に重なる領域とは反対側を向いた面に面している場合が相当する。
【0128】
また、少なくとも１つの能動素子は、ウェハとは反対側を向いた１つ以上の導波路の面に設けることが可能である。このため、能動素子は、導波路（複数可）に近いという利点がある。そうすれば、能動素子（複数可）と導波路内の光モードとの間でより多くの相互作用を達成することができる。さらに、この場合、別の平坦化コートが不要になるため、より短い部品が得られ、工程数も少なくなる。
【0129】
別の実施形態では、能動素子（複数可）は、ウェハとは反対側を向いた１つ以上の制御電極の面に設けられる。好ましくは、ウェハとは反対側を向いた１つ以上の制御電極の面に設けられ、制御電極または複数の制御電極はウェハとは反対側を向いた１つ以上の導波路の面上に製作される。
【0130】
なお、ウェハとは反対側を向いた要素の面を、その上側と呼ぶこともある。例えば、平坦化コート、追加の平坦化コート、導波路、導波路ベース、蒸着材料、グラフェン膜、制御電極、および／またはウェハとは反対側を向いたフォトニックプラットフォームを、上面と呼ぶこともある。
【0131】
２つの能動素子または１つの能動素子と１つの電極を有する変調器の場合、２つの能動素子間または能動素子と電極の間に表面安定化コートを設けることも可能である。表面安定化コートは、便宜上、誘電体材料で構成されるのが好適である。したがって、誘電体コートとも言うことができる。同時にエッチング保護も形成することができる。このようなコートの材料としては、酸化物や窒化物が特に好適である。特に、酸化アルミニウム、窒化ケイ素、酸化ハフニウムが適していることが証明されている。２つの能動素子の間、または能動素子と電極の間に表面安定化コートが設けられている場合、好ましくは、能動素子、表面安定化コートおよび能動素子または電極を有するサンドイッチ状の構造となり、２つの能動素子または能動素子と電極は、好ましくは、互いに横方向にオフセットしている。
【0132】
また、少なくとも１つの電気光学素子の能動素子（複数可）および電極（あれば）は、１つ以上の導波路で部分的に、および平坦化コート（複数可）または追加の平坦化コート（複数可）または１つ以上の制御電極上で部分的に延在させることも可能である。
【0133】
さらに、１つ以上の能動素子が、導波路内、導波路の少なくとも１つ、または導波路の２つの部分の間に、少なくとも部分的に、場合によっては完全に設けられることも可能である。
【0134】
能動素子または能動素子の少なくとも１つは、導波路によって導かれる電磁放射線のエバネセント場に少なくとも部分的に露出するように、少なくとも１つの導波路に対して便宜上配置される。好ましくは、少なくとも１つの能動素子は、少なくとも１つの導波路から５０ｎｍ以下の距離、より好ましくは３０ｎｍ以下の距離、例えば１０ｎｍの距離で配置される。
【0135】
導波路では、電磁放射線の一部、特に光が導波路の外側にエバネッセント的に導かれる。導波路のインターフェースは誘電体であり、状況に応じて、強度分布は指数関数的に減衰するマクスウェルに従った境界条件で記述される。電気光学活材料、例えばグラフェンをエバネセント場中の導波路上またはその近傍に持ってくると、光子が材料、特にグラフェンと相互作用することができる。
【0136】
光検出器は、好都合に、少なくとも１種のそのような材料と２つの接点を含む、またはそれらで構成される能動素子を有する。
【0137】
グラフェンには、光電流につながる４つの効果がある。１つはボロメトリック効果で、吸収したエネルギーがグラフェンの抵抗を増加させ、印加される直流電流を減少させるというものである。そして、その直流電流の変化が光信号となる。もうひとつの効果は、光伝導性である。ここで、吸収された光子は電荷キャリア濃度を増加させ、追加された電荷キャリアは、抵抗と電荷キャリア濃度が比例することから、グラフェンの抵抗を減少させる。直流電流を印加すると電流が増え、その変化が光信号となる。また、ｐｎ接合と、ｐ領域とｎ領域の異なるゼーベック係数によるこの接合の温度勾配から熱電電圧が発生する熱電効果もある。温度勾配は、吸収された光信号のエネルギーに起因する。この熱電電圧がそのときの信号となる。４つ目の効果は、ｐｎ接合において、励起された電子と正孔のペアが分離されることに起因する。その結果得られる光電流が信号となる。
【0138】
変調器の場合、上記で説明したように、電気制御電極と、この目的のために好適に絶縁された能動素子とを設けることができ、電圧または電荷または電界に応じて屈折率が変化する少なくとも１種の材料、特にグラフェンを含むか、またはそれで構成され、あるいは、電極も当該材料、特にグラフェンで作ることができ、よって、動作時に２つの能動素子はその後エバネセント場で一緒になり電気光学機能を実行する。例えばグラフェンは、制御電圧によって光学的特性を変化させることができる。特に有利なのは、グラフェン－誘電体－グラフェンの配置で、静電容量が生じ、２枚のグラフェン膜が互いに影響を及ぼし合うことである。電圧が２つの能動素子を形成するグラフェン電極で構成される静電容量を充電し、電子はグラフェン内の状態を占有する。その結果、フェルミエネルギー（結晶中の最後の占有状態のエネルギー）がより高いエネルギーにシフトする（あるいは対称性のためにより低いエネルギーにシフトする）のである。フェルミエネルギーが光子のエネルギーの半分になると、吸収プロセスに必要な自由状態がすでに適切なエネルギーで占有されているため、光子はもはや吸収されない。その結果、この状態では、グラフェンの吸収が禁止されるため、透過性となる。電圧を変化させることで、グラフェンは、吸収と透過の間で切り替えられる。連続的に照射されるレーザ光は、その強度が変調されるため、情報伝達に利用することができる。同様に、屈折率の実部も制御電圧と共に変化する。電圧を変化させることで、レーザの位相位置を屈折率の変化を介して変調することができ、よって、位相変調を実現することができるのである。好ましくは、位相変調は、光子エネルギーの半分より上まですべての状態が占有される範囲で操作され、それによってグラフェンが透過性で、屈折率の実部が大きくシフトし、吸収の変化がマイナーな役割を果たすようになる。
【0139】
電気光学素子または電気光学素子の少なくとも１つは、少なくとも１つ、好ましくは２つのゲート電極をさらに含んでいてもよい。特に、光検出器として具現化された電気光学素子の場合、好ましくは、２つのゲート電極を能動素子に割り当てることができる。そして、好ましくは、これらを介して能動素子、例えばグラフェン膜の電荷キャリア濃度を調整し、よって、例えばｐｎ遷移を得ることができるように具現化および配置する。そして、ゲート電極は、能動素子から適当な距離を置いて配置し、好ましくは、例えば誘電体コートなどを介して電気的に絶縁する。また、能動素子上に誘電体コートを設け、この上にゲート電極を配置してもよい。
【0140】
さらに特に有利な実施形態は、本発明による半導体デバイス、特にそのフォトニックプラットフォームが、導波路の少なくとも１つ、好ましくは正確に１つと関連付けられている少なくとも１つの結合デバイスを備えることを特徴とする。そして、（それぞれの）結合デバイスは、便宜上、（それぞれの）結合デバイスが関連付けられたフォトニックプラットフォームの導波路の少なくとも１つに、特に赤外線および／または可視波長帯における電磁放射線を結合するため、および／または（それぞれの）結合デバイスが関連付けられたフォトニックプラットフォームの導波路の少なくとも１つから、特に赤外線および／または可視波長帯における電磁放射線を結合するために役立つ。この目的のため、適切に具現化し、配置することができる。なお、Ｓｉフォトニクスでは、１１００ｎｍより短い波長はすべてＳｉに吸収されるため、バンドギャップのために一般に赤外波長帯にしか適さないのは事実である。誘電体の場合は、通常このようなことはなく、可視波長域でも透過性であるため、分光測定に適している。
【0141】
特に好ましくは、結合デバイスまたは結合デバイスの少なくとも１つは、特に赤外線および／または可視波長帯の電磁放射線が、それを用いて光ファイバからフォトニックプラットフォームの導波路の少なくとも１つに結合できるように、および／または特に赤外線および／または可視波長帯の電磁放射線が、それを用いてフォトニックプラットフォームの導波路の少なくとも１つから光ファイバに結合できるように具現化および配置されている。光ファイバは、通常、導波路（複数可）よりも大きい直径を有し、結合デバイス（複数可）は、さらに好ましくは、そのような場合、結合および／または結合解除を可能にするように構成されるであろう。
【0142】
結合デバイスは、それが関連付けられた導波路の一部分、特に端部、例えば端部に向かってテーパ状または幅広になる端部を含むことがある。
【0143】
さらに詳しく説明すると、少なくとも１つの結合デバイスは、少なくとも１つの格子構造を有することができ、この格子構造は、その最初の回折次数が関連付けられた導波路に位置するように特に設計および配置されている。このような結合デバイスは、略して格子結合デバイスまたは格子結合器とも呼ぶことができる。格子結合器の設計・動作に関連して、論文「ＣＭＯＳ対応 高効率ダブルエッチ型アポダイズド導波路格子結合器（ＣＭＯＳーｃｏｍｐａｔｉｂｌｅ ｈｉｇｈ ｅｆｆｉｃｉｅｎｃｙ ｄｏｕｂｌｅ－ｅｔｃｈｅｄ ａｐｏｄｉｚｅｄ ｗａｖｅｇｕｉｄｅ ｇｒａｔｉｎｇ ｃｏｕｐｌｅｒ）」、オプティクスエクスプレス第２１号７８６８～７８７４、２０１３年も参照されたい。
【0144】
少なくとも１つの結合デバイスが格子結合器によって提供される場合、それが反射体を含むこと、または反射体がそれに割り当てられることがさらに好ましい。反射体は、最大限の結合が得られるように配置することができるため、特に好適である。反射体が存在しない場合、バックエンドと平面のインターフェースには屈折率ジャンプが存在するため、通常は自動的に反射体となる。格子結合器を設ける場合、インターフェースとは対照的に状況が正確に定まるため、反射体も特に有利になる。例えば、金属箔や薄い金属コートまたは誘電体コートの積層を反射体として使用することで、ブラッグ反射体を作成することができる。
【0145】
平坦化コートには、好ましくは反射体を配置する。反射体は、金属、例えばアルミニウムで構成されているまたはそれを含むことができ、および／または矩形の形状によって特徴付けられ、および／または格子結合器よりわずかに大きく、および／または格子結合器から適切な距離、好ましくはその下に配置される。
【0146】
代替的または追加的に、結合デバイスの少なくとも１つは、側方結合デバイス（略して側方結合器）として設計することができる。結合デバイスは、便宜上、電磁放射線がその中に横方向に結合され得る、および／または電磁放射線がその中から横方向に結合され得るように具現化され配置されている少なくとも１つの結合素子を有する。横方向とは、特にウェハの横方向範囲に対して、特にフロントエンドとは反対側を向いたウェハの面に対して横方向であることを意味する。
【0147】
また、格子結合器の設計および動作に関連して、論文「シリコン・オン・インシュレータ・リッジ導波路用超低損失逆テーパ結合器（Ｕｌｔｒａ－ｌｏｗ－ｌｏｓｓ ｉｎｖｅｒｔｅｄ ｔａｐｅｒ ｃｏｕｐｌｅｒ ｆｏｒ Ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ ｒｉｄｇｅ ｗａｖｅｇｕｉｄｅ）」オプティクス・コミュニケーションズ誌第２８３号、１９版、２０１０年１０月、３６７８～３６８２ページを参照している。
【0148】
格子結合デバイスは、結合されるべき電磁放射線線が、特にその格子の上方から（斜めに）入射され得るように、または結合されるべき電磁放射線が、特にその格子から上方に（斜めに）結合されるように設計および配置することも可能である。さらに好ましくは、ウェハのフロントエンド、または、フロントエンドとは反対側を向いた本発明によるデバイスの面への垂直方向に対して０°～３０°の範囲の角度、特に１０°の角度で結合が行われ得るように具現化および配置することができる。
【0149】
側方結合器に比べ、放射線を上方から、あるいは上方へ（斜めに）入射、出射する格子結合器は、通常、ダイシング前にその機能を確認できる利点がある。一方、側方結合器の場合、素子の、電磁放射線が入射する側または縁部や電磁放射線が出射する側または縁部は、ダイシングするまで露出しないので、その時にしかテストができないこともある。
【0150】
さらなる発展として、少なくとも１つは側方結合デバイス（略して側方結合器）であり、少なくとも１つは格子結合デバイス（略して格子結合器）である、少なくとも２つの結合デバイスを設けてもよい。両タイプの結合器を設ければ、製造時には格子結合器で部品を測定し、すべてが揃った時点で側方結合器を使用することも可能である。好ましくは、少なくとも１つの導波路には、１つのタイプのうちの１つと他のタイプのうちの１つの、２つの結合器が関連付けられている。
【0151】
結合デバイス（複数可）は、好ましくは、それらが関連付けられた少なくとも１つの導波路と一緒に製作される。この製作には、導波路と同様にリソグラフィで定義し、エッチング、特にドライケミカルエッチングで構築することを含んでいてもよい。
【0152】
また、本発明は、少なくとも１つの半導体装置の製造方法であって、本発明による半導体デバイスを提供し、断片化、言い換えればダイシングする方法に関する。断片化／ダイシングにより、フォトニクスを内蔵した少なくとも１つのチップ、通常は複数のチップが得られ、それぞれが本発明に係る半導体装置を表す。この「ベア」チップやフォトニクスを搭載した「ベア」チップを、それぞれ、例えばパッケージに挿入することができる。集積回路を有する従来のチップとその上に構築されたフォトニックプラットフォームの部分を含む本発明による半導体装置は、代わりにチップと呼ぶこともできることに留意されたい。
【0153】
本発明のさらなる目的は、本発明による半導体装置を分割、言い換えればダイシングすることによって得られる半導体デバイスを提供することである。
【0154】
ダイシングすることによって得られる本発明による半導体装置は、横方向の範囲が少なくとも実質的に下層のチップまたは半導体基板の横方向の範囲と一致するフォトニックプラットフォームまたはその一部分を特徴としている。フォトニックプラットフォームやその一部分は、下層の基板と同様に、ダイシングによってその形状や広がりが決まる。
【0155】
半導体装置を囲む筐体が設けられていてもよい。この場合、デバイスの、フロントエンドが位置する側が、筐体の内側に接することが好ましい。
【0156】
本発明の実施形態に対して、従属項および添付の図面を参照したいくつかの実施形態の以下の説明も参照されたい。
【図面の簡単な説明】
【0157】
【図1】本発明による半導体デバイスの一実施形態を純粋に模式的に示す上面図である。
【図4】本発明による半導体デバイスの第２の実施形態を純粋に模式的に示す部分断面図である。
【図5】本発明による半導体デバイスの第３の実施形態を純粋に模式的に示す部分断面図である。
【図6】本発明による半導体デバイスの第４の実施形態を純粋に模式的に示す部分断面図である。
【図7】本発明による半導体デバイスの第５の実施形態を純粋に模式的に示す部分断面図である。
【図8】本発明による半導体デバイスの第６の実施形態を純粋に模式的に示す部分断面図である。
【図10】本発明による半導体デバイスの第７の実施形態を純粋に模式的に示す部分断面図である。
【図11】本発明による半導体デバイスの第８の実施形態を純粋に模式的に示す部分断面図である。
【図12】半導体デバイスの電気光学素子の能動素子の接触可能性を純粋に模式的に表した例を示す。
【図13】半導体デバイスの電気光学素子の能動素子の接触可能性を純粋に模式的に表した例を示す。
【図14】半導体デバイスの電気光学素子の能動素子の接触可能性を純粋に模式的に表した例を示す。
【図15】半導体デバイスの電気光学素子の能動素子の接触可能性を純粋に模式的に表した例を示す。
【図16】半導体デバイスの電気光学素子の能動素子の接触可能性を純粋に模式的に表した例を示す。
【図17】本発明による半導体デバイスの第９の実施形態を純粋に模式的に示す部分断面図である。
【図18】本発明による半導体デバイスの第１０の実施形態を純粋に模式的に示す部分断面図である。
【図19】本発明による半導体デバイスの第１１の実施形態を純粋に模式的に示す部分断面図である。
【図20】本発明による半導体デバイスの第１２の実施形態を純粋に模式的に示す部分断面図である。
【図21】プラズモン結合を用いた光検出器の第１の実施形態を純粋に模式的に示す上面図である。
【図22】プラズモン結合を用いた光検出器の第２の実施形態を純粋に模式的に示す上面図である。
【図23】プラズモン結合を用いた変調器の一実施形態を純粋に模式的に示す上面図である。
【図24】側方結合デバイスの一例を純粋に模式的に示す上面図である。
【図26】格子結合デバイスの一例を純粋に模式的に示す上面図である。
【図29】本発明による３つの半導体デバイスを純粋に模式的に示す上面図である。
【発明を実施するための形態】
【0158】
図中、同じ構成要素には同じ参照符号を付している。
【0159】
図１は、本発明による半導体デバイスの上面図を純粋に模式的に、高度に簡略化して示している。これは、図２による部分断面図で部分的に見ることができるウェハ１を含み、一体構造のシリコン基板２と、図示の例では半導体基板２内で延在するように示す、複数の集積電子部品３を含む。特にトランジスタおよび／または抵抗器および／またはコンデンサであり得る集積電子部品３は、模式図２において、参照符号３が付されたハッチング付きの線によってのみ簡略化して示されている。基板２における当該位置には、十分に知られている方法で、多数の集積電子部品３を見出すことができる。また、これらは、ＣＰＵおよび／またはＧＰＵなどのプロセッサの構成要素とすることもでき、同様に公知の方法でそのような構成要素を形成することもできる。
【0160】
ウェハ１は、先行技術から十分に知られている方法で、（ウェハ）ダイシングによって複数のチップを得ることができる部品またはデバイスであり、ドイツ語では「ウェハ・ツェルクライナ」とも呼ばれる。ダイシングまたは断片化は、例えば、ウェハ１の（レーザ）切断またはソーイングまたはスクライビングまたは破壊によって行うことができる。したがって、ウェハは複数の領域で構成され、各領域はダイシング後にチップを形成することになる。これらの領域をチップ領域４と呼ぶ。
【0161】
図１では、これらを純粋に細線で模式的に示している。ウェハ１の各チップ領域４は、一体構造の半導体基板２の一部または部分領域を含み、通常は少なくとも１つ、好ましくは幾つかの集積電子部品３が構成されている。具体的な適用例に依存するウェハ１の設計に応じて、例えば、各チップ領域４に最大１０個、あるいは数十個、数百個、数千個の集積電子部品３が設けられる。これらは、隣り合わせに、および／または重ねて配置することができる。
【0162】
ウェハ１は、複数の集積電子部品３が配置されるフロントエンド（略してＦＥＯＬ）５と、上層のバックエンド（略してＢＥＯＬ）６を有し、バックエンドの中に、またはバックエンドを介してフロントエンド５の集積電子部品３が異なる金属面によって相互接続される。ＦＥＯＬ５内の集積電子部品３およびＢＥＯＬ６内の関連する相互接続は、十分に事前にわかっている方法でウェハ１の集積回路を形成している。また、ＦＥＯＬ５をトランジスタフロントエンド、ＢＥＯＬをメタルバックエンドと呼ぶこともある。金属面は、複数の相互接続要素７を含み、この場合は、垂直相互接続アクセス（Ｖｅｒｔｉｃａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ａｃｃｅｓｓ）の略称であるいわゆるＶＩＡによって実現される。ＶＩＡ７は、例えば銅、アルミニウム、タングステンなどの金属でできている。
【0163】
描かれた半導体デバイス１は、図２による断面図で明確に分かるように、ウェハ１の上方に位置し、本発明によれば、そのバックエンド６上に製作され、具体的にはその上に直接構築されたフォトニックプラットフォーム８をさらに含む。なお、図１におけるチップ領域４は、上面図においてフォトニックプラットフォーム８の下方に位置するため、細線で示した。
【0164】
ウェハ１は、図示の実施形態では、直径が２００ｍｍであることを特徴としている。これは、ウェハ１と、ウェハ１の上方に、その上に製作されたフォトニックプラットフォーム８とを含む半導体デバイス全体（図１参照）の直径でもある。図２による部分断面は、垂直方向では、図１によるデバイス全体をその重畳した構成要素またはコートまたは要素とともに示しているが、水平方向では、デバイスの非常に小さな部分のみ、具体的にはチップ領域４の１つの小さな箇所または部分のみを示しているので、水平方向におけるデバイスの全体範囲と比較して小さい。これは、他の一部の部分についても同じく適用される。この場合、チップ領域４は、平面視において、いずれも一方向の辺長が２ｍｍ、他方向の辺長が３ｍｍの矩形状であることを特徴とする。なお、図１では単に簡略化のため、これらは、正方形で示している。
【0165】
図２から分かるように、本発明にしたがって提供されるフォトニックプラットフォーム８は、フロントエンド５とは反対側を向いたウェハ１の面９に製作され、誘電体材料を含む平坦化コート１０を含む。この場合、平坦化コート１０は二酸化ケイ素（ＳｉＯ２）を含むが、これは例示的なものであり、他の材料も使用することができると理解されたい。
【0166】
図示の実施形態では、平坦化コート１０は、対応するコーティング材料、ここではＳｉＯ２を、フロントエンド５とは反対側を向いたウェハ１の面９に蒸着し、その後、ウェハ１とは反対側を向いた面１１に蒸着材料を平坦化処理することによって得られるコートである。平坦化コート１０は、その、ウェハ１とは反対側を向いた面１１の処理による粗さがＲＭＳ０．２ｎｍであることを特徴とし、よって、これは一例として理解されるものである。
【0167】
図示の実施例では、平坦化コート１０は、フロントエンド５とは反対側を向いたウェハ１の面９の全体にわたって延在している。平坦化コート１０の材料は、フロントエンド５とは反対側を向いたウェハ１の面９の全面に蒸着している。これは、少なくとも実質的にウェハ１の直径に相当することを特徴とする。
【0168】
フォトニックプラットフォーム８は、ウェハ１とは反対側を向いた平坦化コート１０の面１１に製作された複数の導波路１２をさらに含む。誘電体、好ましくは図示の実施形態でも使用された二酸化チタンは、導波路材料として特に好適である。代替的にまたは追加的に、窒化アルミニウムおよび／または五酸化タンタルおよび／または窒化シリコンおよび／または酸化アルミニウムおよび／または酸窒化シリコンおよび／またはニオブ酸リチウム、あるいはシリコン、リン化インジウム、ヒ化ガリウム、ヒ化インジウムガリウム、アルミニウムヒ化ガリウムなどの半導体、ジカルコゲナイドまたはカルコゲナイドガラス、ＳＵ８またはＯｒｍｏＣｏｍｐなどのポリマーで形成される導波路１２を提供することができる。
【0169】
導波路１２の典型的な寸法は、１５０ｎｍと１０μｍの範囲の厚さであり、ウェハ表面に平行な横方向の広がりは、１００ｎｍと１０μｍの間の幅である。純粋に一例として、厚さ３００ｎｍ、幅１．１μｍを挙げることができる。導波路１２の具体的な寸法は、様々であってよい。特に、それらが実行する機能によって幅が異なる。
【0170】
この場合、フォトニックプラットフォーム８は、平坦化コート１０と同じ材料、すなわちこの場合はＳｉＯ２からも構成される追加の平坦化コート１３を含む。追加の平坦化コート１３は、その、ウェハ１とは反対側を向いた面１４において、平坦化コート１０の粗さに相当する粗さによって特徴付けられる。平坦化コート１０および追加の平坦化コート１３は、この場合でそうであるように、ウェハ１とは反対側を向いた面１１および面１４においてそれぞれ同じ材料、同じ範囲および同じ粗さによって特徴付けることができるが、これは必要ではなく、したがって制限的であると理解されないことを強調しておきたい。
【0171】
フォトニックプラットフォーム８はまた、特に光検出器および／または変調器であり得る複数の電気光学素子１５を含む。図示の実施形態では、フォトニックプラットフォーム８は、複数の光検出器１５と複数の変調器１５の両方を含む。
【0172】
【0173】
図４および図５は、本発明による半導体デバイスのさらなる実施形態の例示的な部分断面を示し、これらは平面視において図１のものに対応していてよく、いずれの場合も、光検出器１５および下層の導波路１２が示され、それによっていずれの場合も光検出器１５および／または導波路１２が図２のものに代えて具現化されている。なお、図３の概略図も、Ｔ字型断面を有する導波路の上部の狭い部分（図４および図５参照）のみが示されているという条件で、図４および図５からの検出器１５に相当する。
【0174】
【0175】
図８、図１０および図１１は、本発明による半導体デバイスのさらなる実施形態の部分断面を示し、その各々において、変調器１５として具現化された電気光学素子が示されている。図９は、図８の変調器１５を示す上面図である。
【0176】
図２および図４～図７による光検出器１５はそれぞれ、少なくとも１つの波長、好ましくは少なくとも１つの波長帯の電磁放射線を吸収し、吸収の結果として電気光信号を発生する材料でできた能動素子１６を含む。図２および図４～図７の例では、光検出器１５の能動素子１６は、それぞれグラフェン膜１６で実現されている。また、グラフェンは、電圧および／または電荷および／または電界に応じて屈折率（屈折および／または吸収）を変化させることができる。また、能動素子１６が、少なくとも１種の他の材料を含むまたはそれで構成される膜、例えば、少なくとも１層のグラフェンと少なくとも１層のジカルコゲナイドで構成されるジカルコゲナイド－グラフェンヘテロ構造体を含む、またはそれらで構成される膜、または少なくとも１層の窒化ホウ素と少なくとも１層のグラフェンで構成された膜によって実現することも可能である。カルコゲナイドには様々なものがあるが、ここではＭｏＳ２やＷＳｅ２などの二次元材料としての遷移金属ジカルコゲナイドが特に適している。
【0177】
比較の結果、図２と図４に示す配置は、導波路１２の形状のみが異なることがわかる。図２が矩形断面を有するストリップ導波路１２を示すのに対し、図４は、図５と同様に、狭い矩形断面を有する第１の上部導波路セグメント１２ａと、著しく広い矩形断面を有する第２の下部導波路セグメント１２ｂを有するＴ字形断面のリッジ導波路１２を示す。図５の例は、ここでは追加の平坦化コート１３が設けられていない点でのみ、図４の例と異なる。なお、図２による実施形態における導波路１２は、代替的に、例えば、スロットまたはギャップを形成するために互いに間隔を空けて配置された２つの導波路セグメントを有するいわゆるスロット導波路として具現化することができる。
【0178】
導波路１２が複数のセグメント１２ａ、１２ｂを含む場合、ここでのように、すべてのセグメントが同じ材料で形成されていてもよい。ただし、必ずしもそうである必要はなく、異なる材料で構成されても、異なる材料を含むセグメントであってもよい。
【0179】
図２、図４および図５に示す例では、それぞれの電気光学素子１５のグラフェン膜１６は、それぞれの場合に図中に示されている導波路１２の長尺部分の上方に延在している。このことは、図３に示す上面図からも容易に読み取れる。図２および図４による実施例では、グラフェン膜または１層のグラフェン膜１６、１６ａは、いずれの場合も、ウェハ１とは反対側を向いた追加の平坦化コート１３の面１４上に製作される、または設けられている。図から分かるように、グラフェン膜１６は、ここでは、いずれの場合も、特にレジスト平坦化により、後者上の追加の平坦化コート１３の台形部分の領域に延在している。図５に示す実施例では、グラフェン膜１６は導波路１２上に直接配置されている。
【0180】
図６および図７は、図２、図４および図５とは異なり、グラフェン膜１６がそれぞれの導波路１２の上ではなく内側（図６）または下（図７）に延在している実施例を示している。導波路１２の形状については、これも断面がＴ字型のリッジ導波路１２として形成されている。これにより、図６の例の導波路１２は、第１の、上側導波路セグメント１２ａ、中間部１２ｂおよび下側導波路セグメント１２ｃで構成されている。導波路セグメント１２ａ、１２ｂ、１２ｃはすべて矩形の断面を持ち、中間および下側セグメント１２ｂ、１２ｃは顕著に広くなっている。中間の導波路セグメント１２ｂは、グラフェン膜１６上に設けられ、その表面安定化コートとしての役割と導波路セグメント１２ｂ（導波路スラブとも言うことがある）としての役割とを兼ねている。この場合、表面安定化コートを兼ねるセグメント１２ｂは、酸化アルミニウムで形成されている。また、代替的または追加的に、ジカルコゲナイドおよび／またはジカルコゲナイドヘテロ構造体および／またはＳｉＯ２および／または窒化ホウ素を含んでいてもよい、またはこれらで構成されてもよい。２つのさらなるセグメント１２ａ、１２ｃは、例えば、酸化アルミニウム、または二酸化チタンからも構成することもでき、またはそれらを含むこともできる。
【0181】
【0182】
特に光検出器１５として具現化された電気光学素子の場合、２つのゲート電極を能動素子１６に割り当てることも可能である。そして、これらは、好ましくは、能動素子、この場合は、グラフェン膜１６における電荷キャリア濃度を、これらを介して調整することができ、したがって、例えば、ｐｎ接合を得ることができるように、具現化および配置する。ゲート電極は、例えば、グラフェン膜１６の上方に配置し、誘電体コートを介して電気的に絶縁することができる。
【0183】
図８、図１０および図１１による変調器１５は、それぞれ、グラフェンの膜１６によって提供される２つの能動素子、具体的には下部１６ａおよび上部１６ｂで構成されている。変調器１５についても、能動素子は、例えば、少なくとも１種の他の材料を含む、またはそれらで構成された膜として、異なる形で具現化することも可能であることも事実である。２層のグラフェン膜１６ａ、１６ｂは、互いに距離を置いて延在し、互いに電気的に接触していない。むしろ、誘電体材料、好ましくは酸化物または窒化物、現在は酸化アルミニウムの中間コート１７によって互いに電気的に絶縁されている。誘電体コート１７は、表面安定化処理としての役割と、エッチングの保護または停止としての役割も果たす。図２と図６を比較するとわかるように、図８の変調器１５が第２の能動素子１６ｂを含むことと、誘電体コート１７が追加で設けられていること以外は、配置が同じである。
【0184】
２層のグラフェン膜１６ａ、１６ｂは、部分的に互いに重なり合うように、または（触れずに）重なり合うように、互いからオフセットして配置されている。重なり合う領域において、さらに、２層のグラフェン膜１６ａ、１６ｂまたはその対応する部分が、少なくとも実質的に互いに平行に延在するように適用する。なお、２つの能動素子１６ａ、１６ｂを含む変調器１５の代わりに、例えば銅やアルミニウムなどの導電性材料を含む電極を能動素子の１つに代えて設けてもよい。
【0185】
図８に示す実施例では、図２および図４の検出器の単一グラフェン膜１６と同様の、下側のグラフェン膜１６ａが、追加の平坦化コート１３の面１４において、ここでも導波路１２の上の台形部の領域に設けられている。第２の上側のグラフェン膜は、ウェハ５とは反対側を向いた誘電体コート１７の面１８に延在している。
【0186】
図２、図４および図５からの種々の実施例に類似して、図８、図１０および図１１の実施例はまた、導波路１２が異なる形状によって特徴付けられること、およびここでは図１０でも図１１でも第２の追加の平坦化コート１３が存在しないことが、本質的に異なっている。図８の実施例がストリップ導波路１２を含むのに対し、図１０および図１１による実施例は、それぞれＴ字型の断面または外形を有するリッジ導波路１２を含む。図１０の導波路は、断面で見ると４つの導波路セグメント１２ａ、１２ｂ、１２ｃ、１２ｄを含み、図１１の導波路は、３つのセグメント１２ａ、１２ｂ、１２ｃを含む。すべてのセグメント１２ａから１２ｄは、矩形の断面を有するが、図から分かるように、図４および図５に類似した上側セグメント１２ａは、下層のセグメント１２ｂ、１２ｃ、そして、図１１の場合は、１２ｄよりも著しく幅が小さい。２つまたは３つの下側セグメント１２ａ、１２ｂ、１２ｃは、図示の実施例では、それぞれ同じ幅であることを特徴とする。図１０の導波路１２のセグメント１２ｄは、導波路ベースとみなされ、そう呼ばれることもある。
【0187】
図１１の実施例では、下側のグラフェン膜１６ａは、ここでの単一平坦化コート１０とその上に延在するリッジ導波路１２のセグメント１２ｃとの間に延在し、上側のグラフェン膜１６ｂはセグメント１２ｂおよび１２ｃの間で延在している。このため、上側のグラフェン膜１６ｂは、導波路１２内で延在している。下側のグラフェン膜１６ａは、ウェハ５とは反対側を向いた平坦化コートの面１１上に製作し、または設けられ、上側のグラフェン膜１６ｂは、セグメント１２ｃ上に製作した。
【0188】
フォトニックプラットフォーム８の全ての検出器１５および変調器１５の能動素子１６、１６ａ、１６ｂの各々は、それぞれの導波路１２によって導かれる電磁放射線のエバネセント場に少なくとも部分的に露出するように、図において識別可能なそれぞれの導波路１２に相対配置されてそれらに関連付けされる。好ましくは、それぞれの能動素子１６、１６ａ、１６ｂの少なくとも一部は、それぞれの導波路１２から５０ｎｍ以下、好ましくは３０ｎｍ以下の距離で延在している。例えば図２から分かるように、導波路１２とグラフェン膜１６との間の追加の平坦化コート１３は、残りの領域におけるその厚みに対して、相応に薄い、または「薄くされて」いる。
【0189】
各々の電気光学素子、具体的には図示の実施形態における各光検出器１５および各変調器１５は、両方とも、それぞれのウェハ１のフロントエンド５の集積電子部品３の少なくとも１つにさらに電気的に導通接続されている。図２～図４ならびに図８、図１０および図１１による概略断面図に見られるように、接続は、ウェハ１のバックエンド６のＶＩＡ７ならびに平坦化コート１０および場合によってはコートまたは要素を介して延在するさらなるＶＩＡ７を介して実現される。
【0190】
具体的には、検出器１５において、それぞれのグラフェン膜１６は、反対側の端部領域において、平坦化コート１０、場合によってはコートまたは要素を介してウェハ１のバックエンド６まで延在するＶＩＡ７の上端部に、接点または接触要素１９を介して電気的に導通接続されている。図３からの上面図では、前者の下にある接触要素１９に接続されたＶＩＡ７を細線で示す。
【0191】
変調器１５において、２層のグラフェン膜１６ａ、１６ｂの各々は、一端部領域で接触要素１９に接続され、その上方でＶＩＡ７に接続されている。
【0192】
電気光学素子１５の、能動素子、現在では、グラフェン膜１６、１６ａ、１６ｂと接触要素１９との接触は、原理的に様々な方法で設計することが可能である。図１２～図１６は、一例として５種類の可能性を示している。
【0193】
図１２に示す選択肢によれば、グラフェン膜１６、１６ａ、１６ｂの端部領域は、接触要素１９の下側の一部分と接触している。ここで、接触要素１９は、便宜上、グラフェンに最適化された金属、例えば、ニッケルおよび／またはチタンおよび／またはアルミニウムおよび／または銅および／またはクロムおよび／またはパラジウムおよび／またはプラチナおよび／または金および／または銀から形成される。
【0194】
図１３に示す実施例は、接触要素１９が１層のみならず２層の金属層１９ａ、１９ｂを含む点のみが図１０による配置と異なり、それによって、上層１９ｂがさらなる接続のために最適化された金属を含むことができるので、さらなる接続に対するより良い性能を達成することができる。グラフェン膜１６、１６ａ、１６ｂに接する下層１９ａは、便宜上、再びグラフェンに最適化された金属で構成される。好ましくは、層１９ａがニッケルで形成され、層１９ｂがアルミニウムで形成され、または層１９ａがチタンで形成され、層１９ｂがアルミニウムで形成される。ニッケルおよび／またはチタンおよび／またはアルミニウムおよび／または銅および／またはクロムおよび／またはパラジウムおよび／またはプラチナおよび／または金および／または銀の他の組み合わせも可能であり、グラフェンを含むまたはそれらで構成された能動素子および他の電気光学活材料を含むまたはそれらで構成された能動素子の両方が可能である。
【0195】
図１４に示す例では、接触要素１９は、接合剤となる第３の下側金属層１９ｃも含む。この層１９ｃは、例えば、チタンまたはクロムまたは酸化アルミニウムを含むものであってもよい。層１９ａは、例えば、ニッケルおよび／またはチタンおよび／またはアルミニウムおよび／または銅および／またはクロムおよび／またはパラジウムおよび／またはプラチナおよび／または金および／または銀で構成されている。また、層１９ｂは、これらの金属のうちの１つ、またはそれらの組み合わせで構成されていてもよい。
【0196】
図１５および図１６による実施形態では、能動素子、この場合はグラフェン膜１６、１６ａ、１６ｂの端部領域は、グラフェンに対して最適化された第１の下側金属層１９ａと接触要素１９の、これもグラフェンに対して最適化された第２の上側金属層１９ｄとの間に延在する。この目的のため、能動素子１６の端部領域は、Ｓ字状の断面を有することを特徴とする。２層の層１９ａおよび１９ｄは、好ましくは、パラジウムまたはニッケルまたは金またはプラチナ、あるいはニッケルおよび／またはチタンおよび／またはアルミニウムおよび／または銅および／またはクロムおよび／またはパラジウムおよび／またはプラチナおよび／または金および／または銀の組み合わせで構成されている。
【0197】
図１６の実施例は、図１４と同様に、接触要素１９が、さらなる接続に対して最適化された第３の金属層１９ｂを含み、例えば、図１３の層１９ｂのように、アルミニウムを含む場合がある点でのみ、図１５の例と異なる。
【0198】
全ての接触例について、グラフェン膜１６は、電流が接触要素１９またはその層１９ａ～１９ｄからグラフェンに垂直に移行して通過するように、接触要素１９またはその層に覆われてもよく（トップ接点）、あるいは、グラフェン膜１６は、電流がグラフェン膜１６に横方向に通過するように接触要素１９またはその層１９ａ～１９ｄの端部で終わることもできる（側方接点）。例えば、図１３による配置は、トップ接点として具現化することも可能である。
【0199】
表面安定化コート２５は、各能動素子の上、すなわち好ましくはグラフェン膜１６の各々の上に設けられることが好ましい。このことは、それぞれグラフェン膜１６、１６ａ、１６ｂの断面を拡大して示した図１２～図１６でのみわかる。この場合、表面安定化コート２５は、酸化アルミニウムで形成されている。また、代替的または追加的に、当該表面安定化コート２５は、ジカルコゲナイドおよび／またはジカルコゲナイドヘテロ構造体および／またはＳｉＯ２および／または窒化ホウ素を含んでいてもよい、またはこれらで構成されてもよい。表面安定化コート２５は、能動素子、この場合はグラフェン膜に対して表面安定化すると同時に、エッチングストップ層として機能するので、ＶＩＡ７に接続するための接触要素１９の選択的なエッチングが可能である。
【0200】
なお、変調器１５の場合、２つの能動素子１６ａ、１６ｂの間に設けられた誘電体コート１７（図８参照）は、既に下側の素子１６ｂを表面安定化する役割を果たすことができる。この場合、表面安定化コート２５は、同様にそれに割り当てなくてもよい。
【0201】
さらに、図１２から図１６による実施例において、能動素子１６、１６ａ、１６ｂがグラフェン膜によって実現されているとしても、示された実施形態は決してこの材料に限定されないことに留意されたい。また、１種以上の他の材料を含む、または１種以上の他の材料で構成される能動素子１６についても、接触は適宜設計することができる。
【0202】
【0203】
この点、図１７の実施形態は、導波路１２も形成する多結晶シリコンのコートによって形成された能動素子１６を含む。図から分かるように、シリコンコート１６は、断面がＴ字型のリッジ導波路の形状を有している。この場合、能動素子１６および導波路１２を形成するシリコンコートは、２つのドープ領域、すなわちｐドープ領域１６ｐおよびｎドープ領域１６ｎを有している。なお、代替的に、ｐｉｎ遷移も存在する可能性がある、すなわちｐドープ領域とｎドープ領域の間に非ドープ領域が存在する可能性もある。シリコンコート６は、図２および図４～図７の実施例の能動素子１６と同様に、２つの接触要素１９に接続されている。印加電圧の極性によって、バリアコート中の電荷キャリア濃度が変化し、その結果、導波路１２の吸収率や屈折率も変化する。また、ここでは変調器を得るために導波路１２をダイオードとして設計しているといえる。
【0204】
図１８は、ＳＩＳＣＡＰ（Ｍ．ウェブスター等による刊行物「効率的な光送信器用ＭＯＳコンデンサ型シリコン変調器およびＣＭＯＳドライバ（Ａｎ ｅｆｆｉｃｉｅｎｔ ＭＯＳ－ｃａｐａｃｉｔｏｒ ｂａｓｅｄ ｓｉｌｉｃｏｎ ｍｏｄｕｌａｔｏｒ ａｎｄ ＣＭＯＳ ｄｒｉｖｅｒｓ ｆｏｒ ｏｐｔｉｃａｌ ｔｒａｎｓｍｉｔｔｅｒｓ）」第１１回グループＩＶフォトニクス（ＧＦＰ）国際会議、パリ、２０１４年１～２ページ、ｄｏｉ：１０．１１０９／Ｇｒｏｕｐ４．２０１４．６９６１９９８も参照のこと）としても知られるシリコン変調器の別の実施例を示す。ここでは、２つの能動素子１６ａ、１６ｂが設けられており、それぞれ、好ましくは結晶シリコンまたはポリシリコンまたはアモルファスシリコンのシリコンコートによって形成されている。ここで、能動素子１６ａはｐドープであり、能動素子１６ｂはｎドープである。能動素子１６ａ、１６ｂはさらに、重なり合う領域で互いの上に位置するように、互いにオフセットして配置されており、これは、図８、図１０、図１１からの実施例の能動素子１６と類似している。ここで重なり合う領域が導波路１２を形成する。この領域で電荷キャリア濃度、ひいては、導波路１２の光学的特性を調整することができる。
【0205】
図１９は、シリコン変調器１５の別の実施例を示し、この変調器も、それぞれｐ－およびｎ－ドープされたシリコンコートによって形成された２つの能動素子１６ａ、１６ｂを含む。これらは互いに平面的に隣接しており、それらの間に電気光学ポリマー２６の素子が設けられている。２つの能動素子１６ａ、１６ｂと電気光学ポリマーの素子２９は、素子２６によって形成されたギャップを有するリッジ導波路１２を形成している。言い換えれば、ここではギャップの側壁が静電容量の電極として機能する。ギャップ内の電界がポリマーの光学的特性に影響を与え、光信号の変調を可能にする。
【0206】
図２０は、化合物半導体で構成されたダイオード２７を用いた変調器の一実施例である。ダイオード２７は、ｐｎ接合と２つの接触領域を形成するために、例えばＩｎＧａＡｓＰのような異なる組成のコート２７ａ～２７ｄで構成されている。接触領域は、電極２８によって接触要素１９、ひいては集積電子部品４に接続されている。
【0207】
電気光学素子または少なくとも１つの電気光学素子は、変調器１５の場合および検出器１５の場合は、共に、さらに、プラズモン結合を用いてそのように設計または、製作されてもよい。
【0208】
【0209】
この点、図２１は、プラズモン活物質で構成された、またはプラズモン活物質を含むプラズモン構造２９を、具体的には能動素子１６上に設けた光検出器１５の例である。実施例では、プラズモン構造体２９は、互いに隣接して配置され、プラズモン活物質で構成される、またはプラズモン活物質を含む三対のプラズモン素子３０を含む。現在、プラズモン素子は金で構成されている。他の好適な材料の例としては、銀および／またはアルミニウムおよび／または銅が挙げられる。プラズモン素子３０は、導波路１２上に準アンテナを形成して吸収率を高める（マー等による「１００Ｇｂｉｔ／ｓのデータ受信、高応答性、小型化を実現したプラズモン強化型グラフェン光検出器（Ｐｌａｓｍｏｎｉｃａｌｌｙ Ｅｎｈａｎｃｅｄ Ｇｒａｐｈｅｎｅ Ｐｈｏｔｏｄｅｔｅｃｔｏｒ Ｆｅａｔｕｒｉｎｇ １００ Ｇｂｉｔ／ｓ Ｄａｔａ Ｒｅｃｅｐｔｉｏｎ， Ｈｉｇｈ Ｒｅｓｐｏｎｓｉｖｉｔｙ， ａｎｄ Ｃｏｍｐａｃｔ Ｓｉｚｅ）」、ＡＣＳフォトニクス、２０１９年、第６号 １５４～１６１ページ（２０１８年）も参照されたい）。このようなプラズモン構造体は、例えば、図２、図４、または図５による配置の能動素子１６上にあるか、または設けられるようになってもよい。
【0210】
図２２は、能動素子１６の下または上に導波路１２またはそのような導波路の部分が設けられていないが、好ましくは能動素子１６と面内およびその横方向に導波路１２が設けられ、その導波路１２は能動素子１６の方向にＶ字形にテーパ状になる部分３１を有する光検出器１５の実施例である。この部分３１は、図２２において、能動素子１６、例えばグラフェン膜の左側に延在する点までテーパ状になっている。図から分かるように、ここでの接触要素１９は、反対方向、すなわち能動素子１６とは反対側の方向にテーパ状になっている部分１９ｅを含む。いわば、接触要素１９が導波路１２のテーパ状の端部３１に部分的に追従することで、プラズモン結合が可能になる。
【0211】
図２３は、プラズモン結合を用いたアナログ変調器１５を示す図である。図から分かるように、能動素子１６の方向にＶ字状にテーパ状になった導波路部分３１が、能動素子１６、例えばグラフェン膜の対向する２面に設けられ、反対方向にテーパ状になった接触要素１９の部分１９ｅが、関連する導波路部分３１および１９ｅの両方に対して設けられている。このため、光モードからプラズモニックモード、そして光モードへ戻るような結合が可能である。特に、この実施形態では、さらに能動素子が少なくとも１つの電気光学ポリマーを含むか、またはそれで構成されるようにしてもよい（コースらによる出版物「シリコン有機ハイブリッド（ＳＯＨ）とプラズモン有機ハイブリッド（ＰＯＨ）の集積化（Ｓｉｌｉｃｏｎ－Ｏｒｇａｎｉｃ Ｈｙｂｒｉｄ （ＳＯＨ） ａｎｄ Ｐｌａｓｍｏｎｉｃ－Ｏｒｇａｎｉｃ Ｈｙｂｒｉｄ （ＰＯＨ） Ｉｎｔｅｇｒａｔｉｏｎ）」、ジャーナルオブ・ライトウェイブ・テクノロジー、３４巻、２号、２０１６年も参照されたい）。
【0212】
本発明による半導体デバイスのウェハ１上に製作されたフォトニックプラットフォーム８は、一般に、特に光検出器および／または変調器によって実現される非常に多数の電気光学素子１５を含む。これは、図示の実施形態においても同様である。特に、ウェハ１のチップ領域４の上方に延在するフォトニックプラットフォーム８の各部分は、既に複数の電気光学素子１５と複数の導波路１２とを含んでいる。例えば、チップ領域４の上方に延在するフォトニックプラットフォーム８の各部分に、数十、数百、あるいは数千の電気光学素子１５および／または導波路１２を設けてもよい。いずれの場合も、具体的な用途に応じた数を選択することができる。
【0213】
本発明による半導体デバイスの図示の実施形態において、フォトニックプラットフォーム８のすべての電気光学素子１５および導波路１２は、構造的に同一である。この点において、この一致により、特に簡単で迅速な製作が可能になる。しかしながら、本発明による半導体デバイスが、図２、図４～図８、図１０、図１１、および／または図１７～図２３に示した実施例の異なるもの、例えば図２による下層の導波路１２を有する検出器１５と図８による変調器１５および導波路１２との両方を含むことももちろん可能であることを強調しておく。また、図２、図４～図８、図１０、図１１、および／または図１７～図２３による実施例の異なるものが３つ以上あってもよく、例えば、それらのすべてがそれぞれ１回以上あってもよい。
【0214】
フォトニックプラットフォーム８において、追加の平坦化コート１３を有する配置（例えば図２、図４および図８参照）だけでなく、このようなコートのない配置（例えば図５、図１０および図１１参照）も実現できるようにするために、追加の平坦化コート１３の好ましくは二次元の製作の後、追加の平坦化コートなしの配置が望まれる場合にはいつでも、例えばリソグラフィおよびその後のエッチングによってこのコートが再び部分的に除去されるようにしてもよい。また、いくつかの場所のみで所望され、どこでもよいというわけではない他のコートについては、完全に類似した手順を使用することができる、または使用してきた。
【0215】
各電気光学素子の能動素子１６、１６ａ、１６ｂは、図１２から図１６に示す方法のいずれかで、１つまたは検出器の場合には２つの接触要素１９に電気的に導通接続されてもよい。本発明による半導体デバイスのすべての能動素子１６、１６ａ、１６ｂが、同じように接触要素１９に接触されるようにすることが可能である。代替的に、デバイスの異なる能動素子１６を異なる方法で接触させることも、もちろん可能である。
【0216】
図３および図９において、能動素子１６、１６ａ、１６ｂ、導波路１２および接触要素１９に加えて、フォトニックプラットフォーム８の結合デバイス３２が概略的に示されており、導波路１２への光の結合または導波路１２からの光の結合を行っている。結合デバイス３２の１つは、ここでは、それぞれの導波路１２の対向する両端部の各々配置されている。この場合、結合デバイス３２は、それぞれ側方結合デバイスまたは格子結合デバイスとして設計されている。図２４から図２７は、その実施例を純粋に模式的に示したものである。図２４および図２５は、側方結合デバイス３２を平面図および断面図で示し、図２６および図２７は、格子結合デバイス３２を平面図および断面図で示している。
【0217】
結合デバイス３２が、または２つの結合デバイス３２が、いくつかの、場合によってはフォトニックプラットフォーム８の導波路１２の各々にも関連付けられてもよい。特に、光が結合される場合、２つの結合デバイス３２が導波路１２に関連付けられている、または関連付けられる。しかし、場合によっては初期結合のみを所望することも可能である。その場合、結合デバイス３２は１つで十分である。
【0218】
図２４および図２５に示す側方結合デバイス３２の実施例は、好ましくは樹脂または樹脂含有材料、特にＳＵ８、または／および窒化ケイ素、または／および酸窒化ケイ素または誘電体を含む側方結合素子３３で構成され、その屈折率は導波路１２の屈折率（特にｎ＝２．４）と例えば酸化アルミニウム（ｎ＝１．６８）などのようなモードフィールド変換器として機能する素子３３の屈折率（ＳＵ８ ｎ＝１．５６）の間にある。図から分かるように後者は幅ｂだけでなく、対応する方向で導波路１２の延長を超える高さｈによって特徴付けられ、この場合、いずれの場合もその倍数に相当する。側方結合デバイス３２は、側方結合要素内に延在する導波路１２の端部３４をさらに含み、これは、図２４から容易に分かるように、その端部に向かって円錐形にテーパ状になっている。なお、図２４では、テーパ部３４の外郭は、平面視で素子３３の一部分によって見えなくなっているため、細線で示している。この素子３３により、モードフィールドは、光ファイバの直径（例えば、直径５μｍ～１５μｍ）から導波路１２のサイズ（例えば、高さ３００ｎｍ、幅１．１μｍ）まで一致させる。導波路１２のテーパ先端部３４は、モードフィールドの領域における実効屈折率の断熱的調整を引き起こすので、光モードが結合構造から導波路１２にますます転送されるようになる。
【0219】
図２６の上面図から分かるように、格子結合デバイス３２は、端部に向かって円錐状に広がる導波路１２の端部３５によって形成され、図２７の断面図にも分かり易く示されているように、ウェハ５とは反対側を向いた面に格子構造３６を有している。この拡幅により、導波路１２の寸法（例えば高さ３００ｎｍ、幅１．１μｍ）が光ファイバ内のモードフィールドの直径（例えば５μｍ～１５μｍ）に適合するので、結合効率を高めることができる。図２６による上面図では、格子構造３６は、数本の平行線によって簡略化されているに過ぎない。入射光は、屈折率段差の格子状の配置により回折される。格子の寸法は、所与の入射角において、第１の回折次数が導波路１２に位置し、したがって光が導波路１２に結合されるように都合よく計算される。
【0220】
結合デバイス３２は、それぞれの導波路１２と一平面上にあり、すなわち、それらは、ウェハ５とは反対側を向いた平坦化コート１０の面１１に配置されている。
【0221】
【0222】
電気光学素子１５に加えて、フォトニックプラットフォーム８は、１つ以上の光学素子を含んでいてもよい。これらは、例えば、マッハツェンダー干渉計などの１つ以上の干渉計および／またはＭＭＩおよび／または方向性結合器および／またはリング共振器および／または偏光変換器および／またはスプリッタであってもよい。光学素子は、通常、導波路１２を複数の部分に分割し、それらを適宜配置することで形成される。特に、それらは、導波路１２や長手の導波路部分の表面安定構造を構成する。一部、特に導波路１２の長手方向の一部、すなわち、例えば図２、図４～図１１に示す導波路１２の長尺部分は、いずれの場合も、このような光学素子の構成要素、具体的には電気光学素子１５の前または後ろに、図面平面に対して垂直に方向付けられた方向にある部分でもよい。
【0223】
また、フォトニックプラットフォーム８が、１つ以上の熱光学素子を含むことも可能である。例えば、そのような装置の１つとして、発熱体と導波路１２の長尺部分を含み、発熱体は、導波路断面を加熱できるように導波路断面に相対配置されている。発熱体により導波路１２を加熱することで、導波路１２の長尺部分における屈折率を変化させることができる。この効果は、例えば位相整合に利用することができる。また、熱光学素子は、フォトニックプラットフォームの干渉計に関連付けられる、または干渉計の一部を構成することができる。例えば、図２、図４～図１１に示される導波路１２の長尺部分は、それぞれ熱光学素子の一部とすることができ、やはり図面平面に対して垂直に方向付けられた方向で電気光学素子１５の前または後ろにある部分とすることができる。
【0224】
フォトニックプラットフォーム８は、電気光学素子１５の上方に延在し、好ましくはフォトニックプラットフォーム８および半導体デバイスの上部仕上げを形成する表面安定化コート３７をさらに含む（図１参照）。表面安定化コート３７は同時に金属被覆材も構成している。なお、表面安定化コート３７は、図３および図９による図には示されておらず、下層のデバイス１５のみが示されている。
【0225】
図１に示す半導体デバイスを得るために、第１のステップＳ１（図２８参照）において、ウェハ１には、集積電子部品３を含む集積回路と、ＶＩＡ７を含むメタライゼーションとが設けられる。ウェハ１は、従来公知の製造プロセスにより得られた従来型のウェハ１であれば、どのようなものでもよい。
【0226】
そして、ウェハ１のＢＥＯＬ６上にフォトニックプラットフォーム８を製作する。
【0227】
具体的には、第２ステップＳ２において、ウェハ１のバックエンド６上に平坦化コート１０を製作する。この目的のため、コーティング材料、この場合は二酸化ケイ素（ＳｉＯ２）が塗布されるが、これは、例えば、低圧化学蒸着法（ＬＰＣＶＤ）やプラズマ強化化学蒸着法（ＰＥＣＶＤ）などの化学蒸着法、物理蒸着法、あるいはスピンオングラスを用いたスピンコーティングによって行うことが可能である。この場合、ＰＥＣＶＤを使用している。コーティング材料が蒸着された後、ウェハ５とは反対側を向いたコーティングの面には、平坦化処理（ステップＳ３）、この場合レジスト平坦化処理が施され、これによりウェハ５とは反対側を向いた面１１は、粗さがＲＭＳ０．２ｎｍとなる。
【0228】
レジスト平坦化には、単回または繰り返しのスピンオングラス蒸着とその後のエッチング、この場合は反応性イオンエッチング（ＲＩＥ）が含まれる。スピンオングラスコートにより、高さの違いを部分的に補うことができる。すなわち、トポロジーの谷間は、隣接する高台よりもスピンオングラスコーティング後のコートの厚さが厚くなる。スピンオングラスコート全体を、例えば、ＲＩＥでスピンオングラスコーティング後にエッチングすると、スピンオングラスコートの平坦化効果により、高低差が小さくなっている。これを繰り返すことで、所望の粗さが得られるまで、高低差をさらに小さくすることができる。
【0229】
なお、対応する低い粗さのウェハ５とは反対側を向いた平坦化コート１０の面１１は、代替的に、例えば化学機械研磨（ＣＭＰ）を介して得ることができる。
【0230】
次のステップＳ４では、導波路の製作を行う。この目的のため、導波路材料、この場合、二酸化チタン（ＴｉＯ２）を、特に、得られた平坦化コート１０の面１１全体にわたって蒸着させる。平坦化コートと同様に、ＰＶＤやＣＶＤ、特にＰＥＣＶＤやＬＰＣＶＤ、またはスピンコーティングによって材料を蒸着させることができる。また、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：原子層蒸着法）や転写印刷プロセスを行うことも可能である。平坦化コート１０と同様に、ＬＰＣＶＤが使用される。個々の導波路１２を得るために、特に反応イオンエッチング（ＲＩＥ）によるリソグラフィと構築が行われる。
【0231】
【0232】
それらの導波路端部３４、３５が属する（図３、図９および図２４から図２７を参照）結合デバイス３２は、本実施例では、リッジ導波路またはストリップ導波路１２と共に製作され、リッジ導波路１２の場合、結合点の領域における導波路１２の横方向の広がりは、別のエッチング工程において乾式化学的に除去することが可能である。重畳したコートで構成される導波路１２は、コート構造の完成後、最上部のコート１２ａで構築することができ、リッジ導波路１２の場合、結合点の領域における導波路の横方向の広がりを、別のエッチング工程で乾式化学的に除去することが可能である。いずれの場合も、リッジ導波路１２とストリップ導波路１２の間にモードコンバータを定義することができ、リッジ導波路１２の部分は、リソグラフィとＲＩＥを用いてストリップ導波路１２として形成することができる。
【0233】
格子構造３６を有する格子結合器３２は、リソグラフィ的に画定し、乾式化学的に構築できる。
【0234】
側方結合要素（モード変換器）３３の場合は、誘電体および／または半導体および／または樹脂および／またはポリマーを１層以上の層に蒸着させ、リソグラフィまたは／およびＲＩＥによって構築される。
【0235】
次のステップＳ５では、導波路１２および平坦化コート１０の面１１上に、追加の平坦化コート１３を製作する。この場合、これは、ＰＥＣＶＤを用いた蒸着とレジスト平坦化により、平坦化コート１０と完全に類似した方法で得る。レジスト平坦化の結果、導波路１２の上方にある追加の平坦化コート１３の断面は台形となる（図２参照）。
【0236】
また、追加の平坦化コート１３に関して、ＬＰＣＶＤおよびＣＭＰの代わりに、上述のプロセスの他のプロセスを使用することができ、平坦化コート１０に関して上述したように、ＣＭＰなどの別の平坦化処理、および／または追加の平坦化を可能とするように適用する。ＣＭＰを使用すると、一般に平坦な表面が得られ、すなわち、その後、図２（および例えば図４および図９も）に示されるような導波路１２の上の台形部分が存在しない。
【0237】
平坦化コート１０および追加の平坦化コート１３は、好ましくは平坦化処理が施される表面上に設けられ、例えばジカルコゲナイド層またはジカルコゲナイドヘテロ構造体、あるいはまた窒化ホウ素層であり得る、１層以上のカバー層を含むことができる。これらの材料は、好ましくは、さらなる化学機械研磨や、さらなるレジスト平坦化を必要とせずに蒸着される、または転写されるが、これを再び繰り返すことは排除されない。
【0238】
なお、完全性の目的で、本発明による半導体デバイスが、追加の平坦化コート１３のない領域、例えば、図５、図１０または図１１に示す構造に相当する構造の領域も有している場合、追加の平坦化コート１３（およびその上に位置するあらゆるコート）は、その後、特にリソグラフィおよびエッチングによって、再び部分的に除去される。
【0239】
ステップＳ６では、平坦化コート１０および追加の平坦化コート１３を介して、ＶＩＡ７を製作する。原理的には、先行技術から知られているどのような方法も可能である。特に、これらが延在する領域は、まず好ましくはリソグラフィで領域を画定し、ＲＩＥで乾式化学的エッチングを行う。その後、メタライゼーションを行い、例えばＣＭＰ（ダマシンプロセス）やリソグラフィ、ＲＩＥなどの手段で金属化した表面を構築する。ＶＩＡ７は、追加の平坦化コート１３の完了後に、両方の平坦化コート１０、１３を介して製作すること、また、第１のコート１０の完了後に、ＶＩＡ７の部分が第１の平坦化コート１０を介して製作し、第２の追加の平坦化コート１３の完了後に、ＶＩＡ７の部分を第２のコート１３を介して製作することの両方が可能である。
【0240】
その後、電気光学素子１５を製作する。
【0241】
このため、ステップＳ７において、グラフェン膜１６によって実現される検出器のそれぞれの能動素子を、ウェハ５とは反対側を向いた追加の平坦化コート１３の面１４に、例えば面１４に蒸着させて設け、次にステップＳ８において接触要素１９（単層または多層）を得る。
【0242】
グラフェン膜１６の蒸着は、例えば、上記でより詳細に説明したように、転写プロセスを経て行うことができる。そして、特に、別の基板または別の金属箔または別のゲルマニウムウェハ上に製作されたグラフェン膜を、いずれの場合も、追加の平坦化コート１３に転写する。また、追加の平坦化コート１３の上に直接グラフェン膜を製作することも可能である。これには、例えば、材料の蒸着を含んでいてもよい。
【0243】
転写プロセスを用いる場合、表面安定化コート２５を、ウェハ５とは反対側を向いたそれぞれのグラフェン膜１６の面に既に設けておくことが可能であり、例えばこの層をその上に蒸着させておいて、その後それとともに転写されることが可能である。代替的に、表面安定化コート２５は、グラフェン膜（複数可）１６を転写または製作した後に蒸着させることも可能である。
【0244】
また、最初に、全面グラフェン膜および／または全面表面安定化コートを追加の平坦化コート１３上に、追加の平坦化コート１３の表面全体にわたって延在するように製作することも可能である。この場合、次に、複数の電気光学素子１６の能動素子としての個々のグラフェン膜１６を得るために、特にリソグラフィおよびＲＩＥによって、さらなる構築が実施される。
【0245】
【0246】
【0247】
図１５および図１６に示す接触変形例では、接触要素１９の下側金属層１９ｃまたは１９ａのみが最初に製作され、次いでグラフェン膜１６が製作され、さらに追加の層１９ｂ、１９ｄ、または２層の追加の層１９ａ、１９ｂまたは１９ｄ、１９ｂが製作される。また、適切な金属を全面的に蒸着させ、リソグラフィやＲＩＥによって構築することも可能である。
【0248】
最後から２番目のステップＳ９では、好ましくはＡｌ２Ｏ３およびＳｉＯ２の上側表面安定化コート３７が蒸着される。この表面安定化では、特に接触要素への開口部が、リソグラフィおよびＲＩＥによって好適に製作される（ステップＳ１０）。好ましくは、フォトニクスおよび／またはエレクトロニクスを外部と接続する役割を果たす接触要素への開口部が製作される。
【0249】
以上の手順により、図２に示すようなストリップ導波路１２と電気光学素子１５とを含む半導体デバイスを得ることができる。
【0250】
図４に示すように構成された領域、すなわちリッジ導波路１２を含む領域を排他的に、または追加的に有する半導体デバイスを得ようとする場合は、ステップＳ４のみを、セグメント１２ａの横方向に導波路材料を残すようにして、セグメント１２ａを横方向により浅くエッチングし、ストリップ導波路が有していないセグメント１２ｂ、１２ｃが得られるように変更する必要がある。
【0251】
図５による構造を得るためには、リッジ導波路１２を製作する前に、追加の平坦化コート１３のみを再び部分的に除去する必要がある。どの時点でも追加の平坦化コート１３を有さない半導体デバイスを得ようとする場合、もちろんその製作を完全に省いてもよい。
【0252】
図６に示す実施例を得るために、まず、上述した方法、例えばＰＥＣＶＤを用いて、ウェハとは反対側を向いた平坦化コート１０の面に下部導波路セグメント１２ｃを製作する。次に、能動素子、この場合はグラフェン膜１６と接触要素１９を製作するが、その順序は、この場合も、図１２から図１６に示した接触方式のいずれを選択するかによって決まる。次に、グラフェン膜１６上に表面安定化コート２５を製作し（図１２～図１６にのみ示す）、さらに２つのセグメント１２ｂ、１２ａおよびコート３７を製作する。
【0253】
図７に示す配置とするために、導波路セグメント１２ｃを製作するステップのみを省略し、ウェハ５とは反対側を向いた平坦化コート１０の面１１にグラフェン膜１６を設ける、実質的に類似の手順に従うことができる。
【0254】
また、電気光学素子としての１つ以上の変調器１５を含む本発明による半導体デバイスを製作する場合も、手順は、図２に関連して上で説明した手順とは一部異なるものである。
【0255】
図８による実施例では、例えば、平坦化コート１０と追加の平坦化コート１３による、この１３とＶＩＡ７の製作までは、原則的に同じ手順、すなわちステップＳ１～Ｓ６が同じでよい。
【0256】
しかしながら、それぞれの変調器（複数可）１５の製作では、次に、まず、追加の平坦化コート１３上に２つの能動素子の１つとして１層の下側のグラフェン膜１６ａを設け、図８において左側に向けたその一端領域において１つの接触要素１９のみを製作することを含む。製作は、１層のグラフェン膜１６と２つの接触要素１９について、図２に関連して上で説明したものと同様の方法で実施することができる。
【0257】
その後、誘電体コート１７が、例えば、好ましくは酸化アルミニウムの蒸着によって設けられる。また、誘電体コート１７は、転写プロセスによって設けることも可能である。
【0258】
続いて、第２の上側のグラフェン膜１６ｂを製作し、その端部領域を図６中の右側に向けた状態で第２の接触要素１９を製作する。この製作は、ここでも、１層のグラフェン膜１６と２つの接触要素１９について、図２に関連して上で説明したものと同様の方法で実施することができる。
【0259】
そして、上述したステップＳ８およびＳ９を経て、上側表面安定化コート３７およびその開口部を得ることができる。
【0260】
図１０による構造については、ステップＳ１～Ｓ６も同一に実施することができ、その後、追加の平坦化コート１３を再び部分的に除去することができる。代替的に、それらの製作、すなわちステップＳ５を省略し、ステップＳ６で平坦化コート１０を介してＶＩＡのみを製作することも可能である。
【0261】
次に、ウェハ５とは反対側を向いた平坦化コート１０の面１１に、光学的に透過性である、好ましくは誘電体コートまたは半導体を蒸着させ、リソグラフィおよびＲＩＥによって構築することによって、セグメント１２ｄ、すなわち導波路基部を製作する。この場合、ＴｉＯ２が蒸着されている。
【0262】
ウェハ５とは反対側を向いた導波路基部１２ｄの面には、下側のグラフェン膜１６ａ、次にこれに属する接触要素１９を製作し、この上に導波路セグメント１２ｃ、この上に関連付けられた接触要素１９を有する上部グラフェン膜１６ｂ、この上に導波路セグメント１２ｂ、この上に他のセグメント１２ｂ、１２ｃ、１２ｄより著しく小さい幅によって特徴付けられる導波路セグメント１２ａを製作する。導波路セグメント１２ｂの材料は、例えば、ＡＬＤによって、またはＣＶＤもしくは転写およびＡＬＤによって得られたカルコゲナイドコートによって、および／またはＰＶＤによって製作され、リソグラフィおよびＲＩＥによって構築された誘電体または半導体材料のコートによって製作できる。続いて、セグメント１２ａが設けられ、ＡＬＤおよび／またはＰＶＤおよび／またはＰＥＣＶＤおよび／またはＬＰＣＶＤによって、ＣＶＤまたは転写によって得られた誘電体または半導体材料および／またはジカルコゲナイドコートを設け、リソグラフィおよびＲＩＥを用いて構築する。
【0263】
グラフェン膜１６ａ、１６ｂおよび接触要素１９は、図２に関連して上で説明したのと同様の方法で製作することができる。
【0264】
この実施例では、上側のグラフェン膜１６は導波路１２内で延在している。
【0265】
最後に、ステップＳ９およびＳ１０を、再び実行して、表面安定化コート３７およびその中の開口部を得ることができる。
【0266】
図１１による配置を得るためには、図１０に関連して上で説明したのとほぼ同様に進めることが可能であり、唯一の違いは、図１０における最下層の導波路セグメント１２ｄの製作が省略され、平坦化コート１０の面１１に下側のグラフェン膜１６ａが直接製作される点である。
【0267】
図１７による配置を得るには、平坦化コート１０が完成するまで、再度同様の手順を踏めばよい（ステップＳ１～Ｓ３）。そして、その、ウェハ５とは反対側を向いた面１１に、能動素子としてのシリコンコート１６を製作する。この場合も、前述のプロセス、例えばＣＶＤやＰＶＤプロセス、スピンコーティングなどの１層を介した材料蒸着と、Ｔ字型にするためのその後の構築（例えばリソグラフィやＲＩＥ）を含むことができる。得られたリッジ導波路の片面にｐドープ、もう片面にｎドープを施し、１６ｐおよび１６ｎの領域を得る。このようにして、ｐｎ接合が得られる。そして、接触要素１９を製作することができる。
【0268】
いわゆるＳＩＳＣＡＰとして設計された図１８に示す変調器１５については、ステップＳ１～Ｓ３は再び同じでよく、その後、それぞれが能動素子を形成する２層のシリコンコート１６ａおよび１６ｂを製作し、これは、例えば前述のプロセスの１つ、例えばＣＶＤまたはＰＶＤプロセスまたはスピンコーティングによる材料蒸着、その後の構築（例えばリソグラフィおよびＲＩＥ）を含むことができ、関連接触要素１９が製作される。
【0269】
【0270】
図２０による変調器１５を得るために、ステップＳ１～Ｓ５は、図２に関連して上で説明したものと同じでよい。ウェハ５とは反対側を向いた追加の平坦化コート１３の面１４では、次に、関連する接触要素１９を有する第１の電極２８を製作し、次にコート２７ａ～２７ｄを有するダイオード２７を製作し、次に関連する接触要素１９を有する第２の電極２８を製作することができ、よって、いずれの場合も材料蒸着とその後の構築を含むことができる。
【0271】
【0272】
以上から分かるように、フォトニックプラットフォーム８は、ウェハ１のＢＥＯＬ６上に直接製作される。また、ウェハ１上にモノリシックに製作されたもの、あるいはモノリシックプラットフォーム８であるとも言える。特に、コート１０、１３、３７および導波路１２は、ウェハ１のＢＥＯＬ６上、またはその上に既に製作されたコート上にそれぞれ適切な材料を蒸着させることにより、ウェハ１上に直接製作される。コート１０、１３、３７や導波路１２を別途製作し、その後接着による接続を行うことはない。
【0273】
なお、上述した本発明による半導体デバイスの製造方法は、本発明による方法の実施形態である。
【0274】
本発明による半導体デバイスの完成後、そこから、集積したフォトニクスを有する複数のチップを簡単かつ高速に、具体的には単純なダイシング、言い換えれば断片化することによって得ることができる。
【0275】
図１に示す半導体デバイスでは、ダイシングを行うことができ、ダイシングは、例えば、チップ領域４を画定する図示の線に沿って（レーザ）切断および／またはソーイングおよび／またはブレイキングを含む。原則として、ダイシングは、先行技術から知られる任意の方法で、特に、従来のウェハ１に対する先行技術のように行うことができる。
【0276】
図２９は、このようなダイシングによって得られた集積したフォトニクスを有する３つのチップを例として、純粋に模式的に示した平面図である。これらは、本発明による半導体装置３８の実施形態を表すものである。これらの半導体装置３８の各々は、ウェハ１のチップ領域４に対応する範囲のチップ３９と、フォトニックプラットフォーム８の、その上に延在する部分４０とを含み、ダイシングによるその横方向の広がりは、下に位置するチップ３９の横方向の範囲と少なくとも実質的に一致する。フォトニックプラットフォーム８のチップ３９および上記の延在部分４０は、図３０に示す純粋に模式的な断面図から捉えることができる。
【0277】
なお、この高度に簡略化された図では、チップ３９とフォトニクス４０によって画定される２つの重畳領域のみが示され、そのコートや部品は示されていない。
【0278】
チップ３９は、特に、トランジスタおよび／またはコンデンサおよび／または抵抗器などの複数の集積電子部品３を含み、これらは、例えば、チップ３９のプロセッサの部品であってもよく、フォトニックプラットフォーム８の部分４０は、特に、図２～図１１、および図１７～図２３から特に取り得るような複数の電気光学素子１５を含む。
【0279】
それぞれがモノリシックに集積したフォトニクスを有するベアチップを表す、本発明による半導体デバイスをダイシングして得られた半導体装置３８は、その後、従来のベアチップで知られているように、パッケージに挿入して、さらなる用途に使用することができる。
【0280】
フォトニックプラットフォーム部４０は、例えば、チップ３９の集積電気部品からの電気信号を光信号に変換するために使用することにより、装置３８の他のチップおよび／または他の集積電子部品４との通信が光学的手段によって実現できるようにしてもよい。この目的のため、例えば、トランジスタ４などの集積電子部品に結合された変調器１５によって光を変調し、変調された光信号を、例えば、同一または異なるチップのトランジスタ４などの別の集積電子部品に結合された光検出器１５によって受信してもよい。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【国際調査報告】