▶ スマート フォトニクス ホールディングス ビー．ブイ．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-03-30
(54)【発明の名称】フォトニック集積回路のための構造
(51)【国際特許分類】
H01L 31/10 20060101AFI20230323BHJP
H01L 31/0232 20140101ALI20230323BHJP
G02B 6/125 20060101ALI20230323BHJP
G02B 6/12 20060101ALI20230323BHJP
【ＦＩ】
H01L31/10 A
H01L31/02 D
G02B6/125 301
G02B6/12 301
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2022543627
(86)(22)【出願日】2021-01-29
(85)【翻訳文提出日】2022-08-10
(86)【国際出願番号】 EP2021052198
(87)【国際公開番号】W WO2021152143
(87)【国際公開日】2021-08-05
(31)【優先権主張番号】2001404.9
(32)【優先日】2020-01-31
(33)【優先権主張国・地域又は機関】GB
(81)【指定国・地域】
(71)【出願人】
【識別番号】522074936
【氏名又は名称】スマート フォトニクス ホールディングス ビー．ブイ．
(74)【代理人】
【識別番号】100079108
【弁理士】
【氏名又は名称】稲葉 良幸
(74)【代理人】
【識別番号】100109346
【弁理士】
【氏名又は名称】大貫 敏史
(74)【代理人】
【識別番号】100117189
【弁理士】
【氏名又は名称】江口 昭彦
(74)【代理人】
【識別番号】100134120
【弁理士】
【氏名又は名称】内藤 和彦
(72)【発明者】
【氏名】レモス アルバレス ドス サントス，ルイ マニュエル
(72)【発明者】
【氏名】クライン，スティーブン エヴァラード フィリップス
(72)【発明者】
【氏名】タイス，ペトリュス ヨハネス アドリアヌス
【テーマコード（参考）】
2H147
5F149
5F849
【Ｆターム（参考）】
2H147AB02
2H147AB03
2H147AB05
2H147AB10
2H147AC02
2H147BA05
2H147BE22
2H147EA12A
2H147FA04
2H147FA07
5F149AA04
5F149AB07
5F149AB17
5F149BA04
5F149BA23
5F149BB01
5F149DA02
5F149DA06
5F149EA03
5F149EA07
5F149FA05
5F149GA06
5F149XB18
5F149XB37
5F849AA04
5F849AB07
5F849AB17
5F849BA04
5F849BA23
5F849BB01
5F849DA02
5F849DA06
5F849EA03
5F849EA07
5F849FA05
5F849GA06
5F849XB18
5F849XB37
(57)【要約】
フォトニック集積回路の構造であって、基板と、基板の第１の表面エリア上のｎ型半導体材料の第１の部分と、基板の第２の表面エリア上のｎ型半導体材料の第２の部分と、導波路と、第１の部分と第２の部分との間の要素と、を備えている、フォトニック集積回路の構造。導波路は、要素上にあるとともに、要素と接触している。この要素は、導波路を介する光の伝播の間に第１の部分から第２の部分への電流の流れを低減させるように構成されている。
【選択図】図２
【選択図】図２
【特許請求の範囲】
【請求項1】
フォトニック集積回路の構造であって、基板と、
前記基板の第１の表面エリア上のｎ型半導体材料の第１の部分と、
前記基板の第２の表面エリア上のｎ型半導体材料の第２の部分と、
導波路と、
前記第１の部分と前記第２の部分との間の要素であって、前記導波路が、前記要素上にあるとともに前記要素と接触しており、前記要素が、前記導波路を介する光の伝播の間に前記第１の部分から前記第２の部分への電流の流れを低減させるように構成されている、前記要素と、
を備えている、前記構造。
【請求項2】
前記要素が、前記基板の一部であるとともに、前記基板と実質的に同じ材料である、請求項１に記載の構造。
【請求項3】
前記要素が、前記基板の第３の表面エリア上にあり、かつ、前記基板と実質的に同じ材料であるか、または前記基板とは異なる材料である、請求項１に記載の構造。
【請求項4】
前記第１の部分の前記ｎ型半導体材料が、前記第２の部分の前記ｎ型半導体材料と同じであり、前記ｎ型半導体材料の第１の層が前記第１の部分及び前記第２の部分を含んでいる、先行請求項のいずれかに記載の構造。
【請求項5】
前記導波路の長手軸に垂直な横断方向の軸に沿って、前記導波路が前記第１の部分または前記第２の部分と重ならず、前記導波路の前記長手軸上の第１のポイントにおいて、前記導波路の第１の部分が前記要素と重なり、
前記導波路の前記長手軸上の第２のポイントにおいて、前記導波路の第２の部分が前記要素と重ならない、
先行請求項のいずれかに記載の構造。
【請求項6】
前記導波路の前記長手軸上の第３のポイントであって、前記第１のポイントが前記第２のポイントと前記第３のポイントとの間にある、前記第３のポイントにおいて、前記導波路の第３の部分が前記要素と重ならない、請求項５に記載の構造。
【請求項7】
前記導波路の前記第２の部分が、ｎ型半導体材料の前記第１の部分の上にあるとともに前記第１の部分と接触しており、前記導波路の前記第３の部分が、前記ｎ型半導体材料の前記第２の部分と重なっている、請求項６に記載の構造。
【請求項8】
前記要素が、前記要素に当接している、前記第１の部分の一部、または、前記第２の部分の一部の少なくとも１つの厚さに実質的に等しい厚さを有している、先行請求項のいずれかに記載の構造。
【請求項9】
前記導波路の前記第１の部分が、第２のＰＩＣ構成要素に前記導波路によって光学的に接続された第１のＰＩＣ構成要素の間に位置している、請求項５から請求項８のいずれか一項に記載の構造。
【請求項10】
前記要素が、前記第１のＰＩＣ構成要素と前記第２のＰＩＣ構成要素との間の電流の流れを低減させるか、防止するか、または抗するかの少なくとも１つをするように、前記要素が、寸法決めされるとともに電気抵抗を有する材料である、請求項９に記載の構造。
【請求項11】
前記第１のＰＩＣ構成要素が、前記ｎ型半導体材料の前記第１の部分の一部を含み、前記第２のＰＩＣ構成要素が、前記ｎ型半導体材料の前記第２の部分の一部を含む、請求項９または請求項１０に記載の構造。
【請求項12】
前記第１のＰＩＣ構成要素が、前記導波路の前記第２の部分上のｐ型半導体材料の第１の部分を含んでいる、請求項１１に記載の構造。
【請求項13】
前記第１のＰＩＣ構成要素が第１のフォトダイオードである、請求項９から請求項１２のいずれか一項に記載の構造。
【請求項14】
前記第２のＰＩＣ構成要素が、前記導波路の前記第３の部分上のｐ型半導体材料の第２の部分を含んでいる、請求項９から請求項１３、及び請求項６のいずれか一項に記載の構造。
【請求項15】
前記導波路が第１の導波路であり、前記構造が、前記第２のＰＩＣ構成要素を第３のＰＩＣ構成要素に光学的に接続する第２の導波路を備えている、請求項１３に記載の構造。
【請求項16】
前記要素が第１の要素であり、前記構造が、ｎ型半導体材料の第３の部分とｎ型半導体材料の第４の部分との間にある第２の要素であって、前記第２の導波路の第１の部分が、前記第２の導波路の長手軸上の第１のポイントにおいて、前記第２の要素上にあるとともに前記第２の要素と接触しており、前記第２の要素が、前記第３の部分と前記第４の部分との間の電流の流れを低減させるように構成されている、前記第２の要素を備え、
前記第２の導波路の前記長手軸上の第２のポイントにおいて、前記第２の導波路の第２の部分がｎ型半導体材料の前記第３の部分と重なっており、
前記第２の導波路の前記長手軸上の第３のポイントにおいて、前記第２の導波路の第３の部分がｎ型半導体材料の前記第４の部分と重なっている、
請求項１５に記載の構造。
【請求項17】
前記要素が、それぞれの前記導波路の前記長手軸に沿って取られる際に、前記第１の導波路及び前記第２の導波路に光学的に接続された導波路連結部と、前記第１のＰＩＣ構成要素及び前記第３のＰＩＣ構成要素の各々との間に位置し、前記第２の導波路の前記長手軸上の第２のポイントにおいて、前記第２の導波路の第２の部分がｎ型半導体材料の前記第１の部分と重なっており、
前記第２の導波路の前記長手軸上の第３のポイントにおいて、前記第２の導波路の第３の部分がｎ型半導体材料の前記第２の部分と重なっている、
請求項１５に記載の構造。
【請求項18】
前記第１の導波路の一部分と、前記第２の導波路の一部分との各々が、前記要素の上にあるとともに前記要素と接触している、請求項１７に記載の構造。
【請求項19】
前記第３のＰＩＣ構成要素が、前記第１のフォトダイオードと組み合わせて、バランス型光検出器として機能するように構成された第２のフォトダイオードである、請求項１５から請求項１８のいずれか一項に記載の構造。
【請求項20】
前記第２のＰＩＣ構成要素が、光スプリッタまたはマルチモード干渉計、ＭＭＩの少なくとも１つを備えている、請求項１７、請求項１８、または請求項１９に記載の構造。
【請求項21】
前記ｎ型半導体材料が、ＩＩＩ－Ｖ族化合物である、先行請求項のいずれかに記載の構造。
【請求項22】
前記ＩＩＩ－Ｖ族化合物がＩｎＰである、請求項２１に記載の構造。
【請求項23】
前記要素が、鉄、ＦｅでドープされたＩＩＩ－Ｖ族化合物またはＩｎＰの少なくとも１つである、先行請求項のいずれかに記載の構造。
【請求項24】
フォトニック集積回路の構造の製造方法であって、基板を提供することと、
前記基板の第１の表面エリア、第２の表面エリア、及び第３の表面エリアの上にｎ型半導体を堆積させることと、
前記第３の表面エリア上の前記第１の層のｎ型半導体を除去することと、
前記第３の表面エリア上に要素を形成することであって、それにより、前記要素が、前記第１の表面エリア上のｎ型半導体材料の第１の部分と、前記第２の表面エリア上のｎ型半導体材料の第２の部分との間にあるようになる、前記形成することと、
少なくとも前記要素の上にあるとともに前記要素と接触する導波路を形成することであって、前記要素が、前記導波路を介しての光の伝播の間に、前記第１の部分から前記第２の部分への電流の流れを低減させるための材料を含んでいる、前記形成することと、
を含む、前記製造方法。
【請求項25】
フォトニック集積回路の構造の製造方法であって、基板を提供することと、
前記基板の第１の表面エリアを形成するように前記基板の第１の部分を除去し、前記基板の第２の表面エリアを形成するように前記基板の第２の部分を除去して、前記第１の表面エリアと前記第２の表面エリアとの間の前記基板の除去されていない部分を残すことであって、前記除去されていない部分が、前記基板の第３の表面エリアに対応する、前記除去することと、
前記第１の表面エリア及び前記第２の表面エリアの上にｎ型半導体を堆積させることと、
少なくとも前記除去されていない部分の上にあるとともに前記除去されていない部分と接触している導波路を形成することであって、前記除去されていない部分が、ｎ型半導体材料の第１の部分とｎ型半導体材料の第２の部分との間の要素であり、前記要素が、前記導波路を介しての光の伝播の間にｎ型半導体材料の前記第１の部分からｎ型半導体材料の前記第２の部分への電流の流れを低減させるための材料を含んでいる、前記形成することと、
を含む、前記製造方法。
【請求項26】
第１のＰＩＣ構成要素を形成することと、前記導波路によって前記第１のＰＩＣ構成要素に光学的に接続された第２のＰＩＣ構成要素を形成することであって、前記要素が、前記第１のＰＩＣ構成要素と前記第２のＰＩＣ構成要素との間の電流の流れを低減させるか、防止するか、または抗するかの少なくとも１つをするように、前記要素が、寸法決めされるとともに電気抵抗を有する材料である、前記形成することと、
を含む、請求項２４または請求項２５に記載の方法。
【請求項27】
前記第１のＰＩＣ構成要素がフォトダイオードであり、前記第２のＰＩＣがマルチモードの干渉計である、請求項２５に記載の方法。
【発明の詳細な説明】
【背景技術】
【0001】
ｐ型、真性、及びｎ型の半導体（ＰＩＮ）領域が、デバイスを構築するために半導体構造において組み合わせて一般的に使用されている。たとえば、オプトエレクトロニクスデバイスでは、ＰＩＮ領域は、導波路によって搬送された光を検出し、光信号を電気信号に変換する光検出器を形成するために使用される。この電気信号は、増幅し、次いで処理することができる。
【0002】
多くの用途では、半導体構造は、基板上に堆積された層から作られる。半導体構造内にＰＩＮデバイスを構築するために、ｎ型の半導体材料の層を、通常は、ベースとして堆積させ、デバイスの他の構成要素である層を頂部に堆積させる。ＰＩＮデバイスは、基板の表面にわたって二次元的に分離されている。このことは、すべてのＰＩＮデバイスが、共通のカソードとして作用する、同じ低抵抗のｎ型半導体材料ベースを共有することに繋がる。
【0003】
オプトエレクトロニクスデバイスでは、ＰＩＮ半導体構造などの構成要素は、導波路によって光学的に接続されている。このため、各構成要素は、導波路及び低抵抗ｎ型半導体材料によって接続されている。ＰＩＮ半導体構造は、しばしば、光検出器などのセンサを形成する。構成要素間の電気接続は、電気的なクロストークに繋がり得る。このクロストークは、構成要素の耐用年数を低減させ、繊細な測定においてエラーを引き起こし得る。
【0004】
フォトニック集積回路（ＰＩＣ）の構成要素間の電流の望ましくない流れを低減させることが望ましい。
【図面の簡単な説明】
【0005】
【図1】実施例に係る、基板、ｎ型半導体材料、及び要素を含むフォトニック集積回路の構造を示す概略図である。
【図5】実施例に係る、バランス型光検出器を含むフォトニック集積回路の構造を示す概略図である。
【図7】実施例に係る製造方法を示す図である。
【図8】実施例に係る製造方法を示す図である。
【発明を実施するための形態】
【0006】
本明細書に記載の実施例は、フォトニック集積回路（ＰＩＣ）のための構造に関する。この構造では、少なくとも２つ構成要素の間の電気接続性が低減され、それにより、構成要素間で電流が流れる傾向が制限されるか、防止されるか、または抗されるようになっている。したがって、そのような構造は、構成要素間の電気的なクロストークを低減させている場合がある。このことは、ＰＩＣ構成要素の耐用年数、ひいてはＰＩＣ自体の耐用年数を増大させ得、また、光検出器などのセンサまたは検出器のＰＩＣ構成要素において引き起こされるエラーを低減させ得、より繊細な測定を可能にする。このことは、より効率的な光電子工学デバイス、したがって、より効率的なＰＩＣを可能にする。
【0007】
具体的には、導波路に沿う光の伝播の間、望ましくない電流も導波路自体を通って流れる場合がある。さらに、電流は、下にあるｎ型半導体材料など、導波路と接触している半導体材料を介しても流れる場合がある。本明細書に記載の実施例では、ｎ型半導体材料の各部分の間に要素が存在し、この要素は、光が導波路に沿って伝播する間、１つの部分から他の部分への電流の流れを低減させるように構成されている。そのような要素は、たとえば、適切な寸法を有し、適切な電気抵抗の材料の、材料のブロック、または層、または容量、または領域の少なくとも１つであり、それにより、要素が、導波路に沿って光が伝播する間にｎ型の半導体材料の各部分間の電流の流れを低減させるようになっている。たとえば、要素の材料の抵抗率は、たとえば少なくとも１００００倍、いくつかの実施例では、１０億倍を超えて、ｎ型半導体材料の抵抗率より高い。いくつかの実施例では、要素の材料の抵抗率は、１オームセンチメートル（Ω＊ｃｍ）以下のｎ型半導体材料の抵抗率に比べると、１０４Ω＊ｃｍ以上である。流れを低減させることは、電流の流れを制限する、防止する、または抗することの少なくとも１つとすることができる。このため、限定として考えられるべきではないが、導波路及び当接している半導体材料が、ともに導電体として作用し、要素の存在が、電流が通ることができる導電体の断面積を低減させると考えられる。このため、要素は、導波路に当接している半導体材料を介する電流の流れを低減させるか、または弱め、ひいては、電流の最大の量を低減させると考えられ得る。それにより、たとえば、電流が、導波路及び当接している半導体材料の組合せの導電性よりむしろ、導波路の導電性に近くなるか、等しくなるようになっている。
【0008】
構造図に関し、本開示に関連する半導体材料層が図示されることに留意されたい。導電性またはＰＩＣ内の環境に対するパッシベーションなどの補助的な機能を満たす材料及び構造は、明確化のために構造図からは省略されているが、当業者は、適切である場合にはこれら材料及び構造の存在を理解するであろう。たとえば、光を閉じ込めるように、導波路と接触している、導波路上のｐ型半導体材料、及び／または、空気、ガラス、ポリマーなどの、適切な屈折率を有する別の材料が存在する場合がある。
【0009】
図１は、実施例に係る、電流の流れを低減させるように構成された、基板、ｎ型半導体材料、及び要素を含むＰＩＣの構造を示す概略図である。以下に記載の実施例では、ｎ型半導体材料の第１の部分及び第２の部分が、第１の層のものであり、このため、第１の部分のｎ型半導体材料が、第２の部分のｎ型半導体材料と実質的に同じ（たとえば、許容可能な公差内で同じ）である。しかし、他の実施例では、第１の部分と第２の部分とは、互いから離れて堆積されたか、少なくとも全体的に互いから離れている、異なる層のものである場合がある場合がある。これらの各々は、異なるｎ型半導体材料を有する場合がある。
【0010】
図（１の）１００は、構造の各部の平面図である。図（１の）１００ａは、図（１の）１００における線Ａ－－－Ａに対応する長手軸に沿う構造１００の断面の第１の実施例を示している。図（１の）１００ａの構造は、基板１０４ａと、ｎ型半導体材料の第１の層の第１の部分１０１と、ｎ型半導体材料の第１の層の第２の部分１０２と、ｎ型半導体材料とは異なる材料の要素１０３と、を備えている。本明細書に記載の実施例の要素は、材料のブロック、たとえば立方体のような層として図示されている。各実施例における、第１の層の各部分の間の要素の寸法及び割合は、電流の流れに対する必要な抵抗に応じて選択される。いくつかの実施例では、要素には、横方向の側部の１つまたは複数、またはすべてで、ｎ型半導体材料が当接している。
【0011】
基板１０４ａは、実質的に平滑な表面（たとえば、許容可能な公差内で平滑）を有する、固体の結晶構造の材料である。この材料は２要素の半導体の組成である場合がある。たとえば、基板１０４ａはＩｎＰを含んでいる。すなわち、基板１０４ａは、主としてＩｎＰを含んでいる。基板１０４ａが主として特定の組成、たとえばＩｎＰを含むと言うことにより、半導体材料は、化学的な組成で、その要素、たとえばＩｎＰを５０％より多く含んでいる。基板１０４ａは、少なくとも９９％のＩｎＰを含む材料の、（許容可能な純度の公差内の）純粋なＩｎＰである場合がある。基板１０４ａは、ドーパントまたは不純物などの他の材料を含む場合がある。たとえば、基板がｎドープされるように、基板１０４ａはあるドーパント材料でドープされている。基板１０４ａは、そのドープされていない状態に比べて基板１０４ａの電気抵抗率が増大するように、ドープされる場合がある。
【0012】
ｎ型半導体材料の第１の層は、基板１０４ａ上にあり、第１の層が基板１０４ａの上面と直接接触している。他の実施例では、ｎ型半導体材料の第１の層が基板上にあり、ここでは第１の層が基板によって支持されているが、基板と第１の部分及び第２の部分との間に少なくとも１つの層が介在していることが予想される。ｎ型半導体材料は、ドナー不純物でドープされた半導体材料を備えており、それにより、自由電子が潤沢に存在し、真性の半導体材料またはドープ前の半導体材料に比べ半導体材料の導電性が増大している。ｎ型半導体材料の電荷担体の多くは、負の電子である。実施例では、ｎ型半導体材料は、ドナー不純物で高度にドープされている場合があり、ここでは、ドーパントが半導体材料の化学的組成のかなりのパーセンテージを含んでいる。
【0013】
ｎ型半導体材料の第１の層は、基板の第１の表面エリア上の第１の部分１０１と、基板の第２の表面エリア上の第２の部分１０２と、を備えている。半導体材料の一部分は、半導体材料の容量または領域に関する。第１の層の厚さは、たとえば基板と接触している第１の層の表面と、第１の層が接触する基板の表面に対して垂直な方向に基板から離れた第１の層の表面との間で取られる。実施例では、基板の第１の表面エリアは、基板の第２の表面エリアとは重なっていない。このため、ｎ型半導体材料の第１の部分と第２の部分とは重なっていない。実施例では、ｎ型半導体材料の第１の部分１０１と第２の部分１０２とは、許容可能な公差内で同じ厚さ（たとえば０．１ミクロン以上であり、かつ、たとえば１０ミクロン以下である）を有しており、また、実質的に平滑である（たとえば、これら部分は、層の各々の上面が、第１の層が堆積される基板１０４ａの表面と平行であるように、基板１０４ａ上に堆積されている）。実施例では、第１の部分と第２の部分との両方が、完全な層の単一の堆積プロセスの間に同時に堆積されるが、基板１０４ａの第１の表面エリアと第２の表面エリアとの組合せは、第１の層によってカバーされていない基板の少なくとも第３の表面エリアが存在するという点で、基板１０４ａの表面エリア全体をカバーしていない。
【0014】
要素１０３は、ｎ型半導体材料の第１の層の第１の部分１０１と第２の部分１０２との間にある。要素１０３は、第１の部分１０１及び第２の部分１０２に当接している。実施例では、要素が上に置かれる表面エリアは、基板の第１の表面エリアと基板の第２の表面エリアとの組合せによって少なくとも部分的に境界が定められている。要素は、第１の表面エリアと第２の表面エリアとの間の、基板１０４ａの第３の表面エリア上にある。基板の第３の表面エリアは、基板１０４ａの第１の表面エリア及び第２の表面エリアとは重なっていない。
【0015】
要素１０３は、要素１０３に当接している第１の層の、第１の部分１０１の一部、または、第２の部分１０２の一部の少なくとも一部の厚さに実質的に等しい厚さを有している。実施例では、要素１０３と組合せて、第１の部分１０１及び第２の部分１０２を有する第１の層は、基板の表面エリアの実質的に全体をカバーする（たとえば、半導体が製造される反応器のウェーハクランプによってクランプされる場合がある基板のエリアを除く）。第１の部分１０１、第２の部分１０２、及び要素１０３は、実質的に等しい厚さである（たとえば、許容可能な公差内で等しい厚さである）。層の厚さは、前に説明したように取られる。第１の部分１０１、第２の部分１０２、及び要素１０３の各々の上面は同一平面内にあり、さらなる層を堆積させるための平坦な表面をともに生成する。
【0016】
要素１０３の材料は、第１の部分または第２の部分の少なくとも１つのｎ型半導体材料の電気抵抗に比べて高い電気抵抗を有している。電気抵抗は、電流の流れを制限するか、防止するか、抗する、材料の能力の測定値と解することができる。電気抵抗は、材料の電気抵抗率及び寸法（そしてひいては、体積）に依存する。このため、ｎ型半導体材料は、要素の材料の導電性に比べて高い導電性を有している。導電性は、電流が半導体材料を通って流れることの容易性または割合の測定値と解することができる。要素の材料は、基板の材料と実質的に同じであるか同様のものとすることができるか、または他の実施例では、基板とは異なる材料とすることができる。電気抵抗率は、所与の単位体積の材料に関する、電流の流れを制限するか、防止するか、抗する、特定の材料の固有の特性と解することができる。
【0017】
実施例では、ｎ型半導体材料は、主としてＩｎＰを含み、硫黄（Ｓ）またはケイ素（Ｓｉ）などの適切なドーパントでドープされている場合がある。実施例では、要素の材料には、その要素に、ｎ型半導体材料に比べて半絶縁性を与えるように、ある材料でドープされたＩｎＰが含まれる。半絶縁性材料は、通常、絶縁体の導電性に近い導電性を有しているが、いくらかの範囲で依然として電流を搬送することができる。実施例では、要素の材料は、たとえば１ｅ１６ｃｍ－３から１ｅ１９ｃｍ－３の間のドーパント濃度で、鉄（Ｆｅ）、ルテニウム（Ｒｕ）、バナジウム（Ｖ）、及び／またはチタン（Ｔｉ）でドープされた、燐化インジウム（ＩｎＰ）、インジウムアルミニウムヒ化物（ＩｎＡｌＡｓ）、インジウムガリウムアルミニウムヒ化物（ＩｎＧａＡｌＡｓ）、及び／またはインジウムガリウムヒ化燐化物（ＩｎＧａＡｓＰ）である。要素は、いくつかの実施例では、５００ミクロン以下の、（対応する導波路の長手軸に沿って）光の伝播方向に取られる長さを有している。光の伝播方向に垂直である要素の幅は、たとえば、少なくとも要素上の導波路の一部分の幅であり、いくつかの実施例では、１ミリメートル以下の幅である。
【0018】
他の実施例では、ｎ型半導体材料は、３元の半導体合金、または４元の半導体合金を含み、たとえば、周期表のＩＩＩ族およびＶ族からの要素を含むＩＩＩ－Ｖ半導体化合物である。ＩＩＩ族の材料には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、及びインジウム（Ｉｎ）が含まれる。Ｖ族の材料には、窒素（Ｎ）、燐（Ｐ）、ヒ素（Ａｓ）、及びアンチモン（Ｓｂ）が含まれる。ｎ型半導体材料は、たとえば、窒化物、燐化物、ヒ化物、またはアンチモン化物である。
【0019】
図（１の）１００ｂは、図（１の）１００における線Ａ－－－Ａに対応する長手軸に沿う構造１００の断面の第２の実施例に係る図である。図（１の）１００ａの特徴は、第１の部分と第２の部分との間の要素が、基板１０４ｂの一部であることを除き、図（１の）１００ｂの特徴と類似である。このため、基板１０４ｂは、上述の要素１０３の材料など、要素と実質的に同じ材料（たとえば、許容可能な公差内で同じ材料）であり、ｎ型半導体材料に比べて高い電気抵抗を有している。図（１の）１００ｂの実施例の要素は、基板の一体の部分であり、そのため、第１の層の第１の部分と第２の部分との間で、第１の表面エリア及び第２の表面エリアの平面から突出している。
【0020】
１つの図の特徴が、別の図の特徴と共通しているか類似であることに留意されたい。そのような特徴には、同じ参照符号が付されるが、図の番号に対応する異なる値を先頭に置いている。そのため、図１の特徴１０１は図２の特徴２０１に対応している。そのような特徴に関し、簡潔性のため、前の特徴の記載は、後に記載する図の特徴に関して適用されるように取られるものとする。前の実施例が、基板１０４ａの表面上に堆積された要素１０３を有する構造を示しているが、他の実施例では、基板と要素とが一体にされており、同じ材料１０４ｂであることにも留意されたい。基板及び要素のそのような代替形態は、後に記載するさらなる実施例に適用されることが予想される。
【0021】
図２は、実施例に係る、導波路を伴う図１からのＰＩＣに関する構造を示す概略図である。図（２の）２００は、構造の各部の平面図を示している。図（２の）２００ａは、長手軸に対応する線Ａ－－－Ａに沿う断面であり、図（２の）２００ｂは、長手軸に対して垂直な横断方向の軸Ｂ－－－Ｂに沿って取られる断面である。構造は、要素２０３上にあるとともに、要素２０３に接触している導波路２０５を備えている。導波路は、少なくともいくつかの実施例では、最小のエネルギ損失で、電磁波をガイドする構造である。実施例では、導波路は、光のエネルギの伝達を１つの方向に制限することによって光をガイドする。いくつかの実施例では、導波路は、単一のＩｎＧａＡｓＰ合金の少なくとも１つの層及びＩｎＰ層によるものであり、または他の実施例では、導波路は、各々が異なるＩｎＧａＡｓＰ合金及びＩｎＰによる少なくとも１つの層によるものである。導波路の材料（複数可）は、その性能を調整するようにドープされる場合がある。少なくともいくつかの実施例では、導波路の外側の境界が、導波路に沿って伝播する光を内部に閉じ込める境界に対応することを理解されたい。
【0022】
実施例では、導波路は、真性の半導体材料を備えている。真性の半導体材料は、純粋な半導体材料と解することができる。純粋な半導体材料は、かなりの量のあらゆるドーパント種の存在を伴わない半導体材料であり、それにより、伝導帯における電子の数が、許容可能な公差内で、動作温度における価電子帯の正孔の数に等しくなっている。動作温度は、真性の半導体材料を含むデバイスの機能が利用される温度である。実施例では、導波路は、複数の層を備えている。導波路は、ＩｎＧａＡｓＰとＩｎＰとの２つの材料層を含み、光が層間に閉じ込められる。他の実施例では、導波路は、半導体材料の１つの層を含む場合がある。
【0023】
図３は、実施例に係る、図２からの導波路をより詳細に示す概略図である。図（３の）３００は、構造の各部の平面図を示しており、図（３の）３００ａは、図（３の）３００における線Ａ－－－Ａに対応する構造の長手方向断面を示している。導波路３０５は、導波路の第１の部分３０５ａ、導波路の第２の部分３０５ｂ、及び導波路の第３の部分３０５ｃを有している。第１の部分３０５ａ、第２の部分３０５ｂ、及び第３の部分３０５ｃは、実質的に同じ厚さを有しており、それにより、導波路３０５の上面が平坦な表面を有するようになっている。第１の部分３０５ａ、第２の部分３０５ｂ、及び第３の部分３０５ｃは、導波路の長手軸に沿って配置されており、ここで、第１の部分３０５ａが長手軸の第１のポイントにあり、第２の部分３０５ｂが長手軸の第２のポイントにあり、第３の部分３０５ｃが長手軸の第３のポイントにある。
【0024】
実施例では、導波路の第１の部分３０５ａが、要素のある表面エリア上にあるとともに表面エリアと接触している。導波路の第１の部分３０５ａは、第１の部分３０１もしくは第２の部分３０２と重ならず、または、それどころか、ｎ型半導体材料の第１の層のいずれとも重なっていない。導波路の第２の部分３０５ｂは、ｎ型半導体材料の第１の層の第１の部分３０１の表面エリア上にある。第１の層の第１の部分３０１の表面エリアは、要素３０３とは重なっていない。導波路の第３の部分３０５ｃは、ｎ型半導体材料の第１の層の第２の部分３０２の表面エリア上にある。第１の層の第２の部分３０２の表面エリアは、要素３０３とは重なっていない。
【0025】
基板３０４の表面に対して水平であり、かつ導波路の長手軸に対して垂直である、構造の横断方向の軸に沿う導波路３０５は、実施例では、導波路の長手軸に沿っての導波路３０５の長さ未満であり、かつ要素の幅以下である幅を有している。
【0026】
図４は、実施例に係る、ＰＩＣ構成要素を伴う図２からのフォトニック集積回路に関する構造を示す概略図である。図（４の）４００は、構造の各部の平面図を示している。図（４の）４００ａは、図（４の）４００における線Ａ－－－Ａに対応する構造の長手方向断面図を示しており、図（４の）４００ｂは、図（４の）４００における線Ｂ－－－Ｂに対応する構造の横断方向断面を示している。実施例では、構造は、ｐ型半導体材料の第１の部分４０６及び第２の部分４０７を備えている。ｐ型半導体材料の第１の部分４０６は、導波路の第２の部分４０５ｂの一部の上に堆積されており、ｐ型半導体材料の第２の部分４０７は、導波路の第３の部分４０５ｃの一部の上に堆積されている。ｐ型半導体材料の第１の部分４０６は、ｎ型半導体材料の第１の層の第１の部分４０１の一部の上に堆積されており、ｐ型半導体材料の第２の部分４０７は、ｎ型半導体材料の第１の層の第２の部分４０２の一部の上に堆積されている。
【0027】
ｐ型半導体材料は、アクセプタ不純物でドープされた半導体材料を備えており、それにより、正孔が潤沢に存在し、真性の半導体材料またはドープ前の半導体材料に比べ半導体材料の導電性が増大している。ｐ型半導体材料の電荷担体の多くは、正の正孔である。実施例では、ｐ型半導体材料は、アクセプタ不純物で高度にドープされている場合があり、ここでは、ドーパントが半導体材料の化学的組成のかなりのパーセンテージを含んでいる。ｐ型半導体材料は、たとえば、ドープされたＩｎＰ、ＩｎＧａＡｓＰ、ＩｎＡｌＧａＡｓ、ＩｎＧａＡｓ、またはＩｎＡｌＡｓである。
【0028】
ｐ型半導体材料の第１の部分４０６と、導波路の第２の部分４０５ｂの一部と、ｎ型半導体材料の第１の部分４０１の一部との組合せが、ＰＩＮ構造を備えた第１のＰＩＣ構成要素４１０の少なくとも一部を形成する。第１の電気接触層４０８は、ｐ型半導体材料の第１の部分４０６の上に堆積されている。ｐ型半導体材料の第２の部分４０７と、導波路の第３の部分４０５ｂの一部と、ｎ型半導体材料の第２の部分４０２の一部との組合せが、ＰＩＮ構造を備えた第２のＰＩＣ構成要素４１１を形成する。第２の電気接触層４０９は、ｐ型半導体材料の第２の部分４０６の上に堆積されている。実施例では、第１の電気接触層４０８及び第２の電気接触層４０９は、金属材料で構成されている。電気接触層は、各ＰＩＮ構造にわたって電圧を印加させる。ｐ型半導体材料に関する接触層は、たとえば、チタン（Ｔｉ）、白金（Ｐｔ）またはクロム（Ｃｒ）、及び金（Ａｕ）の組合せである。
【0029】
いくつかの実施例では、２つのＰＩＣ構成要素のｐ型半導体層の間の、それぞれの導波路の長手軸に少なくとも沿って、ｐ型半導体材料が存在しない。たとえば、空気など、ｐ型半導体材料よりも高い抵抗率の材料が存在する場合がある。このことは、ＰＩＣ構成要素に関してｐ型材料を含むようにｐ型半導体材料の層を堆積させ、次いで、ＰＩＣ構成要素間のｐ型材料をいくらか除去するようにエッチングすることによって達成される場合がある。そのようなｐ型材料の不在は、特に本明細書に記載の要素がｎ型半導体層内の電流の流れを低減させるために使用される場合に、ＰＩＣ構成要素間の電流の流れを低減させることを補助することもできる。
【0030】
ＰＩＣ構成要素は、ＰＩＣを形成するために使用できる、電気的または光学的な任意の構成要素である。ＰＩＣ構成要素は、導波路、マルチモードの干渉計（ＭＭＩ）、Ｐ－Ｎ接合部、半導体光学増幅器（ＳＯＡ）、電子吸収変調器（ＥＡＭ）、または電気光学位相変調器（ＥＯＰＭ）を含んでいる。ＭＭＩは、光を、その構成要素の固有モードに分割するために使用することができる。Ｐ－Ｎ接合部は、ｐ型及びｎ型の半導体材料を含んでおり、また、光検出器などの多くのＰＩＣ構成要素を構築するために使用される。
【0031】
実施例では、第１のＰＩＣ構成要素４１０及び第１の電気接触層４０８のＰＩＮ構造は、ともに第１のフォトダイオードである。フォトダイオードは、光信号を電気信号に変換することができる光検出器である。光検出器は、導波路内に閉じ込められた光によって搬送することができる信号の電気的な読取りを可能にする。他の実施例では、第２のＰＩＣ構成要素４１１及び第２の電気接触層４０９のＰＩＮ構造は、ともに第２のフォトダイオードである。
【0032】
導波路の第１の部分４０５ａは、導波路の長手軸に沿って取った場合に、第１のＰＩＣ構成要素と第２のＰＩＣ構成要素との間に位置している。第１のＰＩＣ構成要素４１０と第２のＰＩＣ構成要素４１１とは、導波路４０５によって光学的に接続されている。光学的な接続は、通常、導波路４０５によって閉じ込められた光が、エネルギを著しく損失することなく、第１のＰＩＣと第２のＰＩＣ構成要素との間を移動できることを意味している。エネルギを著しく損失しないことは、通常、エネルギが失われないことを意味するが、無視できる量のエネルギが、許容可能な公差内で失われている場合がある。
【0033】
要素４０３の材料は、第１のＰＩＣ構成要素４１０と第２のＰＩＣ構成要素４１１との間の電流の流れを制限するか、防止するか、または抗するように構成されており、それにより、要素４０３がｎ型半導体材料の代わりである場合の２つのＰＩＣ構成要素間に流れる電流に比べ、第１のＰＩＣ構成要素４１０と第２のＰＩＣ構成要素４１１との間に流れる電流の、観測可能な低減または防止が存在するようになっている。電流の流れを全体的に防止するケースにおいてさえも、無視できる電流が依然として２つのＰＩＣ構成要素間を流れていることが理解されていることに留意されたい。
【0034】
実施例では、要素４０３は、長手軸に沿って取られた場合、第１のＰＩＣ４１０と第２のＰＩＣ構成要素４１１との間にある。要素４０３は、この要素４０３が、第１の層の第１の部分４０１及び第２の部分４０２のｎ型半導体材料に比べて高い電気抵抗を有しているように構成されている。電流は、ｎ型半導体材料の第１の層の第１の部分４０１を介して、第２の要素４０３を通ってｎ型半導体材料の第１の層の第２の部分４０２へ、第１のＰＩＣ構成要素と第２のＰＩＣ構成要素との間をある程度流れることが依然として可能である場合がある。電流は、第１のＰＩＣ構成要素と第２のＰＩＣ構成要素との間を、導波路４０５の材料（複数可）を介して流れることもできる。しかし、要素４０３の、より大である電気抵抗は、導波路４０５への電流の流れを制限する場合があり、ひいては、電流が流れることができる電気伝導性材料の断面の量（たとえば、Ｂ－－－Ｂに沿う）を低減させる。
【0035】
図５は、実施例に係る、バランス型光検出器を含むＰＩＣの構造を示す概略図である。図は、構造の少なくとも一部の平面図を示している。この構造は、半導体材料の構造である。構造は、第１のＰＩＣ構成要素５１０と、第１のＰＩＣ構成要素を第２のＰＩＣ構成要素５１４に光学的に接続する第１の導波路５０５ａとを備えている。第２のＰＩＣ構成要素５１４は、第２の導波路５０５ｂによって第３のＰＩＣ構成要素５１６に光学的に接続されている。第１の導波路５０５ａ及び第２の導波路は、たとえば、許容可能な公差内で、同一の材料の組成５０２ｂで構成されている。
【0036】
構造は、ｎ型半導体材料の第１の層を上に有する基板を備えている。ｎ型半導体材料は、第１の電気抵抗を有している。いくつかの実施例では、基板は、第１の要素５０３ａ及び第２の要素５０３ｂをも備えている。他の実施例では、第１の要素及び第２の要素の代わりに、構造が、基板の上面エリア上に堆積された第３の要素５０３ｃを代わりに備えている。要素は、上述の半絶縁性材料のブロック、容量、領域、または層に関し、各ブロックのいずれかの側で第１の層のそれぞれの第１の部分と第２の部分との間の電流の流れを低減させるように適切な寸法になっている。複数のｎ型半導体材料の部分５０１、５０２、ならびに、第１の要素５０３ａ、第２の要素５０３ｂ、及び第３の要素５０３ｂは、互いに重なっていない。
【0037】
要素の材料は、第２の電気抵抗を有している。第１の電気抵抗は、第２の電気抵抗未満であり、それにより、各要素がｎ型半導体材料の電気抵抗よりも大である電気抵抗を有することから、たとえば抵抗器の機能と同様に、それぞれの要素の各々が、電流を低減させるように構成されている。そのような要素は、たとえば、電流の流れを制限するか、防止するか、または抗することにより、要素の一方側から他方側への電流の流れを低減させる。ｎ型半導体材料の第１の層の複数の部分５０１、５０２、ならびに、第１の要素５０３ａ、第２の要素５０３ｂ、及び第３の要素５０８は、ともに実質的に平滑な上面を提供する。第１の導波路５０５ａ及び第２の導波路５０５ｂは、ｎ型半導体の第１の層上、また、それぞれの要素上にも、堆積される。
【0038】
図６は、実施例に係る、図５のバランス型光検出器の態様をより詳細に示す概略図である。図（６の）５００ａは、第１の導波路５０５ａに関し、図（５の）５００における線Ａ－－－Ａに対応する長手軸における構造の断面を示している。第１の要素５０３ａは、ｎ型半導体材料の第１の部分５０１ａと、ｎ型半導体材料の第２の部分５０２ａとの間に堆積され、これらの各々に当接する。第１の要素５０３ａは、第１の導波路５０５ａの長手軸上の第１のポイントに位置しており、かつ、第１の導波路５０５ａの第１の部分が重なるとともに、接触している。重なっていることは、通常、第１の導波路５０５ａの第１の部分が、第１の要素５０３ａの少なくとも一部の上にあるか、一部をカバーしていることを意味する。第１の導波路の長手軸上の第２のポイントにおいて、第１の導波路５０５ａの第２の部分は、ｎ型半導体材料５０１ａの第１の層の第１の部分の上にあるとともに第１の部分と接触している。第１の導波路５０５ａの長手軸上の第３のポイントにおいて、第１の導波路５０５ａの第３の部分は、ｎ型半導体材料５０２ａの第１の層の第２の部分の上にあるとともに第２の部分と接触している。
【0039】
図（６の）５００ｂは、第２の導波路５０５ｂに関し、図（５の）５００における線Ｂ－－－Ｂに対応する長手軸における構造の断面を示している。第２の要素５０３ｂは、ｎ型半導体材料の第３の部分５０１ｂと、ｎ型半導体材料の第４の部分５０２ｂとの間に堆積され、これらの各々に当接する。第２の要素５０３ｂは、第２の導波路５０５ｂの長手軸上の第１のポイントに位置しており、かつ、第２の導波路５０５ｂの第１の部分が重なっている。第２の導波路５０５ｂの長手軸上の第２のポイントにおいて、第２の導波路５０５ｂの第２の部分が、ｎ型半導体材料５０１ｂの第１の層の第３の部分と重なっている。第２の導波路５０５ｂの長手軸上の第３のポイントにおいて、第２の導波路５０５ｂの第３の部分は、ｎ型半導体材料５０２ｂの第１の層の第４の部分と重なっている。
【0040】
図５の実施例などの実施例では、第２のＰＩＣ構成要素５１４は、マルチモードの干渉計（ＭＭＩ）である。ＭＭＩの前には、光は単一の導波路によって閉じ込められている。ＭＭＩの後は、光は連結部に到達し、ここで、単一の導波路が第１の導波路５０５ａと第２の導波路５０５ｂとに分割される。図（６の）５００ｃは、導波路連結部５１８に関し、図（５の）５００における線Ｃ－Ｃに対応する横断方向の軸における構造の断面を示しており、導波路連結部５１８において、導波路が第１の導波路５０５ａと第２の導波路５０５ｂとに分割される。第３の要素５０３ｃは、ｎ型半導体材料の第５の部分５０１ｃと、ｎ型半導体材料の第６の部分５０２ｃとの間に堆積され、これらに当接する。第３の要素５０３ｃは、一方側では第１のＰＩＣ構成要素と第２のＰＩＣ構成要素との間に位置しており、他方側では、導波路連結部５１８が、第１の導波路５０５ａ及び第２の導波路５０５ｂに光学的に接続されている。間との用語は、少なくともこの実施例では、それぞれの導波路の長手軸上の構成要素を参照して使用され、導波路のあらゆる曲げまたは他の直線状ではないライン形状を考慮している。第１の導波路５０５ａの一部分は、第３の要素５０３ｃの第１のパート上に堆積されている。第２の導波路５０５ｂの一部分は、第３の要素５０３ｃの第２のパート上に堆積されている。第３の要素５０３ｃの第１のパートと第２のパートとは重なっていない
【0041】
第１のＰＩＣ構成要素５１０は、ｎ型半導体材料の第１の層の一部、第１の導波路５０５ａの一部、第１の導波路５０５ａの一部分の上に堆積されたｐ型半導体材料の第１の部分、及び、ｐ型半導体材料の第１の部分の一部分の上に堆積された電気接触層で構成されている。
【0042】
第３のＰＩＣ構成要素５１６は、ｎ型半導体材料の第１の層の一部、第２の導波路５０５ｂの一部、第２の導波路５０５ａの一部分の上に堆積されたｐ型半導体材料の第２の部分、及び、ｐ型半導体材料の第１の部分の一部分の上に堆積された電気接触層で構成されている。
【0043】
第１のＰＩＣ構成要素５１０及び第３のＰＩＣ構成要素５１６は、フォトダイオードであり、バランス型光検出器として動作するようにＭＭＩ５０３と組み合わせて構成されている。一実施例では第１の要素５０３ａ及び第２の要素５０３ｂにより、また、代替的な実施例では、第３の要素５０３ｃにより、各要素は、たとえば第１のフォトダイオード５１０と第２のフォトダイオード５１６との間の電流の流れを制限するか、防止するか、または抗することにより、低減させるように作用する。このため、フォトダイオード間の電気的なクロストークを低減させることができる。
【0044】
当業者には理解されるように、様々な技術が、本明細書に記載の実施例にしたがって、半導体材料の層の堆積及びパターン化のために使用される場合がある。そのような技術には、有機金属気相エピタキシー（ＭＯＶＰＥ）または分子線エピタキシー（ＭＢＥ）などの化学蒸着技術が含まれる場合がある。エッチング技術は、当業者には理解されるように、パターニングの一部として、材料の各部分を除去するために使用される場合がある。
【0045】
このため、いくつかの実施例によれば、また図７の７０１から７０５を参照すると、上述の実施例に係る構造が、基板を提供することと、基板の第１の表面エリア、第２の表面エリア、及び第３の表面エリアの上にｎ型半導体を堆積させることと、第３の表面エリア上の第１の層のｎ型半導体を除去することと、第３の表面エリア上に要素を形成することであって、それにより、要素が、第１の表面エリア上のｎ型半導体材料の第１の部分と、第２の表面エリア上のｎ型半導体材料の第２の部分との間にあるようになる、形成することと、少なくとも要素の上にあるとともに要素と接触する導波路を形成することであって、要素が、導波路を介しての光の伝播の間に、第１の部分から第２の部分への電流の流れを低減させるための材料を含んでいる、形成することと、を含む方法によって製造される。
【0046】
他の実施例によれば、図８の８０１から８０４を参照すると、構造は、基板を提供することと、基板の第１の表面エリアを形成するように基板の第１の部分を除去し、基板の第２の表面エリアを形成するように基板の第２の部分を除去して、第１の表面エリアと第２の表面エリアとの間の基板の除去されていない部分を残すことであって、除去されていない部分が、基板の第３の表面エリアに対応する、除去することと、第１の表面エリア及び第２の表面エリアの上にｎ型半導体を堆積させることと、少なくとも除去されていない部分上にあるとともに除去されていない部分と接触している導波路を形成することであって、除去されていない部分が、ｎ型半導体材料の第１の部分とｎ型半導体材料の第２の部分との間の要素であり、要素が、導波路を介しての光の伝播の間にｎ型半導体材料の第１の部分からｎ型半導体材料の第２の部分への電流の流れを低減させるための材料を含んでいる、導波路を形成することと、を含む方法によって製造される。
【0047】
さらに、実施例における本方法は、第１のＰＩＣ構成要素（フォトダイオードなど）を形成することと、導波路によって第１のＰＩＣ構成要素に光学的に接続された第２のＰＩＣ構成要素（ＭＭＩなど）を形成することであって、要素が、第１のＰＩＣ構成要素と第２のＰＩＣ構成要素との間の電流の流れを低減させるか、防止するか、または抗するかの少なくとも１つをするように、要素が寸法決めされるとともに、ある電気抵抗を有する材料である、形成することと、を含んでいる。
【0048】
上述の実施例は、説明的な実施例として理解されるものとする。任意の１つの実施例に関して記載された任意の特徴が、単独で、または、記載の他の特徴と組み合わせて使用される場合があり、また、任意の他の実施例の１つまたは複数の機能と組み合わせて、または、任意の他の実施例の任意の組合せで使用される場合もあることを理解されたい。さらに、上述されていない均等及び変更も、添付の特許請求の範囲を逸脱することなく、採用される場合がある。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【国際調査報告】