特表 2023-514908 ゲート駆動回路およびディスプレイデバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-04-12

(54)【発明の名称】ゲート駆動回路およびディスプレイデバイス

(51)【国際特許分類】

   G09G 3/20 20060101AFI20230405BHJP

   G11C 19/28 20060101ALI20230405BHJP

【ＦＩ】

G09G3/20 622E

G11C19/28 230

G09G3/20 622B

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2022528944

(86)(22)【出願日】2021-02-03

(85)【翻訳文提出日】2022-05-18

(86)【国際出願番号】 CN2021075127

(87)【国際公開番号】W WO2021169761

(87)【国際公開日】2021-09-02

(31)【優先権主張番号】202010129236.0

(32)【優先日】2020-02-28

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】510280589

【氏名又は名称】京東方科技集團股▲ふん▼有限公司

【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】Ｎｏ．１０ Ｊｉｕｘｉａｎｑｉａｏ Ｒｄ．，Ｃｈａｏｙａｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １０００１５，ＣＨＩＮＡ

(71)【出願人】

【識別番号】512282165

【氏名又は名称】合肥▲シン▼晟光▲電▼科技有限公司

【氏名又は名称原語表記】ＨＥＦＥＩ ＸＩＮＳＨＥＮＧ ＯＰＴＯＥＬＥＣＴＲＯＮＩＣＳ ＴＥＣＨＮＯＬＯＧＹ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】Ｘｉｎｚｈａｎ Ｉｎｄｕｓｔｒｉａｌ Ｐａｒｋ，Ｈｅｆｅｉ，Ａｎｈｕｉ，２３００１２，Ｐ．Ｒ．ＣＨＩＮＡ

(74)【代理人】

【識別番号】110001243

【氏名又は名称】弁理士法人谷・阿部特許事務所

(72)【発明者】

【氏名】マー ルイ

(72)【発明者】

【氏名】マー シアオイエ

(72)【発明者】

【氏名】シャオ シエンジエ

(72)【発明者】

【氏名】ドゥー ルイファン

【テーマコード（参考）】

5B074

5C080

【Ｆターム（参考）】

5B074AA01

5B074CA01

5B074EA01

5B074EA02

5B074EA04

5C080BB05

5C080DD13

5C080DD23

5C080FF11

5C080JJ03

5C080JJ04

5C080KK02

5C080KK23

5C080KK43

(57)【要約】

本発明は、ゲート駆動回路およびディスプレイデバイスを開示する。当該ゲート駆動回路では、隣接する５つのシフトレジスタごとに、第１のシフトレジスタの出力制御端は、第５のシフトレジスタの入力信号端に電気的に接続され、隣接する６つのシフトレジスタごとに、第６のシフトレジスタの出力制御端は、第１のシフトレジスタのリセット信号端に電気的に接続される。本発明によって提供されるカスケード構造のゲート駆動回路上のカスケード接続される信号線は少なく、スペースを節約し、ディスプレイデバイス狭いベゼルをさらに実現する。さらに、本発明で提供されるカスケード構造のゲート駆動回路の場合、外部回路ボードによって提供される信号は、より柔軟になり表示製品が製造されたとしても、クロック信号のパルス幅は、外部回路ボードを介して調整できるため、ゲート信号出力端から出力されるゲート信号の高レベル幅を調整でき、柔軟性が高い。

【特許請求の範囲】

【請求項1】

ゲート駆動回路であって、
前記ゲート駆動回路は、カスケード接続された複数のシフトレジスタを含み、
各前記シフトレジスタは、入力信号端と、リセット信号端と、出力制御端と、ゲート信号出力端とを含み、各前記ゲート信号出力端は、ディスプレイパネルのゲートラインに１対１で電気的に接続され、
隣接する５つのシフトレジスタごとに、第１の前記シフトレジスタの出力制御端は、第５の前記シフトレジスタの入力信号端に電気的に接続され、
隣接する６つのシフトレジスタごとに、第６の前記シフトレジスタの出力制御端は、第１の前記シフトレジスタのリセット信号端に電気的に接続されることを特徴とするゲート駆動回路。

【請求項2】

１０個のクロック信号線が含まれ、各前記シフトレジスタは、クロック信号端をさらに含み、
第１０ｋ－９レベルのシフトレジスタのクロック信号端は、第１のクロック信号線に電気的に接続され、第１０ｋ－８レベルのシフトレジスタのクロック信号端は、第２のクロック信号線に電気的に接続され、第１０ｋ－７レベルのシフトレジスタのクロック信号端は、第３のクロック信号線に電気的に接続され、第１０ｋ－６レベルのシフトレジスタのクロック信号端は、第４のクロック信号線に電気的に接続され、第１０ｋ－５レベルのシフトレジスタのクロック信号端は、第５のクロック信号線に電気的に接続され、第１０ｋ－４レベルのシフトレジスタのクロック信号端は、第６のクロック信号線に電気的に接続され、第１０ｋ－３レベルのシフトレジスタのクロック信号端は、第７のクロック信号線に電気的に接続され、第１０ｋ－２レベルのシフトレジスタのクロック信号端は、第８のクロック信号線に電気的に接続され、第１０ｋ－１レベルのシフトレジスタのクロック信号端は、第９のクロック信号線に電気的に接続され、第１０ｋレベルのシフトレジスタのクロック信号端は、第１０個のクロック信号線に電気的に接続され、ｋは正の整数であることを特徴とする請求項１に記載のゲート駆動回路。

【請求項3】

各前記クロック信号線のクロック信号のデューティ比は約４０％であることを特徴とする請求項２に記載のゲート駆動回路。

【請求項4】

各前記シフトレジスタは、入力回路と、リセット回路と、制御回路と、第１の出力回路と、第２の出力回路と、再設定回路とを含み、
前記入力回路は、前記入力信号端から入力した信号に応答し、第１のノードの電位を制御するように構成され、
前記リセット回路は、前記リセット信号端から入力した信号に応答し、第１の基準信号端から入力した信号を前記第１のノードに提供するように構成され、
前記制御回路は、前記入力信号端から入力した信号に応答し、前記第１の基準信号端の信号を第２のノードに提供し、制御信号端から入力した信号に応答し、前記第１のノードおよび前記第２のノードの電位を制御し、前記第２のノードの電位に応答し、第２の基準信号端の信号を前記ゲート信号出力端に提供し、および前記第２のノードの電位に応答し、前記第１の基準信号端の信号を前記出力制御端に提供するように構成され、
前記第１の出力回路は、前記第１のノードの電位に応答し、前記クロック信号端の信号を前記ゲート信号出力端に提供するように構成され、
前記第２の出力回路は、前記第１のノードの電位に応答し、前記クロック信号端の信号を前記出力制御端に提供するように構成され、
前記再設定回路は、再設定信号端信号入力の信号に応答し、前記第１の基準信号端の信号を前記第１のノードに提供するように構成されることを特徴とする請求項１ないし請求項３のいずれか一項に記載のゲート駆動回路。

【請求項5】

前記入力回路は、第１のスイッチトランジスタを含み、
前記第１のスイッチトランジスタのゲートと第１の電極は、前記入力信号端に電気的に接続され、第２の電極は、前記第１のノードに電気的に接続されることを特徴とする請求項４に記載のゲート駆動回路。

【請求項6】

前記リセット回路は、第２のスイッチトランジスタを含み、
前記第２のスイッチトランジスタのゲートは、前記リセット信号端に電気的に接続され、第１の電極は、前記第１のノードに電気的に接続され、第２の電極は、前記第１の基準信号端に電気的に接続されることを特徴とする請求項４に記載のゲート駆動回路。

【請求項7】

前記制御回路は、第３のスイッチトランジスタ、第４のスイッチトランジスタ、第５のスイッチトランジスタ、第６のスイッチトランジスタ、第７のスイッチトランジスタ、第８のスイッチトランジスタ、第９のスイッチトランジスタおよび第１０のスイッチトランジスタを含み、
前記第３のスイッチトランジスタのゲートは、前記入力信号端に電気的に接続され、第１の電極は、前記第２のノードに電気的に接続され、第２の電極は、前記第１の基準信号端に電気的に接続され、
前記第４のスイッチトランジスタのゲートは、前記第２のノードに電気的に接続され、第１の電極は、前記第１のノードに電気的に接続され、第２の電極は、前記第１の基準信号端に電気的に接続され、
前記第５のスイッチトランジスタのゲートは、前記第２のノードに電気的に接続され、第１の電極は、前記ゲート信号出力端に電気的に接続され、第２の電極は、前記第２の基準信号端に電気的に接続され、
前記第６のスイッチトランジスタのゲートは、第１の電極均与前記制御信号端に電気的に接続され、第２の電極は、前記第８のスイッチトランジスタの第１の電極および前記第７のスイッチトランジスタのゲートに電気的に接続され、
前記第７のスイッチトランジスタの第１の電極は、前記制御信号端に電気的に接続され、第２の電極は、前記第２のノードに電気的に接続され、
前記第８のスイッチトランジスタのゲートは、前記第１のノードに電気的に接続され、第２の電極は、前記第１の基準信号端に電気的に接続され、
前記第９のスイッチトランジスタのゲートは、前記第１のノードに電気的に接続され、第１の電極は、前記第２のノードに電気的に接続され、第２の電極は、前記第１の基準信号端に電気的に接続され、
前記第１０のスイッチトランジスタのゲートは、前記第２のノードに電気的に接続され、第１の電極は、前記出力制御端に電気的に接続され、第２の電極は、前記第１の基準信号端に電気的に接続されることを特徴とする請求項４に記載のゲート駆動回路。

【請求項8】

前記制御回路は２つであり、それぞれ異なる制御信号端に電気的に接続され、２つの前記制御信号端は実効制御信号を交互に入力することを特徴とする請求項７に記載のゲート駆動回路。

【請求項9】

前記第１の出力回路は、第１１のスイッチトランジスタおよびコンデンサを含み、
前記第１１のスイッチトランジスタのゲートは、前記第１のノードに電気的に接続され、第１の電極は、前記クロック信号端に電気的に接続され、第２の電極は、前記ゲート信号出力端に電気的に接続され、
前記コンデンサは、前記第１１のスイッチトランジスタのゲートと第２の電極との間に接続されることを特徴とする請求項４に記載のゲート駆動回路。

【請求項10】

前記第２の出力回路は、第１２のスイッチトランジスタを含み、
前記第１２のスイッチトランジスタのゲートは、前記第１のノードに電気的に接続され、第１の電極は、前記クロック信号端に電気的に接続され、第２の電極は、前記出力制御端に電気的に接続されることを特徴とする請求項７に記載のゲート駆動回路。

【請求項11】

前記再設定回路は、第１３のスイッチトランジスタを含み、
前記第１３のスイッチトランジスタのゲートは、前記再設定信号端に電気的に接続され、第１の電極は、前記第１のノードに電気的に接続され、第２の電極は、前記第１の基準信号端に電気的に接続されることを特徴とする請求項４に記載のゲート駆動回路。

【請求項12】

請求項１ないし請求項１１のいずれか一項に記載のゲート駆動回路を備えたことを特徴とするディスプレイデバイス。

【発明の詳細な説明】

【技術分野】

【0001】

［関連出願の相互参照］
本出願は、２０２０年０２月２８日に中国特許局に提出し、出願番号が２０２０１０１２９２３６．０であり、発明名称が「ゲート駆動回路およびディスプレイデバイス」との中国特許出願を基礎とする優先権を主張し、その開示の総てをここに取り込む。

【0002】

本発明は、ディスプレイ技術の分野に関し、特にゲート駆動回路およびディスプレイデバイスに関する。

【背景技術】

【0003】

ディスプレイ技術の急速な発展に伴い、ディスプレイは高度な統合と低コストの開発傾向を示している。その中で、ＧＯＡ（Ｇａｔｅ Ｄｒｉｖｅｒ ｏｎ Ａｒｒａｙ、アレイ基板列駆動）技術は、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ，薄膜トランジスタ）ゲートスイッチ回路をディスプレイパネルのアレイ基板に統合して、ディスプレイパネルのスキャン駆動を形成する。ゲート集積回路（ＩＣ，Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）のボンディングエリアとファンアウト（Ｆａｎ－ｏｕｔ）エリアの配線スペースの必要性は、材料コストと製造プロセスの観点から製品コストを削減するだけでなく、左右対称と狭いベゼルを備えた美しいデザインのディスプレイを作ることもできる。さらに、この統合プロセスにより、ゲートスキャンライン方向のボンディングプロセスを排除できるため、生産性と歩留まりが向上する。

【発明の概要】

【0004】

本発明の一実施形態によって提供されるゲート駆動回路は、カスケード接続された複数のシフトレジスタを含み、各前記シフトレジスタは、入力信号端と、リセット信号端と、出力制御端と、ゲート信号出力端とを含み、各前記ゲート信号出力端は、ディスプレイパネルのゲートラインに１対１でに電気的に接続され、ここで、
隣接する５つのシフトレジスタごとに、第１の前記シフトレジスタの出力制御端は、第５の前記シフトレジスタの入力信号端に電気的に接続され、
隣接する６つのシフトレジスタごとに、第６の前記シフトレジスタの出力制御端は、第１の前記シフトレジスタのリセット信号端に電気的に接続される。

【0005】

可能な実施形態において、本発明の実施形態で提供されるゲート駆動回路は、１０個のクロック信号線を含み、各前記シフトレジスタは、クロック信号端をさらに含み、ここで、
第１０ｋ－９レベルのシフトレジスタのクロック信号端は、第１のクロック信号線に電気的に接続され、第１０ｋ－８レベルのシフトレジスタのクロック信号端は、第２のクロック信号線に電気的に接続され、第１０ｋ－７レベルのシフトレジスタのクロック信号端は、第３のクロック信号線に電気的に接続され、第１０ｋ－６レベルのシフトレジスタのクロック信号端は、第４のクロック信号線に電気的に接続され、第１０ｋ－５レベルのシフトレジスタのクロック信号端は、第５のクロック信号線に電気的に接続され、第１０ｋ－４レベルのシフトレジスタのクロック信号端は、第６のクロック信号線に電気的に接続され、第１０ｋ－３レベルのシフトレジスタのクロック信号端は、第７のクロック信号線に電気的に接続され、第１０ｋ－２レベルのシフトレジスタのクロック信号端は、第８のクロック信号線に電気的に接続され、第１０ｋ－１レベルのシフトレジスタのクロック信号端は、第９のクロック信号線に電気的に接続され、第１０ｋレベルのシフトレジスタのクロック信号端は、第１０個のクロック信号線に電気的に接続され、ｋは正の整数である。

【0006】

可能な実施形態において、本発明の実施形態によって提供される上記のゲート駆動回路では、各前記クロック信号線のクロック信号のデューティ比は約４０％である。

【0007】

可能な実施形態において、本発明の実施形態によって提供される上記のゲート駆動回路では、各前記シフトレジスタは、入力回路と、リセット回路と、制御回路と、第１の出力回路と、第２の出力回路と、再設定回路とを含み、ここで、
前記入力回路は、前記入力信号端から入力した信号に応答し、第１のノードの電位を制御するように構成され、
前記リセット回路は、前記リセット信号端から入力した信号に応答し、第１の基準信号端から入力した信号を前記第１のノードに提供するように構成され、
前記制御回路は、前記入力信号端から入力した信号に応答し、前記第１の基準信号端の信号を第２のノードに提供し、制御信号端から入力した信号に応答し、前記第１のノードおよび前記第２のノードの電位を制御し、前記第２のノードの電位に応答し、第２の基準信号端の信号を前記ゲート信号出力端に提供し、および前記第２のノードの電位に応答し、前記第１の基準信号端の信号を前記出力制御端に提供するように構成され、
前記第１の出力回路は、前記第１のノードの電位に応答し、前記クロック信号端の信号を前記ゲート信号出力端に提供するように構成され、
前記第２の出力回路は、前記第１のノードの電位に応答し、前記クロック信号端の信号を前記出力制御端に提供するように構成され、
前記再設定回路は、再設定信号端信号入力の信号に応答し、前記第１の基準信号端の信号を前記第１のノードに提供するように構成される。

【0008】

可能な実施形態において、本発明の実施形態によって提供される上記のゲート駆動回路では、前記入力回路は、第１のスイッチトランジスタを含み、ここで、
前記第１のスイッチトランジスタのゲートと第１の電極は、前記入力信号端に電気的に接続され、第２の電極は、前記第１のノードに電気的に接続される。

【0009】

可能な実施形態において、本発明の実施形態によって提供される上記のゲート駆動回路では、前記リセット回路は、第２のスイッチトランジスタを含み、ここで、
前記第２のスイッチトランジスタのゲートは、前記リセット信号端に電気的に接続され、第１の電極は、前記第１のノードに電気的に接続され、第２の電極は、前記第１の基準信号端に電気的に接続される。

【0010】

可能な実施形態において、本発明の実施形態によって提供される上記のゲート駆動回路では、前記制御回路は、第３のスイッチトランジスタ、第４のスイッチトランジスタ、第５のスイッチトランジスタ、第６のスイッチトランジスタ、第７のスイッチトランジスタ、第８のスイッチトランジスタ、第９のスイッチトランジスタおよび第１０のスイッチトランジスタを含み、ここで、
前記第３のスイッチトランジスタのゲートは、前記入力信号端に電気的に接続され、第１の電極は、前記第２のノードに電気的に接続され、第２の電極は、前記第１の基準信号端に電気的に接続され、
前記第４のスイッチトランジスタのゲートは、前記第２のノードに電気的に接続され、第１の電極は、前記第１のノードに電気的に接続され、第２の電極は、前記第１の基準信号端に電気的に接続され、
前記第５のスイッチトランジスタのゲートは、前記第２のノードに電気的に接続され、第１の電極は、前記ゲート駆動回路のゲート信号出力端に電気的に接続され、第２の電極は、前記第２の基準信号端に電気的に接続され、
前記第６のスイッチトランジスタのゲートは、第１の電極均与前記制御信号端に電気的に接続され、第２の電極は、前記第８のスイッチトランジスタの第１の電極および前記第７のスイッチトランジスタのゲートに電気的に接続され、
前記第７のスイッチトランジスタの第１の電極は、前記制御信号端に電気的に接続され、第２の電極は、前記第２のノードに電気的に接続され、
前記第８のスイッチトランジスタのゲートは、前記第１のノードに電気的に接続され、第２の電極は、前記第１の基準信号端に電気的に接続され、
前記第９のスイッチトランジスタのゲートは、前記第１のノードに電気的に接続され、第１の電極は、前記第２のノードに電気的に接続され、第２の電極は、前記第１の基準信号端に電気的に接続され、
前記第１０のスイッチトランジスタのゲートは、前記第２のノードに電気的に接続され、第１の電極は、前記ゲート駆動回路の出力制御端に電気的に接続され、第２の電極は、前記第１の基準信号端に電気的に接続される。

【0011】

可能な実施形態において、本発明の実施形態によって提供される上記のゲート駆動回路では、前記制御回路は２つであり、それぞれ異なる制御信号端に電気的に接続され、２つの前記制御信号端は実効制御信号を交互に入力する。

【0012】

可能な実施形態において、本発明の実施形態によって提供される上記のゲート駆動回路では、前記第１の出力回路は、第１１のスイッチトランジスタおよびコンデンサを含み、ここで、
前記第１１のスイッチトランジスタのゲートは、前記第１のノードに電気的に接続され、第１の電極は、前記クロック信号端に電気的に接続され、第２の電極は、前記ゲート信号出力端に電気的に接続され、
前記コンデンサは、前記第１１のスイッチトランジスタのゲートと第２の電極との間に接続される。

【0013】

可能な実施形態において、本発明の実施形態によって提供される上記のゲート駆動回路では、前記第２の出力回路は、第１２のスイッチトランジスタを含み、ここで、
前記第１２のスイッチトランジスタのゲートは、前記第１のノードに電気的に接続され、第１の電極は、前記クロック信号端に電気的に接続され、第２の電極は、前記出力制御端に電気的に接続される。

【0014】

可能な実施形態において、本発明の実施形態によって提供される上記のゲート駆動回路では、前記再設定回路は、第１３のスイッチトランジスタを含み、ここで、
前記第１３のスイッチトランジスタのゲートは、前記再設定信号端に電気的に接続され、第１の電極は、前記第１のノードに電気的に接続され、第２の電極は、前記第１の基準信号端に電気的に接続される。

【0015】

同様に、本発明の実施形態は、本発明の実施形態によって提供される上記のゲート駆動回路を含むディスプレイデバイスをさらに提供する。

【図面の簡単な説明】

【0016】

【図1】関連技術で提供されるゲート駆動回路の概略構造図である。

【図2】図１に示すゲート駆動回路のタイミング構造の概略図である。

【図3】本発明の一実施形態によって提供されるゲート駆動回路の構造の概略図である。

【図4】図３に示すゲート駆動回路のタイミング構造の概略図である。

【図5】本発明の一実施形態によって提供されるすべてのトランジスタがＮ型トランジスタであるシフトレジスタの特定の構造の概略図である。

【発明を実施するための形態】

【0017】

本発明の実施形態によって提供されるゲート駆動回路およびディスプレイデバイスの特定の実装は、添付の図面を参照して以下で詳細に説明される。

【0018】

図１に示すように、図１は、１０ＣＬＫ設計を採用する関連技術で提供されるゲート駆動回路の概略構造図であり、当該ゲート駆動回路は、カスケード接続された複数のシフトレジスタ（……ＧＯＡ（ｎ－４）、ＧＯＡ（ｎ－３）……ＧＯＡ（ｎ＋４）、ＧＯＡ（ｎ＋５） ……）を含む。各シフトレジスタは、入力信号端ＩＮ、リセット信号端ＲＳ、出力制御端ＯＣおよびゲート信号出力端Ｇ－Ｏを含む。各ゲート信号出力端Ｇ－Ｏは、ディスプレイパネルのゲートラインに１対１でに電気的に接続される。ここで、隣接する６つのシフトレジスタごとに、例えば、ＧＯＡｎからＧＯＡ（ｎ＋５）までの隣接する６つのシフトレジスタの場合、第１のシフトレジスタＧＯＡｎの出力制御端ＯＣは、第６のシフトレジスタＧＯＡ（ｎ＋５）の入力信号端ＩＮに電気的に接続され、例えば、ＧＯＡ（ｎ－１）からＧＯＡ（ｎ＋４） までの隣接する６つのシフトレジスタの場合、第１のシフトレジスタＧＯＡ（ｎ－１）の出力制御端ＯＣは、第６のシフトレジスタＧＯＡ（ｎ＋４）の入力信号端ＩＮに電気的に接続され、このように類推することができる。

【0019】

隣接する７つのシフトレジスタごとに、例えば、ＧＯＡｎからＧＯＡ（ｎ＋６）までの隣接する７つのシフトレジスタの場合、第７のシフトレジスタＧＯＡ（ｎ＋６）の出力制御端ＯＣは、第１のシフトレジスタＧＯＡｎのリセット信号端ＲＳに電気的に接続され、例えば、ＧＯＡ（ｎ－１）からＧＯＡ（ｎ＋５）までの隣接する７つのシフトレジスタの場合、第７のシフトレジスタＧＯＡ（ｎ＋５）の出力制御端ＯＣは、第１のシフトレジスタＧＯＡ（ｎ－１）のリセット信号端ＲＳに電気的に接続され、このように類推することができる。

【0020】

図１に示す上記のカスケード構造は、ＧＯＡ回路の第１のノードＰＵを１行のタイムラグだけリセットし、その結果、ゲートラインは、ＣＬＫに電気的に接続されたスイッチトランジスタを介してＣＬＫ信号に逆放電される。図２に示すように、図２は、図１に示すゲート駆動回路の各シフトレジスタの入力および出力タイミング図である。図１のカスケード構造設計では、ＣＬＫの高パルス信号と低パルス信号がの時間はそれぞれ半分で、クロック信号のデューティ比は５０％しかない。クロック信号をクロック信号線に入力する外部回路ボードの柔軟性は低く、図１に示すカスケード構造のカスケード信号線が多くて、これは、狭いベゼルをさらに実現するためのスペースの節約にはならない。

【0021】

これを考慮して、本発明の実施形態によって提供されるゲート駆動回路は、図３に示されるように、カスケード接続された複数のシフトレジスタ（……ＧＯＡ（ｎ－４）、ＧＯＡ（ｎ－３）……ＧＯＡ（ｎ＋４）、ＧＯＡ（ｎ＋５） ……）を含む。各シフトレジスタは、入力信号端ＩＮ、リセット信号端ＲＳ、出力制御端ＯＣおよびゲート信号出力端Ｇ－Ｏを含む。各ゲート信号出力端Ｇ－Ｏは、ディスプレイパネルのゲートラインに１対１でに電気的に接続される。

【0022】

隣接する５つのシフトレジスタごとに、例えば、ＧＯＡｎからＧＯＡ（ｎ＋４）までの隣接する５つのシフトレジスタの場合、第１のシフトレジスタＧＯＡｎの出力制御端ＯＣは、第５のシフトレジスタＧＯＡ（ｎ＋４）の入力信号端ＩＮに電気的に接続され、例えば、ＧＯＡ（ｎ－１）からＧＯＡ（ｎ＋３）までの隣接する５つのシフトレジスタの場合、第１のシフトレジスタＧＯＡ（ｎ－１）の出力制御端ＯＣは、第５のシフトレジスタＧＯＡ（ｎ＋３）の入力信号端ＩＮに電気的に接続され、このように類推することができる。

【0023】

隣接する６つのシフトレジスタごとに、例えば、ＧＯＡｎからＧＯＡ（ｎ＋５）隣接する６つのシフトレジスタの場合、第６のシフトレジスタＧＯＡ（ｎ＋５）の出力制御端ＯＣは、第１のシフトレジスタＧＯＡｎのリセット信号端ＲＳに電気的に接続され、例えば、ＧＯＡ（ｎ－１）からＧＯＡ（ｎ＋４）までの隣接する６つのシフトレジスタの場合、第６のシフトレジスタＧＯＡ（ｎ＋４）の出力制御端ＯＣは、第１のシフトレジスタＧＯＡ（ｎ－１）のリセット信号端ＲＳに電気的に接続され、このように類推することができる。

【0024】

本発明の一実施形態によって提供される上記ゲート駆動回路において、隣接する５つのシフトレジスタごとに、第１のシフトレジスタの出力制御端は、第５のシフトレジスタの入力信号端に電気的に接続され、隣接する６つのシフトレジスタごとに、第６のシフトレジスタの出力制御端は、第１のシフトレジスタのリセット信号端に電気的に接続されることで、カスケード構造のゲート駆動回路上のカスケード接続される信号線は少なく、スペースを節約し、ディスプレイデバイス狭いベゼルをさらに実現する。さらに、本発明で提供されるカスケード構造のゲート駆動回路の場合、外部回路ボードによって提供される信号は、より柔軟になり表示製品が製造されたとしても、クロック信号のパルス幅は、外部回路ボードを介して調整できるため、ゲート信号出力端から出力されるゲート信号の高レベル幅を調整でき、柔軟性が高い。

【0025】

特定の実施中、本発明の実施形態によって提供される上記のゲート駆動回路では、例えば、図３に示されるように、１０個のクロック信号線（ＣＬＫ１、ＣＬＫ２、ＣＬＫ３……ＣＬＫ１０）が含まれる。各シフトレジスタは、クロック信号端ＣＬＫをさらに含む。

【0026】

第１０ｋ－９レベルのシフトレジスタのクロック信号端は、第１のクロック信号線に電気的に接続され、例えば、第１レベル、第２レベル、第２１レベル……シフトレジスタのクロック信号端は、すべて第１のクロック信号線ＣＬＫ１に電気的に接続される。

【0027】

第１０ｋ－８レベルのシフトレジスタのクロック信号端は、第２のクロック信号線に電気的に接続され、例えば、第２レベル、第１２レベル、第２２レベル……シフトレジスタのクロック信号端は、すべて第２のクロック信号線ＣＬＫ２に電気的に接続される。

【0028】

第１０ｋ－７レベルのシフトレジスタのクロック信号端は、第３のクロック信号線に電気的に接続され、例えば、第３レベル、第１３レベル、第２３レベル……シフトレジスタのクロック信号端は、すべて第３のクロック信号線ＣＬＫ３に電気的に接続される。

【0029】

第１０ｋ－６レベルのシフトレジスタのクロック信号端は、第４のクロック信号線に電気的に接続され、例えば、第４レベル、第１４レベル、第２４レベル……シフトレジスタのクロック信号端は、すべて第４のクロック信号線ＣＬＫ４に電気的に接続される。

【0030】

第１０ｋ－５レベルのシフトレジスタのクロック信号端は、第５のクロック信号線に電気的に接続され、例えば、第５レベル、第１５レベル、第２５レベル……シフトレジスタのクロック信号端は、すべて第５のクロック信号線ＣＬＫ５に電気的に接続される。

【0031】

第１０ｋ－４レベルのシフトレジスタのクロック信号端は、第６のクロック信号線に電気的に接続され、例えば、第６レベル、第１６レベル、第２６レベル……シフトレジスタのクロック信号端は、すべて第６のクロック信号線ＣＬＫ６に電気的に接続される。

【0032】

第１０ｋ－３レベルのシフトレジスタのクロック信号端は、第７のクロック信号線に電気的に接続され、例えば、第７レベル、第１７レベル、第２７レベル……シフトレジスタのクロック信号端は、すべて第７のクロック信号線ＣＬＫ７に電気的に接続される。

【0033】

第１０ｋ－２レベルのシフトレジスタのクロック信号端は、第８のクロック信号線に電気的に接続され、例えば、第８レベル、第１８レベル、第２８レベル……シフトレジスタのクロック信号端は、すべて第８のクロック信号線ＣＬＫ８に電気的に接続される。

【0034】

第１０ｋ－１レベルのシフトレジスタのクロック信号端は、第９のクロック信号線に電気的に接続され、例えば、第９レベル、第１９レベル、第２９レベル……シフトレジスタのクロック信号端は、すべて第９のクロック信号線ＣＬＫ９に電気的に接続される。

【0035】

第１０ｋレベルのシフトレジスタのクロック信号端は、第１０のクロック信号線に電気的に接続され、例えば、第１０レベル、第２０レベル、第３０レベル……シフトレジスタのクロック信号端のすべては、第１０のクロック信号線ＣＬＫ１０に電気的に接続され、ｋは正の整数である。

【0036】

特定の実施中、本発明の実施形態によって提供される上記のゲート駆動回路では、例えば、図４に示されるように、図４は、図３に示されるゲート駆動回路における各シフトレジスタの入力出力タイミングである。各クロック信号線のクロック信号のデューティ比は約４０％である。このように、本発明の実施形態によって提供されるカスケード構造を使用することにより、各クロック信号線のクロック信号のデューティ比を約４０％にすることができ、その結果、外部回路ボードによって提供される信号は、より柔軟になり表示製品が製造されたとしても、クロック信号のパルス幅は、外部回路ボードを介して調整できるため、ゲート信号出力端から出力されるゲート信号の高レベル幅を調整でき、柔軟性が高い。

【0037】

各クロック信号線のクロック信号のデューティ比も、実際のニーズに応じて設計された４０％よりわずかに高いまたは４０％よりわずかに低い場合があることにご留意されたい。

【0038】

特定の実施中、本発明の実施形態によって提供される上記のゲート駆動回路では、例えば、図５に示されるように、各シフトレジスタは、入力回路１、リセット回路２、制御回路、第１の出力回路４、第２の出力回路および再設定回路６を含む。制御回路のスイッチトランジスタの長期のＤＣバイアスによって引き起こされるスイッチトランジスタの特性シフトまたは損傷の問題を回避するために、本発明の一実施形態は、それぞれ２つの制御回路を提供することができ、第１の制御回路３および第２の制御回路３’である。制御信号端ＶＤＤは、第１の制御回路３と第２の制御回路３’に電気的に接続の第１の制御信号端ＶＤＤ１および第２の制御信号端ＶＤＤ２を含む。第１の制御信号端ＶＤＤ１および第２の制御信号端ＶＤＤ２は、実効制御信号を交互に入力する。

【0039】

入力回路１は、入力信号端ＩＮにより入力された信号に応答して第１ノードＰＵの電位を制御するように構成されている。

【0040】

リセット回路２は、リセット信号端ＲＳにより入力された信号に応答して１の基準信号端ＶＳＳ１により入力された信号を第１のノードＰＵに提供するように構成されている。

【0041】

第１の制御回路３は、入力信号端ＩＮにより入力された信号に応答して第１の基準信号端ＶＳＳ１の信号を第２のノードＰＤ１に提供し、および、第１の制御信号端ＶＤＤ１により入力された信号に応答して第１のノードＰＵおよび第２のノードＰＤ１の電位を制御し、第２のノードＰＤ１の電位に応じて第２の基準信号端ＶＳＳ２の信号をゲート信号出力端Ｇ－Ｏに提供し、および、第２のノードＰＤ１の電位に応じて第１の基準信号端ＶＳＳ１の信号を出力制御端ＯＣに提供するように構成されている。

【0042】

第２の制御回路３’は、入力信号端ＩＮにより入力された信号に応答して第１の基準信号端ＶＳＳ１の信号を第３のノードＰＤ２に提供し、および第２の制御信号端ＶＤＤ２により入力された信号に応答して第１のノードＰＵおよび第３のノードＰＤ２の電位を制御し、第３のノードＰＤ２の電位に応答して第２の基準信号端ＶＳＳ２の信号をゲート信号出力端Ｇ－Ｏに提供し、および第３のノードＰＤ２の電位に応答して第１の基準信号端ＶＳＳ１の信号を出力制御端ＯＣに提供するように構成されている。

【0043】

第１の出力回路４は、第１のノードＰＵの電位に応答してクロック信号端ＣＬＫの信号をゲート信号出力端Ｇ－Ｏに提供するように構成されている。

【0044】

第２の出力回路５は、第１のノードＰＵの電位に応答してクロック信号端ＣＬＫの信号を出力制御端ＯＣに提供するように構成されている。

【0045】

再設定回路６は、再設定信号端ＳＴＶ０信号の電位に応答して第１の基準信号端ＶＳＳ１の信号を第１のノードＰＵに提供するように構成されている。

【0046】

具体的には、画像の各フレームの出力が終了した後、すなわち、本発明の実施形態によって提供されるカスケードされた複数のシフトレジスタへの出力信号の後、次の画像のフレームが出力される前に、再設定回路６を介してカスケード接続された複数のシフトレジスタ内のすべての第１のノードＰＵの電位をリセットする。

【0047】

特定の実施中、本発明の実施形態によって提供される上記のゲート駆動回路では、例えば、図５に示されるように、入力回路１は、具体的には、第１のスイッチトランジスタＭ１を含み得る。

【0048】

第１のスイッチトランジスタＭ１のゲートおよび第１の極は両方とも入力信号端に電気的に接続され、第２の電極は、第１のノードに電気的に接続される。

【0049】

上記は、シフトレジスタ内の入力回路の特定の構造を説明するための単なる例である。特定の実施中、入力回路の特定の構造は、本発明の実施形態によって提供される上記の構造に限定されない。また、当業者に知られている他の構造であってもよい。ここでは、限定されない。

【0050】

特定の実施中、本発明の実施形態によって提供される上記のゲート駆動回路では、例えば、図５に示されるように、リセット回路２は、具体的には、第２のスイッチトランジスタＭ２を含み得る。

【0051】

第２のスイッチトランジスタＭ２のゲートは、リセット信号端ＲＳに電気的に接続され、第１の電極は、第１のノードＰＵに電気的に接続され、第２の電極は、第１の基準信号端ＶＳＳ１に電気的に接続される。

【0052】

上記は、シフトレジスタ内のリセット回路の特定の構造を説明するための単なる例である。特定の実施中、リセット回路の特定の構造は、本発明の実施形態によって提供される上記の構造に限定されない。また、当業者に知られている他の構造であってもよい。ここでは、限定されない。

【0053】

特定の実施中、本発明の実施形態によって提供される上記のゲート駆動回路では、例えば、図５に示されるように、第１の制御回路３は、具体的には、第３のスイッチトランジスタＭ３、第４のスイッチトランジスタＭ４、第５のスイッチトランジスタＭ４、第６のスイッチトランジスタＭ６、第７のスイッチトランジスタＭ７、第８のスイッチトランジスタＭ８、第９のスイッチトランジスタＭ９および第１０のスイッチトランジスタＭ１０を含み得る。

【0054】

第３のスイッチトランジスタＭ３のゲートは、入力信号端ＩＮに電気的に接続され、第１の電極は、第２のノードＰＤ１に電気的に接続され、第２の電極は、第１の基準信号端ＶＳＳ１に電気的に接続される。

【0055】

第４のスイッチトランジスタＭ４のゲートは、第２のノードＰＤ１に電気的に接続され、第１の電極は、第１のノードＰＵに電気的に接続され、第２の電極は、第１の基準信号端ＶＳＳ１に電気的に接続される。

【0056】

第５のスイッチトランジスタＭ５のゲートは、第２のノードＰＤ１に電気的に接続され、第１の電極は、ゲート駆動回路のゲート信号出力端Ｇ－Ｏに電気的に接続され、第２の電極は、第２の基準信号端ＶＳＳ２に電気的に接続される。

【0057】

第６のスイッチトランジスタＭ６のゲートおよび第１の電極はともに、第１の制御信号端ＶＤＤ１に電気的に接続され、第２の電極は、第８のスイッチトランジスタＭ８の第１の電極および第７のスイッチトランジスタＭ７のゲートに電気的に接続される。

【0058】

第７のスイッチトランジスタＭ７の第１の電極は、第１の制御信号端ＶＤＤ１に電気的に接続され、第２の電極は、第２のノードＰＤ１に電気的に接続される。

【0059】

第８のスイッチトランジスタＭ８のゲートは、第１のノードＰＵに電気的に接続され、第２の電極は、第１の基準信号端ＶＳＳ１に電気的に接続される。

【0060】

第９のスイッチトランジスタＭ９のゲートは、第１のノードＰＵに電気的に接続され、第１の電極は、第２のノードＰＤ１に電気的に接続され、第２の電極は、第１の基準信号端ＶＳＳ１に電気的に接続される。

【0061】

第１０のスイッチトランジスタＭ１０のゲートは、第２のノードＰＤ１に電気的に接続され、第１の電極は、ゲート駆動回路の出力制御端ＯＣに電気的に接続され、第２の電極は、第１の基準信号端ＶＳＳ１に電気的に接続される。

【0062】

第２の制御回路３’は、第１４のスイッチトランジスタＭ３’、第１５のスイッチトランジスタＭ４’、第１６のスイッチトランジスタＭ５’、第１７のスイッチトランジスタＭ６’、第１８のスイッチトランジスタＭ７’、第１９のスイッチトランジスタＭ８’、第２０のスイッチトランジスタＭ９’および第２０のスイッチトランジスタＭ１０’を含み得る。

【0063】

第１４のスイッチトランジスタＭ３’のゲートは、入力信号端ＩＮに電気的に接続され、第１の電極は、第２のノードＰＤ１に電気的に接続され、第２の電極は、第１の基準信号端ＶＳＳ１に電気的に接続される。

【0064】

第１５のスイッチトランジスタＭ４’のゲートは、第３のノードＰＤ２に電気的に接続され、第１の電極は、第１のノードＰＵに電気的に接続され、第２の電極は、第１の基準信号端ＶＳＳ１に電気的に接続される。

【0065】

第１６のスイッチトランジスタＭ５’のゲートは、第３のノードＰＤ２に電気的に接続され、第１の電極は、ゲート駆動回路のゲート信号出力端Ｇ－Ｏに電気的に接続され、第２の電極は、第２の基準信号端ＶＳＳ２に電気的に接続される。

【0066】

第１７のスイッチトランジスタＭ６’のゲートおよび第１の電極はともに、第２の制御信号端ＶＤＤ２に電気的に接続され、第２の電極は、第１９のスイッチトランジスタＭ８’の第１の電極および第１８のスイッチトランジスタＭ７’のゲートに電気的に接続される。

【0067】

第１８のスイッチトランジスタＭ７’の第１の電極は、第２の制御信号端ＶＤＤ２に電気的に接続され、第２の電極は、第３のノードＰＤ２に電気的に接続される。

【0068】

第１９のスイッチトランジスタＭ８’のゲートは、第１のノードＰＵに電気的に接続され、第２の電極は、第１の基準信号端ＶＳＳ１に電気的に接続される。

【0069】

第２０のスイッチトランジスタＭ９’のゲートは、第１のノードＰＵに電気的に接続され、第１の電極は、第３のノードＰＤ２に電気的に接続され、第２の電極は、第１の基準信号端ＶＳＳ１に電気的に接続される。

【0070】

第２０のスイッチトランジスタＭ１０’のゲートは、第３のノードＰＤ２に電気的に接続され、第１の電極は、ゲート駆動回路の出力制御端ＯＣに電気的に接続され、第２の電極は、第１の基準信号端ＶＳＳ１に電気的に接続される。

【0071】

上記は、シフトレジスタ内の第１の制御回路および第２の制御回路の特定の構造を説明するための単なる例であり、特定の実施中、第１の制御回路および第２の制御回路の特定の構造は、上記の本発明の実施形態によって提供される構造に限定されず、また、本発明に限定されない、当業者に知られている他の構造であり得る。

【0072】

特定の実施中、本発明の実施形態によって提供される上記のゲート駆動回路では、例えば、図５に示されるように、第１の出力回路４は、具体的には、第１１のスイッチトランジスタＭ１１およびコンデンサＣを含み得る。

【0073】

第１１のスイッチトランジスタＭ１１のゲートは、第１のノードＰＵに電気的に接続され、第１の電極は、クロック信号端ＣＬＫに電気的に接続され、第２の電極は、ゲート駆動回路のゲート信号出力端Ｇ－Ｏに電気的に接続される。

【0074】

コンデンサＣは、第１１のスイッチトランジスタＭ１１のゲートと第２の電極との間に接続されている。

【0075】

上記は、シフトレジスタ内の第１の出力回路の特定の構造を説明するための単なる例である。特定の実施中、第１の出力回路の特定の構造は、本発明の実施形態によって提供される上記の構造に限定されず、当業者に知られている他の構造であってもよいが、ここに限定されない。

【0076】

特定の実施中、本発明の実施形態によって提供される上記のゲート駆動回路では、例えば、図５に示されるように、第２の出力回路５は、具体的には、第１２のスイッチトランジスタＭ１２を含み得る。

【0077】

第１２のスイッチトランジスタＭ１２のゲートは、第１のノードＰＵに電気的に接続され、第１の電極は、クロック信号端ＣＬＫに電気的に接続され、第２の電極は、ゲート駆動回路の出力制御端ＯＣに電気的に接続される。

【0078】

上記は、シフトレジスタ内の第２の出力回路の特定の構造を説明するための単なる例である。特定の実施中、第２の出力回路の特定の構造は、本発明の実施形態によって提供される上記の構造に限定されず、当業者に知られている他の構造であってもよいが、ここに限定されない。

【0079】

特定の実施中、本発明の実施形態によって提供される上記のゲート駆動回路では、例えば、図５に示されるように、再設定回路６は、具体的には、第１３のスイッチトランジスタＭ１を含むことができる。

【0080】

第１３のスイッチトランジスタＭ１３のゲートは、再設定信号端ＳＴＶ０に電気的に接続され、第１の電極は、第１のノードＰＵに電気的に接続され、第２の電極は、第１の基準信号端ＶＳＳ１に電気的に接続される。

【0081】

上記は、シフトレジスタ内の再設定回路の特定の構造を説明するための単なる例である。特定の実施中、再設定回路の特定の構造は、本発明の実施形態によって提供される上記の構造に限定されず、また、当業者に知られている他の構造であり得るが、ここに限定されない。

【0082】

なお、通常のシフトレジスタでは、同じレベルのゲート信号出力端Ｇ－Ｏから出力された信号が、次レベルのゲート駆動回路の入力信号端ＩＮの信号として使用されるが、動作過程、ゲート信号出力端Ｇ－Ｏの出力はゲートラインの影響などにより変動し、出力が不安定になる。本発明は、第Ｎれべるシフトレジスタの第２の出力回路が出力する信号は、出力制御端ＯＣから出力されて、第Ｎ＋４レベルのシフトレジスタの入力信号端ＩＮの信号として使用され、信号出力の安定性を向上させ、ゲートの正常出力を確保することができる。

【0083】

本発明の実施形態は、主に、既存の７５インチ８Ｋ １２０Ｈｚディスプレイ製品において、シフトレジスタをカスケード接続するための多くのカスケード信号線があり、外部回路ボードが既存のゲート駆動回路にクロック信号を提供する場合のの柔軟性が低いという問題を解決することに留意されたい。通常の動作状態でのゲート駆動回路の入力および出力動作原理は、関連技術におけるゲート駆動回路の動作原理と同じであり、ここでは詳しく説明しない。

【0084】

特定の実施中、本発明の実施形態によって提供される上記のゲート駆動回路では、例えば、図５に示されるように、すべてのスイッチトランジスタはＮ型トランジスタであり得る。第１の基準信号端ＶＳＳ１および第２の基準信号端ＶＳＳ２の電位両方とも低電位であり、第１の制御信号端ＶＤＤ１および第２の制御信号端ＶＤＤ２は高電位と低電位を交互に出力する。つまり、第１の制御信号端ＶＤＤ１が高電位の場合、第２の制御信号端ＶＤＤ２は低電位で、第１の制御信号端ＶＤＤ１が低電位のとき、第２の制御信号端ＶＤＤ２は、高電位である。

【0085】

もちろん、特定の実施中に、本発明の実施形態によって提供される上記のゲート駆動回路では、すべてのスイッチトランジスタはまた、Ｐ型トランジスタであり得る。

【0086】

さらに、特定の実装形態では、Ｎ型トランジスタは、高電位の作用下でオンになり、低電位の作用下でオフになり、Ｐ型トランジスタは、高電位の作用下でオフになり、低電位の作用下でオンになる。

【0087】

本発明の上記の実施形態で言及されるスイッチトランジスタは、薄膜トランジスタ（ＴＦＴ、Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）または金属酸化物半導体電界効果トランジスタ（ＭＯＳ、Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｃｍｉｃｏｎｄｕｃｔｏｒ）であり得ることに留意されたい。ここに限定されない。特定の実施において、これらのスイッチトランジスタの第１の電極および第２の電極の機能は、トランジスタのタイプおよび入力信号に従って交換することができ、ここでは特定の区別はなされていない。具体的には、本発明の上記の実施形態で言及されるスイッチトランジスタの第１の電極は、ソース電極であり得、第２の電極は、ドレイン電極であり得るか、または第１の電極は、ドレイン電極であり得、第２の電極は、ソース電極であり得る。ここでは特定の区別は行われない。

【0088】

同じ発明の思想に基づいて、本発明の一実施形態はまた、上記のゲート駆動回路を含むディスプレイデバイスを提供する。当該ディスプレイデバイスは、携帯電話、タブレットコンピュータ、テレビ、モニター、ノートブックコンピュータ、デジタルフォトフレーム、ナビゲーターなどの表示機能を備えた任意の製品の表示パネルであり得る。ディスプレイデバイスの実装については、上記のゲート駆動回路の実施形態を参照することができ、ここでは繰り返し説明をしない。

【0089】

本発明の実施形態では、ゲート駆動回路およびディスプレイデバイスが提供され、当該ゲート駆動回路は、隣接する５つのシフトレジスタごとに、第１のシフトレジスタの出力制御端は、第５のシフトレジスタの入力信号端に電気的に接続され、隣接する６つのシフトレジスタごとに、第６のシフトレジスタの出力制御端は、第１のシフトレジスタのリセット信号端に電気的に接続される。本発明によって提供されるカスケード構造のゲート駆動回路上のカスケード接続される信号線は少なく、スペースを節約し、ディスプレイデバイス狭いベゼルをさらに実現する。さらに、本発明で提供されるカスケード構造のゲート駆動回路の場合、外部回路ボードによって提供される信号は、より柔軟になり表示製品が製造されたとしても、クロック信号のパルス幅は、外部回路ボードを介して調整できるため、ゲート信号出力端から出力されるゲート信号の高レベル幅を調整でき、柔軟性が高い。

【0090】

本発明の精神および範囲から逸脱することなく、本発明において様々な修正および変形を行うことができることは、当業者には明らかであろう。したがって、本発明のこれらの修正および変形が本発明およびそれらの同等物の特許請求の範囲内にあるという条件で、本発明はまた、そのような修正および変形をカバーすることを意図している。

【図1】

【図2】

【図3】

【図4】

【図5】

【国際調査報告】