特表 2023-515135 半導体パワーデバイスの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-04-12

(54)【発明の名称】半導体パワーデバイスの製造方法

(51)【国際特許分類】

   H01L 21/336 20060101AFI20230405BHJP

   H01L 29/78 20060101ALI20230405BHJP

【ＦＩ】

H01L29/78 658F

H01L29/78 653A

H01L29/78 652K

H01L29/78 658G

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2022550817

(86)(22)【出願日】2020-11-25

(85)【翻訳文提出日】2022-08-23

(86)【国際出願番号】 CN2020131291

(87)【国際公開番号】W WO2022099786

(87)【国際公開日】2022-05-19

(31)【優先権主張番号】202011263819.9

(32)【優先日】2020-11-12

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】519152663

【氏名又は名称】蘇州東微半導体股▲ふん▼有限公司

(74)【代理人】

【識別番号】110002952

【氏名又は名称】弁理士法人鷲田国際特許事務所

(72)【発明者】

【氏名】毛振▲東▼

(72)【発明者】

【氏名】徐真▲逸▼

(72)【発明者】

【氏名】▲劉▼▲偉▼

(72)【発明者】

【氏名】▲劉▼磊

(57)【要約】

本願は、半導体パワーデバイス技術の分野に属し、具体的には、第２トレンチの側壁及び底部を覆う第１絶縁誘電体層を形成することと、前記第２トレンチを満たす１層のフォトレジストを形成することと、フォトリソグラフィを行い、前記第２トレンチ内に位置し且つｎ型基板側に近接する前記第１絶縁誘電体層を露出させ、前記第２トレンチ内に位置し且つ前記ｎ型基板側に近接する前記第１絶縁誘電体層をエッチングして除去することと、を含む半導体パワーデバイスの製造方法を開示する。本願の半導体パワーデバイスの製造方法は、ゲートが第１絶縁誘電体層によってシールドゲートと隔離され、第１絶縁誘電体層の厚さを増やすことにより、ゲート・ソース間容量を低減し、ゲート・ソース間の漏れ電流を低減し、半導体パワーデバイスの信頼性を向上させることができる。
【選択図】図６

【特許請求の範囲】

【請求項1】

ｎ型基板内に第１トレンチを形成し、前記第１トレンチ内にフィールド酸化層及びシールドゲートを形成することと、
前記ｎ型基板と前記シールドゲートをセルフアライメントの境界として、前記フィールド酸化層に対してセルフアライメントのエッチングを行い、前記第１トレンチの上部内の前記フィールド酸化層をエッチングして除去し、前記第１トレンチの上部に前記シールドゲートと前記ｎ型基板との間に介在する第２トレンチが形成されることと、
前記第２トレンチの側壁及び底部を覆う第１絶縁誘電体層を形成することと、
前記第２トレンチを満たす１層のフォトレジストを形成することと、
フォトリソグラフィを行って、前記第２トレンチ内に位置し且つ前記ｎ型基板側に近接する前記第１絶縁誘電体層を露出させ、そして、前記第２トレンチ内に位置し且つ前記ｎ型基板側に近接する前記第１絶縁誘電体層をエッチングして除去し、前記第２トレンチ内に位置し且つ前記シールドゲート側に近接する前記第１絶縁誘電体層を残存させることと、
前記フォトレジストを除去し、前記第２トレンチ内にゲート誘電体層及びゲートを形成することと、
を含む、半導体パワーデバイスの製造方法。

【請求項2】

前記ｎ型基板内にｐ型ボディ領域を形成することと、
前記ｐ型ボディ領域内にｎ型ソース領域を形成することと、
をさらに含む、請求項１に記載の半導体パワーデバイスの製造方法。

【請求項3】

前記第１絶縁誘電体層は酸化ケイ素層である、
請求項１に記載の半導体パワーデバイスの製造方法。

【請求項4】

前記第１絶縁誘電体層を形成することは、
準常圧化学気相成長プロセスを採用して前記第１絶縁誘電体層を形成することを含む、
請求項１に記載の半導体パワーデバイスの製造方法。

【請求項5】

前記第２トレンチ内に位置し且つ前記ｎ型基板側に近接する前記第１絶縁誘電体層をエッチングして除去することは、
ウエットエッチングプロセスを採用して前記第２トレンチ内に位置し且つ前記ｎ型基板側に近接する前記第１絶縁誘電体層をエッチングして除去することを含む、
請求項１に記載の半導体パワーデバイスの製造方法。

【請求項6】

前記ｎ型基板がシリコン基板である、
請求項１に記載の半導体パワーデバイスの製造方法。

【請求項7】

前記第１絶縁誘電体層の厚さが前記ゲート誘電体層の厚さよりも厚い、
請求項１に記載の半導体パワーデバイスの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本願の実施例は、半導体パワーデバイス技術の分野に関し、例えば、半導体パワーデバイスの製造方法に関する。

【0002】

本願は、２０２０年１１月１２日に中国専利局に出願された、出願番号が２０２０１１２６３８１９．９の中国特許出願の優先権を主張し、当該出願のすべての内容は引用により本願に組み込まれる。

【背景技術】

【0003】

関連技術の半導体パワーデバイスの製造方法は、まず、図１に示すように、シリコン基板１０にハードマスク層１１を形成し、フォトリソグラフィプロセスを採用してトレンチの位置を定義し、その後、ハードマスク層１１に対してエッチングを行いシリコン基板１０に対してエッチングを継続して行いトレンチ１２を形成し、次に、図２に示すように、トレンチ内に第１絶縁誘電体層１３を形成し、その後、第１ポリシリコン層を沈積して当該第１ポリシリコン層に対してエッチングバックを行い、トレンチの外部に位置する第１ポリシリコン層を除去し、エッチングした後に残った第１ポリシリコン層がシールドゲート１４を形成し、その後、トレンチ１２側面のシリコン基板部分とシールドゲート１４をセルフアライメントの境界として、第１絶縁誘電体層１３に対してセルフアライメントのエッチングを行い、トレンチの上部に位置する第１絶縁誘電体層を除去してトレンチの下部における第１絶縁誘電体層１３を残存させ、次に、図３に示すように、第２絶縁誘電体層１５を形成し、その後、第２ポリシリコン層を沈積して当該第２ポリシリコン層に対してエッチングバックを行い、トレンチの外部に位置する第２ポリシリコン層を除去し、エッチングした後に残った第２ポリシリコン層がポリシリコンゲート１６を形成する、ことを含む。関連技術の半導体パワーデバイスの製造方法において、ポリシリコンゲート１６とシールドゲート１４との間は、第２絶縁誘電体層１５によって隔離され、また、第２絶縁誘電体層１５がポリシリコンゲート１６とシリコン基板１０との間のゲート誘電体層として使用されることから、第２絶縁誘電体層１５の厚さが比較的薄く、これにより、半導体パワーデバイスのゲート・ソース間容量が小さくなり、且つゲート・ソース間の漏れ電流が大きくなる。

【発明の概要】

【0004】

本願は、半導体パワーデバイスのゲート・ソース間容量を低減して、半導体パワーデバイスのゲート・ソース間の漏れ電流を低減するための半導体パワーデバイスの製造方法を提供する。

【0005】

本願は、
ｎ型基板内に第１トレンチを形成し、前記第１トレンチ内にフィールド酸化層及びシールドゲートを形成することと、
前記ｎ型基板と前記シールドゲートをセルフアライメントの境界として、前記フィールド酸化層に対してセルフアライメントのエッチングを行い、前記第１トレンチの上部内の前記フィールド酸化層をエッチングして除去し、前記第１トレンチの上部に前記シールドゲートと前記ｎ型基板との間に介在する第２トレンチが形成されることと、
前記第２トレンチの側壁及び底部を覆う第１絶縁誘電体層を形成することと、
前記第２トレンチを満たす１層のフォトレジストを形成することと、
フォトリソグラフィを行い、前記第２トレンチ内に位置し且つ前記ｎ型基板側に近接する前記第１絶縁誘電体層を露出させ、その後、前記第２トレンチ内に位置し且つ前記ｎ型基板側に近接する前記第１絶縁誘電体層をエッチングして除去し、前記第２トレンチ内に位置し且つ前記シールドゲート側に近接する前記第１絶縁誘電体層を残存させることと、
前記フォトレジストを除去し、前記第２トレンチ内にゲート誘電体層及びゲートを形成することと、
を含む、半導体パワーデバイスの製造方法を提供する。

【0006】

好ましくは、本願の半導体パワーデバイスの製造方法は、
前記ｎ型基板内にｐ型ボディ領域を形成することと、
前記ｐ型ボディ領域内にｎ型ソース領域を形成することと、をさらに含む。

【0007】

好ましくは、本願の半導体パワーデバイスの製造方法において、前記第１絶縁誘電体層が酸化ケイ素層である。

【0008】

好ましくは、本願の半導体パワーデバイスの製造方法において、前記第１絶縁誘電体層を形成することは、準常圧化学気相成長プロセスを採用して前記第１絶縁誘電体層を形成することを含む。

【0009】

好ましくは、本願の半導体パワーデバイスの製造方法において、前記第２トレンチ内に位置し且つ前記ｎ型基板側に近接する前記第１絶縁誘電体層をエッチングして除去することは、ウエットエッチングプロセスを採用して前記第２トレンチ内に位置し且つ前記ｎ型基板側に近接する前記第１絶縁誘電体層をエッチングして除去することを含む。

【0010】

好ましくは、本願の半導体パワーデバイスの製造方法において、前記ｎ型基板はシリコン基板である。

【0011】

好ましくは、本願の半導体パワーデバイスの製造方法において、前記第１絶縁誘電体層の厚さは前記ゲート誘電体層の厚さよりも厚い。

【0012】

本願に係る半導体パワーデバイスの製造方法は、第１絶縁誘電体層にフォトレジストを形成し、フォトレジストをマスクとして、第２トレンチ内に位置し且つシールドゲート側に近接する第１絶縁誘電体層を残存させることにより、第１絶縁誘電体層の厚さを比較的厚くすることができ、この第１絶縁誘電体層によってゲートとシールドゲートとを隔離する時に、ゲート・ソース間容量を低減し、ゲート・ソース間の漏れ電流を低減し、半導体パワーデバイスの信頼性を向上させることができる。

【図面の簡単な説明】

【0013】

【図1】関連技術の半導体パワーデバイスの製造方法の製造プロセスにおける主要構造の断面の構造模式図である。

【図2】関連技術の半導体パワーデバイスの製造方法の製造プロセスにおける主要構造の断面の構造模式図である。

【図3】関連技術の半導体パワーデバイスの製造方法の製造プロセスにおける主要構造の断面の構造模式図である。

【図4】本願に係る半導体パワーデバイスの製造方法の一実施例の製造プロセスにおける主要構造の断面の構造模式図である。

【図5】本願に係る半導体パワーデバイスの製造方法の一実施例の製造プロセスにおける主要構造の断面の構造模式図である。

【図6】本願に係る半導体パワーデバイスの製造方法の一実施例の製造プロセスにおける主要構造の断面の構造模式図である。

【図7】本願に係る半導体パワーデバイスの製造方法の一実施例の製造プロセスにおける主要構造の断面の構造模式図である。

【発明を実施するための形態】

【0014】

以下、本願の実施例における図面を参照しながら、本願の技術案を完全に説明する。説明される実施例は、本願の一部の実施例であり、すべての実施例ではないことは明らかである。同時に、本願の具体的な実施形態を明確に説明するために、明細書の図面に列挙された模式図は、本願に記載の層と領域の厚さが拡大され、且つ、列挙された図形の大きさは実際の寸法を示すものではない。

【0015】

図４から図７は、本願に係る半導体パワーデバイスの製造方法の一実施例の製造プロセスにおける主要構造の断面の構造模式図である。

【0016】

まず、図４に示すように、提供されたｎ型基板２０内に第１トレンチ３１を形成し、ｎ型基板２０は一般的にはシリコン基板であり、第１トレンチ３１の数量は設計された半導体パワーデバイスの規格によって決定され、本願の実施例において、２つの第１トレンチ３１のみが模式的に示されている。その後、従来のプロセスにより、第１トレンチ３１内にフィールド酸化層２１及びシールドゲート２２を形成して、ｎ型基板２０とシールドゲート２２をセルフアライメントの境界として、フィールド酸化層２１に対してセルフアライメントのエッチングを行い、第１トレンチ３１の上部内のフィールド酸化層２１をエッチングして除去し、第１トレンチ３１の上部にシールドゲート２２とｎ型基板２０との間に介在する第２トレンチ３２が形成される。

【0017】

次に、図５に示すように、第１絶縁誘電体層２３を形成し、第１絶縁誘電体層２３が第２トレンチの側壁及び底部を覆うべきであり、第１絶縁誘電体層２３は第２トレンチを満たすことができない。第１絶縁誘電体層２３は、一般的には酸化ケイ素層であり、準常圧化学気相成長プロセスを採用して形成することができる。その後、１層のフォトレジスト２４を形成し、フォトレジスト２４は第２トレンチを満たすべきであり、その後、フォトリソグラフィを行い、第２トレンチ内に位置し且つｎ型基板２０側に近接する第１絶縁誘電体層２３を露出させる。

【0018】

次に、図６に示すように、第２トレンチ内に位置し且つｎ型基板２０側に近接する第１絶縁誘電体層をエッチングして除去し第２トレンチ内に位置し且つシールドゲート２２側に近接する第１絶縁誘電体層２３を残存させる。当該ステップでは、第１絶縁誘電体層２３をエッチングする時に、ウエットエッチングプロセスを採用することができ、このようにすれば、第１絶縁誘電体層２３に対してエッチングを行う時に、酸化ケイ素とケイ素のエッチング選択比の制限を受けないようにできる。

【0019】

次に、図７に示すように、フォトレジストを除去する。

【0020】

最後に、従来のプロセスにより、第２トレンチ内にゲート誘電体層及びゲートを形成して、ｎ型基板内にｐ型ボディ領域を形成し、ｐ型ボディ領域内にｎ型ソース領域を形成し、その後、隔離誘電体層と金属層等を形成すれば、半導体パワーデバイスを得ることができる。

【0021】

本願に係る半導体パワーデバイスの製造方法は、第１絶縁誘電体層及びゲート誘電体層が２ステップのプロセスによって形成され、第１絶縁誘電体層の厚さをゲート誘電体層の厚さよりも厚くでき、また、ゲートとシールドゲートとの間が第１絶縁誘電体層によって隔離され、第１絶縁誘電体層の厚さを増やすことにより、ゲート・ソース間容量を低減し、ゲート・ソース間の漏れ電流を低減し、半導体パワーデバイスの信頼性を向上させることができる。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【手続補正書】

【提出日】2022-08-23

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

ｎ型基板内に第１トレンチを形成し、前記第１トレンチ内にフィールド酸化層及びシールドゲートを形成することと、
前記ｎ型基板と前記シールドゲートをセルフアライメントの境界として、前記フィールド酸化層に対してセルフアライメントのエッチングを行い、前記第１トレンチの上部内の前記フィールド酸化層をエッチングして除去し、前記第１トレンチの上部に前記シールドゲートと前記ｎ型基板との間に介在する第２トレンチが形成されることと、
前記第２トレンチの側壁及び底部を覆って前記第２トレンチを満たさない絶縁誘電体層を前記第２トレンチ内に形成することと、
残りの前記第２トレンチを満たす１層のフォトレジストを前記絶縁誘電体層に形成することと、
フォトリソグラフィを行って、前記第２トレンチ内に位置し且つ前記ｎ型基板側に近接する前記絶縁誘電体層を露出させ、そして、前記第２トレンチ内に位置し且つ前記ｎ型基板側に近接する前記絶縁誘電体層をエッチングして除去し、前記第２トレンチ内に位置し且つ前記シールドゲート側に近接する前記絶縁誘電体層を残存させることと、
前記フォトレジストを除去し、前記第２トレンチ内にゲート誘電体層及びゲートを形成することと、
を含む、半導体パワーデバイスの製造方法。

【請求項2】

前記ｎ型基板内にｐ型ボディ領域を形成することと、
前記ｐ型ボディ領域内にｎ型ソース領域を形成することと、
をさらに含む、請求項１に記載の半導体パワーデバイスの製造方法。

【請求項3】

前記絶縁誘電体層は酸化ケイ素層である、
請求項１に記載の半導体パワーデバイスの製造方法。

【請求項4】

前記絶縁誘電体層を前記第２トレンチ内に形成することは、
準常圧化学気相成長プロセスを採用して前記絶縁誘電体層を形成することを含む、
請求項１に記載の半導体パワーデバイスの製造方法。

【請求項5】

前記第２トレンチ内に位置し且つ前記ｎ型基板側に近接する前記絶縁誘電体層をエッチングして除去することは、
ウエットエッチングプロセスを採用して前記第２トレンチ内に位置し且つ前記ｎ型基板側に近接する前記絶縁誘電体層をエッチングして除去することを含む、
請求項１に記載の半導体パワーデバイスの製造方法。

【請求項6】

前記ｎ型基板がシリコン基板である、
請求項１に記載の半導体パワーデバイスの製造方法。

【請求項7】

前記シールドゲートと前記ゲートとの間の前記絶縁誘電体層の厚さが前記ゲートと前記ｎ型基板との間の前記ゲート誘電体層の厚さよりも厚い、
請求項１に記載の半導体パワーデバイスの製造方法。

【請求項8】

請求項１に記載の半導体パワーデバイスの製造方法によって製造された半導体パワーデバイス。

【請求項9】

前記シールドゲートと前記ゲートとの間の前記絶縁誘電体層の厚さが前記ゲートと前記ｎ型基板との間の前記ゲート誘電体層の厚さよりも厚い、
請求項８に記載の半導体パワーデバイス。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【発明の詳細な説明】

【技術分野】

【0001】

本願の実施例は、半導体パワーデバイス技術の分野に関し、例えば、半導体パワーデバイスの製造方法に関する。

【0002】

本願は、２０２０年１１月１２日に中国専利局に出願された、出願番号が２０２０１１２６３８１９．９の中国特許出願の優先権を主張し、当該出願のすべての内容は引用により本願に組み込まれる。

【背景技術】

【0003】

関連技術の半導体パワーデバイスの製造方法は、まず、図１に示すように、シリコン基板１０にハードマスク層１１を形成し、フォトリソグラフィプロセスを採用してトレンチの位置を定義し、その後、ハードマスク層１１に対してエッチングを行いシリコン基板１０に対してエッチングを継続して行いトレンチ１２を形成し、次に、図２に示すように、トレンチ内に第１絶縁誘電体層１３を形成し、その後、第１ポリシリコン層を沈積して当該第１ポリシリコン層に対してエッチングバックを行い、トレンチの外部に位置する第１ポリシリコン層を除去し、エッチングした後に残った第１ポリシリコン層がシールドゲート１４を形成し、その後、トレンチ１２側面のシリコン基板部分とシールドゲート１４をセルフアライメントの境界として、第１絶縁誘電体層１３に対してセルフアライメントのエッチングを行い、トレンチの上部に位置する第１絶縁誘電体層を除去してトレンチの下部における第１絶縁誘電体層１３を残存させ、次に、図３に示すように、第２絶縁誘電体層１５を形成し、その後、第２ポリシリコン層を沈積して当該第２ポリシリコン層に対してエッチングバックを行い、トレンチの外部に位置する第２ポリシリコン層を除去し、エッチングした後に残った第２ポリシリコン層がポリシリコンゲート１６を形成する、ことを含む。関連技術の半導体パワーデバイスの製造方法において、ポリシリコンゲート１６とシールドゲート１４との間は、第２絶縁誘電体層１５によって隔離され、また、第２絶縁誘電体層１５がポリシリコンゲート１６とシリコン基板１０との間のゲート誘電体層として使用されることから、ポリシリコンゲート１６とシールドゲート１４との間の第２絶縁誘電体層１５の厚さが比較的薄く、これにより、半導体パワーデバイスのゲート・ソース間容量が大きくなり、且つゲート・ソース間の漏れ電流が大きくなる。

【発明の概要】

【0004】

本願は、半導体パワーデバイスのゲート・ソース間容量を低減して、半導体パワーデバイスのゲート・ソース間の漏れ電流を低減するための半導体パワーデバイスの製造方法を提供する。

【0005】

本願は、
ｎ型基板内に第１トレンチを形成し、前記第１トレンチ内にフィールド酸化層及びシールドゲートを形成することと、
前記ｎ型基板と前記シールドゲートをセルフアライメントの境界として、前記フィールド酸化層に対してセルフアライメントのエッチングを行い、前記第１トレンチの上部内の前記フィールド酸化層をエッチングして除去し、前記第１トレンチの上部に前記シールドゲートと前記ｎ型基板との間に介在する第２トレンチが形成されることと、
前記第２トレンチの側壁及び底部を覆って前記第２トレンチを満たさない絶縁誘電体層を前記第２トレンチ内に形成することと、
残りの第２トレンチを満たす１層のフォトレジストを絶縁誘電体層に形成することと、
フォトリソグラフィを行い、前記第２トレンチ内に位置し且つ前記ｎ型基板側に近接する前記絶縁誘電体層を露出させ、その後、前記第２トレンチ内に位置し且つ前記ｎ型基板側に近接する前記絶縁誘電体層をエッチングして除去し、前記第２トレンチ内に位置し且つ前記シールドゲート側に近接する前記絶縁誘電体層を残存させることと、
前記フォトレジストを除去し、前記第２トレンチ内にゲート誘電体層及びゲートを形成することと、
を含む、半導体パワーデバイスの製造方法を提供する。

【0006】

一実施例において、本願の半導体パワーデバイスの製造方法は、
前記ｎ型基板内にｐ型ボディ領域を形成することと、
前記ｐ型ボディ領域内にｎ型ソース領域を形成することと、をさらに含む。

【0007】

一実施例において、本願の半導体パワーデバイスの製造方法において、前記絶縁誘電体層が酸化ケイ素層である。

【0008】

一実施例において、本願の半導体パワーデバイスの製造方法において、前記絶縁誘電体層を前記第２トレンチ内に形成することは、準常圧化学気相成長プロセスを採用して前記絶縁誘電体層を形成することを含む。

【0009】

一実施例において、本願の半導体パワーデバイスの製造方法において、前記第２トレンチ内に位置し且つ前記ｎ型基板側に近接する前記絶縁誘電体層をエッチングして除去することは、ウエットエッチングプロセスを採用して前記第２トレンチ内に位置し且つ前記ｎ型基板側に近接する前記絶縁誘電体層をエッチングして除去することを含む。

【0010】

一実施例において、本願の半導体パワーデバイスの製造方法において、前記ｎ型基板はシリコン基板である。

【0011】

一実施例において、本願の半導体パワーデバイスの製造方法において、前記シールドゲートと前記ゲートとの間の前記絶縁誘電体層の厚さは前記ゲートと前記ｎ型基板との間の前記ゲート誘電体層の厚さよりも厚い。

【0012】

本願は、上記の半導体パワーデバイスの製造方法によって製造された半導体パワーデバイスを提供する。
一実施例において、本願の半導体パワーデバイスにおいて、前記シールドゲートと前記ゲートとの間の前記絶縁誘電体層の厚さは前記ゲートと前記ｎ型基板との間の前記ゲート誘電体層の厚さよりも厚い。

【図面の簡単な説明】

【0013】

【図1】関連技術の半導体パワーデバイスの製造方法の製造プロセスにおける主要構造の断面の構造模式図である。

【図2】関連技術の半導体パワーデバイスの製造方法の製造プロセスにおける主要構造の断面の構造模式図である。

【図3】関連技術の半導体パワーデバイスの製造方法の製造プロセスにおける主要構造の断面の構造模式図である。

【図4】本願に係る半導体パワーデバイスの製造方法の一実施例の製造プロセスにおける主要構造の断面の構造模式図である。

【図5】本願に係る半導体パワーデバイスの製造方法の一実施例の製造プロセスにおける主要構造の断面の構造模式図である。

【図6】本願に係る半導体パワーデバイスの製造方法の一実施例の製造プロセスにおける主要構造の断面の構造模式図である。

【図7】本願に係る半導体パワーデバイスの製造方法の一実施例の製造プロセスにおける主要構造の断面の構造模式図である。

【発明を実施するための形態】

【0014】

以下、本願の実施例における図面を参照しながら、本願の技術案を完全に説明する。説明される実施例は、本願の一部の実施例であり、すべての実施例ではないことは明らかである。同時に、本願の具体的な実施形態を明確に説明するために、明細書の図面に列挙された模式図は、本願に記載の層と領域の厚さが拡大され、且つ、列挙された図形の大きさは実際の寸法を示すものではない。

【0015】

図４から図８は、本願に係る半導体パワーデバイスの製造方法の一実施例の製造プロセスにおける主要構造の断面の構造模式図である。

【0016】

本願に係る半導体パワーデバイスの製造方法において、マスクとして前記第２トレンチ内に位置し且つシールドゲートの側に近接する絶縁誘電体層を保留するためのフォトレジストを形成する。これにより、前記シールドゲートとゲートの間の絶縁誘電体層の厚さが相対に大きい。前記ゲートが絶縁誘電体層によってシールドゲートと絶縁すると、ゲート・ソース間容量を低減し、ゲート・ソース間の漏れ電流を低減し、半導体パワーデバイスの信頼性を向上させることができる。
まず、図４に示すように、提供されたｎ型基板２０内に第１トレンチ３１を形成し、ｎ型基板２０は一般的にはシリコン基板であり、第１トレンチ３１の数量は設計された半導体パワーデバイスの規格によって決定され、本願の実施例において、２つの第１トレンチ３１のみが模式的に示されている。その後、従来のプロセスにより、第１トレンチ３１内にフィールド酸化層２１及びシールドゲート２２を形成して、ｎ型基板２０とシールドゲート２２をセルフアライメントの境界として、フィールド酸化層２１に対してセルフアライメントのエッチングを行い、第１トレンチ３１の上部内のフィールド酸化層２１をエッチングして除去し、第１トレンチ３１の上部にシールドゲート２２とｎ型基板２０との間に介在する第２トレンチ３２が形成される。

【0017】

次に、図５に示すように、絶縁誘電体層２３を前記第２トレンチ内に形成し、絶縁誘電体層２３が第２トレンチの側壁及び底部を覆うべきであり、絶縁誘電体層２３は第２トレンチを満たすことができない。絶縁誘電体層２３は、一般的には酸化ケイ素層であり、準常圧化学気相成長プロセスを採用して形成することができる。その後、１層のフォトレジスト２４を前記絶縁誘電体層に形成し、フォトレジスト２４は残りの第２トレンチを満たすべきであり、その後、フォトリソグラフィを行い、第２トレンチ内に位置し且つｎ型基板２０側に近接する絶縁誘電体層２３を露出させる。

【0018】

次に、図６に示すように、第２トレンチ内に位置し且つｎ型基板２０側に近接する絶縁誘電体層をエッチングして除去し第２トレンチ内に位置し且つシールドゲート２２側に近接する絶縁誘電体層２３を残存させる。当該ステップでは、絶縁誘電体層２３をエッチングする時に、ウエットエッチングプロセスを採用することができ、このようにすれば、絶縁誘電体層２３に対してエッチングを行う時に、酸化ケイ素とケイ素のエッチング選択比の制限を受けないようにできる。

【0019】

次に、図７に示すように、フォトレジストを除去する。

【0020】

最後に、図８に示すように、第２トレンチ内にゲート誘電体層６１及びゲート６２を形成して、ｎ型基板２０内にｐ型ボディ領域６３を形成し、ｐ型ボディ領域６３内にｎ型ソース領域６４を形成し、その後、隔離誘電体層と金属層等を形成すれば、半導体パワーデバイスを得ることができる。

【0021】

本願に係る半導体パワーデバイスの製造方法は、絶縁誘電体層及びゲート誘電体層が２ステップのプロセスによって形成され、前記シールドゲートと前記ゲートとの間の絶縁誘電体層の厚さＤ１を前記ゲートと前記ｎ型基板との間のゲート誘電体層の厚さＤ２よりも厚くでき、また、ゲートとシールドゲートとの間が絶縁誘電体層によって隔離され、前記シールドゲートと前記ゲートとの間の絶縁誘電体層の厚さを増やすことにより、ゲート・ソース間容量を低減し、ゲート・ソース間の漏れ電流を低減し、半導体パワーデバイスの信頼性を向上させることができる。

【国際調査報告】