特表 2023-515328 差分測定回路構成の較正

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-04-13

(54)【発明の名称】差分測定回路構成の較正

(51)【国際特許分類】

   G01R 31/28 20060101AFI20230406BHJP

   G01R 19/00 20060101ALI20230406BHJP

【ＦＩ】

G01R31/28 M

G01R31/28 R

G01R19/00 N

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2022546658

(86)(22)【出願日】2021-01-21

(85)【翻訳文提出日】2022-08-01

(86)【国際出願番号】 US2021014334

(87)【国際公開番号】W WO2021167738

(87)【国際公開日】2021-08-26

(31)【優先権主張番号】16/794,865

(32)【優先日】2020-02-19

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】502391840

【氏名又は名称】テラダイン、 インコーポレイテッド

(74)【代理人】

【識別番号】100083806

【弁理士】

【氏名又は名称】三好 秀和

(74)【代理人】

【識別番号】100095500

【弁理士】

【氏名又は名称】伊藤 正和

(74)【代理人】

【識別番号】100111235

【弁理士】

【氏名又は名称】原 裕子

(74)【代理人】

【識別番号】100195257

【弁理士】

【氏名又は名称】大渕 一志

(72)【発明者】

【氏名】ゴルガー、 イゴル

【テーマコード（参考）】

2G035

2G132

【Ｆターム（参考）】

2G035AA04

2G035AB01

2G035AC08

2G035AD10

2G035AD20

2G035AD65

2G132AA12

2G132AD01

2G132AH02

2G132AL11

(57)【要約】

例示的な回路構成は、低い信号を提供するための第１の回路と、高い信号を提供するための第２の回路であって、高い信号は、低い信号よりも大きな電圧の大きさを有する、第２の回路と、第１の回路からの低い信号及び第２の回路からの高い信号を受け取るように構成された差動増幅器と、を含む。差動増幅器は、高い信号及び低い信号に基づく出力電圧を生成するためのものである。この例示的な回路構成は、出力電圧を測定するための第１の測定回路と、第１の回路における低い信号を測定するための第２の測定回路と、第１の測定回路によって測定された出力電圧、第２の測定回路によって測定された低い信号、及びその回路構成に対して得られた較正値、に基づいて、差分測定値を決定するための処理ロジックと、を含む。

【特許請求の範囲】

【請求項1】

低い信号を提供するための第１の回路と、
高い信号を提供するための第２の回路であって、前記高い信号は、前記低い信号よりも大きな電圧の大きさを有する、第２の回路と、
前記第１の回路からの前記低い信号及び前記第２の回路からの前記高い信号を受け取るように構成された差動増幅器であって、前記高い信号及び前記低い信号に基づく出力電圧を生成するための、差動増幅器と、
前記出力電圧を測定するための第１の測定回路と、
前記第１の回路における前記低い信号を測定するための第２の測定回路と、
前記第１の測定回路によって測定された前記出力電圧、前記第２の測定回路によって測定された前記低い信号、及び前記回路構成に対して得られた較正値、に基づいて、差分測定値を決定するための処理ロジックと
を含む、回路構成。

【請求項2】

前記処理ロジックは、以下のように前記差分測定値（ｈｓ－ｌｓ）を決定するように構成され、

【数1】

ここで、Ｖｏは前記第１の測定回路によって測定された前記出力電圧、ｌｓ（ｍ）は前記第２の測定回路によって測定された前記低い信号、ＧＨ及びＧＬは前記較正値、並びにＯｆｓは、前記低い信号及び前記高い信号がゼロボルト（０Ｖ）か又はその近傍にあるときに生成されるオフセット値、である、請求項１に記載の回路構成。

【請求項3】

前記第１の測定回路は、第１のアナログ／デジタル変換器（ＡＤＣ）を含み、前記第２の測定回路は、第２のＡＤＣを含み、前記第２のＡＤＣは、前記回路構成の最終測定仕様よりも低い精度を有する、請求項１に記載の回路構成。

【請求項4】

前記第１の測定回路は、第１のアナログ／デジタル変換器（ＡＤＣ）を含み、前記第２の測定回路は、第２のＡＤＣを含み、前記第１のＡＤＣは、前記第２のＡＤＣよりも正確である、請求項１に記載の回路構成。

【請求項5】

ＧＨは正の値であり、ＧＬはＧＨとは異なる負の値であり、ＧＨの絶対値とＧＬの絶対値との差は１０％以下である、請求項２に記載の回路構成。

【請求項6】

ＧＨは正の値であり、ＧＬはＧＨとは異なる負の値であり、ＧＨの絶対値とＧＬの絶対値との差は５％以下である、請求項２に記載の回路構成。

【請求項7】

ｌｓ（ｍ）の絶対値は２００ｍＶ以下である、請求項２に記載の回路構成。

【請求項8】

ＧＨは、前記第１の回路を電気的グランドに接続することにより、且つ前記第２の回路を既知の電圧に接続することにより決まる値である、請求項２に記載の回路構成。

【請求項9】

ＧＨ＋ＧＬは、前記第１の回路及び前記第２の回路を一緒に接続し、一緒に接続された前記第１の回路及び前記第２の回路に既知の電圧を印加することにより決まる値である、請求項２に記載の回路構成。

【請求項10】

ＧＨ及びＧＬは、互いに別々に決定される、請求項２に記載の回路構成。

【請求項11】

前記差動増幅器は、フィードバック経路及びフィードフォワード経路上に抵抗を含み、前記出力電圧は、少なくとも部分的に前記抵抗の値に基づいている、請求項１に記載の回路構成。

【請求項12】

前記処理ロジックは、１つ又は複数のマイクロプロセッサを含む、請求項１に記載の回路構成。

【請求項13】

前記処理ロジックは、プログラム可能ロジックを含む、請求項１に記載の回路構成。

【請求項14】

前記回路構成は、グランド再参照回路の一部である、請求項１に記載の回路構成。

【請求項15】

自動試験装置（ＡＴＥ）であって、
被試験デバイス（ＤＵＴ）に接続するための回路基板であって、前記ＤＵＴは、前記回路基板上の第１の電気的基準に接続されている、回路基板と、
第２の電気的基準に接続されている試験回路構成であって、前記第２の電気的基準は、前記ＤＵＴから前記試験回路構成に出力される一対の信号が、一定の電圧差を維持しながら電圧値を変化させるようにする前記第１の電気的基準とは異なる電圧にある、試験回路構成と
を含み、
前記試験回路構成は、
前記一対の信号中の低い信号を提供するための第１の回路と、
前記一対の信号中の高い信号を提供するための第２の回路であって、前記高い信号は、前記低い信号よりも大きな電圧の大きさを有する、第２の回路と、
前記第１の回路からの前記低い信号及び前記第２の回路からの前記高い信号を受け取るように構成された差動増幅器であって、前記高い信号と前記低い信号との差に基づく出力電圧を生成するための、差動増幅器と、
前記出力電圧を測定するための第１の測定回路と、
前記第１の回路における前記低い信号を測定するための第２の測定回路と、
前記第１の測定回路によって測定された前記出力電圧、前記第２の測定回路によって測定された前記低い信号、及び前記試験回路構成に対して得られた較正値、に基づいて、差分測定値を決定するための処理ロジックと
を含む、自動試験装置（ＡＴＥ）。

【請求項16】

前記ＤＵＴに対して１つ又は複数の試験を実施するための試験機器を更に含み、前記試験回路構成は前記試験機器の一部である、請求項１５に記載のＡＴＥ。

【請求項17】

前記第１の電気的基準は、前記ＤＵＴの第１の電気的グランドであり、前記第２の電気的基準は、前記試験回路構成の第２の電気的グランドである、請求項１６に記載のＡＴＥ。

【請求項18】

前記処理ロジックは、以下のように前記差分測定値（ｈｓ－ｌｓ）を決定するように構成されており、

【数2】

ここで、Ｖｏは前記第１の測定回路によって測定された前記出力電圧、ｌｓ（ｍ）は前記第２の測定回路によって測定された前記低い信号、ＧＨ及びＧＬは較正値、並びにＯｆｓは、前記低い信号及び前記高い信号がゼロボルト（０Ｖ）か又はその近傍にあるときに生成されるオフセット値、である、請求項１５に記載のＡＴＥ。

【請求項19】

前記第１の測定回路は、第１のアナログ／デジタル変換器（ＡＤＣ）を含み、前記第２の測定回路は、第２のＡＤＣを含み、前記第２のＡＤＣは、前記試験回路構成の最終測定仕様よりも低い精度を有する、請求項１８に記載のＡＴＥ。

【請求項20】

前記第１の測定回路は、第１のアナログ／デジタル変換器（ＡＤＣ）を含み、前記第２の測定回路は、第２のＡＤＣを含み、前記第１のＡＤＣは、前記第２のＡＤＣよりも正確である、請求項１８に記載のＡＴＥ。

【請求項21】

ＧＨは正の値であり、ＧＬはＧＨとは異なる負の値であり、ＧＨの絶対値とＧＬの絶対値との差は５％以下である、請求項１８に記載のＡＴＥ。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書は、一般に、差分測定回路構成を較正するための例示的なプロセスに関する。

【背景技術】

【0002】

例示的な差分測定回路は、２つの入力信号間の差に基づいている出力電圧を生成する。理想的な差分測定回路は、２つの入力信号間の差の変化のみに応答して出力を変化させる。よって、例えば、２つの入力信号の電圧が等しい量だけ増加又は減少した場合、理想的な差分測定の出力電圧は変わらない。しかしながら、入力信号の一方が変化し他方が変化しないか、又は、２つの入力信号が異なる態様で変化した場合、理想的な差分測定回路の出力電圧は変化する。

【発明の概要】

【課題を解決するための手段】

【0003】

例示的な回路構成は、低い信号を提供するための第１の回路と、高い信号を提供するための第２の回路であって、高い信号は、低い信号よりも大きな電圧の大きさを有する、第２の回路と、第１の回路からの低い信号及び第２の回路からの高い信号を受け取るように構成された差動増幅器と、を含む。差動増幅器は、高い信号及び低い信号に基づく出力電圧を生成するためのものである。この例示的な回路構成は、出力電圧を測定するための第１の測定回路と、第１の回路における低い信号を測定するための第２の測定回路と、第１の測定回路によって測定された出力電圧、第２の測定回路によって測定された低い信号、及びその回路構成に対して得られた較正値、に基づいて、差分測定値を決定するための処理ロジックと、を含む。この例示的な回路構成は、以下の特徴のうちの１つ又は複数を、単独で又は組み合わせで含み得る。

【0004】

処理ロジックは、次式のように、差分測定値（ｈｓ－ｌｓ）を決定するように構成され得る。

【数1】

ここで、Ｖｏは第１の測定回路によって測定された出力電圧、ｌｓ（ｍ）は第２の測定回路によって測定された低い信号、ＧＨ及びＧＬは較正値、並びにＯｆｓは、低い信号及び高い信号がゼロボルト（０Ｖ）か又はその近傍にあるときに生成されるオフセット値、である。

【0005】

第１の測定回路は、第１のアナログ／デジタル変換器（ＡＤＣ）を含み得、第２の測定回路は、第２のＡＤＣを含み得、第２のＡＤＣは回路構成の最終測定仕様よりも低い精度を有し得る。第１の測定回路は第１のＡＤＣを含み得、第２の測定回路は第２のＡＤＣを含み得、第１のＡＤＣは第２のＡＤＣよりも正確であり得る。

【0006】

前の式では、ＧＨは正の値であり得、ＧＬはＧＨとは異なる負の値であり得、ＧＨの絶対値とＧＬの絶対値との差は１０％以下であり得る。ＧＨの絶対値とＧＬの絶対値との差は、５％以下であり得る。ｌｓ（ｍ）の絶対値は、２００ｍＶ以下であり得る。ＧＨは、第１の回路を電気的グランドに接続することにより、且つ第２の回路を既知の電圧に接続することにより決まる値であり得る。ＧＨ＋ＧＬは、第１の回路及び第２の回路を一緒に接続し、一緒に接続された第１の回路及び第２の回路に既知の電圧を印加することにより決まり得る値であり得る。ＧＨ及びＧＬは、互いに別々に決定され得る。

【0007】

差動増幅器は、フィードバック経路及びフィードフォワード経路上に抵抗を含み得る。出力電圧は、少なくとも部分的に、それらの抵抗の値に基づくことがある。処理ロジックは、１つ又は複数のマイクロプロセッサを含み得る。処理ロジックは、プログラム可能ロジックを含み得る。回路構成は、グランド再参照回路の一部であり得る。

【0008】

例示的な自動試験装置（ＡＴＥ）は、被試験デバイス（ＤＵＴ）に接続するための回路基板であって、ＤＵＴは回路基板上の第１の電気的基準に接続されている、回路基板と、第２の電気的基準に接続されている試験回路構成であって、第２の電気的基準は、ＤＵＴから試験回路構成に出力される一対の信号が、一定の電圧差を維持しながら電圧値を変化させるようにする第１の電気的基準とは異なる電圧にある、試験回路構成と、を含む。試験回路構成は、一対の信号中の低い信号を提供するための第１の回路と、一対の信号中の高い信号を提供するための第２の回路であって、高い信号は、低い信号よりも大きな電圧の大きさを有する、第２の回路と、第１の回路からの低い信号及び第２の回路からの高い信号を受け取るように構成された差動増幅器と、を含み得る。差動増幅器は、高い信号と低い信号との差に基づく出力電圧を生成するためのものであり得る。試験回路構成は、出力電圧を測定するための第１の測定回路と、第１の回路における低い信号を測定するための第２の測定回路と、第１の測定回路によって測定された出力電圧、第２の測定回路によって測定された低い信号、及びその試験回路構成に対して得られた較正値、に基づいて、差分測定値を決定するための処理ロジックと、も含み得る。例示的なＡＴＥは、以下の特徴のうちの１つ又は複数を、単独で又は組み合わせで含み得る。

【0009】

例示的なＡＴＥは、ＤＵＴに対して１つ又は複数の試験を行うための試験機器を含み得る。試験回路構成は、試験機器の一部であり得る。第１の電気的基準は、ＤＵＴの第１の電気的グランドであり得、第２の電気的基準は、試験回路構成の第２の電気的グランドであり得る。

【0010】

処理ロジックは、次式のように、差分測定値（ｈｓ－ｌｓ）を決定するように構成され得る。

【数2】

ここで、Ｖｏは第１の測定回路によって測定された出力電圧、ｌｓ（ｍ）は第２の測定回路によって測定された低い信号、ＧＨ及びＧＬは較正値、並びにＯｆｓは、低い信号及び高い信号がゼロボルト（０Ｖ）か又はその近傍にあるときに生成されるオフセット値、である。

【0011】

第１の測定回路は、第１のＡＤＣを含み得、第２の測定回路は、第２のＡＤＣを含み得、第２のＡＤＣは試験回路構成の最終測定仕様よりも低い精度を有し得る。第１の測定回路は第１のＡＤＣを含み得、第２の測定回路は第２のＡＤＣを含み得、第１のＡＤＣは第２のＡＤＣよりも正確であり得る。

【0012】

前の式では、ＧＨは正の値であり得、ＧＬは、ＧＨとは異なる負の値であり得る。ＧＨの絶対値とＧＬの絶対値との差は、５％以下であり得る。

【0013】

この概要の章を含めて本明細書で説明する特徴のうちの任意の２つ以上を組み合わせて、本明細書には具体的に説明されていない実施態様を形成することができる。

【0014】

本明細書で説明するシステム及び技術、又はそれらの一部分は、１つ又は複数の非一時的な機械可読記憶媒体に記憶され、本明細書で説明する動作を制御する（例えば、調整する）ように１つ又は複数の処理デバイスで実行可能な命令を含むコンピュータプログラム製品を使用して実装されるか、又はそのようなコンピュータプログラム製品によって制御され得る。本明細書で説明するシステム及び技術、又はそれらの一部分は、様々な動作を実施するための実行可能な命令を記憶する１つ又は複数の処理デバイス及びメモリを含むことができる、装置、方法、又は電子システムとして実装され得る。

【0015】

１つ又は複数の実施態様の詳細が、添付の図面及び以下の説明に記されている。他の特徴、目的、及び利点は、説明文及び図面、並びに特許請求の範囲から明らかになるであろう。

【図面の簡単な説明】

【0016】

【図1】例示的な差分測定回路構成を示す回路図である。

【図2】差分測定回路構成を含む例示的な自動試験装置の構成要素を示すブロック図である。

【発明を実施するための形態】

【0017】

異なる図における同様の参照番号は、同様の要素を示す。

【0018】

例示的な差分測定回路は、２つの入力信号間の差に基づいている出力電圧を生成する。例えば、２つの入力信号間の差に差動利得を適用して、出力電圧を生成する。実際の差分測定回路構成は、前述した理想的な差分測定回路構成とは異なる態様で振る舞うことがある。例えば、実際の差分測定回路構成は、２つの入力信号の電圧が等しい量だけ増加又は減少した場合であっても、異なる出力電圧を生成し得る。この挙動は、出力電圧を生成するのに使用される差動増幅器によって測定プロセスに持ち込まれた誤差に起因し得る。従って、本明細書で説明する回路構成及びプロセスを使用して、差動増幅器によって持ち込まれる誤差の一部又は全部を少なくとも部分的に補正するために使用することができる較正値が生成される。

【0019】

これに関して、本明細書で説明する例示的な回路構成は、２つの信号間の差を測定するための差分測定回路を含み得る。この回路構成を試験システムで使用して、被試験デバイス（ＤＵＴ）が試験に合格したか又は不合格であったかを判断し得る。一実施態様では、回路構成は、２つの信号を提供するための回路を含む。この場合には、２つの信号を提供するための回路は、低い信号（ＬＳ）を提供するための第１の回路と、高い信号（ＨＳ）を提供するための第２の回路と、を含む。高い信号は、低い信号よりも電圧の大きさが大きい。差動増幅器は、第１の回路からの低い信号と、第２の回路からの高い信号とを受け取り、高い信号及び低い信号に基づく出力電圧を生成するように構成される。この例では、高い信号の増幅は、低い信号の増幅とは異なっており、それにより、前述のように出力電圧の誤差がもたらされる。

【0020】

第１の測定回路は、出力電圧を測定するように構成され、第２の測定回路は、第１の回路における低い信号を測定するように構成される。マイクロプロセッサ又は１つ若しくは複数の他の適切な処理デバイスなどの処理ロジックは、第１の測定回路によって測定された出力電圧、第２の測定回路によって測定された低い信号、及び回路構成に対して得られた較正値に基づいて、差分測定値を決定するように構成される。差分測定値は、高い信号と低い信号との差に基づき得るか、又は差を表し得る。較正値を使用して、差動増幅器によって測定プロセスに持ち込まれた誤差を補正し得る。

【0021】

図１を参照すると、例示的な差分測定回路構成１０は、例示的な差動増幅器２０を含む。差動増幅器は、低い信号（ＬＳ）を提供するための抵抗１３を備えた経路中の第１の入力回路１２と、高い信号（ＬＳ）を提供するための抵抗１５を備えた経路中の第２の入力回路１４と、を含む。実施態様によっては、第１の入力回路及び第２の入力回路はただの導線であり得る。実施態様によっては、第１の入力回路及び第２の入力回路は、受動電子デバイス、能動電子デバイス、又は受動電子デバイスと能動電子デバイスとの組み合わせ、を含み得る。抵抗１３は抵抗値Ｒ１を有し、抵抗１５は抵抗値Ｒ２を有する。「高い」及び「低い」は、何らかの具体的な数値を必要とも、又はその示唆もしない。この例では、高い信号は、低い信号よりも電圧の大きさが大きい。アナログ／デジタル変換器（ＡＤＣ）１８は、第１の入力回路１２に接続され、第１の入力回路上のＬＳを測定するように構成される。演算増幅器などの増幅器１９は、ＨＳ及びＬＳを受け取り、ＨＳとＬＳとの差に基づく出力電圧（Ｖｏ）を生成するように構成される。ＡＤＣ２２は、回路経路２４に沿って差動増幅器２０の出力において接続され、出力電圧Ｖｏを測定するように構成される。差動増幅器２０では、抵抗２５は、フィードバック経路２７に沿って回路経路２４を低い信号の入力回路１２に接続する。抵抗２９は、フィードフォワード経路３０に沿って高い信号の入力回路１４をＡＤＣ２２に接続する。抵抗２５及び２９の抵抗値は、それぞれＫ１＊Ｒ１及びＫ２＊Ｒ２という積として表され、ここで、Ｋ１及びＫ２は、それぞれ、差動増幅器２０のローサイド増幅及びハイサイド増幅を表すか又はもたらす定数である。本明細書で説明するような任意の適切な回路構成又は処理デバイスを使用して実装され得る処理ロジック３２は、較正値を使用して、出力電圧Ｖｏの誤差を補正する。例えば、処理ロジックは、以下の式（１）に従って、較正値を使用して、差分電圧（ｈｓ－ｌｓ）を決定し得る。矢印３５は、概念的に、ＡＤＣ１８及び２２によって測定された値の伝達を表している。

【0022】

これに関して、Ｋ１≠Ｋ２である場合、差動増幅器２０の誤差が出力電圧に持ち込まれ得る。Ｋ１及びＫ２の絶対値は異なり得るが、実施態様によっては、Ｋ１及びＫ２の絶対値は近い。例えば、Ｋ１及びＫ２は、互いの１０％以内、互いの５％以内、互いの３％以内、又は互いの１％以内にあり得る。本明細書で説明する回路構成及びプロセスを使用して、差分測定値、即ち（ｈｓ－ｌｓ）を決定することがあり、ここでは、差動増幅器によって測定プロセスに持ち込まれた誤差が低減、最小化、又は除去されている。言い換えると、（ｈｓ－ｌｓ）は、図１の差動増幅器又は他の回路構成によって持ち込まれた誤差が低減、最小化、又は除去された状態での、高い信号（ＨＳ）と低い信号（ＬＳ）との差であり得る。一例では、この差分電圧（ｈｓ－ｌｓ）は、以下のように表される。

【数3】

ここで、ＶｏはＡＤＣ２２によって測定された出力電圧、ｌｓ（ｍ）はＡＤＣ１８によって測定された低い信号（ＬＳ）、ＧＨ及びＧＬは増幅器の利得値、並びにＯｆｓは、低い信号及び高い信号がゼロボルト（０Ｖ）か又はその近傍に設定されているときに生成されるオフセット値、である。

【0023】

式（１）では、差分電圧（ｈｓ－ｌｓ）は、２つの測定値、即ちＡＤＣ２２によって測定された出力電圧Ｖｏ及びＡＤＣ１８によって測定されたｌｓ（ｍ）、の項で表されている。ｌｓ（ｍ）は、少数

【数4】

によって乗算される、式（１）中の独立項である。これに関して、この例ではＫ１の絶対値はＫ２の絶対値に近いので、ＧＬは－ＧＨとほぼ等しくなり、

【数5】

の値は比較的に小さくなる。よって、ＧＬとＧＨを加算すると、ゼロに近い値が生成される。例によっては、ＧＬ及びＧＨの絶対値は、互いの１０％以内、互いの５％以内、互いの３％以内、又は互いの１％以内にあり得る。

【数6】

の誤差の寄与分は比較的に小さいので、ＡＤＣ１８が高精度である必要はない。即ち、ＡＤＣ１８の精度が低いとしても（例えば、ＡＤＣ１８は１０％不正確、２０％不正確、３０％不正確であるなど）、ｌｓ（ｍ）を含む式（１）の誤差項は小さくなり、従って、（ｈｓ－ｌｓ）の値に対してはあまり影響しない。

【0024】

実施態様によっては、ＡＤＣ１８は、回路構成１０の最終的な測定仕様よりも精度が低いことがある。一例では、ＡＤＣ２２は、ＡＤＣ１８よりも正確であり得る。その結果、ＡＤＣ１８はＡＤＣ２２よりも安価であり得る。実施態様によっては、ｌｓ（ｍ）の絶対値（ＡＤＣ１８によって測定される値）は比較的に低い。例えば、ｌｓ（ｍ）は５００ｍＶ（ミリボルト）以下、４００ｍＶ以下、３００ｍＶ以下、２００ｍＶ以下、又は１００ｍＶ以下であり得る。実施態様によっては、低電圧ＬＳは高電圧ＨＳの５０％であるか、低電圧ＬＳは高電圧ＨＳの４０％であるか、低電圧ＬＳは高電圧ＨＳの３０％であるか、低電圧ＬＳは高電圧ＨＳの２０％であるか、又は低電圧ＬＳは高電圧ＨＳの１０％である。

【0025】

実施態様によっては、較正値は、利得又は「利得係数」ＧＨ及びＧＬである。実施態様によっては、較正値はそれらの利得に基づいている。差動増幅器によって持ち込まれた誤差を較正するために、式（１）に従って較正値が適用され得る。例えば、処理ロジックは、較正係数を使用して、ｌｓ（ｍ）及びＶｏについてのＡＤＣ１８及び２２による測定値、並びに上記の式（１）を使用して、差分電圧（ｈｓ－ｌｓ）を決定し得る。以下の操作は、式（１）の利得ＧＨ及びＧＬを取得するために実施され得る。

【0026】

ＧＨを取得するための第１の例示的なプロセスでは、ＬＳにおいてグランド信号を提供するために、第１の入力回路１２を電気的グランドに接続し、ＨＳにおいて既知の電圧信号を提供するために、第２の入力回路１４を既知の電圧レベルに接続し、ＡＤＣ２２を使用してＶｏを測定する。ここでのＶｏはＶｏ（ｈｓ）と呼ばれる、というのも、これは、高い信号の値のみに基づくからである。出力電圧Ｖｏ（ｈｓ）はＨＳ＊ＧＨに等しく、ここで、ＧＨは第２の入力回路１４からＡＤＣ２２への利得である。ＧＨは、Ｖｏ（ｈｓ）／ＨＳによって決定することができる、というのも、電圧信号ＨＳは既知であり、出力電圧Ｖｏ（ｈｓ）は既知であるからである。

【0027】

ＧＬを取得するための第１の例示的なプロセスでは、ＨＳにおいてグランド信号を提供するために、第２の入力回路１４を電気的グランドに接続し、ＬＳにおいて既知の電圧信号を提供するために、第１の入力回路１２を既知の電圧レベルに接続し、ＡＤＣ２２を使用してＶｏを測定する。ここでのＶｏはＶｏ（ｌｓ）と呼ばれる、というのも、これは、低い信号の値のみに基づくからである。出力電圧Ｖｏ（ｌｓ）はＬＳ＊ＧＬに等しく、ここで、ＧＬは第１の入力回路１２から経路２４への利得である。ＧＬは、Ｖｏ（ｌｓ）／ＬＳによって決定することができる、というのも、出力電圧Ｖｏ（ｌｓ）は既知であり、電圧信号ＬＳは既知であり、ＡＤＣ１８によって測定できるからである。この例では、ＬＳは負の値である。

【0028】

或いは、第２の例示的なプロセスにおいて、以下の操作を行って、ＧＨ及びＧＨ＋ＧＬの利得値を取得し得る。ＧＨ及びＧＨ＋ＧＬが分かると、ＧＨ＋ＧＬからＧＨを引くことによって、ＧＬの値を決定することができる。これらの操作は、例えば、ＬＳにおいて既知の電圧を生成するために第１の入力回路１２に接続することが困難であるか、又はそのような接続を行うことができない場合に、使用され得る。

【0029】

ＧＨを取得するための第２の例示的なプロセスでは、ＬＳにおいてグランド信号を提供するために、第１の入力回路１２を電気的グランドに接続し、第２の入力回路１４を既知の電圧レベルに接続する。従って、出力電圧Ｖｏ（ｈｓ）はＨＳ＊ＧＨに等しく、ここで、ＧＨは第２の入力回路１４からＡＤＣ２２への利得である。ＧＨは、決定することができる、というのも、ＨＳにおける電圧信号は既知であり、出力電圧Ｖｏ（ｈｓ）は既知であるからである。即ち、ＧＨは、Ｖｏ（ｈｓ）／ＨＳによって決定することができる、というのも、ＨＳにおける電圧信号は既知であり、出力電圧Ｖｏ（ｈｓ）は既知であるからである。

【0030】

第２の例示的なプロセスは、ＧＨ＋ＧＬについて唯一の値を取得する。即ち、ＧＨ＋ＧＬについての単一の値が得られ、ＧＬは個別には得られない。ＧＨ＋ＧＬを取得するために、第１の入力回路１２と第２の回路入力１４を一緒に接続する、例えば、ＨＳをＬＳと電気的に短絡させる。結果として得られる短絡した対は、ＡＤＣ１８によって測定することができる既知の電圧レベルＶ（ｈｌ）に接続される。この例では、出力電圧ＶｏはＶ（ｈｌ）の関数であり、Ｖｏ（ｈｌ）として表される。Ｖｏ（ｈｌ）は以下のように決定される：Ｖｏ（ｈｌ）＝Ｖ（ｈｌ）＊ＧＨＬ、但し、ＧＨＬは、電気的に短絡されたＨＳ－ＬＳ接続からＡＤＣ２２への利得である。ＧＨＬは、決定することができる、というのも、Ｖ（ｈｌ）は既知であり、出力電圧Ｖｏ（ｈｌ）は既知であるからである。即ち、ＧＨＬはＶｏ（ｈｌ）／Ｖ（ｈｌ）として定義される。

【0031】

線形性により、電気的に短絡されたＨＳ及びＬＳの寄与分は、以下の通り、ＨＳ及びＬＳとそれぞれの利得との重ね合わせとして表すことができる。
（２） Ｖ（ｈｌ）＊ＧＨＬ＝Ｖ（ｈｌ）＊ＧＨ＋Ｖ（ｈｌ）＊ＧＬ
ＧＬを取得するために、式（２）の両辺をＶ（ｈｌ）で割ると、以下が得られる。
ＧＨＬ＝ＧＨ＋ＧＬ
ＧＬ＝ＧＨＬ－ＧＨ
出力電圧Ｖｏは、以下のように表現することができる。
Ｖｏ＝ｈｓ＊ＧＨ＋ｌｓ（ｍ）＊ＧＬ
＝ｈｓ＊ＧＨ＋ｌｓ（ｍ）（ＧＨＬ－ＧＨ）
＝ｈｓ＊ＧＨ－ｌｓ（ｍ）＊ＧＨ＋ｌｓ＊ＧＨＬ
（３） ＝（ｈｓ－ｌｓ）ＧＨ＋ｌｓ（ｍ）（ＧＨＬ）
（ＨＳ－ＬＳ）について式（３）を解くと、次のようになる。

【数7】

式（４）は、式（１）の以下の項と同じである。

【数8】

なお、式（５）は、オフセット電圧値がゼロであることを仮定していることに留意されたい。式（１）では、ゼロではないオフセット電圧（Ｏｆｓ）値が考慮に入れられ較正されており、ＨＳ及びＬＳをゼロに設定し出力電圧を測定することにより、ゼロではないオフセット電圧（Ｏｆｓ）値を式（５）に追加することができる。

【0032】

本明細書で説明する種類の例示的な差分測定回路を、グランド再参照回路で使用することができる。グランド再参照回路は、自動試験装置（ＡＴＥ）の一部である試験回路構成に含まれ得る。例示的なＡＴＥでは、デバイスインターフェースボード（ＤＩＢ）などの回路基板がＤＵＴに接続される。ＤＵＴは、ＤＩＢ上の第１の電気的基準、例えば、第１の電気的グランド（「グランド」）に接続される。試験機器に含まれ得る試験回路構成は、第２の電気的基準、例えば、第２の電気的グランド（「グランド」）に接続される。第２のグランドは、第１のグランドとは電圧が異なり、これにより、ＤＵＴから試験回路構成に出力される一対の信号は、この一対の信号が一定の電圧差を維持している場合であっても、電圧値が変化するようになる。例えば、第１及び第２の電気的グランドは、ミリボルト程度の電圧差を有し得る。一例では、第１及び第２の電気的グランドは、２００ｍＶの差を有し得る。

【0033】

図２では、例示的なＡＴＥ４０は、第１のグランド４５に接続されたＤＵＴ４４を保持するＤＩＢ４２を含む。例示的なＡＴＥ４０は、第１のグランド４５とは電圧値が異なる第２のグランド４９に接続されたパラメトリック測定ユニット（ＰＭＵ）又はピンエレクトロニクス（ＰＥ）などの試験回路構成４７を含む試験機器４６も含む。試験回路構成４７は、図１に示す種類のものであり得る差分測定回路構成を含む。差分測定回路構成は、本明細書で説明する種類の差動増幅器５０を含む。高い信号ＨＳ５１及び低い信号５２は、ＤＵＴ４４から試験回路構成４７に送られる。これらの信号は、試験回路構成４７によって出力される試験信号に応答するものであるか、又は試験回路構成４７によって出力される試験信号からは独立したものであり得る。差動増幅器５０は、高い信号ＨＳ５１と低い信号５２を比較して出力電圧を生成し、出力電圧は、ＤＵＴ４４が試験に合格したか若しくは不合格であったかを示すことがあるか、又は、ＤＵＴ４４が試験に合格したか若しくは不合格であったかを判定するための更なる処理に使用され得る。

【0034】

第１のグランド４５と第２のグランド４９との間の電圧レベルの差により、本明細書で説明する種類の誤差が発生する。例えば、差動増幅器５０は、ＤＵＴ４４から送られた高い信号ＨＳ５１及び低い５２の電圧が等しい量だけ増加又は減少する場合に、異なる出力電圧（Ｖｏ）を生成し得る。これは、例えば、グランド４５及び４９の異なる電圧レベルによって生成される電流ループから生じる電圧に起因して、発生し得る。本明細書で説明するプロセスを使用して、これらの誤差を補正するための較正値を決定し、それらの較正値をコンピュータメモリに記憶し、回路の動作中にそれらの較正値を使用して、補正された出力電圧を生成し得る。

【0035】

本明細書で説明する例示的なシステムを使用して行われる試験は、ハードウェア又はハードウェアとソフトウェアとの組み合わせを使用して実施され得る。例えば、本明細書で説明したものと同様のシステムは、システム内の様々な場所に配置された様々なコントローラ及び／又は処理デバイスを含んで、自動化された要素の動作を制御し得る。中央コンピュータが、それらの様々なコントローラ又は処理デバイス間の動作を連係させ得る。中央コンピュータ、コントローラ、及び処理デバイスは、様々なソフトウェアルーチンを実行して、様々な自動化された要素の制御及び連係を実現し得る。

【0036】

本明細書で説明するプロセスは、システム又は任意の他の適切なコンピューティングデバイスによって実施され得る。プロセスは、１つ又は複数のデータ処理装置、例えば、プログラム可能プロセッサ、１台のコンピュータ、複数のコンピュータ、及び／又はプログラム可能ロジックコンポーネントなどによって実行するために、又はそれらの動作を制御するために、１つ又は複数のコンピュータプログラム製品、例えば、１つ又は複数の非一時的な機械可読媒体などの１つ又は複数の情報キャリアに具体的に具現化された１つ又は複数のコンピュータプログラム、を使用して、少なくとも部分的に制御され得る。

【0037】

コンピュータプログラムは、コンパイル型言語又はインタープリタ型言語を含む任意の形式のプログラミング言語で書かれていることがあり、スタンドアロンプログラム若しくはモジュールとして、コンポーネント、サブルーチン、又はコンピューティング環境での使用に適した他のユニット、を含む、任意の形態で配備され得る。コンピュータプログラムは、１つのサイトにある、又は複数のサイトにまたがって分散しネットワークによって相互接続された、１台のコンピュータ又は複数のコンピュータ上で実行されるように配備され得る。

【0038】

試験の全部又は一部の実施に関連付けられたアクションは、１つ又は複数のプログラム可能プロセッサが、１つ又は複数のコンピュータプログラムを実行して本明細書で説明する機能を実施することにより、実施され得る。試験の全部又は一部は、専用の論理回路構成、例えば、ＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）及び／又はＡＳＩＣ（特定用途向け集積回路）などを使用して実施され得る。

【0039】

コンピュータプログラムの実行に適したプロセッサには、例として、汎用と専用の両方のマイクロプロセッサ、及び任意の種類のデジタルコンピュータの任意の１つ又は複数のプロセッサが含まれる。一般に、プロセッサは、読み出し専用記憶領域、又はランダムアクセス記憶領域、又はその両方から、命令及びデータを受け取る。コンピュータ（サーバを含む）の要素には、命令を実行するための１つ又は複数のプロセッサと、命令及びデータを記憶するための１つ又は複数の記憶領域デバイスと、が含まれる。一般に、コンピュータは、データを記憶するための大容量記憶デバイス、例えば、磁気ディスク、光磁気ディスク、又は光ディスクなどの、１つ又は複数の機械可読記憶媒体を含むか、又はこれらからデータを受け取るか若しくはこれらにデータを転送するか若しくはその両方であるように動作可能なように結合されている。コンピュータプログラム命令及びデータを具現化するのに適した機械可読記憶媒体には、例として、例えばＥＰＲＯＭ、ＥＥＰＲＯＭ、及びフラッシュ記憶領域デバイスなどの半導体記憶領域デバイス、例えば内蔵ハードディスク又はリムーバブルディスクなどの磁気ディスク、光磁気ディスク、並びにＣＤ－ＲＯＭ及びＤＶＤ－ＲＯＭディスク、を含む、全ての形態の不揮発性の記憶領域が含まれる。

【0040】

本明細書で使用される場合、「電気的な接続」は、直接的な物理的接続、又は、介在する構成要素を含むものの接続された構成要素間を電気信号が流れる間接的な接続、を含み得る。電気信号が流れる、本明細書で言及する電気回路構成を含むいかなる「接続」も、特に断りのない限り、「接続」を修飾する「電気的」という語が使用されているかどうかに関わらず電気的な接続であり、必ずしも直接的な物理的接続であるとは限らない。

【0041】

本明細書で説明する異なる実施態様の要素を組み合わせて、上記では具体的に記載されていない他の実施形態を形成することができる。要素は、動作に悪影響を与えることなく、本明細書で説明する構造から省かれ得る。更に、様々な別個の要素を１つ又は複数の個々の要素へと組み合わせて、本明細書で説明する機能を実施し得る。

【図1】

【図2】

【国際調査報告】