知財求人 - 知財ポータルサイト「IP Force」
▶ テキサス インスツルメンツ インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-04-19
(54)【発明の名称】電流レギュレータシステム
(51)【国際特許分類】
H02M 3/155 20060101AFI20230412BHJP
【ＦＩ】
H02M3/155 H
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2022552713
(86)(22)【出願日】2021-03-01
(85)【翻訳文提出日】2022-11-02
(86)【国際出願番号】 US2021020243
(87)【国際公開番号】W WO2021178290
(87)【国際公開日】2021-09-10
(31)【優先権主張番号】17/136,442
(32)【優先日】2020-12-29
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】62/984,049
(32)【優先日】2020-03-02
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【代理人】
【識別番号】230129078
【弁護士】
【氏名又は名称】佐藤 仁
(72)【発明者】
【氏名】イヴァン シュムコフ
(72)【発明者】
【氏名】エーリヒ‐ヨハン バイエル
(72)【発明者】
【氏名】ルーディガー ガンツ
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA00
5H730AS01
5H730BB13
5H730BB14
5H730BB57
5H730DD04
5H730DD16
5H730EE59
5H730FD01
5H730FD41
5H730FG00
(57)【要約】
電源システム（１００）の一例が、スイッチング電圧レギュレータ（１０２）を含み、スイッチング電圧レギュレータ（１０２）は、スイッチング信号に応答し入力電圧に基づいて出力電圧を生成するために入力電流を導通させるように構成された少なくとも一つのスイッチ（１０４）を含む。システム（１００）はまた、少なくとも一つのスイッチ（１０４）のスイッチング期間を定義するスイッチング時間を設定するために、入力電流の最大平均振幅設定点を定義する基準電流に対する入力電流の振幅に基づいて電流サンプル電圧を生成するように構成された電流レギュレータ（１０６）を含む。システム（１００）はまた、基準電圧に対する出力電圧の振幅に基づき、また、スイッチング時間に基づいて、少なくとも一つのスイッチ（１０４）を制御するためのスイッチング信号を提供するように構成されたスイッチコントローラ（１１０）を含む。
【特許請求の範囲】
【請求項1】
回路であって、スイッチング電圧レギュレータと、
電流レギュレータと、
スイッチコントローラと、
を含み、
前記スイッチング電圧レギュレータが、第１の入力、第２の入力、及び出力を有し、前記第１の入力が入力電流の源に結合され、
前記電流レギュレータが、入力、第１の出力、及び第２の出力を有し、前記入力が前記入力電流の前記源に結合され、前記電流レギュレータが、電流サンプリング電圧に応答する論理状態を有する比較信号を前記第１の出力において提供するように構成され、前記電流レギュレータが、前記スイッチング電圧レギュレータのスイッチング期間にわたる前記入力電流の最大平均振幅設定点に比例する基準電流を前記第２の出力において提供するように構成され、
前記スイッチコントローラが、第１の入力、第２の入力、第３の入力、及び出力を有し、前記第１の入力が、前記電流レギュレータ回路の前記第１の出力に結合され、前記第２の入力が前記スイッチング電圧レギュレータの前記出力に結合され、前記第３の入力が、基準電圧源に結合されるように適合され、前記出力が前記スイッチング電圧レギュレータの前記第２の入力に結合される、
回路。
【請求項2】
請求項１に記載の回路であって、前記電流レギュレータが、前記スイッチコントローラの前記出力から提供されるスイッチング信号に応答する前記スイッチング電圧レギュレータの第１のスイッチングフェーズにおいて、サンプリング電流を受け取るための入力を有するサンプリングキャパシタを含み、前記サンプリング電流が、前記サンプリングキャパシタに流れる充電電流から前記サンプリングキャパシタから流れる前記基準電流を差し引いたものに等しい振幅を有し、前記充電電流が前記入力電流に応答する振幅を有し、前記サンプリングキャパシタが、前記電流サンプリング電圧を生成するように前記サンプリング電流に応答して充電する、回路。
【請求項3】
請求項２に記載の回路であって、前記基準電流が前記サンプリングキャパシタから流れることに応答して、前記サンプリングキャパシタが、前記スイッチング電圧レギュレータの第２のスイッチングフェーズの間、放電して、前記電流サンプリング電圧を低下させ、前記スイッチコントローラが、前記電流サンプリング電圧を監視し、前記電流サンプリング電圧がほぼゼロの振幅を有することに応答して、前記第２のスイッチングフェーズから前記第１のスイッチングフェーズに切り替える、回路。
【請求項4】
請求項２に記載の回路であって、前記電流レギュレータがトランスコンダクタンス増幅器を含み、前記トランスコンダクタンス増幅器が、前記入力電流を監視して、前記入力電流に応答する前記充電電流を生成するように構成され、前記充電電流が前記入力電流に比例してスケーリングされた振幅を有する、回路。
【請求項5】
請求項４に記載の回路であって、前記トランスコンダクタンス増幅器が第１のトランスコンダクタンス増幅器であり、前記電流レギュレータが更に、
前記基準電流を生成するように構成される第２のトランスコンダクタンス増幅器と、
前記サンプリングキャパシタに結合されたトランジスタを介して前記基準電流をミラーリングするように構成される電流ミラーと、
を含む、
回路。
【請求項6】
請求項２に記載の回路であって、前記電流レギュレータが、前記スイッチング電圧レギュレータの降圧及び昇圧動作の少なくとも一つに応答して前記充電電流を生成するために、それぞれの複数の電流を提供するように構成された複数の電流源の間で切り替わるように構成される、回路。
【請求項7】
請求項１に記載の回路であって、前記スイッチコントローラが、前記電流サンプリング電圧を受け取る入力及び第１の比較信号を提供する出力を有するサンプリング比較器と、
出力電圧を受け取るための第１の入力及び基準電圧を受け取るための第２の入力を有する基準比較器であって、第２の比較信号を提供する出力を有する前記基準比較器と、
前記第１の比較信号を受信するための第１の入力及び前記第２の比較信号を受信するための第２の入力を有する状態機械と、
を含み、
前記状態機械が、前記スイッチコントローラの前記出力から提供されたスイッチング信号を提供する第１の出力と、スイッチ制御信号を提供する第２の出力も有する、
回路。
【請求項8】
請求項７に記載の回路であって、前記電流レギュレータが、前記スイッチ制御信号を受信する第２の入力を有し、前記スイッチ制御信号が、前記入力電流及び前記基準電流の各々の電流経路を提供するようにスイッチを制御して、前記状態機械によって定義されたスイッチングフェーズに応答して前記電流サンプリング電圧を生成する、回路。
【請求項9】
電源システムであって、スイッチング電圧レギュレータと、
電流レギュレータと、
スイッチコントローラと、
を含み、
前記スイッチング電圧レギュレータが、入力電流を導通させて、スイッチング信号及び入力電圧に応答する出力電圧を生成させるように構成された少なくとも一つのスイッチを含み、
前記電流レギュレータが、前記少なくとも一つのスイッチのスイッチング期間を定義するスイッチング時間を設定するために、前記入力電流の最大平均振幅設定点を定義する基準電流に対する前記入力電流の振幅に応答して電流サンプル電圧を生成するように構成され、
前記スイッチコントローラが、基準電圧に対する前記出力電圧の振幅に応答し、また、前記スイッチング時間に応答して、前記少なくとも一つのスイッチを制御するために前記スイッチング信号を提供するように構成される、
システム。
【請求項10】
請求項９に記載のシステムであって、前記電流レギュレータが、前記電流サンプリング電圧を生成するために、前記スイッチング信号に応答して前記スイッチング電圧レギュレータの第１のスイッチングフェーズにおいて、サンプリング電流をサンプリングするサンプリングキャパシタを含み、前記サンプリング電流が、前記サンプリングキャパシタに流れる充電電流から前記サンプリングキャパシタから流れる前記基準電流を差し引いたものに等しい振幅を有し、前記充電電流が前記入力電流に応答する振幅を有する、システム。
【請求項11】
請求項１０に記載のシステムであって、前記サンプリングキャパシタが、前記サンプリングキャパシタから流れる前記基準電流に応答する前記スイッチング電圧レギュレータの第２のスイッチングフェーズの間、放電して、前記電流サンプリング電圧を低下させ、前記スイッチコントローラが、前記電流サンプリング電圧を監視し、前記電流サンプリング電圧がほぼゼロの振幅を有することに応答して、前記第２のスイッチングフェーズから前記第１のスイッチングフェーズに切り替え、前記スイッチング時間が、前記第１及び第２のスイッチングフェーズに等しい持続時間を有する、システム。
【請求項12】
請求項１０に記載のシステムであって、前記電流レギュレータがトランスコンダクタンス増幅器を含み、前記トランスコンダクタンス増幅器が、前記入力電流を監視して、前記入力電流に応答する前記充電電流を生成するように構成され、前記充電電流が、前記入力電流に比例してスケーリングされる振幅を有する、システム。
【請求項13】
請求項１２に記載のシステムであって、前記トランスコンダクタンス増幅器が第１のトランスコンダクタンス増幅器であり、前記電流レギュレータが、
前記基準電流を生成するように構成された第２のトランスコンダクタンス増幅器と、
前記サンプリングキャパシタに結合されたトランジスタを介して前記基準電流をミラーリングするように構成された電流ミラーと、
を更に含む、
システム。
【請求項14】
請求項１０に記載のシステムであって、前記電流レギュレータが、前記スイッチング電圧レギュレータの降圧及び昇圧動作の少なくとも一つに応答する前記充電電流を生成するために、それぞれの複数の電流を提供するように構成された複数の電流源の間で切り替わるように構成される、システム。
【請求項15】
集積回路（ＩＣ）であって、スイッチング電圧レギュレータと、
電流レギュレータと、
入力ピンと、
スイッチコントローラと、
を含み、
前記スイッチング電圧レギュレータが、スイッチング信号及び入力電圧に応答する出力電圧を生成するために、入力電流を導通させるように構成された少なくとも一つのスイッチを含み、
前記電流レギュレータが、サンプリングキャパシタの両端で電流サンプル電圧を生成するように構成され、前記電流サンプル電圧が、前記少なくとも一つのスイッチのスイッチング期間を定義するスイッチング時間を設定するために前記入力電流の最大平均振幅設定点に比例する基準電流に対する前記入力電流の振幅に応答しており、
前記入力ピンが、前記基準電流の源に結合されるように適合され、
前記スイッチコントローラが、前記スイッチング時間に応答し、また、基準電圧に対する前記出力電圧の振幅に応答して、前記少なくとも一つのスイッチを制御するために前記スイッチング信号を提供するように構成される、
ＩＣ。
【請求項16】
請求項１５に記載のＩＣであって、前記サンプリングキャパシタが、前記電流サンプリング電圧を生成するために、前記スイッチング信号に応答して前記スイッチング電圧レギュレータの第１のスイッチングフェーズにおけるサンプリング電流を統合し、前記サンプリング電流が、前記サンプリングキャパシタに流れる充電電流から前記サンプリングキャパシタから流れる前記基準電流を差し引いたものに等しい振幅を有しており、
前記充電電流が、前記入力電流に応答する振幅を有する、
ＩＣ。
【請求項17】
請求項１６に記載のＩＣであって、前記サンプリングキャパシタが、前記サンプリングキャパシタから流れる前記基準電流に応答して前記スイッチング電圧レギュレータの第２のスイッチングフェーズの間、放電して、前記電流サンプリング電圧を低下させ、
前記スイッチコントローラが、前記電流サンプリング電圧を監視し、前記電流サンプリング電圧がほぼゼロの振幅を有することに応答して、前記第２のスイッチングフェーズから前記第１のスイッチングフェーズに切り替え、
前記スイッチング時間が、前記第１及び第２のスイッチングフェーズに等しい持続時間を有する、
ＩＣ。
【請求項18】
請求項１６に記載のＩＣであって、前記電流レギュレータがトランスコンダクタンス増幅器を含み、前記トランスコンダクタンス増幅器が、前記入力電流を監視して、前記入力電流に応答して前記充電電流を生成するように構成され、前記充電電流が、前記入力電流に比例してスケーリングされた振幅を有する、ＩＣ。
【請求項19】
請求項１８に記載のＩＣであって、前記トランスコンダクタンス増幅器が第１のトランスコンダクタンス増幅器であり、前記電流レギュレータが、
前記基準電流を生成するように構成される第２のトランスコンダクタンス増幅器と、
前記サンプリングキャパシタに結合されたトランジスタを介して前記基準電流をミラーリングするように構成される電流ミラーと、
を更に含む、
ＩＣ。
【請求項20】
請求項１６に記載のＩＣであって、前記電流レギュレータが、前記スイッチング電圧レギュレータの降圧及び昇圧動作の少なく一つに応答して前記充電電流を生成するために、それぞれの複数の電流を提供するように構成された複数の電流源の間で切り替わるように構成される、ＩＣ。
【発明の詳細な説明】
【技術分野】
【0001】
本記載は、全般的に電子回路に関し、特に、電流レギュレータシステムに関する。
【背景技術】
【0002】
電源回路は種々の異なる方式で実装され得る。電源回路の例には、同期整流器電力コンバータ、非同期整流器電力コンバータ、共振電力コンバータ、及びその他の種々のタイプのスイッチング電力コンバータの任意のものが含まれる。従って、典型的な電源回路が、一つ又は複数のスイッチを活性化して、入力電圧を出力電圧に変換し得る。電源回路は典型的にワイヤレス電子デバイスに実装される。その結果、入力電圧は典型的にバッテリによって提供される。従って、バッテリの動作寿命は、典型的に、電源回路において出力電圧を生成するために入力電圧から提供される入力電流の振幅によって制限される。例えば、インダクタを介して電力を提供するスイッチング電源回路では、バッテリの動作寿命はスイッチング電源回路の動作サイクルを介する入力電流の平均振幅に基づき得る。
【発明の概要】
【0003】
例示の回路が、第１の入力、第２の入力、及び出力を有するスイッチング電圧レギュレータを含む。第１の入力は入力電流の源に結合される。電流レギュレータが、入力、第１の出力、及び第２の出力を有する。入力は入力電流の源に結合される。電流レギュレータは、第１の出力において、電流サンプリング電圧に応答する論理状態を有する比較信号を提供する。電流レギュレータは、スイッチング電圧レギュレータのスイッチング期間にわたる入力電流の最大平均振幅設定点に比例する基準電流を第２の出力において提供する。スイッチコントローラが、第１の入力、第２の入力、第３の入力、及び出力を有し、第１の入力は、電流レギュレータ回路の第１の出力に結合される。第２の入力は、スイッチング電圧レギュレータの出力に結合され、第３の入力は、基準電圧源に結合されるように適合される。出力はスイッチング電圧レギュレータの第２の入力に結合される。
【0004】
電源システムの一例が、スイッチング電圧レギュレータを含み、スイッチング電圧レギュレータは、スイッチング信号に応答し入力電圧に基づいて出力電圧を生成するために入力電流を導通させるように構成された少なくとも一つのスイッチを含む。このシステムはまた、少なくとも一つのスイッチのスイッチング期間を定義するスイッチング時間を設定するために、入力電流の最大平均振幅設定点を定義する基準電流に対する入力電流の振幅に基づいて電流サンプル電圧を生成するように構成された電流レギュレータを含む。このシステムはまた、基準電圧に対する出力電圧の振幅に基づき、スイッチング時間に基づいて、少なくとも一つのスイッチを制御するためのスイッチング信号を提供するように構成された、スイッチコントローラを含む。
【0005】
集積回路（ＩＣ）の一例が、スイッチング電圧レギュレータを含み、スイッチング電圧レギュレータは、スイッチング信号に応答し入力電圧に基づいて出力電圧を生成するために入力電流を導通させるように構成された少なくとも一つのスイッチを含む。このＩＣはまた、サンプリングキャパシタの両端に電流サンプル電圧を生成するように構成された電流レギュレータを含む。電流サンプル電圧は、少なくとも一つのスイッチのスイッチング期間を定義するスイッチング時間を設定するために、第１の外部ピンに設定され、入力電流の最大平均振幅設定点に比例する基準電流に対する入力電流の振幅に基づき得る。このＩＣは、基準電流の源に結合するように適合された入力ピンを含む。このＩＣは、スイッチング時間に基づき、第２の外部ピンにおいて設定される基準電圧に対する出力電圧の振幅に基づいて、少なくとも一つのスイッチを制御するためのスイッチング信号を提供するように構成されたスイッチコントローラを更に含む。
【図面の簡単な説明】
【0006】
【図1】電源システムのブロック図の一例である。
【0007】
【図2】電源回路の概略電気回路図の一例である。
【0008】
【図3】タイミング図の一例である。
【0009】
【図4】タイミング図の別の例である。
【0010】
【図5】電源回路における電流フローの概略電気回路図の一例である。
【0011】
【図6】電源回路における電流フローの概略電気回路図の別の例である。
【0012】
【図7】電源回路の概略電気回路図の別の例である。
【0013】
【図8】電源回路における電流フローの概略電気回路図の別の例である。
【0014】
【図9】電源回路における電流フローの概略電気回路図の別の例である。
【0015】
【図10】電源回路における電流フローの概略電気回路図の別の例である。
【0016】
【図11】電源回路における電流フローの概略電気回路図の別の例である。
【0017】
【図12】電源回路における電流フローの概略電気回路図の別の例である。
【0018】
【図13】電源回路における電流フローの概略電気回路図の別の例である。
【発明を実施するための形態】
【0019】
本記載は、全般的に、電子回路に関し、特に、電流レギュレータシステムに関する。電流レギュレータシステムは、スイッチング電源システム等の電源システムに含まれ得る。電源システムはまた、スイッチ信号によって制御されて入力電圧からインダクタを介して入力電流を提供し、出力電圧を生成する、少なくとも一つのスイッチを含むスイッチング電圧レギュレータを含み得る。電源システムは、入力電流の振幅を調整するために、基準電圧に対する、及び、スイッチング電圧レギュレータのスイッチング時間に関連する振幅を有する電流サンプリング電圧に対する出力電圧等に基づいて、スイッチ信号を生成するように構成されたスイッチコントローラを更に含む。
【0020】
一例として、入力電圧はバッテリから提供される。そのため、電流レギュレータシステムは、入力電流の振幅を調整してバッテリからの電流引き出しを軽減し、従って、バッテリの動作寿命を延ばすように構成され得る。電流レギュレータシステムは、サンプリング電流に基づく電流サンプリング電圧を生成するように構成されたサンプリングキャパシタを含み得る。サンプリング電流は、入力電流及び基準電流に関連する充電電流に基づき得る。一例として、充電電流は、入力電流に基づいて生成され、入力電流に比例する。別の例として、充電電流は、入力電流に比例すると推定される固定振幅を有する電流である。基準電流は、スイッチング期間にわたる入力電流の最大平均振幅設定点に比例する振幅を有し得る。
【0021】
電流サンプリング電圧は、スイッチング電圧レギュレータの第１のスイッチングフェーズの間、充電電流の振幅から基準電流を差し引いたものに基づく振幅を有し得る。例えば、基準電流はサンプリングキャパシタから流れるように配される。従って、スイッチング電圧レギュレータの第１のスイッチングフェーズの間、電流サンプリング電圧の振幅は増加し得る。スイッチング電圧レギュレータの第２のスイッチングフェーズの間、電流サンプリング電圧の振幅は、基準電流のみに基づき得、その結果、スイッチング電圧レギュレータの第２のスイッチングフェーズの間、電流サンプリング電圧の振幅は減少し得る。第１のサンプリングフェーズにおけるサンプリングキャパシタの充電開始から第２のサンプリングフェーズにおけるサンプリングキャパシタの放電終了までの時間（例えば、ほぼゼロの等しい電荷の間）の持続時間は、スイッチング電圧レギュレータのスイッチング時間を定義し得る。従って、スイッチコントローラは、電流サンプリング電圧の振幅を監視して、スイッチング電圧レギュレータのスイッチングフェーズ間を切り替え、従って、出力電圧及び入力電流の振幅を調整し得る。
【0022】
図１は、電源システム１００のブロック図の一例である。電源システム１００は、ラップトップコンピュータ、タブレットコンピュータ、スマートフォン、又はその他の種々の電子デバイスの任意のもの等、種々のワイヤレス電子デバイスの任意のものに実装され得る。電源システム１００は、入力電圧ＶＩＮから出力電圧ＶＯＵＴを生成するように構成される。一例として、入力電圧ＶＩＮはバッテリから提供される。本明細書で説明されるように、電源システム１００は、バッテリから引き出される入力電流ＩＩＮの調整を提供して、入力電流ＩＩＮの平均振幅を軽減し、従って、バッテリの動作寿命を延長し得る。一例として、電源システム１００は集積回路（ＩＣ）上に又はその一部として作製される。
【0023】
電源システム１００は、図１の例に信号ＳＳとして示されるそれぞれの少なくとも一つのスイッチング信号によって制御される少なくとも一つのスイッチ１０４を含み、入力電圧ＶＩＮに基づいて出力電圧ＶＯＵＴを生成するスイッチング電圧レギュレータ１０２を含む。一例として、スイッチング電圧レギュレータ１０２は、降圧レギュレータ又は昇圧レギュレータとして動作し、及び／又は降圧及び昇圧モードで動作して、出力電圧ＶＯＵＴを生成する。例えば、スイッチ１０４は、高側スイッチ（例えば、ｐチャネル電界効果トランジスタ（ＰＦＥＴ））及び低側トランジスタ（例えば、ｎチャネル電界効果トランジスタ（ＮＦＥＴ））を含み、これらが交互に活性化され、インダクタを介して電流を提供して、スイッチング電圧レギュレータ１０２の出力において、出力電圧ＶＯＵＴを生成する。本明細書で説明されるように、スイッチ１０４の活性化は、第１のスイッチングフェーズ及び第２のスイッチングフェーズ等の、インダクタを介する電流における変化を定義し、スイッチング電圧レギュレータ１０２のスイッチング期間を集合的に定義する、スイッチングフェーズによって定義され得る。
【0024】
電源システム１００はまた、入力電流ＩＩＮの振幅を調整するように構成された電流レギュレータシステム１０６を含む。上述のように、入力電流ＩＩＮは、入力電流ＩＩＮの振幅の監視及び調整によってバッテリの動作寿命を延ばすように、バッテリから引き出され得る。図１の例において、電流レギュレータシステム１０６は、スイッチング期間にわたる入力電流ＩＩＮの最大平均振幅設定点に比例する振幅を有する基準電流を生成するように構成された基準電流生成器１０８を含む。一例として、基準電流生成器１０８は、電源システム１００が作製される関連ＩＣの外部ピンに（例えば、接地された抵抗器として）設定される。
【0025】
電流レギュレータシステム１０６は、入力電流ＩＩＮに関連する充電電流に基づき、また、基準電流に基づいて、電流サンプリング電圧ＶＳＭＰＬを生成するように構成されたサンプリングキャパシタを含み得る。一例として、充電電流は、入力電流ＩＩＮに基づいて生成され、入力電流ＩＩＮに比例する電流である。別の例として、充電電流は、入力電流に比例すると推定される固定振幅を有する電流である。例えば、充電電流及び基準電流は、各々、入力電流ＩＩＮに関して振幅において比例し、その結果、基準電流はスイッチング期間にわたる入力電流ＩＩＮの最大平均振幅設定点に比例する。
【0026】
一例として、電流サンプリング電圧ＶＳＭＰＬは、スイッチング信号ＳＳによって定義されるような、スイッチング電圧レギュレータ１０２の第１のスイッチングフェーズの間、充電電流から基準電流を差し引いた振幅に基づく振幅を有する。例えば、基準電流は、サンプリングキャパシタに提供される充電電流から電流を引き離すように、サンプリングキャパシタから流れる。従って、スイッチング電圧レギュレータ１０２の第１のスイッチングフェーズの間、電流サンプリング電圧ＶＳＭＰＬの振幅は増加し得、入力電流ＩＩＮの検知された振幅に比例し得る。スイッチング電圧レギュレータ１０２の第２のスイッチングフェーズの間、電流サンプリング電圧ＶＳＭＰＬの振幅は、基準電流に基づき得るが、充電電流には基づかない。例えば、スイッチング信号ＳＳは、スイッチを動作させてサンプリングキャパシタに提供されている充電電流を制御する信号を含み得る。従って、スイッチング電圧レギュレータ１０２の第２のスイッチングフェーズの間、電流サンプリング電圧ＶＳＭＰＬの振幅は減少し得、従って、入力電流ＩＩＮの目標調整振幅に比例し得る。
【0027】
例えば、電流レギュレータシステム１０６は、サンプリングキャパシタの両端のほぼゼロボルト、従って電流サンプリング電圧ＶＳＭＰＬのほぼゼロボルト振幅を識別するように構成されたサンプリング比較器を含む。本明細書で説明されるように、用語「ほぼ」は、正確な値からの或る程度の偏差（例えば、＋／－５％）を含み得る。従って、サンプリング比較器は、スイッチング電圧レギュレータ１０２の所与のスイッチング期間の開始及び終了において、サンプリングキャパシタの両端の電流サンプリング電圧ＶＳＭＰＬにほぼ等しい振幅を識別し得る。図１の例において、サンプリング比較器の出力は比較信号ＣＭＰ１として示される。
【0028】
電源システム１００はスイッチコントローラ１１０を更に含む。スイッチコントローラ１１０は、比較信号ＣＭＰ１に応答してスイッチング信号ＳＳを提供するように構成される。例えば、サンプリング比較器は、電流サンプリング電圧ＶＳＭＰＬの振幅を監視して、スイッチング電圧レギュレータ１０２の第２のスイッチングフェーズからスイッチング電圧レギュレータ１０２の第１のスイッチングフェーズに、従ってスイッチング電圧レギュレータ１０２の次のスイッチング期間に切り替える。次のスイッチング期間はまた、基準電圧ＶＲＥＦに対する出力電圧ＶＯＵＴの振幅に基づいて開始され得る。一例として、基準電圧ＶＲＥＦは、電源システム１００が作製される関連ＩＣの外部ピンにおいて（例えば、固定電圧源として）設定され得る。従って、スイッチコントローラ１１０は、電流サンプリング電圧ＶＳＭＰＬの振幅に基づいてスイッチング電圧レギュレータ１０２のスイッチング時間を制御し得る。例えば、スイッチコントローラ１１０はまた、電流サンプリング電圧ＶＳＭＰＬの振幅、及び基準電圧ＶＲＥＦに対する出力電圧ＶＯＵＴの振幅等に基づいて、スイッチング信号ＳＳを生成するように構成された状態機械を含む。
【0029】
スイッチコントローラ１１０が電流サンプリング電圧ＶＳＭＰＬに基づいてスイッチング電圧レギュレータ１０２のスイッチング期間を制御した結果として、電源システム１００は、入力電流ＩＩＮの振幅を調整して、関連するバッテリからの電力消費を低減し、それにより、バッテリの動作寿命を延長し得る。例えば、サンプリングキャパシタから基準電流を引き出すように基準電流生成器１０８を実装すること、及び第１のスイッチングフェーズにおける電流サンプリング電圧ＶＳＭＰＬの開始振幅が第２のスイッチングフェーズにおける電流サンプリング電圧ＶＳＭＰＬの最終振幅にほぼ等しい間の時間上にスイッチング期間遷移を設けることによって、電源システム１００は、スイッチング電圧レギュレータ１０２のスイッチング期間を通じて、入力電流ＩＩＮの平均振幅を低減し得る。従って、電源システム１００は、入力電圧ＶＩＮを提供するバッテリの動作寿命を延長し得る。また、本明細書で更に詳細に説明されるように、電源システム１００は、スイッチング電圧レギュレータ１０２のインダクタを介する電流の種々の波形のいずれにおいても動作し得る。
【0030】
図２は、電源回路２００の概略電気回路図の例である。電源回路２００は、ラップトップコンピュータ、タブレットコンピュータ、スマートフォン、又はその他の種々の電子デバイスの任意のもの等、種々のワイヤレス電子デバイスの任意のものに実装され得る。電源回路２００は、入力電圧ＶＩＮから出力電圧ＶＯＵＴを生成するように構成される。電源回路２００は、図１の例における電源システム１００であり得る。従って、図２の例の以下の説明において、図１の例を参照する。
【0031】
電源回路２００は、スイッチング電圧レギュレータ２０２を含む。スイッチング電圧レギュレータ２０２は、ＰＦＥＴ Ｐ１として示される高側スイッチと、ＮＦＥＴ Ｎ１として示される低側スイッチと、ＮＦＥＴ Ｎ２として示される第１の出力スイッチと、ＮＦＥＴ Ｎ３として示される第２の出力スイッチとを含む。ＰＦＥＴ Ｐ１は、入力電圧ＶＩＮをソースにおいて、及びスイッチングノード２０４をドレインにおいて相互接続し、ＮＦＥＴ Ｎ１は、スイッチングノード２０４をドレインにおいて、及び低電圧レールを図２の例において接地として示されるソースにおいて相互接続する。ＮＦＥＴ Ｎ２は、出力電圧ＶＯＵＴをドレインにおいて、及びスイッチングノード２０６をソースにおいて相互接続し、ＮＦＥＴ Ｎ３は、スイッチングノード２０６をドレインにおいて、及び低電圧レールをソースにおいて相互接続する。インダクタＬ１は、スイッチングノード２０４及び２０６を相互接続し、電流ＩＬを導通させるように構成される。
【0032】
ＰＦＥＴ Ｐ１はスイッチング信号ＩＮ１によって制御され、ＮＦＥＴ Ｎ１はスイッチング信号ＩＮ２によって制御され、ＮＦＥＴ Ｎ２はスイッチング信号ＯＵＴ１によって制御され、ＮＦＥＴ Ｎ３はスイッチング信号ＯＵＴ２によって制御される。ＦＥＴ Ｐ１、Ｎ１、Ｎ２、及びＮ３の一連の活性化は、それぞれ、スイッチング信号ＩＮ１、ＩＮ２、ＯＵＴ１、及びＯＵＴ２によって定義されるスイッチングフェーズにおいて、インダクタＬ１を介して電流ＩＬを提供する。例えば、ＰＦＥＴ Ｐ１及びＮＦＥＴ Ｎ３の活性化は、スイッチング信号ＩＮ１及びＯＵＴ２に基づいて、第１のスイッチングフェーズの間、入力電圧ＶＩＮからスイッチングノード２０４に流れる入力電流ＩＩＮを提供し、その結果、スイッチング電圧レギュレータ２０２の第１のスイッチングフェーズの間、電流ＩＬは入力電流ＩＩＮにほぼ等しい。スイッチング電圧レギュレータ２０２の第２のスイッチングフェーズの間、スイッチング信号ＩＮ２及びＯＵＴ１によって、ＰＦＥＴ Ｐ１及びＮＦＥＴ Ｎ３は非活性化され、ＮＦＥＴ Ｎ１及びＮＦＥＴ Ｎ２は活性化されて、電流ＩＬを低電圧レールからインダクタＬ１を介して導通させる。
【0033】
図３はタイミング図の一例である。タイミング図には、降圧モードで動作するコンバータに対する時間の関数としてプロットされたインダクタ電流ＩＬを示す第１のタイミング図３０２と、昇圧モードで動作するコンバータの時間の関数としてプロットされたインダクタ電流ＩＬを示す第２のタイミング図３０４とが含まれる。インダクタ電流ＩＬは、図２の例におけるスイッチング電圧レギュレータ２０２のインダクタＬ１を介する電流であり得る。従って、図３の例の以下の説明において、図２の例が参照される。シンプルにするために、タイミング図３０２及び３０４の遷移時間は整合されている。しかしながら、遷移時間は、降圧モードと昇圧モードとの間で異なり得る。
【0034】
第１のタイミング図３０２において、スイッチング電圧レギュレータ２０２は、時間Ｔ０において、第１のスイッチングフェーズを開始する。時間Ｔ０において、ＰＦＥＴ Ｐ１及びＮＦＥＴ Ｎ３は、それぞれ、スイッチング信号ＩＮ１及びＯＵＴ２によって活性化される。従って、入力電流ＩＩＮは、入力電圧ＶＩＮから、ＰＦＥＴ Ｐ１を介し、電流ＩＬとしてインダクタＬ１を介し、ＮＦＥＴ Ｎ３を介して流れる。従って、図３の例において、電流ＩＬは、ゼロ以上の振幅であるＩＬ０の振幅から時間Ｔ１における振幅ＩＬ１への増加として示される。時間Ｔ１において、ＮＦＥＴ Ｎ３はスイッチング信号ＯＵＴ２によって非活性化され、ＮＦＥＴ Ｎ２はスイッチング信号ＯＵＴ１によって活性化される。従って、入力電流ＩＩＮは、出力キャパシタ（図２の例には示されていない）を充電するため等に、入力電圧ＶＩＮから、ＰＦＥＴ Ｐ１を介し、電流ＩＬとしてインダクタＬ１を介し、ＮＦＥＴ Ｎ２を介して流れる。従って、図３の例では、電流ＩＬは、時間Ｔ２において、振幅ＩＬ１から振幅ＩＬ２への増加として示され、従って、時間Ｔ０からＴ１の間よりも緩やかな勾配の増加として示される。
【0035】
スイッチング電圧レギュレータ２０２は、時間Ｔ２において、第１のスイッチングフェーズから第２のスイッチングフェーズに切り替わる。時間Ｔ２において、それぞれスイッチング信号ＩＮ１及びＩＮ２によって、ＰＦＥＴ Ｐ１は非活性化され、ＮＦＥＴ Ｎ１は活性化され、ＮＦＥＴ Ｎ２は活性化されたままである。従って、入力電流ＩＩＮは停止し、電流ＩＬは、低電圧レールから、ＮＦＥＴ Ｎ１を介し、インダクタＬ１を介し、ＮＦＥＴ Ｎ２を介して流れる。従って、図３の例において、電流ＩＬは、時間Ｔ３において、振幅ＩＬ２から振幅ＩＬ３への減少として示され、振幅ＩＬ３は振幅ＩＬ１より小さい。時間Ｔ３において、ＮＦＥＴ Ｎ２はスイッチング信号ＯＵＴ１によって非活性化され、ＮＦＥＴ Ｎ３はスイッチング信号ＯＵＴ２によって活性化される。従って、電流ＩＬは、低電圧レールから、ＮＦＥＴ Ｎ１を介し、インダクタＬ１を介し、ＮＦＥＴ Ｎ３を介して流れる。従って、図３の例において、電流ＩＬは、時間Ｔ４において、振幅ＩＬ３から初期振幅ＩＬ０への減少として示される。第２のスイッチングフェーズは時間Ｔ４で終了する。第１及び第２のスイッチングフェーズはスイッチング期間を定義し得、その結果、図３の例において、次のスイッチング期間が時間Ｔ４に始まるとして示される。例えば、電流ＩＬがゼロのままであるアイドル時間が、電源回路２００の非活性化の間又は電源回路２００の動作の不連続モードの間等、スイッチング期間の間に発生し得る。
【0036】
第２のタイミング図３０４は、第１のタイミング図３０２と同様に配され、電源回路２００の昇圧動作モードを定義し得る。一例として、昇圧動作モードは、電源回路２００のトポロジーにおける変化に基づいて電流ＩＬの振幅を変化させる。従って、第２のタイミング図３０４は、本明細書で説明されるように、電源回路２００の動作原理が種々のインダクタ電流波形の任意のものに適用可能であることを示すために図示されている。
【0037】
図２の例に戻って参照すると、電源回路２００は、入力電流ＩＩＮの振幅を調整するように構成された電流レギュレータシステム２０８を含む。上述のように、入力電流ＩＩＮは、バッテリから引き出され得、そのため、入力電流ＩＩＮの振幅の監視及び調整の結果、バッテリの動作寿命の延長が可能となり得る。図２の例において、電流レギュレータシステム２０８は、スイッチング信号Ｓ１によって制御される第１のスイッチＳＷ１を介してスイッチングノード２０４に結合され、スイッチング信号Ｓ２によって制御される第２のスイッチＳＷ２を介して入力電圧ＶＩＮに結合される第１の入力を有するトランスコンダクタンス増幅器２１０を含む。トランスコンダクタンス増幅器２１０はまた、スイッチング信号Ｓ３によって制御される第３のスイッチＳＷ３を介して入力電圧ＶＩＮに結合され、第３のスイッチングノード２１２に結合される第２の入力を有する。第３のスイッチングノード２１２は、ＰＦＥＴ Ｐ２を介して入力電圧ＶＩＮに結合される。一例として、ＰＦＥＴ Ｐ２は、ＰＦＥＴ Ｐ１に関するレプリカスイッチであり、その結果、ＰＦＥＴ Ｐ２は、ＰＦＥＴ Ｐ１に対してＫの係数で縮小されたチャネル幅を有する。図２の例において、ＰＦＥＴ Ｐ２はスイッチング信号ＩＮ１によって活性化され、その結果、ＰＦＥＴ Ｐ２はＰＦＥＴ Ｐ１と同時に活性化されて、入力電流ＩＩＮの振幅をＫで割った値にほぼ等しい振幅を持つ充電電流ＩＣＨを生成する（例えば、ＩＣＨ＝ＩＩＮ／Ｋ）。
【0038】
トランスコンダクタンス増幅器２１０は、スイッチング信号Ｓ４によって制御されるスイッチＳＷ４を介してサンプリングノード２１４に充電電流ＩＣＨを提供するために、ＰＦＥＴ Ｐ３に提供される信号ＣＴを生成するように構成される。サンプリングキャパシタＣＳが、サンプリングノード２１４及びノード２２０を相互接続する。サンプリングノード２１４及びノード２２０はまた、スイッチング信号Ｓ５によって制御されるスイッチＳＷ５によって結合される。電圧源２１８が、オフセット電圧ＶＯＦＦをノード２２０に提供する。また、スイッチング信号Ｓ６によって制御されるスイッチＳＷ６が、サンプリングノード２１４及びノード２１６を相互接続し、スイッチング信号Ｓ７によって制御されるスイッチＳＷ７が、ノード２１６及び２２０を相互接続する。
【0039】
電流レギュレータシステム２０８はまた、スイッチング信号Ｓ８によって制御されるスイッチＳＷ８を介してサンプリングノード２１４に結合される電流源２２２を含む。電流源２２２は、図１の例における基準電流生成器１０８であり得る。例えば、電流源２２２は、電源回路２００が作製される関連ＩＣの外部ピンにおいて（例えば、接地された抵抗器として）提供される。従って、スイッチＳＷ８が閉にされると、電流源２２２は、サンプリングノード２１４から、従ってサンプリングキャパシタＣＳから、基準電流ＩＲＥＦを導通させるように構成される。例えば、オフセット電圧ＶＯＦＦ（例えば、約３５０ｍＶ）は、基準電流ＩＲＥＦに対する充分なヘッドルームを提供する。上述のように、基準電流ＩＲＥＦは、スイッチング電圧レギュレータ２０２のスイッチング期間にわたる入力電流ＩＩＮの最大平均振幅設定点に比例する振幅を有し得る。例えば、入力電流ＩＩＮの最大平均振幅設定点に対する基準電流ＩＲＥＦの比例度は、Ｋの係数で、従って充電電流ＩＣＨとしての比例定数で同様にスケーリングされる。一例として、基準電流ＩＲＥＦは、以下のように表される振幅を有する。
ＩＲＥＦ＝ＩＴＡＲ／Ｋ 式１
ここで、ＩＴＡＲは、スイッチング電圧レギュレータ２０２のスイッチング期間にわたる入力電流ＩＩＮの最大平均振幅設定点である。
ＩＲＥＦ＝ＩＴＡＲ／Ｋ 式１
ここで、ＩＴＡＲは、スイッチング電圧レギュレータ２０２のスイッチング期間にわたる入力電流ＩＩＮの最大平均振幅設定点である。
【0040】
電流レギュレータシステム２０８はまた、ノード２１６及び２２０において入力を有するサンプリング比較器２２４を含む。従って、サンプリング比較器２２４は、スイッチＳＷ６が閉にされると（例えば、オフセット電圧ＶＯＦＦによって定義されるコモンモード動作に基づいて）、サンプリングキャパシタＣｓ上のサンプリング電圧ＶＳＭＰＬを監視するように構成される。サンプリング比較器２２４は、サンプリング電圧ＶＳＭＰＬがほぼゼロの振幅を有することの判定に応答する第１の比較信号ＣＭＰ１を生成し得る。
【0041】
電源回路２００は、スイッチコントローラ２２６を更に含む。スイッチコントローラ２２６は状態機械２２８を含む。第１の比較信号ＣＭＰ１は、基準比較器２３０から第２の比較信号ＣＭＰ２も受信する状態機械２２８に提供される。図２の例において、基準比較器２３０は、出力電圧ＶＯＵＴを固定基準電圧ＶＲＥＦと比較するように構成される。比較信号ＣＭＰ１及びＣＭＰ２に基づいて、状態機械２２８は、それぞれのＰＦＥＴ Ｐ１～Ｐ３、ＮＦＥＴ Ｎ１～Ｎ３、及びスイッチＳＷ１～ＳＷ８に提供されるスイッチング信号ＩＮ、ＯＵＴ、及びＳを生成し得る。従って、状態機械２２８は、スイッチング電圧レギュレータ２０２の第１及び第２のスイッチングフェーズ、従ってスイッチング電圧レギュレータ２０２のスイッチング期間を定義し得る。状態機械２２８はまた、スイッチＳＷ１～ＳＷ８を動作させるための制御を提供して、入力電流ＩＩＮの振幅を調整するために、第１及び第２のスイッチングフェーズの各々において、電流レギュレータシステム２０８の動作を提供し得る。
【0042】
例示の電源回路２００は、図２の例に示されるものとは異なって構成され得る。例えば、スイッチング電圧レギュレータ２０２は、高側及び低側スイッチＰ１、Ｎ１、Ｎ２、及びＮ３の配置に限定されない。一例として、ＰＦＥＴ Ｐ１、及びその延長で、レプリカＰＦＥＴ Ｐ２が、代わりにｎチャネルトランジスタとして配置される。
【0043】
電源回路２００の動作は、図４～図６に更に詳細に示される。図４はタイミング図の別の例である。タイミング図は、降圧モードで動作するコンバータに対する時間の関数としてプロットされたインダクタ電流ＩＬを示す第１のタイミング図４０２を含む。第１のタイミング図４０２は、従って、図３の例における第１のタイミング図３０２と同じである。第２のタイミング図４０４が、時間の関数としてプロットされたサンプリング電圧ＶＳＭＰＬである。図５は、スイッチング電圧レギュレータ２０２の第１のスイッチングフェーズにおける電源回路２００内の電流フローの概略電気回路図５００の例であり、図６は、スイッチング電圧レギュレータ２０２の第２のスイッチングフェーズにおける電源回路２００内の電流フローの概略電気回路図６００の例である。従って、以下の説明において、図４～図６の例を参照する。
【0044】
第１のタイミング図４０２において、スイッチング電圧レギュレータ２０２は、時間Ｔ０において第１のスイッチングフェーズを開始する。時間Ｔ０において、ＰＦＥＴ Ｐ１及びＮＦＥＴ Ｎ３は、それぞれ、スイッチング信号ＩＮ１及びＯＵＴ２によって活性化される。また、図５の例を参照すると、スイッチＳＷ１、ＳＷ４、ＳＷ７、及びＳＷ８は、それぞれ、スイッチング信号Ｓ１、Ｓ４、Ｓ７、及びＳ８によって閉にされる。従って、入力電流ＩＩＮは、入力電圧ＶＩＮから、ＰＦＥＴ Ｐ１を介し、電流ＩＬとしてインダクタＬ１を介し、ＮＦＥＴ Ｎ３を介して流れる。従って、図４の例において、電流ＩＬは、ＩＬ０の振幅から振幅ＩＬ１への増加として示される。
【0045】
時間Ｔ１において、ＮＦＥＴ Ｎ３はスイッチング信号ＯＵＴ２によって非活性化され、ＮＦＥＴ Ｎ２はスイッチング信号ＯＵＴ１によって活性化される。従って、入力電流ＩＩＮは、入力電圧ＶＩＮから、ＰＦＥＴ Ｐ１を介し、電流ＩＬとしてインダクタＬ１を介し、ＮＦＥＴ Ｎ２を介して流れる。従って、電流ＩＬは、スイッチング電圧レギュレータ２０２の第１のスイッチングフェーズの間、時間Ｔ１から時間Ｔ２まで振幅の増加を継続する。また、図５の例を更に参照すると、時間Ｔ０から時間Ｔ２の間で定義される第１のスイッチングフェーズの間、入力電流ＩＩＮは、スイッチング信号ＩＮ１によって同時に活性化される整合されたＰＦＥＴ Ｐ１及びＰ２に基づいて、充電電流ＩＣＨによってレプリカＰＦＥＴ Ｐ２を介してエミュレートされ、その際、充電電流ＩＣＨは、入力電流ＩＩＮの振幅をチャネル幅スケール係数Ｋで割ったものにほぼ等しいスケーリングされた振幅を有する（例えば、ＩＣＨ＝ＩＩＮ／Ｋ）。
【0046】
スイッチＳＷ１の閉鎖のため、トランスコンダクタンス増幅器２１０は、トランスコンダクタンス増幅器２１０の高い利得に起因して、スイッチングノード２０４及びノード２１２における入力の各々においてほぼ等しい電圧を受け取る。トランスコンダクタンス増幅器２１０は、電流ＩＬ（例えば、スイッチング電圧レギュレータ２０２の第１のスイッチングフェーズの間の入力電流ＩＩＮ）の勾配を追跡するために高帯域幅トランスコンダクタンス増幅器２１０として構成され得、また、相対的な値ではなく絶対値として、電流ＩＬを測定するように低オフセットを用いて構成され得る。低オフセットは、例えば、トランスコンダクタンス増幅器２１０のトリミング、較正、又はチョッピングを提供することによって、又は本明細書に詳細に説明されているように、スイッチＳＷ２及びＳＷ３を用いて、オートゼロ技術を提供することによって実装され得る。
【0047】
トランスコンダクタンス増幅器２１０は、制御信号ＣＴをＰＦＥＴ Ｐ３に提供し、充電電流ＩＣＨを、ＰＦＥＴ Ｐ３を介し、スイッチＳＷ４を介して、サンプリングノード２１４に導通させる。スイッチＳＷ８の閉鎖に基づいて、充電電流ＩＣＨがサンプリングノード２１４に提供される間、基準電流ＩＲＥＦがサンプリングノード２１４から流れる。その結果、サンプリングキャパシタＣＳを介してサンプリング電流ＩＳＭＰＬが提供される。従って、電流ＩＳＭＰＬは、充電電流ＩＣＨから基準電流ＩＲＥＦを差し引いたものに等しい振幅を有する。従って、サンプリング電流ＩＳＭＰＬは、サンプリングキャパシタＣＳの充電を開始し、サンプリング電圧ＶＳＭＰＬの振幅を増加させる。スイッチング電圧レギュレータ２０２の第１のスイッチングフェーズの間、スイッチＳＷ６が開でスイッチＳＷ７が閉であるため、サンプリング比較器２２４はサンプリング電圧ＶＳＭＰＬの監視をしていない。従って、第１の比較信号ＣＭＰ１は論理高状態でアサートされる。
【0048】
図４に戻って参照すると、スイッチング電圧レギュレータ２０２は、時間Ｔ２において、第１のスイッチングフェーズから第２のスイッチングフェーズに切り替わる。時間Ｔ２において、それぞれスイッチング信号ＩＮ１及びＩＮ２によって、ＰＦＥＴ Ｐ１は非活性化され、ＮＦＥＴ Ｎ１は活性化され、ＮＦＥＴ Ｎ２は、活性化されたままである。また、図６の例を参照すると、スイッチＳＷ１、ＳＷ４、及びＳＷ７は、それぞれ、スイッチング信号Ｓ１、Ｓ４、及びＳ７によって開にされ、スイッチＳＷ２、ＳＷ３、及びＳＷ６は、それぞれ、スイッチング信号Ｓ２、Ｓ３、及びＳ６によって閉にされる。スイッチＳＷ８は、スイッチング電圧レギュレータ２０２の第２のスイッチングフェーズの間、閉のままである。従って、入力電流ＩＩＮは停止し、電流ＩＬは、低電圧レールから、ＮＦＥＴ Ｎ１を介し、インダクタＬ１を介し、ＮＦＥＴ Ｎ２を介して流れる。従って、図４の例において、電流ＩＬは、時間Ｔ３において、振幅ＩＬ２から振幅ＩＬ３への減少として示される。時間Ｔ３において、ＮＦＥＴ Ｎ２はスイッチング信号ＯＵＴ１によって非活性化され、ＮＦＥＴ Ｎ３はスイッチング信号ＯＵＴ２によって活性化される。従って、電流ＩＬは、低電圧レールから、ＮＦＥＴ Ｎ１を介し、インダクタＬ１を介し、ＮＦＥＴ Ｎ３を介して流れる。従って、図４の例において、電流ＩＬは、時間Ｔ４における振幅ＩＬ３から初期振幅ＩＬ０への減少として示される。
【0049】
図６の例を参照すると、スイッチング電圧レギュレータ２０２の第２のスイッチングフェーズにおいて、ＰＦＥＴ Ｐ１及びＰ２は両方とも非活性化され、それによって、入力電流ＩＩＮの流れが停止し、その延長で充電電流ＩＣＨが停止する。スイッチＳＷ２及びＳＷ３は、トランスコンダクタンス増幅器２１０のゼロ化を提供するために、閉にされる。充電電流ＩＣＨが流れを停止するため、充電電流ＩＣＨは、もはやサンプリングノード２１４に提供されない。しかしながら、スイッチＳＷ８は、スイッチング電圧レギュレータ２０２の第２のスイッチングフェーズにおいて、まだ閉であり、その結果、基準電流ＩＲＥＦは継続して、サンプリングキャパシタＣＳから電荷を引き出す。その結果、サンプリング電圧ＶＳＭＰＬは、時間Ｔ２を始めとして、スイッチング電圧レギュレータ２０２の第２のスイッチングフェーズの間、減少する。
【0050】
スイッチＳＷ６が閉にされることに起因し、サンプリング比較器２２４は、サンプリングノード２１４におけるサンプリング電圧ＶＳＭＰＬをノード２２０における電圧と比較し、従ってサンプリングキャパシタＣｓの両端の電圧を監視する。サンプリング電圧ＶＳＭＰＬがほぼゼロの振幅を有すること、従ってサンプリングキャパシタＣＳがほぼゼロの電荷を有することに応答して、サンプリング比較器２２４は、第１の比較信号ＣＭＰ１をデアサートし得る。本明細書で説明されるように、サンプリング電圧ＶＳＭＰＬのゼロ振幅は、ノード２２０におけるオフセット電圧ＶＯＦＦに参照されるサンプリング電圧ＶＳＭＰＬに基づいて、サンプリングキャパシタＣＳの両端のほぼゼロ振幅を指す。サンプリング電圧ＶＳＭＰＬのゼロ振幅はまた、サンプリングキャパシタＣｓに基づいて、サンプリング電圧ＶＳＭＰＬのほぼ負の振幅を指し得、その結果、サンプリング比較器２２４の反転入力はサンプリング比較器２２４の非反転入力におけるサンプリング電圧ＶＳＭＰＬよりも大きい電圧振幅を有する。
【0051】
第１の比較信号ＣＭＰ１のデアサートに応答し、基準比較器２３０によって提供されるような第２の比較信号ＣＭＰ２の論理低振幅に応答して（例えば、基準電圧ＶＲＥＦが出力電圧ＶＯＵＴよりも大きいことに応答して）、状態機械２２８は、スイッチング信号ＩＮ、ＯＵＴ、及びＳの状態を変更し得る。従って、状態機械２２８は、スイッチング電圧レギュレータ２０２を第２のスイッチングフェーズから第１のスイッチングフェーズに、従って次のスイッチング期間の開始に切り替えることができる。従って、状態機械２２８は、入力電流ＩＩＮの振幅を調整するために、基準電流ＩＲＥＦに対する入力電流ＩＩＮの振幅に基づいて（例えば、サンプリング電圧ＶＳＭＰＬに基づいて）、スイッチング電圧レギュレータ２０２のスイッチング期間の持続時間を指示し得る。
【0052】
一例として、スイッチング期間の完了時に、状態機械２２８は、電源回路２００に対する非活性化モード、又はスイッチング電圧レギュレータ２０２に対する不連続動作モードに基づく等、電源回路２００に対してアイドル（例えば、スリープ）モードを実装する。例えば、アイドルモードの間、スイッチＳＷ８は、サンプリングキャパシタＣＳから基準電圧ＩＲＥＦを切り離すようにスイッチング信号Ｓ８によって開にされ得る。また、スイッチＳＷ２及びＳＷ３は、トランスコンダクタンス増幅器２１０のゼロ化を提供するように閉のままであり得、スイッチＳＷ５はサンプリングキャパシタＣＳのゼロ化を提供するように、スイッチング信号Ｓ５によって閉にされ得、スイッチＳＷ６はサンプリング比較器２２４によって提供された第１の比較信号ＣＭＰ１をラッチするように閉のままであり得る。状態機械２２８は、従って、次のスイッチング期間を開始するために、第２の比較信号ＣＭＰ２の状態の変化を待機し得る。
【0053】
電源回路２００は、基準電流ＩＲＥＦに対する入力電流ＩＩＮの振幅に基づいて（例えば、サンプリング電圧ＶＳＭＰＬに基づいて）スイッチング時間を提供するので、電源回路２００は、典型的な電源回路における入力電流調整よりも効果的な方式で、入力電流ＩＩＮの振幅を調整し得る。例えば、上述のように、電源回路２００の電流調整は、典型的な電源回路に対する場合のように初期ゼロ振幅を備える三角形インダクタ電流波形に限定されるのとは対照的に、インダクタ電流ＩＬの一層複雑な波形やインダクタ電流ＩＬの非ゼロの初期振幅に対して実装される。また、電源回路２００は、スイッチング電圧レギュレータ２０２の各サイクルの間、入力電流ＩＩＮのリアルタイム測定を提供し、従ってインダクタ電流ＩＬの実際のピーク振幅を提供する。これは、典型的な電源回路において提供される固定ピーク電流振幅推定に基づいて入力電流を調整することとは対照的である。更に、典型的な電源回路は、複数の電荷（例えば、入力から送信された電荷及び所望の平均入力電流の電荷）を比較して入力電流調整を実施するために、複数のキャパシタを必要とする。電源回路２００は、電流制御のために単一のキャパシタ（例えば、サンプリングキャパシタＣＳ）のみを含み、そのため、よりコンパクトな回路を提供し得、２つ以上のキャパシタ間の整合のための要件をなくし得る。従って、電源回路２００によって提供される入力電流調整は、典型的な電源回路の入力電流調整よりも、実質的に一層効率的であり得る。
【0054】
図７は、電源回路７００の概略電気回路図の別の例である。電源回路７００は、ラップトップコンピュータ、タブレットコンピュータ、スマートフォン、又はその他の種々の電子デバイスの任意のもの等の種々のワイヤレス電子デバイスの任意のものに実装され得る。電源回路７００は、入力電圧ＶＩＮから出力電圧ＶＯＵＴを生成するように構成される。電源回路７００は、図１の例における電源システム１００であり得る。従って、図７の例の説明も図１を参照する。図７の例における電源回路７００は、図２の例におけるトランスコンダクタンス増幅器２１０に対する閉ループトポロジとは対照的に、トランスコンダクタンス増幅器に対して開ループトポロジ（本明細書に更に詳しく説明される）を実装する電流制御技法の別の例として提供される。従って、電源回路７００は、安定性補償を必ずしも必要とせず、その結果、インダクタＬ１のより小さいインダクタンスに基づいて、インダクタ電流ＩＬの高い勾配を支持する。
【0055】
電源回路７００は、スイッチング電圧レギュレータ７０２を含む。スイッチング電圧レギュレータ７０２は、ＰＦＥＴ Ｐ１として示される高側スイッチ、ＮＦＥＴ Ｎ１として示される低側スイッチ、ＮＦＥＴ Ｎ２として示される第１の出力スイッチ、及びＮＦＥＴ Ｎ３として示される第２の出力スイッチを含む。ＰＦＥＴ Ｐ１は、入力電圧ＶＩＮをソースにおいて、及びスイッチングノード７０４をドレインにおいて相互接続し、ＮＦＥＴ Ｎ１は、スイッチングノード７０４をドレインにおいて、及び低電圧レールを接地として図７の例に示されるソースにおいて相互接続する。ＮＦＥＴ Ｎ２は、出力電圧ＶＯＵＴをドレインにおいて、及びスイッチングノード７０６をソースにおいて相互接続し、ＮＦＥＴ Ｎ３は、スイッチングノード７０６をドレインにおいて、及び低電圧レールをソースにおいて相互接続する。インダクタＬ１が、スイッチングノード７０４及び７０６を相互接続し、電流ＩＬを導通させるように構成される。
【0056】
ＰＦＥＴ Ｐ１はスイッチング信号ＩＮ１によって制御され、ＮＦＥＴ Ｎ１はスイッチング信号ＩＮ２によって制御され、ＮＦＥＴ Ｎ２はスイッチング信号ＯＵＴ１によって制御され、ＮＦＥＴ Ｎ３はスイッチング信号ＯＵＴ２によって制御される。ＦＥＴ Ｐ１、Ｎ１、Ｎ２、及びＮ３の一連の活性化は、それぞれ、スイッチング信号ＩＮ１、ＩＮ２、ＯＵＴ１、及びＯＵＴ２によって定義されるスイッチングフェーズにおいて、インダクタＬ１を介して、電流ＩＬを提供する。例えば、ＰＦＥＴ Ｐ１の活性化は、スイッチング信号ＩＮ１に基づいて、第１のスイッチングフェーズの間、入力電圧ＶＩＮからスイッチングノード７０４に流れるように入力電流ＩＩＮを提供し、その結果、電流ＩＬは、スイッチング電圧レギュレータ７０２の第１のスイッチングフェーズの間、入力電流ＩＩＮにほぼ等しい。スイッチング電圧レギュレータ７０２の第２のスイッチングフェーズの間、ＰＦＥＴ Ｐ１はスイッチング信号ＩＮ２によって非活性化され、ＮＦＥＴ Ｎ１は活性化されて、電流ＩＬを低電圧レールからインダクタＬ１を介して導通させる。従って、スイッチング電圧レギュレータ７０２は、図２の例におけるスイッチング電圧レギュレータ２０２と実質的に同様に動作する。
【0057】
電源回路７００はまた、入力電流ＩＩＮの振幅を調整するように構成された電流レギュレータシステム７０８を含む。図７の例において、電流レギュレータシステム７０８は、スイッチング信号Ｓ１によって制御される第１のスイッチＳＷ１を介してスイッチングノード７０４に結合され、スイッチング信号Ｓ２によって制御される第２のスイッチＳＷ２を介して入力電圧ＶＩＮに結合される第１の入力を有する第１のトランスコンダクタンス増幅器７１０を含む。第１のトランスコンダクタンス増幅器７１０はまた、入力電圧ＶＩＮに結合された第２の入力を有する。電流レギュレータシステム７０８はまた、ノード７１４に結合され、スイッチング信号Ｓ３によって制御されるスイッチＳＷ３を介して入力電圧ＶＩＮに結合される第１の入力を有する第２のトランスコンダクタンス増幅器７１２を含む。第１及び第２のトランスコンダクタンス増幅器７１０及び７１２は、ほぼ同様に製造され得、従って、ほぼ等しいトランスコンダクタンス（ＧＭ）係数を有し得る。第２のトランスコンダクタンス増幅器７１２はまた、入力電圧ＶＩＮに結合される第２の入力を有する。ノード７１４は、ＰＦＥＴ Ｐ２を介して、入力電圧ＶＩＮに結合される。一例として、ＰＦＥＴ Ｐ２は、ＰＦＥＴ Ｐ１に関するレプリカスイッチであり、その結果、ＰＦＥＴ Ｐ２は、ＰＦＥＴ Ｐ１に対してＫの係数で縮小されたチャネル幅を有する。
【0058】
図７の例において、ＰＦＥＴ Ｐ２はスイッチング信号ＩＮ１によって活性化され、その結果、ＰＦＥＴ Ｐ２がＰＦＥＴ Ｐ１と同時に活性化され、電流源７１６から生成される基準電流ＩＲＥＦを、スイッチング信号Ｓ４によって制御されるスイッチＳＷ４を介して導通させる。電流源７１６は、図１の例における基準電流生成器１０８であり得る。例えば、電流源７１６は、電源回路７００が作製される関連ＩＣの外部ピンにおいて（例えば、接地された抵抗器として）提供される。従って、スイッチＳＷ４が閉にされると、電流源７１６は、基準電流ＩＲＥＦを入力電圧ＶＩＮからＰＦＥＴ Ｐ２を介して導通させるように構成される。上述のように、基準電流ＩＲＥＦは、スイッチング電圧レギュレータ７０２の入力電流ＩＩＮの最大平均振幅設定点に比例する振幅を有する。例えば、入力電流ＩＩＮの最大平均振幅設定点（ＩＴＡＲとして表される）に対する基準電流ＩＲＥＦの比例度は、上記の式１で提供されるように、同様にＫの係数にスケーリングされる。
【0059】
第１のトランスコンダクタンス増幅器７１０は、スイッチング信号Ｓ５によって制御されるスイッチＳＷ５を介して、サンプリングノード７１８に提供される充電電流ＩＣＨを生成するように構成される。例えば、充電電流ＩＣＨの振幅は、以下のように表される。
ＩＣＨ＝ＧＭ×ＩＩＮ×ＲＤＳＯＮ 式２
ここで、ＧＭは、第１のトランスコンダクタンス増幅器７１０のトランスコンダクタンスであり、ＲＤＳＯＮは、ＰＦＥＴ Ｐ１の活性化抵抗である。
また、第２のトランスコンダクタンス増幅器７１２は、スイッチング信号Ｓ６によって制御されるスイッチＳＷ６を介し、ダイオード接続されたＮＦＥＴ Ｎ４を介して提供される電流ＩＲを生成するように構成される。一例として、図７の例において、電流ＩＲの振幅は、下記のように表される。
ＩＲ＝ＧＭ×ＩＴＡＲ×Ｋ×ＲＤＳＯＮ 式３
ここで、ＧＭは、第２のトランスコンダクタンス増幅器７１２のトランスコンダクタンスであり、それは、第１のトランスコンダクタンス増幅器７１０のトランスコンダクタンスにほぼ等しい。
Ｋ×ＲＤＳＯＮは、ＰＦＥＴ Ｐ２の活性化抵抗であり、ＰＦＥＴ Ｐ１の活性化抵抗のＫ倍にほぼ等しい。
ＩＣＨ＝ＧＭ×ＩＩＮ×ＲＤＳＯＮ 式２
ここで、ＧＭは、第１のトランスコンダクタンス増幅器７１０のトランスコンダクタンスであり、ＲＤＳＯＮは、ＰＦＥＴ Ｐ１の活性化抵抗である。
また、第２のトランスコンダクタンス増幅器７１２は、スイッチング信号Ｓ６によって制御されるスイッチＳＷ６を介し、ダイオード接続されたＮＦＥＴ Ｎ４を介して提供される電流ＩＲを生成するように構成される。一例として、図７の例において、電流ＩＲの振幅は、下記のように表される。
ＩＲ＝ＧＭ×ＩＴＡＲ×Ｋ×ＲＤＳＯＮ 式３
ここで、ＧＭは、第２のトランスコンダクタンス増幅器７１２のトランスコンダクタンスであり、それは、第１のトランスコンダクタンス増幅器７１０のトランスコンダクタンスにほぼ等しい。
Ｋ×ＲＤＳＯＮは、ＰＦＥＴ Ｐ２の活性化抵抗であり、ＰＦＥＴ Ｐ１の活性化抵抗のＫ倍にほぼ等しい。
【0060】
ダイオード接続されたＮＦＥＴ Ｎ４は、スイッチング信号Ｓ７によって制御されるスイッチＳＷ７を介して、サンプルアンドホールドキャパシタＣ１及びＮＦＥＴ Ｎ５のゲートに結合されたゲート及びドレインを有する。従って、ＮＦＥＴ Ｎ４及びＮ５は電流ミラーとして配置され、その際、キャパシタＣ１を充電するためにスイッチＳＷ７が閉にされると、電流ＩＲはキャパシタＣ１に提供される。キャパシタＣ１上の電圧Ｖ１は、従って、ＮＦＥＴ Ｎ５に対する活性化電圧を提供し、ＮＦＥＴ Ｎ５を介して電流ＩＲをミラーリングする。従って、ＮＦＥＴ Ｎ５は、同様に電流ＩＲを導通させる。
【0061】
電源回路２００と同様に、サンプリングノード７１８は、サンプリングキャパシタＣｓに結合され、サンプリング電圧ＶＳＭＰＬを有する。サンプリングキャパシタＣＳはサンプリングノード７１８及びノード７２０を相互接続する。サンプリングノード７１８及びノード７２０はまた、スイッチング信号Ｓ８によって制御されるスイッチＳＷ８によって結合される。電圧源７２２が、オフセット電圧ＶＯＦＦをノード７２０に提供する。また、スイッチング信号Ｓ９によって制御されるスイッチＳＷ９がサンプリングノード７１８及びノード７２４を相互接続し、スイッチング信号Ｓ１０によって制御されるスイッチＳＷ１０がノード７２０及び７２４を相互接続する。図７の例において、ＮＦＥＴ Ｎ５は、ドレインにおいてサンプリングノード７１８に結合される。従って、ＮＦＥＴ Ｎ５は、サンプリングノード７１８から、従って、サンプリングキャパシタＣＳから、電流ＩＲを導通させるように構成される。例えば、オフセット電圧ＶＯＦＦ（例えば、約３５０ｍＶ）は、電流ＩＲに対する充分なヘッドルームを提供する。
【0062】
電流レギュレータシステム７０８は、ノード７２４及び７２０において入力を有するサンプリング比較器７２６を含む。従って、サンプリング比較器７２６は、スイッチＳＷ９が閉にされると（例えば、オフセット電圧ＶＯＦＦによって定義されるコモンモード動作に基づいて）、サンプリングキャパシタＣＳ上のサンプリング電圧ＶＳＭＰＬを監視するように構成される。サンプリング比較器７２６は、サンプリング電圧ＶＳＭＰＬがほぼゼロの振幅を有すると判定することに応答して第１の比較信号ＣＭＰ１を生成し得る。
【0063】
電源回路７００は、状態機械７３０を含むスイッチコントローラ７２８を更に含む。第１の比較信号ＣＭＰ１は、基準比較器７３２から第２の比較信号ＣＭＰ２も受信する状態機械７３０に提供される。図７の例において、基準比較器７３２は、出力電圧ＶＯＵＴを固定基準電圧ＶＲＥＦと比較するように構成される。比較信号ＣＭＰ１及びＣＭＰ２に基づいて、状態機械７３０は、それぞれ、それぞれのＰＦＥＴ Ｐ１～Ｐ３、ＮＦＥＴ Ｎ１～Ｎ３、及びスイッチＳＷ１～ＳＷ１０に提供されるスイッチング信号ＩＮ、ＯＵＴ、及びＳを生成し得る。従って、状態機械７３０は、スイッチング電圧レギュレータ７０２の第１及び第２のスイッチングフェーズ、従ってスイッチング電圧レギュレータ７０２のスイッチング期間を定義し得る。状態機械７３０はまた、スイッチＳＷ１～ＳＷ１０を動作させるための制御を提供して、入力電流ＩＩＮの振幅を調整するために、第１及び第２のスイッチングフェーズの各々において、電流レギュレータシステム７０８の動作を提供し得る。
【0064】
電源回路７００は、図７に示される例に限定されない。例えば、スイッチング電圧レギュレータ７０２は、高側及び低側スイッチＰ１、Ｎ１、Ｎ２、及びＮ３の配置に限定されない。一例として、ＰＦＥＴ Ｐ１、及びその延長でレプリカＰＦＥＴ Ｐ２が、代わりにｎチャネルトランジスタとして配置される。
【0065】
電源回路７００の動作は、図４、図８、及び図９に更に詳細に示される。図８は、スイッチング電圧レギュレータ７０２の第１のスイッチングフェーズにおける電源回路７００内の電流フローの概略電気回路図８００の別の例であり、図９は、スイッチング電圧レギュレータ７０２の第２のスイッチングフェーズにおける電源回路７００内の電流フローの概略電気回路図９００の別の例である。従って、以下の説明はまた、図４、図８、及び図９の例を参照する。
【0066】
第１のタイミング図４０２において、スイッチング電圧レギュレータ７０２は、時間Ｔ０において第１のスイッチングフェーズを開始する。時間Ｔ０において、ＰＦＥＴ Ｐ１及びＮＦＥＴ Ｎ３は、それぞれ、スイッチング信号ＩＮ１及びＯＵＴ２によって活性化される。また、図８の例を参照すると、スイッチＳＷ１、ＳＷ４、ＳＷ５、ＳＷ６、ＳＷ７、及びＳＷ１０は、それぞれ、スイッチング信号Ｓ１、Ｓ４、Ｓ５、Ｓ６、Ｓ７、及びＳ１０によって閉にされる。従って、入力電流ＩＩＮは、入力電圧ＶＩＮから、ＰＦＥＴ Ｐ１を介し、電流ＩＬとしてインダクタＬ１を介し、ＮＦＥＴ Ｎ３を介して流れる。従って、図４の例において、電流ＩＬは振幅ＩＬ０から振幅ＩＬ１への増加として示される。
【0067】
時間Ｔ１において、ＮＦＥＴ Ｎ３はスイッチング信号ＯＵＴ２によって非活性化され、ＮＦＥＴ Ｎ２はスイッチング信号ＯＵＴ１によって活性化される。従って、入力電流ＩＩＮは、入力電圧ＶＩＮから、ＰＦＥＴ Ｐ１を介し、電流ＩＬとしてインダクタＬ１を介し、ＮＦＥＴ Ｎ２を介して流れる。従って、電流ＩＬは、スイッチング電圧レギュレータ７０２の第１のスイッチングフェーズの間、時間Ｔ１から時間Ｔ２まで振幅の増加を継続する。また、図８の例を更に参照すると、時間Ｔ０と時間Ｔ２との間で定義される第１のスイッチングフェーズの間、入力電流ＩＩＮは、ＰＦＥＴ Ｐ１を介して流れ、基準電流は、スイッチング信号ＩＮ１によって同時に活性化され整合されたＰＦＥＴ Ｐ１及びＰ２に基づいて、ＰＦＥＴ Ｐ２を介して流れる。第１のトランスコンダクタンス増幅器７１０は、入力電流ＩＩＮに基づき、スイッチＳＷ１の閉鎖に基づいて上記の式２によって定義される振幅を有する充電電流ＩＣＨを生成する。同様に、第２のトランスコンダクタンス増幅器７１２は、基準電流に基づき、スイッチＳＷ４の閉鎖に基づいて上記の式３によって定義される振幅を有する電流ＩＲを生成する。
【0068】
スイッチＳＷ５の閉鎖に基づいて、充電電流ＩＣＨは、第１のトランスコンダクタンス増幅器７１０からサンプリングノード７１８に提供される。スイッチＳＷ６の閉鎖に基づいて、電流ＩＲは、第２のトランスコンダクタンス増幅器７１２からＮＦＥＴ Ｎ４を介して提供される。電流ＩＲは、キャパシタＣ１を充電し、ＮＦＥＴ Ｎ５のゲートにおいて電圧Ｖ１を提供し、電流ＩＲは、ＮＦＥＴ Ｎ４からＮＦＥＴ Ｎ５にミラーリングされる。その結果、サンプリングキャパシタＣＳを介してサンプリング電流ＩＳＭＰＬが提供される。電流ＩＳＭＰＬは、従って、充電電流ＩＣＨから電流ＩＲを差し引いたものに等しい振幅を有する。そのため、サンプリング電流ＩＳＭＰＬは、サンプリングキャパシタＣＳの充電を開始し、サンプリング電圧ＶＳＭＰＬの振幅を増加させる。スイッチング電圧レギュレータ７０２の第１のスイッチングフェーズの間、スイッチＳＷ９は開であり、スイッチＳＷ１０は閉であるため、サンプリング比較器７２６は、サンプリング電圧ＶＳＭＰＬを監視していない。従って、第１の比較信号ＣＭＰ１が論理高状態においてアサートされる。
【0069】
図４に戻って参照すると、スイッチング電圧レギュレータ７０２は、時間Ｔ２において、第１のスイッチングフェーズから第２のスイッチングフェーズに切り替わる。時間Ｔ２において、それぞれスイッチング信号ＩＮ１及びＩＮ２によって、ＰＦＥＴ Ｐ１は非活性化され、ＮＦＥＴ Ｎ１は活性化され、ＮＦＥＴ Ｎ２は活性化されたままである。また、図９の例を参照すると、スイッチＳＷ１、ＳＷ４、ＳＷ５、ＳＷ６、ＳＷ７、及びＳＷ１０は、それぞれ、スイッチング信号Ｓ１、Ｓ４、Ｓ５、Ｓ６、Ｓ７、及びＳ１０によって開にされ、スイッチＳＷ２、ＳＷ３、及びＳＷ９は、それぞれ、スイッチング信号Ｓ２、Ｓ３、及びＳ９によって閉にされる。従って、入力電流ＩＩＮは停止し、電流ＩＬは、低電圧レールから、ＮＦＥＴ Ｎ１を介し、インダクタＬ１を介し、ＮＦＥＴ Ｎ２を介して流れる。そのため、図４の例において、電流ＩＬは、時間Ｔ３において、振幅ＩＬ２から振幅ＩＬ３への減少として示される。時間Ｔ３において、ＮＦＥＴ Ｎ２はスイッチング信号ＯＵＴ１によって非活性化され、ＮＦＥＴ Ｎ３はスイッチング信号ＯＵＴ２によって活性化される。従って、電流ＩＬは、低電圧レールから、ＮＦＥＴ Ｎ１を介し、インダクタＬ１を介し、ＮＦＥＴ Ｎ３を介して流れる。そのため、図４の例において、電流ＩＬは、時間Ｔ４において、振幅ＩＬ３から初期のＩＬ０への減少として示される。
【0070】
図９の例を参照すると、スイッチング電圧レギュレータ７０２の第２のスイッチングフェーズにおいて、ＰＦＥＴ Ｐ１及びＰ２は、両方とも非活性化され、それによって、入力電流ＩＩＮ、及びその延長で基準電流ＩＲＥＦの流れが停止する。スイッチＳＷ２及びＳＷ３は閉にされて、第１及び第２のトランスコンダクタンス増幅器７１０及び７１２のゼロ化を提供する。充電電流ＩＣＨは、第１のトランスコンダクタンス増幅器７１０から流れるのを停止するため、充電電流ＩＣＨはサンプリングノード７１８に提供されない。同様に、電流ＩＲは、第２のトランスコンダクタンス増幅器７１２から流れるのを停止する。しかしながら、キャパシタＣ１の両端のサンプリングされた電圧Ｖ１は、スイッチング電圧レギュレータ７０２の第２のスイッチングフェーズにおいて、ＮＦＥＴ Ｎ５の活性化を提供し続け、その結果、電流ＩＲはサンプリングキャパシタＣＳから電荷を引き出し続ける。その結果、サンプリング電圧ＶＳＭＰＬは、時間Ｔ２を始めとして、スイッチング電圧レギュレータ７０２の第２のスイッチングフェーズの間、減少する。
【0071】
スイッチＳＷ９の閉鎖に起因して、サンプリング比較器７２６は、サンプリングノード７１８におけるサンプリング電圧ＶＳＭＰＬをノード７２０における電圧と比較し、従ってサンプリングキャパシタＣの両端の電圧を監視する。サンプリング電圧ＶＳＭＰＬがほぼゼロの振幅を有すること、及び従ってサンプリングキャパシタＣＳがほぼゼロの電荷を有することに応答して、サンプリング比較器７２６は、第１の比較信号ＣＭＰ１をデアサートし得る。第１の比較信号ＣＭＰ１のデアサートに応答し、基準比較器７３２によって提供されるような第２の比較信号ＣＭＰ２の論理低振幅に応答して（例えば、基準電圧ＶＲＥＦが出力電圧ＶＯＵＴよりも大きいことに応答して）、状態機械７３０は、スイッチング信号ＩＮ、ＯＵＴ、及びＳの状態を変化させ得る。従って、状態機械７３０は、スイッチング電圧レギュレータ７０２を第２のスイッチングフェーズから第１のスイッチングフェーズに、従って次のスイッチング期間の開始に切り替え得る。従って、状態機械７３０は、基準電流ＩＲＥＦに対する入力電流ＩＩＮの振幅に基づいて（例えば、サンプリング電圧ＶＳＭＰＬに基づいて）、スイッチング電圧レギュレータ７０２のスイッチング期間の持続時間を指示し得、入力電流ＩＩＮの振幅を調整し得る。
【0072】
上記と同様に、スイッチング期間の完了時に、状態機械７３０は、電源回路７００に対する非活性化モード又はスイッチング電圧レギュレータ７０２に対する不連続動作モード等に基づいて、電源回路７００に対して、アイドル（例えば、スリープ）モードを実装し得る。例えば、アイドルモードの間、スイッチＳＷ２及びＳＷ３は、閉のままであり、トランスコンダクタンス増幅器７１０及び７１２のゼロ化を提供し、スイッチＳＷ８は、スイッチング信号Ｓ８によって閉にされてサンプリングキャパシタＣＳのゼロ化を提供し、スイッチＳＷ９は、閉のままであり、サンプリング比較器７２６のゼロ化を提供する。状態機械７３０は、従って、次のスイッチング期間を開始するために、第２の比較信号ＣＭＰ２の状態の変化を待機し得る。
【0073】
図１０は、電源回路１０００における電流フローを示す概略電気回路図の別の例である。電源回路１０００は、ラップトップコンピュータ、タブレットコンピュータ、スマートフォン、又はその他の種々の電子デバイスの任意のもの等の、種々のワイヤレス電子デバイスの任意のものに実装され得る。電源回路１０００は、入力電圧ＶＩＮから出力電圧ＶＯＵＴを生成するように構成される。電源回路１０００は、図１の例における電源システム１００であり得る。従って、図１０の説明は、図１も参照する。図１０の例における電源回路１０００は、インダクタ電流ＩＬのピーク及び谷振幅についての推定値を実装する電流調整技法の別の例を提供する。例えば、インダクタ電流ＩＬのピーク及び谷振幅についての推定値は、電源回路１０００の動作モード、入力電圧ＶＩＮ及び出力電圧ＶＯＵＴの相対振幅、デューティサイクル、工場試験／較正、又は種々の方法の任意のもの等の、種々の方式の任意のもので計算される。
【0074】
電源回路１０００は、スイッチング電圧レギュレータ１００２を含む。スイッチング電圧レギュレータ１００２は、ＰＦＥＴ Ｐ１として示される高側スイッチ、ＮＦＥＴ Ｎ１として示される低側スイッチ、ＮＦＥＴ Ｎ２として示される第１の出力スイッチ、及びＮＦＥＴ Ｎ３として示される第２の出力スイッチを含む。ＰＦＥＴ Ｐ１は、入力電圧ＶＩＮをソースにおいて、及びスイッチングノード１００４をドレインにおいて相互接続し、ＮＦＥＴ Ｎ１は、スイッチングノード１００４をドレインにおいて、及び低電圧レールを図１０の例において接地として示されるソースにおいて相互接続する。ＮＦＥＴ Ｎ２は、出力電圧ＶＯＵＴをドレインにおいて、及びスイッチングノード１００６をソースにおいて相互接続し、ＮＦＥＴ Ｎ３は、スイッチングノード１００６をドレインにおいて、及び低電圧レールをソースにおいて相互接続する。インダクタＬ１は、スイッチングノード１００４及び１００６を相互接続し、電流ＩＬを導通させるように構成される。
【0075】
ＰＦＥＴ Ｐ１は、スイッチング信号ＩＮ１によって制御され、ＮＦＥＴ Ｎ１はスイッチング信号ＩＮ２によって制御され、ＮＦＥＴ Ｎ２はスイッチング信号ＯＵＴ１によって制御され、ＮＦＥＴ Ｎ３はスイッチング信号ＯＵＴ２によって制御される。ＦＥＴ Ｐ１、Ｎ１、Ｎ２、及びＮ３の一連の活性化は、それぞれ、スイッチング信号ＩＮ１、ＩＮ２、ＯＵＴ１、及びＯＵＴ２によって定義されるスイッチングフェーズにおいて、インダクタＬ１を介して、電流ＩＬを提供する。例えば、ＰＦＥＴ Ｐ１の活性化は、入力電流ＩＩＮを、スイッチング信号ＩＮ１に基づいて、第１のスイッチングフェーズの間、入力電圧ＶＩＮからスイッチングノード１００４に流し、その結果、電流ＩＬが、スイッチング電圧レギュレータ１００２の第１のスイッチングフェーズの間、入力電流ＩＩＮにほぼ等しくなるようにする。スイッチング電圧レギュレータ１００２の第２のスイッチングフェーズの間、スイッチング信号ＩＮ２によって、ＰＦＥＴ Ｐ１は非活性化され、ＮＦＥＴ Ｎ１は活性化されて、電流ＩＬを低電圧レールからインダクタＬ１を介して導通させる。従って、スイッチング電圧レギュレータ１００２は、図２の例におけるスイッチング電圧レギュレータ２０２と実質的に同様に動作する。
【0076】
電源回路１０００はまた、入力電流ＩＩＮの振幅を調整するように構成された電流レギュレータシステム１００８を含む。図１０の例において、電流レギュレータシステム１００８は、第１の電流Ｉ１を生成する第１の電流源１０１０、第２の電流Ｉ２を生成する第２の電流源１０１２、及び第３の電流Ｉ３を生成する第３の電流源１０１４を含む。一例として、本明細書に更に詳しく説明されるように、電流Ｉ１、Ｉ２、及びＩ３の組み合わせは、第１のスイッチングフェーズの間の充電電流ＩＣＨである。第１の電流源１０１０は、入力電圧ＶＩＮ、及びびスイッチング信号Ｓ１によって制御されるスイッチＳＷ１を相互接続し、第２の電流源１０１２は、入力電圧ＶＩＮ、及びスイッチング信号Ｓ２によって制御されるスイッチＳＷ２を相互接続し、第３の電流源１０１４は、入力電圧ＶＩＮ、及び第１のスイッチング信号Ｓ３によって制御されるスイッチＳＷ３を相互接続する。電流源１０１０及びスイッチＳＷ１、電流源１０１２及びスイッチＳＷ２、電流源１０１４及びスイッチＳＷ３の並列配置は、スイッチング信号Ｓ４によって制御されるスイッチＳＷ４と直列に配置される。
【0077】
スイッチＳＷ４は、サンプリングノード１０１６に結合される。サンプリングキャパシタＣｓが、サンプリングノード１０１６及びノード１０１８を相互接続する。サンプリングノード１０１６及びノード１０１８はまた、スイッチング信号Ｓ５によって制御されるスイッチＳＷ５に結合される。電圧源１０２０が、オフセット電圧ＶＯＦＦをノード１０１８に提供する。また、スイッチング信号Ｓ６によって制御されるスイッチＳＷ６が、サンプリングノード１０１６及びノード１０２２を相互接続し、スイッチング信号Ｓ７によって制御されるスイッチＳＷ７が、ノード１０１８及び１０２２を相互接続する。
【0078】
電流レギュレータシステム１００８はまた、スイッチング信号Ｓ８によって制御されるスイッチＳＷ８を介してサンプリングノード１０１６に結合される電流源１０２４を含む。電流源１０２４は、図１の例における基準電流生成器１０８であり得る。例えば、電流源１０２４は、電源回路１０００が作製される関連ＩＣの外部ピンにおいて（例えば、接地された抵抗器として）提供される。従って、スイッチＳＷ８が閉にされると、電流源１０２４は、サンプリングノード１０１６から、従ってサンプリングキャパシタＣＳから、基準電流ＩＲＥＦを導通させるように構成される。例えば、オフセット電圧ＶＯＦＦ（例えば、約３５０ｍＶ）は、基準電流ＩＲＥＦに対する充分なヘッドルームを提供する。上述のように、基準電流ＩＲＥＦは、スイッチング電圧レギュレータ１００２の入力電流ＩＩＮの最大平均振幅設定点に比例する振幅を有し得る。例えば、入力電流ＩＩＮの最大平均振幅設定点（ＩＴＡＲとして表される）に対する基準電流ＩＲＥＦの比例度は、上記の式１に提供されるように、係数Ｋで同様にスケーリングされる。また、電流レギュレータシステム１００８は、スイッチング信号Ｓ９によって制御されるスイッチＳＷ９を介してサンプリングノード１０１６に結合される電流源１０２６を含む。電流源１０２６は、上述の電流源１０１４によって生成される電流Ｉ３にほぼ等しい電流Ｉ３を生成する。
【0079】
スイッチング電圧レギュレータ１００８は、ノード１０１８及び１０２２において入力を有するサンプリング比較器１０２８を含む。従って、サンプリング比較器１０２８は、（例えば、オフセット電圧ＶＯＦＦによって定義されるコモンモード動作に基づいて）スイッチＳＷ６が閉にされると、サンプリングキャパシタＣＳ上のサンプリング電圧ＶＳＭＰＬを監視するように構成される。サンプリング比較器１０２８は、サンプリング電圧ＶＳＭＰＬがほぼゼロの振幅を有すると判定することに応答して、第１の比較信号ＣＭＰ１を生成し得る。
【0080】
電源回路１０００は、状態機械１０３２を含むスイッチコントローラ１０３０を更に含む。第１の比較信号ＣＭＰ１は、基準比較器１０３４から第２の比較信号ＣＭＰ２をも受信する状態機械１０３２に提供される。図１０の例において、基準比較器１０３４は、出力電圧ＶＯＵＴを基準電圧ＶＲＥＦと比較するように構成される。比較信号ＣＭＰ１及びＣＭＰ２に基づいて、状態機械１０３２は、それぞれ、各々のＰＦＥＴ Ｐ１、ＮＦＥＴ Ｎ１～Ｎ３、及びスイッチＳＷ１～ＳＷ９に提供されるスイッチング信号ＩＮ、ＯＵＴ、及びＳを生成し得る。従って、状態機械１０３２は、スイッチング電圧レギュレータ１００２の第１及び第２のスイッチングフェーズ、従ってスイッチング電圧レギュレータ１００２のスイッチング期間を定義し得る。状態機械１０３２はまた、スイッチＳＷ１～ＳＷ９を動作させるための制御を提供して、入力電流ＩＩＮの振幅を調整するために、第１及び第２のスイッチングフェーズの各々において電流レギュレータシステム１００８の動作を提供し得る。
【0081】
電源回路１０００は、図１０に示される回路に限定されない。例えば、スイッチング電圧レギュレータ１００２は、高側及び低側スイッチＰ１、Ｎ１、Ｎ２、及びＮ３の配置に限定されない。一例として、ＰＦＥＴ Ｐ１は、代わりにｎチャネルトランジスタとして配置される。
【0082】
電源回路１０００の動作は、図４及び図１１～図１３に更に詳細に示される。図１１は、スイッチング電圧レギュレータ１００２の第１のスイッチングフェーズにおける電源回路１０００内の電流フローの概略電気回路図１１００の別の例であり、図１２は、スイッチング電圧レギュレータ１００２の第１のスイッチングフェーズにおける電源回路１０００内の電流フローの概略電気回路図１２００の別の例であり、図１３は、スイッチング電圧レギュレータ１００２の第２のスイッチングフェーズにおける電源回路１０００内の電流フローの概略電気回路図１３００の別の例である。従って、図１１の説明も図４及び図１１～図１３を参照する。
【0083】
第１のタイミング図４０２において、スイッチング電圧レギュレータ１００２は、時間Ｔ０において第１のスイッチングフェーズを開始する。時間Ｔ０において、ＰＦＥＴ Ｐ１及びＮＦＥＴ Ｎ３は、それぞれ、スイッチング信号ＩＮ１及びＯＵＴ２によって活性化される。従って、入力電流ＩＩＮは、入力電圧ＶＩＮから、ＰＦＥＴ Ｐ１を介し、電流ＩＬとしてインダクタＬ１を介し、ＮＦＥＴ Ｎ３を介して流れる。従って、図４の例において、電流ＩＬは、ＩＬ０の振幅から振幅ＩＬ１への増加として示される。
【0084】
また、図１１を参照すると、スイッチＳＷ１、ＳＷ４、ＳＷ７、及びＳＷ８は、時間Ｔ０から時間Ｔ１の間、それぞれ、スイッチング信号Ｓ１、Ｓ４、Ｓ７、及びＳ８によって、閉にされる。従って、時間Ｔ０からＴ１の間、電流Ｉ１は、電流源１０１０から、閉のスイッチＳＷ１及びＳＷ４を介して、サンプリングノード１０１６に流れる。電流Ｉ１がサンプリングノード１０１６に提供されている間、スイッチＳＷ８の閉鎖に基づいて、基準電流ＩＲＥＦはサンプリングノード１０１６から流れる。その結果、サンプリングキャパシタＣＳを介してサンプリング電流ＩＳＭＰＬが提供される。電流ＩＳＭＰＬは、従って、電流Ｉ１から基準電流ＩＲＥＦを差し引いたものに等しい振幅を有する。そのため、サンプリング電流ＩＳＭＰＬは、サンプリングキャパシタＣＳの充電を開始して、時間Ｔ０から時間Ｔ１まで、サンプリング電圧ＶＳＭＰＬの振幅を増加する。スイッチング電圧レギュレータ１００２の第１のスイッチングフェーズの間、スイッチＳＷ６は開であり、スイッチＳＷ７は閉であるので、サンプリング比較器１０２８は、サンプリング電圧ＶＳＭＰＬを監視していない。従って、第１の比較信号ＣＭＰ１は、論理高状態においてアサートされる。
【0085】
図４の例を参照すると、時間Ｔ４において、ＮＦＥＴ Ｎ３はスイッチング信号ＯＵＴ２によって非活性化され、ＮＦＥＴ Ｎ２はスイッチング信号ＯＵＴ１によって活性化される。従って、入力電流ＩＩＮは、入力電圧ＶＩＮから、ＰＦＥＴ Ｐ１を介し、電流ＩＬとしてインダクタＬ４を介し、ＮＦＥＴ Ｎ２を介して流れる。従って、電流ＩＬは、スイッチング電圧レギュレータ１００２の第１のスイッチングフェーズの間、時間Ｔ４から時間Ｔ２まで振幅を増加し続ける。また、図１２の例を参照すると、スイッチＳＷ１は、スイッチング信号Ｓ１によって開にされ、スイッチＳＷ４、ＳＷ７、及びＳＷ８は閉のままであり、スイッチＳＷ２は、スイッチング信号Ｓ２によって閉にされ、スイッチＳＷ３及びＳＷ９の内の一つは、スイッチング電圧レギュレータ１００２の動作モードに応じて、スイッチング信号Ｓ３及びＳ９の内のそれぞれ一つによって閉にされる。
【0086】
例えば、タイミング図４０２（及び図３の例におけるタイミング図３０２）の降圧モード動作の場合、スイッチＳＷ３が閉にされる。しかしながら、図３の例におけるタイミング図３０４に示される昇圧モード動作の場合、スイッチＳＷ９が、代わりに閉にされる。従って、降圧動作モードの場合、サンプリングノード１０１６において、電流Ｉ３の振幅が電流Ｉ２の振幅に加算され、又は昇圧動作モードでは、電流Ｉ３の振幅が電流Ｉ２の振幅から差し引かれる。図１２の例は、スイッチＳＷ３及びＳＷ９の両方が同時に閉にされる例を示しているが、所与の時間において、スイッチング電圧レギュレータ１００２の動作モードに応じてスイッチＳＷ３及びＳＷ９の一方のみが閉にされる。従って、電流Ｉ１は、時間Ｔ０から時間Ｔ１まで、サンプリングノード１０１６に提供される充電電流ＩＣＨであり得、電流Ｉ２及びＩ３の組み合わせ（加算又は減算）は、時間Ｔ１から時間Ｔ２まで、サンプリングノード１０１６に提供される充電電流ＩＣＨであり得る。
【0087】
スイッチＳＷの閉鎖に基づいて、充電電流ＩＣＨは、スイッチング電圧レギュレータ１００２の第１のスイッチングフェーズの間、サンプリングノード１０１６に提供される。充電電流ＩＣＨが、スイッチＳＷ８の閉鎖に基づいて、サンプリングノード１０１６に提供される間、基準電流ＩＲＥＦは、サンプリングノード１０１６から流れる。その結果、サンプリングキャパシタＣＳを介して、サンプリング電流ＩＳＭＰＬが提供される。電流ＩＳＭＰＬは、従って、充電電流ＩＣＨから基準電流ＩＲＥＦを差し引いたものに等しい振幅を有する。そのため、サンプリング電流ＩＳＭＰＬは、サンプリングキャパシタＣＳの充電を開始して、サンプリング電圧ＶＳＭＰＬの振幅を増加させる。スイッチング電圧レギュレータ１００２の第１のスイッチングフェーズの間、スイッチＳＷ６が開であり、スイッチＳＷ７が閉であるので、サンプリング比較器１０２８は、サンプリング電圧ＶＳＭＰＬを監視していない。従って、第１の比較信号ＣＭＰ１は、論理高状態においてアサートされる。
【0088】
図４に戻って参照すると、スイッチング電圧レギュレータ１００２は、時間Ｔ２において、第１のスイッチングフェーズから第２のスイッチングフェーズに切り替わる。時間Ｔ２において、それぞれ、スイッチング信号ＩＮ１及びＩＮ２によって、ＰＦＥＴ Ｐ１が非活性化され、ＮＦＥＴ Ｎ１が活性化され、ＮＦＥＴ Ｎ２は活性化されたままである。また、図１３の例を参照すると、スイッチＳＷ２、ＳＷ３、ＳＷ９、ＳＷ４、及びＳＷ７は、それぞれ、スイッチング信号Ｓ１、Ｓ３、Ｓ９、Ｓ４、及びＳ７によって開にされ、スイッチＳＷ６は、スイッチング信号Ｓ６によって閉にされる。スイッチＳＷ８は、スイッチング電圧レギュレータ１００２の第２のスイッチングフェーズの間、閉のままである。従って、電流ＩＩＮは停止し、電流ＩＬは、低電圧レールから、ＮＦＥＴ Ｎ１を介し、インダクタＬ１を介し、ＮＦＥＴ Ｎ２を介して流れる。従って、図４の例において、電流ＩＬは、時間Ｔ３において、振幅ＩＬ２から振幅ＩＬ３への減少として示される。時間Ｔ３において、ＮＦＥＴ Ｎ２は、スイッチング信号ＯＵＴ１によって非活性化され、ＮＦＥＴ Ｎ３はスイッチング信号ＯＵＴ２によって活性化される。従って、電流ＩＬは、低電圧レールから、ＮＦＥＴ Ｎ１を介し、インダクタＬ１を介し、ＮＦＥＴ Ｎ３を介して流れる。従って、図４の例において、電流ＩＬは、時間Ｔ４における振幅ＩＬ３から初期振幅ＩＬ０への減少として示される。
【0089】
図１３の例を参照すると、スイッチング電圧レギュレータ１００２の第２のスイッチングフェーズにおいて、電流Ｉ１、Ｉ２、及びＩ３が停止する。従って、充電電流ＩＣＨはサンプリングノード１０１６に流れるのを停止する。しかしながら、基準電流ＩＲＥＦは、サンプリングノード１０１６から流れ続けて、サンプリングキャパシタＣＳから電荷を引き出し続ける。その結果、サンプリング電圧ＶＳＭＰＬは、時間Ｔ２を始めとして、スイッチング電圧レギュレータ１００２の第２のスイッチングフェーズの間、減少する。
【0090】
スイッチＳＷ６の閉鎖に起因し、サンプリング比較器１０２８は、サンプリングノード１０１６におけるサンプリング電圧ＶＳＭＰＬを、ノード１０１８における電圧と比較し、従って、サンプリングキャパシタＣＳの両端の電圧を監視する。サンプリング電圧ＶＳＭＰＬがほぼゼロの振幅を有すること、従って、サンプリングキャパシタＣｓがほぼゼロの電荷を有することに応答して、サンプリング比較器１０２８は第１の比較信号ＣＭＰ１をデアサートし得る。第１の比較信号ＣＭＰ１のデアサートに応答し、また、基準比較器１０３４によって提供されるような、第２の比較信号ＣＭＰ２の論理低振幅に応答して（例えば、基準電圧ＶＲＥＦが出力電圧ＶＯＵＴよりも大きいことに応答して）、状態機械１０３２は、スイッチング信号ＩＮ、ＯＵＴ、及びＳの状態を変更し得る。従って、状態機械１０３２は、スイッチング電圧レギュレータ１００２を、第２のスイッチングフェーズから第１のスイッチングフェーズに、従って次のスイッチング期間の開始に切り替え得る。従って、状態機械１０３２は、基準電流ＩＲＥＦに対する入力電流ＩＩＮの振幅に基づいて（例えば、サンプリング電圧ＶＳＭＰＬに基づいて）スイッチング電圧レギュレータ１００２のスイッチング期間の持続時間を指示し得、入力電流ＩＩＮの振幅を調整する。
【0091】
上述と同様に、スイッチング期間の完了時に、状態機械１０３２は、電源回路１０００に対する非活性化モード、又はスイッチング電圧レギュレータ１００２に対する非連続動作モード等に基づいて、電源回路１０００に対してアイドル（例えば、スリープ）モードを実装し得る。例えば、アイドルモードの間、スイッチＳＷ８は、スイッチング信号Ｓ８によって開にされて基準電流ＩＲＥＦの流れを停止し、スイッチＳＷ５はスイッチング信号Ｓ５によって閉にされてサンプリングキャパシタＣｓのゼロ化を提供する。スイッチＳＷ６は、閉のままであり得、サンプリング比較器１０２８によって提供された第１の比較信号ＣＭＰ１をラッチする。状態機械１０３２は、従って、次のスイッチング期間を開始するために、第２の比較信号ＣＭＰ２の状態の変化を待機し得る。
【0092】
従って、図７～図１３の例は、基準電流ＩＲＥＦに対する入力電流ＩＩＮの振幅に基づいて（例えば、サンプリング電圧ＶＳＭＰＬに基づいて）、入力電流ＩＩＮを調整し得る電源回路の別の例を説明する。従って、電源回路２００と同様に、電源回路７００及び１０００は、典型的な電源回路における入力電流調整よりも効率的な方式で、入力電流ＩＩＮの振幅を調整し得る。例えば、上述のように、電源回路７００及び１０００の電流調整は、インダクタ電流ＩＬの一層複雑な波形に対して、並びに、インダクタ電流ＩＬの非ゼロの初期振幅に対して実装される。また、電源回路７００は、帯域幅を限定する安定性補償の必要性を不要にするオープンループ方式で、スイッチング電圧レギュレータ７０２の各サイクルの間、入力電流ＩＩＮの、従って、インダクタ電流ＩＬの振幅のリアルタイム測定を提供する。或いは、電源回路１０００は、スイッチング電圧レギュレータ１００２の各サイクルにおいて、入力電流ＩＩＮの推定振幅の測定を提供し、典型的な電源回路と比べて、入力電流ＩＩＮの優れた調整を達成し得る一層シンプルな回路を提供する。従って、電源回路７００及び１０００によって提供される入力電流調整は、典型的な電源回路の入力電流調整より実質的に一層効果的であり得る。
【0093】
本明細書において、用語「結合する」は、本明細書の説明と一貫する機能的関係を可能にする接続、通信、又は信号経路を網羅し得る。例えば、デバイスＡが、或るアクションを実施するよう制御デバイスＢを制御するための信号を生成する場合、（ａ）第１の例では、デバイスＡがデバイスＢに直接結合され、（ｂ）第２の例では、デバイスＡが中間の構成要素Ｃを介してデバイスＢに間接的に結合され、ただし、その際、介在構成要素ＣはデバイスＡとデバイスＢとの間の機能的関係を実質的に変更せず、そのため、デバイスＡによって生成された制御信号を介してデバイスＢがデバイスＡによって制御される。
【0094】
また、本説明において、或るタスク又は機能を実施するように「構成された」デバイスは、製造時に製造者によって、それらの機能を実施するように構成され（例えば、プログラム及び／又はハードワイヤードされ）得、及び／或いは、それらは、それらの機能及び／又は他の付加的な又は代替的な機能を実施するように、製造後にユーザにより構成可能（又は再構成可能）であり得る。こういった構成は、デバイスのファームウェア及び／又はソフトウェアプログラミングを介してもよく、又はハードウェア構成要素、及びデバイスの相互接続の構成及び／又はレイアウトを介してもよく、又はそれらの組み合わせを介してもよい。また、或る構成要素を含むと説明される回路又はデバイスが、代わりに、それらの構成要素に結合するように構成されて、説明された回路要素又はデバイスを形成してもよい。例えば、一つ又は複数の半導体要素（トランジスタ等）、一つ又は複数の受動要素（抵抗器、キャパシタ、及び／又はインダクタ等）、及び／又は、一つ又は複数の源（電圧及び／又は電流電源等）を含むとして説明される構造が、代わりに、単一の物理デバイス（例えば、半導体ダイ及び／又は集積回路（ＩＣ）パッケージ）内に半導体要素のみを含んでもよく、受動要素及び／又は源の少なくとも幾つかに結合するように構成されてもよく、それによって、製造時又は製造時以降の時点のいずれかで、例えば、エンドユーザ及び／又は第三者によって、説明された構造を形成する。
【0095】
特許請求の範囲内で、説明した実施例における変更が可能であり、他の実施例が可能である。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【国際調査報告】