特表 2023-517578 カーボンナノチューブが添着されたプリント回路基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-04-26

(54)【発明の名称】カーボンナノチューブが添着されたプリント回路基板

(51)【国際特許分類】

   C23C 14/06 20060101AFI20230419BHJP

   C23C 14/30 20060101ALI20230419BHJP

【ＦＩ】

C23C14/06

C23C14/30

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2022554311

(86)(22)【出願日】2021-03-06

(85)【翻訳文提出日】2022-11-07

(86)【国際出願番号】 US2021021270

(87)【国際公開番号】W WO2021183400

(87)【国際公開日】2021-09-16

(31)【優先権主張番号】62/986,715

(32)【優先日】2020-03-08

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】504022618

【氏名又は名称】ナンテロ，インク．

(74)【代理人】

【識別番号】100118902

【弁理士】

【氏名又は名称】山本 修

(74)【代理人】

【識別番号】100106208

【弁理士】

【氏名又は名称】宮前 徹

(74)【代理人】

【識別番号】100196508

【弁理士】

【氏名又は名称】松尾 淳一

(72)【発明者】

【氏名】ゴールドバーグ，トーマス・アール

【テーマコード（参考）】

4K029

【Ｆターム（参考）】

4K029AA24

4K029BA34

4K029BD01

4K029CA01

4K029DB20

(57)【要約】

本技術の実施形態は、機能的ＣＮＴを用いたＲＧＢを形成するために、ＣＮＴトレースをＲＧＢに添着するためのシステムおよび方法に関する。機能的なＣＮＴを用いたＲＧＢは、高い構造安定性および電気的特性および熱的特性の改善を呈する。固定された添着および高密度化手法に基づいて、ＰＣＢ基板上におけるＣＮＴトレースの完全またはほぼ完全な配列が達成される。例えば、本開示の技術を適用すると、結果として、ＰＣＢ基板の端から端までの突合せ接合の構成において、ＰＣＢ基板上で互いに平行に配列されたＣＮＴのトレースが得られる。有益なことに、本開示の方法は、ＣＮＴトレースの誤配向または誤配列の発生を無くす。ＣＮＴトレースを使用したＲＧＢを用いて構築されたセンサおよび電気／電子デバイスは、サイズ、重さ、電力消費の減少（ＳＷａＰ）のための顕著な進歩を実現する。

【特許請求の範囲】

【請求項1】

プリント回路基板（ＰＣＢ）にカーボンナノチューブ（ＣＮＴ）を添着するための方法であって、
規定の時間長にわたって真空条件を維持するために装備されたチャンバー内部の位置に複数のＰＣＢブランクを配置するステップと、
前記チャンバー内部に複数のＣＮＴを支持するプラテンを配置するステップと、
レーザービームで前記複数のＣＮＴを励起して、前記ＰＣＢブランクへの注入のために前記プラテンからの前記ＣＮＴの放出を発生させるステップと、
前記複数のＣＮＴのトレースを添着させた前記複数のＰＣＢブランクを集めるステップと
を含み、前記複数ＣＮＴの前記トレースは、前記複数のＰＣＢブランク上の端から端までの突合せ接合の構成にしたがって互いに平行に並べられる、方法。

【請求項2】

請求項１に記載の方法であって、真空条件を維持するために装備された前記チャンバーは、１×１０^－１２気圧から１×１０^－１４気圧の範囲の前記真空条件を維持するように構成された真空ポンプに接続された複数のポートを含み、真空条件を維持するために装備された前記チャンバーは、ステンレス鋼材料から形成される、方法。

【請求項3】

請求項１に記載の方法であって、前記複数のＣＮＴの前記トレースが添着された前記複数のＰＣＢブランクは、少なくとも部分的に、前記規定の時間長にわたって前記真空条件を維持し、前記レーザービームで前記複数のＣＮＴを励起する前記ステップの結果として形成される、方法。

【請求項4】

請求項１に記載の方法であって、前記複数のＣＮＴの前記トレースが添着された前記複数のＰＣＢブランクは、電子デバイスで使用される不揮発性メモリの設計において使用される、方法。

【請求項5】

請求項１に記載の方法であって、前記複数のＣＮＴの前記トレースが添着された前記複数のＰＣＢブランクは、前記複数のＰＣＢブランク上のパターンを有する経路への前記複数のＣＮＴの前記トレースの堆積に対応する、方法。

【請求項6】

請求項１に記載の方法であって、真空条件を維持するために装備された前記チャンバーは、前記複数のＰＣＢブランクが配置される前記チャンバー内の前記位置での放熱を可能とし、前記複数のＰＣＢブランクの歪みと破損を防ぐ、方法。

【請求項7】

請求項１に記載の方法であって、前記複数のＣＮＴの前記トレースが添着された前記複数のＰＣＢブランクは、虚血性放射を無くすことに基づいて無線周波数（ＲＦ）干渉攻撃に対するセキュリティを提供し、前記複数のＣＮＴの前記トレースが添着された前記複数のＰＣＢブランクは、セキュリティ保護された計算デバイス、ストレージデバイス、センサデバイス、自律デバイス、または、通信デバイスにおける使用のために適用される、方法。

【請求項8】

請求項１に記載の方法であって、前記レーザービームは、前記プラテンの前端に設置されたＣＮＴの列毎の放出のために、前記プラテンの後端に当てられる、方法。

【請求項9】

請求項８に記載の方法であって、前記複数のＰＣＢブランクが配置される前記位置は第１の位置であり、前記プラテンは、前記第１の位置と第２の位置とが前記チャンバー内部で互いに対向するように前記第２の位置に配置される、方法。

【請求項10】

請求項１に記載の方法であって、
前記複数のＣＮＴの前記トレースが添着された前記複数のＰＣＢブランクの表面上にエッチングされたパターンを除去するステップと、
前記複数のＣＮＴの前記トレースが添着された前記複数のＰＣＢブランクの前記表面を、シーラントを用いて不動態化するステップと
をさらに含む方法。

【請求項11】

請求項１に記載の方法であって、
前記複数のＣＮＴの前記トレースが添着された前記複数のＰＣＢブランクを、結果として前記真空条件を周囲圧力に戻す段階的な圧力の増加にさらすステップ
をさらに含む方法。

【請求項12】

請求項１１に記載の方法であって、前記段階的な圧力の増加は、前記真空条件を維持するために装備された前記チャンバーの外部に設置された１つまたは複数の再加圧チャンバーの内部で適用される、方法。

【請求項13】

請求項１に記載の方法であって、前記チャンバーの内部に前記複数のＣＮＴを支持する前記プラテンを配置する前に、前記プラテンは、周囲圧力から始まり前記チャンバーと関連した前記真空条件で終了する段階的な圧力の減少にさらされる、方法。

【請求項14】

請求項１３に記載の方法であって、前記段階的な圧力の減少は、前記真空条件を維持するために装備された前記チャンバーの外部に設置された１つまたは複数の減圧チャンバーの内部で適用される、方法。

【請求項15】

請求項１に記載の方法であって、前記規定の時間長は、前記複数のＰＣＢブランクを配置した時刻から始まり、前記複数のＣＮＴの前記トレースが添着された前記複数のＰＣＢブランクを集める時刻で終了する、方法。

【請求項16】

請求項１に記載の方法であって、前記突合せ接合構成は、前記複数のＣＮＴの前記トレースの誤配向または誤配列を無くす、方法。

【請求項17】

請求項１に記載の方法であって、前記複数のＣＮＴの前記トレースが添着された前記ＰＣＢブランクは、
（ｉ）ＰＣＢブランク上の部品間のほぼ光の速度の電子伝達と、
（ｉｉ）電離放射線への耐性を有する前記複数のＣＮＴに基づく放射線耐力強化設計と、
（ｉｉｉ）励起源による攻撃および呼掛けに対するセキュリティと、
（ｉｖ）前記複数のＣＮＴの前記トレースの低抵抗に基づくエネルギー消費の節約と、
（ｖｉ）マイクロ電子デバイスで使用するための軽量で柔軟な基板と、
（ｖ）抵抗器、コンデンサ、ソリッドステートディスク、および、ハードドライブを無くすことに基づくコンパクト設計と
のうちの１つまたは複数を提供する、方法。

【請求項18】

請求項１７に記載の方法であって、前記複数のＣＮＴの前記トレースが添着された前記ＰＣＢブランクは、積層に関係するステップを省くシングルステップの適用と、ＰＣＢブランクおよび前記ＰＣＢブランクの中間層の許容誤差を最小限に抑えることによって生成される、方法。

【請求項19】

請求項１に記載の方法であって、前記複数のＣＮＴの前記トレースが添着された前記ＰＣＢブランクは、金属の使用を排除し、さらに、前記複数のＣＮＴは、半導体シングルウォールＣＮＴ（ｓＳＷＮＴ）を含む、方法。

【請求項20】

請求項１に記載の方法であって、前記チャンバー内で生成される前記真空条件の下で、前記複数のＣＮＴの前記トレースの配列および高密度化が実現され、結果として、屈曲および破壊に対する前記複数のＣＮＴの前記トレースの弾力性が得られる、方法。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
[0001]本出願は、全体として参照により本明細書に組み込まれる、２０２０年３月８日に出願された米国仮特許出願第６２／９８６，７１５号に対して優先権を主張するものである。

【0002】

[0002]本開示は、電気回路および電子回路で使用される高性能プリント回路基板（ＰＣＢ）に関する。詳しくは、開示される実施形態は、カーボンナノチューブ（ＣＮＴ）のトレースが添着されたＰＣＢに関する。

【背景技術】

【0003】

[0003]ＰＣＢは、現在、全てのコンピュータおよびマイクロ電子デバイスの重要要素であり、あらゆるコンピュータ、通信デバイスおよびセンサを可能にする中核技術である。ＰＣＢは、電子の伝達および計算プロセスのための電子デバイス上の複数の構成要素間での接続を容易にする。

【発明の概要】

【0004】

したがって、高性能ＰＣＢの設計に対する必要性が存在する。

【図面の簡単な説明】

【0005】

【図1】[0004]ＣＮＴを図示する二次元（２Ｄ）透視図である。

【図2】[0005]ＣＮＴを図示する三次元（３Ｄ）透視図である。

【図3】[0006]図３Ａは金属導体における電子（電流）の流れを示す図である。 図３Ｂは、ＣＮＴ導体における電子（電流）の流れを示す図である。

【図4】[0007]ＣＮＴの配列を示す簡略化された全体図である。

【図5】[0008]ＰＣＢの層および構造の例を示す図である。

【図6A】[0009]ＣＮＴを対象物（ＰＣＢ）に付着させる物理蒸着（ＰＶＤ）法の簡略図である。

【図6B】[0010]ＰＣＢにＣＮＴを添着させるシステムの一部としての真空チャンバーを示す図である。

【図7】[0011]ＣＮＴが添着されたＰＣＢを生成するためのシステムを示す簡略図である。

【図8】[0012]ＰＣＢにＣＮＴを添着させるためのシステムによって生成されたＣＮＴ気相を示す概念図である。

【図9】[0013]添着済みＰＣＢの例を示す図である。

【発明を実施するための形態】

【0006】

[0014]本技術の実施形態は、機能的ＣＮＴを用いたＰＣＢを形成するために、ＣＮＴトレースをＰＣＢに添着するためのシステムおよび方法に関する。機能的ＣＮＴを用いたＰＣＢは、高い構造安定性ならびに電気的特性および熱的特性の改善を呈する。固定された添着および高密度化手法に基づいて、ＰＣＢ基板上におけるＣＮＴトレースの完全またはほぼ完全な配列が達成される。例えば、本開示の技術を適用すると、結果として、ＰＣＢ基板の端から端までの突合せ接合の構成において、互いに平行に配列されたＣＮＴのトレースがＰＣＢ基板上で得られる。有益なことに、本開示の方法は、ＣＮＴトレースの誤配向または誤配列の発生を無くす。ＣＮＴトレースを使用したＰＣＢを用いて構築されたセンサおよび電気／電子デバイスは、サイズ、重さ、消費電力の減少（ＳＷａＰ）のための顕著な進歩をもたらす。

【0007】

[0015]いくつかの実施形態では、ＰＣＢにＣＮＴを添着させるためのシステムは、真空条件を扱うように設計されたチャンバー内部における物理蒸着（ＰＶＤ）を含む。例えば、チャンバーにおける条件は、１×１０^－１２気圧から１×１０^－１４気圧の範囲の圧力に相当する一方、宇宙における真空条件は、１×１０^－６から＜１×１０^－１７Ｔｏｒｒ、すなわち、１×１０^－４から＜３×１０^－１５Ｐａに相当する。チャンバー内部で維持される真空条件は、宇宙空間における真空と類似していると見なされ得ることが理解されるであろう。いくつかの実施形態では、チャンバーは、約２２．８６ｃｍ（９インチ）の壁厚を有する高強度ステンレス鋼から構築される。このチャンバーは、チャンバーを真空にするために真空ポンプに接続された複数のポートが装着される。チャンバー内部で真空条件が得られると、その真空条件が規定の時間長にわたって維持される。規定の時間長にわたってチャンバー内部の真空条件を維持することは、未添着のＰＣＢブランクの歪みを防ぎ、チャンバー、シャトル、システム、および高感度電子制御機器の破損を防ぐ。ＰＣＢ基板上にＣＮＴトレースを形成する本開示のプロセスは、トレースと基板材料との間で可能な最大密着力（弾力性）を実現する。チャンバー内で生成される真空条件の下で、ファンデアワールス力がＰＣＢブランク上でのＣＮＴトレースのほぼ完全な配列および高密度化を効果的に可能とする。ＣＮＴ密着力（例えば、ＣＮＴは接着性を示す最も粘着性の材料に含まれる）は、当てられると、離すためには特別な力が必要とされることを確実にする。ＣＮＴは、熱、化学、および放射線に対して不活性であるため、ＣＮＴトレースを曲げる／制動するために必要な力は、ほぼ全てのユースケースの可能性の範囲を超えている。さらに、ＰＣＢ基板上でＣＮＴトレースを形成する本開示のプロセスは、結果として、非常に薄く柔軟な基板が得られ、高度に柔軟な基板を有する極めて軽量のマイクロ電子デバイスを促進する。

【0008】

[0016]ＰＣＢにＣＮＴトレースを添着させるための本開示のシステムは特定の物理蒸着方法論に依拠しないことが理解されるであろう。むしろ、本開示の技術は、適切な物理蒸着方法論との統合について広い適用性を有する。基板に対するコーティングとしてＣＮＴを適用することのみに限定される従来の物理蒸着法と対照的に、本技術の実施形態は、ほぼ完全な配列を有するＣＮＴを用いたＰＣＢの創出、高い信頼性につながるトレース高密度化、ならびに電気的特性および熱的特性の改善を目的とする。さらに、ＰＣＢブランク上にＣＮＴトレースを形成する本開示の方法は、リソグラフィまたは直接描画のいずれかのＰＣＢとは対照的に、製造プロセス積層を省いて最高品質の製品を創出するシングルステップの適用である。従来のプリント回路基板（ＰＣＢ）製造は、複数のプロセスまたはステップを含む。さらに、各ステップは、各層において、さらに層間（例えばビアｔｏパッドの位置合わせ）での許容誤差を最小限にするために厳密な制御を必要とする。例えば、ＰＣＢ層への画像転写で使用されるマスクおよびレジストは、非常に厳しい制御を必要とする。熱を加えた圧積プロセスおよび層を整列する際の取り扱いと併せて、従来の技術は寸法上の歪みおよび欠陥につながる。マスクを使用しない直接描画のトレーシングが従来のリソグラフィプロセスと比較して顕著な改善を見せているが、積層は依然として課題である。本開示の技術は、従来のシステムおよびプロセスにおける少なくとも上述の問題を解決することを目的とする。

【0009】

[0017]本明細書で使用される場合、「ＰＣＢ」、「ブランク」、「ＰＣＢブランク」、「ＰＣＢ基板」という用語は全般的に同義である。
ＣＮＴの使用
[0018]図１および図２は、カーボンナノチューブ（ＣＮＴ）を図示する２Ｄおよび３Ｄの透視図である。ＣＮＴは、六方格子の原子が円筒形状に配置された純粋な炭素から構成される分子である。ＣＮＴは、多様な電子的、光学的、および物理的用途に適した特定の特性を呈する。半導体シングルウォールＣＮＴ（ｓＳＷＮＴ）は、絶縁され、パターンにしたがって配向されることができる。例えば、ＣＮＴは、ＣＮＴを用いた不揮発性メモリを設計するために使用可能である。ＣＮＴを用いた不揮発性メモリは、従来のダイナミックランダムアクセスメモリ（ＤＲＡＭ）と比較して、エネルギー消費の劇的な減少、記憶密度の千倍の増加、より高い信頼性、瞬時のｏｎ／ｏｆｆ機能、データの永続的記憶、および皆無のソフトエラーを実現する。

【0010】

[0019]ＣＮＴは、さらに、部品間の超低インピーダンス相互接続を実現するために、ＰＣＢ上のトレース材料として（個々の高配向ｓＳＷＮＴとして、または高配向のｓＳＷＮＴ束としてのいずれかで）使用されることが可能である。本開示の技術は、結果として得られるＰＣＢが（銅、銀、金、または他の金属材料の代わりに）ＰＣＢトレース材料としてＣＮＴを含むように、ＰＣＢにＣＮＴを添着させることを目的とする。従来の導体（例えば、銅、銀、および金などの金属）の代わりに半導体シングルウォールＣＮＴトレースを使用することは、望ましくない電磁放射を防ぎ、エネルギーをほぼ全く必要とせず（例えば、ミリアンペアの範囲）、ＰＣＢ上の素子／部品間の最速（ほぼ光の速さ）の電子流を促進する。ほぼ光の速さの電子流は、バッファを使用しないデータフロー率が可能となることを容易にする。さらに、ＣＮＴは、そのＣＮＴを通過する電子に対して抵抗を全く示さないため、ＣＮＴは全く熱を発生せず、電力消費の需要を（例えば、６０％程度）減少させる。また、ＣＮＴはヒートシンクとして動作し、結果として電気素子および部品からの熱を除去するＰＣＢ基板となる。

【0011】

[0020]ＣＮＴが添着されたＰＣＢは、少なくとも以下の理由のために有益である。
[0021]セキュリティの向上－虚血性（ｉｓｃｈｅｍｉｃ）（例えば、電磁／ＲＦ）放射を無くすことは、素子の遠隔呼掛けと、配線、トレース、マイクロチップ、コンデンサ、レジストなどのマイクロ波励起またはレーザー励起による潜在的なデータ盗用とを防ぐ。ＣＮＴは電離放射線の影響を容易に受けず、そのような励起に対して不活性であるため、プリント回路基板を横切る電子の伝達は自然の攻撃と人工の攻撃の両方の影響を容易に受けない。その結果、素子の遮断または干渉の可能性が無くなる。それによって、ＣＮＴが添着されたＰＣＢは、セキュリティ保護された自律素子および／またはセキュリティ保護された通信デバイスにおける使用に適する。さらに、ＣＮＴにおいて、電子は、表面上ではなくＣＮＴの管を通過して移動する。その結果、ＣＮＴは、露出から保護される。さらに、ＰＣＢ上でのＣＮＴトレースの使用は、メモリと演算装置のロジックとの間に置かれたインターコネクトおよび修正素子／部品の除去を可能とすることによるＰＣＢ上の脅威表面の６０％までの除去により、斬新で進歩的なＰＣＢ素子設計修正を可能とする。その結果、素子の遮断または干渉の可能性が無くなる。

【0012】

[0022]エネルギー削減－ＣＮＴを用いた素子は、電力需要の６０％程度の削減を実現する。
[0023]性能の向上－ＣＮＴは、少なくとも３つの領域にわたって性能の改善（何桁もの）を提供する。（ｉ）ＣＮＴが抵抗を全く示さず、結果としてＰＣＢ上の素子／部品間の「ほぼ光の速度」の伝達が実現する。（ｉｉ）ＣＮＴは、従来の材料（例えば、Ａｕ、Ａｌ、Ｓｉなど）と比較して、メモリとロジックとの内部の動作機能の向上を実現する超高速の電子運動を可能とする。より速い電子運動は、メモリとロジックコンポーネントとの間の連続接続（例えば、コントローラ、抵抗器などの削除）を可能とし、演算装置がその設計潜在能力を達成できるようにする。（ｉｉｉ）ＰＣＢ基板上に堆積されたＣＮＴトレースは、ＰＣＢ上の素子／部品の６０％の削減を可能とし、ＰＣＢの性能をさらに改善する。

【0013】

[0024]より高い信頼性－ＣＮＴは、ＣＮＴを使用して作製された素子またはＣＮＴを含む素子／部品に対して顕著な信頼性向上をもたらす。ＣＮＴは、ダイヤモンドの次に硬い物質であり、顕著な動作特性を呈する。例えば、ＣＮＴは、温度に曝露されても膨張も収縮もしないため、ＣＮＴは熱安定性を呈する（すなわち、ＣＮＴは負の熱膨張率を有する）。また、ＣＮＴは、化学的に不活性であり、あらゆる強度の酸および塩基に対して耐性がある。さらに、ＣＮＴは、電離放射線に対して不活性であり、素子／部品が極端な太陽の気候条件に曝露される宇宙関連の用途に配備され得る。ＣＮＴを用いたマイクロ電子機器は、１５年超にわたって高地球周回軌道（ＨＥＯ）において故障なく動作しており、ＣＮＴを用いたメモリは、１５年超にわたって「ソフトエラー」が皆無であった。ＣＮＴを用いた回路は、８０°Ｃで１０００年の耐用年数を有し、±３００°Ｋで１５年を超える運用年数を有する。

【0014】

[0025]図３Ａおよび図３Ｂは、それぞれ、金属導体およびＣＮＴ導体における電子（電流）の流れを示す図である。不揮発性メモリで、特にＰＣＢ上で使用されるＣＮＴは、低電気インピーダンスを実現し、発生する熱はほぼ無い。さらに、ＣＮＴは、高い熱伝導性と負の熱膨張率を実現し、その結果として高い構造安定性が得られる。ＣＮＴの熱伝導性によって、ＣＮＴは、電子デバイスおよび部品における温度管理（例えば、平面的な放熱）に対して適しており、能動的冷却の必要性を低減する。図３Ａは、導体の表面で発生する、導体における電子の流れを図示する。一方、図３Ｂは、導体の表面に沿うのとは対照的に、ＰＣＢトレース内部に発生するＣＮＴにおける電子の流れを図示する。その結果、ＣＮＴは、（アルミニウム、銅、金などの通常の金属導体とは異なり）「ウィーピング」効果の影響を受けにくく、それにより電磁遮蔽をもたらす。不揮発性ＲＡＭまたはナノＲＡＭにおけるＣＮＴの使用は、結果として、既存のＤＲＡＭより高い密度、容量および性能が得られる。そのデータ永続性と組み合わされると、ＣＮＴを用いたＲＡＭは、既存のハードドライブおよびソリッドステートドライブならびに追加のハードウェアに取って代わることができ、コントローラをサポートできる。

【0015】

[0026]図４は、走査型顕微鏡を使用して観察したときのＰＣＢ上のＣＮＴトレースの配列を示す簡略図である。例えば、図４は、ＰＣＢ基板上に半導体シングルウォールＣＮＴを添着した結果としてのＣＮＴトレースの完全またはほぼ完全な配列を示す。図４は、ＣＮＴがＰＣＢ基板の端から端までの突合せ接合の構成において、互いに平行に配列されることを示す。例えば、ＣＮＴの誤配向または誤配列はない。ＰＣＢ基板上におけるＣＮＴの完全またはほぼ完全な配列を実現する方法が本明細書において詳細に開示される。

【0016】

[0027]図５は、ＣＮＴトレースが添着された例示的なＰＣＢを示す。図５に示される例において、ＣＮＴトレースが添着されたＰＣＢは、ブレードサーバで使用される。図５の参照番号１は、ＣＮＴに基づくＰＣＢトレース材料を略図的に示す。図５に示されたブレードサーバは、２つの中央演算装置（参照番号２で示される）と、デュアルインラインのＣＮＴを用いた不揮発性ランダムアクセスメモリモジュール（参照番号３で示される）とを含む。ＣＮＴを用いた不揮発性ランダムアクセスメモリモジュールは、ハードディスクおよびソリッドステートドライブに基づく従来のファイルシステムストレージを置き換えたものである。図５に示されるＰＣＢは、金属導体の代わりに電気光学インターフェースを利用する。参照番号４ａは、電気信号を光信号に変換するための電気光学インターフェースを示す。電気信号は、ビア（参照番号４ｂで示される）を使用して制御プレーン層へルーティングされてもよく、または規定されたトレース（参照番号７で示される）をたどって、基板を横切って単純に移動してもよい。参照番号５は、空気流および熱散逸の増加を可能とするＰＣＢ表面上の未実装領域を示す。それによって、有益なことに、ＰＣＢの設計におけるＣＮＴの使用は、ＰＣＢ上の電気部品および電子部品の凝縮されたレイアウトを可能とする。図５に示された例示的なＰＣＢは、６層ＰＣＢであり、第１（上部）層（参照番号６ａで示される）はＣＮＴトレースを含み、第２層（参照番号６ｂで示される）は電力インターフェースを含み、第３層（任意）（参照番号６ｃで示される）はヒートシンクを含み、第４層（参照番号６ｄで示される）は制御インターフェースを含み、第５層（参照番号６ｅで示される）は無線周波数（ＲＦ）シールドを含み、第６層（６ｆで示される）は電磁シールドを含む。なお、図５における簡略表現は説明および例示を目的としているに過ぎないことが理解されるであろう。代替の実施形態では、素子は１～２４個（またはそれ以上）のＰＣＢ層から構成され得る。
物理蒸着（ＰＶＤ）によるＰＣＢのためのＣＮＴトレース
[0028]図６Ａは、物理蒸着（ＰＶＤ）を使用してＰＣＢにＣＮＴトレースを添着する物理蒸着法のプロセスの簡略図を示す。本明細書で開示されるＰＶＤ法は、ＣＮＴトレースをＰＣＢパターンを有する基板または無地の基板に固着させる。本明細書で開示されるＰＶＤ法は、多段プロセスであり、プラテン（例えば、参照番号１５で示される）上でのＣＮＴの形成から始まり、その結果としてプラテン上に支持され垂直に配置された数十億のＣＮＴ（参照番号８によって示され、ＣＮＴフォレストとも呼ばれる）が得られる。ＣＮＴフォレストを支持するプラテン（例えば、研磨されたケイ素または金属の板）は、真空条件（例えば、１×１０^－１２気圧と１×１０^－１４気圧との間）を扱うチャンバー内部に置かれる。ターゲットであるＰＣＢブランク（参照番号１１）は、プラテンから約０．２５ｍ～１ｍの位置でチャンバー内部に配置される。

【0017】

[0029]垂直に配置されたＣＮＴをプラテンからＰＣＢブランクに転写するために、レーザー手法（例えば、レーザー誘起前方転写法またはＬＩＦＴ）が使用され得る。レーザーメス（参照番号６７で示される）は、プラテンの後端に焦点が合わせられる。レーザーによる励起の結果として、ＣＮＴはプラテンから分離する。詳しくは、プラテン材料が過熱され、プラテンの前縁に配置されたＣＮＴを放つ。その結果、ＣＮＴはチャンバー内の空間（参照番号１０で示される）を通って蒸気雲中をバリスティック速度で移動する。参照番号９によって、雲中を移動する際のＣＮＴの軌道が示される。ＰＣＢブランク（参照番号１１）に到達したＣＮＴはトレースラインのパターンに合わせて配列される（参照番号１２で示される）。ＰＣＢブランクにおける添着されたＣＮＴの配列は、ＰＣＢブランクの端から端までの突合せ接合の構成において互いに平行である。本開示のシステムの少なくとも１つの利点は、ＰＣＢ上での添着されたＣＮＴの誤配向および／または誤配列が無くなることである。

【0018】

[0030]本開示のシステム（チャンバーにおける真空条件を含む）は、ファンデアワールス力が、ＰＣＢ上のＣＮＴの完全またはほぼ完全な配列を可能とすることが理解されるであろう。ファンデアワールス力は、一般に、原子、分子、および表面の間の引力および斥力などの大部分の種類の力、および／または他の分子間力を含む。いくつかの任意の実施形態では、ＰＣＢターゲットは、安定性のためにジンバル（参照番号１３として示される）に取り付けられ、汚れ留め板（参照番号１４で示される）は、未使用のＣＮＴを集めるために使用される。図６Ａの記載は、説明および例示を目的としていることが理解されるであろう。代替の実施形態では、当業者が容易に想到するように、この構成に対して適切な修正が加えられることが可能である。

【0019】

[0031]図６Ｂは、ＰＣＢにＣＮＴを添着させるシステムの一部としての真空チャンバーを示す。本明細書で開示されるＰＶＤ法は、真空条件を扱うように構成されたチャンバー内で発生する。このチャンバーは、真空条件（例えば、１×１０^－１２気圧と１×１０^－１４気圧と間）を維持する真空ポンプに接続された複数のポート（ポート６０４、６０６など）が装着される。チャンバー内で真空条件が構築されると、真空条件は規定の時間長にわたって（少なくともチャンバー内で発生したプロセスが完了するまで）チャンバー内で維持される。このチャンバーは、さらに、例えば洗浄および日常的な保守のために、保守ポートが装着され得る。いくつかの実施形態では、チャンバーは、円周が１～３ｍ、高さ２～１５ｍであり得る。開示されるチャンバーは、ＰＣＢターゲットが置かれる位置における放熱のために十分な面積を確保すること、ＰＣＢターゲットに対する変形および破損を防ぐこと、ＰＶＤ法が適用される各添着セッションにおいてパターンを有する複数のＰＣＢを作製するのに十分な生産能力を確保すること、という複数の目的を果たす。さらに、本開示のチャンバーを使用することは、ＰＣＢ基板上におけるＣＮＴの固定添着、適切な配向（ファンデアワールス力に起因）、および高密度化という利点をもたらす。その結果、本明細書で開示される方法およびシステムを使用して生成されたＰＣＢは、ＰＣＢが、長期間、適切かつ確実に機能することを可能にする。従来のＰＶＤ法とは対照的に、開示される実施形態は、プラテンからのＣＮＴのバリスティック射出速度を達成する規定の時間長にわたって真空（またはほぼ真空条件）を維持するように装備されたチャンバーを利用し、その結果としてＰＣＢ上にＣＮＴトレースの完全またはほぼ完全な配列が得られる。

【0020】

[0032]図７は、ＣＮＴが添着されたＰＣＢを生成するためのシステムを示す簡略図である。本明細書で開示される技術は、特定の物理蒸着法に限定されておらず、適切なＰＶＤ方法論およびプロセスと親和性がある。いくつかの実施形態では、ＣＮＴが添着されたＰＣＢの生成は、複数のステージにおいて実現され得る。例えば、図７は、ＣＮＴが添着されたＰＣＢのほぼ連続的な生成を可能とする真空条件の適切な維持を確実とする１３ステージのシステムを示す。また、図７は、システムが完全な真空またはほぼ完全な真空条件を維持するように装備された真空チャンバーを含むことを示す。この真空チャンバーは、１３のステージのうちの１つで使用される。

【0021】

[0033]システムの個々のステージ（図７において番号が付された長方形で示される）は、それぞれのチャンバー内部で発生する。チャンバーは、隔壁によって互いに接続される。各チャンバー内において、連動しないコンベヤベルトがそれぞれのステージ内で全体的に含まれる。ステージの境界部で、連動扉が後続のステージにつながる。この扉は、圧力勾配が満たされるまで、および／またはそれぞれのステージにおけるプロセスが完了するまで開かない。各ステージで使用されるチャンバーは、約２２．８６ｃｍ（９インチ）の壁厚を有する高強度ステンレス鋼から形成される。

【0022】

[0034]システムのステージ１で、周囲圧力においてＰＣＢブランクがポートを介してシステムに装填される。ＰＣＢブランクを装填すると、ＰＣＢブランクは、システムの６つのコンベヤベルトの最初のコンベヤベルト上に置かれる。いくつかの実施形態では、単一の装填において、３０個のＰＣＢブランクがシステムに導入され得る。ＰＣＢブランクは、ステージ１を出発して、ステージ間を移動する。ステージ２で、ＰＣＢブランクは、真空チャンバー内部で発生する後続のＰＶＤプロセスを汚染する可能性のある何らかの粒状または化学的な物質を除去するために溶剤浴にさらされる。ステージ３で、ＰＣＢブランクは、ステージ２からの残留溶液を含む潜伏性の材料を除去するために、水浴および乾燥器にさらされる。ステージ４、５、および６は、それぞれのチャンバー内部で発生する減圧ステージである。例えば、ステージ４、５、および６は、－５０ｋＰａの真空条件を実現する初期減圧チャンバー、－１５０ｋＰａの真空条件を実現する二次減圧チャンバー、および－３００ｋＰａの真空条件を実現する三次減圧チャンバーの内部でそれぞれ発生する。ブランクが真空チャンバー内部に装填される直前に発生するステージ７は、真空チャンバー内部の圧力測定結果とステージ７での圧力測定結果とが同一となるまでブランクが－３００ｋＰａにさらされる均等化圧力ステージと見なされ得る。真空チャンバー内部の圧力測定結果とステージ７での圧力測定結果との偏差は、結果として、ＰＣＢブランクの歪みおよび／または機器の破損を引き起こし得ることが理解されるであろう。ステージ４～７は、それぞれ、関連チャンバーを真空にするため、さらに真空チャンバーを真空にするために、真空ポンプに接続される。

【0023】

[0035]ステージ８は、真空チャンバー（もしくは「プロセス容器」と呼ばれる）内の位置にＰＣＢブランクの往復を表す。いくつかの実施形態では、この真空チャンバーは、内径２．５１メートル、外径２．７４メートル、グラウンドレベルからの高さ９．１４メートルフィートを有する。ステージ９は、真空チャンバー内部における物理蒸着プロセスを表す。ステージ１０は、取り出しシュートへの添着済みＰＣＢブランクの往復を表す。ステージ１１～１３は、段階的に圧力が増加し結果として真空条件が周囲圧力に戻る３つの再加圧ステージを表す。例えば、ステージ１１で、圧力は、－３００ｋＰａから－２００ｋＰａへ増加される。ステージ１２で、圧力は、－２００ｋＰａから－１００ｋＰａへ増加される。ステージ１３で、圧力は、－１００ｋＰａから周囲圧力へ増加される。最終的に、ＣＮＴトレースが添着されたＰＣＢは、ステージ１３の出力において取り出される。

【0024】

[0036]さらに、ステージ１４～１６は、ＣＮＴをシステムに装填するために使用される。例えば、ステージ１４～１６において、垂直に配置されたＣＮＴを支持するプラテンが真空チャンバーに装填される。真空チャンバー内部での使用前に、プラテン上に支持されたＣＮＴは、周囲圧力から始まり（ステージ１６）チャンバーと関連した真空条件で終了する（ステージ１４）段階的な圧力減少にさらされる。最後に、ＣＮＴを支持するプラテンは、ＣＮＴが添着されたＰＣＢを生成する他のセッションで使用される真空チャンバー内に配置される。

【0025】

[0037]上記システムは完全に自動化されていることが理解されるであろう。上記システムのステージは、演算装置（コンピュータサーバなど）によって遠隔で制御可能なセンサおよび高感度電子機器を使用して実施される。

【0026】

[0038]図８は、物理蒸着の結果として生成されたＣＮＴ気相を示す概念図を示す。例えば、図８は、真空条件を扱うように装備されたチャンバーの一方の側（例えば、右側）に配置されたＰＣＢブランク１１（すなわち未添着のブランク）を示す。各ブランクには、パターン（例えば、ポジパターンまたはネガパターン）が置かれている。ブランクが適切に配置された後、多数（およそ３０億）のＣＮＴを支持するプラテン１７がチャンバーの他方の側（例えば、左側）に配置される。レーザービーム１６（例えば、点線で示される）は、レーザー８１５から生成され、ＣＮＴを支持するプラテンの裏面に焦点が合わせられる。レーザービーム１６による励起によって、ＣＮＴはプラテンの前面から列毎に放出され、過熱蒸気に変化する（例えば、図８で雲として示される）。それぞれの蒸気は、数１００万のＣＮＴを成す。ＣＮＴを含む過熱蒸気は、バリスティック速度で移動し（参照番号１８で示される）、ＰＣＢブランク１１上に堆積される。チャンバーは、ＰＶＤプロセス中は真空条件（およそ１×１０^－１２気圧と１×１０^－１４気圧との間）に維持される。プラテンから移動するＣＮＴの速度とチャンバー内部の真空条件とによって、結果として、ＰＣＢブランク１１の注入／添着が実現する。ファンデアワールス力（ＣＮＴ間の引力および斥力を含む）は、各ブランク上のパターン（例えば、ポジパターンまたはネガパターン）に基づいて、突合せ接合の手法で互いに平行なＣＮＴトレースの配列を確実にする。

【0027】

[0039]図９は、添着済みＰＣＢ９００の一例を図示する。例えば、図９は、添着済みＰＣＢの表面上に（例えばリソグラフィを使用して）エッチングされたパターン９０２を示す。添着済みブランクを取り出す時、そのパターンが取り除かれ、各ＰＣＢブランクの表面はシーラントで不動態化される。例えば、添着済みＰＣＢは、保護コーティングを用いてスプレーコーティングされ、密閉容器に挿入される。いくつかの実施形態では、電力を添着済みＰＣＢに供給するために、添着済みＰＣＢの端部で追加のステップが実行され得る。添着済みＰＣＢの断面は、２～３ミリメートルから数センチメートルの範囲の厚さを有し得る。ＰＣＢブランク上にＣＮＴトレースを形成する本開示の方法は、ＰＣＢブランクの各層およびＰＣＢブランクの中間層の許容誤差を最小限に抑える必要性を無くすシングルステップの適用である。

【0028】

[0040]本開示の方法およびシステムを使用して、１０μｍ以下のレベルの線パターンがｃｍ^２の範囲の領域にわたって実現され得る。このようにして、パターンを有するＰＣＢ上にトレースを生成するために多層転写が正常に使用可能となり、金属の必要性を無くし、追加の処理を必要としないほぼ光学的なトレースパターンを形成する。本開示のプロセスは、工場規模の用途（例えば数百マイクロメートルから数百ナノメートル）に適する。

【0029】

[0041]開示された技術のいくつかの実施形態が、以下で項を用いた形式で提示される。
[0042]１．プリント回路基板（ＰＣＢ）にカーボンナノチューブ（ＣＮＴ）を添着する方法であって、
[0043]規定の時間長にわたって真空条件を維持するために装備されたチャンバー内部の位置に複数のＰＣＢブランクを配置するステップと、
[0044]前記チャンバー内部に複数のＣＮＴを支持するプラテンを配置するステップと、
[0045]レーザービームで前記複数のＣＮＴを励起して、前記ＰＣＢブランクへの注入のために前記プラテンからの前記ＣＮＴの放出を発生させるステップと、
[0046]前記複数のＣＮＴのトレースを添着させた前記複数のＰＣＢブランクを集めるステップとを含み、前記複数ＣＮＴの前記トレースが、前記複数のＰＣＢブランク上の端から端までの突合せ接合の構成にしたがって互いに平行に並べられる、方法。

【0030】

[0047]２．項１に記載の方法であって、真空条件を維持するために装備された前記チャンバーは、１×１０^－１２気圧から１×１０^－１４気圧の範囲の前記真空条件を維持するように構成された真空ポンプに接続された複数のポートを含み、真空条件を維持するために装備された前記チャンバーは、ステンレス鋼材料から形成される、方法。

【0031】

[0048]３．項１に記載の方法であって、前記複数のＣＮＴの前記トレースが添着された前記複数のＰＣＢブランクは、少なくとも部分的に、前記規定の時間長にわたって前記真空条件を維持し、前記レーザービームで前記複数のＣＮＴを励起する前記ステップの結果として形成される、方法。

【0032】

[0049]４．項１に記載の方法であって、前記複数のＣＮＴの前記トレースが添着された前記複数のＰＣＢブランクは、電子デバイスで使用される不揮発性メモリの設計において使用される、方法。

【0033】

[0050]５．項１に記載の方法であって、前記複数のＣＮＴの前記トレースが添着された前記複数のＰＣＢブランクは、前記複数のＰＣＢブランク上のパターンを有する経路への前記複数のＣＮＴの前記トレースの堆積に対応する、方法。

【0034】

[0051]６．項１に記載の方法であって、真空条件を維持するために装備された前記チャンバーは、前記複数のＰＣＢブランクが配置される前記チャンバー内の前記位置での放熱を可能とし、前記複数のＰＣＢブランクの歪みと破損を防ぐ、方法。

【0035】

[0052]７．項１に記載の方法であって、前記複数のＣＮＴの前記トレースが添着された前記複数のＰＣＢブランクは、虚血性放射を無くすことに基づいて無線周波数（ＲＦ）干渉攻撃に対するセキュリティを提供し、前記複数のＣＮＴの前記トレースが添着された前記複数のＰＣＢブランクは、セキュリティ保護された計算デバイス、格納デバイス、センサデバイス、自律デバイス、または通信デバイスにおける使用のために適用される、方法。

【0036】

[0053]８．項１に記載の方法であって、前記レーザービームは、前記プラテンの前端に設置されたＣＮＴの列毎の放出のために、前記プラテンの後端に当てられる、方法。
[0054]９．項８に記載の方法であって、前記複数のＰＣＢブランクが配置される前記位置は第１の位置であり、前記プラテンは、前記第１の位置と第２の位置とが前記チャンバー内部で互いに対向するように前記第２の位置に配置される、方法。

【0037】

[0055]１０．項１に記載の方法であって、
[0056]前記複数のＣＮＴの前記トレースが添着された前記複数のＰＣＢブランクの表面上にエッチングされたパターンを除去するステップと、
[0057]前記複数のＣＮＴの前記トレースが添着された前記複数のＰＣＢブランクの前記表面をシーラントを用いて不動態化するステップとをさらに含む方法。

【0038】

[0058]１１．項１に記載の方法であって、
[0059]前記複数のＣＮＴの前記トレースが添着された前記複数のＰＣＢブランクを、結果として前記真空条件を周囲圧力に戻す段階的な圧力の増加にさらすステップをさらに含む方法。

【0039】

[0060]１２．項１１に記載の方法であって、前記段階的な圧力の増加は、前記真空条件を維持するために装備された前記チャンバーの外部に設置された１つまたは複数の再加圧チャンバーの内部で加えられる、方法。

【0040】

[0061]１３．項１に記載の方法であって、前記チャンバーの内部に前記複数のＣＮＴを支持する前記プラテンを配置する前に、前記プラテンは、周囲圧力から始まり前記チャンバーと関連した前記真空条件で終了する段階的な圧力の減少にさらされる、方法。

【0041】

[0062]１４．項１３に記載の方法であって、前記段階的な圧力の減少は、前記真空条件を維持するために装備された前記チャンバーの外部に設置された１つまたは複数の減圧チャンバーの内部で加えられる、方法。

【0042】

[0063]１５．項１に記載の方法であって、前記規定の時間長は、前記複数のＰＣＢブランクを配置した時刻から始まり、前記複数のＣＮＴの前記トレースが添着された前記複数のＰＣＢブランクを集める時刻で終了する、方法。

【0043】

[0064]１６．項１に記載の方法であって、前記突合せ接合構成は、前記複数のＣＮＴの前記トレースの誤配向または誤配列を無くす、方法。
[0065]１７．項１に記載の方法であって、前記複数のＣＮＴの前記トレースが添着された前記ＰＣＢブランクは、
[0066]（ｉ）ＰＣＢブランク上の部品間のほぼ光の速度の電子伝達、
[0067]（ｉｉ）電離放射線への耐性を有する前記複数のＣＮＴに基づく放射線耐力強化設計、
[0068]（ｉｉｉ）励起源による攻撃および呼掛けに対するセキュリティ、
[0069]（ｉｖ）前記複数のＣＮＴの前記トレースの低抵抗に基づくエネルギー消費の節約
[0070]（ｖｉ）マイクロ電子デバイスで使用するための軽量で柔軟な基板、および
[0071]（ｖ）抵抗器、コンデンサ、ソリッドステートディスク、およびハードドライブを無くすことに基づくコンパクト設計
のうちの１つまたは複数を提供する、方法。

【0044】

[0072]１８．項１７に記載の方法であって、前記複数のＣＮＴの前記トレースが添着された前記ＰＣＢブランクは、積層に関係するステップを省くシングルステップの適用と、ＰＣＢブランクおよび前記ＰＣＢブランクの中間層の許容誤差を最小限に抑えることによって生成される、方法。

【0045】

[0073]１９．項１に記載の方法であって、前記複数のＣＮＴの前記トレースが添着された前記ＰＣＢブランクは、金属の使用を排除し、さらに、前記複数のＣＮＴは、半導体シングルウォールＣＮＴ（ｓＳＷＮＴ）を含む、方法。

【0046】

[0074]２０．項１に記載の方法であって、前記チャンバー内で生成される前記真空条件の下で、前記複数のＣＮＴの前記トレースの配列および高密度化が実現され、結果として、屈曲および破壊に対する前記複数のＣＮＴの前記トレースの弾力性が得られる、方法。

【0047】

[0075]本明細書に記載の実施形態のいくつかは、方法またはプロセスの一般的な文脈において説明され、コンピュータプログラム製品によって一実施形態で実施され、コンピュータ可読媒体において具体化され、プログラムコードなどのコンピュータ実行可能命令を含み、ネットワーク接続された環境においてコンピュータによって実行されることが可能である。コンピュータ可読媒体は、読み出し専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）などを含むがそれに限定されない、取り外し可能なストレージデバイスおよび取り外し不可なストレージデバイスを含み得る。したがって、コンピュータ可読媒体は、非一時的ストレージ媒体を含み得る。一般に、プログラムモジュールは、特定のタスクを実行する、または特定の抽象データ型を実施するルーチン、プログラム、オブジェクト、コンポーネント、データ構造などを含み得る。データ構造およびプログラムモジュールと関連付けられたコンピュータまたはプロセッサが実行可能な命令は、本明細書に記載の方法のステップを実行するためのプログラムコードの例を表す。そのような実行可能命令または関連データ構造の特定のシーケンスは、上記のステップまたはプロセスに記載された機能を実施するための対応動作の例を表す。

【0048】

[0076]開示される実施形態のいくつかは、ハードウェア回路、ソフトウェア、またはそれらの組み合わせを使用するデバイスまたはモジュールとして実施され得る。例えば、ハードウェア回路の実施例は、例えばプリント回路基板の一部として集積された分離のアナログおよび／またはデジタルコンポーネントを含み得る。代替的または追加的に、開示されるコンポーネントまたはモジュールは、任意の数のプロセス、メモリおよびインターコネクトコンポーネント（例えば特定用途向け集積回路（ＡＳＩＣ）、および／またはフィールドプログラマブルゲートアレイ（ＦＰＧＡ）、光学または電気インターコネクト、揮発性または不揮発性メモリなど）を含み得る。いくつかの実施例は、追加的または代替的に、本願の開示の機能と関連したデジタル信号処理の動作上の必要性のために最適化されたアーキテクチャを有する特化型マイクロプロセッサであるデジタル信号プロセッサ（ＤＳＰ）を含み得る。同様に、各モジュール内の様々なコンポーネントまたはサブコンポーネントは、ソフトウェア、ハードウェア、またはファームウェアにおいて実施され得る。モジュール間および／またはモジュール内のコンポーネント間の接続性は、インターネット、適切なプロトコルを使用した有線または無線ネットワークを介した通信を含むが、それに限定されない、本開示が属する分野で知られている接続方法および媒体の任意のものを使用して提供され得る。

【0049】

[0077]実施形態の上記の記載は、例示および説明を目的として提示されたものである。上記の記載は、網羅的であること、または本発明の実施形態を、開示される厳密な形態に限定することは意図されておらず、上記の教示を鑑みて、修正および変形が可能であり、または様々な実施形態の実践から取得され得る。本明細書で論じられた実施形態は、当業者が本発明を、様々な実施形態において、さらに企図された特定の使用に適するようになされた様々な修正とともに利用できるように、様々な実施形態の原理および特性ならびにそれらの実践的な用途を説明するために選択され記述されたものである。本明細書に記載の実施形態の特徴は、方法、装置、モジュール、システム、およびコンピュータプログラム製品の全ての可能な組み合わせにおいて結合され得る。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図7】

【図8】

【図9】

【国際調査報告】