知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-04-27
(54)【発明の名称】インタフェースボードの較正
(51)【国際特許分類】
G01R 31/28 20060101AFI20230420BHJP
【ＦＩ】
G01R31/28 D
G01R31/28 S
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2022549300
(86)(22)【出願日】2021-03-03
(85)【翻訳文提出日】2022-08-16
(86)【国際出願番号】 US2021020666
(87)【国際公開番号】W WO2021183342
(87)【国際公開日】2021-09-16
(31)【優先権主張番号】16/815,132
(32)【優先日】2020-03-11
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】502391840
【氏名又は名称】テラダイン、 インコーポレイテッド
(74)【代理人】
【識別番号】100083806
【弁理士】
【氏名又は名称】三好 秀和
(74)【代理人】
【識別番号】100095500
【弁理士】
【氏名又は名称】伊藤 正和
(74)【代理人】
【識別番号】100111235
【弁理士】
【氏名又は名称】原 裕子
(74)【代理人】
【識別番号】100195257
【弁理士】
【氏名又は名称】大渕 一志
(72)【発明者】
【氏名】ライアンズ、 ステファン ジェイ．
(72)【発明者】
【氏名】トゥ、 デビッド
【テーマコード（参考）】
2G132
【Ｆターム（参考）】
2G132AC03
2G132AD01
2G132AD04
2G132AE14
2G132AE25
2G132AH02
2G132AL15
(57)【要約】
試験システムの一例は、１つ又は複数の信号伝送路及び試験システムの１つ又は複数の他のコンポーネントに接続するためのインタフェースを有する装置インタフェースボード（ＤＩＢ）を含む。１つ又は複数の信号伝送路内に試験信号を投入するように、及び測定信号を得るためにインタフェースにおいて試験信号の伝送バージョンを測定するように試験回路構成が構成される。投入した試験信号と測定信号との差に基づいて較正係数を生成するように、及びコンピュータメモリ内に較正係数を記憶するように１つ又は複数の処理装置が構成される。較正係数は、１つ又は複数の信号伝送路の試験信号に対する影響を補正するためのものである。
【特許請求の範囲】
【請求項1】
試験システムであって、１つ又は複数の信号伝送路、及び前記試験システムの１つ又は複数の他のコンポーネントに接続するインタフェースを含む装置インタフェースボード（ＤＩＢ）と、
前記１つ又は複数の信号伝送路に試験信号を投入し、前記インタフェースにおいて前記試験信号の伝送バージョンを測定して測定信号を得る試験回路構成と、
前記投入した試験信号と前記測定信号との差に基づいて較正係数を生成して前記較正係数をコンピュータメモリに記憶する１つ又は複数の処理装置であって、前記較正係数は前記１つ又は複数の信号伝送路の前記試験信号に対する影響を補正する、１つ又は複数の処理装置と
を含む、試験システム。
【請求項2】
前記試験信号は一周波数範囲を掃引する、請求項１に記載の試験システム。
【請求項3】
前記１つ又は複数の処理装置はコンピュータ表示装置上で表示されるユーザインタフェース（ＵＩ）を生成するようにプログラムされ、前記ＵＩは前記一周波数範囲の設定を含む複数の試験システムパラメータのプログラミングを可能にする、請求項２に記載の試験システム。
【請求項4】
前記試験信号のうち、異なる周波数を有する異なる試験信号が、異なる電力レベルも有する、請求項１に記載の試験システム。
【請求項5】
前記較正係数は、前記ＤＩＢ上の前記１つ又は複数の信号伝送路上の信号損失を補正する、請求項１に記載の試験システム。
【請求項6】
前記１つ又は複数の信号伝送路に前記試験信号を投入するべく前記ＤＩＢ上の信号接点に選択的に接触するプローブを更に含む、請求項１に記載の試験システム。
【請求項7】
前記コンピュータメモリは前記ＤＩＢ上に存在する、請求項１に記載の試験システム。
【請求項8】
前記測定信号を得るべく前記ＤＩＢの前記インタフェースに接続する回路構成を更に含む、請求項１に記載の試験システム。
【請求項9】
前記１つ又は複数の伝送路のうちの一伝送路が、受動電子装置又は能動電子装置の少なくとも一方を含む、請求項１に記載の試験システム。
【請求項10】
前記試験回路構成が無線周波数（ＲＦ）試験計器の一部であり、前記１つ又は複数の信号伝送路はＲＦ信号を伝送するように構成される、請求項１に記載の試験システム。
【請求項11】
前記試験信号は２ギガヘルツ（ＧＨｚ）を上回る周波数を有する、請求項１に記載の試験システム。
【請求項12】
前記試験信号はミリメートル（ＭＭ）波範囲内の周波数を有する、請求項１に記載の試験システム。
【請求項13】
前記試験信号は６ギガヘルツ（ＧＨｚ）を上回る周波数を有する、請求項１に記載の試験システム。
【請求項14】
前記試験信号は１８ギガヘルツ（ＧＨｚ）を上回る周波数を有する、請求項１に記載の試験システム。
【請求項15】
前記較正係数は、前記１つ又は複数の信号伝送路に沿った伝送によって引き起こされる前記試験信号の電力の変化を補正する、請求項１に記載の試験システム。
【請求項16】
前記較正係数は、前記１つ又は複数の信号伝送路に沿った伝送によって引き起こされる前記試験信号の周波数の変化を補正する、請求項１に記載の試験システム。
【請求項17】
前記較正係数は、前記１つ又は複数の信号伝送路に沿った伝送によって引き起こされる前記試験信号の電力、線形性、又は利得の変化の少なくとも１つを補正する、請求項１に記載の試験システム。
【請求項18】
前記較正係数は、前記１つ又は複数の信号伝送路のうちの一信号伝送路の長さの前記試験信号に対する影響を補正する、請求項１に記載の試験システム。
【請求項19】
前記較正係数は、前記１つ又は複数の信号伝送路のうちの一信号伝送路の損失性又は挿入損失の前記試験信号に対する影響を補正する、請求項１に記載の試験システム。
【請求項20】
前記較正係数は、前記１つ又は複数の信号伝送路のうちの一信号伝送路のインピーダンスの前記試験信号に対する影響を補正する、請求項１に記載の試験システム。
【請求項21】
前記ＤＩＢは、前記試験システムと共に使用するように構成される複数のＤＩＢの１つであり、前記コンピュータメモリは前記ＤＩＢ上に存在し、
前記較正係数は前記ＤＩＢに固有である、請求項１に記載の試験システム。
【請求項22】
前記コンピュータメモリは前記ＤＩＢ上に存在し、前記コンピュータメモリにおける前記較正係数はアプリケーションプログラミングインタフェース（ＡＰＩ）を使用する計算システムによってアクセス可能である、請求項１に記載の試験システム。
【請求項23】
前記試験回路構成は、前記ＤＩＢに付加される被試験装置（ＤＵＴ）に試験信号を出力するように構成され、前記ＤＵＴは前記試験信号に応答して出力信号を生成し、
前記１つ又は複数の処理装置は、前記較正係数の少なくとも１つに基づいて前記出力信号を補正するようにプログラムされる、請求項１に記載の試験システム。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書は一般に、試験システム内のインタフェースボードを較正するためのプロセスの例に関する。
【背景技術】
【0002】
自動試験機器（ＡＴＥ）は、被試験装置（ＤＵＴ）の動作を試験するためにＤＵＴに信号を送信し、ＤＵＴから信号を受信するための電子機器を含む。ＡＴＥは、動作のために較正される無線周波数（ＲＦ）又はマイクロ波計器等の試験計器を含む。試験計器は、計器の入力又は出力後に特定のコネクタにおいて電力、雑音、インピーダンス、又は他のパラメータについて較正され得る。この位置は較正面と呼ばれ、試験計器の性能が指定され又は知られる位置である。
【発明の概要】
【課題を解決するための手段】
【0003】
試験システムの一例は、１つ又は複数の信号伝送路及び試験システムの１つ又は複数の他のコンポーネントに接続するためのインタフェースを有する装置インタフェースボード（ＤＩＢ）を含む。１つ又は複数の信号伝送路内に試験信号を投入するように、及び測定信号を得るためにインタフェースにおいて試験信号の伝送バージョンを測定するように試験回路構成が構成される。投入した試験信号と測定信号との差に基づいて較正係数を生成するように、及びコンピュータメモリ内に較正係数を記憶するように１つ又は複数の処理装置が構成される。較正係数は、１つ又は複数の信号伝送路の試験信号に対する影響を補正するためのものである。試験システムは以下の特徴の１つ又は複数を単独で又は組み合わせで含み得る。
【0004】
試験信号は或る周波数範囲にわたって掃引することができる。１つ又は複数の処理装置は、コンピュータ表示装置上で表示するためのユーザインタフェース（ＵＩ）を生成するようにプログラムされ得る。ＵＩは、周波数範囲の設定を含む複数の試験システムパラメータのプログラミングを可能にするためのものであり得る。試験信号のうち、異なる周波数を有する異なる試験信号が異なる電力レベルを有する可能性もある。較正係数はＤＩＢ上の１つ又は複数の信号伝送路上の信号損失を補正することができる。
【0005】
試験システムは、１つ又は複数の信号伝送路内に試験信号を投入するためにＤＩＢ上の信号接点を選択的に接触させるためのプローブを含み得る。コンピュータメモリはＤＩＢ上にあり得る。試験システムは、測定信号を得るためにＤＩＢのインタフェースに接続するための回路構成を含み得る。
【0006】
１つ又は複数の伝送路のうちの伝送路は、受動電子装置又は能動電子装置の少なくとも１つを含み得る。試験回路構成は無線周波数（ＲＦ）試験計器の一部とすることができ、１つ又は複数の信号伝送路はＲＦ信号を伝送するように構成され得る。試験信号は２ギガヘルツ（ＧＨｚ）を上回る周波数を有し得る。試験信号はミリメートル（ＭＭ）波領域内の周波数を有し得る。試験信号は６ギガヘルツ（ＧＨｚ）を上回る周波数を有し得る。試験信号は１８ギガヘルツ（ＧＨｚ）を上回る周波数を有し得る。
【0007】
較正係数は、１つ又は複数の信号伝送路に沿った伝送によって引き起こされる試験信号の電力の変化を補正することができる。較正係数は、１つ又は複数の信号伝送路に沿った伝送によって引き起こされる試験信号の周波数の変化を補正することができる。較正係数は、１つ又は複数の信号伝送路に沿った伝送によって引き起こされる試験信号の電力、線形性、又は利得の変化の少なくとも１つを補正することができる。較正係数は、１つ又は複数の信号伝送路のうちの信号伝送路の長さの試験信号に対する影響を補正することができる。較正係数は、１つ又は複数の信号伝送路のうちの信号伝送路の損失性又は挿入損失の試験信号に対する影響を補正することができる。較正係数は、１つ又は複数の信号伝送路のうちの信号伝送路のインピーダンスの試験信号に対する影響を補正することができる。
【0008】
ＤＩＢは、試験システムと共に使用するように構成される複数のＤＩＢの１つであり得る。コンピュータメモリはＤＩＢ上にあることができ、較正係数はＤＩＢに固有であり得る。コンピュータメモリはＤＩＢ上にあることができ、コンピュータメモリ内の較正係数はアプリケーションプログラミングインタフェース（ＡＰＩ）を使用して計算システムによってアクセス可能であり得る。
【0009】
試験回路構成は、ＤＩＢに付加される被試験装置（ＤＵＴ）に試験信号を出力するように構成され得る。ＤＵＴは試験信号に応答して出力信号を生成するためのものであり得る。１つ又は複数の処理装置は、較正係数の少なくとも１つに基づいて出力信号を補正するようにプログラムされ得る。
【0010】
本明細書で具体的に記載していない実装形態を形成するために、この概要の節を含む本明細書で記載する特徴の何れか２つ以上を組み合わせることができる。
【0011】
本明細書に記載するシステム及び技法又はその一部は、１つ又は複数の非一時的機械可読記憶媒体上に記憶され、本明細書に記載する動作を制御する（例えば調整する）ために１つ又は複数の処理装置上で実行可能な命令を含むコンピュータプログラム製品を使用して実装することができ、又はかかるコンピュータプログラム製品によって制御され得る。本明細書に記載するシステム及び技法又はその一部は、１つ又は複数の処理装置と、様々な動作を実装するための実行可能命令を記憶するためのメモリとを含み得る機器、方法、又は電子システムとして実装することができる。
【0012】
１つ又は複数の実装形態の詳細を添付図面及び以下の説明に記載する。他の特徴、目的、及び利点が、説明及び図面から並びに特許請求の範囲から明らかになる。
【図面の簡単な説明】
【0013】
【図1】インタフェースボード用の較正係数を生成するために使用され得る試験システムの一例のコンポーネントの側面ブロック図である。
【図2】インタフェースボード用の較正係数を生成するために使用され得る試験システムの一例のコンポーネントの上面ブロック図である。
【図3】インタフェースボード用の較正係数を生成するための、及び信号を補正するためにそれらの較正係数を使用するためのプロセスの一例に含まれる動作を示す流れ図である。
【発明を実施するための形態】
【0014】
異なる図面の中の同様の参照番号は同様の要素を示す。
【0015】
自動試験機器（ＡＴＥ）等の試験システムの一例は、被試験装置（ＤＵＴ）に試験信号を出力するように及びＤＵＴから信号を受信するように構成される試験計器を含む。受信される信号は試験信号に応じたものとすることができ、又は試験信号から独立していてもよい。電力を測定可能な無線周波数（ＲＦ）受信機等の試験計器内の回路構成が受信信号を処理して、例えば信号が許容範囲内にあるかどうか、及び従ってＤＵＴが試験を通ったかどうかを判定する。「ロードボード」とも呼ばれる装置インタフェースボード（ＤＩＢ）は、ＤＵＴと試験計器との間の機械的及び電気的接続を与える。例えばＤＩＢは、ＤＵＴが接続するボールグリッドアレイ（ＢＧＡ）パッド等の信号接点を含み得る。試験計器とＤＵＴとの間で信号を通すために、導電トレース又は無線周波数（ＲＦ）ケーブル等の電気導管がそれらの信号接点と試験計器との間に延びる。一部の実装形態では、ＤＵＴと試験計器との間の機械的及び電気的接続の一部である、及びかかる接続を完成させる１つ又は複数のインターポーザー又は他のインタフェースボードがあり得る。
【0016】
一部の例では、ＡＴＥがＤＩＢまで較正される。例えばＤＩＢは、試験計器の性能が指定されている又は知られている点であり得る。この位置は試験計器の較正面と呼ばれる。この較正面を超えて、例えば較正面から信号接点まで、試験システムの性能は指定されない又は知られていない可能性がある。従って本明細書に記載するのは、るのは、試験システム内のＤＩＢ等のインタフェースボードを較正するための技法の例である。一部の実装形態では、較正面に対する較正が知られており、本明細書に記載の技法は較正面とＤＩＢ上の信号接点との間の経路の残りの部分を較正するので、試験計器とＤＩＢ上の信号接点との間の信号経路の全体を較正することができる。
【0017】
先の段落に記載した試験システムの一例は、１つ又は複数の信号伝送路及び試験システムの１つ又は複数のコンポーネントに接続するためのインタフェースを有するＤＩＢを含む。１つ又は複数の信号伝送路内に試験信号を投入するように、及び測定信号を得るためにインタフェースにおいて試験信号の伝送バージョンを測定するように試験回路構成が構成、例えば構築、配置、プログラム、又は制御される。投入した試験信号と測定信号との差に基づいて較正係数を生成するように、及びＤＩＢ上のコンピュータメモリ内に較正係数を記憶するように１つ又は複数の処理装置が構成、例えばプログラムされる。較正係数は、１つ又は複数の信号伝送路の試験信号に対する影響を補正する。例えば較正係数は、信号伝送路の長さ、信号伝送路の損失性若しくは挿入損失、又は信号伝送のインピーダンスを補正することができる。較正係数はＤＩＢに固有とすることができ、ＤＩＢが異なる試験システムに接続されるときアクセスされてもよく、それによりＤＵＴの点までの較正を可能にする。
【0018】
【0019】
ＡＴＥ１０は、試験ヘッド１２及び制御システム１３を含む。制御システムは、本明細書に記載の１つ若しくは複数のマイクロプロセッサ又は他の適切な処理装置で構成される計算システムを含み得る。装置インタフェースボード（ＤＩＢ）１５はプリント回路基板（ＰＣＢ）を含み、ＰＣＢは、試験ヘッド１２に接続され、ＡＴＥによって試験されている又は試験されようとする１つ又は複数のＤＵＴ（不図示）への機械的及び電気的インタフェースを含む。電圧を含む電力が、ＤＩＢ内の１つ又は複数の導管によってＤＩＢに接続されるＤＵＴに伝えられ得る。
【0020】
図１の例では、ＤＩＢ１５が試験ヘッド１２に電気的及び機械的に接続する。ＤＩＢは、ＤＵＴが接続することができるピン、ＢＧＡパッド、又は電気的及び機械的接続の他の点を含み得るサイト１９を含む。ＲＦ信号及び他の信号等の試験信号及び応答信号が、ＤＵＴと試験計器との間でサイト上の試験チャネルを介して通過する。ＤＩＢ１５は、数ある中でも試験計器、サイト１９に接続されるＤＵＴ、及び他の回路構成間で信号をルートするためのコネクタ、導電トレース、及び回路構成も含み得る。ＤＩＢ１５は、本明細書に記載のＤＩＢ用の較正係数を記憶するためのコンピュータメモリ２３も含む。
【0021】
制御システム１３は、試験を制御するために試験ヘッド内に含まれるコンポーネントと通信する。例えば制御システム１３は、試験ヘッド内の試験計器１６Ａから１６Ｎに試験プログラムセットをダウンロードすることができる。試験計器はハードウェア装置を含み、１つ又は複数の処理装置及び他の回路構成を含み得る。試験計器１６Ａから１６Ｎは、試験計器と通信するＤＵＴを試験するために試験プログラムセットを実行することができる。制御システム１３は、ＤＩＢにインタフェースされるＤＵＴに対する適切な試験を実行するために試験計器によって使用可能な命令、試験データ、及び／又は他の情報を試験ヘッド内の試験計器に送信することもできる。一部の実装形態では、この情報はコンピュータ若しくは他の種類のネットワークによって又は直接の電気路によって送信され得る。一部の実装形態では、この情報がローカルエリアネットワーク（ＬＡＮ）又は広域ネットワーク（ＷＡＮ）によって送信され得る。
【0022】
一例では、試験プログラムがＤＵＴに与えるための試験フローを生成する。試験フローは、例えばＤＵＴからの応答を引き出すための試験信号を出力するように書かれる。先に述べたように、試験信号及びＤＵＴからの応答はＲＦ信号を含み得る。
【0023】
図１の例では、ＡＴＥ１０が複数の試験計器１６Ａから１６Ｎを含み、試験計器のそれぞれは１つ若しくは複数の試験及び／又は他の機能を実行するように必要に応じて構成され得る。４つの試験計器しか図示していないが、システムは試験ヘッド１２の外側にあるものを含め任意の適切な数の試験計器を含むことができる。一部の実装形態では、各試験計器が例えば制御システムによって与えられるデータに基づいてＤＵＴを試験するためのアナログ、デジタル、又はＲＦ信号を出力するように、及びＤＵＴからアナログ、デジタル、又はＲＦ応答信号を受信するように構成され得る。様々な種類の試験を行うように及び／又は様々なＤＵＴを試験するように様々な試験計器を構成することができる。例えば試験計器は、ＤＵＴにＲＦ試験信号を送信するための、及びＤＵＴからＲＦ応答信号を受信するためのＲＦ試験計器１６Ｂを含み得る。受信される信号は、試験信号に基づくＲＦ応答信号及び／又は試験信号によって促されない（例えば試験信号に応答しない）ＤＵＴから生じる信号を含み得る。一部の実装形態では、試験信号及び応答信号が送信される、ＤＵＴ、ＤＩＢ、及び試験計器のインタフェース間の同軸ワイヤ等の導電体があり得る。
【0024】
ＲＦ信号を含む試験信号は、複数の試験チャネル又は他の導電媒体上でＤＵＴに送信されてもよくＤＵＴから受信され得る。一部の例では試験チャネルが物理伝送媒体を含むことができ、その媒体上で試験計器からＤＵＴに信号が送信され、その媒体上でＤＵＴから信号が受信される。物理伝送媒体は、これだけに限定されないが導電体を単独で又は導電体を無線伝送媒体と組み合わせて含み得る。一部の例では、試験チャネルは１つ又は複数の物理伝送媒体上で信号が伝送される周波数範囲を含み得る。試験チャネルはＤＩＢ上の導電トレースを含むことができ、及び／又は導電トレースに電気的に接続することができる。試験チャネルは、信号を受信しデジタル化するための試験計器上のハードウェアも含み得る。
【0025】
一部の例では、ＡＴＥ１０は、試験計器の試験チャネル２１をＤＩＢ１５に接続する接続インタフェース１８を含む。接続インタフェース１８は、試験計器とＤＩＢ１５との間で信号をルートするためのコネクタ２０又は他の装置を含み得る。例えば接続インタフェースは、かかるコネクタがその上に搭載される１つ若しくは複数の回路基板又は他の基材を含み得る。試験チャネル内に含まれる導体は、接続インタフェース及びＤＩＢを通され得る。この例では、接続インタフェース１８は較正面である。つまり、ＤＩＢ１５の一部である又はＤＩＢ１５の外部にある接続インタフェース１８は、ＡＴＥ１０の性能が指定され又は知られている点である。例えば接続インタフェース１８は、試験計器１６の１つ若しくは複数又は各試験計器１６の性能が指定され又は知られている点である。
【0026】
マイクロ波プローブ等のプローブ２２は、ＤＩＢ１５上の各信号接点１９において信号を投入するために、又はそこから信号を受信するためにＤＩＢ１５上の各信号接点１９に接続可能である。一部の実装形態では、プローブがＡＴＥ１０の一部である。一部の実装形態では、プローブがプローブの動作を制御する別個のテスタに接続され得る。
【0027】
一部の実装形態では、システムがＲＦプローブを含む。かかるシステムは、様々なＤＵＴピッチ及びＤＵＴランディングパターンを測定するための柔軟性を有する。ＤＩＢ上の導電路ごとの正確なプローブの配置を得るための操作指示を使用し、ＲＦ経路制御オブジェクトを選択することができる。
【0028】
図２は、ＤＩＢの較正に焦点を当てるＡＴＥの別の実装形態を示すブロック図である。図２では、ＤＩＢ２５が図１のＤＩＢ１５と同じ構造及び機能を有することができ、試験ヘッド２７が図１の試験ヘッド１２と同じ構造及び機能を有することができ、試験計器２８が図１の試験計器１６と同じ構造及び機能を有することができ、プローブヘッド２９が図１のプローブヘッド２２と同じ構造及び機能を有することができる。図２は、図１の接続インタフェース１８と同じ構造及び機能を有することができ、ＤＩＢの一部であり得る又はＤＩＢの外部にあり得る接続インタフェース３０と、図１のコンピュータメモリ２３に対応し得るＮＯＲフラッシュメモリ３１又は任意のプログラム可能ソリッドステート半導体記憶域とを含む。ＢＧＡ等の信号接点３２は、図１の信号接点１９と同じ構造及び機能を有することができる。図２は、ＤＩＢ上の１つ又は複数の信号伝送路３７内に試験信号を投入するために、ＤＩＢ２５上の信号接点３２を含む信号接点を選択的に接触させるために試験計器２８によって構成され制御され得るプローブポジショナ３４も示す。先に述べたように、ＤＩＢの伝送路は導電トレースを含むことができ、リレー等の能動電子装置並びに抵抗及びコンデンサ等の受動電子装置も含み得る。信号接点のうち、増設ケーブル３８がプローブポジショナに制御信号を送信してプローブヘッドの動きを制御することができる。増設ケーブル上で送信される制御信号は、本明細書に記載するようにＤＩＢ２５の較正を行うためにどの信号接点内にどの試験信号を投入するのかも制御することができる。図２は、伝送路４１を介して試験計器２８とＤＩＢ２５とを接続する、更に増設ケーブル３８を試験計器２８に接続するコネクタ４０も示す。
【0029】
図２の例では、試験計器の性能及び従って較正が領域４５について既知であり、領域４４について未知又は既知である。一例では、較正が試験計器２８から接続インタフェース３０（較正面）まで既知であり、プローブヘッド２９についても既知である。本明細書に記載のプロセスの例はＤＩＢのための較正係数を（例えばその導電トレースに沿って）決定する。例えばＤＩＢは、ＤＩＢを通る信号のレベル又は他の特徴に影響し得る。本明細書に記載のプロセスは、出力信号レベルと組み合わせたときに期待される信号レベル又は特徴をもたらす値（較正係数）を決定する。これらの較正係数はＤＩＢ上のコンピュータメモリ内に記憶される。そのためＤＩＢが新たな試験システムに移されると、較正係数がＤＩＢ上に残り、新たな試験システムにとってアクセス可能なままとなる。較正係数は、例えば制御システムによってＤＩＢを通る信号に適用され得る。その結果、ＤＩＢを再利用するたびにＤＩＢを再較正することなしにＤＩＢを通る信号の精度を保つことができる。コンピュータメモリ内の較正係数は、アプリケーションプログラミングインタフェース（ＡＰＩ）を使用して試験計器又は制御システム等の計算システムによってアクセス可能であり得る。
【0030】
一部の実装形態では、較正面が先の段落に記載したものと異なり得る。例えば較正面はコネクタ４０に、伝送路４１沿いの任意の適切な点に、又はＤＩＢ上の任意の適切な位置にあり得る。本明細書に記載のプロセスは、任意の試験システムの較正面からＤＵＴ信号接点までの信号を較正するための較正係数を決定するために使用され得る。
【0031】
図３は、本明細書に記載のＤＩＢの例等のインタフェースボード用の較正係数を生成するためのプロセス５０の一例を示す。プロセス５０によれば、ＤＩＢ上の信号接点と接触するようにプローブヘッドを移動させる（５１）。例えばプローブヘッドはＤＩＢ上の信号接点に選択的に接続することができる。プローブヘッドは信号接点内に、従ってＤＩＢ上の１つ又は複数の信号伝送路を介して１つ又は複数の試験信号を投入する（５２）ように制御される。この点に関して、連続した信号接点と接触するようにプローブヘッドを移動することにより、各信号接点及び対応する伝送路内に信号を投入することができる。較正係数がＤＩＢ上の信号接点ごとに生成され、その信号接点の識別子に関連してコンピュータメモリ２３／ＮＯＲフラッシュメモリ３１内に記憶され得る。較正係数はそれらの信号接点によって信号を較正するために使用され得る。
【0032】
図２の例では、プローブヘッド２９が信号接点３２内に試験信号を投入する。一部の例では、プローブヘッドが試験計器によって直接、制御システムによって直接、又は試験計器経由で制御システムによって制御され得る。例えば制御システムは、制御システムによって指定された特性を有する試験信号を信号接点３２内に投入するために試験計器に指示してプローブヘッドを制御することができる。一部の実装形態では、無線周波数（ＲＦ）試験計器が、試験信号の投入を制御する、調整する、又は開始するように構成、例えば構築、配置、及び／又はプログラムされる回路構成を含む。
【0033】
一部の実装形態では、制御システムがコンピュータ表示装置上で表示するためのユーザインタフェース（ＵＩ）を生成するように構成、例えばプログラムされる。ＵＩは、試験信号の設定パラメータを含む複数の試験システムパラメータのプログラミングを可能にするためのものである。例えば各信号接点内に投入される試験信号は或る周波数範囲にわたって掃引することができる。ＵＩはこの周波数範囲をユーザが設定することを可能にし得る。試験信号のうち、異なる周波数を有する異なる試験信号が異なる電力レベルも有する。一部の例では、周波数範囲の周波数ごとに、その周波数における試験信号が異なる電力レベルを有する。一部の例では、周波数範囲の周波数ごとに、その周波数における試験信号が複数の異なる電力レベルを有する。一部の例では、全てではないが１つ又は複数の周波数における試験信号が異なる電力レベルを有する。ＵＩは、どの周波数がどの電力レベルを有するのかをユーザが選択的にプログラムできるように構成され得る。信号接点／周波数／電力レベルの組み合わせごとに別個の較正係数が決定され得る。
【0034】
試験信号は任意の適切な周波数及び電力レベルを有し得る。一部の実装形態では、試験信号が３ＧＨｚ、４ＧＨｚ、５ＧＨｚ、又は６ＧＨｚ等、２ギガヘルツ（ＧＨｚ）を上回る周波数を有する。一部の実装形態では、試験信号が７ＧＨｚ、８ＧＨｚ、９ＧＨｚ、又は１０ＧＨｚ等、６ＧＨｚを上回る周波数を有する。一部の実装形態では、試験信号が１９ＧＨｚ、２０ＧＨｚ、２１ＧＨｚ、又は２２ＧＨｚ等、１８ＧＨｚを上回る周波数を有する。一部の実装形態では、試験信号が６ＧＨｚから１８ＧＨｚまでの範囲内にある周波数を有する。一部の実装形態では、試験信号が１８ＧＨｚから２０ＧＨｚまでの範囲内にある周波数を有する。一部の実装形態では、試験信号がミリメートル（ＭＭ）波領域内の周波数を有する。定義の一例によれば、ＭＭ波の周波数は３０ＧＨｚから３００ＧＨｚに及ぶ電磁スペクトル内の無線周波数帯である。定義の一例によれば、ＭＭ波の周波数は２４ＧＨｚから１００ＧＨｚに及ぶ電磁スペクトル内の無線周波数帯である。一部の実装形態では、試験信号がＭＭ波、中波帯（例えば６ＧＨｚ未満）、及び／又は低帯域幅の周波数（例えば１ＧＨｚ未満）を含む、５Ｇ範囲（例えば５Ｇ ＮＲ（Ｎｅｗ Ｒａｄｉｏ）帯）内の周波数を有する。
【0035】
図２の例では、試験信号が接続インタフェース３０まで伝送路３７を通る。図２に明確に示さないが、伝送路３７は１つ又は複数の導電トレース、及び１つの、一部の、又は全ての導電トレースに沿った１つ又は複数の能動及び／又は受動電子装置を含み得る。測定信号を得るために、信号接点３２において投入される試験信号の伝送バージョンが接続インタフェース３０において測定される（５３）。測定信号は、試験信号の伝送バージョン又は電力、パラメトリック、及び周波数等のその特性とすることができ、又はそれらを含み得る。一部の実装形態では、測定信号を得るために回路構成（不図示）がＤＩＢ上の接続インタフェース３０に接続する。回路構成はプローブ又は他の種類のサンプリング装置を含み得る。
【0036】
プロセス５０は、投入した試験信号と測定信号との差に全体的に又は部分的に基づいて較正係数を生成すること（５４）も含む。プロセス５０は、ＤＩＢ上のコンピュータメモリ３１内に較正係数を記憶する（５５）。本明細書で説明したように、較正係数はＤＩＢ上の又はＤＩＢを通る１つ又は複数の信号伝送路の試験信号に対する影響を補正する。この点に関して、ＤＩＢは試験システムと共に使用するように構成される複数のＤＩＢの１つであり得る。一部の実装形態では、較正係数が特定のＤＩＢに固有である。一部の実装形態では、同じ較正係数の全て又は一部が同一のＤＩＢに使用され得る。
【0037】
較正係数は、試験計器上、試験ヘッド上、又は制御システム上にある、その例を本明細書に記載する１つ又は処理装置によって生成され得る。一部の実装形態では、試験計器及び制御システム上で行われる処理の組み合わせを使用し、較正係数を決定するための計算が実行され得る。計算は、信号電力等の信号属性が期待通りかどうかを判定すること、及び期待通りでない場合、信号電力等の予期せぬ信号属性を補正する較正係数を生成することを含み得る。
【0038】
較正係数（又は「ｃａｌ係数」）の計算の一例を以下に記載し、以下の定義及び値を想定する。
１．ソース電力（ｄＢｍ（デシベル－ミリワット））：ソースから投入される試験信号の電力レベル
２．プローブヘッド損失（ｄＢ（デシベル））：プローブヘッドのＲＦ経路上の損失成分
３．増設ケーブル損失（ｄＢ）：試験計器からプローブヘッドまで接続するケーブル上の損失
４．総損失：減衰を引き起こすＲＦ経路損失
５．伝送線損失（ｄＢ）：ＤＩＢのＲＦ伝送線トレース損失
６．実ソース電力：信号接点においてＤＵＴが受ける電力
７．ＲＦアダプタ：変換用のＲＦコネクタ
８．補正済みソース電力：補正されているソース電力
プローブヘッド損失＝２ｄＢ
増設ケーブル損失＝３ｄＢ
伝送線損失＝６ｄＢ
ソース電力＝－１０ｄＢｍ（ＤＵＴは１０ＧＨｚにおいて自らの入力として－１０ｄＢｍ得る）
標的ソース電力レベル＝ソース電力＋総損失＋較正係数 （１）
総損失（ｄＢ）＝プローブヘッド損失＋増設ケーブル損失＋伝送線損失
補正済みソース電力＝標的ソース電力レベル＋ｃａｌ係数
実ソース電力＝ソース電力＋総損失
実ソース電力＝－１０－３－２－６＝－２２ｄＢｍ：これが測定信号の電力レベルである
標的ソース電力＝実ソース電力＋較正係数
較正係数＝標的ソース電力－実ソース電力＝－１０－（－２２）＝＋１２ｄＢ
そのため較正係数＝＋１２ｄＢとなる
１．ソース電力（ｄＢｍ（デシベル－ミリワット））：ソースから投入される試験信号の電力レベル
２．プローブヘッド損失（ｄＢ（デシベル））：プローブヘッドのＲＦ経路上の損失成分
３．増設ケーブル損失（ｄＢ）：試験計器からプローブヘッドまで接続するケーブル上の損失
４．総損失：減衰を引き起こすＲＦ経路損失
５．伝送線損失（ｄＢ）：ＤＩＢのＲＦ伝送線トレース損失
６．実ソース電力：信号接点においてＤＵＴが受ける電力
７．ＲＦアダプタ：変換用のＲＦコネクタ
８．補正済みソース電力：補正されているソース電力
プローブヘッド損失＝２ｄＢ
増設ケーブル損失＝３ｄＢ
伝送線損失＝６ｄＢ
ソース電力＝－１０ｄＢｍ（ＤＵＴは１０ＧＨｚにおいて自らの入力として－１０ｄＢｍ得る）
標的ソース電力レベル＝ソース電力＋総損失＋較正係数 （１）
総損失（ｄＢ）＝プローブヘッド損失＋増設ケーブル損失＋伝送線損失
補正済みソース電力＝標的ソース電力レベル＋ｃａｌ係数
実ソース電力＝ソース電力＋総損失
実ソース電力＝－１０－３－２－６＝－２２ｄＢｍ：これが測定信号の電力レベルである
標的ソース電力＝実ソース電力＋較正係数
較正係数＝標的ソース電力－実ソース電力＝－１０－（－２２）＝＋１２ｄＢ
そのため較正係数＝＋１２ｄＢとなる
【0039】
ＤＵＴが得るソース電力を補正するために、較正係数を以下のように方程式（１）に組み込むことができる：
標的ソース電力＝－１０ｄＢｍ（－１０ｄＢｍをＤＵＴが得る）
補正済みソース電力＝標的ソース電力レベル＋ｃａｌ係数＝－１０＋１２＝＋２ｄＢｍ （２）
標的ソース電力＝－１０ｄＢｍ（－１０ｄＢｍをＤＵＴが得る）
補正済みソース電力＝標的ソース電力レベル＋ｃａｌ係数＝－１０＋１２＝＋２ｄＢｍ （２）
【0040】
一部の実装形態では、較正係数がＤＩＢ上の１つ又は複数の信号伝送路に沿った伝送によって引き起こされる試験信号内の電力の変化を補正する。一部の実装形態では、較正係数がＤＩＢ上の１つ又は複数の信号伝送路に沿った伝送によって引き起こされる試験信号の周波数の変化を補正する。一部の実装形態では、較正係数がＤＩＢ上の１つ又は複数の信号伝送路に沿った伝送によって引き起こされる試験信号の電力、線形性、又は利得の変化の少なくとも１つを補正する。一部の実装形態では、較正係数がＤＩＢ上の１つ又は複数の信号伝送路のうちの信号伝送路の長さの試験信号に対する影響を補正する。一部の実装形態では、較正係数がＤＩＢ上の１つ又は複数の信号伝送路のうちの信号伝送路の損失性又は挿入損失の試験信号に対する影響を補正する。一部の実装形態では、較正係数がＤＩＢ上の１つ又は複数の信号伝送路のうちの信号伝送路のインピーダンスの試験信号に対する影響を補正する。較正面がインタフェース３０にない実装形態では、較正係数が較正面からＤＩＢ上のＤＵＴ信号接点の位置までの上記の効果の何れかを補正することができる。
【0041】
再び図３を参照し、試験中、試験計器２８等の試験回路構成がＤＩＢ２５に付加されるＤＵＴに試験信号を出力するように構成される。ＤＵＴは試験信号に応答して出力信号を生成する。試験計器又は制御システムはＤＵＴが接続される信号接点を識別することができ、試験信号の周波数及び電力レベルを明らかにすることができる。この情報を知り、試験計器又は制御システムは、ＡＰＩを使用してコンピュータのＮＯＲフラッシュメモリ３１から試験信号に適した較正係数にアクセスすることができる。例えば試験計器又は制御システムは、試験信号と同じ周波数及び電力レベルにある信号の信号接点のための較正係数にアクセスすることができる。次いで試験計器又は制御システムは、メモリから得た較正係数の少なくとも１つに基づいて出力信号を補正することができる（５６）。実行され得る補正の一例を上記の方程式（２）に関して記載している。
【0042】
本明細書に記載したシステムの例は、ハードウェア又はハードウェアとソフトウェアとの組み合わせを含み得る。例えば本明細書に記載したようなシステムは、自動化された要素の動作を制御するためにシステム内の様々な点に配置される様々なコントローラ及び／又は処理装置を含み得る。中央コンピュータが、様々なコントローラ又は処理装置間の動作を調整することができる。中央コンピュータ、コントローラ、及び処理装置は、様々なソフトウェアルーチンを実行して様々な自動化された要素の制御及び調整を行うことができる。
【0043】
本明細書に記載したプロセスは、システム又は他の任意の適切な計算装置によって実行され得る。プロセスは１つ又は複数のコンピュータプログラム製品、例えば１つ又は複数のデータ処理機器、例えばプログラム可能プロセッサ、コンピュータ、複数のコンピュータ、及び／又はプログラム可能論理コンポーネントが実行するための、又はそれらの動作を制御するための、１つ又は複数の非一時的機械可読媒体等の１つ又は複数の情報担体内に有形に具体化される１つ又は複数のコンピュータプログラムを使用して少なくとも部分的に制御することができる。
【0044】
コンピュータプログラムは、コンパイラ型言語又はインタープリタ型言語を含む任意の形のプログラミング言語で書くことができ、独立型プログラムとして、又はモジュール、コンポーネント、サブルーチン、若しくは計算環境内で使用するのに適した他のユニットとしてを含め、任意の形で導入することができる。コンピュータプログラムは、１つのコンピュータ上で、又は１つの場所にある、若しくは複数の場所にわたって分散され、ネットワークによって相互接続される複数のコンピュータ上で実行されるように導入することができる。
【0045】
試験の全て又は一部を実装することに関連する動作は、本明細書に記載した機能を実行するための１つ又は複数のコンピュータプログラムを実行する１つ又は複数のプログラム可能プロセッサによって実行され得る。検査の全て又は一部を、専用論理回路構成、例えばＦＰＧＡ（書替え可能ゲートアレイ）及び／又はＡＳＩＣ（特定用途向け集積回路）を使用して実装することができる。
【0046】
コンピュータプログラムの実行に適したプロセッサは、例として汎用マイクロプロセッサ及び専用マイクロプロセッサの両方、並びに任意の種類のデジタルコンピュータの何れか１つ又は複数のプロセッサを含む。概してプロセッサは、読取専用記憶域、又はランダムアクセス記憶域、又はその両方から命令及びデータを受け取る。コンピュータ（サーバを含む）の要素は、命令を実行するための１つ又は複数のプロセッサ、並びに命令及びデータを記憶するための１つ又は複数の記憶域装置を含む。概してコンピュータは、データを記憶するための大容量記憶装置等の１つ又は複数の機械可読記憶媒体、例えば磁気ディスク、光磁気ディスク、又は光ディスクも含み、又はかかる機械可読記憶媒体との間でデータを受信、転送、若しくはその両方を行うために動作可能に結合される。コンピュータプログラム命令及びデータを包含するのに適した機械可読記憶媒体は、例として半導体記憶域装置、例えばＥＰＲＯＭ、ＥＥＰＲＯＭ、及びフラッシュ記憶域装置、磁気ディスク、例えば内蔵ハードディスク又はリムーバブルディスク、光磁気ディスク、並びにＣＤ－ＲＯＭ及びＤＶＤ－ＲＯＭディスクを含むあらゆる形の不揮発性記憶域を含む。
【0047】
本明細書で使用するとき、如何なる「電気的接続」も、直接的な物理接続、又は介在するコンポーネントを含むがそれでもなお電気信号が接続コンポーネント間を流れることを可能にする間接接続を含み得る。別段の定めがない限り、電気信号が流れる本明細書で言及した電気回路構成を含む如何なる「接続」も、「電気的」という語が「接続」を修飾するために使用されているかどうかに関係なく電気的接続であり、必ずしも直接的な物理接続ではない。
【0048】
本明細書で説明した様々な実装形態の要素を組み合わせ、上記で具体的に記載していない他の実施形態を形成することができる。本明細書に記載の構造の動作に悪影響を及ぼすことなしに、かかる構造から要素を除外してもよい。更に、本明細書に記載した機能を実行するために、別々の様々な要素を１つ又は複数の個々の要素へと組み合わせることができる。
【図1】
【図2】
【図3】
【国際調査報告】