知財求人 - 知財ポータルサイト「IP Force」
▶ ゲゼルシャフト フュア アンゲヴァンテ ミクロ－ ウント オプトエレクトロニク ミット ベシュレンクテル ハフツング － アーエムオー ゲーエムベーハーの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-04-27
(54)【発明の名称】光検出器、変調器、半導体装置および半導体デバイス
(51)【国際特許分類】
H01L 31/10 20060101AFI20230420BHJP
H01L 29/201 20060101ALI20230420BHJP
H01L 29/22 20060101ALI20230420BHJP
G02F 1/025 20060101ALI20230420BHJP
H01L 31/0232 20140101ALI20230420BHJP
【ＦＩ】
H01L31/10 E
H01L29/201
H01L29/22
G02F1/025
H01L31/02 C
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2022554184
(86)(22)【出願日】2021-02-23
(85)【翻訳文提出日】2022-10-28
(86)【国際出願番号】 EP2021054457
(87)【国際公開番号】W WO2021180464
(87)【国際公開日】2021-09-16
(31)【優先権主張番号】202020101285.1
(32)【優先日】2020-03-09
(33)【優先権主張国・地域又は機関】DE
(81)【指定国・地域】
(71)【出願人】
【識別番号】522303733
【氏名又は名称】ゲゼルシャフト フュア アンゲヴァンテ ミクロ－ ウント オプトエレクトロニク ミット ベシュレンクテル ハフツング － アーエムオー ゲーエムベーハー
(74)【代理人】
【識別番号】100106091
【弁理士】
【氏名又は名称】松村 直都
(74)【代理人】
【識別番号】100079038
【弁理士】
【氏名又は名称】渡邉 彰
(74)【代理人】
【識別番号】100199369
【弁理士】
【氏名又は名称】玉井 尚之
(72)【発明者】
【氏名】シャル ダニエル
【テーマコード（参考）】
2K102
5F849
【Ｆターム（参考）】
2K102AA18
2K102AA20
2K102AA21
2K102BA02
2K102BB01
2K102BB04
2K102BC04
2K102BC05
2K102BD01
2K102CA28
2K102DA05
2K102DD01
2K102DD03
2K102DD05
2K102EA08
2K102EA14
2K102EB04
2K102EB22
5F849AA02
5F849AA14
5F849AB01
5F849AB02
5F849AB07
5F849AB09
5F849BA28
5F849BB01
5F849CB01
5F849CB05
5F849CB06
5F849CB14
5F849DA11
5F849DA44
5F849FA05
5F849HA12
5F849JA14
5F849KA20
5F849LA01
5F849XB05
5F849XB43
(57)【要約】
本発明は光検出器3に関するもので、少なくとも互いに実質的に平行とされた２つの長手方向に延びる導波路セグメント12a,12bを含むかまたはそれらによって形成されている導波路11の長手方向断面12と、導波路11の長手方向断面12にオーバーラップし、少なくとも１つの波長の電磁放射を吸収し、その吸収の結果として電気光信号を発生する少なくとも１つの材料を含むかまたはその材料からなるアクティブ素子13とを備えている。導波路セグメント12a,12bは、これらの間に延びるギャップ14を形成するように、好ましくは横方向に互いに離間されている。２つの導波路セグメント12a,12bは、それぞれ、少なくとも一方の側、特にアクティブ素子13に面した側で、少なくとも部分的に、好ましくはシリコンを含むかシリコンからなるゲート電極15a,15bと接触している。
【選択図】 図１
【選択図】 図１
【特許請求の範囲】
【請求項1】
少なくとも互いに実質的に平行とされた２つの長手方向に延びる導波路セグメント(12a)(12b)を含むかまたはそれらによって形成されている導波路(11)の長手方向断面(12)と、前記導波路(11)の長手方向断面(12)にオーバーラップし、少なくとも１つの波長の電磁放射を吸収し、その吸収の結果として電気光信号を発生する少なくとも１つの材料を含むかまたはその材料からなるアクティブ素子(13)とを備えており、
前記２つの導波路セグメント(12a)(12b)は、これらの間に延びるギャップ(14)を形成するように、好ましくは横方向に互いに離間されており、
前記２つの導波路セグメント(12a)(12b)は、それぞれ、少なくとも一方の側、特に前記アクティブ素子(13)に面した側で、少なくとも部分的に、好ましくはシリコンを含むかシリコンからなるゲート電極(15a)(15b)と接触していることを特徴とする光検出器(3)。
【請求項2】
前記ゲート電極(15a)(15b)は、それぞれ、その下側において前記導波路セグメント(12a)(12b)の上面と接触するとともに、その上側において前記アクティブ素子(13)と前記導波路セグメント(12a)(12b)との間に設けられた誘電体被膜の下面と接触することを特徴とする請求項１に記載の光検出器(3)。
【請求項3】
前記ゲート電極(15a)(15b)は、少なくとも１つの波長の電磁放射に対して透明である材料および／または導電性を有する材料を含むかまたはそれからなることを特徴とする請求項１または２に記載の光検出器(3)。
【請求項4】
前記２つのゲート電極(15a)(15b)の各々は、それらと接触するギャップ(14)(8)と関連付けられ、前記接続素子(8)の１つは、前記導波路セグメント(12a)(12b)の１つを貫通して延在することを特徴とする請求項１から３までのいずれかに記載の光検出器(3)。
【請求項5】
前記アクティブ素子(13)は、前記２つの導波路セグメント(12a)(12b)およびそれらの間の少なくも一部分に位置する前記ギャップ(14)にオーバーラップすることを特徴とする請求項１から４までのいずれかに記載の光検出器(3)。
【請求項6】
導波路(11)の長手方向断面(12)と、少なくとも１つの波長の電磁放射を吸収し、その吸収の結果として電気光信号を発生する少なくとも１つの材料を含むかまたはその材料からなるアクティブ素子(13)とを備えており、２つのキャリア素子(20)が、２つのギャップ(21)を形成するように、前記導波路(11)の長手方向断面(12)の両側に間隔をおいて配置され、
前記２つのギャップ(21)は、材料を含まず、
前記アクティブ素子(13)は、前記導波路(11)の長手方向断面(12)、前記２つのギャップ(21)および前記２つのキャリア素子(20)の少なくとも一部分に好ましくは横方向にオーバーラップすることを特徴とする光検出器(3)。
【請求項7】
前記アクティブ素子(13)は、前記アクティブ素子(13)に面する前記導波路(11)の長手方向断面(12)の上側および／または前記アクティブ素子(13)に面する前記キャリア素子(20)の上側に位置することを特徴とする請求項６に記載の光検出器(3)。
【請求項8】
少なくとも１つの波長の電磁放射を吸収し、その吸収の結果として電気光信号を発生する前記アクティブ素子(13)の少なくとも１つの材料は、グラフェンおよび／または少なくとも１つのジカルコゲナイド、特に二次元遷移ジカルコゲナイドおよび／または二次元材料のヘテロ構造および／またはゲルマニウムおよび／または少なくとも１つの電気光学ポリマーおよび／またはシリコンおよび／または少なくとも１つの化合物半導体、特に少なくとも１つのIII-V半導体および／または少なくとも１つのII-VI半導体であることを特徴とする請求項１から７までのいずれかに記載の光検出器。
【請求項9】
少なくとも互いに実質的に平行とされた４つの長手方向に延びる導波路セグメント(12a)(12b)(12c)(12d)を含むかまたはそれらによって形成されている導波路(11)の長手方向断面(12)と、電圧の関数および／または電荷の存在および／または電界によって屈折率が変化する少なくとも１つの材料を含むかまたはその材料からなる２つのアクティブ素子(13a)(13b)またはそのような１つのアクティブ素子および１つの電極を備えており、
前記導波路セグメントの下側の１つ(12a)が、前記２つのアクティブ素子(13a)(13b)の間または前記１つのアクティブ素子と前記１つの電極との間に配置され、前記導波路セグメントの上下の中間の１つ(12b)が、前記２つのアクティブ素子(13a)(13b)の上側または前記１つのアクティブ素子および前記１つの電極の上側に配置されており、前記導波路セグメントの残りの上側の２つ(12c)(12d)が、前記導波路セグメントの上下の中間の１つ(12b)の上側に配置され、前記導波路セグメントの残りの上側の２つ(12c)(12d)は、これらの間に延びるギャップ(14)を形成するように、好ましくは横方向に互いに離間されていることを特徴とする変調器(22)。
【請求項10】
少なくとも互いに実質的に平行とされた５つの長手方向に延びる導波路セグメント(12a)(12b)(12c)(12d)(12e)を含むかまたはそれらによって形成されている導波路(11)の長手方向断面(12)と、電圧の関数および／または電荷の存在および／または電界によって屈折率が変化する少なくとも１つの材料を含むかまたはその材料からなる２つのアクティブ素子(13a)(13b)またはそのような１つのアクティブ素子および１つの電極を備えており、
前記導波路セグメントの下側の２つ(12a)(12b)が、前記２つのアクティブ素子(13a)(13b)の下側または前記１つのアクティブ素子および前記１つの電極の下側に配置されて、これらの間に延びるギャップ(14)を形成するように、好ましくは横方向に互いに離間されており、前記導波路セグメントの上下の中間の１つ(12c)が、前記２つのアクティブ素子(13a)(13b)の間または前記１つのアクティブ素子と前記１つの電極との間に配置され、前記導波路セグメントの上下の中間の他の１つ(12d)が、前記２つのアクティブ素子(13a)(13b)の上側または前記１つのアクティブ素子および前記１つの電極の上側に配置され、前記導波路セグメントの上側の１つ(12e)が、前記導波路セグメントの上下の中間の他の１つ(12d)の上側に配置されていることを特徴とする変調器(22)。
【請求項11】
少なくとも互いに実質的に平行とされた６つの長手方向に延びる導波路セグメント(12a)(12b)(12c)(12d)(12e)(12f)を含むかまたはそれらによって形成されている導波路(11)の長手方向断面(12)と、電圧の関数および／または電荷の存在および／または電界によって屈折率が変化する少なくとも１つの材料を含むかまたはその材料からなる２つのアクティブ素子(13a)(13b)またはそのような１つのアクティブ素子および１つの電極を備えており、
前記導波路セグメントの下側の２つ(12a)(12b)が、前記２つのアクティブ素子(13a)(13b)の下側または前記１つのアクティブ素子および前記１つの電極の下側に配置されて、これらの間に延びるギャップ(14)を形成するように、好ましくは横方向に互いに離間されており、前記導波路セグメントの上下の中間の１つ(12c)が、前記２つのアクティブ素子(13a)(13b)の間または前記１つのアクティブ素子と前記１つの電極との間に配置され、前記導波路セグメントの上下の中間の他の１つ(12d)が、前記２つのアクティブ素子(13a)(13b)の上側または前記１つのアクティブ素子および前記１つの電極の上側に配置され、前記導波路セグメントの残る上側の２つ(12e)(12f)が、前記導波路セグメントの上下の中間の他の１つ(12d)の上側に配置されて、これらの間に延びるギャップ(14)を形成するように、好ましくは横方向に互いに離間されていることを特徴とする変調器(22)。
【請求項12】
前記２つのアクティブ素子(13a)(13b)の一方が他方の上側に部分的に位置してオーバーラップ領域(23)を形成するように、２つのアクティブ素子(13a)(13b)が互いに離間されるとともに、互いにオフセットするように配置されていることを特徴とする請求項１１に記載の変調器(22)。
【請求項13】
前記オーバーラップ領域(23)が前記ギャップ(14)の上側または下側に位置することを特徴とする請求項１２に記載の変調器(22)。
【請求項14】
前記オーバーラップ領域(23)は、一方のギャップ(14)の上側および他方のギャップ(14)の下側に位置することを特徴とする請求項１２に記載の変調器(22)。
【請求項15】
互いに離間された２つの前記導波路セグメント(12a～12f)間に形成されたちょうど１つのギャップ(14)は、前記２つのアクティブ素子(13a)(13b)または前記１つのアクティブ素子および前記１つの電極の上側および／または下側に設けられることを特徴とする請求項９から１４までのいずれかに記載の変調器(22)。
【請求項16】
前記オーバーラップ領域(23)の横方向の距離は、前記ギャップ(14)の少なくとも１つの横方向の距離の０．８～１．８倍、好ましくは１．０～１．５倍の範囲にあることを特徴とする請求項１２から１５までのいずれかに記載の変調器(22)。
【請求項17】
少なくとも１つの波長の電磁放射を吸収し、その吸収の結果として電気光信号を発生する前記アクティブ素子(13a)(13b)の少なくとも１つの材料は、グラフェンおよび／または少なくとも１つのジカルコゲナイド、特に二次元遷移ジカルコゲナイドおよび／または二次元材料のヘテロ構造および／またはゲルマニウムおよび／または少なくとも１つの電気光学ポリマーおよび／またはシリコンおよび／または少なくとも１つの化合物半導体、特に少なくとも１つのIII-V半導体および／または少なくとも１つのII-VI半導体であることを特徴とする請求項９から１６までのいずれかに記載の変調器(22)。
【請求項18】
前記導波路(11)の前記長手方向断面(12)は、平坦化被膜(2)(17)上に接触または非接触で配置され、前記平坦化被膜(2)(17)は、前記導波路(11)の前記長手方向断面(12)が配置される側における粗さが、少なくとも部分的に、1.0nm RMSから0.1nm RMS、特に0.6nm RMSから0.1nm RMS、好ましくは0.4nm RMSから0.1nm RMSまでの範囲によって特徴づけられ、および／または、前記導波路(11)の前記長手方向断面(12)は、１つまたは一方の前記アクティブ素子(13)(13a)(13b)が配置される前記平坦化被膜(2)(17)に少なくとも部分的に埋め込まれ、前記平坦化被膜(2)(17)は、前記アクティブ素子(13)(13a)(13b)が配置される側における粗さが、少なくとも部分的に、1.0nm RMSから0.1nm RMS、特に0.6nm RMSから0.1nm RMS、好ましくは0.4nm RMSから0.1nmRMSまでの範囲によって特徴づけられることを特徴とする請求項１から１７までのいずれかに記載の光検出器(3)または変調器(22)。
【請求項19】
前記導波路(11)の前記長手方向断面(12)は、二酸化チタンおよび／または窒化アルミニウムおよび／または五酸化タンタルおよび／または窒化ケイ素および／または酸化アルミニウムおよび／または酸窒化ケイ素および／またはニオブ酸リチウムおよび／またはシリコン、特にポリシリコンおよび／またはリン酸インジウムおよび／またはガリウム砒素および／またはインジウムガリウム砒素および／またはアルミニウムガリウム砒素および／または少なくとも１つのジカルコゲン化物、特に二次元遷移金属ジカルコゲン化物および／またはカルコゲン化ガラスおよび／または二次元材料のヘテロ構造および／または樹脂または樹脂含有材料、特にSU8および／またはポリマーまたはポリマー含有材料、特にOrmoCladおよび／またはOrmoCoreを含むかまたはそれからなることを特徴とする請求項１から１８までのいずれかに記載の光検出器(3)または変調器(22)。
【請求項20】
チップと、少なくとも１つの光検出器(3)および／または変調器(22)、好ましくは、請求項１～１９のいずれかに記載の複数の光検出器(3)および／または複数の変調器(22)とを備え、前記光検出器(3)および／または前記変調器(22)は、好ましくは、前記チップ上に接触して配置されるか、または前記チップ上に接触または非接触で配置される被膜上に配置されることを特徴とする半導体装置。
【請求項21】
前記光検出器(3)および／または前記変調器(22)は、前記チップ上に製造されるかまたは接合されるフォトニックスプラットフォームの一部であることを特徴とする請求項２０に記載の半導体装置。
【請求項22】
ウエハ(1)と、少なくとも１つの光検出器(3)および／または変調器(22)、好ましくは、請求項１～１９のいずれかに記載の複数の光検出器(3)および／または複数の変調器(22)とを備え、前記光検出器(3)および／または前記変調器(22)は、好ましくは、前記ウエハ(1)上に接触して配置されるか、または前記ウエハ(1)上に接触または非接触で配置される被膜(2)上に配置されることを特徴とする半導体デバイス。
【請求項23】
前記光検出器(3)および／または前記変調器(22)は、前記ウエハ(1)上に製造されるかまたは接合されるフォトニックスプラットフォームの一部であることを特徴とする請求項２２に記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、光検出器および変調器に関する。さらに、本発明は、チップおよび少なくとも１つの光検出器および／または変調器を有する半導体装置、ならびにウエハおよび少なくとも１つの光検出器および／または変調器を有する半導体デバイスに関する。
【背景技術】
【0002】
電気光学素子、例えば光検出器または変調器（電気光学変調器）は、先行技術から公知であり、電気光学素子は、長手方向に延び、互いに少なくとも実質的に平行に延びるいくつかの導波路セグメントを有する導波路またはその長手方向断面を含み、光検出器の場合には、アクティブ素子として１つのグラフェンフィルムを含み、変調器の場合には、アクティブ素子として２つのグラフェンフィルムを含む。そのようなものは、例えば、米国特許第９、８９３、２１９号に開示されている。
【発明の概要】
【発明が解決しようとする課題】
【0003】
既知の光検出器および変調器は、それ自体の原理は証明済である。しかしながら、合理的な努力で製造することができ、最適な動作モードによって特徴付けられる、さらなる、代替的に設計された光検出器および変調器が望まれている。
【0004】
したがって、本発明の目的は、これらの要件を満たす代替的に設計された光検出器および変調器を提供することである。
【0005】
この目的は、請求項１および６に記載の手段によって、光検出器に関して解決され、また、請求項９、１０および１１に記載の手段によって、変調器に関して解決される。
【0006】
本発明の第１の態様によれば、光検出器は、少なくとも互いに実質的に平行とされた２つの長手方向に延びる導波路セグメントを含むかまたはそれらによって形成されている導波路の長手方向断面と、前記導波路の長手方向断面にオーバーラップし、少なくとも１つの波長の電磁放射を吸収し、その吸収の結果として電気光信号を発生する少なくとも１つの材料を含むかまたはその材料からなるアクティブ素子とを備えており、前記２つの導波路セグメントは、これらの間に延びるギャップを形成するように、好ましくは横方向に互いに離間されており、前記２つの導波路セグメントは、それぞれ、少なくとも一方の側、特に前記アクティブ素子に面した側で、少なくとも部分的に、好ましくはシリコンを含むかシリコンからなるゲート電極と接触していることを特徴とするものである。
【0007】
このような本発明の光検出器を製造する方法は、例えば、導波路材料を特にウエハ上に接触または非接触で設けられた被膜上に好ましくは堆積することで作製するステップと、ゲート電極材料、好ましくはシリコンを特に堆積することで作製するステップと、ギャップを有する２つの導波路セグメントおよびゲート電極を得るための構造化を実施するステップと、アクティブ素子を提供するステップとを含む。
【0008】
ゲ－ト電極によって、動作中のアクティブ素子においてｐｎ接合を実現することができる。光モ－ド領域にｐｎ接合を配置することにより、吸収材料と光検出器の活性領域との間の最適なオーバーラップが達成される。
【0009】
有利な実施形態では、前記ゲート電極は、それぞれ、その下側において前記導波路セグメントの上面と接触するとともに、その上側において前記アクティブ素子と前記導波路セグメントとの間に設けられた誘電体被膜の下面と接触する。前記誘電体被膜は、少なくとも１つの誘電体材料を備えるか、または少なくとも１つの誘電体材料から構成される。適当な誘電体材料は、例えば二酸化ケイ素(SiO2)および酸化アルミニウム(Al2O3)であることが証明されている。「誘電体材料」という用語の代わりに、「誘電体」という用語も使用される。誘電体被膜は、ゲート誘電体とも呼ばれ得る。
【0010】
アクティブ素子は、誘電体被膜の上側に先に配置されていてもよいし、後から配置されてもよく、それは、その上側に先に製造されていてもよいし、後から製造されてもよい。
【0011】
好ましい実施形態において、誘電体コ－トは、その上側において、1.0nm RMS～0.1nm RMS、特に0.6nm RMS～0.1nm RMS、好ましくは0.4nm RMS～0.1nm RMSの範囲の粗さによって特徴付けることができる。RMSは二乗平均平方根を表す。この範囲の粗さを有する上側の面は、アクティブ素子が誘電体被膜の上側に、特に堆積の形で設けられた場合に特に適していることが証明されている。
【0012】
誘電体コ－トの厚さは、例えば、10～20nmの範囲であってもよい。
【0013】
好ましくは、前記ゲート電極は、少なくとも１つの波長、好ましくは少なくとも１つの波長範囲の電磁放射に対して透明である材料および／または導電性である材料を含むかまたはそれから構成される。
【0014】
さらに好ましくは、ゲ－ト電極は、850nmおよび／または1310nmおよび／または1550nmの波長の電磁放射に対して透明である少なくとも１つの材料を含むか、またはそれから構成される。特に、800nm～900nmおよび／または1260nm～1360nm（いわゆるオリジナルバンドまたは略してＯバンド）および／または1360nm～1460nm（いわゆるエクステンドバンドまたは略してＥバンド）および／または1460nm～1530nm（いわゆるショートバンドまたは略してＳバンド）および／または1530nm～1565nm（いわゆるコンベンショナルバンドまたは略してＣバンド）および／または1565nm～1625nm（いわゆるロングバンドまたは略してＬバンド）の波長範囲の電磁放射に対して透明であることが好ましい。これらのバンドは通信工学の分野で知られている。
【0015】
このような材料は、製造方法で使用されるゲート電極材料に優先的に適用される。
【0016】
シリコンは、ゲート電極に特に適した材料であることが証明されている。ポリシリコンとすることもできる。また、酸化インジウムスズ(ITO)も考慮してもよい。ゲート電極を構成する材料は、ドープすることもできる。
【0017】
それぞれのゲート電極は、例えば、アクティブ素子に面する導波路の長手方向断面のそれぞれの導波路セグメントに設けられた被膜、特に、それぞれの導波路セグメント上に作製されるか作製された被膜であることが好ましい。
【0018】
さらに、ゲート電極は、特に、化学蒸着(CVD)、好ましくは低圧化学蒸着（LPCVD)および／またはプラズマ増強化学蒸着(PECVD)および／または物理蒸着(PVD)によって、被覆材料を堆積することによって、先に作成されるか後から作製される。
【0019】
種々の先行技術の化学蒸着プロセスがあり、これらのプロセスの全ては、本発明の文脈で使用することができる。これらすべてに共通するのは、通常、導入されたガスの化学反応であり、所望の材料の堆積をもたらす点である。
【0020】
また、物理蒸着に関しては、先行技術において公知の全てのタイプが使用されてもよい。純粋に例として、電子ビームを用いて材料を溶融・蒸発させる電子ビーム蒸着、融点まで加熱してターゲット基板上に蒸発させる熱蒸着およびプラズマを用いて材料担体から原子をノックアウトしてターゲット基板上に蒸着させるスパッタ蒸着を挙げることができる。
【0021】
あるいは、または上記の堆積プロセスに加えて、原子層堆積(ALD)を使用してゲ－ト電極を得ることができる。この方法では、絶縁材料または導電材料（誘電体、半導体または金属）が、原子層によって連続的に蒸着される。また、転写プロセスを使用することもできる。
【0022】
さらに、前記２つのゲート電極の各々は、それらと接触する接続素子と関連付けられ、前記接続素子の１つは、導波路セグメントの１つを貫通して延在することが可能である。蒸着に続いて、例えば、リソグラフィおよび／またはエッチングなどの適当な構造化プロセスを行ってもよい。接続素子は、好ましくは、略してVIAと称されている垂直相互接続アクセス(Vertical Interconnect Access)である。VIAは、通常リソグラフィ－によって定義され、ドライケミカルエッチング、特に反応性イオンエッチング（略してRIE）によってエッチングされる。その後、メタライゼ－ションされることが好ましく、メタライズされた表面は、CMP(ダマセン(Damascene)プロセス)またはリソグラフィ－およびRIEによって構造化される。
【0023】
反応性イオンエッチングは、ドライエッチングプロセスであり、このプロセスによると、通常、プラズマを形成するために励起される特別なガス状化学物質によって基板表面の選択的および方向性エッチングが達成される。エッチングされない部品を保護するためにレジストマスクを使用することができる。エッチング化学およびプロセスのパラメータは、通常、プロセスの選択性、すなわち、異なる材料のエッチング速度を決定する。この特性は、深さにおけるエッチングプロセスを制限して、被膜を互いに別々に画定するために重要である。
【0024】
便宜上、接続素子は、少なくとも１つの導電性材料、特に銅および／またはアルミニウムおよび／またはタングステンのような金属を含むかまたはそれから構成される。
【0025】
他の有利な実施形態では、さらに、前記アクティブ素子は、前記２つの導波路セグメントおよびそれらの間の少なくも一部分に位置する前記ギャップに対し、少なくとも部分的に、特に横方向にオーバーラップすることが提供される。横方向とは、便宜的には、導波路の断面の長手方向に対して直交する方向として理解されるべきである。
【0026】
本発明の第２の態様によれば、導波路の長手方向断面と、少なくとも１つの波長の電磁放射を吸収し、その吸収の結果として電気光信号を発生する少なくとも１つの材料を含むかまたはその材料からなるアクティブ素子とを備えており、２つのキャリア素子が、２つのギャップを形成するように、前記導波路の長手方向断面の両側に間隔をおいて配置され、前記２つのギャップは、材料を含まず、前記アクティブ素子は、前記導波路の長手方向断面、前記２つのギャップおよび前記２つのキャリア素子の少なくとも一部分に好ましくは横方向にオーバーラップすることを特徴とする光検出器が提供される。好ましくは、２つのキャリア素子は、横方向において前記長手方向断面から離間される。
【0027】
このような光検出器を製造するための本発明に係る方法は、例えば、ウエハ上にまたはウエハ上に設けられた被膜上に導波路材料を好ましくは堆積することで作製するステップと、２つのギャップならびに導波路およびキャリア素子の長手方向断面を得るように構造化するステップと、導波路およびキャリア素子の長手方向断面の上側にアクティブ素子を提供するステップとを含む。
【0028】
材料を含まないギャップは、特に、エッチングプロセスによって材料が除去され、その後、新しい材料を例えば堆積することによって提供しない領域によって与えられる。それらは、空気または他のガスで満たすことができ、または真空とすることができる。しかし、それらには固体物質は存在しない。真空は、好ましくは、例えばポンピングすることで得られる真空空間として理解されるべきである。
【0029】
好ましい実施形態では、前記アクティブ素子は、前記アクティブ素子に面する前記導波路の長手方向断面の上側および／または前記アクティブ素子に面する前記キャリア素子の上側に位置する。
【0030】
キャリア素子は、導波路の長手方向断面と同じ材料であってもよく、これは例示的であると理解される。例えばTiO2および／またはSiは、キャリア素子に適した材料であることが証明されている。導波路に適した任意の他の材料も考慮することができる。
【0031】
アクティブ素子は、850nmおよび／または1310nmおよび／または1550nmの波長の電磁放射を吸収し、吸収の結果として光信号を生成することができる少なくとも１つの材料を含むか、またはそれから構成されていてもよい。アクティブ素子の材料は、特に、800nm～900nmおよび／または1260nm～1360nm（いわゆるオリジナルバンドまたは略してＯバンド）および／または1360nm～1460nm（いわゆるエクステンドバンドまたは略してＥバンド）および／または1460nm～1530nm（いわゆるショートバンドまたは略してＳバンド）および／または1530nm～1565nm（いわゆるコンベンショナルバンドまたは略してＣバンド）および／または1565nm～1625nm（いわゆるロングバンドまたはショートバンド）の波長範囲および／または1565nm～1625nm（いわゆるロングバンドまたは略してＥバンド）の電磁放射を吸収し、吸収の結果として光信号を発生させることができることが好ましい。
【0032】
少なくとも１つの波長の電磁放射を吸収し、吸収の結果として電気的光信号を生成する前記アクティブ素子の少なくとも１つの材料は、グラフェンおよび／または少なくとも１つのジカルコゲナイド、特に二次元遷移金属ジカルコゲナイドおよび／または二次元材料のヘテロ構造および／またはゲルマニウムおよび／または少なくとも１つの電気光学ポリマーおよび／またはシリコンおよび／または少なくとも１つの化合物半導体、特に少なくとも１つのIII-V半導体および／または少なくとも１つのII-VI半導体であることが、特に好適であることが証明されている
【0033】
特に、光検出器は、光から電子世界への信号変換のために役立つことができる。
【0034】
本発明の第３の態様によれば、少なくとも互いに実質的に平行とされた４つの長手方向に延びる導波路セグメントを含むかまたはそれらによって形成されている導波路の長手方向断面と、電圧の関数および／または電荷の存在および／または電界によって屈折率が変化する少なくとも１つの材料を含むかまたはその材料からなる２つのアクティブ素子またはそのような１つのアクティブ素子および１つの電極を備えており、前記導波路セグメントの下側の１つが、前記２つのアクティブ素子の間または前記１つのアクティブ素子と前記１つの電極との間に配置され、前記導波路セグメントの上下の中間の１つが、前記２つのアクティブ素子の上側または前記１つのアクティブ素子および前記１つの電極の上側に配置されており、前記導波路セグメント残りの上側の２つが、前記導波路セグメントの上下の中間の１つの上側に配置され、前記導波路セグメント残りの上側の２つは、これらの間に延びるギャップを形成するように、好ましくは横方向に互いに離間されることを特徴とする変調器、特に、電気光学変調器が提供される。
【0035】
ここで、特に、下側から上側へと至る、アクティブ素子または電極、次いで導波路の長手方向断面の下側の導波路セグメント、次いで第２のアクティブ素子または電極、次いで導波路の長手方向断面の中間の導波路セグメント、次いで導波路の長手方向断面の２つの上側導波路セグメントを含むサンドイッチ状構造があり得る。
【0036】
本発明によるこのような変調器の製造方法は、例えば、ウエハ上に接触して、またはウエハ上に設けられた被膜上に接触または非接触でアクティブ素子または電極を提供するステップと、導波路材料を好ましくは堆積させることで作製して、下側導波路セグメントを得るステップと、さらにアクティブ素子または下側導波路セグメント上側に電極を提供するステップと、導波路材料を好ましくは堆積させることで形成して、中間導波路セグメントを得るステップと、導波路材料を好ましくは堆積させることで形成するとともに、それに続く構造化を行って上側導波路セグメントおよびその間のギャップを得るステップとを含む。
【0037】
素子またはセグメントまたは被膜は、他の素子またはセグメントまたは他の被膜の上側または下側に配置される。ここで、素子またはセグメントまたは被膜は、他の素子またはセグメントまたは他の被膜の上側に直接または下側に直接設けてもよく、例えば、他の素子またはセグメントまたは他の被膜の上側または下側に接触していてもよく、少なくとも１つの他の素子またはセグメントまたは他の被膜が、互いにそれらの間に位置するように配置されてもよい。これは、本発明の全ての態様による光検出器および変調器に適用される。
【0038】
本発明の第４の態様によれば、少なくとも互いに実質的に平行とされた５つの長手方向に延びる導波路セグメントを含むかまたはそれらによって形成されている導波路の長手方向断面と、電圧の関数および／または電荷の存在および／または電界によって屈折率が変化する少なくとも１つの材料を含むかまたはその材料からなる２つのアクティブ素子またはそのような１つのアクティブ素子および１つの電極を備えており、前記導波路セグメントの下側の２つが、前記２つのアクティブ素子の下側または前記１つのアクティブ素子および前記１つの電極の下側に配置されて、これらの間に延びるギャップを形成するように、好ましくは横方向に互いに離間されており、前記導波路セグメントの上下の中間の１つ(12c)が、前記２つのアクティブ素子の間または前記１つのアクティブ素子と前記１つの電極との間に配置され、前記導波路セグメントの上下の中間の他の１つが、前記２つのアクティブ素子の上側または前記１つのアクティブ素子および前記１つの電極の上側に配置され、前記導波路セグメントの上側の１つが、前記導波路セグメントの上下の中間の他の１つの上側に配置されていることを特徴とする変調器、特に、電気光学変調器が提供される。
【0039】
上側の導波路セグメントは、他の導波路セグメントの横方向の距離よりも小さい横方向の距離を有することが好ましい。２つの下側のセグメントおよび２つの中間のセグメントの横方向の距離は、上側セグメントの横方向の距離の倍数であってもよい。
【0040】
本発明によるこのような変調器を製造する方法は、例えば、導波路材料を特にウエハ上に接触してまたはウエハ上に接触または非接触で設けられた被膜上に接触して堆積させることで作製するステップと、２つの下側の導波路セグメントおよびその間のギャップを得るように構造化するステップと、それらの上側にアクティブ素子または電極を設けるステップと、第１の中間の導波路セグメントを得るために導波路材料を好ましくは堆積させることで作製するステップと、第１の中間の導波路セグメントの上側にさらなるアクティブ素子または電極を設けるステップと、第２の中間の導波路セグメントを得るために導波路材料を好ましくは堆積させることで作製するステップと、上側導波路セグメントを得るために、好ましくは導波路材料を堆積させることで作製し、好ましくは後続の構造化を実施するステップとを含む。
【0041】
本発明の第５の態様によれば、少なくとも互いに実質的に平行とされた６つの長手方向に延びる導波路セグメントを含むかまたはそれらによって形成されている導波路の長手方向断面と、電圧の関数および／または電荷の存在および／または電界によって屈折率が変化する少なくとも１つの材料を含むかまたはその材料からなる２つのアクティブ素子またはそのような１つのアクティブ素子および１つの電極を備えており、導波路セグメントの下側の２つが、２つのアクティブ素子の下側または１つのアクティブ素子および１つの電極の下側に配置されて、これらの間に延びるギャップを形成するように、好ましくは横方向に互いに離間されており、導波路セグメントの上下の中間の１つが、２つのアクティブ素子）の間または１つのアクティブ素子と１つの電極との間に配置され、導波路セグメントの上下の中間の他の１つが、２つのアクティブ素子の上側または１つのアクティブ素子および１つの電極の上側に配置され、導波路セグメントの残る上側の２つが、導波路セグメントの上下の中間の他の１つの上側に配置されて、これらの間に延びるギャップを形成するように、好ましくは横方向に互いに離間されることを特徴とする変調器、特に、電気光学変調器が提供される。
【0042】
このような変調器を作製するための本発明の方法は、例えば、導波路材料を特にウエハ上に接触してまたはウエハ上に接触または非接触で設けられた被膜上に接触して堆積させることで作製するステップと、２つの下側の導波路セグメントおよびその間のギャップを得るように構造化するステップと、それらの上側にアクティブ素子または電極を設けるステップと、第１の中間の導波路セグメントを得るために導波路材料を好ましくは堆積させることで作製するステップと、第１の中間の導波路セグメントの上側にさらなるアクティブ素子または電極を設けるステップと、第２の中間の導波路セグメントを得るために導波路材料を好ましくは堆積させることで作製するステップと、２つの上側導波路セグメントおよびそれらの間のギャップを得るために、好ましくは導波路材料を堆積させることで作製し、好ましくは後続の構造化を実施するステップとを含む。
【0043】
変調器（電気光学変調器）は、特に光信号符号化に使用することができる。変調器は、リング変調器として設計することもできる。
【0044】
２つのアクティブ素子を備える変調器の場合、さらに、前記２つのアクティブ素子の一方が他方の上側に部分的に位置してオーバーラップ領域を形成するように、前記２つのアクティブ素子が互いに離間されるとともに、互いにオフセットするように配置されていることが好ましい。好ましい実施形態として、変調器が１つのアクティブ素子と１つの（従来の）電極とのみを備える場合、同様に、アクティブ素子と電極とは、一方が他方の上側に部分的に位置してオーバーラップ領域を形成するように、アクティブ素子と電極とが互いに離間されるとともに、互いにオフセットするように配置されていることが好ましい。
【0045】
言い換えれば、一方のアクティブ素子の部分と他方のアクティブ素子または電極の部分とは、互いに接触すること無しに、整列またはオーバーラップすることが好ましい。好ましくは、少なくともオーバーラップする領域において、２つのアクティブ素子または１つのアクティブ素子および１つの電極（またはそれらの少なくとも部分）は、互いに少なくとも実質的に平行に延びる。
【0046】
オーバーラップ領域は、特に好ましくは、ギャップと整列する形で、ギャップの上側または下側に配置されるか、または、そこに設けられる。こうして、光学モード（スロットモード）は、高い電界強度を有する２つの導波路セグメントの間のスロット（ギャップ）内に導波され得る。スロットの上下のエッジでは、光学モードの一部がスロットの外側にある。これらの領域では、光学モードは、特に有効な光学材料と効率的に相互作用することができる。
【0047】
２つのギャップが存在する場合、オーバーラップ領域は、一方のギャップの上側および他方のギャップの下側に位置するようになされる。２つのギャップおよびオーバーラップ領域またはそれらの部分は整列させることができ、これは特に好適であることが証明されている。一方が他方の上側に配置された２つのギャップによると、ギャップ間の領域において、特に、１つのギャップのみを有する配列と比較して、光学モードの割合が特に高く、これは、電気光学材料との特に効率的な相互作用を可能にする。
【0048】
さらに、互いに離間した２つの導波路セグメント間に形成されたちょうど１つのギャップは、２つのアクティブ素子の上側または１つのアクティブ素子および１つの電極の上側に先にまたは後から設けられる。代替的にまたは追加的に、互いに離間された２つの導波路セグメント間に形成されたちょうど１つのギャップは、２つのアクティブ素子の下側または１つのアクティブ素子および１つの電極の下側に設けることができる。
【0049】
さらに特に有利な実施形態では、オーバーラップ領域の横方向の距離は、ギャップ（少なくとも一方のギャップ）の横方向の距離の０．８～１．８倍、好ましくは１．０～１．５倍の範囲に対応する。
【0050】
材料がその屈折率を変化させることは、特に、その分散（特に屈折率）および／またはその吸収を変化させることであると理解されるべきである。分散または屈折率は、通常、複素屈折率の実部によって与えられ、吸収は、複素屈折率の虚部によって与えられる。電圧および／または電荷の存在および／または電界の関数として屈折率が変化する材料は、本明細書では、特に、ポッケルス(Pockels)効果および／またはフランツ－ケルディッシュ(Franz-Keldysh)効果および／またはカー効果によって特徴付けられる材料であると理解される。さらに、プラズマ分散効果を特徴とする材料もこのような材料であると考えられる。
【0051】
電圧および／または電荷の存在および／または電界の関数として屈折率が変化する少なくとも１つのアクティブ素子の少なくとも１つの材料としては、グラフェン、好ましくは化学修飾グラフェンおよび／または少なくとも１つのジカルコゲナイド、特に二次元遷移金属ジカルコゲナイド、および／または二次元材料のヘテロ構造および／またはゲルマニウムおよび／またはニオブ酸リチウムおよび／または少なくとも１つの電気光学ポリマーおよび／またはシリコンおよび／または少なくとも１つの化合物半導体、特に少なくとも１つのIII-V半導体および／または少なくとも１つのII-VI半導体が特に適していることが証明されている
【0052】
グラフェンは、本発明の５つの態様すべてに対して、アクティブ素子に特に適した材料であることが証明されている。
【0053】
電気光学ポリマーは、特に、強い線形電気光学係数（ポッケルス効果）を有することを特徴とするポリマーである。強い線形電気光学係数は、好ましくは、少なくとも150pm/V、好ましくは少なくとも250pm/Vであるものであると理解される。これは、ニオブ酸リチウムの少なくとも約５倍である。
【0054】
カルコゲニドには、異なるものがある。本発明の文脈において、MoS2またはWSe2のような二次元材料としての遷移金属ジカルコゲニドは、特に適切であることが証明されている。
【0055】
ニオブ酸リチウムおよび電気光学ポリマーは、電気光学に基づいており、特に、ポッケルス効果、すなわち、電界が屈折率を変化させることに留意されたい（例えば、ポッケルス効果がポッケルスセルで使用されるように）。ゲルマニウムでは、それはフランツ－ケルディッシュ効果であり、すなわち、電界は価電子および伝導帯の端を互いにシフトさせて、光学特性を変化させる。これらの効果は、電界に基づく効果である。シリコンまたはグラフェンの場合、電荷キャリアベースのプラズマ分散効果、すなわち、電荷キャリア（電子または正孔）が光学モード領域に持ち込まれる（電荷を帯びたキャパシタがアレイに存在するか、または空乏化および富化された接合を有するダイオードが存在する）。屈折率（屈折率の実部）および吸収（屈折率の虚部、自由キャリア吸収につながる）は、電荷キャリア濃度と共に変化する。
【0056】
III-V族半導体は、第III族および第V族の元素からなる化合物半導体であり、II-VI族半導体は、第II族または第12族の元素および第VI族の元素からなる化合物半導体である
【0057】
多くの材料は、それらの屈折率が電圧および／または電荷の存在および／または電界の関数として変化するという事実と、それらが少なくとも１つの波長の電磁放射を吸収し、吸収の結果として電気的光信号を生成するという事実との両方によって特徴付けられる。例えば、グラフェンは、これに当てはまる。したがって、グラフェンは、光検出器および変調器の両方のアクティブ素子に適している。これは、二次元遷移金属ジカルコゲニドのようなジカルコゲニド、二次元材料のヘテロ構造、ゲルマニウム、シリコン、ならびに化合物半導体、特にIII-V半導体および／またはII-VI半導体についても適用される。例えば、ニオブ酸リチウムは、一般に変調器にのみ適している。なぜなら、それは透明であるため、吸収特性に合致せず、光検出器用としては適切でない。
【0058】
少なくとも１つの波長の電磁放射を吸収し、吸収の結果として電気的光信号を生成する材料、および／または、その屈折率が電圧および／または電荷の存在および／または電界の関数として変化する材料もまた、電気光学活性材料と称され得る。言い換えると、アクティブ素子は、少なくとも１つの電気光学活性材料を含むかまたはそれからなるとも言える。
【0059】
少なくとも１つのアクティブ素子は、フィルムの形態で提供されてもよい。フィルムは、好ましくは、それ自体公知の方法で、厚さよりも有意に大きい横方向の伸長によって特徴付けられる。少なくとも１つのアクティブ素子は、正方形または長方形の断面によってさらに特徴付けられてもよい。
【0060】
少なくとも１つのアクティブ素子は、屈折率が変化する、および／または、吸収する少なくとも１つの材料の１つ以上の層または被膜をさらに含んでもよく、またはそれからなるものでもよい。特に、少なくとも１つのアクティブ素子は、１つまたは他の材料のいくつかの層または被膜を含むフィルムとして形成されていてもよい。
【0061】
グラフェン、できれば化学的に修飾されたグラフェンのフィルム、または、少なくとも１つの層のグラフェンおよび少なくとも１つの層のジカルコゲニドを含むかそれからなるジカルコゲニド－グラフェンのヘテロ構造、または、少なくとも１つの層の窒化ホウ素と少なくとも１つの層のグラフェンとの組み合わせは、特に好適であることが証明されている。
【0062】
アクティブ素子は、例えば、１つ以上のシリコン被膜を含んでもよく、または１つ以上のシリコン被膜によって提供されてもよい。この場合、特に、１つ以上のアクティブ素子またはその部分は、導波路（断面）を形成することができる。
【0063】
アクティブ素子は、さらにド－プされていてもよく、また、ド－プされた部分または領域を有していてもよく、例えば、ｐド－プおよび／またはｎド－プされていてもよく、また、ｐド－プおよび／またはｎド－プに対応する部分または領域を含んでいてもよい。また、ｐド－プ領域およびｎド－プ領域に加えて、好ましくは中間の非ド－プ領域が存在し、または提供されてもよい。これはまた、ｐ－ｉ－ｎジャンクションとも呼ばれ、ここでｉ(intrinsic)は、固有の、すなわち、ドープされていないことを表す。
【0064】
アクティブ素子の製造に関連して、ゲート電極に関連して上述したのと同じプロセスを使用することができる。
【0065】
これには、転写プロセスも含まれる。すなわち、特に、各アクティブ素子が、例えば、被膜上にモノリシックに製造されておらず、別々に製造されて転送され、言い換えれば、転写されてもよい。グラフェンの転写プロセスについては、Liらの論文“Large-Area Synthesis of High-Quality and Uniform Graphene Films on Copper Foils”Science 324, 1312, (2009) およびBaeらの論文“Roll-to-roll production of 30-inch graphene films for transparent electrodes” Nature Nanotech 5, 574-578 (2010) またはニオブ酸リチウムに関する論文“Integrated lithium niobate electro-optic modulators operating at CMOS-compatible voltages”, Nature volume 562, pages 101104 (2018)またはGaAsに関する論文“Transfer print techniques for heterogeneous integration of photonic components”, Progress in Quantum Electronics, Volume 52, March 2017, Pages 1-17.などに記載されている。これらのプロセスの１つは、１つ以上のグラフェンまたはLiNbOまたはGaAsの被膜またはフィルムを得るために、本発明の文脈で使用することもできる。転写プロセスに続いて、構造化を行うことができる。
【0066】
上側、できれば少なくとも１つのアクティブ素子上に接触して、不動態化被膜および／またはクラッドをさらに設けることができる。クラッドは、屈折率コントラストをいくぶん低くするのに特に適しているか、または設計されており、その結果、側壁上の粗さは、通常、損失が導波路内に戻るように、非常に強い影響を及ぼさない。不動態化被覆は、好ましくは、環境の影響、特に水から装置または回路を保護する目的を果たす。不動態化被膜は、例えば、誘電体材料から成ることができ、酸化アルミニウム(Al2O3)および二酸化ケイ素(SiO2)が特に適していることが証明されている。
【0067】
上側の最終不動態化被膜は、電気的接続を可能にするために、下側の接点に開口または中継を有利に有する。不動態化被膜における開口または中継は、例えば、リソグラフィおよび／またはエッチング、特に反応性イオンエッチングによって得ることができる。
【0068】
各アクティブ素子は、それぞれの場合において、一方または他方の側の接点または接点素子に接続することができる。接点または接点素子は、接続素子、特にVIAと接触することができる。接続素子を介して、例えば、チップまたはウエハのFEOLから１つ以上の集積電子部品への接続を達成することができる。「接続された」という用語は、電気的接続を意味するように意図されている。
【0069】
特に、１つのアクティブ素子のみを有する光検出器の場合には、このアクティブ素子は、好ましくは反対側に位置する２つの接点または接点素子に接触しており、２つのアクティブ素子または１つのアクティブ素子および１つの電極を有する変調器の場合には、これらがそれぞれ接点または接点素子と接触しているようになされることに留意されたい。この接触は、好ましくは、それらが少なくとも部分的にオーバーラップする領域から離れた端部領域または端部で行われる。
【0070】
アクティブ素子または複数のアクティブ素子の少なくとも１つは、導波路の長手方向断面に対して、導波路内に導波される電磁放射のエバネッセント場に少なくとも部分的に露出されるように便宜的に配置される。好ましくは、導波路の長手方向断面から例えば10nmの距離にあるように配置されるアクティブ素子の少なくとも１つは、50nm以下、より好ましくは30nm以下の距離で配置される。
【0071】
アクティブ素子または少なくとも１つのアクティブ素子は、さらに好ましくは、5～500マイクロメートル(μｍ)の範囲の長手方向の距離によって特徴付けられる。
【0072】
また、アクティブ素子またはアクティブ素子の少なくとも１つは、導波路の長手方向断面の上側および／または内部、後者の場合は、例えば、それらの２つのセグメントの間に、少なくとも部分内に延在することも可能である。
【0073】
さらなる有利な実施形態では、アクティブ素子またはアクティブ素子の少なくとも１つが、少なくとも実質的に断面が台形形状である導波路の長手方向断面の領域において、好ましくは台形形状に従うように導波路の上側に接触または非接触で配置される。代替的にまたは追加的に、アクティブ素子またはアクティブ素子の少なくとも１つが、平坦化被膜の上側に接触または非接触で配置される横断面から見て少なくとも実質的に断面が台形形状である平坦化被膜の領域において、好ましくは台形形状に従うように配置される。
【0074】
導波路では、電磁放射の一部、特に光は、導波路の外側でエバネッセト光として導波される。導波路の界面は誘電体であり、したがって、強度分布は、指数関数的減衰を有するMaxwellに従った境界条件によって記述される。電気光学的に活性な材料、例えばグラフェンが、エバネッセント場の導波路上またはその近傍に配置される場合、光子は、材料、特にグラフェンと相互作用することができる。
【0075】
グラフェンには、光電流をもたらす４つの効果がある。一つはボロメトリック効果であり、それにしたがって、吸収されたエネルギーはグラフェンの抵抗を増加させ、印加された直流電流を減少させる。直流電流の変化は、光信号である。他の効果は、光伝導度である。吸収された光子は電荷キャリア濃度を増加させ、追加の電荷キャリアは、電荷キャリア濃度に対する抵抗の比例性のために、グラフェンの抵抗を減少させる。印加された直流電流は増加し、変化は光信号である。他の効果として、熱電効果もあり、それによれば、ｐおよびｎ領域の異なるゼーベック係数のために、ｐｎ接合およびこの接合における温度勾配から熱電電圧が生じる。温度勾配は、吸収された光信号のエネルギーから生じる。この熱電電圧は信号である。第四の効果は、ｐｎ接合で励起された電子－正孔対が分離することによる。得られる光電流は信号である。
【0076】
変調器の場合には、上述のように、この目的のために適切に絶縁された電気制御電極およびアクティブ素子を、電圧若しくは電荷または電界の関数として屈折率が変化する少なくとも１つの材料、特にグラフェンを含むかまたはそれから構成することができ、電極についても対応する材料、特にグラフェンとすることで、その結果、動作時に２つのアクティブ素子がエバネッセント場内で一緒になって、電気光学的機能を果たし、例えば、グラフェンは、制御電圧によってその光学特性を変化させることができる。グラフェン－誘電体－グラフェン配列とした特に有利な場合には、キャパシタンスが生成され、２つのグラフェンフィルムが互いに影響し合う。電圧は、２つのアクティブ素子を形成するグラフェン電極からなるキャパシタンスを充電し、電子はグラフェン中の状態を占有する。この結果、フェルミエネルギー（結晶中の最後に占有された状態のエネルギー）は、より高いエネルギー（または対称性によるより低いエネルギー）にシフトする。フェルミエネルギーが光子のエネルギーの半分に達すると、吸収過程に必要な自由状態がすでに正しいエネルギーで占有されているので、もはや吸収されない。したがって、この状態では、吸収が禁止されているため、グラフェンは透明である。電圧を変化させることにより、その前後で、グラフェンは吸収と透明の間で切り替えられる。連続的に輝くレーザビームは、その強度において変調されるので、情報伝送に使用することができる。同様に、屈折率の実部は、制御電圧とともに変化する。電圧を変化させることによって、レーザーの位相位置は、変化する屈折率を介して変調することができ、したがって、位相変調を達成することができる。好ましくは、位相変調は、全ての状態が光子エネルギーの半分を超えるまで占有される範囲で動作し、グラフェンが透明であり、屈折率の実部が著しくシフトし、吸収の変化が小さな役割を果たすようにする。
【0077】
また、本発明の第１および第２の態様による光検出器と、第３、第４および第５の態様による変調器との両方に関連して、以下をさらに適用することができる。
【0078】
導波路またはその長手方向断面は、特に、電磁波、特に光を導く要素または構成である。電磁波を導波するために、少なくともこの波長に対して光学的に透明であって、またこの波長に対しても透明である隣接材料から区別される材料の波長依存断面が屈折率コントラストによって便宜的に提供される。周囲の材料の屈折率が低い場合、光はより高い屈折率の領域に導かれる。スリットモードの特定のケースでは、高屈折率の２つの領域が、波長に対して狭い低屈折率の領域から分離され、光が低屈折率の領域に導かれる。散乱による低損失を達成するためには、低い側壁粗さが有利である。
【0079】
一般に、１つ以上の導波路が、例えば、チップまたはウエハ上に提供される。本発明による光検出器または変調器の一部は、通常、光検出器または変調器の長手方向の部分のみであり、これは、後者のアクティブ素子の下側に延在する長手方向の部分である。もちろん、その全長にわたる導波路が、本発明による光検出器または変調器の一部であると考えられることは、除外されない。言い換えると、特にアクティブ素子の下側に延在する導波路の長手方向断面に加えて、このような導波路は、後者の残りの部分も含むことができる。
【0080】
導波路の寸法に関しては、例えば、以下が適用され得る。厚さは、好ましくは、150ナノメートル（ｎｍ）から10マイクロメートル（μｍ）の範囲である。特に、導波路の幅および長さは、100ナノメートルおよび10マイクロメートルの範囲であってもよい。
【0081】
導波路は、例えば、長方形または正方形断面によって特徴付けられて、このような導波路の長手方向断面に適用されるストリップ導波路として形成されてもよい。導波路は、代替的にまたは追加的に、Ｔ字形断面を有するリッジ導波路として形成されてもよい。さらに、代替的にまたは追加的に、導波路がスロット導波路によって与えられることも可能である。
【0082】
このような導波路の導波路または長手方向断面は、断面内のいくつかの部分またはセグメントを含むことができ、例えば、第１の、例えば下側または左側の、および第２の、例えば、上側または右側のセグメントを含む、またはそれらからなる、いくつかの部分に形成することができる。１つ以上の導波路セグメントは、矩形または正方形の断面によって特徴付けられることができる。また、導波路の１つ以上のセグメントが、少なくとも部分において、テーパ断面によって、および／または、少なくとも部分において、拡大断面によって特徴付けられることも可能である。
【0083】
導波路が、２つ以上のセグメントを備える、またはそれらから構成される場合、これらは、互いに隣接または互いに嵌合することができ、または、例えば、少なくとも１つのギャップまたはスロットを形成するように、互いに離間することもできる。
【0084】
導波路の長手方向断面は、本発明の第１および第２の態様による上述の光検出器の場合ならびに本発明の第３、第４および第５の態様による上述の変調器の場合の両方における特に有用な実施形態において、850nmおよび／または1310nmおよび／または1550nmの波長の電磁放射に対して透明である少なくとも１つの材料を含むか、またはそのような材料からなる。そのような材料は、特に、好ましくは、800nm～900nmおよび／または1260nm～1360nm（いわゆるオリジナルバンドまたは略してＯバンド）および／または1360nm～1460nm（いわゆるエクステンドバンドまたは略してＥバンド）および／または1460nm～1530nm（いわゆるショ－トバンドまたは略してＳバンド）および／または1530nm～1565nm（いわゆるコンベンショナルバンドまたは略してＣバンド）および／または1565nm～1625nm（いわゆるロングバンドまたは略してＬバンド）の波長範囲の電磁放射に対して透明である。これらのバンドは通信工学の分野で知られている。
【0085】
導波路の長手方向断面の材料として、例えば、二酸化チタンおよび／または窒化アルミニウムおよび／または五酸化タンタルおよび／または窒化ケイ素および／または酸化アルミニウムおよび／または酸窒化ケイ素および／またはニオブ酸リチウムおよび／またはシリコン、特にポリシリコンおよび／またはリン酸インジウムおよび／またはガリウム砒素および／またはインジウムガリウム砒素および／またはアルミニウムガリウム砒素および／または少なくとも１つのジカルコゲン化物、特に二次元遷移金属ジカルコゲン化物および／またはカルコゲン化ガラスおよび／または二次元材料のヘテロ構造および／または樹脂または樹脂含有材料、特にSU8および／またはポリマーまたはポリマー含有材料、特にOrmoCladおよび／またはOrmoCoreが特に好適であることが証明されている。この点に関して、導波路の長手方向断面は、これらの材料のうちの１つ以上を含んでもよく、これらの材料のうちの１つを含んでもよく、またはこれらの材料のうちの２つ以上の組み合わせを含んでもよい。これは、それぞれの場合において、１つのみまたは複数または可能性としては全ての導波路セグメントに適用され得る。
【0086】
導波路の長手方向断面が複数の導波路セグメントを備える場合、これらはすべて、同一の材料を含むか、または同一の材料から構成されてもよい。しかしながら、もちろん、２つ以上のセグメントがそれらの材料に関して異なることも可能である。例えば、少なくとも１つの導波路セグメントは、少なくとも１つの他の導波路セグメントの屈折率よりも大きい屈折率を特徴とすることができる。例えば、いくつかの導波路セグメントがサンドイッチ状とされるか積層される場合、外側のセグメントは、より低い屈折率を有することができる。この場合、光は、導波路配列の中心に集束される。純粋に例示的な材料は、酸化チタンの中間セグメントを有する酸化アルミニウムの上側および下側セグメントである。
【0087】
残りのセグメントと比較して、より高い屈折率は、２つのアクティブ素子間に配置された導波路セグメントに対しても有利であることが証明されている。なぜなら、これにより、光は、アクティブ素子の領域内で集束されるからである。
【0088】
導波路セグメント（の少なくとも部分）の異なる材料は、異なるエッチング速度によって特徴付けられる理由から有利であり得る。これは、製造における利点、例えば、必要な構造化を提供する際の利点となる。
【0089】
導波路の長手方向断面の製造に関しては、導波路材料の製造が、特に、堆積、スピンオン、転写のいずれで行われてもよく、次いで、好ましくは、適用された導波路材料の構造化が、特に、リソグラフィおよび／または反応性イオンエッチング（RIE）によって行われる。例えば、ゲート電極に関連して上述したのと同じ堆積のプロセスを使用することができる。
【0090】
導波路または長手方向断面は、１つ以上の部品に形成することができる。それは、特に、断面で見る場合に、いくつかの導波路セグメントから形成されてもよく、または、いくつかの導波路セグメントを含んでもよい。これらは、互いに離間することができ、また、例えば、１つのセグメントが、例えば材料の堆積による製造を適用することにより、他のセグメント上側に直接製造されていることによって、互いに直接対向し、互いに接触することもできる。
【0091】
導波路の長手方向断面は、さらに、好ましくは、その屈折率が、その周囲の材料の屈折率と異なる少なくとも１つの材料からなることがあり、またはそのような材料を少なくとも１つ含むことがある。
【0092】
導波路または導波路の長手方向断面が、２つ以上のセグメントを備え、そのうちの少なくとも２つが互いに離間してギャップを形成するものである場合、ギャップは、ギャップを画定する導波路セグメントの材料の屈折率よりも低い屈折率を有する少なくとも１つの誘電体材料で満たされていることを、有利な実施形態として提供することができる。
【0093】
導波路の長手方向断面は、１つ以上の側面上を例えば平坦化被覆によって囲まれてもよい。このような場合の純粋な屈折率の対は、導波路の長手方向断面で3.4(Si)、平坦化被膜で1.5(SiO2)、誘電体であれば、導波路の長手方向断面で2.4(TiO2)、平坦化被膜で1.5(SiO2)、または、導波路の長手方向断面で2.0(Sin)、平坦化被膜で1.47である。
【0094】
導波路の長手方向断面の屈折率は、周囲材料の屈折率より少なくとも２０％、好ましくは少なくとも３０％大きいことが特に好ましい。
【0095】
導波路の長手方向断面は、さらに、平坦化被膜の上側に接触または非接触で配置されてもよい。
【0096】
好ましくは、前記平坦化被膜は、その上に導波路の長手方向断面が配置される側において、少なくとも部分的に、1.0nm RMS～0.1nm RMS、特に0.6nm RMS～0.1nm RMS、好ましくは0.4nm RMS～0.1nm RMSの範囲の粗さによって特徴付けられる。なお、nmは、ナノメ－トル(10-9)を略したものである。
【0097】
代替的にまたは追加的に、導波路の長手方向断面は、平坦化被膜内の少なくとも部分に埋め込むことができ、アクティブ素子は（２つのそのような素子を有する変調器の場合には、１つのアクティブ素子が）平坦化被膜上側に配置される。この場合、平坦化被膜は、その上側にアクティブ素子が配列されている側において、少なくとも部分的に、1.0nm RMS～0.1nm RMS、特に0.6nm RMS～0.1nm RMS、好ましくは0.4nm RMS～0.1nm RMSの範囲の粗さによって特徴付けられることが好ましい。
【0098】
導波路の長手方向断面が平坦化被膜の上側に配置され、かつ平坦化被膜に埋め込まれる場合、２つの平坦化被膜が存在する。
【0099】
適切な粗さを達成するために、例えば、化学機械研磨および／またはレジスト平坦化を実施することができる。
【0100】
化学機械研磨では、研磨対象物は、通常、研磨パッド間の回転運動によって研磨される。研磨は、一方では化学的に、他方では研磨ペーストによって物理的に行われる。化学的および物理的作用を組み合わせることにより、粗さがナノメートル未満の滑らかな表面を得ることができる。
【0101】
特に、レジスト平坦化は、単一または反復のスピンオンガラス(spin-on-glass)被膜の形成およびその後のエッチング、好ましくは反応性イオンエッチング (RIE)を含む。高さ差のあるSiO2表面のような表面を平坦化する場合、これはスピンオンガラス被膜の形成およびエッチングによって行うことができる。スピンオンガラス被膜は、高さの差を部分的に補償する。すなわち、表面に形成された凹所は、スピンオンガラス被膜の形成後に隣接する部分よりも高い被膜厚さを有する。スピンオンガラスおよび例えばSiO2のエッチング速度、適応されたRIEプロセスにおいて類似または同一である。ここで、適用は、特に、圧力、ガス流量、ガス混合物の組成および電力が、それに応じて選択されることを意味する。スピンオンガラス被膜の形成後にスピンオンガラス被膜全体をRIEによりエッチングすると、スピンオンガラス被膜の平坦化効果により高さ差が減少することが示されている。高さ差は、繰り返しによってさらに減少させることができる。SiO2被覆を堆積する際には、消費されたSiO2被覆厚さを考慮しなければならず、最終的なエッチング工程を完了した後に、所望のSiO2被覆厚さが達成される。レジスト平坦化は、SiO2に限定されるものではなく、他の材料についても考慮することができることを強調すべきである。材料のエッチング速度が、スピンオンガラスのエッチング速度と同様であるか、または少なくとも実質的に同じであることが達成され得る場合には、都合がよい。SiO2およびスピンオンガラスの場合、この条件は満たされる。例えば、スピンオンガラスのエッチング速度とエッチング速度が２倍異なる材料も可能であり、その場合には、一般にいくつかのパスが必要であることに留意されたい。水素シルセスキオキサンおよび／またはポリマーは、例えば、液体材料として、特にスピンオンで塗布することができる。それは、その後のアニーリングの間にガラス化するので、スピンオンガラスと呼ばれる。水素シルセスキオキサン(HSQ)は、式[HSiO1.5]nを有する無機化合物の一種である。
【0102】
化学機械研磨および／またはレジスト平坦化は、特に、1.0nm RMS～0.1nm RMS、特に0.6nm RMS～0.1nm RMS、好ましくは0.4nm RMS～0.1nm RMSの範囲の粗さが得られるような方法で行うことができる。
【0103】
上記の範囲の粗さは、特に適切であることが証明されている。それらは、特に、上側層における応力および歪みを回避するために有利である。これについては、L.Banszerusらによる論文“Identifying suitable substrates for high-quality graphene-based heterostructures” by L. Banszerus et al, 2D Mater. vol. 4, no. 2, 025030, 2017を参照することができる。
【0104】
本発明の第１の態様による光検出器内において、特にゲ－ト電極とアクティブ素子との間に設けられてもよい誘電体層は、その上側が上述の範囲の粗さによって特徴付けられる場合、例えばCMPおよび／またはレジスト平坦化によって、同様にして得られてもよいことに留意されたい
【0105】
原子間力顕微鏡(AFM)は、粗さを決定するための測定方法として、特にEN ISO 25178規格に記載されているように使用することができる。原子間力顕微鏡については、特に、粗さの測定方法を扱っているこの規格の第６部(EN ISO 25178-6:2010-01)で議論されている。
【0106】
さらに、平坦化被膜および／または必要に応じて設けられるさらなる平坦化被膜は、平坦化処理を受けた表面上に提供されることが好ましく、例えば、ジカルコゲニド化物層またはジカルコゲニド化物ヘテロ構造、または窒化ホウ素層であってもよい１つ以上のカバー層を含むことができる。これらの材料は、さらなる化学機械研磨またはさらなるレジスト平坦化を必要とせずに、好ましくは、堆積または転写されるが、化学機械研磨およびレジスト平坦化が行われる可能性は排除されない。
【0107】
また、それぞれの平坦化被膜は、コーティングすることで得られてもよく、先に被膜として得ておくようにしてもよい。原則として、ゲート電極に関連して上述した平坦化被覆に対して使用された同じプロセス（ＣＶＤ、ＰＶＤ、原子層蒸着、転写）を使用することができる。平坦化被覆のためのこれおよび以下の説明は、もし存在するならば誘電体層にも適用することができる。
【0108】
被膜は、ちょうど１つまたは複数の層を含むことができる。それは、１つの材料のみから構成されてもよく、または複数の材料を含んでもよい。例えば、被膜は、２つ以上の異なる材料の２つ以上の層を含むことができる。もちろん、被膜が複数の層を有するが、全てが同じ材料で作られることもある。１つよりも多い層は、その製造のために例えばいくつかの原子層のような層が堆積などによって提供されることで得ることができる。
【0109】
平坦化被膜は、さらに、スピンオンガラスおよび／または少なくとも１つのポリマーおよび／または少なくとも１つの酸化物、特に二酸化ケイ素および／または少なくとも１つの窒化物を含んでもよく、またはそれから構成されてもよい。スピンオンガラスは、一般に、スピンオンによってウエハをコーティングすることができる液体物質である。スピンオン後、ウエハ上に被膜が形成され、その厚さは表面の凹凸に依存する。したがって、深さは部分的に平滑化され、スピンオンガラス被膜の形成は平坦化効果を有する。スピンオンガラスは、通常、堆積後に加熱され、したがって、ガラス様被膜となる。
【0110】
特に、変調器は、ダイオードまたはキャパシタをさらに含むようになされてもよい。例えば、本発明は、論文“Heterogeneously integrated III-V/Si MOS capacitor Mach- Zehnder modulator” from Hiaki, Nature Photonics volume 11, pages 482-485 (2017)に記載されているような集積III-V半導体変調器であってもよい。
【0111】
ダイオ－ドが提供されている場合、それは、特に、ｐｎ接合および２つの接触領域を生成するために、例えばInGaAsPの複数の組成からなる複数の被膜を含んでもよい。
【0112】
本発明の主題は、また、チップと、本発明による少なくとも１つ、好ましくは複数の光検出器および／または変調器とを備える半導体デバイスであって、１つ以上の光検出器は、好ましくは、チップ上に配置されるか、またはチップ上にまたはチップ上に接触または非接触で配置される被膜上に配置される、半導体デバイスである。
【0113】
最後に、本発明は、ウエハと、本発明による少なくとも１つ、好ましくは複数の光検出器および／または変調器とを備える半導体デバイスに関し、１つまたは複数の光検出器および／または変調器は、好ましくは、ウエハ上にまたはウエハ上に接触または非接触で配置された被膜上に配置される。
【0114】
光検出器および／または変調器は、例えば、チップまたはウエハ上に製造された、またはチップまたはウエハに接合されたフォトニックスプラットフォームの一部であってもよい。
【0115】
接合とは、特に、光検出器および／または変調器がチップまたはウエハ上に製造されていないが、チップまたはウエハとは別個に製造された後、おそらく、より大きなユニットの一部として、例えば、適切なインターコートを使用することによって、チップまたはウエハに結合されることを意味する。
【0116】
チップまたはウエハを断面で見る場合、その垂直構造は、異なるサブ領域に分割することができる。最下側は、フロントエンド・オブ・ライン略してFEOLであり、これは、通常、１つ以上の集積電子部品を含む。集積電子部品は、例えば、トランジスタおよび／またはキャパシタおよび／または抵抗であってもよい。フロント・エンド・オブ・ラインの上側には、バック・エンド・オブ・ライン略してBEOLがあり、BEOLには、通常、FEOLの集積電子部品が相互接続される手段とされる種々の金属面が存在する。
【0117】
ウエハは、ダイシング／分割／フラグメンテーションに続いて、各々がチップまたはダイを形成する複数の領域を含む。これらの領域は、チップまたはダイ領域とも呼ばれる。ウエハの各チップ領域は、好ましくは、ウエハの特定の単一ピース半導体基板の断面または部分断面を含む。好ましくは、各チップ領域は、特に断面で見てFEOL内における半導体基板の対応する領域内および／または上側に延在する１つ以上の集積電子部品をさらに含む。チップ領域は個々のチップを表さない、すなわち、ウエハは個々のチップを含まないことを強調すべきである。
【0118】
本発明に係る半導体装置および本発明に係る半導体デバイスの両方について、本発明に係る複数の同一に設計された光検出器および／または本発明に係る複数の同一に設計された変調器、または、本発明に係る複数の異なる設計の光検出器および／または本発明に係る複数の異なる設計の変調器を備えることが有効である。また、いくつかの同一の光検出器および／または変調器、さらに１つまたは複数の異なる設計の光検出器および／または変調器が存在し得る。
【0119】
本発明の実施形態に関しては、添付の図面を参照して、特許請求の範囲の従属請求項だけでなく、以下のいくつかの実施形態例の説明も参照される。
【図面の簡単な説明】
【0120】
【図1】本発明の第１の態様に係る光検出器の１実施形態を備えた半導体デバイスを通る部分断面図である。
【図3】本発明の第１の態様に係る光検出器のさらなる実施形態を備えた半導体デバイスを通る部分断面である。
【図4】本発明の第２の態様に係る光検出器の１実施形態を備えた半導体デバイスを通る部分断面図である。
【図5】本発明の第３の態様に係る変調器（電気光学変調器）の１実施形態を備えた半導体デバイスを通る部分断面図である。
【図6】本発明の第４の態様に係る変調器（電気光学変調器）の１実施形態を備えた半導体デバイスを通る部分断面図である。
【図7】本発明の第５の態様に係る変調器（電気光学変調器）の１実施形態を備えた半導体デバイスを通る部分断面図である。
【発明を実施するための形態】
【0121】
すべての図は、純粋な概略図を示している。図において、同一の構成または要素には、同一の参照符号が付されている。
【0122】
図１は、本発明による半導体デバイスの１実施形態を通る部分断面図を示す。
【0123】
それは、ウエハ(1)と、ウエハ(1)上に作製された平坦化被膜(2)と、平坦化被膜(2)上に作製された複数の光検出器(3)とを含む。図１に示す部分断面図では、複数の光検出器(3)のうちの１つのみが例示的に示されている。
【0124】
ウエハ(1)は、単一ピースの半導体基板(4)と、図示の例では、半導体基板(4)内に延在する複数の集積電子部品(5)とを備える。集積電子部品(5)は、特にトランジスタおよび／または抵抗および／またはキャパシタであってもよく、概略図１には、参照記号５を付されたハッチング付きの線によってのみ簡略化されて示されている。基板(4)内の対応する位置では、多数の集積電子部品(5)が公知の方法で示されている。これらは、また、ＣＰＵおよび／またはＧＰＵのようなプロセッサの構成要素であってもよく、公知の方法でそのようなプロセッサの構成要素を形成してもよい。
【0125】
ウエハ(1)は、複数の集積電子部品(5)が配置されたフロント・エンド・オブ・ライン（略してFEOL(6)と、FEOLの上側にあってFEOLの集積電子部品(5)が異なる金属面によって相互接続されているバック・エンド・オブ・ライン（略してBEOL）(7)とを有している。FEOL(6)内の集積電子部品(5)およびBEOL(7)内の関連する相互接続は、十分に予め知られている方法でウエハ(1)の集積回路を形成する。FEOL(6)は、トランジスタフロントエンドと呼ばれることもあり、BEOL(7)は金属バックエンドと呼ばれることもある。金属面は、複数の接続素子(8)を備えており、この接続素子(8)は、本事例では、垂直相互接続アクセス（略してVIA）によって与えられる。VIA(8)は、金属、例えば銅、アルミニウムまたはタングステンからなる。
【0126】
平坦化被膜は、FEOL(6)から離れた向きに面するウエハ(1)の上面(9)上に製造され、誘電体材料からなる。本事例では、平坦化被膜(2)は、二酸化ケイ素(SiO2)からなるが、これは例示的なものとして理解されるべきであり、他の材料も使用することができる。
【0127】
図示の実施形態では、平坦化被膜(2)は、FEOL(6)から離れた向きに面するウエハ(1)の上面(9)への対応する被覆材料（この場合はSiO2）の堆積と、これに続いて行われるウエハから離れた向きに面する上側(10)にある堆積材料の平坦化処理とによって得られる被覆である。ウエハから離れた向きに面する上側(10)にある堆積材料の平坦化処理により、平坦化被膜(2)は、現在、0.2nmのRMSの粗さによって特徴付けられており、これは、例示的なものとして理解されるべきである。
【0128】
図示の例では、平坦化被膜(2)は、ウエハ(1)の上面(9)全体にわたって延在する。平坦化被膜(2)の材料は、ウエハ(1)の上面(9)全体に堆積されている。したがって、平坦化被膜(2)は、ウエハ(1)の直径に少なくとも実質的に対応する直径を有していること特徴とする。
【0129】
平坦化被膜(2)上に作製された光検出器(3)は、本発明の第１の態様による光検出器(3)の実施形態である。実施形態では、これらの光検出器(3)は、全て構造において同一であるが、これは限定的に理解されるべきではない。
【0130】
以下では、光検出器(3)の設計およびそれらの製造について、図１に示す１つの光検出器(3)に基づいて例として説明する。また、以下（図３～図６参照）にさらに記載されるさらなる光検出器および変調器の実施形態に関しては、その設計は、部分断面に示す一例に基づいて説明されている。
【0131】
（それぞれの）光検出器(3)は、導波路(11)のうちの１つの長手方向断面(12)、すなわち、光検出器(3)のアクティブ素子(13)によってオーバーラップされた長手方向断面を含む。図２では、アクティブ素子(13)とその下側にある導波路(11)を純粋に概略的な上面図で示すが、ここで、アクティブ素子(13)によってカバーされる導波路の長手方向断面(12)は、破線で示されている。
【0132】
図示の実施形態においても使用された誘電体、好ましくは二酸化チタンは、導波路材料として特に好適である。代替的にまたは追加的に、窒化アルミニウムおよび／または五酸化タンタルおよび／または窒化ケイ素および／または酸化アルミニウムおよび／または酸窒化ケイ素および／またはニオブ酸リチウム、または、シリコン、リン酸インジウム、ガリウム砒素、インジウムガリウム砒素、アルミニウムガリウム砒素、ジカルコゲン化物またはカルコゲン化ガラスのような半導体、または、SU8またはOrmoCladまたはOrmoCoreのようなポリマーからなる１または複数の導波路が可能である。
【0133】
導波路の長手方向断面(12)は、ここでは、２つの導波路セグメント(12a)(12b)によって形成され、それらは、長手方向に延在し、互いに少なくとも実質的に平行で、互いに横方向（図では左から右へ、またはその逆）に離間して、それらの間に延びるギャップ(14)を形成する。したがって、それはスロット導波路である。このような導波路(11)によって、光モードは、動作中にギャップ(14)内に導波される。図示の例では、２つの導波路セグメントは、矩形断面によって特徴付けられる。ギャップ(14)は、例えば、SiO2で満たすことができる。
【0134】
２つの導波路セグメント(12a)(12b)は、それぞれ、少なくとも一方の側、この場合は、アクティブ素子(13)に面している側がシリコンのゲ－ト電極(15a)(15b)と接触している。ゲ－ト電極(15a)(15b)は、それぞれの導波路セグメント(12a)(12b)上に作製されたシリコンコ－トによって形成される。
【0135】
アクティブ素子(13)は、少なくとも１つの波長の電磁放射を吸収し、吸収の結果として電気的光信号を生成する少なくとも１つの材料を含むかそれからなる。図示の例では、それはグラフェンフィルム(13)によって与えられている。グラフェンは、また、電圧および／または電荷および／または電界の関数として、その屈折率（屈折性および／または吸収性）を変化させてもよい。アクティブ素子(13)は、少なくとも１つの他のまたはさらなる電気光学的に活性な材料、例えば、グラフェンの少なくとも１つの層およびジカルコゲン化物の少なくとも１つの層を含むかそれらからなるジカルコゲン化物－グラフェンヘテロ構造を含むかまたはそれからなるフィルムによって与えられてもよく、または窒化ホウ素の少なくとも１つの層およびグラフェンの少なくとも１つの層を含むフィルムによって与えられてもよいことを強調すべきである。
【0136】
図１から分かるように、グラフェンフィルム(13)は、導波路(11)したがってその長手方向断面(12)が埋め込まれたさらなる平坦化被膜(17)の上側(16)に配置される。このさらなる平坦化被膜(17)は、平坦化被膜(2)と同じ材料からなり、その上側(16)において、平坦化被膜(2)の上側(10)と同じ粗さであることによって特徴付けられる。しかしながら、これは、例示的にのみ理解されるべきであり、限定的ではない。
【0137】
導波路セグメント(12a)(12b)上に設けられたゲ－ト電極(15a)(15b)によって、ギャップ(14)の上側に延在する領域のグラフェンフィルム(13)内に、したがって、導波路(11)のギャップ(14)内で動作中に導波される光モ－ドの領域内に、ｐｎ接合を実現することができる。ｐｎ接合は、光電流を生成するために、吸収によって生成された電子－正孔対を分離するために使用することができる。同様に、熱電効果はグラフェンで利用することができ、ここでは、逆符号のゼーベック係数がｐおよびｎ領域に生成され、吸収エネルギー（光子）によって加熱されると熱電電圧が生じる
【0138】
図示されていない電源用のゲ－ト電極(15a)(15b)の接続は、例えば、VIA(8)に隣接して横方向に配置することができることに留意されたい。
【0139】
光検出器(3)、特にそのグラフェンフィルム(13)は、ウエハ(1)のFEOL(6)の集積電子部品(5)の少なくとも１つに電気的に接続される。図１による概略断面図に見られるように、接続は、ウエハ(1)のBEOL(7)のVIA(8)によってだけでなく、平坦化被膜(2)およびその上側に存在する任意のさらなるコ－トまたはエレメント（この場合は、さらなる平坦化被膜(17)）を貫通して延在するさらなるVIA(8)によって実現される。
【0140】
具体的には、グラフェンフィルム(13)は、反対端領域で直接または接続素子(18)を介して、さらなる平坦化被膜(17)およびウエハ(1)のBEOL(7)への平坦化被膜(2)に延在するVIA(8)の上端部と電気的に接続される。図２の上面図では、接続素子(18)の下側にあって接続素子(18)に接続されているVIA(8)は、細い線で示されている。
【0141】
図示の実施形態では、酸化アルミニウム(Al2O3)および／または二酸化ケイ素(SiO2)を含むかまたはそれから構成される不動態化被覆(19)がグラフェンフィルム(13)上側に設けられている。
【0142】
【0143】
図１に示す半導体デバイスを得るために、第１ステップＳ１（図８参照）において、ウエハ(1)には、集積電子部品(5)とVIA(8)を含むメタライゼ－ションとを含む集積回路が設けられる。ウエハ(1)は、既知の加工プロセスによって得られる従来のタイプの任意のウエハ(1)であってもよい。
【0144】
第２のステップＳ２において、平坦化被膜(2)は、ウエハ(1)のBEOL(7)上側に製造される。この目的のために、このケ－スでは、コーティング材料として、二酸化ケイ素(SiO2)が堆積され、例えば、低圧化学蒸着またはプラズマ増強化学蒸着のような化学蒸着、または物理蒸着、または、スピンオンガラスが使用される。本実施形態では、ＰＥＣＶＤが使用される。被覆材料を堆積させた後、得られた被覆の上側を平坦化処理（ステップＳ３）し、この場合、レジスト平坦化を行い、粗さ0.2nmのRMSを有する上側(10)を得る。
【0145】
レジスト平坦化は、単一または反復のスピンオンガラススピニングおよびその後のエッチング（実施のエッチングは、反応性イオンエッチング（RIE））を含む。スピンオンガラス被膜は、高さの違いを部分的に補償する、すなわち、表面に形成された凹所は、スピンオンガラス被膜の形成後に隣接する部分よりも高い被膜厚さを有する。スピンオンガラス被膜の形成の後に、例えばRIEにより、全スピンオンガラス被膜をエッチングすると、スピンオンガラス被膜の平坦化効果により、高さ差が減少する。繰り返すことにより、所望の粗さが得られるように、高さ差をさらに低減することができる。低粗さに対応する平坦化被膜(2)の上側(10)は、代替的に、例えば化学機械研磨（CMP）によって得ることができることに留意されたい。
【0146】
光検出器(3)の製造における第１のステップを表す次のステップＳ４では、ゲ－ト電極(15a)(15b)を備えた（それぞれの）導波路(11)が製造される。このために、導波路材料、現在は二酸化チタン(TiO2)が、特に得られた平坦化被膜(2)の上側(10)全体にわたって堆積される。堆積は、ＰＶＤまたはＣＶＤ、特にＰＥＣＶＤまたはＬＰＣＶＤによって、または平坦化被膜と同様にスピンオンによって行うことができる原子層蒸着（ＡＬＤ）も可能であり、転写プリントプロセスを実行することでもできる。また、ＬＰＣＶＤは、平坦化被膜(2)形成と同様にして使用される。
【0147】
続いて、ゲ－ト電極(15a)(15b)の被覆材料として、ゲ－ト電極材料、この場合、シリコンが、ＰＶＤまたはＣＶＤプロセスによって、また好ましくは二次元的に堆積される。
【0148】
ギャップ(14)を有する個々の導波路セグメント(12a)(12b)を有する個々の導波路(11)と、個々のゲ－ト電極(15a)(15b)とを得るために、リソグラフィおよび特に反応性イオンエッチング（RIE）による構造化が行われる
【0149】
次のステップＳ５では、さらなる平坦化被膜(17)が、ゲ－ト電極(15a)(15b)がその上側に設けられた導波路(11)と、平坦化被膜(2)の上側(10)とに形成される。これは、平坦化被膜(2)と完全に類似した方法であるＰＥＣＶＤおよびレジスト平坦化による堆積によって得られる。材料蒸着の間、またはそのために、ギャップ(14)もSiO2で満たされる。レジスト平坦化の結果、導波路(11)上側のさらなる平坦化被覆(17)の断面は台形になる（図１参照）。
【0150】
また、さらなる平坦化被膜(17)に関しては、ＬＰＣＶＤおよびＣＭＰに代えて、上記プロセスの他のものを使用することができ、平坦化被膜(2)について上述したＣＭＰのような他の平坦化処理および／またはさらなる平坦化が可能である。
【0151】
平坦化被膜(2)およびさらなる平坦化被覆(17)は、平坦化処理を受ける表面上に提供されることが好ましい、例えば、ジカルコゲニド化物層またはジカルコゲニド化物ヘテロ構造、または窒化ホウ素層であってもよい１つ以上の被覆層を含んでもよい。これらの材料は、好ましくは、さらなる化学機械研磨またはさらなるレジスト平坦化を必要とせずに、堆積または転写されるが、これには限定されない。
【0152】
完全性のために、本発明の半導体デバイスが、さらなる平坦化被覆(17)を有しない領域、例えば、構造が図３～図６のものに対応する領域の場合には、さらなる平坦化被覆(17)（およびその上側に配置された任意の被覆）は、その後、特にリソグラフィおよびエッチングによって、部分的に再除去されることに留意されたい。
【0153】
ステップＳ６において、VIA(8)は、平坦化被膜(2)およびさらなる平坦化被膜(17)を貫通して製造される。原則として、これは、先行技術から既知の任意の方法で行うことができる。特に、それらが拡張される領域は、最初に、好ましくはリソグラフィによって画定され、RIEによってドライ化学的にエッチングされる。次いで、メタライゼ－ションを行い、金属化表面を、例えば、CMP（ダマセンプロセス）またはリソグラフィ－およびRIEによって構造化する。VIA(8)は、さらなる平坦化被覆(17)が両平坦化被膜(2)(17)を介して形成された後、または、第１平坦化被膜(2)を介して第１平坦化被膜(2)の部分が形成された後および第２平坦化被膜(17)を介して第２平坦化被膜(17)の部分が形成された後に製造されることが可能である。
【0154】
ステップＳ７では、グラフェンフィルム(13)によって与えられる（それぞれの）光検出器(3)のアクティブ素子が、さらなる平坦化被膜(17)の上側(16)に設けられ、例えば、上側(16)に堆積される。
【0155】
（それぞれの）光検出器のグラフェンフィルム(13)の堆積は、例えば、上述のような転写プロセスによって行うことができる。次いで、特に、それぞれの場合において、別個の基板または別個の金属箔または別個のゲルマニウムウエハ上に製造されたグラフェンフィルムが、さらなる平坦化被膜(17)に転写される。また、（それぞれの）グラフェンフィルム(13)が、さらなる平坦化被膜(17)上に直接製造されることも可能である。これは、例えば、材料堆積を含み得る。
【0156】
転写プロセスが使用される場合、不動態化被膜は、それぞれのグラフェンフィルム(13)の上側に既に設けられていることが可能であり、あるいは、例えばグラフェンフィルム(13)に堆積した後に転写されてもよい。また、不動態化被膜は、グラフェンフィルム(13)が転写または製造された後に堆積されるようにしてもよい。
【0157】
最初に、さらなる平坦化被膜(17)上側に、さらなる平坦化被膜(17)の全表面にわたって延在する全面積グラフェンフィルムおよび／または全面積不動態化被膜を製造することも可能である。この場合、個々のグラフェンフィルム(13)をいくつかの光検出器(3)のアクティブ素子として得るために、特にリソグラフィおよびRIEによる構造化が行われる。
【0158】
次いで、接続素子(18)は、好ましくは、個々の接続素子(18)を得るために、全表面に金属を堆積させ、次いで、リソグラフィおよびRIEによって構造化することで製造される（ステップＳ８）。
【0159】
最終ステップ前のステップＳ９では、好ましくはAl2O3および／またはSiO2の上側不動態化被覆(19)が堆積される。この被膜では、開口部が、特に接続素子のために、リソグラフィ－およびRIEによって都合よく製造される（ステップＳ１０）。好ましくは、開口部は、フォトニクスおよび／またはエレクトロニクスを外部に接続するのに役立つコンタクト素子に形成される。
【0160】
図３は、本発明の第１の態様による光検出器(3)のさらなる実施形態を示す。
【0161】
この実施形態は、本質的に、図１によるものとは異なり、導波路(11)の長手方向断面(12)の２つの導波路セグメント(12a)(12b)は矩形断面を有さず、さらなる平坦化被膜(17)は存在せず、代わりに、グラフェンフィルム(13)によって例示されるアクティブ素子が、ゲート電極(15a)(15b)上側に設けられた図には見えない誘電体被膜上に配置される。誘電体被膜は、ゲート誘電体を表す。それは、その上側で0.2nmのRMSの粗さによって特徴付けられる。その厚さは15nmであり、これらの２つの値は純粋に例として理解されるべきである。
【0162】
図から分かるように、２つの導波路セグメント(12a)(12b)のそれぞれは、２つのセグメント(12a)(12b)の間に延びるギャップ(14)に対向する端部領域を有し、その断面は、ギャップ(14)の方向内で部分的に広がる。図から分かるように、２つの端部領域およびギャップ(14)は、中央の台形領域を形成する。両側のこの台形領域に隣接するセグメント(12a)(12b)の部分または領域は、見られるように、一定の厚さを特徴とする。
【0163】
２つのゲ－ト電極(15a)(15b)は、それぞれのセグメント(12a)(12b)の上側の断面のみにわたって横方向に延びている。
【0164】
図３では、ゲ－ト電極(15a)(15b)に関連して各ゲ－ト電極(15a)(15b)に接触するVIA(8)が見られる。これらを介して、FEOL(6)から少なくとも１つの集積電子部品(5)に接続されるが、この接続は、簡略化された表現の理由で図には見えない。図から分かるように、これらのVIA(8)は、各ケ－スにおいて、各ゲ－ト電極(15a)(15b)が配置された平坦化被膜(2)および導波路セグメント(12a)(12b)を通って延びている。ゲ－ト電極(15a)(15b)の電圧供給は、VIA(8)を介して保証される。図３に示す例においても、作動中に、グラフェンフィルム(13)内でゲ－ト電極(15a)(15b)を介してｐｎ接合を得ることができ、作動中に光学モ－ドが導かれるギャップ(14)の上側に延びる領域でｐｎ接合を得ることができる。
【0165】
【0166】
ステップＳ４では、例えば図１に関連して上述したのと同じように、ベベル端を有する台形領域を得るために、導波路(11)およびゲ－ト電極(15a)(15b)の製造のために適合されたエッチングプロセス、特にRIEプロセスが、導波路材料がこの領域上に堆積された後に実行される。RIEプロセスの等方性エッチング挙動は、例えば、異方性エッチングプロセスと比較して、プロセス圧力の増加および適応ガスの混合によって得ることができる。10mTorrと比較して、例えば20mTorrの増加したプロセス圧力は、エッチングプロセスに方向付けされていない成分を与え、これは、より長いエッチング時間のために上縁でより高い除去率を生じさせる。続いて、最初に、ゲ－ト電極(15a)(15b)のためのVIA(8)が製造され、次に、再び、シリコンのようなゲ－ト電極(15a)(15b)のための材料が堆積される。
【0167】
次いで、（それぞれの）ギャップ(14)およびゲ－ト電極(15a)(15b)がエッチングされる。その結果、最初は全面であるゲート電極被膜が「分割」される。
【0168】
ここでは、さらなる平坦化被覆(17)を作製する必要がないので、図１に示す構成に対するステップＳ５を省略する。したがって、グラフェンフィルム(13)のVIA(8)は、ここではステップＳ５で製造される。
【0169】
ステップＳ６において、誘電体コ－トは、まずゲ－ト電極(15a)(15b)の上側に形成され、好ましくは上側にレジスト平坦化されて、上述の粗さを達成し、次いでグラフェンフィルム(13)がその上側に提供される
【0170】
台形形状は、アクティブ素子、この場合、グラフェンフィルム(13)が、ゲ－ト電極(15a)(15b)または誘電体コ－トの特に傾斜したエッジに従うことを確実にする。その結果、グラフェンは、電極(15a)(15b)上の誘電体被膜上に常に位置し、静電的に特に良好に制御することができる。また、特に均一な電界を達成することができる。
【0171】
（それぞれの）グラフェンフィルム(13)の提供に続くステップは、図１に示す配置（特に、接続素子(18)の製造、不動態化被覆(19)の製造、およびその中に開口部を設けること）のステップに対応することができる。
【0172】
図４は、本発明の第２の態様による光検出器の一実施形態を示す。
【0173】
この実施形態のものも、導波路(11)の長手方向断面(12)と、少なくとも１つの波長の電磁放射を吸収し、吸収の結果として電気的光信号を生成する少なくとも１つの材料を含むかまたはそれら構成されるアクティブ素子(13)とを備える。また、図３に記載の光検出器において、アクティブ素子は、例示的に、グラフェンフィルム(13)によって与えられる。
【0174】
【0175】
さらに、２つのキャリア素子(20)が導波路(11)の長手方向部分の反対側に配置され、そこから離間して２つのギャップ(21)を形成するという事実によって、さらなる相違が与えられている。それによって、キャリア素子(20)は、導波路(11)の長手方向断面(12)から横方向に離れて配置される。２つのギャップ(21)は材料を含んでおらず、そこは、真空となっている。
【0176】
キャリア素子(20)は、導波路(11)の長手方向断面(12)と同じ材料で作ることができるが、これは例示的に理解されるべきである。
【0177】
図から分かるように、アクティブ素子(13)は、横方向において、導波路(11)の長手方向断面(12)、２つのギャップ(21)、および２つのキャリア素子(20)の一部分にオーバーラップしている。
【0178】
さらに、グラフェンフィルム(13)は、台形の断面を含んでいる図１および３の実施形態とは対照的に、全面が平面とされている。
【0179】
ウエハ(1)、平坦化被膜(2)および不動態化被覆(19)に関する限り、図４の配置は、図２の配置と同一である。図から分かるように、それはまた、さらなる平坦化被覆(17)を有しない。さらに、この光検出器(3)はゲート電極を含まない。
【0180】
【0181】
次いで、ステップＳ４において、導波路(11)およびキャリア素子(20)が製造される。この目的のために、導波路材料は、例えば、前述の実施形態と同じように、表面上に堆積され、次いで、リソグラフィおよびエッチングによって、ギャップ(21)が得られる。
【0182】
次いで、VIA(8)が、１つの平坦化被膜(2)および各キャリア素子(20)のうちの１つを貫通して延びるように製造される（ステップＳ５）。
【0183】
ステップＳ６では、例えばグラフェンフィルム(13)の形態のアクティブ素子が提供され、これは、上でより詳細に説明したように転写プロセスによって簡単に行われる。
【0184】
残りのステップは、前述の実施形態におけるアクティブ素子(13)の提供（特に、接続素子(18)の製造、不動態化被覆(19)の製造、およびその中の開口部の提供）に従ったものと同様であり得る。
【0185】
図５は、本発明の第３の態様による変調器（電気光学変調器）(22)の一実施形態を示す。
【0186】
この実施形態のものは、また、導波路(11)の長手方向断面(12)として、長手方向に延在し、互いに少なくとも実質的に平行に延在する４つの導波路セグメント(12a)(12b)(12c)(12d)を備えている。
【0187】
それは、変調器(22)であるので、電圧の関数および／または電荷の存在および／または電界の関数として屈折率が変化する少なくとも１つの材料を含むかそれからなる２つのアクティブ素子(13a)(13b)をさらに含む。図示の例では、２つのアクティブ素子は、２つのグラフェンフィルム(13a)(13b)によって与えられる。
【0188】
２つのアクティブ素子(13a)(13b)のうち、下側の素子(13a)は、平坦化被膜(2)の上側(10)に配置されている。
【0189】
２つのアクティブ素子(13a)(13b)が提供されて配置される代わりに、１つのアクティブ素子と金属製などの１つの従来の電極とが互いに対応して提供されて配置されてもよいことに留意されたい。
【0190】
また、４つの導波路セグメント(12a)～(12d)については、導波路セグメントのうちの下側の１つ(12a)が２つのアクティブ素子(13a)(13b)の間に配置され、導波路セグメントの中間の１つ(12b)が、２つのアクティブ素子(13a)(13b)の上側、特に上側のアクティブ素子(13b)の上側に配置されている。言い換えると、第１のアクティブ素子(13a)、下側の導波路セグメント(12a)、第２のアクティブ素子(13b)および中間の導波路セグメント(12b)からなるサンドイッチ構成（図５において下側から上側へ）が存在する。上側のアクティブ素子(13b)は、導波路の長手方向断面(12)内に延在する。導波路セグメント(12a)～(12d)は、全て同じ材料であってもよい。
【0191】
下側および中間の導波路セグメント(12a)(12b)は、パッシベ－ションおよびエッチング保護として同時に機能する。特に、下側の導波路セグメント(12a)は、導波路の一部であり、上側のアクティブ素子(13b)がエッチングされるときに下側のアクティブ素子(13a)を保護する。下側の導波路セグメント(12a)は、また、エッチストップコ－トとして、グラフェン(13a)を保護するためのパッシベ－ションコ－トとして機能する。特に、中間の導波路セグメント(12b)は、ギャップ(14)の製造中に上側の導波路セグメント(12c)および(12d)を構造化するためのエッチストップコ－トでもある。
【0192】
残りの２つの上側導波路セグメント(12c)(12d)は、中間の導波路セグメント(12b)の上側に配置される。２つの上側導波路セグメント(12c)(12d)は、横方向に互いに離間され、間に延びるギャップ(14)を形成する。したがって、２つの上側導波路セグメント(12c)(12d)は、中間の導波路セグメント(12b)の上側に隣接して位置し、ギャップ(14)は、２つの上側導波路セグメント(12c)(12d)の間に位置する。これは、ちょうど１つのギャップ(14)が、２つのアクティブ素子(13a)(13b)の上側に提供されることを意味する。ギャップ(14)は、不動態化被覆(19)の材料で満たされる。
【0193】
下側および中間の導波路セグメント(12a)(12b)の横方向の距離は、分かるように、この方向における２つの上側の導波路セグメント(12c)(12d)の倍数の距離を超える。セグメント(12a)～(12d)の断面は矩形である。
【0194】
２つのアクティブ素子(13a)(13b)は、下側の導波路セグメント(12a)によって互いに離間され、さらに、オーバーラップ領域(23)部分において互いに上下に位置するように、横方向に互いにオフセットされる。１つのアクティブ素子(13a)の部分は、他のアクティブ素子(13b)の部分と位置合わせされるかまたはオーバーラップする。具体的には、互いに対向する端部領域が互いに上下に位置するかまたは整列されて、オーバーラップ領域(23)を形成する。図５から分かるように、オーバーラップ領域(23)は、２つのセグメント(12c)(12d)の間に形成されたギャップ(14)の下側に位置し、それと整列している。
【0195】
オーバーラップ領域(23)の距離と横方向のギャップ(14)の距離とは互いに関連付けされる。具体的には、横方向のオーバーラップ領域(23)の距離は、この方向のギャップ(14)の距離の約１．３倍である。例えば、１．０倍または０．８倍に対応することもでき、すなわち、この方向に同じまたはより小さな距離を有することもできる。特に、オーバーラップが小さいほど、キャパシタンスが低くなり、変調器が速くなるという効果が得られる。
【0196】
また、２つのアクティブ素子(13a)(13b)を有する変調器(22)の場合、具体的には変調器のアクティブ素子(13a)(13b)は、ウエハ(1)のFEOL(6)からの少なくとも１つの集積電子部品(5)に接続される。各アクティブ素子(13a)(13b)は、VIA(8)に関連付けられ、それに接触する接触素子(18)によってVIA(8)に接続され、VIA(8)（図５の左側にあるアクティブ素子(13a)のためのVIA(8)）は、平坦化被膜(2)を貫通し、VIA(8)（図５の右側にあるアクティブ素子(13b)のためのVIA(8)）は平坦化被膜(2)および導波路セグメント(12a)を貫通して延在し、BEOL(7)のさらなるVIA(8)と共に、接続を確実にする。
【0197】
【0198】
図５の配置を得るために、ステップＳ１～Ｓ３は同一であり得る。
【0199】
続いて、ステップＳ４において、第１の下側グラフェンフィルム(13a)を下側アクティブ素子として提供することができる。これは、光検出器(3)の１つのアクティブ素子(13)について上述したのと同じ方法で行うことができる。したがって、これは、例えば、材料の全領域蒸着およびその後の構造化を含むことができる。
【0200】
【0201】
次いで、ステップＳ６において、下側の導波路セグメント(12a)が製造され、これは、好ましくは、上記の図からのセグメント(12a)(12b)に類似して、材料の堆積およびその後の構造化を含むことができる。導波路材料としては、前述の実施形態と同じ材料を使用することができる。
【0202】
ステップＳ７では、第２の上側グラフェンフィルム(13b)が、好ましくは第１の下側グラフェンフィルム(13a)と同じ方法で、セグメント(12a)の上側に提供される
【0203】
ステップＳ８において、接続素子(18)が製造される。
【0204】
ステップＳ９において、中間セグメント(12b)が、好ましくは下側セグメント(12a)と同じ方法で製造され、ステップＳ１０において、２つの上側セグメント(12c)(12d)が、中間セグメント(12c)の上側に製造される。ここでも、導波路材料は、上述の方法で堆積され、次いで、それらの間のギャップ(14)を囲む２つの隣接セグメント(12c)(12d)を得るように構成され得る。例えば、異なる導波路材料が使用される場合には、中間セグメント(12b)および上側の２つのセグメント(12c)(12d)の材料堆積が中断または分離されることが可能であることに留意されたい。しかしながら、中間セグメント(12b)に必要な材料および上側セグメント(12c)(12d)に必要な材料が、中断することなく、１つの蒸着プロセスで適用され、セグメント(12b)(12c)(12d)が、後続の構造化によって得られることは除外されない。
【0205】
ステップＳ１０は、好ましくは、前述の図面に関連して上述したように、不動態化被覆(19)を得るためのステップ（Ｓ１１）およびその中の開口部を得るためのステップ（Ｓ１２）に続く。ギャップ(14)は、不動態化被覆(19)のための材料堆積の間、またはそのために、不動態化被覆(19)の材料で満たされる。
【0206】
図６は、本発明の第４の態様による変調器(22)の一実施形態を示す。
【0207】
この実施形態は、特に、図５によるものとは異なり、アクティブ素子(13a)(13b)の上側ではなく下側にギャップ(14)があり、これも例としてグラフェンフィルム(13a)(13b)によってここに示されている。導波路(11)の長手方向断面(12)は、４つではなく５つのセグメント(12a)(12b)(12c)(12d)(12e)を含んでいる。
【0208】
具体的には、導波路セグメントの下側の２つ(12a)(12b)を下側のアクティブ素子(13a)の下側に配置し、その間にギャップ(14)が形成されるようにこれらを横方向に互いに離間させるとともに、導波路セグメントの第１の中間１つ(12c)を２つのアクティブ素子(13a)(13b)の間に配置し、２つのアクティブ素子(13a)(13b)の上側のもの(13b)の上側に第２の中間導波路セグメント(12d)を配置し、上側導波路セグメント(12e)を第２の中間導波路セグメント(12d)の上側、特に上面に接するように配置する。この例では、下側から上側に至るサンドイッチ状の構造、すなわち、２つの下側導波路セグメント(12a)(12b)、下側アクティブ素子(13a)、第１の中間導波路セグメント(12c)、上側アクティブ素子(13b)、第２の中間導波路セグメント(12d)およびその上側の上側導波路セグメント(12e)からなるサンドイッチ状の構造ができる。ここで、２つのアクティブ素子(13a)(13b)は、導波路(11)の長手方向断面(12)内に延在する。
【0209】
ここで、２つの下側導波路セグメント(12a)(12b)および第１の中間導波路セグメント(12c)は、不動態化およびエッチング保護としても機能する。
【0210】
オーバーラップ領域(23)におけるギャップ(14)の横方向への延在については、図５と同様である。
【0211】
図６の配置を得るために、ステップＳ１～Ｓ３は、再び同一であり得る。
【0212】
ステップＳ４では、２つの導波路セグメント(12a)(12b)が平坦化被膜(2)の上側(10)に最初に製造され、次いで、導波路材料が、好ましくは、前述の実施形態と正確に同じ方法で堆積され、それによって、連続被覆が最初に得られ、次いで、ギャップ(14)が、好ましくは、リソグラフィおよびエッチング、特にRIEを含む構造化を受け、誘電体材料、例えばSiO2で充填される。表面は、好ましくは、CMPおよび／またはレジスト平坦化によって平坦化される。
【0213】
次に、図５の左側のグラフェンフィルム(13a)に関連付けられたVIA(8)を作製することができ（ステップＳ５）、これは、上述のように、図５の平坦化被膜(2)と下側セグメント(12a)の左側セグメント(12a)のうちの１つとを貫通してVIA(8)を延在させることで行うことができる。
【0214】
次に、下側グラフェンフィルム(13a)が提供される（ステップＳ６）。これは、前述の実施形態と同様に行うことができる。下側グラフェンフィルム(13a)は、図５に示すように、横方向にギャップ(14)と完全にオーバーラップするように配置されることが好ましい。
【0215】
次に、関連する接続素子(18)が上述のように製造され（ステップＳ６）、次いで、第１の中間導波路セグメント(12c)および上側グラフェンフィルム(13b)のためのVIA(8)（ステップＳ７）、上側グラフェンフィルム(13b)（Ｓ８）、第１の導波路セグメント(12d)（Ｓ９）および上側セグメント(12e)（Ｓ１０）が製造され得る。これらの導波路セグメント(12c)(12d)(12e)の製造は、例えば、図５のセグメント(12a)～(12d)の製造と同様に、ただし、セグメント(12e)にギャップが設けられておらず、長方形断面を有するストリップ状セグメントとしてのみエッチングされることを相違点とした上で、製造される。
【0216】
最後に、不動態化被覆(19)（Ｓ１１）およびその中の開口部（Ｓ１２）を得るための上述のステップも、ここで実施することができる。
【0217】
図７は、本発明の第５の態様による変調器(22)の一実施形態を示す。
【0218】
この実施形態は、図６の例と比較して、グラフェンフィルムによって形成される２つのアクティブ素子(13a)(13b)の上側に第２のギャップ(14)が、ここでも例として、追加的に設けられる点のみが異なっている。図６のようなストリップ状導波路セグメント(12e)の代わりに、第２のギャップ（上側ギャップ）(14)を形成するために互いに離間された２つの隣接セグメント(12e)および(12f)が、第２の中間セグメント(12d)の上側に接する上側グラフェンフィルム(13b)の上側に提供される。上側ギャップ(14)は、また、この場合、不動態化被覆(19)の材料の堆積中または堆積のために、不動態化被覆(19)の材料で満たされることに留意されたい。
【0219】
この実施形態では、下側から上側に至る２つの下側導波路セグメント(12a)(12b)、下側アクティブ素子(13a)、第１の中間導波路セグメント(12c)、上側アクティブ素子(13b)、第２の中間導波路セグメント(12d)、およびその上側の２つの上側導波路セグメント(12e)(12f)を含むサンドイッチ状構造になっている。ここでも、２つのアクティブ素子(13a)(13b)は、導波路(11)の長手方向断面(12)内に延在する。
【0220】
２つの下側導波路セグメント(12a)(12b)および第１の中間導波路セグメント(12c)も、ここでは、不動態化およびエッチング保護として同時に機能する。
【0221】
図６に見られるように、オフセットによる２つのアクティブ素子(13a)(13b)によって形成されるオーバーラップ領域(23)は、下側セグメント(12a)と(12b)の間にある下側ギャップ(14)の上側に位置しているとともに、上側セグメント(12e)と(12f)との間にある上側ギャップ(14)の上側に位置している。
【0222】
下側ギャップ(14)、オーバーラップ領域(23)および上側ギャップ(14)は、整列している。
【0223】
さらに、ここでは、オーバーラップ領域(23)の距離および両ギャップ(14)の距離は、互いに横方向に関連付けされる。具体的には、オーバーラップ領域(23)の横方向への距離は、上側ギャップ(14)および下側ギャップ(14)の距離の約１．３倍である。この倍率は、例えば、１．０倍または０．８倍であってもよい。
【0224】
図７の配置を得るためには、上側ギャップ(14)もエッチングしなければならないという唯一の相違点以外は、図６のものと同じ手順に従うことができる。その結果、１つの上側セグメント(12e)に代わって、ギャップ(14)を有する２つの上側セグメント(12e)(12f)が第２の中部導波路セグメント(12d)の上側に得られる。
【0225】
上述したように、本発明による半導体デバイスの例は、各々、複数の光検出器(3)または変調器(22)を含み、そのうちの１つのみが、一例として、部分断面として示されている。本発明による半導体デバイスの図示の実施形態では、全ての光検出器(3)または変調器(22)は、設計において同一であり得る。そして、この適合性は、特に単純で迅速な製造を可能にする。しかしながら、もちろん、本発明による半導体デバイスが、図１および図３から図６までに示される光検出器(3)および／または変調器(22)の異なる実施形態、例えば、図１による光検出器(3)および図５による変調器を含むことも可能であることを強調すべきである。また、２つ以上の異なる実施形態、例えば、示された光検出器(3)および／または変調器(22)のそれぞれの１つ以上が存在してもよい。
【0226】
平坦化被膜(2)（(17)および(19)で示す被膜を含んでもよい）ならびに光検出器(3)および／または変調器(22)を含み、ウエハ(1)上に設けられたそれぞれの構成は、それぞれフォトニックスプラットフォームとして、設計され得ることに留意されたい。さらに、上述の実施形態のように、ウエハ(1)のBEOL(7)上に製造されるフォトニックスプラットフォ－ムの代わりに、別途製造した構成をウエハ(1)に接合することも、原則として可能であることに留意されたい
【0227】
本発明による半導体デバイスの完成後、本発明による１つ以上の光検出器(3)および／または変調器(22)を有する集積化されたフォトニックを備えたチップによってそれぞれが形成された複数の半導体デバイスは、単にダイシングすること、すなわち分割することによって、簡単かつ高速に得ることができる。
【0228】
ダイシングによって得られる光検出器(3)および／または変調器(22)を備えた「裸のチップ」は、従来の裸のチップからも知られているように、パッケージに挿入され、更なる使用のために供給される。
【0229】
ウエハ(1)および光検出器(3)および／または変調器(22)を１つ以上有する半導体デバイスをダイシングすることによって得られるチップは、本発明による半導体デバイスの一実施形態である。
【0230】
実施形態に示す図において、全ての部分断面図は、比較的小さな断面のみを示し、具体的には、ウエハ(1)の小さな部分のみを示す断面、またはダイシング後に得られるチップを示すことに留意されたい。したがって、すべての部分は、本発明による半導体デバイスの実施形態を通して、および本発明による半導体デバイスの実施形態を通して、両方の部分を表す。さらに、すでに単一チップ上に、用途に応じて、例えば数十、数百、または数千の複数の光検出器(3)および／または変調器(22)を設けることができることに留意されたい。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【国際調査報告】