特表 2023-519988 電流変換器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-05-15

(54)【発明の名称】電流変換器

(51)【国際特許分類】

   G01R 15/20 20060101AFI20230508BHJP

   G01R 19/00 20060101ALI20230508BHJP

【ＦＩ】

G01R15/20 A

G01R19/00 A

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2022559664

(86)(22)【出願日】2021-03-24

(85)【翻訳文提出日】2022-10-13

(86)【国際出願番号】 EP2021057616

(87)【国際公開番号】W WO2021197970

(87)【国際公開日】2021-10-07

(31)【優先権主張番号】20166923.1

(32)【優先日】2020-03-31

(33)【優先権主張国・地域又は機関】EP

(81)【指定国・地域】

(71)【出願人】

【識別番号】520011360

【氏名又は名称】レム・インターナショナル・エスエイ

(74)【代理人】

【識別番号】100101890

【弁理士】

【氏名又は名称】押野 宏

(74)【代理人】

【識別番号】100098268

【弁理士】

【氏名又は名称】永田 豊

(72)【発明者】

【氏名】ミレー・ファビアン

(72)【発明者】

【氏名】シュレーフリ・ドミニク

【テーマコード（参考）】

2G025

2G035

【Ｆターム（参考）】

2G025AA00

2G025AB02

2G025AB14

2G025AC01

2G035AA13

2G035AB01

2G035AB04

2G035AC02

2G035AD10

2G035AD13

2G035AD18

2G035AD20

2G035AD55

(57)【要約】

一次導体（１９）を流れる電流を測定するための開ループ電流変換器（１）は、エアギャップ（４）を備える磁気回路コア（３）と、前記エアギャップ内に少なくとも部分的に位置付けられた磁場感知装置（５）と、を含み、磁場感知装置は、回路基板、回路基板上に装着されたＡＳＩＣの形態の第１の磁場検出器（８）、および回路基板の中もしくは上の２つ以上の層上に形成された導電性ピックアップコイルの形態の第２の磁場検出器（１２）を含む。第１および第２の磁場検出器の出力は、前記電流を表す出力信号を生成する信号処理回路（６）に接続され、ＡＳＩＣの出力は、低周波（ＬＦ）チャネルを表し、ピックアップコイルの出力は、高周波（ＨＦ）チャネルを表す。信号処理回路は、ＬＦチャネルによって出力された信号をＨＦチャネルによって出力された信号と合計するように構成された加算回路と、ピックアップコイルの出力信号のゲインをＡＳＩＣの出力信号のゲインに調整するための１つ以上の回路構成要素と、を含む。

【特許請求の範囲】

【請求項1】

一次導体（１９）を流れる電流を測定するための開ループ電流変換器（１）であって、
エアギャップ（４）を備える磁気回路コア（３）と、
回路基板、前記回路基板上に装着されたＡＳＩＣの形態の第１の磁場検出器（８）、および前記ＡＳＩＣの下で前記回路基板の中もしくは上の２つ以上の層上に形成され、前記ＡＳＩＣと重なり合う関係にある導電性ピックアップコイルの形態の第２の磁場検出器（１２）を含む、磁場感知装置と、
を含み、
前記ＡＳＩＣおよび前記ピックアップコイルは、前記エアギャップ内に位置付けられ、前記第１の磁場検出器および前記第２の磁場検出器の出力は、前記電流を表す出力信号を生成する信号処理回路（６）に接続され、前記ＡＳＩＣの出力は、低周波（ＬＦ）チャネルを表し、前記ピックアップコイルの出力は、高周波（ＨＦ）チャネルを表し、
前記信号処理回路は、前記ＬＦチャネルによって出力された信号を前記ＨＦチャネルによって出力された信号と合計するように構成された加算回路と、前記ピックアップコイルの出力信号のゲインを前記ＡＳＩＣの出力信号のゲインに調整するように前記ピックアップコイルの前記出力に直列に接続された少なくともゲイン調整抵抗器（Ｒａｃ）を含む１つ以上の回路構成要素と、を含むことを特徴とする、開ループ電流変換器。

【請求項2】

前記加算回路は、演算増幅器（２６）と、前記演算増幅器の負入力と出力との間で前記演算増幅器を横切って接続された抵抗（Ｒ１）と、前記演算増幅器の負入力と出力との間で前記演算増幅器を横切って接続されたキャパシタンス（Ｃ１）と、を含む、請求項１に記載の変換器。

【請求項3】

前記演算増幅器の正入力は、前記信号処理回路の基準電圧源（ＶＲＥＦ）に接続されている、請求項２に記載の変換器。

【請求項4】

前記演算増幅器の前記正入力は、抵抗器（Ｒｒ１）を介して外部接続（ＶＲＥＦ＿ＩＮ）にさらに接続されている、請求項３に記載の変換器。

【請求項5】

前記基準電圧源（ＶＲＥＦ）は、直列抵抗（Ｒｒ２）および並列キャパシタンス（Ｃｒ）を介して、前記演算増幅器の前記正入力に接続されており、インピーダンスを適合させ、電圧基準入力のノイズを低減させるように構成されている、請求項３に記載の変換器。

【請求項6】

前記ゲイン調整抵抗器（Ｒａｃ）は、前記ゲイン調整抵抗器Ｒａｃのレーザートリミングによって；集積回路上に実現されたプログラマブル抵抗器として前記ゲイン調整抵抗器を提供することによって；または、前記ゲイン調整抵抗器に並列に接続された１つ以上の追加の抵抗器を追加もしくは除去することによって、調整可能である、請求項１に記載の変換器。

【請求項7】

前記信号処理回路は、前記ピックアップコイルの前記出力に直列に接続されたキャパシタンス（Ｃａｃ）を含む、請求項１に記載の変換器。

【請求項8】

前記磁場感知装置は、グラウンドに接続され、前記ピックアップコイルの両側に配置されており、前記ピックアップコイルに重なり、前記一次導体と前記ピックアップコイルとの間の容量結合を低減するように構成された、静電スクリーン（１３ａ、１３ｂ）を含み、前記静電スクリーンは、渦電流を減少させるように構成された非導電性ギャップにより分離された前記回路基板上の複数の導電性回路トレースそれぞれを含む、請求項１に記載の変換器。

【請求項9】

前記ピックアップコイルは、前記回路基板基材内部に埋め込まれた異なる層上の少なくとも２つのコイル部分（１２ａ、１２ｂ）を含み、前記コイル部分は、前記層を通る導電性接続経路により直列に互いに接続されている、請求項８に記載の変換器。

【請求項10】

前記静電スクリーンは、前記回路基板の互いに反対の外側面上に形成されている、請求項９に記載の変換器。

【発明の詳細な説明】

【開示の内容】

【0001】

本発明は、高周波領域にわたり電流を測定するための開ループ電流変換器に関する。

【0002】

広バンドギャップ半導体は、著しく高速のスイッチング周波数および急激な状態間遷移の可能性を開いてきており、その結果、より高いｄｉ／ｄｔのスイッチド電流、およびより高いｄｖ／ｄｔのスイッチド電圧をもたらす。多くのアプリケーションが、それらの制御ループへの入力として電流測定を使用し、高度な制御スキームを実施するためには、高速かつ正確な電流測定が必要とされ、その結果、前世代の電流変換器より１～２桁高い帯域幅が必要となる（１００ｋＨｚ→５ＭＨｚ）。

【0003】

開ループ電流変換器は、一次導体を流れる電流を測定するために広く使用される。このようなセンサは、典型的には、一次導体を囲む磁気コアを含み、これはエアギャップを含み、その中に磁場検出器が位置付けられる。磁場検出器は、典型的には、ホール効果センサまたは磁気抵抗磁場センサとすることができる。しかしながら、ホールセンサは、限られた帯域幅を有する。磁気抵抗センサは、高い帯域幅を有し得るが、それらは、限られたオフセット安定性ならびに１／ｆノイズを有し、また、パーミング（perming）およびヒステリシスも受ける。

【0004】

磁気コアなしの電流変換器を有することが知られており、これは、大きな電流を測定するのに有利であるが、低い電流では、磁気信号が小さく、よって、そのような変換器は、大きな電流範囲にわたり正確な電流測定を必要とする適用では、ギャップ付きの磁気コアを有する電流センサに比べて、有利ではない。

【0005】

ＥＰ１９６５２１７に記載されるような、高帯域幅および高電流範囲測定のための開ループ変換器は、平面ピックアップコイルの高周波測定能力を、ホールセンサと組み合わせる。ピックアップコイルは、ホールセンサに接続された増幅器の出力に直列接続された、ＰＣＢ上の回路トラックとして実現される。この既知の変換器の欠点は、コイルが寄与し始めるクロスオーバー周波数が、ホールセンサユニットの自然なロールオフより１桁ほど低く、その結果、大きな電流測定範囲にわたり理想的な平坦な周波数応答から大きく逸脱することである。

【0006】

動作周波数帯域幅が大きな、他の従来の電流センサは、典型的には、所望の精度での測定の振幅範囲が限られているという欠点を有する。さらに、動作周波数帯域幅が大きな、従来の開ループ電流センサの応答時間は、典型的には、２μｓ（２×１０^－６秒）超であり、これは、特定の適用には遅すぎる場合がある。

【0007】

前記を鑑みて、本発明の目的は、短い応答時間で電流を測定するための広い周波数帯域幅と、高いオフセット安定性、および測定範囲にわたり理想的な平坦な周波数応答からの逸脱が低い周波数応答を有する大きな振幅範囲と、を有する、開ループ電流変換器を提供することである。

【0008】

広い周波数帯域幅は、具体的には、０（ＤＣ）から約１～５ＭＨｚまでとすることができる。大きな電流振幅範囲は、約０Ａから５０Ａ～３００Ａの範囲の最大値までとすることができる。

【0009】

小型で、製造するのに経済的な電流変換器を提供することが有利である。

【0010】

小型であり、単純な信号処理回路を使用する電流変換器を提供することが有利である。

【0011】

特に自律装置に関連して使用される、消費電力が低い電流変換器を提供することが、さらに有利である。

【0012】

本発明の目的は、請求項１に記載の開ループ電流変換器を提供することによって達成されている。

【0013】

本明細書には、一次導体を流れる電流を測定するための開ループ電流変換器が開示され、これは、エアギャップを備える磁気回路コアと、回路基板、回路基板上に装着されたＡＳＩＣの形態の第１の磁場検出器、および（ＡＳＩＣの下で回路基板の中もしくは上の２つ以上の層上に形成され、ＡＳＩＣと重なり合う関係にある導電性ピックアップコイルの形態の）第２の磁場検出器を含む、磁場感知装置と、を含み、ＡＳＩＣおよびピックアップコイルは前記エアギャップ内に位置付けられている。第１および第２の磁場検出器の出力は、前記電流を表す出力信号を生成する信号処理回路に接続され、ＡＳＩＣの出力は、低周波（ＬＦ）チャネルを表し、ピックアップコイルの出力は、高周波（ＨＦ）チャネルを表す。信号処理回路は、ＬＦチャネルによって出力された信号を、ＨＦチャネルによって出力された信号と合計するように構成された加算回路と、ピックアップコイルの出力信号のゲインをＡＳＩＣの出力信号のゲインに調整するようにピックアップコイルの出力に直列に接続された少なくともゲイン調整抵抗器（Ｒａｃ）を含む１つ以上の回路構成要素と、を含む。

【0014】

有利な実施形態では、加算回路は、演算増幅器と、演算増幅器の負入力と出力との間で演算増幅器を横切って接続された抵抗と、演算増幅器の負入力と出力との間で演算増幅器を横切って接続されたキャパシタンスと、を含み、よって、ローパスフィルタリングを有する反転加算回路を形成する。

【0015】

本発明の実施形態による変換器は、有利には、ＤＣから数ＭＨｚの帯域幅にわたる一次電流の測定を可能にし、周波数応答の平坦性が±１ｄＢより良好であり、オフセットが高度に安定しており、典型的にはフルスケールの０．１％未満である。さらに、本発明の実施形態による変換器で達成可能な開ループ応答時間は、約１０ｎｓ（１０×１０^－９秒）であるか、またはそれ未満とすることができる。

【0016】

本発明の実施形態による変換器はまた、有利には、ＡＳＩＣからの出力ノイズが演算増幅器回路のローパスフィルタによってフィルタリングされるので、良好な信号対ノイズ比（ＳＮＲ）を有する。

【0017】

有利な実施形態では、演算増幅器の正入力は、信号処理回路の基準電圧源に接続される。

【0018】

有利な実施形態では、演算増幅器の正入力は、抵抗器を介して外部電圧基準接続（external voltage reference connection）にさらに接続される。

【0019】

有利な実施形態では、基準電圧源は、直列抵抗および並列キャパシタンスを介して演算増幅器の正入力に接続されており、インピーダンスを適合させ、電圧基準入力のノイズを低減させるように構成される。

【0020】

有利な実施形態では、ゲイン調整抵抗器は：前記ゲイン調整抵抗器のレーザートリミングによって；集積回路上に実現されたプログラマブル抵抗器として前記ゲイン調整抵抗器を提供することによって；または、前記ゲイン調整抵抗器に並列に接続された１つ以上の追加の抵抗器を追加もしくは除去することによって、調整可能である。

【0021】

有利な実施形態では、信号処理回路は、ピックアップコイルの出力に直列に接続されたキャパシタンスを含む。

【0022】

有利な実施形態では、磁場感知装置は、グラウンドに接続され、ピックアップコイルの両側に配置されており、ピックアップコイルに重なり、一次導体とピックアップコイルとの間の容量結合を低減するように構成された、静電スクリーンを含み、静電スクリーンは、渦電流を減少させるように構成された非導電性ギャップにより分離された回路基板上の複数の導電性回路トレースそれぞれを含む。

【0023】

有利な実施形態では、ピックアップコイルは、回路基板基材内部に埋め込まれた異なる層上の少なくとも２つのコイル部分を含み、これらは、層を通る導電性接続経路により直列に互いに接続される。

【0024】

有利な実施形態では、静電スクリーンは、回路基板の互いに反対の外側面上に形成される。

【0025】

本発明のさらなる目的および有利な特徴は、特許請求の範囲から、詳細な説明、および添付図面から、明らかであろう。

【図面の簡単な説明】

【0026】

【図1a】本発明の実施形態による電流変換器（ハウジングが取り外されている）の一部の斜視図である。

【図1b】図１ａの電流変換器の部分の側面図である。

【図1c】図１ｂの線１ｃ－１ｃを通る断面図である。

【図2】本発明の実施形態による電流変換器のピックアップコイルの概略斜視図である。

【図3】本発明の実施形態による電流変換器の信号処理回路のブロック図である。

【図4】本発明の実施形態による電流変換器の信号処理回路の回路図である。

【発明を実施するための形態】

【0027】

図面を参照すると、電流変換器１は、この変換器の中央開口２を横切る一次導体１９を流れる電流を測定するためのものであるが、エアギャップ４を備える磁気回路３と、エアギャップ内に少なくとも部分的に位置付けられた磁場感知装置５と、を含む。磁気回路３は、当技術分野で既知のように、異なる形状およびサイズの、また異なる磁気伝導材料の、薄片の積み重ね、またはソリッドコアで作られ得る。磁気回路はまた、当技術分野で既知のように、２つの部分に分割されて、一次導体の周りでのセンサの組み立てを可能にすることができる。さらに、一次導体１９の一部は、当技術分野で既知のように、センサに統合され、一次導体に接続するための端子を有することができる。

【0028】

好適な実施形態では、磁気コアは、軟鉄コアと比べて高周波一次電流をより良く維持するためにフェライト材料で作られる。

【0029】

電流センサは、第２のエアギャップと、前記第２のエアギャップ内に少なくとも部分的に位置付けられた第２の磁場感知装置と、を備えることができる。

【0030】

磁場感知装置は、回路基板７と、回路基板上に装着された第１の磁場検出器８と、第２の磁場検出器１２と、信号処理回路６と、を含む。

【0031】

信号処理回路６は、回路基板７上に設けられ、磁場検出器８、１２に接続される。

【0032】

回路基板に接続された接続端子２０は、変換器が一次電流（例えば、電動モーターの相電流）の測定のために実装される装置（例えば、電動モーター）の外部回路（不図示）への接続を可能にし、典型的には、装置の機能（例えば、モーターの動作）を制御する。

【0033】

第１の磁場検出器８は、好適な実施形態では、回路基板７上の回路トレースに例えばはんだ付けにより接続された接続端子１０と共に集積回路（ＡＳＩＣ）に含まれたホール効果センサの形態である。しかしながら、第１の磁場検出器は、他のタイプの既知の磁場センサ、例えば、磁気抵抗磁場センサ、またはフラックスゲート磁場センサを含むこともできる。好適な実施形態では、ホール効果センサは、オフセットおよび１／ｆノイズを減少させるために、それ自体既知の電流スピニング技術（current spinning techniques）を使用して動作され得る。

【0034】

磁気感知装置の第２の磁場検出器１２は、回路基板の上または中の異なる層上の回路トレースにより形成された少なくとも２つのコイル部分１２ａ、１２ｂを含む導電性コイルを含む。コイル部分は、互いに直列に接続されて、単一のピックアップコイルを形成することができる。コイル部分は、コイル部分を相互接続するために基板を通る導電性のめっき貫通孔１４または相互接続ピンもしくは経路により、互いに接続され得る。よって、コイルは、導電性トラックを回路基板上に製造するための従来のテクノロジーにより回路基板上に形成され得、よって、第１の磁場検出器の接続のため、および信号処理もしくは予備的処理回路６のための回路基板の存在から利益を得る。コイルは、好ましくは、コイルの出力のノイズを低減するためにグラウンドではなくＡＳＩＣの基準電圧ＶＲＥＦに接続される。

【0035】

回路基板は、有利には、上層および底層に静電スクリーン１３ａ、１３ｂをさらに含み得、ピックアップコイル１２は、ピックアップコイルの周りに電気的遮蔽層を形成するこれらの静電スクリーン間に挟まれる。遮蔽層は、ピックアップコイル１２ａ、１２ｂと一次導体１９との間の容量結合を、直接、または磁気コア３を介して、低減する。これにより、特に電圧変化率が高い（ｄＶ／ｄｔが高い）一次電流により生じる、電気的じょう乱に対する保護を提供する。静電スクリーンは、導電性トラックを回路基板上に製造するための従来のテクノロジーにより回路基板上に形成され得、グラウンドまたは別の基準電圧接続に接続され得る。静電スクリーンは、回路基板の互いに反対の外側表面上に形成され得、ピックアップコイルは、内側の埋め込み層上に形成され得るが、静電スクリーンは、回路基板基材内部に埋め込まれた層上に配列されてもよい。静電スクリーンは、有利には、渦電流が遮蔽層に形成されるのを低減するために、非導電性トラックにより分離された複数の導電性トラックを備えた櫛形構造を有し得る。導電性トラックは、好ましくはトラックの一端部のみにおいて互いに電気的に相互接続されて、別の状況でトラックが両方の末端において互いに接続された場合にトラックにより形成されるであろうループを渦電流が循環するのを防ぐ。

【0036】

多層ピックアップコイルは、単層コイルよりも増大したゲインを有し、有利には、ピックアップコイルからの信号について低いノイズ出力を得るためにローパスフィルタのカットオフ周波数を低減させることができる。

【0037】

本発明の実施形態による信号処理回路６は、低周波（ＬＦ）チャネルを表す第１の磁場検出器８からの出力信号と、高周波（ＨＦ）チャネルを表すピックアップコイル１２からの出力信号と、を組み合わせる回路を含む。２つの出力信号は、有利にはローパスフィルタ２５を含み得る加算回路２４を使用してＬＦおよびＨＦ出力信号を加算することによって組み合わせられるのが有利である。

【0038】

好適な実施形態では、ローパスフィルタ２５を備える加算回路２４は、演算増幅器２６と、演算増幅器の第１の入力（負入力）と出力との間で演算増幅器を横切って接続された抵抗Ｒ１およびキャパシタンスＣ１と、を含み、よって、ローパスフィルタリングを有する反転加算回路を形成する。演算増幅器２６、抵抗Ｒ１、およびキャパシタンスＣ１は、アクティブな一次ローパスフィルタを形成する。演算増幅器の第２の入力（正入力）は、基準電圧に接続される。

【0039】

基準電圧入力は、オプションとして直列抵抗Ｒｒ２および並列キャパシタンスＣｒを介して、信号処理回路の基準電圧源ＶＲＥＦ（例えば、２．５Ｖ電圧源）に接続されて、インピーダンスを適合させ、ノイズを低減することができる。入力基準電圧のレベルは、オプションとして、抵抗器Ｒｒ１を介して演算増幅器の第２の入力に接続された外部接続ＶＲＥＦ＿ＩＮにより調整され得る。後者は、電流変換器のユーザが、変換器出力測定信号Ｕｏｕｔの電圧レベルを、ユーザの要求、特に変換器が接続端子２０を介して接続される外部回路の要求に適合させることを可能にする。これにより、例えば、ユーザは、変換器の全測定範囲にわたり正電流を維持するように出力測定信号の電圧レベルを変更することができ、このことは、多くの適用において、装置の制御に好都合である。

【0040】

ＡＳＩＣに含まれる第１の磁場センサのゲインは、ＡＳＩＣ出力ＯＵＴに接続された抵抗器Ｒｄｃによって、および／または、ＡＳＩＣの電流出力レベルを設定するためにＡＳＩＣの集積回路におけるレジスタ（registers）を調整することによって、調整され得る。

【0041】

ピックアップコイル１２に接続されたＨＦチャネルでは、ハイパスフィルタ２１が、任意のＤＣまたは低周波信号、好ましくは１０Ｈｚより低い周波数の信号を除去する、キャパシタンスＣａｃによって、形成され得る。キャパシタンスＣａｃは、ＨＦ経路について直流（ＤＣ）または低周波数においてゲインを低減し、演算増幅器オフセットを増幅するのを避けるのに役立つ。ピックアップコイルゲインは、有利には、ＬＦチャネルのゲインに匹敵するように調整され得、２つの信号の合計は、理想的な平坦な周波数応答に近い、好ましくは＋／－１ｄＢより良好な周波数応答を有すると共に、高度に安定したオフセットから恩恵を受ける。安定したオフセットは、高周波電流スピニング技術で駆動されるが低周波一次電流測定において動作するＡＳＩＣ内のホール効果センサを提供することと、他方で、より高い周波数で動作する回路基板に形成された多層ピックアップコイル（よって、ＡＳＩＣよりも大きな磁場ピックアップ表面積を有することが可能になる）を提供することと、の組み合わせにより得られ、ピックアップコイルは、本質的にオフセットドリフトを有さない。先行技術で見られるような直列接続と比べて、本発明による信号の加算は、周波数応答を平坦にすることを可能にするが、直列接続では、コイルが寄与し始めるクロスオーバー周波数は、ホールセンサユニットの自然なロールオフより１桁ほど低く、その結果、大きな電流測定範囲にわたり理想的な平坦な周波数応答から大きく逸脱する。

【0042】

ＨＦチャネルのゲイン調整は、有利には、ピックアップコイルの出力に直列接続された抵抗器Ｒａｃにより実施され得る。ＨＦチャネルゲイン調整抵抗器Ｒａｃの抵抗値は、抵抗器Ｒａｃのレーザートリミングによること；集積回路上に実現されたプログラマブル抵抗器としてＲａｃを提供することによること；または、Ｒａｃに並列に接続された１つ以上の追加の抵抗器を追加もしくは除去することによること、を含むさまざまな手段によって、調整され得る。

【0043】

ＬＦチャネルは、感度調整構成要素２３をさらに含み、例えば変換器の較正を可能にし、例えば磁気ギャップ４の長さの変動を補うことができる。この感度調整構成要素は、出力レベルＯＵＴを調整するためのＡＳＩＣ内のプログラマブル素子として、またはＡＳＩＣの出力においてプログラマブルゲイン増幅器（ＰＧＡ）（不図示）を使用することによって、実施され得る。

【0044】

図４の例示された実施形態の動作原理の特徴を、以下にさらに記載する：
ＬＦ経路：時定数Ｒ１×Ｃ１で定義されるクロスオーバー周波数未満では、演算増幅器回路がＡＳＩＣ出力電圧を係数Ｒ１／Ｒｄｃで増幅する。もし他の構成要素がなければ、回路は、単純でアクティブな一次ローパス（simple active first order lowpass）となり、そのコーナー周波数は前述したものとなる。
ＨＦ経路：ピックアップコイルの理想化された出力電圧は、測定する電流の周波数に比例して上昇し、その相は、９０°だけリードしている。信号が一次電流のイメージとして使われる周波数範囲では、積分器を通過しなければならない。これは、ピックアップコイル電圧がＡＳＩＣ出力電圧より高いクロスオーバー周波数より高い周波数での図示の回路の機能である。２つの周波数範囲間のスムーズな移行を得るために、ＨＦゲインは、クロスオーバー周波数において、ピックアップコイルの出力電圧がＡＳＩＣからのものと同じ振幅を有するように、調整されなければならない。実際には（回路図に示されていない寄生素子、非線形性などにより）、ＨＦゲインをＬＦゲインよりわずかに高く調整することによって、時間領域におけるわずかに良好な応答が得られることがある。

【0045】

構成要素の好ましい値：
キャパシタンスＣａｃは、好ましくは５～２０μＦ、例えば価格／性能が良好に折衷するには約１０μＦの、高いキャパシタンス値を有するべきである。

【0046】

抵抗Ｒ１およびキャパシタンスＣ１の値：
カットオフ周波数が低いほど、出力ノイズが低くなる（ピックアップコイルの実用的サイズにより限界があり、巻き数が少ない小さなピックアップコイルは、より高い周波数で、高い十分な電圧を供給する）。
Ｃ１：１ｎＦ～１０ｎＦのキャパシタンスが使用されるのが好ましい；
Ｒ１：抵抗値は、所望のゲインに応じて３０ｋΩ～２００ｋΩで変化し得る；
約１ｋＨｚのクロスオーバー周波数が好ましく；所与のクロスオーバー周波数では、Ｃ１を増大させると、ｄｖ／ｄｔ摂動効果が改善される（１ｎＦから１０ｎＦで１０倍）。

【0047】

しかしながら、キャパシタンスＣ１の値が大きくなると、ゲイン調整抵抗Ｒａｃは、クロスオーバー周波数を所望の値、例えば１ｋＨｚに保つために低減される必要があり、ｄｉ／ｄｔに対する性能が劣化するので、所望の変換器感度に応じて妥協点を見出す必要がある。

【0048】

ゲイン調整抵抗Ｒａｃは、好ましくは１ｋΩより高くなければならず、それより高ければ、さらに良い（１ｋΩ～３０ｋΩ；変換器ゲインに応じて）。

【0049】

他の成分値の近似値の例のうち非限定的ではあるが有利なものは、例えば、以下を含み得る：
・Ｒｄｃ＝Ｒ１
・Ｒｒ２＝Ｒ１／２
・Ｒｒ１＝Ｒ１
・Ｃｒ≧（=>）約１０μＦ（なるべく大きいもの）

【0050】

〔実施の態様〕
（１） 一次導体（１９）を流れる電流を測定するための開ループ電流変換器（１）であって、
エアギャップ（４）を備える磁気回路コア（３）と、
回路基板、前記回路基板上に装着されたＡＳＩＣの形態の第１の磁場検出器（８）、および前記ＡＳＩＣの下で前記回路基板の中もしくは上の２つ以上の層上に形成され、前記ＡＳＩＣと重なり合う関係にある導電性ピックアップコイルの形態の第２の磁場検出器（１２）を含む、磁場感知装置と、
を含み、
前記ＡＳＩＣおよび前記ピックアップコイルは、前記エアギャップ内に位置付けられ、前記第１の磁場検出器および前記第２の磁場検出器の出力は、前記電流を表す出力信号を生成する信号処理回路（６）に接続され、前記ＡＳＩＣの出力は、低周波（ＬＦ）チャネルを表し、前記ピックアップコイルの出力は、高周波（ＨＦ）チャネルを表し、
前記信号処理回路は、前記ＬＦチャネルによって出力された信号を前記ＨＦチャネルによって出力された信号と合計するように構成された加算回路と、前記ピックアップコイルの出力信号のゲインを前記ＡＳＩＣの出力信号のゲインに調整するように前記ピックアップコイルの前記出力に直列に接続された少なくともゲイン調整抵抗器（Ｒａｃ）を含む１つ以上の回路構成要素と、を含むことを特徴とする、開ループ電流変換器。
（２） 前記加算回路は、演算増幅器（２６）と、前記演算増幅器の負入力と出力との間で前記演算増幅器を横切って接続された抵抗（Ｒ１）と、前記演算増幅器の負入力と出力との間で前記演算増幅器を横切って接続されたキャパシタンス（Ｃ１）と、を含む、実施態様１に記載の変換器。
（３） 前記演算増幅器の正入力は、前記信号処理回路の基準電圧源（ＶＲＥＦ）に接続されている、実施態様２に記載の変換器。
（４） 前記演算増幅器の前記正入力は、抵抗器（Ｒｒ１）を介して外部接続（ＶＲＥＦ＿ＩＮ）にさらに接続されている、実施態様３に記載の変換器。
（５） 前記基準電圧源（ＶＲＥＦ）は、直列抵抗（Ｒｒ２）および並列キャパシタンス（Ｃｒ）を介して、前記演算増幅器の前記正入力に接続されており、インピーダンスを適合させ、電圧基準入力のノイズを低減させるように構成されている、実施態様３に記載の変換器。

【0051】

（６） 前記ゲイン調整抵抗器（Ｒａｃ）は、前記ゲイン調整抵抗器Ｒａｃのレーザートリミングによって；集積回路上に実現されたプログラマブル抵抗器として前記ゲイン調整抵抗器を提供することによって；または、前記ゲイン調整抵抗器に並列に接続された１つ以上の追加の抵抗器を追加もしくは除去することによって、調整可能である、実施態様１に記載の変換器。
（７） 前記信号処理回路は、前記ピックアップコイルの前記出力に直列に接続されたキャパシタンス（Ｃａｃ）を含む、実施態様１に記載の変換器。
（８） 前記磁場感知装置は、グラウンドに接続され、前記ピックアップコイルの両側に配置されており、前記ピックアップコイルに重なり、前記一次導体と前記ピックアップコイルとの間の容量結合を低減するように構成された、静電スクリーン（１３ａ、１３ｂ）を含み、前記静電スクリーンは、渦電流を減少させるように構成された非導電性ギャップにより分離された前記回路基板上の複数の導電性回路トレースそれぞれを含む、実施態様１に記載の変換器。
（９） 前記ピックアップコイルは、前記回路基板基材内部に埋め込まれた異なる層上の少なくとも２つのコイル部分（１２ａ、１２ｂ）を含み、前記コイル部分は、前記層を通る導電性接続経路により直列に互いに接続されている、実施態様８に記載の変換器。
（１０） 前記静電スクリーンは、前記回路基板の互いに反対の外側面上に形成されている、実施態様９に記載の変換器。

【図1a】

【図1b】

【図1c】

【図2】

【図3】

【図4】

【国際調査報告】