▶ オーレッドワークス エルエルシーの特許一覧 ▶ フラウンホッファー−ゲゼルシャフト ツァー フェーデルング デア アンゲバンテン フォルシュング エー ファーの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-05-17
(54)【発明の名称】保護回路を有するＯＬＥＤディスプレイ
(51)【国際特許分類】
G09F 9/30 20060101AFI20230510BHJP
G09G 3/3233 20160101ALI20230510BHJP
G09G 3/20 20060101ALI20230510BHJP
H01L 21/822 20060101ALI20230510BHJP
H01L 27/06 20060101ALI20230510BHJP
H01L 21/8249 20060101ALI20230510BHJP
H10K 59/12 20230101ALI20230510BHJP
H10K 59/131 20230101ALI20230510BHJP
H10K 50/852 20230101ALI20230510BHJP
H10K 50/19 20230101ALI20230510BHJP
H10K 50/828 20230101ALI20230510BHJP
H10K 50/816 20230101ALI20230510BHJP
H10K 59/123 20230101ALI20230510BHJP
H10K 102/10 20230101ALN20230510BHJP
【ＦＩ】
G09F9/30 338
G09G3/3233
G09G3/20 670A
G09G3/20 642D
G09G3/20 611A
G09G3/20 624B
G09G3/20 680G
G09F9/30 365
G09F9/30 310
H01L27/04 H
H01L27/06 311C
H01L27/06 321A
H10K59/12
H10K59/131
H10K50/852
H10K50/19
H10K50/828
H10K50/816
H10K59/123
H10K102:10
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2021549824
(86)(22)【出願日】2021-01-26
(85)【翻訳文提出日】2021-08-25
(86)【国際出願番号】 US2021015038
(87)【国際公開番号】W WO2021154693
(87)【国際公開日】2021-08-05
(31)【優先権主張番号】62/966,757
(32)【優先日】2020-01-28
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】63/054,387
(32)【優先日】2020-07-21
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】315010824
【氏名又は名称】オーレッドワークス エルエルシー
(71)【出願人】
【識別番号】598080163
【氏名又は名称】フラウンホッファー－ゲゼルシャフト ツァー フェーデルング デア アンゲバンテン フォルシュング エー ファー
(74)【代理人】
【識別番号】110001210
【氏名又は名称】弁理士法人ＹＫＩ国際特許事務所
(72)【発明者】
【氏名】ヘイマー ジョン
(72)【発明者】
【氏名】スピンドラー ジェフリー
(72)【発明者】
【氏名】コンダコワ マリナ
(72)【発明者】
【氏名】リヒター ベルント
(72)【発明者】
【氏名】ワルテンベルク フィリップ
(72)【発明者】
【氏名】バンク ゲルド
(72)【発明者】
【氏名】ヴォーゲル ウーベ
【テーマコード（参考）】
3K107
5C080
5C094
5C380
5F038
5F048
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107DD22
3K107DD27
3K107DD52
3K107EE08
3K107FF00
3K107FF15
3K107HH03
3K107HH04
3K107HH05
5C080AA06
5C080BB05
5C080CC03
5C080DD01
5C080DD07
5C080DD19
5C080DD22
5C080DD26
5C080FF11
5C080JJ03
5C080JJ06
5C094AA06
5C094AA10
5C094AA21
5C094AA31
5C094BA03
5C094BA27
5C094CA19
5C094DA09
5C094DA14
5C094DB01
5C094DB04
5C094EA05
5C094EB05
5C094JA03
5C380AA01
5C380AB06
5C380AB34
5C380AB37
5C380BA01
5C380BA11
5C380BB22
5C380BB23
5C380CC26
5C380CC33
5C380CC62
5C380CC63
5C380CC64
5C380CC65
5C380CC77
5C380CC80
5C380CD012
5C380CD013
5C380CD014
5C380CD015
5C380CD016
5C380DA02
5C380GA11
5F038BH06
5F038EZ20
5F048BA12
5F048BE09
5F048CC10
5F048CC18
(57)【要約】
個別にアドレス指定可能な画素及び制御回路を有するシリコンベースのバックプレーンの上に発光ＯＬＥＤスタックを備えるディスプレイであって、シリコンベースのバックプレーンの制御回路は、少なくとも１つの駆動トランジスタを備え、駆動トランジスタの第１の端子が、外部電源ＶＤＤに電気的に接続され、駆動トランジスタの第２の端子が、ＯＬＥＤスタックの下部電極に電気的に接続され、駆動トランジスタのゲートが、選択線ＳＥＬＥＣＴ１からの信号によって制御されるスキャントランジスタによって供給されるデータ信号によって制御され、制御回路が、追加的に、バイポーラ接合トランジスタを備える保護回路を備える、ディスプレイ。マイクロディスプレイ応用では、スキャントランジスタと駆動トランジスタのゲートとの間にスイッチトランジスタが存在し得る。ＯＬＥＤスタックは、２つ以上のＯＬＥＤ発光ユニットを備え得る。
【特許請求の範囲】
【請求項1】
個別にアドレス指定可能な画素及び制御回路を有するシリコンベースのバックプレーンの上に発光ＯＬＥＤスタックを備えるディスプレイであって、前記シリコンベースのバックプレーンの前記制御回路は、少なくとも１つの駆動トランジスタを備え、前記駆動トランジスタの第１の端子が、外部電源ＶＤＤに電気的に接続され、前記駆動トランジスタの第２の端子が、前記ＯＬＥＤスタックのセグメント化された下部電極に電気的に接続され、前記駆動トランジスタのゲートが、第１の選択線からの信号によって制御されるスキャントランジスタによって供給されるデータ信号によって制御され、
前記制御回路は、追加的に、バイポーラ接合トランジスタを備える保護回路を備える、ことを特徴とする、ディスプレイ。
【請求項2】
請求項１に記載のディスプレイであって、前記スキャントランジスタと前記駆動トランジスタの前記ゲートとの間にスイッチトランジスタが存在し、前記スイッチトランジスタのゲートが、前記第１の選択線とは異なる第２の選択線からの信号によって制御されることを特徴とするディスプレイ。
【請求項3】
請求項１又は２に記載のディスプレイであって、前記駆動トランジスタは、５Ｖ以下で定格されることを特徴とするディスプレイ。
【請求項4】
請求項２又は３に記載のディスプレイであって、前記駆動及びスイッチトランジスタは共に、ｐチャネルトランジスタであることを特徴とするディスプレイ。
【請求項5】
請求項１～４のいずれか１項に記載のディスプレイであって、前記ＯＬＥＤスタックは、前記セグメント化された下部電極と上部電極との間に単一のＯＬＥＤ発光ユニットを備えることを特徴とするディスプレイ。
【請求項6】
請求項５に記載のディスプレイであって、前記ＯＬＥＤスタックは、前記セグメント化された下部電極と前記上部電極との間の物理的距離がすべての画素にわたって一定であるマイクロキャビティを形成することを特徴とするディスプレイ。
【請求項7】
請求項５に記載のディスプレイであって、前記上部電極は、前記ＯＬＥＤスタックが上面発光であるように、透明又は半透明であるディスプレイ。
【請求項8】
請求項１～４のいずれか１項に記載のディスプレイであって、前記ＯＬＥＤスタックは、前記セグメント化された下部電極と上部電極との間に２つ以上のＯＬＥＤ発光ユニットを備えることを特徴とするディスプレイ。
【請求項9】
請求項８に記載のディスプレイであって、前記ＯＬＥＤ発光ユニットが各々、電荷発生層（ＣＧＬ）によって互いから分離されることを特徴とするディスプレイ。
【請求項10】
請求項８に記載のディスプレイであって、前記ＯＬＥＤスタックは、前記セグメント化された下部電極と前記上部電極との間の物理的距離がすべての画素にわたって一定であるマイクロキャビティを形成することを特徴とするディスプレイ。
【請求項11】
請求項８に記載のディスプレイであって、前記上部電極は、前記ＯＬＥＤスタックが上面発光であるように、透明又は半透明であるディスプレイ。
【請求項12】
請求項１又は２に記載のディスプレイであって、前記バイポーラ接合トランジスタは、ベースが電圧源ＶＰＲＯＴＥＣＴ又は電流源ＩＰＲＯＴＥＣＴのいずれかに接続され、エミッタが前記ＯＬＥＤスタックの前記下部電極に接続されたノードに接続され、コレクタが外部電源に接続される、ＮＰＮトランジスタであることを特徴とするディスプレイ。
【請求項13】
請求項１又は２に記載のディスプレイであって、前記バイポーラ接合トランジスタは、ベースが絶縁され、エミッタが前記ＯＬＥＤスタックの前記下部電極に接続されるノードに接続され、コレクタが外部電源に接続される、ＮＰＮトランジスタであることを特徴とするディスプレイ。
【請求項14】
請求項１又は２に記載のディスプレイであって、前記バイポーラ接合トランジスタが、前記駆動トランジスタとは別個のウェルに位置することを特徴とするディスプレイ。
【請求項15】
請求項１に記載のディスプレイであって、前記データ線と前記駆動トランジスタの前記ゲートとの間に前記スキャントランジスタに平行に接続されるスイッチトランジスタが存在し、前記スイッチトランジスタのゲートが、前記第１の選択線とは異なる第２の選択線からの信号によって制御されることを特徴とするディスプレイ。
【請求項16】
請求項１５に記載のディスプレイであって、前記駆動トランジスタは、５Ｖ以下で定格されることを特徴とするディスプレイ。
【請求項17】
請求項１５に記載のディスプレイであって、前記駆動及びスイッチトランジスタは共に、ｐチャネルトランジスタであることを特徴とするディスプレイ。
【請求項18】
請求項１～４のいずれか１項に記載のディスプレイであって、直列の２つ以上の駆動トランジスタが存在し、第１の駆動トランジスタの第１の端子が、外部電源ＶＤＤに電気的に接続され、最後の駆動トランジスタの第２の端子が、前記ＯＬＥＤスタックのセグメント化された下部電極に電気的に接続されることを特徴とするディスプレイ。【発明の詳細な説明】
【技術分野】
【0001】
保護回路を有するＯＬＥＤディスプレイに関する。
【背景技術】
【0002】
関連出願への相互参照
本出願は、“ＳＴＡＣＫＥＤ ＯＬＥＤ ＭＩＣＲＯＤＩＳＰＬＡＹ ＷＩＴＨ ＬＯＷ－ＶＯＬＴＡＧＥ ＳＩＬＩＣＯＮ ＢＡＣＫＰＬＡＮＥ”という表題のついた、代理人整理番号ＯＬＷＫ－００２１－ＵＳＰで２０２０年１月２８日に出願された米国仮出願第６２／９６６，７５７号、ならびに“ＳＴＡＣＫＥＤ ＯＬＥＤ ＭＩＣＲＯＤＩＳＰＬＡＹ ＷＩＴＨ ＬＯＷ－ＶＯＬＴＡＧＥ ＳＩＬＩＣＯＮ ＢＡＣＫＰＬＡＮＥ”という表題のついた、代理人整理番号ＯＬＷＫ－００２１－ＵＳＰ２で２０２０年７月２１日に出願された米国仮出願第６３／０５４３８７号に対する優先権を主張するものである。
本出願は、“ＳＴＡＣＫＥＤ ＯＬＥＤ ＭＩＣＲＯＤＩＳＰＬＡＹ ＷＩＴＨ ＬＯＷ－ＶＯＬＴＡＧＥ ＳＩＬＩＣＯＮ ＢＡＣＫＰＬＡＮＥ”という表題のついた、代理人整理番号ＯＬＷＫ－００２１－ＵＳＰで２０２０年１月２８日に出願された米国仮出願第６２／９６６，７５７号、ならびに“ＳＴＡＣＫＥＤ ＯＬＥＤ ＭＩＣＲＯＤＩＳＰＬＡＹ ＷＩＴＨ ＬＯＷ－ＶＯＬＴＡＧＥ ＳＩＬＩＣＯＮ ＢＡＣＫＰＬＡＮＥ”という表題のついた、代理人整理番号ＯＬＷＫ－００２１－ＵＳＰ２で２０２０年７月２１日に出願された米国仮出願第６３／０５４３８７号に対する優先権を主張するものである。
【0003】
ＯＬＥＤディスプレイ、特にＯＬＥＤマイクロディスプレイは、大きな関心の対象であり、有益である。典型的には、マイクロディスプレイは、対角線が０．２５インチ未満の超小型ディスプレイサイズに至るまで、対角線が２インチ（およそ５ｃｍ）未満である。大半の場合、マイクロディスプレイの解像度は高く、画素ピッチは、通常、５～１５ミクロンである。初めて市販されたのは１９９０年代後半であり、それらは、背面投影ＴＶ、ヘッドマウント式ディスプレイ、及びデジタルカメラファインダに一般に使用される。近年では、スマートウォッチなどのデバイスが、これらのディスプレイの高解像度及び低電力消費を活用している。マイクロディスプレイは、世界市場が今後数年で２０％の複合年間成長率に上り、急速に成長することが予期される。この成長を推進する傾向のうちの１つは、ヘッドマウント式ディスプレイ（ＨＭＤ）、ヘッドアップディスプレイ（ＨＵＤ）、及び電子ファインダ（ＥＶＦ）などの、ニアアイディスプレイ、拡張現実デバイス、及び仮想現実デバイスの採用の増加である。
【0004】
マイクロディスプレイの主なカテゴリは２つある。１つ目は、表面上に投影される高度に拡大された画像を伴う、投影マイクロディスプレイである。投影マイクロディスプレイのタイプとしては、背面投影ＴＶ及び小型データプロジェクタが挙げられる。２つ目は、アイピース（仮想現実ヘッドセット又はカムコーダファインダなど）を通して見られる高度に拡大された虚像からなる、ニアアイディスプレイ（ＮＥＤ）である。これらのディスプレイは、特に軍事及び医療産業において、ＨＭＤ及びＨＵＤにますます使用されている。
【0005】
両方のタイプのマイクロディスプレイが、フラットパネルＬＣＤなどの従来の直視ディスプレイに勝る大きな利点を提供する。マイクロディスプレイの利点としては、超小型の軽量ソースディスプレイユニットから大きい画像を生成して、ウェアラブルなどのスペースに制限のある技術へそれらを容易に統合させる能力、高解像度及び明瞭性をもたらす大画素容量、ならびに他のディスプレイタイプと比較してより大きい電力効率が挙げられる。解像度及び明度が高いほど、ならびに電力消費が低いほど、マイクロディスプレイの品質は優れている。しかしながら、マイクロディスプレイ製造業者の課題は、高明度及びコントラストならびに長い稼働寿命の必要性と共に、比較的高い生産費用であった。
【0006】
マイクロディスプレイは、エルコス（ＬＣｏＳ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ－Ｏｎ－Ｓｉｌｉｃｏｎ）、液晶ディスプレイ（ＬＣＤ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタルライトプロセッシング（ＤＬＰ）、ならびに、より最近では、マイクロＬＥＤ（発光ダイオード）及び有機発光ダイオード（ＯＬＥＤ）を含む、様々なディスプレイ技術から作製され得る。
【0007】
ＬＣＤは、近年、マイクロディスプレイ市場を占有してきた。ＬＣＤ技術は、高い明度、比較的低い費用、及び比較的単純な製造プロセスを提供する。ＬＣＤを使用することにより、デバイス製造業者は、徐々にマイクロディスプレイ部品のサイズを低減することができている。ＬＣＤディスプレイは、現在、一部のＨＭＤ、ＨＵＤ、ＥＶＦ、ならびにサーマルイメージンググラス及びウェアラブルに使用されている。しかしながら、ＬＣＤマイクロディスプレイは、光を変調するために液晶アレイと一緒に画像を作成するために、光源又はバックライトを必要とする。この技術は、偏光、色空間、最大輝度限界、ＬＣ温度感受性、視野角、ＬＣＤ透過及び消光比、システム制限された寸法及び他など、制限を有し、これにより、所望の性能特性のすべてを提供することができない。
【0008】
マイクロＬＥＤ技術に基づいたマイクロディスプレイは、自己発光、より大きい色域、広い視野角、より良好なコントラスト、より速いリフレッシュレート、より低い電力消費（画像依存）、及び広い動作温度範囲など、ＬＣＤマイクロディスプレイに勝る利点を提供し得る。現在、マイクロＬＥＤマイクロディスプレイは、標準ＬＥＤから採用される標準窒化ガリウム（ＧａＮ）ウェハに基づく。この方法は、比較的低価格で、寿命問題なしに高輝度ディスプレイデバイスを提供する可能性を有する。一般に、標準ＧａＮウェハは、マイクロＬＥＤのアレイへとパターン化される。その後、マイクロＬＥＤディスプレイが、マイクロＬＥＤアレイ及びトランジスタの統合により生産される。しかしながら、この方法は、トランジスタ上でのマイクロＬＥＤのモノリシック形成、画素間隔、色生成、ならびに個々のマイクロＬＥＤ間の色及び輝度の変動に起因する空間的均一性を含む、いくつかの製造上の懸念を有する。
【0009】
ＯＬＥＤ技術は、マイクロディスプレイのためのマイクロＬＥＤ技術の魅力的特徴の多くを共有する。それは、自己発光性であり、優れた画像品質を有し、ＬＣＤ又はＬＣｏＳと比較して非常に効率が良く、極めて高い色再現及び広い色空間を有する。自己発光性ＯＬＥＤデバイスは、各画素が画像によって必要とされる強度だけをもたらすという点で、バックライトデバイス（ＬＣＤなど）に勝る重要な利点を有する一方、バックライト付きの画素は、最大強度をもたらし、望ましくない光の吸収がそれに続く。さらには、トランジスタの上へのＯＬＥＤの形成は、ＯＬＥＤ層が、真空蒸着され得るか、又はトランジスタバックプレーン上に直接被覆されることから、マイクロＬＥＤの形成よりもはるかに容易かつ低費用である。その一方で、ＯＬＥＤは、制限された輝度及び寿命を有する。
【0010】
サンプルホールド型ディスプレイであるＯＬＥＤマイクロディスプレイ内の制御回路が、モーションブラーの問題に対処することも重要である（２０１８年１２月２８日付のｈｔｔｐｓ：／／ｗｗｗ．ｂｌｕｒｂｕｓｔｅｒｓ．ｃｏｍ／ｆａｑ／ｏｌｅｄ－ｍｏｔｉｏｎ－ｂｌｕｒ／、“Ｗｈｙ Ｄｏ Ｓｏｍｅ ＯＬＥＤｓ Ｈａｖｅ Ｍｏｔｉｏｎ Ｂｌｕｒ？”、及び２０１５年１月１５日付の、ｈｔｔｐｓ：／／ｗｗｗ．ｓｏｕｎｄａｎｄｖｉｓｉｏｎ．ｃｏｍ／ｃｏｎｔｅｎｔ／ｍｏｔｉｏｎ－ｒｅｓｏｌｕｔｉｏｎ－ｉｓｓｕｅ－ｏｌｅｄ－ｔｖｓ、“Ｉｓ Ｍｏｔｉｏｎ Ｒｅｓｏｌｕｔｉｏｎ ａｎ Ｉｓｓｕｅ ｗｉｔｈ ＯＬＥＤ ＴＶｓ”を参照のこと）。
【0011】
サンプルホールドによって引き起こされるモーションブラーを低減する唯一の方法は、フレームが表示される時間量を短くすることである。これは、追加のリフレッシュ（より高いＨｚ）を使用することによって、又はリフレッシュ間の黒色期間（フリッカ）により達成され得る。ＯＬＥＤマイクロディスプレイの場合、最良のソリューションは、アクティブ領域全体を同時にオフにすること、又は表示画像の一部のみが順番に一度にオフにされる「ローリング」技法のいずれかによって、表示画像を「シャッタ」することである。「ローリング」技法が好ましい。画素がオフにされる時間は、非常に短く、知覚できるフリッカを回避するために人間の眼による検出能の閾値をはるかに下回る。これは、選択線を通じて活性化されるとき、電流がＯＬＥＤに流れることを防ぎ、所望の時間期間の間ＯＬＥＤ画素による発光を「オフ」にするシャッタトランジスタの包含によって、制御回路内で達成される。言い換えると、シャッタトランジスタは、画素を「オン」又は「オフ」にするだけであり、電圧又は電流を規制しないという点で、スイッチトランジスタである。しかしながら、画像が表示される時間（通常、フレーム時間と称される）の一部にわたって画素がオフにされるというこのソリューションは、眼で知覚されるのは、フレームにわたる平均輝度であることから、画素が「オン」であるときにはいつでも、ＯＬＥＤによる増大した輝度の必要性を増加させるだけである。モーションブラーを低減するためのシャッタは、ＯＬＥＤスタックに電力を供給する任意の方法、例えば、電流制御又はＰＷＭ、に適用され得る。
【0012】
シリコンバックプレーンを利用したＯＬＥＤディスプレイ及びマイクロディスプレイは、費用及び製造可能性の観点から非常に魅力的である。例えば、Ａｌｉら、“Ｒｅｃｅｎｔ ａｄｖａｎｃｅｓ ｉｎ ｓｍａｌｌ ｍｏｌｅｃｕｌｅ ＯＬＥＤ－ｏｎ－Ｓｉｌｉｃｏｎ ｍｉｃｒｏｄｉｓｐｌａｙｓ”，Ｐｒｏｃ．ｏｆ ＳＰＩＥ Ｖｏｌ．７４１５ ７４１５０Ｑ－１，２００６；Ｙｉｎｇ，Ｗ．、“Ｓｉｌｉｃｏｎ Ｂａｃｋｐｌａｎｅ Ｄｅｓｉｇｎ ｆｏｒ ＯＬＥＤ－ｏｎ－Ｓｉｌｉｃｏｎ Ｍｉｃｒｏｄｉｓｐｌａｙ”，ＭｓＥ Ｔｈｅｓｉｓ，Ｎａｎｙｉｎｇ Ｔｅｃｈｎｏｌｏｇｉｃａｌ Ｕｎｉｖｅｒｓｉｔｙ，２０１１；Ｊａｎｇら、Ｊ．Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ，２０（１），１－８（２０１９）；Ｆｕｊｉｉら、“４０３２ｐｐｉ Ｈｉｇｈ－Ｒｅｓｏｌｕｔｉｏｎ ＯＬＥＤ Ｍｉｃｒｏｄｉｓｐｌａｙ”，ＳＩＤ ２０１８ ＤＩＧＥＳＴ，ｐ．６１３；米国特許第２０１９／０２５９３３７号；Ｐｒａｃｈｅ，Ｄｉｓｐｌａｙｓ，２２（２），４９（２００１）；Ｖｏｇｅｌら、２０１８ ４８ｔｈ Ｅｕｒｏｐｅａｎ Ｓｏｌｉｄ－Ｓｔａｔｅ Ｄｅｖｉｃｅ Ｒｅｓｅａｒｃｈ Ｃｏｎｆｅｒｅｎｃｅ，ｐ．９０，Ｓｅｐｔ．２０１８；及びＷａｒｔｅｎｂｅｒｇら、“Ｈｉｇｈ Ｆｒａｍｅ－Ｒａｔｅ １”ＷＵＸＧＡ ＯＬＥＤ Ｍｉｃｒｏｄｉｓｐｌａｙ ａｎｄ Ａｄｖａｎｃｅｄ Ｆｒｅｅ－Ｆｏｒｍ Ｏｐｔｉｃｓ ｆｏｒ Ｕｌｔｒａ－Ｃｏｍｐａｃｔ ＶＲ Ｈｅａｄｓｅｔｓ”，ＳＩＤ Ｐｒｏｃｅｅｄｉｎｇｓ，４９（１），Ｐａｐｅｒ ４０－５，５１４（２０１８）を参照されたい。
【0013】
マイクロディスプレイを含め、ディスプレイは、明るい陽射しの中の屋外など、すべての環境条件下で有用であるために、超高輝度を必要とし得る。例えば、マイクロディスプレイは、ＶＲゴーグルなどの制御された環境条件下でさえ、没入型の視覚体験を作り出すために超高輝度を必要とする。マイクロディスプレイの場合、超高輝度は、より小さく、より軽量で、低価格である、より効率性の低い光学素子の使用を可能にし、より競争力のあるヘッドセットをもたらす。
【0014】
ＯＬＥＤディスプレイからの高輝度を達成するために、ＯＬＥＤに供給される電力は、多くの場合、ＯＬＥＤにとっての最高限度近く、又は最高限度にある。マイクロディスプレイの特定の問題は、それらも高解像度を有することを必要とすることであり、個々の画素のサイズができる限り小さくなければならないこと、及びマイクロディスプレイのアクティブ（発光）領域ができる限り多くの画素を含むことを要求する。これは、バックプレーンの制御回路内のトランジスタが小さく、しかし依然として、永久的な損傷又は電流漏出なしに必要な最大電圧及び電流を取り扱うのに十分なサイズのものであることを必要とする。
【0015】
通常、トランジスタは小さくなるほど、それらは、漏れ電流及び他の故障機構が理由で高い電力を取り扱うことができないことに起因して、より低い定格電圧を有する。より小さく、より低い電圧のトランジスタは、ゲートにおいてより薄い絶縁層を有するため、それらは、より静的な漏れ電流も同様に有する。国際特許第ＷＯ２００８／０５７３７２号公報は、マイクロディスプレイにおける画素回路サイズの低減と関連付けられた問題及び先行技術について論じる。また、例えば、低電圧において大きいコントラスト比で高輝度をもたらすシリコンバックプレーン上のマイクロディスプレイの必要性を論じる、Ｏ．Ｐｒａｃｈｅ、Ｊｏｕｒｎａｌ ｏｆ ｔｈｅ Ｓｏｃｉｅｔｙ ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ，１０（２），１３３（２００２）、Ｏ．Ｐｒａｃｈｅ；“ＯＬＥＤ Ｍｉｃｒｏｄｉｓｐｌａｙｓ，Ｄｉｓｐｌａｙｓ，２２，４９－５６（２００１）、及びＨｏｗａｒｄら、“Ｍｉｃｒｏｄｉｓｐｌａｙｓ ｂａｓｅｄ ｕｐｏｎ ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅｓ”，ＩＢＭ Ｊ．ｏｆ Ｒｅｓ．＆Ｄｅｖ．，４５（１），１５（２００１）を参照されたい。
【0016】
さらには、電源ＶＤＤからカソード電圧ＶＣＡＴＨＯＤＥを有するＯＬＥＤへ定電流を提供するためにＭＯＳＦＥＴ ｐチャネルトランジスタを使用するとき、全電圧差は、トランジスタに電力供給し、ＯＬＥＤを高明度へ「オン」にするために、大きくなければならない。しかしながら、これらの高い電圧では、トランジスタを通じた漏れ電流が、黒色画素を作成するためにＯＬＥＤをオフにしようとしているときに十分に大きい場合、ＯＬＥＤは、（Ｖａｎｏｄｅ－Ｖｃａｔｈｏｄｅ）がＯＬＥＤ閾値電圧よりも大きいままであることから、発光し続ける。ＯＬＥＤディスプレイにおいて、駆動トランジスタを通じた漏れ電流は、ＯＬＥＤマイクロディスプレイが暗いままでなければならないときにＯＬＥＤ画素が光を放出し続けるため、コントラストを低減することになる。コントラストは、画素が「オフ」、「黒色」、又は非発光（典型的には、画像信号コード値（ＣＶ：Ｃｏｄｅ Ｖａｌｕｅ）＝０）でなければならないときと、画素が完全に「オン」、「白色」、又は最大発光（典型的には、画像信号ＣＶ＝２５５）でなければならないときとの、発光の差である。この効果は、純粋な黒色（発光が所望されない）をグレーにさせ（いくらかの発光が発生する）、純粋な黒色と純粋な白色との間の階調の等級を減少させることになる。これは望ましくない。
【0017】
ＯＬＥＤベースのマイクロディスプレイは、多くの場合、トランジスタを通って流れる電力の量を制限して損傷を防ぐために、バックプレーンのＭＯＳＦＥＴベースの制御回路内に保護回路を含む。そのようなデバイスからの発光を引き起こすために必要とされる高い電力が理由で、ＯＬＥＤを用いたマイクロディスプレイのバックプレーンの制御回路内に保護回路を含むことが望ましい。保護回路は、ＯＬＥＤが発光していないときＯＬＥＤの下部電極が所望の電圧レベルを下回らないように、ＯＬＥＤの下部電極において電圧を少なくとも維持又は「クランプ」しなければならない。そのような保護回路は、「電圧維持」回路とも呼ばれ得る。
【0018】
制御回路内に存在する低電圧トランジスタを保護し、ファウンドリーによって設定されるようなトランジスタの指定の動作範囲内に留まるために、およそ７．５Ｖの閾値電圧Ｖｔｈを有する３ユニット積層型ＯＬＥＤの場合、保護回路が、画素について、積層型ＯＬＥＤの下部電極において黒色レベル電流（ＣＶ＝０、又は画素が「オフ」である）を４μＡ／ｃｍ２未満、又はより好ましくは２μＡ／ｃｍ２以下に維持することが望ましい。４ユニット積層型ＯＬＥＤデバイスの場合、同様の黒色レベル電流が所望され、典型的なＶｔｈは、およそ１０Ｖである。
【0019】
高輝度を提供することができるＯＬＥＤスタックを利用することによって、シリコンバックプレーン上の、ＯＬＥＤディスプレイ、特にマイクロディスプレイの性能を増大させる必要性がある。しかしながら、シリコンバックプレーン上の制御回路は、ＯＬＥＤのアクティブ領域内の解像度及び画素ピッチを維持するために、サイズを著しく増加させることなく、より高い電圧及び電流需要を取り扱うことができなければならない。特に、制御回路は、トランジスタを通じた漏れ電流、ならびに増大した電力需要を理由とするトランジスタへの損傷を防ぐ又は最小限にすることによって、コントラストを維持しなければならない。
【0020】
５Ｖ以下の動作範囲を有するアナログトランジスタが標準「低電圧」（ＬＶ）トランジスタと見なされるのは、バックプレーンを製造する半導体製造業界においては一般的である。通常、定格電圧に対して１０％安全性限界が存在することも一般的であり、最大５．５Ｖまで「５Ｖトランジスタ」の寿命の劣化なしに信頼性の高い動作を可能にし、これは、ＯＬＥＤ動的電圧範囲内のある程度の過電圧及び駆動回路オーバーヘッド電圧を可能にするほど十分に高い。電圧限界は、通常、トランジスタ（ゲート、ソース、ドレイン、ボディ（バルク又はウェルとも呼ばれる））に対する任意の接点対の間に適用されるが、それは特に、トランジスタの性能がこれらの条件下で典型的には４３，０００動作時間にわたって指定の範囲内に留まるように、最大ゲート－ドレイン電圧に適用される。時として、トランジスタの設計に応じて、別の接点対のための電圧限界は、より高い（例えば、７Ｖ）ことがあるが、このトランジスタは、依然としてＬＶ又は５Ｖトランジスタと称される。５Ｖアナログトランジスタは、集積回路（ＩＣ）チップ間の通信のためのレガシーＴＴＬ論理電圧レベルとのその互換性が理由で、業界にわたって広く提供されている。入力－出力通信のための電圧（例えば、３．３Ｖ及び１．８Ｖ規格）における下降傾向に伴って、これらの５Ｖトランジスタは、場合によっては、中電圧（ＭＶ）トランジスタとも称され、ＬＶラベルをより新しい「より低い電圧」アナログトランジスタへと移行する。ＬＶ及びＭＶのような相対的なラベルは、時間と共に変化し得るが、この特許出願においては、用語ＬＶ又は「低電圧」は、５Ｖ以下の定格トランジスタを指し、用語ＭＶ又は「中電圧」は、５Ｖを上回る定格電圧を有するトランジスタを指す。より高電圧のアナログトランジスタも一般的には利用可能であるが、正確な電圧が、５ＶトランジスタとしてＩＣ製作業界にわたって規格化されているわけではない。例えば、より高電圧のトランジスタは、多くの場合、自動車などの業界に必要とされる。
【0021】
現在、発光のために直列（１つのＣＧＬによって分離される２つの発光ＯＬＥＤユニット）ＯＬＥＤスタックを使用する、低電圧５Ｖ駆動トランジスタを有するシリコンバックプレーンが利用可能である。例えば、Ｃｈｏら、Ｊｏｕｒｎａｌ ｏｆ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ，２０（４），２４９－２５５，２０１９；２０１８年に公開された、ｈｔｔｐｓ：／／ｗｗｗ．ｒａｖｅｐｕｂｓ．ｃｏｍ／ｏｌｅｄ－ｓｉｌｉｃｏｎ－ｃｏｍｅ－ｎｅｗ－ｊｏｉｎｔ－ｖｅｎｔｕｒｅ／；Ｘｉａｏ、“Ｒｅｃｅｎｔ Ｄｅｖｅｌｏｐｍｅｎｔｓ ｉｎ Ｔａｎｄｅｍ Ｗｈｉｔｅ Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ”、Ｍｏｌｅｃｕｌｅｓ，２４，１５１（２０１９）を参照されたい。そのような例は、技術の要求に対して、輝度が不十分である。
【0022】
現在、先行技術のＯＬＥＤマイクロディスプレイは、望むだけの輝度を提供しない。例えば、直列ＯＬＥＤマイクロディスプレイの１つの製造業者によるプレスリリースは、２．５ｋニト（ｎｉｔ）ほどを送達することが可能であり得るフルカラー製品について説明するが、５ｋニトがより望ましい目標であることを認めている（２０２０年１月７日付の、ｈｔｔｐｓ：／／ｗｗｗ．ｋｏｐｉｎ．ｃｏｍ／ｋｏｐｉｎ－ｔｏ－ｓｈｏｗｃａｓｅ－ｌａｔｅｓｔ－ａｄｖａｎｃｅｓ－ｉｎ－ｉｔｓ－ｌｉｇｈｔｎｉｎｇ－ｏｌｅｄ－ｍｉｃｒｏｄｉｓｐｌａｙ－ｌｉｎｅ－ｕｐ－ａｔ－ｃｅｓ－２０２０／を参照のこと）。一部の製造業者は、目標は１０ｋニト以上とすべきであることを提案している（２０１８年７月２６日付の、ｈｔｔｐｓ：／／ｈｄｇｕｒｕ．ｃｏｍ／ｃａｌｉｂｒａｔｉｏｎ－ｅｘｐｅｒｔ－ｉｓ－１００００－ｎｉｔｓ－ｏｆ－ｂｒｉｇｈｔｎｅｓｓ－ｅｎｏｕｇｈ／を参照のこと）。２０２０年６月２０日の最近のプレスリリース（ｈｔｔｐｓ：／／ｗｗｗ．ｂｕｓｉｎｅｓｓｗｉｒｅ．ｃｏｍ／ｎｅｗｓ／ｈｏｍｅ／２０２００６３０００５２０５／ｅｎ／Ｋｏｐｉｎ－Ａｎｎｏｕｎｃｅｓ－Ｂｒｅａｋｔｈｒｏｕｇｈ－ＣｏｌｏｒＭａｘ％Ｅ２％８４％Ａ２－Ｔｅｃｈｎｏｌｏｇｙ－Ｕｎｐａｒａｌｌｅｌｅｄ－Ｃｏｌｏｒ）は、＞１０００ニトを発光する直列（２スタック）ＯＬＥＤディスプレイについて説明する。それはまた、「明度（＞２０００ニト）及び色忠実度のさらなる改善が、ＯＬＥＤ蒸着条件の最適化を通じて期待される。出力結合効率を強化するための構造体を組み込むことにより、ＯＬＥＤマイクロディスプレイの明度は、数年以内に＞５０００ニトまで増大され得る。」と公表している。
【0023】
ＯＬＥＤデバイスから放出される光の総量を増大させるための１つの可能性のあるソリューションは、複数のＯＬＥＤユニットを互いの上に積層することであるため、スタックから放出される合計の光は、各々個々のユニットによって放出される光の総和である。しかしながら、そのようなＯＬＥＤスタックから放出される合計の光が、個々のＯＬＥＤ発光ユニットの合計数に基づいて加算的である一方、ＯＬＥＤスタックを駆動するのに必要とされる電圧もまた、各々独立したＯＬＥＤユニットを駆動するための電圧に基づいて加算的である。例えば、発光ＯＬＥＤユニットが所与の電流で２５０ニトを生成するために３Ｖを必要とする場合、２つのそのようなユニットのスタックは、同じ電流で５００ニトを送達するために６Ｖを必要とし、３つのユニットのスタックは、７５０ニトを送達するために９Ｖを必要とする、というようになる。
【0024】
ＯＬＥＤスタックは、周知であり、例えば、米国特許第７２７３６６３号、米国特許第９３７９３４６号、米国特許第９７４１９５７号、米国特許第９２８１４８７号、及び米国特許出願公開第２０２０／００１３９７８号はすべて、発光ＯＬＥＤユニットの複数のスタックを有するＯＬＥＤスタックであって、各々が中間接続層又は電荷発生層によって分離される、ＯＬＥＤスタックについて説明する。Ｓｐｒｉｎｇｅｒら、Ｏｐｔｉｃｓ Ｅｘｐｒｅｓｓ，２４（２４），２８１３１（２０１６）は、２つ及び３つの発光ユニットを有するＯＬＥＤスタックであって、各ユニットが異なる色を有する、ＯＬＥＤスタックについて報告する。最大６つの発光ユニットのＯＬＥＤスタックが報告されている（Ｓｐｉｎｄｌｅｒら、“Ｈｉｇｈ Ｂｒｉｇｈｔｎｅｓｓ ＯＬＥＤ Ｌｉｇｈｔｉｎｇ”、ＳＩＤ Ｄｉｓｐｌａｙ Ｗｅｅｋ ２０１６，Ｓａｎ Ｆｒａｎｃｉｓｃｏ ＣＡ，Ｍａｙ２３－２７，２０１６）。
【0025】
Ｈａｎら、“Ａｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｉｅｓ ｆｏｒ Ｌａｒｇｅ－Ｓｉｚｅｄ ＯＬＥＤ Ｄｉｓｐｌａｙｓ”，Ｃｈａｐｔｅｒ ３，１０．５７７２／ｉｎｔｅｃｈｏｐｅｎ．７４８６９（２０１８）は、３スタック白色ＯＬＥＤ配合組成の進歩、ならびに、２つの直列接続されたトランジスタを有するものを含むバックプレーン技術について説明するが、別々であり組み合わせではない。この参考文献はまた、そのような２つのトランジスタバックプレーンが、「大きい回線負荷及び短い充電時間が理由で、大型の高解像度パネルにおいて採用するのは困難である」と記しており、そのため、それらのデバイスのために異なる種類のバックプレーン回路を採用する。
【0026】
Ｋｗａｋら、“Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ－ｏｎ－Ｓｉｌｉｃｏｎ Ｐｉｘｅｌ Ｃｉｒｃｕｉｔ Ｕｓｉｎｇ ｔｈｅ Ｓｏｕｒｃｅ Ｆｏｌｌｏｗｅｒ Ｓｔｒｕｃｔｕｒｅ ｗｉｔｈ Ａｃｔｉｖｅ Ｌｏａｄ ｆｏｒ Ｍｉｃｒｏｄｉｓｐｌａｙｓ”，Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，５０，０３ＣＣ０５（２０１１）は、過電圧保護回路を有する画素回路について説明する。この参考文献は、「過電圧保護回路」が金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の故障を防ぐために必要とされ、これは、ＯＬＥＤの動作電圧がＭＯＳＦＥＴのものよりも高いためであると記載する。Ｋｗａｋらにおいては、保護回路は、接地に接続されるｐチャネルトランジスタを利用する。
【0027】
米国特許第９０６６３７９号もまた、保護回路の使用について説明する。
【0028】
Ｖｏｇｅｌら、ＳＩＤ ２０１７ ＤＩＧＥＳＴ，Ａｒｔｉｃｌｅ ７７－１，ｐｐ１１２５－１１２８は、ＯＬＥＤ電圧動作範囲を延長するための低電圧ＯＬＥＤ Ｓｉマイクロディスプレイ内の保護回路の使用を開示する。
【0029】
ＯＬＥＤＳのための過電圧保護を含む他の参考文献は、米国特許第６５８０６５７号、国際特許第ＷＯ２００９０７２２０５号公報、及び中国特許第２００４８８９６０号に開示される。
米国特許第９０５９１２３号、米国特許第９２９９８１７号、米国特許第９４８９８８６号、米国特許第２００８０３１６６５９号、及び米国特許第２０２００２０２７９３号は、ＯＬＥＤディスプレイの画素制御回路内のバイポーラ接合トランジスタなどのｎ－ｐ接合ダイオードの使用を開示する。
米国特許第９０５９１２３号、米国特許第９２９９８１７号、米国特許第９４８９８８６号、米国特許第２００８０３１６６５９号、及び米国特許第２０２００２０２７９３号は、ＯＬＥＤディスプレイの画素制御回路内のバイポーラ接合トランジスタなどのｎ－ｐ接合ダイオードの使用を開示する。
【発明の概要】
【発明が解決しようとする課題】
【0030】
故に、ＯＬＥＤ内のＯＬＥＤ発光ユニットの数を増大させることは、マイクロディスプレイにおいてより高い輝度を提供することができるが、多くの応用において、より高い電力需要に耐えることができるように制御回路のサイズを増大させるという選択肢はない。回路への損傷なしに、ＯＬＥＤの最大近く又は最大の電力レベルで高輝度及びコントラストを提供する小さく小型の画素回路を提供する必要性がある。
【課題を解決するための手段】
【0031】
個別にアドレス指定可能な画素及び制御回路を有するシリコンベースのバックプレーンの上に発光ＯＬＥＤスタックを備えるディスプレイであって、シリコンベースのバックプレーンの制御回路は、少なくとも１つの駆動トランジスタを備え、駆動トランジスタの第１の端子が、外部電源ＶＤＤに電気的に接続され、駆動トランジスタの第２の端子が、ＯＬＥＤスタックのセグメント化された下部電極に電気的に接続され、駆動トランジスタのゲートが、選択線ＳＥＬＥＣＴ１からの信号によって制御されるスキャントランジスタによって供給されるデータ信号によって制御され、制御回路が、追加的に、バイポーラ接合トランジスタを備える保護回路を備える、ディスプレイについて説明される。
【0032】
スキャントランジスタと駆動トランジスタのゲートとの間にスイッチトランジスタが存在する、上記ディスプレイ。
駆動トランジスタが５Ｖ以下で定格されるか、又は駆動及びスイッチトランジスタが共に、ｐチャネルトランジスタである、上記ディスプレイのいずれか。
ＯＬＥＤスタックが、セグメント化された下部電極と上部電極との間に単一のＯＬＥＤ発光ユニットを備えるか、又はＯＬＥＤスタックが、セグメント化された下部電極と上部電極との間に２つ以上のＯＬＥＤ発光ユニットを備える、上記ディスプレイのいずれか。いずれの場合においても、ＯＬＥＤスタックは、セグメント化された下部電極と上部電極との間の物理的距離がすべての画素にわたって一定であるか、又は上部電極が、ＯＬＥＤスタックが上面発光であるように、透明もしくは半透明であるか、又はその両方である、マイクロキャビティを形成し得る。２つ以上のＯＬＥＤ発光ユニットが存在するとき、それらは各々、電荷発生層（ＣＧＬ）によって互いから分離され得る。
駆動トランジスタが５Ｖ以下で定格されるか、又は駆動及びスイッチトランジスタが共に、ｐチャネルトランジスタである、上記ディスプレイのいずれか。
ＯＬＥＤスタックが、セグメント化された下部電極と上部電極との間に単一のＯＬＥＤ発光ユニットを備えるか、又はＯＬＥＤスタックが、セグメント化された下部電極と上部電極との間に２つ以上のＯＬＥＤ発光ユニットを備える、上記ディスプレイのいずれか。いずれの場合においても、ＯＬＥＤスタックは、セグメント化された下部電極と上部電極との間の物理的距離がすべての画素にわたって一定であるか、又は上部電極が、ＯＬＥＤスタックが上面発光であるように、透明もしくは半透明であるか、又はその両方である、マイクロキャビティを形成し得る。２つ以上のＯＬＥＤ発光ユニットが存在するとき、それらは各々、電荷発生層（ＣＧＬ）によって互いから分離され得る。
【0033】
バイポーラ接合トランジスタは、ベースが電圧源ＶＰＲＯＴＥＣＴもしくは電流源ＩＰＲＯＴＥＣＴのいずれかに接続され、エミッタがＯＬＥＤスタックの下部電極に接続されるノードに接続され、コレクタが外部電源に接続される、ＮＰＮトランジスタであるか、又は、バイポーラ接合トランジスタは、ベースが絶縁され、エミッタがＯＬＥＤスタックの下部電極に接続されるノードに接続され、コレクタが外部電源に接続される、ＮＰＮトランジスタであるか、又は、バイポーラ接合トランジスタは、駆動トランジスタとは別個のウェルに位置する、上記ディスプレイのいずれか。
【0034】
本ディスプレイは、良好な安定性及び寿命と共に、小さい画素ピッチ寸法で非常に高い輝度及びコントラストを提供する。
【図面の簡単な説明】
【0035】
【図1】ＯＬＥＤのための単純な先行技術制御回路を示す図である。
【図2】駆動回路及び保護回路を有する基本的な制御回路を示す図である。
【図3A】追加のスイッチトランジスタを有する基本的な制御回路の実施形態を示す図である。
【図3B】追加のスイッチトランジスタの代替配置を示す図である。
【図8】各駆動トランジスタのゲートが別個に制御され、単一のデータ線によって制御される直列の２つの駆動トランジスタを有する制御回路を示す図である。
【図9】各々が別個のデータ線によって制御され、直列の２つの駆動トランジスタを有する制御回路を示す図である。
【図10】単一のデータ線によって制御される直列の２つの駆動トランジスタを有する制御回路であって、２つの駆動トランジスタの各々のゲートが共通して制御される、制御回路を示す図である。
【図12】各々個々のスタックが１つのみのＯＬＥＤ発光ユニットを有し、横方向に隣接する３つの単色ＲＧＢ ＯＬＥＤスタックを伴う単一のＲＧＢマイクロディスプレイ１００の断面図である。
【図13】各々個々のスタックが３つのＯＬＥＤ発光ユニットを有し、横方向に隣接する３つの単色ＲＧＢ ＯＬＥＤスタックを伴うＲＧＢマイクロディスプレイ２００の断面図である。
【図14】２つのＯＬＥＤ発光ユニットを有するマルチモーダルマイクロキャビティＯＬＥＤスタック及びＲＧＢ色フィルタアレイを伴う直列マイクロディスプレイ３００の断面図である。
【図15】３つのＯＬＥＤ発光ユニットを有するマルチモーダルマイクロキャビティＯＬＥＤスタック及びＲＧＢ色フィルタアレイを有するマイクロディスプレイ４００の断面図である。
【発明を実施するための形態】
【0036】
本開示の目的のため、用語「の上（ｏｖｅｒ）」又は「より上（ａｂｏｖｅ）」は、関連した構造体が、別の構造体より上に、すなわち、基板とは反対の側面に、位置することを意味する。「上部」、「最上部」、「又は上方」は、基板から離れた側面又は表面を指す一方、「下部」、「最下部」、又は「下部」は、基板に最も近い側面又は表面を指す。別途記載がない限り、「の上（ｏｖｅｒ）」は、２つの構造体が直接接触状態にあり得るか、又はそれらの間に中間層が存在し得るかのいずれかとして解釈されるべきである。「層」とは、単一層が２つの側面又は表面（最上部及び最下部）を有すると理解されるべきであり、場合によっては、「層」は、まとめて考えられる複数の層を表すことがあり、単一層に限定されない。
【0037】
発光ユニット又は層について、Ｒは、赤色光（＞６００ｎｍ、望ましくは６２０～６６０ｎｍの範囲内）を主に放出する層を示し、Ｇは、緑色光（５００～６００ｎｍ、望ましくは、５４０～５６５ｎｍの範囲内）を主に放出する層を示し、Ｂは、青色光（＜５００ｎｍ、望ましくは、４４０～４８５ｎｍの範囲内）を主に放出する層を示す。Ｒ、Ｇ、及びＢ層は、示された範囲外の光をある程度生成し得るが、その量は常に原色未満であるということに留意することが重要である。Ｙ（黄色）は、大量のＲ光及びＧ光の両方を放出し、Ｂ光の量がはるかに少ない層を示す。「ＬＥＬ」は、発光層を意味する。別途記載のない限り、波長は、真空値で表現され、インシチュ値で表現されない。
【0038】
個々のＯＬＥＤ発光ユニットは、単「色」の光（すなわち、Ｒ、Ｇ、Ｂ、又は、Ｙ、Ｃ（シアン）、もしくはＷ（白色）などの２つ以上の原色の組み合わせ、）を生成し得る。単色の光は、同じ色の１つ以上のエミッタを有する単一の層、又は一次放出が同じ色に入る同じもしくは異なるエミッタを各々が有する複数の層によって、ＯＬＥＤユニット内で生成され得る。単一のＯＬＥＤユニットはまた、２色の光を放出する単一のエミッタを有する１つの層、２つの異なるエミッタを有する１つの層、又は単一であるが異なる色を各々が放出する複数の別個の層の組み合わせを有することによって、単一のＯＬＥＤユニット内に２つの色の組み合わせ（すなわち、Ｒ＋Ｇ、Ｒ＋Ｂ、Ｇ＋Ｂ）を提供し得る。単一のＯＬＥＤユニットはまた、３つすべての色の光を放出する１つの層、又は、単一の（しかし異なる）色を各々が放出し、その総和が白色である、複数の別個の層の組み合わせを有することによって、白色光（Ｒ、Ｇ、及びＢの組み合わせ）を提供し得る。個々のＯＬＥＤ発光ユニットは、単一の発光層を有し得るか、又は２つ以上の発光層（互いに直接隣接するか、もしくは中間層によって互いから分離されるかのいずれか）を有し得る。個々の発光ユニットはまた、発光を促進すること、及び発光ユニットにわたる電荷輸送を管理することなどの望ましい効果を提供するために、正孔輸送層、電子輸送層、阻止層、及び先行技術において知られているその他のものなど、様々な種類の非発光層を含み得る。
【0039】
ＯＬＥＤ発光ユニットは複数の層を備え得るため、個々のユニットは時として「スタック」と称されるが、複数のユニットを有するＯＬＥＤデバイスと混同されることがある。本出願においては、「積層型」ＯＬＥＤは、基板の上で互いの上に積層された少なくとも２つのＯＬＥＤ発光ユニットを有するため、デバイス内には複数の光源が存在する。本発明の積層型ＯＬＥＤにおいて、個々のＯＬＥＤ発光ユニットは、電荷発生層（ＣＧＬ）によって互いから分離され、別個に及び独立して制御される中間電極によって分離されない。ＯＬＥＤ発光ユニットと考えられるためには、ＣＧＬによって別の光発生ユニットから分離されなければならない。故に、ＯＬＥＤ発光ユニットのうちの１つに隣接するが、ＣＧＬによってそれから分離されない発光層は、別個のユニットに含まれると考えられない。スタック内で、個々のＯＬＥＤ発光ユニットのすべて又は一部は、同じであり得るか、又はそれらはすべて互いとは異なり得る。ＯＬＥＤスタック内で、個々のＯＬＥＤ発光ユニットは、上部陰極と下部陰極との間に任意の順で配置され得る。積層型ＯＬＥＤは、単色であり得るか（ＯＬＥＤスタックの全画素が同じ色の光、例えば、緑色光、を主に放出する）、又は、マルチモーダル発光を有し得る（全画素が２つ以上の色の光（例えば、黄色又は白色）を放出するか、もしくは異なる画素が、発光全体が２つ以上の色の光を含むように、異なる色の光を放出するか、のいずれかである）。
【0040】
いくつかの場合において、ＯＬＥＤスタックの閾値電圧（Ｖｔｈ）は、著しい発光が電圧軸へ戻り始めた後のＩ－Ｖ曲線の線形外挿法によって推測され得る。この方法は、ＯＬＥＤについてのＩ－Ｖ応答曲線がそれらの応答範囲にわたって完全に線形ではない場合があることから正確ではないため、この様式で計算される値は正確ではない。この方法の一般的範囲は、＋／－１０％である。より正確には、閾値電圧は、電流密度が露出した陽極層の０．２ｍＡ／ｃｍ２を超えない電圧として規定することができ、少なくともいくらか信頼できる検出可能な輝度、すなわち、少なくとも５ｃｄ／Ａが存在する。これが本出願で使用される方法である。
【0041】
以下において、トランジスタは、「オン」又は「オフ」であると称され得る。「オフ」のトランジスタにおいて、ゲートに送信される信号は、電流が端子を通過しないように意図され、言い換えると、この信号（典型的には、ＣＶ＝０）は、トランジスタが、「オフ」に切り替えられるのではなく、「オフ」へと規制されるように、電流がトランジスタを通過しないことを信号が要求することを指し示すものである。そのような場合、トランジスタが「オフ」であり得るとしても、依然としていくらかの漏れ電流が存在し得る。同様に、「オン」のトランジスタにおいて、ゲートに送信される信号は、少なくともいくらかの電流が端子を通過することになるように意図され、言い換えると、この信号（典型的には、ＣＶ＝０より大きいが２５５より小さい）は、トランジスタが、「オン」に切り替えられるのではなく、「オン」へと規制されるように、画素からのある程度の発光を画像が要求することを指し示すものである。同様の方式で、画素又はＯＬＥＤは、画像の要件に従って「オン」又は「オン」であると称され得、そのため、適切な信号が、画素又はＯＬＥＤに送信される。
【0042】
シリコンバックプレーンは、シリコンウェハ（スライス又は基板とも呼ばれる）から得られる。それらは、集積回路の製作に使用される、結晶シリコン（ｃ－Ｓｉ）などの半導体の薄いスライスである。ウェハは、ウェハ内又はウェハ上に構築されるマイクロ電子デバイスのための基板としての役割を果たす。それは、ドーピング、イオン注入、エッチング、様々な材料の薄膜蒸着、及びフォトリソグラフィパターニングなどの多くの微細加工プロセスを経る。最終的に、個々の超小型回路は、ウェハダイシングによって分離され、集積回路としてパッケージングされる。シリコンは格子間隔を伴うダイヤモンド立方体構造を有しており、ウェハは、規則的な結晶構造を有する結晶から成長する。ウェハへと切断されるとき、表面は、結晶方位として知られるいくつかの相対的方向のうちの１つにおいて整列される。シリコンウェハは、通常、純度１００％のシリコンではなく、それどころか、初期の不純物ドーピング濃度のボロン、リン、ヒ素、又はアンチモンで形成され、これが溶解物に追加されて、ウェハをバルクｎ型又はｐ型と規定する。背景については、“Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ Ｍａｎｕｆａｃｔｕｒｉｎｇ”，Ｓｏｕｋ，Ｌ．，Ｅｄ．，２０１８の７章を参照されたい。シリコンバックプレーンは、単結晶Ｓｉウェハであることが望ましい。
【0043】
積層型ＯＬＥＤの動作のための制御回路を提供するために、トランジスタが、コンデンサ、抵抗器、接続ワイヤ又はバスバー、及び同様のものなどの他の構成要素と一緒に、シリコンウェハの表面上に提供される。例えば、Ｔ．Ａｒａｉ、“Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ ＴＦＴ Ｔｅｃｈｎｏｌｏｇｉｅｓ ｆｏｒ ｔｈｅ ＡＭ－ＯＬＥＤ Ｄｉｓｐｌａｙ ｍａｎｕｆａｃｔｕｒｉｎｇ”，Ｔｈｅｓｉｓ，Ｎａｒａ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ，２０１６；Ｍ．Ｋ．Ｈａｎ，Ｐｒｏｃ．ｏｆ ＡＳＩＤ’０６，８－１２ Ｏｃｔ，Ｎｅｗ Ｄｅｌｈｉ；米国特許第９０６６３７９号；及び米国特許第１０１６３９９８号を参照されたい。トランジスタは、構造の一部としてシリコンウェハを組み込む場合とそうでない場合があるか、又は、薄膜トランジスタ（ＴＦＴ）として表面に蒸着される別個の材料から調製され得るということを理解されたい。
【0044】
トランジスタは、多種多様の半導体材料を使用して作製され得る。シリコンベースのトランジスタの特性は、シリコンの結晶状態に依存し、すなわち、半導体層は、アモルファスシリコン、微結晶シリコンのいずれかであり得るか、又はそれは、ポリシリコンへとアニーリングされ得る（低温度ポリシリコン（ＬＴＰＳ）及びレーザアニーリングを含む）。
【0045】
好適な制御回路を有するシリコンバックプレーンの製造は、非常によく知られ、また理解されている、予測可能な技術である。しかしながら、製造プロセス及び設備の費用及び複雑性が理由で、多くの場合、特定のバックプレーンを製造するために施設を建築することは実用的ではない。代わりに、業界においては、マイクロ電子デバイスの機能特性がより標準化されるようになったファウンドリーモデルが広く採用されてきた。この標準化は、設計が製造から分けられることを可能にした。適切な設計規則に従った設計は、互換性のある製造方法を有する異なる企業によって、より容易及び安価に製造され得る。この理由のため、シリコンバックプレーン上の制御回路は、通常、バックプレーンの製造業者によって提供される様々なオプションから選択される標準部品の使用に限定される。例えば、シリコンバックプレーンの製造業者は、１．８Ｖ、２．５Ｖ、３．３Ｖ、５Ｖ、８Ｖ、及び１２Ｖで定格されるトランジスタの様々な標準設計を顧客の設計へと組み込むというオプションを提供し得るが、提供された設計に含まれないトランジスタを（多大な費用なしに）提供することはできない。
【0046】
本出願の目的のため、「低電圧」（ＬＶ）は、５Ｖ以下で安全かつ確実に動作するようにサイズ決定、設計、及び定格されるアナログマイクロ電子部品と定義される。「高電圧」（ＨＶ）マイクロ電子デバイスは、通常、１８～２５Ｖの範囲内にあると考えられる。「中電圧」（ＭＶ）マイクロ電子デバイスは、通常、ＬＶとＨＶとの間にあるものと考えられる。これらの定格電圧は、製造業者によって設定され、製造業者は、各トランジスタの設定最大電圧を超えることを推奨しないということに留意されたい。
【0047】
相補型金属酸化物半導体（ＣＭＯＳ）技術は、複雑な集積回路を実現するために、ｐ型及びｎ型金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）を使用する。製造プロセスに応じて、利用可能な異なる電圧領域（すなわち、１．８Ｖ、２．５Ｖ、３．３Ｖ、５Ｖ、１２Ｖなど）が存在する。すべての電圧領域において、ＭＯＳＦＥＴトランジスタは、ドレイン、ソース、ゲート、及びバルク／ウェルを有する。ＭＯＳＦＥＴのベースは基板であり、ｎチャネルＦＥＴの場合、基板は、低ドーピング率を有するｐ型ドープ基板又はウェルであり、ｐチャネルＦＥＴの場合、基板は、低ドーピング率を有するｎ型ドープウェルである。ソース領域及びドレイン領域は、ｎチャネル又はｐチャネルＦＥＴの場合、ｎ又はｐ型を有する高度にドープされた領域から形成される。制御されたチャネルが、ソースとドレインとの間に形成され、薄い酸化物により絶縁され、典型的には、ゲートとして作用するポリシリコンの層で被覆される。ＦＥＴの４つすべての端子（ソース、ドレイン、ゲート、基板／ウェル）は、最終的にＯＬＥＤに接続する金属相互接続層に、金属接触によって接続される。
【0048】
マイクロディスプレイの発光総面積は小さく、必要な画素ピッチを達成するために、画素ごとの制御回路に利用可能な空間は限られる。フルカラーマイクロディスプレイの場合、個々の画素ごとの制御回路によって占有される空間は、１００平方ミクロンを超えるべきではなく、好ましくは、５０平方ミクロンを超えるべきではない。すべての画素が同じ色を放出するモノクロマイクロディスプレイの場合、制御回路のための空間は、より少ない画素が必要とされるために、３～４倍大きくなり得る。
【0049】
好適な低電圧５Ｖトランジスタにおいて、すべての端子の任意の対の間の最大電圧は、デバイスに損傷を与えることなく５Ｖを超えることはできない。１０％過電圧の典型的な安全マージンが、短期間は許容される。５Ｖ超で定格される中電圧トランジスタ（例えば、７．５Ｖで定格されるもの）は、一般に、５Ｖトランジスタと同じセットアップを有するが、より高い電圧に耐えるために、より厚いゲート酸化物及びより大きい幾何形状（チャネル幅及び長さ）を有する。故に、ＭＶトランジスタは、通常、対応するＬＶトランジスタよりも大きく、またより多くの空間を占有することになる。
【0050】
トランジスタは、それらの定格電圧に関係なく任意のサイズ範囲で作製され得るが、マイクロディスプレイ応用に好適な５Ｖで定格される低電圧ＭＯＳトランジスタは、２０平方ミクロンを超えない、及び好ましくは１０平方ミクロンを超えない総面積を有する。マイクロディスプレイ応用のための５Ｖトランジスタの好適なチャネル面積（チャネル長さ×チャネル幅）は、１平方ミクロンを超えない、及び好ましくは、０．３０平方ミクロンを超えないものとする。２つのトランジスタ接点は各々、１平方ミクロンを超えない、及び好ましくは、０．３０平方ミクロンを超えないものとする。
【0051】
本出願の目的のため、保護回路のための好適なＢＪＴは、一般的なセットアップがＮＰＮ型及びＰＮＰ型の両方において垂直であることである。ＮＰＮ ＢＪＴの場合、コレクタは、低ｐドーピングを有する共通のシリコン基板（バルク）の内側の低ドープディープｎウェルとして形成される。ベースは、ディープｎウェルの内側のｐウェルとして形成され、高度にドープされたｐ領域によって接続される。ＢＪＴのエミッタは、ｐウェルの内側の高度にドープされたｎ領域で形成される。エミッタ領域の典型的なサイズは、約５００ｎｍ×５００ｎｍであり、小さい画素サイズを可能にするために、０．３０平方ミクロンを超えない好ましい限度を有する。ＢＪＴのすべての端子（バルク、ベース、エミッタ、コレクタ）の任意の対の間の最大電圧は、デバイスに損傷を与えることなく５Ｖを超えることはできない。１０％過電圧の典型的な安全マージンが、短期間は許容される。
【0052】
ＯＬＥＤディスプレイ（多くの場合、「ＡＭＯＬＥＤ」と呼ばれる）は、電気的活性化の際に光（発光）を発生させるＯＬＥＤ画素のアクティブマトリックスからなり、これは、シリコンチップに位置するトランジスタ又はＴＦＴアレイ上に蒸着又は統合されており、このアレイが、各々個々の画素に流れる電流を制御するために一連のスイッチとして機能する。典型的には、この連続した電流は、（発光をトリガするために）各画素における少なくとも２つのトランジスタによって制御され、一方のトランジスタが、貯蔵コンデンサの充電を開始及び停止し、第２のトランジスタが、画素への定電流を作成するために必要とされるレベルで電圧源を提供する。
【0053】
これは、先行技術のＡＭＯＬＥＤ画素設計の最も単純な形式を表す図１に例示される。画素メモリを有する最も単純なＡＭＯＬＥＤ画素は、２つのトランジスタ及び１つのコンデンサを使用する。電流駆動トランジスタＭＰ２は、従来、供給電圧ＶＤＤからＯＬＥＤの陽極へ接続される。１つのトランジスタ（ＭＰ２）は、ＯＬＥＤのための電流を駆動し、別のトランジスタＭＰ１（スキャントランジスタとしても知られる）は、貯蔵コンデンサＣ１上への電圧をサンプリングして保持するためにスイッチとして作用する。駆動トランジスタＭＰ２を通過する電流ＶＤＤを制御するデータ線（ＶＤＡＴＡを供給する）が存在する。ＭＰ１を制御し、これに伴ってコンデンサＣ１を充電するための選択線が存在する。一般に、トランジスタは、固有キャパシタンスを有するため、トランジスタの固有キャパシタンス及びトランジスタを通じた漏れ電流に応じて、追加のキャパシタンスが必要とされない場合がある。図１以降の図においては、存在する任意のコンデンサは、明瞭性のために図面に必ずしも示されない。
【0054】
高輝度を提供するためにＯＬＥＤスタックによって必要とされる高電圧／電流は、電源ＶＤＤとＯＬＥＤスタックの下部電極との間に位置する駆動トランジスタを有する駆動回路、及び追加的にバイポーラ接合トランジスタを備える保護回路を備える制御回路によって安全に取り扱われ得るということが分かっている。この配置は、トランジスタを通じた著しい漏れ電流なしにＯＬＥＤ画素を駆動することを可能にし、その結果として、コントラストの損失又はＬＶ回路への損傷なしに高明度が得られる。
【0055】
任意のサイズのディスプレイに好適な基本的な制御回路配置は、図２に示される。この回路は、点線によって示されるように、第１の端子（ｐチャネルトランジスタでは、ソース）においてＶＤＤ（外部電源）に接続され、第２の端子（ｐチャネルトランジスタにおいては、ドレイン）においてＯＬＥＤの下部電極に接続される駆動トランジスタＴ１（ｐチャネルトランジスタとして示される）を備えた駆動回路を含む。駆動トランジスタＴ１のゲートは、データ線及びインライン選択トランジスタＴ３（「スキャン」トランジスタ）を介して制御され、インライン選択トランジスタＴ３のゲートが選択線ＳＥＬＥＣＴ１によって制御される。ＶＤＤに関連する非ゼロ信号をデータ線与え、データ線からの非ゼロ信号がＴ１のゲートに流れるようにＳＥＬＥＣＴ１を介してＴ３を「オン」にすることによってＴ１が「オン」になるように選択されると、ＯＬＥＤスタックの下部電極に電流が流れ、それによって光を放出する。ＶＤＤに対してゼロ（又は非常に小さい）信号をデータ線に与えてＴ３を「オン」にすることによってＴ１が「オフ」になるように選択されると、ＯＬＥＤスタックに電流は流れない。
【0056】
図２において、駆動回路の駆動トランジスタ（Ｔ１）は、表示されている画像に従って適切なレベルでＯＬＥＤ画素に流れる電圧及び電流を規制するための機能を有する。駆動トランジスタはｐチャネルＭＯＳＦＥＴトランジスタであることが好ましい。駆動トランジスタは、ＬＶ（５Ｖ以下）又はＭＶ（＞５Ｖ）、好ましくは、制御回路によって占有される空間を最小限にするためにＬＶであり得る。駆動回路のスキャントランジスタ（Ｔ３）は、駆動トランジスタのゲートにデータ信号を供給し、ならびに存在する場合、オプションのコンデンサＣ２を、そのゲートに印加されるスキャン信号に従って充電する機能を有する。
【0057】
図２は、ＶＤＤと、スキャントランジスタＴ３と駆動トランジスタＴ１のゲートとの間のデータ線上のノードとの間に接続される貯蔵コンデンサＣ２を示す。スキャントランジスタＴ３が「オン」であるとき、このコンデンサ上の電荷は変更され得る。しかしながら、Ｃ２などのコンデンサの使用は任意選択であり、回路は、コンデンサを有さなくてもよく、又は所望の通りに任意の数のコンデンサを有してもよい。コンデンサの参照電圧は、ＶＤＤ又は何らかの他の電圧であり得る。
【0058】
図２に示される基本的な制御回路は、鎖線によって示されるように、バイポーラ接合トランジスタ（ＢＪＴ）を備えた保護回路をさらに含む。保護回路は、ＯＬＥＤが「オフ」又は非発光であることが意図されるときにはいつもＯＬＥＤの陽極における電圧をある特定のレベルより上に維持するように設計され、高コントラストを維持するようにすることができる。ＯＬＥＤのピーク輝度がより高くなることを可能にするために、カソード電圧が減少されると（より負の電圧）、保護回路は、駆動及びスイッチトランジスタをデバイスの最大定格に反する電圧レベルから保護するために、黒色又は低い輝度を表示している画素に追加の電流を提供するように設計される。
【0059】
図２に示されるように、バイポーラ接合トランジスタＢＪＴ１は、ＶＤＤに接続されるコレクタ（ｃ）を有し、エミッタ（ｅ）は、Ｔ１とＯＬＥＤスタックの下部電極との間のノードに接続され、ベース（ｂ）は、電圧源ＶＰＲＯＴＥＣＴ又は電流源ＩＰＲＯＴＥＣＴのいずれかである電源５０に接続される。保護回路内でＢＪＴを使用する１つの利益は、ベース電流からコレクタ電流への電流増幅である。所望の場合、ＢＪＴのコレクタは、ＶＤＤとは異なる別個の電源に接続され得る。電源ＶＰＲＯＴＥＣＴ又はＩＰＲＯＴＥＣＴは、すべての画素に共通であり得る。ＶＰＲＯＴＥＣＴ又はＩＰＲＯＴＥＣＴは一定である場合とそうでない場合とがあるが、ＯＬＥＤが発光している、又は発光していないことが意図されるかどうかに応じて変化し得るということに留意されたい。これは、シャッタを通じてディスプレイの持続性を低減するためにスイッチトランジスタと共に使用されるときに有利になり得る。図２では、ＢＪＴ１は、「ＮＰＮ」タイプのＢＪＴトランジスタ（好ましい）として示されているが、設計において適切な変更を伴って「ＰＮＰ」トランジスタであってもよい。
【0060】
ＮＰＮタイプのＢＪＴの場合、ＯＬＥＤの下部電極におけるエミッタ電圧ＶＥがベース電圧ＶＢよりも大きく、ＶＢがコレクタ電圧ＶＣよりも小さいとき（ＶＥ＞ＶＢ＜ＶＣ）はいつもＢＪＴは停止モードにあり、特に電流はＢＪＴを通過しない。しかしながら、ＯＬＥＤの下部電極における電圧ＶＥが電圧ＶＢよりも小さく、ＶＢがＶＣよりも小さいとき（ＶＥ＜ＶＢ＜ＶＣ）はいつもＢＪＴは、順方向アクティブモードにある。このモードでは、ベース－エミッタ接合は順方向バイアスされ、ベース－コレクタ接合は逆バイアスされるため、コレクタ－エミッタ電流は、ベース電流にほぼ比例することになる。
【0061】
故に、図２において、ＢＪＴ１のＶＣがＶＤＤであり、ＶＰＲＯＴＥＣＴ（ＶＢである）がＶＣＡＴＨＯＤＥ上のＯＬＥＤのＶｔｈ未満であるように設定され、下部電極における電圧ＶＥがＶｔｈ＋ＶＣＡＴＨＯＤＥよりも高いときは、ＢＪＴ１は常に「オフ」であるが、ＶＥがＶｔｈ＋ＶＣＡＴＨＯＤＥを下回るとき（すなわち、Ｔ１が「オフ」であるときは）は、下部電極における電圧は常にＶｔｈ＋ＶＣＡＴＨＯＤＥ近くに維持される。したがって、カソード電圧が特定の値を下回って減少する（より負の電圧）ときにおいて常に、端子間に付加された電圧が定格を超えることから駆動及びスイッチトランジスタを保護するために、保護回路は、いつも、常に十分な電流を提供するように設計される。さらには、ベース電圧Ｂ（ＶＰＲＯＴＥＣＴ）をＯＬＥＤのターンオン電圧より低く設定することによって（Ｖｃａｔｈｏｄｅを上回るＶｔｈ）、ＯＬＥＤの下部電極に供給される電圧がＶＣＡＴＨＯＤＥ上のＶｔｈより大きいか、又はそれに等しいときは常に電力損失が最小限にされる。
【0062】
図２に示される保護回路を利用するいくつかの実施形態において、ＢＪＴのベース電圧（ＶＢ）は、いかなる外部電源からも絶縁される。すなわち、電源５０（ＶＰＲＯＴＥＣＴ又はＩＰＲＯＴＥＣＴ）とＢＪＴのベースとの間に電気接続は存在しない。ＢＪＴは、図８に示されるような既存のコレクタ及びエミッタ接続と共に物理的に存在するが、ベース接続は、依然として存在するものの、いかなる外部ソースにも接続されない。そのような場合、ＶＢが、任意の特定の値に意図的に維持されることも、任意の電圧又は電流がそれに意図的に印加されることもない。ＶＢは、ＯＬＥＤを動作させるアクティブ制御回路の一部として留まる電圧ＶＣ及びＶＥとは独立して「フロート」とすることが許される。それにもかかわらず、高インピーダンスで内部的にベースをバイアスするバックプレーン内の寄生電流経路が存在し得る。このタイプの実施形態において、ＶＢは、回路内での寄生電流の発生が理由で、ＯＬＥＤの動作中に変化し得るということに留意されたい。
【0063】
保護効果は、ベース電圧が意図的に制御されないように、ＢＪＴのベースが絶縁され、外部電源に接続されないときにも依然として観察され得るため、この実施形態では、保護回路は依然として、ＯＬＥＤの陽極においていくらかの電流及び電圧を提供していることが示唆される。いかなる特定の理論又は推論に限定されることなく、近傍ｎウェル（例えば、駆動トランジスタＴ１のｎウェル）は、ＢＪＴ ＢＪＴ１のｐウェル（ベース）へ移動する正孔のソースであり得る。これらの正孔がベース内にあると、それらは、空乏領域を越えてｎ型エミッタコンタクト（ＯＬＥＤ陽極パッド）へ拡散し、順方向にベースエミッタダイオードを通って流れる。これは、エミッタからベース内への熱的に励起された電子の拡散によって補完され、次いでベース及び空乏領域を通じてコレクタ内へ輸送され、これはベースとコレクタとの間の大きい電場電位によって促進される。このシナリオでは、近傍ｎウェルからの正孔は、通常は外部ＶＰＲＯＴＥＣＴ接続に由来するベース内へ電荷（正孔）を提供する。ＯＬＥＤ陽極電圧が非常に低いレベル（例えば、積層型ＯＬＥＤユニットで黒色を示す）まで低下すると、駆動回路トランジスタのうちの１つの近傍ｎウェル（ＶＤＤにある）とＢＪＴベース（ＯＬＥＤ陽極電圧にある）との間の電位差は、非常に大きく、駆動－トランジスタウェルからＢＪＴベース内への正孔の流れを増加させる。ベース電流におけるこの増加は、ＢＪＴによる増幅に起因するエミッタ電流を増加させる。
【0064】
しかしながら、保護回路によって提供される保護効果は、フレームごとに異なり、画像の新規フレームごとに適切にリセットされることが必要とされ得る。ＢＪＴベースが外部電源に接続され、フレームごとにアクティブ制御されているとき、これは問題ではない。ＢＪＴのベースが絶縁され、意図的に接続されない実施形態の場合、スキャントランジスタによって画素が「オフ」にされるときに各フレームのリセットが実施される。
【0065】
他の実施形態において、ＢＪＴのＶＢは、自己バイアスされ得る（時として、「ベースバイアス」を有すると称される）。ＢＪＴが自己バイアスされるとき、ＢＪＴのベースに印加される外部制御された入力信号は存在しないが、ＢＪＴのベースに印加される信号は、一定供給電圧（すなわち、ＶＤＤ）の値とトランジスタに接続された任意のバイアス抵抗器の値によって設定される。ＢＪＴのベースの自己バイアスを実現するための１つの方法は、「固定ベースバイアス回路」を形成することである。この配置では、ＢＪＴのベースは、単一の電流制限抵抗器により定電源（すなわち、ＶＤＤ）に接続される。ディープｎウェルを通る電流経路は、そのような抵抗を提供し得る。ＢＪＴのＶＢが、画素明度の変化に応答してＶＥに従うと、ベースバイアスが変化し、ＢＪＴのベース電流（ＩＢ）も同じく変化し、ＯＬＥＤ陽極電圧に応答した保護電流を提供する。代替的に、単純な電圧分配器ネットワークが、必要とされるバイアス電圧を提供することができる。このタイプの実施形態において、バイアス電圧及び結果として生じる各画素内の寄生電流は、ＯＬＥＤの動作に応答することになるということに留意されたい。当該応答は、トランジスタを効果的に保護することができる。
【0066】
保護回路の一部として使用されるとき、ＢＪＴトランジスタ設計は、画素サイズがより小さい。加えて、順方向アクティブモードＢＪＴのための固有増幅因子は、比較的小さい寄生電流がはるかに大きい保護電流を発生させることができることを意味する。したがって、参照／保護電圧源からの電流は、はるかに小さく、参照電圧相互接続における電圧低下は劇的に低減される。
【0067】
積層型ＯＬＥＤ構造は、黒色レベル（Ｖｔｈ未満、例えば、２ｕＡ／ｃｍ２）から白色レベル（２０ｍＡ／ｃｍ２）までの電圧範囲が比較的一定であり、約６Ｖ未満であるように設計することができる。このような構造は、約１０，０００：１以上のコントラストを結果としてもたらすことができるが、電流密度の上限における電流効率低下に起因してコントラストはこれよりわずかに小さくなり得る。この電圧範囲はおおよそ、駆動トランジスタが電流を停止したときの電流範囲の下限においてのみアクティブになる保護回路を備えたＬＶトランジスタの許容動作範囲内にある。すなわち、当該範囲の低電流端において、保護回路は、追加的に、ＯＬＥＤを通る電流密度が約２ｕＡ／ｃｍ２より低くなることを防止する。しかしながら、それは、より高いコントラストを達成する能力も制限することがある。このわずかに上昇した黒色レベル及び減少したコントラストと引き換えに、保護回路は、カソード電圧を下げることによって、画素駆動回路においてより高いピーク明度を実現し、又は、ＬＶトランジスタが特定の電圧範囲内で動作しているという保証を伴って、ＯＬＥＤ経年劣化に起因する効率低下を補償する。
【0068】
しかしながら、図２に示される制御回路は、モーションブラーを最小限にするために必要なシャッタ機能を提供するための対策がないことから、すべてのマイクロディスプレイの応用に適していない場合がある。シャッタ機能を提供することによってモーションブラーを防ぐか、又は最小限にするために、駆動トランジスタ（その画素に供給される電力を制御する）の動作に関係なく、特に、駆動トランジスタが「オン」である（電流を通す）ときに電流がＯＬＥＤに流れるのを防ぐスイッチトランジスタを駆動回路に追加することができる。画素にとって適した時に、表示されるべき画像が当該画素が「オン」である（そのため、駆動トランジスタが「オン」である）ことを要求するときであってもＯＬＥＤ画素が「オフ」にされるようにスイッチトランジスタは選択され得る。これは、単一フレームの間においてディスプレイ内の画素のすべての区域又は交代する区域を「オフ」（非発光）にすることを可能にし、これによりマイクロディスプレイ内のモーションブラーの知覚が最小限とされる。
【0069】
図３Ａは、マイクロディスプレイ応用に特に好適なスイッチトランジスタを有する制御回路の実施形態を示す。ゲートが選択線ＳＥＬＥＣＴ２からの信号によって制御され、スキャントランジスタＴ３と駆動トランジスタＴ１との間においてデータ線に沿って配置された「スイッチ」トランジスタＴ２が存在する。図示されるように、スイッチトランジスタＴ２の一方の端子（ｐチャネルトランジスタでは、ソース）は、スキャントランジスタＴ３の一方の端子（ｐチャネルトランジスタでは、ドレイン）に接続され、Ｔ２の他方の端子（ドレイン）は、駆動トランジスタＴ１のゲートに接続される。Ｔ３及びＴ２は直列である。この実施形態において、スイッチトランジスタの目的は、回路の他の構成要素と組み合わされて、シャッタ機能を提供するためにＯＬＥＤ画素に流れる電流をオン及びオフに切り替えることである。
【0070】
例えば、画像を表示するためのマイクロディスプレイの通常の非シャッタ動作の間、データ線からの信号（画像に従う）がＴ１のゲートに流れることを可能にするためにＳＥＬＥＣＴ１に従ってスキャントランジスタＴ３が選択される。これは、画素が発光することを可能にする。いくつかの応用において、ＳＥＬＥＣＴ１によるＴ３の活性化は画素の行に沿ったものであり得るが、それに応じてデータ線は行に沿って画素ごとに適切な信号を供給する。この時間の間、Ｔ３からのデータ信号がＴ１のゲートに渡されるように、ＳＥＬＥＣＴ２からの信号に従ってＴ２が「オン」であるように選択される。いくつかの応用において、ＳＥＬＥＣＴ２は、画素の列に共通であり得る。
【0071】
シャッタ機能を供給するため、画素が通常は発光しているべきいくらかの短い時間期間にわたって、画素が発光するのを防ぐ必要がある。シャッタ期間を生じさせるために、Ｔ１のゲートが「オフ」信号（すなわち、ＣＶ＝０）を受信するように、Ｔ３と協働してＳＥＬＥＣＴ２からの信号によってＴ２が活性化され得る。信号が一度に２つ以上の画素に同時に印加され、そのため、そのグループ内のすべての画素が発光しないように、ＳＥＬＥＣＴ２はいくつかの画素（望ましくは、画素の列）にわたって共通とすることができる。これは、個々の画素の駆動トランジスタのゲート（及び、存在する場合、貯蔵コンデンサＣ２）にデータ信号を印加するために、フレーム時間のごく一部（例えば、１２００行を有するディスプレイの場合１／１２００）においてのみオンであるスキャントランジスタＴ３の目的とは異なる。Ｔ２及びＴ３は、互いから独立して動作し、それらのゲートは、異なる信号線（ＳＥＬＥＣＴ１及びＳＥＬＥＣＴ２）によって制御される。各フレームの間のいくらかの時間において、両方が「オン」であり、両方が「オフ」であり、また一方が「オン」で他方が「オフ」であり得る。
【0072】
附加的な貯蔵コンデンサＣ２は、ＶＤＤと、スイッチトランジスタＴ２とＴ１のゲートとの間のデータ線上のノードとの間に接続される。スキャントランジスタＴ３が「オン」であるとき（動作のこの部分の間、Ｔ２もまた同様に「オン」である）、このコンデンサは、Ｔ１のゲートにおける電圧が一定であるように充電され得る。いくつかの実施形態において、Ｃ２は、存在する場合、Ｔ３とＴ２との間のノードに接続され得る。
【0073】
図３Ｂは、スイッチトランジスタを有する回路の代替配置を示す。この配置では、Ｔ３及びＴ２は、直列ではなく並列に接続される。Ｔ３のゲートは、ＳＥＬＥＣＴ１によって制御され、一方の端子は、データ線に接続され、他方は、Ｔ２との共通ノードを通じてＴ１に接続される。Ｔ２のゲートは、ＳＥＬＥＣＴ２によって制御され、一方の端子は、データ線に接続され、他方は、Ｔ３との共通ノードを通じてＴ１に接続される。この実施形態において、通常動作中、画素ごとに、ＳＥＬＥＣＴ１によって制御され、Ｔ３を通じたデータ線からの適切なデータ信号がＴ１のゲートに供給されるようにＴ２が「オフ」となる。シャッタ期間中、ＳＥＬＥＣＴ２によって制御され、Ｔ２を通じたデータ線からの適切なデータ信号（すなわち、ＣＶ＝０）がＴ１のゲートに供給されてＴ３が「オフ」となり、ＳＥＬＥＣＴ２に接続された画素は発光しない。
【0074】
図３Ａ及び図３Ｂに示される実施形態の両方において、Ｔ３及びＴ２ならびにＳＥＬＥＣＴ１及びＳＥＬＥＣＴ２は、Ｔ１のゲートを制御するために一緒に同調して作用する。基本的に、マイクロディスプレイが正常に画像を表示しているとき、Ｔ１は、Ｔ２が干渉しないように設定されている状態においてＴ３に従って制御される。しかしながら、シャッタ期間中、Ｔ３が干渉しないように設定された状態でＴ２に従ってＴ１は制御される。
【0075】
例えば、図３Ａに示されるように、非常に短い時間においてＳＥＬＥＣＴ１がデータ線に平行して走る回路、ＣＶ＝０を各画素内へ負荷することによって画素の列をシャッタすることが可能である。図３Ａにおいて、「ローリングシャッタ」機能のために１つの列をシャッタする場合、各列を一度に１つずつシャッタするための動作は、まず、ＳＥＬＥＣＴ１によってすべての行を「オン」に選択し、１つの列のデータ線をＣＶ＝０に設定し、最後に、列をオフにするためにＳＥＬＥＣＴ２にパルスを与えることである。
【0076】
代替的に、図３Ａに示されるように、Ｃ２がＴ３とＴ２との間のノードに接続される回路の場合、グローバルシャッタ機能は、まずＴ３を使用してＣ２に対してすべてのデータ電圧を（通常のように）順次に印加し、次いですべてのＳＥＬＥＣＴ２線を活性化することによってディスプレイ全体についてＴ２を「オン」にして発光を開始することである。発光を停止するためには、所望の時間においてすべてのデータ線をＣＶ＝０に設定し、それに続いて、すべてのＳＥＬＥＣＴ１にパルスを与え、すべてのＴ３トランジスタをオンにしてディスプレイの発光を停止（シャッタ）し、最後に、すべてのＴ２トランジスタを閉じて、再び開始する。
【0077】
先行技術において知られているように、ＭＯＳＦＥＴトランジスタは、所望の通りに実施するために真性ボディダイオード接続を必要とする。ＭＯＳＦＥＴトランジスタの構造に起因して、寄生ダイオードが本質的に存在し、それがトランジスタの動作に影響を及ぼし得る。一般的に、バイアスを適用するために、真性ボディダイオードは内部的又は外部的に電源に接続される。これらのボディ接続は、「バルク接続」又は「トランジスタウェル」及び他の用語で称される。
【0078】
図４は、図３Ａの１つの実施形態であって、ＩＢＤ１、ＩＢＤ２、及びＩＢＤ３が別々の電圧源ＶＤＤ２に対する真性ボディダイオード接続（Ｔ１、Ｔ２、及びＴ３のための）である実施形態を示す。これらのトランジスタは、真性ボディダイオード接続のために同じウェルを共有することができる。しかしながら、Ｔ１に電力を供給するために使用される同じ電源ＶＤＤがＩＢＤのためにも同様に使用され得る。すなわち、ＶＤＤ及びＶＤＤ２は共通ソースである。
【0079】
しかしながら、構成要素のうちのいずれかの動作電圧範囲外に出ることを回避するために、トランジスタのうちの１つ以上がＳｉバックプレーン上の独自の別個のウェル中においてフローティングされていることが望ましい場合がある。特に、駆動トランジスタＴ１及びスイッチトランジスタＴ２の両方がｐチャネルトランジスタであるとき、各トランジスタは、独自の別個のｎウェルに配置することができる。これによって、同じｎウェル内にある両方のトランジスタにより得られるより大きいＯＬＥＤの制御のための動的電圧範囲とすることができる。直列接続されたトランジスタのために絶縁され、浮遊され、又は異なるウェルを使用することは、先行技術において知られており、例えば、米国特許第９０６６３７９号、米国特許第５７６４０７７号、米国特許第７７６８２９９号、米国特許第９７２８５２８号、及び特開ＪＰ２０１６２００８２８を参照されたい。
【0080】
これは、図４に類似した図５に例示され、Ｔ１は、ＩＢＤ１を介したＶＤＤ２への接続を通じてバイアスされる１つのウェルを占有し、Ｔ２は、点線によって示されるように、異なるウェルを占有し、これは、トランジスタソースへの異なる別個の接続ＩＢＤ２によってバイアスされる。図５の実施形態において、同じバイアスが各ＩＢＤに印加されるのではないため、ｎウェルは互いから独立している。
【0081】
図６は、図２に示される回路のためのトランジスタウェルの概略断面図である。Ｔ１及びＴ３は各々、ＶＤＤに接続される別個であるが絶縁されていない又は浮遊していないｎウェル内に配置されることができ、すべてＢＪＴ１（ＮＰＮ ＢＪＴ）のｐウェルから分離されるということに留意されたい。簡便性のため、ソース（ｓ）、ゲート（ｇ）、及びドレイン（ｄ）領域が、Ｔ１及びＴ３に対してマークされる。同様に、エミッタ（ｅ）、ベース（ｂ）、及びコレクタ（ｃ）領域が、ＢＪＴ１に対してマークされる。ＢＪＴ１のコレクタ（ｃ）領域は、ディープｎウェルを通じてＶＤＤに接続されるものとして示されるが、いくつかの実施形態において、それは、代替的に、ＶＤＤに直接的に接続され得る。図６はまた、トランジスタのすべてが配置されたＳｉ基板のディープｎウェルのＶＤＤに対する真性ボディダイオード接続であるＩＢＤ５、及び、Ｓｉ基板全体のための接地に対する真性ボディダイオード接続であるＩＢＤ６を示す。保護回路内のＢＪＴは、ＮＰＮ又はＰＮＰトランジスタのいずれかであり得るということに留意されたい。ＢＪＴがＮＰＮトランジスタである場合、トランジスタはｐウェル内にあり、ＢＪＴがＰＮＰトランジスタである場合、それはｎウェル内にある。コンデンサＣ２は、明瞭性のため断面図には示されない。
【0082】
図７は、図４に示される回路のためのトランジスタウェルの概略断面図である。Ｔ１、Ｔ２、Ｔ３は各々、ＶＤＤに接続される別個であるが絶縁されていない又は浮遊していないｎウェル内に配置されることができ、すべてＢＪＴ１（ＮＰＮ ＢＪＴ）のｐウェルから分離されるということに留意されたい。
【0083】
ｐチャネルトランジスタのみが図２～図７に例示されるが、ｎチャネルトランジスタ、又はｎチャネル及びｐチャネルトランジスタが混合して使用され得る。そのような場合、ｎチャネルトランジスタとｐチャネルトランジスタとの間の極性の違いを考慮するために、回路を適切に再配置する必要がある。複数のトランジスタのすべてが１つのタイプのものであるとき、同じタイプの複数の共通トランジスタは、設計のサイズを低減するために同じウェルを共有し得る。しかしながら、個々のトランジスタの電圧制限を観察しながらバックプレーン回路の動作範囲を拡大するには、同じタイプのトランジスタを別個のウェル領域に入れる必要があることもある。
【0084】
スイッチトランジスタはｐチャネルトランジスタであることが望ましい。スイッチトランジスタがｐチャネルトランジスタであるとき、そのソースは、スキャントランジスタの一方の端子に接続され、そのドレインは、駆動トランジスタのゲートに電気的に接続される。いくつかの実施形態において、駆動及びスイッチトランジスタの両方がｐチャネルトランジスタであることが望ましく、両方が低電圧トランジスタであるか、又は駆動トランジスタが低電圧であり、スイッチトランジスタが中電圧もしくは高電圧である。
【0085】
スキャントランジスタとスイッチトランジスタとの間、又はスイッチトランジスタと駆動トランジスタのゲートとの間に、介在（コンデンサに接続するノード以外の）マイクロ電子部品が存在してもよい。介在部品は、インラインであり得、スキャントランジスタ／スイッチトランジスタ／駆動トランジスタのゲートの間の電流がインライン部品を直接通過する。他のマイクロ電子部品（コンデンサを含まない）も存在し得、これは、この追加の部品にも電流が流れるように、スキャントランジスタ／スイッチトランジスタ／駆動トランジスタゲート間の接続のいずれかに間接的に電気的に接続される。
【0086】
図２～図７に示される実施形態は、ＯＬＥＤマイクロディスプレイを駆動するためのそれらの設計及び動作においていくつかの利点を有する。設計においては、この回路は、すべてのトランジスタが、大半のファウンドリーにおいて一般的に見られる比較的小さいＬＶトランジスタであり得ることから、非常に小型とすることができる。すべてのトランジスタは、すべてのｎウェルがＶＤＤにバイアスされているｐチャネルトランジスタであり得、これにより、絶縁された又は浮遊しているウェルの必要性が除外される。これらの特徴は、小さいサイズで非常に高い解像度を有するマイクロディスプレイ設計のための超小型画素回路設計を可能にし得る。
【0087】
いくつかの実施形態において、電源とＯＬＥＤの下部電極との間に、駆動回路内の第２の駆動トランジスタが存在し得る。駆動回路内に２つ以上の直列接続された駆動トランジスタを有することは、電力負荷が複数のトランジスタにわたって共有されることを可能にする。
【0088】
図８は、この配置の１つの実施形態、電源ＶＤＤとＯＬＥＤの下部電極との間に直列で接続される２つの駆動トランジスタＴ１及びＴ４を有する駆動回路を示す。Ｔ１のゲートは、図３Ａに示されるように、Ｔ３及びＴ２を介して制御される。追加の駆動トランジスタＴ４のゲートは、スキャントランジスタＴ５を介して制御され、スキャントランジスタＴ５のゲートはＳＥＬＥＣＴ３によって制御される。これは、Ｔ１及びＴ４の両方を通る電流のタイミングが独立して制御されることを可能にする。スイッチトランジスタＴ２及び駆動トランジスタＴ１と類似した様式でＴ４のシャッタを可能にするために、Ｔ５とＴ４のゲートとの間に第２のインラインスイッチトランジスタＴ６が存在してもよい（図示されない）。Ｔ６のゲートは、Ｔ２と共通してＳＥＬＥＣＴ２によって、又は異なる信号線によって制御することができる。Ｔ５が、Ｔ３とは異なるデータ線に接続されることも可能である。
【0089】
図９は、直列で接続された２つの駆動トランジスタＴ１及びＴ４を有する駆動回路についての別の実施形態を示す。この例では、第１の駆動トランジスタＴ１のゲートは、図３Ａに説明されるように、Ｔ３及びＴ２を介して第１のデータ線ＤＡＴＡ１に接続される。Ｔ４は、第２のデータ線ＤＡＴＡ２に直接接続される。ＤＡＴＡ１及びＤＡＴＡ２は、互いから独立している。異なる構成において、画素ごとに１つのＤＡＴＡ２、画素の１つの行又は列ごとに１つのＤＡＴＡ２、又はより好ましくは、すべての画素に対して１つのＤＡＴＡ２が存在する。この実施形態において、Ｔ４は、ＤＡＴＡ２によって直接制御され、Ｔ３に対応するスキャントランジスタは存在しない。この配置は、画素内でのＴ１及びＴ４の独立した制御を可能にする。Ｔ２に対する機能と類似した、スイッチトランジスタは、ＤＡＴＡ２とＴ４のゲートとの間に追加されることが可能である。
【0090】
ＤＡＴＡ１及びＤＡＴＡ２は、同じ又は異なる信号を、所望の通り異なる時間に供給することができる。Ｔ１及びＴ４の両方が、ＯＬＥＤに流れる電力を制御することを目的とする駆動トランジスタであり、ＯＬＥＤが輝度を提供しているときにはいつでもフレーム中に両方とも同時に「オン」であるということに留意するべきである。特に、Ｔ４は、シャッタ機能を提供するスイッチトランジスタではなく、すなわち、Ｔ１がＯＬＥＤへの電流を規制している一方、Ｔ４もまた、Ｔ１が「オン」であるフレームの間のある期間にわたってＯＬＥＤへの電流を規制する。この配置は、時として、「カスコード構成」と称される。シャッタ機能は、Ｔ３が適切に設定され、データ信号が画素からの発光なし（すなわち、ＣＶ＝０）のために設定されるとき、Ｔ２によってのみ提供される。
【0091】
図１０は、２つの駆動トランジスタ（Ｔ１及びＴ４）のゲートがデータ線からの単一の共通信号によって制御され、直列の２つの駆動トランジスタを有する制御回路の概略を示す。図１０では、この信号は、Ｔ３及びＴ２（図３と同様）によって制御され、Ｔ１及びＴ４両方のゲートに同時に印加される。
【0092】
しかしながら、いくつかの実施形態において、回路内に１つの共通データ線のみが存在するが、以下に説明される機能を達成するために、所望のゲート電圧がＴ１及びＴ４の両方に印加されることが望ましい。図１１に示されるように、これは、Ｔ２の端子とＴ１及びＴ４のゲートとの間のレベルシフト回路（ＬＳＣ）を使用して達成することができる。レベルシフト回路は、信号を１つの論理レベル又は電圧領域から別のものへ変換するために使用される回路であり、多くの場合、システムの様々な部分の間の電圧不適合性を解決するために使用される。明瞭化のため、内部構成要素も、ＬＳＣへの接続についてすべて示さない（例えば、ＶＤＤ、接地、及び、コンデンサなどの他の可能性のある入力接続又は構成要素は示さない）。ＬＳＣは、データ線及びＳＥＬＥＣＴ１からの信号に基づいて駆動トランジスタＴ４及びＴ１のためのゲート電圧を、Ｔ４及びＴ１にわたる全電圧が常に２つの駆動トランジスタ間でほぼ均等に分けられるように設定する。知られているように、小さい論理トランジスタをこの機能のために使用することができる。他の実施形態において（図示されない）、Ｔ１及びＴ４のゲートにおける電圧がそれらの間で何らかの比率で異なるように、信号を不均等に分割することが望ましい場合がある。ＬＳＣ又は同様の回路は、この動作を実施するために使用することができる。
【0093】
直列の２つの駆動トランジスタを用いた上の実施形態において、駆動トランジスタのためのシャッタトランジスタＴ２を設けてもよい。２つ以上の直列のトランジスタが存在する実施形態において、それらは、ＬＶ及びＭＶトランジスタ両方の組み合わせとすることができる。好ましくは、それらは、画素回路のサイズを低減するために、すべてＬＶトランジスタである。いくつかの実施形態において、駆動回路内のすべてのトランジスタがｐチャネルトランジスタであることも望ましい。これらの複数のトランジスタは、ｐチャネル、ｎチャネル、又はこれらを混在させてもよい。すべてがｐチャネルであることが好ましい。ｎチャネル及びｐチャネルトランジスタが混在する場合、好ましくは、ｐチャネルトランジスタである少なくとも１つの駆動トランジスタが存在し、及びより好ましくは、それはＬＶトランジスタである。複数の直列のトランジスタのうちのいずれかが１つのタイプのものである場合、同じタイプの複数の共通トランジスタは、設計のサイズを低減するために同じウェルを共有することができる。しかしながら、個々のトランジスタの電圧制限を観察しながらバックプレーン回路の動作範囲を拡大するには、同じタイプのトランジスタを別個のウェル領域に入れる必要となる場合がある。
【0094】
電源とＯＬＥＤの下部電極との間の電気接続において駆動トランジスタ以外の介在トランジスタが存在しないことが望ましい。介在とは、電源とＯＬＥＤとの間の電気的接続において、駆動トランジスタに接続される別のトランジスタを電流が直接（すなわち、ｐチャネルトランジスタのソース及びドレインなどの端子を通って）通過しない一方で、他方の端子がＯＬＥＤに接続され、その結果として、駆動トランジスタ以外に、ＯＬＥＤの動作中の何らかの点において介在トランジスタを電流が通過することを意味する。電源とＯＬＥＤの下部電極との間で直接インライン（電力が、トランジスタの端子（すなわち、ｐチャネルの場合、ソース及びドレイン）を通って流れることを意味する）の唯一のトランジスタが存在することが望ましい。より少ない構成要素となるため、制御回路のオーバーサイズを最小限にする。駆動トランジスタとＯＬＥＤ又は電源との間でインラインである他の（非トランジスタ）マイクロ電子部品が存在してもよい。
【0095】
駆動トランジスタ－ＯＬＥＤ接続とマイクロ電子部品（すなわち、非介在トランジスタ又はダイオード）の第１の端子と間の分岐（直接的にインラインではないことを意味する）接続が存在してもよく、ＯＬＥＤ動作電流は、非介在トランジスタ又はダイオードを直接通過しない。これに加えて、駆動トランジスタとＯＬＥＤの下部電極との間にあり、保護回路のＢＪＴが装着されるノードがある。
【0096】
制御回路内の他の構成要素が、「オン」であるＯＬＥＤに電力供給するための電流又はＯＬＥＤが「オフ」であるとき駆動トランジスタを流れる漏れ電流のいずれかであって駆動トランジスタによって供給されている電流を制御することができる。さらには、トランジスタ、コンデンサ、及び抵抗器などの他のマイクロ電子部品が、必要に応じてこの制御回路に含まれることができる。特に、閾値電圧（Ｖｔｈ）、キャリア移動度、又は直列抵抗における変動は、ＯＬＥＤ駆動トランジスタの電流の均一性、及び結果的にディスプレイの明度の均一性に直接的に影響を及ぼすことになるということに留意されたい。不均一電流に影響を与える１つの主な因子は、ＯＬＥＤ駆動トランジスタの閾値電圧（Ｖｔｈ）の変動である。制御回路による他のタイプの補償が画素に対して必要とされ得る；例えば、経時的なＯＬＥＤ材料の経年劣化（ａｇｉｎｇ）、劣化（ｄｅｇｒａｄａｔｉｏｎ）、もしくはバーンイン、アクティブ領域にわたるムラ（ｍｕｒａ）もしくは不均一性、又は金属接続線内の電圧低下に対する補償である。加えて、トランジスタによって提供される制御回路は、例えばＰＷＭによって画素に送達される電流のタイミングを制御することを必要とし得る。様々なタイプの補償及び駆動スキームを含むＯＬＥＤのための制御回路の設計が強い関心の対象となっており、多くの方法が提案されてきた。そのような補償回路は、説明されるような保護回路に加えて制御回路内に追加的に設けることができる。保護回路はまた、他の適切な回路構成要素を含むことによって下部電極における最小電圧をＯＬＥＤの閾値電圧より低く維持することに加えて、短絡保護、静電放電、過渡スパイクなどの他の望ましくない効果を防ぐように設計することができる。しかしながら、場合によっては、本発明の積層型ＯＬＥＤを使用するときに、周知の保護回路を画素回路内に含むことが依然として有用であり得る。
【0097】
制御回路において、ＯＬＥＤスタックを駆動して所望のレベルの輝度を提供するために、外部電源からの電力は可変電流又は電圧として駆動トランジスタに供給することができる。多くの場合、貯蔵コンデンサを充電することによって書き込み動作中に貯蔵される。電力レベルは、外部電源において制御する、又は供給される電力が一定である場合、バックプレーン内の他のマイクロ電子回路によって電力は適切なレベルに設定することができる。これは「電流制御」と呼ばれ、典型的には、大半のＯＬＥＤデバイスに電力供給するために使用される。これに代えて、ＯＬＥＤスタックに供給される電力は一定することができ、設定された期間（フレーム）にわたる発光の合計量はＯＬＥＤ画素が「オフ」である時間と比較してＯＬＥＤ画素が完全に「オン」である時間によって制御される。これは、パルス幅変調又はＰＷＭ制御と呼ばれる。
【0098】
説明されるような制御回路は、著しい漏出又は損傷なしに、少なくとも駆動トランジスタの設計又は定格電圧よりも高い電圧及び電流需要を取り扱うことができるため、増大した発光量（及びより高い電圧）を有するＯＬＥＤスタックの使用が可能にされる。必要な輝度を提供するために、ＯＬＥＤスタックは、最低でも少なくとも２つのＯＬＥＤ発光ユニット（多くの場合、「直列」ＯＬＥＤデバイスと称される）を有さなければならない。しかしながら、直列ＯＬＥＤデバイスは依然として、所望の通りに十分な輝度を提供しない場合がある。この理由のため、３つ以上のＯＬＥＤ発光ユニットを有するＯＬＥＤスタックを使用することができるが、それらは直列ＯＬＥＤスタックよりも比較的高いＶｔｈ要件を有する。このような回路は、７．５Ｖよりも高い閾値電圧（Ｖｔｈ）を有する積層型発光ＯＬＥＤと共に使用することができ、より望ましくは発光ＯＬＥＤスタックのＶｔｈは少なくとも１０Ｖ以上である。回路は、少なくとも２５００ニト、又は好ましくは少なくとも５０００ニトの発光を有するフルカラーマイクロディスプレイを提供する積層型ＯＬＥＤと共に使用することができる。
【0099】
バックプレーン上の制御回路を介して画素電極のうちの１つに電力を供給することによって各々個々の画素の明度を制御することが必要である画素化ＯＬＥＤディスプレイを作製するための２つの基本的方法が存在する。第１の方法は、各画素に個々に赤色、緑色、もしくは青色光（それぞれＲ、Ｇ、Ｂ）、又はモノクロディスプレイの場合は同じ色を生成させることを伴う。この場合、発光ＯＬＥＤスタックは、個々の下部電極セグメントより上の積層型発光ユニットのすべてがＲ、Ｇ、及びＢ画素を作製するために同じ色の光（Ｒ、Ｇ、又はＢ光から選択される）を放出するように配置することができる。この特徴を有するいくつかの実施形態において、各色画素は、セグメント下部電極と上部電極との間の距離が放出される光の色に依存するマイクロキャビティを形成する。この場合、マイクロキャビティの長さは、発光される色に依存し、赤色、緑色、及び青色画素によって異なる。
【0100】
第２の方法は、個々のＲＧＢ画素を生成するために、色フィルタアレイ（ＣＦＡ）を有するすべての画素にわたって共通のマルチモーダル（白色）発光ＯＬＥＤ層を有することである。第２の方法は、異なる配合組成の個々のＯＬＥＤ画素を作成する必要がないため、製造コストが低減されることになるという点で第１の方法に勝る利点を有する。
【0101】
積層型ＯＬＥＤ内の個々のＯＬＥＤ発光ユニットの数は、ＯＬＥＤの全体の厚さ、及びＯＬＥＤを動作させるために必要な電力を取り扱う制御回路の能力によってのみ制限される。ＯＬＥＤユニットの数が増大するにつれて、発光の合計量は増大するが、パッケージの厚さ、製造プロセスの複雑さ、及び閾値電圧もすべて同様に増大する。少なくとも３つの積層型発光ユニットを有するＯＬＥＤは、直列（２つのＯＬＥＤユニット）ＯＬＥＤに勝る増大した輝度を提供する。しかしながら、少なくとも４つの積層型ＯＬＥＤ発光ユニットを有するＯＬＥＤ、より好ましくは、少なくとも５つの積層型ＯＬＥＤ発光ユニットを有するＯＬＥＤが好ましい。６～１０以上もの積層型ＯＬＥＤ発光ユニットを有するＯＬＥＤを構成してもよい。
【0102】
ＯＬＥＤスタックを駆動するための必要な電圧の増大を最小限にするために、電荷発生層（ＣＧＬ；時として、コネクタ又は中間層とも称される）が、個々のＯＬＥＤ発光ユニットの間に位置する。これは、ＣＧＬが、電子及び正孔が電圧印加の際に生成されるように構造化され、隣接する有機放射層に注入されるためである。故に、ＣＧＬの使用は、おそらくは１つの注入電子を複数の光子に変換することができ、より高い輝度を可能にする。特に、ＣＧＬは、スタック内の各発光ユニットの間に位置するのが望ましい。しかしながら、光発生ユニットが両側に隣接ＣＧＬを有する必要はない。スタックの上部及び下部におけるＯＬＥＤ光発生ユニットは、通常、１つのみの隣接ＣＧＬを有する。典型的には、発光ユニットと上部電極又は下部電極のうちの一方との間にＣＧＬを使用する必要はないが、所望の場合はＣＧＬが使用されてもよい。
【0103】
多くの異なる種類のＣＧＬが提案されており、ＯＬＥＤスタックにおいて使用され得る。例えば、米国特許第７７２８５１７号及び米国特許出願公開第２００７／００４６１８９号を参照されたい。ＣＧＬの形成には、典型的には、ｎ型及びｐ型層の界面に位置するｎ－ｐ半導体ヘテロ接合が電荷発生のために必要とされる。したがって、ＣＧＬは、２つ以上の層を有することになる。例えば、ｎドープ有機層／透明導電層、ｎドープ有機層／絶縁材料、ｎドープ有機材料層／金属酸化物層、及びｎドープ有機材料層／ｐドープ有機材料層がすべて報告されている。ＣＧＬのための望ましい金属酸化物は、ＭｏＯ３である。場合によっては、ｎ層及びｐ層は、薄い中間層によって分離してもよい。多くの場合、ＣＧＬは、ｎ層が陽極により近く、ｐ層が陰極により近いように配置される。
【0104】
ＣＧＬのための１つの望ましい配合組成は、ｎドーパント（例えば、Ｌｉ）でドープされる電子輸送材料、同じ（しかしドープされない）電子輸送材料の薄い中間層、及びｐドーパントでドープされる正孔輸送材料という３つの層を有する。ＣＧＬにおける使用に好適なｎドーパント及びｐドーパントと同様に、好適な電子輸送及び正孔輸送材料は、周知であり、一般的に使用される。材料は、有機又は無機であり得る。適切な材料の選択は、重大ではなく、どれもそれらの性能に基づいて選択され得る。ＣＧＬの厚さは、望ましくは、２００～４５０Åの範囲になければならない。多くの場合において、電荷輸送を改善することを助けるため、及び電荷発生ドーパント（存在する場合）を発光ユニット内のＬＥＬから分けるのを助けるために、ＣＧＬは陽極側にＥＴＬ及び陰極側にＨＴＬを有する。
【0105】
ＣＧＬの使用は、ＯＬＥＤ発光ユニットが互いの上に積層されるとき電圧増加を最小限にすることを助けるが、スタックによって必要とされる全電圧は、依然として、もっぱら各々個々のユニットによって必要とされる電圧だけ増加する。
【0106】
１つの実施形態において、個々の下部電極セグメントより上のＯＬＥＤスタック内のＯＬＥＤ発光ユニットのすべてが、同じ色、例えば、赤色、緑色、又は青色を発光する。これは、画素化ＲＧＢディスプレイを結果としてもたらす。図１２は、Ｒ、Ｇ、及びＢ画素を作成するために３つの異なるＯＬＥＤ副画素スタックを使用する単一のディスプレイ１００を例示する。各ＯＬＥＤ副画素スタックは、１つのみのＯＬＥＤ発光ユニットを含み、ＣＧＬがない。
【0107】
ディスプレイ１００内には、図２～図７に示される制御回路のアレイ、ならびに入力信号に従って副画素に電力を供給する他の必要な構成要素を備えるシリコンバックプレーン３が存在する。トランジスタ及び制御回路を有する層３の上には、オプションとして平坦化層５が存在し得る。層５（存在する場合）の上には、個々の下部電極セグメント９と層３内の制御回路との間に電気的接触を作るためにオプションの平坦化層を通って延び、電気接点７によって接続される個々の第１の電極セグメント９がある。個々の下部電極セグメント９は、画素定義層１によって横方向に互いから電気的に絶縁される。セグメント化された下部電極セグメント９の上には、電子もしくは正孔注入（ＥＩＬ又はＨＩＬ）又は電子もしくは正孔輸送（ＥＴＬ又はＨＴＬ）層などの非発光ＯＬＥＤ層１１がある。発光ＯＬＥＤユニット１３（各スタック内のＯＬＥＤユニットは、異なる色、すなわち、Ｂ、Ｇ、又はＲを発光する）はＯＬＥＤ層１１の上にある。発光ユニット１３の上には、電子もしくは正孔輸送層又は電子もしくは正孔注入層などの非発光ＯＬＥＤ層２３、及び光が透過され得る透明上部電極２５がある。ＯＬＥＤマイクロキャビティは、カプセル化層２７によって環境から保護される。示される実施形態において、単一のＯＬＥＤスタック内のすべての有機層は、画素定義層１によって隣接するスタックから水平に分離されるが、上部電極２５及びカプセル化２７は、共通しており、アクティブ領域全体にわたって延びる。しかしながら、上部電極２５は、連続的である必要はなく、所望の場合はセグメント化されてもよい。この特定のマイクロディスプレイは、マイクロキャビティデバイスではないが、マイクロキャビティ効果を使用した同様の画素化ＲＧＢ設計を使用してもよい。
【0108】
図１３は、３つの発光ユニット及び３つの横方向に隣接した単色ＲＧＢ ＯＬＥＤスタックを有する同様のＲＧＢ画素化ＯＬＥＤスタック２００を示す。それは、３スタックデバイスである。ＲＧＢ画素化ＯＬＥＤスタック２００では、第１の発光ユニット１３の上には、第１の電荷発生層１５、第２の発光ＯＬＥＤユニット１７、及び第２の電荷発生層１９、及び第３の発光ユニット２１が存在する。第１のＣＧＬ１５は、第１の発光ユニット１３と第２の発光ユニット１７との間にあり、これらを分離し、第２のＣＧＬ１９は、第２の発光ユニット１７と第３の発光ユニット２１との間にあり、これらを分離する。ＯＬＥＤスタックの残部は、１００と同じである。２００では、同じスタック内の発光ユニット１３、１７、及び２１の各々が、個々のＲＧＢ画素を作成するために、各々、同じ色を発光する。
【0109】
ＯＬＥＤ発光の輝度及び色純度を増大させる１つの周知の方法は、光学マイクロキャビティ効果を利用することによる。この効果は、反射面と、一部の光を通過させる半反射面との間に光共振器を作成することに基づく。２つの表面間の複数の反射は、２つの表面間の光学距離に応じて、定在波を作り出し、これにより、発光が、定在波の腹（ａｎｔｉ－ｎｏｄｅ）又は節（ｎｏｄｅ）で発生するかどうかに応じて、それぞれ、強め合う干渉効果及び弱め合う干渉効果によって一部の波長の光を強め、他を減少させる。腹は、反射体の間の合計空間に応じて、及び最適化される波長に応じて、異なる場所で発生する。しかしながら、視野面に対して垂直から視野角が逸脱すると、マイクロキャビティから放出される光は色シフト及び輝度の損失が生ずることがあるという極端な角度依存を示すことがある。これは、多くの場合、投影光学系の限られた入射角に起因して、ＮＥＤ応用では問題ではない。
【0110】
マイクロキャビティ効果を使用することによって、ＯＬＥＤスタックの輝度をさらに増大させることが望ましい。例えば、図１２～図１３に示されるようなマイクロディスプレイ１００及び２００は、下部電極の下に反射下部電極又は反射層を使用し、上部電極がある程度の反射性を有するように上部電極を半透明にし、反射素子（下部電極９又は下層の反射層）の最上面と上部電極の最下面との間の距離を調節してその特定の色の光に好適なマイクロキャビティを作成することによって、マイクロキャビティ効果を作成するように再設計することができる。
【0111】
図１４は、Ｒ、Ｇ、及びＢ画素を作成するために色フィルタアレイ（ＣＦＡ）と共に、すべての画素にわたって共通であるマルチモーダル（白色）ＯＬＥＤマイクロキャビティを使用するディスプレイ３００を例示する。マルチモーダルＯＬＥＤは、２つ以上の色の光を生成する。理想的には、マルチモーダルＯＬＥＤは、ほぼ等しい量のＲ、Ｇ、及びＢ光を有する白色光を生成する。典型的には、これは、およそ０．３３、０．３３のＣＩＥｘ、ＣＩＥｙ値に対応する。ただし、これらの値からのいくらかの変動があってもよいし、ＲＧＢ画素を作成するために使用される色フィルタの特性によっては望ましいこともある。ディスプレイ３００もまた、マイクロキャビティ効果を組み込む。この実施形態において、マルチモーダルＯＬＥＤスタックは、異なる色を放出する２つのＯＬＥＤ発光ユニットを含み、各ユニットが、ＣＧＬによって別のユニットから垂直に分離され、反射面と上部電極との間の距離はアクティブ領域にわたって一定である。３００は、それが単一のＣＧＬによって分離される２つの発光ユニットを有することから、直列（２ユニット又は２スタック）ＯＬＥＤデバイスである。
【0112】
直列ディスプレイ３００内には、図２又は図３に示される制御回路のアレイ、ならびに入力信号に従って副画素に電力を供給する必要な構成要素を備えるシリコンバックプレーン３が存在する。トランジスタ及び制御回路を有する層３の上には、オプションの平坦化層５が存在し得る。層５（存在する場合）の上には、個々の下部電極セグメント９と層３内の制御回路との間に電気的接触を作るためにオプションの平坦化層を通って延びる電気接点７によって接続される個々の第１の電極セグメント９がある。この実施形態において、下部電極セグメント９は、基板１のより近くにある反射層９ｂ、及びＯＬＥＤ層のより近くにある電極層９ａという２つの層を有する。個々の下部電極セグメント９は、横方向に互いから電気的に絶縁される。セグメント化された下部電極セグメント９の上には、電子もしくは正孔注入又は電子もしくは正孔輸送層などの非発光ＯＬＥＤ層１１がある。第１のＯＬＥＤ発光ユニット１３Ａは、ＯＬＥＤ層１１の上にある。層１５は、第１のＯＬＥＤ光生成ユニット１３Ａと第２のＯＬＥＤ光生成ユニット１７Ａとの間にあり、これらを分離する第１の電荷発生層である。第２の発光ユニット１７Ａの上には、電子もしくは正孔輸送層又は電子もしくは正孔注入層などの非発光ＯＬＥＤ層２３、及び半透明上部電極２５がある。これは、反射面９Ｂの最上面から、半反射電極でもある半透明上部電極２５の最下面まで延びるＯＬＥＤマイクロキャビティ３０を形成する。ＯＬＥＤマイクロキャビティは、カプセル化層２７によって環境から保護される。この実施形態においては、Ｂ、Ｇ、及びＲ光が下層の電極セグメント９に供給される電力に従って放出されるように、ＯＬＥＤマイクロキャビティ３０によって生成されるマルチモーダル発光をフィルタする色フィルタ２９Ｂ、２９Ｇ、及び２９Ｒを有する色フィルタアレイが存在する。
【0113】
３００では、第１及び第２の発光ＯＬＥＤユニット１３Ａ及び１７Ａが一緒に、マルチモーダル発光を生成する。両方のＯＬＥＤユニットは各々、白色光を生成し得るか、又は、それらが一緒にマルチモーダル発光を行うように、一方が他方とは異なる１つ又は複数の色を生成し得る。例えば、一方のＯＬＥＤユニット（すなわち、１３Ａ）は、Ｂ光を生成し得る一方、他方（すなわち、１７Ａ）は、Ｙ（Ｒ＋Ｇ）光を生成する。
【0114】
３００は直列デバイスであるが、単一ユニットのマイクロキャビティデバイスを生成するために同様の基本構造を変形することができる。例えば、単一ユニットのマルチモーダルマイクロキャビティデバイスは、ＣＧＬ１５を単純な非ドープ有機中間層と置き換えることができ、このとき１３Ａは、黄色発光ＯＬＥＤ層を備え、１７Ａは、青色発光ＯＬＥＤ層を備える。そのような例において、層１５は、オプションである。オプションとして、発光ユニット１３Ａが白色光を放出した場合、層１５及び第２の発光層１７Ａの両方を完全に省いてもよい。白色又はマルチモーダル発光デバイスにおいては、特定の色の画素を提供するために色フィルタを使用することが必要である。
【0115】
図１５は、３つの発光ユニットを有する同様のマルチモーダルマイクロキャビティＯＬＥＤスタック４００を示す。４００では、第２の発光ＯＬＥＤユニット１７Ａの上には、第２の発光ＯＬＥＤユニット１７Ａと第３の発光ＯＬＥＤユニット２１Ａとの間にあり、これらを分離する第２の電荷発生層１９が存在する。ＯＬＥＤスタックの残りの部分は、３００と同じである。
【0116】
４００では、第１、第２、及び第３の発光ＯＬＥＤユニット１３Ａ、１７Ａ、及び２１Ａが一緒に、マルチモーダル発光を生成する。ＯＬＥＤユニットの各々は、各々、白色光を生成し得るか、又は、それらが一緒にマルチモーダル発光を行うように、各々が他の２つとは異なる１つ又は複数の色を生成することができる。例えば、１つのユニット（すなわち、１３Ａ）はＲ光を、別のもの（すなわち、１７Ａ）がＧ光を、及び第３のもの（すなわち、２１Ａ）がＢ光を生成することができる。オプションとして、２つのＯＬＥＤユニット（すなわち、１７Ａ及び２１Ａ）はＢ光を生成することができる、一方、他の１つ（すなわち、１３Ａ）はＹ（Ｒ＋Ｇ）光を生成することができる。
【0117】
図１３～図１５に示されるように２つ以上のＯＬＥＤ発光ユニットを有するＯＬＥＤスタックは、任意のサイズのディスプレイにおいて使用され得、また図２～図７に示されるような制御回路と共に使用することができる。しかしながら、複数のユニットを有するこれらのＯＬＥＤスタックはまた、図３～図７に示される制御回路によって提供されるシャッタ機能と組み合わせることによってマイクロディスプレイとしての使用することに特に好適である。
【0118】
ＯＬＥＤスタックが３つ以上のＯＬＥＤ発光ユニットを備えるとき、駆動トランジスタは低電圧トランジスタであることが望ましい。すなわち、それは、回路内の実際の負荷に関係なく、又はこれを考慮することなく、５Ｖ以下での安全かつ効果的な動作のために設計され、サイズが決定される。しかしながら、ＯＬＥＤスタックが４つ以上のＯＬＥＤ発光ユニットを備える場合、動作電圧は７．５Ｖをはるかに超える場合があり、駆動トランジスタ又はスイッチトランジスタは必要に応じて中電圧（例えば、７．５Ｖ～１２Ｖのために設計される）又は高電圧（１８～２５Ｖのために設計される）することができる。
【0119】
先に述べたように、ＯＬＥＤディスプレイ及びマイクロディスプレイは、基板としての役割を果たすシリコンバックプレーン上に構築される。一般的に言うと、バックプレーンは、均一の厚さで平坦である。シリコンバックプレーンは、通常、不透明であるため、ＯＬＥＤスタックは、好ましくは上面発光である。しかしながら、透明バックプレーンが知られており、そのような場合、ＯＬＥＤスタックは、上面又は下面発光であり得る。基板の上面は、ＯＬＥＤに面するものである。シリコンバックプレーンは、様々なタイプの下塗り層（すなわち、平坦化層、光管理層、遮光層など）を有し得、この下塗り層は、パターン化又は非パターン化することができ、上面又は下面のいずれかに存在することができる。
【0120】
下部電極セグメント（９又は９ａ）は、陽極又は陰極とすることができ、透明、反射性、不透明、又は半透明とすることができる。ＯＬＥＤが上面発光である場合、下部電極は、Ａｌ、Ａｕ、Ａｇ、もしくはＭｇ、又はそれらの合金などの、少なくとも３０ｎｍ、及び望ましくは少なくとも６０ｎｍの厚さを有する透明の金属酸化物又は反射性金属で作製することができる。
【0121】
第１の電極が反射層の上にあるマイクロキャビティ応用において、第１の電極は透明でなければならない。しかしながら、他の応用において、第１の電極層９ａ及び９ｂは、単一の反射電極にまとめることができ、その結果として、その最上反射面が光学マイクロキャビティ（すなわち、図１４内の３０）の片側を形成する。
【0122】
ＯＬＥＤスタックが上面発光マイクロキャビティであり、下部電極が透明であるとき、マイクロキャビティ３０の第１の側面を定義する下部電極の下の反射層が存在しなければならない。透明陽極が反射面の上に位置するとき、それは光学キャビティの一部である。反射層９ｂは、Ａｌ、Ａｕ、Ａｇ、Ｍｇ、Ｃｕ、もしくはＲｈ、又はそれらの合金などの反射性金属、誘電体鏡、又は高反射コーティングとすることができる。誘電体鏡は、基板上に蒸着されるフッ化マグネシウム、フッ化カルシウム、及び様々な金属酸化物などの材料の複数の薄層から構成される。高反射コーティングは、一方は高屈折率（硫化亜鉛（ｎ＝２．３２）又は二酸化チタン（ｎ＝２．４）など）、及び一方は低屈折率（フッ化マグネシウム（ｎ＝１．３８）又は二酸化ケイ素（ｎ＝１．４９））の２つの材料の複数の層からなる。層の厚さは、通常、反射されている光に対する波長に関して１／４波長である。反射層は、入射光の少なくとも８０％、及び最も好ましくは、少なくとも９０％を反射することが望ましい。好ましい反射層は、３００～２０００Å、最も好ましくは８００～１５００Åの厚さを有するＡｌ又はＡｇである。
【0123】
望ましくは、ＯＬＥＤスタックが下面発光であるとき、下部電極は、透明陽極であり、好ましくは、少なくとも７０％、又はより望ましくは少なくとも８０％の透過率を有して、可視光をできる限り透過しなければならない。下部透明電極は、任意の導電材料で作製され得るが、ＩＴＯもしくはＡＺＯなどの金属酸化物、又はＡｇなどの金属の薄層が好ましい。導電性の乏しい材料（例えば、ＴｉＮ）は、それらが薄くされることを前提に使用されてもよい。
【0124】
正孔注入層、正孔輸送層、又は電子注入層、もしくは電子輸送層など、非発光層（すなわち、図１２内の１１及び２３）における使用に好適な電子輸送及び正孔輸送材料は、周知であり、一般的に使用される。これらの層は、そのような材料の混合であってもよく、それらの性質を修正するためにドーパントを含んでもよい。それらは非発光であるため、それらは、発光材料を含まず、透明である。適切な材料の選択は、重大ではなく、どれもそれらの性能に基づいて選択され得る。
【0125】
マイクロキャビティ効果を利用する実施形態においては、マイクロキャビティ内の様々なＯＬＥＤユニット間の間隔ならびにマイクロキャビティのサイズが、効率を最大限にするために重要であることから、典型的には、所望の間隔を提供するために様々な非発光層の厚さを選択することが必要である。望ましくは、ＯＬＥＤユニット間の間隔ならびにマイクロキャビティのサイズの調節は、適切な厚さの、正孔輸送層などの有機非発光層を使用することによってもたらされる。
【0126】
発光層は、典型的には、層の主成分であるホスト材料（又はホスト材料の混合物）、及び発光化合物を有する。望ましくは発光化合物は燐光性であり、それはこれらがより高い効率を有するためである。しかしながら、場合によっては、一部のＬＥＬは、発光のための材料として蛍光又はＴＡＤＦ（熱活性型遅延蛍光）化合物を使用するが、他は燐光材料を使用する。特に、青色光ＯＬＥＤ層は、蛍光もしくはＴＡＤＦ化合物又はそれらの組み合わせを使用することができる、一方、非青色発光層は、緑色、黄色、橙色もしくは赤色燐光化合物又はそれらの組み合わせを使用することができる。発光層は、発光材料の組み合わせを使用することができる。ＬＥＬのための適切な材料の選択は、周知であり、重大ではなく、どれもそれらの性能及び発光特性に基づいて選択することができる。燐光エミッタを使用しているとき、時として、燐光エミッタによって生成される励起子を層内に閉じ込める必要がある。したがって、燐光ＬＥＬの片側又は両側において、励起子阻止層を必要に応じて使用することができる。そのような材料及びそれらの適用は、周知である。加えて、寿命及び輝度効率を向上させるために、発光層、特に青色発光層の周りにＨＢＬ（正孔阻止層）及びＥＢＬ層（電子阻止層）を追加することが望ましい場合がある。
【0127】
上部電極（すなわち、図１２内の２５）は、ＯＬＥＤスタックが上面発光である場合は透明、ＯＬＥＤスタックが下面発光である場合は反射性でなければならず、ＯＬＥＤスタックがマイクロキャビティである場合、半透明ならびに半反射性でなければならず、すなわち、光の一部を反射し、残りを透過する。マイクロキャビティの場合、上部電極の最も下の内表面が、マイクロキャビティ３０の第２の側面を規定する。望ましくは、半透明上部電極は、マイクロキャビティ効果を確立するために、ＬＥＬによって放出される光の少なくとも５％、及びより望ましくは少なくとも１０％を反射する。半透明の第２の電極の厚さは、それが反射光の量及びどれくらい透過されるかを制御することから、重要である。しかしながら、それは、電荷を効率的にＯＬＥＤに渡すことができない、又はピンホールもしくは他の欠陥を被る可能性があるため、過度に薄くすることはできない。上方電極層の厚さは、望ましくは、１００～２００Å、及びより望ましくは、１２５～１７５Åである。
【0128】
上部電極は、望ましくは、金属又は金属合金の薄層である。好適な金属は、Ａｇ、Ｍｇ、Ａｌ、及びＣａ、又はそれらの合金である。これらのうち、Ａｇが好ましいが、それは、Ａｇが比較的低い青色吸収を有するためである。電子輸送ならびに安定化のために、ＩＴＯ、ＩｎＺｎＯ、又はＭｏＯ３など電極表面上に透明金属酸化物の隣接層が存在し得る。オプションとして、ＬｉＣｌなどの金属ハロゲン化物、キノリン酸リチウムなどの有機金属酸化物、又は他の有機材料が使用されてもよい。
【0129】
【0130】
上部電極２５及びオプションの保護層の上には、カプセル化２７が蒸着又は配置される。最低限、カプセル化は、上面及び側面において発光領域を完全に被覆しなければならず、基板と直接接触状態にある。カプセル化は、空気及び水の浸透に対して耐性がなければならない。それは、透明又は不透明であり得る。それは、導電性であってはならない。それは、インシチュで形成され得るか、又は側縁を密閉するための対策と一緒に別個の予め形成されたシートとして追加することができる。インシチュ形成の例は、薄膜カプセル化である。薄膜カプセル化は、所望の度合いの保護が達成されるまで無機材料の代替層及び高分子層を用いた複数の層の蒸着を伴う。薄膜カプセル化を形成するための配合組成及び方法は周知であり、いずれも所望の通りに使用することができる。オプションとして、カプセル化は、少なくとも密閉領域及び封入領域の上に装着される予め形成されたシート又はカバースリップを使用してもたらすことができる。予め形成されたシートは、剛性が高い、又は可撓性が高い場合がある。それは、ガラス（可撓性の高いガラス）、金属、又は有機／無機バリア層で作製され得る。それは、より堅固な接続を達成するために、基板により近い熱膨張係数を有さなければならない。予め形成されたカプセル化シートは、シリコンもしくはエポキシ接着剤などの気密及び防水接着剤を使用して、又は、はんだもしくはガラスフリットなどの追加の密閉剤を必要とし得る超音波溶接もしくはガラスフリット溶接などの熱的手段によって、密閉領域に装着される必要があり得る。カバースリップの側縁及び下縁は、特に、密閉領域に対するより良好な適合を有する、又はより良好な密閉を促進するように設計することができる。カバースリップ及び密閉領域は、密閉が形成される前にそれらが適所に部分的に適合又は係止するように一緒に設計することができる。さらには、カバースリップは、密閉領域へのより良好な接着を促進するために前処理することができる。
【0131】
本出願は、ディスプレイ内の発光素子としてＯＬＥＤを使用することについて説明するが、同じ制御回路は、発光のために比較的高い電圧を必要とする任意の自己発光ディスプレイ技術において使用することができる。本発明は、ＯＬＥＤだけでなく、少なくとも１０００ニト、又は好ましくは少なくとも５０００ニトの発光を提供するために５Ｖ超、好ましくは７．５Ｖ超、あるいは１０Ｖ超を必要とする任意の他のディスプレイ技術にも限定されない。
【0132】
シリコンバックプレーン内の制御回路を有するディスプレイは、任意のサイズのものであり得、多くの異なる用途、例えば、ビルボード及び広告ディスプレイ、テレビ、携帯電話などのモバイル用途、又は車両インテリアにおいて使用され得る。
【0133】
上の説明は、異なる個々の特徴の異なる組み合わせを伴い得るいくつかの異なる実施形態を説明する。実施形態のうちのいずれかからの個々の特徴は、適合しないときを除き、所望の通りに制限なく、任意の順序又は程度で組み合わせることができる。
【0134】
上の説明において、説明の一部を形成する添付の図面に対して言及がなされ、またこれは、実践され得る例示的な特定の実施形態として示される。これらの実施形態は、当業者が本発明を実践することを可能にするために詳細に説明されるものであり、他の実施形態が利用され得ること、ならびに構造的、論理的、及び電気的変更が、本発明の範囲から逸脱することなくなされ得るということを理解されたい。したがって、任意の例となる実施形態の説明は、限定的意味に取られるべきではない。本発明は例示の目的のために説明されているが、そのような詳細はその目的のためだけのものであること、ならびに、変異形が本発明の趣旨及び範囲から逸脱することなく当業者によって作製され得るということを理解されたい。
【符号の説明】
【0135】
ＭＰ１ スイッチトランジスタ、 ＭＰ２ 駆動トランジスタ、 Ｃ１，Ｃ２ コンデンサ、 ＶＤＤ，ＶＤＤ２，５０ 外部電源、 ＳＥＬＥＣＴ１～ＳＥＬＥＣＴ３ 選択線、 Ｔ１ 第１の駆動トランジスタ、 Ｔ２ スイッチトランジスタ、 Ｔ３ インライン選択（スキャン）トランジスタ、 Ｔ４ 第２の駆動トランジスタ、 Ｔ５ インライン選択（スキャン）トランジスタ、 Ｔ６ スイッチトランジスタ、 ＶＣＡＴＨＯＤＥ カソード電圧、 ＩＢＤ１～ＩＢＤ６ 真性ボディダイオード、 ＶＰＲＯＴＥＣＴ 外部電圧源、 ＩＰＲＯＴＥＣＴ 外部電流源、 ＶＲＥＦ 参照電圧、 ＩＲＥＦ 参照電流、 ＢＪＴ１ バイポーラ接合トランジスタ、 ＶＣ コレクタ電圧、 ＶＥ エミッタ電圧、 ＶＢ ベース電圧、 ＬＳＣ レベルシフト回路、 １ 画素定義層、 ３ シリコンバックプレーン、 ５ オプションの平坦化層、 ７ 電気接点、 ９ 第１の電極セグメント、 ９Ａ 第１の電極層、 ９Ｂ 反射層、 １１，２３ 非発光ＯＬＥＤ層、 １３ 第１の発光ＯＬＥＤユニット、 １３Ａ 下方発光ＯＬＥＤユニット、 １５，１９，２４ 電荷発生層、 １７ 第２の発光ＯＬＥＤユニット、 １７Ａ 第２の発光ＯＬＥＤユニット、 ２１ 第３の発光ＯＬＥＤユニット、 ２１Ａ 上方発光ＯＬＥＤユニット、 ２５ 上部電極、 ２７ カプセル化、 ２９ 色フィルタアレイ、 ２９Ｂ 青色フィルタ、 ２９Ｇ 緑色フィルタ、 ２９Ｒ 赤色フィルタ、 ３０ マイクロキャビティ、 １００，２００ ＲＧＢ画素化ＯＬＥＤ、 ３００，４００ マルチモーダルＯＬＥＤマイクロキャビティデバイス。
【図1】
【図2】
【図3A】
【図3B】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【国際調査報告】