(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-05-17
(54)【発明の名称】無機発光ダイオード基板及びその製造方法
(51)【国際特許分類】
H01L 33/54 20100101AFI20230510BHJP
H01L 33/56 20100101ALI20230510BHJP
【ＦＩ】
H01L33/54
H01L33/56
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2022540504
(86)(22)【出願日】2021-01-06
(85)【翻訳文提出日】2022-06-29
(86)【国際出願番号】 CN2021070511
(87)【国際公開番号】W WO2021196817
(87)【国際公開日】2021-10-07
(31)【優先権主張番号】202010262697.5
(32)【優先日】2020-04-03
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
(71)【出願人】
【識別番号】510280589
【氏名又は名称】京東方科技集團股▲ふん▼有限公司
【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｎｏ．１０ Ｊｉｕｘｉａｎｑｉａｏ Ｒｄ．，Ｃｈａｏｙａｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １０００１５，ＣＨＩＮＡ
(74)【代理人】
【識別番号】100103894
【弁理士】
【氏名又は名称】家入 健
(72)【発明者】
【氏名】グオ ウェイ
(72)【発明者】
【氏名】メン フー
(72)【発明者】
【氏名】チィー チィー
【テーマコード（参考）】
5F142
【Ｆターム（参考）】
5F142AA31
5F142AA52
5F142AA58
5F142AA82
5F142BA02
5F142BA32
5F142CB23
5F142CD02
5F142CD44
5F142CG04
5F142CG13
5F142CG32
5F142DB24
5F142FA14
5F142FA18
5F142FA30
5F142FA32
5F142GA02
(57)【要約】
無機発光ダイオード基板（０１）は、ベース（１）、複数の発光チップ（２）、パッシベーション層（３）、及び複数の第２電極（４）を備える。ここで、前記ベース（１）は、複数の第１電極（１２）を含む。複数の発光チップ（２）は、前記ベース（１）上に設けられ、前記複数の発光チップ（２）は、間隔をあけて配置される。第１電極（１２）の各々は1つの発光チップ（２）に結合される。前記パッシベーション層（３）は、フォトレジストからなり、前記複数の発光チップ（２）の前記ベース（１）から離れた側の表面を覆い、且つ前記複数の発光チップ（２）間の隙間を充填し、複数のビアホール（３ｖ）を有する。複数の第２電極（４）は、前記パッシベーション層（３）の前記ベース（１）から離れた側に設けられ、第２電極（４）の各々は、少なくとも１つのビアホール（３ｖ）を通じて１つの発光チップ（２）に結合される。
【選択図】図２Ｂ
【選択図】図２Ｂ
【特許請求の範囲】
【請求項1】
複数の第１電極を含むベースと、前記ベース上に設けられる複数のエピタキシャル層構造であって、前記複数のエピタキシャル層構造は、間隔をあけて配置され、第１電極の各々は１つのエピタキシャル層構造に結合される、複数のエピタキシャル層構造と、
フォトレジストからなるパッシベーション層であって、前記複数の発光チップの前記ベースから離れた側の表面を覆い、且つ前記複数のエピタキシャル層構造の間の隙間を充填し、複数のビアホールを有する、パッシベーション層と、
前記パッシベーション層の前記ベースから離れた側に設けられ、各々が少なくとも１つのビアホールを通じて１つのエピタキシャル層構造に結合される複数の第２電極と、
を備える、無機発光ダイオード基板。
【請求項2】
前記パッシベーション層は、前記複数のエピタキシャル層構造の前記ベースから離れた側の表面を覆う第１部分、及び前記複数のエピタキシャル層構造の間の隙間を充填する第２部分を有し、前記ベースに対して、前記第１部分の前記ベースから離れた表面は、前記第２部分の前記ベースから離れた表面と面一またはほぼ面一である、
請求項１に記載の無機発光ダイオード基板。
【請求項3】
前記パッシベーション層の第１部分の厚さと前記エピタキシャル層構造の厚さとの比率範囲は、１：１～３：１である、請求項２に記載の無機発光ダイオード基板。
【請求項4】
前記パッシベーション層は、エポキシ系フォトレジストからなる、請求項１～３のいずれか一項に記載の無機発光ダイオード基板。
【請求項5】
エピタキシャル層構造の各々は、積層されて設けられた第１半導体層、第２半導体層、及び前記第１半導体層と前記第２半導体層との間に位置する発光層を含み、ここで、前記エピタキシャル層構造において、前記第１半導体層は、前記発光層及び前記第２半導体層よりも前記ベースに近く、
前記第１電極の各々は、１つのエピタキシャル層構造内の第１半導体層に結合され、
前記第２電極の各々は、少なくとも１つのビアホールを通じて１つのエピタキシャル層構造内の第２半導体層に結合される、
請求項１～４のいずれか一項に記載の無機発光ダイオード基板。
【請求項6】
前記ベースは、ベース基板と、
前記ベース基板上に設けられる駆動回路と、
前記駆動回路の前記ベース基板から離れた側に設けられ、前記駆動回路に結合される複数の第１電極と、
を含む、請求項１～５のいずれか一項に記載の無機発光ダイオード基板。
【請求項7】
複数の第１電極を含むベース及び複数のエピタキシャル層構造を提供することと、エピタキシャル層構造の各々が１つの第１電極に結合されるように、前記複数のエピタキシャル層構造を前記ベースに転写することと、
フォトレジスト膜が前記複数の発光チップの前記ベースから離れた側の表面を覆い、且つ前記複数のエピタキシャル層構造の間の隙間を充填するように、前記複数のエピタキシャル層構造の前記ベースから離れた側に前記フォトレジスト膜を形成することと、
前記フォトレジスト膜をパターニングして、前記フォトレジスト膜に複数のビアホールを形成して、パッシベーション層を得ることと、
前記パッシベーション層の前記ベースから離れた側に複数の第２電極を形成して、第２電極の各々を少なくとも１つのビアホールを通じて１つのエピタキシャル層構造に結合することと、
を有する、無機発光ダイオード基板の製造方法。
【請求項8】
前記した、前記フォトレジスト膜をパターニングして、前記フォトレジスト膜に複数のビアホールを形成して、パッシベーション層を得ることは、前記フォトレジスト膜の前記ベースから離れた側にマスクを設けることと、
前記フォトレジスト膜に対して露光及び現像プロセスを行い、前記フォトレジスト膜に複数のビアホールを形成することと、
複数のビアホールが形成された前記フォトレジスト膜を硬化して、パッシベーション層を得ることと、
を有する、請求項７に記載の無機発光ダイオード基板の製造方法。
【請求項9】
前記した、前記複数のエピタキシャル層構造の前記ベースから離れた側に前記フォトレジスト膜を形成することは、前記フォトレジストが前記複数の発光チップの前記ベースから離れた側の表面を覆い、且つ前記複数のエピタキシャル層構造の間の隙間を充填するように、前記複数のエピタキシャル層構造の前記ベースから離れた側にフォトレジストをスピンコートすることと、
前記フォトレジストを予備硬化し、前記フォトレジスト膜を形成することと、
を有する、請求項７又は８に記載の無機発光ダイオード基板の製造方法。
【請求項10】
前記パッシベーション層の前記ベースから離れた側に前記複数の第１電極を形成する前に、プラズマプロセスにより、前記複数のビアホールに対して残留物の除去処理を行い、これにより、前記フォトレジスト膜の現像後に前記複数のビアホール内に残留したフォトレジスト膜を除去すること、
をさらに有する、請求項７～９のいずれか一項に記載の無機発光ダイオード基板の製造方法。
【請求項11】
請求項１～６のいずれか一項に記載の無機発光ダイオード基板と、前記無機発光ダイオード基板の一側に設けられた封止基板と、
を備える、無機発光ダイオード表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
（関連出願）
本出願は、２０２０年４月３日に出願された出願番号が２０２０１０２６２６９７．５である中国特許出願を基礎出願とする優先権を主張し、その内容の全てが参照によって本出願に取り込まれる。
本出願は、２０２０年４月３日に出願された出願番号が２０２０１０２６２６９７．５である中国特許出願を基礎出願とする優先権を主張し、その内容の全てが参照によって本出願に取り込まれる。
【0002】
本開示は、表示技術分野に関し、特に、無機発光ダイオード基板及びその製造方法、並びに無機発光ダイオード表示装置に関する。
【背景技術】
【0003】
表示技術分野において、マイクロ発光ダイオード（Ｍｉｃｒｏ ＬＥＤ、Ｍｉｃｒｏ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）表示技術は、発光ダイオードの小型化及びマトリックス化の技術である。マイクロ発光ダイオード表示装置は、高解像度、省エネ、高輝度、高せん鋭度、高彩度、比較的速い応答速度、長い寿命などのメリットを有し、優れた応用見通しを有する。
【発明の概要】
【課題を解決するための手段】
【0004】
一態様において、無機発光ダイオード基板は、ベースと、複数のエピタキシャル層構造と、パッシベーション層と、複数の第２電極とを備える。ここで、前記ベースは、複数の第１電極を含む。複数のエピタキシャル層構造は、前記ベース上に設けられ、前記複数のエピタキシャル層構造は、間隔をあけて配置される。第１電極の各々は１つのエピタキシャル層構造に結合される。前記パッシベーション層は、フォトレジストからなる。前記パッシベーション層は、前記複数の発光チップの前記ベースから離れた側の表面を覆い、且つ前記複数のエピタキシャル層構造の間の隙間を充填する。前記パッシベーション層は複数のビアホールを有する。複数の第２電極は、前記パッシベーション層の前記ベースから離れた側に設けられ、第２電極の各々は、少なくとも１つのビアホールを通じて１つのエピタキシャル層構造に結合される。
【0005】
いくつかの実施形態において、前記パッシベーション層は、第１部分と第２部分を有する。前記第１部分は、前記複数のエピタキシャル層構造の前記ベースから離れた側の表面を覆い、前記第２部分は、前記複数のエピタキシャル層構造の間の隙間を充填する。前記ベースに対して、前記第１部分の前記ベースから離れた表面は、前記第２部分の前記ベースから離れた表面と面一またはほぼ面一である。
【0006】
前記パッシベーション層の第１部分の厚さと前記エピタキシャル層構造の厚さとの比率範囲は、１：１～３：１である。
【0007】
いくつかの実施形態において、前記パッシベーション層は、エポキシ系フォトレジストからなる。
【0008】
いくつかの実施形態において、エピタキシャル層構造の各々は、積層されて設けられた第１半導体層、発光層及び第２半導体層を含む。前記発光層は、前記第１半導体層と前記第２半導体層との間に位置する。ここで、前記エピタキシャル層構造において、前記第１半導体層は、前記発光層及び前記第２半導体層よりも前記ベースに近い。前記第１電極の各々は、１つのエピタキシャル層構造内の第１半導体層に結合され、前記第２電極の各々は、少なくとも１つのビアホールを通じて１つのエピタキシャル層構造内の第２半導体層に結合される。
【0009】
いくつかの実施形態において、前記ベースは、ベース基板、駆動回路及び複数の第１電極を含む。駆動回路は、ベース基板上に設けられる。前記複数の第１電極は、前記駆動回路の前記ベース基板から離れた側に設けられ、前記複数の第１電極は、前記駆動回路に結合される。
【0010】
別の態様において、無機発光ダイオード基板の製造方法が提供され、前記製造方法は、複数の第１電極を含むベース及び複数のエピタキシャル層構造を提供することと、エピタキシャル層構造の各々が１つの第１電極に結合されるように、前記複数のエピタキシャル層構造を前記ベースに転写することと、フォトレジスト膜が前記複数の発光チップの前記ベースから離れた側の表面を覆い、且つ前記複数のエピタキシャル層構造の間の隙間を充填するように、前記複数のエピタキシャル層構造の前記ベースから離れた側に前記フォトレジスト膜を形成することと、前記フォトレジスト膜をパターニングして、前記フォトレジスト膜に複数のビアホールを形成して、パッシベーション層を得ることと、前記パッシベーション層の前記ベースから離れた側に複数の第２電極を形成して、第２電極の各々を少なくとも１つのビアホールを通じて１つのエピタキシャル層構造に結合することと、を有する。
【0011】
いくつかの実施形態において、前記した、前記フォトレジスト膜をパターニングして、前記フォトレジスト膜に複数のビアホールを形成して、パッシベーション層を得ることは、前記フォトレジスト膜の前記ベースから離れた側にマスクを設けることと、前記フォトレジスト膜に対して露光及び現像プロセスを行い、前記フォトレジスト膜に複数のビアホールを形成することと、複数のビアホールが形成された前記フォトレジスト膜を硬化して、パッシベーション層を得ることと、有する。
【0012】
いくつかの実施形態において、前記した、前記複数のエピタキシャル層構造の前記ベースから離れた側に前記フォトレジスト膜を形成することは、前記フォトレジストが前記複数の発光チップの前記ベースから離れた側の表面を覆い、且つ前記複数のエピタキシャル層構造の間の隙間を充填するように、前記複数のエピタキシャル層構造の前記ベースから離れた側にフォトレジストをスピンコートすることと、前記フォトレジストを予備硬化し、フォトレジスト膜を形成することと、を有する。
【0013】
いくつかの実施形態において、無機発光ダイオード基板の製造方法は、さらに、前記パッシベーション層の前記ベースから離れた側に前記複数の第１電極を形成する前に、プラズマプロセスにより、前記複数のビアホールに対して残留物の除去処理を行い、これにより、前記フォトレジスト膜の現像後に前記複数のビアホール内に残留したフォトレジスト膜を除去すること、を有する。
【0014】
別の態様において、無機発光ダイオード表示装置は提供され、前記無機発光ダイオード表示装置は、上記の無機発光ダイオード基板と、前記無機発光ダイオード基板の一側に設けられた封止基板と、を備える。
【図面の簡単な説明】
【0015】
本開示の技術案をより明確に説明するために、以下は本開示の幾つかの実施例の説明に要する図面について簡単に説明する。以下の説明における図面は、本開示の幾つかの実施例の図面に過ぎないことは明らかである。当業者であれば、これらの図面によって他の図面を取得することができる。また、以下の説明における図面は、概略図と見なすことができ、本開示の実施例に係る製品の実際の寸法、方法の実際のプロセス、信号の実際のシーケンスなどを限定するものではない。
【図1】関連技術の幾つかの実施例に係る無機発光ダイオード基板の構造図である。
【図2A】本開示に係る幾つかの実施例の無機発光ダイオード基板の構造図である。
【図2B】本開示に係る幾つかの実施例の別の無機発光ダイオード基板の構造図である。
【図3】本開示に係る幾つかの実施例のさらに別の無機発光ダイオード基板の構造図である。
【図4】本開示に係る幾つかの実施例のさらに別の無機発光ダイオード基板の構造図である。
【図5】本開示に係る幾つかの実施例の無機発光ダイオード基板の上面図である。
【図6】本開示に係る幾つかの実施例の無機発光ダイオード基板の製造方法のフローチャートである。
【図7】本開示に係る幾つかの実施例の別の無機発光ダイオード基板の製造方法のフローチャートである。
【図8】本開示に係る幾つかの実施例のさらに別の無機発光ダイオード基板の製造方法のフローチャートである。
【図9】本開示に係る幾つかの実施例の無機発光ダイオード基板の製造方法のフローチャートである。
【図10】本開示に係る幾つかの実施例の無機発光ダイオード表示装置の構造図である。
【図11】本開示の幾つかの実施例の無機発光ダイオード基板の集束イオンビーム顕微鏡図である。
【発明を実施するための形態】
【0016】
以下、図面を参照しながら、本開示の幾つかの実施例における技術案を明確かつ完全に説明する。明らかに、説明される実施例は、本開示の一部の実施例に過ぎず、すべての実施例ではない。本開示によって提供される実施例に基づいて、当業者が得られる他のすべての実施例は、本開示の請求範囲に含まれるものとする。
【0017】
文脈上別段の解釈を要しない限り、本明細書及び特許請求の範囲全体において、用語「含む（ｃｏｍｐｒｉｓｅ）」及びその他の形式、例えば、第三人称の単数形である「含む（ｃｏｍｐｒｉｓｅｓ）」及び現在分詞形の形式である「含む（ｃｏｍｐｒｉｓｉｎｇ）」は、開放、包括的な意味、即ち「含むが、これらに限定されない」と解釈されるべきである。本明細書の記載において、用語「１つの実施例（ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」、「幾つかの実施例（ｓｏｍｅ ｅｍｂｏｄｉｍｅｎｔｓ）」、「例示的な実施形態（ｅｘｅｍｐｌａｒｙ ｅｍｂｏｄｉｍｅｎｔｓ）」、「例（ｅｘａｍｐｌｅ）」、「特定の例（ｓｐｅｃｉｆｉｃ ｅｘａｍｐｌｅｓ）」、又は「幾つかの例（ｓｏｍｅ ｅｘａｍｐｌｅｓ）」などは、その実施例、又はその例に関連する特定の特徴、構造、材料又は特性が、本開示の少なくとも１つの実施例又は例に含まれることを示すことが意図される。上記の用語の概略的な表現は、必ずしも同じ実施例又は例を指すわけではない。さらに、記載された特定の特徴、構造、材料、又は特性は、任意の適切な態様で、任意の１つ又は複数の実施例又は例に含まれ得る。
【0018】
以下において、「第１」、「第２」という用語は、説明の目的だけに用いられ、相対的な重要性を明示又は暗示する、或いは示される技術的特徴の数を暗示するものとして理解されるべきではない。したがって、「第１」、「第２」で限定される特徴は、１つ又は複数のその特徴を明示的又は暗黙的に含み得る。本開示の実施例の説明において、特に明記しない限り、「複数」は、２つ以上を意味する。
【0019】
幾つかの実施例の説明では、「結合」と「接続」及びそれらに由来する表現が使用され得る。例えば、幾つかの実施例の説明では、２つ以上の構成要素が互いに直接物理的または電気的に接触していることを示すために、「接続」という用語が使用され得る。別の例として、幾つかの実施例の説明では、２つ以上の構成要素が互いに直接物理的または電気的に接触していることを示すために、「結合」という用語が使用され得る。しかしながら、「結合」又は「通信可能に結合される（ｃｏｍｍｕｎｉｃａｔｉｖｅｌｙ ｃｏｕｐｌｅｄ）」という用語は、２つ以上の構成要素が互いに直接接触していないが、依然として互いに協働するまたは相互作用することも意味し得る。ここで開示された実施例は、必ずしも本明細書の内容に限定されるものではない。
【0020】
本明細書において、理想的な例示的な図面である断面図及び／又は平面図を参照して例示的な実施態様を説明している。図面において、層及び領域の厚さは、明確性のために誇張されている。したがって、例えば製造技術及び／又は公差に起因する、図面に対する形状の変動が想定され得る。したがって、例示的な実施態様は、本開示に示される領域の形状に限定されるものではなく、製造による形状偏差などを含むものと解釈されるべきである。例えば、矩形として示されるエッチング領域は、通常、湾曲した特徴を有する。したがって、図面に示される領域は、本質的に例示的なものであり、且つそれらの形状は、装置の領域の実際形状を示すことを意図するものではなく、例示的な実施態様の範囲を限定することを意図するものではない。
【0021】
マイクロ発光ダイオード表示装置は、ベースと、ベース上に設けられる複数のマイクロエピタキシャル層構造と、を含む。複数のマイクロエピタキシャル層構造は、アレイ状に配置され、隣接するマイクロエピタキシャル層構造間の距離は、高解像度表示を実現するために、ミクロンオーダーであってもよい。
【0022】
マイクロ発光ダイオード表示装置の製造において、複数のエピタキシャル層構造をベースに転写し、複数のエピタキシャル層構造をベース上のアノードに結合させた後、複数のエピタキシャル層構造の間を絶縁するために、パッシベーション層を作製する必要がある。次に、パッシベーション層にビアホールを作製する。そして、カソードを作製し、パッシベーション層内のビアホールを通じてカソードをエピタキシャル層構造に結合させる。
【0023】
従来、パッシベーション層の形成には、二酸化ケイ素などの無機材料が用いられている。図１に示すように、無機発光ダイオード基板０１’では、パッシベーション層３’は、通常、堆積プロセスにより製造されるため、各位置におけるパッシベーション層３’の膜厚は、比較的均一であり、エピタキシャル層構造２を覆うパッシベーション層３’の部分は、複数のエピタキシャル層構造２の間の隙間に位置するパッシベーション層３’の部分よりも突出している。パッシベーション層３’の厚さが比較的小さい場合には、パッシベーション層は、エピタキシャル層構造２のベース１から離れた側の角部（図１中の丸囲み部３ｃを参照）で割れ易くなり、漏電が発生する。パッシベーション層３’の厚さを大きくすると、二酸化ケイ素などの無機材料の応力が大きいため、パッシベーション層の剥離が問題となり、同様に漏電が発生するおそれがある。
【0024】
また、二酸化ケイ素でパッシベーション層を形成し、パッシベーション層にビアホールを形成するためには、堆積プロセス及びエッチングプロセスが必要である。例えば、まず、二酸化ケイ素フィルムを堆積し、次に、二酸化ケイ素フィルム上にビアホールパターンを有するバリア層を形成し、そして、二酸化ケイ素フィルムをエッチングしてビアホールを形成する。その製造手順が複雑であり、且つＰＥＣＶＤ（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、プラズマ化学気相成長）設備やＲＩＥ／ＩＣＰエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ、反応性イオンエッチング、ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ、誘導結合プラズマエッチング）設備が必要となるため、製造コストが高くなる。
【0025】
本開示的幾つかの実施例は、無機発光ダイオード基板０１を提供する。図２Ａ～図４及び図１１に示すように、無機発光ダイオード基板０１は、ベース１、複数のエピタキシャル層構造２、パッシベーション層３及び複数の第２電極４を備える。
【0026】
ここで、ベース１は、複数の第１電極１２を含み、複数のエピタキシャル層構造２は、ベース基板１１上に設けられ、且つ前記複数のエピタキシャル層構造２は間隔をあけて配置される。第１電極１２の各々に１つのエピタキシャル層構造２に結合される。
【0027】
パッシベーション層３は、フォトレジストからなる。パッシベーション層３は、複数の発光チップのベース１から離れた側の表面を覆い、且つパッシベーション層３は、複数のエピタキシャル層構造２の間の隙間を充填する。パッシベーション層３には、複数のビアホール３ｖが設けられる。
【0028】
複数の第２電極４は、パッシベーション層３のベース１から離れた側に設けられ、第２電極４の各々は、少なくとも１つのビアホール３ｖを通じて１つのエピタキシャル層構造２に結合される。図２Ｂに示すように、第２電極４の各々は、１つのビアホール３ｖを通じて１つのエピタキシャル層構造２に結合される。
【0029】
一例として、第１電極１２は、アノードとカソードのうちの一方であり、第２電極４は、アノードとカソードのうちの他方である。第１電極１２及び第２電極４は、エピタキシャル層構造２に電圧を供給し、電圧駆動でエピタキシャル層構造２を発光させるように構成される。
【0030】
本開示の幾つかの実施例による無機発光ダイオード基板０１では、パッシベーション層３の材料としてフォトレジストを用いる。パッシベーション層３の製造過程において、フォトレジストが流動性を有するため、フォトレジストの塗布過程において、フォトレジストは、隣接するエピタキシャル層構造２の間の隙間を充填することができる。これにより、形成されたパッシベーション層３は、複数の発光チップのベース１から離れた側の表面を覆うことができ、かつ、複数のエピタキシャル層構造２の間の隙間を充填することができる。このため、パッシベーション層３の表面は比較的平坦である。こうして、パッシベーション層３は、エピタキシャル層構造のベース１から離れた側の角部で割れ易いという問題を回避でき、これにより、それに起因する漏電の問題を解消する。
【0031】
また、フォトレジストは、有機材料であり、密着性が二酸化ケイ素などの無機材料よりも優れているため、剥離の問題も生じない。
【0032】
フォトレジストからなる膜層に対して露光及び現像プロセスを行うことにより、フォトレジスト膜に複数のビアホール３ｖを形成することができ、パッシベーション層３を得る。露光及び現像プロセスが比較的簡単であるため、設備のコストは比較的低い。従って、従来のように、パッシベーション層３’を二酸化ケイ素で製造する際に用いられていた堆積プロセス及びエッチングプロセスは不要であり、従って、高価な堆積設備及びエッチング設備を用いる必要がなく、製造プロセスを簡略化し、製造コストを節約することができる。
【0033】
さらに、エピタキシャル層構造２の光取出し效率は、パッシベーション層３の屈折率に関連する。エピタキシャル層構造２とパッシベーション層３との境界面において、エピタキシャル層構造２から発した光の出射角が全反射臨界角よりも大きい場合、全反射現象が生じ、光は、エピタキシャル層構造２内に反射されて戻り、出射できない。このため、全反射臨界角が大きいほど、出射される光量が多くなり、エピタキシャル層構造２の光取出し效率が高くなる。全反射臨界角θの計算式ｓｉｎθ＝ｎ２／ｎ１から分かるように、ここで、ｎ２は光学的に疎な媒質の屈折率（ここではパッシベーション層３の屈折率）とし、ｎ１は光学的に密な媒質の屈折率（ここではエピタキシャル層構造２のうちパッシベーション層３に接する膜層の屈折率）とし、ｎ１が一定である場合、ｎ２が大きくなるほど全反射臨界角θは大きくなる。パッシベーション層の材料として比較的高い屈折率（二酸化ケイ素よりも高い屈折率）を有するフォトレジストを用いる場合、例えば、エポキシ系フォトレジストを用いる場合、本開示においてフォトレジストで形成されたパッシベーション層３に対応する全反射臨界角は、二酸化ケイ素で形成されたパッシベーション層に対応する全反射臨界角よりも大きい。こうして、本開示による無機発光ダイオード基板０１において、エピタキシャル層構造２から発した光のうち、より多くの光がパッシベーション層３を透過して出射することができ、これにより、エピタキシャル層構造２の光取出し效率を向上させることに有利であり、ひいては、無機発光ダイオード基板０１の発光效率を向上させることに有利である。
【0034】
なお、図２Ａに示す無機発光ダイオード基板０１において、プロセスの要因により、エピタキシャル層構造の各膜層の側壁は、ベース基板１１が存在する平面に対して角度をなしてもよい。例えば、ベース基板１１が存在する平面に垂直なエピタキシャル層構造の各膜層の断面の形状は台形である。一例として、無機発光ダイオード基板０１における複数のエピタキシャル層構造２の製造方法は、シリコンベース上にエピタキシャル層構造を形成するための膜層全体を順次成長させることと、エピタキシャル層構造を形成するための膜層全体をシリコンベースと共に無機発光ダイオード基板０１のベース１上に伏せることと、シリコンベースを除去することと、エッチングプロセスによりベース１上に残った膜層全体に対してパターニング処理を行って、複数のエピタキシャル層構造２を得ることと、を有する。エッチング過程において、ベース１から離れた膜層がエッチングされる面積は、ベース１に近い膜層がエッチングされる面積よりも大きく、その結果、最終的に形成されるエピタキシャル層構造において、ベース１から離れた膜層の面積は、ベース１に近い膜層の面積よりも小さく、これにより、ベース基板１１が存在する平面に垂直なエピタキシャル層構造２の各膜層の断面の形状は台形になる。
【0035】
説明の便宜上、図２Ｂ～図４に示す無機発光ダイオード基板０１において、エピタキシャル層構造の各膜層の側壁は、ベース基板に対して垂直であるように示されているが、本開示による無機発光ダイオード基板０１の構造はこれに限定されない。
【0036】
図１１は、図５の切断線ＢＢ’に沿って切断した断面の集束イオンビーム顕微鏡写真と考え得る。図１１は、第１電極１２、エピタキシャル層構造２、パッシベーション層３及び第２電極４を含む膜層の位置及び厚さを示す。切断線ＢＢ’は、ビアホール３ｖがある位置で切断されていないため、図１１においてはパッシベーション層３のビアホール３ｖが見えない。
【0037】
幾つかの実施例において、図２Ｂに示すように、パッシベーション層３は、第１部分３ａ及び第２部分３ｂを含む。第１部分３ａは、前記複数のエピタキシャル層構造２のベース基板１１から離れた側の表面を覆い、第２部分３ｂは、前記複数のエピタキシャル層構造２の間の隙間を充填する。ベース基板１１に対して、第１部分３ａのベース基板１１から離れた表面は、前記第２部分３ｂのベース基板１１から離れた表面と面一またはほぼ面一である。
【0038】
フォトレジストは、流動性有するため、フォトレジストの塗布過程において、フォトレジストは、隣接するエピタキシャル層構造２の間の隙間を充填することができ、これにより、形成されたパッシベーション層３の第１部分３ａ及び第２部分３ｂのベース基板１１から離れた表面は、ベース基板１１に対して面一またはほぼ面一である。このように、パッシベーション層３の表面の平坦性を確保することができ、パッシベーション層３が無機発光ダイオードの上方の角部で割れて漏電を引き起こす問題を回避することができる。
【0039】
幾つかの実施例において、パッシベーション層３の厚さを設定する際に、パッシベーション層３の第１部分３ａがエピタキシャル層構造２の表面を完全に覆い、第２部分３ｂが複数のエピタキシャル層構造２の間の隙間を充填する必要があり、且つ、これにより、パッシベーション層３の第１部分３ａ及び第２部分３ｂのベース基板１１から離れた表面が、ベース基板１１に対して面一またはほぼ面一になる必要があることを考慮すべきであり、また、パッシベーション層３の厚さが後続のビアホール３ｖ及び第２電極４の製造の容易さに与える影響についても考慮すべきであるため、パッシベーション層３の厚さを適切に設定する必要がある。
【0040】
いくつかの例では、パッシベーション層３の第１部分３ａの厚さｄ１は、ビアホール３ｖの製造プロセスの困難性を増大させて、エピタキシャル層構造２内の半導体層と第２電極４との間のオーミック接触に影響を及ぼすことを回避するために、あまり大きくすることができない。また、パッシベーション層３の第１部分３ａの厚さｄ１は、絶縁の役割を十分に果たすために、あまり小さくすることもできない。一例として、パッシベーション層３の第１部分３ａの厚さｄ１とエピタキシャル層構造２の厚さとの比率範囲は、１：１～３：１である。例えば、エピタキシャル層構造２の厚さが１μｍである場合、第１部分３ａの厚さｄ１は１μｍ～３μｍであってもよい。
【0041】
図２Ｂに示すように、パッシベーション層３の第１部分３ａの厚さｄ１の範囲は、１μｍ～２μｍである。例えば、パッシベーション層３の第１部分３ａの厚さｄ１は、２μｍである。パッシベーション層３の第２部分３ｂの厚さｄ２の範囲は、２μｍ～４μｍであり、例えば、パッシベーション層３の第２部分３ｂの厚さｄ２は、３μｍである。なお、厚さｄ２と厚さｄ１との差は、発光ダイオードチップ２の厚さであることが理解される。
【0042】
パッシベーション層３の第１部分３ａと第２部分３ｂのベース基板１１から離れた表面をベース基板１１に対して面一にするために、パッシベーション層３の第２部分３ｂの厚さｄ２は、第１部分３ａの厚さｄ１とエピタキシャル層構造２の厚さとの合計になるべきであり、エピタキシャル層構造２の厚さが１μｍである場合、パッシベーション層３の第１部分３ａの厚さは２μｍであり、第２部分３ｂの厚さは３μｍである。こうして、パッシベーション層３の表面は比較的平坦であり、且つパッシベーション層３の第１部分３ａの厚さを適度にすることができることを確保することができる。その結果、ビアホール３ｖ及び第２電極４の製造に有利であり、且つパッシベーション層が剥離しにくく、漏電現象が発生しない。
【0043】
幾つかの実施例において、図２Ｂ～図４に示すように、エピタキシャル層構造２の各々は、積層されて設けられた第１半導体層２１、発光層２２及び第２半導体層２３を含む。発光層２２は、第１半導体層２１と第２半導体層２３との間に位置する。一例として、発光層２２は、量子井戸構造を有する。
【0044】
ここで、エピタキシャル層構造２において、第１半導体層２１は、発光層２２及び第２半導体層２３よりもベース基板１１に近い。第１電極１２の各々は、１つのエピタキシャル層構造２内の第１半導体層２１に結合される。第１電極１２の各々は、少なくとも１つのビアホール３ｖを通じて１つのエピタキシャル層構造２内の第１半導体層２１に結合される。
【0045】
幾つかの実施例において、第１半導体層２１は、Ｎ型半導体層である。例えば、第１半導体層２１は、Ｎ型窒化ガリウム（ｎ－ＧａＮ）からなる。第２半導体層２３は、Ｐ型半導体層である。例えば、第２半導体層２３は、Ｐ型窒化ガリウム（ｐ－ＧａＮ）からなる。これに対応して、第１電極１２をカソードとし、第２電極４をアノードとし、各エピタキシャル層構造２の第１半導体層２１は、ビアホール３ｖを通じてアノードに結合され、各エピタキシャル層構造２の第２半導体層２３は、カソードに結合され、アノードは、正の電圧を供給し、カソードは、負の電圧を供給する。これにより、電子及び正孔はそれぞれ第１半導体層２１及び第２半導体層２３から発光層２２に輸送され、発光層２２において電子及び正孔が再結合し、発光が実現される。
【0046】
他の例では、第１半導体層２１は、Ｐ型半導体層である。例えば、第１半導体層２１は、Ｐ型窒化ガリウム（ｐ－ＧａＮ）からなる。第２半導体層２３は、Ｎ型半導体層である。例えば、第２半導体層２３は、Ｎ型窒化ガリウム（ｎ－ＧａＮ）からなる。これに対応して、第１電極１２をアノードとし、第２電極４をカソードとし、各エピタキシャル層構造２の第１半導体層２１は、アノードに結合され、第２半導体層２３は、ビアホール３ｖを通じてカソードに結合され、アノードは、正の電圧を供給し、カソードは、負の電圧を供給する。これにより、電子及び正孔はそれぞれ第２半導体層２３及び第１半導体層２１から発光層２２に輸送され、発光層２２において電子及び正孔が再結合し、発光が実現される。
【0047】
幾つかの実施例において、パッシベーション層３は、エポキシ系フォトレジストからなる。
【0048】
エポキシ系フォトレジストであるＳＵ－８フォトレジストの屈折率は１．６であり、二酸化ケイ素の屈折率は１．４６５であり、エポキシ系フォトレジストの屈折率はより高い。パッシベーション層３を形成するためにエポキシ系フォトレジストを用いることは、エピタキシャル層構造２の光取出し效率を高めるのに有利である。
【0049】
一例として、エピタキシャル層構造２が積層されて設けられた第１半導体層２１、発光層２２及び第２半導体層２３を含む場合、パッシベーション層３は、第２半導体層２３のベース基板１１から離れた表面を覆い、パッシベーション層３と第２半導体層２３との接触面は全反射境界面となる。第２半導体層２３が窒化ガリウムからなり、単一のエピタキシャル層構造２のサイズが１０μｍ×１０μｍ×１μｍである例では、窒化ガリウムの屈折率は２．５であるので、全反射臨界角θの計算式ｓｉｎθ＝ｎ２／ｎ１によって分かるように、二酸化ケイ素をパッシベーション層３の材料をとする場合には、全反射の臨界角は３５．８°であり、エポキシ系フォトレジストをパッシベーション層３の材料とする場合には、全反射の臨界角は３９．８°である。従って、エポキシ系フォトレジストに対応する全反射臨界角は比較的大きく、エピタキシャル層構造２の光取出し效率を高めるのに有利である。
【0050】
上記を前提として、材料による光吸收を考慮しなければ、本開示の発明者らは、モンテカルロ光線追跡法を用いて、パッシベーション層３の材料として二酸化ケイ素を用いる場合には、単一のエピタキシャル層構造２の光取出し效率が約８４％であり、パッシベーション層３の材料としてエポキシ系フォトレジストを用いる場合には、単一のエピタキシャル層構造２の光取出し效率が約８９％であることを見出し、これにより、本開示による無機発光ダイオード基板０１における単一のエピタキシャル層構造２の光取出し效率が約５％向上して、無機発光ダイオード基板０１全体の光取出し效率を向上させるのに有利である。
【0051】
上記の利点に加えて、エポキシ系フォトレジストは、近紫外領域の吸光度が低い。このため、エポキシ系フォトレジストでは、近紫外領域の光の透過量が大きく、フォトレジストの異なる位置での光強度の減衰は比較的小さく、フォトレジスト層全体の露光が均一である。その結果、エポキシ系フォトレジストで形成されたフォトレジスト膜層に露光及び現像プロセスを施して得られた複数のビアホール３ｖは、均一性が優れる。また、エポキシ系フォトレジストは、優れた力学特性、化学的な耐食性及び熱安定性を有し、形成される無機発光ダイオード基板０１の安定性及び耐衝撃性を高めるのに有利である。
【0052】
幾つかの実施例において、図３に示すように、ベース１は、ベース基板１１、駆動回路１３及び複数の第１電極１２を含む。ここで、駆動回路１３は、ベース基板１１上に設けられ、複数の第１電極１２は、駆動回路１３のベース基板１１から離れた側に設けられ、複数の第１電極１２は、駆動回路１３に結合され、駆動回路１３は、複数の第１電極１２に電気信号を供給するように構成される。これにより、複数の第１電極１２又は第２電極４は複数のエピタキシャル層構造２に電圧を供給して、駆動エピタキシャル層構造２を駆動して発光させることができる。
【0053】
幾つかの実施例において、図３に示すように、本開示による無機発光ダイオード基板０１は、アクティブ駆動方式を採用する。複数の第１電極１２は、アレイ状に配列され、複数の第１電極１２の間はパッシベーション層３により絶縁される。第１電極１２はアノードであり、第２電極４はカソードである。第１電極１２の各々は、１つの駆動回路１３に結合され、複数の第２電極４は、１つのカソード層全体を形成するように互いに結合される。
【0054】
一例として、当該駆動回路は、複数の薄膜トランジスタ及び少なくとも１つの蓄積コンデンサを含む。駆動回路により、第１電極に電圧信号を供給して、第１電極はエピタキシャル層構造２に正の電圧を供給すると共に、第２電極は、エピタキシャル層構造２に負の電圧を供給して、これにより、エピタキシャル層構造２の発光を制御する。
【0055】
他の実施例において、本開示による無機発光ダイオード基板０１は、パッシブ駆動方式を採用する。複数の第１電極１２は、アレイ状に配列され、同一の行又は同一の列の第１電極１２は一体に結合され、同一の列又は同一行の第２電極４は一体に結合される。
【0056】
一例として、図４及び図５に示すように、図４は、図５の無機発光ダイオード基板０１の切断線ＡＡ’に沿って切断した断面図であり、複数の第１電極１２はアレイ状に配列され、同一の行の第１電極１２は、行方向に延びる複数の第１電極ストリップ１２’を形成するように、一体型構造に結合され、同一の列の第２電極４は、列方向に延びる複数の第２電極ストリップ４’を形成するように、一体型構造に結合される。複数の第１電極ストリップ１２’はアノードである。例えば、複数の第２電極ストリップ４’はカソードである。隣接する２つの第１電極ストリップ１２’の間はパッシベーション層３により絶縁され、隣接する２つの第２電極ストリップ４’の間はパッシベーション層３により絶縁される。複数の第１電極ストリップ１２と複数の第２電極ストリップ４が重なり合う領域において、エピタキシャル層構造２はアノードとカソードの電圧によって駆動されて発光する。
【0057】
いくつかの例では、ＣＯＧ （Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）又はＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）などの方式で外付けの駆動回路に接続される。駆動回路は、複数の第１電極ストリップ１２’及び複数の第２電極ストリップ４’に結合され、駆動回路は、複数の第１電極ストリップ１２’及び複数の第２電極ストリップ１２’に駆動電圧を供給して、複数のエピタキシャル層構造２を駆動し発光させるように構成されている。
【0058】
図６に示すように、本開示の幾つかの実施例は、さらに、無機発光ダイオード基板０１の製造方法を提供する。当該製造方法は、以下のステップＳ１～Ｓ６を有する。
【0059】
Ｓ１において、ベース１と複数のエピタキシャル層構造２とを提供し、ここで、ベース１は複数の第１電極１２を含む。
【0060】
ベース１はベース基板１１と、ベース基板１１上に設けられる複数の第１電極１２とを含み、一例として、複数の第１電極１２は、アレイ状に配列されている。
【0061】
いくつかの例では、エピタキシャル層構造２は以下のように製造される。シリコンベース或者サファイアベース上にバッファ層、第２半導体膜層、発光膜層及び第１半導体膜層を順次成長させ、バッファ層とシリコンベース又はサファイアベースとの界面からシリコンベース又はサファイアベースを剥離する。例えば、レーザーリフトオフ技術を用いて、バッファ層を気化させ、第２半導体膜層、発光膜層、及び第１半導体膜層からなる積層構造を得る。当該積層構造を割って複数のエピタキシャル層構造２を取得し、エピタキシャル層構造２の各々は、積層されて設けられた第１半導体層２１、発光層２２及び第２半導体層２３を含む。
【0062】
Ｓ２において、エピタキシャル層構造２の各々が１つの第１電極１２に結合されるように、前記複数のエピタキシャル層構造２を前記ベース１に転写する。
【0063】
幾つかの実施例において、各エピタキシャル層構造２の第１半導体層２１が１つの第１電極１２に結合されるように、前記複数のエピタキシャル層構造２をピック＆プレイス（Ｐｉｃｋ－ａｎｄ－Ｐｌａｃｅ）、フリップチップ又はトランスファーなどの方式によりベース１上に転写することができる。
【0064】
一例として、図７に示すように、Ｓ２の可能な実施態様は、以下のステップＳ２１～Ｓ２４を含む。
【0065】
Ｓ２１において、転写用基板を提供し、各エピタキシャル層構造２の第２半導体層２３が当該転写用基板と反対側を向き、且つ複数のエピタキシャル層構造２の配列がベース１における複数の第１電極１２の配列と一致するように、複数のエピタキシャル層構造２を転写用基板表面に固定する。
【0066】
一例として、複数のエピタキシャル層構造２は、接着剤などの接着媒体により転写用基板表面に接着される。当該粘接媒体は後続のレーザー照射で接着性を失うことができ、これにより、転写用基板を複数の無機発光ダイオードと分離させる。
【0067】
Ｓ２２において、転写用基板をベース１上に伏せて、複数のエピタキシャル層構造２を複数の第１電極１２と一対一に合わせることにより、各エピタキシャル層構造２の第１半導体層２１を１つの第１電極１２に接触させる。
【0068】
Ｓ２３において、接合プロセスにより、各エピタキシャル層構造２の第１半導体層２１を１つの第１電極１２に接合して結合させる。
【0069】
Ｓ２４において、転写用基板を取り除く。
【0070】
Ｓ３において、前記フォトレジスト膜が前記複数の発光チップの前記ベース１から離れた側の表面を覆い、且つ前記複数のエピタキシャル層構造２の間の隙間を充填するように、前記複数のエピタキシャル層構造２のベース１から離れた側にフォトレジスト膜を形成する。
【0071】
幾つかの実施例において、図８に示すように、Ｓ３は、以下のステップＳ３１～Ｓ３２を含む。
【0072】
Ｓ３１において、フォトレジストが複数の発光チップの前記ベース１から離れた側の表面を覆い、且つ複数のエピタキシャル層構造２の間の隙間を充填するように、前記複数のエピタキシャル層構造２のベース１から離れた側にフォトレジストをスピンコートする。
【0073】
例えば、上記のフォトレジストとして、エポキシ系フォトレジストを用いる。予め設定されたパッシベーション層３の厚さに応じて、スピンコート速度を制御することにより、フォトレジストを複数の発光チップの前記ベース１から離れた側の表面に覆わせ、且つ複数のエピタキシャル層構造２の間の隙間を充填させる。フォトレジストの複数の発光チップ上における部分の厚さは１μｍであり、かつ、エピタキシャル層構造２の厚さが２μｍである場合、フォトレジストの隙間に位置する部分の厚さは３μｍである。
【0074】
Ｓ３２において、フォトレジストを予備硬化し、フォトレジスト膜を形成する。
【0075】
フォトレジストをスピンコートされた基板を高温加熱ステージに数分間置いて、フォトレジストを予備硬化させて、フォトレジスト膜を形成する。
【0076】
Ｓ４において、前記フォトレジスト膜をパターニングして、前記フォトレジスト膜に複数のビアホール３ｖを形成して、パッシベーション層３を得る。
【0077】
幾つかの実施例において、図９に示すように、Ｓ４は以下のステップＳ４１～Ｓ４３を含む。
【0078】
Ｓ４１において、フォトレジスト膜のベース１から離れた側にマスクを設ける。
【0079】
Ｓ４２において、フォトレジスト膜に対して露光及び現像プロセスを行い、フォトレジスト膜に複数のビアホール３ｖを形成する。
【0080】
一例として、マスクの遮蔽作用下で、フォトレジスト膜を露光する。フォトレジストがエポキシ系フォトレジストである場合、エポキシ系フォトレジストはネガ型フォトレジストであるため、マスクのパターンは形成するパッシベーション層３のパターンと逆になり、フォトレジスト膜のビアホール３ｖに対応する位置以外の部分を露光する。露光が終了した後、現像液でフォトレジスト膜を現像することにより、フォトレジスト膜のビアホール３ｖに対応する位置の部分を現像液に溶解させて、フォトレジスト膜に複数のビアホール３ｖを形成する。
【0081】
Ｓ４３において、複数のビアホール３ｖが形成されたフォトレジスト膜を硬化して、パッシベーション層３を得る。
【0082】
複数のビアホール３ｖが形成された基板を高温加熱ステージに置いて、フォトレジストをさらに硬化し、パッシベーション層３を得る。
【0083】
Ｓ５において、プラズマプロセスにより、複数のビアホール３ｖに対して残留物の除去処理を行い、フォトレジスト膜の現像後に複数のビアホール３ｖ内に残留したフォトレジスト膜を除去する。
【0084】
一例として、酸素プラズマ処理プロセスなどにより複数のビアホール３ｖを短時間で処理し、フォトレジスト膜の現像後、複数のビアホール３ｖ内に残されたフォトレジスト膜を除去する。こうして、その後に複数の第２電極４を製作する際に、第２電極４をエピタキシャル層構造２の第２半導体層２３に直接接触させることができ、第２電極４と第２半導体層２３との間のオーミック接触性がより優れ、キャリアの輸送に有利である。
【0085】
Ｓ６において、前記パッシベーション層３のベース１から離れた側に複数の第２電極４を形成して、第２電極４の各々を少なくとも１つのビアホール３ｖを通じて１つのエピタキシャル層構造２に結合する。
【0086】
一例として、電気化学堆積プロセス又は蒸着プロセスにより、パッシベーション層３のベース１から離れた側に複数の第２電極４を形成し、第２電極４の各々は少なくとも１つのビアホール３ｖを通じて１つのエピタキシャル層構造２の第２半導体層２３に結合される。
【0087】
本開示の幾つかの実施例は、無機発光ダイオード基板０１の製造方法を提供する。当該製造方法は、フォトレジストをパッシベーション層３の材料とする。パッシベーション層３の製造過程において、フォトレジストが流動性を有するため、フォトレジストの塗布過程において、フォトレジストは、隣接するエピタキシャル層構造２の間の隙間を充填することができ、これにより、形成されたパッシベーション層３は、複数の発光チップのベース１から離れた側の表面を覆い、複数のエピタキシャル層構造２の間の隙間を充填することができ、パッシベーション層３の表面は比較的平坦である。こうして、パッシベーション層３が、エピタキシャル層構造のベース１から離れた側の角部で割れ易いという問題を回避でき、パッシベーション層３の割れに起因する漏電の問題を解消する。また、フォトレジストは、有機材料であり、密着性が二酸化ケイ素などの無機材料よりも優れているため、剥離の問題も生じない。
【0088】
露光及び現像プロセスによりフォトレジスト膜に複数のビアホール３ｖを形成し、パッシベーション層３を得ることは、プロセス手順が比較的簡単であり、コストが比較的低い。かつ、従来技術におけるプロセスの難易度の高い堆積プロセス及びエッチングプロセスを用いる必要がなく、高価な堆積設備、エッチング設備を使用することを回避する。その結果、製造プロセスを簡略化し、製造コストを節約することができる。
【0089】
最終的に得られる無機発光ダイオード基板０１は、パッシベーション層３の材料としてフォトレジストを用いる。パッシベーション層３の材料として二酸化ケイ素を用いる場合に比べて、エピタキシャル層構造２から発した光のうちより多くの光は、パッシベーション層３を透過し出射することができる。これにより、エピタキシャル層構造２の光取出し效率を向上させるのに有利であり、さらに、無機発光ダイオード基板０１の発光效率を向上させるのに有利である。
【0090】
図１０に示すように、本開示の幾つかの実施例は、さらに、無機発光ダイオード表示装置０２を提供する。無機発光ダイオード表示装置０２は、無機発光ダイオード基板０１と、無機発光ダイオード基板０１の第２電極４が配置された側に設けられた封止基板５と、を備える。
【0091】
いくつかの例として、無機発光ダイオード表示装置０２は、Ｍｉｃｒｏ ＬＥＤ（マイクロ発光ダイオード、Ｍｉｃｒｏ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）表示装置又はＭｉｎｉ ＬＥＤ（ミニ発光ダイオード、Ｍｉｎｉ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）表示装置である。
【0092】
本開示の実施例による無機発光ダイオード表示装置０２は、高解像度、省エネ、高輝度、高せん鋭度、高彩度、比較的速い応答速度、長い寿命などのメリットを有するとともに、無機発光ダイオード基板０１と同じ技術效果を有し、例えば、光取出し效率が高く、漏電の確率を大幅に低減することなど。詳細な説明はここでは繰り返さない。
【0093】
本開示の幾つかの実施例による無機発光ダイオード表示装置は、動き（例えば、動画）か静止（例えば、静止画）かに関わらず、且つテキスト又はイメージに関わらず、画像を表示する任意の装置であり得る。より具体的には、前記実施例は、様々な電子装置において、又は様々な電子装置に関連して実装され得ることが予期される。前記様々な電子装置は、例えば携帯電話、ワイヤレスデバイス、携帯情報端末（ＰＤＡ）、ハンドヘルドコンピュータ又はポータブルコンピュータ、ＧＰＳ受信機/ナビゲーション、カメラ、ＭＰ４ビデオプレーヤ、ビデオカメラ、ゲームコンソール、腕時計、クロック、計算機、テレビモニタ、フラットパネルディスプレイ、コンピュータモニタ、車載ディスプレイ（例えば、トリップディスプレイなど）、ナビゲーションユニット、コックピットコントローラ及び/又はディスプレイ、カメラビューディスプレイ（例えば、車両のバックカメラのディスプレイ）、電子写真、電子掲示板又は看板、プロジェクタ、建造物構造、包装及び美的構造（例えば、ジュエリーの画像ディスプレイ）などを含み得るが、これらに限定されない。
【0094】
以上の説明は、本開示の具体的な実施態様に過ぎず、本開示の保護範囲はこれに限定されない。当業者であれば、本開示の技術的範囲内において、任意の変更又は置換を加えることが可能である。したがって、本開示の保護範囲は、特許請求の範囲の保護範囲によって定められるべきである。
【図1】
【図2A】
【図2B】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【国際調査報告】