▶ 京東方科技集團股▲ふん▼有限公司の特許一覧 ▶ 成都京東方光電科技有限公司の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-05-18
(54)【発明の名称】表示基板及びその製造方法、表示装置
(51)【国際特許分類】
G09F 9/30 20060101AFI20230511BHJP
G09F 9/00 20060101ALI20230511BHJP
H05B 33/14 20060101ALI20230511BHJP
H05B 33/02 20060101ALI20230511BHJP
H10K 50/115 20230101ALI20230511BHJP
H05B 33/10 20060101ALI20230511BHJP
H05B 33/04 20060101ALI20230511BHJP
H10K 71/00 20230101ALI20230511BHJP
H10K 59/131 20230101ALI20230511BHJP
H10K 59/80 20230101ALI20230511BHJP
H10K 59/65 20230101ALI20230511BHJP
H10K 77/10 20230101ALI20230511BHJP
H10K 50/844 20230101ALI20230511BHJP
【ＦＩ】
G09F9/30 308Z
G09F9/30 338
G09F9/30 348A
G09F9/30 365
G09F9/30 309
G09F9/00 338
H05B33/14 Z
H05B33/02
H10K50/115
H05B33/10
H05B33/04
H10K71/00
H10K59/131
H10K59/80
H10K59/65
H10K77/10
H10K50/844
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2022503526
(86)(22)【出願日】2021-03-15
(85)【翻訳文提出日】2022-01-18
(86)【国際出願番号】 CN2021080875
(87)【国際公開番号】W WO2021203917
(87)【国際公開日】2021-10-14
(31)【優先権主張番号】PCT/CN2020/083829
(32)【優先日】2020-04-08
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
(71)【出願人】
【識別番号】510280589
【氏名又は名称】京東方科技集團股▲ふん▼有限公司
【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｎｏ．１０ Ｊｉｕｘｉａｎｑｉａｏ Ｒｄ．，Ｃｈａｏｙａｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １０００１５，ＣＨＩＮＡ
(71)【出願人】
【識別番号】511121702
【氏名又は名称】成都京東方光電科技有限公司
【氏名又は名称原語表記】ＣＨＥＮＧＤＵ ＢＯＥ ＯＰＴＯＥＬＥＣＴＲＯＮＩＣＳ ＴＥＣＨＮＯＬＯＧＹ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｎｏ．１１８８，Ｈｅｚｕｏ Ｒｄ．，（Ｗｅｓｔ Ｚｏｎｅ），Ｈｉ－ｔｅｃｈ Ｄｅｖｅｌｏｐｍｅｎｔ Ｚｏｎｅ，Ｃｈｅｎｇｄｕ，Ｓｉｃｈｕａｎ，６１１７３１，Ｐ．Ｒ．ＣＨＩＮＡ
(74)【代理人】
【識別番号】100103894
【弁理士】
【氏名又は名称】家入 健
(72)【発明者】
【氏名】ゾウ ヤン
(72)【発明者】
【氏名】ホアン ヤオ
(72)【発明者】
【氏名】ジャン シュン
(72)【発明者】
【氏名】ヤン ヒュイジュアン
(72)【発明者】
【氏名】フー ユーペン
(72)【発明者】
【氏名】ジャン シン
(72)【発明者】
【氏名】ワン ユー
(72)【発明者】
【氏名】シャン ティンフア
(72)【発明者】
【氏名】ジャン イーヤン
【テーマコード（参考）】
3K107
5C094
5G435
【Ｆターム（参考）】
3K107AA01
3K107AA05
3K107BB01
3K107CC36
3K107CC41
3K107DD39
3K107DD44Z
3K107DD89
3K107DD90
3K107DD92
3K107EE03
3K107EE41
3K107EE46
3K107EE54
3K107EE68
3K107FF15
3K107GG51
5C094AA14
5C094AA15
5C094BA03
5C094BA27
5C094CA20
5C094DA07
5C094DA15
5C094FA01
5C094FA02
5C094FB01
5C094FB02
5C094GB10
5G435AA18
5G435BB04
5G435BB05
5G435CC09
5G435EE49
5G435KK05
(57)【要約】
表示基板が提供され、当該表示基板は、表示領域と、孔縁領域と、少なくとも１つの配線領域と、少なくとも１つのスルーホール領域と、少なくとも１つのブラインドホール領域と、を備え、少なくとも１つの配線領域は、それぞれ１つのスルーホール領域又は１つのブラインドホール領域を囲み、前記孔縁領域は、前記配線領域を囲み、前記表示領域は、前記スルーホール領域を囲み、ここで、前記表示基板は、ベース基板と、前記ベース基板上に設けられる駆動回路層と、を含む。前記ベース基板は、前記スルーホール領域にスルーホールを有する。前記駆動回路層は、少なくとも１つの金属層と、少なくとも１つの絶縁層と、を含み、少なくとも１つの金属層は、前記表示領域及び前記配線領域に位置し；前記少なくとも１つの金属層は、前記スルーホール領域及び前記ブラインドホール領域を避けて設けられる複数の信号線を有する。少なくとも１つの絶縁層は、前記表示領域、前記孔縁領域、前記配線領域及び前記ブラインドホール領域に位置する。ここで、前記ブラインドホール領域は光を透過する。
【選択図】図１
【選択図】図１
【特許請求の範囲】
【請求項1】
表示基板であって、表示領域と、孔縁領域と、少なくとも１つの配線領域と、少なくとも１つのスルーホール領域と、少なくとも１つのブラインドホール領域と、を含み、前記少なくとも１つの配線領域はそれぞれ１つのスルーホール領域又は１つのブラインドホール領域を囲み、前記孔縁領域は、前記配線領域を囲み、前記表示領域は、前記孔縁領域を囲み、
ここで、前記表示基板は、
前記スルーホール領域にスルーホールを有するベース基板と、
前記ベース基板上に設けられる駆動回路層と、を備え、
前記駆動回路層は、少なくとも1つの金属層と少なくとも１つの絶縁層とを含み、
前記少なくとも1つの金属層は、前記表示領域、前記孔縁領域及び前記配線領域に位置し、前記少なくとも1つの金属層は、前記スルーホール領域及び前記ブラインドホール領域を避けて設けられる複数の信号線を含み、
前記少なくとも１つの絶縁層は、前記表示領域、前記孔縁領域、前記配線領域及び前記ブラインドホール領域に位置し、
前記ブラインドホール領域は光を透過する、
表示基板。
【請求項2】
請求項１に記載の表示基板であって、前記少なくとも１つのスルーホール領域は２つのスルーホール領域を含み、前記少なくとも１つのブラインドホール領域は１つのブラインドホール領域を含み、且つ前記ブラインドホール領域は前記２つのスルーホール領域の間に設けられる、
表示基板。
【請求項3】
請求項１又は２に記載の表示基板であって、前記スルーホール領域の形状は、円形又は略楕円形であり；
前記ブラインドホール領域の形状は、矩形、角丸矩形、幅の異なる矩形がその長手方向に沿って接合された形状、又は幅の異なる角丸矩形がその長手方向に沿って接合された形状である、
表示基板。
【請求項4】
請求項１～３のいずれか１項に記載の表示基板であって、前記複数の信号線は、複数のデータ線及び複数のゲート駆動信号線を含み；
前記複数のゲート駆動信号線は、全体的に第１方向に沿って延在し；前記複数のデータ線は、全体的に第２方向に沿って延在し；
ここで、前記第１方向と前記第２方向とは交差し；
少なくとも１つのデータ線は、前記配線領域に位置し、且つ前記スルーホール領域の周囲に沿って迂回する部分、及び／又は、前記ブラインドホール領域の周囲に沿って迂回する部分を含み；
少なくとも１つのゲート駆動信号線は、前記配線領域に位置し、且つ前記スルーホール領域の周囲に沿って迂回する部分、及び／又は、前記ブラインドホール領域の周囲に沿って迂回する部分を含む、
表示基板。
【請求項5】
請求項４に記載の表示基板であって、前記複数の信号線は、複数の初期化信号線をさらに含み；
前記複数の初期化信号線は、全体的に前記第１方向に沿って延在し；
少なくとも１つの初期化信号線は、前記配線領域に位置し、且つ前記スルーホール領域の周囲に沿って迂回する部分、及び／又は、前記ブラインドホール領域の周囲に沿って迂回する部分を含む、
表示基板。
【請求項6】
請求項４又は５に記載の表示基板であって、前記複数の信号線は、複数の発光制御信号線をさらに含み；
前記複数の発光制御信号線は、全体的に前記第１方向に沿って延在し；
少なくとも１つの発光制御信号線は、前記配線領域に位置し、且つ前記スルーホール領域の周囲に沿って迂回する部分、及び／又は、前記ブラインドホール領域の周囲に沿って迂回する部分を含み；
又は、
少なくとも１つの発光制御信号線は、前記表示領域及び前記孔縁領域に位置する部分を含み、且つ前記第１方向に沿って前記スルーホール領域及び／又は前記ブラインドホール領域まで延在する位置で分断される、
表示基板。
【請求項7】
請求項１～６のいずれか１項に記載の表示基板であって、前記少なくとも１つの金属層は、第１ゲート層と、第２ゲート層と、ソース・ドレイン金属層と、を含み；前記少なくとも１つの絶縁層は、第１絶縁層と、第２絶縁層と、層間絶縁層と、を含み；
前記駆動回路層は、前記表示領域及び前記孔縁領域に位置する半導体層をさらに含み；
前記半導体層は、前記ベース基板の一側に設けられ；
前記第１絶縁層は、前記半導体層の前記ベース基板から離れた側に設けられ；
前記第１ゲート層は、前記第１絶縁層の前記ベース基板から離れた側に設けられ；
前記第２絶縁層は、前記第１ゲート層の前記ベース基板から離れた側に設けられ；
前記第２ゲート層は、前記第２絶縁層の前記ベース基板から離れた側に設けられ；
前記層間絶縁層は、前記第２ゲート層の前記ベース基板から離れた側に設けられ；
前記ソース・ドレイン金属層は、前記第２ゲート層の前記ベース基板から離れた側に設けられる、
表示基板。
【請求項8】
請求項７に記載の表示基板であって、前記複数の信号線が、複数のデータ線と、複数の発光制御信号線と、複数のゲート駆動信号線と、複数の初期化信号線と、を含む場合、
前記複数のデータ線は、前記ソース・ドレイン金属層に位置し；
前記複数の発光制御信号線及び前記複数のゲート駆動信号線は、前記第１ゲート層に位置し；
前記複数の初期化信号線は、前記第２ゲート層に位置する、
表示基板。
【請求項9】
請求項７又は８に記載の表示基板であって、さらに、前記駆動回路層のベース基板から離れた側に設けられる発光素子層を備え；
前記発光素子層は、前記表示領域及び前記孔縁領域に位置し；
前記発光素子層は、
前記駆動回路層の前記ベース基板から離れた側に設けられる第１電極層、ここで、前記第１電極層は、複数の第１電極を含む；
前記第１電極層のベース基板から離れた側に設けられる画素定義層、ここで、前記画素定義層内に、各々が１つの第１電極の１つの少なくとも一部を露出する複数の開口が設けられる；
前記第１電極層の前記ベース基板から離れた側に設けられる機能層、ここで、前記機能層は、各々が１つの開口内に位置する複数の発光部を含む；及び
前記機能層及び前記画素定義層の前記ベース基板から離れた側に設けられる第２電極層；を含み；
前記表示領域には、各々が画素回路と発光素子とを含む複数の画素構造が設けられ；前記発光素子は、前記画素回路に電気的に接続される第１電極と、発光部と、前記第２電極層のうちの前記発光部に対応する部分と、を含み；
前記孔縁領域には、各々が冗長画素回路及び／又は冗長発光素子を含む複数の冗長画素構造が設けられ；前記冗長発光素子は、発光部と、前記第２電極層のうちの当該発光部に対応する部分と、を含み；又は、前記冗長発光素子は、第１電極と、発光部と、前記第２電極層のうちの前記発光部に対応する部分と、を含み、前記第１電極は、前記冗長画素回路に電気的に接続されない、
表示基板。
【請求項10】
請求項９に記載の表示基板であって、前記画素回路及び前記冗長画素回路は、いずれも、少なくとも１つの薄膜トランジスタを含み、前記薄膜トランジスタは、活性層、ゲート、ソース、及びドレインを有し；
前記活性層は前記半導体層に位置し、前記ゲートは前記第１ゲート層に位置し、前記ソース及び前記ドレインは前記ソース・ドレイン金属層に位置し；
前記孔縁領域は、前記配線領域に近い第１サブ領域と、前記第１サブ領域以外の第２サブ領域と、を含み；
前記表示基板は、
さらに、前記孔縁領域の第２サブ領域に設けられる複数のビア、ここで、各ビアは、前記第１絶縁層、前記第２絶縁層及び前記層間絶縁層を貫通し、前記複数の冗長画素回路は、前記孔縁領域の第２サブ領域に設けられ、前記複数の冗長画素回路における各薄膜トランジスタのソース及びドレインは、前記ビアにより前記活性層に電気的に接続される；
前記孔縁領域の第１サブ領域に設けられる複数の冗長ビア、ここで、各冗長ビアは、前記第１絶縁層、前記第２絶縁層及び前記層間絶縁層を貫通する；及び
前記駆動回路層と前記発光素子層との間に設けられる平坦化層、ここで、前記平坦化層は、前記表示領域、前記孔縁領域、前記配線領域及び前記ブラインドホール領域に位置し、前記平坦化層の一部は、前記複数の冗長ビアを充填する；
を備える、
表示基板。
【請求項11】
請求項１０に記載の表示基板であって、さらに、少なくとも１つの封止ダム領域を有し；
各封止ダム領域は、１つのスルーホール領域と当該スルーホール領域を囲む配線領域との間に位置し、且つ前記スルーホール領域を囲み；
前記第１絶縁層、前記第２絶縁層及び前記層間絶縁層は、前記少なくとも１つの封止ダム領域にさらに位置し；
前記表示基板は、さらに、複数の封止ダムを備え；
各封止ダム領域には、前記スルーホール領域を囲む少なくとも１つの封止ダムが設けられ、且つ前記封止ダムは、前記駆動回路層の前記ベース基板から離れた側に設けられ；
各封止ダム領域に少なくとも２つの封止ダムが設けられる場合、前記少なくとも２つの封止ダムは、前記スルーホール領域の径方向に沿って順次に間隔をあけて配置される、
表示基板。
【請求項12】
請求項１１に記載の表示基板であって、各封止ダム領域に設けられる少なくとも１つの封止ダムは、第１封止ダム及び第２封止ダムを含み、前記第１封止ダムは、前記第２封止ダムの前記スルーホール領域から離れた側に位置し；
前記第２封止ダムの第３方向に沿った厚さは、前記第１封止ダムの第３方向に沿った厚さよりも大きく；ここで、前記第３方向は前記ベース基板に対して垂直であり；
前記第２封止ダムは、
前記平坦化層と同じ層に設けられる第１部と、
前記第１部の前記ベース基板から離れた側に設けられ、前記画素定義層と同じ層に設けられる第２部と、
前記第２部の前記ベース基板から離れた側に設けられる第１スペーサ部と、を含み、
前記第１封止ダムは、
前記画素定義層と同じ層に設けられる第３部と、
前記第３部の前記ベース基板から離れた側に設けられ、前記第１スペーサ部と同じ材料で同じ層に設けられる第２スペーサ部と、を含む、
表示基板。
【請求項13】
請求項１１又は１２に記載の表示基板であって、さらに、少なくとも１つの第１分離領域と、少なくとも１つの第２分離領域とを含み；
前記第１絶縁層、前記第２絶縁層及び前記層間絶縁層は、前記少なくとも１つの第１分離領域及び前記少なくとも１つの第２分離領域にさらに位置し；
各第１分離領域は、前記配線領域と前記封止ダム領域との間に位置し、且つ前記封止ダム領域を囲み；各第２分離領域は、前記スルーホール領域と前記封止ダム領域との間に位置し、且つ前記スルーホール領域を囲み；
前記表示基板は、
さらに、複数の第１分離柱、ここで、各第１分離領域には、少なくとも１つの第１分離柱が設けられ、各第１分離柱は、前記第１封止ダムを囲むように設けられ、前記第１分離柱は、前記層間絶縁層の前記ベース基板から離れた側に設けられ、前記第１分離柱の側壁には、溝が設けられる；及び
複数の第２分離柱、ここで、各第２分離領域には、少なくとも１つの第２分離柱が設けられ、各第２分離柱は前記スルーホール領域を囲むように設けられ、前記第２分離柱は前記層間絶縁層の前記ベース基板から離れた側に設けられ、前記第２分離柱の側壁には、溝が設けられる；
を備える、
表示基板。
【請求項14】
請求項１３記載の表示基板であって、前記第１分離柱及び前記第２分離柱は、前記ソース・ドレイン金属層に位置する、表示基板。
【請求項15】
請求項１３又は１４に記載の表示基板であって、前記第１分離柱及び前記第２分離柱は、いずれも、順次に積層されて設けられる第１金属パターン、第２金属パターン、及び第３金属パターンを含み；前記第１分離柱の側壁及び前記第２分離柱の側壁に前記溝を形成するように、前記第２金属パターンの前記ベース基板上への正投影の外境界は、前記第１金属パターン及び前記第３金属パターンの前記ベース基板上への正投影の外境界の内側に位置する、
表示基板。
【請求項16】
請求項１３～１５のいずれか１項に記載の表示基板であって、前記第２分離領域には、少なくとも１つの第４金属パターンと、少なくとも１つの第５金属パターンとがさらに設けられ；前記第４金属パターンは、前記第１ゲート層に位置し、前記第５金属パターンは、前記第２ゲート層に位置し；
各第４金属パターン及び各第５金属パターンは、前記スルーホール領域を囲み；
前記第２分離柱、第４金属パターン及び第５金属パターンの３者は、前記ベース基板上への正投影において共通の重なり領域を有する、
表示基板。
【請求項17】
請求項１３～１６のいずれか１項に記載の表示基板であって、各第１分離領域に少なくとも２つの第１分離柱が設けられる場合、前記少なくとも２つの第１分離柱は、前記スルーホール領域の径方向に沿って順次に間隔をあけて配置され；
前記駆動回路層のうち、隣接する２つの第１分離柱の間に位置する部分は、前記ベース基板を露出する第１スロットを有し；
各第２分離領域に少なくとも２つの第２分離柱が設けられる場合、前記少なくとも２つの第２分離柱は、前記スルーホール領域の径方向に沿って順次に間隔をあけて配置され；
前記駆動回路層のうち、隣接する２つの第２分離柱の間に位置する部分は、凹部を有する、
表示基板。
【請求項18】
請求項１３～１７のいずれか１項に記載の表示基板であって、さらに、前記発光素子層の前記ベース基板から離れた側に設けられる封止層を備え、
前記封止層は、
前記発光素子層の前記ベース基板から離れた側に設けられる第１無機封止薄膜層、ここで、前記第１無機封止薄膜層は、前記第２分離領域、前記封止ダム領域、前記第１分離領域、前記配線領域、前記孔縁領域、前記表示領域、及び前記ブラインドホール領域に位置する；
前記第１無機封止薄膜層の前記ベース基板から離れた側に設けられる有機封止薄膜層、ここで、前記有機封止薄膜層は、前記封止ダム領域、前記第１分離領域、前記配線領域、前記孔縁領域、前記表示領域、及び前記ブラインドホール領域に位置する；及び
前記有機封止薄膜層の前記ベース基板から離れた側に設けられる第２無機封止薄膜層、ここで、前記第２無機封止薄膜層は、前記第２分離領域、前記封止ダム領域、前記第１分離領域、前記配線領域、前記孔縁領域、前記表示領域、及び前記ブラインドホール領域に位置する；
を含む、
表示基板。
【請求項19】
表示装置であって、請求項１～１８のいずれか１項に記載の表示基板と、
少なくとも１つの第１センサと、
少なくとも１つの第２センサと、を備え、
各第１センサは、１つのスルーホール領域に設けられ、
各第２センサは、１つのブラインドホール領域に設けられる、
表示装置。
【請求項20】
請求項１９に記載の表示装置であって、前記少なくとも１つの第１センサは、カメラを含み、前記少なくとも１つの第２センサは、赤外線センサ、近接光センサ、投光照明器、及び周辺光センサのうちの少なくとも１つを含む、表示装置。
【請求項21】
表示基板の製造方法であって、ベース基板を提供すること、ここで、前記ベース基板は、表示領域、孔縁領域、少なくとも１つの配線領域、少なくとも１つのスルーホール領域及び少なくとも１つのブラインドホール領域を含み、前記少なくとも１つの配線領域は、それぞれ１つのスルーホール領域又は１つのブラインドホール領域を囲み、前記孔縁領域は、前記配線領域を囲み、前記表示領域は、前記孔縁領域を囲む；
前記ベース基板上に駆動回路層を形成すること、ここで、前記駆動回路層は、少なくとも１つの金属層と、少なくとも１つの絶縁層とを含み、前記少なくとも１つの金属層は、前記表示領域、前記孔縁領域、及び前記配線領域に位置し、前記少なくとも１つの金属層は、前記スルーホール領域及び前記ブラインドホール領域を避けて設けられる複数の信号線を有し、前記少なくとも１つの絶縁層は、前記表示領域、前記孔縁領域、前記配線領域、前記スルーホール領域及び前記ブラインドホール領域に位置する；
前記駆動回路層の前記ベース基板から離れた側に平坦化層を形成すること、ここで、前記平坦化層は、前記表示領域、前記孔縁領域、前記配線領域、前記スルーホール領域及び前記ブラインドホール領域に位置する；
前記平坦化層の前記ベース基板から離れた側に発光素子層を形成すること、ここで、前記発光素子層は、前記表示領域及び前記孔縁領域に位置する；
前記発光素子層の前記ベース基板から離れた側に封止層を形成すること、ここで、前記封止層は、前記表示領域、前記孔縁領域、前記配線領域、前記スルーホール領域及び前記ブラインドホール領域に位置する；及び
前記ベース基板、前記駆動回路層、前記平坦化層、及び前記封止層の前記スルーホール領域に位置する部分を除去すること；
を含む、表示基板の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
（関連出願）
本開示は、２０２０年０４月０８日に出願された出願番号がＰＣＴ／ＣＮ２０２０／０８３８２９である国際出願の優先権を主張し、その内容の全てが参照によって本出願に取り込まれる。
本開示は、２０２０年０４月０８日に出願された出願番号がＰＣＴ／ＣＮ２０２０／０８３８２９である国際出願の優先権を主張し、その内容の全てが参照によって本出願に取り込まれる。
【0002】
本開示は、表示技術分野に属し、特に、表示基板及びその製造方法、表示装置に関する。
【背景技術】
【0003】
表示装置において、電子機器製品の益々の画面占有率の向上に対するユーザーの求めを満たすために、一般的に、フレキシブルパネルに溝や穴などを開けている。現在、表示パネルの画面占有率を比較的高くすることができるより成熟した技術は、穴開きディスプレイ（ｈｏｌｅ－ｉｎ－ｄｉｓｐｌａｙ）技術である。
【0004】
穴開きディスプレイ技術は、表示パネルの表示領域(Ａｃｔｉｖｅ Ａｒｅａ)の一部を犠牲にする必要があり、当該犠牲にした表示領域はカメラやセンサ等の光学センサを配置するために使用される。
【発明の概要】
【課題を解決するための手段】
【0005】
本開示の一態様において、表示基板が提供される。当該表示基板は、表示領域と、孔縁領域と、少なくとも１つの配線領域と、少なくとも１つのスルーホール領域と、少なくとも１つのブラインドホール領域と、を含み、前記少なくとも１つの配線領域はそれぞれ１つのスルーホール領域又は１つのブラインドホール領域を囲み、前記孔縁領域は、前記配線領域を囲み、前記表示領域は、前記孔縁領域を囲み、ここで、前記表示基板は、ベース基板と、前記ベース基板上に設けられる駆動回路層と、を備える。前記ベース基板は、前記スルーホール領域にスルーホールを有する。
【0006】
前記駆動回路層は、少なくとも1つの金属層と少なくとも１つの絶縁層とを含む。前記少なくとも1つの金属層は、前記表示領域、前記孔縁領域及び前記配線領域に位置し；前記少なくとも1つの金属層は、前記スルーホール領域及び前記ブラインドホール領域を避けて設けられる複数の信号線を含む。前記少なくとも１つの絶縁層は、前記表示領域、前記孔縁領域、前記配線領域及び前記ブラインドホール領域に位置する。ここで、前記ブラインドホール領域は光を透過する。
【0007】
幾つかの実施例において、前記少なくとも１つのスルーホール領域は２つのスルーホール領域を含み、前記少なくとも１つのブラインドホール領域は１つのブラインドホール領域を含み、且つ前記ブラインドホール領域は前記２つのスルーホール領域の間に設けられる。
【0008】
幾つかの実施例において、前記スルーホール領域の形状は、円形又は略楕円形であり；前記ブラインドホール領域の形状は、矩形、角丸矩形、幅の異なる矩形がその長手方向に沿って接合された形状、又は幅の異なる角丸矩形がその長手方向に沿って接合された形状である。
【0009】
幾つかの実施例において、前記複数の信号線は、複数のデータ線と複数のゲート駆動信号線とを含む。前記複数のゲート駆動信号線は、全体的に第１方向に沿って延在し；前記複数のデータ線は、全体的に第２方向に沿って延在する。ここで、前記第１方向と前記第２方向とは交差する。
【0010】
少なくとも１つのデータ線は、前記配線領域に位置し、且つ前記スルーホール領域の周囲に沿って迂回する部分、及び／又は、前記ブラインドホール領域の周囲に沿って迂回する部分を含み；少なくとも１つのゲート駆動信号線は、前記配線領域に位置し、且つ前記スルーホール領域の周囲に沿って迂回する部分、及び／又は、前記ブラインドホール領域の周囲に沿って迂回する部分を含む。
【0011】
幾つかの実施例において、前記複数の信号線は、複数の初期化信号線をさらに含み；前記複数の初期化信号線は、全体的に前記第１方向に沿って延在し；少なくとも１つの初期化信号配線は、前記配線領域に位置し、且つ前記スルーホール領域の周囲に沿って迂回する部分、及び／又は、前記ブラインドホール領域の周囲に沿って迂回する部分を含む。
【0012】
幾つかの実施例において、前記複数の信号線は、複数の発光制御信号線をさらに含み；前記複数の発光制御信号線は、全体的に前記第１方向に沿って延在する。少なくとも１つの発光制御信号線は、前記配線領域に位置し、且つ前記スルーホール領域の周囲に沿って迂回する部分、及び／又は、前記ブラインドホール領域の周囲に沿って迂回する部分を含み；又は、少なくとも１つの発光制御信号線は、前記表示領域及び前記孔縁領域に位置し、且つ前記第１方向に沿って前記スルーホール領域及び／又は前記ブラインドホール領域まで延在する位置で分断される。
【0013】
幾つかの実施例において、前記少なくとも１つの金属層は、第１ゲート層と、第２ゲート層と、ソース・ドレイン金属層と、を含み；前記少なくとも１つの絶縁層は、第１絶縁層と、第２絶縁層と、層間絶縁層と、を含む。前記駆動回路層は、前記表示領域及び前記孔縁領域に位置する半導体層をさらに含む。
【0014】
前記半導体層は前記ベース基板の一側に設けられ；前記第１絶縁層は、前記半導体層の前記ベース基板から離れた側に設けられ；前記第１ゲート層は、前記第１絶縁層の前記ベース基板から離れた側に設けられ；前記第２絶縁層は、前記第１ゲート層の前記ベース基板から離れた側に設けられ；前記第２ゲート層は、前記第２絶縁層の前記ベース基板から離れた側に設けられ；前記層間絶縁層は、前記第２ゲート層の前記ベース基板から離れた側に設けられ；前記ソース・ドレイン金属層は、前記第２ゲート層の前記ベース基板から離れた側に設けられる。
【0015】
幾つかの実施例において、前記複数の信号線が、複数のデータ線と、複数の発光制御信号線と、複数のゲート駆動信号線と、複数の初期化信号線とを含む場合、前記複数のデータ線は、前記ソース・ドレイン金属層に位置し、前記複数の発光制御信号線及び前記複数のゲート駆動信号線は前記第１ゲート層に位置し、前記複数の初期化信号線は、前記第２ゲート層に位置する。
【0016】
幾つかの実施例において、表示基板は、前記駆動回路層のベース基板から離れた側に設けられる発光素子層をさらに備え；前記発光素子層は、前記表示領域及び前記孔縁領域に位置する。
【0017】
前記発光素子層は、第１電極層と、画素定義層と、機能層と、第２電極層と、を含む。第１電極層は、前記駆動回路層の前記ベース基板から離れた側に設けられ、前記第１電極層は、複数の第１電極を含む。画素定義層は、前記第１電極層のベース基板から離れた側に設けられ、前記画素定義層内に、複数の開口が設けられ、各開口は、１つの第１電極の少なくとも一部を露出する。機能層は、前記第１電極層の前記ベース基板から離れた側に設けられ、前記機能層は、複数の発光部を含み、各発光部は、１つの開口内に位置する。第２電極層は、前記機能層及び前記画素定義層の前記ベース基板から離れた側に設けられる。
【0018】
ここで、前記表示領域には、複数の画素構造が設けられ、各画素構造は、画素回路と発光素子とを含み；前記発光素子は、前記画素回路に電気的に接続される第１電極と、発光部と、前記第２電極層のうちの前記発光部に対応する部分とを含む。
【0019】
前記孔縁領域には、複数の冗長画素構造が設けられ；各冗長画素構造は、冗長画素回路及び／又は冗長発光素子を含み；前記冗長発光素子は、発光部と、前記第２電極層のうちの当該発光部に対応する部分とを含み；又は、前記冗長発光素子は、第１電極と、発光部と、前記第２電極層のうちの当該前記発光部に対応する部分と、を含み、前記第１電極は、前記冗長画素回路に電気的に接続されない。
【0020】
幾つかの実施例において、前記画素回路及び前記冗長画素回路は、いずれも、少なくとも１つの薄膜トランジスタを含み、前記薄膜トランジスタは、活性層、ゲート、ソース、及びドレインを有する。
【0021】
前記活性層は前記半導体層に位置し、前記ゲートは前記第１ゲート層に位置し、前記ソース及び前記ドレインは前記ソース・ドレイン金属層に位置し；前記孔縁領域は、前記配線領域に近い第１サブ領域と、前記第１サブ領域以外の第２サブ領域と、を含む。
【0022】
前記表示基板は、前記孔縁領域の第２サブ領域に設けられる複数のビアと、前記孔縁領域の第１サブ領域に設けられる複数の冗長ビアと、をさらに含む。各ビアは、前記第１絶縁層、前記第２絶縁層及び前記層間絶縁層を貫通し；前記複数の冗長画素回路は、前記孔縁領域の第２サブ領域に設けられ、前記複数の冗長画素回路における各薄膜トランジスタのソース及びドレインは、２つの前記ビアにより前記活性層に電気的に接続される。各冗長ビアは、前記第１絶縁層、前記第２絶縁層、及び前記層間絶縁層を貫通する。
【0023】
前記表示基板は、前記駆動回路層と前記発光素子層との間に設けられる平坦化層をさらに含み、前記平坦化層は、前記表示領域、前記孔縁領域、前記配線領域及び前記ブラインドホール領域に位置し；前記平坦化層の一部は、前記複数の冗長ビアを充填する。
【0024】
幾つかの実施例において、表示基板は、少なくとも１つの封止ダム領域をさらに有し；各封止ダム領域は、１つのスルーホール領域と当該スルーホール領域を囲む配線領域との間に位置し、且つ前記スルーホール領域を囲む。前記第１絶縁層、前記第２絶縁層、及び前記層間絶縁層は、前記少なくとも１つの封止ダム領域にさらに位置する。
【0025】
前記表示基板は、複数の封止ダムをさらに備え；各封止ダム領域には、前記スルーホール領域を囲む少なくとも１つの封止ダムが設けられ、且つ前記封止ダムは、前記駆動回路層の前記ベース基板から離れた側に設けられる。各封止ダム領域に少なくとも２つの封止ダムが設けられる場合、前記少なくとも２つの封止ダムは、前記スルーホール領域の径方向に沿って順次に間隔をあけて配置される。
【0026】
前記表示基板は、各封止ダム領域に設けられる少なくとも１つの封止ダムは、第１封止ダム及び第２封止ダムを含み、前記第１封止ダムは、前記第２封止ダムの前記スルーホール領域から離れた側に位置する。前記第２封止ダムの第３方向に沿った厚さは、前記第１封止ダムの前記第３方向に沿った厚さよりも大きく；ここで、前記第３方向は、前記ベース基板に対して垂直である。
【0027】
前記第２封止ダムは、第１部と、第２部と、第１スペーサ部と、を含み；第１部は、前記平坦化層と同じ層に設けられ；第２部は、前記第１部の前記ベース基板から離れた側に設けられ；前記第２部は、前記画素定義層と同じ層に設けられる。第１スペーサ部は、前記第２部の前記ベース基板から離れた側に設けられる。
【0028】
前記第１封止ダムは、第３部と、第２スペーサ部とを含み；前記第３部は、前記画素定義層と同じ層に設けられ；第２スペーサ部は、前記第３部の前記ベース基板から離れた側に設けられ、前記第２スペーサ部は、前記第１スペーサ部と同じ材料で同じ層に設けられる。
【0029】
幾つかの実施例において、表示基板は、少なくとも１つの第１分離領域と、少なくとも１つの第２分離領域とをさらに含み；前記第１絶縁層、前記第２絶縁層、及び前記層間絶縁層は、前記少なくとも１つの第１分離領域及び前記少なくとも１つの第２分離領域にさらに位置する。
【0030】
各第１分離領域は、前記配線領域と前記封止ダム領域との間に位置し、且つ前記封止ダム領域を囲み；各第２分離領域は、前記スルーホール領域と前記封止ダム領域との間に位置し、且つ前記スルーホール領域を囲む。
【0031】
前記表示基板は、複数の第１分離柱と、複数の第２分離柱とをさらに備え、各第１分離領域には、少なくとも１つの第１分離柱が設けられ、各第１分離柱は、前記第１封止ダムを囲むように設けられ、前記第１分離柱は、前記層間絶縁層の前記ベース基板から離れた側に設けられ；前記第１分離柱の側壁には、溝が設けられる。各第２分離領域には、少なくとも１つの第２分離柱が設けられ、各第２分離柱は前記スルーホール領域を囲むように設けられ、前記第２分離柱は前記層間絶縁層の前記ベース基板から離れた側に設けられ；前記第２分離柱の側壁には、溝が設けられる。
【0032】
幾つかの実施例において、前記第１分離柱及び前記第２分離柱は、前記ソース・ドレイン金属層に位置する。
【0033】
幾つかの実施例において、前記第１分離柱及び前記第２分離柱は、いずれも順次に積層されて設けられる第１金属パターン、第２金属パターン、及び第３金属パターンを含み；前記第１分離柱の側壁及び前記第２分離柱の側壁に前記溝を形成するように、前記第２金属パターンの前記ベース基板上への正投影の外境界は、前記第１金属パターン及び前記第３金属パターンの前記ベース基板上への正投影の外境界の内側に位置する。
【0034】
幾つかの実施例において、前記第２分離領域には、少なくとも１つの第４金属パターンと、少なくとも１つの第５金属パターンとがさらに設けられ；前記第４金属パターンは、前記第１ゲート層に位置し；前記第５金属パターンは、前記第２ゲート層に位置する。各第４金属パターン及び各第５金属パターンは、前記スルーホール領域を囲む。前記第２分離柱、前記第４金属パターン、及び前記第５金属パターンの３者は、前記ベース基板上への正投影において共通の重なり領域を有する。
【0035】
幾つかの実施例において、各第１分離領域に少なくとも２つの第１分離柱が設けられる場合、前記少なくとも２つの第１分離柱は、前記スルーホール領域の径方向に沿って順次に間隔をあけて配置される。
【0036】
前記駆動回路層のうち、隣接する２つの第１分離柱の間に位置する部分は、前記ベース基板を露出する第１スロットを有し；各第２分離領域に少なくとも２つの第２分離柱が設けられる場合、前記少なくとも２つの第２分離柱は、前記スルーホール領域の径方向に沿って順次に間隔をあけて配置され；前記駆動回路層のうち、隣接する２つの第２分離柱の間に位置する部分は、凹部を有する。
【0037】
幾つかの実施例において、表示基板は、前記発光素子層の前記ベース基板から離れた側に設けられる封止層をさらに備える。
【0038】
前記封止層は、第１無機封止薄膜層と、有機封止薄膜層と、第２無機封止薄膜層とを含む。第１無機封止薄膜層は、前記発光素子層の前記ベース基板から離れた側に設けられ；前記第１無機封止薄膜層は、前記第２分離領域、前記封止ダム領域、前記第１分離領域、前記配線領域、前記孔縁領域、前記表示領域及び前記ブラインドホール領域に位置する。有機封止薄膜層は、前記第一無機封止薄膜層の前記ベース基板から離れた側に設けられ；前記有機封止薄膜層は、前記封止ダム領域、前記第１分離領域、前記配線領域、前記孔縁領域、前記表示領域及び前記ブラインドホール領域に位置する。第２無機封止薄膜層は、前記有機封止薄膜層の前記ベース基板から離れた側に設けられ；前記第２無機封止薄膜層は、前記第２分離領域、前記封止ダム領域、前記第１分離領域、前記配線領域、前記孔縁領域、前記表示領域及び前記ブラインドホール領域に位置する。
【0039】
別の態様において、表示装置が提供される。当該表示装置は、上記の態様のいずれかに記載の表示基板と、少なくとも１つの第１センサと、少なくとも１つの第２センサとを備え、各第１センサは、１つのスルーホール領域に設けられ；各第２センサは、１つのブラインドホール領域に設けられる。
【0040】
幾つかの実施例において、前記少なくとも１つの第１センサは、カメラを含み、前記少なくとも１つの第２センサは、赤外線センサ、近接光センサ、投光照明器、及び周辺光センサのうちの少なくとも１つを含む。
【0041】
更に別の態様において、表示装置の製造方法が提供される。当該製造方法は、ベース基板を提供すること、ここで、前記ベース基板は、表示領域、孔縁領域、少なくとも１つの配線領域、少なくとも１つのスルーホール領域及び少なくとも１つのブラインドホール領域を含み、前記少なくとも１つの配線領域はそれぞれ１つのスルーホール領域又は１つのブラインドホール領域を囲み、前記孔縁領域は、前記配線領域を囲み、前記表示領域は、前記孔縁領域を囲む；
【0042】
前記ベース基板上に駆動回路層を形成すること、ここで、前記駆動回路層は、少なくとも１つの金属層と、少なくとも１つの絶縁層とを含み、前記少なくとも１つの金属層は、前記表示領域、前記孔縁領域、前記配線領域及び前記孔縁領域に位置し、前記少なくとも１つの金属層は、前記スルーホール領域及び前記ブラインドホール領域を避けて設けられる複数の信号線を有し、前記少なくとも１つの絶縁層は、前記表示領域、前記孔縁領域、前記配線領域、前記スルーホール領域及び前記ブラインドホール領域に位置する；
【0043】
前記駆動回路層の前記ベース基板から離れた側に平坦化層を形成すること、ここで、前記平坦化層は、前記表示領域、前記孔縁領域、前記配線領域、前記スルーホール領域及び前記ブラインドホール領域に位置する；
前記平坦化層の前記ベース基板から離れた側に発光素子層を形成すること、ここで、前記発光素子層は、前記表示領域及び前記孔縁領域に位置する；
前記平坦化層の前記ベース基板から離れた側に発光素子層を形成すること、ここで、前記発光素子層は、前記表示領域及び前記孔縁領域に位置する；
【0044】
前記発光素子層の前記ベース基板から離れた側に封止層を形成すること、ここで、前記封止層は、前記表示領域、前記孔縁領域、前記配線領域、前記スルーホール領域及び前記ブラインドホール領域に位置する；及び
【0045】
前記ベース基板、前記駆動回路層、前記平坦化層、及び前記封止層のうちの前記スルーホール領域に位置する部分を除去すること；を含む。
【図面の簡単な説明】
【0046】
本開示の技術案をより明確に説明するために、以下は本開示の幾つかの実施例に要する図面について簡単に説明する。以下の説明における図面は、本開示の幾つかの実施例の図面に過ぎないことは明らかである。当業者であれば、これらの図面によって他の図面を取得することができる。また、以下の説明における図面は、概略図と見なすことができ、本開示の実施例に係る製品の実際の寸法、方法の実際の手順、信号の実際のタイミングなどを限定するものではない。
【図1】本開示の幾つかの実施例に係る表示基板の平面図である。
【発明を実施するための形態】
【0047】
以下、図面を参照しながら、本開示の幾つかの実施形態における技術案を明確かつ完全に説明する。明らかに、説明される実施例は、本開示の一部の実施形態に過ぎず、すべての実施例ではない。本開示によって提供される実施例に基づいて、当業者が得られる他のすべての実施例は、本開示の請求範囲に含まれるものとする。
【0048】
文脈上別段の解釈を要しない限り、本明細書及び特許請求の範囲全体において、用語「含む(ｃｏｍｐｒｉｓｅ)」及びその他の形式、例えば、第三人称の単数形である「含む(ｃｏｍｐｒｉｓｅｓ)」及び現在分詞形の形式である「含む(ｃｏｍｐｒｉｓｉｎｇ)」は、開放、包括的な意味、即ち「含むが、これらに限定されない」と解釈されるべきである。本明細書の記載において、用語「１つの実施例(ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ)」、「幾つかの実施例(ｓｏｍｅ ｅｍｂｏｄｉｍｅｎｔｓ)」、「例示的な実施形態(ｅｘｅｍｐｌａｒｙ ｅｍｂｏｄｉｍｅｎｔｓ)」、「例(ｅｘａｍｐｌｅ)」、「特定の例(ｓｐｅｃｉｆｉｃ ｅｘａｍｐｌｅ)」又は「幾つかの例(ｓｏｍｅ ｅｘａｍｐｌｅｓ)」などは、その実施例、又はその例に関連する特定の特徴、構造、材料又は特性が、本開示の少なくとも１つの実施例又は例に含まれることを示すことが意図される。上記の用語の概略的な表現は、必ずしも同じ実施例又は例を指すわけではない。さらに、記載された特定の特徴、構造、材料、又は特性は、任意の適切な態様で、任意の１つ又は複数の実施例又は例に含まれ得る。
【0049】
以下において、「第１」、「第２」という用語は、説明の目的だけに用いられ、相対的な重要性を明示又は暗示する、或いは示される技術的特徴の数を暗示的に示すものとして理解されるべきではない。したがって、「第１」、「第２」で限定される特徴は、１つ又は複数のその特徴を明示的又は暗示的に含み得る。本開示の実施例の説明において、特に明記しない限り、「複数」は、２つ以上を意味する。
【0050】
幾つかの実施例を説明する際に、「結合」及び「接続」及びそれらに由来する表現を使用する場合がある。例えば、幾つかの実施例を説明する際に、２つ以上の構成要素が互いに直接的な物理的又は電気的に接触を有することを示すように、「接続」という用語を使用する場合がある。別の例として、幾つかの実施例を説明する際に、２つ以上の構成要素が互いに直接的な物理的又は電気的接触を有することを示すように、「結合」という用語を使用する場合がある。しかしながら、「結合」又は「通信結合（ｃｏｍｍｕｎｉｃａｔｉｖｅｌｙ ｃｏｕｐｌｅｄ）」という用語は、２つ以上の構成要素が互いに直接的な接触を有しないが、それでも互いに協働又は相互作用することを意味することもできる。本明細書に開示された実施例は、必ずしも本明細書に限定されるものではない。
【0051】
「Ａ、Ｂ及びＣのうちの少なくとも１つ」は、「Ａ、Ｂ又はＣのうちの少なくとも１つ」と同じ意味を有し、いずれも以下のＡ、Ｂ及びＣの組み合わせを含む：Ａのみ、Ｂのみ、Ｃのみ、ＡとＢの組み合わせ、ＡとＣの組み合わせ、ＢとＣの組み合わせ、Ａ、Ｂ及びＣの組み合わせ。
【0052】
「Ａ及び／又はＢ」は、Ａのみ、Ｂのみ、ＡとＢの組み合わせの３つの組み合わせを含む。
【0053】
本明細書において、「適用する」又は「配置される」の使用は開放的且つ包括的な言語を意味し、追加のタスク又はステップを実行するように適用又は配置される装置を排除しない。
【0054】
また、「基づいて」の使用は、１つ又は複数の記載された条件又は値に「基づいて」行われる手順、ステップ、計算、又は他の動作が、実際には、追加の条件又は記載を超えた値に基づくものであるので、開放的且つ包括的であることを意味する。
【0055】
本明細書において、理想的な例示的な図面である断面図及び／又は平面図を参照して例示的な実施態様を説明している。図面において、層及び領域の厚さは、明確性のために誇張されている。したがって、例えば製造技術及び／又は公差に起因する、図面に対する形状の変動が想定され得る。したがって、例示的な実施態様は、本開示に示される領域の形状に限定されるものと解釈されるべきではなく、例えば製造による形状偏差などを含むものである。例えば、矩形として示されるエッチング領域は、通常、湾曲した特徴を有する。したがって、図面に示される領域は、本質的に例示的なものであり、且つそれらの形状は、装置の領域の実際形状を示すことを意図するものではないし、例示的な実施態様の範囲を限定することを意図するものでもない。
【0056】
表示装置は、表示基板と、光学センサとを含み、表示装置が携帯電話である場合を例として挙げると、表示装置は、例えば、カメラ、近接光センサ、３Ｄ検知モジュールなどの光学センサを含み、これらの光学部品は、相応する機能を実現するために、表示装置の表示面側からの光を受ける必要がある。表示装置では、表示基板内に光学センサを嵌め込むために、一般的に、表示基板に穴を開ける必要がある。
【0057】
表示基板は、表示領域と、表示領域の少なくとも一側に位置する額縁領域とを含み、幾つかの実施例において、穴開け技術により表示基板に開けられる穴は、スルーホール（Ｐｕｎｃｈ Ｈｏｌｅ）とブラインドホール（Ｔｒａｎｓｐａｒｅｎｔ Ｈｏｌｅ）との２種類を含み、スルーホール及びブラインドホールは、いずれも表示領域内に開けられる。スルーホール設計の利点は、穴開きの箇所に光学センサを遮る膜層がないため、光透過率が高いことであり、カメラ等透過率に対する要求が高いデバイスを搭載するのに適している。ブラインドホールは、実際の穴開きの箇所に透明膜層が保留されており、ブラインドホールの透過率は、膜層のないスルーホールの透過率よりも低いが、表示基板の表示領域の透過率よりも高いため、一般的に、例えば光センサ等、透過率に対する要求が比較的低いデバイスを搭載するために使用される。
【0058】
表示基板の製造過程において、スルーホールを形成するように、積層された複数の膜層を切断する必要があるので、スルーホールの設計では、製品の信頼性を確保するためにスルーホールの周辺に封止構造を追加する必要がある。当該封止構造は、大きな寸法を有し、一部の空間を占有するため、表示領域の面積を減少させ、画面占有率の向上に不利である。従って、表示領域に開けられるスルーホールの数に制限がある。また、ブラインドホールの設計では、ブラインドホールの周辺に封止構造を設ける必要がなく、表示領域の面積を余分に占有することがない。現在、発明者らは、関連製品にはスルーホールのみが設けられているか又はブラインドホールのみが設けられていることを発見した。スルーホールのみが設けられる表示製品は、スルーホールの位置に、カメラ等の透過率に対する要求が高い光学センサだけを搭載するものであり、残りの光学センサは、表示基板の額縁領域に搭載する必要があり、額縁サイズを占有し、表示基板の狭額縁化に不利である。ブラインドホールのみが設けられる表示製品では、透過率に対する要求が高い光学センサをブラインドホール内に設けると、透過率の損失により、光学センサの動作効果に影響を与え、例えば、カメラの撮像品質が若干劣化する。
【0059】
これに基づいて、本開示の幾つかの実施例は、スルーホールとブラインドホールを同時に設ける表示基板と表示装置を提供し、スルーホールとブラインドホールの組み合わせの設計により、スルーホールの透過率の利点と、ブラインドホールの封止構造を設ける必要がない利点を組み合わせ、光学センサの動作効果を損なわないという前提で、表示基板の画面占有率を向上させ、額縁を小さくする。
【0060】
図１に示すように、本開示の幾つかの実施例は、表示基板１００を提供し、当該表示基板１００は、例えば、ＯＬＥＤ (Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ)表示基板、マイクロ有機発光ダイオード(Ｍｉｃｒｏ Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、Ｍｉｃｒｏ ＯＬＥＤ)表示基板、量子ドット発光ダイオード(Ｑｕａｎｔｕｍ Ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ、ＱＬＥＤ)表示基板、ミニ発光ダイオード(Ｍｉｎｉ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、Ｍｉｎｉ ＬＥＤ)表示基板、又はマイクロ発光ダイオード(Ｍｉｃｒｏ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、Ｍｉｃｒｏ ＬＥＤ)表示基板などであってもよい。
【0061】
表示基板１００は、表示領域１０ａと、額縁領域１０ｂと、少なくとも１つの配線領域１０ｃと、少なくとも１つのスルーホール領域１０ｄと、少なくとも１つのブラインドホール領域１０ｅとを含み、前記少なくとも１つの配線領域１０ｃは、１つのスルーホール領域１０ｄ又は１つのブラインドホール領域１０ｅを囲み各配線領域１０ｃは、１つのスルーホール領域１０ｄ又は１つのブラインドホール領域１０ｅを囲み、表示領域１０ａは、配線領域１０ｃを囲む。即ち、配線領域１０ｃの数は、少なくとも１つのスルーホール領域１０ｄの数と少なくとも１つのブラインドホール領域１０ｅの数との合計に等しい。
【0062】
ここで、各配線領域１０ｃが１つのスルーホール領域１０ｄ又は１つのブラインドホール領域１０ｅを囲むとは、各配線領域１０ｃが１つのスルーホール領域１０ｄを一周するように設けられること、又は、各配線領域１０ｃが１つのブラインドホール領域１０ｅを一周するように設けられることを意味する。表示領域１０ａが配線領域１０ｃを囲むとは、表示領域１０ａが配線領域１０ｃの外側に位置することを意味する。
【0063】
幾つかの実施例において、図１、図３～図５に示すように、表示基板１００が表示領域１０ａと前記少なくとも１つの配線領域１０ｃとの間に位置する孔縁領域１０ｆをさらに含むことは、表示領域１０ａ内に閉鎖領域Ｇ１を有すると理解されてもよい。例えば、当該閉鎖領域Ｇ１はカプセルの形状であり、当該閉鎖領域Ｇ１は少なくとも１つの配線領域１０ｃと、少なくとも１つのスルーホール領域１０ｄと、少なくとも１つのブラインドホール領域１０ｅと、孔縁領域１０fとを含み、ここで、表示領域１０ａは孔縁領域１０ｆを囲み、孔縁領域１０ｆは前記少なくとも１つの配線領域１０ｃを囲み、孔縁領域１０ｆは表示領域１０ａ及び前記少なくとも１つの配線領域１０ｃと接触し、各配線領域１０ｃは１つのスルーホール領域１０ｄ又は１つのブラインドホール領域１０ｅを囲み、額縁領域１０ｂは表示領域１０ａを囲む。
【0064】
表示基板１００は、複数のサブ画素と、複数の信号線とを含む。ここで、各スルーホール領域１０ｂ内にはスルーホールが設けられ、各ブラインドホール領域１０ｃ内にはブラインドホールが設けられる。少なくとも１つの配線領域１０ｃは、信号線を設けるために使用され、しかも、信号線のみを設け、サブ画素とサブ画素の中の如何なる構造も設けない。複数の信号線は、少なくとも１つの配線領域１０ｃにおいて密に配置される。表示領域１０ａは、複数のサブ画素を設けるために使用され、各々のサブ画素は画素構造を有し、これにより、表示領域１０ａは表示を行うことができる。孔縁領域１０ｆは、複数の冗長画素構造を設けるために使用され、表示を行うことができない。無論、表示基板１００に含まれる複数の信号線は、さらに表示領域１０ａ及び孔縁領域１０ｆに設けられる。
【0065】
少なくとも１つのスルーホール領域１０ｄ及び少なくとも１つのブラインドホール領域１０ｅの数、位置、寸法及び形状は、実際の必要に応じて設定することができ、例えば、表示装置に含まれる光学センサのうち、透過率に対する要求が高い光学センサの数と、透過率に対する要求が低い光学センサの数とに基づいて決定される。
【0066】
一例として、図１、図３及び図４に示すように、表示基板１００は、２つのスルーホール領域１０ｄと、１つのブラインドホール領域１０ｅとを有し、かつ、当該１つのブラインドホール領域１０ｅは、前記２つのスルーホール領域１０ｄの間に設けられる。これにより、表示基板１００は、３つの配線領域１０ｃを有し、そのうちの２つの配線領域１０ｃがそれぞれ２つのスルーホール領域１０ｄを囲み、残りの１つの配線領域１０ｃがブラインドホール領域１０ｅを囲む。他の例において、スルーホール領域の間にブラインドホール領域を設けず、２つの隣接するスルーホール領域の一側にブラインドホール領域を設ける。
【0067】
【0068】
幾つかの実施例において、ブラインドホール及びスルーホールの形状は、円形、矩形、又は他の規則的な若しくは不規則な形状であってもよい。例えば、スルーホール領域１０ｄの形状は、円形、略楕円形、又は矩形と二重半円が接合された図形である。ブラインドホール１０ｅの形状は、矩形、角丸矩形、幅の異なる矩形がその長手方向に沿って接合された形状、又は幅の異なる角丸矩形がその長手方向に沿って接合された形状である。図３に示すように、スルーホール領域１０ｄの形状は円形であり、スルーホール領域１０ｄにおけるスルーホールの形状は円形であり、ブラインドホール領域１０ｅの形状は角丸矩形であり、ブラインドホール領域１０ｃにおけるブラインドホールの形状も角丸矩形である。図４に示すように、スルーホール領域１０ｄの形状は円形であり、スルーホール領域１０ｄにおけるスルーホールの形状は円形であり、ブラインドホール領域１０ｅは、幅の異なる２つの角丸矩形がその長手方向に沿って接合された形状であり、当該２つの寸法の異なる角丸矩形が接合された形状は、哺乳瓶のような形状である。図５に示すように、２つのスルーホール領域１０ｄは、それぞれ、隣接する１つの大スルーホール領域１０ｄ１と１つの小スルーホール領域１０ｄ２であり、当該大スルーホール領域１０ｄ１の形状は角丸矩形状であり、当該小スルーホール領域１０ｂ２の形状は円形である。
【0069】
スルーホール及びブラインドホールの寸法は必要に応じて設定してもよく、例えば、図３及び図４に示すように、スルーホールやブラインドホールが円形である場合、その直径は２ｍｍ～４ｍｍの範囲内にあってもよい。図３に示すように、円形スルーホールの直径は２ｍｍ～４ｍｍの範囲内にあってもよく、不規則形状のブラインドホールの長手方向及び幅方向に沿う寸法は、必要に応じて円形スルーホールの寸法に合わせて設定する必要がある。図５に示すように、大スルーホール領域１０ｄ１の長さは９ｍｍ～１０ｍｍの範囲内であり、幅は４ｍｍであってもよく；小スルーホール領域１０ｄ２の直径は、４ｍｍであってもよい。大スルーホール領域１０ｄ１の左側部分はカメラを搭載し、右側部分は光学センサを搭載してもよい。
【0070】
幾つかの実施例において、図３及び図４に示すように、表示基板１００は、少なくとも１つの封止領域１０ｇをさらに含み、各封止領域１０ｇは、１つのスルーホール領域１０ｄと当該スルーホール領域１０ｄを囲む配線領域１０ｃとの間に位置し、且つ当該スルーホール領域１０ｄを囲み、即ち、封止領域１０ｇの数がスルーホール領域１０ｄの数に等しい。スルーホール領域１０ｄの形状が円形である場合、対応する封止領域１０ｇの形状はリング状である。各封止領域１０ｇ内には、スルーホール領域１０ｄを囲む封止構造が設けられる。
【0071】
幾つかの例において、各封止領域１０ｇは、封止ダム領域１０ｇ３を含み、即ち、表示基板１００は、少なくとも１つの封止ダム領域１０ｇ３を含み、各封止ダム領域１０ｇ３は、１つのスルーホール領域１０ｄと当該スルーホール領域１０ｄを囲む配線領域１０ｃとの間に位置し、且つ当該スルーホール領域１０ｄを囲む。各封止ダム領域１０ｇ３には、各々がスルーホール領域１０ｄを囲む少なくとも１つの封止ダムが設けられる。
【0072】
幾つかの例において、各封止領域１０ｇは、第１分離領域１０ｇ１と、第２分離領域１０ｇ２とをさらに含み、即ち、表示基板１００は、少なくとも１つの第１分離領域１０ｇ１と、少なくとも１つの第２分離領域１０ｇ２とをさらに含む。各第１分離領域１０ｇ１は、１つの配線領域１０ｃと１つの封止ダム領域１０ｇ３との間に位置し、且つ当該封止ダム領域１０ｇ３を囲む。各第２分離領域１０ｇ２は、１つのスルーホール領域１０ｄと１つの封止ダム領域１０ｇ３との間に位置し、且つ当該スルーホール領域１０ｄを囲む。各第１分離領域１０ｇ１には少なくとも１つの第１分離柱が設けられ、各第２分離領域１０ｇ２には少なくとも１つの第２分離柱が設けられる。
【0073】
前記少なくとも１つの封止ダムと、少なくとも１つの第１分離柱と、少なくとも１つの第２分離柱とは、封止構造を構成する。
【0074】
図３及び図４に示すように、１つのスルーホール領域１０ｄの中心から外側に向かう方向に沿って、１つの第２分離領域１０ｇ２と、１つの封止ダム領域１０ｇ３と、１つの第１分離領域１０ｇ１と、１つの配線領域１０ｃとは、順次にスルーホール領域１０ｄを囲むように設けられる。
【0075】
図３及び図４に示すように、スルーホール領域１０ｄとブラインドホール領域１０ｅとの間隔の設定、及び図５に示すように、隣接する２つのスルーホール領域１０ｄの間隔の設定は、封止構造を設けるために封止領域１０ｇのスペースを事前に確保することが必要である。
【0076】
上記の通り、図６に示すように、本開示の幾つかの実施例に提供される表示基板１００において、少なくとも１つのスルーホール領域１０ｄ及び少なくとも１つのブラインドホール領域１０ｅを設け、スルーホール領域１０ｄにスルーホールを設け、ブラインドホール領域１０ｅにブラインドホールを設けることにより、当該表示基板１００にスルーホール及びブラインドホールの両方を設けることができる。このようなスルーホールとブラインドホールとを組み合わせる設計により、カメラ等の透過率に対する要求が高い光学センサ２００をスルーホール内に搭載し、赤外線センサ、近接光センサ、投光照明器、周辺光センサ等の透過率に対する要求が低い光学センサ３００をブラインドホール内に搭載することができ、これにより、異なる光学センサの光学的要求を満たすことができ、例えば、カメラの画像品質を向上させることができる。ブラインドホールは封止構造を設ける必要がないため、ブラインドホール領域に対応する封止領域を設ける必要がない。従って、スルーホール設計と比べて、閉鎖領域の面積を余り大きくする必要がなく、これにより、表示領域１０ａの面積が保証され、表示画面の完全性が保証される。また、光学センサを額縁領域に設ける必要がないため、額縁領域のサイズを小さくすることができる。従って、表示基板の狭額縁化に有利であり、表示基板の画面占有率を向上させることに有利である。
【0077】
図６に示すように、カメラ等の光透過率に対する要求が高い光学センサ２００を、スルーホールに正対して、表示基板の駆動回路層から離れた側に設けることができ、かつ、スルーホール内に延在させることができ；赤外線センサ、近接光センサ、投光照明器、周辺光センサ等の光透過率が低い光学センサ３００を、ブラインドホールに正対して、表示基板の一側に設け、且つ光透過率に対する要求が高い光学センサ３００と光透過率に対する要求が低い光学センサ３００を表示基板１００の同じ側に設ける。
【0078】
【0079】
ここで、図１に示すように、表示基板１００は、閉鎖領域Ｇ１を有する表示領域１０ａを含み、表示基板１００は、閉鎖領域Ｇ１内に位置する２つのスルーホール領域１０ｄと、２つのスルーホール領域１０ｄの間に位置する１つのブラインドホール領域１０ｅと、２つの第２分離領域１０ｇ２と、２つの封止ダム領域１０ｇ３と、２つの第１分離領域１０ｇ１と、３つの配線領域１０ｃと、孔縁領域１０fとを含む。各スルーホール領域１０ｄの形状は円形であり、１つのスルーホール領域１０ｄの周囲に、１つの配線領域１０ｃと、１つの第２分離領域１０ｇ２と、１つの封止ダム領域１０ｇ３と、１つの第１分離領域１０ｇ１とは、順次にスルーホール領域１０ｄを囲むように配置される。配線領域１０ｃ、第２分離領域１０ｇ２、封止ダム領域１０ｇ３及び第１分離領域１０ｇ１の形状は、いずれもリング状であり、中央の１つの配線領域１０ｃはブラインドホール領域１０ｅを囲む。閉鎖領域Ｇ１のうち、２つのスルーホール領域１０ｄ、１つのブラインドホール領域１０ｅ、２つの第２分離領域１０ｇ２、２つの封止ダム領域１０ｇ３、２つの第１分離領域１０ｇ１、及び２つの配線領域１０ｃ以外の領域は、いずれも、孔縁領域１０fである。
【0080】
以下は、まず、表示基板の全体的な回路構成について説明する。
【0081】
図２に示すように、１００１は表示基板１００の全体外輪郭線を示し；表示基板は、表示領域(即ち画素アレイ領域)１０ａと、表示領域１０ａの周辺に位置する周辺領域１０ｂとを含む。表示基板１００は、表示領域１０ａに位置する複数のサブ画素Ｐと、複数のデータ線ＤＬと、複数の発光制御信号線ＥＬと、複数のゲート駆動信号線ＧＬとを含む。一例として、複数のサブ画素Ｐは、アレイ状に配列され、例えば、複数のサブ画素ＰはＭ行Ｎ列に配列され、複数の発光制御信号線ＥＬ及び複数のゲート駆動信号線ＧＬは、いずれも第１方向Ｘに沿って延在し、例えば、複数の発光制御信号線ＥＬはＥ１-ＥＭ(Ｍは１より大きい整数)であり、複数のゲート駆動信号線ＧＬはＧ１-ＧＭ(Ｍは１より大きい整数)であり、複数のデータ線ＤＬは第２方向Ｙに沿って延在し、例えば、複数のデータ線ＤＬはＤ１～ＤＮ (Ｎは１より大きい整数)であり、各制御信号線ＥＬは一行のサブ画素Ｐに電気的に接続され、ゲート駆動信号線ＧＬは一行のサブ画素Ｐに電気的に接続され、各データ線ＤＬは一列のサブ画素Ｐに電気的に接続される。ここで、第１方向Ｘと第２方向Ｙとは交差し、第１方向Ｘと第２方向Ｙとのなす角は、例えば９０°である。
【0082】
表示基板１００は、周辺領域１０ｂに位置するゲート駆動回路１０１及び発光制御回路１０２をさらに含み、ゲート駆動回路１０１は、複数のカスケードされたシフトレジスタ１０１１を備え、例えば、複数のシフトレジスタ１０１１は、表示領域１０ａの両側にそれぞれ設けられ、同一段のシフトレジスタ１０１１は、１つのゲート駆動信号線ＧＬに電気的に接続され、ゲート駆動回路１０１は、複数のサブ画素Ｐに、例えば、行ごとにシフトされるゲート走査信号を提供するように配置される。発光制御回路１０２は、複数のカスケードされた発光制御ユニット１０２１を備え、例えば、複数の発光制御ユニット１０２１は、表示領域１０ａの両側にそれぞれ設けられ、同一段の発光制御ユニット１０２１は、１つの発光制御信号線ＥＬに電気的に接続され、発光制御回路１０２は、複数のサブ画素Ｐに、例えば、行ごとにシフトされる発光制御信号を提供するように配置される。
【0083】
複数のデータ線ＤＬは、ソースドライバ１０３に電気的に接続され、ソースドライバ１０３は、複数のデータ線ＤＬにより複数のサブ画素Ｐにデータ信号を提供するように配置される。
【0084】
各サブ画素Ｐは、各々が画素回路１１と発光素子１２とを有する画素構造１を含み；一例として、画素回路１１は、本分野における７Ｔ１Ｃ、８Ｔ２Ｃ、又は４Ｔ１Ｃ等を有する回路構成であってもよく、発光素子１２は、例えば、有機発光ダイオード(ＯＬＥＤ)又は量子ドット発光ダイオード(ＱＬＥＤ)であってもよい。画素回路１１は、データ線ＤＬにより送信されるデータ信号、ゲート駆動信号線ＧＬにより送信されるゲート走査信号、及び発光制御信号線ＥＬにより送信される発光制御信号の制御の下で動作し、これにより、発光素子の発光を駆動して表示等の操作を実現する。
【0085】
なお、図２に示す表示基板の全体的な回路構成及び上記の説明は、説明の便宜上、表示領域１０ａ内に閉鎖領域Ｇ１を設けない場合を例として説明しており、表示領域１０ａ内に閉鎖領域Ｇ１を設けない場合には、上記複数のデータ線ＤＬ、複数の発光制御信号線ＥＬ及び複数のゲート駆動信号線ＧＬは、スルーホール領域１０ｄと１つのブラインドホール領域１０ｅを避ける必要がある。また、閉鎖領域Ｇ１内に発光可能なサブ画素Ｐを設けない。
【0086】
以下、表示基板１００に含まれる膜層構造について説明する。
【0087】
図７に示すように、表示基板１００は、ベース基板２と、ベース基板２上に設けられる駆動回路層３と、を含む。
【0088】
なお、表示基板１００におけるスルーホール及び開孔の製造は、通常、まず表示基板１００に含まれる膜層構造の製造を全て完成してから、相応する領域の膜層を除去することで行われ、例えば、スルーホール領域１０ｄに積層された層の全体を切断してスルーホール領域１０ｄの膜層全体を除去し、又は、ブラインドホール領域１０ｅに積層された層の一部を切ってブラインドホール領域１０ｅの膜層の一部を除去することで行われる。図７に示す表示基板１００の断面図は、切る前の表示基板１００の構成図であり、図中、切って除去する必要のある部分がマークされている。
【0089】
ベース基板２は、スルーホール領域１０ｄにスルーホールを有する。例えば、表示基板１００が２つのスルーホール領域１０ｄを含む場合、ベース基板２は２つのスルーホールを有する。一例として、ベース基板２は、積層されて設けられるベース２１とバッファ層２２とを含む。また、ベース基板２は、他の複合ベース基板であってもよい。例えば、ベース基板２は、フレキシブル基板である。
【0090】
駆動回路層３は、少なくとも１つの金属層３１と、少なくとも１つの絶縁層３２とを含む。
【0091】
ここで、少なくとも１つの絶縁層３２は、表示領域１０ａ、配線領域１０ｃ及びブラインドホール領域１０ｅに位置し；少なくとも１つの絶縁層３２の材料は、ブラインドホール領域１０ｅの光透過率を確保するために、光透過性材料である。
【0092】
幾つかの実施例において、少なくとも１つの絶縁層３２は、孔縁領域１０f及び封止領域１０にさらに位置する。
【0093】
少なくとも１つの金属層３１は表示領域１０ａ及び配線領域１０ｃに位置し、幾つかの例において、少なくとも１つの金属層３１は、孔縁領域１０fにも位置する。図８Ａ～図８Ｃに示すように、前記少なくとも１つの金属層２１は、複数のデータ線を含み、例えば、当該複数のデータ線は、複数のデータ線ＤＬ、複数の発光制御信号線ＥＬ、複数のゲート駆動信号線ＧＬ、及び複数の初期化信号線ＶＩＮＴであってもよい。
【0094】
前記少なくとも１つの金属層３１は、光を遮断してブラインドホール領域１０ｅの光透過率に影響を与えることを回避するために、ブラインドホール領域１０ｅに設けられない。前記複数の信号線は、スルーホール領域１０ｄとブラインドホール領域１０ｅを避けて設けられる。
【0095】
一例として、前記複数の信号線が、スルーホール領域１０ｄとブラインドホール領域１０ｅを避けて設られることは、複数の信号線のうちの少なくとも１つの信号線の少なくとも一部が、スルーホール領域１０ｄ及びブラインドホール領域１０ｅを避けるように、スルーホール領域１０ｄ及び／又はブラインドホール領域１０ｅの周囲を迂回すること、又は、複数の信号線のうちの少なくとも１つの信号線が、スルーホール領域１０ｄ及びブラインドホール領域１０ｅを避けるように、スルーホール領域１０ｄ及び／又はブラインドホール領域１０ｅの位置で分断されることを含む。
【0096】
幾つかの例において、図８Ａ～図８Ｃに示すように、前記複数のデータ線ＤＬは全体として第２方向Ｙに沿って延在し、前記複数の発光制御信号線ＥＬ、前記複数のゲート駆動信号線ＧＬ及び複数の初期化信号線ＶＩＮＴは全体として第１方向Ｘに沿って延在する。ここで、本開示における複数の信号線の延在方向は、複数の信号線の全体的な延在傾向を指し、即ち、複数の信号線の全体的な方向は、特定の方向に沿っており、一部の信号線の閉鎖領域Ｇ１内に位置する部分がスルーホール領域１０ｄ及び／又はブラインドホール領域１０ｅの周囲を迂回することの影響を受けない。
【0097】
以下では、２つのスルーホール領域１０ｄと１つのブラインドホール領域１０ｅとが第１方向Ｘに沿って並ぶ場合を例に挙げて説明する。
【0098】
図８Ａ、図９～図１１に示すように、少なくとも１つのデータ線ＤＬは、配線領域１０ｃに位置し、且つスルーホール領域１０ｄの周囲に沿って迂回する部分及び／又はブラインドホール領域１０ｅの周囲に沿って迂回する部分を含み、このデータ線ＤＬの他の部分は、表示領域１０ａ及び配線領域１０fに位置する。例えば、穴を開けない場合、第２方向Ｙに沿って閉塞領域Ｇ１を本来真っ直ぐに通るはずの複数のデータ線ＤＬは、スルーホール領域１０ｄ及びブラインドホール領域１０ｅを避けるように、スルーホール領域１０ｄの周囲又はブラインドホール領域１０ｅの周囲に沿って迂回する必要がある。少なくとも１つのデータ線ＤＬは、スルーホール領域１０ｄの周囲に沿って迂回する部分を含み、当該部分は円弧である。スルーホール領域１０ｄの周囲には封止領域１０ｇが設けられるため、当該データ線ＤＬのスルーホール領域１０ｄの周囲に沿って迂回する部分は、実際には封止領域１０ｇの周囲に沿って迂回する。少なくとも１つのデータ線ＤＬは、ブラインドホール領域１０ｅの周囲に沿って迂回する部分を含み、当該部分は円弧と直線との組み合わせである。
【0099】
閉鎖領域Ｇ１を通過する少なくとも１つのデータ線ＤＬを除き、他のデータ線ＤＬは表示領域１０ａに設けられ、各データ線ＤＬは、第２方向Ｙに沿って延在し、表示領域１０ａを真っ直ぐに通る。
【0100】
図８Ａ、図９～図１１に示すように、少なくとも１つの初期化信号線ＶＩＮＴは、配線領域１０ｃに位置し、且つスルーホール領域１０ｄの周囲に沿って迂回する部分及び／又はブラインドホール領域１０ｅの周囲に沿って迂回する部分を含み、この初期化信号線ＶＩＮＴの他の部分は、表示領域１０ａ及び配線領域１０fに位置する。例えば、穴を開けない場合、第１方向Ｘに沿って閉鎖領域Ｇ１を本来真っ直ぐに通るはずの初期化信号線ＶＩＮＴは、スルーホール領域１０ｄ及びブラインドホール領域１０ｅを避けるように、スルーホール領域１０ｄの周囲及びブラインドホール領域１０ｅの周囲に沿って迂回する必要がある。少なくとも１つの発光制御信号線ＥＬは、スルーホール領域１０ｄの周囲に沿って迂回する部分と、ブラインドホール領域１０ｅの周囲に沿って迂回する部分とを含む。スルーホール領域１０ｄの周囲には封止領域１０ｇが設けられるため、当該初期化信号線ＶＩＮＴのスルーホール領域１０ｄの周囲に沿って迂回する部分は、実際には封止領域１０ｇの周囲に沿って迂回する。当該部分は、順次に、一つ目のスルーホール領域１０ｄの周囲の封止領域１０ｇの周囲に沿って迂回し、ブラインドホール領域１０ｅの周囲に沿って迂回し、そして、二つ目のスルーホール領域１０ｄの周囲の封止領域１０ｇの周囲に沿って迂回する。
【0101】
閉鎖領域Ｇ１を通過する少なくとも１つの初期化信号線ＶＩＮＴを除き、他の初期化信号線ＶＩＮＴは表示領域１０ａに設けられ、各初期化信号線ＶＩＮＴは、第１方向Ｘに沿って延在し且つ表示領域１０ａを真っ直ぐに通る。
【0102】
図８Ａ、図９～図１１に示すように、少なくとも１つのゲート駆動信号線ＧＬは、配線領域１０ｃに位置し、且つスルーホール領域１０ｄの周囲に沿って迂回する部分及び／又はブラインドホール領域１０ｅの周囲に沿って迂回する部分を含み、このゲート駆動信号線ＧＬの他の部分は表示領域１０ａ及び配線領域１０fに位置する。例えば、穴を開けない場合、第１方向Ｘに沿って閉鎖領域Ｇ１を本来真っ直ぐに通過するはずのゲート駆動信号線ＧＬは、スルーホール領域１０ｄ及びブラインドホール領域１０ｅを避けるように、スルーホール領域１０ｄの周囲及びブラインドホール領域１０ｅの周囲に沿って迂回する必要がある。少なくとも１つのゲート駆動信号線ＧＬは、スルーホール領域１０ｄの周囲に沿って迂回する部分と、ブラインドホール領域１０ｅの周囲に沿って迂回する部分とを含む。スルーホール領域１０ｄの周囲には封止領域１０ｇが設けられるため、当該ゲート駆動信号線ＧＬのスルーホール領域１０ｄの周囲に沿って迂回する部分は、実際には封止領域１０ｇの周囲に沿って迂回する。当該部分は、順次に、一つ目のスルーホール領域１０ｄの周囲の封止領域１０ｇの周囲に沿って迂回し、ブラインドホール領域１０ｅの周囲に沿って迂回し、そして、二つ目のスルーホール領域１０ｄの周囲の封止領域１０ｇの周囲に沿って迂回する。
【0103】
閉鎖領域Ｇ１を通過する少なくとも１つのゲート駆動信号線ＧＬを除き、他のゲート駆動信号線ＧＬは表示領域１０ａに設けられ、各ゲート駆動信号線ＧＬは、第１方向Ｘに沿って延在し且つ表示領域１０ａを真っ直ぐに通る。
【0104】
発光制御信号線ＥＬについて、幾つかの実施例において、図８Ｂに示すように、少なくとも１つの発光制御信号線ＥＬは、配線領域１０ｃに位置し、且つスルーホール領域１０ｄの周囲に沿って迂回する部分及び／又はブラインドホール領域１０ｅの周囲に沿って迂回する部分を含み、この発光制御信号線ＥＬの他の部分は、表示領域１０ａ及び配線領域１０fに位置する。例えば、穴を開けない場合に本来第１方向Ｘに沿って閉鎖領域Ｇ１を真っ直ぐに通過するはずの発光制御信号線ＥＬは、スルーホール領域１０ｄの周囲及びブラインドホール領域１０ｅの周囲に沿って迂回する必要がある。少なくとも１つの発光制御信号線ＥＬは、スルーホール領域１０ｄの周囲に沿って迂回する部分と、ブラインドホール領域１０ｅの周囲に沿って迂回する部分とを含む。スルーホール領域１０ｄの周囲には封止領域１０ｇが設けられるため、当該発光制御信号線ＥＬのスルーホール領域１０ｄの周囲に沿って迂回する部分は、実際には封止領域１０ｇの周囲に沿って迂回する。該部分は、順次に、一つ目のスルーホール領域１０ｄの周囲の封止領域１０ｇの周囲に沿って迂回し、ブラインドホール領域１０ｅの周囲に沿って迂回し、そして、二つ目のスルーホール領域１０ｄの周囲の封止領域１０ｇの周囲に沿って迂回する。
【0105】
他の実施例において、図４、図８Ｃ、図９～図１１に示すように、少なくとも１つの発光制御信号線ＥＬは、表示領域１０ａ及び孔縁領域１０ｃに位置する部分を含み、且つ第１方向Ｘに沿ってスルーホール領域１０ｄ及びブラインドホール領域１０ｅまで延在する位置で分断される。当該発光制御信号線ＥＬは、配線領域１０ｃに位置する部分を含まない。
【0106】
図４及び図８Ｃに示すように、穴を開けない場合に本来第１方向Ｘに沿って閉鎖領域Ｇ１を真っ直ぐに通るはずの発光制御信号線ＥＬは、スルーホール領域１０ｄ及びブラインドホール領域１０ｅまで延在する位置で分断される。図４及び図８Ｃにおいて、細い破線は、本来第１方向Ｘに沿って閉鎖領域Ｇ１を真っ直ぐに通るはずの発光制御信号線ＥＬを示し、太い実線は、分断された発光制御信号線ＥＬを示し、発光制御信号線ＥＬが複数の部分に分断されていることが分かる。
【0107】
一例として、図４及び図８Ｃに示すように、閉鎖領域Ｇ１を通過する少なくとも１つの発光制御信号線ＥＬのうち、各発光制御信号線ＥＬは、第１発光制御信号線ＥＬ１と、第２発光制御信号線ＥＬ２とを含む。図１１に示すように、各発光制御信号線ＥＬの第１発光制御信号線ＥＬ１は、表示領域１０ａ及び孔縁領域１０fに位置し、第１発光制御信号線ＥＬ１は、表示領域１０ａの両側から第１方向Ｘに沿って中央に延在し、且つスルーホール領域１０ｄの周囲の配線領域１０ｃに近い位置で分断される。図１０に示すように、各発光制御信号線ＥＬの第２発光制御信号線ＥＬ２は、隣接するスルーホール領域１０ｄとブラインドホール領域１０ｅとの間の配線領域１０fに位置し、第２発光制御信号線ＥＬ２は、長さが短く、第１方向Ｘに沿って延在し、その両端がいずれも配線領域１０ｃに近い位置で分断される。
【0108】
各発光制御信号線ＥＬの第１発光制御信号線ＥＬ１は、額縁領域１０ｂに位置する発光制御回路１０２に電気的に接続され、発光制御信号を送信することにより、表示領域１０ａのサブ画素を制御して表示を行う。第２発光制御信号線ＥＬ２は発光制御回路１０２に電気的に接続されないため、発光制御信号線ＥＬには電気信号の送信がない。孔縁領域１０f自体は表示機能を備えないため、このような設計は表示基板１００の全体的な表示効果に影響を与えない。
【0109】
閉鎖領域Ｇ１を通過する少なくとも１つの発光制御信号線ＥＬを除き、他の発光制御信号線ＥＬは表示領域１０ａに設けられ、各発光制御信号線ＥＬは、第１方向Ｘに沿って延在し且つ表示領域１０ａを真っ直ぐに通る。
【0110】
なお、閉鎖領域Ｇ１を通る複数の信号線の表示領域１０ａにおける部分が本来の間隔に基づいて配置されることを保証するために、複数の信号線の配線領域１０ｃに位置する部分は、密に配列される。
【0111】
幾つかの実施例において、図７、図１４Ｂ～図１８に示すように、前記少なくとも１つの金属層３１は、第１ゲート層３１１と、第２ゲート層３１２と、ソース・ドレイン金属層３１３とを有し；前記少なくとも１つの絶縁層３２は、第１絶縁層３２１と、第２絶縁層３２２と、層間絶縁層３２３とを含む。
【0112】
駆動回路層３は、孔縁領域１０f及び表示領域１０ａに位置する半導体層３３をさらに含む。
【0113】
図７、図１４Ｂ及び図１５に示すように、半導体層３３は、ベース基板２の一側に設けられ、第１絶縁層３２１は、半導体層３３のベース基板２から離れた側に設けられ、第１ゲート層３１１は、第１絶縁層３２１のベース基板２から離れた側に設けられ；第２絶縁層３２２は、第１ゲート層３１１のベース２から離れた側に設けられ；第２ゲート層３１２は、第２絶縁層３２２のベース基板２から離れた側に設けられ；層間絶縁層３２３は、第２ゲート層３１２のベース基板２から離れた側に設けられ；ソース・ドレイン金属層３１３は、第２ゲート層３１２のベース基板２から離れた側に設けられる。
【0114】
幾つかの実施例において、前記複数のデータ線ＤＬは、ソース・ドレイン金属層３１３に位置する。複数の発光制御信号線ＥＬは、第１ゲート層３１１又は第２ゲート層３１２に位置し；複数のゲート駆動信号線ＧＬは、第２ゲート層３１２又は第１ゲート層３１１に位置する。例えば、図７に示すように、複数の発光制御信号線ＥＬと複数のゲート駆動信号線ＧＬは、いずれも第１ゲート層３１１に位置し、前記複数の初期化信号線ＶＩＮＴは、第２ゲート層３１２に位置する。
【0115】
幾つかの例において、図１４Ｂに示すように、各データ線ＤＬは順次に積層されて設けられる第１データ線パターンＤＬ１と、第２データ線パターンＤＬ２と、第３データ線パターンＤＬ３とを含み、第１データ線パターンＤＬ１、第２データ線パターンＤＬ２及び第３データ線パターンＤＬ３の材料は、いずれも金属である。例えば、第１データ線パターンＤＬ１及び第３データ線パターンＤＬ３の材料はチタンであり、第２データ線パターンＤＬ２の材料はアルミニウムであり、各データ線ＤＬはチタニウム-アルミニウム-チタニウム構造である。これにより、データ線ＤＬの導電性を確保する上で、データ線ＤＬの耐酸化性を向上させる。
【0116】
幾つかの実施例において、図１１、図１５、図１６に示すように、表示領域１０ａには、複数の画素構造１が設けられ、各画素構造１は、画素回路１１と発光素子１２とを有し、画素回路１１と発光素子１２とが電気的に接続される。別の実施例において、図１１、図１７及び図１８に示すように、孔縁領域１０fには複数の冗長画素構造１’が設けられ、孔縁領域１０ｆが表示できず、冗長画素構造１’が正常に動作できない。各冗長画素構造１’は、冗長画素回路１１’と冗長発光素子１２’とを有する。冗長画素回路１１’は、画素回路１１と同じ構成である。以下、画素構造１における画素回路１１及び発光素子１２、並びに冗長画素構造１’における冗長画素回路１１’及び冗長発光素子１２’についてそれぞれ説明する。
【0117】
幾つかの実施例において、図７、図１５～図１８に示すように、表示基板１００は、駆動回路層３のベース基板２から離れた側に設けられる発光素子層４をさらに含む。発光素子層４は、表示領域１０ａ及び孔縁領域１０fに位置する。
【0118】
発光素子層４は、第１電極層４１と、機能層４２と、第２電極層４３と、画素定義層４４とを有する。
【0119】
第１電極層４１は、駆動回路層３のベース基板２から離れた側に設けられ、複数の第１電極４１１を含む。一例として、第１電極層４１はアノード層であり、第１電極４１１はアノードである。第１電極層４１の材料は、例えば、ＩＴＯ、ＩＺＯ、Ａｕ、Ｐｔ、Ｓｉのうちの少なくとも１つである。
【0120】
画素定義層４４は、第１電極層４１のベース基板２から離れた側に設けられ、画素定義層４４内には、複数の開口Ｋ１が設けられ、各開口Ｋ１は、１つの第１電極４１１の少なくとも一部を露出し、且つ、各開口Ｋ１は１つのサブ画素Ｐ内に位置する。図１１に示すように、表示領域１０ａでは、画素定義層４４が開口し、各開口Ｋ１の輪郭線は、１つの第１電極４１１内にある。
【0121】
機能層４２は、第１電極層４１のベース基板２から離れた側に設けられる。機能層４２は、複数の発光部４２１を含み、各発光部４２１は、１つの開口Ｋ１内に位置する。
【0122】
幾つかの実施例において、機能層４２は、正孔輸送層(ＨＴＬ、Ｈｏｌｅ Ｔｒａｎｐｏｒｔ Ｌａｙｅｒ)と、電子輸送層(ＥＴＬ、Ｅｌｅｃｔｒｏｎ Ｔｒａｎｐｏｒｔ Ｌａｙｅｒ)とをさらに含む。
【0123】
一例として、正孔輸送層は、第１電極層４１のベース基板２から離れた側に設けられ、複数の発光部４２１は、正孔輸送層のベース基板２から離れた側に設けられ、電子輸送層は、複数の発光部４２１のベース基板２から離れた側に設けられる。正孔輸送層と電子輸送層は、複数の開口Ｋ１内に位置する部分と、複数の開口Ｋ１外に位置する部分とを含み、例えば、図７に示す断面図における機能層４２は、正孔輸送層及び電子輸送層を示しており、複数の発光部４２１を示していない。
【0124】
第２電極層４３は、機能層４２及び画素定義層４４のベース基板２から離れた側に設けられ、一例として、第２電極層４３は、カソード層である。
【0125】
幾つかの実施例において、発光素子層４は、第２電極層４３のベース基板２から離れた側に設けられるキャッピング層(ＣＰＬ、Ｃａｐｐｉｎｇ Ｌａｙｅｒ)をさらに含む。キャップピング層は、発光素子の発光効率を高めるように配置される。
【0126】
幾つかの実施例において、発光素子層４は、画素画定層４４と第２電極層４３との間に設けられる支持層４５をさらに含み、支持層４５は、画素画定層４４と同じ材料で形成されてもよい。
【0127】
図７に示すように、表示基板１００は、駆動回路層３と発光素子層４との間に設けられる平坦化層５をさらに含み、平坦化層５は、表示領域１０ａ、配線領域１０ｃ、孔縁領域１０f、及びブラインドホール領域１０ｅに位置する。平坦化層５は、ソース・ドレイン金属層３１３を覆う。
【0128】
幾つかの実施例において、平坦化層５の材料は、光透過可能な絶縁材料であり、例えば、平坦化層５の材料は、酸化ケイ素、窒化ケイ素、又は酸窒化ケイ素などである。
【0129】
幾つかの実施例において、図１６に示すように、平坦化層５は、２層構造であり、積層されて設けられる第１平坦化層５１と第２平坦化層５２とを含む、第１平坦化層５１は、第２平坦化層５２よりもベース基板２に近い。
【0130】
この場合、図１６に示すように、表示基板１００は、複数の転送電極４１１’をさらに含み、各転送電極４１１’は、１つの第１電極４１１と電気的に接続され、転送電極４１１’は、ビアを介して画素回路１１に電気的に接続される。
【0131】
また、表示基板１００は、第１平坦化層５１とソース・ドレイン金属層３１３との間に設けられるパッシベーション層５’をさらに含み、当該パッシベーション層５’は、酸化ケイ素、窒化ケイ素、又は酸窒化ケイ素などの材料により形成されてもよく；当該パッシベーション層５’は、ソース・ドレイン金属層３１３を覆う。上記ビアは、第１平坦化層５１及びパッシベーション層５’を貫通し、これにより、転送電極４１１’は、当該ビアを介して画素回路１１における薄膜トランジスタに電気的に接続される。
【0132】
幾つかの実施例において、図１５及び図１６に示すように、表示領域１０ａに設けられる複数の画素構造１において、各画素構造１は、画素回路１１と発光素子１２とを有する。発光素子１２は、画素回路１１に電気的に接続される第１電極４１１、発光部４２１、及び第２電極層４３のうちの発光部４２１に対応する部分を含む。
【0133】
別の実施例において、図１７及び図１８に示すように、孔縁領域１０fに設けられる複数の冗長画素構造１’において、各冗長画素構造１’は、冗長画素回路１１’及び／又は冗長発光素子１２’を有し、孔縁領域１０ｆは表示できず、冗長画素構造体１’は正常に動作できない。各冗長画素構造１’は、冗長画素回路１１’と冗長発光素子１２’とを有する。冗長画素回路１１’は、画素回路１１と同じ構成である。図１７に示すように、冗長発光素子１２’は、発光部４２１と、第２電極層４３のうちの発光部４２１に対応する部分とを含み；又は、図１８に示すように、冗長発光素子１２’は、第１電極４１１、発光部４２１、及び、第２電極層４３のうちの発光部４２１に対応する部分を含み、第１電極４１１は、冗長画素回路１１’に電気的に接続されない。
【0134】
幾つかの実施例において、画素回路１１及び冗長画素回路１１’は、いずれも、少なくとも１つの薄膜トランジスタＴを有し、さらに蓄積コンデンサを有する。、画素回路１１と冗長画素回路１１’の回路構成は同じであり、例えば、いずれも７Ｔ１Ｃ、８Ｔ２Ｃ、４Ｔ１Ｃなどの回路構成である。図１２は、図１０及び図１１の領域Ｇ８と、図１１の領域Ｇ８’の拡大図であり、図１２に示すように、一例として、画素回路１１及び冗長画素回路１１’は、いずれも７Ｔ１Ｃの回路構成である。以下は、孔縁領域１０ｆに位置する冗長画素回路１１’を例として、冗長画素回路１１’の構成について説明する。
【0135】
図１２及び図１３に示すように、冗長画素回路１１’は、第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３、第４トランジスタＴ４、第５トランジスタＴ５、第６トランジスタＴ６、駆動トランジスタＴｄ及び蓄積コンデンサＣｓｔを有する。１つの冗長画素回路１１’は、３つのゲート駆動信号線ＧＬと、１つの発光制御信号線ＥＬとに電気的に接続され、当該３つのゲート駆動信号線ＧＬは、それぞれ、ゲート走査線Ｇａｔｅ、第１リセット信号線Ｒｅｓｅｔ１、及び第２リセット信号線Ｒｅｓｅｔ２である。
【0136】
なお、表示基板１００は、表示領域１０ａ及び孔縁領域１０fに設けられる複数の第１電圧信号線ＶＤＤをさらに含み、一例として、複数の第１電圧信号線ＶＤＤは、ソース・ドレイン金属層３１３に位置する。
【0137】
蓄積コンデンサＣｓｔの第１端子は第１電圧信号線ＶＤＤに電気的に接続され、蓄積コンデンサＣｓｔの第２端子は第１ノードＮ１に電気的に接続される。
【0138】
駆動トランジスタＴｄの制御電極は、第１ノードＮ１に電気的に接続される。第１トランジスタＴ１の制御電極は、第１リセット信号線Ｒｅｓｅｔ１に電気的に接続され、第１トランジスタＴ１の第１電極は、初期化信号線ＶＩＮＴに電気的に接続され、第１トランジスタＴ１の第２電極は、第１ノードＮ１に電気的に接続される。
【0139】
第２トランジスタＴ２の制御電極は、ゲート走査線Ｇａｔｅに電気的に接続され、第２トランジスタＴ２の第１電極は、駆動トランジスタＴｄの第２電極に電気的に接続され、第２トランジスタＴ２の第２電極は、第１ノードＮ１に電気的に接続される。
【0140】
第３トランジスタＴ３の制御電極は、ゲート走査線Ｇａｔｅに電気的に接続され、第３トランジスタＴ３の第１電極は、データ線ＤＬに電気的に接続され、第３トランジスタＴ３の第２電極は、第３ノードＮ３に電気的に接続される。
【0141】
第４トランジスタＴ４の制御電極は、発光制御線ＥＬに電気的に接続され、第４トランジスタＴ４の第１電極は、第１電圧信号線ＶＤＤに電気的に接続され、第４トランジスタＴ４の第２電極は、第３ノードＮ３に電気的に接続される。
【0142】
第５トランジスタＴ５の制御電極は、第２リセット信号線Ｒｅｓｅｔ２に電気的に接続され、第５トランジスタＴ５の第１電極は、初期化信号線ＶＩＮＴに電気的に接続され、第５トランジスタＴ５の第２電極は、第４ノードＮ４に電気的に接続される。
【0143】
第６トランジスタＴ６の制御電極は、発光制御線ＥＬに電気的に接続され、第６トランジスタＴ６の第１電極は、第３ノードＮ３に電気的に接続され、第６トランジスタＴ６の第２電極は、第４ノードＮ４に電気的に接続される。
【0144】
図１１に示すように、表示領域１０ａにおいて、画素構造１は、画素回路１１と発光素子１２とを含み、画素回路１１における第６トランジスタＴ６の第２電極が発光素子１２の第１電極４１１に電気的に接続され、これにより、第６トランジスタＴ６が第１電極４１１に駆動信号を送信して発光素子１２の発光を制御する。幾つかの実施例において、図１０及び図１１に示すように、孔縁領域１０fにおいて、冗長画素構造１’は画素回路１１’と発光素子１２’とを含み、発光素子１２’は第１電極を含まない。従って、画素回路１１’における第６トランジスタＴ６の第２電極は他の素子に電気的に接続されず、発光素子１２’は発光しないため、孔縁領域１０fは表示を行わない。
【0145】
幾つかの実施例において、各薄膜トランジスタＴは、活性層ｔ１、ゲートｔ２、ソースｔ３、及びドレインｔ４を含む。活性層ｔ１は半導体層３３に位置し、ゲートｔ２は第１ゲート層３１１に位置し、ソースｔ３及びドレインｔ４はソース・ドレイン金属層３１３に位置する。薄膜トランジスタＴのゲートｔ２と、複数の発光制御信号線ＥＬと、複数のゲート駆動信号線ＧＬとは、同じ層に設けられる。薄膜トランジスタＴのソースｔ３と、ドレインｔ４と、複数のデータ線ＤＬとは、同じ層に設けられる。図１５～図１８に示す断面図における薄膜トランジスタは、画素回路１１又は冗長画素回路１１’における第６トランジスタＴ６とみなすことができる。
【0146】
図１５に示すように、蓄積コンデンサＣｓｔは、第１電極板ｃ１と、第２電極板ｃ２とを含み得る。当該第１電極板ｃ１は、第１ゲート層３１１に位置し、薄膜トランジスタＴのゲートｔ２、複数の発光制御信号線ＥＬ及び複数のゲート駆動信号線ＧＬと同じ層に設けられる。第２電極板ｃ２は、第２ゲート層３１２に位置し、複数の初期化信号線ＶＩＮＴと同じ層に設けられる。且つ、第１電極板ｃ１と第２電極板ｃ２は対向して設けられる。
【0147】
薄膜トランジスタＴのゲートｔ２、第１電極板ｃ１、及び第２電極板ｃ２の材料は、モリブデン、アルミニウム、及びチタン等の金属材料又は合金材料を含み得る。薄膜トランジスタＴのソース２１０及びドレイン２１１は、金属材料又は合金材料、例えば、モリブデン、アルミニウム、チタン等から形成される金属単層又は多層構造を含み得る。例えば、当該多層構造は多金属積層構造であり、例として、チタン、アルミニウム、チタン(Ａl／Ｔi／Ａl)の３層金属積層構造が挙げられる。
【0148】
図１０及び図１１に示すように、孔縁領域１０fは、配線領域１０ｃに近い第１サブ領域１０f１と、第１サブ領域１０f１以外の第２サブ領域１０f２とを含む。第１サブ領域１０f１は、第２サブ領域１０f２の外側に位置する。複数の冗長画素構造１’の画素回路１１’における各薄膜トランジスタＴは、第２サブ領域１０f２に設けられ、第１サブ領域１０f１のスペースは比較的狭いため、薄膜トランジスタＴを設けることができない。
【0149】
表示基板１００は、孔縁領域１０fの第２サブ領域１０f２に設けられる複数のビアＫ２と、孔縁領域１０fの第１サブ領域１０f１に設けられる複数の冗長ビアＫ３と、をさらに含む。
【0150】
各ビアＫ２は、第１絶縁層３２１、第２絶縁層３２２、及び層間絶縁層３２３を貫通する。複数の冗長画素構造１’は、孔縁領域１０fの第２サブ領域１０f２に設けられ、複数の冗長画素構造１’の各薄膜トランジスタＴのソースｔ３及びドレインｔ４は、ビアＫ２を介してその活性層ｔ１に電気的に接続される。一例として、各薄膜トランジスタＴのソースｔ３及びドレインｔ４は、それぞれ、２つのビアＫ２を介してその活性層ｔ１に電気的に接続される。
【0151】
無論、表示基板１００は、表示領域１０ａに設けられる複数のビアＫ２をさらに含み、表示領域１０ａに位置する画素構造１における各薄膜トランジスタＴのソースｔ３及びドレインｔ４は、ビアＫ２を介してその活性層ｔ１に電気的に接続される。一例として、各薄膜トランジスタＴのソースｔ３及びドレインｔ４は、それぞれ、２つのビアＫ２を介してその活性層ｔ１に電気的に接続される。
【0152】
各冗長ビアＫ３は、第１絶縁層３２１、第２絶縁層３２２、及び層間絶縁層３２３を貫通する。平坦化層５の一部は、複数の冗長ビアＫ３を充填する。
【0153】
幾つかの例において、複数の冗長ビアＫ３の大きさは、第１サブ領域１０f１のスペースの大きさに応じて設けられてもよく、その数も限定されなくてもよい。複数の冗長ビアＫ３を設けるのは、孔縁領域１０fと表示領域１０ａにおけるビアＫの密度の差を均一にし、薄膜トランジスタの均一な特性を確保するためである。
【0154】
以下、表示基板１００の封止領域１０ｇに設けられる構造について説明する。
【0155】
幾つかの実施例において、図７に示すように、表示基板１００は、少なくとも１つの封止ダム領域１０ｇ３をさらに含み、各封止ダム領域１０ｇ３は、１つのスルーホール領域１０ｄと、当該スルーホール領域１０ｄを囲む配線領域１０ｃとの間に位置し、且つ当該スルーホール領域１０ｄを囲む。一例として、表示基板１００は、２つの封止ダム領域１０ｇ３を含み、各封止ダム領域１０ｇ３は、１つのスルーホール領域１０ｄを囲む。
【0156】
第１絶縁層３２１、第２絶縁層３２２、及び層間絶縁層３２３は、前記少なくとも１つの封止ダム領域１０ｇ３にさらに位置する。
【0157】
表示基板１００は、複数の封止ダム６をさらに含み；各封止ダム領域１０ｇ３に少なくとも１つの封止ダム６が設けられ、各封止ダム６は、スルーホール領域１０ｄを囲み、また、封止ダム６は、駆動回路層３のベース基板２から離れた側に設けられる。
【0158】
各封止ダム領域１０ｇ３に少なくとも２つの封止ダム６が設けられる場合、前記少なくとも２つの封止ダム６は、スルーホール領域１０ｄの径方向に沿って順次に間隔をあけて配置される。
【0159】
幾つかの例において、図７に示すように、各封止ダム領域１０ｇ３に設けられる少なくとも１つの封止ダム６は、第１封止ダム６１と第２封止ダム６２とを含み、第１封止ダム６１は、第２封止ダム６２のスルーホール領域１０ｄから離れた側に位置する。
【0160】
第２封止ダム６２の第３方向Ｚに沿った厚さは、第１封止ダム６１の第３方向Ｚに沿った厚さよりも大きく；ここで、第３方向Ｚは、ベース基板２に対して垂直である。
【0161】
一例として、図７に示すように、第２封止ダム６２は、第１部６２ａと、第２部６２ｂと、第１スペーサ部６２ｃとを含み、第１部６２ａは、平坦化層５と同じ層に設けられる。第２部６２ｂは、第１部６２ａのベース基板２から離れた側に設けられる。前記第２部６２ｂは、画素定義層４４と同じ層に設けられる。第１スペーサ部６２ｃは、第２部６２ｂのベース基板２から離れた側に設けられる。
【0162】
第１封止ダム６１は、第３部６１ａと、第２スペーサ部６１ｂとを含む。第３部６１ａは、画素定義層４４と同じ層に設けられる。第２スペーサ部６１ｂは、第３部６１ａのベース基板２から離れた側に設けられ、第２スペーサ部６１ｂは第１スペーサ部６２ｃと同じ材料で同じ層に設けられる。
【0163】
幾つかの例において、図７に示すように、機能層４２のうちの正孔輸送層、電子輸送層及び第２電極層４３も封止ダム領域１０ｇ３に位置し、且つ機能層４２及び第２電極層４３は、複数の封止ダム６のベース基板２から離れた側に、順次に積層されて設けられる。
【0164】
幾つかの実施例において、図７に示すように、表示基板１００は、少なくとも１つの第１分離領域１０ｇ１と、少なくとも１つの第２分離領域１０ｇ２と、をさらに含む。各第１分離領域１０ｇ１は、前記配線領域と前記封止ダム領域１０ｇ３との間に位置し、且つ前記封止ダム領域１０ｇ３を囲み；各第２分離領域１０ｇ２は、スルーホール領域１０ｄと前記封止ダム領域１０ｇ３との間に位置し、且つ当該スルーホール領域１０ｄを囲む。一例として、表示基板１００は、２つの第１分離領域１０ｇ１と、２つの第２分離領域１０ｇ２とを含む。
【0165】
第１絶縁層３２１、第２絶縁層３２２、及び層間絶縁層３２３は、前記少なくとも１つの第１分離領域１０ｇ１と、少なくとも１つの第２分離領域１０ｇ２と、にさらに位置する。
【0166】
【0167】
各第１分離領域１０ｇ１には、少なくとも１つの第１分離柱７が設けられ、各第１分離柱７は、第１封止ダム６１を囲むように設けられる。各第１分離領域１０ｇ１に少なくとも２つの第１分離柱７が設けられる場合、前記少なくとも２つの第１分離柱７は、スルーホール領域１０ｄの径方向に沿って順次に間隔をあけて配置される。
【0168】
各第２分離領域１０ｇ２には、少なくとも１つの第２分離柱８が設けられ、各第２分離柱８は、スルーホール領域１０ｄを囲むように設けられる。各第２分離領域１０ｇ２に少なくとも２つの第２分離柱８が設けられる場合、前記少なくとも２つの第２分離柱８は、スルーホール領域１０ｄの径方向に沿って順次に間隔をあけて配置される。
【0169】
幾つかの実施例において、図７に示すように、第１分離柱７及び第２分離柱８は、層間絶縁層３２３のベース基板２から離れた側に設けられる。一例として、第１分離柱７と第２分離柱８は、ソース・ドレイン金属層３１３に位置する。第１分離柱７と第２分離柱８は、複数のデータ線ＤＬと同じ層に設けられる。
【0170】
幾つかの例において、図７に示すように、機能層４２のうちの正孔輸送層、電子輸送層及び第二電極層４３も、少なくとも１つの第１分離領域１０ｇ１及び少なくとも１つの第２分離領域１０ｇ２に位置し、且つ機能層４２及び第二電極層４３は、複数の第１分離柱７及び複数の第２分離柱８のベース基板２から離れた側に、順次に積層されて設けられる。
【0171】
少なくとも１つの第１分離柱１ｃ及び少なくとも１つの第２分離柱８は、有機発光材料(正孔輸送層及び電子輸送層の材料)を遮断することにより、水分や酸素が発光素子に侵入することを防止することができる。図７に示すように、少なくとも１つの第１分離柱７が一定の厚さを有し、表示基板において凸形状となっているため、機能層４２を形成する際に、機能層４２の正孔輸送層と電子輸送層は第１分離柱７で分断され、これにより、機能層４２を不連続にする。これにより、スルーホール領域から機能層４２に入った水分や酸素が、表示領域１０ａの発光素子(例えば、発光素子における発光部４２１)に侵入して、表示効果に影響を与えることを防止することができる。
【0172】
可能な設計として、図１９及び図２０に示すように、第１分離柱７の側壁に溝が設けられ；第２分離柱８の側壁に溝が設けられる。一例として、第１分離柱７及び第２分離柱８は、いずれも順次に積層されて設けられる第１金属パターン８ａと、第２金属パターン８ｂと、第３金属パターン８ｃとを含み、第１分離柱７の側壁と第２分離柱８の側壁に溝を形成するように、第２金属パターン８ｂのベース基板２への正投影の外境界が、第１金属パターン８ａと第３金属パターン８ｃのベース基板２への正投影の外境界の内側に位置する。
【0173】
幾つかの実施例において、各データ線ＤＬが、順次に積層されて設けられる第１データ線パターンＤＬ１と、第２データ線パターンＤＬ２と、第３データ線パターンＤＬ３とを含む場合、第１金属パターン８ａは第１データ線パターンＤＬと同じ層に設けられ、第２金属パターン８ｂは第２データ線パターンＤＬ２と同じ層に設けられ、第３金属パターン８ｃは第３データ線パターンＤＬ３と同じ層に設けられる。第１金属パターン８ａ及び第３金属パターン８ｃの材料はチタンであり、第２金属パターン８ｂの材料はアルミニウムであり、これにより、各第１分離柱７及び第２分離柱８は、いずれもチタン-アルミニウム-チタン構造である。このように、複数のデータ線ＤＬと第１分離柱７と第２分離柱８とを同一のパターニング工程で製造することができ、工程の簡略化に有利である。
【0174】
幾つかの実施例において、図２０に示すように、各第２分離領域１０ｇ２には、少なくとも１つの第４金属パターン８ｄと、少なくとも１つの第５金属パターン８ｅとがさらに設けられている。第４金属パターン８ｄは、第１ゲート層３１１に位置し、第５金属パターン８ｅは、第２ゲート層３１２に位置する。各第４金属パターン８ｄ及び各第５金属パターン８ｅは、スルーホール領域１０ｄを囲む。
【0175】
第２分離柱８、第４金属パターン８ｄ、及び第５金属パターン８ｅの３者は、ベース基板２上への正投影において共通の重なり領域を有する。一例として、少なくとも１つの第４金属パターン８ｄの数と、少なくとも１つの第５金属パターン８ｅの数は、少なくとも１つの第２分離柱８の数と等しい。各第２分離柱８の直下には１つの第５金属パターン８ｅが設けられ、各第５金属パターン８ｅの直下には１つの第４金属パターン８ｄが設けられる。
【0176】
少なくとも１つの第４金属パターン８ｄと少なくとも１つの第５金属パターン８ｅは、第２分離柱８を持ち上げるために使用され、ベース基板２のクラックの発生を緩和することもできる。
【0177】
幾つかの実施例において、図１９に示すように、各第１分離領域１０ｇ１に少なくとも２つの第１分離柱７が設けられる場合、駆動回路層３の隣接する２つの第１分離柱７の間に位置する部分は、第１スロット１ｄを有し、一例として、第１スロット１ｄは、ベース基板２を露出する。
【0178】
幾つかの例において、駆動回路層３における第１絶縁層３２１、第２絶縁層３２２、及び層間絶縁層３２３を製造した後、第１絶縁層３２１、第２絶縁層３２２、及び層間絶縁層３２３のうちの隣接する２つの第１分離柱７の間に位置する部分をエッチング工程により除去し、ベース基板２を露出させ、これにより、第１スロット１ｄを形成する。別の幾つかの例において、層間絶縁層３２３のうちの隣接する２つの第１分離柱７の間に位置する部分のみを除去し、第２絶縁層３２２を露出させ、又は、層間絶縁層３２３及び第２絶縁層３２２のうちの隣接する２つの第１分離柱７の間に位置する部分のみを除去し、第１絶縁層３２１を露出させ、これにより、浅い第１スロット１ｄを形成してもよい。
【0179】
図２０に示すように、各第２分離領域１０ｇ２に少なくとも２つの第２分離柱８が設けられる場合、駆動回路層３のうちの隣接する２つの第２分離柱８の間に位置する部分は、凹部１fを有する。
【0180】
各第２分離領域１０ｇ２には少なくとも１つの第４金属パターン８ｄと少なくとも１つの第５金属パターン８ｅがさらに設けられ、第４金属パターン８ｄ及び第５金属パターン８ｅが、第２分離柱８の直下に設けられるので、第４金属パターン８ｄを形成した後、第２絶縁層３２２を堆積する過程において、隣接する２つの第４金属パターン８ｄの間に自然な凹部が形成され、続いて第５金属パターン８ｅを形成し、層間絶縁層３２３を堆積する過程において、隣接する２つの第５金属パターン８ｅの間に自然な凹部が形成され、絶縁層をエッチングする必要がない。
【0181】
【0182】
封止層９は、第１無機封止薄膜層９１と、有機封止薄膜層９２と、第２無機封止薄膜層９３と、を含む。
【0183】
第１無機封止薄膜層９１は、発光素子層４のベース基板２から離れた側に設けられ；第１無機封止薄膜層９１は、第２分離領域１０ｇ２、封止ダム領域１０ｇ３、第１分離領域１０ｇ１、配線領域１０ｃ、孔縁領域１０f、表示領域１０ａ、及びブラインドホール領域１０ｅに位置する。有機封止薄膜層９２は、第１無機封止薄膜層９１のベース基板２から離れた側に設けられ；有機封止薄膜層９２は、封止ダム領域１０ｇ３、第１分離領域１０ｇ１、配線領域１０ｃ、孔縁領域１０f、表示領域１０ａ及びブラインドホール領域１０ｅに位置する。第２無機封止薄膜層９３は、有機封止薄膜層９２のベース基板２から離れた側に設けられ；第２無機封止薄膜層９３は、第２分離領域１０ｇ２、封止ダム領域１０ｇ３、第１分離領域１０ｇ１、配線領域１０ｃ、孔縁領域１０f、表示領域１０ａ及びブラインドホール１０ｅに位置する。
【0184】
図７及び図１４Ａに示すように、ブラインドホール領域１０ｅの膜層構造は、ベース基板２、第１絶縁層３２１、第２絶縁層３２２、層間絶縁層３２３、平坦化層５、及び封止層９を含む。幾つかの実施例において、当該ブラインドホール領域１０ｅにおける複数の膜層をエッチングすることにより、上記膜層構造の一部のみを残してもよく、例えば、ブラインドホール領域１０ｅにおける膜層は、ベース基板２、第１絶縁層３２１、第２絶縁層３２２、層間絶縁層３２３、平坦化層５、封止層９のうちの１つ又は複数を含んでもよく、例えば、ベース基板２、第１絶縁層３２１、第２絶縁層３２２、層間絶縁層３２３のみを含んでもよく、又はベース基板２、第１絶縁層３２１、第２絶縁層３２２、層間絶縁層３２３、平坦化層５のみを含んでもよい。通常では、ブラインドホール領域１０ｅに図４に示す各層を残すことにより、表示基板の厚さが大きく変化しないようにし、貼り合わせ工程により各層を貼り合わせる際に、各層間に貼り合わせ気泡が発生することを回避する。光は、光入射方向に沿って各膜層を通過し、ブラインドホールに対応するセンサ１０５に到達する。
【0185】
ブラインドホール１０ｅが一定の光透過率を有することを確保するために、ベース基板２、第１絶縁層３２１、第２絶縁層３２２、層間絶縁層３２３、平坦化層５、及び封止層９は、いずれも透明材料から形成されることが要求される。例えば、ベース基板２は、ポリイミド等の有機材料から形成されてもよく、第１絶縁層３２１、第２絶縁層３２２、層間絶縁層３２３は酸化ケイ素、酸窒化ケイ素等から形成されてもよい。平坦化層２０６は、例えばフォトレジスト、アクリル系ポリマー、シリコン系ポリマー等の有機材料で形成されてもよい。封止層９の第１無機封止薄膜層９１及び第２無機封止薄膜層９３は、水分及び酸素が表示基板１００の表示側及びスルーホール領域１０ｄから表示領域１０ａの発光素子に進入することを防止するために使用され；当該第１無機封止薄膜層９１及び第２無機封止薄膜層９３は、窒化ケイ素、酸化ケイ素等の無機材料で形成されてもよい。有機封止薄膜層９２は、第２無機封止薄膜層９３の形成を容易にするように、平坦化作用を実現するために使用され、当該有機封止薄膜層９２は、アクリル系ポリマー、シリコーン系ポリマー等の材料を用いて形成してもよい。
【0186】
本開示の幾つかの実施例は、表示装置１０００をさらに提供し、当該表示装置１０００は、上記実施例に係る表示基板１００と、当該表示基板を駆動するための駆動回路とを含む。
【0187】
幾つかの実施例において、図６に示すように、当該表示装置１０００は、少なくとも１つの第１センサ２００と、少なくとも１つの第２センサ３００とをさらに含む。
【0188】
各第１センサ１００は、１つのスルーホール領域１０ｄに設けられ、且つ第１センサ２００は、スルーホール内に位置し、スルーホール領域１０ｂにおけるスルーホールに直接に対向して設けられる。一例として、表示基板２００は、対向する表示面側Ｂと非表示面側Ｂ’とを有し、第１センサ２００は、前記表示基板１００の非表示面側Ｂ’に位置し、スルーホール内に延在可能である。少なくとも１つの第１センサ２００は、光透過率に対する要求が高い素子であり、例えば、第１センサ２００は、カメラを含む。
【0189】
各第２センサ３００は１つのブラインドホール１０ｅに設けられ、各第２センサ３００は、少なくとも１つのブラインドホール１０ｃにおけるブラインドホールに直接に対向して設けられ、且つ第１センサ２００は表示基板１００の非表示面側Ｂ’に位置する。少なくとも１つの第２センサ３００は、光透過率に対する要求が低い素子であり、例えば、第２センサ３００は、赤外線センサ、近接光センサ、投光照明器、及び周辺光センサのうちの少なくとも１つを含む。
【0190】
一例として、少なくとも１つの第１センサ２００及び少なくとも１つの第２センサ３００の感知面は、いずれも表示基板１００の表示面側Ｂに向け、これにより、表示基板１００の表示面側Ｂからの光を受ける。
【0191】
上記表示装置１０００において、関連技術のスルーホール(カメラを搭載する)のみ、又はスルーホールとベゼルに設けられるセンサとを組み合わた配置に比べて、表示装置がセンサ機能を実現する品質を保証するだけでなく、狭額縁の実現にも有利であり；従来のブラインドホールのみ、又はブラインドホールとベゼルに設けられるセンサとを組み合わせた配置に比べて、カメラの画像品質の向上に有利であり、狭額縁の実現にも有利である。
【0192】
本開示の別の実施例は、表示基板の製造方法をさらに提供する。図２１に示すように、当該製造方法は、下記のステップを含む。
【0193】
Ｓ１では、ベース基板２を提供する。ベース基板２は、表示領域１０ａと、少なくとも１つの配線領域１０ｃと、少なくとも１つのスルーホール領域１０ｄと、少なくとも１つのブラインドホール領域１０ｅとを含み、各配線領域１０ｃは、１つのスルーホール領域１０ｄ又は１つのブラインドホール領域１０ｅを囲み、表示領域１０ａは、配線領域１０ｃを囲む。
【0194】
幾つかの実施例において、ベース基板２は、孔縁領域１０fをさらに含み、孔縁領域１０fは、配線領域１０ｃと表示領域１０ａとの間に位置し、即ち、孔縁領域１０fは配線領域１０ｃを囲み、表示領域１０ａは孔縁領域１０fを囲む。
【0195】
なお、ベース基板２における表示領域１０ａ、配線領域１０ｃ、スルーホール領域１０ｄ及びブラインドホール領域１０ｅは、形成しようとする表示基板１００における表示領域１０ａ、配線領域１０ｃ、孔縁領域１０f、スルーホール領域１０ｄ及びブラインドホール領域１０ｅと一致する。
【0196】
Ｓ２では、ベース基板２上に駆動回路層３を形成する。駆動回路層３は、少なくとも１つの金属層３１と、少なくとも１つの絶縁層３２と、を含む。
【0197】
少なくとも１つの金属層３１は、表示領域１０ａと、配線領域１０ｃと、孔縁領域１０fとに位置する。少なくとも１つの金属層は複数の信号線を有し、複数の信号線のうちの少なくとも１つの信号線の少なくとも一部は、スルーホール領域１０ｄ及び／又はブラインドホール領域１０ｅの周囲に沿って迂回する。
【0198】
一例として、複数の信号線は、複数のデータ線ＤＬと、複数の発光制御信号線ＥＬと、複数のゲート駆動信号線ＧＬと、複数の初期化信号線ＶＩＮＴとを含み、複数の信号線の具体的な配置については、図８Ａ～図８Ｃ及び前述の説明を参照し得るので、ここではその説明を省略する。
【0199】
少なくとも１つの絶縁層３２は、表示領域１０ａと、配線領域１０ｃと、スルーホール領域１０ｄと、ブラインドホール領域１０ｅと、孔縁領域１０fとに位置する。
【0200】
幾つかの例において、図７に示すように、前記少なくとも１つの金属層３１は、第１ゲート層３１１と、第２ゲート層３１２と、ソース・ドレイン金属層３１３とを含み；前記少なくとも１つの絶縁層３２は、第１絶縁層３２１と、第２絶縁層３２２と、層間絶縁層３２３とを含む。駆動回路層３は、表示領域１０ａ及び孔縁領域１０fに位置する半導体層３３をさらに含む。
【0201】
Ｓ２、ベース基板２上に駆動回路層３を形成することは、以下のことを含む。
【0202】
Ｓ２１、ベース基板２上の一側に半導体層３３を形成すること。
【0203】
Ｓ２２、半導体層３３のベース基板２から離れた側に第１絶縁層３２１を形成すること。
【0204】
Ｓ２３、第１絶縁層３２１のベース基板２から離れた側に第１ゲート層３１１を形成すること。
【0205】
Ｓ２４、第１ゲート層３１１のベース基板２から離れた側に第２絶縁層３２２を形成すること。
【0206】
Ｓ２５、第２絶縁層３２２のベース基板２から離れた側に第２ゲート層３１２を形成すること。
【0207】
Ｓ２６、第２ゲート層３１２のベース基板２から離れた側に層間絶縁層３２３を形成すること。
【0208】
Ｓ２７、層間絶縁層３２３のベース基板２から離れた側に、ソース・ドレイン金属層３１３を形成すること。
【0209】
ここで、半導体層３３、第１絶縁層３２１、第２絶縁層３２２及び層間絶縁層３２３の製造方法は堆積工程を用いてもよく、第１ゲート層３１１、第２ゲート層３１２及びソース・ドレイン金属層３１３の製造方法はスパッタリング工程を用いて金属膜層を形成し、さらにエッチング工程を用いて複数のパターンを形成してもよい。
【0210】
表示領域１０ａにおいて、駆動回路層３は、複数の画素回路１１を含み、各画素回路１１は、少なくとも１つの薄膜トランジスタを有する。孔縁領域１０fにおいて、駆動回路層３は、複数の冗長画素回路１１’を含み、各冗長画素回路１１’は、少なくとも１つの薄膜トランジスタを有する。
【0211】
幾つかの実施例において、図４に示すように、少なくとも１つの金属層３１はスルーホール領域１０ｄにさらに位置し、これにより、スルーホール領域１０ｄに冗長画素回路１１’を形成する。スルーホール領域１０ｄに冗長画素回路１１’を設けることにより、表示基板１００の厚さをより均一にすることができ、その後のスルーホール領域１０ｄにおける表示基板を切断する過程において、均一に切断することができる。
【0212】
ここで、Ｓ２３において形成される第１ゲート層３１１は、複数のゲート走査信号線ＧＬと、複数の発光制御信号線ＥＬと、複数の薄膜トランジスタのゲートと、を含み、複数のゲート走査信号線ＧＬ、複数の発光制御信号線ＥＬ、及び複数の薄膜トランジスタのゲートは、同一のパターニング工程により形成される。Ｓ２５において形成される第２ゲート層３１２は、複数の初期化信号線ＶＩＮＴを含み、複数の初期化信号線ＶＩＮＴは同一のパターニング工程により形成される。Ｓ２７において形成されるソース・ドレイン金属層３１３は、複数のデータ線ＤＬと、複数の薄膜トランジスタのソース及びドレインと、を含み、複数のデータ線ＤＬと、複数の薄膜トランジスタのソース及びドレインは、同一のパターニング工程により形成される。
【0213】
Ｓ３では、駆動回路層３のベース基板２から離れた側に平坦化層５を形成する。平坦化層５は、表示領域１０ａと、配線領域１０ｃと、スルーホール領域１０ｄと、ブラインドホール領域１０ｅと、孔縁領域１０fとに位置する。
【0214】
一例として、コーティング工程により、ソース・ドレイン金属層３１３のベース基板から離れた側に平坦化層の材料をコーティングする。例えば、平坦化層５の材料は、フォトレジスト、アクリル系ポリマー、シリコン系ポリマー等を含む。
【0215】
Ｓ４では、平坦化層５のベース基板２から離れた側に発光素子層４を形成し；発光素子層は表示領域１０ａに位置する。
【0216】
幾つかの例において、発光素子層４は、第１電極層４１と、機能層４２と、第２電極層４３と、画素定義層４４と、を含む。
【0217】
Ｓ４１で平坦化層５のベース基板２から離れた側に発光素子層４を形成することは以下のことを含む。
【0218】
平坦化層５のベース基板２から離れた側に第１電極層４１を形成し、ここで、第１電極層４１は、複数の第１電極４１１を有し、各第１電極４１１は、平坦化層５を貫通するビアを介して駆動回路層３における薄膜トランジスタに電気的に接続されること。
【0219】
Ｓ４２、第一電極層４１のベース基板２から離れた側に画素定義層４４を形成し、画素定義層４４に複数の開口Ｋ１を形成し、各開口Ｋ１は、１つの第一電極４１１の少なくとも一部を露出すること。
【0220】
幾つかの例において、画素定義層４４は、さらに、孔縁領域１０fに形成されてもよく、孔縁領域１０fに位置する画素定義層は、複数の開口を設けなくてもよい。
【0221】
Ｓ４３、第１電極層４１のベース基板２から離れた側に、機能層４２を形成し、ここで、機能層４２は、複数の発光部４２１を有し、各発光部４２１は１つの開口Ｋ１内に位置すること。
【0222】
Ｓ４４、機能層４２及び画素定義層４４のベース基板２から離れた側に第２電極層４３を形成すること。
【0223】
表示領域１０ａにおいて、発光素子層４は、複数の発光素子１２を含み、各発光素子１２は、画素回路１１に電気的に接続される第１電極４１１と、発光部４２１と、第２電極層４３のうちの発光部４２１に対応する部分と、を有する。孔縁領域１０fにおいて、発光素子層４は、複数の冗長発光素子１２’を含み、各冗長発光素子１２’は、発光部４２１と、第２電極層４３のうちの発光部４２１に対応する部分と、を有し；又は、図１８に示すように、冗長発光素子１２’は、第１電極４１１と、発光部４２１と、第２電極層４３のうちの発光部４２１に対応する部分と、を含み、第１電極４１１は、冗長画素回路１１’に電気的に接続されない。
【0224】
Ｓ５では、発光素子層４のベース基板２から離れた側に封止層９を形成し；封止層９は、表示領域１０ａと、配線領域１０ｃと、スルーホール領域１０ｄと、ブラインドホール領域１０ｅと、孔縁領域１０fとに位置する。
【0225】
封止層９は、第１無機封止薄膜層９１と、有機封止薄膜層９２と、第２無機封止薄膜層９３と、を含む。
【0226】
発光素子層４のベース基板２から離れた側に封止層９を形成することは、以下のことを含む。
【0227】
Ｓ５１、発光素子層４のベース基板２から離れた側に第１無機封止薄膜層９１を形成すること。
【0228】
Ｓ５２、第１無機封止薄膜層９１のベース基板２から離れた側に有機封止薄膜層９２を形成すること。
【0229】
Ｓ５１、有機封止薄膜層９２のベース基板２から離れた側に第２無機封止薄膜層９３を形成すること。
【0230】
Ｓ６、ベース基板２、駆動回路層３、平坦化層５、及び封止層９のスルーホール領域に位置する部分を除去すること。
【0231】
一例として、レーザ切断又は機械プレスの方式により、スルーホール領域１０ｄの各膜層を切断することにより、スルーホールを有する表示基板１００を得ることができる。
【0232】
図４及び図５に示すように、表示基板１００を切断する前に、スルーホール領域１０ｄにおける表示基板上に、切断位置決めのために、位置決めマーク構造Ｍを設ける。位置決めマーク構造は、ソース・ドレイン金属層３１３に位置し、複数のデータ線ＤＬと薄膜トランジスタのソース及びドレインと同一のパターニング工程により形成される。位置決めマーク構造Ｍの位置には冗長画素回路１１’がない。
【0233】
幾つかの実施例において、Ｓ６は、封止層９のうちのブラインドホール領域１０ｅに位置する部分を除去することをさらに含む。又は、Ｓ６は、駆動回路層３の少なくとも１つの絶縁層のうち、１つの絶縁層の、ブラインドホール領域１０ｅに位置する部分を除去することをさらに含む。例えば、層間絶縁層３２３のうち、ブラインドホール領域１０ｅに位置する部分を除去することにより、ブラインドホール領域１０ｅの膜厚を薄くし、光透過性を向上させる。
【0234】
幾つかの実施例において、図３～図５、図７に示すように、ベース基板２は、少なくとも１つの封止ダム領域１０ｇ３と、少なくとも１つの第１分離領域１０ｇ１と、少なくとも１つの第２分離領域１０ｇ２と、をさらに含み；各封止ダム領域は、１つのスルーホール領域と当該スルーホール領域を囲む配線領域との間に位置し、且つ前記スルーホール領域を囲み、各第１分離領域は、前記配線領域と前記封止ダム領域との間に位置し、且つ前記封止ダム領域を囲み；各第２分離領域は、前記スルーホール領域と前記封止ダム領域との間に位置し、且つ前記スルーホール領域を囲む。
【0235】
ベース基板２上に駆動回路層３を形成するステップＳ２において、形成される少なくとも１つの絶縁層３２は、少なくとも１つの封止ダム領域１０ｇ３と、少なくとも１つの第１分離領域１０ｇ１と、少なくとも１つの第２分離領域１０ｇ２とにさらに位置する。平坦化層５を形成するステップＳ３において、形成される平坦化層５は、少なくとも１つの封止ダム領域１０ｇ３と、少なくとも１つの第１分離領域１０ｇ１と、少なくとも１つの第２分離領域１０ｇ２とにさらに位置する。
【0236】
幾つかの実施例において、Ｓ２７において形成されるソース・ドレイン金属層３１３は、複数の第１分離柱７と、複数の第２分離柱８と、をさらに含む。即ち、複数の第１分離柱７と、複数の第２分離柱８と、複数のデータ線ＤＬとは、同一のパターニング工程により形成される。各第１分離領域１０ｇ１には、各々が第１封止ダム６１を囲むように設けられる少なくとも１つの第１分離柱７が設けられ、各第２分離領域１０ｇ２には、各々がスルーホール領域１０ｄを囲むように設けられる少なくとも１つの第２分離柱８が設けられる。
【0237】
第１分離柱７と第２分離柱８は、いずれも順次に積層されて設けられる第１金属パターン８ａと、第２金属パターン８ｂと、第３金属パターン８ｃと、を含み、第１分離柱７の側壁と第２分離柱８の側壁に溝を形成するように、第２金属パターン８ｂのベース基板２への正投影の外境界が、第１金属パターン８ａと第３金属パターン８ｃのベース基板２への正投影の外境界の内側に位置する。Ｓ２７で複数の第１分離柱７と複数の第２分離柱８を形成する過程において、第１金属パターン８ａ、第２金属パターン８ｂ、第３金属パターン８ｃのそれぞれの膜層を順次に形成し、各第２金属パターン８ｂの面積が第１金属パターン８ａの面積及び第３金属パターン８ｃの面積よりも小さくなるように、各膜層を順次にエッチングする。
【0238】
幾つかの例において、第１絶縁層３２１、第２絶縁層３２２、及び層間絶縁層３２３のうちの隣接する２つの第１分離柱７の間に位置する部分をエッチング工程により除去し、ベース基板２を露出させ、隣接する２つの第１分離柱７の間に第１スロット１ｄを形成する。
【0239】
幾つかの実施例において、表示基板１００の製造方法は、複数の封止ダム６を形成するステップをさらに含む。各封止ダム領域１０ｇ３に、少なくとも１つの封止ダム６が設けられ、各封止ダム６は、スルーホール領域１０ｄを囲み、且つ封止ダム６は、駆動回路層３のベース基板２から離れた側に設けられる。
【0240】
Ｓ３において、駆動回路層３のベース基板２から離れた側に平坦化層５を形成するとともに、封止ダム６の少なくとも１つの第２封止ダム６２の第１部分６２ａを形成することをさらに含み、第１部分６２ａは平坦化層５と同じ層に設けられる。
【0241】
一例として、図７に示すように、形成される第２封止ダム６２は、第１部６２ａと、第２部６２ｂと、第１スペーサ部６２ｃと、を含む。第１部６２ａは、平坦化層５と同じ層に設けられる。第２部６２ｂは、第１部６２ａのベース基板２から離れた側に設けられ、画素定義層４４と同じ層に設けられる。第１スペーサ部６２ｃは、第２部６２ｂのベース基板２から離れた側に設けられる。
【0242】
形成される第１封止ダム６１は、第３部６１ａと、第２スペーサ部６１ｂと、を含む。第３部６１ａは、画素定義層４４と同じ層に設けられる。第２スペーサ部６１ｂは、第３部６１ａのベース基板２から離れた側に設けられる。第２スペーサ部６１ｂは、第１スペーサ部６２ｃと同じ材料で同じ層に設けられる。
【0243】
Ｓ５発光素子層４のベース基板２から離れた側に封止層９を形成することは、第１無機、第２分離領域１０ｇ２、封止ダム領域１０ｇ３及び第１分離領域１０ｇ１にさらに封止薄膜層９１を配置することと、封止ダム領域１０ｇ３及び第１分離領域１０ｇ１に有機封止薄膜層９２をさらに配置することと、第２分離領域１０ｇ２、封止ダム領域１０ｇ３及び第１分離領域１０ｇ１に第２無機封止薄膜層９２を配置することと、を含む。
【0244】
以上に説明したのは、本開示の具体的な実施態様に過ぎず、本開示の保護範囲はこれらに限定されない。当業者が本開示の技術的範囲内において、容易に想到できる変更や置換は、すべて本開示の保護範囲に含まれるものとする。したがって、本開示の保護範囲は、特許請求の範囲に記載された権利範囲を準拠するものとする。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8A】
【図8B】
【図8C】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14A】
【図14B】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【国際調査報告】