知財求人 - 知財ポータルサイト「IP Force」
▶ ケンブリッジ クアンタム コンピューティング リミテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-05-23
(54)【発明の名称】量子回路の生成システムおよび生成方法
(51)【国際特許分類】
G06N 10/20 20220101AFI20230516BHJP
【ＦＩ】
G06N10/20
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2022562583
(86)(22)【出願日】2021-04-12
(85)【翻訳文提出日】2022-12-13
(86)【国際出願番号】 GB2021050887
(87)【国際公開番号】W WO2021209745
(87)【国際公開日】2021-10-21
(31)【優先権主張番号】16/848,530
(32)【優先日】2020-04-14
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ｍａｃＯＳ
２．Ｉｎｔｅｌ Ｃｏｒｅ
(71)【出願人】
【識別番号】518001449
【氏名又は名称】ケンブリッジ クアンタム コンピューティング リミテッド
【氏名又は名称原語表記】Ｃａｍｂｒｉｄｇｅ Ｑｕａｎｔｕｍ Ｃｏｍｐｕｔｉｎｇ Ｌｉｍｉｔｅｄ
(74)【代理人】
【識別番号】100103894
【弁理士】
【氏名又は名称】家入 健
(72)【発明者】
【氏名】カウタン アレクサンダー
(72)【発明者】
【氏名】ダンカン ロス ウィリアム
(72)【発明者】
【氏名】シモンズ ウィリアム ヴィクター
(57)【要約】
コンピュータが、ユニタリ結合クラスタ（ＵＣＣ、Ｕｎｉｔａｒｙ Ｃｏｕｐｌｅｄ Ｃｌｕｓｔｅｒ）仮設（Ａｎｓａｔｚ、初期状態）から量子回路を生成する方法であって、前記仮設は、励起演算子を含むパラメータ化された演算子による基準状態の励起を表し、前記仮設は、各励起演算子から決定されるマルチ量子ビットのパウリ（Ｐａｕｌｉ）演算子を含み、
パウリ演算子を相互に交換するセットに分割し、セットごとにパウリ演算子を順序付け、
トロッター化（Ｔｒｏｔｔｅｒｉｚａｔｉｏｎ）によってパウリ演算子からパウリガジェットを生成し、ここで、パウリガジェットは、パウリ演算子とセットごとに同じ順序付けを持っており、
パウリガジェットの各セットを対角化して、前記パウリガジェットをフェーズガジェットに変換し、
位相ガジェットを１および２量子ビットのネイティブゲートに変換して、量子回路を生成する、方法が提供される。
さらに、この方法を実施するように構成されたシステムも提供される。
【選択図】図１１
パウリ演算子を相互に交換するセットに分割し、セットごとにパウリ演算子を順序付け、
トロッター化（Ｔｒｏｔｔｅｒｉｚａｔｉｏｎ）によってパウリ演算子からパウリガジェットを生成し、ここで、パウリガジェットは、パウリ演算子とセットごとに同じ順序付けを持っており、
パウリガジェットの各セットを対角化して、前記パウリガジェットをフェーズガジェットに変換し、
位相ガジェットを１および２量子ビットのネイティブゲートに変換して、量子回路を生成する、方法が提供される。
さらに、この方法を実施するように構成されたシステムも提供される。
【選択図】図１１
【特許請求の範囲】
【請求項1】
コンピュータが、ユニタリ結合クラスタ（ＵＣＣ、Ｕｎｉｔａｒｙ Ｃｏｕｐｌｅｄ Ｃｌｕｓｔｅｒ）仮設（Ａｎｓａｔｚ、初期状態）から量子回路を生成する方法であって、前記仮設は、励起演算子を含むパラメータ化された演算子による基準状態の励起を表し、前記仮設は、各励起演算子から決定されるマルチ量子ビットのパウリ（Ｐａｕｌｉ）演算子を含み、パウリ演算子を相互に交換するセットに分割し、セットごとにパウリ演算子を順序付け、
トロッター化（Ｔｒｏｔｔｅｒｉｚａｔｉｏｎ）によってパウリ演算子からパウリガジェットを生成し、ここで、パウリガジェットは、パウリ演算子とセットごとに同じ順序付けを持っており、
パウリガジェットの各セットを対角化して、前記パウリガジェットをフェーズガジェットに変換し、
位相ガジェットを１および２量子ビットのネイティブゲートに変換して、量子回路を生成する、方法。
【請求項2】
必要な交換セットの数を最小限に抑えるために、前記パウリ演算子を相互に交換する演算子のセットに分割することを含む、請求項１に記載の方法。
【請求項3】
グラフ彩色アルゴリズムを使用して前記パウリ演算子を分割することを含む、請求項１または２に記載の方法。
【請求項4】
前記パウリガジェットの各セットがクリフォード回路を使用して対角化される、請求項１から３のいずれか一項に記載の方法。
【請求項5】
前記パウリガジェットの各セットは、（ｉ）クリフォード回路、（ｉｉ）フェーズガジェットのセット、（ｉｉｉ）逆クリフォード回路により表される、請求項４に記載の方法。
【請求項6】
前記クリフォード回路は、パウリガジェットの元の基底と、パウリガジェットが対応する位相ガジェットのセットによって表される新しい基底との間で変換する、請求項５に記載の方法。
【請求項7】
２つの量子ビットｉおよびｊとｍ個の相互に交換するパウリガジェットのセットＳについて、σｋｌがパウリガジェットｌからの量子ビットｋ上のパウリ文字（Pauli letter）であり、量子ビットｉまたはｊは共役によって対角化され、量子ビットｉとｊの間のＳの両側に最大１つのエンタングルゲートと２つのシングル量子ビットクリフォードゲートがあり、請求項４から６のいずれか一項に記載の方法。
【請求項8】
前記条件が満たされない場合、量子ビットｉまたはｊの対角化は、重みが最小のパウリ文字列を見つけ、
対応するパウリガジェットをシングル量子ビットのクリフォードゲートとエンタングルゲートと共役させ、
すべてのクリフォードゲートが隣接するパウリガジェットの外に出るまで、残りのパウリガジェットを使ってクリフォードゲートを交換する、
請求項７に記載の方法。
【請求項9】
２量子ビットクリフォード（Ｃｌｉｆｆｏｒｄ）回路のパターンを見つけることにより、クリフォードピープホール最適化を実行し、見つかった２量子ビットクリフォード回路のパターンを、エンタングルゲートの数が少ない等価回路に置き換える、
請求項４から８のいずれか一項に記載の方法。
【請求項10】
位相多項式形式を使用して前記量子回路を生成するために、前記位相ガジェットを１および２量子ビットのネイティブゲートに変換する、請求項１から９のいずれか一項に記載の方法。
【請求項11】
ＧｒａｙＳｙｎｔｈ手順を使用する前記位相多項式形式を使用して前記位相ガジェットを変換する、請求項１０に記載の方法。
【請求項12】
コンピュータが、基準状態の励起を表す励起演算子を含むパラメータ化された演算子を使用して、ハミルトニアンから量子回路を生成する方法であって、各励起演算子からマルチ量子ビットのパウリ（Ｐａｕｌｉ）演算子を決定することを含み、
パウリ演算子を相互に交換するセットに分割し、セットごとにパウリ演算子を順序付け、
トロッター化によってパウリ演算子からパウリガジェットを生成し、前記パウリガジェットは、パウリ演算子とセットごとに同じシーケンスを有し、
パウリガジェットの各セットを対角化して、パウリガジェットをフェーズガジェットに変換し、
位相ガジェットを１および２量子ビットのネイティブゲートに変換して、量子回路を生成する、方法。
【請求項13】
前記マルチ量子ビットのパウリ演算子はパウリ文字列として実装される、請求項１から１２のいずれか一項に記載の方法。
【請求項14】
前記ハミルトニアンは、量子近似最適化アルゴリズムに対応する、請求項１２または１３に記載の方法。
【請求項15】
パウリ演算子からの量子回路のナイーブな合成に比べて、量子回路のもつれゲートの数および深さを減らすために使用される、請求項１から１４のいずれか一項に記載の方法。
【請求項16】
前記仮設は、分子構造、ニューラルネットワーク、自然言語処理（ＮＬＰ）システム、人工知能（ＡＩ）システム、およびトロッター化の対象となり、ハミルトニアンを有する量子システムのうちの少なくとも１つに対応する、請求項１から１１のいずれか一項に記載の方法。
【請求項17】
システム最適化、変分推論、シグナルフィルタリング、表現型と関連する一塩基多型（ＳＮＰ）を見つけるための遺伝子データ処理、供給ライン最適化問題、コンピューティングハードウェアにおけるレジスタ割り当て問題、ジョブスケジューリング問題、固体物理学、凝縮物質物理学、量子光学、核および／または素粒子物理学、人工知能、ニューラルネットワーク、自然言語処理、暗号化、および／または分子構造または量子進化の決定などのトロッター化を受けるハミルトニアンを有する量子システムの少なくとも一つに関連する機械計算を、量子回路を使用して実行する、請求項１から１６のいずれか一項に記載の方法。
【請求項18】
請求項１から１７のいずれか一項に記載の方法を実施するためのコンピューティングハードウェア上で実行可能なソフトウェア製品。
【請求項19】
ユニタリ結合クラスタ（ＵＣＣ、Ｕｎｉｔａｒｙ Ｃｏｕｐｌｅｄ Ｃｌｕｓｔｅｒ）仮設（Ａｎｓａｔｚ、初期状態）から量子回路を生成するためのシステムであって、前記仮設は、励起演算子を含むパラメータ化された演算子による基準状態の励起を表し、前記仮設は、各励起演算子から決定されるマルチ量子ビットパウリ演算子を含み、
パウリ演算子を相互に交換するセットに分割し、パウリ演算子をセットごとに順序付けする分割手段と、
パウリ演算子とセットによる同じ順序付けを有するパウリガジェットであって、トロッター化によってパウリ演算子から前記パウリガジェットを生成するように構成された生成手段と、
パウリガジェットの各セットを対角化してパウリガジェットを位相ガジェットに変換するように構成された対角化手段と、
量子回路を生成するために、位相ガジェットを１および２量子ビットのネイティブゲートに変換する変換手段と、
を有するシステム。
【請求項20】
基準状態の励起を表す励起演算子を含むパラメータ化された演算子を使用して、ハミルトニアンから量子回路を生成するためのシステムであって、各励起演算子からマルチ量子ビットパウリ演算子を決定するように構成され、
パウリ演算子を相互に交換するセットに分割し、パウリ演算子をセットごとに順序付けする分割手段と、
パウリ演算子とセットによる同じ順序付けを有するパウリガジェットであって、トロッター化によってパウリ演算子から前記パウリガジェットを生成するように構成された生成手段と、
パウリガジェットの各セットを対角化してパウリガジェットを位相ガジェットに変換するように構成された対角化手段と、
量子回路を生成するために、位相ガジェットを１および２量子ビットのネイティブゲートに変換する変換手段と、
を有するシステム。
【請求項21】
前記分割手段、前記生成手段、前記対角化手段、および前記変換手段のうちの少なくとも１つは、少なくとも１つのデータプロセッサ上で実行可能なコンパイラを使用して実装される、請求項１９または２０に記載のシステム。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、量子回路を生成するための方法（すなわち、生成方法）に関する。さらに、本開示は、量子回路を生成するためのシステムに関する。量子回路は、ニューラルネットワークの実装、実際の物理システムのシミュレーション、量子化学システムのシミュレーション、制御システム、取得したセンサー信号を処理するためのデータ処理システムなどに使用される可能性がある。さらに、本開示は、量子回路を使用して前述の方法を実施するためのコンピューティングハードウェア上で実行可能なソフトウェア製品に関する。
【背景技術】
【0002】
従来の現代のコンピュータでは、量子効果が発生し始めるサイズに回路の特徴が近づいている二値デジタルシリコン回路を採用している。高度な量子コンピュータは、特に量子現象を使用して計算能力を向上させるように考案されているが、量子現象は環境条件に非常に敏感であるため、計算エラーが発生し易くなっている。高度な量子コンピュータの特定の構成は、これらの計算エラーの大きさを減らすために極低温で冷却する必要がある。しかし、このような技術的課題にもかかわらず、量子コンピュータは様々な種類の計算タスクを解決するために使用されてきた。
【0003】
量子コンピュータで特定の計算タスクを解決しようとする場合、計算タスクは量子回路の構成に変換され、量子回路は実際には量子ゲートの配置を構成することによって実装される。計算タスクは、ニューラルネットワークタスクまたは化学シミュレーションタスクでもよいが、それらに限定されない。
【0004】
有益なことに、前述の変換は、ノイズの多い中規模量子（ＮＩＳＱ、Noisy Intermediate Scale Quantum）デバイスで化学シミュレーションを実行するときの分子など、量子系の基底状態エネルギーを推定するためのハイブリッド量子古典アルゴリズムである変分量子固有値ソルバー（ＶＱＥ、Variational Quantum Eigensolver）を使用することによって達成される（非特許文献３１、３７、３４）。
【0005】
ＶＱＥアルゴリズムは、量子コンピュータで実行されるサブルーチンを使用して、固有状態である特定のハミルトニアンの基底状態を近似する変分原理を採用している。このサブルーチンは、従来のコンピュータで実行されるより大きな最適化ルーチン内にネストされている。特に、ＶＱＥアルゴリズムはパラメータ化された量子回路を仮設（Ａｎｓａｔｚ）、つまり試行解法として利用する。ユニタリ結合クラスタ（ＵＣＣ、Unitary Coupled Cluster）仮設（非特許文献３５）は、パラメータ化された量子回路を決定するのに適していると考えられている。
【0006】
通常、ＶＱＥアルゴリズムでは、量子コンピュータ上で初期量子状態を準備し、対応するパラメータ化された量子回路を初期量子状態に適用することによって仮設量子状態を生成する。得られるハミルトニアンの期待値、すなわちシミュレートされる量子系のエネルギーは、量子系の量子特性に基づいて決定される。パラメータ化された量子回路のパラメータは、ＶＱＥアルゴリズムに従って更新され、最適化手順、つまり最小化手順で期待値を下げて、量子システムの基底（基準）状態に収束しようとする（非特許文献４２）。
【0007】
前述のＵＣＣ仮設は、分子システムによって物理的に動機付けられており、量子回路の代替構成よりも迅速に化学的精度に収束すると考えられている。しかしながら、多くの既存の実装に対するＵＣＣ仮設の回路深度は、シミュレートされる分子のサイズに関して十分にスケーリングされないため、前述のサブルーチンを実行するのにかかる時間は比較的長くなる可能性がある。さらに、サブルーチンのエラー率は、必要なもつれゲートの数に比例する。量子コンピュータは通常、固定数（つまり、セット（集合））の量子ビットをサポートする。例えば、固定数は８または１６量子ビットである。量子ゲートを使用して実装された量子計算操作は、量子ビットのセットで実行できる。これらのゲートは通常、１量子ビットゲートまたは２量子ビット（エンタングル）ゲートとして提供される。ゲートは、ゲートへの入力およびゲートからの出力の数に従って選択され、量子ゲートはそれぞれ、入力と同じ数の出力を有する。量子ゲートは、量子コンピュータが量子コンピュータの量子ビットを操作する方法を決定する。したがって、これらの量子ゲートは通常、ハードウェアデバイス自体ではなく、ハードウェアによって実行される低レベルの操作を表す。
【0008】
量子ビットのセット全体で一時的に並列に実行される操作の各セットは、スライスまたはレイヤーと呼ばれる。つまり、スライスまたはレイヤーは、量子コンピュータ内の処理の１つのステップまたは反復を表すものと見なすことができる。全体的な量子計算は、通常、複数のそのようなスライスで構成され、複数のスライスは通常、互いに異なる。量子計算に必要なスライスの数は、量子計算の深さと呼ばれ、一般に、量子計算を実行するのに必要な時間の尺度である（非特許文献４３）。
【0009】
前述のＵＣＣ仮設を使用して、量子コンピュータで実装するための量子回路を表す１および２量子ビットのネイティブ量子ゲートの特定の構成を生成できる。このような生成プロセスはコンパイルと呼ばれることが多く、ＵＣＣ仮設がコンパイルへの入力として機能し、ゲートの特定の構成を含む量子回路がコンパイルからの出力として使用される。コンパイル方法が異なると、目的の計算を実行するためのゲートの構成が異なる場合がある。コンパイル戦略の選択は、結果として得られる量子コンピュータでのアルゴリズムのパフォーマンスに大きな影響を与える可能性がある。例えば、コンパイル戦略の選択は、効率とエラー率の点でパフォーマンスに影響を与える可能性がある。したがって、使用されるコンパイル戦略を強化することは、量子コンピュータハードウェア上で実行される計算のパフォーマンスを直接改善する可能性がある。
【0010】
公開された特許文書ＵＳ２０２０３９４５４７（Ａ１）、「関数反転を実行するためのハイブリッド量子古典コンピュータシステムおよび方法」、Ｚａｐａｔａ Ｃｏｍｐｕｔｉｎｇ Ｉｎｃ．には、少なくとも１つの入力ビットを少なくとも１つの出力ビットに変換し、少なくとも１つの条件を満たすシード出力値を有するブール関数を使用するハイブリッド量子古典計算システムが記載されている。
【0011】
さらに、ハイブリッド量子古典コンピューティングシステムは、ブール関数によってシード出力値にマッピングされる特定の入力値に制約を満たす割り当てが対応するように、一連の制約を使用する。さらに、ハイブリッド量子古典コンピューティングシステムは、複数の量子ビットを有する量子コンピューティングコンポーネントと、複数の量子ビットを操作する量子ビットコントローラとを備える。さらに、ハイブリッド量子－古典計算システムは、機械可読命令を格納する古典計算コンポーネントを備えており、これは、古典的な計算機によって実行されると、古典計算機を制御して量子計算機と協力して、
（ｉ）制約を量子スピン間の相互作用に変換し、
（ｉｉ）相互作用から、基底状態が制約のセットと一致する特定の入力値の状態のセットをエンコードするイジングハミルトニアンを形成し、
（ｉｉｉ）量子コンピューティングコンポーネントで、量子最適化アルゴリズムを実行して、イジングハミルトニアンの基底状態の近似値を生成し、
（ｉｖ）量子コンピューティングコンポーネント上で、イジングハミルトニアンの基底状態への近似を測定して、制約のセットの割り当てを満たす複数の入力ビットを取得する。
（ｉ）制約を量子スピン間の相互作用に変換し、
（ｉｉ）相互作用から、基底状態が制約のセットと一致する特定の入力値の状態のセットをエンコードするイジングハミルトニアンを形成し、
（ｉｉｉ）量子コンピューティングコンポーネントで、量子最適化アルゴリズムを実行して、イジングハミルトニアンの基底状態の近似値を生成し、
（ｉｖ）量子コンピューティングコンポーネント上で、イジングハミルトニアンの基底状態への近似を測定して、制約のセットの割り当てを満たす複数の入力ビットを取得する。
【0012】
公開された特許文書ＵＳ２０１８０３２８９４（Ａ１）、「パッシブノイズ抑制による量子操作」、Ｅｐｓｔｅｉｎでは、複数の物理量子ビットを含み、制御信号、個々の物理量子ビット、および物理量子ビット間の結合強度に対するノイズに耐性がある、論理量子ビットに対して量子演算を実行する方法が記載されており、この方法は以下を含む。
（ｉ）制御信号のセットを適用して、物理量子ビットのアレイを含むシステムに第１のハミルトニアンを提供し、物理量子ビットのアレイは少なくとも複数の物理量子ビットを含み、複数の結合機構を備え、各結合機構は動作可能に結合する配列内の隣接する物理量子ビットの関連付けられたペアのみであり、最初のハミルトニアンは、結合メカニズムごとに、ゼロと最大値の間の結合強度を表す。
（ｉｉ）第１のハミルトニアンから第２のハミルトニアンへのシステムのハミルトニアンの断熱補間を実行し、第２のハミルトニアンは、複数の結合メカニズムのうちの少なくとも１つについて、第１のハミルトニアンの結合強度とは異なる結合強度を表す。
（ｉ）制御信号のセットを適用して、物理量子ビットのアレイを含むシステムに第１のハミルトニアンを提供し、物理量子ビットのアレイは少なくとも複数の物理量子ビットを含み、複数の結合機構を備え、各結合機構は動作可能に結合する配列内の隣接する物理量子ビットの関連付けられたペアのみであり、最初のハミルトニアンは、結合メカニズムごとに、ゼロと最大値の間の結合強度を表す。
（ｉｉ）第１のハミルトニアンから第２のハミルトニアンへのシステムのハミルトニアンの断熱補間を実行し、第２のハミルトニアンは、複数の結合メカニズムのうちの少なくとも１つについて、第１のハミルトニアンの結合強度とは異なる結合強度を表す。
【0013】
問題の分解が進んでいる例がいくつかあるが、既知のコンパイル戦略は、量子コンピュータを使用して実装される多くの計算タスクに対して十分に正確ではない。したがって、量子コンピュータのゲートを構成する改善された方法が必要である。
【先行技術文献】
【非特許文献】
【0014】
【非特許文献1】Networkx Greedy Color. Available at https://networkx.github.io/documentation/stable/reference/algorithms/generated/networkx.algorithms.coloring.greedy_color.html
【非特許文献2】S. Aaronson & D Gottesman (2004): Improved Simulation of Stabilizer Circuits. Phys. Rev. A 70(052328), doi:10.1103/PhysRevA.70.052328.
【非特許文献3】Yunseong Nam et al. (2019): Ground-state energy estimation of the water molecule on a trapped ionquantum computer. arXiv.org.
【非特許文献4】M. Amy, D. Maslov, M. Mosca & M. Roetteler (2013): A Meet-in-the-Middle Algorithm for Fast Synthesis of Depth-Optimal Quantum Circuits. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 32(6), pp. 818-830, doi:10.1109/tcad.2013.2244643. Available athttp://dx.doi.org/10.1109/tcad.2013.2244643.
【非特許文献5】Reference not used.
【非特許文献6】Matthew Amy (2020): Personal correspondence.
【非特許文献7】Matthew Amy, Parsiad Azimzadeh & Michele Mosca (2018): On the controlled-NOT complexity of controlled-NOT-phase circuits. Quantum Science and Technology 4(1), p. 015002, doi:10.1088/2058-9565/aad8ca.
【非特許文献8】Matthew Amy & Vlad Gheorghiu (2019): staq - A full-stack quantum processing toolkit. arXiv.org.
【非特許文献9】Matthew Amy, Dmitri Maslov & Michele Mosca (2014): Polynomial-Time T-Depth Optimization of Clifford+T Circuits Via Matroid Partitioning. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 33(10), pp. 1476-1489, doi:10.1109/TCAD.2014.2341953.
【非特許文献10】Frank Arute, Kunal Arya, Ryan Babbush, Dave Bacon, Joseph C. Bardin, Rami Barends, Rupak Biswas, Sergio Boixo, Fernando G. S. L. Brandao, David A. Buell, Brian Burkett, Yu Chen, Zijun Chen, Ben Chiaro, Roberto Collins, William Courtney, Andrew Dunsworth, Edward Farhi, Brooks Foxen, Austin Fowler, Craig Gidney, Marissa Giustina, Rob Graff, Keith Guerin, Steve Habegger, Matthew P. Harrigan, Michael J. Hartmann, Alan Ho, Markus Hoffmann, Trent Huang, Travis S. Humble, Sergei V. Isakov, Evan Jeffrey, Zhang Jiang, Dvir Kafri, Kostyantyn Kechedzhi, Julian Kelly, Paul V. Klimov, Sergey Knysh, Alexander Korotkov, Fedor Kostritsa, David Landhuis, Mike Lindmark, Erik Lucero, Dmitry Lyakh, Salvatore Mandra, Jarrod R. McClean, Matthew McEwen, Anthony Megrant, Xiao Mi, Kristel Michielsen, Masoud Mohseni, Josh Mutus, Ofer Naaman, Matthew Neeley, Charles Neill, Murphy Yuezhen Niu, Eric Ostby, Andre Petukhov, John C. Platt, Chris Quintana, Eleanor G. Rieffel, Pedram Roushan, Nicholas C. Rubin, Daniel Sank, Kevin J. Satzinger, Vadim Smelyanskiy, Kevin J. Sung, Matthew D. Trevithick, Amit Vainsencher, Benjamin Villalonga, Theodore White, Z. Jamie Yao, Ping Yeh, Adam Zalcman, Hartmut Neven & John M. Martinis (2019): Quantum supremacy using a programmable superconducting processor. Nature 574(7779), pp. 505-510, doi:10.1038/s41586-019-1666-5.
【非特許文献11】Niel de Beaudrap, Xiaoning Bian & Quanlong Wang (2019): Techniques to reduce _/4-parity phase circuits, motivated by the ZX calculus. arXiv.org.
【非特許文献12】Andrew M. Childs, Eddie Schoute & Cem M. Unsal (2019): Circuit Transformations for Quantum Architectures. In Wim van Dam & Laura Mancinska, editors: 14th Conference on the Theory of Quantum Computation, Communication and Cryptography (TQC 2019), Leibniz International Proceedings in Informatics (LIPIcs) 135, pp. 3:1-3:24, doi:10.4230/LIPIcs.TQC.2019.3. Available at http://drops.dagstuhl.de/opus/volltexte/2019/10395.
【非特許文献13】Andrew M. Childs, Yuan Su, Minh C. Tran, Nathan Wiebe & Shuchen Zhu (2019): A Theory of Trotter Error. arXiv.org.
【非特許文献14】Bob Coecke & Ross Duncan (2011): Interacting Quantum Observables: Categorical Algebra and Diagrammatics. New J. Phys 13(043016), doi:10.1088/1367-2630/13/4/043016. Available at http://iopscience.iop.org/1367-2630/13/4/043016/.
【非特許文献15】Bob Coecke & Aleks Kissinger (2017): Picturing Quantum Processes: A First Course in Quantum Theory and Diagrammatic Reasoning. Cambridge University Press.
【非特許文献16】Alexander Cowtan, Silas Dilkes, Ross Duncan, Alexandre Krajenbrink, Will Simmons & Seyon Sivarajah (2019): On the qubit routing problem. In Wim van Dam & Laura Mancinska, editors: 14th Conference on the Theory of Quantum Computation, Communication and Cryptography (TQC 2019), Leibniz International Proceedings in Informatics (LIPIcs) 135, pp. 5:1-5:32, doi:10.4230/LIPIcs.TQC.2019.5. Available at http://drops.dagstuhl.de/opus/volltexte/2019/10397.
【非特許文献17】Alexander Cowtan, Silas Dilkes, Ross Duncan, Will Simmons & Seyon Sivarajah (2019): Phase Gadget Synthesis for Shallow Circuits. In: Proceedings of QPL2019 (to appear).
【非特許文献18】Ophelia Crawford, Barnaby van Straaten, Daochen Wang, Thomas Parks, Earl Campbell & Stephen Brierley (2019): Efficient quantum measurement of Pauli operators. arXiv.org.
【非特許文献19】Andrew Fagan & Ross Duncan (2019): Optimising Clifford Circuits with Quantomatic. In Peter Selinger & Giulio Chiribella, editors: Proceedings of the 15th International Conference on Quantum Physics and Logic, Halifax, Canada, 3-7th June 2018, Electronic Proceedings in Theoretical Computer Science 287, Open Publishing Association, pp. 85-105, doi:10.4204/EPTCS.287.5.
【非特許文献20】Kaiwen Gui, Teague Tomesh, Pranav Gokhale, Yunong Shi, Frederic T. Chong, Margaret Martonosi & Martin Suchara (2020): Term Grouping and Travelling Salesperson for Digital Quantum Simulation. arXiv.org.
【非特許文献21】Matthew B. Hastings, Dave Wecker, Bela Bauer & Matthias Troyer (2014): Improving Quantum Algorithms for Quantum Chemistry. Quantum Information and Computation 15.
【非特許文献22】Andrew Jena, Scott Genin & Michele Mosca (2019): Pauli Partitioning with Respect to Gate Sets. arXiv.org.
【非特許文献23】Aleks Kissinger & Arianne Meijer van de Griend (2020): CNOT circuit extraction for topologically constrained quantum memories. Quantum Information and Computation. To appear.
【非特許文献24】Aleks Kissinger & John van de Wetering (2019): Reducing T-count with the ZX-calculus. arXiv.org.
【非特許文献25】Vadym Kliuchnikov & Dmitri Maslov (2013): Optimization of Clifford circuits. Phys. Rev. A 88, p. 052307, doi:10.1103/PhysRevA.88.052307. Available at https://link.aps.org/doi/10.1103/ PhysRevA.88.052307.
【非特許文献26】Lingling Lao, Daniel M. Manzano, Hans van Someren, Imran Ashraf & Carmen G. Almudever (2019): Mapping of quantum circuits onto NISQ superconducting processors. arXiv.org.
【非特許文献27】Joonho Lee, William J. Huggins, Martin Head-Gordon & K. Birgitta Whaley (2019): Generalized Unitary Coupled Cluster Wave functions for Quantum Computation. Journal of Chemical Theory and Computation 15(1), pp. 311-324, doi:10.1021/acs.jctc.8b01004. Available at https://doi.org/10.1021/acs.jctc.8b01004.
【非特許文献28】Daniel Litinski (2019): Magic State Distillation: Not as Costly as You Think. Quantum 3, p. 205, doi:10.22331/q-2019-12-02-205. Available at http://dx.doi.org/10.22331/q-2019-12-02-205.
【非特許文献29】Seth Lloyd (1996): Universal Quantum Simulators. Science 273(5278), pp. 1073-1078, doi:10.1126/science.273.5278.1073.
【非特許文献30】Dmitri Maslov & Martin Roetteler (2017): Shorter stabilizer circuits via Bruhat decomposition and quantum circuit transformations. IEEE Transactions on Information Theory (7), pp. 4729-4738, doi:10.1109/TIT.2018.2825602.
【非特許文献31】Jarrod R McClean, Jonathan Romero, Ryan Babbush & Alan Aspuru-Guzik (2016): The theory of variational hybrid quantum-classical algorithms. New Journal of Physics 18(2), p. 023023, doi:10.1088/1367-2630/18/2/023023. Available at http://stacks.iop.org/1367-2630/18/i=2/a=023023.
【非特許文献32】Yunseong Nam, Neil J. Ross, Yuan Su, Andrew M. Childs & Dmitri Maslov (2018): Automated optimization of large quantum circuits with continuous parameters. npj Quantum Information 4(1), p. 23, doi:10.1038/s41534-018-0072-4. Available at https://doi.org/10.1038/s41534-018-0072-4.
【非特許文献33】Beatrice Nash, Vlad Gheorghiu & Michele Mosca (2019): Quantum circuit optimizations for NISQ architectures. arXiv.org.
【非特許文献34】John Preskill (2018): Quantum Computing in the NISQ era and beyond. Quantum 2, p. 79, doi:10.22331/q-2018-08-06-79. Available at https://doi.org/10.22331/q-2018-08-06-79.
【非特許文献35】Jonathan Romero, Ryan Babbush, Jarrod R McClean, Cornelius Hempel, Peter J Love & Alan Aspuru-Guzik (2018): Strategies for quantum computing molecular energies using the unitary coupled cluster ansatz. Quantum Science and Technology 4(1), p. 014008, doi:10.1088/2058-9565/aad3e4. Available at https://iopscience.iop.org/article/10.1088/2058-9565/aad3e4.
【非特許文献36】Mark Steudtner & Stephanie Wehner (2018): Fermion-to-qubit mappings with varying resource requirements for quantum simulation. New Journal of Physics 20(6), p. 063010, doi:10.1088/1367-2630/aac54f. Available at https://iopscience.iop.org/article/10.1088/1367-263.
【非特許文献37】Dave Wecker, Matthew B. Hastings & Matthias Troyer (2015): Progress towards practical quantum variational algorithms. Phys. Rev. A 92, p. 042303, doi:10.1103/PhysRevA.92.042303. Available at https://link.aps.org/doi/10.1103/PhysRevA.92.042303.
【非特許文献38】K. Wright, K. M. Beck, S. Debnath, J. M. Amini, Y. Nam, N. Grzesiak, J. S. Chen, N. C. Pisenti, M. Chmielewski, C. Collins, K. M. Hudek, J. Mizrahi, J. D. Wong-Campos, S. Allen, J. Apisdorf, P. Solomon, M. Williams, A. M. Ducore, A. Blinov, S. M. Kreikemeier, V. Chaplin, M. Keesan, C. Monroe & J. Kim (2019): Benchmarking an 11-qubit quantum computer. Nature Communications10(1), p. 5464, doi:10.1038/s41467-019-13534-2.
【非特許文献39】Bujiao Wu, Xiaoyu He, Shuai Yang, Lifu Shou, Guojing Tian, Jialin Zhang & Xiaoming Sun (2019):Optimization of CNOT circuits on topological superconducting processors. arXiv.org.
【非特許文献40】Andrew Zhao, Andrew Tranter, William M. Kirby, Shu Fay Ung, Akimasa Miyake & Peter Love(2019): Measurement reduction in variational quantum algorithms. arXiv.org.
【非特許文献41】Alwin Zulehner, Alexandru Paler & Robert Wille (2017): An Efficient Methodology for Mapping Quantum Circuits to the IBM QX Architectures. arXiv.org.0/aac54f.
【非特許文献42】https://quantaggle.com/algorithms/algorithm/#VQE
【非特許文献43】https://quantaggle.com/algorithms/ansatz/#UCC
【非特許文献44】https://cqcl.github.io/pytket/build/html/index.html
【非特許文献45】https://en.wikipedia.org/wiki/Clifford_gates
【非特許文献46】https://en.wikipedia.org/wiki/Basis_set_%28chemistry%29
【非特許文献47】https://arxiv.org/pdf/1906.01734.pdf
【非特許文献48】https://en.wikipedia.org/wiki/Pauli_matrices
【非特許文献49】https://qiskit.org/
【非特許文献50】https://arxiv.org/abs/1709.03489
【非特許文献51】https://www.martincarlisle.com/publications/kcoloring.pdf
【非特許文献52】https://arxiv.org/abs/1910.04735
【非特許文献53】https://arxiv.org/abs/cond-mat/9510145
【非特許文献54】https://www.cond-mat.de/events/correl16/manuscripts/scalettar.pdf
【非特許文献55】http://aliramadhan.me/files/jaynes-cummings-model.pdf
【非特許文献56】https://arxiv.org/abs/nucl-th/0308088
【非特許文献57】https://networkx.github.io/documentation/stable/reference/algorithms/coloring.html
【非特許文献58】https://arxiv.org/abs/1704.05018
【非特許文献59】Edward Farhi, Jeffrey Goldstone, Sam Gutmann, “A Quantum Approximate Optimization Algorithm Applied to a Bounded Occurrence Constraint Problem”, arXiv.org > quant-ph > arXiv:1412.6062v2
【発明の概要】
【課題を解決するための手段】
【0015】
第１の態様によれば、ユニタリ結合クラスタ（ＵＣＣ）仮設（Ａｎｓａｔｚ、初期状態）から量子回路を生成するためのコンピュータによる方法が提供され、仮設は、励起演算子を含むパラメータ化された演算子による基準状態の励起を表し、仮設は、各励起演算子から決定されるマルチ量子ビットのパウリ（Ｐａｕｌｉ）演算子を含み、方法は以下を含む。
【0016】
パウリ演算子を相互に交換するセットに分割し、セットごとにパウリ演算子を順序付ける。トロッター化（Ｔｒｏｔｔｅｒｉｚａｔｉｏｎ）によってパウリ演算子からパウリガジェットを生成する。ここで、パウリガジェットは、パウリ演算子とセットごとに同じ順序付けを持っている。パウリガジェットの各セットを対角化して、パウリガジェットをフェーズガジェットに変換する。位相ガジェットを１および２量子ビットのネイティブゲートに変換して、量子回路を生成する。
【0017】
コンピュータで実装された方法は、パウリ演算子の分割、トロッター化によるパウリガジェットの生成、パウリガジェットの対角化による位相ガジェットの生成、最終的に位相ガジェットの量子回路の対応する量子ゲートへの変換の相乗的な組み合わせにより、量子回路の特に効率的で低ノイズの実装をもたらすという点で利点がある。
【0018】
コンピュータで実装された方法は、パウリ演算子からの量子回路の単純な合成と比較して、量子回路のもつれゲートの数と深さを減らすことができ、これにより、計算をより迅速に、より低い確率的ノイズで実行するのに役立つ。
【0019】
必要に応じて（オプションとして）、コンピュータで実装された方法では、パウリ演算子はパウリ文字列(Pauli strings)である。
【0020】
必要に応じて、コンピュータによる方法は、必要な交換セットの数を最小限に抑えるために、パウリ演算子を相互に交換する演算子のセットに分割することを含む。
【0021】
必要に応じて、コンピュータによる方法は、グラフ彩色アルゴリズムを使用してパウリ演算子を分割することを含む。
【0022】
必要に応じて、コンピュータで実装された方法で、パウリガジェットの各セットがクリフォード（Ｃｌｉｆｆｏｒｄ）回路を使用して対角化される。
【0023】
必要に応じて、コンピュータによる方法では、パウリガジェットの各セットは次のように表される。（ｉ）クリフォード回路。（ｉｉ）フェーズガジェットのセット。（ｉｉｉ）逆クリフォード回路。さらに必要に応じて、コンピュータによる方法では、クリフォード回路は、パウリガジェットの元の基底と、パウリガジェットが対応する位相ガジェットのセットによって表される新しい基底との間で変換する。
【0024】
必要に応じて、コンピュータで実装された方法では、２つの量子ビットｉおよびｊとｍ個の相互に交換するパウリガジェットのセットＳについて、σｋｌがパウリガジェットｌからの量子ビットｋ上のパウリ文字（Pauli letter）であり、量子ビットｉまたはｊは共役によって対角化される。量子ビットｉとｊの間のＳの両側に最大１つのエンタングルゲートと２つのシングル量子ビットクリフォードゲートがあり、条件は次のとおりである。
【0025】
さらに必要に応じて、コンピュータによる方法では、条件が満たされない場合、量子ビットｉまたはｊの対角化が次のように実行される。重みが最小のパウリ文字列を見つける。対応するパウリガジェットをシングル量子ビットのクリフォードゲートとエンタングルゲートと共役させる。すべてのクリフォードゲートが隣接するパウリガジェットの外に出るまで、残りのパウリガジェットを使ってクリフォードゲートを交換する。
【0026】
必要に応じて、コンピュータで実装された方法には、位相ガジェットを１および２量子ビットのネイティブゲートに変換して、位相多項式形式を使用して量子回路を生成することが含まれる。
【0027】
さらに必要に応じて、コンピュータによる方法は、位相多項式を使用して位相ガジェットを変換することを含み、位相多項式は、非特許文献７に開示されているようなＧｒａｙＳｙｎｔｈの手順を使用することを含む。
【0028】
必要に応じて、コンピュータによる方法は、以下をさらに含む。２量子ビットクリフォード（Ｃｌｉｆｆｏｒｄ）回路のパターンを見つけることにより、クリフォードピープホール最適化を実行する。見つかった２量子ビットクリフォード回路のパターンを、エンタングルゲートの数が少ない等価回路に置き換える。
【0029】
第２の態様によれば、ユニタリ結合クラスタ（ＵＣＣ）仮設から量子回路を生成するためのシステムが提供され、ここで仮設は、励起演算子を含むパラメータ化された演算子による基準状態の励起を表し、仮設は、各励起演算子から決定されるマルチ量子ビットパウリ演算子を含み、システムは以下を含む。
【0030】
パウリ演算子を相互に交換するセットに分割し、パウリ演算子をセットごとに順序付けするように構成された分割アレンジメント（手段）。トロッター化によってパウリ演算子からパウリガジェットを生成するように構成された生成アレンジメントであって、パウリガジェットは、パウリ演算子とセットによる同じ順序付けを有する。パウリガジェットの各セットを対角化してパウリガジェットを位相ガジェットに変換するように構成された対角化アレンジメント。量子回路を生成するために、位相ガジェットを１および２量子ビットのネイティブゲートに変換するように構成された変換アレンジメント。
【0031】
必要に応じて、システムにおいて、分割アレンジメント、生成アレンジメント、対角化アレンジメント、および変換アレンジメントのうちの少なくとも１つは、少なくとも１つのデータプロセッサ上で実行可能なコンパイラを使用して実装される。
【0032】
第３の態様によれば、基準状態の励起を表す励起演算子を含むパラメータ化された演算子を使用して、ハミルトニアンから量子回路を生成するためのコンピュータによる方法が提供され、ここで方法は、各励起演算子からマルチ量子ビットパウリ演算子を決定することを含み、ここで方法は以下を含む。パウリ演算子を相互に交換するセットに分割し、セットごとにパウリ演算子を順序付ける。トロッター化によってパウリ演算子からパウリガジェットを生成する。ここでパウリガジェットは、パウリ演算子とセットごとに同じシーケンスを持つ。パウリガジェットの各セットを対角化して、パウリガジェットをフェーズガジェットに変換する。位相ガジェットを１および２量子ビットのネイティブゲートに変換して、量子回路を生成する。
【0033】
必要に応じて、コンピュータで実装された方法では、マルチ量子ビットパウリ演算子がパウリ文字列として実装される。
【0034】
必要に応じて、コンピュータによる方法では、ハミルトニアンは、非特許文献５９に開示されているような量子近似最適化アルゴリズムに対応する。
【0035】
必要に応じて、コンピュータによる方法では、仮設は、分子構造、ニューラルネットワーク、自然言語処理（ＮＬＰ）システム、人工知能（ＡＩ）システム、およびトロッター化の対象となり、ハミルトニアンを有する量子システムのうちの少なくとも１つに対応する。
【0036】
必要に応じて、コンピュータによる方法は、量子回路を使用して機械計算を実行することをさらに含む。例えば、そのような機械計算は、以下のうちの少なくとも１つに（限定ではなく）関連してもよい。システム最適化、変分推論、シグナルフィルタリング、表現型と関連する一塩基多型（ＳＮＰ）を見つけるための遺伝子データ処理、供給ライン最適化問題、コンピューティングハードウェアにおけるレジスタ割り当て問題、ジョブスケジューリング問題、固体物理学、凝縮物質物理学、量子光学、核および／または素粒子物理学、人工知能、ニューラルネットワーク、自然言語処理、暗号化、および／または分子構造または量子進化の決定などのトロッター化を受けるハミルトニアンを有する量子システム（ハミルトニアンは量子系のエネルギーを表す場合がある）。量子回路は、当業者には明らかなように、機械計算の他の分野でも使用することができる。
【0037】
必要に応じて、この方法は、この方法を使用して、パウリ演算子からの量子回路のナイーブな合成と比較して、量子回路のもつれゲートの数および深さを減らすことを含む。
【0038】
第４の態様によれば、基準状態の励起を表す励起演算子を含むパラメータ化された演算子を使用して、ハミルトニアンから量子回路を生成するためのシステムが提供され、ここで、システムは、各励起演算子からマルチ量子ビットパウリ演算子を決定するように構成され、ここでシステムは以下を含む。パウリ演算子を相互に交換するセットに分割し、パウリ演算子をセットごとに順序付けするように構成された分割アレンジメント。トロッター化によってパウリ演算子からパウリガジェットを生成するように構成された生成アレンジメント。ここで、パウリガジェットは、パウリ演算子とセットごとに同じ順序付けを有する。パウリガジェットの各セットを対角化してパウリガジェットを位相ガジェットに変換するように構成された対角化アレンジメント。量子回路を生成するために、位相ガジェットを１および２量子ビットのネイティブゲートに変換するように構成された変換アレンジメント。
【0039】
必要に応じて、システムでは、パウリ演算子はパウリ文字列である。
【0040】
第５の態様によれば、第１の態様または第３の態様の方法を実施するためのコンピューティングハードウェア上で実行可能なソフトウェア製品が提供される。
【0041】
本明細書に記載された異なる実施形態の個々の要素を組み合わせて、上記に特に記載されていない他の実施形態を形成できることを理解されたい。単一の実施形態に関連して説明された様々な要素は、別個に、または任意の適切なサブコンビネーションで提供されてもよい。
【図面の簡単な説明】
【0042】
ここで、以下の図を参照して、単なる例として、本開示の様々な例および実装を詳細に説明する。
【図1】本開示による方法、システム、およびソフトウェア製品で使用される、グラフ彩色を使用してパウリ項を相互に交換するパウリ文字列のセットに分割する概略図である。
【図2】本開示による方法で任意選択的に使用される、量子回路と対応するＺＸ微積分形式との間の関連するゲートの変換を示す図である。
【図2A】本開示の方法で使用される、ＺＸ微積分表記における位相ガジェットΦｎ（α）の表現の図である。
【図2B】本開示の方法で利用されるパウリ指数のパウリガジェット図式表記の図解である。
【図3A】定理５．１に従って量子ビットを対角化するための本明細書で開示される方法の図である。
【図3B】定理５．１に従って量子ビットを対角化するための本明細書で開示される方法の図である。
【図3C】定理５．１に従って量子ビットを対角化するための本明細書で開示される方法の図である。
【図4】本明細書で開示される対角化方法のための疑似コードの図である。
【図5A】例示セットに適用される、本明細書で開示される対角化方法の図である。
【図5B】例示セットに適用される、本明細書で開示される対角化方法の図である。
【図5C】例示セットに適用される、本明細書で開示される対角化方法の図である。
【図5D】例示セットに適用される、本明細書で開示される対角化方法の図である。
【図7A】本明細書で開示する方法による位相多項式を使用した位相ガジェットと量子回路との間のマッピングを示す図である。
【図7B】本明細書で開示する方法による位相多項式を使用した位相ガジェットと量子回路との間のマッピングを示す図である。
【図8】本明細書に開示されるクリフォードピープホール最適化の図であり、２量子ビットクリフォード回路の小さなパターンが識別され、より低いΛＸカウントを有する等価回路に置き換えられる。
【図9A】本明細書に開示されるコンパイル戦略を使用して得られたΛＸメトリックの例を、様々な活性スピン軌道を有する分子をシミュレートし、相互に異なる量子ビット符号化方法を使用する際に使用するための他の既知のコンパイル戦略を使用して得られたΛＸメトリックと比較した図である。図９Ａは、ＢＫに関するものであり、符号化ごとのＣＸ深度の第１のプロットおよびＣＸカウントの第２のプロットを示す。
【図9B】本明細書に開示されるコンパイル戦略を使用して得られたΛＸメトリックの例を、様々な活性スピン軌道を有する分子をシミュレートし、相互に異なる量子ビット符号化方法を使用する際に使用するための他の既知のコンパイル戦略を使用して得られたΛＸメトリックと比較した図である。図９Ｂは、ＪＷに関するものであり、符号化ごとのＣＸ深度の第１のプロットおよびＣＸカウントの第２のプロットを示す。
【図9C】本明細書に開示されるコンパイル戦略を使用して得られたΛＸメトリックの例を、様々な活性スピン軌道を有する分子をシミュレートし、相互に異なる量子ビット符号化方法を使用する際に使用するための他の既知のコンパイル戦略を使用して得られたΛＸメトリックと比較した図である。図９Ｃは、Ｐ量子ビット符号化に関するものであり、符号化ごとのＣＸ深度の第１のプロットおよびＣＸカウントの第２のプロットを示す。
【図10】本明細書で開示されるコンパイル戦略に従ってコンパイルを実行する例を示すフローチャートである。
【図11】本明細書で開示されるコンパイル戦略を利用するためのコンピューティング環境の概略図である。
【発明を実施するための形態】
【0043】
概説すると、本開示は、量子回路を生成するための方法およびシステムに関する。方法およびシステムは、添付の特許請求の範囲で定義され、以下で詳細に説明される。さらに、システムおよび方法は、ユニタリ結合クラスタ（ＵＣＣ）仮設から量子回路を生成するために使用される可能性がある。本開示の実施形態では、ＵＣＣ仮設は、励起演算子を含むパラメータ化された演算子による基準状態の励起を表す。ＵＣＣ仮設には、「パウリ文字列」（Pauli strings）と呼ばれるマルチ量子ビットパウリ演算子が含まれている。１つまたは複数のパウリ文字列が、対応する各励起演算子から決定される。
【0044】
本開示の実施形態では、量子回路を生成するための方法は、パウリ文字列を相互に交換するセットに分割し、パウリ文字列をセットごとに順序付けることを含む。この方法は、パウリ文字列からパウリガジェットを生成することをさらに含む。パウリのガジェットは、パウリの文字列と同じ順序で設定されている。パウリ文字列からパウリガジェットを生成するには、トロッター化を実行してもよい。パウリガジェットの各セットは、パウリガジェットを対応する位相ガジェットに変換するために対角化され、量子回路を生成するために１および２量子ビットのネイティブゲートに変換される。
【0045】
さらに、本開示は、量子回路を生成するためのシステムおよび方法を提供し、コンピュータによる方法は、そのパウリ分解（つまり、Ｐａｕｌｉ演算子／文字列のコレクションの合計）で提供される、またはそれにマッピングすることができるパラメータ化された演算子を使用して、ハミルトニアンから量子回路を生成することを含む。前述のように、パウリ分解のパウリ演算子は便宜的に「パウリ文字列」と呼ばれる。この方法は以下を含む。（ｉ）パウリ文字列を相互に交換するセットに分割し、パウリ文字列をセットごとに順序付ける。（ｉｉ）トロッター化を実行することによって、パウリストリングからパウリガジェットを生成する。ここで、パウリガジェットは、パウリストリングとセットごとに同じ順序付けを有する。（ｉｉｉ）パウリガジェットの各セットを対角化して、パウリガジェットを対応するフェーズガジェットに変換する。（ｉｖ）位相ガジェットを１および２量子ビットのネイティブゲートに変換して、量子回路を生成する。
【0046】
有益なことに、例えば、ハミルトニアンは、基準状態の励起を表す励起演算子を含み、マルチ量子ビットパウリ演算子は、各励起演算子から決定される。他の例では、ハミルトニアンは励起演算子なしでパラメータ化された演算子を使用する。
【0047】
さらに、本明細書で開示されるように、本開示は、励起演算子を含むパラメータ化演算子による基準状態の励起を表すユニタリ結合クラスタ（ＵＣＣ）仮設から量子回路を生成するためのシステムおよび方法を提供する。ＵＣＣ仮設には、各励起演算子から決定されるマルチ量子ビットパウリ演算子が含まれている。パウリ演算子は、前述のように「パウリ文字列」と呼ばれる。この方法は以下を含む。（ｉ）パウリ文字列を相互に交換するセットに分割し、パウリ文字列をセットごとに順序付ける。（ｉｉ）トロッター化を実行することによって、（分割された）パウリ文字列からパウリガジェットを生成する。パウリガジェットは、パウリ文字列としてのセットと同じ順序を有する。（ｉｉｉ）パウリガジェットの各セットを対角化して、パウリガジェットを対応するフェーズガジェットに変換する。（ｉｖ）位相ガジェットを１および２量子ビットのネイティブゲートに変換して、量子回路を生成する。
【0048】
このようなシステムおよび方法によって提供されるコンパイル戦略は、前述の量子回路の回路深さおよびもつれゲート数を大幅に削減するのに役立つ。エンタングルゲート数を小さくすると、確率的ノイズによるエラー率を減らすのに役立つ。これは、計算の繰り返しやエラー検出および／または訂正のためのコードの使用などのエラー処理戦略への依存を軽減または回避するのに役立つ。回路の深さを小さくすると、より迅速な結果を得るのに役立つ。これにより、まず量子回路（およびそれが含まれるコンピュータシステム）の効率が向上し、確率的ノイズの影響を受けにくくなる（ピーク量と累積量の両方が、実行時間が短いほどノイズが小さくなる可能性がある）。
【0049】
システムと方法を使用してシミュレートできる現実的な分子のベンチマークは、そのような戦略を使用すると、必要なもつれゲートの数と、前述の量子回路の回路深さを大幅に削減できることを示している。例えば、ある調査では、ＩＢＭのＱｉｓｋｉｔなどの標準的なコンパイラで採用されている単純なコンパイル戦略と比較して、絡み合ったゲートの数を平均７５％、最大８９％削減することができた。
【0050】
本開示は、依然としてトロッター化ハミルトニアンを含むが、ＵＣＣ仮設を必ずしも利用しない状況で利用され得るコンパイル戦略を提供する。このようなさらなるアプリケーションの１つの例は、量子近似最適化アルゴリズム（ＱＡＯＡ、Quantum Approximate Optimization Algorithm）である。ＱＡＯＡは、一般的な組み合わせ最適化問題のソリューションを実装するために使用される可能性がある。問題の例には、供給ラインの最適化問題、コンピューティングハードウェアでのレジスタ割り当ての問題、およびジョブスケジューリングの問題が含まれる。
【0051】
本開示の一態様によれば、本明細書に記載されるシステムおよび方法、例えば、励起演算子を含むパラメータ化された演算子による基準状態の励起を表すユニタリ結合クラスタ（ＵＣＣ）仮設から量子回路を生成するためのコンピュータによる方法が提供され、ここで、ＵＣＣ仮設には、「パウリ文字列」と呼ばれるマルチ量子ビットパウリ演算子が含まれ、各励起演算子から決定され、ここで、方法は以下を含む。（ｉ）パウリ文字列を相互に交換するセットに分割し、パウリ文字列をセットごとに順序付ける。（ｉｉ）トロッター化によってパウリ文字列からパウリガジェットを生成する。ここで、パウリガジェットは、パウリ文字列と同じセットによる順序付けを有する。（ｉｉｉ）パウリガジェットの各セットを対角化して、パウリガジェットを対応するフェーズガジェットに変換する。（ｉｖ）位相ガジェットを１および２量子ビットのネイティブゲートに変換して、量子回路を生成する。
【0052】
上述のように、ユニタリ結合クラスタ（ＵＣＣ）仮設から量子回路を生成するためのコンピュータによる方法が提供される。前述の方法は、場合により、１つまたは複数の以下の特徴を独立して、または１つまたは複数の他の特徴と組み合わせて含む。本開示の例示的な実施形態では、パウリ文字列を相互に交換するセットに分割することは、セットの数を減らそうとする。この分割により、量子計算の速度が向上し、計算エラー率が低下する可能性がある。しかしながら、そのようなステップは、対角化および位相多項式合成の有効性を改善しようとするものであり、これらは単純なソリューションと比較して冗長性を実際に削減するビットである。
【0053】
有益なことに、セットの数は、量子回路に所望の計算機能を提供することと一致する最小値まで削減される。本開示の例示的な実施形態では、分割は、オプションとして、グラフ彩色アルゴリズムを使用して実行される。このようなアルゴリズムはセットの識別を支援し、それによって量子回路をより効率的に生成できるようにする。本開示の例示的な実施形態では、フェーズガジェットは、ＺおよびＩ文字のみを含むパウリガジェットである。ＺとＩの文字は、Ｐａｕｌｉガジェットの動作パラメータを表している。本開示の例示的な実施形態では、パウリガジェットの各セットは、クリフォード回路を使用して対角化される。このような対角化は、量子ハミルトニアンを解くための数値的手法に関係している。正確な対角化（ＥＤ、Exact diagonalization）は、量子ハミルトニアンの固有状態とエネルギー固有値を決定するために物理学で使用される数値手法である。
【0054】
本開示の例示的な実施形態では、パウリガジェットの各セットは、次のように表される。（ｉ）クリフォード回路、（ｉｉ）一連のフェーズガジェット、および（ｉｉｉ）逆クリフォード回路。
【0055】
さらに、このようなクリフォード回路は、パウリガジェットの元の基底と、パウリガジェットが対応するフェーズガジェットのセットによって表される新しい基底との間で変換される。本開示の例示的な実施形態では、２つの量子ビットｉおよびｊについて、Ｓはｍ個の相互に交換するパウリガジェットのセットであり、σｋｌはパウリガジェットｌからの量子ビットｋ上のパウリ文字であり、量子ビットｉまたはｊは共役化によって対角化される。量子ビットｉとｊの間のＳの両側に最大１つのエンタングルゲートと２つのシングル量子ビットクリフォードゲートを使用して、数式（１）が提供される。
【0056】
必要に応じて、対角化は次のように実行される。（ｉ）重みが最小のパウリ文字列を見つける。（ｉｉ）対応するパウリガジェットをシングル量子ビットのクリフォードゲートおよびエンタングルゲートと共役させる。（ｉｉｉ）すべてのクリフォードゲートが隣接するパウリガジェットの外に出るまで、残りのパウリガジェットを使ってクリフォードゲートを交換する。
【0057】
必要に応じて、位相ガジェットを１および２量子ビットのネイティブゲートに変換して量子回路を生成することには、位相多項式形式の使用が含まれる。さらに必要に応じて、位相多項式形式を使用して位相ガジェットを変換することには、ＧｒａｙＳｙｎｔｈの手順の使用が含まれる。このようなＧｒａｙＳｙｎｔｈの手順は、文献に既に存在する特定のアルゴリズムであると定義されている。概説すると、ＧｒａｙＳｙｎｔｈは、連続するガジェットの文字列間の類似性を最大化するようにフェーズガジェットを並べ替え、ＣＸゲートを使用してパリティを計算し、ＲＺゲートを使用して各ガジェットからフェーズを導入することによってそれらを合成する。類似性の最大化により、対応するＲＺゲート間のパリティを変更するために必要なＣＸの数が最小化される。
【0058】
必要に応じて、この方法はさらに、２量子ビットクリフォード回路のパターンを見つけ、それらをエンタングルゲートの数が少ない等価回路に置き換えることにより、クリフォードピープホール最適化を実行することを含む。このような最適化により、量子回路の量子計算エラー率が減少するだけでなく、量子計算時間が短縮される。必要に応じて、クリフォードピープホール最適化の実行は、２量子ビットクリフォード回路のパターンを見つけ、それらをエンタングルゲートの数が少ない等価回路に置き換えることによって実行される。ここで、クリフォードのピープホール最適化の実行は、２量子ビットクリフォード回路の小さなパターンを見つけ、それらをエンタングルゲートの数が少ない等価回路に置き換えることを含む。必要に応じて、この方法は、パウリ文字列からの量子回路の単純な合成と比較して、量子回路のエンタングルゲートの数と深さを減らす。この方法は、量子回路の複雑さを軽減し、計算エラーの減少と計算の高速化という関連する利点をもたらす。必要に応じて、この方法は、分子構造に対応するＵＣＣ仮設を使用して量子回路を構成することを含む。ただし、例えば、システムの最適化、変分推論、信号フィルタリング、表現型および関連する一塩基多型（ＳＮＰ）を検出するための遺伝子データ処理などに対応する、他のタイプのＵＣＣ仮設を使用することもできる。必要に応じて、ＵＣＣ仮設は、トロッター化を受けるハミルトニアンを持つ量子システムに対応する。トロッター化は、与えられたハミルトニアンを、量子コンピュータでの実装により適した小さなオブジェクトに変換する方法である。
【0059】
本開示の例示的な実施形態では、方法は、トロッター化ハミルトニアンに基づいて量子回路を生成するために使用されるが、ＵＣＣ仮設は使用しない。必要に応じて、トロッター化ハミルトニアンは、量子近似最適化アルゴリズム（ＱＡＯＡ）に対応する。
【0060】
本開示の一態様によれば、本明細書に記載のシステム、技法、および方法について、コンパイラは、前述の方法のいずれかおよびすべてを実行するように構成される。
【0061】
必要に応じて、本明細書で説明する概念、システム、および技法について、システムが使用され、ここでシステムは、少なくとも1つのプロセッサと、励起演算子を含むパラメータ化された演算子による基準状態の励起を表すユニタリ結合クラスタ仮説から量子回路を生成するために少なくとも1つのプロセッサ上で動作するように構成されたコンパイラとを含み、ＵＣＣ仮設には、各励起演算子から決定される、パウリ文字列と呼ばれるマルチ量子ビットパウリ演算子が含まれている。コンパイラは次のように構成されている。
（ｉ）パウリ文字列を相互に交換するセットに分割し、パウリ文字列をセットごとに並べる。
（ｉｉ）トロッター化によってパウリ文字列からパウリガジェットを生成する。ここでパウリガジェットは、パウリ文字列と同じセットによる順序付けを有する。
（ｉｉｉ）パウリガジェットの各セットを対角化して、パウリガジェットをフェーズガジェットに変換する。
（ｉｖ）位相ガジェットを１および２量子ビットのネイティブゲートに変換して、量子回路を生成する。
（ｉ）パウリ文字列を相互に交換するセットに分割し、パウリ文字列をセットごとに並べる。
（ｉｉ）トロッター化によってパウリ文字列からパウリガジェットを生成する。ここでパウリガジェットは、パウリ文字列と同じセットによる順序付けを有する。
（ｉｉｉ）パウリガジェットの各セットを対角化して、パウリガジェットをフェーズガジェットに変換する。
（ｉｖ）位相ガジェットを１および２量子ビットのネイティブゲートに変換して、量子回路を生成する。
【0062】
本開示の一態様によれば、本明細書で説明する概念、システム、および技法について、変分量子固有値ソルバー（ＶＱＥ、Variational Quantum Eigensolver）をハイブリッド量子古典アルゴリズムとして実行して、いくつかのハミルトニアンの基底状態を近似する方法が提供される。この方法は、量子コンピュータで実行されるサブルーチンを、古典コンピュータで実行されるより大きな最適化ルーチン内で使用することを含み、サブルーチンは、パウリガジェットのセットを対角化することによって形成される量子回路を利用して、パウリガジェットを位相ガジェットに変換し、位相ガジェットを１量子ビットゲートおよび２量子ビットゲートに変換する。必要に応じて、この方法は、量子系の基底状態を決定するために量子系をシミュレートするために実行される。
【0063】
本開示の一態様によれば、本明細書で説明する概念、システム、および技法に関して、変分量子固有値ソルバ（ＶＱＥ）をハイブリッド量子古典アルゴリズムとして実行して、所与のハミルトニアンの基底状態を近似するシステムが提供される。量子コンピュータで実行されるサブルーチンを、古典コンピュータで実行されるより大きな最適化ルーチン内で使用する。このサブルーチンは、パウリガジェットのセットを対角化することによって形成される量子回路を利用して、パウリガジェットをフェーズガジェットに変換し、フェーズガジェットを１量子ビットゲートおよび２量子ビットゲートに変換する。
【0064】
本開示の一態様によれば、本明細書で説明する概念、システム、および技法に関して、励起演算子を含むパラメータ化された演算子を使用してハミルトニアンから量子回路を生成するためのコンピュータによる方法（すなわち、方法）が提供される。基準状態の励起を表し、方法は、各励起演算子から、パウリ文字列と呼ばれるマルチ量子ビットのパウリ演算子を決定することを含み、方法はさらに、以下を含む。
（ｉ）パウリ文字列を相互に交換するセットに分割し、パウリ文字列をセットごとに順序付ける。
（ｉｉ）トロッター化によってパウリ文字列からパウリガジェットを生成する。パウリガジェットは、パウリ文字列とセットごとに同じ順序付けを有する。
（ｉｉｉ）パウリガジェットの各セットを対角化して、パウリガジェットを対応するフェーズガジェットに変換する。
（ｉｖ）位相ガジェットを１量子ビットおよび２量子ビットのネイティブゲートに変換して、量子回路を生成する。
（ｉ）パウリ文字列を相互に交換するセットに分割し、パウリ文字列をセットごとに順序付ける。
（ｉｉ）トロッター化によってパウリ文字列からパウリガジェットを生成する。パウリガジェットは、パウリ文字列とセットごとに同じ順序付けを有する。
（ｉｉｉ）パウリガジェットの各セットを対角化して、パウリガジェットを対応するフェーズガジェットに変換する。
（ｉｖ）位相ガジェットを１量子ビットおよび２量子ビットのネイティブゲートに変換して、量子回路を生成する。
【0065】
必要に応じて、ハミルトニアンは量子近似最適化アルゴリズム（ＱＡＯＡ）に対応する。
【0066】
本開示の一態様によれば、本明細書に記載されている概念、システム、および技術に関して、少なくとも１つのプロセッサと、基準状態の励起を表す励起演算子を含むパラメータ化された演算子を使用してハミルトニアンから量子回路を生成するために、少なくとも１つのプロセッサ上で動作するように構成されたコンパイラとを含むシステムが提供され、パウリ文字列と呼ばれる量子ビットパウリ演算子は、各励起演算子から決定され、ここで、コンパイラは次のように構成されている。
（ｉ）パウリ文字列を相互に交換するセットに分割し、パウリ文字列をセットごとに並べる。
（ｉｉ）トロッター化によってパウリ文字列からパウリガジェットを生成する。ここで、パウリガジェットは、パウリ文字列と同じセットによる順序付けを有する。
（ｉｉ）パウリガジェットの各セットを対角化して、パウリガジェットをフェーズガジェットに変換する。
（ｉｖ）位相ガジェットを１量子ビットおよび２量子ビットのネイティブゲートに変換して、量子回路を生成する。
（ｉ）パウリ文字列を相互に交換するセットに分割し、パウリ文字列をセットごとに並べる。
（ｉｉ）トロッター化によってパウリ文字列からパウリガジェットを生成する。ここで、パウリガジェットは、パウリ文字列と同じセットによる順序付けを有する。
（ｉｉ）パウリガジェットの各セットを対角化して、パウリガジェットをフェーズガジェットに変換する。
（ｉｖ）位相ガジェットを１量子ビットおよび２量子ビットのネイティブゲートに変換して、量子回路を生成する。
【0067】
一般的な概要では、本開示は、（とりわけ）ユニタリ結合クラスタ（ＵＣＣ）仮設を使用する変分量子固有値ソルバー（ＶＱＥ）アルゴリズムのコンパイル戦略を提供する。このコンパイル戦略は、量子回路の深さと対応するゲート数を減らすように設計されている。このような削減は、有益な技術的効果として、量子計算時間を短縮し、量子計算エラー率も減らす。
【0068】
一般的に、本開示の実施形態では、このような順序付け問題とグラフ彩色との間の等価性に基づいて、ＵＣＣ仮設からの用語を相互に交換するセットに分割するコンパイル戦略が使用される。そのような彩色については、以下でより詳細に説明する。次に、これらのセットは、クリフォード回路を使用して対角化され、たとえば前述のように、位相多項式形式を使用して合成される。このようなアプローチの近似解により、パウリ指数を１および２量子ビットゲートに大規模に合成することが可能になる。さらに、この大規模な合成を実行して深さの低い量子回路を生成するためのヒューリスティックが説明されている。１量子ビットゲートは１つの量子ビット入力と１つの量子ビット出力を持ち、エンタングルゲートも表す２量子ビットゲートは２つの量子ビット入力と２つの量子ビット出力を持つことを理解されたい。
【0069】
このようなコンパイル戦略は、前述のＶＱＥアルゴリズムに影響を与えるエラーの主な原因を減らすのに役立つ。エラーの主な原因は、使用される量子デバイス（たとえば、量子コンピュータ）のノイズに関連している。コンパイル戦略は、量子回路の深さを減らすことによって量子回路の忠実度を高める。これにより、量子回路の実装に必要なノイズの多いゲートの数と、量子回路が動作しているときに量子ビットがデコヒーレンスにさらされることを最小限に抑えることができる。ノイズおよびデコヒーレンスは、実際の物理ハードウェアで発生する物理現象であり、本開示の実施形態が対処できる客観的な技術的問題を表す。
【0070】
コンパイル戦略は、パウリテンソル積の合計で構成される演算子のトロッター化によって生成される任意の仮設に使用される可能性がある。したがって、コンパイル戦略は、たとえばｋ－ＵｐＣＣＧＳＤ仮設やＵＣＣＧＳＤ仮設などのＵＣＣＳＤ仮設の他のバリエーション（非特許文献２７）を含むＵＣＣ仮設に適用される可能性がある。しかしながら、本開示の実施形態は、いわゆる「ハードウェア効率の良い」仮設（非特許文献５８）を主に意図したものではない。前述のコンパイル戦略を使用した仮設のコンパイルでは、精度や収束率のトレードオフは必要ない。本開示のコンパイル戦略は一般的であり、量子ビット符号化、ターゲットハミルトニアン、または基底セットの事前知識を必要としない。
【0071】
前述のユニタリ結合クラスタ（ＵＣＣ）メソッドと仮設（したがって、ここで説明するコンパイル戦略）の潜在的なアプリケーションには、以下が含まれるが、これらに限定されない。
（ａ）固体物理学：半導体デバイスの製造シミュレーション、半導体デバイスのモデル化、半導体製造プロセスの制御。動的平均場理論アプローチ（非特許文献５２）が有益に使用され、その例には、アンダーソン不純物モデル（非特許文献５３）およびハバードモデル（非特許文献５４）が含まれる。
（ｂ）周期的境界条件による凝縮物質シミュレーション。たとえば、元素変換プロセスや低エネルギー核反応（ＬＥＮＲ）発電プロセスのモデリングと制御。
（ｃ）量子光学：量子光学デバイスのシミュレーション、設計、および製造を行うため。たとえば、ジェインズ－カミングスモデル（非特許文献５５）を利用するなど、光子光学エンタングルメントを利用する将来の光量子コンピュータなど。
（ｄ）核物理学：素粒子相互作用のシミュレーション、反物質を生成するための装置の設計（例えば、ＮＡＳＡによって提案された反物質推進力）、反物質を生成するプロセスのシミュレーション、および一般的な素粒子のシミュレーション（非特許文献５６）。
（ｅ）トロッター化を受けるハミルトニアンを有する任意の量子系であって、ハミルトニアンは量子系のエネルギーを表す。トロッター化は、ハミルトニアンを、量子コンピュータでの実装により適した小さなオブジェクトに変換する方法である。
（ａ）固体物理学：半導体デバイスの製造シミュレーション、半導体デバイスのモデル化、半導体製造プロセスの制御。動的平均場理論アプローチ（非特許文献５２）が有益に使用され、その例には、アンダーソン不純物モデル（非特許文献５３）およびハバードモデル（非特許文献５４）が含まれる。
（ｂ）周期的境界条件による凝縮物質シミュレーション。たとえば、元素変換プロセスや低エネルギー核反応（ＬＥＮＲ）発電プロセスのモデリングと制御。
（ｃ）量子光学：量子光学デバイスのシミュレーション、設計、および製造を行うため。たとえば、ジェインズ－カミングスモデル（非特許文献５５）を利用するなど、光子光学エンタングルメントを利用する将来の光量子コンピュータなど。
（ｄ）核物理学：素粒子相互作用のシミュレーション、反物質を生成するための装置の設計（例えば、ＮＡＳＡによって提案された反物質推進力）、反物質を生成するプロセスのシミュレーション、および一般的な素粒子のシミュレーション（非特許文献５６）。
（ｅ）トロッター化を受けるハミルトニアンを有する任意の量子系であって、ハミルトニアンは量子系のエネルギーを表す。トロッター化は、ハミルトニアンを、量子コンピュータでの実装により適した小さなオブジェクトに変換する方法である。
【0072】
ここで説明されている前述のコンパイル戦略は、「ｔ｜ｋｅｔ）」で実装されている。「ｔ｜ｋｅｔ）」は、例えば、現実的な分子をシミュレートする等の様々なＵＣＣ仮設回路のベンチマークを取得するために、Ｃａｍｂｒｉｄｇｅ Ｑｕａｎｔｕｍ Ｃｏｍｐｕｔｉｎｇ Ｌｔｄ（非特許文献４４）によって開発されたリターゲット可能なコンパイラである。コンパイラ「ｔ｜ｋｅｔ）」を使用した結果は、ここで説明するコンパイル戦略が２量子ビットのゲート数と深さを大幅に削減するのに役立つことを経験的に示している。例えば、コンパイル戦略は、さまざまな分子、量子ビットエンコーディング、および基底セットに対して、単純な合成と比較して、ΛＸの深さを平均で７７．５％、最大で８９％削減することが分かっている。
【0073】
１． 定義
本開示では、以下の用語が採用されている：
“Ｐａｕｌｉ”：パウリは、量子ゲートなどのシングル量子ビット演算子である。３つの直交軸（Ｘ、Ｙ、Ｚ）とＩ（恒等演算子）に対応する４つのパウリ達（パウリス）がある。以前のドキュメント（非特許文献４８）を参照しなさい。ここで、σｘはパウリＸを表し、他の軸についても同様である。
本開示では、以下の用語が採用されている：
“Ｐａｕｌｉ”：パウリは、量子ゲートなどのシングル量子ビット演算子である。３つの直交軸（Ｘ、Ｙ、Ｚ）とＩ（恒等演算子）に対応する４つのパウリ達（パウリス）がある。以前のドキュメント（非特許文献４８）を参照しなさい。ここで、σｘはパウリＸを表し、他の軸についても同様である。
【0074】
「パウリ文字列」：パウリ文字列、またはマルチ量子ビットパウリ演算子は、２つ以上のシングル量子ビットパウリス（Ｉ、Ｘ、Ｙ、Ｚ）のテンソル積である。パウリ文字列は足し算で交換（commute）するが、掛け算で交換するとは限らない。
【0075】
「パウリ指数」（Ｐａｕｌｉ ｅｘｐｏｎｅｎｔｉａｌ）：これは累乗されたパウリ文字列である。
【0076】
「パウリガジェット」：パウリガジェットは、パウリ指数の特定の表現を示すために使用される。したがって、事実上、パウリ指数はパウリガジェットであり、逆もまた同様である。
【0077】
「フェーズガジェット」：フェーズガジェットはパウリガジェットで、べき乗パウリ文字列のすべてのパウリがＩまたはＺのいずれかである。任意にべき乗されたパウリ文字列（パウリガジェット）をフェーズガジェットに変換することは、「対角化」と呼ばれる。
【0078】
「ΛＸゲート」：これらは、ＣＸまたはＣＮＯＴゲートとしても知られている。それらは一種の「エンタングルゲート」、つまり２量子ビット入力を持つゲートである。これらのゲートは、動作時に量子回路にほとんどの量子ノイズを与えるという意味で、量子回路の最も重要な部分である。このような量子ノイズは、量子計算エラーとして現れる量子デコヒーレンスを引き起こしやすくなる。したがって、これらのΛＸゲートの数は、ΛＸゲートの深さ、つまり量子回路を完成させるために実行する必要があるΛＸゲートの並列層の数と並んで、量子回路の重要なメトリックである。量子回路の深さを増すことは、量子計算を完了するために追加の時間が必要であることを意味し、そのような追加の時間は、前述のように、量子計算がノイズおよびデコヒーレンスにさらされるリスクの増加ももたらすことを理解されたい。
【0079】
ΛＸゲートは、量子回路を構築または構成するときに使用できるエンタングルゲートの１つのタイプにすぎず、１つまたは複数の他のタイプのエンタングルゲートが、前述のΛＸゲートの代わりに、またはそれに加えて利用される可能性があることが理解される。したがって、本開示がΛＸゲートに言及する場合、これは限定を意図するものではなく、対応するゲート数および深さの削減は、他のタイプのもつれゲートを使用する実装に対しても達成され得ることが理解されるであろう。
【0080】
多くの異なるタイプの現代の量子コンピュータが設計され、量子計算を実行するために使用されていることを理解されたい。たとえば、量子コンピュータの一部の設計では、機能するために絶対零度に近い温度まで冷却する必要がある超伝導デバイスを利用している。さらに、たとえば、量子コンピュータの他の設計では、量子ビットが個々の光子として実装される光学コンポーネントを利用している。光学部品を利用するこのような量子コンピュータは、コンパクトな基板上に微細加工された光学デバイスを使用して、比較的高温で機能する可能性があり、室温で機能する可能性がある。さらに、イオントラップを利用した量子コンピュータも実証されている。しかし、本開示のアプローチ、戦略、および方法は、これらの相互に異なるタイプの量子コンピュータのそれぞれで使用して、それらの計算エラー率を低減し、またそれらの量子計算速度を向上させることができることを理解されたい。
【0081】
２． ユニタリ結合クラスタ（ＵＣＣ）仮設
ユニタリ結合クラスタ仮設は、式（２）によって定義される結合クラスタ振幅
でパラメータ化された演算子により、基準状態の励起によって定義される。
ユニタリ結合クラスタ仮設は、式（２）によって定義される結合クラスタ振幅
【0082】
ここで、式（２）の左側の項は、モデル化されるシステムの量子特性を定義し、関連するＶＱＥアルゴリズムへの入力の一部として指定され、式（２）の中央の項は、初期量子状態に適用されるパラメータ化された演算子を表し、ＵＣＣ基準状態と呼ばれる。式（２）の演算子Ｔにはフェルミオン励起演算子
が含まれているため、対応するパラメータ化された演算子は、式（３）で提供されるように書き換えることができる。
【0083】
このパラメータ化された演算子は、ゲートベースの量子コンピュータに直接実装することはできない。量子ビットにマッピングし、ネイティブゲートに分解する必要がある。次に、パラメータ化された演算子をそのような量子ビットにマッピングし、ネイティブゲートに分解する方法について説明する。
【0084】
量子回路を生成するために、Ｌｌｏｙｄ（非特許文献２９）によって正当化されたように、この方法は最初にトロッター化を使用する。オプションで、パラメータ化された演算子が式（４）で定義されるフェルミオン励起演算子に依存する指数項の積によって近似される一次トロッター化が使用される。
ここで、ρはトロッターのステップサイズである。有益なことに、短期的なケースではρ＝１であると仮定される。
ここで、ρはトロッターのステップサイズである。有益なことに、短期的なケースではρ＝１であると仮定される。
【0085】
量子コンピュータで式（４）に示すようにトロッター化した式を実装するために、この方法には、積のパラメータτｊを量子回路の量子ビットに作用する操作にマッピングすることが含まれる。これは、Ｂｒａｖｙｉ－Ｋｉｔａｅｖ（ＢＫ）、Ｊｏｒｄａｎ－Ｗｉｇｎｅｒ（ＪＷ）、Ｐａｒｉｔｙ（Ｐ）（非特許文献３６）など、さまざまな量子ビットエンコーディングを使用して実行できる。これらのエンコーディングには異なるリソース要件があり、量子ビットには異なるセマンティックな意味が与えられるが、選択に関係なく、式（５）で定義されているマッピングが提供される。
ここで、ａｊ∈ＲおよびＰｊｋ∈
である。
ここで、ａｊ∈ＲおよびＰｊｋ∈
【0086】
【0087】
ここで、項
は、本開示による変分アルゴリズムの角度ｔｊでパラメータ化される。これらのパラメータ化された項は「パウリ指数」を表し、係数の再ラベル付けはｔｊ’＝ｔｊａｊを提供する。パウリ指数は、以下で詳しく説明するように、１量子ビットおよび２量子ビットのネイティブゲートに分解することにより、量子コンピュータに実装できる（パウリ指数を参照）。
【0088】
ノイズの多い中規模量子（ＮＩＳＱ）デバイスの場合、典型的な２量子ビットゲートは１量子ビットゲートよりも約１桁高いエラー率を持ち、典型的な１量子ビットゲートと比較して動作に２倍から５倍の時間が必要である（非特許文献３８、１０）。したがって、２量子ビットのゲート数および深さを低減、例えば最小化することは、本開示によるコンパイル戦略の重要な目的である。
【0089】
３． 用語シーケンシング
前述の式（３）を参照すると、式（５５）を使用したこの段階でのフェルミオン励起演算子のパウリ文字列への展開は、式（７）で提供されるように有益に実装される。
前述の式（３）を参照すると、式（５５）を使用したこの段階でのフェルミオン励起演算子のパウリ文字列への展開は、式（７）で提供されるように有益に実装される。
【0090】
Ｐｊｋ項目はすべて足し算で交換することを理解されたい。対応するパウリ指数が交換されないのは、トロッター化ステップの後でのみである。したがって、この段階でパウリ文字列を有益な順序でシーケンスすることは有利である。これにより、関連するトロッター化が最小のトロッターエラーを被り、結果として得られる量子回路のリソース要件が低くなる。ΛＸゲート数と深さの最小化に重点を置くことに比べて、ＶＱＥの場合、トロッターエラーの削減は二次的な関心事であると一般に考えられている。
【0091】
ΛＸゲートの数と深さを削減する前述のアプローチによれば、パウリ文字列のセットを、特定のサブセット内で、すべてのパウリ文字列が乗算の下で交換されるような少数のサブセットに分割することは有益である。この問題は、測定削減に関する文献（非特許文献２２、１８、４０）で知られており、グラフの問題として表すことができる。本開示は、本開示に従って量子回路を生成する際に利用され得る、このグラフ問題に対する解決策を提供する。
【0092】
３．１ グラフ彩色（カラーリング、色付け）
本開示の方法で使用されるようなグラフ彩色方法は、たとえば、分子のシミュレーション、実際の物理システムの制御、センサー信号の処理などの所与の計算機能を実装する際に、深さが浅く計算速度が速い量子回路の生成に寄与するセットを作成するのに役立つ。前述のように、深さを浅くすると、量子計算を実行する際のエラーと確率的ノイズが減少する。グラフ彩色を実行すると、各パウリ文字列は無向グラフの頂点として表される。交換に反するパウリ文字列に対応する任意の２つの頂点間にエッジが与えられる。図１を参照すると、例示的なグラフ表現の例が示されている。このグラフ表現のすべての頂点をカバーする相互に交換するセットの最小数を見つけることは、彩色問題、既知のＮＰ困難問題、つまり特徴タグ付けの形式と同等である。従って、図１では、所与のパウリ文字列を相互に交換する文字列のセットに分割するためのグラフの彩色が示されている。理解されるであろうが、パラメータは図１に示されていない。これらは、後で説明するように総括のために記録される。
本開示の方法で使用されるようなグラフ彩色方法は、たとえば、分子のシミュレーション、実際の物理システムの制御、センサー信号の処理などの所与の計算機能を実装する際に、深さが浅く計算速度が速い量子回路の生成に寄与するセットを作成するのに役立つ。前述のように、深さを浅くすると、量子計算を実行する際のエラーと確率的ノイズが減少する。グラフ彩色を実行すると、各パウリ文字列は無向グラフの頂点として表される。交換に反するパウリ文字列に対応する任意の２つの頂点間にエッジが与えられる。図１を参照すると、例示的なグラフ表現の例が示されている。このグラフ表現のすべての頂点をカバーする相互に交換するセットの最小数を見つけることは、彩色問題、既知のＮＰ困難問題、つまり特徴タグ付けの形式と同等である。従って、図１では、所与のパウリ文字列を相互に交換する文字列のセットに分割するためのグラフの彩色が示されている。理解されるであろうが、パラメータは図１に示されていない。これらは、後で説明するように総括のために記録される。
【0093】
本開示の方法では、所与の複数のパウリ文字列を分割するために、単純な「最大優先」貪欲彩色アルゴリズムが使用される（非特許文献１）。アルゴリズムには複雑さＯ（ｍｎ）がある。ここで、ｍはパウリ文字列の数を表し、ｎは量子ビットの数を表すが、関連する初期反交換パウリグラフのスケールは（ｍ２ｎ）として構築される。図１に示す分割は、２つのセットを生成した。ここで、セットの１つには青のラベルが付けられ、もう１つのセットにはピンクのラベルが付けられている。本開示の図では色を使用できないことを理解されたい。したがって、色を表すために色ラベルが使用される。
【0094】
頂点に色が割り当てられると、つまり各頂点がセットに割り当てられると、短い量子回路を使用してＵＣＣ基準状態が準備され、対応するパウリ文字列が色ごとに（つまり、セットごとに）辞書順で追加される。例えば、図１のグラフ彩色解が与えられたとすると、文字列の有効な順序は、ＩＩＸＹ、ＩＩＹＸ、ＸＹＩＩ、ＹＸＩＩ、ＸＸＸＹ、ＸＸＹＸ、ＸＹＸＸ、ＸＹＹＹ、ＹＸＸＸ、ＹＸＹＹ、ＹＹＸＹ、ＹＹＹＸである。
【0095】
言い換えれば、このアプローチは、パウリ文字列をセットごとに順序付ける。各セットは、１つのセットからのパウリ文字列が一緒（連続）になり、別のセットからのパウリ文字列などになるように、掛け算の下で相互に交換するパウリ文字列を順番に含む。つまり、パウリ文字列はセットごとに分割される。各セットの連続性が維持される限り、セット自体の順序付け、つまり、どのセットがシーケンスの最初で、どのセットがシーケンスの２番目であるかなどは、オプションとして任意であることを理解されたい。同様に、特定のセット内のパウリ文字列の順序は任意である。つまり、順序付けは辞書順である必要はない。このようなパウリ文字列のセットごとの順序付けは、対応するパウリ文字列からトロッター化によって導出される一連の対応するパウリ指数に引き継がれる。
【0096】
４．パウリ指数
本開示の戦略、方法、および実施形態をより包括的に説明するために、使用される表記法を次に説明する。パウリ指数からの量子回路の合成について推論し、表現するために、ＺＸ計算（非特許文献１４）に触発された表記法を使用することが有利であるが、本開示の戦略は、前述の推論規則の知識を必要とせずに従うことができる。量子回路とＺＸ微積分形式との間の関連するゲートの翻訳が、図２に示されている。特に、図２は、３つの列を含み、各列は、共通回路ゲート（左）および前述のスカラフリーＺＸ計算（右）におけるそれらの表現を表す。一番左の列は、Ｚ軸に関する操作の背景または塗りつぶしが白い円を示しており（文献では、これらの操作を示すために緑色がよく使用される）、中央の列は、Ｘ軸に関する操作を示す影付きの背景または塗りつぶしを持つ円を示す（文献では、これらの操作を示すために赤色が使用されることがある）。ＳゲートはＲｚ（π／２）に対応し、ＶゲートはＲｘ（π／２）に対応する。ＺＸ計算の簡単な紹介は、Ｆａｇａｎ＆Ｄｕｎｃａｎ（非特許文献１９）にある。完全な処理については、Ｃｏｅｃｋｅ＆Ｋｉｓｓｉｎｇｅｒ（非特許文献１５）を参照せよ。
本開示の戦略、方法、および実施形態をより包括的に説明するために、使用される表記法を次に説明する。パウリ指数からの量子回路の合成について推論し、表現するために、ＺＸ計算（非特許文献１４）に触発された表記法を使用することが有利であるが、本開示の戦略は、前述の推論規則の知識を必要とせずに従うことができる。量子回路とＺＸ微積分形式との間の関連するゲートの翻訳が、図２に示されている。特に、図２は、３つの列を含み、各列は、共通回路ゲート（左）および前述のスカラフリーＺＸ計算（右）におけるそれらの表現を表す。一番左の列は、Ｚ軸に関する操作の背景または塗りつぶしが白い円を示しており（文献では、これらの操作を示すために緑色がよく使用される）、中央の列は、Ｘ軸に関する操作を示す影付きの背景または塗りつぶしを持つ円を示す（文献では、これらの操作を示すために赤色が使用されることがある）。ＳゲートはＲｚ（π／２）に対応し、ＶゲートはＲｘ（π／２）に対応する。ＺＸ計算の簡単な紹介は、Ｆａｇａｎ＆Ｄｕｎｃａｎ（非特許文献１９）にある。完全な処理については、Ｃｏｅｃｋｅ＆Ｋｉｓｓｉｎｇｅｒ（非特許文献１５）を参照せよ。
【0097】
４．１ フェーズガジェット
本開示では、Φｎ（α）が演算子
に相当する「位相ガジェット」の表記を採用する。このような表記法は、フェーズガジェットがパウリ指数、または同等にすべてのパウリがＺおよび／またはＩであるパウリガジェットであるという上記の定義と一致している。これらのフェーズガジェットは、Ｋｉｓｓｉｎｇｅｒ＆ｖａｎｄｅＷｅｔｅｒｉｎｇ（非特許文献２４）で説明されており、前述のＺＸ計算で自然に表現される。図２Ａには、ＺＸ微積分表記におけるΦｎ（α）の表現が示されている。位相ガジェットの関連する代数と、１および２量子ビットゲートへの代替分解は、非特許文献４７に記載されている。図２Ａには、図２に関して上述したものと同じシェーディング表現がある。フェーズガジェットは、Ｚ軸に関する操作を含むため、白い（影のない）背景／塗りつぶしを持っている。
本開示では、Φｎ（α）が演算子
【0098】
図２Ａの水平線は、横方向の線であることに留意されたい。そして、より一般的にはＺＸ計算の図では、量子ビットに対応する。したがって、３つの量子ビットが図２Ａに明示的に示されているが、垂直の点線によってより多くの量子ビットが暗示されている。図２Ａの左側の図においてｎ＞２であるｎ入力ゲートが示されているが、これは物理的に直接実装することはできない。図２Ａの右側の図は、２量子ビットゲートのみから形成される等価回路の図である。
【0099】
４．２ パウリのガジェット
位相ガジェットとパウリＺ指数との間の対応は、任意のパウリ指数
に一般化され、特定の位相ガジェットを対応するシングル量子ビットクリフォードゲートと共役する（非特許文献４５）。言い換えれば、位相ガジェットを１つ以上のシングル量子ビットクリフォードゲートと共役させることで、任意のパウリガジェット（つまり、パウリ指数）を生成することが可能である。
位相ガジェットとパウリＺ指数との間の対応は、任意のパウリ指数
【0100】
図２Ｂを参照すると、Ｃｏｗｔａｎらの出版物（非特許文献１７）からのパウリ指数のパウリガジェット図式表記の図解が示されている。ここで、パウリ指数は、図２ＡのＺＸ計算表記法を使用して簡潔に表される。図２Ｂの右側部分に示されている白く、斜めに分割された、影付きのボックスは、それぞれ、Ｘ、Ｙ、およびＺベースの量子ビットに作用するパウリガジェットを表す（他の図でも適宜同じ表現が採用されている）。これらのパウリ指数は、たとえば、量子ビットに作用する（すべてのＺ相互作用を生成する）位相ガジェットによって形成され、その後、適切なシングル量子ビットクリフォードゲートを使用して量子ビットを共役させる。クリフォードゲートは、Ｐａｕｌｉガジェットを介して交換される可能性があるが、フェーズフリップまたはベースチェンジが発生する可能性がある。関連するクリフォードゲートに対してこの手順を実行するためのルールは、出版物（非特許文献４７）に記載されている。
【0101】
ｎ量子ビット上のｍ個のパウリガジェットのセットの場合、単純合成にはｏ（ｎｍ）ΛＸゲートが必要である。具体的には、最大で２ｍ（ｎ－１）＊ＣＸ＊ゲートが必要であり、さらに最大ｍｎ＋ｍ＋ｎ個の追加のシングル量子ビットゲートも必要である。これは、どのパウリ文字列にもＩがない場合に発生する。したがって、パウリガジェットの交換セットから量子回路を合成するヒューリスティックがここで提案される。このヒューリスティックは、ＵＣＣ仮設回路で見られる現実的な例の単純な合成と比較して、ΛＸゲートの数を減らす。
【0102】
５． セットベースの合成
セットベースの合成について、本開示で本明細書に開示されるアプローチは、以下の３つのステップを含む。
１）対角化：所定の交換セット内のすべてのパウリガジェットは、適切なクリフォード回路と共役することにより、同時にフェーズガジェットに変換される。
２）位相ガジェットの合成：得られた位相ガジェットは、出版物（非特許文献９）で説明されているように、十分に研究された位相多項式形式を使用してΛＸおよびＲｚゲートに変換される。
３）クリフォードピープホール最適化：２量子ビットクリフォードサブサーキットは、出版物（非特許文献１９）で説明されているように、グラフ書き換え技術を使用して最適化される。
セットベースの合成について、本開示で本明細書に開示されるアプローチは、以下の３つのステップを含む。
１）対角化：所定の交換セット内のすべてのパウリガジェットは、適切なクリフォード回路と共役することにより、同時にフェーズガジェットに変換される。
２）位相ガジェットの合成：得られた位相ガジェットは、出版物（非特許文献９）で説明されているように、十分に研究された位相多項式形式を使用してΛＸおよびＲｚゲートに変換される。
３）クリフォードピープホール最適化：２量子ビットクリフォードサブサーキットは、出版物（非特許文献１９）で説明されているように、グラフ書き換え技術を使用して最適化される。
【0103】
使用される用語に関連して、すべてのパウリ文字列がＺおよびＩ文字のみである場合、つまりすべてのパウリガジェットがフェーズガジェットである場合、パウリガジェットの隣接シーケンスは対角線になる。セット内のすべてのパウリ文字列について、その量子ビットのパウリ文字がＺまたはＩのいずれかである場合、量子ビットはセットに対して対角線になる。クリフォード回路は、クリフォードゲートから形成される回路である。
【0104】
５．１ 対角化
以上のことから、ユニタリＡ、Ｂ、Ｕに対して［Ａ，Ｂ］＝０⇔［ＵＡＵ†，ＵＢＵ†］＝０であることがわかる。このような関係から、すべてのガジェット間の交換を維持しながら、パウリガジェットをクリフォードゲートと共役させることが実現可能である。パウリガジェットＳの初期交換セットが与えられると、本開示の方法は、式（８）によって定義されるように、クリフォード回路Ｃおよび位相ガジェット回路Ｓ'を検索することを含む。
以上のことから、ユニタリＡ、Ｂ、Ｕに対して［Ａ，Ｂ］＝０⇔［ＵＡＵ†，ＵＢＵ†］＝０であることがわかる。このような関係から、すべてのガジェット間の交換を維持しながら、パウリガジェットをクリフォードゲートと共役させることが実現可能である。パウリガジェットＳの初期交換セットが与えられると、本開示の方法は、式（８）によって定義されるように、クリフォード回路Ｃおよび位相ガジェット回路Ｓ'を検索することを含む。
【0105】
式（８）は、パウリガジェットの最初の基底から、パウリガジェットのセットが対角化される新しい基底への基底の変化と見なすことができる。つまり、パウリガジェットのセットは、位相ガジェットのセットＳ’で表すことができる。ここでの動機は、クリフォードゲートが元のパウリガジェットＳと比較して追加のゲートを表しているが、これは、元のパウリガジェットＳの直接ゲート実装と比較して、対角化された位相ガジェットＳ’のコンパクトなゲート実装によって補償される以上のものであるということである。言い換えれば、パウリガジェットからフェーズガジェットへの移行によって達成される削減は、そのような移行を達成するために使用される追加のクリフォードゲートよりも重要である。
【0106】
一般に、可能な限り大きなパウリ指数のセット、つまりパウリガジェットＳに対して対角化を実行することが望ましい。これは、以下で説明するように、位相多項式合成を使用して実装した場合、セットが大きいほどコンパイルがより効率的になるためである。したがって、この効率の向上は、前述のように、パウリ指数となるパウリ文字列をセットに集め、パウリ文字列をセットごとに順序付けする動機を提供する。
【0107】
Ｊｅｎａらは、このようなクリフォード回路Ｃを与えることが保証されているアルゴリズムを以前に開示した（非特許文献２２）が、このアルゴリズムはΛＸゲートに関して非効率的である。パウリのガジェットについては、Ｃｒａｗｆｏｒｄらは最近、ｍ＜ｎの場合、それぞれｍｎ－ｍ（ｍ＋１）／２およびｏ（ｍｎ／ｌｏｇｍ）ΛＸゲートの境界を持つＣの２つの効率的な構成を提示した（非特許文献１８）。ｍ≧ｎの場合、出版物（非特許文献２、３０）で説明されているように、ＡａｒｏｎｓｏｎとＧｏｔｔｅｓｍａｎによって提供された構成にはｏ（ｎ２／ｌｏｇｎ）ΛＸゲートが必要である。
【0108】
対角化に使用されるクリフォード回路のΛＸカウントは、通常、ＵＣＣ仮設回路の現実的な例の漸近的な最悪のケースよりもはるかに少ないことが理解される。以下でより詳細に説明するように、ヒューリスティックは、２量子ビットチェーンからの量子ビットの対角化に基づくことができる。
【0109】
５．１．１ ２量子ビットチェーンの対角化
次に、本開示の方法を実施することに関連する定理５．１をより詳細に説明する。２つの量子ビットｉとｊが与えられたとき、Ｓをｍ個の相互に交換するパウリガジェットの集合とし、σｋｌをガジェットｌからの量子ビットｋ上のパウリ文字とする。式（９）で提供されるように、量子ビットｉとｊの間のＳの両側にある最大１つのΛＸと２つのシングル量子ビットクリフォードゲートとの共役は、量子ビットｉまたはｊのいずれかを対角化するのに十分である。
次に、本開示の方法を実施することに関連する定理５．１をより詳細に説明する。２つの量子ビットｉとｊが与えられたとき、Ｓをｍ個の相互に交換するパウリガジェットの集合とし、σｋｌをガジェットｌからの量子ビットｋ上のパウリ文字とする。式（９）で提供されるように、量子ビットｉとｊの間のＳの両側にある最大１つのΛＸと２つのシングル量子ビットクリフォードゲートとの共役は、量子ビットｉまたはｊのいずれかを対角化するのに十分である。
【0110】
次に定理５．１の証明を与える。量子ビットｉの制御と量子ビットｊのターゲットを使用して、量子ビットｉとｊの１６の可能な２量子ビットパウリ文字列のそれぞれをΛＸゲートで共役するアクションを考えてみる。このアクションが量子ビットｊを対角化する文字列のセットは、Ｄ：＝｛ＩＩ，ＩＺ，ＸＸ，ＸＹ，ＹＸ，ＹＹ，ＺＩ，ＺＺ｝である。調べると、σｉｌ∈｛Ｚ，Ｉ｝⇔σｊｌ∈｛Ｚ，Ｉ｝，∀ｌ∈｛１，．．．，８｝である。シングル量子ビットクリフォードゲートを適用すると、各量子ビットのパウリを個別に並べ替えることができるが、対応する関係は、シングル量子ビットクリフォードゲートが（式（９）に従って）生成したパウリ順列に対して満たす必要がある。
【0111】
定理５．１は、ΛＸゲートによる共役が量子ビットを対角化する基底に変換するために必要なシングル量子ビットのクリフォードゲートを決定する。このような変換は図３Ａ～Ｃに示されており、量子ビットを対角化するための定理５．１の適用を示している。図３Ａには、定理５．１がＡ＝ＹおよびＢ＝Ｙによって満たされる、２量子ビットチェーンを含む初期回路が示されている。したがって、ＶおよびＶ†ゲートは、図３Ｂに示すように、Ａ＝ＺおよびＢ＝Ｚとなるような正しい基底に変換される。その後、どの量子ビットを対角化するかを選択できる。任意に、第２量子ビットを選択し、図３Ｃに示すように必要なΛＸゲートと共役させることができ、第２量子ビットは一連の位相ガジェットを含むことが示されている。定理５．１を適切な２量子ビットチェーンに適用することは、以下で説明する図４にも示されているように、任意の隣接して交換しているパウリガジェットを対角化するための本開示の方法のサブルーチンである。
【0112】
５．１．２ 対角化アルゴリズム
本明細書で開示する対角化方法の疑似コードを図４に示す。この対角化方法は３つの機能を含み、そのうちの第３の機能はメインルーチンを表す。このメインルーチンは、最初にシングル量子ビット更新サブルーチン、すなわち、以下のアルゴリズムのステップ（ｉ）に対応する図４の最初の関数を呼び出す。次いで、メインルーチンは、量子ビットサブルーチンの更新ペア、すなわち、以下のアルゴリズムのステップ（ｉｉ）に対応する図４の２番目の関数を呼び出す。次に、メインルーチンは貪欲な対角化サブルーチンを呼び出す。これは、以下のアルゴリズムのステップ（ｉｉｉ）に対応する。このサブルーチンの実施は、当業者には容易に明らかであり、図４から省略されている。
本明細書で開示する対角化方法の疑似コードを図４に示す。この対角化方法は３つの機能を含み、そのうちの第３の機能はメインルーチンを表す。このメインルーチンは、最初にシングル量子ビット更新サブルーチン、すなわち、以下のアルゴリズムのステップ（ｉ）に対応する図４の最初の関数を呼び出す。次いで、メインルーチンは、量子ビットサブルーチンの更新ペア、すなわち、以下のアルゴリズムのステップ（ｉｉ）に対応する図４の２番目の関数を呼び出す。次に、メインルーチンは貪欲な対角化サブルーチンを呼び出す。これは、以下のアルゴリズムのステップ（ｉｉｉ）に対応する。このサブルーチンの実施は、当業者には容易に明らかであり、図４から省略されている。
【0113】
以下のステップ（ｉ）から（ｉｉｉ）を含むこのアルゴリズムの全体的な時間計算量はｏ（ｍｎ３）である。ここで、ｍは交換セット内のパウリガジェットの数であり、ｎは量子ビットの数である。図５Ａ～Ｄおよび図６Ａ～Ｃ（図６は図５の続きである）は、５量子ビットを有する、図５Ａに示されるようなセット例に適用されるこの方法の図を提供する。この相互に交換するセットのストリングは、ＩＸＺＩＺ、ＩＹＩＺＹ、ＸＸＩＹＩ、ＹＹＸＩＩ、ＺＩＹＸＸ、ＺＸＩＺＺ、およびＺＹＺＩＹである。この方法は、次の３つの操作手順で構成される。
（ｉ）自明に対角化可能な量子ビットがあるかどうかを確認する。つまり、∀ｌ，σｉｌ∈｛Ｉ，Ｐ｝となるような∃Ｐ∈｛Ｘ，Ｙ，Ｚ｝である量子ビットｉである。そのような量子ビットは、シングル量子ビットのクリフォードゲートのみで対角化され、後続のステップでは無視される場合がある。このチェックにはｏ（ｍｎ）時間がかかる。図５Ａのセット例は、そのような量子ビットを含まない。
（ｉｉ）パウリスＡとＢの任意の選択に対して定理５．１を満たす量子ビットのペアを検索する。このような検索はｏ（ｍｎ２）で実行できる。そのような量子ビットのペアが見つかった場合、上記の定理５．１で指定されている対角化が実行される。例として、図５Ａのセットの例では、量子ビットの任意のペアについて、ＡおよびＢの有効な選択はない。
（ｉｉｉ）検索が失敗した場合、バックアップ戦略として貪欲なアプローチを採用する。ｏ（ｍ）では、重みが最小のパウリ文字列を見つける機能が実装されている。そのようなパウリ文字列が複数ある場合、任意に１つのパウリ文字列を選択する実装がある。図５Ｂに示されるように、対応するパウリガジェットをシングル量子ビットクリフォードゲートおよびΛＸゲートと結合して、パウリ文字列をＩＩ．．．ＩＺに変換することも実装される。次に、図５Ｃに示すように、すべてのクリフォードゲートが隣接するパウリガジェットの外側になるまで、残りのガジェットを通るクリフォードゲートの交換が実施される。すべてのガジェットは引き続きＩＩＩＩＺ文字列で交換する必要があるため、最後の量子ビットは対角でなければならない。
（ｉ）自明に対角化可能な量子ビットがあるかどうかを確認する。つまり、∀ｌ，σｉｌ∈｛Ｉ，Ｐ｝となるような∃Ｐ∈｛Ｘ，Ｙ，Ｚ｝である量子ビットｉである。そのような量子ビットは、シングル量子ビットのクリフォードゲートのみで対角化され、後続のステップでは無視される場合がある。このチェックにはｏ（ｍｎ）時間がかかる。図５Ａのセット例は、そのような量子ビットを含まない。
（ｉｉ）パウリスＡとＢの任意の選択に対して定理５．１を満たす量子ビットのペアを検索する。このような検索はｏ（ｍｎ２）で実行できる。そのような量子ビットのペアが見つかった場合、上記の定理５．１で指定されている対角化が実行される。例として、図５Ａのセットの例では、量子ビットの任意のペアについて、ＡおよびＢの有効な選択はない。
（ｉｉｉ）検索が失敗した場合、バックアップ戦略として貪欲なアプローチを採用する。ｏ（ｍ）では、重みが最小のパウリ文字列を見つける機能が実装されている。そのようなパウリ文字列が複数ある場合、任意に１つのパウリ文字列を選択する実装がある。図５Ｂに示されるように、対応するパウリガジェットをシングル量子ビットクリフォードゲートおよびΛＸゲートと結合して、パウリ文字列をＩＩ．．．ＩＺに変換することも実装される。次に、図５Ｃに示すように、すべてのクリフォードゲートが隣接するパウリガジェットの外側になるまで、残りのガジェットを通るクリフォードゲートの交換が実施される。すべてのガジェットは引き続きＩＩＩＩＺ文字列で交換する必要があるため、最後の量子ビットは対角でなければならない。
【0114】
ステップ（ｉ）から（ｉｉｉ）は、すべての量子ビットが一連のパウリガジェットに対して対角になるまで繰り返される。図５に示す例に従うと、図５Ｃは、図３Ａの例と同じ２量子ビットチェーンを１番目と２番目の量子ビットに持つため、同じ方法で対角化できることが分かる。この対角化により、図６Ａの量子回路が得られる。ステップ（ｉｉｉ）のバックアップ戦略は、残りの量子ビットには必要ない。これらの残りの量子ビットは、完全な対角化が実行された後に、上記のステップ（ｉ）および（ｉｉ）を使用して対角化され、図６Ｂに示す量子回路を生成することができる。しかし、自明に対角化可能な量子ビットが見つからない場合、ステップ（ｉ）から（ｉｉｉ）をｎ回繰り返すため、図４の疑似コードで示される方法は、時間計算量ｏ（ｍｎ３）を有する。ステップ（ｉｉｉ）のこのような貪欲なアプローチを繰り返し実行する必要がある場合、つまり自明に対角化可能な量子ビットが見つからないために、クリフォード回路（Ｃ）はその実装にｏ（ｎ２）ΛＸゲートを必要とする。定理５．１の適用が反復ごとに見つかる場合、つまり、上記のステップ（ｉｉｉ）がどの反復にも使用されない場合、Ｃは最大でｎ－１のΛＸゲートを必要とする。ｍ＝７およびｎ＝５であり、ステップ（ｉｉｉ）が最初の反復で使用された図５Ａに設定された小さな例では、Ｃは５つのΛＸゲートのみを使用することが分かる。
【0115】
５．２ 位相多項式
対角化の後、各セットの内部セクションは、図７のＳ’に対応する位相ガジェットから完全に構成される。対応する位相ガジェット回路は、位相多項式（非特許文献９）として表すことができる。位相多項式は回路の最適化に使用されており（非特許文献３２，３０，９，４）、位相ガジェット回路を位相多項式として表現することは、回路最適化技術（非特許文献１１）にもつながっている。
対角化の後、各セットの内部セクションは、図７のＳ’に対応する位相ガジェットから完全に構成される。対応する位相ガジェット回路は、位相多項式（非特許文献９）として表すことができる。位相多項式は回路の最適化に使用されており（非特許文献３２，３０，９，４）、位相ガジェット回路を位相多項式として表現することは、回路最適化技術（非特許文献１１）にもつながっている。
【0116】
位相多項式を記述する場合、ＤはΛＸゲートとゲートＲｚ（θ１）、Ｒｚ（θ２）、…、Ｒｚ（θｍ）のみを含む量子回路を表す。基底状態｜ｘ１，ｘ２．．．ｘｎ＞に対するＤのアクションは、式（１０）で定義された形式を有する。
【0117】
ここで、状態ｈ（ｘ１，ｘ２．．．ｘｎ）は線形可逆関数であり、式（１１）で表される。
【0118】
ここで、式（１１）は、アフィンブール関数ｆｉ｛０，１｝ｎ→｛０，１｝の線形結合である。回路Ｄの位相多項式は関数ｐ（ｘ１，ｘ２．．．ｘｎ）である。詳細については、Ｎａｍら（非特許文献３２）を参照せよ。
【0119】
図７Ａおよび図７Ｂは、位相多項式を使用した位相ガジェットと量子回路との間のマッピングの例を示す図である。図７Ａの量子回路は、２量子ビットにわたる位相ガジェットに相当する。そのようなマッピングは、図７Ｂに示されるように、ｎ量子ビットにわたる任意の位相ガジェットが１つの項を有する位相多項式と等価であるという点で一般化される。すべての位相ガジェット回路について、線形可逆関数ｈは恒等式である。
【0120】
したがって、本明細書で説明する位相多項式は、Ａｍｙら（非特許文献７）のヒューリスティックを使用して、ΛＸゲートおよび低いΛＸゲートオーバーヘッドを有するＲｚ（θ）ゲートを有する量子回路に合成される。位相多項式のΛＸゲートへの最適な合成は、特定のケースではＮＰ完全であることがわかっているが、一般的なケースで最適なΛＸゲート数を見つける時間の複雑さは証明されていない。
【0121】
本開示の実施形態では、Ａｍｙら（非特許文献７）によるいわゆる「ＧｒａｙＳｙｎｔｈ」ヒューリスティックが使用される。固定ターゲット量子ビットで効率的に反復できるｐ（ｘ１，ｘ２．．．ｘｎ）のサブセットを見つける。このようなＧｒａｙＳｙｎｔｈプロシージャは、時間ｏ（ｍｎ３）で実行され、線形可逆関数ｈが恒等式である場合（非特許文献６）、ここで説明するアプローチの場合と同様に、最大ｏ（ｍｎ）ΛＸゲートが必要である。エイミーらの実装は、クリフォード＋Ｔベンチマーク回路のスイート全体でΛＸゲート数を２３％削減し、最大で４３％削減した。
【0122】
本開示の前述のセクション３．１および５．１で上述した回路変換は、所与の回路をクリフォード回路の領域によって分割された大きな位相多項式に分割することを可能にし、それによってＧｒａｙＳｙｎｔｈアルゴリズムがこれらの位相多項式を低いΛＸオーバーヘッドで合成することを可能にする。図５Ａのセット例について内部位相ガジェットから生成された合成回路が図６Ｃに示されている。素朴な分解により、図５Ａからのこの初期セットは、３４のΛＸゲートと３４のΛＸ深さを必要とする。本明細書で説明するコンパイル手法により、ΛＸカウントを２２に、ΛＸ深度を１８に減らすことができる。このような削減により、計算ノイズが少なくなり、量子計算が高速になるという重要な技術的利点が得られる。
【0123】
５．３ クリフォードピープホールの最適化
クリフォードピープホール最適化が本開示に従う方法で使用される場合、すなわち、前述の位相多項式形式を使用した後、仮設回路は、｛ΛＸ，Ｒｚ｝回路間にクリフォード演算の層を有する形式である。式（８）に戻ると、クリフォードゲートＣ（およびＣ†）は直接実装できるが、位相多項式の形式はＳ’の合成を提供する。この段階でそのような仮設回路を使用することもできるが、必要に応じて追加の手順を実行して、ΛＸカウントをさらに減らすことができる。
クリフォードピープホール最適化が本開示に従う方法で使用される場合、すなわち、前述の位相多項式形式を使用した後、仮設回路は、｛ΛＸ，Ｒｚ｝回路間にクリフォード演算の層を有する形式である。式（８）に戻ると、クリフォードゲートＣ（およびＣ†）は直接実装できるが、位相多項式の形式はＳ’の合成を提供する。この段階でそのような仮設回路を使用することもできるが、必要に応じて追加の手順を実行して、ΛＸカウントをさらに減らすことができる。
【0124】
クリフォード層間の隣接ゲートの基本的なキャンセルとは別に、２量子ビットクリフォード回路の小さなパターンを見つけ、それらをより低いΛＸカウントの等価回路に置き換えることで、オプションでピープホールの最適化を実行することもできる。このような処理を図８に示す。図８では、特定のクリフォード恒等式が認識され、ΛＸカウントを減らすために適用される（非特許文献１９）。図８において、ＳゲートはＲｚ（π／２）に対応し、ＶゲートはＲｘ（π／２））に対応する。このような最適化の１回のスイープは、ｏ（ｄｎ２）の期間で実行できる。ここで、ｄは回路の深さである。関連する書き換えルールを実行すると、それらが適用できるインスタンスがさらに生成される可能性があることを十分に理解せよ。したがって、反復アプローチがオプションで使用される。反復アプローチでは、適切なパターンが見つからなくなるまで、および／または選択された数のスイープ、つまり反復が適用されるまで、たとえば、指定されたコンパイル時間に合わせて、書き換え規則が再適用される。
【0125】
クリフォードピープホール最適化のパターンマッチングと書き換えは、オプションで有向非巡回グラフ（ＤＡＧ、directed acyclic graph）を使用して実行される。頂点はゲートを表し、エッジは量子ビットを表す。ポートは、ΛＸゲートなどの非可換演算を表すために、頂点への入射エッジの順序を追跡する。量子回路のピープホール最適化を実行するためのこのようなグラフ書き換えは、出版物（非特許文献４、３２、１７）で一般的に説明されており、特にクリフニコフとマスロフ（非特許文献２５）によってクリフォード回路に対して実行されている。本開示のコンパイルプロセスのこの最終ステップは、オプションの「クリーンアップ」ステップであると有利に考えられる。
【0126】
表１には、本明細書に記載された全体的なコンパイル戦略における相互に異なるサブルーチンの関連する複雑さの要約が提供されている。ここで、ｍはパウリ指数の総数であり、ｄは生成される量子回路の深さであり、ｎは量子回路で使用される量子ビットの数。時間複雑度は、このような戦略にかかるコンパイル時間を指し、ΛＸ複雑度は、量子回路の回路合成に必要なΛＸゲートの最大数として定義される。グラフの彩色とクリフォード書き換えは回路合成を実行しないため、関連するΛＸの複雑さを持たないことを理解されたい。
【表1】
【0127】
６． 結果
前述のコンパイル戦略は、リターゲット可能なコンパイラｔ｜ｋｅｔ＞（商標「ｔ｜ｋｅｔ＞）」はＣａｍｂｒｉｄｇｅ Ｑｕａｎｔｕｍ Ｃｏｍｐｕｔｉｎｇ Ｌｔｄ．によって保護されている）で実装され、一連の仮設回路で本発明の方法およびアプローチのベンチマークを行った。分子の電子構造のシミュレーションなどのさまざまな計算タスクに関連するＶＱＥ問題の解決、システム最適化タスク、信号処理タスク（たとえば、イルミナ社からのＰＣＲ読み取りデータの処理など、バイオインフォマティクスにおける信号ノイズの低減）またはＱｉａｇｅｎ Ｉｎｃ． ＤＮＡ読み取りマシン）、量子自然言語処理（たとえば、音声認識装置で使用される場合）、量子機械学習など、これらに限定されない。
前述のコンパイル戦略は、リターゲット可能なコンパイラｔ｜ｋｅｔ＞（商標「ｔ｜ｋｅｔ＞）」はＣａｍｂｒｉｄｇｅ Ｑｕａｎｔｕｍ Ｃｏｍｐｕｔｉｎｇ Ｌｔｄ．によって保護されている）で実装され、一連の仮設回路で本発明の方法およびアプローチのベンチマークを行った。分子の電子構造のシミュレーションなどのさまざまな計算タスクに関連するＶＱＥ問題の解決、システム最適化タスク、信号処理タスク（たとえば、イルミナ社からのＰＣＲ読み取りデータの処理など、バイオインフォマティクスにおける信号ノイズの低減）またはＱｉａｇｅｎ Ｉｎｃ． ＤＮＡ読み取りマシン）、量子自然言語処理（たとえば、音声認識装置で使用される場合）、量子機械学習など、これらに限定されない。
【0128】
分子の電子構造をシミュレートするためのこのベンチマークには、分子Ｈ２、Ｈ４、Ｈ８、ＬｉＨ、ＮＨ、Ｈ２Ｏ、ＣＨ２、ＮＨ３、ＨＮＯ、Ｈ２ＣＯ、およびＣＯ２が「ｓｔｏ－３ｇ」基底セットに含まれていた（非特許文献４６）。ベンチマーキングは、本開示のアプローチおよび方法を実際に効果的に機能させることができることを示している。より小さな分子の場合、「６３１ｇ」および「ｃｃｐｖｄｚ」塩基を使用することも有利である（非特許文献４６）。本開示の実施形態のテストはまた、上記で参照されたブラビ－キタエフ（ＢＫ）、ジョーダン－ウィグナー（ＪＷ）、およびパリティ（Ｐ）符号化にわたって実行された。
【0129】
前述のベンチマーク比較は次のとおりである。
１．ナイーブ分解：励起演算子のナイーブトロッター化によって与えられるパウリ指数のリストを反復処理し、各パウリ指数を個別にΛＸラダー（量子回路の深さ方向に伸びるΛＸゲートのパターン）に変換することによって生成される量子回路。
２．テンプレート化された辞書編集演算子シーケンス（ＴＬＯＳ）：ＪＷエンコーディングを使用して生成された仮設回路の比較は、Ｎａｍら（非特許文献３）のテンプレート化された励起演算子を使用した、Ｈａｓｔｉｎｇｓらの演算子シーケンシング法（非特許文献２１）でのＪＷ回路合成の最もよく知られている以前の戦略の単純な実装に対して有利に行われる。このような量子ビットリソースは不足しており、この比較にａｎｃｉｌｌａｅを使用することはできない。ヘイスティングスらは、ａｎｃｉｌｌａｅを使用すると、ΛＸオーバーヘッドを大幅に削減できることを示した。ＢＫまたはＰエンコーディングには、同様の戦略がない。
３．ペアワイズ合成：グラフ彩色によって生成された量子回路であり、Ｃｏｗｔａｎら（非特許文献１７）の方法を使用してペアワイズ方式でセット内のパウリガジェットを合成する。
４．セット合成：完全なコンパイル戦略 － 本開示の実装、アプローチ、および方法による、グラフ彩色、対角化、位相多項式合成、およびクリフォードピープホールの書き換え。
１．ナイーブ分解：励起演算子のナイーブトロッター化によって与えられるパウリ指数のリストを反復処理し、各パウリ指数を個別にΛＸラダー（量子回路の深さ方向に伸びるΛＸゲートのパターン）に変換することによって生成される量子回路。
２．テンプレート化された辞書編集演算子シーケンス（ＴＬＯＳ）：ＪＷエンコーディングを使用して生成された仮設回路の比較は、Ｎａｍら（非特許文献３）のテンプレート化された励起演算子を使用した、Ｈａｓｔｉｎｇｓらの演算子シーケンシング法（非特許文献２１）でのＪＷ回路合成の最もよく知られている以前の戦略の単純な実装に対して有利に行われる。このような量子ビットリソースは不足しており、この比較にａｎｃｉｌｌａｅを使用することはできない。ヘイスティングスらは、ａｎｃｉｌｌａｅを使用すると、ΛＸオーバーヘッドを大幅に削減できることを示した。ＢＫまたはＰエンコーディングには、同様の戦略がない。
３．ペアワイズ合成：グラフ彩色によって生成された量子回路であり、Ｃｏｗｔａｎら（非特許文献１７）の方法を使用してペアワイズ方式でセット内のパウリガジェットを合成する。
４．セット合成：完全なコンパイル戦略 － 本開示の実装、アプローチ、および方法による、グラフ彩色、対角化、位相多項式合成、およびクリフォードピープホールの書き換え。
【0130】
本開示の実施形態を考案する際に、前述の比較に使用されるテストセット内の回路は、単純に分解されたときに１０６未満のΛＸカウントおよび深さを有するように選択された。すべての結果は、２．３ＧＨｚ Ｉｎｔｅｌ Ｃｏｒｅ ｉ５ プロセッサと８ＧＢの２１３３ＭＨｚ ＬＰＤＤＲ３メモリを搭載し、ＭａｃＯＳ Ｍｏｊａｖｅ ｖ１０．１４を実行するマシンを使用して取得された。活性スピン軌道が変化し、異なる量子ビット符号化方法を使用する分子の異なるコンパイル戦略のΛＸメトリックの比較が図９に示されている。図９は、図９Ａ、９Ｂ、および９ＣがそれぞれＢＫ、ＪＷ、およびＰ量子ビット符号化を表すように、３枚のシートに分割されていることが理解されよう。ナイーブな分解（１）は、図９において「着色なし」とラベル付けされており、４次多項式最小二乗適合がプロットに追加され、スケーリングを示唆している。本明細書で開示されるセットベースの合成戦略（４）は、すべてのエンコーディングでペアワイズ（３）およびナイーブ（１）よりも優れており、ＪＷエンコーディングのＴＬＯＳ法（２）とほぼ同等に機能することがわかる。
【表2】
【0131】
セットベースの合成は、小さな回路よりも大きな回路に対してより大きな部分削減を提供する。最大の回路では、表２に示す７７．５％のΛＸ深さの平均減少と比較して、ΛＸ深さで最大８９％の減少が達成された。
【0132】
本明細書で説明するコンパイル戦略は、一般に、量子ビットが全対全接続性を有すると仮定していることを理解されたい。言い換えれば、ΛＸゲートは任意の２つの量子ビット間で許可される。量子コンピュータの一部のハードウェア実装は、必要に応じてそのような接続を制限する。この場合、以下でより詳細に説明するように、回路が制約に適合するのを助けるために、適切なルーティングが有利に利用される。
【0133】
７． ディスカッション
本明細書に記載される本開示のアプローチ、方法、および戦略は、所与のＵＣＣ仮設を１および２量子ビットゲートに経験的に成功裏に合成することを表す。この合成は、実際には、Ｂｒａｖｙｉ－ＫｉｔａｅｖおよびＰａｒｉｔｙ量子ビットエンコーディングのΛＸメトリックの大幅な平均削減を達成し、Ｊｏｒｄａｎ－Ｗｉｇｎｅｒエンコーディングの既存の戦略と一致することが示されている。本明細書で説明するアプローチは、これらの３つの量子ビット符号化に限定されず、同様のＴｒｏｔｔｅｒｉｚｅｄ励起演算子を生成する他の任意の量子ビット符号化に利用できることが強調される。さらに、本アプローチ、方法、および戦略は、ＵＣＣ仮設の合成の文脈で本明細書に記載されているが、そのような合成は、以下でより詳細に記載されるように、他の状況および文脈で利用される可能性がある。
本明細書に記載される本開示のアプローチ、方法、および戦略は、所与のＵＣＣ仮設を１および２量子ビットゲートに経験的に成功裏に合成することを表す。この合成は、実際には、Ｂｒａｖｙｉ－ＫｉｔａｅｖおよびＰａｒｉｔｙ量子ビットエンコーディングのΛＸメトリックの大幅な平均削減を達成し、Ｊｏｒｄａｎ－Ｗｉｇｎｅｒエンコーディングの既存の戦略と一致することが示されている。本明細書で説明するアプローチは、これらの３つの量子ビット符号化に限定されず、同様のＴｒｏｔｔｅｒｉｚｅｄ励起演算子を生成する他の任意の量子ビット符号化に利用できることが強調される。さらに、本アプローチ、方法、および戦略は、ＵＣＣ仮設の合成の文脈で本明細書に記載されているが、そのような合成は、以下でより詳細に記載されるように、他の状況および文脈で利用される可能性がある。
【0134】
７．１ 測定削減のアプリケーション
ＶＱＥの測定削減は、交換するハミルトニアンの項を同時に測定し、それによってＶＱＥの実行に必要な回路の数を削減する方法である（非特許文献２２、１８、４０）。実際のデバイスでは、利用可能なネイティブ測定値のみがシングル量子ビットのＺ基準測定値であると仮定すると、この測定値セットを対角化するためのクリフォード回路を生成する必要がある。上記の定理５．１を使用してこのクリフォード回路の複雑さを低減、例えば最小化することにより、そのような測定の低減に必要なΛＸオーバーヘッドを低減することができる。
ＶＱＥの測定削減は、交換するハミルトニアンの項を同時に測定し、それによってＶＱＥの実行に必要な回路の数を削減する方法である（非特許文献２２、１８、４０）。実際のデバイスでは、利用可能なネイティブ測定値のみがシングル量子ビットのＺ基準測定値であると仮定すると、この測定値セットを対角化するためのクリフォード回路を生成する必要がある。上記の定理５．１を使用してこのクリフォード回路の複雑さを低減、例えば最小化することにより、そのような測定の低減に必要なΛＸオーバーヘッドを低減することができる。
【0135】
７．２ アーキテクチャを意識した合成
ノイズの多い中規模量子（ＮＩＳＱ）デバイスに接続制約を適用するためにＳＷＡＰネットワークを導入する代わりに、最近の研究では、制限されたゲートセットに対してトポロジーを意識した方法で回路を再合成する可能性が調査された（非特許文献２３、３３、３９）。この制約付き合成は通常、ＳＷＡＰネットワークよりも低いΛＸカウントを生成することがわかっており、位相多項式は制約付き合成の実行可能なクラスの回路である（非特許文献８）。トポロジー的に制約された位相多項式を、アーキテクチャを尊重する方法にてクリフォード領域で構成できる場合、これは、接続が制限されたデバイスにとって有望な戦略であると思われ、本開示の実施形態で使用される可能性がある。
ノイズの多い中規模量子（ＮＩＳＱ）デバイスに接続制約を適用するためにＳＷＡＰネットワークを導入する代わりに、最近の研究では、制限されたゲートセットに対してトポロジーを意識した方法で回路を再合成する可能性が調査された（非特許文献２３、３３、３９）。この制約付き合成は通常、ＳＷＡＰネットワークよりも低いΛＸカウントを生成することがわかっており、位相多項式は制約付き合成の実行可能なクラスの回路である（非特許文献８）。トポロジー的に制約された位相多項式を、アーキテクチャを尊重する方法にてクリフォード領域で構成できる場合、これは、接続が制限されたデバイスにとって有望な戦略であると思われ、本開示の実施形態で使用される可能性がある。
【0136】
７．３ フォールトトレラント計算への応用
本明細書で説明するアプローチ、方法、および戦略は、本開示の実施形態におけるＶＱＥのために実装されているが、これらは、ノイズの多い中規模量子（ＮＩＳＱ）コンピュータには高すぎるゲート数と量子ビット数を必要とするハミルトニアンダイナミクスの非変分量子アルゴリズムに直接移植される可能性がある。Ｇｕｉらによる最近の研究（非特許文献２０）は、量子回路にマッピングされる時間依存のハミルトニアンによって定義される量子進化の項順序付けを実行した。トロッターエラーを減らすことは、ＶＱＥよりもフォールトトレラントなアルゴリズムにとってより重要である。本出願において実施されるような用語配列決定は、トロッターエラーを低減、例えば最小化するのに役立つであろうと主張する。
本明細書で説明するアプローチ、方法、および戦略は、本開示の実施形態におけるＶＱＥのために実装されているが、これらは、ノイズの多い中規模量子（ＮＩＳＱ）コンピュータには高すぎるゲート数と量子ビット数を必要とするハミルトニアンダイナミクスの非変分量子アルゴリズムに直接移植される可能性がある。Ｇｕｉらによる最近の研究（非特許文献２０）は、量子回路にマッピングされる時間依存のハミルトニアンによって定義される量子進化の項順序付けを実行した。トロッターエラーを減らすことは、ＶＱＥよりもフォールトトレラントなアルゴリズムにとってより重要である。本出願において実施されるような用語配列決定は、トロッターエラーを低減、例えば最小化するのに役立つであろうと主張する。
【0137】
本開示に従って本明細書で提案されるコンパイル戦略は、主に、２量子ビットのゲート数と深さを削減することを目的としている。ただし、ΛＸゲートは蒸留なしで実行できるため、これらのパラメータは、計画されたフォールトトレラントデバイスでは魔法の状態ほど高価であるとは見なされない。ただし、Ｌｉｔｉｎｓｋｉ（非特許文献２８）による研究では、表面コードベースのコンピュータで２量子ビットゲートを実行すると、最悪の場合、魔法の状態の蒸留と同じくらいコストがかかる可能性があることが示されている。
【0138】
さらに、本開示に従って本明細書に開示されるコンパイル戦略によって生成される量子回路は、すべての非クリフォードゲートが分割された位相多項式に存在するような構造を有する。Ｔカウントと深さの最適化は、マトロイド分割（非特許文献９）による位相多項式形式を使用して正常に実行される可能性が高く、ベンチマークでは最大６５．７％のＴカウント削減と８７．６％の付属なしＴ深さ削減、および最大９９．７％の付属有りＴ深さ削減を示している。対角化によって生成された位相多項式の非クリフォード回転のパリティは、有益なことに、すべて異なるため、位相フォールディングを使用してＴカウントを最適化することはできない。それにもかかわらず、Ｔ深さの削減は、本開示に従って本明細書で説明されるコンパイル戦略を使用して達成される可能性がある。
【0139】
全般的
図１０は、本明細書に記載のアプローチによる例示的な方法のステップを示すフローチャートである。この方法は、一般に、量子コンピュータで使用する量子回路を生成するために使用されるコンパイラによって実装される。この方法は、操作１１０で入力としてＵＣＣ仮設を受信することから始まる。既知のエンティティであるＵＣＣ仮設には、とりわけ、物理量子系を記述するハミルトニアンの励起演算子に対応する、つまり派生したパウリ文字列が含まれている。たとえば、ＵＣＣ仮設は一般に、分子システムの基底状態や構成を決定するなど、分子システムをシミュレートするために使用される。関連する励起演算子は、シミュレートされている分子システムの物理的特性を反映する。ただし、ＵＣＣ仮設を使用して、他のタイプのシステム、たとえば複雑なネットワーク、溶融塩反応器で発生する核反応、熱交換器内の流体の流れ、レーザーデバイスのエネルギー状態などを表すことができることを理解されたい。さらに、ＵＳＳ仮設から得られた結果は、複雑なリアルタイム制御システムに使用できる。
図１０は、本明細書に記載のアプローチによる例示的な方法のステップを示すフローチャートである。この方法は、一般に、量子コンピュータで使用する量子回路を生成するために使用されるコンパイラによって実装される。この方法は、操作１１０で入力としてＵＣＣ仮設を受信することから始まる。既知のエンティティであるＵＣＣ仮設には、とりわけ、物理量子系を記述するハミルトニアンの励起演算子に対応する、つまり派生したパウリ文字列が含まれている。たとえば、ＵＣＣ仮設は一般に、分子システムの基底状態や構成を決定するなど、分子システムをシミュレートするために使用される。関連する励起演算子は、シミュレートされている分子システムの物理的特性を反映する。ただし、ＵＣＣ仮設を使用して、他のタイプのシステム、たとえば複雑なネットワーク、溶融塩反応器で発生する核反応、熱交換器内の流体の流れ、レーザーデバイスのエネルギー状態などを表すことができることを理解されたい。さらに、ＵＳＳ仮設から得られた結果は、複雑なリアルタイム制御システムに使用できる。
【0140】
動作１２０において、ＵＣＣ仮設からのパウリ文字列は、所与のセット内のすべてのパウリ文字列が乗算の下で交換する必要があるように、セットに分割される。逆に、異なるセットに分割されたパウリ文字列は、乗算の下で交換する必要はない。ＵＣＣ仮設の各パウリ文字列は割り当てられる。つまり、単一のセットに分割される。目的は、セットをできるだけ少なくすることである。これは、ＵＣＣ仮設のすべてのパウリ文字列を収容するためにセットが一般的に大きいことも意味する。例えば前述のようなグラフ彩色アルゴリズムは、可能な限り少数のセットを持つというこの目的を正確にまたはほぼ満足する分割ソリューションを見つけるために有利に使用される。
【0141】
動作１３０において、パウリ文字列はセットごとに配列される。言い換えれば、特定のセット内のすべてのパウリ文字列は、順序付けにおいて互いに連続している。任意の順序付けは、任意のセット内、および異なるセット間でも、Ｐａｕｌｉ文字列に対してオプションで使用される。
【0142】
操作１４０では、トロッター化を使用して、分割されたパウリ文字列から一連のパウリガジェットを生成し、所与のセット内のパウリ文字列から派生するパウリガジェットが同様に連続してグループ化されるようにする。トロッター化は、さらなる分析を容易にするために、パウリガジェットに基づくハミルトニアンの近似を提供する。
【0143】
操作１４０からのパウリガジェットのシーケンスは、ＵＣＣ仮設の潜在的な量子回路実装を提供するために直接使用されることが有利である。ただし、このような量子回路は比較的複雑になる可能性がある。したがって、オペレーション１５０において、クリフォード回路は、パウリガジェットの各セットを位相ガジェットの対応するセットに対角化するように決定される。位相ガジェットは、対角化された形式を持つパウリガジェットのサブセットであり、ＵＣＣ仮設のよりコンパクトで効率的な量子回路の実装を実現するのに役立つ。
【0144】
したがって、オペレーション１５０では、オペレーション１４０からのパウリガジェットのセットは、次の３つのコンポーネントを含む式と同等と見なされる。
（ｉ）クリフォード回路。
（ｉｉ）一連のフェーズガジェット。
（ｉｉｉ）逆クリフォード回路。反転は共役と同じではないことを理解されたい。このコンテキストでは、操作ＡはＢ－１ＡＢ（またはＢＡＢ－１）を使用して別のＢによって共役されるため、位相ガジェットはクリフォード回路（およびその逆）によって共役される。したがって、「結合」は「によって異なる基底にマッピングされる」ことを意味すると理解されるべきである。クリフォード回路は、パウリガジェットの元のベースと、パウリガジェットがフェーズガジェットである新しいベースとの間で事実上変換する。これらの基底変化に使用されるクリフォード回路は、追加のオーバーヘッド、つまり、結果として得られる量子回路の追加の量子ゲートを表すが、このコストは、より一般的なパウリガジェットではなく位相ガジェットの使用から生じる量子ゲートの節約によって補われる。
（ｉ）クリフォード回路。
（ｉｉ）一連のフェーズガジェット。
（ｉｉｉ）逆クリフォード回路。反転は共役と同じではないことを理解されたい。このコンテキストでは、操作ＡはＢ－１ＡＢ（またはＢＡＢ－１）を使用して別のＢによって共役されるため、位相ガジェットはクリフォード回路（およびその逆）によって共役される。したがって、「結合」は「によって異なる基底にマッピングされる」ことを意味すると理解されるべきである。クリフォード回路は、パウリガジェットの元のベースと、パウリガジェットがフェーズガジェットである新しいベースとの間で事実上変換する。これらの基底変化に使用されるクリフォード回路は、追加のオーバーヘッド、つまり、結果として得られる量子回路の追加の量子ゲートを表すが、このコストは、より一般的なパウリガジェットではなく位相ガジェットの使用から生じる量子ゲートの節約によって補われる。
【0145】
対角化はパウリガジェットの各セットで別々に実行されることを理解されたい。セットが大きいほど、すなわち含まれるパウリガジェットが多いほど、本開示の方法、アプローチ、および戦略に従ってパウリガジェットをフェーズガジェットに変換した結果として通常達成される節約は大きくなる。したがって、演算１２０の分割において大きな集合を見つける動機が生じる。本開示に従う実装は、パウリガジェットから位相ガジェットへの対角化のためにクリフォード回路を使用するが、そのような対角化も実装される可能性がある。
【0146】
操作１５０でクリフォード回路と位相ガジェットのシーケンスが決定されると、操作１６０で対角化された位相ガジェットのシーケンスが前述の位相多項式形式を使用してネイティブゲートに変換される。オプションとして、前述の位相多項式形式を使用する代わりに、位相ガジェットからネイティブゲートを合成するための他の適切な技術が使用される。さらに、クリフォード回路は、前述のピープホール最適化などの技法を使用して、操作１７０で単純化される可能性がある。動作１７０のこの最適化はオプションであり、いくつかの実装では省略できることを理解されたい。さらに、操作１６０および１７０の順序は、例えば、操作１７０が操作１６０の前または同時に実行されるように、必要に応じて任意に変更される。
【0147】
図１０の処理操作の結果は、量子回路が合成されて、受信されたＵＣＣ仮設を表すことである。そして、この量子回路は、ＵＣＣ仮設に代表される分子システムなどの物理システムをシミュレートするために、量子コンピュータに実装される可能性がある。その場合、量子コンピュータは、従来のコンピュータの計算速度と比較して非常に高速な計算速度でＵＣＣ仮設のシミュレーションを提供することができる。このシミュレーションは、たとえば、ＵＳＳ仮設が使用される実際の物理システムを制御するために使用できる。換言すれば、量子コンピュータをフィードバック制御構成の一部として使用して、複雑なシステムのリアルタイムフィードバック制御を提供することができる。
【0148】
量子回路を生成するためのアプローチ、方法、および戦略が前述されているが、本開示は、アプローチ、方法、および戦略を実装するように構成された装置およびシステムにも関する。図１１を参照すると、本明細書に記載のアプローチ、方法、および戦略を実施するためのコンピューティングシステムの概略図が示されている。コンピューティングシステムは、量子コンピュータ２５０および古典的な非量子コンピュータ２１０を含む。明確にするために、プロセッサ、メモリ、記憶装置、入力／出力などの古典的なコンピュータ２１０の標準的な内部ハードウェアおよびソフトウェアコンポーネントが理解されるであろう。本明細書で説明するアプローチの理解に直接関連しない通信、オペレーティングシステムなどは、図１１から省略されている。同様に、量子コンピュータの標準的な内部構成要素は、量子ビット２５５を除いて、一般に図１１から省略されている。量子コンピュータ２５０は、以下のうちの１つ以上に基づく。
（ｉ）動作時に実質的に絶対零度の温度（つまり、約－２７３℃）に冷却される超伝導半導体量子ゲート。
（ｉｉ）量子ゲートとして機能するイオントラップデバイスであって、トラップされたイオンが量子ビットの状態を表し、トラップされたイオンが静電場および／または磁場を使用することによって操作される。
（ｉｉｉ）個々の光子が量子ビットとして機能するフォトニック量子ゲート。
（ｉ）動作時に実質的に絶対零度の温度（つまり、約－２７３℃）に冷却される超伝導半導体量子ゲート。
（ｉｉ）量子ゲートとして機能するイオントラップデバイスであって、トラップされたイオンが量子ビットの状態を表し、トラップされたイオンが静電場および／または磁場を使用することによって操作される。
（ｉｉｉ）個々の光子が量子ビットとして機能するフォトニック量子ゲート。
【0149】
ＵＣＣ仮設２１５が作成されるか、古典的な非量子コンピュータ２１０にロードされ、コンパイラ２２０への入力として機能する。コンパイラ２２０は、図１０の方法を実装して、ＵＣＣ仮設から量子回路２６０を導出するように構成されている。上述のように、量子回路２６０はこの方法から導き出され、量子回路２６０は、ΛＸカウントを減らすことによって、すなわちそのようなゲートの数および深さに関して、量子コンピュータ２５０のハードウェア特性によく適合する。とりわけ、ＵＣＣ仮設２１５から生成された対応する量子回路のノイズとデコヒーレンスに対する感受性を低減するのに役立つ。
【0150】
一般に、コンパイラ２２０は、古典的コンピュータ２１０上で量子回路２６０を生成し、その後、量子回路は、実行時にＶＱＥシステム２２５の一部として量子コンピュータ２５０にロードされる。図１１では、ＶＱＥシステム２２５が示されている。コンパイラ２２０と同じ古典的コンピュータ２１０上で動作する。本開示の多くの実装において、コンパイラ２２０は、コンパイル時に第１の古典的コンピュータ上で実行され、ＶＱＥシステムは、実行時に第２の古典的コンピュータ上で実行され、第１および第２のコンピュータは互いに異なる。あるいは、第１および第２のコンピュータは、同じ所与の古典的コンピュータであってもよい。ＶＱＥは、例えば前述のように、反復手順内の特定の機能が古典的コンピュータ２２０から量子コンピュータ２５０にオフロードされる反復最適化を実行する。特に、最適化の各反復は、実装された手順を呼び出す。量子コンピュータ２６０上で計算を実行し、最適化、例えば最小化が達成されるまで反復が繰り返される。例として、各反復は、与えられた１つまたは複数のパラメータ値のセットが与えられた量子システムのエネルギーを決定することができ、最適化は、システムの最低エネルギーを生成するパラメータ値のセットを特定しようとする。ここで、この最低エネルギーは基底状態に相当する。
【0151】
本開示において本明細書で説明されるように、量子回路を生成するためのシステムおよび方法が提供される。この方法は通常、コンパイラ２２０を実行することによって実施され、コンパイラ２２０は、コンピューティングデバイス上で実行されると、コンピューティングデバイスにそのような方法を実行させるプログラム命令を含むコンピュータプログラムである。コンパイラは、プロセッサによる実行のためにメモリにロードするために、以下に説明するような適切な記憶媒体上に提供されてもよい。システムは、通常、コンパイラ２２０とコンピュータ２１０の組み合わせによって実装され、したがって、ハードウェアとソフトウェアの組み合わせを表すことができる。ハードウェア、すなわち装置またはマシンは、オプションで標準の汎用コンピューティングデバイスを含むか、または一部の実装では、ハードウェア、すなわちコンピューティングデバイスまたはシステムは、オプションで、アレイプロセッサなどのより特殊なコンポーネントを含む。ソフトウェアは、一般に、コンパイラ２２０と、コンパイラ２２０を実行するための環境（オペレーティングシステムなど）とを含む。コンパイラ２２０のプログラム命令は、通常、コンピュータ２１０のメモリにロードされ、１つまたは複数のプロセッサによって実行される。コンピュータプログラムは、メモリ、例えば、フラッシュメモリ、ハードディスクドライブなどにロードする前に、非一時的な媒体に格納される可能性がある。
【0152】
本明細書に記載のアプローチ、方法、および戦略は、オプションとして、次の３つの主要なステップを含む。
（１）パウリ文字列を使用した量子回路の巨視的用語シーケンスの実行。この順序付けは、「彩色問題」と呼ばれるグラフ理論の既知の問題に相当する。この問題の解を近似するために、一般的な貪欲なアルゴリズムが有益に使用される（非特許文献５７、２０）。さらに、この用語シーケンスは、次の２つのステップをサポートする。
（２）パウリ文字列を位相ガジェットに変換する。この変換は、「対角化」（非特許文献２２）と呼ばれる。
（３）位相ガジェットを、前述の位相多項式形式を使用して量子コンピュータでネイティブに実行できる量子ゲートに変換する（非特許文献９）。この変換は、「ＧｒａｙＳｙｎｔｈ」（非特許文献７）として知られるヒューリスティックを使用して効率的に実行できる。
（１）パウリ文字列を使用した量子回路の巨視的用語シーケンスの実行。この順序付けは、「彩色問題」と呼ばれるグラフ理論の既知の問題に相当する。この問題の解を近似するために、一般的な貪欲なアルゴリズムが有益に使用される（非特許文献５７、２０）。さらに、この用語シーケンスは、次の２つのステップをサポートする。
（２）パウリ文字列を位相ガジェットに変換する。この変換は、「対角化」（非特許文献２２）と呼ばれる。
（３）位相ガジェットを、前述の位相多項式形式を使用して量子コンピュータでネイティブに実行できる量子ゲートに変換する（非特許文献９）。この変換は、「ＧｒａｙＳｙｎｔｈ」（非特許文献７）として知られるヒューリスティックを使用して効率的に実行できる。
【0153】
化学回路の多くの以前のコンパイル戦略とは異なり、本開示の現在のアプローチは、量子ビット符号化、基底セット、選択分子など、多くの技術的問題の詳細にとらわれない。本開示のアプローチ、方法、および戦略は、ＵＣＣ仮設のための一般的なコンパイル戦略を提供する。
【0154】
実際、現在の編集戦略は、１つまたは複数のＵＣＣ Ａｎｓaｔｚｅを超えて利用することができる（「Ａｎｓaｔｚｅ」は「Ａｎｓａｔｚ」の複数形であることが理解される）。科学者はしばしば仮設、つまり知識に基づいた推測を行い、推測の結果を計算することに進むことを理解されたい。仮設は、特定の現象（分子、技術的機能システムなど）を記述するために使用される暫定的な数学的仮定を翻訳する。このようなさらなるアプリケーションの１つの例は、ＱＡＯＡ（量子近似最適化アルゴリズム）である。（非特許文献５０を参照せよ。このアプリケーションは、ＵＣＣ仮設と同様にトロッター化ハミルトニアンにも基づいており、少なくとも部分的に一般的な組み合わせ最適化問題を含む他のタイプのタスクに使用される。このような一般的な組み合わせ最適化問題の例には、巡回セールスマン問題に関連する供給ラインの最適化、およびレジスタの割り当てとジョブのスケジューリングが含まれる（非特許文献５１）。
【0155】
本明細書で生成されるような量子回路の他の潜在的な用途には、以下の１つまたは複数に関連する（限定されないが）機械計算の実行が含まれる。システム最適化、変分推論、シグナルフィルタリング、表現型と関連する一塩基多型（ＳＮＰ）を見つけるための遺伝子データ処理、供給ライン最適化問題、コンピューティングハードウェアにおけるレジスタ割り当て問題、ジョブスケジューリング問題、固体物理学、凝縮物質物理学、量子光学、核および／または素粒子物理学、人工知能（ＡＩ）、ニューラルネットワーク、自然言語処理（ＮＬＰ）、分子構造または量子進化の決定などのトロッター化を受けるハミルトニアンを有する暗号および／または量子システム（ここで、ハミルトニアンは量子系のエネルギーを表す場合がある）。量子回路は、当業者には明らかなように、機械計算の他の分野でも使用することができる。
【0156】
上述のように、そのような機械計算は、量子回路を生成するために使用される同じコンピュータシステム上で、または別個のコンピュータシステム上で実行され得る。量子回路の生成は通常、古典的なコンピュータシステムで実行されるが、結果として得られる量子回路は、量子コンピュータを含むコンピュータシステムでの実装を目的としている。
【0157】
本出願は、分子構造の調査を助けるためのＵＣＣ仮設の使用を記載した。仮設の選択によって、ヒルベルト空間のどの部分にアクセスして解を見つけることができるか、および解をどのようにパラメータ化するかが決まる。ＵＣＣ仮設は化学において有用である。なぜなら、化学物質はすでに特定の構造を持っていることが知られており、目的の解は、ＵＣＣ仮設によってアクセス可能なヒルベルト空間の部分空間内またはその近くにあり、結果のパラメータ化には意味的な意味があるからである。ＵＣＣ仮設は、前述のＮＬＰやＡＩなど、他の技術分野で使用される可能性がある。これらの領域では、ヒルベルト空間での表現とパラメータの解釈自体は重要ではない。このような状況でＵＣＣ仮設を使用すると、システムの構造に関する事前の知識を使用するのではなく、モデル化／最適化するシステムに構造を課すことになる（これは有益または有害である可能性がある）。より一般的には、ＮＬＰまたはＡＩ仮設は特定の形式を必要としない。これらのアプリケーションでは、抽象的な数学的概念の表現がどのように見えるべきかがわからないためである。むしろ、コーパス／データ収集の構造を解明しようとする動機がある。
【0158】
いくつかの実装例では、方法またはシステムを使用して、量子計算中に量子回路の状態の時間発展を監視することができる。ただし、量子回路の動作の途中で状態を観察すると、一般に状態／計算が変更される。したがって、ここで説明するようなコンパイラは、一般に、回路のグローバルセマンティクス（つまり、回路を適用した後の初期状態と対応する最終状態との関係）を保持することに重点を置いているが、中間状態については保証していない。ユーザが中間状態を保持したい回路内のポイントがわずかしかない場合、それらのポイントで回路に１つまたは複数のバリアを挿入できる。たとえば、複数のバリアを回路に挿入できる。そのようなバリアは同一性操作として扱われるかもしれないが、コンパイラによって行われる書き換えは、特定のバリアの前または後に完全に行われなければならず、回路内の特定のバリアのその時点での状態を保持する。
【0159】
結論として、様々な実装および例が本明細書に開示された。これらの実装および例は、網羅的であることを意図するものではなく、当業者は、本開示の範囲内にあるこれらの実装および例の多くの潜在的な変形および修正を認識するであろう。文脈が明らかに反対を示さない限り、特定の実装および例の特徴は通常、他の実装および例に組み込むことができることも理解されるであろう。要約すると、本明細書における様々な実装および例は、限定ではなく例示として開示されており、本発明の範囲は添付の特許請求の範囲で定義されている。
【図1】
【図2】
【図2A】
【図2B】
【図3A】
【図3B】
【図3C】
【図4】
【図5A】
【図5B】
【図5C】
【図5D】
【図6A】
【図6B】
【図6C】
【図7A】
【図7B】
【図8】
【図9A】
【図9A-1】
【図9B】
【図9B-1】
【図9C】
【図9C-1】
【図10】
【図11】
【手続補正書】
【提出日】2022-12-14
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
コンピュータが、ユニタリ結合クラスタ（ＵＣＣ、Ｕｎｉｔａｒｙ Ｃｏｕｐｌｅｄ Ｃｌｕｓｔｅｒ）仮設（Ａｎｓａｔｚ、初期状態）から量子回路を生成する方法であって、前記仮設は、励起演算子を含むパラメータ化された演算子による基準状態の励起を表し、前記仮設は、各励起演算子から決定されるマルチ量子ビットのパウリ（Ｐａｕｌｉ）演算子を含み、パウリ演算子を相互に交換するセットに分割し、セットごとにパウリ演算子を順序付け、
トロッター化（Ｔｒｏｔｔｅｒｉｚａｔｉｏｎ）によってパウリ演算子からパウリガジェットを生成し、ここで、パウリガジェットは、パウリ演算子とセットごとに同じ順序付けを持っており、
パウリガジェットの各セットを対角化して、前記パウリガジェットをフェーズガジェットに変換し、
位相ガジェットを１および２量子ビットのネイティブゲートに変換して、量子回路を生成し、
前記ユニタリ結合クラスタ仮設は、分子構造に対応する、方法。
【請求項2】
必要な交換セットの数を最小限に抑えるために、前記パウリ演算子を相互に交換する演算子のセットに分割することを含む、請求項１に記載の方法。
【請求項3】
グラフ彩色アルゴリズムを使用して前記パウリ演算子を分割することを含む、請求項１に記載の方法。
【請求項4】
前記パウリガジェットの各セットがクリフォード回路を使用して対角化される、請求項１に記載の方法。
【請求項5】
前記パウリガジェットの各セットは、（ｉ）クリフォード回路、（ｉｉ）フェーズガジェットのセット、（ｉｉｉ）逆クリフォード回路により表される、請求項４に記載の方法。
【請求項6】
前記クリフォード回路は、パウリガジェットの元の基底と、パウリガジェットが対応する位相ガジェットのセットによって表される新しい基底との間で変換する、請求項５に記載の方法。
【請求項7】
２つの量子ビットｉおよびｊとｍ個の相互に交換するパウリガジェットのセットＳについて、σｋｌがパウリガジェットｌからの量子ビットｋ上のパウリ文字（Pauli letter）であり、量子ビットｉまたはｊは共役によって対角化され、量子ビットｉとｊの間のＳの両側に最大１つのエンタングルゲートと２つのシングル量子ビットクリフォードゲートがあり、請求項４に記載の方法。
【請求項8】
前記条件が満たされない場合、量子ビットｉまたはｊの対角化は、重みが最小のパウリ文字列を見つけ、
対応するパウリガジェットをシングル量子ビットのクリフォードゲートとエンタングルゲートと共役させ、
すべてのクリフォードゲートが隣接するパウリガジェットの外に出るまで、残りのパウリガジェットを使ってクリフォードゲートを交換する、
請求項７に記載の方法。
【請求項9】
２量子ビットクリフォード（Ｃｌｉｆｆｏｒｄ）回路のパターンを見つけることにより、クリフォードピープホール最適化を実行し、見つかった２量子ビットクリフォード回路のパターンを、エンタングルゲートの数が少ない等価回路に置き換える、
請求項４に記載の方法。
【請求項10】
位相多項式形式を使用して前記量子回路を生成するために、前記位相ガジェットを１および２量子ビットのネイティブゲートに変換する、請求項１に記載の方法。
【請求項11】
ＧｒａｙＳｙｎｔｈ手順を使用する前記位相多項式形式を使用して前記位相ガジェットを変換する、請求項１０に記載の方法。
【請求項12】
コンピュータが、基準状態の励起を表す励起演算子を含むパラメータ化された演算子を使用して、ハミルトニアンから量子回路を生成する方法であって、各励起演算子からマルチ量子ビットのパウリ（Ｐａｕｌｉ）演算子を決定することを含み、
パウリ演算子を相互に交換するセットに分割し、セットごとにパウリ演算子を順序付け、
トロッター化によってパウリ演算子からパウリガジェットを生成し、前記パウリガジェットは、パウリ演算子とセットごとに同じシーケンスを有し、
パウリガジェットの各セットを対角化して、パウリガジェットをフェーズガジェットに変換し、
位相ガジェットを１および２量子ビットのネイティブゲートに変換して、量子回路を生成し、
前記ハミルトニアンは、分子構造に対応する、方法。
【請求項13】
前記マルチ量子ビットのパウリ演算子はパウリ文字列として実装される、請求項１または１２に記載の方法。
【請求項14】
前記ハミルトニアンは、量子近似最適化アルゴリズムに対応する、請求項１２に記載の方法。
【請求項15】
パウリ演算子からの量子回路のナイーブな合成に比べて、量子回路のもつれゲートの数および深さを減らすために使用される、請求項１または１２に記載の方法。
【請求項16】
システム最適化、変分推論、シグナルフィルタリング、表現型と関連する一塩基多型（ＳＮＰ）を見つけるための遺伝子データ処理、固体物理学、凝縮物質物理学、核および／または素粒子物理学、人工知能、ニューラルネットワーク、および／または分子構造または量子進化の決定などのトロッター化を受けるハミルトニアンを有する量子システムの少なくとも一つに関連する機械計算を、量子回路を使用して実行する、請求項１または１２に記載の方法。
【請求項17】
ユニタリ結合クラスタ（ＵＣＣ、Ｕｎｉｔａｒｙ Ｃｏｕｐｌｅｄ Ｃｌｕｓｔｅｒ）仮設（Ａｎｓａｔｚ、初期状態）から量子回路を生成する処理方法であって、前記仮設は、励起演算子を含むパラメータ化された演算子による基準状態の励起を表し、前記仮設は、各励起演算子から決定されるマルチ量子ビットのパウリ（Ｐａｕｌｉ）演算子を含み、
パウリ演算子を相互に交換するセットに分割し、セットごとにパウリ演算子を順序付け、
トロッター化（Ｔｒｏｔｔｅｒｉｚａｔｉｏｎ）によってパウリ演算子からパウリガジェットを生成し、ここで、パウリガジェットは、パウリ演算子とセットごとに同じ順序付けを持っており、
パウリガジェットの各セットを対角化して、前記パウリガジェットをフェーズガジェットに変換し、
位相ガジェットを１および２量子ビットのネイティブゲートに変換して、量子回路を生成し、
前記ユニタリ結合クラスタ仮設は、分子構造に対応する、処理方法をコンピュータに実行させる、コンピューティングハードウェア上で実行可能なソフトウェア製品。
【請求項18】
ユニタリ結合クラスタ（ＵＣＣ、Ｕｎｉｔａｒｙ Ｃｏｕｐｌｅｄ Ｃｌｕｓｔｅｒ）仮設（Ａｎｓａｔｚ、初期状態）から量子回路を生成するためのシステムであって、前記仮設は、励起演算子を含むパラメータ化された演算子による基準状態の励起を表し、前記仮設は、各励起演算子から決定されるマルチ量子ビットパウリ演算子を含み、
パウリ演算子を相互に交換するセットに分割し、パウリ演算子をセットごとに順序付けする分割手段と、
パウリ演算子とセットによる同じ順序付けを有するパウリガジェットであって、トロッター化によってパウリ演算子から前記パウリガジェットを生成するように構成された生成手段と、
パウリガジェットの各セットを対角化してパウリガジェットを位相ガジェットに変換するように構成された対角化手段と、
量子回路を生成するために、位相ガジェットを１および２量子ビットのネイティブゲートに変換する変換手段と、
を有し、
前記ユニタリ結合クラスタ仮設は、分子構造に対応する、システム。
【請求項19】
前記分割手段、前記生成手段、前記対角化手段、および前記変換手段のうちの少なくとも１つは、少なくとも１つのデータプロセッサ上で実行可能なコンパイラを使用して実装される、請求項１８に記載のシステム。
【請求項20】
基準状態の励起を表す励起演算子を含むパラメータ化された演算子を使用して、ハミルトニアンから量子回路を生成するためのシステムであって、各励起演算子からマルチ量子ビットパウリ演算子を決定するように構成され、
パウリ演算子を相互に交換するセットに分割し、パウリ演算子をセットごとに順序付けする分割手段と、
パウリ演算子とセットによる同じ順序付けを有するパウリガジェットであって、トロッター化によってパウリ演算子から前記パウリガジェットを生成するように構成された生成手段と、
パウリガジェットの各セットを対角化してパウリガジェットを位相ガジェットに変換するように構成された対角化手段と、
量子回路を生成するために、位相ガジェットを１および２量子ビットのネイティブゲートに変換する変換手段と、
を有し、
前記ユニタリ結合クラスタ仮設は、分子構造に対応する、システム。
【請求項21】
前記分割手段、前記生成手段、前記対角化手段、および前記変換手段のうちの少なくとも１つは、少なくとも１つのデータプロセッサ上で実行可能なコンパイラを使用して実装される、請求項２０に記載のシステム。
【国際調査報告】