特表 2023-521233 インピーダンス整合回路およびプラズマ給電システムおよび動作させるための方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-05-23

(54)【発明の名称】インピーダンス整合回路およびプラズマ給電システムおよび動作させるための方法

(51)【国際特許分類】

   H03H 11/28 20060101AFI20230516BHJP

   H03H 7/38 20060101ALI20230516BHJP

   H05H 1/46 20060101ALI20230516BHJP

【ＦＩ】

H03H11/28

H03H7/38 B

H05H1/46 R

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2022562696

(86)(22)【出願日】2021-04-12

(85)【翻訳文提出日】2022-10-14

(86)【国際出願番号】 EP2021059449

(87)【国際公開番号】W WO2021209390

(87)【国際公開日】2021-10-21

(31)【優先権主張番号】202020102084.6

(32)【優先日】2020-04-15

(33)【優先権主張国・地域又は機関】DE

(81)【指定国・地域】

(71)【出願人】

【識別番号】505169226

【氏名又は名称】トゥルンプフ ヒュッティンガー ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフト

【氏名又は名称原語表記】ＴＲＵＭＰＦ Ｈｕｅｔｔｉｎｇｅｒ ＧｍｂＨ ＋ Ｃｏ． ＫＧ

【住所又は居所原語表記】Ｂｏｅｔｚｉｎｇｅｒ Ｓｔｒａｓｓｅ ８０，Ｄ－７９１１１ Ｆｒｅｉｂｕｒｇ，Ｇｅｒｍａｎｙ

(74)【代理人】

【識別番号】100114890

【弁理士】

【氏名又は名称】アインゼル・フェリックス＝ラインハルト

(74)【代理人】

【識別番号】100098501

【弁理士】

【氏名又は名称】森田 拓

(74)【代理人】

【識別番号】100116403

【弁理士】

【氏名又は名称】前川 純一

(74)【代理人】

【識別番号】100134315

【弁理士】

【氏名又は名称】永島 秀郎

(74)【代理人】

【識別番号】100162880

【弁理士】

【氏名又は名称】上島 類

(72)【発明者】

【氏名】ビルガー ノルトマン

【テーマコード（参考）】

2G084

5J098

【Ｆターム（参考）】

2G084AA02

2G084AA04

2G084CC04

2G084DD57

2G084HH08

2G084HH22

2G084HH23

2G084HH24

2G084HH27

2G084HH28

2G084HH29

2G084HH43

5J098AA03

5J098AA11

5J098AA14

5J098AA16

5J098AC06

5J098AC10

5J098AC14

5J098AC18

5J098AC20

5J098AC29

5J098AD03

5J098AD05

5J098AD20

5J098AD22

(57)【要約】

インピーダンス整合回路（１１）、そのようなインピーダンス整合回路を備えたプラズマ給電システム（１）、および特に、高周波端子（ＲＦｉｎ）に接続された直列回路（１０）を有するそのようなプラズマ給電システムにおけるそのようなインピーダンス整合回路を動作させるための方法であって、この場合、直列回路は、少なくとも１つのリアクタンス、特にキャパシタンス（Ｃ１，Ｃ２）と、駆動制御回路（１２）が接続された駆動制御入力側（Ｇ）を有する少なくとも１つのスイッチング素子（Ｔ１，Ｔ２）とを含んでいる、インピーダンス整合回路（１１）、プラズマ給電システム（１）、および方法において、駆動制御回路がカプラ（１３）を介してイネーブル信号入力側に接続されていることを特徴とする。これにより、１つまたは複数のスイッチング素子において、僅かな損失のもとで僅かなスイッチング時間を達成することができる。

【特許請求の範囲】

【請求項1】

高周波端子（ＲＦｉｎ）に接続された直列回路（１０）を備えたインピーダンス整合回路（１１）であって、
前記直列回路（１０）は、少なくとも１つのリアクタンス、特にキャパシタンス（Ｃ１，Ｃ２）と、駆動制御回路（１２）が接続された駆動制御入力側（Ｇ）を有する少なくとも１つのスイッチング素子（Ｔ１，Ｔ２）とを含む、インピーダンス整合回路（１１）において、
前記駆動制御回路（１２）は、カプラ（１３）を介してイネーブル信号入力側（ｅｎａｂｌｅ）に接続されていることを特徴とする、インピーダンス整合回路（１１）。

【請求項2】

前記カプラ（１３）は、オプトカプラ、磁気式カプラ、電気機械式カプラ、または電気式カプラとして形成されている、請求項１記載のインピーダンス整合回路。

【請求項3】

前記カプラ（１３）は、アースに対して前記インピーダンス整合回路（１１）において生じるＨＦ電圧よりも大きい高電圧、特に前記直列回路（１０）において生じるＨＦ電圧よりも大きい高電圧、特に前記少なくとも１つのリアクタンス、特に前記キャパシタンス（Ｃ１，Ｃ２）および／または前記少なくとも１つのスイッチング素子（Ｔ１，Ｔ２）において生じるＨＦ電圧よりも大きい高電圧をブリッジするように設計されている、請求項１または２記載のインピーダンス整合回路。

【請求項4】

前記カプラ（１３）は、前記インピーダンス整合回路が動作中に前記高周波端子（ＲＦｉｎ）に印加される高周波に相応する高周波を分離するように設計されている、請求項１から３までのいずれか１項記載のインピーダンス整合回路。

【請求項5】

前記インピーダンス整合回路は、動作中に、すなわち前記ＨＦ端子（ＲＦｉｎ）に電圧が印加されているときに、前記１つまたは複数のスイッチング素子（Ｔ１，Ｔ２）をオンオフし、特に、前記ＨＦ電流が前記１つまたは複数のスイッチング素子（Ｔ１，Ｔ２）を通流しているときに当該スイッチング素子をスイッチオフするように設計されている、請求項１から４までのいずれか１項記載のインピーダンス整合回路。

【請求項6】

前記駆動制御回路（１２）は、前記カプラ（１３）内に統合されている、請求項１から５までのいずれか１項記載のインピーダンス整合回路。

【請求項7】

前記カプラ（１３）は、複数の個別部品から構成されている、請求項１から６までのいずれか１項記載のインピーダンス整合回路。

【請求項8】

前記カプラ（１３）は、集積回路として構成されている、請求項１から７までのいずれか１項記載のインピーダンス整合回路。

【請求項9】

前記駆動制御回路（１２）は、複数の個別部品から構成されている、請求項１から８までのいずれか１項記載のインピーダンス整合回路。

【請求項10】

前記駆動制御回路（１２）は、集積回路として構成されている、請求項１から９までのいずれか１項記載のインピーダンス整合回路。

【請求項11】

前記直列回路（１０）は、逆並列に接続された２つのトランジスタ、特に電界効果トランジスタを有し、前記トランジスタは、前記トランジスタのソース端子（Ｓ）に接続され、共通のソース電位に置かれている、請求項１から１０までのいずれか１項記載のインピーダンス整合回路。

【請求項12】

前記駆動制御回路（１２）は、少なくとも１つのチョーク（Ｌ３，Ｌ４）を介して供給電圧（Ｖｂｉａｓ）に接続されている、請求項１から１１までのいずれか１項記載のインピーダンス整合回路。

【請求項13】

前記駆動制御回路（１２）は、ソース電位に、特に直接接続されている、請求項１から１２までのいずれか１項記載のインピーダンス整合回路。

【請求項14】

前記駆動制御回路（１２）は、参照回路（１７）を介して前記直列回路（１０）の端子点、特にソース端子（Ｓ）、特にソース電位に接続されている、請求項１から１３までのいずれか１項記載のインピーダンス整合回路。

【請求項15】

前記端子点は、前記参照回路（１７）に直接接続されている、請求項１４記載のインピーダンス整合回路。

【請求項16】

前記参照回路（１７）は、分圧器（Ｒ３，Ｒ４）を有している、請求項１から１５までのいずれか１項記載のインピーダンス整合回路。

【請求項17】

前記参照回路（１７）は、１つ、特に２つの内部ＤＣ電圧源（Ｖ１，Ｖ２）を有し、前記内部ＤＣ電圧源（Ｖ１，Ｖ２）は、特に、それぞれ１つのコンデンサ（Ｃ３，Ｃ４）を有している、請求項１から１６までのいずれか１項記載のインピーダンス整合回路。

【請求項18】

前記２つの内部ＤＣ電圧源（Ｖ１，Ｖ２）は、直列に接続されており、特に同じ電圧を有している、請求項１から１７までのいずれか１項記載のインピーダンス整合回路。

【請求項19】

前記直列に接続された２つの内部ＤＣ電圧源（Ｖ１，Ｖ２）の共通の接続点は、前記ソース電位（Ｓ）に接続され、特に直接接続されている、請求項１８記載のインピーダンス整合回路。

【請求項20】

前記参照回路（１７）は、少なくとも１つのチョーク（Ｌ３，Ｌ４）を介して供給電圧（Ｖｂｉａｓ）に接続されている、請求項１から１９までのいずれか１項記載のインピーダンス整合回路。

【請求項21】

前記直列回路（１０）は、アース電位に置かれたソース電位を伴うスイッチングトランジスタを有する、請求項１から２０までのいずれか１項記載のインピーダンス整合回路。

【請求項22】

前記直列回路（１０）は、並列に接続された少なくとも２つのスイッチング素子を有する、請求項１から２１までのいずれか１項記載のインピーダンス整合回路。

【請求項23】

前記インピーダンス整合回路は、並列に接続された複数の直列回路（１０）を有し、該直列回路（１０）の各々には１つの駆動制御回路（１２）が接続されている、請求項１から２２までのいずれか１項記載のインピーダンス整合回路。

【請求項24】

前記直列回路（１０）内に設けられた前記キャパシタンス（Ｃ１，Ｃ２）は、異なる値を有する、請求項２０記載のインピーダンス整合回路。

【請求項25】

プラズマ給電システム（１）であって、高周波電力発生器（４０）と、基板をコーティングまたはエッチングするための、高周波によって動作されるプラズマプロセスの形態の負荷（２８）と、請求項１から２４までのいずれか１項記載のインピーダンス整合回路（１１）とを備えた、プラズマ給電システム（１）。

【請求項26】

プラズマ給電システムであって、高周波電力発生器（４０）と、基板をコーティングまたはエッチングするための、ＨＦによって動作されるプラズマプロセスの形態の負荷（２８）と、請求項１から２４までのいずれか１項記載の複数のインピーダンス整合回路（１１）を有するインピーダンス整合装置（９）とを備えたプラズマ給電システム。

【請求項27】

特に請求項２５または２６記載のプラズマ給電システムにおける、請求項１から２４までのいずれか１項記載のインピーダンス整合回路を動作させるための方法であって、
前記方法は、以下の方法ステップ：
ａ）１つまたは複数のスイッチング素子を、特に、１つまたは複数の駆動制御端子と、１つまたは複数のソース端子との間の十分に大きな正の電圧によってスイッチオンするステップと、
ｂ）１つまたは複数のスイッチング素子を、特に、１つまたは複数の駆動制御端子と、１つまたは複数のソース端子との間の十分な負の電圧によってスイッチオフするステップと、
ｃ）１つまたは複数のスイッチング素子の１つまたは複数のドレイン端子に高電圧を接続するステップであって、前記高電圧は、絶対値で見て、前記ドレイン端子と前記ソース端子との間の絶対値で見て最大の電圧よりも大きいステップと、
ｄ）１つまたは複数のスイッチング素子の１つまたは複数のドレイン端子から高電圧を遮断するステップとのうちの１つまたは複数を含む、方法。

【請求項28】

前記方法ステップｂ）およびｃ）は同時に行われる、請求項２７記載の方法。

【請求項29】

前記方法ステップａ）およびｄ）は同時に行われる、請求項２７または２８記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

発明の背景
本発明は、高周波端子（ＨＦ端子）に接続された直列回路を有するインピーダンス整合回路に関し、ここで、直列回路は、少なくとも１つのリアクタンス、特にキャパシタンスと、駆動制御回路が接続された駆動制御入力側を有する少なくとも１つのスイッチング素子とを含む。

【0002】

本発明は、そのようなインピーダンス整合回路を備えるプラズマ給電システムも含む。

【0003】

本発明は、特に上述したプラズマ給電システムにおける上述したインピーダンス整合回路を動作させるための方法も含む。

【0004】

本明細書で高周波（ＨＦ）とは、１ＭＨｚ以上の周波数を意味する。特に、この場合、１０ＭＨｚ以上の周波数を意味する。

【0005】

リアクタンスは、インダクタンスまたはキャパシタンスまたはその両方の組み合わせであってよい。

【0006】

そのようなインピーダンス整合回路は、ＨＦ励起されたプラズマプロセスにおいて使用されることが多い。ＨＦ励起されたプラズマプロセスは、例えば、建築ガラス、半導体、太陽光発電要素、フラットスクリーン、ディスプレイ等の製造において、基板をコーティング（スパッタリング）および／またはエッチングするために使用される。そのようなプロセスにおけるインピーダンスの多くは極めて迅速に変化する。なぜなら、インピーダンス整合の多くは極めて迅速に（数ミリ秒以内に）整合された方がよいからである。そのようなプロセスの電力は、数１００Ｗ（例えば３００Ｗ以上）であるが、数ｋＷや数１０ｋＷの場合も少なくない。このような電力では、インピーダンス整合回路内の電圧の多くは、１００Ｖ以上（例えば３００Ｖ以上）になり、１，０００Ｖ以上の場合も少なくない。そのような回路における電流は、数アンペア、多くは数１０Ａ、時には１００Ａ以上になり得る。そのような電圧および電流におけるインピーダンス整合回路を実現することは、既に大きな挑戦となっている。そのようなインピーダンス整合回路におけるリアクタンスの迅速な可変性は、さらに極めて高い挑戦を意味する。

【0007】

そのようなインピーダンス整合回路は、例えば独国特許出願公開第１０２０１５２２０８４７号明細書に示されており、同明細書ではインピーダンス整合網と称されている。そこに示されているリアクタンス１８，２０，２２は、インピーダンス整合を設定できるようにするために可変に調整可能である。可変の設定の１つの手段は、異なる値のリアクタンスを、電子的に駆動制御される半導体スイッチを用いて接続および遮断することにある。独国特許出願公開第１０２０１５２２０８４７号明細書の開示が参照され、本開示の対象となっている。

【0008】

そのようなインピーダンス整合回路では、接続されたインピーダンス整合回路において、リアクタンス、特にキャパシタンスを動的にＨＦパスに接続させる要求が生じる。このことは可及的に迅速に行うべきである。しかしながら、スイッチング過程では、スイッチング素子における損失が高まり、この損失は、スイッチング素子の熱的過負荷と破壊とを引き起こしかねない。損失および破壊の危険性を最小化するためには、短い切換時間を達成する必要がある。

【0009】

発明の課題
本発明の課題は、冒頭で述べたインピーダンス整合回路を発展させ、これによって、リアクタンス、特にキャパシタンスの接続時の上述の問題点を低減させることである。

【0010】

発明の説明
この課題は、本発明により、高周波端子に接続された直列回路を有するインピーダンス整合回路によって解決され、この場合、この直列回路は、少なくとも１つのリアクタンス、特にキャパシタンスと、駆動制御回路が接続された駆動制御入力側を有する少なくとも１つのスイッチング素子とを含み、この場合、駆動制御回路は、カプラを介してイネーブル信号入力側に接続されている。それにより、１つまたは複数のスイッチング素子において、僅かな損失のもとで僅かなスイッチング時間を達成することができる。この駆動制御回路は、好適には、少なくとも１つのスイッチング素子の駆動制御入力側を、当該少なくとも１つのスイッチング素子の状態が変更可能に、特に当該スイッチング素子のオンオフが可能になるように駆動制御可能に構成されている。カプラは、２つの分離された電位間で、特に電気的に分離された２つの電位間で、電気信号もしくは信号情報を伝送するために用いられる。つまりカプラの入力側および出力側には、異なる電位が存在してよい。カプラは、特に、スイッチング情報を駆動制御回路に伝送するために使用される。イネーブル信号入力側は、本発明の趣旨では、少なくとも１つのスイッチング素子の状態を変更すること、特にこのスイッチング素子をオンオフすることのできる信号入力側である。

【0011】

このカプラは、例えばオプトカプラ、磁気式カプラ、電気機械式もしくは電気式のカプラとして構成されてよい。磁気式カプラは、誘導式カプラとも称される。結合は、変化する磁場によって行われる。例えば、伝送器または変圧器は、インダクタンスを高める要素としてフェライトを伴って構成されてもよいし、あるいはフェライトを伴わずに構成されてもよい。電気式カプラは、容量式カプラとも称される。結合は、電場を介して行われる。電気式カプラについての典型的な例は、電気式コンデンサである。電気機械式カプラは、例えばリレーまたは圧電ベースのカプラであってよい。

【0012】

電気式カプラは、アースに対してインピーダンス整合回路において生じるＨＦ電圧よりも大きい高電圧、特に直列回路において生じるＨＦ電圧よりも大きい高電圧、特に少なくとも１つのリアクタンス、特にキャパシタンスおよび／または少なくとも１つのスイッチング素子において生じるＨＦ電圧よりも大きい高電圧をブリッジするように設計されてよい。特に、高電圧は、３００Ｖ以上、特に１，０００Ｖ以上であり得る。

【0013】

電気式カプラは、インピーダンス整合回路が動作中に高周波端子に印加される高周波に相応する高周波（ＨＦ）を分離するように設計されてよい。特に、ＨＦは、１ＭＨｚ以上、特に１０ＭＨｚ以上であってよい。

【0014】

インピーダンス整合回路は、動作中に、すなわちＨＦ端子にＨＦ電圧が印加されているときに、１つまたは複数のスイッチング素子をオンオフし、特に、ＨＦ電流が１つまたは複数のスイッチング素子を通流しているときに当該スイッチング素子をスイッチオフするように設計されてよい。ＨＦ電流は、この場合、通流状態において１Ａ以上、特に１０Ａ以上、好適には１００Ａ以上であってよい。

【0015】

駆動制御回路がカプラ内に統合されている場合、特別な利点が生じる。これにより、省スペースの配置構成が生じ得る。

【0016】

カプラは、個別部品から構成されてよい。例えば、カプラは、オプトカプラと組み合わせて光導波路として、変圧器、変換器、コンデンサとして、個々のコンポーネントからなる組み合わせとして、または複数の特性を１つにまとめた部品、例えば磁気結合と容量結合とを備えた変換器として構成されてよい。

【0017】

代替的に、カプラは、集積回路として構成されてもよい。特にカプラは、デジタルカプラ回路に構成されてもよい。

【0018】

駆動制御回路は、個別部品から構成されてもよい。代替的に、駆動制御回路は、集積回路として構成されてもよい。

【0019】

直列回路は、逆直列に接続された２つのトランジスタ、特に電界効果トランジスタを有することができ、これらのトランジスタは、電界効果トランジスタの場合には自身のソース端子に接続され、バイポーラトランジスタの場合にはエミッタに接続され、共通のソース電位もしくはエミッタ電位に置かれている。共通のソース電位もしくはエミッタ電位に置かれ、インピーダンス整合回路によって伝送すべき信号の周波数で共振する駆動制御回路は、ゲート－ソースキャパシタンスもしくはベース－エミッタキャパシタンスの迅速な再充電を可能にする。

【0020】

駆動制御回路は、少なくとも１つのチョークを介して供給電圧に接続されてよい。これにより、駆動制御回路の分離を行うことができる。好適には、２つのチョークが設けられている。特に、供給電圧の端子と駆動制御回路の端子との間にそれぞれ１つのチョークが設けられている。これらのチョークは、駆動制御回路および場合によってはカプラの平均供給電流を供給するように構成されている。これらのチョークは、高速なスイッチングエッジを伝送しないように構成されている。高速なスイッチングエッジとは、１ｍｓ以下、特に１００μｓ以下、好適には１０μｓ以下のエッジ持続時間（１０％～９０％）を意味する。チョークは、特に同じインダクタンスを有することができる。

【0021】

駆動制御回路は、ソース電位もしくはエミッタ電位に、特に直接接続されてもよい。特に、駆動制御回路は、参照回路を介して直列回路の端子点、特にソース端子、特にソース電位に接続されてもよい。参照回路は、供給電圧をソース電位に対してバイポーラで参照するために構成されてよく、特にそのために使用されてもよい。したがって、負の供給電圧をさらなるチョークを介して駆動制御回路に導く必要はない。参照回路は、伝送すべき信号の周波数と共振し得る。バイポーラ供給電圧は、ゲート－ソースキャパシタンスのより迅速な再充電に有用である。さらに、ゲート－ソース電圧に結合する高周波信号を補償することができる。

【0022】

端子点は、参照回路に直接接続してもよい。それにより、参照回路は、伝送すべき信号の周波数と特に良好に共振することができる。

【0023】

参照回路は、分圧器を有することができる。これにより、分離された供給電圧を参照することができる。分圧器は、特に直列に接続された２つの抵抗を有することができる。これらの抵抗は、特に同じ値を有することができる。

【0024】

直列に接続された２つの抵抗の接続点は、ソース電位に接続されてよく、特に直接接続されてもよい。

【0025】

参照回路は、１つ、特に２つの内部ＤＣ電圧源を有することができ、この場合、内部ＤＣ電圧源は、特にそれぞれ１つのコンデンサを有する。特に、１つのまたは複数の内部ＤＣ電圧源は、それぞれ１つのキャパシタンスからなり得る。各キャパシタンスは、１つまたは複数のコンデンサから形成されてもよい。

【0026】

２つの内部ＤＣ電圧源は、直列に接続されてよく、特に同じ電圧を有することができる。

【0027】

直列に接続された２つの内部ＤＣ電圧源の共通の接続点は、ソース電位に接続され、特に直接接続されてもよい。

【0028】

直列に接続された２つの内部ＤＣ電圧源の共通の接続点は、分圧器に、特に分圧器の２つの抵抗の接続点に接続されてもよい。これにより、２つの電圧源の電圧を一定に維持することができる。

【0029】

参照回路は、少なくとも１つのチョークを介して供給電圧に接続されてよい。チョークのインダクタンスは、駆動制御回路もしくは参照回路から供給電圧に流れるＨＦ電流が無視できるほど僅かになるように設計仕様されてもよい。

【0030】

供給電圧は、電圧源を、トランジスタのスイッチングのために相応に設定された固定の電位に保持することができる。

【0031】

直列回路は、アース電位に置かれたソース電位を伴うスイッチングトランジスタを有し得る。

【0032】

直列回路は、並列に接続された少なくとも２つのスイッチング素子を有し得る。それにより、電流強度を高めることができる。

【0033】

インピーダンス整合回路は、複数の並列に接続された直列回路を有することができ、該直列回路の各々には駆動制御回路が接続されている。

【0034】

直列回路内に設けられたリアクタンス、特にキャパシタンスは、異なる値を有し得る。

【0035】

上記課題は、高周波電力発生器と、基板をコーティングまたはエッチングするための、ＨＦによって動作されるプラズマプロセスの形態の負荷と、上述したインピーダンス整合回路とを備えたプラズマ給電システムによっても解決される。

【0036】

上記課題は、高周波電力発生器と、基板をコーティングまたはエッチングするための、ＨＦによって動作されるプラズマプロセスの形態の負荷と、複数の上述したインピーダンス整合回路を有するインピーダンス整合装置とを備えたプラズマ給電システムによっても解決される。

【0037】

上記課題は、特に上述したプラズマ給電システムにおける上述したインピーダンス整合回路を動作させるための方法であって、以下の方法ステップ：
ａ）１つまたは複数のスイッチング素子を、特に、１つまたは複数の駆動制御端子と、１つまたは複数のソース端子との間の十分に大きな正の電圧によってスイッチオンするステップと、
ｂ）１つまたは複数のスイッチング素子を、特に、１つまたは複数の駆動制御端子と、１つまたは複数のソース端子との間の十分な負の電圧によってスイッチオフするステップと、
ｃ）１つまたは複数のスイッチング素子の１つまたは複数のドレイン端子に高電圧を接続するステップであって、この場合、高電圧は、絶対値で見て、ドレイン端子とソース端子との間の絶対値で見て最大の電圧よりも大きいステップと、
ｄ）１つまたは複数のスイッチング素子の１つまたは複数のドレイン端子から高電圧を遮断するステップとのうちの１つまたは複数を含む方法によっても解決される。

【0038】

上述の方法ステップｂ）およびｃ）は、好適には同時に行うことができる。

【0039】

上述の方法ステップａ）およびｄ）は、好適には同時に行うことができる。

【0040】

本発明のさらなる利点は、明細書および図面から明らかとなる。同様に、上述しかつさらに以下で説明される特徴は、本発明によれば、それ自体それぞれ個別に、あるいは複数の任意の組み合わせにおいて使用することができる。図示され説明される実施形態は、完結された列挙として理解されるべきではなく、むしろ、本発明を説明するための例示的な特徴を有するものである。

【図面の簡単な説明】

【0041】

【図1】インピーダンス整合回路を備えたプラズマ給電システムを示す図である。

【図2】インピーダンス整合回路の一部を示す図である。

【図3】参照回路を示す図である。

【0042】

図１は、高周波電力発生器４０を備えるプラズマ給電システム１を示しており、この高周波電力発生器４０は、インピーダンス整合回路１１を介して負荷２８、特にプラズマ負荷に接続されている。インピーダンス整合回路１１は、インピーダンス整合装置９の構成部品である。インピーダンス整合回路１１は、図示の実施例では、リアクタンス１８，２０，２２を含んでおり、これらのリアクタンス１８，２０，２２はそれぞれ、駆動制御回路１２，１４，１６を介して、それらのリアクタンス値を変更するために駆動制御される。駆動制御回路１２，１４，１６は、制御部３２によって駆動制御される。例えば電流および電圧、順方向電力および反射電力、ならびに／またはインピーダンス絶対値および位相角を検出する測定素子２４，２６を有し得る測定装置２５を介して制御部３２に接続されている。測定装置２５によって求められた変量に基づいて、例えば、負荷２８で反射される電力または反射係数を求めることができる。反射される電力は、整合エラーが存在している場合に、つまり負荷２８のインピーダンスが電力発生器４０の出力インピーダンスに整合されていない場合に発生する。代替的または付加的に、対応する測定装置が、インピーダンス整合装置９の入力側または内部に配置されてもよい。インピーダンス整合装置１０は、負荷２８の入力側における負荷インピーダンス２７を、インピーダンス整合回路１０の入力側における、つまり電力発生器側での変換された負荷インピーダンス２９に変換するのに適している。

【0043】

図２は、インピーダンス整合回路１１の一部を示している。直列回路１０は、ここでは電界効果トランジスタとして構成されている２つのスイッチング素子Ｔ１，Ｔ２を含む。これらのスイッチング素子Ｔ１，Ｔ２は、それらのソース端子Ｓにおいて相互に接続されており、つまり逆直列に接続されている。さらに、直列回路１０は、ここではキャパシタンスＣ１，Ｃ２を含む。より一般的な形態では、直列回路１０は、少なくとも１つのリアクタンス、特にキャパシタンスＣ１，Ｃ２と、少なくとも１つのスイッチング素子Ｔ１，Ｔ２とを含む。そのような直列回路１０は、図１のリアクタンス１８，２０，２２のうちの１つの一部であってよい。リアクタンスはインダクタンスまたはキャパシタンスＣ１，Ｃ２であってよい。特に、可変のリアクタンス１８，２０，２２は、上述した直列回路１０のように構成され並列に接続された複数の直列回路を有し得る。

【0044】

図２に示されている装置は、キャパシタンスＣ１，Ｃ２をＨＦパスに動的に接続するのに適している。ＨＦ路への端子は、ＲＦｉｎによって示されており、電力発生器４０への端子に相当する。

【0045】

図２の回路の動作は以下のように説明することができる：
インピーダンス整合回路１０内のキャパシタンスＣ１，Ｃ２が接続されるべき場合、スイッチング素子Ｔ１，Ｔ２はスイッチオンされ、つまり導通接続される。このことは、本発明の場合には、２つの駆動制御端子Ｇと２つのソース端子Ｓとの間の十分に大きな正の電圧によって行うことができる。

【0046】

インピーダンス整合回路１０内のキャパシタンスＣ１，Ｃ２が遮断されるべき場合、スイッチング素子Ｔ１，Ｔ２はスイッチオフされ、つまり非導通接続される。このことは、本発明の場合には、２つの駆動制御端子Ｇと２つのソース端子Ｓとの間の十分な負の電圧によって行うことができる。スイッチオフされた状態では、スイッチング素子Ｔ１，Ｔ２の特定の実施形態の場合、詳細には市販のＭＯＳＦＥＴの場合、ソース端子Ｓとスイッチング素子Ｔ１，Ｔ２のドレイン端子Ｄ１，Ｄ２との間の電圧は正でないことが許される。なぜならば、そうでないと、スイッチング素子Ｔ１，Ｔ２が、内部の寄生ダイオードを介して導通状態になり、スイッチング素子Ｔ１，Ｔ２が破壊されかねないからである。しかしながら、非導通状態ではスイッチング素子Ｔ１，Ｔ２にＨＦ電圧が端子ＲＦｉｎもしくはＲＦｏｕｔを介して印加され、このＨＦ電圧は極めて高く、正にも負にも形成可能であるため、この要求は、外部配線によって保証された方がよい。この外部配線は、本明細書では高電圧ＨＶの接続によって行うことができる。この高電圧ＨＶは、直流電圧であってよい。この高電圧ＨＶは、絶対値で見てドレイン端子Ｄ１，Ｄ２のうちの１つに発生する最大負電圧よりも大きい方がよい。この高電圧ＨＶは、さらなるスイッチング素子Ｔ３を介して接続可能であり、すなわち、このさらなるスイッチング素子Ｔ３は、動作中、駆動制御回路１２がスイッチング素子Ｔ１，Ｔ２をスイッチオフ、つまり非導通接続にした場合に、スイッチオン、つまり導通接続される。

【0047】

さらなるスイッチング素子Ｔ３および高電圧ＨＶは、ＨＦフィルタリング装置を介して、特にＲＬ素子を介して高周波から保護することができる。このＲＬ素子は、本明細書では、それぞれ直列に接続されたそれぞれ１つの抵抗Ｒ１，Ｒ２およびそれぞれ１つのインダクタンスＬ１，Ｌ２を有している。

【0048】

スイッチング素子が再びスイッチオン、すなわち導通接続された場合、高電圧ＨＶはスイッチング素子Ｔ１，Ｔ２から分離させた方がよく、つまりさらなるスイッチング素子Ｔ３は、直列回路１０に高電圧による負荷をかけないために、スイッチオフ、すなわち非導通接続にした方がよい。

【0049】

図２の配置構成は、プリント基板（ＰＣＢ）上で実現されてもよい。

【0050】

スイッチング素子Ｔ１，Ｔ２は、駆動制御回路１２により、その駆動制御端子Ｇにおいて駆動制御される。これは、イネーブル信号入力側（ｅｎａｂｌｅ）に接続されたカプラ１３からのスイッチング信号を受け取る。スイッチング過程では、スイッチング素子Ｔ１，Ｔ２において高められた損失が発生し、これらの損失は、スイッチング素子Ｔ１，Ｔ２の熱的過負荷および破壊につながりかねない。損失および破壊の危険性を最小化するためには、僅かなスイッチング時間を達成する必要がある。

【0051】

スイッチング素子Ｔ１，Ｔ２は、共通のソース電位に置かれている。共通のソース電位に置かれ、電力発生器４０によって生成された高周波信号の周波数で共振する駆動制御回路１２は、スイッチング素子Ｔ１，Ｔ２のゲート－ソースキャパシタンスの迅速な再充電を可能にする。

【0052】

駆動制御回路１２，１４，１６は、同じように構成されてもよい。カプラ１３は、駆動制御回路１２，１４，１６内に統合されていてもよく、または制御部３２に実装されていてもよい。カプラ１３は、複数の個別部品から構成されていてもよい。カプラ１３は、オプトカプラ、磁気式カプラ、電気式カプラ、電気機械式カプラ、または情報伝送のための任意の装置として、特にデジタルカプラとして、特に集積回路として実現されてもよい。駆動制御回路１２は、個別部品から、またはカプラ１３に統合して実現可能である。

【0053】

供給電圧Ｖｂｉａｓは、ＨＦチョークＬ３，Ｌ４を介して駆動制御回路１２に提供される。これらのチョークＬ３，Ｌ４により、駆動制御回路１２は分離される。チョークＬ３，Ｌ４は、駆動制御回路１２および場合によってはカプラ１３の平均供給電流のみを供給する。高速のスイッチングエッジは、もはやチョークＬ３，Ｌ４を介して伝送する必要がない。例えばスイッチングエッジの際の駆動制御回路１２の供給入力側における電圧が損なわれないようにするために、付加的に参照回路１７が駆動制御回路１２の供給入力側に設けられてもよい。これは、一方では、駆動制御回路１２の入力側における電圧を安定化するように構成されている。参照回路１７のさらなる機能は、図３に関連して説明される。

【0054】

図２中ＧＮＤ／ＲＦｏｕｔと記された電位は、ＨＦ出力側として利用可能である。キャパシタンスＣ２は、ＧＮＤに置かれたソース電位を有するさらなるスイッチングトランジスタによって置き換えることができる。

【0055】

図３に詳細に示されている参照回路１７は、供給電圧Ｖｂｉａｓをソース電位に対してバイポーラで参照するために構成されてよく、特にそのために使用することができる。したがって、負の供給電圧をさらなるチョークを介して駆動制御回路１２に導く必要はない。参照回路１７は、直列回路、特にソース端子Ｓの電位に接続されてもよい。そうすれば、参照回路１７も同様に電力発生器４０によって生成された信号の周波数と共振する。そのようなバイポーラ供給電圧は、ゲート－ソースキャパシタンスのより迅速な再充電のために有用である。さらに、ゲート－ソース電圧に結合するＨＦ信号を補償することができる。参照回路１７は、必ずしもバイポーラ電圧を生成する必要はない。チョークＬ４を介してＧＮＤと接続された電位とソース電位（Ｓ）との接続も同様に可能である。

【0056】

図３は、参照回路１７を示す。この参照回路１７は、抵抗Ｒ３，Ｒ４およびキャパシタンスＣ３，Ｃ４を含む。参照回路１７は、分圧器Ｒ３，Ｒ４と、２つの内部ＤＣ電圧源Ｖ１，Ｖ２とを有しており、この場合、内部ＤＣ電圧源は、それぞれ１つのコンデンサＣ３，Ｃ４を有する。

【0057】

２つの抵抗Ｒ３，Ｒ４は、直列に接続されている。

【0058】

直列に接続された２つの抵抗Ｒ３，Ｒ４の両方の共通の接続点は、ソース端子Ｓに接続されている。

【0059】

直列に接続された２つの抵抗Ｒ３，Ｒ４の両方の共通の接続点は、特に、直列に接続された２つの内部ＤＣ電圧源Ｖ１，Ｖ２の共通の接続点にも接続されている。

【0060】

２つの内部ＤＣ電圧源Ｖ１，Ｖ２は、直列に接続されている。各ＤＣ電圧源Ｖ１，Ｖ２は、それぞれキャパシタンスＣ３，Ｃ４からなる。各キャパシタンスＣ３，Ｃ４は、１つまたは複数のコンデンサから実現されてもよい。

【0061】

直列に接続された２つの内部ＤＣ電圧源Ｖ１，Ｖ２の共通の接続点は、ソース端子Ｓに接続されている。

【0062】

供給電圧Ｖｂｉａｓは、固定の出力電圧を伴う電流供給として構成されてもよく、この固定の出力電圧は、２つのキャパシタンスＣ３，Ｃ４をチョークＬ３，Ｌ４を介して再充電する、すなわちチョークＬ３，Ｌ４によってフィルタリングされた電流を用いて、駆動制御回路１２が直列回路１０の駆動制御のために消費した電荷を補給する。

【0063】

そのようなインピーダンス整合回路１１は、例えば独国実用新案第２０２０２０１０３５３９号明細書にも示されており、そこではインピーダンス整合装置１１とも称されている。そこに示されているリアクタンス１８，２０，２２は、インピーダンス整合を設定できるようにするために同様に可変に調整可能である。可変の設定の１つの手段は、異なる値のリアクタンスを、電子的に駆動制御される半導体スイッチを用いて接続および遮断することである。独国実用新案第２０２０２０１０３５３９号明細書の開示も参照され、本開示の対象となっている。特に、本明細書で説明している直列回路１０は、上記独国実用新案明細書で説明している回路装置１１６のように構成されてもよい。

【図1】

【図2】

【図3】

【国際調査報告】