知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-05-25
(54)【発明の名称】ビジョンセンサ用のピクセル回路及び方法
(51)【国際特許分類】
H04N 25/77 20230101AFI20230518BHJP
H04N 25/47 20230101ALI20230518BHJP
【ＦＩ】
H04N25/77
H04N25/47
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2022558351
(86)(22)【出願日】2021-04-01
(85)【翻訳文提出日】2022-09-26
(86)【国際出願番号】 EP2021058769
(87)【国際公開番号】W WO2021198498
(87)【国際公開日】2021-10-07
(31)【優先権主張番号】63/004,110
(32)【優先日】2020-04-02
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】520207608
【氏名又は名称】プロフェシー
【氏名又は名称原語表記】ＰＲＯＰＨＥＳＥＥ
【住所又は居所原語表記】７４ ｒｕｅ ｄｕ Ｆａｕｂｏｕｒｇ Ｓａｉｎｔ Ａｎｔｏｉｎｅ， ７５０１２ ＰＡＲＩＳ， ＦＲＡＮＣＥ
(74)【代理人】
【識別番号】100114775
【弁理士】
【氏名又は名称】高岡 亮一
(74)【代理人】
【識別番号】100121511
【弁理士】
【氏名又は名称】小田 直
(74)【代理人】
【識別番号】100202751
【弁理士】
【氏名又は名称】岩堀 明代
(74)【代理人】
【識別番号】100208580
【弁理士】
【氏名又は名称】三好 玲奈
(74)【代理人】
【識別番号】100191086
【弁理士】
【氏名又は名称】高橋 香元
(72)【発明者】
【氏名】マトリン，ダニエル
(72)【発明者】
【氏名】バーク，デニス
(72)【発明者】
【氏名】ブービエ，クリスチャン
【テーマコード（参考）】
5C024
【Ｆターム（参考）】
5C024CY26
5C024GX07
5C024GX16
5C024GX18
5C024HX23
5C024HX29
5C024HX35
(57)【要約】
画像センサで使用するためのピクセル回路が提供される。ピクセル回路は、感光性素子に入射する光の輝度に応答して電流信号を生成するように構成された感光性素子と、感光性素子から電流信号を受信し、受信した電流信号に基づいて電圧信号を生成するように構成された変換器とを含む。ピクセル回路はまた、変換器に直列に電気的に結合され、変換器から電圧信号を受信するように構成されたキャパシタと、入力で、キャパシタに直列に電気的に結合され、出力で、キャパシタからの出力信号に基づいて増幅された信号を生成するように構成された増幅器であって、増幅器の出力と入力との間にフィードバックがない増幅器とを含む。さらにピクセル回路は、トリガ信号が生成されることに応答して増幅器をリセットするように構成されたリセット装置を含む。
【選択図】図１Ａ
【選択図】図１Ａ
【特許請求の範囲】
【請求項1】
複数のピクセルを含むセンサであって、各ピクセルが、感光性素子に入射する光の輝度に応答して電流信号を生成するように構成された感光性素子と、
前記感光性素子から前記電流信号を受信し、受信した前記電流信号に基づいて電圧信号を生成するように構成された変換器と、
前記変換器に直列に電気的に結合されて、前記変換器から前記電圧信号を受信するように構成されたキャパシタと、
入力で前記キャパシタに直列に電気的に結合され、出力で前記キャパシタからの出力信号に基づいて増幅された信号を生成するように構成された増幅器であって、前記増幅器の前記出力と前記入力との間にフィードバックが存在しない増幅器と、
前記増幅器の前記入力と前記出力との間に電気的に結合され、トリガ信号が生成されることに応答して前記増幅器をリセットするように構成されたリセット装置と
を備えるセンサ。
【請求項2】
前記増幅器が複数の積層トランジスタを含む、請求項１に記載のセンサ。
【請求項3】
前記複数の積層トランジスタがトランジスタを含み、前記トランジスタのゲートが前記トランジスタのドレイン又は前記トランジスタのソースに電気的に結合される、請求項２に記載のセンサ。
【請求項4】
前記増幅器の開ループ利得が前記積層トランジスタの数に関連付けられる、請求項３に記載のセンサ。
【請求項5】
前記増幅器の開ループ利得が、前記積層トランジスタの１つ又は複数のインアウトを切り替えることによって調整可能である、請求項２～４のいずれか一項に記載のセンサ。
【請求項6】
前記増幅器が複数の増幅器段を含む、請求項１～５のいずれか一項に記載のセンサ。
【請求項7】
前記増幅器の開ループ利得が、前記増幅器段の１つ又は複数のインアウトを切り替えることによって調整可能である、請求項６に記載のセンサ。
【請求項8】
各ピクセルが、前記増幅器の前記出力に電気的に接続され、前記増幅された信号が条件に一致すると前記トリガ信号を生成するように構成された比較器、
をさらに備える、請求項１～７のいずれか一項に記載のセンサ。
【請求項9】
前記条件が、前記増幅された信号の大きさが閾値以上であることを含む、請求項８に記載のセンサ。
【請求項10】
前記比較器が前記トリガ信号を外部読み出しシステムに出力するようにさらに構成される、請求項８又は９に記載のセンサ。
【請求項11】
前記外部読み出しシステムが、前記トリガ信号に応答して前記ピクセルにアクノリッジ信号を送信するように構成され、前記リセット装置が、前記アクノリッジ信号に応答して前記増幅器をリセットするようにさらに構成される、請求項１０に記載のセンサ。
【請求項12】
前記リセット装置が、前記比較器が前記トリガ信号を出力した後、及び前記外部読み出しシステムからのアクノリッジ信号の受信に関係なく、前記増幅器をリセットするようにさらに構成される、請求項１０又は１１に記載のセンサ。
【請求項13】
前記増幅器の前記出力と前記比較器の入力との間に直列に電気的に結合された別のキャパシタと、前記比較器の前記入力と基準信号との間に電気的に結合され、前記基準信号を前記比較器の前記入力として設定するように構成された別のリセット装置と
をさらに含む、請求項１～１２のいずれか一項に記載のセンサ。
【請求項14】
前記別のリセット装置が別のスイッチを含む、請求項１３に記載のセンサ。
【請求項15】
前記別のリセット装置が、前記別のリセット装置をアクティブ化することによって、前記基準信号を前記比較器の前記入力として設定するようにさらに構成される、請求項１３又は１４に記載のセンサ。
【請求項16】
前記リセット装置と前記別のリセット装置との間に電気的に結合され、前記リセット装置と前記別のリセット装置の動作の間に時間的遅延を設定するように構成された遅延回路、をさらに含む、請求項１３～１５のいずれか一項に記載のセンサ。
【請求項17】
前記基準信号が基準電圧を含む、請求項１３～１６のいずれか一項に記載のセンサ。
【請求項18】
前記増幅器の前記入力と前記出力の間にキャパシタが存在しない、請求項１～１７のいずれか一項に記載のセンサ。
【請求項19】
前記センサが少なくとも１つの時間的コントラストセンサを含む、請求項１～１８のいずれか一項に記載のセンサ。
【請求項20】
前記増幅器が、調整可能な開ループ利得を備える制御利得増幅器を含む、請求項１～１９のいずれか一項に記載のセンサ。
【請求項21】
前記増幅器の開ループ利得の大きさが１００未満である、請求項１～２０のいずれか一項に記載のセンサ。
【請求項22】
前記リセット装置がスイッチを含み、さらに、前記リセット装置が前記スイッチを閉じることによって前記増幅器の前記入力と前記出力との間の電圧をリセットするように構成される、請求項１～２１のいずれか一項に記載のセンサ。
【請求項23】
前記リセット装置が、前記増幅器の前記入力と前記出力との間の電圧をゼロに設定することによって前記増幅器をリセットするようにさらに構成される、請求項１～２２のいずれか一項に記載のセンサ。
【請求項24】
前記リセット装置が、前記増幅器から分離された基準信号に前記増幅された信号をリセットするようにさらに構成される、請求項１～２２のいずれか一項に記載のセンサ。
【請求項25】
ピクセル回路であって、感光性素子に入射する光の輝度に応答して電流信号を生成するように構成された感光性素子と、
前記感光性素子から前記電流信号を受信し、受信した前記電流信号に基づいて電圧信号を生成するように構成された変換器と、
前記変換器に直列に電気的に結合され、前記変換器から前記電圧信号を受信するように構成されたキャパシタと、
入力で、前記キャパシタに直列に電気的に結合され、出力で、前記キャパシタからの出力信号に基づいて増幅された信号を生成するように構成された増幅器であって、前記増幅器の前記出力と前記入力との間にフィードバックがない増幅器と、
前記増幅器の前記入力と前記出力との間に電気的に結合され、トリガ信号が生成されると前記増幅器をリセットするように構成されたリセット装置と
を備えるピクセル回路。
【請求項26】
前記増幅器の前記出力と前記入力との間に容量性フィードバックが存在しない、請求項２５に記載のピクセル回路。
【請求項27】
前記増幅器の前記出力に電気的に結合され、前記増幅された信号が条件に一致すると前記トリガ信号を生成するように構成された比較器をさらに備える、請求項２５に記載のピクセル回路。
【請求項28】
複数のピクセルを含むセンサを制御する方法であって、感光性素子に入射する光に応答して電流信号を受信することと、
前記電流信号を電圧信号に変換することと、
前記電圧信号に基づいてキャパシタによって分離電圧信号を生成することであって、前記分離電圧信号は前記電流信号から分離される、生成することと、
前記分離電圧信号に基づいて増幅器によって増幅された信号を生成することであって、前記増幅された信号と前記分離電圧信号との間には容量性フィードバックが存在しない、生成することと、
前記増幅された信号が条件に一致するとトリガ信号を生成することと、
前記トリガ信号が生成されると前記増幅器をリセットすることと
を含む方法。
【請求項29】
前記増幅器が複数の積層トランジスタを含む、請求項２８に記載の方法。
【請求項30】
前記複数の積層トランジスタがトランジスタを含み、前記トランジスタのゲートが前記トランジスタのドレイン又は前記トランジスタのソースに電気的に結合される、請求項２９に記載の方法。
【請求項31】
前記増幅器の開ループ利得が前記積層トランジスタの数に関連付けられる、請求項２９又は３０に記載の方法。
【請求項32】
前記増幅器の開ループ利得が、前記積層トランジスタの１つ又は複数のインアウトを切り替えることによって調整可能である、請求項２９～３１のいずれか一項に記載の方法。
【請求項33】
前記増幅器が複数の増幅器段を含む、請求項２８～３２のいずれか一項に記載の方法。
【請求項34】
前記増幅器の開ループ利得が、前記増幅器段の１つ又は複数のインアウトを切り替えることによって調整可能である、請求項３３３３に記載の方法。
【請求項35】
前記トリガ信号を外部読み出しシステムに出力すること、をさらに含む、請求項２８～３４のいずれか一項に記載の方法。
【請求項36】
前記トリガ信号を出力した後、前記外部読み出しシステムからアクノリッジ信号を受信すること、及び前記増幅器をリセットすること、
をさらに含む、請求項３５に記載の方法。
【請求項37】
前記トリガ信号を出力した後、及び前記外部読み出しシステムからのアクノリッジ信号の受信に関係なく、前記増幅器をリセットすること、をさらに含む、請求項３５又は３６に記載の方法。
【請求項38】
前記増幅器をリセットすることが、前記増幅器から分離された基準信号に前記増幅された信号をリセットすること、
を含む、請求項２８～３７２８のいずれか一項に記載の方法。
【請求項39】
前記増幅された信号を基準信号にリセットすることが、前記基準信号と、前記トリガ信号を生成するための比較器の入力との間に電気的に結合された別のリセット装置をアクティブ化することを含み、ここで別のキャパシタが前記増幅器と前記比較器の前記入力との間に直列に電気的に結合されている、
請求項３８に記載の方法。
【請求項40】
前記増幅器をリセットすることが、前記増幅器の前記出力と前記入力との間に電気的に結合された別のリセット装置を閉じることを含み、前記方法がさらに、前記増幅器をリセットした後、前記別のリセット装置を非アクティブ化することよりも遅れて前記リセット装置を非アクティブ化することを含む、
請求項３９に記載の方法。
【請求項41】
前記リセット装置と前記別のリセット装置との間に電気的に結合された遅延回路を用いて、前記リセット装置と前記別のリセット装置の動作の間に時間的遅延を設定すること、をさらに含む、請求項４０に記載の方法。
【請求項42】
前記基準信号が基準電圧を含む、請求項３８～４１のいずれか一項に記載の方法。
【請求項43】
前記センサが少なくとも１つの時間的コントラストセンサを含む、請求項２８～４２のいずれか一項に記載の方法。
【請求項44】
前記増幅器が、調整可能な開ループ利得を備える制御利得増幅器を含む、請求項２８～４３のいずれか一項に記載の方法。
【請求項45】
前記増幅器の開ループ利得の大きさが１００未満である、請求項２８～４３のいずれか一項に記載の方法。
【請求項46】
前記増幅器の開ループ利得の大きさが１０未満である、請求項２８～４３のいずれか一項に記載の方法。
【請求項47】
前記増幅された信号が条件に一致すると前記トリガ信号を生成することが、前記増幅された信号の大きさが閾値以上であるときに前記トリガ信号を生成すること、
を含む、請求項２８～４３のいずれか一項に記載の方法。
【請求項48】
前記増幅器をリセットすることが、前記増幅器の前記入力と前記出力との間に電気的に結合されたリセット装置をアクティブ化することを含む、請求項２８～４３のいずれか一項に記載の方法。
【請求項49】
前記増幅器をリセットすることが、前記増幅器の前記入力と前記出力との間の電圧をゼロに設定することを含む、請求項２８～４３のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本出願は、２０２０年４月２日に提出された米国仮特許出願第６３／００４，１１０号に付与された優先権を主張し、その内容は参照により完全な形で本明細書に組み込まれる。
【0002】
本開示は、一般に、センシングのためのセンサ及びピクセル回路の分野に関するものである。より具体的には、限定するものではないが、本開示は、ピクセル回路及びアーキテクチャを提供するためのシステム及び方法、並びにピクセル回路を有するビジョンセンサを実装及び使用するためのシステム及び方法に関する。本明細書に開示されるセンサ及び技術は、セキュリティシステム、自律走行車、及び迅速かつ効率的なモーション検出及び／又はモーションイベント駆動型データ取得から恩恵を受ける他のシステムなど、様々な用途及びビジョンシステムにおいて使用され得る。
【背景技術】
【0003】
現行の画像センサは、シーンのデジタル画像を撮影するために、半導体電荷結合素子（ＣＣＤ）、相補型金属酸化膜半導体（ＣＭＯＳ）センサ、Ｎ型金属酸化膜半導体（ＮＭＯＳ）センサ、又は他のセンサを構成する複数のピクセルを使用している。しかしながら、従来の画像センサは、各フレームがシーンのフル画像として撮影されるため、急激な動きの検出には時間がかかる。さらに、このような画像センサは大量のデータを生成し、撮影された画像から、例えばモーション情報をふるい分けるために必要な処理量を指数関数的に増大させる。
【0004】
多くのシステムでは、フル画像を撮影する既存の画像センサが提供する膨大な詳細情報を必要としない。例えば、セキュリティシステムやその他の監視システムでは、動きに関するデータのみに関心があり、動きのない画像の部分には関心がない場合がある。別の例として、自律走行車は、人間の知覚時間（一般に約１００ミリ秒以下）に匹敵する判断を下すために、撮影したデータを迅速かつ効率的に処理する必要がある。このような効率は、状況に関連する撮影データの部分を取得するために、大量のデータを（例えば、後処理によって）廃棄しなければならない場合に制限される。
【発明の概要】
【0005】
本開示の実施形態は、複数のピクセルを含むセンサを提供し得る。各ピクセルは、感光性素子に入射する光の輝度に応答して電流信号を生成するように構成された感光性素子と、感光性素子から電流信号を受信し、受信した電流信号に基づいて電圧信号を生成するように構成された変換器と、変換器に直列に電気的に結合されて、変換器から電圧信号を受信するように構成されたキャパシタと、入力でキャパシタに直列に電気的に結合され、出力でキャパシタからの出力信号に基づいて増幅された信号を生成するように構成された増幅器であって、増幅器の出力と入力との間にフィードバックが存在しない増幅器と、増幅器の入力と出力との間に電気的に結合され、トリガ信号が生成されることに応答して増幅器をリセットするように構成されたリセット装置とを備える。
【0006】
いくつかの実施形態では、センサは、コントラスト検出センサ又は動的ビジョンセンサとも呼ばれる、少なくとも１つの時間的コントラストセンサを備える。さらに、増幅器は、定義された利得を有してよく、いくつかの実施形態では、増幅器は、制御利得増幅器を含む。いくつかの実施形態では、増幅器の利得は制御可能又は調整可能であってよく、他の実施形態では、増幅器の利得は制御可能でも調整可能でもない。いくつかの実施形態では、増幅器の利得は、増幅器の積層トランジスタの数によって定義されてもよく、これは調整不可能である。他の実施形態では、増幅器の利得は、積層トランジスタのインアウトを切り替えること（ｓｗｉｔｃｈｉｎｇ ｉｎ ｏｒ ｏｕｔ）によって制御可能である。いくつかの実施形態では、増幅器の利得は、本明細書に開示されるように、増幅器段のインアウトを切り替えることによって制御可能である。
【0007】
本明細書に開示されるように、増幅器の実施形態は、制御利得増幅器を含んでいてもよい。制御利得増幅器は、複数の積層トランジスタを含んでもよい。いくつかの実施形態において、複数の積層トランジスタはトランジスタを含み、トランジスタのゲートは、トランジスタのドレイン又はソースに電気的に結合される。このようなトランジスタの１つ又は複数が、複数の積層トランジスタを実装するために使用されてもよい。
【0008】
いくつかの実施形態では、増幅器の開ループ利得は、積層トランジスタの数に関連する数に関連付けられる。例として、いくつかの実施形態では、増幅器の利得は１０未満である。他の実施形態では、利得は１０以上である。他の実施形態では、増幅器の利得は、２０以上、４０以下である。なおもさらなる実施形態では、増幅器の利得は、１００未満である。さらに、いくつかの実施形態では、増幅器は、本明細書に開示されるように、多段増幅器として実装される。
【0009】
いくつかの実施形態では、ピクセルは、増幅器の出力に電気的に結合され、増幅された信号が条件に一致したときにトリガ信号を生成するように構成された比較器をさらに備える。いくつかの実施形態では、条件は、増幅された信号の大きさが閾値以上であることを含む。
【0010】
いくつかの実施形態では、リセット装置はスイッチを含む。本明細書に開示されるように、リセット装置は、スイッチを閉じることによって、増幅器の入力と出力との間の電圧をリセットするように構成されてもよい。リセット装置は、増幅器の入力と出力との間の電圧をゼロに設定することによって増幅器をリセットするようにさらに構成されてもよい。
【0011】
いくつかの実施形態において、ピクセルは、増幅器の出力に電気的に結合され、増幅された信号が条件に一致したときにトリガ信号を生成するように構成された比較器をさらに備える。いくつかの実施形態では、比較器は、トリガ信号を外部読み出しシステムに出力するように構成される。外部読み出しシステムは、トリガ信号に応答してアクノリッジ信号をピクセルに送信するように構成されてもよい。いくつかの実施形態では、リセット装置は、アクノリッジ信号の受信に応答して増幅器をリセットするように構成されてもよい。他の実施形態では、リセット装置は、外部読み出しシステムへの出力としてトリガ信号を提供した後、増幅器をリセットするように構成されてもよい。すなわち、ピクセルは、それ自体をリセットするために、外部読み出しシステムからアクノリッジ信号を受信することを必要としない。
【0012】
本開示の実施形態と一致して、各ピクセルは、増幅器の出力と比較器の入力との間に電気的に直列に結合された別のキャパシタと、比較器の入力と基準信号との間に電気的に結合され、基準信号を比較器の入力として設定するように構成された別のリセット装置とを含んでもよい。いくつかの実施形態では、別のリセット装置は、別のスイッチを含む。いくつかの実施形態では、別のリセット装置はさらに、別のスイッチを閉じることによって、基準信号を比較器の入力として設定するように構成される。いくつかの実施形態では、リセット装置は、別のリセット装置の別のスイッチとは異なるスイッチを含む。
【0013】
いくつかの実施形態では、基準信号は基準電圧を含む。
【0014】
本開示の実施形態と一致して、各ピクセルは、スイッチと別のスイッチとの間に電気的に結合され、スイッチと別のスイッチとを操作する間の時間的遅延（例えば、第１のスイッチと第２のスイッチとを操作する間の時間的遅延）を設定するように構成された遅延回路を含んでもよい。本開示から理解されるように、スイッチの数は、本明細書で提供される例に限定されない。
【0015】
本開示の実施形態は、ビジョンセンサで使用するためのピクセル回路も提供し得る。ピクセル回路は、感光性素子に入射する光の輝度に応答して電流信号を生成するように構成された感光性素子と、感光性素子から電流信号を受信し、受信した電流信号に基づいて電圧信号を生成するように構成された変換器と、変換器に直列に電気的に結合され、変換器から電圧信号を受信するように構成されたキャパシタと、入力で、第１のキャパシタに直列に電気的に結合され、出力で、キャパシタからの出力信号に基づいて増幅された信号を生成するように構成された増幅器であって、増幅器の出力と入力との間にフィードバックがない増幅器と、増幅器の入力と出力との間に電気的に結合され、トリガ信号が生成されると増幅器をリセットするように構成されたリセット装置とを備える。
【0016】
本開示の実施形態は、複数のピクセルを有するセンサを制御するための方法をさらに提供し得る。この方法は、感光性素子に入射する光に応答して電流信号を受信することと、電流信号に基づいて電流信号を電圧信号に変換することと、電圧信号に基づいてキャパシタによって分離電圧信号を生成することであって、分離電圧信号は電流信号から分離される、生成することと、分離電圧信号に基づいて増幅器によって増幅された信号を生成することであって、増幅された信号と分離電圧信号との間には容量性フィードバックが存在しない、生成することと、増幅された信号が条件に一致するとトリガ信号を生成することと、トリガ信号が生成されると増幅器をリセットすることとを含む。
【0017】
本明細書の一部を構成する添付図面は様々な実施形態を示し、本記載とともに、開示された実施形態の原理及び特徴を説明する役割を果たす。
【図面の簡単な説明】
【0018】
【図1A】本開示の実施形態による、例示的なスーパーピクセルの概略図である。
【図1B】本開示の実施形態による、別の例示的なスーパーピクセルの概略図である。
【図1C】本開示の実施形態による、さらに別の例示的なスーパーピクセルの概略図である。
【図1D】本開示の実施形態による、なおもさらなる例示的なスーパーピクセルの概略図である。
【図2】本開示の実施形態による、例示的なピクセル回路の概略図である。
【図3】本開示の実施形態による、別の例示的なピクセル回路の概略図である。
【図4A】本開示の実施形態による、例示的な増幅器の概略図である。
【図4B】本開示の実施形態による、別の例示的な増幅器の概略図である。
【図4C】本開示の実施形態による、調整可能な開ループ利得を有する例示的な増幅器の概略図である。
【図4D】本開示の実施形態による、調整可能な開ループ利得を有するさらに別の例示的な増幅器の概略図である。
【図4E】本開示の実施形態による、調整可能な増幅器段を有する例示的な増幅器の概略図である。
【図6】本開示の実施形態による、画像センサを制御するための例示的な方法のフローチャートである。
【発明を実施するための形態】
【0019】
開示される実施形態は、非同期、時間ベースのセンシングを含む、ビジョンセンシングのためのシステム及び方法に関する。開示される実施形態は、ピクセル及びピクセル回路、並びにそのようなピクセル及びピクセル回路を有するビジョンセンサの実装及び使用に関する。有利なことに、例示的な実施形態は、高速で効率的なセンシングを提供することができる。本実施形態のさらなる利点は、競争力のあるピクセルサイズを有するビジョンセンサを実装するために、高度な半導体製造プロセス技術を最適に使用する能力を含む。さらに、本開示の実施形態は、セキュリティシステム、自律走行車、及び迅速かつ効率的なモーション又はイベント検出から利益を得る他のシステムなど、様々な用途及びビジョンシステムにおいて実装及び使用され得る。本開示の実施形態は、ビジョンシステムを一般的に参照して記載されるが、そのようなシステムは、カメラ、ＬＩＤＡＲ、又は他のセンサシステムの一部であってよいことが理解されよう。
【0020】
現行の画像又はビデオ処理システムにおいて、画像センサは、画像を再構成するために視覚情報を取得し、処理し得る。画像又はビデオ取得及び処理システムは、光センサのアレイを含むことができ、そのそれぞれは、視覚シーンの画像表現を再構成するために、視覚情報を取得し得る。このプロセスは、予め決められたペースで繰り返され得る。
【0021】
イベントベースのビジョンセンサは、相対的な光変化の時間的進化を追跡するために、予め設定された相対的閾値を超える時間的コントラストをピクセルごとに検出し（コントラスト検出、ＣＤ；時間的コントラスト、ＴＣ）、絶対強度のフレームフリーピクセルレベル測定（露光測定、ＥＭ）用のサンプリング点を定めることができる。ビジョンセンサは、記録データの時間精度、時間的冗長性の固有の抑制による後処理コストの低減、及びシーン内の広いダイナミックレンジの実現により、高速かつ低消費電力のマシンビジョンアプリケーションで人気を博している。時間的コントラスト（ＴＣ）に関する情報は、「イベント」：元のピクセルのＸ、Ｙ座標、タイムスタンプ、及びコントラスト極性を含むデータパケットの形態で符号化することができる。高い時間精度で視覚情報をサンプリングする個々のピクセルの能力から最大限の利益を得るために、イベントのタイミングを保持するには、早期タイムスタンプ及び高い読み出しスループットが重要であり得る。
【0022】
いくつかの実施形態では、リアルタイム人工ビジョン（「コンピュータビジョン」又は「マシンビジョン」とも呼ばれる）のために、ビジョン取得及び処理システムは、以前に取得した視覚情報に対する現在の視覚情報の変化を表すデータのみを取得及び処理するように構成され得る。そのようなセンサ又はビジョンシステムは、画像のフレームを生成しないことがある。そのような視覚センサは、例えば、コントラスト検出（ＣＤ）センサとしても知られる時間的コントラスト（ＴＣ）センサ、又は動的視覚センサ（ＤＶＳ）を含み得る。このようなセンサは、本開示において、「イベントベースのビジョンセンサ」又は一般に「ビジョンセンサ」と呼ばれる。
【0023】
例えば、ＴＣセンサは、現行の画像システムのようにフレーム単位で画像を記録することはない。その代わりに、ＴＣセンサの各ピクセルは、それが感知する光の時間微分を決定することができる。いくつかの実施形態では、任意選択的に、ピクセルは、さらに時間微分に対して何らかの処理を実行することができる。時間微分が予め設定された閾値を超えると、ピクセルは信号を出力することによって「イベント」を生成することができる。短いレイテンシで、ピクセルは、イベントに関連するデータをさらに送信することができる。いくつかの実施形態において、送信データは、ＴＣセンサ（例えば、２次元ピクセルマトリックスを有する）内に位置するピクセルの位置（例えば、ｘ座標及びｙ座標）を含むことができる。いくつかの実施形態では、送信データは、ピクセルによって感知された光強度の時間的進化の極性（例えば、正又は負の符号）を表す符号ビットと共に含むことができる。いくつかの実施形態では、送信データは、イベントの発生のタイムスタンプを含むことができる。いくつかの実施形態では、ピクセルの送信データは、（ｘ、ｙ、ｓ）値のフローを含み得、ここで、ｘ及びｙはピクセルの座標を表し、ｓは極性を表す。ｓの値は、ピクセルによって検出される光強度の相対的な変化を表すことができ、その際、ｓの値は変化の大きさを表すことができ、ｓの符号は変化の方向（例えば、増加又は減少）を表すことができる。いくつかの実施形態において、ＴＣセンサのピクセル回路は非同期的に動作し得、ＴＣセンサのピクセル回路は典型的にはタイムベースに対して量子化されない（例えば、クロックされない）。他の実施形態では、ＴＣセンサのピクセル回路は同期的に動作し得、ＴＣセンサのピクセル回路はタイムベースに対して量子化される（例えば、クロックされる）。
【0024】
上述したように、ビジョンセンサは、コントラスト検出（ＣＤ）センサ又は動的ビジョンセンサ（ＤＶＳ）としても知られている時間的コントラスト（ＴＣ）センサを含んでもよい。ビジョンセンサは、露光測定（ＥＭ）の有無、及びアナログ－デジタル変換器（ＡＤＣ）を含む他の動作又は構成要素の有無など、多くの異なる方法で実装することができる。また、構成要素の数も変わることができ（例えば、１つ対複数のＥＭ）、構成要素の位置も変わることができる（例えば、ピクセル内部対外部）。さらに、構成要素が非同期又は同期で動作すること、あるいはその両方の組み合わせを有することも可能である。具体的な配置や動作の種類は、ビジョンセンサの用途や要件に依存することが多い。
【0025】
本発明の実施形態は、任意のビジョンセンサにおいて有利に使用することができるピクセル回路及び特徴を提供する。例として、限定するものではないが、２次元ピクセルマトリックスを有するＴＣセンサで実装されたビジョンセンサは、本発明の実施形態及びその関連する特徴を組み込むことができる。さらなる例として、スーパーピクセルを使用するビジョンセンサは、本発明の実施形態及びその関連する特徴を組み込むことができる。例示的なスーパーピクセルを図１Ａ～１Ｄを参照して以下に記載する。スーパーピクセルの以下の記載は単なる例示であり、ビジョンセンサの他の形態が本発明の実施形態と共に利用され得ることが理解されよう。実際、上述したように、本発明の実施形態は、任意のタイプのビジョンセンサに有利に組み込まれ得る。
【0026】
図１Ａは、本開示の実施形態と一致する、例示的なスーパーピクセル１００Ａの概略図である。いくつかの実施形態では、スーパーピクセルは、従来の「ピクセル」よりも大きく、より多くの構成要素を含み得る。それというのも、それは２つ以上の感光性素子、例えば素子１０１及び１０３、並びに条件検出器１０５、ＡＤＣ１０９及び１１１、１１３などの制御及び通信論理を含み得るからである。
【0027】
感光性素子は、フォトダイオード（例えば、ｐ－ｎ接合又はＰＩＮ構造）又は光を電気信号に変換するように構成された他の任意の素子を含み得る。各フォトダイオード（例えば、素子１０１又は素子１０３）は、フォトダイオードに入射する光の強度に基づいて電流（例えば、Ｉｐｈ）を生成し得る。例えば、電流Ｉｐｈは、フォトダイオードに入射する光の強度に比例して生成される。
【0028】
図１Ａの例に示すように、スーパーピクセルは、同期ユニット１００ａ及び非同期ユニット１００ｂを含む。非同期ユニット１００ｂは、感光性素子１０１（ＰＤＣＤ、例えば、フォトダイオード）を含んでもよく、同期ユニット１００ａは、少なくとも１つの感光性素子１０３（ＰＤＥＭ、例えば、フォトダイオード）を含んでもよい。
【0029】
非同期ユニット１００ｂは、条件検出器１０５（ＣＤ）をさらに含んでもよい。図１Ａの例に示すように、検出器１０５は、第１の感光性素子１０１（ＰＤＣＤ）に電気的に接続され、第１の感光性素子１０１に入射する光のアナログ信号輝度が条件に一致すると、トリガ信号（図１Ａの例では「セット」と表示されている）を生成するように構成される。例えば、条件は、アナログ信号が閾値（例えば、電圧レベル又は電流レベル）を超えるかどうかを含み得る。アナログ信号は、電圧信号又は電流信号を含み得る。
【0030】
同期ユニット１００ａは、露光測定サブピクセル１０７を含んでもよい。露光測定サブピクセル１０７は、第２の感光性素子１０３（ＰＤＥＭ）に入射する光の輝度に基づいてアナログ測定値を生成するように構成されてもよい。図１Ａでは電圧信号ＶＦＤとして描かれているが、アナログ測定値は、代替的に電流信号を含み得る。同期ユニット１００ａは、アナログ測定値をデジタルデータ（図１Ａの例では「ｄｉｇ ｐｉｘ データ」と表示されている）に変換するためのアナログ／デジタル変換器（ＡＤＣ）１０９をさらに含んでもよい。露光測定サブピクセル１０７とＡＤＣ１０９の組み合わせを、「露光測定回路」と呼ぶことがある。したがって、露光測定回路は、第２の感光性素子１０３（ＰＤＥＭ）に電気的に接続され、第２の感光性素子１０３に入射する光の輝度に基づくアナログ信号をデジタル信号に変換するように構成されてもよい。条件検出器ＣＤによって検出された条件に基づいて出力する非同期ユニット１００ｂとは異なり、同期ユニット１００ａは、例えば、クロックサイクルに従ってのみＡＤＣからデジタルデータが出力されるように、クロック処理されてもよい。いくつかの実施形態では、露光測定サブピクセル１０７は同様に、第２の感光性素子１０３（ＰＤＥＭ）からの信号がクロックサイクルに従ってのみアナログ信号に変換されるようにクロック処理されてもよい。
【0031】
図１Ａにさらに示すように、条件を検出すると、条件検出器１０５（ＣＤ）は、非同期ユニット１００ｂの一部を形成する制御論理１１１に信号（図１Ａの例では「セット」と表示）を送信し得る。制御論理１１１は、スイッチ（図示せず）及び／又は論理ゲート１１３（図１Ａの例では「ＯＲ」ゲートとして描かれている）をトリガして、ＡＤＣ１０９をイネーブル（又は図１Ａの例で描かれているように「パワーアップ」）し得る。本明細書で使用される際、「イネーブル」は、ＡＤＣ１０９が入力されるＡＤＣ制御信号、ランプコードなどを使用して変換を実行し得るようなアクティブ化を指し得る。したがって、ＡＤＣ制御信号、ランプコードなどは、イネーブル時に使用するためにＡＤＣ１０９に連続的に入力されてもよい。
【0032】
制御論理１１１とスイッチ（図示せず）及び／又は論理ゲート１１３の組み合わせは、「論理回路」と呼ばれることがある。したがって、論理回路は、検出器１０５及び露光測定回路に電気的に接続され、トリガ信号（図１Ａの例では「セット」と表示）に応答して露光測定回路（又は、特に、露光測定回路のＡＤＣ１０９）をイネーブルにし、露光測定回路からデジタル信号（「ｄｉｇ ｐｉｘ ｄａｔａ」と表示）が読み出されると露光測定回路（又は、特に、露光測定回路のＡＤＣ１０９）をディスエーブルにするよう構成され得る。いくつかの実施形態では、論理回路は、露光測定回路（又は、特に、露光測定回路のＡＤＣ１０９）が、デジタル信号を出力した後に自動的にディスエーブルになるように、露光測定回路（又は、特に、露光測定回路のＡＤＣ１０９）を一時的にイネーブルにしてもよい。
【0033】
したがって、外部読み出しシステム（図示せず）にデジタルデータを読み出した後、ＡＤＣ１０９は、制御論理１１１に送信されるリセット信号（図１Ａの例では「クリア」と表示）を生成し得る。かくして、制御論理１１１は、スイッチ（図示せず）及び／又は論理ゲート１１３をトリガして、ＡＤＣ１０９をディスエーブル（又は図１Ａの例で描かれているように「パワーダウン」）し得る。本明細書で使用される際、「ディスエーブル」は、ＡＤＣ１０９が入力されるＡＤＣ制御信号、ランプコードなどを使用して変換を実行するような非アクティブ化を指し得る。しかしながら、ＡＤＣ制御信号、ランプコードなどは、ディスエーブル後になおもＡＤＣ１０９に入力されてもよい。
【0034】
いくつかの実施形態では、制御論理１１１の論理回路は、同期ユニット１００ａ（又は、特に、同期ユニット１００ａのＡＤＣ１０９）が、デジタル信号を出力した後に自動的にディスエーブルするように、同期ユニット１００ａ（又は、特に、同期ユニット１００ａのＡＤＣ１０９）を一時的にイネーブルし得る。例えば、リセット信号（図１Ａの例では「クリア」と表示）は、論理回路が条件検出器１０５から新しい「セット」信号を受信する準備が整うように、トリガ信号（図１Ａの例では「セット」と表示）に応答して論理回路によってイネーブルされた後に、ＡＤＣ１０９から制御論理１１１の論理回路に送信されてもよい。
【0035】
図１Ａにさらに示されるように、条件検出器１０５（ＣＤ）は、トリガ信号を外部読み出しシステムに伝達してもよい（図１Ａの例では「Ｒｅｑ」と表示）。条件検出器１０５（ＣＤ）は、その後、条件が再び検出され、トリガが生成され得るように条件検出器１０５（ＣＤ）をリセットするために使用されるアクノリッジ信号（図１Ａの例では「Ａｃｋ」と表示）を受信し得る。いくつかの実施形態では、外部読み出しシステムはまた、露光測定サブピクセル１０７及び／又はＡＤＣ１０９に制御信号を送信し得る。外部読み出しシステムとのすべての通信は、アドレス－イベント表現（ＡＥＲ）プロトコルなどのプロトコルによって支配されてもよく、及び／又は、クロックサイクルによって支配されてもよい。したがって、外部読み出しシステムは、スーパーピクセルから非同期にデータを読み出すように構成されたイベント読み出しシステムを含んでもよく、及び／又は、所定のクロックサイクルの間にスーパーピクセルからデータを読み出すように構成されたクロックト読み出しシステムを含んでもよい。
【0036】
図１Ａにさらに示すように、読み出しをアクティブ化するために、スイッチ（図示せず）及び／又は論理ゲート１１３（又は制御論理１１１）に外部制御を提供することもできる。例えば、スーパーピクセル１００Ａが閾値数のクロックサイクルの後に読み出しを返さなかった場合（例えば、閾値数のクロックサイクルの後に条件が満たされなかった場合）、外部読み出しシステムは、読み出しを強制するために制御信号を送信し得る。加えて、又は代替的に、外部読み出しシステムは、条件が検出されたかどうかにかかわらず、完全又は部分フレームを撮影するために、スーパーピクセル又は少なくともスーパーピクセルのグループ（例えば、スーパーピクセル１００Ａ）がトリガされるように、標準フレームモードで動作し得る。
【0037】
図１Ｂは、本開示の実施形態と一致する、別の例示的なスーパーピクセル１００Ｂである。図１Ｂのスーパーピクセル１００Ｂは、図１Ａのスーパーピクセル１００Ａと同様に機能するが、制御回路内のＯＲゲート１１３と共にスイッチ１１５（ＳＥＭ）をさらに含む。したがって、スイッチ１１５に適用される外部制御信号を用いて、図１Ｂのスーパーピクセル１００Ｂは、ＡＤＣ１０９がディスエーブルにされるときはいつでも露光測定サブピクセル１０７を抑制し得る。
【0038】
図１Ｃは、本開示の実施形態と一致する、さらに別の例示的なスーパーピクセル１００Ｃを描いている。図１Ｃのスーパーピクセル１００Ｃは、図１Ａのスーパーピクセル１００Ａと同様に機能するが、複数の露出測定サブピクセル、例えば、サブピクセル１０７ａ、１０７ｂ、及び１０７ｃをさらに含む。３つの露光測定サブピクセルで描かれているが、図１Ｃに描かれた実施形態は、ＡＤＣ１０９と対になる任意の数のサブピクセルで実施されてもよい。したがって、図１Ｃの実施形態は、例えば、平均化、合計化、又は、組み合わせられた測定値をデジタル信号に変換する前に複数の露光測定サブピクセルからの測定値を組み合わせることによって、より正確なデータを取り込むことを可能にし得る。加えて、又は代替的に、複数の露光測定サブピクセルからの測定値は、より高い解像度を達成するために、順次デジタル信号に変換されてもよい。
【0039】
図１Ｄは、本開示の実施形態と一致する、さらに別の例示的なスーパーピクセル１００Ｄを描いている。図１Ｄのスーパーピクセル１００Ｄは、図１Ｃのスーパーピクセル１００Ｃと同様に機能するが、ラッチ１１５をさらに含む。ラッチ１１５は、例えば、スイッチ（例えば、スイッチとして機能するように構成された１つ又は複数のトランジスタ）、静的ランダムアクセスメモリ（ＳＲＡＭ）の１つ又は複数のビット、又はそれらに類するものを含み得る。ＡＤＣ１０９とは別個のものとして描かれているが、いくつかの実施形態では、ラッチ１１５は、ＡＤＣ１０９に設けられたｎビットラッチの少なくとも１つのラッチを含み得る（例えば、図３ＡのＡＤＣ３００に関して後述するように）。
【0040】
一実施形態では、トリガ信号（図１Ｄの例では「セット」と表示）は、第１のサイクルＮ－１の間に制御論理１１１のアクティブ化を引き起こし得る。これに応答して、制御論理１１１は、イネーブル信号（図１Ｄの例では「パワーアップ」と表示）をＡＤＣ１０９に送信し得る。これに応答して、ＡＤＣ１０９は、第２のサイクルＮにおいて１つ又は複数の露光測定サブピクセル（例えば、サブピクセル１０７ａ、１０７ｂ及び１０７ｃ）からのアナログ信号の変換を開始し得る。さらに、ＡＤＣ１０９は、サイクルＮの開始時又は開始前に、ラッチ１１５を設定し、制御論理１１１に信号（図１Ｄの例では「クリア」と表示）を送信し、制御論理１１１がサイクルＮ中にいつでも新しいトリガ信号を生成する準備ができているようにしてもよい。したがって、図１２の例に描かれるように、及び以下でさらに説明するように、新しい露光／変換が第３のサイクルＮ＋１においてすでに可能になる。ラッチ１１５は、サイクルＮの終わりに読み出しを実行するよう読み出しシステムに信号を送るために、（例えば、図１Ｄに描かれた「ｄｉｇ ｐｉｘｅｌ データ」バスを介して）読み出しシステムにさらに接続される。したがって、サイクルＮの終わりに読み出しシステムがＡＤＣ１０９からデジタル信号を引き出すと、ラッチ１１５はＡＤＣ１０９によりクリアされ得る。
【0041】
別の実施形態では、ＡＤＣ１０９に「パワーアップ」信号を送信するのではなく、制御論理１１１がラッチ１１５をアクティブ化し得る。そのような実施形態において、ＡＤＣ１０９は、各サイクルの開始時に、ラッチ１１５の状態をポーリングして、そのサイクルにおいて変換を実行するかどうかを決定してもよい。ＡＤＣ１０９が連続的に動作するのではなくディスエーブルする実施形態では、ＡＤＣ１０９は、ラッチ１１５が当該サイクルの開始時にアクティブ化されない場合、サイクルの間ディスエーブルし得る。ＡＤＣ１０９がラッチ１１５をポーリングし、ラッチ１１５がイネーブルされる場合、ＡＤＣ１０９は、ラッチ１１５をクリアし、１つ又は複数の露光測定サブピクセル（例えば、サブピクセル１０７ａ、１０７ｂ、１０７ｃ）からアナログ信号の変換を開始してもよい。このような実施形態では、ＡＤＣ１０９は、さらに、内部ステータスビットを設定して、サイクルの終わりに読み出しを実行するように読み出しシステムに通知してもよい。読み出し後、ＡＤＣ１０９はそれ自体をディスエーブルし、次のサイクルの開始時に、再びラッチ１１５をポーリングして、別のサイクルのために再イネーブルするかどうかを決定してもよい。あるいは、ＡＤＣ１０９は、別の変換のためにイネーブルのままにするか、又はディスエーブルにするかを決定するために、ディスエーブル前にラッチ１１５をポーリングしてもよい。
【0042】
別の実施形態（図１Ｄに描かれていない）において、ラッチ１１５は、スーパーピクセル１００Ｄの外部にあってもよい。そのような実施形態において、スーパーピクセル１００Ｄは、制御論理１１１を除外してもよい。その代わりに、検出器１０５は、条件が満たされることに応答してラッチ１１５をアクティブ化してもよく、ＡＤＣ１０９は、各サイクルにおいて変換を連続的に実行してもよい。したがって、読み出しシステムは、ラッチ１１５を使用して、各サイクルの終わりに読み出しを実行するかどうかを決定してもよい。さもなければ、ＡＤＣ１０９によって実行された変換は、読み出されることなく削除されるかもしれない。そのような実施形態は、各ＡＤＣサイクルのために追加の電力を使用するかもしれないが、スーパーピクセル１００Ｄは、制御論理１１１を排除し、ラッチ１１５などの外部ラッチのより小さいアレイを使用することによって、より小さくすることができる。
【0043】
ラッチ１１５がスーパーピクセル１００Ｄの外部にある実施形態では、ラッチ１１５は、直接配線接続又は１つ又は複数のアービタの少なくとも１つを使用してスーパーピクセル１００Ｄに接続されてもよい。例えば、ラッチ１１５は、１つ又は複数のアービタがラッチ１１５のメモリアドレスを対応するスーパーピクセル（例えば、スーパーピクセル１００Ｄ）のアドレスと関連付けることができるように、外部ラッチのアレイの一部を形成してもよい。
【0044】
３つの露光測定サブピクセル（例えば、サブピクセル１０７ａ、１０７ｂ、及び１０７ｃ）で描かれているが、図１Ｄに描かれた実施形態は、ＡＤＣ１０９と対になる任意の数のサブピクセル、例えば、１つのサブピクセル、２つのサブピクセル、４つのサブピクセルなどで実施することができる。
【0045】
図１Ａ、１Ｂ、１Ｃ、及び１Ｄの例示的なスーパーピクセル１００Ａ、１００Ｂ、１００Ｃ、及び１００Ｄはそれぞれ、１つ又は複数のアレイに配置されて、１つ又は複数のビジョンセンサを形成してもよい。例えば、ビジョンセンサは、ＡＤＣから外部読み出しシステムにデジタルデータを読み出すためのそれぞれの行及び列クロック回路を有する１つ又は複数の行及び１つ又は複数の列に配置された複数のスーパーピクセルを含んでもよい。別の例では、スーパーピクセルは、ＡＤＣから外部読み出しシステムへのデジタルデータの読み出しのために、スターの各ノードにクロック回路を有するスターパターンに配置されることができる。
【0046】
ビジョンセンサのための現行のピクセル回路は、検出された信号を増幅するためのスイッチトキャパシタ増幅器を用いて実装され得る。スイッチトキャパシタ増幅器は、高利得増幅器への入力において第１のキャパシタに電気的に接続された高利得増幅器（例えば、数百又は数千の利得を有する）と、高利得増幅器の入力と出力との間のフィードバックループであって第２のキャパシタを含んでいるフィードバックループとを含み得る。このようなスイッチトキャパシタ増幅器の利得は、一般に、第１のキャパシタの容量対第２のキャパシタの容量の比に依存する。必要な増幅率（例えば２０のオーダーの大きさ）を得るためには、第１のキャパシタは第２のキャパシタよりもはるかに大きな容量（例えば２０倍）を持つように設計されなければならず、それ自体は製造上の最小サイズ規則に従って設計されなければならない。全体として、このスイッチトキャパシタ増幅器の配置は、キャパシタのサイズに対する大きな要求をもたらし、集積回路チップ実装においてこのようなピクセル回路によって消費される面積を縮小する可能性を制限する。
【0047】
センサを製造するためには、各ピクセル回路のキャパシタのサイズを最小にすることが有利だろう。しかしながら、上記のアプローチにおける第１のキャパシタのサイズ制限のために、スイッチトキャパシタ増幅器は、さらに小型化することができないかもしれない。したがって、ピクセル回路によって消費されるスペースが、ビジョンセンサのピクセル密度をさらに高めるためには大きすぎる場合がある。いくつかの現行の解決策が、スイッチトキャパシタ増幅器に取って代わり、複雑なフィードバックループを使用する。しかしながら、このようなアプローチは、多くの構成要素を必要とし、ピクセルアレイのサイズとスケーラビリティに制約が生じる。さらに、現行する解決策は、予備増幅段において複雑なバイアス要件を有する場合があり、これは、増幅器のダイナミックレンジを制限し得る。
【0048】
本開示の実施形態は、競争力のあるピクセルサイズを有するビジョンセンサを実装するために、高度な半導体製造プロセス技術を最適に利用することを可能にするピクセル回路を提供する。これにより、ピクセル回路のスケーラビリティを大幅に向上させ、回路の複雑性を低減することができる。本明細書に開示される発明的ピクセル回路は、フィードバックレス構成と、定義された利得（調整可能又は不可能である）を有する増幅器とを使用し、その例示的な実施形態は以下の記載に提供される。
【0049】
フィードバックレス構成及び定義された利得の増幅器を使用するピクセル回路の以下に記載する実施形態は、任意のビジョンセンサに適用され得る。図１Ａ～１Ｄに記載された回路は、そのようなビジョンセンサの例を提供するが、本開示の実施形態を実装し得るビジョンセンサのタイプにいかなる制限も課さない。したがって、上で説明したように、本開示の実施形態は、かかるビジョンセンサがスーパーピクセル（例えば、図１Ａ～１Ｄに記載したような）を使用するかどうかに関係なく、任意のビジョンセンサに適用され得る。さらに、本開示の実施形態は、かかるビジョンセンサが露出測定を行うかどうか、かかるビジョンセンサが同期的に又は非同期的に動作するかどうか、又はかかるビジョンセンサがＡＤＣ又は他の構成要素を使用するかどうかに関係なく、任意のビジョンセンサに適用され得る。
【0050】
図２は、本開示の実施形態による、例示的なピクセル回路２００の概略図である。いくつかの実施形態では、ピクセル回路２００は、非限定的な例として、図１Ａ～１Ｄに示され記載されたようなスーパーピクセルの一部として実装され得る。ピクセル回路１００Ａと同様に、ピクセル回路２００は、ビジョンセンサ（例えば、時間的コントラストセンサ）において使用されてもよい。
【0051】
ピクセル回路２００は、光検出器によって検出された光強度に変化が生じたときに、データを出力し得る。図２に示すように、ピクセル回路２００は、そこに入射する光の輝度に応答して電流信号（「Ｉｐｈ」と表示）を生成する感光性素子（例えば光検出器、「ＰＤ」と表示）を含む。ピクセル回路２００はまた、ＰＤからＩｐｈを受信し、電流信号Ｉｐｈに基づいて（例えば、比例して、又は対数関係で）電圧信号（「ＶＰＲ」と表示）を生成する変換器（例えば、電流－電圧変換器、「Ｉ／Ｖ」と表示）を含み得る。ピクセル回路２００は、Ｉ／Ｖに電気的に直列に結合されたキャパシタ（ＣＣと表示）をさらに含み、このキャパシタはＩ／ＶからＶＰＲを受信する。ピクセル回路２００は、入力（「ｉｎ」と表示）でキャパシタＣＣに電気的に直列に結合された増幅器、例えば、制御利得増幅器（「ＣＧ ａｍｐ」と表示）をさらに含む。ＣＧ ａｍｐは、出力（「ｏｕｔ」と表示）において、ＣＣからの出力信号に基づいて、増幅された信号を生成する。制御利得増幅器が図２に図示され、図２に関して記載されているが、本開示から、それが非限定的な例であることが理解されるであろう。いくつかの実施形態では、増幅器の利得は制御可能又は調整可能であり得、他の実施形態では、増幅器の利得は制御可能でも調整可能でもない。いくつかの実施形態では、増幅器の利得は、増幅器の積層トランジスタの数によって定義されてもよく、これは調整不可能である。他の実施形態では、増幅器の利得は、積層トランジスタのインアウトを切り替えることによって制御可能である。いくつかの実施形態では、増幅器の利得は、本明細書でさらに開示されるように、増幅器段のインアウトを切り替えることによって制御可能である。
【0052】
ピクセル回路２００は、１つ又は複数の比較器をさらに含んでもよい。例えば、図２において、２つの比較器が示されており、「ｃｏｍｐ１」及び「ｃｏｍｐ２」と表示されている。各比較器は、ＣＧ ａｍｐの出力（「ｏｕｔ」）に電気的に結合されている。各比較器は、増幅された信号が条件に一致したときにトリガ信号を生成する。いくつかの実施形態では、条件は、ＣＧ ａｍｐによって生成された増幅された信号の大きさが閾値以上であることを含み得る。例えば、ｃｏｍｐ１又はｃｏｍｐ２は、増幅された信号を閾値と比較し、増幅された信号が閾値以上であるときに極性（例えば、正又は負）を有するトリガ信号を生成してもよい。いくつかの実施形態では、閾値は、検出されたイベントを定義するために必要な最小の変化を表すように予め設定されてもよい。ｃｏｍｐｌ又はｃｏｍｐ２がトリガ信号を出力するとき、ＰＤによって検出された光強度の変化が、検出されたイベントとして定義されるために必要な最小の変化を超えることを表し得る。いくつかの実施形態では、ｃｏｍｐ１又はｃｏｍｐ２は、トリガ信号を外部読み出しシステム（図２には示されていない）に出力し得る。
【0053】
図２のピクセル回路２００はｃｏｍｐ１及びｃｏｍｐ２を含むが、いくつかの実施形態では、ｃｏｍｐ１及びｃｏｍｐ２はピクセル回路２００の外側にあってもよいことに留意されたい。すなわち、そのようなピクセル回路は、比較器を含まなくてもよい。例えば、ピクセル回路の外部にある１つ又は複数の比較器を共有する複数のそのようなピクセル回路が提供されてもよい。
【0054】
ピクセル回路２００は、ＣＧ ａｍｐのｉｎとｏｕｔの間に電気的に結合されたリセット装置（図２に「Ｓ１」と表示）をさらに含む。リセット装置Ｓ１は、生成されたトリガ信号に応答して、ＣＧ ａｍｐをリセットし得る。図２に示されるように、Ｓ１は、スイッチを含み得る。ＣＧ ａｍｐの入力（「ｉｎ」）と出力（「ｏｕｔ」）との間の電圧は、リセット装置Ｓ１のスイッチを閉じることによってリセットされてもよい。いくつかの実施形態において、Ｓ１は、ＣＧ ａｍｐのｉｎとｏｕｔとの間の電圧をゼロに設定することによってＣＧ ａｍｐをリセットしてもよい。いくつかの実施形態において、ｃｏｍｐ１又はｃｏｍｐ２が外部読み出しシステムにトリガ信号を出力すると、外部読み出しシステムは、トリガ信号を受信することに応答して、アクノリッジ信号をピクセル回路２００に送信してもよい。アクノリッジ信号を受信すると、ピクセル回路２００は、リセット信号（図２に「リセット」と表示）を生成して、リセット装置Ｓ１のスイッチを閉じ、制御利得増幅器ＣＧ ａｍｐをリセットしてもよい。ＣＧ ａｍｐをリセットした後、ピクセル回路２００は、新たなイベントを検出する準備が整う。いくつかの実施形態では、ｃｏｍｐ１又はｃｏｍｐ２が外部読み出しシステムにトリガ信号を出力すると、ピクセル回路２００は、アクノリッジ信号の受信に関係なく、リセット装置Ｓ１のスイッチを閉じ、制御利得増幅器ＣＧ ａｍｐをリセットするためにリセットを生成し得る。例えば、ピクセル回路２００は、ｃｏｍｐ１又はｃｏｍｐ２がトリガ信号を出力するのと実質的に同時に、又はｃｏｍｐ１又はｃｏｍｐ２がトリガ信号を出力してから所定時間内に、リセットを生成し得る。
【0055】
図２に示すように、ピクセル回路２００は、制御利得増幅器ＣＧ ａｍｐのｏｕｔとｉｎの間にフィードバックがない（容量性フィードバックがない）（すなわち、増幅器の出力と入力の間にキャパシタが配置されず接続もされない）。したがって、ＶＰＲの増幅は、上記の現行する解決策で要求されるようなフィードバック構成や容量比に依存しない。代わりに、ＣＧ ａｍｐは、よく制御され、よく一致する利得（例えば、大きさが２０のオーダーである）を有する増幅器として設計されており、一方で、競争力のあるピクセルサイズのビジョンセンサを実装するための高度な半導体製造プロセス技術を最適に使用する能力を許容している。
【0056】
図２において、制御利得増幅器ＣＧ ａｍｐがリセットされる前に、キャパシタＣＣは、Ｉｐｈの瞬時値に基づいて（例えば、それに比例して、又は対数関係で）電荷を蓄積してもよい。ＣＣは、ＶＰＲをＣＧ ａｍｐのｉｎから切り離し、これにより、Ｉｐｈの値から独立してＣＧ ａｍｐの動作点を設定することができる。キャパシタＣＣはＣＧ ａｍｐの利得に無関係なので、上述のものなどの現行の解決策におけるキャパシタよりはるかに小さなサイズを有するよう構成することが可能である。このようにして、ピクセル回路２００の全体のサイズを大幅に減少させ、ビジョンセンサのピクセル密度を大幅に高めることができる。
【0057】
いくつかの実施形態では、比較器（例えば、ｃｏｍｐ１又はｃｏｍｐ２）への入力として提供される前に、制御利得増幅器ＣＧ ａｍｐによって生成された増幅された信号は、例えばトランジスタ又は相互接続ワイヤに関連する寄生パラメータ（例えば、浮遊容量）によって引き起こされ得る電荷注入効果を抑制するように調整されてもよい。この目的のために、いくつかの実施形態では、図３を参照して以下でさらに記載するように、別のキャパシタが、ＣＧ ａｍｐのｏｕｔと比較器の入力との間に配置されてもよい。
【0058】
図３は、本開示の実施形態による、例示的なピクセル回路３００の概略図である。ピクセル回路３００は、上述したピクセル回路２００と同様であり得る。しかしながら、ピクセル回路２００と比較して、ピクセル回路３００は、ＣＧ ａｍｐのｏｕｔと比較器（例えば、ｃｏｍｐ１及びｃｏｍｐ２）の入力（「ｉｎｃ」と表示）との間に直列に電気的に結合された別のキャパシタＣＸを含む。ＣＸの静電容量は任意とすることができる。いくつかの実施形態では、ＣＸの静電容量は小さな値になるように構成され、その結果、そのサイズを減少し得る。
【0059】
また、ピクセル回路３００はさらに、別のリセット装置Ｓ２を含む。図３に示すように、Ｓ２は、ｉｎｃと基準信号、例えば基準電圧信号（図３中「ｖｒｅｆ」と表示）との間に電気的に結合されたスイッチを含む。いくつかの実施形態では、Ｓ１及びＳ２は、異なって実装されてもよい（例えば、異なるスイッチで）。ＣＧ ａｍｐがリセットされているとき、Ｓ２は、ｉｎｃをｖｒｅｆにリセットするように電気的に切り替えられてもよい。例えば、リセット装置Ｓ２がスイッチである場合、Ｓ２のスイッチは、ｉｎｃをｖｒｅｆにリセットするために閉じられてよい。いくつかの実施形態では、ｖｒｅｆは、比較器ｃｏｍｐ１及びｃｏｍｐ２の入力要件に対応するように構成されてもよい。
【0060】
ＣＸ及びＳ２を含むことによって、ピクセル回路３００の電圧ヘッドルーム及びダイナミックレンジが最適化され得る。また、ピクセル回路３００の設計は、特にＳ１が単一のＣＭＯＳトランジスタである場合、Ｓ１によって引き起こされるＣＧ ａｍｐのｉｎに対する電荷注入効果を低減し得る。
【0061】
いくつかの実施形態では、増幅器入力ノードへの電荷注入効果をより良く抑制するために、Ｓ１はＳ２より前に電気的にリセットされてもよい。そうするために、ピクセル回路３００は、リセット装置Ｓ１とＳ２の間に電気的に結合された遅延回路（例えば、図３において「遅延」と表示）を含み得る。遅延回路は、Ｓ１及びＳ２へのスイッチング信号の送達の間に時間的な遅延を設定し得る。いくつかの実施形態では、リセットスイッチング動作ごとに、Ｓ１はＳ２より少し前に開放される（したがって、そのリセット動作を完了する）ことがある。このシーケンスの例は、図５を参照して以下にさらに記載される。
【0062】
いくつかの実施形態では、ＣＧ ａｍｐは、特定の利得で構成された増幅器であってよい。例えば、特定の利得は、負の利得（例えば、－１、－５、－１０、－２０、－３０など）であってもよい。いくつかの実施形態では、ＣＧ ａｍｐの利得は、動作中に変化してもよい。いくつかの実施形態において、ＣＧ ａｍｐは、より高い利得を達成するために、直列に接続された複数の積層トランジスタ及び／又は回路の複数の段を使用して実装されてもよい。ＣＧ ａｍｐの例示的な実施形態は、以下でさらに記載される。
【0063】
図４Ａ～４Ｂは、本開示の実施形態による例示的な増幅器４００Ａ及び４００Ｂの概略的な表現を示す。図４Ｃ～４Ｄは、本開示の実施形態による、調整可能な開ループ利得を有する例示的な増幅器４００Ｃ及び４００Ｄの概略図を示す。図４Ａ～４Ｄに示すように、増幅器４００Ａ～４００Ｄは、Ｍ１、Ｍ２、Ｍ３、及びＭ４で表される複数の積層トランジスタを含む。図４Ａ～４Ｄにおいて、Ｍ２、Ｍ３はダイオード接続されており、Ｍ２はそのゲートがそのドレインに電気的に結合され、Ｍ３はそのゲートがそのドレインに電気的に結合される。増幅器４００Ａ及び４００Ｃにおいて、Ｍ２及びＭ３はＮＭＯＳ型トランジスタであってもよく、Ｍ２及びＭ４はＰＭＯＳ型トランジスタであってもよい。増幅器４００Ｂ及び４００Ｄにおいて、Ｍ２及びＭ３はＰＭＯＳ型トランジスタであってもよく、Ｍ１及びＭ４はＮＭＯＳ型トランジスタであってもよい。
【0064】
図４Ａにおいて、バイアス電圧（「バイアス」と表示）は、増幅器４００Ａの入力電圧レベル（「ｉｎ」と表示）を調整するために使用されてもよい。例えば、入力電圧レベルは、増幅器４００Ａの動作点における出力電圧（「ｏｕｔ」と表示）に等しくなるように調整されてもよい。いくつかの実施形態において、増幅器４００Ａの開ループ利得は、積層トランジスタの数に関連してもよい。例えば、図４Ａでは、４つの積層トランジスタが存在する。増幅器４００Ａの利得は、積層トランジスタの数から１を引いたものである（すなわち、増幅器４００Ａは、図４Ａにおいて３の大きさを有する利得を有する）。いくつかの実施形態では、より多くの積層ダイオード接続トランジスタを使用するか、又は増幅器４００Ａと同様の増幅器の複数段を直列に接続することによって、より大きな開ループ利得が達成され得る。増幅器４００Ａの開ループ利得は、上述した方法で任意の数となるように構成されてもよい。いくつかの実施形態では、増幅器４００Ａの開ループ利得は、１００未満の大きさ（例えば、９０未満、８０未満、７０未満、など）を有してもよい。例えば、いくつかの実施形態において、増幅器の利得の大きさは、２０以上、４０以下である。さらなる例として、いくつかの実施形態では、増幅器の利得の大きさは、１０未満である。他の実施形態では、増幅器の利得の大きさは、１０以上である。なおもさらなる実施形態では、増幅器の利得の大きさは、１以下である。
【0065】
図４Ｂの例示的な制御利得増幅器４００Ｂにおいて、バイアス電圧（「バイアス」と表示）は、増幅器４００Ｂの入力電圧レベル（「ｉｎ」と表示）を調整するために使用されてもよい。例えば、入力電圧レベルは、増幅器４００Ｂの動作点における出力電圧（「ｏｕｔ」と表示）と等しくなるように調整されてもよい。いくつかの実施形態では、増幅器４００Ａと同様に、増幅器４００Ｂの開ループ利得は、積層トランジスタの数と関連してもよい。例えば、図４Ｂでは、４つの積層トランジスタが存在する。増幅器４００Ｂの利得の大きさは、積層トランジスタの数から１を引いたものである（すなわち、増幅器４００Ｂは、図４Ｂにおいて３の大きさを有する利得を有する）。いくつかの実施形態では、より多くの積層ダイオード接続トランジスタを使用することによって、又は増幅器４００Ｂと同様の増幅器の複数段を直列に接続することによって、より大きな開ループ利得が達成され得る。増幅器４００Ｂの開ループ利得は、上述した方法で任意の数になるように構成されてもよい。いくつかの実施形態において、増幅器４００Ｂの開ループ利得は、１００未満の大きさ（例えば、９０未満、８０未満、７０未満、など）を有してもよい。例えば、いくつかの実施形態において、増幅器の利得の大きさは、２０以上、４０以下である。さらなる例として、いくつかの実施形態では、増幅器の利得の大きさは、１０未満である。他の実施形態では、増幅器の利得の大きさは、１０以上である。なおもさらなる実施形態では、増幅器の利得の大きさは、１以下である。
【0066】
図４Ａ～４Ｂにおいて、増幅器４００Ａ及び４００Ｂの利得は、積層トランジスタの数によって定義され得るが、これは調整不可能である。いくつかの実施形態では、増幅器の利得は調整可能であってもよく、回路は、積層トランジスタの間に配置されたスイッチを含み、積層トランジスタ又は増幅器段の１つ又は複数のインアウトを切り替えることによって利得が制御可能又は調整可能であるようにしてもよい。図４Ｃ～４Ｄは、調整可能な開ループ利得を有する増幅器４００Ｃ及び４００Ｄを示す。
【0067】
図４Ｃに示すように、増幅器４００Ｃは、Ｍ３のゲートとＭ２のゲートとを電気的に結合するスイッチＳ１を追加する以外は、増幅器４００Ａと同様であってよい。さらに、図４Ｄに示すように、増幅器４００Ｄは、Ｍ３のゲートとＭ２のゲートとを電気的に結合するスイッチＳ１を追加する以外は、増幅器４００Ｂと同様であってもよい。Ｓ１が開いているとき、増幅器４００Ｃ及び４００Ｄは、それぞれ増幅器４００Ａ及び４００Ｂと機能的に同じであってよい。Ｓ１が閉じているとき、Ｍ３は、増幅器４００Ｃ及び４００Ｄの両方において短絡及びバイパスされてもよく、その場合、増幅器４００Ｃ及び４００Ｄの積層トランジスタの数は、それぞれ１だけ減少され得る。その結果、Ｓ１を閉じたときの増幅器４００Ｃ及び４００Ｄの開ループ利得は１だけ減少され得る（すなわち、３から２になる）。Ｓ１の開閉を制御することにより、増幅器４００Ｃ及び４００Ｄの積層トランジスタのインアウトを切り替え、増幅器４００Ｃ及び４００Ｄの開ループ利得を調整することができる。スイッチの他の実施形態及び設計が、増幅器４００Ｃ及び４００ＤにおいてＳ１以外に使用されてもよいことに留意されたい。例えば、２つ以上のスイッチが使用されてもよい。さらなる例として、スイッチは、２つ以上のトランジスタのインアウトを切り替えてもよい。異なるスイッチを設計することによって、増幅器の開ループ利得は、用途に適した任意の方法で制御又は調整され得る。
【0068】
図４Ｅは、本開示の実施形態による、調整可能な増幅器段を有する例示的な増幅器４００Ｅの概略図である。図４Ｅにおいて、増幅器４００Ｅは、それぞれの入力「ｉｎ」と出力「ｏｕｔ」との間で直列に電気的に結合された３つの積層増幅器段：ａｍｐ段１（入力「ｉｎ１」及び出力「ｏｕｔ１」）、ａｍｐ段２（入力「ｉｎ２」及び出力「ｏｕｔ２」）、及びａｍｐ段３（入力「ｉｎ３」及び出力「ｏｕｔ３」）を含んでいる。いくつかの実施形態では、ａｍｐ段１、ａｍｐ段２、及びａｍｐ段３の１つ又は複数は、増幅器４００Ａ～４００Ｄのいずれかであってもよい。図４Ｅに示すように、増幅器４００Ｅは、２つのスイッチＳ１及びＳ２を含む。増幅器４００Ｅの利得（すなわち、ｉｎとｏｕｔとの間の利得）は、Ｓ１及びＳ２の開閉を制御することによって調整され得る。例えば、Ｓ２が閉（ｏｕｔ３とｏｕｔを接続）、Ｓ１が開であれば、ａｍｐ段１、ａｍｐ段２、ａｍｐ段３の全てがｉｎとｏｕｔの間で直列に切り替えられ、増幅器４００Ｅの利得は、ａｍｐ段１、ａｍｐ段２、ａｍｐ段３の利得の積になる。別の例として、Ｓ２が開、Ｓ１が閉（ｏｕｔ１とｏｕｔを接続）の場合、ａｍｐ段２とａｍｐ段３は短絡及びバイパスされ、増幅器４００Ｅのｉｎとｏｕｔの間はａｍｐ段１のみが機能することになる。この場合、増幅器４００Ｅの利得は、ａｍｐ段１の利得と等しくなるように調整される。
【0069】
図４Ａ又は４Ｂの設計を使用することによって、増幅器４００Ａ又は４００Ｂの高精度な利得を達成することができる。例えば、増幅器４００Ａ（又は増幅器４００Ｂ）は、大きさ３（例えば、－３）の利得を有する。例えば、負の４の利得が必要な場合、増幅器４００Ａ（又は増幅器４００Ｂ）に追加のトランジスタを積層することによって達成され得る。図４Ｃ又は４Ｄの設計を用いることにより、調整可能又は制御可能な利得を有する増幅器４００Ｃ又は４００Ｄが達成され得る。例えば、増幅器４００Ｃ（又は増幅器４００Ｄ）は、Ｓ１が開の場合に、大きさ３（例えば、－３）の利得を有する。例えば、負の２の利得が必要な場合、Ｓ２を閉にすることによって達成することができる。いくつかの実施形態において、より高い大きさの利得は、増幅器４００Ｅなど、いくつかの増幅器段を直列に接続することによって実現され得る。例えば、増幅器４００Ｅのａｍｐ段１、ａｍｐ段２、及びａｍｐ段３は、それぞれ利得２、４、３を有し得、Ｓ２が閉、Ｓ１が開の場合、増幅器４００Ｅは２４の全体利得を有し得る。また、図４Ａ～４Ｅに示すように、増幅器４００Ａ～４００Ｅは、キャパシタ及び他の容量性構成要素を使用しない。図４Ａ～４Ｅの設計は、キャパシタと比較して、半導体製造プロセスにおける製造技術でトランジスタを小型化することが一般に容易であるため、回路の大きなスケーラビリティを可能にする。
【0070】
例示的な増幅器４００Ａ～４００Ｅ以外の増幅器の他の設計が使用されてもよいことに注意されたい。理解されるように、本開示の実施形態は、これらの例に限定されず、増幅器の他の実施形態が、本開示の観点から実施されてもよい。
【0071】
図５は、本開示の実施形態による、図３のピクセル回路の信号タイミング図の一例である。図５は、ピクセル回路３００における信号の波形の動作フェーズ（例えば、イベント検出のための）及びリセットフェーズ（例えば、次のイベント検出の準備のためにピクセル回路をリセットするための）を示す。
【0072】
動作段階の間、図３を考慮して図５に示すように、ＰＤに入射する光の輝度に応じて時間Ｔ１においてＩｐｈが変化し始め、これはＶＰＲ、ＣＧ ａｍｐのｉｎの電圧（「Ｖｉｎ」と表示）、ＣＧ ａｍｐのｏｕｔの電圧（「Ｖｏｕｔ」と表示）、ｉｎｃの電圧（「Ｖｉｎｃ」と表示）を変化させる。図３のｃｏｍｐ１が閾値ＴＨｃｏｍｐ１を有すると仮定すると、時間Ｔ２においてＶｉｎｃがＴＨｃｏｍｐ１を超えた場合、ｃｏｍｐ１は、ＰＤによって検出された輝度の変化がイベントの定義を満たすことを示すトリガ信号Ｖｏｎを生成し得る。
【0073】
リセット段階の間、図３を考慮して図５に示すように、Ｓ１は、時間Ｔ３でリセット信号（図３では「リセット」、図５では「ＶリセットＳ１」と表示）を受信し得る。一旦ＶリセットＳ１を受信すると、Ｓ１は、ＶｉｎをＶｏｕｔに設定するように電気的に切り替えられ得る。Ｓ２も、時間Ｔ３でリセット信号（「ＶリセットＳ２」と表示）を受信し得る。ＶリセットＳ２を受信すると、Ｓ２は、図３に示されるように、Ｖｉｎｃをｖｒｅｆに設定するように電気的に切り替えられ得る。Ｔ３において、ｃｏｍｐ１はトリガ信号の出力を停止してもよく、このときＶｏｎは０に戻される。時間Ｔ４において、Ｓ１は、ＣＧ ａｍｐのリセットを完了するために電気的に切断（すなわち、開放）され得る。時間Ｔ５において、Ｓ２は、Ｃｘ及びｉｎｃのリセットを完了するために電気的に切断（すなわち、開放）され得る。
【0074】
図６は、本開示の実施形態による、センサを制御するための例示的な方法６００のフローチャートである。いくつかの実施形態において、センサは、時間的コントラスト（ＴＣ）センサのうちの少なくとも１つであり得る。センサは、ピクセル回路（例えば、ピクセル回路２００又は３００）を含み得る。いくつかの実施形態では、図６の方法６００は、ピクセル回路を用いて実行されてもよい。
【0075】
ステップ６０２で、ピクセル回路は、感光性素子（例えば、図２～３のＰＤ）に入射する光に応答して電流信号（例えば、図２～３のＩｐｈ）を受信する。例えば、電流信号は、ピクセル回路２００又は３００のＰＤから受信されてもよい。
【0076】
ステップ６０４で、ピクセル回路は、電流信号を電圧信号（例えば、図２～３のＶＰＲ）に変換する。電圧信号は、電流信号に基づいて（例えば、それに比例して、又は対数関係で）生成されてもよい。例えば、電流信号は、ピクセル回路２００又は３００の電流－電圧変換器Ｉ／Ｖによって変換されてもよい。
【0077】
【0078】
ステップ６０８において、ピクセル回路は、分離電圧信号に基づいて、増幅器（例えば、図２～３の制御利得増幅器ＣＧ ａｍｐ、又は図４Ａ～４Ｅの例示的増幅器４００Ａ～４００Ｅのいずれか）により増幅された信号（例えば、図５のＶｏｕｔ）を生成する。増幅された信号と分離電圧信号との間には、容量性フィードバックはない。
【0079】
ステップ６１０において、ピクセル回路は、増幅された信号が条件に一致すると、トリガ信号（例えば、図５におけるＶｏｎ）を生成する。例えば、トリガ信号は、ピクセル回路の１つ又は複数の比較器（例えば、ピクセル回路２００又は３００のｃｏｍｐ１及びｃｏｍｐ２）によって生成されてもよい。いくつかの実施形態において、条件は、増幅された信号の大きさが閾値（例えば、図５のＴＨｃｏｍｐ１）以上であることであり得る。いくつかの実施形態では、ピクセル回路はさらに、トリガ信号を外部読み出しシステムに出力してもよい。
【0080】
ステップ６１２において、ピクセル回路は、トリガ信号が生成されると、増幅器をリセットする。例えば、ピクセル回路は、増幅器（例えば、ＣＧ ａｍｐ）の入力（例えば、ピクセル回路２００又は３００のｉｎ）と出力（例えば、ピクセル回路２００又は３００のｏｕｔ）との間に電気的に結合されたスイッチ（例えば、ピクセル回路２００又は３００の第１のスイッチＳ１）を閉じてもよい。いくつかの実施形態では、ピクセル回路は、トリガ信号を出力した後、外部読み出しシステムからアクノリッジ信号を受信して、増幅器をリセットしてもよい。
【0081】
いくつかの実施形態では、方法６００は、トリガ信号を生成するために、基準信号（例えば、図３のｖｒｅｆ）と比較器の入力（例えば、ピクセル回路３００のｃｏｍｐ１及びｃｏｍｐ２のｉｎｃ）との間に電気的に結合された別のスイッチ（例えば、ピクセル回路２００又は３００の第２のスイッチＳ２）をリセットすることをさらに含んでもよく、ここで別のキャパシタが、増幅器（例えばＣＧ ａｍｐ）と比較器の入力の間で電気的に直列結合される。
【0082】
さらに、いくつかの実施形態では、方法６００は、増幅器をリセットした後にスイッチ（例えば、Ｓ１）を開くよりも遅れて、別のスイッチ（例えば、Ｓ２）を開くことを含んでもよい。例えば、ピクセル回路は、Ｓ１とＳ２との間に電気的に結合された遅延回路（例えば、ピクセル回路３００の遅延）を使用して、第１のスイッチＳ１と第２のスイッチＳ２とを切り替える間の時間的遅延を設定してもよい。
【0083】
上の記載は、例示を目的として提示されたものである。それは網羅的なものではなく、開示された正確な形態及び実施形態に限定されない。明細書及び開示された実施形態の実施を考慮すれば、実施形態の修正例及び適合例は明らかになろう。例えば、記載された実装は、ハードウェアを含むが、本開示と適合するシステム及び方法を、ハードウェア及びソフトウェアを用いて実装することができる。加えて、特定の構成要素が、互いに結合されているものとして記載されているが、一方でそのような構成要素は、互いに一体化されていてもよいし、任意の適切なやり方で分散されていてもよい。
【0084】
さらに、例示的な実施形態が本明細書に記載されているが、一方でその範囲には、本開示に基づく均等な要素、修正、省略、（例えば、様々な実施形態にまたがる態様の）組み合わせ、適合、及び／又は変更を有するありとあらゆる実施形態が含まれる。特許請求の範囲に記載された要素は、特許請求の範囲に採用された語句に基づいて広く解釈されるものとし、本明細書に、又は本出願手続き中に記載された例に限定されないものとし、これらの例は排他的でないとして解釈されるものとする。さらに、開示された方法のステップは、ステップの並び替え、及び／又は挿入もしくは削除を含め、いかようにしても変更することができる。
【0085】
本開示の特徴及び利点は、詳細な明細書から明らかであり、したがって、添付の特許請求の範囲は、本開示の真の趣旨及び範囲内に収まるあらゆるシステム及び方法を対象とすることが意図される。本明細書で使用されるとおり、不定冠詞「ａ」及び「ａｎ」は、「１つ又は複数」を意味する。同様に、複数形の用語の使用は、所与の文脈においてまぎれもなくそうでない限り、必ずしも複数を意味しない。また、「及び」又は「又は」などの単語は、具体的に指示されない限り、「及び／又は」を示す。さらに、多数の修正及び変形が、本開示を研究することから容易に生じるので、図示及び記載された厳密な構成及び動作に本開示を限定することは望まれず、したがって、あらゆる適切な修正及び均等物が行使されてもよく、本開示の範囲内に収まる。
【0086】
他の実施形態は、ここに開示された実施形態の明細書及び実践を考慮することにより明らかになるであろう。本明細書及び例は、単に例として考慮されることが意図され、開示された実施形態の真の範囲及び趣旨は、以下の特許請求の範囲によって示される。
【図1A】
【図1B】
【図1C】
【図1D】
【図2】
【図3】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図5】
【図6】
【国際調査報告】